KR20210024805A - Response unstability detection circuit for physical unclonable function - Google Patents

Response unstability detection circuit for physical unclonable function Download PDF

Info

Publication number
KR20210024805A
KR20210024805A KR1020190104425A KR20190104425A KR20210024805A KR 20210024805 A KR20210024805 A KR 20210024805A KR 1020190104425 A KR1020190104425 A KR 1020190104425A KR 20190104425 A KR20190104425 A KR 20190104425A KR 20210024805 A KR20210024805 A KR 20210024805A
Authority
KR
South Korea
Prior art keywords
response
puf
detection circuit
function
flop
Prior art date
Application number
KR1020190104425A
Other languages
Korean (ko)
Other versions
KR102584632B1 (en
Inventor
홍종필
Original Assignee
한국전력공사
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 충북대학교 산학협력단 filed Critical 한국전력공사
Priority to KR1020190104425A priority Critical patent/KR102584632B1/en
Publication of KR20210024805A publication Critical patent/KR20210024805A/en
Application granted granted Critical
Publication of KR102584632B1 publication Critical patent/KR102584632B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

The present invention relates to a response instability detection circuit of a physically non-replicable function, which includes: a first flip-flop which receives and stores a response (PUF_OUT) generated from a physically non-replicable function (PUF); an XOR operator configured to receive, as inputs, a response (PUF_OUT) newly generated by the physically non-replicable function and a response stored in the first flip-flop, and perform an XOR operation; and a second flip-flop which receives and stores the result of the XOR operation and outputs a stability check bit when a designated signal (Detector_EN) rises.

Description

물리적 복제 불가능 함수의 응답 불안정성 감지 회로{RESPONSE UNSTABILITY DETECTION CIRCUIT FOR PHYSICAL UNCLONABLE FUNCTION}RESPONSE UNSTABILITY DETECTION CIRCUIT FOR PHYSICAL UNCLONABLE FUNCTION}

본 발명은 물리적 복제 불가능 함수의 응답 불안정성 감지 회로에 관한 것으로, 보다 상세하게는 반도체를 이용한 물리적 복제 불가능 함수 시스템에 적용 가능한 개선된 물리적 복제 불가능 함수의 응답 불안정성 감지 회로에 관한 것이다.The present invention relates to a response instability detection circuit of a physically replicable function, and more particularly, to an improved response instability detection circuit of a physically replicable function applicable to a physically replicable function system using a semiconductor.

물리적 복제 불가능 함수(Physical Unclonable function; PUF)들은 물리적 컴포넌트의 본질적인 변동들에 기초하여 하드웨어 디바이스를 고유하게 식별하기 위한 메커니즘을 제공한다. Physical Unclonable functions (PUFs) provide a mechanism for uniquely identifying a hardware device based on intrinsic variations of a physical component.

고집적 그리고 저비용의 장점을 갖고 있는 CMOS 공정을 기반으로 하는 물리적 복제 불가능 함수(PUF) 시스템은 특정한 입력(Challenge)에 의해 고유 값(ID 또는 Response)을 무작위로 빠르게 생성 할 수 있다. 이러한 무작위로 생성되는 고유 값은 CMOS를 이용한 물리적 복제 불가능 칩이 만들어질 때, 동일한 구조(동일한 레이아웃)를 갖는 칩을 생산하더라도 공정상의 불일치(Process Mismatch)에 의해 생성된다.A physically non-replicable function (PUF) system based on a CMOS process that has the advantage of high integration and low cost, can quickly generate a unique value (ID or Response) randomly by a specific input (Challenge). Such randomly generated unique values are generated due to process mismatch even if a chip having the same structure (same layout) is produced when a chip that cannot be physically duplicated using CMOS is made.

물리적 복제 불가능 함수가 외부의 환경 변화에 상관없이 동일한 입력에 의하여 동일한 물리적 값을 가지는 것을 재생산성(Reproducibility) 또는 안정성(Stability)이라는 확률적 성질로 나타낼 수 있고 이러한 확률적 성질은 물리적 복제 불가능 함수의 중요한 성능 지표 중 하나이다.It can be expressed as a probabilistic property called Reproducibility or Stability that a function that cannot be physically replicated has the same physical value by the same input regardless of changes in the external environment, and this probabilistic property is the property of the function that cannot be physically replicated. It is one of the important performance indicators.

그러나 종래의 물리적 복제 불가능 함수는 외부 환경(온도변화, 공급전압 변화, 악의적인 공격 등)에 의해 재생산성 측면에서 저조한 성능을 가진다. 따라서 이를 보완하는 물리적 복제 불가능 함수의 개발이 요구된다.However, the conventional function that cannot be physically replicated has poor performance in terms of reproducibility due to external environment (temperature change, supply voltage change, malicious attack, etc.). Therefore, it is required to develop a function that cannot be physically replicated to complement this.

본 발명의 배경기술은 대한민국 공개특허 10-2016-0048114호(2016.05.03. 공개, 침입 및 복제 공격들에 저항하기 위해 메모리 기반 PUF들의 동작을 마스킹하기 위한 회로 지연-기반 PUF 들의 적용)에 개시되어 있다. The background technology of the present invention is disclosed in Korean Patent Application Laid-Open No. 10-2016-0048114 (published on May 3, 2016, application of circuit delay-based PUFs to mask the operation of memory-based PUFs to resist intrusion and replication attacks) Has been.

본 발명의 일 측면에 따르면, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 기존의 물리적 복제 불가능 함수가 가지는 외부 환경(온도 변화, 공급전압 변화, 악의적인 공격 등)에 의한 재생산성 오류를 해결하는 개선된 물리적 복제 불가능 함수의 응답 불안정성 감지 회로를 제공하는 데 그 목적이 있다. According to an aspect of the present invention, the present invention was created to solve the above problems, and reproducibility due to external environment (temperature change, supply voltage change, malicious attack, etc.) of the existing physically impossible to replicate function. It is an object of the present invention to provide an improved response instability detection circuit of a physically non-replicable function that solves an error.

본 발명의 다른 측면에 따르면, 본 발명은 재생산성 오류를 해결하기 위해서 응답 불안정성 감지 회로를 제안하여 불안정한 고유 값을 생성하는 셀을 감지하는 개선된 물리적 복제 불가능 함수의 응답 불안정성 감지 회로를 제공하는 데 그 목적이 있다. According to another aspect of the present invention, the present invention proposes a response instability detection circuit in order to solve a reproducibility error to provide an improved response instability detection circuit of an improved physical replication impossibility function that detects a cell generating an unstable eigenvalue. There is a purpose.

본 발명의 일 측면에 따른 물리적 복제 불가능 함수의 응답 불안정성 감지 회로는, 물리적 복제 불가능 함수(PUF)에서 생성된 응답(PUF_OUT)을 입력받아 저장하는 제1 플립플롭; 상기 물리적 복제 불가능 함수에서 새로 생성된 응답(PUF_OUT)과 상기 제1 플립플롭에 저장된 응답을 입력으로 받아 XOR 연산을 수행하는 XOR 연산기; 및 상기 XOR 연산 결과를 입력받아 저장하고 지정된 신호(Detector_EN)가 상승하면 체크비트(Stability Check Bit)를 출력하는 제2 플립플롭;를 포함하는 것을 특징으로 한다.In accordance with an aspect of the present invention, a response instability detection circuit of a physically replicable function includes: a first flip-flop receiving and storing a response PUF_OUT generated from a physically replicable function PUF; An XOR operator that receives a response PUF_OUT newly generated from the physically replicable function and a response stored in the first flip-flop as inputs and performs an XOR operation; And a second flip-flop that receives and stores the XOR operation result and outputs a stability check bit when a designated signal (Detector_EN) rises.

본 발명에 있어서, 상기 응답 불안정성 감지 회로는, 전원이 공급된 후 곧바로 리셋 신호(RST)를 이용해 초기화를 먼저 진행하도록 구현된 것을 특징으로 한다.In the present invention, the response instability detection circuit is implemented to first perform initialization using a reset signal RST immediately after power is supplied.

본 발명에 있어서, 상기 물리적 복제 불가능 함수는, 지정된 신호(PUF_EN)의 상승에 의해 응답(PUF_EN)을 생성하여 출력하는 것을 특징으로 한다.In the present invention, the physical replication impossible function is characterized in that a response PUF_EN is generated and outputted by rising of a designated signal PUF_EN.

본 발명에 있어서, 상기 제1 플립플롭에 입력되는 지정된 신호(Reference_EN)를 버퍼링하여 입력하는 버퍼:를 더 포함하는 것을 특징으로 한다.In the present invention, a buffer for buffering and inputting a designated signal Reference_EN input to the first flip-flop is further included.

본 발명에 있어서, 상기 제1 플립플롭에 저장된 물리적 복제 불가능 함수의 응답(PUF_OUT) 중 지정된 제어신호에 의해 특정 응답이 기준 응답(Reference Response)으로 선택되는 것을 특징으로 한다.In the present invention, a specific response is selected as a reference response by a designated control signal among responses of the physically replicable function (PUF_OUT) stored in the first flip-flop.

본 발명에 있어서, 상기 출력된 체크비트(Stability Check Bit)가 High 레벨이면 두 응답이 다르다는 의미이므로 불안정한 응답으로 판별되고, 상기 출력된 체크비트(Stability Check Bit)가 Low 레벨이면 두 응답이 동일하다는 의미이므로 안정한 응답으로 판별되는 것을 특징으로 한다.In the present invention, if the output check bit is at a high level, it means that the two responses are different, so it is determined as an unstable response, and if the output check bit is at a low level, the two responses are the same. Since it is a meaning, it is characterized by being identified as a stable response.

본 발명에 있어서, 상기 제1 플립플롭은, 기준 응답(Reference Response)이 저장되기 전에 지정된 신호(Detector_EN)가 상승하거나, 비교할 새로운 응답이 생성되기 전에 안정성을 판단할 경우에 발생할 수 있는 오동작을 방지하기 위하여, 지정된 신호(Reference_EN)가 High 레벨일 때 지정된 신호(Detector_EN)가 지정된 신호(PUF_EN)에 동기화되어 동작할 수 있도록 설정되는 것을 특징으로 한다.In the present invention, the first flip-flop prevents malfunction that may occur when a designated signal (Detector_EN) rises before a reference response is stored, or when stability is determined before a new response to be compared is generated. For this purpose, when the designated signal (Reference_EN) is at a high level, the designated signal (Detector_EN) is set to operate in synchronization with the designated signal (PUF_EN).

본 발명의 일 측면에 따르면, 본 발명은 기존의 물리적 복제 불가능 함수가 외부 환경(온도변화, 공급전압 변화, 악의적인 공격 등)에 의해 재생산성 오류를 가지게 되는 문제점을 해결할 수 있다는 것이다. According to an aspect of the present invention, the present invention is capable of solving a problem in that an existing physically impossible to replicate function has a reproducibility error due to an external environment (temperature change, supply voltage change, malicious attack, etc.).

본 발명의 다른 측면에 따르면, 본 발명은 물리적 복제 불가능 함수의 고유 값이 생성될 때 응답 다중 비교를 통한 각 셀의 응답 안정성 정보가 같이 생성되기 때문에 설계자의 목적이나 보안 칩의 용도에 따라 추가 회로를 통해 칩 내부에서 오류를 해결하거나, 불안정성 정보를 물리적 복제 불가능 함수의 고유 값과 함께 칩 외부로 송신하여 후처리과정(Post-Processing)을 통해 오류를 해결할 수 있다. According to another aspect of the present invention, since the present invention generates response stability information of each cell through response multiple comparison when a unique value of a physically replicable function is generated, additional circuits according to the purpose of the designer or the use of the security chip. Through this, the error can be resolved inside the chip, or the instability information can be transmitted to the outside of the chip along with the intrinsic value of the physically replicable function, and the error can be resolved through post-processing.

본 발명의 또 다른 측면에 따르면, 본 발명의 일실시예에 따른 물리적 복제 불가능 함수에 적용 가능한 응답 다중 비교를 통한 응답 불안정성 감지 기법은 물리적 복제 불가능 함수와 함께 보안이 필요하지만 소프트웨어를 이용한 보안시스템을 적용하기 힘든 다양한 분야에서 활용될 수 있다.According to another aspect of the present invention, the response instability detection method through response multiple comparison applicable to a physical replication impossible function according to an embodiment of the present invention requires security along with a physical replication impossible function, but a security system using software is used. It can be used in various fields that are difficult to apply.

구체적으로 효율 상 마이크로프로세서를 활용하기 어려운 저 전력 초소형 사물인터넷(IoT)장치에 적용하여 효율적으로 보안성을 향상시킬 수 있다. 또한 저 가격(Low Cost), 저 전력(Low Power), 고 효율(High Efficiency)의 난수 발생기 그리고 신원 인증 시스템 등에 활용할 수 있다.Specifically, it is possible to efficiently improve security by applying it to a low-power micro-internet (IoT) device that is difficult to utilize a microprocessor in terms of efficiency. In addition, it can be used for low cost, low power, high efficiency random number generators, and identity authentication systems.

본 발명의 목적 및 효과는 예시적인 기재이므로 상기 서술한 내용에 의해 국한되지 않고, 본 발명의 내용은 상기 목적 및 효과에 의해 제한하여 해석되지 않는다.The objects and effects of the present invention are not limited by the above-described contents as they are exemplary descriptions, and the contents of the present invention are not limited by the above objects and effects and are not interpreted.

도 1은 종래의 물리적 복제 불가능 함수의 특성을 설명하기 위하여 보인 예시도.
도 2는 기존의 일반적인 기준 응답과 평가할 응답의 다중 비교를 통한 응답 불안정성 감지 회로의 동작 알고리즘을 개략적으로 설명하기 위하여 보인 흐름도.
도 3은 기존에 일반적으로 물리적 복제 불가능 함수에 적용 가능한 응답 불안정성 감지 회로를 나타낸 블록도.
도 4는 본 발명의 일 실시예에 따른 물리적 복제 불가능 함수의 응답 불안정성 감지 회로의 개략적인 구성을 보인 예시도.
도 5는 상기 도 4에 있어서, 응답 불안정성 감지 회로의 동작 시뮬레이션 결과를 그래프로 보인 예시도.1 is an exemplary view showing to explain the characteristics of a conventional physically impossible to replicate function.
2 is a flowchart schematically illustrating an operation algorithm of a response instability detection circuit through multiple comparisons between a conventional general reference response and a response to be evaluated.
3 is a block diagram showing a response instability detection circuit applicable to a conventional physical replication impossible function.
4 is an exemplary diagram showing a schematic configuration of a response instability detection circuit of a physically replicable function according to an embodiment of the present invention.
5 is an exemplary view showing a result of a simulation of the operation of the response instability detection circuit in FIG. 4 in a graph.

이하, 첨부된 도면을 참조하여 본 발명에 따른 물리적 복제 불가능 함수의 응답 불안정성 감지 회로의 일 실시예를 설명한다. Hereinafter, an embodiment of a response instability detection circuit of a physically replicable function according to the present invention will be described with reference to the accompanying drawings.

이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In this process, the thickness of the lines or the size of components shown in the drawings may be exaggerated for clarity and convenience of description. In addition, terms to be described later are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of users or operators. Therefore, definitions of these terms should be made based on the contents throughout the present specification.

도 1은 종래의 물리적 복제 불가능 함수의 특성을 설명하기 위하여 보인 예시도이다.1 is an exemplary diagram showing to explain the characteristics of a conventional physical replication impossible function.

도 1에 도시된 바와 같이, 반도체 특성을 이용하여 제작되는 물리적 복제 불가능 함수(PUF)는, 챌린지(또는 동작 활성화 신호)와 리스폰스라는 입력-출력 관계를 가질 수 있으며, 동일한 물리적 복제 불가능 함수 칩에 대해, 동일한 입력 값을 반복 인가 시, 동일한 출력 값을 생성할 수 있다. As shown in FIG. 1, the physically replicable function (PUF) fabricated using semiconductor characteristics may have an input-output relationship such as a challenge (or an operation activation signal) and a response, and the same physically non-replicable function chip On the other hand, when the same input value is repeatedly applied, the same output value can be generated.

또한, 공정상의 불일치 효과를 활용하기 때문에 동일한 레이아웃으로 제작된 칩일지라도, 서로 다른 칩 간에는 다른 출력 값을 생성한다. In addition, since the discrepancy effect in the process is utilized, even chips manufactured with the same layout generate different output values between different chips.

이러한 물리적 복제 불가능 함수의 구조는, 디지털 메모리의 초기 상태(Power-Up State)의 동작 불안정성 특성을 이용하는 구조부터 신호의 지연 시간을 활용하는 구조까지 다양할 수 있다.The structure of the physically non-replicable function may vary from a structure using the operation instability characteristic of a power-up state of a digital memory to a structure using a delay time of a signal.

도 2는 기존의 일반적인 기준 응답과 평가할 응답의 다중 비교를 통한 응답 불안정성 감지 회로의 동작 알고리즘을 개략적으로 설명하기 위하여 보인 흐름도이다.2 is a flowchart schematically illustrating an operation algorithm of a response instability detection circuit through multiple comparisons between a conventional reference response and a response to be evaluated.

도 2에 도시된 바와 같이, 먼저, 응답 불안정성 감지 회로의 응답 안정성 판별을 위한 비교 임계 횟수를 설정한다. As shown in FIG. 2, first, a comparison threshold number of times for determining the response stability of the response instability detection circuit is set.

이후 신뢰할 수 있는 환경에서 생성된 기준 응답을 상기 응답 불안정성 감지 회로에 입력하며, 상기 기준 응답과 비교하여 안정성을 평가할 응답을 입력한다. Thereafter, a reference response generated in a reliable environment is input to the response instability detection circuit, and a response to be compared with the reference response to evaluate stability is input.

그리고 두 응답(즉, 기준 응답, 평가할 응답)의 다중 비교를 통해 응답 불안정성을 감지한다. In addition, response instability is detected through multiple comparisons of two responses (i.e., the reference response and the response to be evaluated).

이때, 두 응답(즉, 기준 응답, 평가할 응답)이 동일하지 않으면, 더 이상의 비교를 진행하지 않고 안정하지 않은 응답으로 평가하여 체크비트(Stability Check Bit)를 출력한다. At this time, if the two responses (i.e., the reference response and the response to be evaluated) are not the same, no further comparison is performed and the response is evaluated as an unstable response, and a Stability Check Bit is output.

만약 두 응답(즉, 기준 응답, 평가할 응답)이 동일할 경우, 비교 횟수를 증가하고, 현재 비교 횟수와 임계 횟수를 비교하여 평가를 더 진행할지 판단한다. If the two responses (i.e., the reference response and the response to be evaluated) are the same, the number of comparisons is increased, and the number of comparisons is compared with the current number of comparisons to determine whether to proceed with further evaluation.

그리고 현재 비교 횟수가 임계 횟수보다 적을 경우, 물리적 복제 불가능 함수에서 새로운 응답을 생성하고 위의 과정을 반복한다. And, if the current number of comparisons is less than the threshold number, a new response is generated from the physical replication impossible function and the above process is repeated.

만약, 비교 횟수가 임계 횟수 이상일 경우, 해당 응답을 안정한 응답으로 평가하여 체크비트를 출력한다. 새로운 환경이나 새로운 챌린지(Challenge)에 대한 응답을 평가할 때는 기준 응답 입력 단계부터 다시 진행 할 수 있다.If the number of comparisons is greater than or equal to the threshold number, the corresponding response is evaluated as a stable response and a check bit is output. When evaluating a response to a new environment or a new challenge, you can start over from the baseline response input stage.

도 3은 기존에 일반적으로 물리적 복제 불가능 함수에 적용 가능한 응답 불안정성 감지 회로를 나타낸 블록도이다. 3 is a block diagram showing a response instability detection circuit applicable to a conventional physical replication impossible function.

도 3에 도시된 바와 같이, 응답 불안정성 감지 회로(300)는 메모리(320)와 비교 회로(330)로 구성될 수 있다. As shown in FIG. 3, the response instability detection circuit 300 may include a memory 320 and a comparison circuit 330.

이에 따라 물리적 복제 불가능 함수(Physical Unclonable Function, 310)가 응답(PUF_OUT)을 생성하면, 상기 메모리(320)는 상기 물리적 복제 불가능 함수(310)가 생선한 상기 응답(PUF_OUT)을 저장한다.Accordingly, when the physical unclonable function 310 generates a response PUF_OUT, the memory 320 stores the response PUF_OUT generated by the physical unclonable function 310.

상기 비교 회로(330)는 상기 물리적 복제 불가능 함수(310)의 현재 응답(PUF_OUTt)을 상기 메모리(320)에 저장되어 있는 과거 응답들(PUF_OUTt-1, PUF_OUTt-2, PUF_OUTt-3, …, PUF_OUTt-n)과 순차적으로 비교한다.The comparison circuit 330 stores the current response PUF_OUT t of the physically replicable function 310 with past responses PUF_OUT t-1 , PUF_OUT t-2 , and PUF_OUT t-3 stored in the memory 320. , …, PUF_OUT tn ) and sequentially.

그리고 상기 비교 결과를 상기 메모리(320)으로 다시 전송하여 저장한다. Then, the comparison result is transmitted back to the memory 320 and stored.

상기 메모리(320)는 입력 받은 비교 결과에 기초하여 다음 비교를 진행할지 여부를 결정한다. 구체적으로, 과거의 응답과 현재의 응답이 일치하지 않는 경우에 다음 비교를 진행하지 않고, 물리적 복제 불가능 함수(310)에 안정성 체크 비트(Stability Check Bit)를 전송하여 불안정한 응답은 키로 사용하지 않고, 안정한 응답만 키로 사용하게 한다.The memory 320 determines whether to perform the next comparison based on the received comparison result. Specifically, when the past response and the current response do not match, the next comparison is not performed, and a stability check bit is transmitted to the physically replicable function 310 so that an unstable response is not used as a key. Only stable responses are used as keys.

예컨대 미리 지정되는 횟수 만큼의 비교를 수행하여, 과거 응답들(PUF_OUTt-1, PUF_OUTt-2, PUF_OUTt-3, …, PUF_OUTt-n)과 현재 응답(PUF_OUTt) 사이에 차이가 없다면 안정한 응답이므로, 이 경우의 응답을 키로 사용할 수 있도록 한다.For example, if there is no difference between the past responses (PUF_OUT t-1 , PUF_OUT t-2 , PUF_OUT t-3 , …, PUF_OUT tn ) and the current response (PUF_OUT t ) by performing a comparison for a predetermined number of times, a stable response Therefore, the response in this case can be used as a key.

도 4는 본 발명의 일 실시예에 따른 물리적 복제 불가능 함수의 응답 불안정성 감지 회로의 개략적인 구성을 보인 예시도이다.4 is an exemplary diagram showing a schematic configuration of a response instability detection circuit of a physically replicable function according to an embodiment of the present invention.

도 4를 참조하면, 먼저 응답 불안정성 감지 회로(400)에 전원을 공급하고, RST 신호(예 : 리셋 신호)를 이용해 초기화를 진행한다. Referring to FIG. 4, first, power is supplied to the response instability detection circuit 400, and initialization is performed using an RST signal (eg, a reset signal).

그 후, 물리적 복제 불가능 함수(410)가 PUF_EN 신호의 상승에 의해 응답을 생성하면 그 결과가 PUF_OUT 신호로 나타난다. Thereafter, when the physical replication impossible function 410 generates a response by rising of the PUF_EN signal, the result is displayed as a PUF_OUT signal.

이 후, Reference_EN 신호의 상승에 의해 물리적 복제 불가능 함수(410)에서 생성된 응답이 제1 플립플롭(402)에 저장된다. Thereafter, the response generated by the physically replicable function 410 due to the rise of the Reference_EN signal is stored in the first flip-flop 402.

상기 Reference_EN 신호는 버퍼(401)를 통해 제1 플립플롭(402)에 입력된다.The Reference_EN signal is input to the first flip-flop 402 through the buffer 401.

상기 제1 플립플롭(402)에 저장된 물리적 복제 불가능 함수의 응답은 신뢰할 수 있는 환경에서 생성된 응답으로서, Reference Response(기준 응답 또는 Golden Response)로 일컫는다. The response of the physically replicable function stored in the first flip-flop 402 is a response generated in a reliable environment and is referred to as a reference response (reference response or golden response).

이 후, PUF_EN 신호의 상승에 의해 상기 물리적 복제 불가능 함수(410)가 새로운 환경에서 생성된 PUF_OUT와 상기 제1 플립플롭(402)에 저장된 Reference Response를 입력으로 XOR 연산기(403)가 XOR 연산을 수행한다. Thereafter, the XOR operator 403 performs an XOR operation by inputting the PUF_OUT generated in the new environment and the reference response stored in the first flip-flop 402 by the increase of the PUF_EN signal. do.

이 때, Detector_EN 신호가 상승하면 상기 XOR 연산 결과가 제2 플립플롭(404)에 의해 Stability Check Bit(체크비트 or 안정성 체크 비트) 핀으로 출력된다. At this time, when the Detector_EN signal rises, the XOR operation result is output to the Stability Check Bit (check bit or stability check bit) pin by the second flip-flop 404.

상기 출력된 체크비트(Stability Check Bit)가 High 레벨이면 두 응답이 다르다는 의미이므로 불안정한 응답으로 판별하고, 상기 출력된 체크비트(Stability Check Bit)가 Low 레벨이면 두 응답이 동일하다는 의미이므로 안정한 응답으로 판별한다. If the output check bit (Stability Check Bit) is at a high level, it means that the two responses are different, so it is determined as an unstable response, and if the output check bit is at a low level, it means that the two responses are the same. Discriminate.

한편 상기 제1 플립플롭(402)에 Reference Response가 저장되기 전에 Detector_EN 신호가 상승하거나, 비교할 응답이 생성되기 전에 안정성을 판단하면 회로가 오동작할 가능성이 있으므로, Reference_EN 신호가 High 레벨일 때 Detector_EN 신호가 PUF_EN 신호에 동기화되어 동작할 수 있도록 설정한다.Meanwhile, if the Detector_EN signal rises before the reference response is stored in the first flip-flop 402, or if stability is determined before the comparison response is generated, the circuit may malfunction. Therefore, when the Reference_EN signal is at a high level, the Detector_EN signal is It is set to operate in synchronization with the PUF_EN signal.

그리고 상기 Reference_EN 신호가 Low 레벨이 되면 제1 플립플롭(402)에 저장된 Reference Response가 초기화 되고, 다른 챌린지에 대한(또는 다른 환경에 대한) 응답의 불안정성을 평가하기 위해 새로운 Reference Response를 저장할 수 있다. 이 때, RST 신호를 Low 레벨이 되도록 하여 이전의 응답 불안정성 평가 결과를 초기화할 수 있다. 또한, 응답 불안정성 감지 회로(400)가 초기화되기 전까지는 연속해서 응답을 비교하므로, 응용분야에 따라 비교 횟수의 제약이 없는 장점이 있다. 또한, 이 응답 평가 결과를 물리적 복제 불가능 함수(410)에 피드백하거나 칩 외부로 출력하여 후처리 과정을 도모할 수도 있다.In addition, when the Reference_EN signal reaches a low level, a reference response stored in the first flip-flop 402 is initialized, and a new reference response may be stored to evaluate the instability of a response to another challenge (or to a different environment). At this time, the RST signal can be set to a low level to initialize the previous response instability evaluation result. In addition, since the response is continuously compared until the response instability detection circuit 400 is initialized, there is an advantage that there is no restriction on the number of comparisons depending on the application field. In addition, the response evaluation result may be fed back to the physically replicable function 410 or output to the outside of the chip to promote a post-processing process.

도 5는 상기 도 4에 있어서, 응답 불안정성 감지 회로의 동작 시뮬레이션 결과를 그래프로 보인 예시도로서, 도 5는 상기 도 4의 응답 불안정성 감지 회로(400)를 활용하여 응답의 불안정성을 감지하는 시뮬레이션 결과를 그래프로 나타낸 것이다. 5 is an exemplary diagram showing the operation simulation result of the response instability detection circuit in FIG. 4 as a graph, and FIG. 5 is a simulation result of detecting instability of the response using the response instability detection circuit 400 of FIG. 4 Is shown as a graph.

도 5를 참조하면, 먼저, RST 신호를 이용하여 응답 불안정성 감지 회로(400)를 초기화한다. 그리고 신뢰할 수 있는 환경의 물리적 복제 불가능 함수(410)에서 생성된 응답(PUF_OUT 신호)이 Reference_EN 신호가 상승할 때, 기준 응답으로써 입력되고, 이후 Detector_EN 신호를 활용하여 물리적 복제 불가능 함수(410)에서 새롭게 생성되는 응답들을 기준 응답과 비교하고, 상기 비교 결과 만약 서로 값이 다르면 체크비트 신호가 High 레벨을 나타내게 된다. Referring to FIG. 5, first, a response instability detection circuit 400 is initialized using an RST signal. In addition, the response (PUF_OUT signal) generated by the physically replicable function 410 in a reliable environment is input as a reference response when the Reference_EN signal rises, and then, using the Detector_EN signal, a new response (PUF_OUT signal) is used in the physically replicable function 410. The generated responses are compared with the reference response, and as a result of the comparison, if the values are different from each other, the check bit signal indicates a high level.

예컨대 상기 출력된 체크비트(Stability Check Bit)가 High 레벨이면 두 응답이 다르다는 의미이므로 불안정한 응답으로 판별하고, 상기 출력된 체크비트(Stability Check Bit)가 Low 레벨이면 두 응답이 동일하다는 의미이므로 안정한 응답으로 판별한다. For example, if the output check bit is at a high level, it means that the two responses are different, so it is determined as an unstable response, and if the output check bit is at a low level, it means that the two responses are the same. It is determined by.

본 실시예에서는 32비트의 16진수로 표현된 응답을 비교하여 불안정한 응답의 위치가 체크비트로 표현되었다. In this embodiment, the position of the unstable response is expressed by the check bit by comparing the response expressed in the 32-bit hexadecimal number.

대규모 어레이 형식을 가지는 현대의 물리적 복제 불가능 함수는 본 실시예에 따른 응답 불안정성 감지 회로(400)를 활용하여 특정 비트의 응답이 안정한지 불안정한지를 판단할 수 있고 이를 통해 후속조치를 취할 수 있다. The modern physically non-replicable function having a large array format can determine whether the response of a specific bit is stable or unstable using the response instability detection circuit 400 according to the present embodiment, and follow-up measures can be taken through this.

이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다. 또한 본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.As described above, the present invention has been described with reference to the embodiments shown in the drawings, but this is only an example, and various modifications and other equivalent embodiments are possible from those of ordinary skill in the field to which the technology pertains. I will understand the point. Therefore, the technical protection scope of the present invention should be determined by the following claims. Also, the implementation described herein may be implemented in, for example, a method or process, an apparatus, a software program, a data stream or a signal. Although discussed only in the context of a single form of implementation (eg, only as a method), the implementation of the discussed features may also be implemented in other forms (eg, an apparatus or program). The device may be implemented with appropriate hardware, software and firmware. The method may be implemented in an apparatus such as a processor, which generally refers to a processing device including, for example, a computer, a microprocessor, an integrated circuit or a programmable logic device, or the like. Processors also include communication devices such as computers, cell phones, personal digital assistants ("PDAs") and other devices that facilitate communication of information between end-users.

400 : 응답 불안정성 감지 회로
401 : 버퍼
402 : 제1 플립플롭
403 : XOR 연산기
404 : 제2 플립플롭400: response instability detection circuit
401: buffer
402: first flip-flop
403: XOR operator
404: second flip-flop

Claims (7)

물리적 복제 불가능 함수(PUF)에서 생성된 응답(PUF_OUT)을 입력받아 저장하는 제1 플립플롭;
상기 물리적 복제 불가능 함수에서 새로 생성된 응답(PUF_OUT)과 상기 제1 플립플롭에 저장된 응답을 입력으로 받아 XOR 연산을 수행하는 XOR 연산기; 및
상기 XOR 연산 결과를 입력받아 저장하고 지정된 신호(Detector_EN)가 상승하면 체크비트(Stability Check Bit)를 출력하는 제2 플립플롭;를 포함하는 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.
A first flip-flop for receiving and storing the response PUF_OUT generated by the physically replicable function PUF;
An XOR operator that receives a response PUF_OUT newly generated from the physically replicable function and a response stored in the first flip-flop as inputs and performs an XOR operation; And
And a second flip-flop that receives and stores the XOR operation result and outputs a stability check bit when a designated signal (Detector_EN) rises.
 제 1항에 있어서, 상기 응답 불안정성 감지 회로는,
전원이 공급된 후 곧바로 리셋 신호(RST)를 이용해 초기화를 먼저 진행하도록 구현된 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.
The method of claim 1, wherein the response instability detection circuit,
A response instability detection circuit of a physical replication impossible function, characterized in that the initialization is first performed using a reset signal (RST) immediately after power is supplied.
 제 1항에 있어서, 상기 물리적 복제 불가능 함수는,
지정된 신호(PUF_EN)의 상승에 의해 응답(PUF_EN)을 생성하여 출력하는 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.
The method of claim 1, wherein the physically replicable function,
A response instability detection circuit of a physical replication impossible function, characterized in that for generating and outputting a response (PUF_EN) by rising of a designated signal (PUF_EN).
 제 1항에 있어서, 상기 제1 플립플롭에 입력되는 지정된 신호(Reference_EN)를 버퍼링하여 입력하는 버퍼:를 더 포함하는 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.
The circuit of claim 1, further comprising: a buffer for buffering and inputting a designated signal (Reference_EN) input to the first flip-flop.
 제 1항에 있어서,
상기 제1 플립플롭에 저장된 물리적 복제 불가능 함수의 응답(PUF_OUT) 중 지정된 제어신호에 의해 특정 응답이 기준 응답(Reference Response)으로 선택되는 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.
The method of claim 1,
A response instability detection circuit of a physically non-replicable function, characterized in that a specific response is selected as a reference response by a designated control signal among responses of the physically replicable function (PUF_OUT) stored in the first flip-flop.
 제 1항에 있어서,
상기 출력된 체크비트(Stability Check Bit)가 High 레벨이면 두 응답이 다르다는 의미이므로 불안정한 응답으로 판별되고,
상기 출력된 체크비트(Stability Check Bit)가 Low 레벨이면 두 응답이 동일하다는 의미이므로 안정한 응답으로 판별되는 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.
The method of claim 1,
If the output check bit (Stability Check Bit) is high level, it means that the two responses are different, so it is determined as an unstable response.
A response instability detection circuit of a physical replication impossible function, characterized in that when the output check bit is at a low level, it means that the two responses are the same, and thus a stable response is determined.
 제 1항에 있어서, 상기 제1 플립플롭은,
기준 응답(Reference Response)이 저장되기 전에 지정된 신호(Detector_EN)가 상승하거나, 비교할 새로운 응답이 생성되기 전에 안정성을 판단할 경우에 발생할 수 있는 오동작을 방지하기 위하여,
지정된 신호(Reference_EN)가 High 레벨일 때 지정된 신호(Detector_EN)가 지정된 신호(PUF_EN)에 동기화되어 동작할 수 있도록 설정되는 것을 특징으로 하는 물리적 복제 불가능 함수의 응답 불안정성 감지 회로.The method of claim 1, wherein the first flip-flop,
To prevent malfunction that may occur when the specified signal (Detector_EN) rises before the reference response is stored, or when stability is judged before a new response to be compared is generated,
A response instability detection circuit of a physical replication impossible function, characterized in that when the designated signal (Reference_EN) is at a high level, the designated signal (Detector_EN) is set to operate in synchronization with the designated signal (PUF_EN).
KR1020190104425A 2019-08-26 2019-08-26 Response unstability detection circuit for physical unclonable function KR102584632B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190104425A KR102584632B1 (en) 2019-08-26 2019-08-26 Response unstability detection circuit for physical unclonable function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190104425A KR102584632B1 (en) 2019-08-26 2019-08-26 Response unstability detection circuit for physical unclonable function

Publications (2)

Publication Number Publication Date
KR20210024805A true KR20210024805A (en) 2021-03-08
KR102584632B1 KR102584632B1 (en) 2023-10-06

Family

ID=75184939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104425A KR102584632B1 (en) 2019-08-26 2019-08-26 Response unstability detection circuit for physical unclonable function

Country Status (1)

Country Link
KR (1) KR102584632B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102459306B1 (en) * 2022-05-31 2022-10-26 엘아이지넥스원 주식회사 Method and Apparatus for Security Based on Physical Unclonable Function Using Reliability

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096807A (en) * 2016-02-17 2017-08-25 충북대학교 산학협력단 Security chip for physical unclonable function using memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096807A (en) * 2016-02-17 2017-08-25 충북대학교 산학협력단 Security chip for physical unclonable function using memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102459306B1 (en) * 2022-05-31 2022-10-26 엘아이지넥스원 주식회사 Method and Apparatus for Security Based on Physical Unclonable Function Using Reliability

Also Published As

Publication number Publication date
KR102584632B1 (en) 2023-10-06

Similar Documents

Publication Publication Date Title
CN107276761B (en) Apparatus and method for testing physical unclonable function
Gao et al. PUF-FSM: a controlled strong PUF
Alioto Trends in hardware security: From basics to ASICs
CN108243007B (en) System and method for generating secret information using high reliability physically unclonable function
US9584329B1 (en) Physically unclonable function and helper data indicating unstable bits
CN108243008B (en) System and method for generating secret information
Baturone et al. Improved generation of identifiers, secret keys, and random numbers from SRAMs
US9501664B1 (en) Method, apparatus and system to compensate for drift by physically unclonable function circuitry
US10579339B2 (en) Random number generator that includes physically unclonable circuits
Zhao et al. A 108 F 2/Bit fully reconfigurable RRAM PUF based on truly random dynamic entropy of jitter noise
TW201430605A (en) Unique and unclonable platform identifiers using data-dependent circuit path responses
Wang et al. NoPUF: A novel PUF design framework toward modeling attack resistant PUFs
US11411749B2 (en) System and method for performing netlist obfuscation for a semiconductor device
Bruneau et al. Development of the unified security requirements of PUFs during the standardization process
Wang et al. A low-overhead PUF based on parallel scan design
Nassar et al. CaPUF: Cascaded PUF structure for machine learning resiliency
Chauhan et al. Novel randomized placement for FPGA based robust ROPUF with improved uniqueness
Rai et al. 2SPUF: Machine learning attack resistant SRAM PUF
KR102584632B1 (en) Response unstability detection circuit for physical unclonable function
Kumar Low complexity LDPC error correction code for modified Anderson PUF to improve its uniformity
US20220043900A1 (en) Method and device for authenticating an fpga configuration
Usmani Applications Of Physical Unclonable Functions on ASICS and FPGAs
WO2019241007A1 (en) Generating a target data based on a function associated with a physical variation of a device
Mohankumar et al. Lightweight Logic Obfuscation in Combinational Circuits for Improved Security—An Analysis
Masoumi et al. Design and implementation of a ring oscillator-based physically unclonable function on field programmable gate array to enhance electronic security

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right