KR20210024416A - Apparatus and method for up converting signals in wireless communication system - Google Patents
Apparatus and method for up converting signals in wireless communication system Download PDFInfo
- Publication number
- KR20210024416A KR20210024416A KR1020200089634A KR20200089634A KR20210024416A KR 20210024416 A KR20210024416 A KR 20210024416A KR 1020200089634 A KR1020200089634 A KR 1020200089634A KR 20200089634 A KR20200089634 A KR 20200089634A KR 20210024416 A KR20210024416 A KR 20210024416A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frequency
- present disclosure
- generating
- conversion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0082—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0086—Reduction or prevention of harmonic frequencies
Abstract
Description
본 개시(disclosure)는 일반적으로 무선 통신 시스템에 관한 것으로, 보다 구체적으로 무선 통신 시스템에서 신호를 상향 변환(up converting)하기 위한 장치 및 방법에 관한 것이다.The present disclosure generally relates to a wireless communication system, and more particularly, to an apparatus and method for up-converting a signal in a wireless communication system.
4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(beyond 4G network) 통신 시스템 또는 LTE(long term evolution) 시스템 이후(Post LTE) 시스템이라 불리어지고 있다.Efforts are being made to develop an improved 5G (5th generation) communication system or a pre-5G communication system in order to meet the increasing demand for wireless data traffic after the commercialization of 4G (4th generation) communication systems. For this reason, the 5G communication system or the pre-5G communication system is called a beyond 4G network communication system or a long term evolution (LTE) system (Post LTE) system.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(full dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.In order to achieve a high data rate, 5G communication systems are being considered for implementation in an ultra-high frequency (mmWave) band (eg, such as a 60 gigabyte (60 GHz) band). In order to mitigate the path loss of radio waves in the ultra-high frequency band and increase the transmission distance of radio waves, 5G communication systems include beamforming, massive MIMO, and full dimensional MIMO (FD-MIMO). ), array antenna, analog beam-forming, and large scale antenna technologies are being discussed.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(device to device communication, D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(advanced coding modulation, ACM) 방식인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)과, 진보된 접속 기술인 FBMC(filter bank multi carrier), NOMA(non orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.In addition, in order to improve the network of the system, in 5G communication system, advanced small cell, advanced small cell, cloud radio access network (cloud RAN), ultra-dense network , Device to device communication (D2D), wireless backhaul, moving network, cooperative communication, coordinated multi-points (CoMP), and interference cancellation And other technologies are being developed. In addition, in the 5G system, hybrid frequency shift keying and quadrature amplitude modulation (FQAM) and sliding window superposition coding (SWSC), which are advanced coding modulation (ACM) schemes, and filter bank multi-carrier (FBMC), an advanced access technology. ), non-orthogonal multiple access (NOMA), and sparse code multiple access (SCMA) have been developed.
최신 5G 무선 통신 기술은 고품질 통신을 통해 고속 데이터 전송 및 대용량 전송을 달성하는 것을 목표로 한다. 5G 무선 통신을 위한 안테나를 소형화 하기 위한 연구와, 소형 안테나의 이점을 이용하여 무선통신의 고속 데이터 전송을 구현하기 위한 연구가 진행되고 있다. 또한 5G 무선 통신을 수행에 있어 주파수 상향을 위하여 전압 피드백, complementary derivative superposition 기술을 이용한 상향 주파수 변환기가 개발되고 있다.The latest 5G wireless communication technology aims to achieve high-speed data transmission and large-capacity transmission through high-quality communication. Research for miniaturization of an antenna for 5G wireless communication and a study for implementing high-speed data transmission of wireless communication using the advantage of a small antenna are being conducted. In addition, up-frequency converters using voltage feedback and complementary derivative superposition technology are being developed to increase frequency when performing 5G wireless communication.
상술한 바와 같은 논의를 바탕으로, 본 개시(disclosure)는, 무선 통신 시스템에서 상향 주파수 변환기에서 발생되는 위상과 이득의 오차를 감소시키기 위한 장치 및 방법을 제공한다.Based on the above discussion, the present disclosure provides an apparatus and method for reducing an error of a phase and a gain occurring in an up-frequency converter in a wireless communication system.
또한, 본 개시는, 무선 통신 시스템에서 상향 주파수 변환에 있어 선형성을 개선하기 위한 장치 및 방법을 제공한다.In addition, the present disclosure provides an apparatus and method for improving linearity in up-frequency conversion in a wireless communication system.
또한, 본 개시는, 무선 통신 시스템에서 상향 주파수 변환을 구현하는 회로를 컴팩트(compact)하게 배치하기 위한 장치 및 방법을 제공한다.In addition, the present disclosure provides an apparatus and method for compactly arranging a circuit implementing up-frequency conversion in a wireless communication system.
본 개시의 다양한 실시 예들에 따르면, 무선 통신 시스템에서 상향 변환을 위한 장치의 동작 방법은, 제1 LO(local oscillator) 신호를 수신하는 과정과, 상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하는 과정과, 입력 신호를 수신하는 과정과, 상기 제2 LO 신호와 상기 입력 신호에 기반하여 상향 변환 주파수를 생성하는 과정과, 상기 상향 변환 주파수에 포함된 고조파 성분을 처리한 출력 신호를 생성하는 과정과, 상기 생성된 출력 신호를 송신하는 과정을 포함할 수 있다.According to various embodiments of the present disclosure, a method of operating an apparatus for up-conversion in a wireless communication system is based on a process of receiving a first local oscillator (LO) signal and a latch cross-coupled with the first LO signal. A process of generating a second LO signal, a process of receiving an input signal, a process of generating an up-conversion frequency based on the second LO signal and the input signal, and processing a harmonic component included in the up-conversion frequency It may include a process of generating one output signal and a process of transmitting the generated output signal.
본 개시의 다양한 실시 예들에 따르면, 무선 통신 시스템에서 상향 변환을 위한 장치는, 적어도 하나의 송수신부와, 상기 적어도 하나의 송수신 부에 기능적으로 결합되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 제1 LO(local oscillator) 신호를 수신하고, 상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하고, 입력 신호를 수신하고, 상기 제2 LO 신호와 상기 입력 신호에 기반하여 상향 변환 주파수를 생성하고, 상기 상향 변환 주파수에 포함된 고조파 성분을 처리한 출력 신호를 생성하고, 상기 생성된 출력 신호를 송신하도록 제어할 수 있다.According to various embodiments of the present disclosure, an apparatus for up-conversion in a wireless communication system includes at least one transmission/reception unit and at least one processor functionally coupled to the at least one transmission/reception unit, and the at least one The processor receives a first local oscillator (LO) signal, generates a second LO signal based on a latch cross-coupled with the first LO signal, receives an input signal, and receives the second LO signal and the input Control to generate an up-conversion frequency based on a signal, generate an output signal obtained by processing a harmonic component included in the up-conversion frequency, and transmit the generated output signal.
본 개시의 다양한 실시 예들에 따른 장치 및 방법은, 상향 주파수변환기에서 발생되는 위상 및 이득의 오차를 최소화함으로써, 오류 벡터치(error vector magnitude, EVM)를 감소할 수 있게 한다.An apparatus and method according to various embodiments of the present disclosure may reduce an error vector magnitude (EVM) by minimizing an error in a phase and a gain generated in an up-frequency converter.
본 개시의 다양한 실시 예들에 따른 장치 및 방법은, 상향 주파수변환기에서 회로 배치를 통하여 선형성을 증가시킬 수 있게 한다.An apparatus and a method according to various embodiments of the present disclosure may increase linearity through circuit arrangement in an up-frequency converter.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects obtainable in the present disclosure are not limited to the effects mentioned above, and other effects not mentioned may be clearly understood by those of ordinary skill in the technical field to which the present disclosure belongs from the following description. will be.
도 1은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 블록 다이어그램을 도시한다.
도 2는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 통신부의 구성을 도시한다.
도 3은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 구성을 도시한다.
도 4는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 발룬(balun)을 구성하는 회로를 도시한다.
도 5a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 로컬 오실레이터(local oscillator, LO) 드라이버의 구성을 도시한다.
도 5b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 로컬 오실레이터(local oscillator, LO) 드라이버를 구성하는 회로를 도시한다.
도 6은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 CML 래치 (current-mode logic latch)를 구성하는 회로를 도시한다.
도 7a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 LO 버퍼의 구성을 도시한다.
도 7b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 LO 버퍼를 구성하는 회로를 도시한다.
도 8은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 중간 주파수(intermediate frequency, IF) 증폭부를 구성하는 회로를 도시한다.
도 9는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 믹서(mixer)를 구성하는 회로를 도시한다.
도 10은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 믹서 GM(transconductance) stage와 네거티브 GM stage(negative gm stage, NGM)를 이용한 체인의 회로를 도시한다.
도 11은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 주파수에 따른 혼변조(inter modulation) 변화에 관한 그래프를 도시한다.
도 12a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 주파수에 따른 IM3 및 OIP3(3rd order intercept point)에 관한 그래프를 도시한다.
도 12b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 주파수에 따른 허상 제거비(image rejection ratio, IRR) 관한 그래프를 도시한다.
도 13a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 주파수에 따른 I/Q 채널에서 출력 신호의 세기와, 이득 불일치 값에 관한 그래프를 도시한다.
도 13b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 이득 불일치에 따른 위상 불일치에 관한 그래프를 도시한다.
도 14는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 동작에 관한 흐름도를 도시한다.
도 15는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 신호 발생부의 동작에 관한 흐름도를 도시한다.
도 16는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 신호 변환부의 동작에 관한 흐름도를 도시한다. 1 is a block diagram of an apparatus for uplink frequency conversion in a wireless communication system according to various embodiments of the present disclosure.
2 is a diagram illustrating a configuration of a communication unit in a wireless communication system according to various embodiments of the present disclosure.
3 illustrates a configuration of an apparatus for uplink frequency conversion in a wireless communication system according to various embodiments of the present disclosure.
4 is a diagram illustrating a circuit configuring a balun in a wireless communication system according to various embodiments of the present disclosure.
5A is a diagram illustrating a configuration of a local oscillator (LO) driver in a wireless communication system according to various embodiments of the present disclosure.
5B is a diagram illustrating a circuit configuring a local oscillator (LO) driver in a wireless communication system according to various embodiments of the present disclosure.
6 is a diagram illustrating a circuit configuring a current-mode logic latch (CML) in a wireless communication system according to various embodiments of the present disclosure.
7A is a diagram illustrating a configuration of an LO buffer in a wireless communication system according to various embodiments of the present disclosure.
7B is a diagram illustrating a circuit configuring an LO buffer in a wireless communication system according to various embodiments of the present disclosure.
8 is a diagram illustrating a circuit configuring an intermediate frequency (IF) amplifier in a wireless communication system according to various embodiments of the present disclosure.
9 is a diagram illustrating a circuit configuring a mixer in a wireless communication system according to various embodiments of the present disclosure.
10 is a diagram illustrating a circuit of a chain using a mixer transconductance (GM) stage and a negative GM stage (NGM) in a wireless communication system according to various embodiments of the present disclosure.
11 is a graph showing a change in inter modulation according to a frequency in a wireless communication system according to various embodiments of the present disclosure.
12A is a graph of IM3 and OIP3 (3rd order intercept point) according to frequencies when uplink frequency conversion is performed in a wireless communication system according to various embodiments of the present disclosure.
12B is a graph of an image rejection ratio (IRR) according to frequency when uplink frequency conversion is performed in a wireless communication system according to various embodiments of the present disclosure.
13A is a graph illustrating an output signal strength and a gain mismatch value in an I/Q channel according to a frequency when up-frequency conversion is performed in a wireless communication system according to various embodiments of the present disclosure.
13B is a graph illustrating a phase mismatch according to a gain mismatch when uplink frequency conversion is performed in a wireless communication system according to various embodiments of the present disclosure.
14 is a flowchart illustrating an operation of an apparatus for uplink frequency conversion in a wireless communication system according to various embodiments of the present disclosure.
15 is a flowchart illustrating an operation of a signal generator of an apparatus for uplink frequency conversion in a wireless communication system according to various embodiments of the present disclosure.
16 is a flowchart illustrating an operation of a signal converter of an apparatus for uplink frequency conversion in a wireless communication system according to various embodiments of the present disclosure.
본 개시에서 사용되는 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시 예들을 배제하도록 해석될 수 없다.Terms used in the present disclosure are only used to describe a specific embodiment, and may not be intended to limit the scope of other embodiments. Singular expressions may include plural expressions unless the context clearly indicates otherwise. Terms used herein, including technical or scientific terms, may have the same meaning as commonly understood by a person of ordinary skill in the technical field described in the present disclosure. Among the terms used in the present disclosure, terms defined in a general dictionary may be interpreted as having the same or similar meanings as those in the context of the related technology, and unless explicitly defined in the present disclosure, an ideal or excessively formal meaning Is not interpreted as. In some cases, even terms defined in the present disclosure cannot be interpreted to exclude embodiments of the present disclosure.
이하에서 설명되는 본 개시의 다양한 실시 예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시 예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시 예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다.In various embodiments of the present disclosure described below, a hardware approach is described as an example. However, since various embodiments of the present disclosure include technology using both hardware and software, various embodiments of the present disclosure do not exclude a software-based approach.
이하 본 개시는 무선 통신 시스템에서 신호를 상향 변환(up converting)하기 위한 장치 및 방법에 관한 것이다. 구체적으로, 본 개시는 무선 통신 시스템에서 개선된 방법으로 신호의 상향 변환하기 위한 기술을 설명한다.Hereinafter, the present disclosure relates to an apparatus and method for up-converting a signal in a wireless communication system. Specifically, the present disclosure describes a technique for up-converting a signal in an improved method in a wireless communication system.
이하 설명에서 사용되는 신호를 지칭하는 용어, 채널을 지칭하는 용어, 제어 정보를 지칭하는 용어, 네트워크 객체(network entity)들을 지칭하는 용어, 장치의 구성 요소를 지칭하는 용어 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다.In the following description, a term referring to a signal, a term referring to a channel, a term referring to control information, a term referring to network entities, a term referring to a component of a device, etc. are for convenience of description. It is illustrated. Accordingly, the present disclosure is not limited to terms to be described later, and other terms having an equivalent technical meaning may be used.
이하 설명에서 사용되는 신호 이득, 신호 품질 등을 위한 메트릭은 예를 들어, RSRP(reference signal received power), RSRQ(reference signal received quality), RSSI(received signal strength indicator), SINR(signal to interference and noise ratio), CINR(carrier to interference and noise ratio), SNR, EVM(error vector magnitude), BER(bit error rate), BLER(block error rate) 중 적어도 하나일 수 있다. 상술한 예 외에도, 이와 동등한 기술적 의미를 가지는 다른 용어들 혹은 신호 품질을 나타내는 다른 지표(metric)들이 사용될 수 있음은 물론이다. Metrics for signal gain and signal quality used in the following description are, for example, reference signal received power (RSRP), reference signal received quality (RSRQ), received signal strength indicator (RSSI), signal to interference and noise (SINR). ratio), carrier to interference and noise ratio (CINR), SNR, error vector magnitude (EVM), bit error rate (BER), and block error rate (BLER). In addition to the above-described examples, it is of course possible to use other terms having the same technical meaning or other metrics indicating signal quality.
또한, 본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용될 수 있으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초과 및 이하'로 대체될 수 있다. In addition, in the present disclosure, in order to determine whether a specific condition is satisfied or satisfied, an expression of excess or less may be used, but this is only a description for expressing an example. It is not to be excluded. Conditions described as'above' may be replaced with'greater than', conditions described as'less than' may be replaced with'less than', and conditions described as'above and below' may be replaced with'above and below'.
또한, 본 개시는, 일부 통신 규격(예: 3GPP(3rd Generation Partnership Project))에서 사용되는 용어들을 이용하여 다양한 실시 예들을 설명하지만, 이는 설명을 위한 예시일 뿐이다. 본 개시의 다양한 실시 예들은, 다른 통신 시스템에서도, 용이하게 변형되어 적용될 수 있다.In addition, although the present disclosure describes various embodiments using terms used in some communication standards (eg, 3rd Generation Partnership Project (3GPP)), this is only an example for description. Various embodiments of the present disclosure may be easily modified and applied to other communication systems.
이하, 본 개시는 상향 주파수 변환기에서 발생하는 위상 불일치(phase mismatch)와 이득 불일치(gain mismatch)를 줄임으로써, 불일치들 간에 발생하는 IRR(image rejection ratio)를 높이기 위한 장치 및 법을 제안한다. IRR이 높아지면, 송신단의 EVM(error vector magnitude)가 개선된다. 또한, 본 개시는 상향 주파수 변환기의 증폭기에 하모닉 성분을 제거하기 위한 교차 결합 구조를 연결함으로써, 높은 선형성을 달성하기 위한 장치 및 방법을 제안한다. Hereinafter, the present disclosure proposes an apparatus and method for increasing an image rejection ratio (IRR) occurring between the inconsistencies by reducing phase mismatch and gain mismatch occurring in an up-frequency converter. As the IRR increases, the error vector magnitude (EVM) of the transmitter is improved. In addition, the present disclosure proposes an apparatus and method for achieving high linearity by connecting a cross coupling structure for removing harmonic components to an amplifier of an up-frequency converter.
도 1은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 블록 다이어그램(100)을 도시한다. 이하 사용되는 '??부', '??기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.1 illustrates a block diagram 100 of an apparatus for uplink frequency conversion in a wireless communication system according to various embodiments of the present disclosure. Terms such as'?? unit' and'?? group' used hereinafter refer to units that process at least one function or operation, which may be implemented by hardware or software, or a combination of hardware and software.
도 1을 참고하면, 상향 주파수 변환을 위한 장치는 중간 주파수(intermediate frequency, IF) 입력부(101), 로컬 오실레이터(local oscillator, LO) 모듈(103), 믹서(mixer)(105), 드라이버 증폭부(107)를 포함한다.Referring to FIG. 1, the apparatus for upstream frequency conversion includes an intermediate frequency (IF)
IF 입력부(101)는, 기저대역(baseband, BB)과 무선 송수신을 위한 무선 대역(radio frequency, RF)의 중간에 위치하는 주파수 신호, 즉 IF 주파수의 신호를 생성하는 기능을 수행한다. 본 개시의 일 실시 예에 따르면, IF 입력부(101)는 BB 신호를 수신하고 수신한 BB 신호를 필터링 함으로써, 믹서(105)에 입력하기 위한 IF 신호를 생성하여 출력할 수 있다.The
LO 모듈(103)은 국부적 또는 한정적으로 사용되는 발진기의 기능을 수행한다. 본 개시의 일 실시 예에 따르면, LO 모듈(103)은 원하는 주파수 값을 생성하기 위한 적어도 하나의 전압 제어 발진기(voltage controlled oscillator, VCO) 기능을 수행하는 구성을 포함할 수 있다. 본 개시의 일 실시 예에 따르면 LO 모듈(103)은 외부로부터 신호를 입력 받고, 믹서(105)에 입력하기 위한 LO 신호를 생성하여 출력할 수 있다.The
믹서(105)는 입력 받은 주파수를 변환하는 기능을 수행한다. 믹서(105)는 입력 받은 주파수의 성분을 이용하여 주파수 천이를 수행함으로써, 주파수를 변환하는 기능을 수행할 수 있다. 본 개시의 일 실시 예에 따르면 믹서(105)는 IF 입력부(101)로부터 입력 받은 신호와, LO 모듈(103)로부터 입력 받은 신호에 기반하여, 무선 송신이 가능한 주파수로 변환하는 기능을 수행할 수 있다. 본 개시의 일 실시 예에 따르면, 믹서(105)는 주파수 변환을 통해 생성된 신호를 드라이버 증폭부(107)에 전달할 수 있다.The
드라이버 증폭부(107)는 입력 받은 신호를 증폭하도록 동작한다. 본 개시의 일 실시 예에 따르면, 드라이버 증폭부(107)는 믹서(105)로부터 입력 받은 신호를 통신 수신단까지 전달하기 위하여, 변환된 주파수는 높은 이득과 높은 전력을 요구하는 바, 상향 주파수 변환기는 변환된 고주파 RF 주파수가 높은 이득을 갖기 위한 구동증폭기와 높은 전력을 갖기 위한 전력증폭기를 포함할 수 있다. 본 개시의 일 실시 예에 따르면, 드라이버 증폭부(107)은 이득을 증폭시키는 구동증폭기(drive amplifier, DA)와 원하는 주파수만을 선택할 수 있도록 해주는 RF 필터와, RF 주파수를 통신 수신단까지 전달하기 위하여 전력을 증폭시키는 전력증폭기(power amplifier, PA)와, 증폭된 RF 주파수를 출력하는 RF 출력단을 포함한다. 본 개시의 일 실시 예에 따르면, 드라이버 증폭부는 믹서(105)로부터 수신한 RF 신호를 증폭하고, 증폭된 신호를 출력할 수 있다.The
도 2는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 통신부(200)의 구성을 도시한다. 도 2는 도 1에서 생성된 주파수를 송신하기 위한 구성을 예시한다.2 illustrates a configuration of a
도 2을 참고하면, 통신부는 주파수 변환부(201), 주파수 체배부(frequency multiplier)(203), 송수신부(205)를 포함한다. Referring to FIG. 2, the communication unit includes a
주파수 변환부(201)는 주파수를 상향 변환하기 위한 기능을 수행한다. 본 개시의 일 실시 예에 따르면, 주파수 변환부(201)는 OFDM(orthogonal frequency division multiplexing) 방식의 IF 신호를 입력 받아 주파수를 변환하여 송수신부(205)로 전달할 수 있다.The
주파수 체배부(203)는 입력 받은 주파수를 정수배의 주파수로 출력하는 기능을 수행한다. 본 개시의 일 실시 예에 따르면 주파수 체배부(203)은 주파수를 n배로 증폭시켜 출력할 수 있으며, 예를 들어, 약 5 ~ 5.75 GHz의 LO 주파수 신호를 입력 받은 경우 약 20 ~ 23 GHz의 주파수 신호를 출력할 수 있다.The
송수신부(205)는 무선 채널을 통해 신호를 송수신하기 위한 기능들을 수행한다. 본 개시의 일 실시 예에 따르면 송수신부(205)는 상향 주파수 변환부로부터 전달받은 신호에 기반하여, 무선 송신을 위한 신호를 생성할 수 있다. 예를 들어, 송수신부(205)는 5G(5th generation) 통신 수행을 위하여 약 10 ~ 11.5 GHz 대역의 신호를 약 26.5 ~ 29.5 GHz 대역의 신호로 변경하여 출력할 수 있다.The
도 3은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치(300)의 구성을 도시한다.3 illustrates a configuration of an
도 3을 참고하면, 상향 주파수 변환을 위한 장치(300)는 QSG(quadrature signal generator)(310)와, 상향 변환 체인(Tx up-mixer chain)(360)을 포함할 수 있다. Referring to FIG. 3, an
QSG(310)는 상향 변환 체인(360)에 전달하기 위한 LO 신호를 생성하는 기능을 수행한다. 본 개시의 일 실시 예에 따르면 QSG(310)는, I/Q 믹서(in-phase/quadrature mixer)의 구동을 위한 rail-to-rail LO 신호를 생성할 수 있다. QSG(310)는 발룬(balun)(311), LO 드라이버(313), 인덕터(315), 주파수 분배부(317), LO 버퍼(319-1 내지 319-2)를 포함할 수 있다.The
발룬(311)은, 평형 회로와 불평형 회로 간의 신호 변환 기능을 수행하는 것으로서, FET(field effect transistor)의 게이트와 드레인에 관하여 전류와 전압의 위상이 차이가 나는 점을 이용하여 커먼 소스(common source), 커먼 게이트(common gate)를 병합하는 구조를 포함할 수 있다. 발룬에서 출력된 신호는 LO 드라이버(313), 인덕터(315)를 거쳐 주파수 분배부(317)에 입력된다. 일 예로, 인덕터(315)는 약 0.65 nH의 인덕턴스를 포함할 수 있다. 그러나, 다른 일 실시 예에 따라 인덕턴스의 값은 사용자의 설정에 따라 변경될 수 있다.The
주파수 분배부(317)는 적어도 두개의 CML 래치들(current-mode logic latchs)을 포함할 수 있다. 본 개시의 일 실시 예에 따르면 주파수 분배부(317)는 제1 CML 래치(321-1)와 제2 CML 래치(321-2)를 포함하고, CML 래치들은 상호 교차 결합되는 방식으로 연결될 수 있다. 본 개시의 일 실시 예에 따르면 상호 교차 결합되는 방식은 제1 CML 래치(321-1)의 D+, D- 단이 각각 제2 CML 래치(321-2)의 Q-, Q+와 연결되어, 제2 LO 버퍼(319-2)의 입력단에 연결된다. 제1 CML 래치(321-1)의 Q+, Q- 단이 각각 제2 CML 래치의 D+, D- 단과 연결되어, 제1 LO 버퍼(319-1)의 입력단에 연결된다. 주파수 분배부(317)에서 출력된 신호는 상호 교차 결합된 CML 래치들에 기반하여, 주파수 신호를 증폭하기 위한 LO 버퍼들(319-1 내지 319-2)에 입력된다.The
본 개시의 일 실시 예에 따르면, QSG(310)는 발룬(311)을 통하여 LO 입력 신호를 수신하고, 발룬(311)은 LO 입력 신호를 수신하여 평형 신호를 출력하여 LO 드라이버(313)에 전달한다. 전달된 신호는 인덕터 피킹(inductive peaking) 기법이 적용될 수 있다. 주파수 분배부(317)는 초고주파 대역에서 동작하는 교차 결합된 CML 래치를 포함하고, CML 래치에 기반하여 I/Q 출력 신호를 생성한다. 이후 QSG(310)는 rail-to-rail LO 신호를 생성을 위하여, 인버터 기반 고이득 증폭기를 케스케이드(cascade) 연결하여 구현된 리미터에 기반한 LO 버퍼를 이용하여 rail-to-rail의 LO 출력 신호를 생성한다. 본 개시의 일 실시 예에 따르면, 상호 교차 결합되는 CML 래치들에 기반하여 I 믹서(in-phase mixer)와 Q 믹서(quadrature mixer) 간 이득 불일치와 위상 불일치가 감소될 수 있다.According to an embodiment of the present disclosure, the
상향 변환 체인(360)은 주파수의 상향 변환 기능을 수행한다. 상향 변환 체인(360)은 IF 증폭기들(361-1 내지 361-2), 주파수 믹서들(363-1 내지 363-2), GM stage(365-1 내지 365-2), 네거티브 GM stage(367), 가변저항(369), 가변 캐패시터(371), 트랜스포머(373)를 포함한다.The up-
본 개시의 일 실시 예에 따르면, IF 증폭기들(361-1 내지 361-2)은 기저대역 단을 통해 기저대역 신호를 수신하여 중간 주파수 신호로 변환하고, 변환된 신호를 증폭하여 주파수 믹서들(363-1 내지 363-2)에 입력할 수 있다. IF 증폭기들(361-1 내지 361-2)은 중간 주파수단을 통해 중간 주파수 신호를 수신하고, 이를 증폭하여 주파수 믹서들(363-1 내지 363-2)에 입력할 수 있다. According to an embodiment of the present disclosure, the IF amplifiers 361-1 to 361-2 receive a baseband signal through a baseband stage, convert it into an intermediate frequency signal, amplify the converted signal, and use frequency mixers ( 363-1 to 363-2). The IF amplifiers 361-1 to 361-2 may receive an intermediate frequency signal through an intermediate frequency terminal, amplify the intermediate frequency signal, and input it to the frequency mixers 363-1 to 363-2.
주파수 믹서들(363-1 내지 363-2)은 적어도 두개의 주파수 입력 신호를 혼합하여 새로운 주파수 출력 신호로 변환하는 기능을 수행한다. 주파수를 변환하는 기능은 헤테로다이닝(heterodyning), 주파수 천이, 주파수 믹싱(mixing)하는 과정 중 적어도 하나의 과정을 포함한다. 본 개시의 일 실시 예에 따르면, 제1 주파수 믹서(363-1)는 QSG의 제1 LO 버퍼(319-1)의 출력 신호와 제1 IF 증폭기(361-1)의 출력 신호를 입력 받고 주파수를 혼합한다. 제2 주파수 믹서(363-2)는 QSG의 제2 LO 버퍼(319-2)의 출력 신호와 제2 IF 증폭기(361-2)의 출력 신호를 입력 받고 주파수를 변환한다. 주파수 믹서들(363-1 내지 363-2)은 상향 주파수 변환을 수행한 후에, 각 주파수 믹서들의 출력 포트를 믹서 GM stage로 전달한다. 믹서 GM stage는, GM stage들(365-1 내지 365-2)을 포함하고, 병렬로 연결되는 네거티브 GM stage(367)(이하, NGM), 가변저항(369)와, 가변 캐패시터(371)와 연결될 수 있다. 상향 변환 체인(360)은 주파수 믹서들(363-1 내지 363-2)에서, 믹서 GM stage와 트랜스포머(373)에 기반하여 RF 출력을 위한 신호를 생성할 수 있다. 일 예로, 트랜스포머(373)의 k 값은 0.61을 포함 수 있다. 그러나 다른 일 실시 예에 따라 트랜스포머의 k 값은 사용자의 설정에 따라 변경될 수 있다.The frequency mixers 363-1 to 363-2 perform a function of mixing at least two frequency input signals and converting them into a new frequency output signal. The function of converting the frequency includes at least one of heterodyning, frequency shifting, and frequency mixing. According to an embodiment of the present disclosure, the first frequency mixer 363-1 receives the output signal of the first LO buffer 319-1 of the QSG and the output signal of the first IF amplifier 361-1, and receives the frequency To mix. The second frequency mixer 363-2 receives the output signal of the second LO buffer 319-2 of the QSG and the output signal of the second IF amplifier 361-2 and converts the frequency. The frequency mixers 363-1 to 363-2 transfer the output ports of each frequency mixer to the mixer GM stage after performing the upstream frequency conversion. The mixer GM stage includes GM stages 365-1 to 365-2, and is connected in parallel with a negative GM stage 367 (hereinafter, referred to as NGM), a
본 개시의 일 실시 예에 따르면, 상향 변환 체인(360)은 기저대역단에 SSF(super source follower)에 기반하여 전압 모드로 기저 신호를 입력 받을 수 있다. 상향 변환 체인(360)은 입력 신호를 수신에 기반하여, 낮은 임피던스를 가지는 수동형 이중평형 주파수 믹서의 IF단을 구동할 수 있다. QSG(310)로부터 전달되는 LO 신호와 IF 증폭기들(361-1 내지 361-2)로부터 전달되는 신호에 기반하여, 주파수 믹서들(363-1 내지 363-2)이 구동될 수 있다. 본 개시의 일 실시 예에 따르면 주파수 믹서들(363-1 내지 363-2)은 I 믹서(in phase mixer)와 Q 믹서(quadrature mixer)를 포함한다. 상향 변환 체인(360)은 I 믹서와 Q 믹서를 구동하여 상향 주파수 변환을 수행할 수 있다. I 믹서와 Q 믹서의 RF 포트에서 상향 주파수 변환된 전압 신호는 믹서 GM stage에 기반하여 RF 전류로 변환될 수 있다. According to an embodiment of the present disclosure, the up-
변환된 RF 전류신호는 트랜스포머의 1차 코일 단에서 전류 모드로 결합된다. 트랜스포머는 RF 전류 신호에 기반하여 Tx 복소 신호(I+jQ)를 형성하고, 이를 단일 종단형 2차 코일에 마그네틱 커플링(magnetic coupling)되도록 구성하여 RF 신호를 출력할 수 있다. 본 개시의 일 실시 예에 따르면, 상향 변환 체인(360)은 트랜스포머에서 차동(평형) 구조의 1차 코일의 양 단에 결합되는 NGM(367)을 포함할 수 있다. 다양한 실시 예들에 따를 때, NGM(367)은 cross-coupled pair 구조로 배치되는 2개의 NMOS(n-channel metal oxide semiconductor)들을 포함하는 회로일 수 있다. NGM(367)이 서브-임계(sub-threshold)영역에서 동작하도록 구성됨으로써, 상향 변환 체인(360)은 GM단에서 발생하는 3차 하모닉(harmonic) 성분과 크기는 동일하고 극성이 다른 성분을 발생시킬 수 있다. 상향 변환 체인(360)은 3차 하모닉 성분과 크기가 동일하고 극성이 다른 성분을 이용하여 3차 하모닉 성분을 제거할 수 있다.The converted RF current signal is coupled in a current mode at the primary coil end of the transformer. The transformer may form a complex Tx signal (I+jQ) based on the RF current signal, and configure it to be magnetically coupled to a single-ended secondary coil to output an RF signal. According to an embodiment of the present disclosure, the up-
본 개시의 일 실시 예에 따르면, SSF를 사용하여 전압 모드로 기저 대역 I 신호와 Q 신호를 상대적으로 낮은 임피던스를 가지는 수동형 이중 평형 주파수 믹서(I 믹서, Q 믹서)의 IF단에 BB 신호가 입력된다. QSG는 임계 값(약 0.25) 이상의 듀티(duty) 비(ratio)를 가지는 rail-to-rail 크기의 I/Q LO 신호를 발생시키고, 상향 변환 체인은 I 믹서와 Q 믹서의 LO 포트를 통해서 믹서를 구성하는 스위치 소자를 ON 또는 OFF 동작에 기반하여 BB신호의 상향 주파수 변환 기능을 수행할 수 있다. 상향 주파수 변환된 전압 신호는 케스코드(cascode) 회로로 구현된 GM stage에서 전류 신호로 변환될 수 있고, 전류 모드로 변환된 I 신호와 Q 신호는 부하로서 차동(평형)으로 연결된 트랜스포머의 1차 코일에서 합성되어 복소 신호가 생성될 수 있다. 상향 변환 체인(360)은 복소 신호가 단일 종단 신호로 구현된 2차 코일로 전달되어 2차 코일에 연결된 부하로 합성된 출력 신호를 생성할 수 있다. 본 개시의 일 실시 예에 따르면 상향 변환을 위한 장치는 수동형 믹서를 포함할 수 있다.According to an embodiment of the present disclosure, a BB signal is input to the IF terminal of a passive double balanced frequency mixer (I mixer, Q mixer) having a relatively low impedance baseband I signal and Q signal in a voltage mode using SSF. do. QSG generates a rail-to-rail-sized I/Q LO signal with a duty ratio of more than a threshold (about 0.25), and the upconversion chain is a mixer through the LO ports of the I mixer and Q mixer. A switch element constituting a may perform an up-frequency conversion function of the BB signal based on an ON or OFF operation. The up-frequency converted voltage signal can be converted into a current signal at the GM stage implemented as a cascode circuit, and the I and Q signals converted to the current mode are the primary of the transformer connected differentially (balanced) as a load. It can be synthesized in a coil to generate a complex signal. The up-
본 개시의 일 실시 예에 따르면, 상향 변환 체인(360)은 전류 모드로 I 신호와 Q 신호를 결합하고, 교차 결합되는 NMOS 쌍으로 구현된 NGM(367)을 서브-임계(sub-threshold) 영역에서 동작하도록 함으로써, GM stage에서 발생하는 3차 하모닉 성분을 감소시킬 수 있다. 본 개시의 일 실시 예에 따르면, GM stage의 부하에 연결된 트랜스포머의 1차 코일 양단에 캐패시터가 병렬로 연결된 캐패시터 뱅크에 기반하여, 중심 주파수가 조정될 수 있다. 본 개시의 일 실시 예에 따르면, LO 입력 신호는 약 20 ~ 23 GHz 주파수의 신호를 포함하고, QSG의 LO 입력 신호에 관한 입력 저항은 50Ω 상향 변환 체인의 기저대역 신호에 관한 입력 저항은 1000Ω 상향 변환 체인의 RF 출력 저항은 50Ω인 경우를 포함한다.According to an embodiment of the present disclosure, the up-
본 개시의 실시 예들에 따른 장치는, 본 개시의 실시 예들에 따른 장치는, 하모닉 성분 제거를 위해, 상향 변환된 신호를 네거티브 GM stage을 통해 후처리 한다. 네거티브 GM stage에 기반하여 하모닉 성분이 제거됨으로써 선형성이 개선된다. 본 개시의 다양한 실시 예들에 따라, 상향 변환 전 하모닉 성분 제거를 수행하는 것이 아니라, 하모닉 성분이 포함된 신호를 후처리 함으로써, 보다 높은 선형성을 달성할 수 있다. 특히, NMOS 트랜지스터를 통해 구현된 네거티브 GM stage는 weak inversion에서 동작하기 때문에 추가적인 전력 소모 없이 선형성 개선이 달성될 수 있다. In the apparatus according to the embodiments of the present disclosure, the apparatus according to the embodiments of the present disclosure post-processes the up-converted signal through the negative GM stage in order to remove the harmonic component. Linearity is improved by removing harmonic components based on the negative GM stage. According to various embodiments of the present disclosure, higher linearity may be achieved by post-processing a signal including a harmonic component rather than removing a harmonic component before up-conversion. In particular, since the negative GM stage implemented through the NMOS transistor operates in weak inversion, linearity improvement can be achieved without additional power consumption.
다양한 실시 예들에 따르면 트랜지스터는 접합형 트랜지스터(bipolar junction transistor, BJT), 전계 효과 트랜지스터(field effect transistor, FET)를 포함한다. FET는 유전체로 산화물을 사용하는 MOSFET(metal oxide semiconductor field effect transistor), 진성 반도체를 사용하는 MESFET (metal semiconductor field effect transistor) 절연체를 사용하는 MISFET(metal insulator semiconductor field effect transistor)를 포함한다. 이하에서 본 개시는 MOSFET을 이용한 회로의 경우를 도시하지만, 동일한 기능을 수행하는 트랜지스터로 대체되어 구현되는 경우를 포함한다.According to various embodiments, the transistor includes a bipolar junction transistor (BJT) and a field effect transistor (FET). FETs include a metal oxide semiconductor field effect transistor (MOSFET) using an oxide as a dielectric material, and a metal insulator semiconductor field effect transistor (MISFET) using an insulator of a metal semiconductor field effect transistor (MESFET) using an intrinsic semiconductor. Hereinafter, the present disclosure shows a case of a circuit using a MOSFET, but includes a case implemented by being replaced with a transistor performing the same function.
다양한 실시 예들에 따르면 MOSFET은 p형 기판 위에 n형 소스와 드레인을 도핑하여 N-Channel 형성하는 NMOS(n-channel metal oxide semiconductor)와, n형 기판 위에 p형 소스와 드레인을 도핑하여 P-Channel 형성하는 PMOS(p-channel metal oxide semiconductor)를 포함한다. MOSFET의 구동 성능은 채널 폭을 지시하는 W, 채널 길이를 지시하는 L에 기반하여 결정될 수 있다. 채널 길이 L과 채널 폭 W의 비율에 따라 MOSFET을 통과하는 전류의 양이 조절될 수 있고, MOSFET 구동 성능에 관한 파라미터 M은 L, W에 기반하여 결정될 수 있다.According to various embodiments, a MOSFET is an n-channel metal oxide semiconductor (NMOS) that forms an N-Channel by doping an n-type source and a drain on a p-type substrate, and a P-Channel by doping a p-type source and a drain on the n-type substrate. It includes a p-channel metal oxide semiconductor (PMOS) to form. The driving performance of the MOSFET may be determined based on W indicating the channel width and L indicating the channel length. The amount of current passing through the MOSFET can be adjusted according to the ratio of the channel length L and the channel width W, and the parameter M related to the driving performance of the MOSFET can be determined based on L and W.
다양한 실시 예들에 따르면 MOSFET의 임계 전압은 MOSFET에서 채널이 형성되기 시작하는 전압으로서 게이트에 전압을 인가 한 경우 소스와 드레인 사이에 전류가 흐르기 시작하는 전압을 지시하고, 서브 임계 영역은 임계 전압이 가해지기 이전 영역에서 누설 전류가 흐르는 영역을 지시한다. MOSFET에서 채널이 형성되는 과정에 있어 게이트에 인가되는 전압이 증가한 경우, 반도체 표면에서 에너지 밴드가 휘어짐에 따라 반도체 산화막 계면에 p형과 n형이 반전(inversion)될 수 있다. 반전의 정도는 전계 세기의 차이에 기반하여 weak inversion, strong inversion으로 구분될 수 있다. According to various embodiments, the threshold voltage of the MOSFET is a voltage at which a channel starts to be formed in the MOSFET, and when a voltage is applied to the gate, it indicates a voltage at which current starts flowing between the source and the drain, and the threshold voltage is applied to the sub-threshold region It indicates the area where the leakage current flows in the area before the shutdown When the voltage applied to the gate increases in the process of forming the channel in the MOSFET, the p-type and the n-type may be inverted at the interface of the semiconductor oxide layer as the energy band is bent on the semiconductor surface. The degree of reversal can be classified into weak inversion and strong inversion based on the difference in electric field strength.
다양한 실시 예들에 따르면 MOSFET에서 서브 임계 영역에서 동작하는 과정은, 게이트에 인가되는 전압이 증가함에 따라 트랜지스터의 공핍 영역(depletion region)의 전기장의 세기가 감소하는 경우, 채널이 약하게 형성되는 weak inversion 상태에서 동작하는 과정을 포함한다.According to various embodiments, the process of operating in a sub-critical region in a MOSFET is a weak inversion state in which a channel is weakly formed when the strength of the electric field in the depletion region of the transistor decreases as the voltage applied to the gate increases. Including the process of operating in.
다양한 실시 예들에 따르면 트랜지스터의 GM(transconductance)는 전압 제어 전류원의 역할을 수행하면서 소자의 증폭률의 척도에 관한 것으로서, BJT의 경우 베이스-이미터 전압과 컬렉터 전류의 비를 지시하고, FET의 경우 게이트 소스 전압과 드레인의 전류 비를 지시하는 경우를 포함한다. GM stage는 회로에 있어서 전압 제어 전류원의 역할을 수행하여 입력된 신호를 증폭하여 출력하는 회로를 지시할 수 있다.According to various embodiments, the transconductance (GM) of a transistor is a measure of the amplification factor of a device while performing the role of a voltage-controlled current source. In the case of BJT, it indicates the ratio of the base-emitter voltage and the collector current, and in the case of FET Includes the case of indicating the current ratio of the source voltage and the drain. The GM stage can instruct a circuit that amplifies and outputs an input signal by acting as a voltage control current source in a circuit.
이하, 도 4 내지 도 10을 통해 도 3의 장치(300)의 구체적인 구조들의 예시 및 장치(300)의 동작들이 서술된다. Hereinafter, examples of specific structures of the
도 4는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 발룬(balun) (400)을 구성하는 회로를 도시한다. 발룬(400)은 도 3의 발룬(315)를 예시한다.4 is a diagram illustrating a circuit configuring a
도 4를 참고하면, 발룬(400)은 저항들(411 내지 416), 캐패시터들(421 내지 426), 트랜지스터들(431 내지 436)을 포함할 수 있다. 도 4에서 트랜지스터들(431 내지 436)은 NMOS를 도시하였으나, NMOS 트랜지스터들은 동일한 기능을 수행하는 PMOS(p channel metal oxide semiconductor) 트랜지스터들로 대체될 수 있다.Referring to FIG. 4, the
본 개시의 일 실시 예에 따르면, 발룬(400)은 입력 신호를 수신하고, 평형 신호를 출력하여 LO 드라이버(313)에 전달한다. 발룬(400)은 입력단(401)으로부터 입력 신호를 수신하고, 출력단(441)과 출력단(443)을 통해 신호를 출력한다. 출력단(441, 443)은 발룬의 출력단으로서, 도 5a의 LO 드라이버의 입력단들 중 하나와 연결될 수 있다. 본 개시의 일 실시 예에 따르면 발룬(400)은 R2(415, 416)에 전압이 인가되어 동작할 수 있고, 입력단으로부터 입력되는 신호는 LO 신호를 포함한다.According to an embodiment of the present disclosure, the
본 개시의 일 실시 예에 따르면, 발룬(400)이 포함하는 소자 중 일부는 생략될 수 있다. 일 예로, 발룬이 포함하는 소자의 소자 값들은 <표 1>을 통해 결정될 수 있다. 그러나, <표 1>은 발룬을 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an embodiment of the present disclosure, some of the elements included in the
도 5a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 로컬 오실레이터(local oscillator, LO) 드라이버(500)의 구성을 도시한다.5A is a diagram illustrating a configuration of a local oscillator (LO)
도 5a를 참고하면, LO 드라이버(500)는 입력단(501 내지 502)과, LO 드라이버(503-1 내지 503-2)와 출력단(507, 509)과, 인덕터(505)를 포함한다.Referring to FIG. 5A, the
본 개시의 일 실시 예에 따르면, +단자 입력단(501)은 제1 LO 드라이버(503-1)를 통해 +단자 출력단(507)과 연결되고, -단자 입력단(502)은 제2 LO 드라이버(503-2)를 통해 -단자 출력단(509)와 연결될 수 있다. 인덕터(505)는 +단자 출력단(507)과 -단자 출력단(509) 사이에 연결될 수 있다.According to an embodiment of the present disclosure, the +
도 5a는 3-stage LO 드라이버를 도시하였으나, 본 개시의 실시 예들은 이에 한정되지 않는다. 다른 일 실시 예에 따라, LO 드라이버는 3-stage가 아닌 복수의 stage들로 구현될 수 있다. 또한, 다른 일 실시 예에 따라, LO 드라이버(500)에 포함되는 소자들 중 일부는 생략될 수 있다. 본 개시의 일 실시 예에 따르면. 인덕터(505)는 약 650 pH의 소자 값을 가질 수 있다. 그러나, 650 pH의 소자 값은 LO 드라이버를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 사용자의 설정에 따라 변경될 수 있다.5A illustrates a 3-stage LO driver, but embodiments of the present disclosure are not limited thereto. According to another embodiment, the LO driver may be implemented with a plurality of stages, not 3-stage. In addition, according to another embodiment, some of the elements included in the
도 5b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 로컬 오실레이터(local oscillator, LO) 드라이버를 구성하는 회로(550)를 도시한다. 도 5b는 도 5a에서 제시된 제1 LO 드라이버(503-1) 및/또는 제2 LO 드라이버(503-2)를 구성하는 회로를 예시한다.5B illustrates a
도 5b를 참고하면, LO 드라이버 구성 회로(550)는 저항들(553-1 내지 553-2), 캐패시터(552), 트랜지스터들(554-1 내지 554-2)을 포함할 수 있다. 도 5b에서 트랜지스터들(554-1 내지 554-2)은 NMOS와 PMOS를 도시하였으나, NMOS와 PMOS는 각각 동일한 기능을 수행하는 PMOS와 NMOS로 대체될 수 있다.Referring to FIG. 5B, the LO
본 개시의 일 실시 예에 따르면, LO 드라이버 구성 회로(550)는 입력단(551)으로부터 입력 신호를 수신한다. 발룬(400)의 출력단(441, 443)으로부터 출력되는 평형 신호는 LO 드라이버의 입력단으로 전달된다. LO 드라이버 구성 회로(550)는 주파수 분배부로 입력되기 위한 출력 신호를 생성하여 출력단(555)를 통해 신호를 출력한다. LO 드라이버 구성 회로의 출력단(555)은, 다른 LO 드라이버의 입력단 또는 주파수 분배부의 입력단 중 하나와 연결될 수 있다. According to an embodiment of the present disclosure, the LO
본 개시의 일 실시 예에 따르면, LO 드라이버 구성 회로(550)가 포함하는 소자 중 일부는 생략될 수 있다. 일 예로, LO 드라이버 구성 회로가 포함하는 소자의 소자 값들은 <표 2>을 통해 결정될 수 있다. 그러나 <표 2>는 LO 드라이버 구성 회로를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an embodiment of the present disclosure, some of the elements included in the LO
도 6은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 CML 래치 (current-mode logic latch)(600)를 구성하는 회로를 도시한다. 도 6는 도 3에서 제시된 주파수 분배부(317)가 포함하는 CML 래치 구성하는 회로를 예시한다.6 illustrates a circuit configuring a current-mode logic latch (CML) 600 in a wireless communication system according to various embodiments of the present disclosure. 6 illustrates a circuit constituting a CML latch included in the
도 6을 참고하면, 래치(600)는 트랜지스터들(611 내지 622), 저항들(631 내지 632), 인덕터들(641 내지 642), 캐패시터들(651 내지 652)를 포함할 수 있다. 도 6에서 트랜지스터들(554-1 내지 554-2)은 NMOS를 도시하였으나, NMOS는 동일한 기능을 수행하는 PMOS로 대체될 수 있다.Referring to FIG. 6, the
본 개시의 일 실시 예에 따르면, 발룬(400)과 LO 드라이버(500)를 통과한 신호는 래치의 클럭단들(601, 602)에 입력된다. LO 드라이버의 출력단들(507, 509)을 통해 출력된 신호는 래치의 클럭단들에 입력된다. 본 개시의 일 실시 예에 따르면, 래치 회로는 +단(661), D-단(662), Q+단(671), 및 Q-단(672)을 통해 신호를 출력한다.According to an embodiment of the present disclosure, a signal passing through the
주파수 분배부(317)은 복수의 CML 래치들을 포함할 수 있고, 복수의 CML 래치들은 상호 교차 결합되는 방식으로 연결될 수 있다. 본 개시의 일 실시 예에 따르면, 제1 CML 래치의 Q+단은 도 7에 도시된 LO 버퍼의 입력단(701)과, 제2 CML 래치의 D+단에 연결될 수 있다. 제1 CML 래치의 Q-단은 도 7에 도시된 LO 버퍼의 입력단(702)과, 제2 CML 래치의 D-단에 연결될 수 있다. 제2 CML 래치의 Q+단은 도 7에 도시된 LO 버퍼의 입력단(701)과, 제1 CML 래치의 D-단에 연결될 수 있다. 제2 CML 래치의 Q-단은 도 7에 도시된 LO 버퍼의 입력단(702)과, 제1 CML 래치의 D+단에 연결될 수 있다. The
본 개시의 일 실시 예에 따르면, CML 래치 구성 회로(600)가 포함하는 소자 중 일부는 생략될 수 있다. 일 예로, CML 래치 구성 회로가 포함하는 소자의 소자 값들은 <표 3>을 통해 결정될 수 있다. 그러나 <표 3>은 CML 래치 구성 회로를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an embodiment of the present disclosure, some of the elements included in the CML
도 7a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 LO 버퍼(700)의 구성을 도시한다. 7A is a diagram illustrating a configuration of an
도 7a를 참고하면, LO 버퍼(700)의 구성은 입력단(701 내지 702)과, LO 버퍼 (703-1 내지 703-2)와 출력단(707, 709)를 포함한다.Referring to FIG. 7A, the configuration of the
본 개시의 일 실시 예에 따르면, +단자 입력단(701)은 제1 LO 버퍼(703-1)를 통해 +단자 출력단(707)과 연결되고, -단자 입력단(702)은 제2 LO 버퍼(703-2)를 통해 -단자 출력단(909)와 연결될 수 있다.According to an embodiment of the present disclosure, the + terminal input terminal 701 is connected to the +
도 7a는 4-stage LO 버퍼를 도시하였으나, 본 개시의 실시 예들은 이에 한정되지 않는다. 다른 일 실시 예에 따라, LO 버퍼는 4-stage가 아닌 복수의 stage들로 구현될 수 있다. 또한 다른 일 실시 예에 따라, LO 버퍼(700)에 포함되는 소자들 중 일부는 생략될 수 있다. LO 버퍼를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.7A illustrates a 4-stage LO buffer, but embodiments of the present disclosure are not limited thereto. According to another embodiment, the LO buffer may be implemented with a plurality of stages rather than 4-stage. In addition, according to another embodiment, some of the elements included in the
도 7b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 LO 버퍼를 구성하는 회로(750)를 도시한다. 도 7b는 도 7a에서 제시된 제1 LO 버퍼(703-1) 및/또는 제2 LO 버퍼(703-2)를 구성하는 회로를 예시한다.7B illustrates a
도 7b를 참고하면, LO 버퍼 구성 회로(750)는 저항들(753-1 내지 753-2), 캐패시터(752), 트랜지스터들(754-1 내지 754-2)을 포함할 수 있다. 도 7b에서 트랜지스터들(754-1 내지 754-2)은 NMOS와 PMOS를 도시하였으나, NMOS와 PMOS는 각각 동일한 기능을 수행하는 PMOS와 NMOS로 대체될 수 있다.Referring to FIG. 7B, the LO
본 개시의 일 실시 예에 따르면, LO 버퍼 구성 회로(750)는 입력단(751)으로부터 입력 신호를 수신한다. 래치의 출력단(661 내지 662, 671 내지 672)으로부터 출력되는 신호는 LO 버퍼의 입력단으로 전달된다. LO 드라이버 구성 회로(550)는 주파수 분배부로 입력되기 위한 출력 신호를 생성하여 출력단(755)를 통해 신호를 출력한다. LO 버퍼 구성 회로는 M4(854-2)의 소스에 전압이 인가되어 동작할 수 있다. 출력단(755)은 LO 버퍼 구성 회로의 출력단으로서, 다른 LO 버퍼의 입력단 또는 주파수 믹서의 입력단 중 하나와 연결될 수 있다. According to an embodiment of the present disclosure, the LO
본 개시의 일 실시 예에 따르면, LO 버퍼 구성 회로(750)가 포함하는 소자 중 일부는 생략될 수 있다. 일 예로, LO 버퍼 구성 회로가 포함하는 소자의 소자 값들은 <표 4>을 통해 결정될 수 있다. 그러나 <표 4>은 LO 버퍼 구성 회로를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an embodiment of the present disclosure, some of the elements included in the LO
도 8은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 중간 주파수(intermediate frequency, IF) 증폭부(800)를 구성하는 회로를 예시한다. IF 증폭부는 도 1의 IF 입력부(101)를 예시한다.8 illustrates a circuit configuring an intermediate frequency (IF)
도 8을 참고하면, IF 증폭부(800)는 IF 신호를 증폭하는 기능을 수행하는 구성으로서, IF 증폭부는 IF LO(local oscillator), IF 믹서, IF 증폭기, 채널 선택 필터를 포함할 수 있다. IF LO는 기저대역 신호를 IF 신호로 변환하기 위한 IF에 LO 주파수를 공급하는 기능을 수행한다. IF 믹서는 기저대역 신호와 IF LO 신호에 기반하여 IF 신호를 생성하는 기능을 수행한다. IF 증폭기는 IF 신호를 증폭하는 기능을 수행하고, 채널 선택 필터는 설정에 따라 요구되는 채널에 해당하는 대역통과를 필터링하여 선택하는 기능을 수행한다. IF 증폭부(800)는 기저 대역 신호와, LO 신호에 기반하여, IF 신호를 생성할 수 있다. IF 증폭부(800)는 생성된 IF 신호를 IF 증폭기를 통해 증폭하고, 요구되는 대역에 해당되는 IF 신호를 출력할 수 있다.Referring to FIG. 8, the
본 개시의 일 실시 예에 따르면 IF 증폭부(800)는 트랜지스터들(811 내지 820)을 포함할 수 있다. 도 8에서 트랜지스터들(811 내지 820)은 NMOS와 PMOS를 도시하였으나, NMOS와 PMOS는 각각 동일한 기능을 수행하는 PMOS와 NMOS로 대체될 수 있다.According to an embodiment of the present disclosure, the
본 개시의 실 실시 예에 따르면 IF 증폭부(800)는 +입력단(801)과 -입력단(802)으로부터 신호를 입력 받고, 입력 받은 신호를 +출력단(831)과 -출력단(832)를 통해 출력할 수 있다. +출력단(831)과 -출력단(832)은 도 9에 도시된, 주파수 변환을 위한 믹서의 IF+입력단(911), IF-입력단(912)와 연결될 수 있다. According to an exemplary embodiment of the present disclosure, the
본 개시의 일 실시 예에 따르면, IF 증폭기(800) 구성 회로가 포함하는 소자 중 일부는 생략될 수 있다. IF 증폭기가 포함하는 소자의 소자 값들은 <표 5>을 통해 결정될 수 있다. 그러나 <표 5>는 IF 증폭기를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an exemplary embodiment of the present disclosure, some of the elements included in the circuit configuring the
도 9는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 믹서(mixer)(900)를 구성하는 회로를 예시한다. 믹서(900)는 도 1의 믹서(105)를 예시한다.9 illustrates a circuit configuring a
도 9을 참고하면, 믹서(900)는 LO 신호와 IF 신호에 기반하여 RF 신호로 주파수를 변환하는 기능을 수행한다. 믹서는 기저대역 신호에 기반하여 생성된 IF 신호를, QSG 로부터 전달되는 LO 신호와 혼합하여, RF 신호를 생성할 수 있다.Referring to FIG. 9, the
본 개시의 일 실시 예에 따르면 믹서(900)는 트랜지스터들(903 내지 906)을 포함할 수 있다. 도 9에서 트랜지스터들(903 내지 906)은 NMOS를 도시하였으나, NMOS는 각각 동일한 기능을 수행하는 PMOS로 대체될 수 있다.According to an embodiment of the present disclosure, the
본 개시의 실 실시 예에 따르면 믹서(900)는 LO+입력단(901)과 LO- 입력단(902)으로부터 LO 신호를 입력 받을 수 있다. 믹서(900)는 IF+입력단(911)과 IF-입력단(912)로부터 IF 신호를 입력 받을 수 있다. 믹서(900)는 입력 받은 신호를 혼합하여 RF 신호를 생성할 수 있다. 생성된 RF 신호는 RF+출력단(907)과 RF-출력단(908)을 통해 출력될 수 있다. 본 개시의 일 실시 예에 따르면 LO입력단들(901 내지 902)은 각각 LO 버퍼(700)의 출력단들(707, 709)에 연결될 수 있고, IF입력단들(911 내지 912)은 각각 IF 증폭부(800)의 출력단들(831 내지 832)에 연결될 수 있다.According to an exemplary embodiment of the present disclosure, the
본 개시의 일 실시 예에 따르면, 믹서(900)를 구성 회로가 포함하는 소자 중 일부는 생략될 수 있다. 일 예로, IF 증폭기가 포함하는 소자의 소자 값들은 <표 6>을 통해 결정될 수 있다. 그러나, <표 6>은 IF 증폭기를 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an embodiment of the present disclosure, some of the elements included in the circuit constituting the
도 10은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 믹서 GM(transconductance) stage와 네거티브 GM stage(negative gm stage, NGM)를 이용한 체인(1000)의 회로를 도시한다.10 illustrates a circuit of a
도 10을 참고하면, 체인(1000)은 제1 GM(1010), 제2 GM(1040), NGM(negative transconductance)(1070)을 포함한다. 제1 GM(1010)과 제2 GM(1070)은 믹서에 의해 상향 주파수 변환된 전압 신호를 입력 받고, 입력 받은 신호를 RF 전류신호로 변환하는 기능을 수행할 수 있다. NGM(1070)은 제1 GM과 제2 GM과 관련하여 발생되는 하모닉 성분을 제거하는 기능을 수행할 수 있다.Referring to FIG. 10, the
본 개시의 일 실시 예에 따르면 제1 GM(1010)은 저항들(1013 내지1016), 캐패시터들(1017 내지 1020), 트랜지스터들(1021 내지 1024)를 포함할 수 있다. 제1 GM은 InI+입력단(1011)과 InI-입력단(1012)으로부터 신호를 입력 받는다. 제1 GM은 입력된 신호에 기반하여 RF 전류로 변환된 신호를 생성하고, 생성된 신호는 Out+(1077)과 Out-(1078)을 통해 출력된다. According to an embodiment of the present disclosure, the
본 개시의 일 실시 예에 따르면 제2 GM(1040)은 저항들(1043 내지 1046), 캐패시터들(1047 내지 1050), 트랜지스터들(1051 내지 1054)를 포함할 수 있다. 제2 GM은 InQ+입력단(1041)과 InQ-입력단(1042)으로부터 신호를 입력 받는다. 제2 GM은 입력된 신호에 기반하여 RF 전류로 변환된 신호를 생성하고, 생성된 신호는 Out-(1078)과 Out+(1077)을 통해 출력된다.According to an embodiment of the present disclosure, the
본 개시의 일 실시 예에 따르면 NGM(1070)은 저항들(1071 내지 1072), 캐패시터들(1073 내지 1074), 트랜지스터들(1075 내지 1076)을 포함할 수 있다. NGM(1070)은 교차 결합되는 NMOS 쌍으로 구현된 부성 저항을 병렬로 저항의 양단에 연결한 후, 서브-임계(sub-threshold) 영역에서 동작하도록 설정될 수 있다. NGM(1070)은 제1 GM과 제2 GM을 구현하기 위하여 적용된 케스코드 회로에서 발생하는 3차 하모닉 성분과 크기가 동일하고 극성이 상이한 제거 성분을 발생시킨다. NGM(1070)이 생성한 제거 성분은 GM에서 발생되는 3차 하모닉 성분을 완화하는 기능을 수행할 수 있다.According to an embodiment of the present disclosure, the
본 개시의 일 실시 예에 따르면, 믹서 GM stage, 네거티브 GM stage를 이용한 체인(1000)이 포함하는 소자 중 일부는 생략될 수 있다. 일 예로 체인이 포함하는 소자의 소자 값들은 <표 7>을 통해 결정될 수 있다. 그러나 <표 7>은 체인(1000)을 구성하는 소자가 가지는 소자 값의 일 예시일 뿐, 다른 실시 예에 따라, 사용자의 설정에 따라 변경될 수 있다.According to an embodiment of the present disclosure, some of the elements included in the
도 11은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 주파수에 따른 혼변조(inter modulation) 변화에 관한 그래프(1100)를 도시한다. 주파수를 가지는 신호가 비선형 소자를 통과하는 경우 혼변조가 발생함에 따라 IMD(intermodulation distortion) 측정이 가능하다. 11 is a
도 11을 참고하면, 측정 결과(1110)는 GM 단을 통과한 신호 이득의 크기를 나타낸다. 측정 결과(1160)는 NGM(1070)을 통과한 신호의 이득의 크기를 나타낸다. 각 측정 결과는 3차 IMD(3rd intermodulation distortion, IM3)의 변화를 도시한다. Referring to FIG. 11, the
측정 결과(1110)는 GM 단을 통과한, 주파수 w1, w2를 가지는 신호가 비선형 소자를 통과함에 따라 발생하는 3차 하모닉에 관한 혼변조 성분의 크기를 나타낸다. 측정 결과(1160)는 NGM 단을 통과한 주파수 w1, w2를 가지는 신호가 비선형 소자를 통과함에 따라 발생하는 3차 하모닉에 관한 혼변조 성분의 크기를 나타낸다. The
트랜지스터는 입력과 출력의 비가 일정하지 않은 비선형 특징을 가진다. 입력 신호 x가 비선형 소자를 통과하는 경우에 따라 출력 신호 y는 <수학식 1>과 같이 표현될 수 있다.Transistors have nonlinear characteristics in which the ratio of input and output is not constant. Depending on the case where the input signal x passes through the nonlinear element, the output signal y may be expressed as <
이 경우, 주파수 w1, w2를 가지는 입력 신호가 인 경우, 입력 신호 x1을 <수학식 1>에 대입하면 출력 신호 y1은 주파수에 관한 성분을 포함한다. 도 11은 입력 주파수와 동일한 주파수 인 경우 신호의 세기와, 3차 하모닉 성분에 해당하는 주파수 인 경우 신호 이득의 세기를 예시한다. 또한 서브 임계 영역은 임계 전압이 가해지기 이전 영역에서 누설 전류가 흐르는 영역을 지시하는 것으로서, MOSFET에서 채널이 형성되는 과정에 있어 게이트에 인가되는 전압이 증가한 경우 반전(inversion)이 발생한다. 3차 하모닉 성분을 포함하는 신호들은 NGM으로 입력되고, 서브 임계 영역에서 동작하는 NGM에서 발생하는 반전에 기반하여, 3차 하모닉 성분에 해당하는 주파수 신호는 상쇄될 수 있다. 따라서 NGM(1070)을 통과한 신호는, 3차 하모닉 성분과 관련된 주파수에 관하여 IM3가 감소한다. 도 11을 참고하면, 하모닉 성분 제거에 관한 성능이 개선됨이 확인될 수 있다.In this case, the input signal with frequencies w 1 and w 2 is In the case of, if the input signal x 1 is substituted into <
도 12a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 주파수에 따른 IM3 및 OIP3(3rd order intercept point)에 관한 그래프(1200)를 도시한다.Figure 12a shows a
도 12a를 참고하면, 그래프(1200)는 입력 주파수 대비 출력 신호의 이득 크기를 나타낸다. 가로축은 RF 주파수(단위: GHz), 세로축은 출력 이득(단위: dB)을 나타낸다. , 그래프(1200)는 11.25 GHz, 11.26 GHz 주파수 신호들에 관하여 NGM(1070)을 통과하기 전후에 관한 출력 신호의 이득의 크기를 도시한다. 가는 실선은 NGM을 통과하기 전 출력 신호의 이득 값을 지시하고, 굵은 실선은 NGM을 통과한 후 출력 신호의 이득 값을 도시한다. 도 12a를 참고하면, 3차 하모닉 성분에 관한 11.24 GHz, 11.27 GHz 주파수 영역에서 출력 신호는, NGM을 사용하기 전에 비하여 NGM을 사용한 후에 출력의 이득이 감소한다. 본 개시의 일 실시 예에 따르면 주파수가 11.24 GHz인 신호는 11.25 GHz인 신호 대비 IM3는 -63.9 dBc, OIP3는 14.45dBm으로 개선되고, 주파수가 11.27 GHz인 신호는 11.26 GHz 신호 대비 IM3는 -57.1 dBc, OIP3는 11.87 dBm으로 개선된다.Referring to FIG. 12A, a
도 12b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 주파수에 따른 허상 제거비(image rejection ratio, IRR) 관한 그래프(1250)를 도시한다.12B is a
도 12b를 참고하면, 그래프(1250)는 입력 주파수 대비 출력 신호의 이득 크기를 나타낸다. 가로축은 RF 주파수(단위: GHz), 세로축은 출력 이득(단위: dB)을 나타낸다. 그래프(1250)는 상향 주파수 변환을 수행한 경우 RF 출력 주파수에 따른 출력 신호의 이득의 크기를 나타낸다. NGM을 이용한 경우 IRR이 -46.9 dBc, LO leakage가 -37.7 dBc로 개선됨이 확인된다.Referring to FIG. 12B, a
도 13a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 주파수에 따른 I/Q 채널에서 출력 신호의 세기와, 이득 불일치 값에 관한 그래프(1300)를 도시한다.13A illustrates a
도 13a를 참고하면, 그래프(1300)는 입력 주파수 대비 출력 신호의 전력 세기를 나타낸다. 가로축은 RF 주파수(단위: GHz), 세로축은 출력(단위: dBm)을 나타낸다. 그래프(1300)는 I 채널에 관하여 상향 변환된 RF 출력 신호의 세기(1301)와 Q 채널에 관하여 상향 변환된 RF 출력 신호의 세기(1302), I 채널에 관한 RF 출력 신호의 세기와 Q 채널에 관한 RF 출력 신호의 이득 불일치의 크기(1303)를 도시한다. 도 13a를 참고하면, 이득 불일치 값은 11.2 GHz에서 0.1 dB을 넘지 않음으로써, 신호 이득 오차가 개선됨이 확인될 수 있다.Referring to FIG. 13A, a
도 13b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 수행한 경우, 이득 불일치에 따른 위상 불일치에 관한 그래프(1350)를 도시한다.13B is a
도 13b를 참고하면, 그래프(1350)의 가로축은 이득 불일치(단위: dB), 세로축은 위상 불일치(단위: degree(°))를 나타낸다. 이득 불일치 값에 관하여 등고선(contour)를 이용하여 위상 불일치가 결정될 수 있다. 다양한 실시 예에 따르면, 이득 불일치가 0.1 dB인 경우, IRR이 -40 내지 -45 사이 값으로 결정되고, 위상 불일치는 0.5이하로 결정됨이 확인될 수 있다. 13B, the horizontal axis of the
도 14는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 동작에 관한 흐름도(1400)를 도시한다. 도 14는 장치의 동작 방법을 도시한다.14 is a
도 14를 참고하면, 단계(1401)에서 장치는, 제1 LO(local oscillator) 신호를 수신한다. 장치는 상향 주파수 변환에 사용되는 제2 LO 신호를 발생시키기 위한 기준 신호의 기능을 수행하는, 제1 LO 신호를 수신한다.Referring to FIG. 14, in
단계(1403)에서 장치는, 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성한다. 장치는 수신한 제1 LO 신호에 기반하여, I 믹서와 Q 믹서 구동을 위한 제2 LO 신호를 생성한다. 본 개시의 일 실시 예에 따르면 장치는, 액티브 발룬에 기반하여 LO 신호의 위상을 보정하고, 교차 결합되는 래치들에 기반하여 I/Q 신호를 생성한다. 상호 교차 결합되는 CML 래치들에 기반하여 I 믹서(in-phase mixer)와 Q 믹서(quadrature mixer) 간 이득 불일치와 위상불일치가 감소될 수 있다. 본 개시의 일 실시 예에 따르면, 신호 발생부는 제1 LO 신호에 관한 rail-to-rail 신호인 제2 LO 신호를 생성을 위하여, 인버터 기반 고이득 증폭기를 케스케이드(cascade) 연결하여 구현한 리미터에 기반한 LO 버퍼를 이용하여 rail-to-rail의 제2 LO 신호를 생성한다. In
단계(1405)에서 장치는, 입력 신호를 수신한다. 장치가 수신하는 입력 신호는 기저대역 신호, 중간 주파수 신호 중 적어도 하나를 포함할 수 있다. In
단계(1407)에서 장치는 제2 LO 신호와 입력 신호에 기반하여 상향 변환 주파수 신호를 생성한다. 장치는 제2 LO 신호와 입력 신호를 주파수 믹서에 기반하여 주파수가 상향 변환된 신호를 생성한다. 본 개시의 일 실시 예에 따르면, 장치는 기저대역 신호를 수신하는 경우 기저대역 신호를 중간 주파수 신호로 변경하여 증폭하고, 중간 주파수 신호를 수신하는 경우 수신한 중간 주파수 신호를 증폭하여 사용할 수 있다. 장치는 증폭된 중간 주파수 신호와, 단계(1403)에서 생성된 제2 LO 신호에 기반하여, 주파수 믹서를 통해 주파수를 상향 변환한다.In
단계(1409)에서 장치는, 서브 임계(sub threshold) 영역에서 동작하는 네거티브 GM(transconductance)에 기반하여, 상기 생성된 상향 변환 주파수의 고조파 성분이 처리된 출력 신호를 생성한다. 일 실시 예에 따르면, 장치는 믹서를 통해 상향 변환된 주파수 신호를 캐스코드 회로로 구현된 GM단에 입력하는 방법을 통해, 전류 모드로 변환된 신호를 생성한다. 장치는 전류 모드로 I 신호와 Q 신호를 결합하고, 결합된 신호를 교차 결합된 NMOS 쌍으로 구현된 네거티브 GM단에 입력한다. GM단을 통과한 신호는 위상 0°, 90°, 180°, 270°에 관한 신호로 구분될 수 있고, 위상 0°, 270°에 관한 신호들을 포함하는 제1 신호와, 위상 90°, 180°에 관한 신호들을 포함하는 제2 신호가 각각 네거티브 GM단의 입력단에 입력된다. 네거티브 GM단은 서브 임계 영역에서 약 반전(weak inversion)으로 동작할 수 있다. 네거티브 GM단은 GM단에서 발생된 3차 하모닉 성분을 제거하기 위하여, 3차 하모닉 성분과 동일한 주파수의 신호를 생성할 수 있다. 네거티브 GM단은 생성된 신호를 이용하여 GM단으로부터 수신한 신호에서 3차 하모닉 성분에 해당되는 신호를 상쇄하는 과정을 통해 고조파 성분을 처리한다. 일 실시 예에 따르면, 고조파 성분이 처리된 출력 신호를 생성하는 과정은, 네거티브 GM단이 서브 임계 영역에서 약 반전으로 동작함으로써, 네거티브 GM단이 생성한 3차 하모닉 성분과 동일한 주파수의 신호에 기반하여, GM단에서 발생된 3차 하모닉 성분을 상쇄하는 과정을 포함한다. 본 개시의 일 실시 예에 따르면, GM단의 부하에 연결된 트랜스포머의 1차 코일 양단에 캐패시터가 병렬로 연결될 수 있고, 중심 주파수는 병렬로 연결된 캐패시터가 형성하는 캐패시터 뱅크에 기반하여 조정될 수 있다.In
단계(1411)에서 장치는 생성된 출력 신호를 송신한다. 장치는 단계(1407)에서 상향 주파수 변환되고 NGM에 기반하여 후처리를 통해 고조파 성분이 제거된 RF 출력 신호를 송신한다.In
도 15는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 신호 발생부의 동작에 관한 흐름도(1500)를 도시한다. 도 15는 도 3의 QSG(310)의 동작 과정을 도시한다.15 is a
도 15를 참고하면, 단계(1501)에서 신호 발생부는 발룬에 기반하여 LO 신호의 위상을 보정한다. 본 개시의 일 실시 예에 따르면, QSG는 액티브 발룬을 통하여 제1 LO 입력 신호를 수신하고, 발룬은 수신한 제1 LO 신호에 기반하여 평형 신호를 출력하여 LO 드라이버에 전달한다. 전달된 신호는 인덕터 피킹(inductive peaking) 기법이 적용될 수 있다. Referring to FIG. 15, in
단계(1503)에서 신호 발생부는, 교차 결합되는 래치들에 기반하여 제2 LO 신호를 생성한다. 본 개시의 일 실시 예에 따르면, 신호 발생부는 초고주파 대역에서 동작하는 복수의 래치들을 포함하고, 복수의 래치들은 교차 결합될 수 있다. 신호 발생부는 교차 결합되는 CML 래치에 기반하여 I/Q 출력 신호를 생성한다. 상호 교차 결합되는 CML 래치들에 기반하여 I 믹서(in-phase mixer)와 Q 믹서(quadrature mixer) 간 이득 불일치와 위상불일치가 감소될 수 있다.In
본 개시의 일 실시 예에 따르면 상호 교차 결합되는 방식은 제1 CML 래치의 D+, D- 단이 각각 제2 CML 래치의 Q-, Q+와 연결되어, 제2 LO 버퍼의 입력단에 연결되고, 제1 CML 래치의 Q+, Q- 단이 각각 제2 CML 래치의 D+, D- 단과 연결되어, 제1 LO 버퍼의 입력단에 연결되는 방식을 포함한다. 본 개시의 일 실시 예에 따르면, 장치는 제1 LO 신호에 기반하여 25 퍼센트의 듀티(duty) 비를 가지는 rail-to-rail 신호인 제2 LO 신호를 생성할 수 있다.According to an embodiment of the present disclosure, in a method of cross-coupled with each other, the D+ and D- ends of the first CML latch are connected to the Q- and Q+ of the second CML latch, respectively, and are connected to the input terminal of the second LO buffer, and the first CML latch is connected to the input terminal of the second LO buffer. The Q+ and Q- terminals of the 1 CML latch are connected to the D+ and D- terminals of the second CML latch, respectively, and are connected to the input terminal of the first LO buffer. According to an embodiment of the present disclosure, the device may generate a second LO signal, which is a rail-to-rail signal having a duty ratio of 25 percent based on the first LO signal.
단계(1505)에서 신호 발생부는, 제2 LO 신호를 출력한다. 본 개시의 일 실시 예에 따르면, 신호 발생부는 제1 LO 신호에 관한 rail-to-rail 신호인 제2 LO 신호를 생성을 위하여, 인버터 기반 고이득 증폭기를 케스케이드(cascade) 연결하여 구현한 리미터에 기반한 LO 버퍼를 이용하여 rail-to-rail의 제2 LO 신호를 생성한다. 신호 발생부는 제2 LO 신호를 출력하여 상향 주파수 변환을 위한 신호 변환부로 전송할 수 있다.In
도 16는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 상향 주파수 변환을 위한 장치의 신호 변환부의 동작에 관한 흐름도(1600)를 도시한다. 도 16는 도 3의 상황 변환 체인(360)의 동작 과정을 도시한다.16 is a
도 16을 참고하면, 단계(1601)에서 신호 변환부는, 입력 신호를 수신한다. 본 개시의 일 실시 예에 따르면, 기저대역 신호를 수신하는 경우 기저대역 신호를 중간 주파수 신호로 변경하여 증폭하고, 중간 주파수 신호를 수신하는 경우 수신한 중간 주파수 신호를 증폭한다. Referring to FIG. 16, in
단계(1603)에서 신호 변환부는, 주파수 믹서에 기반하여 상향 변환된 주파수를 생성한다. 본 개시의 일 실시 예에 따르면 신호 변환부는, 증폭된 중간 주파수 신호와 제2 LO 신호에 기반하여, 수동형 이중 평형 주파수 믹서를 통해 주파수를 상향 변환할 수 있다. 본 개시의 일 실시 예에 따르면, 신호 변환부는 낮은 임피던스를 가지는 수동형 이중 평형 주파수 믹서의 IF단을 구동할 수 있다. 신호 발생부로부터 전달되는 LO 신호와 IF 증폭기로부터 전달되는 입력 신호에 기반하여, 주파수 믹서가 구동될 수 있다. 신호 변환부는 주파수 믹서를 구동하여 상향 주파수 변환을 수행한다. 주파수 믹서의 RF 포트에서 상향 주파수 변환된 전압 신호는 믹서 GM stage에 기반하여 RF 전류로 변환되고, 변환된 RF 전류신호는 트랜스포머의 1차 코일 단에서 전류 모드로 결합된다.In
단계(1605)에서 신호 변환부는, 상향 주파수 변환된 신호에 포함된 고조파 성분을 처리한다. 본 개시의 일 실시 예에 따르면 신호 변환부는 상향 주파수 변환된 주파수를 네거티브 GM stage에 기반하여 고조파 성분을 제거할 수 있다. 신호 변환부는 트랜스포머에서 차동(평형) 구조의 1차 코일의 양 단에, NMOS가 두개로 cross-coupled pair 구조로 배치되는 네거티브 GM stage를 포함할 수 있다. In
신호 변환부는 네거티브 GM stage가 서브-임계(sub-threshold)영역에서 동작하도록 구성하여, GM단에서 발생하는 3차 하모닉(harmonic) 성분과 크기는 동일하고 극성이 다른 성분을 발생시킬 수 있다. 상향 변환 체인(360)은 3차 하모닉 성분과 크기가 동일하고 극성이 다른 성분을 이용하여 3차 하모닉 성분을 제거할 수 있다.The signal converter is configured so that the negative GM stage operates in a sub-threshold region, so that a component having the same size as the third harmonic component occurring in the GM stage and having a different polarity can be generated. The up-
본 개시의 일 실시 예에 따르면, 신호 변환부는 전류 모드로 I 신호와 Q 신호를 결합하고, 교차 결합된 NMOS 쌍으로 구현된 부성 저항을 병렬로 저항의 양단에 연결한 후, 서브-임계(sub-threshold) 영역에서 동작하도록 구성하여, GM-stage에서 발생하는 3차 하모닉(harmonic) 성분을 제거할 수 있다. GM단에서 발생하는 3차 하모닉(harmonic) 성분과 크기는 동일하고 극성이 다른 성분을 발생시킬 수 있다. 신호 변환부는 3차 하모닉 성분과 크기가 동일하고 극성이 다른 성분을 이용하여 3차 하모닉 성분을 제거할 수 있다. 본 개시의 일 실시 예에 따르면, GM-stage의 부하에 연결된 트랜스포머의 1차 코일 양단에 캐패시터가 병렬로 연결될 수 있고, 중심 주파수는 병렬로 연결된 캐패시터가 형성하는 캐패시터 뱅크에 기반하여 조정될 수 있다.According to an embodiment of the present disclosure, the signal conversion unit combines the I signal and the Q signal in a current mode, connects negative resistors implemented as a cross-coupled NMOS pair to both ends of the resistor in parallel, and then sub-thresholds (sub By configuring it to operate in the -threshold) area, it is possible to remove the third harmonic component that occurs in the GM-stage. It is possible to generate components of the same size and polarity as the third harmonic component generated in the GM stage. The signal converter may remove the third harmonic component by using a component having the same size as the third harmonic component and having a different polarity. According to an embodiment of the present disclosure, capacitors may be connected in parallel to both ends of a primary coil of a transformer connected to a load of a GM-stage, and a center frequency may be adjusted based on a capacitor bank formed by a capacitor connected in parallel.
단계(1607)에서 신호 변환부는, 트랜스포머에 기반하여, RF 출력 신호를 생성한다. 신호 변환부는 GM stage에 기반하여 RF 전류로 변환된 신호에 관하여, 트랜스포머의 1차 코일 단에서 전류 모드로 결합하여 복소 신호(I+jQ)를 형성한다. 신호 변환부는 형성된 복소 신호를 단일 종단형 2차 코일에 마그네틱 커플링(magnetic coupling)되도록 구성하여 RF 출력 신호를 생성한다.In
도 17은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템을 도시한다. 도 17의 무선 통신 환경은 무선 채널을 이용하는 노드(node)들의 일부로서, 기지국(110) 및 단말(120)을 예시한다.17 illustrates a wireless communication system according to various embodiments of the present disclosure. The wireless communication environment of FIG. 17 illustrates a base station 110 and a terminal 120 as part of nodes using a wireless channel.
기지국(1710)은 단말(1720)에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기지국(1710)은 신호를 송신할 수 있는 거리에 기초하여 일정한 지리적 영역으로 정의되는 커버리지(coverage)를 가진다. 기지국(1710)은 기지국(base station) 외에 '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '5G 노드비(5G NodeB, NB)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)', ‘액세스 유닛(access unit)’,‘분산 유닛(distributed unit, DU)’, '송수신 포인트(transmission/reception point, TRP)',‘무선 유닛(radio unit, RU), 원격 무선 장비(remote radio head, RRH) 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 기지국(1710)은 하향링크 신호를 송신하거나 상향링크 신호를 수신할 수 있다. The
단말(1720)은 사용자에 의해 사용되는 장치로서, 기지국(1710)과 무선 채널을 통해 통신을 수행한다. 경우에 따라, 단말(1720)은 사용자의 관여 없이 운영될 수 있다. 즉, 단말(1720)은 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되지 아니할 수 있다. 단말(1720)은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', ‘고객 댁내 장치’(customer premises equipment, CPE), '원격 단말(remote terminal)', '무선 단말(wireless terminal)', ‘전자 장치(electronic device)’, 또는 ‘차량(vehicle)용 단말’, '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.The terminal 1720 is a device used by a user and performs communication with the
전파 경로 손실을 완화하고 전파의 전달 거리를 증가시키기 위한 기술 중 하나로써, 빔포밍 기술이 이용되고 있다. 빔포밍은, 일반적으로, 다수의 안테나를 이용하여 전파의 도달 영역을 집중시키거나, 특정 방향에 대한 수신 감도의 지향성(directivity)를 증대시킨다. 따라서, 단일 안테나를 이용하여 등방성(isotropic) 패턴으로 신호를 형성하는 대신 빔포밍 커버리리를 형성하기 위해, 기지국(1710)은 다수의 안테나들을 구비할 수 있다. 일 실시 예에 따라, 기지국(1710)은 MMU(Massive MIMO Unit)를 포함할 수 있다. 다수의 안테나들이 집합된 형태는 안테나 어레이(antenna array), 어레이에 포함되어 있는 각 안테나는 어레이 엘리멘트(array element), 또는 안테나 엘리멘트(antenna element)라 지칭될 수 있다. 상기 안테나 어레이는 선형 어레이(linear array), 평면 어레이(planar array) 등 다양한 형태로 구성될 수 있다. 안테나 어레이는 매시브 안테나 어레이(massive antenna array)로 지칭될 수 있다. As one of the techniques for mitigating the propagation path loss and increasing the propagation distance of the radio wave, a beamforming technique is used. In general, beamforming concentrates a radio wave reach area using a plurality of antennas, or increases the directivity of reception sensitivity in a specific direction. Accordingly, in order to form a beamforming coverage instead of forming a signal in an isotropic pattern using a single antenna, the
5G 통신의 데이터 용량을 향상시키는 주요한 기술은 다수의 RF 경로들과 연결된 안테나 어레이를 사용한 빔포밍 기술이다. 더 높은 데이터 용량을 위해, RF 경로들의 개수가 증가하거나 RF 경로당 전력이 증가하여야 한다. RF 경로를 늘리는 것은 제품의 사이즈가 더욱 커지게 되고, 실제 기지국 장비를 설치하는데 공간적 제약으로 인하여 현재는 더 이상 늘릴 수 없는 수준에 있다. RF 경로들의 개수는 늘리지 않으면서, 높은 출력을 통해 안테나 이득을 높이기 위하여, RF 경로에 스플리터(혹은 디바이더)를 사용하여 다수의 안테나 엘리멘트들을 연결함으로써, 안테나 이득을 증가시킬 수 있다. 여기서, RF 경로에 대응하는 안테나 엘리멘트들은 서브-어레이로 지칭될 수 있다. The main technology for improving the data capacity of 5G communication is a beamforming technology using an antenna array connected to multiple RF paths. For higher data capacity, the number of RF paths must be increased or the power per RF path must be increased. Increasing the RF path increases the size of the product, and it is at a level that cannot be increased anymore due to space constraints in installing actual base station equipment. In order to increase the antenna gain through high output without increasing the number of RF paths, the antenna gain may be increased by connecting a plurality of antenna elements to the RF path using a splitter (or divider). Here, antenna elements corresponding to the RF path may be referred to as sub-arrays.
통신 성능을 높이기 위해 무선 통신을 수행하는 장비(예: 기지국(1710))의 안테나(또는 안테나 엘리멘트(antenna element))들의 개수는 증가하고 있다. 또한, 안테나 엘리멘트를 통해 수신되거나 송신되는 RF 신호를 처리하기 위한 RF 부품(예: 증폭기, 필터), 구성요소들(components)의 개수도 증가하게 되어 통신 장비를 구성함에 있어 통신 성능을 충족하면서 공간적 이득, 비용적 효율이 필수적으로 요구된다. In order to improve communication performance, the number of antennas (or antenna elements) of equipment (eg, base station 1710) that performs wireless communication is increasing. In addition, the number of RF parts (e.g., amplifiers, filters) and components for processing RF signals received or transmitted through antenna elements increases. Benefits and cost-efficiency are indispensable.
도 17에서, 본 개시의 송수신부를 포함하는 전자 장치를 설명하기 위해, 도 17의 기지국(1710)이 예로 서술되었으나, 본 개시의 다양한 실시 예들은 이에 한정되지 않는다. 본 개시의 다양한 실시 예들에 따른 송수신부를 포함하는 전자 장치로서, 기지국(1710) 외에 기지국과 동등한 기능을 수행하는 무선 장비, 기지국과 연결되는 무선 장비(예: TRP), 도 17의 단말(1720), 또는 기타 5G 통신을 위해 사용되는 통신 장비 모두 가능함은 물론이다.In FIG. 17, the
본 개시에 따르면 상향 주파수 변환을 위한 장치는, 믹서에 의해서 발생하는 위상 불일치와 이득 불일치를 최소화함으로써, 두 불일치에 의해 발생하는 이미지 신호에 대한 이미지 제거비(image rejection ratio, IRR)를 크게 하여 송신단의 오류벡터치(error vector magnitude, EVM)를 개선할 수 있다.According to the present disclosure, an apparatus for upstream frequency conversion minimizes the phase mismatch and gain mismatch generated by the mixer, thereby increasing the image rejection ratio (IRR) for the image signal caused by the two mismatches. The error vector magnitude (EVM) can be improved.
본 개시에 따르면 상향 주파수 변환을 위한 장치는, 상향 변환 체인의 구동 증폭기의 부하를 구현함에 있어서, GM stage의 부하로 연결된 차동(평형) 구조의 1차 코일의 양 단에 교차 결합된 NMOS 쌍으로 구현된 부성 저항을 병렬로 부하의 양단에 연결한 후, 이를 서브-임계(sub-threshold) 영역에서 동작 시킬 수 있다. 상향 주파수 변환을 위한 장치를 통해, 증폭기의 GM-stage를 구현하는데 적용된 케스코드(cascode) 회로에서 발생하는 3차 하모닉 성분과 크기는 동일하고 극성은 다른 성분을 발생하여 부하에서 이를 제거하는 방법에 기반하여 OIP3가 개선될 수 있다.According to the present disclosure, in implementing the load of the driving amplifier of the up-conversion chain, the device for up-frequency conversion is an NMOS pair cross-coupled to both ends of the primary coil of a differential (balanced) structure connected to the load of the GM stage. After connecting the implemented negative resistors to both ends of the load in parallel, it can be operated in a sub-threshold region. Through the device for upstream frequency conversion, the third harmonic component generated in the cascode circuit applied to implement the GM-stage of the amplifier generates a component that has the same size and polarity as the third harmonic component and removes it from the load. Based on this, OIP3 can be improved.
본 개시에 따르면, 상향 주파수 변환을 위한 장치는, 상황 변환 체인을 구성하는 수동형 이중평형 주파수 믹서인 I 믹서와 Q 믹서의 LO단을 스위칭 하여 주파수를 혼합하기 위하여, 교차 결합되는 CML 래치로 25% 듀티 사이클(cycle)을 가진 I/Q 신호를 형성하고, I/Q 신호를 inverter-based high gain amplifier 3개를 케스케이드(cascade) 연결하여 완성한 리미터(limiter)를 사용하여 rail-to-rail 전압을 출력할 수 있다. 상향 주파수 변환을 위한 장치를 통해, 상향 변환 체인의 주파수 믹서에 의해서 발생하는 위상 불일치와 이들 불일치를 최소화하여 높은 IRR을 얻고, 칩 소모 면적을 줄일 수 있다.According to the present disclosure, the device for upstream frequency conversion is 25% by cross-coupled CML latches in order to mix the frequencies by switching the LO ends of the I mixer and the Q mixer, which are passive double balanced frequency mixers constituting the context conversion chain. By forming an I/Q signal with a duty cycle and connecting three inverter-based high gain amplifiers to the I/Q signal in a cascade, the rail-to-rail voltage is controlled using a completed limiter. Can be printed. Through the device for up-conversion, it is possible to obtain a high IRR and reduce a chip consumption area by minimizing the phase mismatch caused by the frequency mixer of the up-conversion chain and these mismatches.
상술한 바와 같은 본 개시의 일 실시 예에 따르면 무선 통신 시스템에서 상향 변환을 위한 장치의 동작 방법은 제1 LO(local oscillator) 신호를 수신하는 과정과, 상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하는 과정과, 입력 신호를 수신하는 과정과, 상기 제2 LO 신호와 상기 입력 신호에 기반하여 상향 변환 주파수를 생성하는 과정과, 상기 상향 변환 주파수에 포함된 고조파 성분을 처리한 출력 신호를 생성하는 과정과, 상기 생성된 출력 신호를 송신하는 과정을 포함할 수 있다.According to an embodiment of the present disclosure as described above, a method of operating an apparatus for up-conversion in a wireless communication system includes a process of receiving a first local oscillator (LO) signal, and a latch cross-coupled with the first LO signal. A process of generating a second LO signal based on, a process of receiving an input signal, a process of generating an up-conversion frequency based on the second LO signal and the input signal, and a harmonic component included in the up-conversion frequency It may include a process of generating an output signal obtained by processing and a process of transmitting the generated output signal.
일 실시 예에 있어서, 상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하는 과정은, 액티브 발룬(active balun)에 기반하여, 상기 제1 LO 신호의 위상이 보정된 신호를 생성하는 과정과, 상기 교차 결합되는 래치에 기반하여, I/Q(in phase/quadrature) 신호를 생성하는 과정과, 인버터 기반의 고이득 증폭기를 케스케이드(cascade) 연결된 리미터(limiter)에 기반한 LO 버퍼에 기반하여, 상기 제2 LO 신호를 생성하는 과정을 포함할 수 있다.In an embodiment, the process of generating the second LO signal based on the latch cross-coupled with the first LO signal is a signal in which the phase of the first LO signal is corrected based on an active balun. The LO based on the process of generating, the process of generating an in phase/quadrature (I/Q) signal based on the cross-coupled latch, and a limiter cascaded with an inverter-based high gain amplifier. It may include a process of generating the second LO signal based on the buffer.
일 실시 예에 있어서, 상기 위상이 보정된 신호는 인덕터 피킹(inductive peaking) 기법이 적용되고, 상기 제2 LO 신호는 상기 제1 LO 신호에 관하여 레일-투-레일(rail-to-rail) 크기로 증폭된 신호를 포함할 수 있다.In an embodiment, the phase-corrected signal is applied with an inductive peaking technique, and the second LO signal has a rail-to-rail size with respect to the first LO signal. It may include a signal amplified by.
일 실시 예에 있어서, 상기 입력 신호가 기저대역 신호인 경우, 상기 기저대역 신호를 중간 주파수 신호로 변경하여 증폭하는 과정과, 상기 입력 신호가 중간 주파수 신호인 경우, 상기 중간 주파수 신호를 증폭하는 과정을 더 포함할 수 있다.In one embodiment, when the input signal is a baseband signal, a process of amplifying the baseband signal by converting it into an intermediate frequency signal, and a process of amplifying the intermediate frequency signal when the input signal is an intermediate frequency signal It may further include.
일 실시 예에 있어서, 상기 상향 변환 주파수는 상기 제2 LO 신호와 상기 입력 신호를, 수동형(passive) 이중 평형 주파수 믹서에 통과시켜 생성될 수 있다.In an embodiment, the up-conversion frequency may be generated by passing the second LO signal and the input signal through a passive dual balanced frequency mixer.
일 실시 예에 있어서, 상기 상향 변환 주파수를 생성하는 과정은, 상기 이중 평형 주파수 믹서를 통과한 신호를 RF(radio frequency) 전류 신호로 변환하는 과정을 포함할 수 있다.In an embodiment, the process of generating the up-conversion frequency may include a process of converting a signal passing through the double balanced frequency mixer into a radio frequency (RF) current signal.
일 실시 예에 있어서, 상기 장치가 포함하는 트랜지스터는 NMOS(n-channel metal oxide semiconductor) 트랜지스터 만으로 구성될 수 있다.In an embodiment, the transistor included in the device may be formed of only an n-channel metal oxide semiconductor (NMOS) transistor.
일 실시 예에 있어서, 상기 고조파 성분을 처리한 출력 신호를 생성하는 과정은, 네거티브 GM(transconductance)단이 서브-임계(sub-threshold) 영역에서 동작하도록 하여, GM단에서 발생하는 3차 하모닉 성분을 제거하는 과정을 포함하고, 상기 네거티브 GM은 교차 결합되는 NMOS 쌍으로 구현되는 방법을 포함할 수 있다.In one embodiment, in the process of generating the output signal processed by the harmonic component, the negative transconductance (GM) stage operates in a sub-threshold region, so that the third harmonic component generated in the GM stage Including the process of removing the, the negative GM may include a method implemented with a cross-linked NMOS pair.
일 실시 예에 있어서, 상기 네거티브 GM단에 병렬로 연결되는 캐패시터가 형성하는 캐패시터 뱅크에 기반하여, 중심 주파수가 조정되는 방법을 포함할 수 있다.In an embodiment, a method of adjusting a center frequency may be included based on a capacitor bank formed by a capacitor connected in parallel to the negative GM terminal.
일 실시 예에 있어서, 상기 출력 신호를 생성하는 과정은, RF 전류로 변환된 신호에 관하여, 트랜스포머의 1차 코일 단에서 전류 모드로 결합하여 복소 신호를 형성하는 과정과, 상기 형성된 복소 신호를 단일 종단형 2차 코일에 마그네틱 커플링(magnetic coupling)되도록 구성하여 RF 출력 신호를 생성하는 과정을 포함할 수 있다.In one embodiment, the process of generating the output signal includes a process of forming a complex signal by combining a signal converted into an RF current in a current mode at a primary coil end of a transformer, and forming a complex signal. It may include a process of generating an RF output signal by configuring magnetic coupling to the ended secondary coil.
상술한 바와 같은 본 개시의 일 실시 예에 따르면 무선 통신 시스템에서 상향 변환을 위한 장치는, 적어도 하나의 송수신부와, 상기 적어도 하나의 송수신 부에 기능적으로 결합되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 제1 LO(local oscillator) 신호를 수신하고, 상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하고, 입력 신호를 수신하고, 상기 제2 LO 신호와 상기 입력 신호에 기반하여 상향 변환 주파수를 생성하고, 상기 상향 변환 주파수에 포함된 고조파 성분을 처리한 출력 신호를 생성하고, 상기 생성된 출력 신호를 송신하도록 제어하도록 구성될 수 있다.According to an embodiment of the present disclosure as described above, an apparatus for up-conversion in a wireless communication system includes at least one transmission/reception unit and at least one processor functionally coupled to the at least one transmission/reception unit, and the The at least one processor receives a first local oscillator (LO) signal, generates a second LO signal based on a latch cross-coupled with the first LO signal, receives an input signal, and receives the second LO signal And generating an up-conversion frequency based on the input signal, generating an output signal obtained by processing a harmonic component included in the up-conversion frequency, and controlling to transmit the generated output signal.
일 실시 예에 있어서, 상기 적어도 하나의 프로세서는, 액티브 발룬(active balun)에 기반하여, 상기 제1 LO 신호의 위상이 보정된 신호를 생성하고, 상기 교차 결합되는 래치에 기반하여, I/Q(in phase/quadrature) 신호를 생성하고, 인버터 기반의 고이득 증폭기를 케스케이드(cascade) 연결된 리미터(limiter)에 기반한 LO 버퍼에 기반하여, 상기 제2 LO 신호를 생성하도록 구성될 수 있다.In one embodiment, the at least one processor generates a signal whose phase of the first LO signal is corrected based on an active balun, and based on the cross-coupled latch, the I/Q It may be configured to generate the (in phase/quadrature) signal and generate the second LO signal based on an LO buffer based on a limiter connected in a cascade to an inverter-based high gain amplifier.
일 실시 예에 있어서, 상기 위상이 보정된 신호는 인덕터 피킹(inductive peaking) 기법이 적용되고, 상기 제2 LO 신호는 상기 제1 LO 신호에 관하여 레일-투-레일(rail-to-rail) 크기로 증폭된 신호를 포함하도록 구성될 수 있다.In an embodiment, the phase-corrected signal is applied with an inductive peaking technique, and the second LO signal has a rail-to-rail size with respect to the first LO signal. It may be configured to include a signal amplified by.
일 실시 예에 있어서, 상기 적어도 하나의 프로세서는, 상기 입력 신호가 기저대역 신호인 경우, 상기 기저대역 신호를 중간 주파수 신호로 변경하여 증폭하고, 상기 입력 신호가 중간 주파수 신호인 경우, 상기 중간 주파수 신호를 증폭하도록 구성될 수 있다.In one embodiment, the at least one processor, when the input signal is a baseband signal, converts the baseband signal into an intermediate frequency signal and amplifies it, and when the input signal is an intermediate frequency signal, the intermediate frequency It can be configured to amplify the signal.
일 실시 예에 있어서, 상기 상향 변환 주파수는 상기 제2 LO 신호와 상기 입력 신호를, 수동형(passive) 이중 평형 주파수 믹서에 통과시켜 생성되도록 구성될 수 있다.In an embodiment, the up-conversion frequency may be configured to be generated by passing the second LO signal and the input signal through a passive dual balanced frequency mixer.
일 실시 예에 있어서, 상기 적어도 하나의 프로세서는, 상기 이중 평형 주파수 믹서를 통과한 신호를 RF(radio frequency) 전류 신호로 변환하도록 구성될 수 있다.In an embodiment, the at least one processor may be configured to convert a signal passing through the dual balanced frequency mixer into a radio frequency (RF) current signal.
일 실시 예에 있어서, 상기 장치가 포함하는 트랜지스터는 NMOS(n-channel metal oxide semiconductor) 트랜지스터 만으로 구성될 수 있다.In an embodiment, the transistor included in the device may be formed of only an n-channel metal oxide semiconductor (NMOS) transistor.
일 실시 예에 있어서, 상기 적어도 하나의 프로세서는, 네거티브 GM(transconductance)단이 서브-임계(sub-threshold) 영역에서 동작하도록 하여, GM단에서 발생하는 3차 하모닉 성분을 제거하고, 상기 네거티브 GM은 교차 결합되는 NMOS 쌍으로 구현되도록 구성될 수 있다.In one embodiment, the at least one processor removes the third harmonic component generated in the GM stage by allowing the negative transconductance (GM) stage to operate in a sub-threshold region, and the negative GM Can be configured to be implemented as a cross-linked NMOS pair.
일 실시 예에 있어서, 상기 네거티브 GM단에 병렬로 연결되는 캐패시터가 형성하는 캐패시터 뱅크에 기반하여, 중심 주파수가 조정되도록 구성될 수 있다.In an embodiment, a center frequency may be adjusted based on a capacitor bank formed by a capacitor connected in parallel to the negative GM terminal.
일 실시 예에 있어서, 상기 적어도 하나의 프로세서는, RF 전류로 변환된 신호에 관하여, 트랜스포머의 1차 코일 단에서 전류 모드로 결합하여 복소 신호를 형성하고, 상기 형성된 복소 신호를 단일 종단형 2차 코일에 마그네틱 커플링(magnetic coupling)되도록 구성하여 RF 출력 신호를 생성하도록 구성될 수 있다.In one embodiment, the at least one processor forms a complex signal by combining the signal converted into RF current in a current mode at a primary coil end of a transformer, and converts the formed complex signal into a single-ended secondary It may be configured to be magnetically coupled to the coil to generate an RF output signal.
본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다. The methods according to the embodiments described in the claims or the specification of the present disclosure may be implemented in the form of hardware, software, or a combination of hardware and software.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다. When implemented in software, a computer-readable storage medium storing one or more programs (software modules) may be provided. One or more programs stored in a computer-readable storage medium are configured to be executable by one or more processors in an electronic device (device). The one or more programs include instructions for causing the electronic device to execute methods according to embodiments described in the claims or specification of the present disclosure.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다. These programs (software modules, software) include random access memory, non-volatile memory including flash memory, read only memory (ROM), and electrically erasable programmable ROM. (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs) or other forms of It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all of them. In addition, a plurality of configuration memories may be included.
또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.In addition, the program is a communication network such as the Internet (Internet), Intranet (Intranet), LAN (local area network), WAN (wide area network), or SAN (storage area network), or a communication network composed of a combination thereof. It may be stored in an accessible storage device. Such a storage device may access a device performing an embodiment of the present disclosure through an external port. In addition, a separate storage device on the communication network may access a device performing an embodiment of the present disclosure.
상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.In the above-described specific embodiments of the present disclosure, components included in the disclosure are expressed in the singular or plural according to the presented specific embodiments. However, the singular or plural expression is selected appropriately for the situation presented for convenience of description, and the present disclosure is not limited to the singular or plural constituent elements, and even constituent elements expressed in plural are composed of the singular or in the singular. Even the expressed constituent elements may be composed of pluralities.
한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, although specific embodiments have been described in the detailed description of the present disclosure, various modifications may be made without departing from the scope of the present disclosure. Therefore, the scope of the present disclosure is limited to the described embodiments and should not be defined, and should be determined by the scope of the claims and equivalents as well as the scope of the claims to be described later.
Claims (20)
제1 LO(local oscillator) 신호를 수신하는 과정과,
상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하는 과정과,
입력 신호를 수신하는 과정과,
상기 제2 LO 신호와 상기 입력 신호에 기반하여 상향 변환 주파수 신호를 생성하는 과정과,
서브 임계(sub threshold) 영역에서 동작하는 네거티브 GM(transconductance)에 기반하여, 상기 상향 변환 주파수 신호의 고조파 성분이 처리된 출력 신호를 생성하는 과정과,
상기 생성된 출력 신호를 송신하는 과정을 포함하는 방법.
In the method of operating an apparatus for up-conversion in a wireless communication system,
A process of receiving a first local oscillator (LO) signal, and
A process of generating a second LO signal based on a latch cross-coupled with the first LO signal, and
The process of receiving an input signal,
Generating an up-conversion frequency signal based on the second LO signal and the input signal,
A process of generating an output signal in which a harmonic component of the up-conversion frequency signal is processed based on a negative transconductance (GM) operating in a sub-threshold region, and
And transmitting the generated output signal.
상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하는 과정은,
액티브 발룬(active balun)에 기반하여, 상기 제1 LO 신호의 위상이 보정된 신호를 생성하는 과정과,
상기 교차 결합되는 래치에 기반하여, I/Q(in phase/quadrature) 신호를 생성하는 과정과,
인버터 기반의 고이득 증폭기를 케스케이드(cascade) 연결된 리미터(limiter)에 기반한 LO 버퍼에 기반하여, 상기 제2 LO 신호를 생성하는 과정을 포함하는 방법.
The method according to claim 1,
The process of generating the second LO signal based on the latch cross-coupled with the first LO signal,
A process of generating a signal whose phase of the first LO signal is corrected based on an active balun, and
A process of generating an in phase/quadrature (I/Q) signal based on the cross-coupled latch, and
A method comprising the step of generating the second LO signal based on an LO buffer based on a limiter connected in a cascade with an inverter-based high gain amplifier.
상기 위상이 보정된 신호는 인덕터 피킹(inductive peaking) 기법이 적용되고,
상기 제2 LO 신호는 상기 제1 LO 신호에 관하여 레일-투-레일(rail-to-rail) 크기로 증폭된 신호를 포함하는 방법.
The method according to claim 2,
The phase-corrected signal is applied with an inductive peaking technique,
The second LO signal includes a signal amplified to a rail-to-rail size with respect to the first LO signal.
상기 입력 신호가 기저대역 신호인 경우, 상기 기저대역 신호를 중간 주파수 신호로 변경하여 증폭하는 과정과,
상기 입력 신호가 중간 주파수 신호인 경우, 상기 중간 주파수 신호를 증폭하는 과정을 더 포함하는 방법.
The method according to claim 1,
When the input signal is a baseband signal, a process of converting the baseband signal to an intermediate frequency signal and amplifying it,
If the input signal is an intermediate frequency signal, the method further comprising the step of amplifying the intermediate frequency signal.
상기 상향 변환 주파수는,
상기 제2 LO 신호와 상기 입력 신호를, 수동형(passive) 이중 평형 주파수 믹서에 통과시켜 생성되는 방법.
The method according to claim 1,
The up-conversion frequency is,
A method generated by passing the second LO signal and the input signal through a passive dual balanced frequency mixer.
상기 상향 변환 주파수를 생성하는 과정은,
상기 이중 평형 주파수 믹서를 통과한 신호를 RF(radio frequency) 전류 신호로 변환하는 과정을 포함하는 방법.
The method of claim 5,
The process of generating the up-conversion frequency,
And converting the signal passing through the double balanced frequency mixer into a radio frequency (RF) current signal.
상기 장치가 포함하는 트랜지스터는 NMOS(n-channel metal oxide semiconductor) 트랜지스터 만으로 구성되는 방법.
The method according to claim 1,
The transistor included in the device is composed of only n-channel metal oxide semiconductor (NMOS) transistors.
상기 고조파 성분이 처리된 출력 신호를 생성하는 과정은,
상기 네거티브 GM(transconductance)단이 약 반전(weak inversion)에서 동작하여, GM단에서 발생되는 3차 하모닉 성분을 제거하는 과정을 포함하고,
상기 네거티브 GM은 교차 결합되는 NMOS 쌍으로 구현되는 방법.
The method according to claim 1,
The process of generating the output signal processed with the harmonic component,
The negative transconductance (GM) stage operates at weak inversion, including a process of removing a third harmonic component generated in the GM stage,
The negative GM is implemented as a cross-linked NMOS pair.
상기 네거티브 GM단에 병렬로 연결되는 캐패시터가 형성하는 캐패시터 뱅크에 기반하여, 중심 주파수가 조정되는 방법.
The method of claim 8,
A method in which a center frequency is adjusted based on a capacitor bank formed by a capacitor connected in parallel to the negative GM terminal.
상기 출력 신호를 생성하는 과정은,
RF 전류로 변환된 신호에 관하여, 트랜스포머의 1차 코일 단에서 전류 모드로 결합하여 복소 신호를 형성하는 과정과,
상기 형성된 복소 신호를 단일 종단형 2차 코일에 마그네틱 커플링(magnetic coupling)되도록 구성하여 RF 출력 신호를 생성하는 과정을 포함하는 방법.
The method according to claim 1,
The process of generating the output signal,
With respect to the signal converted to RF current, the process of forming a complex signal by combining in a current mode at the primary coil end of the transformer, and
And generating an RF output signal by configuring the formed complex signal to be magnetically coupled to a single-ended secondary coil.
적어도 하나의 송수신부와,
상기 적어도 하나의 송수신 부에 기능적으로 결합되는 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는,
제1 LO(local oscillator) 신호를 수신하고,
상기 제1 LO 신호와 교차 결합되는 래치에 기반하여 제2 LO 신호를 생성하고,
입력 신호를 수신하고,
상기 제2 LO 신호와 상기 입력 신호에 기반하여 상향 변환 주파수 신호를 생성하고,
서브 임계(sub threshold) 영역에서 동작하는 네거티브 GM(transconductance)에 기반하여, 상기 상향 변환 주파수에 포함된 고조파 성분이 처리된 출력 신호를 생성하고,
상기 생성된 출력 신호를 송신하도록 제어하는 장치.
In the apparatus for up-conversion in a wireless communication system,
At least one transmitting and receiving unit,
And at least one processor functionally coupled to the at least one transmission/reception unit,
The at least one processor,
Receive a first LO (local oscillator) signal,
Generate a second LO signal based on the latch cross-coupled with the first LO signal,
Receive the input signal,
Generate an up-conversion frequency signal based on the second LO signal and the input signal,
Based on a negative transconductance (GM) operating in a sub-threshold region, a harmonic component included in the up-conversion frequency is processed to generate an output signal,
An apparatus for controlling to transmit the generated output signal.
상기 적어도 하나의 프로세서는,
액티브 발룬(active balun)에 기반하여, 상기 제1 LO 신호의 위상이 보정된 신호를 생성하고,
상기 교차 결합되는 래치에 기반하여, I/Q(in phase/quadrature) 신호를 생성하고,
인버터 기반의 고이득 증폭기를 케스케이드(cascade) 연결된 리미터(limiter)에 기반한 LO 버퍼에 기반하여, 상기 제2 LO 신호를 생성하는 장치.
The method of claim 11,
The at least one processor,
Based on an active balun, a phase-corrected signal of the first LO signal is generated, and
Based on the cross-coupled latches, I/Q (in phase/quadrature) signals are generated,
An apparatus for generating the second LO signal based on an inverter-based high gain amplifier based on an LO buffer based on a limiter connected in a cascade.
상기 위상이 보정된 신호는 인덕터 피킹(inductive peaking) 기법이 적용되고,
상기 제2 LO 신호는 상기 제1 LO 신호에 관하여 레일-투-레일(rail-to-rail) 크기로 증폭된 신호를 포함하는 장치.
The method of claim 12,
The phase-corrected signal is applied with an inductive peaking technique,
The second LO signal comprises a signal amplified to a rail-to-rail size with respect to the first LO signal.
상기 적어도 하나의 프로세서는,
상기 입력 신호가 기저대역 신호인 경우, 상기 기저대역 신호를 중간 주파수 신호로 변경하여 증폭하고,
상기 입력 신호가 중간 주파수 신호인 경우, 상기 중간 주파수 신호를 증폭하는 장치.
The method of claim 11,
The at least one processor,
When the input signal is a baseband signal, the baseband signal is converted into an intermediate frequency signal and amplified,
When the input signal is an intermediate frequency signal, an apparatus for amplifying the intermediate frequency signal.
상기 상향 변환 주파수는 상기 제2 LO 신호와 상기 입력 신호를, 수동형(passive) 이중 평형 주파수 믹서에 통과시켜 생성되는 장치.
The method of claim 11,
The up-conversion frequency is generated by passing the second LO signal and the input signal through a passive double balanced frequency mixer.
상기 적어도 하나의 프로세서는,
상기 이중 평형 주파수 믹서를 통과한 신호를 RF(radio frequency) 전류 신호로 변환하는 장치.
The method of claim 15,
The at least one processor,
An apparatus for converting a signal passing through the double balanced frequency mixer into a radio frequency (RF) current signal.
상기 장치가 포함하는 트랜지스터는 NMOS(n-channel metal oxide semiconductor) 트랜지스터 만으로 구성되는 장치.
The method of claim 11,
The transistor included in the device includes only an n-channel metal oxide semiconductor (NMOS) transistor.
상기 적어도 하나의 프로세서는,
상기 네거티브 GM(transconductance)단이 약 반전(weak inversion)에서 동작하도록 하여, GM단에서 발생되는 3차 하모닉 성분을 제거하고,
상기 네거티브 GM은 교차 결합되는 NMOS 쌍으로 구현되는 장치.
The method of claim 11,
The at least one processor,
By allowing the negative transconductance (GM) stage to operate at weak inversion, the third harmonic component generated in the GM stage is removed, and
The negative GM is a device implemented as a cross-linked NMOS pair.
상기 네거티브 GM단에 병렬로 연결되는 캐패시터가 형성하는 캐패시터 뱅크에 기반하여, 중심 주파수가 조정되는 장치.
The method of claim 18,
A device in which a center frequency is adjusted based on a capacitor bank formed by a capacitor connected in parallel to the negative GM terminal.
상기 적어도 하나의 프로세서는,
RF 전류로 변환된 신호에 관하여, 트랜스포머의 1차 코일 단에서 전류 모드로 결합하여 복소 신호를 형성하고,
상기 형성된 복소 신호를 단일 종단형 2차 코일에 마그네틱 커플링(magnetic coupling)되도록 구성하여 RF 출력 신호를 생성하는 장치.
The method of claim 11,
The at least one processor,
Regarding the signal converted to RF current, it is combined in a current mode at the primary coil end of the transformer to form a complex signal,
An apparatus for generating an RF output signal by configuring the formed complex signal to be magnetically coupled to a single-ended secondary coil.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20856681.0A EP4018546A4 (en) | 2019-08-23 | 2020-08-21 | Device and method for upconverting signal in wireless communication system |
PCT/KR2020/011200 WO2021040339A1 (en) | 2019-08-23 | 2020-08-21 | Device and method for upconverting signal in wireless communication system |
US16/999,552 US11431358B2 (en) | 2019-08-23 | 2020-08-21 | Device and method for upconverting signal in wireless communication system |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962890869P | 2019-08-23 | 2019-08-23 | |
US62/890,869 | 2019-08-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210024416A true KR20210024416A (en) | 2021-03-05 |
Family
ID=75164232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200089634A KR20210024416A (en) | 2019-08-23 | 2020-07-20 | Apparatus and method for up converting signals in wireless communication system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20210024416A (en) |
-
2020
- 2020-07-20 KR KR1020200089634A patent/KR20210024416A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Natarajan et al. | A fully integrated 24-GHz phased-array transmitter in CMOS | |
Shahramian et al. | A 70–100 GHz direct-conversion transmitter and receiver phased array chipset demonstrating 10 Gb/s wireless link | |
CN101331678B (en) | Switching circuit, and a modulator, demodulator or mixer including such a circuit, its operation method | |
US11431358B2 (en) | Device and method for upconverting signal in wireless communication system | |
Mondal et al. | Power-efficient design techniques for mm-wave hybrid/digital FDD/full-duplex MIMO transceivers | |
US10581534B2 (en) | Noise cancellation system | |
Kim et al. | Power-efficient CMOS cellular RF receivers for carrier aggregation according to RF front-end configuration | |
CN115152151A (en) | Multi-band transmitter | |
Kang et al. | Dual-band CMOS RF front-end employing an electrical-balance duplexer and N-path LNA for IBFD and FDD radios | |
US20150288412A1 (en) | Harmonic Rejection Mixer | |
WO2015176645A2 (en) | Phase-modulated load apparatus and method | |
Wu et al. | A Current-Mode mm-Wave direct-conversion receiver with 7.5 GHz Bandwidth, 3.8 dB minimum noise-figure and+ 1dBm P 1dB, out linearity for high data rate communications | |
Ahasan et al. | Frequency-domain-multiplexing single-wire interface and harmonic-rejection-based if data de-multiplexing in millimeter-wave mimo arrays | |
US10897236B2 (en) | Wideband signal buffer | |
US10734967B2 (en) | Capacitor compensated dual of polyphase filter | |
Moody et al. | A 67 GHz 23 mW receiver utilizing complementary current reuse techniques | |
KR102098944B1 (en) | Generating local oscillator signals from a wireless sensor device | |
US8836407B1 (en) | Gilbert mixer with negative gm to increase NMOS mixer conversion | |
Al-Rubaye et al. | Analysis and design of wideband I/Q CMOS 100–200 Gb/s modulators | |
KR20210024416A (en) | Apparatus and method for up converting signals in wireless communication system | |
US10771028B2 (en) | Programmable gain amplifier apparatus and method | |
CN105247781B (en) | Phase correction unit and method | |
EP3785371A2 (en) | High order miller n-path filter | |
US11736071B2 (en) | Wideband amplifier | |
Miral | Highly Linear Filtering TIA for 5G wireless standard and beyond |