KR20210024092A - 비디오 코딩에서의 경계 블록 파티셔닝 - Google Patents

비디오 코딩에서의 경계 블록 파티셔닝 Download PDF

Info

Publication number
KR20210024092A
KR20210024092A KR1020217002380A KR20217002380A KR20210024092A KR 20210024092 A KR20210024092 A KR 20210024092A KR 1020217002380 A KR1020217002380 A KR 1020217002380A KR 20217002380 A KR20217002380 A KR 20217002380A KR 20210024092 A KR20210024092 A KR 20210024092A
Authority
KR
South Korea
Prior art keywords
partitioning
boundary
forced
current block
block
Prior art date
Application number
KR1020217002380A
Other languages
English (en)
Other versions
KR102502604B1 (ko
Inventor
한 가오
지안리 첸
세미 에센리크
지지에 자오
어낸드 메헤르 코트라
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Priority to KR1020237005725A priority Critical patent/KR20230031976A/ko
Publication of KR20210024092A publication Critical patent/KR20210024092A/ko
Application granted granted Critical
Publication of KR102502604B1 publication Critical patent/KR102502604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/167—Position within a video image, e.g. region of interest [ROI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/192—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding the adaptation method, adaptation tool or adaptation type being iterative or recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

파티셔닝 방법은, 영상의 현재 블록이 경계 블록인지의 여부 및 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지의 여부를 판정하는 단계, 및 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(MinQTSize)보다 크지 않으면, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하는 단계를 포함한다. 방법은, 영상의 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 작거나 같다고 판정하는 단계, 및 판정에 응답하여, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하는 단계를 포함한다.

Description

비디오 코딩에서의 경계 블록 파티셔닝
[관련 출원에 대한 상호 참조]
본원은, 참조로 포함된 "A Video Encoder, A Video Decoder and Corresponding Methods"라는 발명의 명칭으로 Futurewei Technologies, Inc.에 의해 2018년 7월 12일자로 출원된 미국 가특허 출원 제62/697,274호 및 "Boundary Block Partitioning in Video Coding"이라는 발명의 명칭으로 Futurewei Technologies, Inc.에 의해 2019년 3월 15일자로 출원된 미국 가특허 출원 제62/818,996호에 대한 우선권을 주장한다.
[기술분야]
본원의 실시형태들은 일반적으로 비디오 코딩 분야에 관한 것으로, 특히 코딩 단위 분할 및 파티셔닝에 관한 것이다.
비교적 짧은 비디오조차도 이를 묘사하는 데 필요한 비디오 데이터의 양은 상당할 수 있으며, 이는 제한된 대역폭 용량을 가진 통신 네트워크를 통해 데이터가 스트리밍되거나, 또는 다른 방식으로 통신될 때 어려움을 초래할 수 있다. 따라서, 비디오 데이터는 현대 통신 네트워크를 통해 통신되기 전에 압축되는 것이 일반적이다. 메모리 리소스가 제한될 수 있기 때문에 비디오가 스토리지 디바이스에 저장될 때에는 비디오의 크기가 문제가 될 수 있다. 비디오 압축 디바이스는 흔히 전송 또는 저장 전에 소스에서 소프트웨어 및/또는 하드웨어를 사용해서 비디오 데이터를 코딩하고, 이로써 디지털 비디오 이미지를 표현하는 데 필요한 데이터량이 감소된다. 이후, 압축된 데이터는 수신지에서 비디오 데이터를 디코딩하는 비디오 압축 해제 디바이스에 의해 수신된다. 네트워크 리소스가 제한적이고, 더 높은 비디오 품질에 대한 요구가 계속 증가함에 따라, 이미지 품질을 거의 또는 전혀 희생하지 않으면서 압축 비율을 향상시키는 향상된 압축 및 압축 해제 기술이 바람직하다.
본원(또는 본 개시물)의 실시형태들은 인코딩 및 디코딩을 위한 장치 및 방법을 제공한다.
제1 양태는, 영상의 현재 블록이 경계 블록인지의 여부 및 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지의 여부를 판정하는 단계, 및 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기(MinQTSize)보다 크지 않으면, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하는 단계를 포함하는 파티셔닝 방법에 관한 것이다.
이와 같은 제1 양태에 따른 방법의 제1 구현 형태에 있어서, 강제 이진 트리 파티셔닝은 현재 블록이 영상의 저부 경계에 위치될 경우의 반복적인 수평 강제 이진 파티셔닝이거나 또는 현재 블록이 영상의 우측 경계에 위치될 경우의 반복적인 수직 강제 경계 파티셔닝이다.
이와 같은 제1 양태에 따른 방법의 제2 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에 있어서, 강제 이진 트리 파티셔닝은 리프 노드 블록이 영상 내에 있을 때까지 계속된다.
이와 같은 제1 양태에 따른 방법의 제3 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에 있어서, 강제 이진 파티셔닝은 현재 블록의 서브-파티션이 영상의 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 영상의 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제1 양태에 따른 방법의 제4 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제1 양태에 따른 방법의 제5 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에 있어서, 방법은 비-경계 블록의 파티셔닝을 제어하기 위해 최소 허용 쿼드트리 리프 노드 크기를 적용하는 단계를 더 포함한다.
이와 같은 제1 양태에 따른 방법의 제6 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에 있어서, 경계 블록은 완전히 영상 내측에 있지 않고 완전히 영상 외측에 있지 않은 블록이다.
제2 양태는 이와 같은 제1 양태 또는 제1 양태의 임의의 선행 구현 형태에 따라 블록을 파티셔닝함으로써 블록을 디코딩하는 디코딩 방법에 관한 것이다.
이와 같은 제2 양태에 따른 방법의 제1 구현 형태에 있어서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 수신하는 단계를 더 포함한다.
제3 양태는 이와 같은 제1 양태 또는 제1 양태의 임의의 선행 구현 형태에 따라 블록을 파티셔닝함으로써 블록을 인코딩하는 인코딩 방법에 관한 것이다.
이와 같은 제3 양태에 따른 방법의 제1 구현 형태에 있어서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 송신하는 단계를 더 포함한다.
제4 양태는 이와 같은 제1 양태 또는 제1 양태의 임의의 선행 구현 형태의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 블록을 디코딩하도록 구성되는 로직 회로를 포함하는 디코딩 디바이스에 관한 것이다.
이와 같은 제4 양태에 따른 디코딩 디바이스의 제1 구현 형태에 있어서, 로직 회로는 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 수신하도록 더 구성된다.
제5 양태는 이와 같은 제1 양태 또는 제1 양태의 임의의 선행 구현 형태의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 블록을 인코딩하도록 구성되는 로직 회로를 포함하는 인코딩 디바이스에 관한 것이다.
이와 같은 제5 양태에 따른 인코딩 디바이스의 제1 구현 형태에 있어서, 로직 회로는 시퀀스 파라미터 세트(SPS)를 통해 최소 허용 쿼드트리 리프 노드 크기를 송신하도록 더 구성된다.
제6 양태는 프로세서에 의한 실행시에 프로세서로 하여금 이와 같은 제1 양태, 제2 양태, 또는 제3 양태 또는 제1 양태, 제2 양태, 또는 제3 양태의 임의의 선행 구현 형태 중 어느 하나를 수행하게 하는 명령어를 저장하기 위한 비-일시적인 스토리지 매체에 관한 것이다.
제7 양태는 영상의 현재 블록이 경계 블록이고 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 작거나 같다고 판정하는 단계, 및 판정에 응답하여, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하는 단계를 포함하는 방법에 관한 것이다.
이와 같은 제7 양태에 따른 방법의 제1 구현 형태에 있어서, 현재 블록은 영상의 저부 경계에 위치되고, 강제 BT 파티셔닝은 반복적인 수평 강제 BT 파티셔닝이다.
이와 같은 제7 양태에 따른 방법의 제2 구현 형태 또는 제7 양태의 임의의 선행 구현 형태에 있어서, 현재 블록은 영상의 우측 경계에 위치되고, 강제 BT 파티셔닝은 반복적인 수직 강제 BT 파티셔닝이다.
이와 같은 제7 양태에 따른 방법의 제3 구현 형태 또는 제7 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제7 양태에 따른 방법의 제4 구현 형태 또는 제7 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제7 양태에 따른 방법의 제5 구현 형태 또는 제7 양태의 임의의 선행 구현 형태에 있어서, 방법은 비-경계 블록의 파티셔닝을 제어하기 위해 MinQTSize를 적용하는 단계를 더 포함한다.
이와 같은 제7 양태에 따른 방법의 제6 구현 형태 또는 제7 양태의 임의의 선행 구현 형태에 있어서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하는 단계를 더 포함한다.
이와 같은 제7 양태에 따른 방법의 제7 구현 형태 또는 제7 양태의 임의의 선행 구현 형태에 있어서, 방법은 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 송신하는 단계를 더 포함한다.
제8 양태는 메모리, 및 메모리에 결합되는 프로세서를 포함하는 장치에 관한 것으로, 프로세서는 영상의 현재 블록이 경계 블록인지의 여부를 판정하고, 현재 블록이 경계 블록일 경우, 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 큰지의 여부를 판정하고, 현재 블록의 크기가 MinQTSize보다 크지 않을 경우, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하도록 구성된다.
이와 같은 제8 양태에 따른 장치의 제1 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록이 영상의 저부 경계에 위치될 경우의 반복적인 수평 강제 BT 파티셔닝이거나 또는 현재 블록이 영상의 우측 경계에 위치될 경우의 반복적인 수직 강제 BT 파티셔닝이다.
이와 같은 제8 양태에 따른 장치의 제2 구현 형태 또는 제8 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제8 양태에 따른 장치의 제3 구현 형태 또는 제8 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제8 양태에 따른 장치의 제4 구현 형태 또는 제8 양태의 임의의 선행 구현 형태에 있어서, 프로세서는 비-경계 블록의 파티셔닝을 제어하기 위해 MinQTSize를 적용하도록 더 구성된다.
이와 같은 제8 양태에 따른 장치의 제5 구현 형태 또는 제8 양태의 임의의 선행 구현 형태에 있어서, 장치는 프로세서에 결합되며 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하도록 구성되는 수신기를 더 포함한다.
이와 같은 제8 양태에 따른 장치의 제6 구현 형태 또는 제8 양태의 임의의 선행 구현 형태에 있어서, 장치는 프로세서에 결합되며 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 송신하도록 구성되는 송신기를 더 포함한다.
제9 양태는 비-일시적인 매체에 저장된 컴퓨터 실행 가능 명령어를 포함하는 컴퓨터 프로그램 제품에 관한 것으로, 컴퓨터 실행 가능 명령어는 프로세서에 의한 실행시에 장치로 하여금 영상의 현재 블록이 경계 블록인지의 여부를 판정하게 하고, 현재 블록이 경계 블록일 경우, 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 큰지의 여부를 판정하게 하고, 현재 블록의 크기가 MinQTSize보다 크지 않을 경우, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하게 한다.
이와 같은 제9 양태에 따른 컴퓨터 프로그램 제품의 제1 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록이 영상의 저부 경계에 위치될 경우의 반복적인 수평 강제 BT 파티셔닝이거나 또는 현재 블록이 영상의 우측 경계에 위치될 경우의 반복적인 수직 강제 BT 파티셔닝이다.
이와 같은 제9 양태에 따른 컴퓨터 프로그램 제품의 제2 구현 형태 또는 제9 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제9 양태에 따른 컴퓨터 프로그램 제품의 제3 구현 형태 또는 제9 양태의 임의의 선행 구현 형태에 있어서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
이와 같은 제9 양태에 따른 컴퓨터 프로그램 제품의 제4 구현 형태 또는 제9 양태의 임의의 선행 구현 형태에 있어서, 명령어는 장치로 하여금 비-경계 블록의 파티셔닝을 제어하기 위해 MinQTSize를 더 적용하게 한다.
이와 같은 제9 양태에 따른 컴퓨터 프로그램 제품의 제5 구현 형태 또는 제9 양태의 임의의 선행 구현 형태에 있어서, 명령어는 장치로 하여금 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 더 수신하게 한다.
이와 같은 제9 양태에 따른 컴퓨터 프로그램 제품의 제6 구현 형태 또는 제9 양태의 임의의 선행 구현 형태에 있어서, 명령어는 장치로 하여금 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 더 송신하게 한다.
명료성을 위해, 본 명세서에 개시된 실시형태들 중 어느 하나는 다른 실시형태들 중 어느 하나 이상과 결합되어 본 개시물의 범위 내에서 새로운 실시형태를 생성할 수 있다.
이들 및 다른 특징들은 첨부 도면 및 청구범위와 함께 취해지는 하기의 발명을 실시하기 위한 구체적인 내용으로부터 더욱 명확하게 이해될 것이다.
본 개시물의 더욱 완전한 이해를 위해, 이제 첨부 도면 및 발명을 실시하기 위한 구체적인 내용과 함께 취해지는 하기의 간단한 설명을 참조하고, 유사한 참조 번호는 유사한 부분을 나타낸다.
도 1a는 본 개시물의 실시형태들을 구현할 수 있는 예시적인 코딩 시스템을 예시하는 블록도이다.
도 1b는 본 개시물의 실시형태들을 구현할 수 있는 예시적인 다른 코딩 시스템을 예시하는 블록도이다.
도 2는 본 개시물의 실시형태들을 구현할 수 있는 예시적인 비디오 인코더를 예시하는 블록도이다.
도 3은 본 개시물의 실시형태들을 구현할 수 있는 비디오 디코더의 실시예를 예시하는 블록도이다.
도 4는 본 개시물의 실시형태에 따른 네트워크 디바이스의 개략도이다.
도 5는 예시적인 실시형태에 따라 도 1a로부터 소스 디바이스(12) 및 수신지 디바이스(14) 중 하나 또는 둘 모두로서 사용될 수 있는 장치의 단순화된 블록도이다.
도 6a 내지 도 6f는 VVC에서의 서로 다른 CU 분할 모드들을 도시한다.
도 7a는 HD (1920×1080) 저부 경계 CTU (128×128) 강제 QT 파티션을 도시한다.
도 7b는 본 개시물의 실시형태에 따른 HD (1920×1080) 저부 경계 CTU (128×128) 강제 BT 파티션을 도시한다.
도 8은 예시적인 경계 정의를 도시한다.
도 9a는 본 개시물의 실시형태에 따른 코너 케이스 강제 QTBT 파티션의 실시예를 도시한다.
도 9b는 본 개시물의 실시형태에 따른 코너에 위치된 블록에 대한 강제 QTBT 파티션의 실시예를 도시한다.
도 10은 경계 정의의 실시형태를 도시한다.
우선은, 하나 이상의 실시형태의 예시적인 구현이 아래에 제공되지만, 개시된 시스템 및/또는 방법이 현재 알려져 있거나 현존하는지의 여부에 관계없이 임의의 수의 기술을 사용해서 구현될 수 있음을 이해해야 한다. 본 개시물은, 본 명세서에서 예시 및 설명된 예시적인 설계 및 구현을 포함하여, 아래에 예시되는 예시적인 구현, 도면, 및 기술로 결코 제한되지 않아야 하며, 등가물의 전체 범위와 함께 첨부된 청구항들의 범위 내에서 수정될 수 있다.
도 1a는 본 개시물의 실시형태들을 구현할 수 있는 예시적인 코딩 시스템(10), 예를 들어, 비디오 코딩 시스템(10)을 예시하는 블록도이다. 코딩 시스템(10)은 예측 기술, 예컨대, 양방향 예측 기술을 이용할 수 있다. 도 1a에 도시된 바와 같이, 코딩 시스템(10)은 수신지 디바이스(14)에 의해 나중에 디코딩될 인코딩된 비디오 데이터를 제공하는 소스 디바이스(12)를 포함한다. 특히, 소스 디바이스(12)는 비디오 데이터를 컴퓨터-판독 가능 매체(16)를 통해 수신지 디바이스(14)에 제공할 수 있다. 소스 디바이스(12) 및 수신지 디바이스(14)는 데스크톱 컴퓨터, 노트북(즉, 랩톱) 컴퓨터, 태블릿 컴퓨터, 셋톱 박스, 소위 "스마트" 폰과 같은 전화기 핸드셋, 소위 "스마트" 패드, 텔레비전, 카메라, 디스플레이 디바이스, 디지털 미디어 플레이어, 비디오 게임용 콘솔, 비디오 스트리밍 디바이스 등을 포함하여, 임의의 광범위한 디바이스들 중 어느 하나일 수 있거나 또는 이를 포함할 수 있다. 경우에 따라, 소스 디바이스(12) 및 수신지 디바이스(14)는 무선 통신을 위해 장착될 수 있다.
수신지 디바이스(14)는 디코딩될 인코딩된 비디오 데이터를 컴퓨터-판독 가능 매체(16)를 통해 수신할 수 있다. 컴퓨터-판독 가능 매체(16)는 인코딩된 비디오 데이터를 소스 디바이스(12)로부터 수신지 디바이스(14)로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수 있다. 일 실시예에 있어서, 컴퓨터-판독 가능 매체(16)는 소스 디바이스(12)가 인코딩된 비디오 데이터를 실시간으로 수신지 디바이스(14)에 직접 송신할 수 있게 하는 통신 매체를 포함할 수 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 수신지 디바이스(14)로 송신될 수 있다. 통신 매체는 무선 주파수(RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수 있다. 통신 매체는 로컬 에어리어 네트워크, 와이드-에어리어 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같이, 패킷-기반 네트워크의 일부를 형성할 수 있다. 통신 매체는 소스 디바이스(12)로부터 수신지 디바이스(14)로의 통신을 용이하게 하는 데 유용할 수 있는 라우터, 스위치, 기지국, 또는 임의의 다른 장비를 포함할 수 있다.
일부 실시예들에 있어서는, 인코딩된 데이터가 출력 인터페이스(22)로부터 스토리지 디바이스로 출력될 수 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스(28)에 의해 스토리지 디바이스로부터 액세스될 수 있다. 스토리지 디바이스는 하드 드라이브, 블루레이 디스크, 디지털 비디오 디스크(DVD), 콤팩트 디스크 리드-온리 메모리(Compact Disc Read-Only Memories)(CD-ROMs), 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적절한 디지털 스토리지 매체와 같이, 다양한 분산형 또는 로컬로 액세스되는 데이터 스토리지 매체 중 어느 하나를 포함할 수 있다. 추가적인 실시예에 있어서, 스토리지 디바이스는 소스 디바이스(12)에 의해 생성되는 인코딩된 비디오를 저장할 수 있는 파일 서버 또는 다른 중간 스토리지 디바이스에 대응할 수 있다. 수신지 디바이스(14)는 스트리밍 또는 다운로드를 통해 스토리지 디바이스로부터 저장된 비디오 데이터에 액세스할 수 있다. 파일 서버는 인코딩된 비디오 데이터를 저장할 수 있으며 해당 인코딩된 비디오 데이터를 수신지 디바이스(14)에 송신할 수 있는 임의의 타입의 서버일 수 있다. 예시적인 파일 서버는 웹 서버(예컨대, 웹사이트에 대한 것), 파일 전송 프로토콜(FTP) 서버, 네트워크 결합 스토리지(NAS) 디바이스, 또는 로컬 디스크 드라이브를 포함한다. 수신지 디바이스(14)는, 인터넷 연결을 포함하여, 임의의 표준 데이터 연결을 통해 인코딩된 비디오 데이터에 액세스할 수 있다. 이는, 파일 서버에 저장된 인코딩된 비디오 데이터에 액세스하기에 적합한, 무선 채널(예컨대, Wi-Fi 연결), 유선 연결(예컨대, 디지털 가입자 회선(DSL), 케이블 모뎀 등), 또는 이들의 조합을 포함할 수 있다. 스토리지 디바이스로부터 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수 있다.
본 개시물의 기술은 반드시 무선 용례 또는 설정으로 제한되는 것은 아니다. 이 기술은 공중파 텔레비전 브로드캐스트, 케이블 텔레비전 송신, 위성 텔레비전 송신, HTTP를 통한 동적 적응형 스트리밍(DASH)과 같은 인터넷 스트리밍 비디오 송신, 데이터 스토리지 매체에 인코딩된 디지털 비디오, 데이터 스토리지 매체에 저장되는 디지털 비디오의 디코딩, 또는 그 밖의 용례와 같이, 다양한 멀티미디어 용례 중 어느 하나를 지원하여 비디오 코딩에 적용될 수 있다. 일부 실시예들에 있어서, 코딩 시스템(10)은 일방향 또는 쌍방향 비디오 송신을 지원하여 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 및/또는 영상 통화와 같은 용례를 지원하도록 구성될 수 있다.
도 1a의 실시예에 있어서, 소스 디바이스(12)는 비디오 소스(18), 비디오 인코더(20), 및 출력 인터페이스(22)를 포함한다. 수신지 디바이스(14)는 입력 인터페이스(28), 비디오 디코더(30), 및 디스플레이 디바이스(32)를 포함한다. 본 개시물에 따라, 소스 디바이스(12)의 비디오 인코더(20) 및/또는 수신지 디바이스(14)의 비디오 디코더(30)는 예측, 예컨대, 양방향 예측을 위한 기술을 적용하도록 구성될 수 있다. 다른 실시예들에 있어서, 소스 디바이스(12) 및 수신지 디바이스(14)는 다른 컴포넌트들 또는 배열들을 포함할 수 있다. 예를 들어, 소스 디바이스(12)는 외부 카메라와 같은 외부 비디오 소스로부터 비디오 데이터를 수신할 수 있다. 유사하게, 수신지 디바이스(14)는 통합된 디스플레이 디바이스를 포함하는 것이 아니라 외부 디스플레이 디바이스와 접속될 수 있다.
도 1a의 예시된 코딩 시스템(10)은 하나의 실시예일 뿐이다. 예측, 예컨대, 양방향 예측을 위한 기술은 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스에 의해 수행될 수 있다. 본 개시물의 기술이 일반적으로 비디오 코딩 디바이스에 의해 수행되지만, 이 기술은 통상 "CODEC"이라고 하는 비디오 인코더/디코더에 의해 수행될 수도 있다. 또한, 본 개시물의 기술은 비디오 전처리기에 의해 수행될 수도 있다. 비디오 인코더 및/또는 디코더는 그래픽 처리 유닛(GPU) 또는 유사한 디바이스일 수 있다.
소스 디바이스(12) 및 수신지 디바이스(14)는 단지 소스 디바이스(12)가 수신지 디바이스(14)에 송신하기 위한 코딩된 비디오 데이터를 생성하는 이러한 코딩 디바이스의 실시예들일 뿐이다. 일부 실시예들에 있어서, 소스 디바이스(12) 및 수신지 디바이스(14)는, 소스 디바이스(12) 및 수신지 디바이스(14) 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수 있다. 따라서, 코딩 시스템(10)은 비디오 디바이스들(12, 14) 사이에서, 예컨대, 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 또는 영상 통화를 위해 일방향 또는 쌍방향 비디오 송신을 지원할 수 있다.
소스 디바이스(12)의 비디오 소스(18)는 비디오 카메라와 같은 비디오 캡처 디바이스, 사전에 캡처된 비디오를 포함하는 비디오 아카이브, 및/또는 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스를 포함할 수 있다. 추가적인 대안으로서, 비디오 소스(18)는 소스 비디오로서의 컴퓨터 그래픽-기반 데이터, 또는 라이브 비디오, 보관된 비디오, 및 컴퓨터-생성된 비디오의 조합을 생성할 수 있다.
경우에 따라, 비디오 소스(18)가 비디오 카메라일 때, 소스 디바이스(12) 및 수신지 디바이스(14)는 소위 카메라 폰 또는 비디오 폰을 형성할 수 있다. 그러나, 전술한 바와 같이, 본 개시물에서 설명되는 기술은 일반적으로 비디오 코딩에 적용할 수 있으며, 무선 및/또는 유선 용례에 적용될 수 있다. 각각의 경우에, 캡처된, 사전-캡처된, 또는 컴퓨터-생성된 비디오가 비디오 인코더(20)에 의해 인코딩될 수 있다. 이어서, 인코딩된 비디오 정보가 출력 인터페이스(22)에 의해 컴퓨터-판독 가능 매체(16)에 출력될 수 있다.
컴퓨터-판독 가능 매체(16)는 무선 브로드캐스트 또는 유선 네트워크 송신과 같은 일시적인 매체를 포함할 수 있거나, 또는, 컴퓨터-판독 가능 매체(16)는 하드 디스크, 플래시 드라이브, 콤팩트 디스크, 디지털 비디오 디스크, 블루레이 디스크, 또는 그 밖의 컴퓨터-판독 가능 매체와 같은 비-일시적인 스토리지 매체를 포함할 수 있다. 일부 실시예들에 있어서, 네트워크 서버(도시되지 않음)는 소스 디바이스(12)로부터 인코딩된 비디오 데이터를 수신하고 인코딩된 비디오 데이터를, 예컨대, 네트워크 송신을 통해, 수신지 디바이스(14)에 제공할 수 있다. 유사하게, 디스크 스탬핑 시설과 같은 매체 생산 시설의 컴퓨팅 디바이스는 소스 디바이스(12)로부터 인코딩된 비디오 데이터를 수신하고 인코딩된 비디오 데이터를 포함하는 디스크를 생산할 수 있다. 따라서, 다양한 실시예들에 있어서, 컴퓨터-판독 가능 매체(16)는 다양한 형태의 하나 이상의 컴퓨터-판독 가능 매체를 포함하는 것으로 이해될 수 있다.
수신지 디바이스(14)의 입력 인터페이스(28)는 컴퓨터-판독 가능 매체(16)로부터 정보를 수신한다. 컴퓨터-판독 가능 매체(16)의 정보는, 비디오 인코더(20)에 의해 정의되는 한편, 비디오 디코더(30)에 의해 사용되며, 블록 및 그 밖의 코딩 단위, 예컨대, 영상 그룹(GOP)의 특징 및/또는 처리를 설명하는 신택스 요소를 포함하는 신택스 정보를 포함할 수 있다. 디스플레이 디바이스(32)는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 음극선관(CRT), 액정 디스플레이(LCD), 플라스마 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 어느 하나를 포함할 수 있다.
비디오 인코더(20) 및 비디오 디코더(30)는 현재 개발 중인 고효율 비디오 코딩(High Efficiency Video Coding)(HEVC) 표준과 같은 비디오 코딩 표준에 따라 동작할 수 있고, HEVC Test Model(HM)을 따를 수 있다. 대안으로서, 비디오 인코더(20) 및 비디오 디코더(30)는 동화상 전문가 그룹(Motion Picture Expert Group)(MPEG)-4, 파트 10, 어드밴스드 비디오 코딩(Advanced Video Coding)(AVC)이라고도 하는 국제 전기 통신 표준화 부문(International Telecommunications Union Telecommunication Standardization Sector)(ITU-T) H.264 표준, H.265/HEVC, ITU-T 및 MPEG에 의해 현재 개발되고 있는 다용도 비디오 코딩(Versatile Video Coding)(VVC) 드래프트 표준, 또는 이러한 표준들의 확장과 같은 다른 특허 또는 산업 표준에 따라 동작할 수 있다. 그러나, 본 개시물의 기술은 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 코딩 표준의 다른 실시예들은 MPEG-2 및 ITU-T H.263을 포함한다. 도 1a에는 도시되어 있지 않지만, 일부 양태들에 있어서, 비디오 인코더(20) 및 비디오 디코더(30)는 각각 오디오 인코더 및 디코더와 통합될 수 있으며, 공통의 데이터 스트림 또는 별개의 데이터 스트림들에서 오디오 및 비디오 모두의 인코딩을 취급하기 위해 적절한 멀티플렉서-디멀티플렉서(MUX-DEMUX) 유닛 또는 다른 하드웨어 및 소프트웨어를 포함할 수 있다. 적용 가능할 경우, MUX-DEMUX 유닛은 ITU-T H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜(UDP)과 같은 다른 프로토콜을 따를 수 있다.
비디오 인코더(20) 및 비디오 디코더(30) 각각은 하나 이상의 마이크로프로세서, 디지털 신호 처리기(DSP), 주문형 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA), 이산 로직, 그래픽 처리 유닛(GPU), 프로세서(예컨대, 프로그램 가능, 예컨대, 소프트웨어 프로그램 가능), 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합과 같이, 다양한 적절한 인코더 또는 디코더 회로, 또는 일반적으로 로직 회로 또는 코더 회로의 어느 하나로서 구현될 수 있다. 이 기술이 부분적으로 소프트웨어로 구현될 경우, 디바이스는 소프트웨어에 대한 명령어를 적절한 비-일시적인 컴퓨터-판독 가능 매체에 저장할 수 있고, 하나 이상의 프로세서를 사용해서 하드웨어에서 명령어를 실행하여 본 개시물의 기술을 수행할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 각각은 하나 이상의 인코더 또는 디코더에 포함될 수 있으며, 그 중 어느 하나는 각각의 디바이스에서 결합형 인코더/디코더(CODEC)의 일부로서 통합될 수 있다. 비디오 인코더(20) 및/또는 비디오 디코더(30)를 포함하는 디바이스는 집적 회로, 마이크로프로세서, 및/또는 셀룰러폰과 같은 무선 통신 디바이스를 포함할 수 있다.
도 1b는 예시적인 실시형태에 따라 도 2의 비디오 인코더(20) 및/또는 도 3의 비디오 디코더(30)를 포함하는 예시적인 비디오 코딩 시스템(40)의 예시적인 도면이다. 비디오 코딩 시스템(40)은 본원의 기술을 구현할 수 있다. 예시된 구현예에 있어서, 비디오 코딩 시스템(40)은 이미징 디바이스(들)(41), 비디오 인코더(20), 비디오 디코더(30)(및/또는 처리 유닛(들)(46)의 로직 회로(47)를 통해 구현되는 비디오 코더), 안테나(42), 하나 이상의 프로세서(들)(43), 하나 이상의 메모리 또는 메모리 저장소(들)(44), 및/또는 디스플레이 디바이스(45)를 포함할 수 있다. 예시된 바와 같이, 이미징 디바이스(들)(41), 안테나(42), 처리 유닛(들)(46), 로직 회로(47), 비디오 인코더(20), 비디오 디코더(30), 프로세서(들)(43), 메모리 저장소(들)(44), 및/또는 디스플레이 디바이스(45)는 서로 통신할 수 있다. 논의된 바와 같이, 도 1b는 비디오 인코더(20) 및 비디오 디코더(30)를 모두 도시하고 있지만, 비디오 코딩 시스템(40)은 다양한 실시예들에 있어서 비디오 인코더(20)만을 포함하거나 또는 비디오 디코더(30)만을 포함할 수 있다.
도시된 바와 같이, 일부 실시예들에 있어서, 비디오 코딩 시스템(40)은 안테나(42)를 포함할 수 있다. 안테나(42)는, 예를 들어, 비디오 데이터의 인코딩된 비트스트림을 송신 또는 수신하도록 구성될 수 있다. 또한, 일부 실시예들에 있어서, 비디오 코딩 시스템(40)은 디스플레이 디바이스(45)를 포함할 수 있다.
디스플레이 디바이스(45)는 비디오 데이터를 제시하도록 구성될 수 있다. 도시된 바와 같이, 일부 실시예들에 있어서, 로직 회로(47)는 처리 유닛(들)(46)을 통해 구현될 수 있다. 처리 유닛(들)(46)은 주문형 집적 회로(ASIC) 로직, 그래픽 프로세서(들), 범용 프로세서(들) 등을 포함할 수 있다. 비디오 코딩 시스템(40)은, 유사하게 주문형 집적 회로(ASIC) 로직, 그래픽 프로세서(들), 범용 프로세서(들) 등을 포함할 수 있는 선택적인 프로세서(들)(43)를 또한 포함할 수 있다. 일부 실시예들에 있어서, 로직 회로(47)는 하드웨어, 비디오 코딩 전용 하드웨어 등을 통해 구현될 수 있으며, 프로세서(들)(43)는 범용 소프트웨어, 운영 체제 등에 의해 구현될 수 있다. 또한, 메모리 저장소(들)(44)는 휘발성 메모리(예컨대, 정적 랜덤 액세스 메모리(Static Random Access Memory)(SRAM), 동적 랜덤 액세스 메모리(Dynamic Random Access Memory)(DRAM) 등) 또는 비-휘발성 메모리(예컨대, 플래시 메모리 등) 등과 같은 임의의 타입의 메모리일 수 있다. 비제한적인 실시예에 있어서, 메모리 저장소(들)(44)는 캐시 메모리에 의해 구현될 수 있다. 일부 실시예들에 있어서, 로직 회로(47)는 (예를 들어, 이미지 버퍼의 구현을 위해) 메모리 저장소(들)(44)에 액세스할 수 있다. 다른 실시예들에 있어서, 로직 회로(47) 및/또는 처리 유닛(들)(46)은 이미지 버퍼 등의 구현을 위해 메모리 저장소(예컨대, 캐시 등)를 포함할 수 있다.
그래픽 처리 유닛은 도 2에 관하여 논의된 바와 같은 다양한 모듈 및/또는 본 명세서에서 설명되는 임의의 다른 인코더 시스템 또는 서브시스템을 구체화하기 위해 로직 회로(47)를 통해 구현되는 바와 같은 비디오 인코더(20)를 포함할 수 있다. 로직 회로(47)는 본 명세서에서 논의되는 다양한 동작들을 수행하도록 구성될 수 있다. 비디오 디코더(30)는 도 3의 디코더(30)에 관하여 논의되는 바와 같은 다양한 모듈 및/또는 본 명세서에서 설명되는 임의의 다른 디코더 시스템 또는 서브시스템을 구체화하기 위해 로직 회로(47)를 통해 구현되는 것과 유사한 방식으로 구현될 수 있다. 일부 실시예들에 있어서, 비디오 인코더(20) 및 비디오 디코더(30)는 로직 회로를 통해 구현될 수 있으며 (예컨대, 처리 유닛(들)(46) 또는 메모리 저장소(들)(44)를 통해) 이미지 버퍼 및 (예컨대, 처리 유닛(들)(46)을 통해) 그래픽 처리 유닛(GPU)을 포함할 수 있다. 그래픽 처리 유닛은 이미지 버퍼에 통신 가능하게 결합될 수 있다. 그래픽 처리 유닛은 도 3에 관하여 논의된 바와 같은 다양한 모듈 및/또는 본 명세서에서 설명되는 임의의 다른 디코더 시스템 또는 서브시스템을 구체화하기 위해 로직 회로(47)를 통해 구현되는 바와 같은 비디오 디코더(30)를 포함할 수 있다.
일부 실시예들에 있어서, 비디오 코딩 시스템(40)의 안테나(42)는 비디오 데이터의 인코딩된 비트스트림을 수신하도록 구성될 수 있다. 논의된 바와 같이, 인코딩된 비트스트림은 코딩 파티션과 연관되는 데이터(예컨대, 변환 계수 또는 양자화된 변환 계수, 선택적인 지시자(논의된 바와 같음), 및/또는 코딩 파티션을 정의하는 데이터)와 같이, 본 명세서에서 논의되는 바와 같은 비디오 프레임을 인코딩하는 것과 연관되는 데이터, 지시자, 인덱스 값, 모드 선택 데이터 등을 포함할 수 있다. 비디오 코딩 시스템(40)은 안테나(42)에 결합되는 비디오 디코더(30)를 또한 포함할 수 있으며 인코딩된 비트스트림을 디코딩하도록 구성될 수 있다. 디스플레이 디바이스(45)는 비디오 프레임을 제시하도록 구성된다.
도 2는 본원의 기술을 구현할 수 있는 비디오 인코더(20)의 실시예를 예시하는 블록도이다. 비디오 인코더(20)는 비디오 슬라이스들 내의 비디오 블록들의 인트라 코딩 및 인터 코딩을 수행할 수 있다. 인트라 코딩은 주어진 비디오 프레임 또는 영상 내의 비디오에서 공간 중복(spatial redundancy)을 감소 또는 제거하기 위해 공간 예측에 의존한다. 인터 코딩은 비디오 시퀀스의 인접 프레임들 또는 영상들 내의 비디오에서 시간 중복(temporal redundancy)을 감소 또는 제거하기 위해 시간 예측에 의존한다. 인트라 모드(I 모드)는 몇 개의 공간 기반 코딩 모드 중 어느 하나를 의미할 수 있다. 단방향 예측(P 모드) 또는 양방향 예측(B 모드)과 같은 인터 모드는 몇 개의 시간 기반 코딩 모드 중 어느 하나를 의미할 수 있다.
도 2에 도시된 바와 같이, 비디오 인코더(20)는 인코딩될 비디오 프레임 내의 현재의 비디오 블록을 수신한다. 도 2의 실시예에 있어서, 비디오 인코더(20)는 모드 선택 유닛(40), 참조 프레임 메모리(64), 합산기(50), 변환 처리 유닛(52), 양자화 유닛(54), 및 엔트로피 코딩 유닛(56)을 포함한다. 모드 선택 유닛(40)은 모션 보상 유닛(44), 모션 추정 유닛(42), 인트라 예측 유닛(46), 및 파티션 유닛(48)을 포함한다. 비디오 블록 복원을 위해, 비디오 인코더(20)는 역양자화 유닛(58), 역변환 유닛(60), 및 합산기(62)를 또한 포함한다. 복원된 비디오로부터 블록화 아티팩트(blockiness artifact)를 제거하기 위해 블록 경계들을 필터링하기 위한 블록 해제 필터(도 2에는 도시되지 않음)가 또한 포함될 수 있다. 필요(예컨대, 활성화 또는 구현)에 따라, 블록 해제 필터는 합산기(62)의 출력을 필터링한다. 추가적인 필터(루프 내 또는 루프 후)가 블록 해제 필터에 더하여 사용될 수도 있다. 이러한 필터들은 간결성을 위해 도시되지 않았지만, 필요에 따라, 예를 들어, (루프 내 필터로서) 합산기(50)의 출력을 필터링할 수 있다.
인코딩 프로세스 동안, 비디오 인코더(20)는 코딩될 비디오 프레임 또는 슬라이스를 수신한다. 프레임 또는 슬라이스는 다수의 비디오 블록으로 나뉠 수 있다. 모션 추정 유닛(42) 및 모션 보상 유닛(44)은 하나 이상의 참조 프레임에서 하나 이상의 블록에 대한 수신된 비디오 블록의 인터 예측 코딩을 수행하여 시간 예측을 제공한다. 인트라 예측 유닛(46)은 대안으로서, 동일 프레임 또는 슬라이스에서 코딩될 블록으로서의 하나 이상의 이웃 블록에 대한 수신된 비디오 블록의 인트라 예측 코딩을 수행하여 공간 예측을 제공할 수 있다. 비디오 인코더(20)는, 예컨대, 비디오 데이터의 각 블록에 대하여 적절한 코딩 모드를 선택하기 위해 다수의 코딩 단계를 수행할 수 있다.
또한, 파티션 유닛(48)은 이전의 코딩 단계들 또는 스텝들에서의 이전의 파티셔닝 스킴들의 평가에 기초하여, 비디오 데이터의 블록들을 서브-블록들 또는 파티션들로 파티셔닝할 수 있다. 예를 들어, 파티션 유닛(48)은 프레임 또는 슬라이스를 최대 코딩 단위(LCU)들로 파티셔닝하고 나서, 레이트-왜곡 분석(예컨대, 레이트-왜곡 최적화)에 기초하여 각각의 LCU를 서브-코딩 단위(서브-CU)들로 파티셔닝할 수 있다. 모드 선택 유닛(40)은 LCU를 서브-CU들로 파티셔닝하는 것을 가리키는 또는 나타내는 쿼드트리 데이터 구조를 더 생성할 수 있다. 쿼드트리의 리프-노드 CU들은 하나 이상의 예측 단위(PU) 및 하나 이상의 변환 단위(TU)를 포함할 수 있다.
본 개시물은, 예를 들어, HEVC 또는 VVC의 맥락에서의 CU, PU, 또는 TU 중 어느 하나, 또는 다른 표준들의 맥락에서의 유사한 데이터 구조(예컨대, H.264/AVC에서의 매크로블록 및 그 서브-블록)를 나타내기 위해 "블록"이라는 용어를 사용한다. CU는, 예를 들어, 코딩 노드와, 코딩 노드와 연관되는 PU 및 TU를 포함한다. CU의 크기는 코딩 노드의 크기에 대응하고, 예를 들어, 형상이 정사각형이다. CU의 크기는 8×8 픽셀로부터 최대 64×64 픽셀 또는 그 이상, 예컨대, 128×128 픽셀의 트리블록의 크기까지의 범위일 수 있다. 각각의 CU는 하나 이상의 PU 및 하나 이상의 TU를 포함할 수 있다. CU와 연관되는 신택스 데이터는, 예를 들어, CU를 하나 이상의 PU로 파티셔닝하는 것을 설명할 수 있다. 파티셔닝 모드는 CU가 스킵 또는 직접 모드 인코딩되는지, 인트라 예측 모드 인코딩되는지, 또는 인터 예측 모드 인코딩되는지에 따라 달라질 수 있다. PU는 비-정사각형 형상으로 되도록 파티셔닝될 수 있다. CU와 연관되는 신택스 데이터는, 예를 들어, CU를 쿼드트리에 따라 하나 이상의 TU로 파티셔닝하는 것을 또한 설명할 수 있다. 실시형태에 있어서, CU, PU, 또는 TU는 형상이 정사각형 또는 비-정사각형(예컨대, 직사각형)일 수 있다.
모드 선택 유닛(40)은 코딩 모드들 중 하나, 즉 인트라 모드 또는 인터 모드를, 예컨대, 오차 결과에 기초하여 선택하고, 그 결과로서의 인트라 코딩된 또는 인터 코딩된 블록을 합산기(50)에 제공하여 잔차 블록 데이터를 생성하고 합산기(62)에 제공하여 참조 프레임으로서 사용하기 위한 인코딩된 블록을 복원할 수 있다. 모드 선택 유닛(40)은 또한, 모션 벡터, 인트라 모드 지시자, 파티션 정보, 및/또는 그 밖의 이러한 신택스 정보와 같은 신택스 요소를 엔트로피 코딩 유닛(56)에 제공한다.
모션 추정 유닛(42) 및 모션 보상 유닛(44)은 고도로 통합될 수 있지만, 개념적인 목적을 위해 별도로 예시된다. 모션 추정 유닛(42)에 의해 수행되는 모션 추정은 비디오 블록들의 모션을 추정하는 모션 벡터를 생성하는 프로세스이다. 모션 벡터는, 예를 들어, 현재의 프레임 내에서 코딩되는 현재의 블록(또는 다른 코딩 단위)에 대한 참조 프레임 내의 예측 블록(또는 다른 코딩 단위)에 대한 현재의 비디오 프레임 또는 영상 내의 비디오 블록의 PU의 변위를 나타낼 수 있다. 예측 블록은, 절대차의 합(SAD), 제곱차의 합(SSD), 또는 그 밖의 차이 메트릭에 의해 결정될 수 있는 픽셀 차이에 관하여 코딩될 블록에 밀접하게 매칭되는 것으로 확인된 블록이다. 일부 실시예들에 있어서, 비디오 인코더(20)는 참조 프레임 메모리(64)에 저장된 참조 영상들의 정수 이하 단위(sub-integer)의 픽셀 위치들에 대한 값을 계산할 수 있다. 예를 들어, 비디오 인코더(20)는 참조 영상의 1/4 픽셀 위치들, 1/8 픽셀 위치들, 또는 그 밖의 분수 픽셀 위치들의 값들을 보간할 수 있다. 따라서, 모션 추정 유닛(42)은 전체 픽셀 위치들 및 분수 픽셀 위치들에 대한 모션 검색을 수행하고 분수 픽셀 정밀도를 갖는 모션 벡터를 출력할 수 있다.
모션 추정 유닛(42)은 PU의 위치를 참조 영상의 예측 블록의 위치와 비교함으로써 인터 코딩된 슬라이스에서 비디오 블록의 PU에 대한 모션 벡터를 계산한다. 참조 영상은 제1 참조 영상 목록(List 0) 또는 제2 참조 영상 목록(List 1)으로부터 선택될 수 있으며, 이들 목록 각각은 참조 프레임 메모리(64)에 저장된 하나 이상의 참조 영상을 식별한다. 모션 추정 유닛(42)은 계산된 모션 벡터를 엔트로피 코딩 유닛(56) 및 모션 보상 유닛(44)에 송신한다.
모션 보상 유닛(44)에 의해 수행되는 모션 보상은 모션 추정 유닛(42)에 의해 결정되는 모션 벡터에 기초하여 예측 블록을 페치 또는 생성하는 것을 수반할 수 있다. 다시 말해, 모션 추정 유닛(42) 및 모션 보상 유닛(44)은 일부 실시예들에 있어서 기능적으로 통합될 수 있다. 현재의 비디오 블록의 PU에 대한 모션 벡터를 수신하면, 모션 보상 유닛(44)은 모션 벡터가 가리키는 예측 블록을 참조 영상 목록들 중 하나에 위치시킬 수 있다. 합산기(50)는, 아래에서 논의되는 바와 같이, 코딩되는 현재의 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 차감함으로써 픽셀 차이값을 형성하는 잔차 비디오 블록을 형성한다. 일반적으로, 모션 추정 유닛(42)은 루마 성분에 대한 모션 추정을 수행하고, 모션 보상 유닛(44)은 크로마 성분 및 루마 성분 모두에 대한 루마 성분에 기초하여 계산되는 모션 벡터를 사용한다. 모션 선택 유닛(40)은 또한, 비디오 슬라이스의 비디오 블록들을 디코딩함에 있어서 비디오 디코더(30)에 의해 사용되는 비디오 블록들 및 비디오 슬라이스와 연관되는 신택스 요소를 생성할 수 있다.
인트라 예측 유닛(46)은 전술한 바와 같은 모션 추정 유닛(42) 및 모션 보상 유닛(44)에 의해 수행되는 인터 예측에 대한 대안으로서 현재의 블록을 인트라 예측할 수 있다. 특히, 인트라 예측 유닛(46)은 현재의 블록을 인코딩하는 데 사용하기 위한 인트라 예측 모드를 결정할 수 있다. 일부 실시예들에 있어서, 인트라 예측 유닛(46)은, 예컨대, 별도의 인코딩 단계들 또는 스텝들 동안 다양한 인트라 예측 모드를 사용해서 현재의 블록을 인코딩할 수 있으며, 인트라 예측 유닛(46)(또는 일부 실시예들에 있어서는, 모드 선택 유닛(40))은 테스트된 모드들 중에서 사용할 적절한 인트라 예측 모드를 선택할 수 있다.
예를 들어, 인트라 예측 유닛(46)은 다양한 테스트된 인트라 예측 모드들에 대한 레이트-왜곡 분석을 사용해서 레이트-왜곡 값들을 계산하고, 테스트된 모드들 중 최상의 레이트-왜곡 특성을 갖는 인트라 예측 모드를 선택할 수 있다. 레이트-왜곡 분석은 일반적으로 인코딩된 블록과 인코딩된 블록을 생성하기 위해 인코딩된 원래의 인코딩되지 않은 블록과의 사이의 왜곡(또는 오차)의 양 뿐만 아니라, 인코딩된 블록을 생성하는 데 사용된 비트레이트(즉, 비트 수)를 결정한다. 인트라 예측 유닛(46)은 왜곡들로부터의 비율 및 다양한 인코딩된 블록들에 대한 레이트를 계산하여, 어느 인트라 예측 모드가 블록에 대하여 최상의 레이트-왜곡 값을 나타내는지를 결정할 수 있다.
또한, 인트라 예측 유닛(46)은 깊이 모델링 모드(DMM)를 사용해서 깊이 맵(depth map)의 깊이 블록들을 코딩하도록 구성될 수 있다. 모드 선택 유닛(40)은 가용 DMM 모드가, 예컨대, 레이트-왜곡 최적화(RDO)를 사용해서 인트라 예측 모드 및 다른 DMM 모드들보다 양호한 코딩 결과를 생성하는지의 여부를 판정할 수 있다. 깊이 맵에 대응하는 텍스처 이미지에 대한 데이터는 참조 프레임 메모리(64)에 저장될 수 있다. 모션 추정 유닛(42) 및 모션 보상 유닛(44)은 깊이 맵의 깊이 블록들을 인터 예측하도록 구성될 수도 있다.
블록에 대한 인트라 예측 모드(예컨대, 종래의 인트라 예측 모드 또는 DMM 모드들 중 하나)를 선택한 후에, 인트라 예측 유닛(46)은 블록에 대하여 선택된 인트라 예측 모드를 나타내는 정보를 엔트로피 코딩 유닛(56)에 제공할 수 있다. 엔트로피 코딩 유닛(56)은 선택된 인트라 예측 모드를 나타내는 정보를 인코딩할 수 있다. 비디오 인코더(20)는, 복수의 인트라 예측 모드 인덱스 테이블 및 복수의 수정된 인트라 예측 모드 인덱스 테이블(코드워드 맵핑 테이블이라고도 함)을 포함할 수 있는 송신된 비트스트림 구성 데이터에, 다양한 블록들에 대한 인코딩 콘텍스트의 정의, 및 각각의 콘텍스트에 사용하기 위한 최고 확률 인트라 예측 모드, 인트라 예측 모드 인덱스 테이블, 및 수정된 인트라 예측 모드 인덱스 테이블의 표시를 포함할 수 있다.
비디오 인코더(20)는 코딩되는 원래의 비디오 블록에서 모드 선택 유닛(40)으로부터의 예측 데이터를 차감함으로써 잔차 비디오 블록을 형성한다. 합산기(50)는 이 차감 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다.
변환 처리 유닛(52)은 잔차 블록에 이산 코사인 변환(DCT) 또는 개념적으로 유사한 변환과 같은 변환을 적용하여, 잔차 변환 계수 값을 포함하는 비디오 블록을 생성한다. 변환 처리 유닛(52)은 DCT와 개념적으로 유사한 다른 변환들을 수행할 수 있다. 웨이브렛(wavelet) 변환, 정수 변환, 부대역 변환 또는 다른 타입의 변환들이 사용될 수도 있다.
변환 처리 유닛(52)은 잔차 블록에 변환을 적용하여, 잔차 변환 계수들로 이루어진 블록을 생성한다. 변환은 픽셀 값 도메인으로부터의 잔차 정보를 주파수 도메인과 같은 변환 도메인으로 전환할 수 있다. 변환 처리 유닛(52)은 최종 변환 계수들을 양자화 유닛(54)에 송신할 수 있다. 양자화 유닛(54)은 변환 계수들을 양자화하여 비트레이트를 더 감소시킨다. 양자화 프로세스는 일부 또는 모든 계수와 연관되는 비트 깊이를 감소시킬 수 있다. 양자화의 정도는 양자화 파라미터를 조정함으로써 수정될 수 있다. 일부 실시예들에 있어서는, 양자화 유닛(54)이 양자화된 변환 계수들을 포함하는 매트릭스의 스캔을 수행할 수 있다. 대안으로서, 엔트로피 코딩 유닛(56)이 스캔을 수행할 수 있다.
양자화에 이어서, 엔트로피 코딩 유닛(56)이 양자화된 변환 계수들을 엔트로피 코딩한다. 예를 들어, 엔트로피 코딩 유닛(56)은 콘텍스트 적응형 가변 길이 코딩(CAVLC), 콘텍스트 적응형 이진 산술 코딩(CABAC), 신택스 기반 콘텍스트 적응형 이진 산술 코딩(SBAC), 확률 구간 파티셔닝 엔트로피(PIPE) 코딩 또는 다른 엔트로피 코딩 기술을 수행할 수 있다. 콘텍스트 기반 엔트로피 코딩의 경우, 콘텍스트는 이웃 블록들에 기초할 수 있다. 엔트로피 코딩 유닛(56)에 의한 엔트로피 코딩에 이어서, 인코딩된 비트스트림이 다른 디바이스(예컨대, 비디오 디코더(30))로 송신되거나 또는 후속 송신 또는 검색을 위해 보관될 수 있다.
역양자화 유닛(58) 및 역변환 유닛(60)은 픽셀 도메인에서 잔차 블록을 복원하기 위해, 예컨대, 참조 블록으로서의 후속 사용을 위해 제각기 역양자화 및 역변환을 적용한다. 모션 보상 유닛(44)은 모션 벡터 및 예컨대, 참조 프레임 메모리(64)의 프레임들 중 하나의 참조 프레임으로부터 도출되는 상응하는 참조 블록에 기초하여 예측 블록(예측용 블록이라고도 함), 예컨대, 모션 보상된 예측 블록을 결정할 수 있다. 모션 보상 유닛(44)은 하나 이상의 보간 필터를 적용하여 모션 추정 또는 보상에서 사용하기 위한 참조 블록의 정수 이하 단위의 픽셀 값들을 계산할 수도 있다. 합산기(62)는 복원된 잔차 블록을 모션 보상 유닛(44)에 의해 생성되는 (모션 보상된) 예측 블록에 추가하여 참조 프레임 메모리(64)에 저장하기 위한 복원된 비디오 블록을 생성한다. 복원된 비디오 블록은 모션 추정 유닛(42) 및 모션 보상 유닛(44)에 의해 후속 비디오 프레임에서 블록을 인터 코딩하기 위한 참조 블록으로서 사용될 수 있다.
비디오 인코더(20)의 다른 구조적 변경들은 비디오 스트림을 인코딩하는 데 사용될 수 있다. 예를 들어, 비-변환 기반 인코더(20)는 특정 블록 또는 프레임에 대하여 변환 처리 유닛(52) 없이 잔차 신호를 직접 양자화할 수 있다. 다른 구현예에 있어서, 인코더(20)는 단일의 유닛으로 결합된 양자화 유닛(54) 및 역양자화 유닛(58)을 가질 수 있다.
도 3은 본원의 기술을 구현할 수 있는 비디오 디코더(30)의 실시예를 예시하는 블록도이다. 도 3의 실시예에 있어서, 비디오 디코더(30)는 엔트로피 디코딩 유닛(70), 모션 보상 유닛(72), 인트라 예측 유닛(74), 역양자화 유닛(76), 역변환 유닛(78), 참조 프레임 메모리(82), 및 합산기(80)를 포함한다. 비디오 디코더(30)는, 일부 실시예들에 있어서, 일반적으로 도 2의 비디오 인코더(20)에 대하여 설명된 인코딩 단계 또는 경로에 대하여 상호적인 디코딩 단계 또는 경로를 수행할 수 있다. 모션 보상 유닛(72)은 엔트로피 디코딩 유닛(70)으로부터 수신된 모션 벡터들에 기초하여 예측 데이터를 생성할 수 있는 반면, 인트라 예측 유닛(74)은 엔트로피 디코딩 유닛(70)으로부터 수신된 인트라 예측 모드 지시자에 기초하여 예측 데이터를 생성할 수 있다.
디코딩 프로세스 동안, 비디오 디코더(30)는 비디오 인코더(20)로부터 생성되는 인코딩된 비디오 슬라이스의 비디오 블록들 및 연관된 신택스 요소들을 나타내는 인코딩된 비디오 비트스트림을 수신한다. 비디오 디코더(30)의 엔트로피 디코딩 유닛(70)은 해당 비트스트림을 엔트로피 디코딩하여 양자화된 계수, 모션 벡터 또는 인트라 예측 모드 지시자, 및 기타 신택스 요소를 생성한다. 엔트로피 디코딩 유닛(70)은 모션 벡터 및 기타 신택스 요소를 모션 보상 유닛(72)에 전달한다. 비디오 디코더(30)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 요소를 수신할 수 있다.
비디오 슬라이스가 인트라 코딩된 (I) 슬라이스로서 코딩될 경우, 인트라 예측 유닛(74)은 시그널링된 인트라 예측 모드 및 현재의 프레임 또는 영상의 사전에 디코딩된 블록들로부터의 데이터에 기초하여 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 데이터를 생성할 수 있다. 비디오 프레임이 인터 코딩된(즉, B, P, 또는GPB) 슬라이스로서 코딩될 경우, 모션 보상 유닛(72)은 엔트로피 디코딩 유닛(70)으로부터 수신된 모션 벡터 및 기타 신택스 요소에 기초하여 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 블록을 생성한다. 예측 블록은 참조 영상 목록들 중 하나의 목록 내의 참조 영상들 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 참조 프레임 메모리(82)에 저장된 참조 영상들에 기초하여 디폴트 구성 기술을 사용해서 참조 프레임 목록, 즉 List 0 및 List 1을 구성할 수 있다.
모션 보상 유닛(72)은 모션 벡터 및 기타 신택스 요소를 파싱함으로써 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 예측 정보를 사용하여 디코딩되는 현재의 비디오 블록에 대한 예측 블록들을 생성한다. 예를 들어, 모션 보상 유닛(72)은 수신된 신택스 요소들 중 일부를 사용하여, 비디오 슬라이스의 비디오 블록들을 코딩하는 데 사용되는 예측 모드(예컨대, 인트라 예측 또는 인터 예측), 인터 예측 슬라이스 타입(예컨대, B 슬라이스, P 슬라이스, 또는 GPB 슬라이스), 슬라이스에 대한 참조 영상 목록들 중 하나 이상에 대한 구성 정보, 슬라이스의 각각의 인터 인코딩된 비디오 블록에 대한 모션 벡터, 슬라이스의 각각의 인터 코딩된 비디오 블록에 대한 인터 예측 상태, 및 현재의 비디오 슬라이스에서 비디오 블록들을 디코딩하기 위한 기타 정보를 결정한다.
모션 보상 유닛(72)은 보간 필터에 기초하여 보간을 수행할 수도 있다. 모션 보상 유닛(72)은 비디오 블록의 인코딩 동안 비디오 인코더(20)에 의해 사용된 바와 같은 보간 필터를 사용하여 참조 블록들의 정수 이하 단위의 픽셀들에 대한 보간된 값들을 계산할 수 있다. 이 경우, 모션 보상 유닛(72)은 수신된 신택스 요소로부터 비디오 인코더(20)에 의해 사용되는 보간 필터를 결정하고 보간 필터를 사용하여 예측 블록을 생성할 수 있다.
깊이 맵에 대응하는 텍스처 이미지에 대한 데이터는 참조 프레임 메모리(82)에 저장될 수 있다. 모션 보상 유닛(72)은 깊이 맵의 깊이 블록들을 인터 예측하도록 구성될 수도 있다.
도 1a를 참조하면, 비디오 코딩 시스템(10)은 다양한 비디오 코딩 또는 압축 기술을 구현하기에 적합하다. 인터 예측, 인트라 예측, 및 루프 필터와 같은 몇몇 비디오 압축 기술이 유효한 것으로 입증되었다. 따라서, 해당 비디오 압축 기술들이 H.264/AVC 및 H.265/HEVC와 같은 다양한 비디오 코딩 표준에서 채택되고 있다.
적응형 모션 벡터 예측(AMVP) 및 병합 모드(MERGE)와 같은 다양한 코딩 툴을 사용해서 모션 벡터(MV)를 예측하고 인터 예측 효율, 및 그에 따른 전체 비디오 압축 효율을 향상시킬 수 있다.
앞서 주지된 MV는 양방향 예측에서 이용될 수 있다. 양방향 예측 동작에 있어서는, 2 개의 예측 블록이 형성된다. 하나의 예측 블록은 list0의 MV(본 명세서에서는 MV0이라고 함)를 사용해서 형성된다. 다른 예측 블록은 list1의 MV(본 명세서에서는 MV1이라고 함)를 사용해서 형성된다. 이어서, 2 개의 예측 블록은 단일의 예측 신호(예컨대, 예측 블록 또는 예측자 블록)를 형성하기 위해 결합(예컨대, 평균화)된다.
비디오 디코더(30)의 다른 변경들은 압축된 비트스트림을 디코딩하는 데 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비-변환 기반 디코더(30)는 특정 블록 또는 프레임에 대하여 역변환 처리 유닛(78) 없이 잔차 신호를 직접 역양자화할 수 있다. 다른 구현예에 있어서, 비디오 디코더(30)는 단일의 유닛으로 결합된 역양자화 유닛(76) 및 역변환 처리 유닛(78)을 가질 수 있다.
도 4는 본 개시물의 실시형태에 따른 네트워크 디바이스(400)(예컨대, 코딩 디바이스)의 개략도이다. 네트워크 디바이스(400)는 본 명세서에서 설명된 바와 같은 개시된 실시형태들을 구현하는 데 적합하다. 실시형태에 있어서, 네트워크 디바이스(400)는 도 1a 및 도 3의 비디오 디코더(30)와 같은 디코더 또는 도 1a 및 도 2의 비디오 인코더(20)와 같은 인코더일 수 있다. 실시형태에 있어서, 네트워크 디바이스(400)는 전술한 바와 같은 도 1a 및 도 3의 비디오 디코더(30) 또는 도 1a 및 도 2의 비디오 인코더(20)의 하나 이상의 컴포넌트일 수 있다.
네트워크 디바이스(400)는 데이터를 수신하기 위한 입구 포트(410) 및 수신기 유닛(Rx)(420), 데이터를 처리하는 프로세서, 로직 유닛, 또는 중앙 처리 장치(CPU)(430), 데이터를 송신하기 위한 송신기 유닛(Tx)(440) 및 출구 포트(450), 및 데이터를 저장하기 위한 메모리(460)를 포함한다. 네트워크 디바이스(400)는 광 신호 또는 전기 신호의 출입을 위해 입구 포트(410), 수신기 유닛(420), 송신기 유닛(440), 및 출구 포트(450)에 결합되는 광-전기(OE) 컴포넌트 및 전기-광(EO) 컴포넌트를 또한 포함할 수 있다.
프로세서(430)는 하드웨어 및 소프트웨어에 의해 구현될 수 있다. 프로세서(430)는 하나 이상의 CPU 칩, 코어(예컨대, 멀티-코어 프로세서로서), FPGA, ASIC, 및 DSP로서 구현될 수 있다. 프로세서(430)는 입구 포트(410), 수신기 유닛(420), 송신기 유닛(440), 출구 포트(450), 및 메모리(460)와 통신한다. 프로세서(430)는 코딩 모듈(470)을 포함한다. 코딩 모듈(470)은 전술한 개시된 실시형태들을 구현한다. 예를 들면, 코딩 모듈(470)은 다양한 코딩 동작을 구현, 처리, 준비, 또는 제공한다. 따라서, 코딩 모듈(470)을 포함하면, 네트워크 디바이스(400)의 기능이 실질적으로 향상되고 네트워크 디바이스(400)를 다른 상태로 전환할 수 있게 된다. 대안으로서, 코딩 모듈(470)은 메모리(460)에 저장되며 프로세서(430)에 의해 실행되는 명령어로서 구현된다.
메모리(460)는 하나 이상의 디스크, 테이프 드라이브, 및 솔리드-스테이트 드라이브를 포함하고, 오버플로 데이터 저장 장치로서 사용되어, 프로그램이 실행을 위해 선택될 때 이러한 프로그램을 저장하고, 프로그램 실행 동안 판독된 명령어 및 데이터를 저장할 수 있다. 메모리(460)는 휘발성 및/또는 비-휘발성일 수 있으며, 리드-온리 메모리(ROM), 랜덤 액세스 메모리(RAM), 터너리 콘텐츠-어드레서블 메모리(TCAM), 및/또는 정적 랜덤 액세스 메모리(SRAM)일 수 있다.
도 5는 예시적인 실시형태에 따라 도 1a의 소스 디바이스(12) 및 수신지 디바이스(14) 중 하나 또는 둘 모두로서 사용될 수 있는 장치(500)의 단순화된 블록도이다. 장치(500)는 본원의 기술을 구현할 수 있다. 장치(500)는 다수의 컴퓨팅 디바이스를 포함하는 컴퓨팅 시스템의 형태로 될 수 있거나, 또는 예를 들어, 휴대폰, 태블릿 컴퓨터, 랩톱 컴퓨터, 노트북 컴퓨터, 데스크톱 컴퓨터 등의 단일의 컴퓨팅 디바이스의 형태로 될 수 있다.
장치(500)의 프로세서(502)는 중앙 처리 장치일 수 있다. 대안으로서, 프로세서(502)는 현존하는 또는 장차 개발될 정보를 조작 또는 처리할 수 있는 임의의 다른 타입의 디바이스 또는 다중 디바이스일 수 있다. 개시된 구현예들을 도시된 바와 같은 단일의 프로세서, 예컨대, 프로세서(502)로 실시할 수 있지만, 하나 초과의 프로세서를 사용하면 속도 및 효율 면에서 장점을 달성할 수 있다.
장치(500)의 메모리(504)는 구현예에서 리드 온리 메모리(ROM) 디바이스 또는 랜덤 액세스 메모리(RAM) 디바이스일 수 있다. 임의의 다른 적절한 타입의 스토리지 디바이스가 메모리(504)로서 사용될 수 있다. 메모리(504)는 버스(512)를 사용해서 프로세서(502)에 의해 액세스된 코드 및 데이터(506)를 포함할 수 있다. 메모리(504)는 운영 체제(508) 및 애플리케이션 프로그램(510)을 더 포함할 수 있으며, 애플리케이션 프로그램(510)은 프로세서(502)가 본 명세서에서 설명되는 방법들을 수행할 수 있게 하는 적어도 하나의 프로그램을 포함한다. 예를 들어, 애플리케이션 프로그램(510)은 본 명세서에서 설명되는 방법들을 수행하는 비디오 코딩 애플리케이션을 더 포함하는 애플리케이션 1 내지 N을 포함할 수 있다. 장치(500)는, 예를 들어, 모바일 컴퓨팅 디바이스용의 메모리 카드일 수 있는 보조 스토리지(514) 형태의 추가 메모리를 또한 포함할 수 있다. 비디오 통신 세션은 상당한 양의 정보를 포함할 수 있기 때문에, 전적으로 또는 부분적으로 보조 스토리지(514)에 저장되고 처리의 필요에 따라 메모리(504)에 로딩될 수 있다.
장치(500)는 디스플레이(518)와 같은 하나 이상의 출력 디바이스를 또한 포함할 수 있다. 디스플레이(518)는, 일 실시예에 있어서, 터치 입력을 감지하도록 동작 가능한 터치-감지 요소와 디스플레이를 결합한 터치-감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 결합될 수 있다. 사용자가 장치(500)를 프로그래밍하거나 또는 달리 사용할 수 있게 하는 다른 출력 디바이스가 디스플레이(518)에 더하여 또는 그 대안으로서 제공될 수 있다. 출력 디바이스가 디스플레이이거나 또는 디스플레이를 포함할 경우, 디스플레이는 액정 디스플레이(LCD), 음극선관(CRT) 디스플레이, 플라스마 디스플레이 또는 유기 발광 다이오드(OLED) 디스플레이와 같은 LED 디스플레이를 포함하여, 다양한 방식으로 구현될 수 있다.
장치(500)는, 장치(500)를 조작하는 사용자의 이미지와 같은 이미지를 감지할 수 있는 이미지 감지 디바이스(520), 예를 들어, 현존하는 또는 장차 개발될 카메라 또는 임의의 다른 이미지 감지 디바이스(520)를 또한 포함할 수 있거나 또는 이것과 통신할 수 있다. 이미지 감지 디바이스(520)는 장치(500)를 조작하는 사용자를 향해 배향되도록 위치될 수 있다. 실시예에 있어서, 이미지 감지 디바이스(520)의 위치 및 광학 축선은 디스플레이(518)에 바로 인접하여 디스플레이(518)가 보이는 영역이 시계(field of vision)에 포함되도록 구성될 수 있다.
장치(500)는, 장치(500) 부근의 사운드를 감지할 수 있는 사운드-감지 디바이스(522), 예를 들어, 현존하는 또는 장차 개발될 마이크로폰 또는 임의의 다른 사운드-감지 디바이스를 또한 포함할 수 있거나 또는 이것과 통신할 수 있다. 사운드 감지 디바이스(522)는 장치(500)를 조작하는 사용자를 향해 배향되어 사용자가 장치(500)를 조작하는 동안 사용자에 의해 이루어진 사운드, 예를 들어, 말 또는 기타 발언을 수신하도록 구성될 수 있게 위치될 수 있다.
도 5는 장치(500)의 프로세서(502) 및 메모리(504)를 단일 유닛에 통합된 것으로 묘사하고 있지만, 다른 구성들이 이용될 수 있다. 프로세서(502)의 동작들은, 바로 결합될 수 있거나 또는 로컬 에어리어 네트워크 또는 기타 네트워크를 통해 결합될 수 있는 다수의 기계(각각의 기계는 하나 이상의 프로세서를 가짐)에 걸쳐 분산될 수 있다. 메모리(504)는, 네트워크 기반 메모리 또는 장치(500)의 동작들을 수행하는 다수의 기계 내의 메모리와 같이, 다수의 기계에 걸쳐 분산될 수 있다. 여기서는 장치(500)의 버스(512)가 단일의 버스로서 묘사되어 있지만, 다수의 버스로 구성될 수 있다. 또한, 보조 스토리지(514)는 장치(500)의 다른 컴포넌트들에 바로 결합될 수 있거나 또는 네트워크를 통해 액세스될 수 있으며, 하나의 메모리 카드와 같은 단일의 통합 유닛 또는 다수의 메모리 카드와 같은 다중 유닛을 포함할 수 있다. 따라서, 장치(500)는 광범위한 구성으로 구현될 수 있다.
다용도 비디오 코딩(Versatile Video Coding)(VVC) 차세대 표준은 JVET(Joint Video Exploration Team)로 알려진 파트너십에서 함께 연구하는 ITU-T(International Telecommunications Union Telecommunication Standardization Sector) VCEG(Video Coding Experts Group) 및 ISO/IEC(International Organization for Standardization/International Electrotechnical Commission) MPEG(Moving Picture Experts Group) 표준화 기구의 최신의 협력 비디오 프로젝트이다. VVC에서는, 최대 변환 길이에 대하여 크기가 너무 큰 CU에 대하여 필요한 경우를 제외하면, 멀티-타입(이진/터너리/쿼터너리) 트리(BT/TT/QT 또는 이진 트리/터너러 트리/쿼터너리 트리) 세그먼트화 구조가 다수의 파티션 단위 타입의 개념을 대체하거나, 또는 대체할 수 있으며, 즉, CU, PU 및 TU 개념의 분리를 배제하고, CU 파티션 형상에 대하여 더 많은 유연성을 지원한다. [JVET-J1002].
도 6a 내지 도 6f는, 실시예로서, 현재 VTM에서 사용되는 파티션 모드들을 예시한다. CU 또는 CTU와 같은 블록에 대하여, 도 6a는 비분할 블록(분할되지 않음)을 도시하고, 도 6b는 쿼터너리 또는 쿼드트리(QT) 파티셔닝을 도시하고, 도 6c는 수평 이진 또는 이진 트리(BT) 파티셔닝을 도시하고, 도 6d는 수직 이진 또는 이진 트리(BT) 파티셔닝을 도시하고, 도 6e는 수평 터너리 또는 터너리 트리(TT) 파티셔닝을 도시하고, 도 6f는 수직 터너리 또는 터너리 트리(TT) 파티셔닝을 도시한다. 실시형태들은 도 6a 내지 도 6f에 도시된 바와 같은 파티션 모드들을 구현하도록 구성될 수 있다.
실시형태들에 있어서, 하기의 파라미터들은 BT/TT/QT 코딩 트리 스킴에 대한 시퀀스 파라미터 세트(SPS) 신택스 요소들에 의해 정의 및 특정될 수 있다:
CTU 크기: 쿼터너리 트리의 루트 노드 크기
MinQTSize: 최소 허용 쿼터너리 트리 리프 노드 크기(minimum allowed quaternary tree leaf node size)
MaxBTTSize: 최대 허용 이진 및 터너리 트리 루트 노드 크기(maximum allowed binary and ternary tree root node size)
MaxBTTDepth: 최대 허용 이진 및 터너리 트리 깊이(maximum allowed binary and ternary tree depth), 및
MinBTTSize: 최소 허용 이진 및 터너리 트리 리프 노드 크기(minimum allowed binary and ternary tree leaf node size).
다른 실시형태들에 있어서, 최소 허용 쿼터너리 트리 리프 노드 크기(MinQTSize) 파라미터는 다른 헤더 또는 세트, 예를 들어, 슬라이스 헤더(SH) 또는 영상 파라미터 세트(PPS)에 포함될 수도 있다.
HEVC 표준에서, 슬라이스/영상 경계에 위치된 코딩 트리 단위(CTU) 또는 코딩 단위(CU)는 리프 노드의 우하측 샘플이 슬라이스/영상 경계 내에 위치될 때까지 쿼드트리(QT)를 사용해서 강제 분할되게 된다. 강제 QT 파티션 또는 파티셔닝은, 인코더 및 디코더 모두, 예컨대, 비디오 인코더(20) 및 비디오 디코더(30) 모두가 강제 QT의 적용 시기를 알기 때문에, 비트스트림에서 시그널링될 필요가 없다. 강제 파티션의 목적은 비디오 인코더(20)/비디오 디코더(30)에 의해 경계 CTU/CU를 가능하게 만들기 위한 것이다.
국제 특허 공보 번호 WO 2016/090568은 QTBT(quadtree plus binary tree) 구조를 개시하고, 또한 VTM 1.0에서는, 경계 CTU/CU 강제 파티셔닝 프로세스가 HEVC로부터 승계된다. 이는, 현재의 CU 전체가 영상 경계 내측에 놓일 때까지 프레임 경계에 위치된 CTU/CU가 레이트-왜곡(RD) 최적화를 고려하지 않고 쿼드트리(QT) 구조에 의해 강제 파티셔닝됨을 의미한다. 이들 강제 파티션은 비트스트림에서 시그널링되지 않는다.
도 7a는 강제 QT에 의해 파티셔닝된 고선명도(HD)(1920×1080 픽셀) 저부 경계 CTU(128×128)에 대한 강제 파티션 실시예를 도시한다. 도 7에서, HD 영상은 1920×1080 픽셀이거나 이를 갖고, CTU는 128×128 픽셀이거나 이를 갖는다.
샌 디에고(San Diego) 회의(04.2018)[JVET-J1021]에서의 CE1(파티셔닝)의 SubCE2(영상 경계 취급)에서, BT, TT, 또는 ABT(Asymmetric BT)를 사용하는 영상 경계 취급에 대하여 15가지 테스트가 제안되었다. 예를 들면, JVET-K0280 및 JVET-K0376에서는, 경계가 도 8에 도시된 바와 같이 정의된다. 도 8은 영상의 경계부를 점선으로, 그리고 경계 케이스들의 영역을 직선으로, 즉 저부 경계 케이스, 코너 경계 케이스 및 우측 경계 케이스를 직선으로 도시한다. 저부 경계는 수평 강제 BT 또는 강제 QT에 의해 파티셔닝될 수 있고, 우측 경계는 수직 강제 BT 또는 강제 QT에 의해 파티셔닝될 수 있고, 코너 케이스는 강제 QT에 의해서만 분할될 수 있으며, 강제 BT 또는 강제 QT 파티셔닝 중 어느 것을 사용할지에 대한 판단은 레이트 왜곡 최적화 기준에 기초하며 비트스트림에서 시그널링된다. 강제 파티셔닝은 블록이 파티셔닝되어야 한다는 것을 의미하며, 예컨대, 강제 파티셔닝은 도 6a에 도시된 바와 같은 "비 분할(no-split)" 블록을 사용해서는 코딩되지 않을 수 있는 경계 블록들에 적용된다.
강제 경계 파티셔닝에서 강제 QT 분할이 사용되면, MinQTSize의 파티셔닝 제약 조건은 무시된다. 예를 들어, 도 9a에서, 경계를 강제 QT 방법과 매칭하기 위해 MinQTSize가 SPS에서 32로서 시그널링되면, 블록 크기 8×8로 분할된 QT가 필요해지고, 이는 MinQTSize의 제약 조건이 32인 것을 무시한다.
본 개시물의 실시형태들에 따르면, 강제 QT가 영상 경계 파티셔닝에 사용되면, 강제 QT 분할은, 예를 들어, SPS에서 시그널링되는 바와 같은 분할 제약 조건을 준수하며, 예컨대, 무시하지 않는다. 추가적인 강제 분할이 필요하면, 강제 BT만이 사용되고, 이를 합쳐서 강제 QTBT라고 할 수도 있다. 본 개시물의 실시형태들에 있어서, 예컨대, 파티션 제약 조건 MinQTSize는 영상 경계에서 강제 QT 파티셔닝에 대하여 고려되고 강제 BT 파티셔닝에 대한 추가적인 시그널링은 필요치 않다. 실시형태들은 또한 정상 (비-경계) 블록들 및 경계 블록들에 대한 파티셔닝을 조화시키는 것을 허용한다. 예컨대, 종래의 해법에 있어서는, 2 개의 "MinQTSize" 파라미터, 즉, 정상 블록 파티셔닝에 대한 파라미터 및 경계 블록 파티셔닝에 대한 다른 파라미터가 필요하다. 실시형태들은, 예컨대, 하나의 "MinQTSize" 파라미터를 시그널링함으로써 인코더와 디코더 사이에서 유연하게 설정될 수 있는 정상 블록 및 경계 블록 파티셔닝 모두에 대하여 하나의 공통 "MinQTSize" 파라미터만을 필요로 한다. 더욱이, 실시형태들은, 예컨대, 강제 QT보다 적은 파티션을 필요로 한다.
저부 경계 케이스 및 우측 경계 케이스에 대한 해법
저부 및 우측 경계 케이스에서, 블록 크기가 MinQTSize보다 크면, 영상 경계 파티셔닝에 대한 파티션 모드는, 예컨대, RDO에 기초하여 강제 BT 파티셔닝 및 강제 QT 파티셔닝 사이에서 선택될 수 있다. 그렇지 않으면(즉, 블록 크기가 MinQTSize보다 작거나 같으면), 영상 경계 파티셔닝에 대하여 강제 BT 파티셔닝만이 사용되고, 보다 구체적으로, 영상의 저부 경계에 위치되는 경계 블록에 대해서는 제각기 저부 경계에 대하여 수평 강제 BT가 사용되고, 영상의 우측 경계에 위치되는 경계 블록에 대해서는 제각기 우측 경계에 대하여 수직 강제 BT가 사용된다.
강제 BT 파티셔닝은 현재 블록의 서브-파티션이 영상의 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 영상의 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함할 수 있다. 대안으로서, 강제 BT 파티셔닝은 현재 블록의 서브-파티션이 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함할 수 있다. MinQTSize는 비-경계 블록의 파티셔닝을 제어하기 위해서도 적용될 수 있다.
예를 들면, 도 7a에 도시된 케이스에 있어서, MinQTSize가 32이거나, 또는 그와 같이 제한되는 한편, 높이 또는 폭이 8 개의 샘플로 이루어진 직사각형(비-정사각형) 블록의 크기가 영상 경계의 매칭에 필요하면, 32×32 경계 위치의 블록을 파티셔닝하기 위해 강제 BT 파티셔닝이 사용될 것이다. BT 파티션은 동일한 타입의 강제 BT 파티셔닝을 사용해서 더 파티셔닝될 수 있으며, 예컨대, 강제 수직 BT 파티셔닝이 적용된 경우에는 추가적인 강제 수직 BT 파티셔닝만이 적용되고, 강제 수평 BT 파티셔닝이 적용된 경우에는 추가적인 강제 수평 BT 파티셔닝만이 적용된다. 강제 BT 파티셔닝은 리프 노드가 완전히 영상 내로 될 때까지 계속된다.
도 7b는 본 발명의 실시형태에 따른 128×128 샘플 크기를 갖는 저부 경계 CTU의 예시적인 파티셔닝을 도시한다. 파티셔닝 트리의 루트 노드 또는 루트 블록을 형성하는 저부 경계 CTU는 보다 작은 파티션들로, 예컨대, 보다 작은 정사각형 또는 직사각형 크기의 블록들로 파티셔닝된다. 이러한 보다 작은 파티션들 또는 블록들은 심지어 더 작은 파티션들 또는 블록들로 더 파티셔닝될 수 있다. 도 7b에서, CTU는 먼저, 각각 64×64 샘플 크기를 갖는 4 개의 정사각형 블록(710, 720, 730 및 740)으로 쿼드트리 파티셔닝된다. 이들 블록 중, 블록(710 및 720)은 다시 저부 경계 블록이 되는 반면, 블록(730 및 740)은 영상의 외측에 있으며(제각기 영상의 외측에 위치됨) 처리되지 않는다.
블록(710)은 쿼드트리 파티셔닝을 사용해서, 각각 32×32 샘플 크기를 갖는 4 개의 정사각형 블록(750, 760, 770 및 780)으로 더 파티셔닝된다. 블록(750 및 760)은 영상의 내측에 위치되는 반면, 블록(770 및 780)은 다시 저부 경계 블록을 형성한다. 블록(770)의 크기가, 예를 들어, 32인 MinQTSize보다 크지 않기 때문에, 리프 노드가 완전히 영상 내에 있거나 또는 영상 내측에 위치될 때까지, 예컨대, 리프 노드 블록(772), 즉, 32×16 샘플을 갖는 직사각형의 비-정사각형 블록이 영상 내에 있을 때(1 회의 수평 이진 파티셔닝 이후)까지, 또는 리프 노드 블록(774), 즉, 영상의 저부 경계에 위치되며 32×8 샘플을 갖는 직사각형의 비-정사각형 블록이 영상 내에 있을 때(2 회의 수평 이진 파티셔닝 이후)까지, 블록(770)에 반복적인 수평 강제 이진 파티셔닝이 적용된다. 블록(780)에도 동일하게 적용된다.
본 개시물의 실시형태들은 완전히 영상 내측에 위치되는 정상 블록들에 대한 파티셔닝 및 경계 블록들의 파티셔닝을 조화시키는 것을 허용한다. 경계 블록은 완전히 영상 내측에 있지도 않고 완전히 영상 외측에 있지도 않은 블록이다. 달리 말하면, 경계 블록은 일부가 영상 내측에 위치되고 일부가 영상 외측에 위치되는 블록이다. 더욱이, 본 개시물의 실시형태들에 의하면, MinQTSize에서 또는 그 이하에서는 강제 BT 파티셔닝이 시그널링될 필요가 없기 때문에 시그널링이 감소될 수 있다.
코너 케이스에 대한 해법
코너 케이스에 있어서, 일부 접근방식에 의하면 강제 QT 분할만이 허용되고, 이 역시 MinQTSize의 제약 조건을 무시한다. 본 개시물의 실시형태들은 코너 케이스에 대하여 2 가지 해법을 제공한다.
해법 1:
코너 케이스를 저부 경계 케이스 또는 우측 경계 케이스로서 간주한다. 도 10은 경계 정의의 실시형태를 도시한다. 도 10은 영상의 경계부를 점선으로, 그리고 경계 케이스들의 영역을 직선으로 도시한다. 도시된 바와 같이, 코너 케이스는 저부 경계 케이스로서 정의된다. 따라서, 해법은 상기의 저부 경계 케이스 및 우측 경계 케이스에 대하여 설명한 것과 동일하다. 즉, 먼저, 블록들 또는 파티션들이 (수직 방향으로) 완전히 영상 내에 있을 때까지 수평 파티셔닝이 적용되고(저부 경계 케이스에 대하여 설명한 바와 같음), 이후, 리프 노드들이 (수평 방향으로) 완전히 영상 내에 있을 때까지 수직 파티셔닝이 적용된다(우측 경계 케이스에 대하여 설명된 바와 같음).
해법 2:
경계 케이스들의 정의를 그대로 유지한다. 강제 QT가 MinQTSize에 의해 제한(현재 블록 크기가 MinQTSize보다 작거나 같음)되면, 저부 경계의 매칭을 위해 수평 강제 BT를 사용하고, 저부 경계가 매칭될 경우, 우측 경계의 매칭을 위해 수직 강제 BT를 사용한다.
예를 들어, 영상의 코너에 위치된 블록에 대한 강제 QTBT의 실시형태를 도시하는 도 9a에서, 코너 케이스 강제 QT 파티션에 대하여 MinQTSize가 32이거나, 또는 그와 같이 제한되면, 강제 파티션이 종료될 때까지 32×32 블록의 파티션 이후에 추가적인 BT 파티션이 사용될 것이다.
도 9b는 본 발명의 실시형태에 따른 영상의 코너에서의 또는 영상의 코너 내에서의 경계 CTU의 예시적인 파티셔닝의 추가적인 세부 내용을 도시하고, CTU는 128×128 샘플 크기를 갖는다. CTU는 먼저 각각 64×64 샘플 크기를 갖는 4 개의 정사각형 블록으로 쿼드트리 파티셔닝된다. 이들 블록 중, 좌상측 블록(910)만이 경계 블록이고, 한편, 나머지 3 개의 블록은 영상의 외측(완전히 외측)에 위치되며 더 이상 처리되지 않는다. 블록(910)은 쿼드트리 파티셔닝을 사용해서, 각각 32×32 샘플 크기를 갖는 4 개의 정사각형 블록(920, 930, 940 및 950)으로 더 파티셔닝된다. 블록(920)은 영상의 내측에 위치되는 반면, 블록(930, 940 및 950)은 다시 경계 블록을 형성한다. 이들 블록(930, 940 및 950)의 크기가 MinQTSize인 32보다 크지 않기 때문에, 강제 이진 파티셔닝이 블록(930, 940 및 950)에 적용된다.
블록(930)은 우측 경계에 위치되고, 리프 노드, 예컨대, 영상의 우측 경계에 위치된 블록(932)이 영상 내에 있을 때(여기서는, 2 회의 수직 이진 파티셔닝 이후)까지 반복적인 수직 강제 이진 파티셔닝을 사용해서 파티셔닝된다.
블록(940)은 저부 경계에 위치되고, 리프 노드, 예컨대, 영상의 저부 경계에 위치된 블록(942)이 영상 내에 있을 때(여기서는, 2 회의 수평 이진 파티셔닝 이후)까지 반복적인 수평 강제 이진 파티셔닝을 사용해서 파티셔닝된다.
블록(950)은 코너 경계에 위치되고, 먼저, 서브-파티션 또는 블록, 여기서는 블록(952)이 영상의 저부 경계에 위치될 때(여기서는, 2 회의 수평 이진 파티셔닝 이후)까지 반복적인 수평 강제 이진 파티셔닝을 사용해서 파티셔닝되고, 이어서, 리프 노드 또는 블록, 예컨대, 블록(954)이 영상의 우측 경계에 위치될 때(여기서는, 2 회의 수직 이진 파티셔닝 이후)까지 수직 강제 경계 파티셔닝에 의한 서브-파티션의 반복적인 파티셔닝을 사용해서 파티셔닝되거나, 또는 리프 노드가 영상 내측에 위치될 때까지 제각기 파티셔닝된다.
상기의 접근방식은 디코딩 및 인코딩 모두에 적용될 수 있다. 디코딩의 경우, MinQTSize는 SPS를 통해 수신될 수 있다. 인코딩의 경우, MinQTSize는 SPS를 통해 송신될 수 있다. 실시형태들은 도 8 또는 도 10에 도시된 바와 같은 경계 정의, 또는 다른 경계 정의를 사용할 수 있다.
본 개시물의 추가적인 실시형태들을 아래에 제공한다. 하기의 섹션에서 사용되는 번호들은 반드시 이전의 섹션에서 사용된 번호들을 따를 필요는 없다는 점에 유의해야 한다.
실시형태 1: 파티셔닝 방법으로서,
영상의 현재 블록이 경계 블록인지의 여부를 판정하는 단계,
현재 블록이 경계 블록일 경우, 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지의 여부를 판정하는 단계,
현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 크지 않을 경우, 현재 블록에 강제 이진 트리 파티셔닝을 적용하는 단계를 포함한다.
실시형태 2: 실시형태 1의 파티셔닝 방법으로서, 강제 이진 트리 파티셔닝은 현재 블록이 영상의 저부 경계에 위치될 경우의 반복적인 수평 강제 이진 파티셔닝이거나 또는 현재 블록이 영상의 우측 경계에 위치될 경우의 반복적인 수직 강제 경계 파티셔닝이다.
실시형태 3: 실시형태 1 또는 실시형태 2의 파티셔닝 방법으로서, 강제 이진 파티셔닝은 현재 블록의 서브-파티션이 영상의 저부 경계에 직접적으로 위치될 때까지 수평 강제 경계 파티셔닝에 의해 현재 블록을 반복적으로 파티셔닝하는 것, 및 리프 노드가 영상의 우측 경계에 직접적으로 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 서브-파티션을 반복적으로 파티셔닝하는 것을 포함한다.
실시형태 4: 실시형태 1 내지 실시형태 3 중 어느 하나의 실시형태의 파티셔닝 방법으로서, 최소 허용 쿼드트리 리프 노드 크기는 비-경계 블록의 파티셔닝을 제어하는 데에도 적용되는 최소 허용 쿼드트리 리프 노드 크기이다.
실시형태 5: 실시형태 1 내지 실시형태 4 중 어느 하나의 실시형태의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 블록을 디코딩하는 디코딩 방법이다.
실시형태 6: 실시형태 5의 디코딩 방법으로서, 최소 허용 쿼드트리 리프 노드 크기는 SPS를 통해 수신된다.
실시형태 7: 실시형태 1 내지 실시형태 4 중 어느 하나의 실시형태의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 블록을 인코딩하는 인코딩 방법이다.
실시형태 8: 실시형태 7의 인코딩 방법으로서, 최소 허용 쿼드트리 리프 노드 크기는 SPS를 통해 송신된다.
실시형태 9: 실시형태 5의 방법 또는 실시형태 6의 방법 중 어느 하나의 방법을 수행하도록 구성되는 로직 회로를 포함하는 디코딩 디바이스이다.
실시형태 10: 실시형태 7의 방법 또는 실시형태 8의 방법 중 어느 하나의 방법을 수행하도록 구성되는 로직 회로를 포함하는 인코딩 디바이스이다.
실시형태 11: 프로세서에 의한 실행시에 프로세서로 하여금 실시형태 1 내지 실시형태 8에 따른 방법들 중 어느 하나의 방법을 수행하게 하는 명령어를 저장하는 비-일시적인 스토리지 매체이다.
하나 이상의 실시예에 있어서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현될 경우, 컴퓨터-판독 가능 매체에 하나 이상의 명령어 또는 코드로서 저장 또는 송신될 수 있으며, 하드웨어-기반 처리 유닛에 의해 실행될 수 있다. 컴퓨터-판독 가능 매체는 데이터 스토리지 매체와 같은 유형(tangible)의 매체에 대응하는 컴퓨터-판독 가능 스토리지 매체, 또는 예컨대, 통신 프로토콜에 따라 한 장소에서 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체를 포함할 수 있다. 이렇게, 컴퓨터-판독 가능 매체는 일반적으로 (1) 비-일시적인, 유형의 컴퓨터-판독 가능 스토리지 매체 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수 있다. 데이터 스토리지 매체는 본 개시물에서 설명되는 기술의 구현을 위해 명령어, 코드, 또는 데이터 구조를 검색하기 위해 하나 이상의 컴퓨터 또는 하나 이상의 프로세서에 의해 액세스될 수 있는 임의의 가용 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨터-판독 가능 매체를 포함할 수 있다.
제한이 아닌 예시로서, 이러한 컴퓨터-판독 가능 매체는 RAM, ROM, 전기적-소거 및 프로그램 가능 리드-온리 메모리(EEPROM), CD-ROM, 또는 그 밖의 광 디스크 스토리지, 자기 디스크 스토리지, 기타 자기 스토리지 디바이스, 플래시 메모리, 또는 명령어 또는 데이터 구조 형태의 원하는 프로그램 코드를 저장하는 데 사용될 수 있으며 컴퓨터에 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결을 적절히 컴퓨터-판독 가능 매체라고 한다. 예를 들어, 명령어가 동축 케이블, 광 섬유 케이블, 동축 2선식 케이블, 디지털 가입자 회선(DSL), 또는 적외선, 라디오 또는 마이크로파와 같은 무선 기술을 사용해서 웹사이트, 서버 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광 섬유 케이블, 동축 2선식 케이블, DSL, 또는 적외선, 라디오 또는 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 그러나, 컴퓨터-판독 가능 매체 및 데이터 스토리지 매체는 연결, 반송파, 신호, 또는 그 밖의 일시적인 매체를 포함하는 것이 아니라, 대신에 비-일시적인, 유형의 스토리지 매체와 관련된다는 점을 이해해야 한다. 본 명세서에서 사용되는 디스크(disk) 및 디스크(disc)는 콤팩트 디스크(compact disc)(CD), 레이저 디스크(laser disc), 광 디스크(optical disc), 디지털 다기능 디스크(digital versatile disc)(DVD), 플로피 디스크(floppy disk) 및 블루레이 디스크(Blu-ray disc)를 포함하고, 여기서 디스크(disk)는 일반적으로 자기적으로 데이터를 재현하고, 디스크(disc)는 레이저를 이용해서 광학적으로 데이터를 재현한다. 이들의 조합이 또한 컴퓨터-판독 가능 매체의 범위에 포함되어야 한다.
명령어는 하나 이상의 디지털 신호 프로세서(DSP), 범용 마이크로프로세서, 주문형 집적 회로(ASIC), 필드 프로그램 가능 로직 어레이(FPGA), 또는 그 밖의 등가의 집적 또는 이산 로직 회로와 같은 하나 이상의 프로세서에 의해 실행될 수 있다. 따라서, 본 명세서에서 사용되는 용어 "프로세서(processor)"는 본 명세서에서 설명된 기술을 구현하기에 적합한 전술한 구조 또는 임의의 다른 구조 중 어느 하나를 의미할 수 있다. 또한, 일부 양태에 있어서, 본 명세서에서 설명된 기능은 인코딩 및 디코딩하도록 구성된 전용 하드웨어 및/또는 소프트웨어 모듈 내에 제공될 수 있거나, 또는 결합된 코덱(codec)에 포함된다. 또한, 이 기술은 하나 이상의 회로 또는 로직 요소에서 완전하게 구현될 수 있다.
본 개시물의 기술은 무선 핸드셋, 집적 회로(IC) 또는 IC 세트(예컨대, 칩셋)를 포함하여, 광범위한 디바이스 또는 장치에서 구현될 수 있다. 본 개시물에서는, 개시된 기술을 수행하도록 구성되는 디바이스의 기능적 양태들을 강조하기 위해 다양한 컴포넌트, 모듈, 또는 유닛이 설명되지만, 반드시 상이한 하드웨어 유닛들에 의한 실현을 요구하는 것은 아니다. 오히려, 전술한 바와 같이, 다양한 유닛들이 코덱 하드웨어 유닛에 결합될 수 있거나, 또는 적절한 소프트웨어 및/또는 펌웨어와 함께, 전술한 바와 같은 하나 이상의 프로세서를 포함하여, 호환 가능한 하드웨어 유닛들의 집합으로 제공될 수 있다.
장치는 메모리 요소, 및 메모리 요소에 결합되는 프로세서 요소를 포함하고, 프로세서 요소는 영상의 현재 블록이 경계 블록인지의 여부를 판정하고, 현재 블록이 경계 블록일 경우, 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 큰지의 여부를 판정하고, 현재 블록의 크기가 MinQTSize보다 크지 않을 경우, 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하도록 구성된다.
본 개시물에서는 몇몇 실시형태가 제공되었지만, 개시된 시스템 및 방법은 본 개시물의 정신 또는 범위로부터 일탈함이 없이 다수의 다른 특정한 형태로 구체화될 수 있음을 이해해야 한다. 본 발명의 실시예들은 예시적이고 비제한적인 것으로 간주되어야 하고, 본 발명은 본 명세서에서 제공된 세부 내용으로 제한되지 않아야 한다. 예를 들어, 다양한 요소들 또는 컴포넌트들이 다른 시스템에 결합 또는 통합될 수 있거나, 또는 특정한 특징들이 생략될 수 있거나, 또는 구현되지 않을 수 있다.
또한, 다양한 실시형태들에서 별개의 또는 독립된 것으로 설명 및 예시된 기술, 시스템, 서브시스템, 및 방법은 본 개시물의 범위로부터 일탈함이 없이 다른 시스템, 모듈, 기술, 또는 방법과 결합 또는 통합될 수 있다. 서로 결합된 또는 직접 결합된 또는 통신하는 것으로 도시 또는 논의된 다른 아이템들은 전기적으로, 기계적으로, 또는 다른 방식으로 일부 인터페이스, 디바이스, 또는 중간 컴포넌트를 통해 간접적으로 결합되거나 또는 통신할 수 있다. 다른 변경, 치환, 및 개조의 실시예들은 당업자에 의해 확인될 수 있으며 본 명세서에 개시된 정신 및 범위로부터 일탈함이 없이 이루어질 수 있다.
약어 & 용어의 정의
HEVC - 고효율 비디오 코딩(High Efficiency Video Coding)
VVC - 다용도 비디오 코딩(Versatile Video Coding)
VTM - VVC 테스트 모델(VVC Test Model)
JEM - 협력 연구 모델(Joint Exploration Model)
CTU - 코딩 트리 단위(Coding Tree Unit)
CU - 코딩 단위(Coding Unit)
BT - 이진 트리(Binary Tree)
TT - 터너리 트리(Ternary Tree)
QT - 쿼드 트리(Quad Tree) 또는 쿼터너리 트리(Quaternary Tree)
ABT - 비대칭 BT(Asymmetric BT)
MTT - 멀티-타입 트리(Multi-type Tree)
AMP - 비대칭 파티션(Asymmetric Partition)
SH - 슬라이스 헤더(Slice Header)
SPS - 시퀀스 파라미터 세트(Sequence Parameter Set)
PPS - 영상 파라미터 세트(Picture Parameter Set)
CE - 핵심 실험(Core Experiment)
SubCE - 부-핵심 실험(SubCore Experiment)(핵심 실험(Core Experiment)의 일부)

Claims (38)

  1. 파티셔닝 방법으로서,
    영상의 현재 블록이 경계 블록인지 여부 및 상기 현재 블록의 크기가 최소 허용 쿼드트리 리프 노드 크기보다 큰지 여부를 판정하는 단계, 및
    상기 현재 블록이 상기 경계 블록이고 상기 현재 블록의 크기가 상기 최소 허용 쿼드트리 리프 노드 크기(MinQTSize)보다 크지 않을 경우, 상기 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하는 단계를 포함하는
    파티셔닝 방법.
  2. 제1항에 있어서,
    상기 강제 이진 트리 파티셔닝은 상기 현재 블록이 상기 영상의 저부 경계에 위치될 경우 반복적인 수평 강제 이진 파티셔닝이거나 또는 상기 현재 블록이 상기 영상의 우측 경계에 위치될 경우 반복적인 수직 강제 경계 파티셔닝인
    파티셔닝 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 강제 이진 트리 파티셔닝은 리프 노드 블록이 상기 영상 내에 있을 때까지 계속되는
    파티셔닝 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 강제 이진 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 영상의 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 영상의 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    파티셔닝 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    파티셔닝 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    비-경계 블록의 파티셔닝을 제어하기 위해 상기 최소 허용 쿼드트리 리프 노드 크기를 적용하는 단계를 더 포함하는
    파티셔닝 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 경계 블록은 완전히 상기 영상 내측에 있지도 않고 완전히 상기 영상 외측에 있지도 않은 블록인
    파티셔닝 방법.
  8. 제1항 내지 제7항 중 어느 한 항의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 상기 블록을 디코딩하는 디코딩 방법.
  9. 제8항에 있어서,
    시퀀스 파라미터 세트(SPS)를 통해 상기 최소 허용 쿼드트리 리프 노드 크기를 수신하는 단계를 더 포함하는
    디코딩 방법.
  10. 제1항 내지 제7항 중 어느 한 항의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 상기 블록을 인코딩하는 인코딩 방법.
  11. 제10항에 있어서,
    시퀀스 파라미터 세트(SPS)를 통해 상기 최소 허용 쿼드트리 리프 노드 크기를 송신하는 단계를 더 포함하는
    인코딩 방법.
  12. 제1항 내지 제7항 중 어느 한 항의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 상기 블록을 디코딩하도록 구성되는 로직 회로를 포함하는 디코딩 디바이스.
  13. 제12항에 있어서,
    상기 로직 회로는 시퀀스 파라미터 세트(SPS)를 통해 상기 최소 허용 쿼드트리 리프 노드 크기를 수신하도록 더 구성되는
    디코딩 디바이스.
  14. 제1항 내지 제7항 중 어느 한 항의 파티셔닝 방법에 따라 블록을 파티셔닝함으로써 상기 블록을 인코딩하도록 구성되는 로직 회로를 포함하는 인코딩 디바이스.
  15. 제14항에 있어서,
    상기 로직 회로는 시퀀스 파라미터 세트(SPS)를 통해 상기 최소 허용 쿼드트리 리프 노드 크기를 송신하도록 더 구성되는
    인코딩 디바이스.
  16. 프로세서에 의한 실행시에 프로세서로 하여금 제1항 내지 제11항 중 어느 한 항의 방법을 수행하게 하는 명령어를 저장하는 비-일시적인 스토리지 매체.
  17. 방법으로서,
    영상의 현재 블록이 경계 블록이고 상기 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 작거나 같다고 판정하는 단계, 및
    상기 판정에 응답하여, 상기 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하는 단계를 포함하는
    방법.
  18. 제17항에 있어서,
    상기 현재 블록은 상기 영상의 저부 경계에 위치되고, 상기 강제 BT 파티셔닝은 반복적인 수평 강제 BT 파티셔닝인
    방법.
  19. 제17항에 있어서,
    상기 현재 블록은 상기 영상의 우측 경계에 위치되고, 상기 강제 BT 파티셔닝은 반복적인 수직 강제 BT 파티셔닝인
    방법.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    방법.
  21. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    방법.
  22. 제17항 내지 제21항 중 어느 한 항에 있어서,
    비-경계 블록의 파티셔닝을 제어하기 위해 MinQTSize를 적용하는 단계를 더 포함하는
    방법.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서,
    시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하는 단계를 더 포함하는
    방법.
  24. 제17항 내지 제23항 중 어느 한 항에 있어서,
    시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 송신하는 단계를 더 포함하는
    방법.
  25. 장치로서,
    메모리, 및
    상기 메모리에 결합되는 프로세서를 포함하고, 상기 프로세서는,
    영상의 현재 블록이 경계 블록이고 상기 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 크다고 판정하고,
    상기 판정에 응답하여, 상기 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하도록 구성되는
    장치.
  26. 제25항에 있어서,
    상기 강제 BT 파티셔닝은 상기 현재 블록이 상기 영상의 저부 경계에 위치될 경우의 반복적인 수평 강제 BT 파티셔닝이거나 또는 상기 현재 블록이 상기 영상의 우측 경계에 위치될 경우의 반복적인 수직 강제 BT 파티셔닝인
    장치.
  27. 제25항 또는 제26항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    장치.
  28. 제25항 또는 제26항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    장치.
  29. 제25항 내지 제28항 중 어느 한 항에 있어서,
    상기 프로세서는 비-경계 블록의 파티셔닝을 제어하기 위해 MinQTSize를 적용하도록 더 구성되는
    장치.
  30. 제25항 내지 제29항 중 어느 한 항에 있어서,
    상기 프로세서에 결합되며 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 수신하도록 구성되는 수신기를 더 포함하는
    장치.
  31. 제25항 내지 제30항 중 어느 한 항에 있어서,
    상기 프로세서에 결합되며 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 송신하도록 구성되는 송신기를 더 포함하는
    장치.
  32. 비-일시적인 매체에 저장된 컴퓨터 실행 가능 명령어를 포함하는 컴퓨터 프로그램 제품으로서,
    상기 명령어는, 프로세서에 의한 실행시에, 장치로 하여금,
    영상의 현재 블록이 경계 블록이고 상기 현재 블록의 크기가 최소 허용 쿼드트리(QT) 리프 노드 크기(MinQTSize)보다 크다고 판정하고,
    상기 판정에 응답하여, 상기 현재 블록에 강제 이진 트리(BT) 파티셔닝을 적용하게 하는
    컴퓨터 프로그램 제품.
  33. 제32항에 있어서,
    상기 강제 BT 파티셔닝은 상기 현재 블록이 상기 영상의 저부 경계에 위치될 경우의 반복적인 수평 강제 BT 파티셔닝이거나 또는 상기 현재 블록이 상기 영상의 우측 경계에 위치될 경우의 반복적인 수직 강제 BT 파티셔닝인
    컴퓨터 프로그램 제품.
  34. 제32항 또는 제33항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    컴퓨터 프로그램 제품.
  35. 제32항 또는 제33항에 있어서,
    상기 강제 BT 파티셔닝은,
    상기 현재 블록의 서브-파티션이 상기 저부 경계에 위치될 때까지 수직 강제 경계 파티셔닝에 의해 상기 현재 블록을 반복적으로 파티셔닝하는 것, 및
    리프 노드가 상기 우측 경계에 완전히 위치될 때까지 수평 강제 경계 파티셔닝에 의해 상기 서브-파티션을 반복적으로 파티셔닝하는 것을 포함하는
    컴퓨터 프로그램 제품.
  36. 제32항 내지 제35항 중 어느 한 항에 있어서,
    상기 명령어는 상기 장치로 하여금 비-경계 블록의 파티셔닝을 제어하기 위해 MinQTSize를 더 적용하게 하는
    컴퓨터 프로그램 제품.
  37. 제32항 내지 제36항 중 어느 한 항에 있어서,
    상기 명령어는 상기 장치로 하여금 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 더 수신하게 하는
    컴퓨터 프로그램 제품.
  38. 제32항 내지 제37항 중 어느 한 항에 있어서,
    상기 명령어는 상기 장치로 하여금 시퀀스 파라미터 세트(SPS)를 통해 MinQTSize를 더 송신하게 하는
    컴퓨터 프로그램 제품.
KR1020217002380A 2018-07-12 2019-06-27 비디오 코딩에서의 경계 블록 파티셔닝 KR102502604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237005725A KR20230031976A (ko) 2018-07-12 2019-06-27 비디오 코딩에서의 경계 블록 파티셔닝

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862697274P 2018-07-12 2018-07-12
US62/697,274 2018-07-12
US201962818996P 2019-03-15 2019-03-15
US62/818,996 2019-03-15
PCT/CN2019/093396 WO2020011024A1 (en) 2018-07-12 2019-06-27 Boundary block partitioning in video coding

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005725A Division KR20230031976A (ko) 2018-07-12 2019-06-27 비디오 코딩에서의 경계 블록 파티셔닝

Publications (2)

Publication Number Publication Date
KR20210024092A true KR20210024092A (ko) 2021-03-04
KR102502604B1 KR102502604B1 (ko) 2023-02-21

Family

ID=69143220

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237005725A KR20230031976A (ko) 2018-07-12 2019-06-27 비디오 코딩에서의 경계 블록 파티셔닝
KR1020217002380A KR102502604B1 (ko) 2018-07-12 2019-06-27 비디오 코딩에서의 경계 블록 파티셔닝

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237005725A KR20230031976A (ko) 2018-07-12 2019-06-27 비디오 코딩에서의 경계 블록 파티셔닝

Country Status (14)

Country Link
US (3) US11425375B2 (ko)
EP (1) EP3804321A4 (ko)
JP (2) JP7193610B2 (ko)
KR (2) KR20230031976A (ko)
CN (2) CN112806007A (ko)
AU (2) AU2019302396B2 (ko)
BR (1) BR112021000318A2 (ko)
CA (1) CA3105674A1 (ko)
CL (1) CL2021000075A1 (ko)
IL (1) IL280108A (ko)
MX (1) MX2021000394A (ko)
NZ (1) NZ772299A (ko)
PH (1) PH12021550060A1 (ko)
WO (1) WO2020011024A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3804321A4 (en) * 2018-07-12 2021-08-04 Huawei Technologies Co., Ltd. PARTITIONING LIMIT BLOCKS IN VIDEO CODING

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070550A1 (ko) * 2016-10-10 2018-04-19 삼성전자 주식회사 픽처 외곽선의 부호화 단위를 부호화 또는 복호화하는 방법 및 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8761245B2 (en) * 2010-12-21 2014-06-24 Intel Corporation Content adaptive motion compensation filtering for high efficiency video coding
US20120189052A1 (en) * 2011-01-24 2012-07-26 Qualcomm Incorporated Signaling quantization parameter changes for coded units in high efficiency video coding (hevc)
US9467701B2 (en) * 2012-04-05 2016-10-11 Qualcomm Incorporated Coded block flag coding
US20140254661A1 (en) 2013-03-08 2014-09-11 Samsung Electronics Co., Ltd. Method and apparatus for applying secondary transforms on enhancement-layer residuals
US10375411B2 (en) * 2013-03-15 2019-08-06 Qualcomm Incorporated Predictor for depth map intra coding
WO2016090568A1 (en) * 2014-12-10 2016-06-16 Mediatek Singapore Pte. Ltd. Binary tree block partitioning structure
US20180139453A1 (en) * 2015-03-13 2018-05-17 Lg Electronics Inc. Method of processing video signal and device for same
WO2017008263A1 (en) 2015-07-15 2017-01-19 Mediatek Singapore Pte. Ltd. Conditional binary tree block partitioning structure
US10212444B2 (en) 2016-01-15 2019-02-19 Qualcomm Incorporated Multi-type-tree framework for video coding
MX2021012481A (es) * 2016-03-16 2022-05-30 Hfi Innovation Inc Metodo y aparato de procesamiento de datos de video con tama?o restringido de bloque en codificacion de video.
MX2018014493A (es) * 2016-05-25 2019-08-12 Arris Entpr Llc Particionamiento binario, ternario, cuaternario para jvet.
CN107566848B (zh) 2016-06-30 2020-04-14 华为技术有限公司 编解码的方法及装置
KR102437742B1 (ko) * 2016-08-21 2022-08-29 엘지전자 주식회사 영상 부호화/복호화 방법 및 이를 위한 장치
US20200045322A1 (en) 2016-10-04 2020-02-06 Mediatek Inc. Method and apparatus for intra chroma coding in image and video coding
JP2018085660A (ja) * 2016-11-25 2018-05-31 キヤノン株式会社 画像符号化装置
EP3383043A1 (en) * 2017-03-27 2018-10-03 Thomson Licensing Methods and apparatus for picture encoding and decoding
CN208078737U (zh) * 2017-10-24 2018-11-09 佛山市顺德区美的电热电器制造有限公司 电磁感应式无线供电系统及其负载突变保护电路和分离式烹饪器具
CN117812258A (zh) * 2018-07-02 2024-04-02 Lg电子株式会社 图像解码设备、图像编码设备和发送设备
EP3804321A4 (en) * 2018-07-12 2021-08-04 Huawei Technologies Co., Ltd. PARTITIONING LIMIT BLOCKS IN VIDEO CODING

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070550A1 (ko) * 2016-10-10 2018-04-19 삼성전자 주식회사 픽처 외곽선의 부호화 단위를 부호화 또는 복호화하는 방법 및 장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Fuzheng Yang et al, CTB splitting on frame boundary for arbitrary resolution video, JCT-VC of ITU-T and ISO/IEC, JCTVC-C025(2010-10-01) *
Kiran Misra, et al. Description of SDR and HDR video coding technology proposal by Sharp and Foxconn, oint Video exploration Team(JVET), JVET-J0026r1, 2018-04-14, pp 1-70* *
Shih-Ta Hsiang, et al. CE1.2.0.10: CU partitioning along picture boundaries, Joint Video exploration Team(JVET), JVET-K0224-v1, 2018-07-03, pp. 1-3* *

Also Published As

Publication number Publication date
NZ772299A (en) 2022-12-23
US11750810B2 (en) 2023-09-05
EP3804321A1 (en) 2021-04-14
US20230019654A1 (en) 2023-01-19
CN113225564B (zh) 2022-11-11
AU2023202658A1 (en) 2023-05-18
EP3804321A4 (en) 2021-08-04
WO2020011024A1 (en) 2020-01-16
AU2023202658B2 (en) 2024-03-14
CA3105674A1 (en) 2020-01-16
JP2023024525A (ja) 2023-02-16
PH12021550060A1 (en) 2021-09-27
CN112806007A (zh) 2021-05-14
BR112021000318A2 (pt) 2021-04-06
MX2021000394A (es) 2021-05-12
JP7503120B2 (ja) 2024-06-19
US20210136372A1 (en) 2021-05-06
JP2021524707A (ja) 2021-09-13
US20240031571A1 (en) 2024-01-25
IL280108A (en) 2021-03-01
JP7193610B2 (ja) 2022-12-20
CL2021000075A1 (es) 2021-05-28
CN113225564A (zh) 2021-08-06
US11425375B2 (en) 2022-08-23
KR102502604B1 (ko) 2023-02-21
AU2019302396B2 (en) 2023-02-02
KR20230031976A (ko) 2023-03-07
AU2019302396A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US10477237B2 (en) Decoder side motion vector refinement in video coding
CN110622508B (zh) 视频压缩中的双向预测方法及装置
US10728548B2 (en) Processing reference samples used for intra-prediction of a picture block
US20190089952A1 (en) Bidirectional Weighted Intra Prediction
KR102660195B1 (ko) 루마 인트라 모드 시그널링
US20240031571A1 (en) Boundary block partitioning in video coding
KR20210125085A (ko) 비디오 코딩을 위한 변환 유닛 파티션 방법
WO2019072210A1 (en) RESTRICTION ON SUB-BLOCK SIZE DEDUCTION FOR AFFINE INTERPREDITION
RU2786746C2 (ru) Разделение граничных блоков при кодировании видео
JP7513693B2 (ja) ルマ・イントラ・モード・シグナリング

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant