KR20210023853A - Receiving device, and receiving method - Google Patents

Receiving device, and receiving method Download PDF

Info

Publication number
KR20210023853A
KR20210023853A KR1020207036124A KR20207036124A KR20210023853A KR 20210023853 A KR20210023853 A KR 20210023853A KR 1020207036124 A KR1020207036124 A KR 1020207036124A KR 20207036124 A KR20207036124 A KR 20207036124A KR 20210023853 A KR20210023853 A KR 20210023853A
Authority
KR
South Korea
Prior art keywords
data
header
unit
carrier
carriers
Prior art date
Application number
KR1020207036124A
Other languages
Korean (ko)
Inventor
유이치 히라야마
토모야 코지마
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210023853A publication Critical patent/KR20210023853A/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1647Subrate or multislot multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 기술은, 스트림을 처리하는 경우의 지터를 저감할 수 있도록 하는 수신 장치, 및 수신 방법에 관한 것이다. 복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 소정의 프레임의 구간의 시간에 의거하여, 메모리에 기록된 데이터를 판독하기 위한 클록을 제어하는 제어부를 구비하는 수신 장치가 제공된다. 본 기술은, 예를 들면, 디지털 유선 텔레비전 방송에 대응한 수신기에 적용할 수 있다.The present technology relates to a receiving apparatus and a receiving method capable of reducing jitter in processing a stream. When a divided variable length packet obtained by dividing a variable length packet is included as a transport stream transmitted for each of a plurality of carriers, data of the payload unit of the header unit and the payload unit constituting the divided variable length packet are sequentially stored in the memory. At the time of recording, there is provided a receiving apparatus including a control unit that controls a clock for reading data recorded in the memory based on the amount of data recorded in the period of the predetermined frame and the time of the period of the predetermined frame. The present technology can be applied, for example, to a receiver corresponding to digital cable television broadcasting.

Figure P1020207036124
Figure P1020207036124

Description

수신 장치, 및 수신 방법Receiving device, and receiving method

본 기술은, 수신 장치, 및 수신 방법에 관한 것으로, 특히, 스트림을 처리하는 경우의 지터를 저감할 수 있도록 한 수신 장치, 및 수신 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present technology relates to a reception device and a reception method, and in particular, to a reception device capable of reducing jitter in processing a stream, and a reception method.

1채널로 전송할 수 없는 대용량의 신호를 전송하기 위해, 기존의 전송 방식을 확장하여, 대용량의 신호를 분할하여 복수의 반송파로 전송하는 방식인 복수 반송파 전송 방식이 알려져 있다(예를 들면, 특허 문헌 1 참조).In order to transmit a large-capacity signal that cannot be transmitted through one channel, a multi-carrier transmission method, which is a method of transmitting a large-capacity signal by dividing a large-capacity signal by extending the existing transmission method, is known (e.g., Patent Document 1).

특허 문헌 1 : 국제공개 제2016/117283호Patent Document 1: International Publication No. 2016/117283

그런데, 복수 반송파 전송 방식에 대응하는 수신 장치에서는, 복수의 반송파마다의 스트림을 합성하여 출력하는데, 스트림을 처리하는 경우의 지터를 저감하는 것이 요구되고 있다.By the way, in a reception apparatus corresponding to the multi-carrier transmission method, streams for each of a plurality of carriers are synthesized and output, but it is required to reduce jitter in processing the stream.

본 기술은 이와 같은 상황을 감안하여 이루어진 것으로, 스트림을 처리하는 경우의 지터를 저감할 수 있도록 하는 것이다.The present technology has been made in consideration of such a situation, and it is possible to reduce jitter when processing a stream.

본 기술의 한 측면의 수신 장치는, 복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록을 제어하는 제어부를 구비하는 수신 장치이다.The receiving apparatus of one aspect of the present technology includes a header portion and a payload portion constituting the divided variable length packet when a divided variable length packet obtained by dividing a variable length packet is included as a transport stream transmitted for each of a plurality of carriers. In the case of sequentially writing the data of the payload unit to the memory, based on the amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame, for reading the data recorded in the memory It is a reception device including a control unit that controls a clock.

본 기술의 한 측면의 수신 방법은, 수신 장치가, 복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록을 제어하는 수신 방법이다.The receiving method according to one aspect of the present technology is a header unit constituting the divided variable-length packet when the receiving device includes a divided variable-length packet obtained by dividing a variable-length packet as a transport stream transmitted for each of a plurality of carriers. And the payload unit, when sequentially recording data of the payload unit into the memory, the data recorded in the memory based on the amount of data recorded in the period of the predetermined frame and the time of the period of the predetermined frame. It is a receiving method that controls the clock for reading the s.

본 기술의 한 측면의 수신 장치, 및 수신 방법에서는, 복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록이 제어된다.In the receiving apparatus and receiving method of one aspect of the present technology, when a divided variable-length packet obtained by dividing a variable-length packet is included as a transport stream transmitted for each of a plurality of carriers, a header part constituting the divided variable-length packet And the payload unit, when sequentially recording data of the payload unit into the memory, the data recorded in the memory based on the amount of data recorded in the period of the predetermined frame and the time of the period of the predetermined frame. The clock for reading is controlled.

본 기술의 한 측면의 수신 장치는, 독립한 장치라도 좋고, 하나의 장치를 구성하고 있는 내부 블록이라도 좋다.The receiving device according to one aspect of the present technology may be an independent device or may be an internal block constituting one device.

본 기술의 한 측면에 의하면, 스트림을 처리하는 경우의 지터를 저감할 수 있다.According to one aspect of the present technology, jitter in processing a stream can be reduced.

또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.In addition, the effect described herein is not necessarily limited, and any one of the effects described in the present disclosure may be used.

도 1은 본 기술을 적용한 전송 시스템의 한 실시의 형태의 구성을 도시하는 도면.
도 2는 다중 프레임의 구성의 예를 도시하는 도면.
도 3은 다중 프레임 헤더의 신텍스의 개요를 도시하는 도면.
도 4는 TLV 패킷과 분할 TLV 패킷의 구성의 예를 도시하는 도면.
도 5는 분할 TLV 패킷의 헤더부와 페이로드부의 구성의 예를 도시하는 도면.
도 6은 슈퍼프레임의 구성의 예를 도시하는 도면.
도 7은 현상태의 기능을 갖는 수신 장치의 복조 IC의 구성의 예를 도시하는 블록도.
도 8은 현상태의 기능으로 스트림을 처리하는 경우에 지터가 포함되는 원리를 모식적으로 도시하는 도면.
도 9는 반송파 사이의 지연을 모식적으로 도시하는 도면.
도 10은 신기능을 갖는 수신 장치의 구성의 예를 도시하는 블록도.
도 11은 헤더 제거·스무딩 기능에 대응한 복조 IC에서의 각 부분의 동작과 그 신호의 흐름을 도시하는 도면.
도 12는 반송파 대응 처리의 흐름을 설명하는 플로우 차트.
도 13은 TLV 변환 처리의 상세를 설명하는 플로우 차트.
도 14는 데이터 판독 클록 제어 처리의 흐름을 설명하는 플로우 차트.
도 15는 지연 대응 기능에 의한 데이터 판독 시작 타이밍의 설정의 예를 도시하는 도면.
도 16은 데이터 판독 시작 타이밍 제어 처리의 흐름을 설명하는 플로우 차트.
도 17은 지연 대응 기능에 대응한 복조 IC의 다른 구성의 예를 도시하는 블록도.
도 18은 컴퓨터의 구성례를 도시하는 도면.
1 is a diagram showing a configuration of an embodiment of a transmission system to which the present technology is applied.
Fig. 2 is a diagram showing an example of a configuration of a multi-frame.
Fig. 3 is a diagram showing an outline of the syntax of a multi-frame header.
4 is a diagram showing an example of a configuration of a TLV packet and a divided TLV packet.
5 is a diagram showing an example of a configuration of a header portion and a payload portion of a divided TLV packet.
6 is a diagram showing an example of a configuration of a superframe.
Fig. 7 is a block diagram showing an example of a configuration of a demodulation IC of a receiving device having a function in the current state.
Fig. 8 is a diagram schematically showing the principle of including jitter when processing a stream as a function of the current state.
Fig. 9 is a diagram schematically showing a delay between carriers.
Fig. 10 is a block diagram showing an example of the configuration of a reception device having a new function.
Fig. 11 is a diagram showing the operation of each part in the demodulation IC corresponding to the header removal and smoothing function and the flow of the signal.
Fig. 12 is a flow chart for explaining the flow of carrier correspondence processing.
13 is a flowchart for explaining details of TLV conversion processing.
Fig. 14 is a flow chart for explaining the flow of data readout clock control processing.
Fig. 15 is a diagram showing an example of setting the data read start timing by the delay correspondence function.
Fig. 16 is a flow chart for explaining the flow of data reading start timing control processing.
Fig. 17 is a block diagram showing an example of another configuration of a demodulation IC corresponding to a delay correspondence function.
18 is a diagram showing a configuration example of a computer.

이하, 도면을 참조하면서 본 기술의 실시의 형태에 관해 설명한다. 또한, 설명은 이하의 순서로 행함으로써 한다.Hereinafter, embodiments of the present technology will be described with reference to the drawings. In addition, explanation is made by performing the following procedure.

1. 본 기술의 실시의 형태1. Embodiments of the present technology

2. 변형례2. Modification

3. 컴퓨터의 구성3. Computer configuration

<1. 본 기술의 실시의 형태><1. Embodiment of the present technology>

(전송 시스템의 구성례)(Configuration example of transmission system)

도 1은, 본 기술을 적용한 전송 시스템의 한 실시의 형태의 구성을 도시하는 도면이다. 또한, 시스템이란, 복수의 장치가 논리적으로 집합한 것을 말한다.1 is a diagram showing a configuration of an embodiment of a transmission system to which the present technology is applied. In addition, a system refers to a logical aggregation of a plurality of devices.

도 1에서, 전송 시스템(1)은, 예를 들면, ISDB-C(Integrated Services Digital Broadcasting for Cable) 등의 디지털 유선 텔레비전 방송의 방송 방식에 대응하는 시스템이다.In Fig. 1, the transmission system 1 is a system corresponding to a broadcasting system of digital cable television broadcasting such as ISDB-C (Integrated Services Digital Broadcasting for Cable).

이 디지털 유선 텔레비전 방송(케이블 텔레비전)에서는, 복수 반송파 전송 방식이 채용되고, 송신측에서 1반송파의 전송 용량을 초과하는 스트림을 복수의 반송파를 이용하여 분할 전송함으로써, 수신측에서 복수의 반송파에 의해 분할 전송된 스트림이 합성된다. 또한, 복수 반송파 전송 방식에서는, 복수의 반송파마다, 예를 들면, 64QAM(Quadrature Amplitude Modulation)이나 256QAM 등의 변조 방식이 이용된다.In this digital cable television broadcasting (cable television), a multi-carrier transmission method is adopted, and the transmission side transmits a stream exceeding the transmission capacity of one carrier using a plurality of carriers. The dividedly transmitted stream is synthesized. In the multi-carrier transmission method, for each of the plurality of carriers, for example, a modulation method such as 64QAM (Quadrature Amplitude Modulation) or 256QAM is used.

전송 시스템(1)은, 송신 장치(10), 수신 장치(20), 및 CATV 전송로(30)로 구성된다. 또한, 도 1에서는, 설명을 간략화하기 위해, 1대(臺)의 수신 장치(20)를 도시하고 있는데, 실제로는, 케이블 텔레비전의 가입자댁마다 수신 장치(20)가 마련되어 있다.The transmission system 1 is composed of a transmission device 10, a reception device 20, and a CATV transmission path 30. In addition, in Fig. 1, one reception device 20 is shown in order to simplify the explanation, but in reality, a reception device 20 is provided for each subscriber's home of a cable TV.

송신 장치(10)는, 케이블 텔레비전 방송국에 마련되는 헤드 엔드이다.The transmission device 10 is a head end provided in a cable television broadcasting station.

송신 장치(10)는, 지상파 방송이나 위성 방송의 방송 신호를 수신해 그 프로그램 등의 콘텐츠의 스트림을 처리하고, CATV 전송로(30)를 통하여 수신 장치(20)에 송신(재송신)한다. 또한, 송신 장치(10)는, 재송신 외에, 예를 들면, 케이블 텔레비전 방송국이 자주(自主) 제작한 방송프로그램이나, 인터넷 등의 통신 회선을 통하여 수신한 방송프로그램 등의 콘텐츠의 스트림을, CATV 전송로(30)를 통하여 수신 장치(20)에 송신할 수 있다.The transmission device 10 receives a broadcast signal of terrestrial broadcasting or satellite broadcasting, processes a stream of contents such as the program, and transmits (retransmits) to the reception device 20 through the CATV transmission path 30. In addition to retransmission, the transmission device 10 transmits, for example, a stream of content such as a broadcast program independently produced by a cable television broadcasting station or a broadcast program received through a communication line such as the Internet, and transmits the CATV. It may be transmitted to the receiving device 20 through the furnace 30.

CATV 전송로(30)는, 예를 들면, 동축 케이블이나 광파이버 등의 전송 매체로 구성되고, 케이블 텔레비전 방송국의 헤드 엔드와 케이블 텔레비전의 가입자댁과의 사이를 유선에 의해 접속하고 있다.The CATV transmission path 30 is composed of, for example, a transmission medium such as a coaxial cable or an optical fiber, and connects the head end of a cable television broadcasting station and a subscriber's home of the cable television by wire.

수신 장치(20)는, 예를 들면, 케이블 텔레비전의 가입자댁에 설치되는 텔레비전 수상기나 세트 톱 박스(STB: Set Top Box) 등의 고정 수신기이다.The reception device 20 is, for example, a fixed receiver such as a television receiver installed in a subscriber's home of a cable television or a set top box (STB).

수신 장치(20)는, 송신 장치(10)로부터 CATV 전송로(30)를 통하여 송신되어 오는 방송 신호를 수신하여 콘텐츠의 스트림을 처리함으로써, 그 방송프로그램 등의 영상을 디스플레이에 표시함과 함께, 스피커로부터 영상에 동기한 음성을 출력한다. 이에 의해, 케이블 텔레비전의 가입자는, 방송프로그램 등의 콘텐츠를 시청할 수 있다.The reception device 20 receives a broadcast signal transmitted from the transmission device 10 through the CATV transmission path 30 and processes a stream of content, thereby displaying an image such as the broadcast program on the display, Outputs audio synchronized with the video from the speaker. Thereby, subscribers of cable television can view content such as broadcast programs.

여기서, 수신 장치(20)(의 수신 시스템)에서 처리되는 스트림으로서는, 예를 들면, 단일 TS 다중화 방식에 준거한 단일 트랜스포트 스트림(단일 TS), 복수 TS 다중화 방식에 준거한 복수 트랜스포트 스트림(복수 TS), 및 복수 반송파 전송 방식에 준거한 트랜스포트 스트림 등이 포함된다.Here, as the stream processed by the reception device 20 (reception system of), for example, a single transport stream (single TS) conforming to the single TS multiplexing method, and a plurality of transport streams conforming to the multiple TS multiplexing method ( A plurality of TS), and a transport stream conforming to the multi-carrier transmission method.

단일 TS는, 예를 들면, 통상의 방송용으로 이용된다. 한편으로, 복수 TS와 복수 반송파 전송 방식의 트랜스포트 스트림은, 예를 들면, 위성 방송의 콘텐츠를 케이블 텔레비전에서 재송신하는 경우에 이용된다.A single TS is used for normal broadcasting, for example. On the other hand, a transport stream of a plurality of TSs and a multi-carrier transmission system is used when, for example, satellite broadcast content is retransmitted by cable television.

또한, 위성 방송(BS 방송)으로서는, 고도 광대역 위성 디지털 방송(고도 BS 방송)의 운용이 시작되는데, 예를 들면, 복수 TS를, 통상의 BS 방송의 재송신에 이용하는 한편으로, 복수 반송파 전송 방식의 트랜스포트 스트림을, 4K·8K의 초고정밀도 텔레비전 방송의 서비스를 제공하는 고도 BS 방송의 재송신에 이용할 수 있다.In addition, as satellite broadcasting (BS broadcasting), operation of advanced broadband satellite digital broadcasting (high-level BS broadcasting) is started. For example, multiple TSs are used for retransmission of normal BS broadcasting, while a multi-carrier transmission method is used. The transport stream can be used for retransmission of advanced BS broadcasting that provides a 4K·8K ultra-high-precision television broadcasting service.

(다중 프레임의 구성)(Composition of multiple frames)

도 2는, 다중 프레임의 구성의 예를 도시하는 도면이다.2 is a diagram showing an example of a configuration of a multi-frame.

도 2에서, 복수 TS 등의 다중 프레임은, 다중 프레임 헤더에 할당되는 1슬롯과, 방송프로그램 A나 방송프로그램 B, 방송프로그램 C 등의 각 방송프로그램의 데이터에 할당되는 52슬롯과의 합계 53슬롯으로 1프레임이 구성된다. 이 다중 프레임은, TSMF(Transport Streams Multiplexing Frame)라고 칭해지고, 다중 프레임 헤더는, TSMF 헤더라고 칭해진다. 또한, 방송프로그램 A나 방송프로그램 B, 방송프로그램 C 등의 각 방송프로그램은, 다른 방송국의 채널의 방송프로그램이 된다.In FIG. 2, multiple frames such as a plurality of TSs are 53 slots in total, with one slot assigned to a multi-frame header and 52 slots assigned to data of each broadcast program such as broadcast program A, broadcast program B, and broadcast program C. 1 frame is composed of. This multiple frame is called TSMF (Transport Streams Multiplexing Frame), and the multiple frame header is called TSMF header. Further, each broadcast program such as broadcast program A, broadcast program B, or broadcast program C becomes a broadcast program of a channel of another broadcaster.

(TSMF 헤더의 개요)(Overview of TSMF header)

도 3은, 다중 프레임 헤더(TSMF 헤더)의 신텍스의 개요를 도시하는 도면이다.3 is a diagram showing an outline of the syntax of a multi-frame header (TSMF header).

TSMF 헤더는, 헤더 정보로서, 패킷 헤더, frame_sync, version_number, relative_stream_number_mode, frame_type, stream_status, stream_id/original_network_id, receive_status, reserved_for_future_use, emergency_indicator, relative_stream_number, 확장 정보, CRC의 필드를 포함한다. 이들의 필드에 의해, 헤더 정보의 파라미터가 지정된다.The TSMF header, as header information, includes fields of packet header, frame_sync, version_number, relative_stream_number_mode, frame_type, stream_status, stream_id/original_network_id, receive_status, reserved_for_future_use, emergency_indicator, relative_stream_number, extension information, and CRC. The parameters of the header information are designated by these fields.

패킷 헤더는, 동기 바이트, frame_PID, 및 연속성 지표를 포함한다. frame_sync는, TSMF의 동기 신호의 필드이다. version_number은, TSMF 헤더의 변경을 지시하기 위한 필드이다.The packet header includes a sync byte, frame_PID, and a continuity index. frame_sync is a field of a TSMF synchronization signal. The version_number is a field for indicating change of the TSMF header.

relative_stream_number_mode는, 슬롯 배치법을 구별하기 위한 필드이다. frame_type는, TSMF의 형식을 구별하기 위한 필드이다. stream_status는, 상대 스트림 번호에 대한 유효, 무효를 지시하기 위한 필드이다.The relative_stream_number_mode is a field for distinguishing a slot arrangement method. frame_type is a field for distinguishing the format of TSMF. stream_status is a field for indicating validity or invalidity of a corresponding stream number.

stream_id/original_network_id는, 식별자/상대 스트림 번호 대응 정보를 위한 필드이다. 또한, 이하, stream_id를, 스트림 식별자라고도 칭하고, original_network_id를, 네트워크 식별자라고도 칭한다. 또한, 스트림 식별자(stream_id)와 네트워크 식별자(original_network_id)를 통합하여, 식별 정보라고도 칭한다.stream_id/original_network_id is a field for identifier/relative stream number correspondence information. In addition, hereinafter, stream_id is also referred to as a stream identifier, and original_network_id is also referred to as a network identifier. In addition, the stream identifier (stream_id) and the network identifier (original_network_id) are collectively referred to as identification information.

receive_status는, 헤드 엔드로의 수신 정보를 나타내는 필드이다. reserved_for_future_use는, 장래의 확장을 위한 필드(미정의)이다. emergency_indicator은, 긴급 경보를 지시하기 위한 필드이다. relative_stream_number은, 상대 스트림 번호 대 슬롯 대응 정보를 위한 필드이다.receive_status is a field indicating received information to the head end. reserved_for_future_use is a field (undefined) for future expansion. emergency_indicator is a field for indicating an emergency alert. The relative_stream_number is a field for information about a relative stream number versus slot correspondence.

확장 정보는, TSMF 헤더의 헤더 정보를 확장하는 경우에, private_data를 이용하여 영역을 확장함으로써 배치된다. CRC는, 오류 검출용의 CRC(Cyclic Redundancy Check)값의 필드이다.When the header information of the TSMF header is extended, the extended information is arranged by expanding the area using private_data. The CRC is a field of a CRC (Cyclic Redundancy Check) value for error detection.

여기서, 확장 정보에는, 예를 들면 합성용의 정보가 정의된다. 확장 정보는, earthquake_early_warning, stream_type, group_id, number_of_carriers, carrier_sequence, number_of_frames, frame_position, field_for_extension의 필드를 포함한다.Here, in the extended information, information for synthesis is defined, for example. The extension information includes fields of earthquake_early_warning, stream_type, group_id, number_of_carriers, carrier_sequence, number_of_frames, frame_position, and field_for_extension.

earthquake_early_warning는, 지상파 디지털 방송의 지진동(地震動) 경보 정보를 위한 필드이다.earthquake_early_warning is a field for earthquake motion warning information of terrestrial digital broadcasting.

stream_type는, 스트림 종별을 지시하기 위한 필드이다. stream_type으로서는, "TS" 또는 "TLV"가 지정된다. 즉, TS 패킷을 포함하는 전송 스트림(TS)에 대해서는, "TS"가 지정되고, TLV 패킷(분할 TLV 패킷)을 포함하는 전송 스트림(TLV)에 대해서는, "TLV"가 지정된다.stream_type is a field for indicating stream type. As the stream_type, "TS" or "TLV" is designated. That is, "TS" is specified for a transport stream (TS) including TS packets, and "TLV" is specified for a transport stream (TLV) including TLV packets (divided TLV packets).

또한, 이하, stream_type을, 종별 정보라고도 칭한다. 또한, TS 패킷은, 고정 길이(예를 들면 188바이트)의 패킷이기 때문에, 고정 길이 패킷이라고도 칭한다. 한편으로, TLV 패킷은, 가변 길이의 패킷이기 때문에, 가변 길이 패킷이라고도 칭한다.In addition, hereinafter, stream_type is also referred to as type information. In addition, since the TS packet is a packet of a fixed length (for example, 188 bytes), it is also referred to as a fixed length packet. On the other hand, since the TLV packet is a variable length packet, it is also referred to as a variable length packet.

group_id는, 반송파군을 식별하기 위한 필드이다. number_of_carriers는, 반송파군을 구성하는 반송파의 총수를 지시하기 위한 필드이다. carrier_sequence는, 반송파의 복조 출력의 합성순을 지시하기 위한 필드이다.group_id is a field for identifying a carrier group. number_of_carriers is a field for indicating the total number of carriers constituting the carrier group. carrier_sequence is a field for indicating the order of synthesis of the demodulation output of the carrier.

number_of_frames는, 슈퍼프레임에 포함되는 프레임 수를 지시하기 위한 필드이다. frame_position은, 프레임 위치 정보를 위한 필드이다. field_for_extension은, 장래의 확장을 위한 필드(미정의)이다.number_of_frames is a field for indicating the number of frames included in a superframe. frame_position is a field for frame position information. field_for_extension is a field (undefined) for future extension.

(TLV와 분할 TLV의 구성)(Composition of TLV and Split TLV)

도 4는, TLV 패킷과 분할 TLV 패킷의 구성의 예를 도시하는 도면이다.4 is a diagram showing an example of a configuration of a TLV packet and a divided TLV packet.

여기서, 디지털 유선 텔레비전 방송의 방송 방식(예를 들면, ISDB-C 등)에서, 복조하여 출력되는 것이, TS 형식의 신호(TS 신호)임에 대해, 고도 BS 방송 등의 방송 방식에서는, TLV(Type Length Value) 형식의 신호(TLV 신호)가 된다. 그 때문에, 고도 BS 방송 등의 방송 방식에서의 TLV 신호를, ISDB-C 등의 방송 방식으로 반송(전송)하기 위해서는, TS 형식의 신호로 변환할 필요가 있다.Here, in the broadcasting system of digital cable television broadcasting (for example, ISDB-C, etc.), the demodulated and output is a TS format signal (TS signal), whereas in a broadcasting system such as advanced BS broadcasting, TLV ( Type Length Value) type signal (TLV signal). Therefore, in order to carry (transmit) a TLV signal in a broadcasting system such as advanced BS broadcasting by a broadcasting system such as ISDB-C, it is necessary to convert it into a TS format signal.

즉, TLV 패킷을 분할하고, 그 분할 TLV 패킷으로서, 가변의 TLV 벡터를 188바이트의 고정 길이 형식으로 변환하다. 또한, TS 패킷은, 188바이트이고, 다중 프레임(TSMF)의 슬롯도 TS 패킷과 같은 크기의 188바이트로 구성된다.That is, the TLV packet is divided and, as the divided TLV packet, a variable TLV vector is converted into a fixed length format of 188 bytes. In addition, the TS packet is 188 bytes, and the multiple frame (TSMF) slot is also composed of 188 bytes of the same size as the TS packet.

구체적으로는, 도 4에서, 예를 들면, TLV 패킷(P1)과 TLV 패킷(P2)이 연속해서 있는 경우에, TLV 패킷(P1)을 185바이트 단위로 3분할하고, 분할 TLV 패킷(DP1, DP2, DP3)의 페이로드부에 각각 격납한다. 분할 TLV 패킷(DP)은, 페이로드부가 185바이트가 되고, 3바이트의 분할 TLV 패킷 헤더가 부가된다. 즉, 분할 TLV 패킷은, 헤더부의 3바이트와, 페이로드부의 185바이트로, 합계 188바이트가 된다.Specifically, in FIG. 4, for example, when the TLV packet P1 and the TLV packet P2 are consecutive, the TLV packet P1 is divided into three by 185 bytes, and the divided TLV packet DP1, It is stored in the payload part of DP2, DP3), respectively. In the divided TLV packet (DP), the payload portion becomes 185 bytes, and a 3-byte divided TLV packet header is added. In other words, the divided TLV packet is 3 bytes in the header part and 185 bytes in the payload part, which is a total of 188 bytes.

도 4의 예에서는, TLV 패킷(P1)의 일부(185바이트 부분의 신호)를 순차적으로, 분할 TLV 패킷(DP1, DP2)의 페이로드부에 각각 격납하고, 그 나머지 일부(185바이트 미만의 신호)를 분할 TLV 패킷(DP3)의 페이로드부에 격납하고 있다. 즉, 분할 TLV 패킷(DP3)의 페이로드부에는, TLV 패킷(P1)의 나머지 일부(185바이트 미만의 신호)와, 그것에 계속된 TLV 패킷(P2)의 일부(185바이트 미만의 신호)가 격납되고, 합계로 185바이트가 된다.In the example of FIG. 4, a part of the TLV packet P1 (a signal of an 185 byte part) is sequentially stored in the payload part of the divided TLV packets DP1 and DP2, and the remaining part (signal of less than 185 bytes) is stored. ) Is stored in the payload portion of the divided TLV packet DP3. That is, in the payload part of the divided TLV packet DP3, the remaining part of the TLV packet P1 (signal of less than 185 bytes) and a part of the TLV packet P2 following it (signal of less than 185 bytes) are stored. And 185 bytes in total.

또한, 도 5는, 분할 TLV 패킷의 헤더부와 페이로드부의 구성의 예를 도시하고 있다. 분할 TLV 패킷에서, 3바이트의 분할 TLV 패킷 헤더는, 동기 바이트, 트랜스포트 에러 인디케이터, TLV 패킷 시작 인디케이터, 및 PID를 포함한다.In addition, FIG. 5 shows an example of the configuration of a header portion and a payload portion of a divided TLV packet. In a divided TLV packet, a 3-byte divided TLV packet header includes a sync byte, a transport error indicator, a TLV packet start indicator, and a PID.

동기 바이트는, "0x47"이 된다. 트랜스포트 에러 인디케이터는, 분할 TLV 패킷 내의 비트 에러의 유무를 나타내는 플래그가 지정된다.The synchronization byte becomes "0x47". As the transport error indicator, a flag indicating the presence or absence of a bit error in the divided TLV packet is designated.

TLV 패킷 시작 인디케이터, 분할 TLV 패킷의 페이로드부에 TLV 패킷의 선두가 포함되는지의 여부를 나타내는 플래그가 지정된다. 예를 들면, 분할 TLV 패킷에서, 분할 TLV 패킷 헤더의 TLV 패킷 시작 인디케이터가 "1"이 될 때, 그 페이로드부에 TLV 패킷의 선두가 포함되어 있는 것을 나타낸다.A flag indicating whether the head of the TLV packet is included in the TLV packet start indicator and the payload portion of the divided TLV packet is designated. For example, in a divided TLV packet, when the TLV packet start indicator of the divided TLV packet header is "1", it indicates that the head of the TLV packet is included in the payload part.

또한, 이 TLV 패킷 시작 인디케이터가 "1"이 될 때, 도 5의 A에 도시하는 바와 같이, 그 페이로드부의 선두 1바이트에, 선두 TLV 지시가 설정된다. 예를 들면, 선두 TLV 지시의 값에 1을 가한 값이, 선두 TLV 지시에 계속된 분할 TLV 패킷의 페이로드에서의 선두의 TLV 패킷의 시작 위치까지의 바이트 수를 나타낸다. 또한, TLV 패킷 시작 인디케이터가 "0"이 될 때에는, 도 5의 B에 도시하는 바와 같이, 선두 TLV 지시를 삽입하지 않게 된다.Further, when this TLV packet start indicator becomes "1", as shown in Fig. 5A, a head TLV instruction is set in the head 1 byte of the payload portion. For example, a value obtained by adding 1 to the value of the first TLV indication indicates the number of bytes up to the start position of the first TLV packet in the payload of the divided TLV packet following the first TLV indication. In addition, when the TLV packet start indicator becomes "0", as shown in FIG. 5B, the head TLV indication is not inserted.

이와 같이, 분할 TLV 패킷 헤더의 TLV 패킷 시작 인디케이터가 "1"이 될 때, 그 분할 TLV 패킷의 페이로드부에, TLV 패킷의 선두가 포함되고, 1바이트의 선두 TLV 지시가 삽입되기 때문에, 그곳에 격납되는 데이터는, 184바이트가 된다(도 5의 A). 한편으로, 분할 TLV 패킷 헤더의 TLV 패킷 시작 인디케이터가 "0"이 될 때, 그 분할 TLV 패킷의 페이로드부에, TLV 패킷의 선두는 포함되지 않고, 선두 TLV 지시가 삽입되지 않기 때문에, 그곳에 격납된 데이터는, 185바이트가 된다(도 5의 B).As described above, when the TLV packet start indicator of the split TLV packet header becomes "1", the head of the TLV packet is included in the payload part of the split TLV packet, and the first TLV indication of 1 byte is inserted therein. The stored data is 184 bytes (Fig. 5A). On the other hand, when the TLV packet start indicator of the divided TLV packet header becomes "0", the head of the TLV packet is not included in the payload part of the divided TLV packet, and the head TLV indication is not inserted, so that it is stored there. The resulting data becomes 185 bytes (FIG. 5B).

PID는, 페이로드부의 데이터가, TLV 데이터인 것을 식별하기 위해 사용된다. 그 값은, "0x002D"라고 정해진다.The PID is used to identify that the data of the payload portion is TLV data. The value is determined as "0x002D".

복수 반송파 전송 방식에서는, 도 2와 같은 다중 프레임(TSMF 헤더)을 이용하는 형식과, 도 4에 도시한 분할 TLV 패킷을 이용하여 합성이 행해진다. 그때에, 분할 TLV 패킷화된 TLV 신호(TLV 스트림)에 대해 TSMF 헤더(도 3)를 부가함으로써, 다중 프레임 구성의 트랜스포트 스트림으로서 처리하는 것이 가능해진다.In the multi-carrier transmission method, synthesis is performed using a format using multiple frames (TSMF header) as shown in Fig. 2 and a divided TLV packet shown in Fig. 4. At that time, by adding a TSMF header (FIG. 3) to a TLV signal (TLV stream) formed into a divided TLV packet, it becomes possible to process as a transport stream having a multi-frame configuration.

또한, 복수 반송파 전송 방식에서는, 복수의 다중 프레임(TSMF)으로 구성되는 프레임으로서, 슈퍼프레임이 정의된다. 여기서, 복수 반송파 전송 방식에서, 예를 들면 64QAM과 256QAM인 변조 방식을 사용한 경우에는, 그 전송 속도는, 64QAM에서 31.644Mbps, 256QAM에서 42.192Mbps이고, 64QAM과 256QAM은, 3:4의 관계가 된다.In addition, in the multi-carrier transmission method, a superframe is defined as a frame composed of a plurality of multiple frames (TSMF). Here, in the multi-carrier transmission method, when, for example, a modulation method of 64QAM and 256QAM is used, the transmission rate is 31.644 Mbps for 64QAM and 42.192 Mbps for 256QAM, and 64QAM and 256QAM have a 3:4 relationship. .

이 관계로부터, 도 6에 도시하는 바와 같이, 64QAM의 반송파에서는, 다중 프레임의 53슬롯을 3세트로, 1슈퍼프레임으로 하는 한편으로, 256QAM의 반송파에서는, 다중 프레임의 53슬롯을 4세트로, 1슈퍼프레임으로 한다. 또한, 도 6에 도시하는 바와 같이, 서브프레임으로서, 64QAM의 반송파에서는, 3슬롯으로 1서브프레임으로 하는 한편으로, 256QAM의 반송파에서는, 4슬롯으로 1서브프레임으로 한다.From this relationship, as shown in Fig. 6, in a 64QAM carrier, 53 slots of a multi-frame are set to 3 sets and 1 superframe, while in a carrier of 256QAM, 53 slots of a multi-frame are set to 4 sets, 1 Make it a super frame. In addition, as shown in Fig. 6, as a subframe, for a 64QAM carrier, three slots are used as one subframe, while for a 256QAM carrier, four slots are used as one subframe.

또한, 수신 장치(20)에서, 합성은 서브프레임 단위로 행해지고, 반송파 순서의 번호가 작은 것으로부터 차례로 합성된다(도 6의 「합성 후」). 단, 1서브프레임의 4회째만은, 256QAM의 반송파만으로의 합성이 행해진다.In addition, in the reception device 20, the synthesis is performed in units of subframes, and sequentially synthesized from those with a small number of the carrier order ("after synthesis" in Fig. 6). However, only the 4th time of the 1st subframe is synthesized with only 256QAM carriers.

(현상태(現狀)의 기능의 예)(Example of the function of the current state)

여기서, 본 기술을 적용한 신기능과의 비교를 위해, 도 7 내지 도 9를 참조하여, 현상태의 기능을 갖는 수신 장치(20)(의 복조 IC(902))의 구성과 동작을 설명한다.Here, for comparison with a new function to which the present technology is applied, the configuration and operation of the reception device 20 (the demodulation IC 902) having the current function will be described with reference to FIGS. 7 to 9.

도 7은, 현상태의 기능을 갖는 수신 장치(20)의 복조 IC(902)의 구성의 예를 도시하는 블록도이다.7 is a block diagram showing an example of the configuration of the demodulation IC 902 of the reception device 20 having the function of the current state.

도 7에서, 현상태의 기능을 갖는 수신 장치(20)의 복조 IC(902)는, 제어부(910), TSMF 처리부(911-1 내지 911-4), 합성부(912), 메모리(913), TLV 변환부(914), 및 메모리(915)를 포함한다.In FIG. 7, the demodulation IC 902 of the reception device 20 having a function as the current state includes a control unit 910, TSMF processing units 911-1 to 911-4, a synthesis unit 912, a memory 913, and A TLV conversion unit 914 and a memory 915 are included.

제어부(910)는, 복조 IC(902)의 각 부분의 동작을 제어한다.The control unit 910 controls the operation of each part of the demodulation IC 902.

TSMF 처리부(911-1 내지 911-4)는, 내부의 복조부 또는 외부의 복조 IC로부터의 전송 스트림에 대한 TSMF 처리를 시행하고, 대상의 전송 스트림을, 합성부(912)에 각각 공급한다. 또한, TSMF 처리부(911-1 내지 911-4)는, TSMF 헤더의 헤더 정보를, 제어부(910)에 공급한다.The TSMF processing units 911-1 to 911-4 perform TSMF processing on the transport stream from the internal demodulation unit or the external demodulation IC, and supply the target transport streams to the synthesis unit 912, respectively. Further, the TSMF processing units 911-1 to 911-4 supply the header information of the TSMF header to the control unit 910.

합성부(912)는, TSMF 처리부(911-1 내지 911-4)로부터의 전송 스트림을 합성하는 합성 처리를 시행하고, 그 결과 얻어지는 데이터를 메모리(913)에 기록한다.The synthesizing unit 912 performs synthesizing processing for synthesizing the transport streams from the TSMF processing units 911-1 to 911-4, and records the resultant data in the memory 913.

TLV 변환부(914)는, 메모리(913)로부터 데이터를 판독하여 TLV 변환 처리를 행하고, 그 결과 얻어지는 데이터를 메모리(915)에 기록한다. 메모리(915)에 기록된 데이터는 판독되어, 후단의 처리부(예를 들면 시스템 온 칩)에 출력된다.The TLV conversion unit 914 reads data from the memory 913, performs TLV conversion processing, and writes the data obtained as a result to the memory 915. The data recorded in the memory 915 is read and output to a processing unit (for example, a system-on-chip) at a later stage.

(지터의 문제)(Jitter's problem)

여기서, 도 8은, 현상태의 기능으로 스트림을 처리하는 경우에 지터가 포함되는 원리를 모식적으로 도시하고 있다.Here, FIG. 8 schematically shows the principle of including jitter when processing a stream as a function of the current state.

또한, 도 8의 각 데이터(신호)에 대해 부착된 「A」 내지 「E」의 기호는, 상술한 도 7의 복조 IC(902)에서의 데이터(신호)의 흐름을 나타내는 화살표에 부착된 「A」내지 「E」의 기호에 대응하여 있고, 도 8의 설명에서는, 이들의 데이터(신호)와 그 흐름을 관련지으면서 설명한다.In addition, the symbols "A" to "E" attached to each data (signal) in Fig. 8 are attached to an arrow indicating the flow of data (signal) in the demodulation IC 902 of Fig. 7 described above. They correspond to the symbols of A" to "E", and in the description of Fig. 8, these data (signals) and the flow are described in association with each other.

도 8의 A는, 64QAM의 반송파의 신호를 나타내고 있고, 이 전송 스트림이 TSMF 처리부(911-1)에 입력된다(도 7의 화살표 A). 또한, 도 8의 B는, 64QAM의 반송파의 신호를 나타내고 있고, 이 전송 스트림이 TSMF 처리부(911-2)에 입력된다(도 7의 화살표 B). 이들의 전송 스트림에는, 분할 TLV 패킷이 포함된다.Fig. 8A shows a signal of a 64QAM carrier wave, and this transport stream is input to the TSMF processing unit 911-1 (arrow A in Fig. 7). Further, Fig. 8B shows a signal of a 64QAM carrier wave, and this transport stream is input to the TSMF processing unit 911-2 (arrow B in Fig. 7). These transport streams contain divided TLV packets.

TSMF 처리부(911-1) 및 TSMF 처리부(911-2)에 각각 입력된 전송 스트림은, 합성부(912)에 의해 합성되고, 메모리(913)에 기록된다(S1). 그리고, 메모리(913)에 기록된 데이터는, TLV 변환부(914)에 의해 판독되는데, 그때에, 소정의 클록에 따라, 데이터의 판독이 행해짐으로써, 스무딩이 실현된다(S1). 여기서, 스무딩이란, 메모리에 기록된 데이터를 일정한 레이트로 판독하여 연속해서 출력하는 기능이다.Transport streams input to the TSMF processing unit 911-1 and TSMF processing unit 911-2, respectively, are synthesized by the synthesis unit 912 and recorded in the memory 913 (S1). Then, the data recorded in the memory 913 is read by the TLV conversion unit 914. At that time, the data is read in accordance with a predetermined clock, whereby smoothing is realized (S1). Here, smoothing is a function of reading data recorded in the memory at a constant rate and continuously outputting it.

도 8의 C는, 메모리(913)로부터 판독되는 데이터(DATA)를 나타내고 있고, 이 분할 TLV 패킷(의 데이터)이 TLV 변환부(914)에 입력된다(도 7의 화살표 C). 그리고, 분할 TLV 패킷의 헤더부의 데이터(DATA)의 VALID 신호가 Low 레벨이 되어, 헤더부가 무효가 된다(S2).Fig. 8C shows data DATA read out from the memory 913, and this divided TLV packet (data of) is input to the TLV conversion unit 914 (arrow C in Fig. 7). Then, the VALID signal of the data (DATA) in the header portion of the divided TLV packet is at a low level, and the header portion is invalid (S2).

도 8의 D는, TLV 변환부(914)로부터 출력된 데이터(DATA)를 나타내고 있고, 이분할 TLV 패킷(헤더부가 무효가 된 분할 TLV 패킷의 데이터)이, 메모리(915)에 기록된다(도 7의 화살표 D).8D shows data DATA output from the TLV conversion unit 914, and a two-division TLV packet (data of a divided TLV packet in which the header portion is invalid) is recorded in the memory 915 (Fig. Arrow at 7 D).

그리고, 메모리(915)에 기록된 데이터는 판독되어, 후단의 처리부(예를 들면 시스템 온 칩)에 출력되는데, 그때에, 소정의 클록에 응하여, 데이터의 판독이 행해짐으로써, 스무딩이 실현된다(S3). 도 8의 E는, 메모리(915)로부터 판독된 데이터(DATA)를 나타내고 있다(도 7의 화살표 E).Then, the data recorded in the memory 915 is read and output to a processing unit (e.g., system-on-chip) at a later stage. At that time, smoothing is realized by reading the data in response to a predetermined clock ( S3). 8E shows data DATA read out from the memory 915 (arrow E in FIG. 7).

이와 같이, 현상태의 기능에 의해, 분할 TLV 패킷을 합성하여 스무딩을 행하면, TLV 변환을 행하는 때에 다시 스무딩을 행할 필요가 있다. 구체적으로는, 도 8의 예에서는, S1의 「합성&스무딩」과 S3의 「스무딩」으로, 2회의 스무딩을 행하고 있는데, 본래의 TLV 패킷에 비하여 지터가 포함되어 버린다는 말한 문제가 있다.In this way, if the divided TLV packets are synthesized and smoothed by the current function, smoothing needs to be performed again when TLV conversion is performed. Specifically, in the example of Fig. 8, two smoothing is performed with "synthesis & smoothing" of S1 and "smoothing" of S3, but there is a problem that jitter is included compared to the original TLV packet.

즉, 도 8의 D에 나타냈던 VALID 신호의 구간에서, 그 데이터(DATA)가 항상 184바이트 또는 항상 185바이트인 경우에는, 현상태의 기능이라도 출력 레이트를 계산할 수 있기 때문에 스무딩을 행하는 것이 가능해지지만, 상술한 바와 같이, 분할 TLV 패킷의 페이로드부에 격납된 데이터를 메모리에 기록할 때에는, 그 데이터가 184바이트가 되는 경우(도 5의 A)와, 185바이트가 되는 경우(도 5의 B)가 존재한다.That is, in the section of the VALID signal shown in Fig. 8D, when the data DATA is always 184 bytes or always 185 bytes, smoothing can be performed because the output rate can be calculated even with the current function. As described above, when data stored in the payload portion of the divided TLV packet is recorded in the memory, the data becomes 184 bytes (FIG. 5A) and 185 bytes (FIG. 5B). Exists.

그리고, 이와 같은 184바이트와 185바이트의 바이트 수가 다른 데이터가 랜덤하게 섞임으로써, 지터가 일어나게 되는데, 그 경우에 현상태의 기능으로는 대처할 수가 없다. 그 때문에, 메모리에 기록한 페이로드부의 데이터로서, 184바이트와 185바이트의 데이터가 섞여진 경우에 있어서의 지터의 문제에 대해, 어떤 구성으로 하면, 최저량의 메모리로 스무딩을 행할 수가 있는지가 요구된다.Also, jitter occurs because data with different numbers of bytes of 184 bytes and 185 bytes are randomly mixed, and in that case, the current function cannot cope with it. Therefore, for the jitter problem in the case where 184 bytes and 185 bytes of data are mixed as the payload data recorded in the memory, it is required what configuration allows smoothing to be performed with the lowest amount of memory. .

(지연 대응의 문제)(The problem of delayed response)

또한, 복수 반송파 전송 방식에서는, 반송파의 순서(carrier_sequence)와, 프레임 위치 정보(frame_position)에 의해, 다중 프레임(TSMF)의 배치순을 지정하기 때문에, 송신측의 처리와 수신측의 처리에서 반송파 사이의 프레임의 위상이 정돈되어 있는 것이 전제가 되다. 그 때문에, 전송에서 반송파마다 전송 지연 시간이 다른 경우에는, 수신측의 처리에서 반송파 사이의 위상을 정돈할 필요가 있다.In addition, in the multi-carrier transmission method, the order of arrangement of multiple frames (TSMF) is designated by the order of carriers (carrier_sequence) and frame position information (frame_position). It is a premise that the phase of the frame of is in order. Therefore, when the transmission delay time is different for each carrier in transmission, it is necessary to adjust the phase between the carriers in the processing on the receiving side.

여기서, 반송파 사이의 전반 지연 시간차가 큰 경우에는, 수신측의 처리에서 송출시에 의도한 슈퍼프레임의 선두 위치를 검색하는 것이 곤란해진다. 그 때문에, 예를 들면, 일반 사단법인 일본 케이블 연구실에 의해 책정된 트랜스 모듈레이션 운용 사양(JLabs SPEC-034)에서는, 수신시에 있어서의 슈퍼프레임의 위상차 범위를 정하고, 수신 장치(20)까지의 전송 구간에서 이 범위를 만족하도록 전반 지연차를 흡수 또는 제어하는 것으로 하고 있다.Here, when the propagation delay time difference between carriers is large, it becomes difficult to search for the head position of the intended superframe at the time of transmission in the processing on the receiving side. Therefore, for example, in the trans-modulation operation specification (JLabs SPEC-034) formulated by the Japanese cable laboratory, a range of phase difference of the superframe at the time of reception is determined, and transmission to the receiving device 20 It is assumed that the propagation delay difference is absorbed or controlled so as to satisfy this range in the section.

여기서는, 어느 시간의 슈퍼프레임의 위상 맞춤에 있어서, 당해 슈퍼프레임의 전후의 슈퍼프레임과 다른 반송파의 슈퍼프레임의 도달 시간차로 동일 위상인지의 여부를 판단한다. 그 때문에, 도착 시간차는, 1슈퍼프레임의 1/2 미만일 것이 필요하다. 이 1/2 미만의 구간에 슈퍼프레임의 선두의 프레임이 포함되어 있을 필요가 있기 때문에, 예를 들면, 상술한 운용 사양(JLabs SPEC-034)에서는, 도 9에 도시하는 바와 같이, 64QAM의 1/3 슈퍼프레임분을 공제한 1/6 미만을, 위상차 범위로 하고 있다.Here, in the phase alignment of the superframe at a certain time, it is determined whether or not the superframe is in the same phase by the difference in arrival time between the superframe before and after the superframe and the superframe of another carrier. Therefore, the difference in arrival time needs to be less than 1/2 of one super frame. Since the frame at the head of the superframe needs to be included in the section less than 1/2, for example, in the above-described operation specification (JLabs SPEC-034), as shown in FIG. 9, 1 of 64QAM The phase difference range is less than 1/6 after subtracting the /3 super frame.

즉, 도 9에서, 각 반송파#1∼#3이 다른 전송로를 경유하는 경우 등에, 반송파 사이의 지연이 커질 가능성이 있고, 각 반송파#1∼#3이 1/2 슈퍼프레임 이상 벗어나 버리면, 프레임의 선두를 검출할 수 없게 되고, 합성할 수 없다. 그래서, 예를 들면, 상술한 운용 사양(JLabs SPEC-034)에서 규정되는 바와 같이, 수신측에서, 1/6 슈퍼프레임 지연까지 대응할 필요가 있다.That is, in Fig. 9, when each carrier #1 to #3 passes through a different transmission path, there is a possibility that the delay between the carriers increases, and if each of the carriers #1 to #3 deviates by 1/2 superframe or more, The head of the frame cannot be detected and cannot be synthesized. Therefore, for example, as specified in the above-described operation specification (JLabs SPEC-034), it is necessary to cope with a delay of 1/6 superframe on the receiving side.

이상과 같이, 현상태의 기능이라면, 첫 번째로, 분할 TLV 패킷을 합성하여 스무딩을 함으로써 TLV 패킷의 변환시에 재차 스무딩이 필요하게 되어 지터가 증가한다는 문제와, 두 번째로, 각 반송파는 지연되는 경우가 있어 각 반송파를 동기할 필요가 있고, 수신측에서 소정의 지연에 대응(예를 들면, 운용 사양에 의해 수신측에서 1/6 슈퍼프레임 지연까지 대응)할 필요가 있는데, 그와 같은 지연에 충분히 대응하지 않는 다는 문제가 있다.As described above, if it is a function as it is, firstly, by synthesizing and smoothing divided TLV packets, the problem that jitter is increased due to the need for re-smoothing when transforming the TLV packet, and secondly, when each carrier is delayed. Therefore, it is necessary to synchronize each carrier, and it is necessary to respond to a predetermined delay at the receiving side (e.g., corresponding to a 1/6 superframe delay at the receiving side according to the operating specification). There is a problem of not responding sufficiently.

이와 같은 문제를 감안하여, 본 기술을 적용한 신기능에서는, 복수 반송파에 대응하는 스트림을 처리하는 경우의 지터를 저감할 수 있도록 한다. 또한, 본 기술을 적용한 신기능에서는, 각 반송파는 지연된 경우에 수신측에서 소정의 지연에 대응(예를 들면 운용 사양에 의해 수신측에서 요구되는 지연에 대응)할 수 있도록 한다. 이하, 신기능을 갖는 수신 장치(20)의 구성과 동작을 설명한다.In view of such a problem, the new function to which the present technology is applied makes it possible to reduce jitter when processing streams corresponding to multiple carriers. In addition, in the new function to which the present technology is applied, when each carrier is delayed, it is possible to cope with a predetermined delay at the receiving side (for example, corresponding to a delay required by the receiving side according to an operation specification). Hereinafter, the configuration and operation of the receiving device 20 having a new function will be described.

(신기능의 수신 장치의 구성)(Configuration of new function receiving device)

도 10은, 신기능을 갖는 수신 장치(20)의 구성의 예를 도시하는 블록도이다.10 is a block diagram showing an example of the configuration of the reception device 20 having a new function.

도 10에서, 신기능을 갖는 수신 장치(20)는, 튜너(201-1 내지 201-4), 복조 IC(202-1 내지 202-4), 및 시스템 온 칩(203)을 포함하여 구성된다.In Fig. 10, the receiving device 20 having a new function includes tuners 201-1 to 201-4, demodulation ICs 202-1 to 202-4, and a system-on-chip 203.

튜너(201-1)는, 송신 장치(10)로부터 송신되어 오는 방송 신호를 수신하여 필요한 처리를 시행하고, 그 결과 얻어지는 수신 신호(반송파#1의 신호)를, 복조 IC(202-1)에 공급한다. 튜너(201-2 내지 201-4)는, 튜너(201-1)와 마찬가지로, 방송 신호에 대해 필요한 처리를 시행하고, 그 결과 얻어지는 수신 신호(반송파#2∼#4의 신호)를, 복조 IC(202-2 내지 202-4)에 각각 공급한다.The tuner 201-1 receives the broadcast signal transmitted from the transmission device 10, performs necessary processing, and transmits the resulting received signal (carrier #1 signal) to the demodulation IC 202-1. Supply. Like the tuner 201-1, the tuners 201-2 to 201-4 perform necessary processing on the broadcast signal, and receive the received signals (carriers #2 to #4 signals) obtained as a result of the demodulation IC. Supply to (202-2 to 202-4) respectively.

복조 IC(202-2)는, 튜너(201-2)로부터 공급되는 수신 신호(반송파#2의 신호)에 대해 복조 처리(예를 들면 64QAM이나 256QAM 등의 복조)를 시행하고, 그 결과 얻어지는 전송 스트림을, 복조 IC(202-1)에 공급한다. 복조 IC(202-3) 및 복조 IC(202-4)는, 복조 IC(202-2)와 마찬가지로, 수신 신호(반송파#3, #4의 신호)에 대해 복조 처리를 시행하고, 그 결과 얻어지는 전송 스트림을, 복조 IC(202-1)에 공급한다.The demodulation IC 202-2 performs demodulation processing (for example, demodulation such as 64QAM or 256QAM) on the received signal (carrier #2 signal) supplied from the tuner 201-2, and the resulting transmission The stream is supplied to the demodulation IC 202-1. Like the demodulation IC 202-2, the demodulation IC 202-3 and the demodulation IC 202-4 perform demodulation processing on the received signal (carrier #3, #4 signal), and the resultant The transport stream is supplied to the demodulation IC 202-1.

복조 IC(202-1)는, 제어부(210), 복조부(211), TSMF 처리부(212-1 내지 212-4), TLV 변환부(213-1 내지 213-4), 메모리(214-1 내지 214-4), 및 셀렉터(215)로 구성된다. 복조 IC(202-1)에는, 튜너(201-1)로부터의 수신 신호와, 복조 IC(202-2 내지 202-4)로부터의 전송 스트림이 입력된다.The demodulation IC 202-1 includes a control unit 210, a demodulation unit 211, a TSMF processing unit 212-1 to 212-4, a TLV conversion unit 213-1 to 213-4, and a memory 214-1. To 214-4), and a selector 215. A received signal from the tuner 201-1 and a transport stream from the demodulation ICs 202-2 to 202-4 are input to the demodulation IC 202-1.

제어부(210)는, 복조 IC(202-1)의 각 부분의 동작을 제어한다. 예를 들면, 제어부(210)는, 마이크로 컨트롤러 등의 프로세서 등으로 구성된다.The control unit 210 controls the operation of each part of the demodulation IC 202-1. For example, the control unit 210 is configured with a processor such as a microcontroller.

복조부(211)는, 튜너(201-1)로부터의 수신 신호(반송파#1의 신호)에 대해 복조 처리(예를 들면 64QAM이나 256QAM 등의 복조)를 행하고, 그 결과 얻어지는 전송 스트림을, TSMF 처리부(212-1)에 공급한다.The demodulation unit 211 performs demodulation processing (for example, demodulation such as 64QAM or 256QAM) on the received signal (carrier #1 signal) from the tuner 201-1, and transmits the resulting transport stream to TSMF. It is supplied to the processing unit 212-1.

TSMF 처리부(212-1)는, 복조부(211)로부터 공급되는 전송 스트림에 대해, TSMF 패킷에 관한 TSMF 처리를 시행한다. 이 TSMF 처리에서는, 예를 들면, 수신 신호(반송파#1의 신호)로부터 추출된 전송 스트림으로부터 TSMF 패킷(의 TSMF 헤더)을 검출하거나, 또는 TSMF 헤더의 헤더 정보(확장 정보)를 추출하거나 하는 처리 등이 행해진다.The TSMF processing unit 212-1 performs TSMF processing on TSMF packets on the transport stream supplied from the demodulation unit 211. In this TSMF processing, for example, a TSMF packet (TSMF header) is detected from a transport stream extracted from a received signal (carrier #1 signal), or header information (extended information) of the TSMF header is extracted. Etc. are done.

TSMF 처리부(212-1)는, 추출한 TSMF 헤더의 헤더 정보(확장 정보)를, 제어부(210)에 공급한다. 또한, TSMF 처리부(212-1)는, 복조부(211)로부터 공급되는 전송 스트림을, TLV 변환부(213-1)에 공급한다.The TSMF processing unit 212-1 supplies the extracted header information (extension information) of the TSMF header to the control unit 210. Further, the TSMF processing unit 212-1 supplies the transport stream supplied from the demodulation unit 211 to the TLV conversion unit 213-1.

TSMF 처리부(212-2 내지 212-4)는, TSMF 처리부(212-1)와 마찬가지로, 외부의 복조 IC(202-2 내지 202-4)로부터의 전송 스트림에 대한 TSMF 처리를 각각 행하고, TSMF 헤더의 헤더 정보(확장 정보)를, 제어부(210)에 각각 공급한다. 또한, TSMF 처리부(212-2 내지 212-4)는, 외부의 복조 IC(202-2 내지 202-4)로부터의 전송 스트림을, TLV 변환부(213-2 내지 213-4)에 각각 공급한다.Like the TSMF processing unit 212-1, the TSMF processing units 212-2 to 212-4 perform TSMF processing on the transport streams from the external demodulation ICs 202-2 to 202-4, respectively, and the TSMF header The header information (extension information) of is supplied to the control unit 210, respectively. Further, the TSMF processing units 212-2 to 212-4 supply transport streams from the external demodulation ICs 202-2 to 202-4 to the TLV conversion units 213-2 to 213-4, respectively. .

TLV 변환부(213-1)는, TSMF 처리부(212-1)로부터 공급되는 전송 스트림에 포함되는 분할 TLV 패킷(의 페이로드부)의 데이터를, 메모리(214-1)에 기록한다. 또한, TLV 변환부(213-1)는, 메모리(214-1)에 기록한 데이터량을 나타내는 정보를, 제어부(210)에 공급한다.The TLV conversion unit 213-1 records data of the divided TLV packet (the payload unit) included in the transport stream supplied from the TSMF processing unit 212-1 in the memory 214-1. Further, the TLV conversion unit 213-1 supplies information indicating the amount of data recorded in the memory 214-1 to the control unit 210.

TLV 변환부(213-2 내지 213-4)는, TLV 변환부(213-1)와 마찬가지로, TSMF 처리부(212-2 내지 212-4)로부터의 분할 TLV 패킷(의 페이로드부)의 데이터를, 메모리(214-2 내지 214-4)에 각각 기록한다. 또한, TLV 변환부(213-2 내지 213-4)는, 메모리(214-2 내지 214-4)에 기록한 데이터량을 나타내는 정보를, 제어부(210)에 각각 공급한다.Like the TLV conversion unit 213-1, the TLV conversion units 213-2 to 213-4 convert the data of the divided TLV packets (payload unit of) from the TSMF processing units 212-2 to 212-4. , Are recorded in the memories 214-2 to 214-4, respectively. Further, the TLV conversion units 213-2 to 213-4 supply information indicating the amount of data recorded in the memories 214-2 to 214-4 to the control unit 210, respectively.

또한, 메모리(214-1 내지 214-4)는, 소정의 용량으로 이루어지는 버퍼 메모리(예를 들면, RAM(Random Access Memory) 등의 반도체 기억 장치)이다.Further, the memories 214-1 to 214-4 are buffer memories (for example, semiconductor storage devices such as RAM (Random Access Memory)) having a predetermined capacity.

제어부(210)에는, TSMF 처리부(212-1 내지 212-4)로부터의 TSMF 헤더의 헤더 정보(확장 정보)와, TLV 변환부(213-1 내지 213-4)로부터의 기록 데이터량을 나타내는 정보가 공급된다.The control unit 210 includes header information (extended information) of the TSMF header from the TSMF processing units 212-1 to 212-4, and information indicating the amount of recorded data from the TLV conversion units 213-1 to 213-4. Is supplied.

제어부(210)는, 기록 데이터량 및 헤더 정보(확장 정보)에 의거하여, 소정의 프레임 구간에 기록된 전 데이터량 및 소정의 프레임 구간의 시간을 계산하고, 그 계산 결과에 응하여, 스무딩에 대응하는 데이터 판독용의 클록을 생성한다. 제어부(210)는, 생성한 클록에 의거하여, 셀렉터(215)를 제어함으로써, 메모리(214-1 내지 214-4)에 기록된 데이터를 소정의 순번으로 판독한다.The control unit 210 calculates the total amount of data recorded in the predetermined frame section and the time of the predetermined frame section based on the recorded data amount and header information (extended information), and responds to smoothing in response to the calculation result. Generates a clock for reading data. The control unit 210 reads the data recorded in the memories 214-1 to 214-4 in a predetermined order by controlling the selector 215 based on the generated clock.

또한, 제어부(210)는, 헤더 정보(확장 정보) 등의 정보에 의거하여, 메모리(214-1 내지 214-4)에 기록된 데이터의 판독 시작의 타이밍을 결정한다. 제어부(210)는, 결정한 판독 시작의 타이밍에서 의거하여, 데이터의 판독 시작(의 타이밍)을 제어한다.Further, the control unit 210 determines the timing of starting reading of data recorded in the memories 214-1 to 214-4, based on information such as header information (extension information). The control unit 210 controls the data read start (timing of) based on the determined read start timing.

메모리(214-1 내지 214-4)로부터 판독된 데이터(합성 후의 데이터)는, 일정한 레이트로 연속해서 출력되고, 출력 스트림으로서, 시스템 온 칩(203)에 출력된다.Data (data after synthesis) read from the memories 214-1 to 214-4 are continuously output at a constant rate, and output to the system-on-chip 203 as an output stream.

시스템 온 칩(203)은, 복조 IC(202-1)(의 셀렉터(215))로부터 입력되는 출력 스트림에 대해, 예를 들면 디코드 등의 소정의 처리를 행하고, 그 결과 얻어지는 영상 데이터(또는 화상 데이터)를, 후단의 디스플레이(부도시)에 출력함과 함께, 음성 데이터를 후단의 음성 출력 디바이스(부도시)에 출력한다.The system-on-chip 203 performs predetermined processing, such as decoding, on the output stream input from the demodulation IC 202-1 (the selector 215 of), and the resulting video data (or image Data) is output to a display (not shown) at the rear stage, and audio data is output to an audio output device (not shown) at the rear stage.

디스플레이는, 예를 들면, 액정 디스플레이(LCD: Liquid Crystal Display)나, 유기 EL 디스플레이(OLED: Organic Light Emitting Diode) 등의 표시 디바이스(표시 장치)이다. 디스플레이는, 시스템 온 칩(203)으로부터 입력된 영상 데이터(또는 화상 데이터)에 응한 영상(또는 화상)을 표시한다.The display is, for example, a display device (display device) such as a liquid crystal display (LCD) or an organic light emitting diode (OLED). The display displays an image (or image) corresponding to the image data (or image data) input from the system on chip 203.

음성 출력 디바이스는, 예를 들면, 스피커이다. 음성 출력 디바이스는, 시스템 온 칩(203)에서 처리된 음성 데이터에 응한 음성(음)을 출력한다.The audio output device is, for example, a speaker. The audio output device outputs audio (sound) in response to audio data processed by the system-on-chip 203.

신기능을 갖는 수신 장치(20)는, 이상과 같이 구성된다.The reception device 20 having a new function is configured as described above.

여기서, 신기능으로서는, 주로, 상술한 지터의 문제를 해결하기 위한 헤더 제거·스무딩 기능과, 상술한 지연 대응의 문제를 해결하기 위한 지연 대응 기능이 있다. 그래서, 이하, 헤더 제거·스무딩 기능과, 지연 대응 기능의 상세를 차례로 설명한다.Here, the new functions mainly include a header removal/smoothing function for solving the aforementioned jitter problem, and a delay response function for solving the aforementioned problem of delay correspondence. Therefore, the details of the header removal/smoothing function and the delay correspondence function will be sequentially described below.

(헤더 제거·스무딩 기능의 예)(Example of header removal/smoothing function)

우선, 도 11 내지 도 14를 참조하면서, 신기능 중, 헤더 제거·스무딩 기능의 예에 관해 설명한다.First, an example of a header removal/smoothing function among new functions will be described with reference to FIGS. 11 to 14.

도 11은, 헤더 제거·스무딩 기능에 대응한 복조 IC(202-1)에서의 각 부분의 동작과 그 신호의 흐름을 도시하고 있다. 또한, 도 12 내지 도 14는, 헤더 제거·스무딩 기능에 대응하는 처리의 흐름을 설명하는 플로우 차트이다.Fig. 11 shows the operation of each part in the demodulation IC 202-1 corresponding to the header removal/smoothing function and the flow of the signal. 12 to 14 are flow charts for explaining the flow of processing corresponding to the header removal/smoothing function.

또한, 도 11에서, 「S1XX」의 표기는, 도 12 내지 도 14의 각 스텝 S1XX에 대응하여 있고, 도 12 내지 도 14의 설명일 때에는, 도 11에 도시한 각 부분의 동작이나 신호의 흐름을 적절히 참조하는 것으로 한다. 또한, 이 예에서는, 도 11에 도시하는 바와 같이, 반송파#1∼#4의 4파(波)가, 수신 장치(20)에 의해 수신되는 것으로 한다.In addition, in FIG. 11, the notation of "S1XX" corresponds to each step S1XX of FIGS. 12 to 14, and in the description of FIGS. 12 to 14, the operation and signal flow of each part shown in FIG. Shall be referred to as appropriate. Incidentally, in this example, as shown in Fig. 11, it is assumed that four waves of carrier waves #1 to #4 are received by the reception device 20. As shown in FIG.

(반송파 대응 처리의 흐름)(Flow of carrier correspondence processing)

도 12의 플로우 차트를 참조하여, 복조 IC(202-1)에 있어서 복조부(211), TSMF 처리부(212-1 내지 212-4), 및 TLV 변환부(213-1 내지 213-4)에 의해 실행된 반송파 대응 처리의 흐름을 설명한다.12, in the demodulation IC 202-1, the demodulation unit 211, the TSMF processing units 212-1 to 212-4, and the TLV conversion units 213-1 to 213-4 are The flow of carrier correspondence processing performed by this will be described.

스텝 S111에서, 복조부(211)는, 그곳에 입력되는 수신 신호(1파째의 반송파#1의 신호)에 대한 복조 처리를 행한다.In step S111, the demodulation unit 211 performs demodulation processing on the received signal (the signal of the first wave carrier #1) input thereto.

이 복조 처리의 결과 얻어지는 전송 스트림은, TSMF 처리부(212-1)에 공급된다. 또한, TSMF 처리부(212-2 내지 212-4)에는, 외부의 복조 IC(202-2 내지 202-4)로부터의 전송 스트림이 각각 입력된다. 이들의 전송 스트림은, 2파째 내지 4파째의 반송파#2∼#4로부터 추출된 것이 된다.The transport stream obtained as a result of this demodulation process is supplied to the TSMF processing unit 212-1. Further, transport streams from external demodulation ICs 202-2 to 202-4 are input to the TSMF processing units 212-2 to 212-4, respectively. These transport streams are extracted from carrier waves #2 to #4 of the second to fourth waves.

다음에, TSMF 처리부(212-1 내지 212-4)에 의한 TSMF 처리(S113)와, TLV 변환부(213-1 내지 213-4)에 의한 TLV 변환 처리(S114)가 순차적으로 실행된다.Next, the TSMF processing (S113) by the TSMF processing units 212-1 to 212-4 and the TLV conversion processing (S114) by the TLV conversion units 213-1 to 213-4 are sequentially executed.

여기서는, TSMF 처리부(212-N)와, TLV 변환부(213-N)의 초기치로서, N=1이 설정되고(S112), N>4가 될 때까지(S116의 「YES」), N의 값을 인크리먼트하면서(S115), 스텝 S113 내지 S116의 루프를 반복함으로써, 각 TSMF 처리부(212)에 의해 실행된 TSMF 처리(S113)와, 각 TLV 변환( 213)에 의해 실행된 TLV 변환 처리(S114)를 표현하고 있다.Here, as the initial values of the TSMF processing unit 212-N and the TLV conversion unit 213-N, until N=1 is set (S112) and N>4 (“YES” in S116), N is By repeating the loop of steps S113 to S116 while incrementing the value (S115), TSMF processing (S113) executed by each TSMF processing unit 212 and TLV conversion processing executed by each TLV transformation (213) It expresses (S114).

TSMF 처리부(212-1)는, TSMF 처리(S113)를 행하여, 예를 들면 식별 정보(stream_id, original_network_id)에 의해 식별되는 TSMF 패킷을 포함하는 전송 스트림을, TLV 변환부(213-1)에 공급한다. 또한, 이 TSMF 처리(S113)에서는, 전송 스트림으로부터 TSMF 패킷(의 TSMF 헤더)이 검출된 경우에, 그 헤더 정보(확장 정보)가, 제어부(210)에 통지된다.The TSMF processing unit 212-1 performs TSMF processing (S113) and supplies a transport stream including a TSMF packet identified by identification information (stream_id, original_network_id) to the TLV conversion unit 213-1, for example. do. In addition, in this TSMF process (S113), when a TSMF packet (the TSMF header) is detected from the transport stream, the header information (extended information) is notified to the control unit 210.

또한, TSMF 처리부(212-2 내지 212-4)에서도, TSMF 처리부(212-1)와 마찬가지로, TSMF 처리(S113)가 각각 행해진다.In addition, in the TSMF processing units 212-2 to 212-4, similarly to the TSMF processing unit 212-1, TSMF processing (S113) is performed, respectively.

TLV 변환부(213-1)는, TSMF 처리부(212-1)로부터의 전송 스트림에 분할 TLV 패킷이 포함되는 경우에, 분할 TLV 패킷을 TLV 패킷으로 변환하기 위한 TLV 변환 처리를 행한다(S114).The TLV conversion unit 213-1 performs TLV conversion processing for converting the divided TLV packets into TLV packets when the transport stream from the TSMF processing unit 212-1 includes a divided TLV packet (S114).

여기서, 도 13은, 도 12의 스텝 S114에 대응하는 TLV 변환 처리의 상세를 설명하는 플로우 차트이다.Here, FIG. 13 is a flowchart illustrating details of the TLV conversion processing corresponding to step S114 in FIG. 12.

스텝 S131에서, TLV 변환부(213-1)는, 분할 TLV 패킷에 부가된 분할 TLV 패킷 헤더에 포함되는 TLV 패킷 시작 인디케이터를 확인한다.In step S131, the TLV conversion unit 213-1 checks the TLV packet start indicator included in the split TLV packet header added to the split TLV packet.

스텝 S132에서, TLV 변환부(213-1)는, 헤더부의 확인의 결과에 의거하여, TLV 패킷 시작 인디케이터가 "1"인지의 여부를 판정한다.In step S132, the TLV conversion unit 213-1 determines whether or not the TLV packet start indicator is "1" based on the result of the confirmation of the header unit.

스텝 S132에서, TLV 패킷 시작 인디케이터에 "1"이 지정되어 있다고 판정된 경우, 처리는, 스텝 S133에 진행된다. 스텝 S133에서, TLV 변환부(213-1)는, 그 분할 TLV 패킷의 페이로드부의 184바이트의 데이터를, 메모리(214-1)에 기록한다.When it is determined in step S132 that "1" is designated as the TLV packet start indicator, the process proceeds to step S133. In step S133, the TLV conversion unit 213-1 records 184 bytes of data in the payload portion of the divided TLV packet into the memory 214-1.

즉, 3바이트의 분할 TLV 패킷 헤더(헤더부)에 격납된 TLV 패킷 시작 인디케이터가 "1"이 되는 경우, 그 페이로드부에 1바이트의 선두 TLV 지시가 삽입되고, 3바이트의 헤더부 외에 1바이트의 선두 TLV 지시의 영역이 확보되기 때문에, 188바이트로 이루어지는 분할 TLV 패킷에서, 페이로드부의 데이터는, 나머지 184바이트가 된다(도 5의 A).That is, when the TLV packet start indicator stored in the 3-byte divided TLV packet header (header part) is "1", the first TLV indication of 1 byte is inserted in the payload part, and 1 in addition to the 3-byte header part. Since the area of the TLV instruction at the head of the byte is secured, in the divided TLV packet consisting of 188 bytes, the data of the payload portion becomes the remaining 184 bytes (Fig. 5A).

한편으로, 스텝 S132에서, TLV 패킷 시작 인디케이터에 "0"이 지정되어 있다고 판정된 경우, 처리는, 스텝 S134에 진행된다. 스텝 S134에서, TLV 변환부(213-1)는, 그 분할 TLV 패킷의 페이로드부의 185바이트의 데이터를, 메모리(214-1)에 기록한다.On the other hand, when it is determined in step S132 that "0" is designated as the TLV packet start indicator, the process proceeds to step S134. In step S134, the TLV conversion unit 213-1 records 185 bytes of data in the payload portion of the divided TLV packet into the memory 214-1.

즉, 3바이트의 분할 TLV 패킷 헤더(헤더부)에 격납되는 TLV 패킷 시작 인디케이터가 "0"이 되는 경우, 그 페이로드부에 선두 TLV 지시가 삽입되지 않고, 3바이트의 헤더부 외에 1바이트의 선두 TLV 지시의 영역을 확보할 필요가 없기 때문에, 188바이트로 이루어지는 분할 TLV 패킷에서, 페이로드부의 데이터는, 나머지 185바이트가 된다(도 5의 B).That is, when the TLV packet start indicator stored in the 3-byte divided TLV packet header (header part) is "0", the head TLV indication is not inserted in the payload part, and 1 byte in addition to the 3-byte header part. Since it is not necessary to secure the area of the head TLV instruction, in the divided TLV packet consisting of 188 bytes, the data of the payload portion becomes the remaining 185 bytes (FIG. 5B).

스텝 S133 또는 S134의 처리에서, 184바이트 또는 185바이트의 데이터가, 메모리(214-1)에 기록되면, 처리는, 스텝 S135에 진행된다.In the process of step S133 or S134, if 184 bytes or 185 bytes of data is written to the memory 214-1, the process proceeds to step S135.

스텝 S135에서, TLV 변환부(213-1)는, 메모리(214-1)에 기록한 데이터량(예를 들면 바이트 수)을, 제어부(210)에 통지한다.In step S135, the TLV conversion unit 213-1 notifies the control unit 210 of the amount of data (for example, the number of bytes) recorded in the memory 214-1.

스텝 S135의 처리가 종료되면, 처리는, 도 12의 스텝 S114에 되돌아와, 그 이후의 처리가 반복된다.When the process of step S135 is finished, the process returns to step S114 of FIG. 12, and the process after that is repeated.

즉, TLV 변환부(213-2 내지 213-4)에서도, TLV 변환부(213-1)와 마찬가지로, TLV 변환 처리(S114)가 각각 행해지고, 메모리(214-2 내지 214-4)에 대해, 분할 TLV 패킷의 페이로드부의 184바이트 또는 185바이트의 데이터가 각각 기록된다(도 13의 S133 또는 S134). 또한, TLV 변환부(213-2 내지 213-4)에서는, 메모리(214-2 내지 214-4)에의 기록 데이터량이, 제어부(210)에 각각 통지된다(S135).That is, in the TLV conversion units 213-2 to 213-4 as well as the TLV conversion unit 213-1, TLV conversion processing (S114) is respectively performed, and for the memories 214-2 to 214-4, Data of 184 bytes or 185 bytes of the payload portion of the divided TLV packet are recorded (S133 or S134 in FIG. 13). Further, in the TLV conversion units 213-2 to 213-4, the amount of data recorded in the memories 214-2 to 214-4 is notified to the control unit 210, respectively (S135).

스텝 S113 내지 S116의 루프가 종료되면, 처리는, 스텝 S117에 진행된다. 스텝 S117에서는, 처리를 종료하는지의 여부가 판정된다.When the loop of steps S113 to S116 is finished, the process advances to step S117. In step S117, it is determined whether or not the process is ended.

스텝 S117에서, 처리를 종료하지 않는다고 판정된 경우, 처리는 스텝 S111에 되돌아와, 상술한 처리가 반복된다. 또한, 스텝 S117에서, 처리를 종료한다고 판정된 경우, 도 12의 반송파 대응 처리는 종료된다.If it is determined in step S117 that the processing is not to be finished, the processing returns to step S111, and the above-described processing is repeated. In addition, when it is determined in step S117 that the processing is to be ended, the carrier correspondence processing in Fig. 12 is ended.

이상, 반송파 대응 처리의 흐름을 설명했다. 이 반송파 대응 처리에서는, TLV 변환부(213-1 내지 213-4)에 의해, 분할 TLV 패킷의 데이터를 메모리(214-1 내지 214-4)에 각각 기록할 때에, 분할 TLV 패킷 헤더를 제거하고, 페이로드부의 데이터(184바이트 또는 185바이트의 데이터)만이 기록되도록 하고 있다(도 13의 S133 또는 S134).The flow of carrier correspondence processing has been described above. In this carrier correspondence process, the TLV conversion units 213-1 to 213-4 remove the divided TLV packet header when data of the divided TLV packets are respectively recorded in the memories 214-1 to 214-4. , Only data of the payload portion (184 bytes or 185 bytes of data) is recorded (S133 or S134 in FIG. 13).

또한, 도 12 및 도 13의 설명에서는, 설명의 사정 상, TSMF 처리부(212-1 내지 212-4)에 의한 TSMF 처리(S113)가 반송파마다 순번대로 실행되고, 또한 TLV 변환부(213-1 내지 213-4)에 의한 TLV 변환 처리(S114)가 반송파마다 순번대로 실행된다고 하고 있는데, 실제로는, 도 11에 도시하는 바와 같이, TSMF 처리(S113)나 TLV 변환 처리(S114)는, 반송파마다 병렬로 실행된다.In addition, in the description of FIGS. 12 and 13, for the convenience of explanation, TSMF processing (S113) by the TSMF processing units 212-1 to 212-4 is sequentially executed for each carrier, and the TLV conversion unit 213-1 Although it is said that the TLV conversion processing (S114) by 213-4) is sequentially executed for each carrier, in reality, as shown in Fig. 11, TSMF processing (S113) and TLV conversion processing (S114) are performed for each carrier. It runs in parallel.

(데이터 판독 클록 제어 처리의 흐름)(Flow of data readout clock control processing)

다음에, 도 14의 플로우 차트를 참조하여, 복조 IC(202-1)의 제어부(210)에 의해 실행되는, 데이터 판독 클록 제어 처리의 흐름을 설명한다. 또한, 이 데이터 판독 클록 제어 처리는, 상술한 반송파 대응 처리(도 12, 도 13)와 병렬로 실행된다.Next, with reference to the flowchart of Fig. 14, the flow of the data readout clock control process executed by the control unit 210 of the demodulation IC 202-1 will be described. In addition, this data readout clock control process is executed in parallel with the above-described carrier wave correspondence process (Figs. 12 and 13).

스텝 S151에서, 제어부(210)는, TSMF 처리부(212-1 내지 212-4)로부터 각각 통지되는 TSMF 헤더의 헤더 정보(확장 정보)를 취득한다.In step S151, the control unit 210 acquires header information (extension information) of the TSMF header notified from the TSMF processing units 212-1 to 212-4, respectively.

스텝 S152에서, 제어부(210)는, TLV 변환부(213-1 내지 213-4)로부터 각각 통지되는 기록 데이터량을 취득한다.In step S152, the control unit 210 acquires the amount of recorded data notified from the TLV conversion units 213-1 to 213-4, respectively.

스텝 S153에서, 제어부(210)는, 통지된 기록 데이터량(예를 들면 바이트 수)에 의거하여, 1슈퍼프레임 구간에, 메모리(214-1 내지 214-4)에 기록한 전(全)데이터량(예를 들면 바이트 수의 총수)을 계산한다.In step S153, the control unit 210 determines the total amount of data recorded in the memories 214-1 to 214-4 in one super frame section, based on the reported amount of recorded data (for example, the number of bytes). Calculate (for example, the total number of bytes).

스텝 S154에서, 제어부(210)는, 통지된 TSMF 헤더의 헤더 정보(확장 정보)에 의거하여, 1슈퍼프레임 구간의 시간을 계산한다. 여기서는, 예를 들면, 헤더 정보의 확장 정보에 포함되는 프레임 위치 정보(frame_position)를 이용함으로써, 1슈퍼프레임 구간의 시간을 계산할 수 있다.In step S154, the control unit 210 calculates the time of one super frame section based on the notified header information (extended information) of the TSMF header. Here, for example, by using the frame position information (frame_position) included in the extension information of the header information, it is possible to calculate the time of one superframe section.

스텝 S155에서, 제어부(210)는, 계산한 1슈퍼프레임 구간에 기록된 전데이터량, 및 1슈퍼프레임 구간의 시간에 의거하여, 스무딩에 대응하는 데이터 판독용의 클록을 생성한다.In step S155, the control unit 210 generates a clock for reading data corresponding to smoothing based on the calculated amount of all data recorded in one super frame section and the time of one super frame section.

여기서는, 데이터 판독용의 클록으로서, 예를 들면, 1슈퍼프레임 구간에 기록된 전데이터량(예를 들면 바이트 수의 총수)과, 1슈퍼프레임 구간의 시간과의 관계로부터 얻어지는 일정한 레이트(예를 들면 비트 레이트(단위: Mbps) 등)에 대응하는 클록이 생성된다. 또한, 스무딩에 관한 기술로서는, 예를 들면, 특개2012-205266호에 개시되어 있는 기술이 알려져 있고, 여기서는, 같은 기술을 이용할 수 있다.Here, as a clock for data reading, for example, a constant rate obtained from the relationship between the total amount of data recorded in one superframe section (for example, the total number of bytes) and the time in one superframe section (e.g. For example, a clock corresponding to the bit rate (unit: Mbps) is generated. In addition, as a technique related to smoothing, for example, a technique disclosed in Japanese Unexamined Patent Application Publication No. 2012-205266 is known, and the same technique can be used here.

스텝 S156에서, 제어부(210)는, 생성한 데이터 판독용의 클록에 의거하여, 셀렉터(215)를 제어함으로써, 메모리(214-1 내지 214-4)에 기록된 데이터를 판독한다.In step S156, the control unit 210 reads the data recorded in the memories 214-1 to 214-4 by controlling the selector 215 based on the generated data reading clock.

여기서, 제어부(210)에서는, 데이터 판독용의 클록에 응하여, 데이터의 판독을 제어함에 있어서, 메모리(214-1 내지 214-4)의 판독의 순번을, 예를 들면, 다음과 같이 결정할 수 있다.Here, in response to the data reading clock, the control unit 210 can determine the order of reading of the memories 214-1 to 214-4, for example, as follows in controlling the reading of data. .

즉, 예를 들면, 일반 사단법인 일본 CATV 기술 협회에 의해 책정된 디지털 유선 텔레비전 방송의 표준 규격(JCTEA STD-002-6. 1)에는, 각 반송파의 슈퍼프레임의 슬롯의 배열순이 정의되어 있고, 제어부(210)에서는, 이 슬롯의 배열순에 의거하여, 각 반송파(반송파#1∼#4)의 신호로부터 얻어지는 데이터가 기록된 메모리(214-1 내지 214-4)의 판독의 순번을 결정할 수 있다. 단, 이 메모리(214)의 판독의 순번의 제어를 행할 때에, TSMF 헤더의 헤더 정보(확장 정보) 등의 정보를 이용하도록 하여도 좋다.That is, for example, in the standard standard for digital cable television broadcasting (JCTEA STD-002-6.1.1) established by the Japan CATV Technology Association, the order of arrangement of the slots of the superframes of each carrier is defined, The control unit 210 can determine the read order of the memories 214-1 to 214-4 in which data obtained from the signals of each carrier (carriers #1 to #4) are recorded based on the slot arrangement order. have. However, when controlling the read order of the memory 214, information such as header information (extension information) of the TSMF header may be used.

스텝 S157에서는, 처리를 종료하는지의 여부가 판정된다.In step S157, it is determined whether or not the process is ended.

스텝 S157에서, 처리를 종료하지 않는다고 판정된 경우, 처리는 스텝 S151에 되돌아와, 상술한 처리가 반복된다. 또한, 스텝 S157에서, 처리를 종료한다고 판정된 경우, 도 14의 데이터 판독 클록 제어 처리는 종료된다.When it is determined in step S157 that the process is not to be finished, the process returns to step S151, and the above-described process is repeated. In addition, when it is determined in step S157 that the processing is to be ended, the data read clock control processing in Fig. 14 is ended.

이상, 데이터 판독 클록 제어 처리의 흐름을 설명했다.In the above, the flow of the data read clock control process has been described.

이 데이터 판독 클록 제어 처리에서는, 병렬로 실행되는 반송파 대응 처리(도 12, 도 13)에 의해, TSMF 처리부(212-1 내지 212-4)로부터의 TSMF 헤더의 헤더 정보(확장 정보)와, TLV 변환부(213-1 내지 213-4)로부터의 기록 데이터량이 순차적으로 통지되어 오기 때문에(도 11의 S151, S152), 제어부(210)에 의해, 이들의 헤더 정보(확장 정보) 및 기록 데이터량에 의거하여, 스무딩에 대응하는 데이터 판독용의 클록을 생성하고(도 11의 S153 내지 S155), 데이터의 판독을 제어함(도 11의 S156)으로써, 스무딩이 실현되도록 하고 있다.In this data readout clock control process, the TSMF header header information (extension information) from the TSMF processing units 212-1 to 212-4 and the TLV Since the amount of recorded data from the conversion units 213-1 to 213-4 is sequentially notified (S151 and S152 in Fig. 11), the control unit 210 determines their header information (extension information) and the amount of recorded data. Based on this, a clock for reading data corresponding to smoothing is generated (S153 to S155 in Fig. 11), and the reading of data is controlled (S156 in Fig. 11), so that smoothing is realized.

이상과 같이, 신기능으로서의 헤더 제거·스무딩 기능에 의해, 상술한 지터의 문제를 해결할 수 있다.As described above, the above-described jitter problem can be solved by the header removal/smoothing function as a new function.

즉, 이 헤더 제거·스무딩 기능에서는, 분할 TLV 패킷의 데이터를 메모리(214-1 내지 214-4)에 각각 기록할 떼에, 분할 TLV 패킷 헤더를 제거하여, 페이로드부의 데이터가 기록되도록 함과 함께(도 12, 도 13에 도시한 처리), 메모리(214-1 내지 214-4)로부터 데이터를 판독할 때에는, 그 기록 데이터량 등에 의거하여, 스무딩을 행하고 있기 때문에(도 14에 도시한 처리), 예를 들면 데이터를 메모리(214-1 내지 214-4)에 기록함에 있어서 184바이트와 185바이트의 바이트 수가 다른 데이터가 랜덤하게 섞인 경우에도, 보다 완전한 스무딩을 행하는 것이 가능해진다.That is, in this header removal/smoothing function, the divided TLV packet header is removed to record the data of the payload portion in the group where the data of the divided TLV packet is to be recorded in the memories 214-1 to 214-4, respectively. When reading data from the memories 214-1 to 214-4 together (processing shown in Figs. 12 and 13), smoothing is performed based on the amount of recorded data, etc. (processing shown in Fig. 14 ), for example, when data is written to the memories 214-1 to 214-4, even when data having different numbers of bytes of 184 bytes and 185 bytes are randomly mixed, it becomes possible to perform more complete smoothing.

그 결과로서, 데이터를 기록할 때에 바이트 수가 다른 데이터가 랜덤하게 섞인 경우에, 지터를 저감할(감소시킬) 수 있기 때문에, 상술한 지터의 문제를 해결하는 것이 가능해진다(최저량의 메모리로 스무딩을 행하는 구성이 제공 가능해진다). 또한, 신기능을 갖는 수신 장치(20)의 복조 IC(202-1)(도 10)의 구성을, 현상태의 기능을 갖는 수신 장치(20)의 복조 IC(902)(도 7)의 구성과 비교하면, 현상태의 기능의 복조 IC(902)(도 7)에서는, 2 회의 스무딩을 행할 필요가 있는데, 신기능의 복조 IC(202-1)(도 10)에서는 1회의 스무딩으로 끝나기 때문에, 예를 들면 메모리나 회로 등을 삭감하는 것이 가능해진다.As a result, since jitter can be reduced (reduced) when data with different numbers of bytes are randomly mixed when writing data, it becomes possible to solve the aforementioned jitter problem (smoothing with the lowest amount of memory). It becomes possible to provide a configuration that performs). In addition, the configuration of the demodulation IC 202-1 (FIG. 10) of the reception device 20 having the new function is compared with the configuration of the demodulation IC 902 (FIG. 7) of the reception device 20 having the function of the current state. In this case, in the demodulation IC 902 of the current function (Fig. 7), it is necessary to perform smoothing twice, but in the demodulation IC 202-1 (Fig. 10) of the new function, it ends with one smoothing, for example It becomes possible to reduce the number of memories and circuits.

(지연 대응 기능의 예)(Example of delay response function)

다음에, 도 15 내지 도 17을 참조하면서, 신기능 중, 지연 대응 기능의 예에 관해 설명한다.Next, an example of a delay correspondence function among new functions will be described with reference to FIGS. 15 to 17.

도 15는, 지연 대응 기능에 의한 데이터 판독 시작 타이밍의 설정의 예를 도시하고 있다.Fig. 15 shows an example of setting the data read start timing by the delay correspondence function.

도 15에서는, 4개의 반송파#1∼#4가 수신 장치(20)에 의해 수신되어 있다. 복조 IC(202-1)에서는, 반송파#1∼#4의 신호에 대응하는 전송 스트림이, TSMF 처리부(212-1 내지 212-4)에 각각 입력되는데, 여기서는, 각 반송파는, 지연되어 있는 것으로 한다.In FIG. 15, four carrier waves #1 to #4 are received by the reception device 20. In the demodulation IC 202-1, transport streams corresponding to the signals of carriers #1 to #4 are input to the TSMF processing units 212-1 to 212-4, respectively. Here, it is assumed that each carrier is delayed. do.

즉, 반송파#1에 주목하면, 기준이 되는 반송파#1에 대해, 반송파#2, 반송파#3, 반송파#4의 순서에 의해 지연이 커진다. 단, 이 예에서는, 반송파#2, 반송파#3, 및 반송파#4에서의 반송파#1에 대한 지연량(지연 시간)은, 1/2 슈퍼프레임 구간 미만(1슈퍼프레임의 길이에 응한 시간의 1/2 미만)이 된다.That is, paying attention to carrier #1, the delay increases with respect to carrier #1 as a reference in the order of carrier #2, carrier #3, and carrier #4. However, in this example, the amount of delay (delay time) for carrier #1 in carrier #2, carrier #3, and carrier #4 is less than 1/2 of the superframe section (of the time corresponding to the length of one superframe). Less than 1/2).

또한, 복조 IC(202-1)에서, 메모리(214-1 내지 214-4)는, 3/2 슈퍼프레임 구간(1슈퍼프레임 구간+1/2 슈퍼프레임 구간)분의 데이터에 대응한 용량이 각각 준비되어 있는 것으로 한다.In addition, in the demodulation IC 202-1, the memories 214-1 to 214-4 have a capacity corresponding to data for 3/2 super frame periods (1 super frame period + 1/2 super frame period). It is assumed that each is prepared.

복조 IC(202-1)에서는, TSMF 처리부(212-1 내지 212-4)에 의한 TSMF 처리가 각각 행해지고, TLV 변환부(213-1 내지 213-4)에 의한 TLV 변환 처리가 각각 행해짐으로써, 메모리(214-1 내지 214-4)에는, 4개의 반송파#1∼#4의 신호로부터 얻어지는 데이터가 각각 순차적으로 기록된다.In the demodulation IC 202-1, TSMF processing by the TSMF processing units 212-1 to 212-4 is performed, respectively, and TLV conversion processing by the TLV conversion units 213-1 to 213-4 is performed, respectively, In the memories 214-1 to 214-4, data obtained from the signals of the four carrier waves #1 to #4 are sequentially recorded, respectively.

여기서, 제어부(210)는, TSMF 처리부(212-1 내지 212-4)로부터 각각 통지되는 TSMF 헤더의 헤더 정보(확장 정보)에 의거하여, 프레임 위치 정보(frame_position)에 응한 합성 대상의 각 반송파의 선두 위치를 식별한다. 도 15의 예에서는, 반송파#1∼#4 중, 반송파#1(기준의 반송파)의 선두 위치가 식별되어 있다.Here, the control unit 210 is based on the header information (extension information) of the TSMF header notified from the TSMF processing units 212-1 to 212-4, respectively, of each carrier to be synthesized according to the frame position information (frame_position). Identify the leading position. In the example of FIG. 15, among carriers #1 to #4, the leading position of carrier #1 (reference carrier) is identified.

또한, 제어부(210)는, 메모리(214-1 내지 214-4)에 각각 기록된 데이터의 판독을 시작하는 타이밍으로서, 판독 시작 시간(Ts)을 계산한다. 여기서는, 예를 들면, 4개의 반송파#1∼#4 중, 기준이 되는 반송파#1(가장 선행되어 있는 반송파#1)의 선두를 기준으로 했을 때의 판독 시작 시간(Ts)이, 1슈퍼프레임의 길이에 응한 시간(Tsf)에 대해, 아래와 같은 식(1)에 표시하는 바와 같은 관계를 충족시키도록 한다.Further, the control unit 210 calculates a read start time Ts as a timing to start reading data recorded in the memories 214-1 to 214-4, respectively. Here, for example, of the four carriers #1 to #4, the reading start time (Ts) based on the head of the reference carrier #1 (the most preceding carrier #1) is 1 superframe. For the time (Tsf) corresponding to the length of, the relationship as shown in Equation (1) below is satisfied.

Ts < 1/2 × Tsf … (1)Ts <1/2 × Tsf… (One)

단, 판독 시작 시간(Ts)은, 예를 들면, 도 15에 도시하는 바와 같이, 4개의 반송파#1∼#4 중, 가장 선행되어 있는 반송파#1의 선두를 기준으로 했을 때에, 가장 지연되는 반송파#4의 선두보다도 시간적으로 후의 타이밍이 되도록 한다.However, the read start time (Ts) is the most delayed when, for example, as shown in FIG. 15, based on the head of the most preceding carrier #1 among the four carriers #1 to #4. The timing is temporally later than the head of the carrier #4.

그리고, 제어부(210)는, 셀렉터(215)를 제어하여, 판독 시작 시간(Ts)의 타이밍에서, 메모리(214-1 내지 214-4)에 기록된 데이터의 판독이 시작되도록 한다.Then, the control unit 210 controls the selector 215 to start reading the data recorded in the memories 214-1 to 214-4 at the timing of the reading start time Ts.

이와 같은 타이밍에서 데이터의 판독을 시작함으로써, 출력 스트림으로서, 합성 스트림을 얻을 수 있는데, 도 15에 도시하는 바와 같이, 판독 시작 시간(Ts)이, 가장 지연되어 있는 반송파#4의 선두보다도 후라면, 반송파#1에 대한 반송파#2, 반송파#3, 및 반송파#4의 각 반송파의 지연을 흡수할 수 있다.By starting data reading at such a timing, a composite stream can be obtained as an output stream. As shown in Fig. 15, if the reading start time Ts is later than the head of the carrier #4 which is the most delayed , It is possible to absorb the delay of each carrier of carrier #2, carrier #3, and carrier #4 with respect to carrier #1.

(데이터 판독 시작 타이밍 제어 처리의 흐름)(Flow of data read start timing control processing)

다음에, 도 16의 플로우 차트를 참조하여, 복조 IC(202-1)의 제어부(210)에 의해 실행되는, 데이터 판독 시작 타이밍 제어 처리의 흐름을 설명한다. 또한, 이 데이터 판독 시작 타이밍 제어 처리는, 상술한 반송파 대응 처리(도 12, 도 13) 및 데이터 판독 클록 제어 처리(도 14)와 병렬로 실행할 수 있다.Next, with reference to the flow chart of Fig. 16, a flow of the data read start timing control process executed by the control unit 210 of the demodulation IC 202-1 will be described. In addition, this data read start timing control process can be executed in parallel with the above-described carrier correspondence process (Figs. 12 and 13) and data read clock control process (Fig. 14).

스텝 S171에서, 제어부(210)는, TSMF 처리부(212-1 내지 212-4)로부터 각각 통지되는 TSMF 헤더의 헤더 정보(확장 정보)를 취득한다.In step S171, the control unit 210 acquires header information (extension information) of the TSMF header notified from the TSMF processing units 212-1 to 212-4, respectively.

스텝 S172에서, 제어부(210)는, 통지된 헤더 정보(확장 정보)에 포함되는 프레임 위치 정보(frame_position)에 의거하여, 합성 대상의 각 반송파의 선두 위치를 식별한다. 여기서는, 예를 들면, 반송파#1에 대해, 반송파#2, 반송파#3, 및 반송파#4가 지연되어 있는 경우에, 반송파#1∼#4 중, 반송파#1(기준의 반송파)의 선두 위치가 식별된다.In step S172, the control unit 210 identifies the head position of each carrier to be synthesized based on the frame position information (frame_position) included in the notified header information (extension information). Here, for example, when carrier #2, carrier #3, and carrier #4 are delayed with respect to carrier #1, the head position of carrier #1 (reference carrier) among carriers #1 to #4 Is identified.

스텝 S173에서, 제어부(210)는, 메모리(214-1 내지 214-4)에 기록된 데이터의 판독 시작의 타이밍을 결정한다. 여기서는, 식별된 반송파#1의 선두 위치로부터, 판독을 시작할 때까지의 시간으로서, 상술한 식(1)의 관계를 충족시키는 판독 시작 시간(Ts)이 결정된다.In step S173, the control unit 210 determines the timing of starting reading of the data recorded in the memories 214-1 to 214-4. Here, as the time from the head position of the identified carrier #1 to the start of reading, the reading start time Ts that satisfies the relationship of the above-described equation (1) is determined.

스텝 S174에서, 제어부(210)는, 결정한 판독 시작의 타이밍에 의거하여, 판독 시작 시간(Ts)이 되었을 때에, 메모리(214-1 내지 214-4)에 기록된 데이터의 판독이 시작되도록 제어한다.In step S174, the control unit 210 controls to start reading of the data recorded in the memories 214-1 to 214-4 when the reading start time Ts comes, based on the determined reading start timing. .

이상, 데이터 판독 시작 타이밍 제어 처리의 흐름을 설명했다.In the above, the flow of the data read start timing control process has been described.

이상과 같이, 신기능으로서의 지연 대응 기능에 의해, 상술한 지연 대응의 문제를 해결할 수 있다.As described above, the delay response problem described above can be solved by the delay response function as a new function.

즉, 이 지연 대응 기능에서는, 복수의 반송파(예를 들면 반송파#1∼#4)마다 메모리(214-1 내지 214-4)를 마련하고, 상술한 식(1)의 관계를 충족시키는 판독 시작 시간(Ts)의 타이밍에서, 메모리(214-1 내지 214-4)에 기록된 데이터의 판독이 시작되도록 하여, 각 반송파의 지연을 흡수하고 있기 때문에, 수신측에서 소정의 지연에 대응(예를 들면, 운용 사양에 의해 수신측에서 요구된 지연에 대응)할 수 있다(지연이 생기고 있는 각 반송파를 동기시킬 수 있다).That is, in this delay response function, a memory (214-1 to 214-4) is provided for each of a plurality of carriers (for example, carriers #1 to #4), and reading starts satisfying the relationship of equation (1) described above. At the timing of time Ts, the reading of the data recorded in the memories 214-1 to 214-4 is started to absorb the delay of each carrier, so that the reception side responds to a predetermined delay (e.g. For example, it is possible to cope with the delay required by the receiving side according to the operating specification (it is possible to synchronize each carrier in which the delay occurs).

또한, 신기능을 갖는 수신 장치(20)의 복조 IC(202-1)(도 10)에서는, 도 10에 도시한 구성에 의해, 수신측에서 소정의 지연에 대응할 수가 있어서, 예를 들면, 지연 맞춤의 회로 등의 회로가 불필요해지기 때문에, 회로를 삭감하는 것이 가능해진다.In addition, in the demodulation IC 202-1 (FIG. 10) of the receiving device 20 having a new function, the configuration shown in FIG. 10 can cope with a predetermined delay at the receiving side. For example, delay matching Since circuits, such as the circuit of, become unnecessary, it becomes possible to reduce the number of circuits.

(복조 IC의 다른 구성의 예)(Example of other configuration of demodulation IC)

도 17은, 지연 대응 기능에 대응한 복조 IC의 다른 구성의 예를 도시하는 블록도이다.17 is a block diagram showing an example of another configuration of a demodulation IC corresponding to a delay correspondence function.

도 17에서, 복조 IC(202-1)는, 복조부(211), TSMF 처리부(212-1 내지 212-4), 메모리(214-1 내지 214-4), 및 셀렉터(215)로 구성된다. 즉, 도 17의 복조 IC(202-1)는, 도 10의 복조 IC(202-1)에 비하여, TLV 변환부(213-1 내지 213-4)가 제외되어 있는 점이 다르다.In FIG. 17, the demodulation IC 202-1 is composed of a demodulation unit 211, a TSMF processing unit 212-1 to 212-4, a memory 214-1 to 214-4, and a selector 215. . That is, the demodulation IC 202-1 of FIG. 17 differs from the demodulation IC 202-1 of FIG. 10 in that the TLV conversion units 213-1 to 213-4 are excluded.

TSMF 처리부(212-1)는, 복조부(211)로부터의 전송 스트림에 대한 TSMF 처리를 행하고, 그 결과 얻어지는 데이터를, 메모리(214-1)에 기록한다.The TSMF processing unit 212-1 performs TSMF processing on the transport stream from the demodulation unit 211, and records data obtained as a result in the memory 214-1.

TSMF 처리부(212-2 내지 212-4)는, TSMF 처리부(212-1)와 마찬가지로, 외부의 복조 IC(202-2 내지 202-4)로부터의 전송 스트림에 대한 TSMF 처리를 각각 행하고, 그 결과 얻어지는 데이터를, 메모리(214-2 내지 214-4)에 각각 기록한다.The TSMF processing units 212-2 to 212-4, similarly to the TSMF processing unit 212-1, perform TSMF processing on the transport streams from the external demodulation ICs 202-2 to 202-4, respectively, and the result The obtained data is recorded in the memories 214-2 to 214-4, respectively.

제어부(210)에는, TSMF 처리부(212-1 내지 212-4)로부터의 TSMF 헤더의 헤더 정보(확장 정보)가 통지된다. 제어부(210)는, 통지되는 TSMF 헤더의 헤더 정보(확장 정보)에 의거하여, 메모리(214-1 내지 214-4)에 각각 기록된 데이터의 판독을 시작하는 타이밍으로서, 상술한 식(1)의 관계를 충족시키는 판독 시작 시간(Ts)을 계산한다.The control unit 210 is notified of the header information (extension information) of the TSMF header from the TSMF processing units 212-1 to 212-4. The control unit 210 is a timing to start reading the data recorded in the memories 214-1 to 214-4, respectively, based on the header information (extension information) of the notified TSMF header, as described above in Equation (1). The reading start time (Ts) that satisfies the relationship of is calculated.

그리고, 제어부(210)는, 셀렉터(215)를 제어하여, 판독 시작 시간(Ts)의 타이밍에서 메모리(214-1 내지 214-4)에 기록된 데이터의 판독이 시작되도록 한다.Then, the control unit 210 controls the selector 215 to start reading the data recorded in the memories 214-1 to 214-4 at the timing of the reading start time Ts.

이와 같이, 도 17에 도시한 구성에서는, TLV 변환부(213-1 내지 213-4)가 제외되어 있는데, 가변 길이 패킷으로서의 TLV 패킷이 아니라, 고정 길이 패킷으로서의 TS 패킷(188바이트의 고정 길이의 패킷)을 합성하는 경우에는, TLV 변환부(213-1 내지 213-4)를 경유하지 않고, 그 데이터를 직접, 메모리(214-1 내지 214-4)에 기록하는 것이 가능해지기 때문에, 그와 같은 경우에도, 지연 대응 기능이 적용되도록 하고 있다.As described above, in the configuration shown in Fig. 17, the TLV conversion units 213-1 to 213-4 are excluded, but not a TLV packet as a variable-length packet, but a TS packet as a fixed-length packet (a fixed length of 188 bytes). Packet), it is possible to directly write the data to the memories 214-1 to 214-4 without passing through the TLV conversion units 213-1 to 213-4, Even in the same case, the delay response function is applied.

즉, 복수 반송파 전송 방식을 채용하는 경우에 있어서, 수신측의 복조 IC(202-1)로, TS 패킷 등의 고정 길이의 패킷을 처리(합성)할 때에는, 상술한 신기능 중, 지연 대응 기능만을 적용할 수 있다.That is, in the case of adopting the multi-carrier transmission method, when processing (combining) fixed-length packets such as TS packets with the demodulation IC 202-1 on the receiving side, only the delay-response function among the above-described new functions is performed. Can be applied.

<2. 변형례><2. Variation example>

(수신 장치의 다른 구성)(Different configuration of the receiving device)

또한, 상술한 설명에서는, 수신 장치(20)(도 1)는, 텔레비전 수상기나 세트 톱 박스(STB) 등의 고정 수신기로서 구성된다고 하여 설명했는데, 고정 수신기에는, 예를 들면, 녹화기, 게임기, 퍼스널 컴퓨터, 네트워크 스토레이지 등을 포함하도록 하여도 좋다. 또한, 수신 장치(20)에서는, 고정 수신기로 한하지 않고, 예를 들면, 스마트폰이나 휴대 전화기, 태블릿형 컴퓨터 등의 모바일 수신기, 차량탑재 텔레비전 등의 차량에 탑재된 차량탑재 기기, 헤드 마운트 디스플레이(HMD: Head Mounted Display) 등의 웨어러블 컴퓨터 등의 전자 기기를 포함하도록 하여도 좋다.In addition, in the above description, it has been described that the reception device 20 (Fig. 1) is configured as a fixed receiver such as a television receiver or a set top box (STB), but the fixed receiver includes, for example, a recorder, a game machine, A personal computer, network storage, or the like may be included. In addition, the receiving device 20 is not limited to a fixed receiver, for example, a mobile receiver such as a smartphone or a mobile phone, a tablet computer, a vehicle-mounted device mounted on a vehicle such as a vehicle-mounted television, and a head-mounted display. An electronic device such as a wearable computer such as (HMD: Head Mounted Display) may be included.

또한, 수신 장치(20)(도 1)를 구성하는 복조 IC(202-1)(복조 디바이스)를, 본 기술을 적용한 수신 장치 또는 복조 장치로서 파악하도록 하여도 좋다. 또한, 상술한 설명에서는, 복수 반송파의 수가 2 내지 4라고 하여 설명했지만, 반송파의 수는 2 이상이라면, 몇개라도 좋다(예를 들면, 5 이상이라도 좋다).Further, the demodulation IC 202-1 (demodulation device) constituting the reception device 20 (FIG. 1) may be grasped as a reception device or a demodulation device to which the present technology is applied. In addition, in the above description, the number of multiple carriers is 2 to 4, but if the number of carriers is 2 or more, any number may be used (for example, 5 or more may be sufficient).

이때, 수신 장치(20)(도 10)에서는, N개(N은 2 이상의 정수)의 반송파의 수에 응하여 튜너(201-1 내지 201-N)와, 복조 IC(202-1 내지 202-N)가 마련된다. 또한, 복조 IC(202-1)(도 10)에서는, 하나의 복조부(211)와, N개의 TSMF 처리부(212-1 내지 212-N)와, N개의 TLV 변환부(213-1 내지 213-N)와, N개의 메모리(214-1 내지 214-N)가 각각 마련된다. 또한, 튜너201), 복조 IC(202), TSMF 처리부(212), TLV 변환부(213), 및 메모리(214)는, 반송파의 수와 동일한 수로 한하지 않고, 반송파의 수보다도 많은 수를 마련하도록 하여도 좋다.At this time, in the reception device 20 (FIG. 10), the tuners 201-1 to 201-N and the demodulation ICs 202-1 to 202-N in response to the number of N (N is an integer of 2 or more) carriers. ) Is provided. In addition, in the demodulation IC 202-1 (FIG. 10), one demodulation unit 211, N TSMF processing units 212-1 to 212-N, and N TLV conversion units 213-1 to 213 -N) and N memories 214-1 to 214-N are provided, respectively. In addition, the tuner 201, the demodulation IC 202, the TSMF processing unit 212, the TLV conversion unit 213, and the memory 214 are not limited to the same number as the number of carriers, but a number greater than the number of carriers is provided. You may do it.

(통신 회선을 포함하는 구성)(Configuration including communication line)

또한, 전송 시스템(1)(도 1)에서는, 도시하지 않지만, 인터넷 등의 통신 회선에 대해, 각종의 서버가 접속되도록 하여, 통신 기능을 갖는 수신 장치(20)(도 1)가, 인터넷 등의 통신 회선을 통하여, 각종의 서버에 액세스하여 쌍방향의 통신을 행함으로써, 콘텐츠나 어플리케이션 등의 각종의 데이터를 수신할 수 있도록 하여도 좋다.In addition, in the transmission system 1 (FIG. 1), although not shown, various servers are connected to a communication line such as the Internet, so that the reception device 20 (FIG. 1) having a communication function is Various types of data, such as contents and applications, may be received by accessing various servers through a communication line and performing two-way communication.

(기타)(Other)

또한, 본 명세서에서 기술되어 있는 용어는, 한 예이고, 다른 용어가 이용되는 것을 의도적으로 배제하는 것이 아니다. 예를 들면, 상술한 설명에서, 프레임은, 예를 들면, 패킷 등의 다른 용어로 치환되는 경우가 있다.In addition, the terms described in the present specification are only examples, and the use of other terms is not intentionally excluded. For example, in the above description, frames may be replaced with other terms such as packets, for example.

<3. 컴퓨터의 구성><3. Computer configuration>

상술한 일련의 처리는, 하드웨어에 의해 실행할 수도 있고, 소프트웨어에 의해 실행할 수도 있다. 일련의 처리를 소프트웨어에 의해 실행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 컴퓨터에 인스톨된다. 도 18은, 상술한 일련의 처리를 프로그램에 의해 실행하는 컴퓨터의 하드웨어의 구성례를 도시하는 도면이다.The above-described series of processing can be executed by hardware or software. When a series of processing is executed by software, a program constituting the software is installed on the computer. 18 is a diagram showing a configuration example of hardware of a computer that executes the series of processes described above by means of a program.

컴퓨터(1000)에서, CPU(Central Processing Unit)(1001), ROM(Read Only Memory)(1002), RAM(Random Access Memory)(1003)은, 버스(1004)에 의해 서로 접속되어 있다. 버스(1004)에는, 또한, 입출력 인터페이스(1005)가 접속되어 있다. 입출력 인터페이스(1005)에는, 입력부(1006), 출력부(1007), 기록부(1008), 통신부(1009), 및, 드라이브(1010)가 접속되어 있다.In the computer 1000, a CPU (Central Processing Unit) 1001, a ROM (Read Only Memory) 1002, and a RAM (Random Access Memory) 1003 are connected to each other by a bus 1004. An input/output interface 1005 is further connected to the bus 1004. An input unit 1006, an output unit 1007, a recording unit 1008, a communication unit 1009, and a drive 1010 are connected to the input/output interface 1005.

입력부(1006)는, 키보드, 마우스, 마이크로폰 등으로 이루어진다. 출력부(1007)는, 디스플레이, 스피커 등으로 이루어진다. 기록부(1008)는, 하드 디스크나 불휘발성의 메모리 등으로 이루어진다. 통신부(1009)는, 네트워크 인터페이스 등으로 이루어진다. 드라이브(1010)는, 자기 디스크, 광디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 기록 매체(1011)를 구동한다.The input unit 1006 includes a keyboard, a mouse, and a microphone. The output unit 1007 is made of a display, a speaker, or the like. The recording unit 1008 is made of a hard disk, a nonvolatile memory, or the like. The communication unit 1009 is made of a network interface or the like. The drive 1010 drives a removable recording medium 1011 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory.

이상과 같이 구성된 컴퓨터(1000)에서는, CPU(1001)가, ROM(1002)나 기록부(1008)에 기록되어 있는 프로그램을, 입출력 인터페이스(1005) 및 버스(1004)를 통하여, RAM(1003)에 로드하고 실행함에 의해, 상술한 일련의 처리가 행해진다.In the computer 1000 configured as described above, the CPU 1001 transfers a program recorded in the ROM 1002 or the recording unit 1008 to the RAM 1003 through the input/output interface 1005 and the bus 1004. By loading and executing, the series of processing described above is performed.

컴퓨터(1000)(CPU(1001))가 실행하는 프로그램은, 예를 들면, 패키지 미디어 등으로서의 리무버블 기록 매체(1011)에 기록하여 제공할 수 있다. 또한, 프로그램은, 로컬 에어리어 네트워크, 인터넷, 디지털 위성 방송이라는, 유선 또는 무선의 전송 매체를 통하여 제공할 수 있다.The program executed by the computer 1000 (CPU 1001) can be provided by recording it on the removable recording medium 1011 as a package medium or the like, for example. In addition, the program can be provided through a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting.

컴퓨터(1000)에서는, 프로그램은, 리무버블 기록 매체(1011)를 드라이브(1010)에 장착함에 의해, 입출력 인터페이스(1005)를 통하여, 기록부(1008)에 인스톨할 수 있다. 또한, 프로그램은, 유선 또는 무선의 전송 매체를 통하여, 통신부(1009)에서 수신하고, 기록부(1008)에 인스톨할 수 있다. 기타, 프로그램은, ROM(1002)이나 기록부(1008)에, 미리 인스톨하여 둘 수 있다.In the computer 1000, the program can be installed in the recording unit 1008 through the input/output interface 1005 by attaching the removable recording medium 1011 to the drive 1010. Further, the program can be received by the communication unit 1009 through a wired or wireless transmission medium and installed in the recording unit 1008. In addition, the program can be installed in advance in the ROM 1002 or the recording unit 1008.

여기서, 본 명세서에서, 컴퓨터가 프로그램에 따라 행하는 처리는, 반드시 플로우 차트로서 기재된 순서에 따라 시계열로 행해질 필요는 없다. 즉, 컴퓨터가 프로그램에 따라 행하는 처리는, 병렬적 또는 개별적으로 실행되는 처리(예를 들면, 병렬 처리 또는 오브젝트에 의한 처리)도 포함한다. 또한, 프로그램은, 하나의 컴퓨터(프로세서)에 의해 처리되는 것이라도 좋고, 복수의 컴퓨터에 의해 분산 처리되는 것이라도 좋다.Here, in this specification, the processing performed by the computer according to the program does not necessarily need to be performed in time series according to the order described as a flow chart. That is, the processing performed by the computer according to the program also includes processing that is executed in parallel or individually (for example, parallel processing or processing by objects). In addition, the program may be processed by one computer (processor) or distributedly processed by a plurality of computers.

또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.In addition, the embodiment of the present technology is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present technology.

또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.In addition, the present technology can have the following configuration.

(1)(One)

복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록을 제어하는 제어부를 구비하는 수신 장치.When a divided variable length packet obtained by dividing a variable length packet is included as a transport stream transmitted for each of a plurality of carriers, data of the payload unit among the header unit and the payload unit constituting the divided variable length packet are sequentially When writing to the memory, a receiving device comprising a control unit for controlling a clock for reading the data recorded in the memory based on the amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame .

(2)(2)

상기 반송파의 수에 응하여 복수 마련되는 변환부와,A plurality of conversion units provided in response to the number of carriers,

복수의 상기 변환부에 대응하여 복수 마련되는 상기 메모리를 또한 구비하고,Further comprising a plurality of the memories provided corresponding to the plurality of conversion units,

상기 변환부의 각각은, 입력되는 상기 분할 가변 길이 패킷으로부터 상기 헤더부를 제거하여 상기 페이로드부의 데이터를, 대응하는 상기 메모리에 기록하는 상기 (1)에 기재된 수신 장치.The receiving apparatus according to (1), wherein each of the conversion units removes the header unit from the inputted divided variable length packet and writes the data of the payload unit to the corresponding memory.

(3)(3)

상기 제어부는,The control unit,

상기 변환부의 각각으로부터 통지되는 기록 데이터량에 의거하여, 상기 소정의 프레임의 구간에 복수의 상기 메모리에 기록된 전데이터량을 계산하고,Based on the amount of recorded data notified from each of the conversion units, the total amount of data recorded in the plurality of the memories in the section of the predetermined frame is calculated,

상기 소정의 프레임에 포함되는 다중 프레임 헤더의 헤더 정보에 의거하여, 상기 소정의 프레임의 구간의 시간을 계산하고,Based on header information of a multi-frame header included in the predetermined frame, the time of the section of the predetermined frame is calculated,

그들 계산의 결과에 의거하여, 복수의 상기 메모리에 각각 기록된 상기 데이터를 판독하기 위한 상기 클록을 제어하는 상기 (2)에 기재된 수신 장치.The reception device according to (2) above, based on the results of these calculations, controlling the clock for reading the data recorded in each of the plurality of memories.

(4)(4)

상기 클록은, 상기 소정의 프레임의 구간에 기록된 전데이터량과, 상기 소정의 프레임의 구간의 시간과의 관계로부터 얻어지는 일정한 레이트에 대응한 클록인 상기 (1) 내지 (3)의 어느 하나에 기재된 수신 장치.The clock corresponds to any one of (1) to (3) above, which is a clock corresponding to a constant rate obtained from the relationship between the total amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame. The described receiving device.

(5)(5)

상기 제어부는, 상기 반송파마다 소정의 단위로 할당되는 슬롯의 배열순에 의거하여, 복수의 상기 메모리로부터 상기 데이터를 판독하는 순번을 제어하는 상기 (3) 또는 (4)에 기재된 수신 장치.The receiving device according to (3) or (4), wherein the control unit controls an order of reading the data from a plurality of the memories based on an arrangement order of slots allocated in a predetermined unit for each of the carriers.

(6)(6)

상기 제어부는, 상기 반송파에 지연이 생기고 있는 경우에, 복수의 상기 반송파 중 기준의 반송파의 선두를 기준으로 한 판독 시작 시간을 Ts로 하고, 상기 소정의 프레임의 길이에 응한 시간을 Tsf로 했을 때, 상기 판독 시작 시간(Ts)(단, Ts < 1/2 × Tsf)의 타이밍에서, 복수의 상기 메모리에 각각 기록된 상기 데이터의 판독을 시작하도록 제어하는 상기 (3)에 기재된 수신 장치.When a delay occurs in the carrier, the control unit sets the read start time based on the head of the reference carrier among the plurality of carriers as Ts, and the time corresponding to the length of the predetermined frame as Tsf. And the reception device according to (3) above, wherein at the timing of the reading start time (Ts) (however, Ts <1/2 × Tsf), the reading of the data recorded in each of the plurality of memories is controlled to start.

(7)(7)

상기 지연은, 복수의 상기 반송파의 각각의 사이에서, 상기 소정의 프레임의 길이에 응한 시간의 1/2 미만의 지연이고,The delay is a delay of less than 1/2 of the time corresponding to the length of the predetermined frame, between each of the plurality of carriers,

상기 판독 시작 시간(Ts)은, 복수의 상기 반송파 중 가장 선행되어 있는 반송파를 기준의 반송파로 했을 때에, 가장 지련되는 반송파의 선두보다도 시간적으로 후의 타이밍이 되는 상기 (6)에 기재된 수신 장치.The reception device according to (6), wherein the read start time (Ts) becomes a timing later in time than the head of the most delayed carrier when the most preceding carrier among the plurality of carriers is used as a reference carrier.

(8)(8)

상기 제어부는, 상기 다중 프레임 헤더의 헤더 정보에 포함되는 상기 반송파의 프레임 위치 정보에 의거하여, 복수의 상기 반송파의 선두를 식별하는 상기 (6) 또는 (7)에 기재된 수신 장치.The receiving device according to (6) or (7), wherein the control unit identifies the heads of the plurality of carriers based on frame position information of the carriers included in header information of the multi-frame header.

(9) (9)

상기 소정의 프레임은, 복수의 다중 프레임으로 구성된 프레임을 포함하는 상기 (1) 내지 (8)의 어느 하나에 기재된 수신 장치.The reception device according to any one of (1) to (8), wherein the predetermined frame includes a frame composed of a plurality of multiple frames.

(10)(10)

상기 변환부의 각각은, 상기 분할 가변 길이 패킷의 상기 페이로드부에, 상기 가변 길이 패킷의 선두가 포함되는 경우와, 상기 가변 길이 패킷의 선두가 포함되지 않는 경우에서, 대응하는 상기 메모리에 기록한 상기 페이로드부의 데이터량이 다른 상기 (2) 또는 (3)에 기재된 수신 장치.Each of the conversion units is configured to be recorded in the corresponding memory when the head of the variable length packet is included in the payload unit of the divided variable length packet and the head of the variable length packet is not included. The receiving device according to (2) or (3) above, wherein the amount of data in the payload portion is different.

(11)(11)

복조 장치로서 구성되는 상기 (1) 내지 (10)의 어느 하나에 기재된 수신 장치.The receiving device according to any one of (1) to (10), configured as a demodulation device.

(12)(12)

수신 장치가,The receiving device,

복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록을 제어하는 수신 방법.As a transport stream transmitted for each of a plurality of carriers, when a divided variable length packet obtained by dividing a variable length packet is included, data of the payload unit among the header unit and the payload unit constituting the divided variable length packet are sequentially A receiving method for controlling a clock for reading the data recorded in the memory when writing to the memory, based on the amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame.

1: 전송 시스템
10: 송신 장치
20: 수신 장치
30: CATV 전송로
201, 201-1 내지 201-4: 튜너
202, 202-1 내지 202-4: 복조 IC
203: 시스템 온 칩(SoC)
210: 제어부
211: 복조부
212, 212-1 내지 212-4: TSMF 처리부
213, 213-1 내지 213-4: TLV 변환부
214, 214-1 내지 214-4: 메모리
215: 셀렉터
1000: 컴퓨터
1001: CPU
1: transmission system
10: transmitting device
20: receiving device
30: CATV transmission path
201, 201-1 to 201-4: tuner
202, 202-1 to 202-4: demodulation IC
203: system on a chip (SoC)
210: control unit
211: demodulation unit
212, 212-1 to 212-4: TSMF processing unit
213, 213-1 to 213-4: TLV conversion unit
214, 214-1 to 214-4: memory
215: selector
1000: computer
1001: CPU

Claims (12)

복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록을 제어하는 제어부를 구비하는 것을 특징으로 하는 수신 장치.As a transport stream transmitted for each of a plurality of carriers, when a divided variable length packet obtained by dividing a variable length packet is included, data of the payload unit among the header unit and the payload unit constituting the divided variable length packet are sequentially And a control unit for controlling a clock for reading the data recorded in the memory based on the amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame when writing to the memory. Receiving device. 제1항에 있어서,
상기 반송파의 수에 응하여 복수 마련되는 변환부와,
복수의 상기 변환부에 대응하여 복수 마련되는 상기 메모리를 또한 구비하고,
상기 변환부의 각각은, 입력되는 상기 분할 가변 길이 패킷으로부터 상기 헤더부를 제거하여 상기 페이로드부의 데이터를, 대응하는 상기 메모리에 기록하는 것을 것을 특징으로 하는 수신 장치.
The method of claim 1,
A plurality of conversion units provided in response to the number of carriers,
Further comprising a plurality of the memories provided corresponding to the plurality of conversion units,
Wherein each of the conversion units removes the header unit from the inputted divided variable length packet and writes the data of the payload unit to the corresponding memory.
제2항에 있어서,
상기 제어부는,
상기 변환부의 각각으로부터 통지되는 기록 데이터량에 의거하여, 상기 소정의 프레임의 구간에 복수의 상기 메모리에 기록된 전데이터량을 계산하고,
상기 소정의 프레임에 포함되는 다중 프레임 헤더의 헤더 정보에 의거하여, 상기 소정의 프레임의 구간의 시간을 계산하고,
그들의 계산의 결과에 의거하여, 복수의 상기 메모리에 각각 기록된 상기 데이터를 판독하기 위한 상기 클록을 제어하는 것을 특징으로 하는 수신 장치.
The method of claim 2,
The control unit,
Based on the amount of recorded data notified from each of the conversion units, the total amount of data recorded in the plurality of the memories in the section of the predetermined frame is calculated,
Based on header information of a multi-frame header included in the predetermined frame, the time of the section of the predetermined frame is calculated,
And controlling the clock for reading the data each recorded in a plurality of the memories based on a result of their calculation.
제3항에 있어서,
상기 클록은, 상기 소정의 프레임의 구간에 기록된 전데이터량과, 상기 소정의 프레임의 구간의 시간과의 관계로부터 얻어지는 일정한 레이트에 대응한 클록인 것을 특징으로 하는 수신 장치.
The method of claim 3,
And the clock is a clock corresponding to a constant rate obtained from a relationship between the total amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame.
제3항에 있어서,
상기 제어부는, 상기 반송파마다 소정의 단위로 할당되는 슬롯의 배열순에 의거하여, 복수의 상기 메모리로부터 상기 데이터를 판독하는 순번을 제어하는 것을 특징으로 하는 수신 장치.
The method of claim 3,
And the control unit controls an order of reading the data from a plurality of the memories based on an arrangement order of slots allocated in a predetermined unit for each of the carriers.
제3항에 있어서,
상기 제어부는, 상기 반송파에 지연이 생기고 있는 경우에, 복수의 상기 반송파 중 기준의 반송파의 선두를 기준으로 한 판독 시작 시간을 Ts로 하고, 상기 소정의 프레임의 길이에 응한 시간을 Tsf로 했을 때, 상기 판독 시작 시간(Ts)(단, Ts < 1/2 × Tsf)의 타이밍에서, 복수의 상기 메모리에 각각 기록된 상기 데이터의 판독을 시작하도록 제어하는 것을 특징으로 하는 수신 장치.
The method of claim 3,
When a delay occurs in the carrier, the control unit sets the read start time based on the head of the reference carrier among the plurality of carriers as Ts, and the time corresponding to the length of the predetermined frame as Tsf. , At a timing of the read start time (Ts) (however, Ts <1/2 × Tsf), control to start reading of the data respectively written to the plurality of memories.
제6항에 있어서,
상기 지연은, 복수의 상기 반송파의 각각의 사이에서, 상기 소정의 프레임의 길이에 응한 시간의 1/2 미만의 지연이고,
상기 판독 시작 시간(Ts)은, 복수의 상기 반송파 중 가장 선행되어 있는 반송파를 기준의 반송파로 했을 때에, 가장 지연되는 반송파의 선두보다도 시간적으로 후의 타이밍이 되는 것을 특징으로 하는 수신 장치.
The method of claim 6,
The delay is a delay of less than 1/2 of the time corresponding to the length of the predetermined frame, between each of the plurality of carriers,
The reception device, wherein the read start time (Ts) is a timing later in time than the head of the most delayed carrier when the most preceding carrier among the plurality of carriers is used as a reference carrier.
제7항에 있어서,
상기 제어부는, 상기 다중 프레임 헤더의 헤더 정보에 포함되는 상기 반송파의 프레임 위치 정보에 의거하여, 복수의 상기 반송파의 선두를 식별하는 것을 특징으로 하는 수신 장치.
The method of claim 7,
And the control unit identifies the heads of the plurality of carriers based on frame position information of the carriers included in header information of the multi-frame header.
제1항에 있어서,
상기 소정의 프레임은, 복수의 다중 프레임으로 구성되는 프레임을 포함하는 것을 특징으로 하는 수신 장치.
The method of claim 1,
The receiving device, wherein the predetermined frame includes a frame composed of a plurality of multiple frames.
제2항에 있어서,
상기 변환부의 각각은, 상기 분할 가변 길이 패킷의 상기 페이로드부에, 상기 가변 길이 패킷의 선두가 포함되는 경우와, 상기 가변 길이 패킷의 선두가 포함되지 않는 경우에서, 대응하는 상기 메모리에 기록하는 상기 페이로드부의 데이터량이 다른 것을 특징으로 하는 수신 장치.
The method of claim 2,
Each of the conversion units writes to the corresponding memory when the head of the variable length packet is included in the payload unit of the divided variable length packet and the head of the variable length packet is not included. The receiving device, characterized in that the data amount of the payload unit is different.
제1항에 있어서,
복조 장치로서 구성되는 것을 특징으로 하는 수신 장치.
The method of claim 1,
A receiving device configured as a demodulation device.
수신 장치가,
복수의 반송파마다 전송되는 전송 스트림으로서, 가변 길이 패킷을 분할한 분할 가변 길이 패킷이 포함되는 경우에, 상기 분할 가변 길이 패킷을 구성하는 헤더부와 페이로드부 중, 상기 페이로드부의 데이터를 순차적으로 메모리에 기록할 때에, 소정의 프레임의 구간에 기록된 데이터량 및 상기 소정의 프레임의 구간의 시간에 의거하여, 상기 메모리에 기록된 상기 데이터를 판독하기 위한 클록을 제어하는 것을 특징으로 하는 수신 방법.
The receiving device,
As a transport stream transmitted for each of a plurality of carriers, when a divided variable length packet obtained by dividing a variable length packet is included, data of the payload unit among the header unit and the payload unit constituting the divided variable length packet are sequentially A receiving method comprising controlling a clock for reading the data recorded in the memory when writing to the memory, based on the amount of data recorded in the section of the predetermined frame and the time of the section of the predetermined frame. .
KR1020207036124A 2018-06-27 2019-06-13 Receiving device, and receiving method KR20210023853A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018121847A JP2021158394A (en) 2018-06-27 2018-06-27 Reception device and reception method
JPJP-P-2018-121847 2018-06-27
PCT/JP2019/023411 WO2020004050A1 (en) 2018-06-27 2019-06-13 Reception device and reception method

Publications (1)

Publication Number Publication Date
KR20210023853A true KR20210023853A (en) 2021-03-04

Family

ID=68985624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036124A KR20210023853A (en) 2018-06-27 2019-06-13 Receiving device, and receiving method

Country Status (4)

Country Link
JP (1) JP2021158394A (en)
KR (1) KR20210023853A (en)
CN (1) CN112313905B (en)
WO (1) WO2020004050A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802518B (en) * 2021-03-25 2021-07-02 深圳市汇顶科技股份有限公司 Data writing method, system-on-chip and computer readable storage medium
CN113452680B (en) * 2021-06-08 2022-11-11 广州海格通信集团股份有限公司 Method, system, device and storage medium for converting data packet into stream data

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117283A1 (en) 2015-01-22 2016-07-28 株式会社ソシオネクスト Divided data transmitting and receiving system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114840A (en) * 2005-10-18 2007-05-10 Nec Electronics Corp Data-synchronizing device and its data-synchronizing method
JP5973746B2 (en) * 2012-02-24 2016-08-23 日本放送協会 Transmitting apparatus and receiving apparatus
JP6298757B2 (en) * 2014-01-15 2018-03-20 日本放送協会 Transmitting apparatus and receiving apparatus
JP6290127B2 (en) * 2015-03-17 2018-03-07 株式会社東芝 Transmission system, transmission slotting device, receiving device, and transmission slot creation method
JP6773032B2 (en) * 2015-06-11 2020-10-21 ソニー株式会社 Signal processing equipment, signal processing methods, and programs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117283A1 (en) 2015-01-22 2016-07-28 株式会社ソシオネクスト Divided data transmitting and receiving system

Also Published As

Publication number Publication date
JP2021158394A (en) 2021-10-07
CN112313905B (en) 2024-05-17
CN112313905A (en) 2021-02-02
WO2020004050A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
US8855192B2 (en) Device, method and system for transmitting video data between a video source and a video sink
JP6889384B2 (en) Divided data receiving method and divided data receiving LSI
RU2461128C2 (en) Receiving device and receiving method, program and receiving system
US8654767B2 (en) Method and system for wireless communication of audio in wireless networks
KR20210023853A (en) Receiving device, and receiving method
JP5615749B2 (en) Transmitting apparatus and receiving apparatus
EP2696580B1 (en) Data retrieval device, data retrieval method, and program
US7260149B2 (en) Digital data transmission apparatus, digital data reception apparatus, digital broadcast reception apparatus, digital data transmission method, digital data reception method, digital broadcast reception method, and computer program
JP2019149812A (en) Transmitter, transmission method, receiver, and reception method
KR20140018235A (en) Mechanism for clock recovery for streaming content being communicated over a packetized communication network
WO2017082059A1 (en) Information processing device, information processing method, and program
JP5872635B2 (en) Transmitting apparatus and receiving apparatus
KR102663341B1 (en) Receiving device and receiving method
JP2019149811A (en) Transmitter, transmission method, receiver, and reception method
US20170257468A1 (en) Apparatus and method for transmitting moving picture experts group (mpeg)-2 transport stream (ts) broadcasting data
KR20170119131A (en) System of transmitting video data
JP3885068B2 (en) Digital data receiving apparatus, digital data receiving method, and computer program
JP6259850B2 (en) Data reading apparatus, data reading method, and program
WO2008075608A1 (en) Transmission system, transmission device, reception device, signal transmission method, and program

Legal Events

Date Code Title Description
E902 Notification of reason for refusal