KR20210020378A - Method for wet two-step surface texturing of silicon wafer produced by kerfless - Google Patents

Method for wet two-step surface texturing of silicon wafer produced by kerfless Download PDF

Info

Publication number
KR20210020378A
KR20210020378A KR1020190099585A KR20190099585A KR20210020378A KR 20210020378 A KR20210020378 A KR 20210020378A KR 1020190099585 A KR1020190099585 A KR 1020190099585A KR 20190099585 A KR20190099585 A KR 20190099585A KR 20210020378 A KR20210020378 A KR 20210020378A
Authority
KR
South Korea
Prior art keywords
silicon wafer
wet
acid
cleaning
solution
Prior art date
Application number
KR1020190099585A
Other languages
Korean (ko)
Other versions
KR102255578B1 (en
Inventor
김동환
이해석
강윤묵
정유진
배수현
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020190099585A priority Critical patent/KR102255578B1/en
Publication of KR20210020378A publication Critical patent/KR20210020378A/en
Application granted granted Critical
Publication of KR102255578B1 publication Critical patent/KR102255578B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

The present invention relates to a wet two-step surface texturing method of a silicon wafer. In a method for forming a texture on a surface of the silicon wafer manufactured by a Kerfless method, the wet two-step surface texturing method of the silicon wafer comprises: a cleaning step of cleaning a surface of a silicon wafer through a wet cleaning solution; a pretreatment step of immersing the cleaned silicon wafer in a first acid solution to form a hole in the surface; a cleaning step of cleaning the surface of the silicon wafer on which the hole is formed through deionized water; and an etching step of immersing the cleaned silicon wafer in a second acid solution to form a texture on the surface.

Description

Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법 {METHOD FOR WET TWO-STEP SURFACE TEXTURING OF SILICON WAFER PRODUCED BY KERFLESS}Wet two-stage surface texture method of silicon wafer manufactured in Kerfless method {METHOD FOR WET TWO-STEP SURFACE TEXTURING OF SILICON WAFER PRODUCED BY KERFLESS}

본 발명은 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법에 관한 것이다.The present invention relates to a wet two-stage surface texture method of a silicon wafer manufactured in a Kerfless method.

결정질 실리콘 태양전지는 세계 태양광 시장의 90%를 점유하고 있으며, 지난 10년간 글로벌 태양전지 시장은 지속적이면서 매우 빠른 속도로 발전하고 있다.Crystalline silicon solar cells occupy 90% of the global solar cell market, and the global solar cell market continues to develop at a very rapid pace over the past 10 years.

또한, 결정질 실리콘 태양전지를 제조함에 있어 제조 비용의 60%를 차지하는 웨이퍼 소재 중에 다결정 실리콘 웨이퍼는 단결정 실리콘 웨이퍼에 비해 30~50%의 저렴한 비용으로 미래의 태양전지 시장에서 주목을 받고 있다.In addition, among wafer materials that account for 60% of the manufacturing cost in manufacturing a crystalline silicon solar cell, polycrystalline silicon wafers are attracting attention in the future solar cell market at a lower cost of 30-50% compared to single crystal silicon wafers.

더하여, 최근 태양전지 시장의 트랜드에 맞추어 저가형 고품질의 결정질 실리콘 태양전지 제조를 위해 많은 연구가 진행되고 있으며, 특히, 실리콘 웨이퍼를 제작하는데 있어서 4단계의 공정을 필요로 하며 약 30~40%의 절단손실(Kerf-loss)이 발생하는 캐스팅(Casting) 방식을 대체하여 실리콘 재료의 낭비가 없고, 공정의 단계가 줄어든 Kerfless 및 Saw Damage Free 방식에 대한 연구가 증가되고 있다.In addition, many studies are being conducted to manufacture low-cost, high-quality crystalline silicon solar cells in line with the recent solar cell market trend. In particular, 4 steps are required to manufacture silicon wafers, and about 30 to 40% of cutting is required. Research on Kerfless and Saw Damage Free methods in which there is no waste of silicon material by replacing the casting method in which Kerf-loss occurs, and the step of the process is reduced is increasing.

이러한, Kerfless 및 Saw Damage Free 방식은 종래의 캐스팅 방식에 비해 공정비용을 약 50% 절감할 수 있으며 약 66%의 에너지 절감이 가능하다.Such, Kerfless and Saw Damage Free methods can reduce process costs by about 50% and energy savings of about 66% compared to the conventional casting method.

그런데, 상기와 같은 기술은 다음과 같은 문제가 있다.However, the technology as described above has the following problems.

일반적으로 태양전지는 효율적인 광에너지 흡수를 위해 입사되는 빛의 반사를 최소화해야 하므로, 이를 위해 다결정 실리콘 웨이퍼 표면에 표면 텍스쳐링 공정을 수행하거나 반사방지막을 증착한다.In general, a solar cell needs to minimize reflection of incident light for efficient absorption of light energy, and for this purpose, a surface texturing process is performed or an antireflection film is deposited on the surface of a polycrystalline silicon wafer.

더 구체적으로, 다결정 실리콘 웨이퍼의 경우 표면 텍스쳐링을 위해 산 용액을 이용한 습식 방법인 비등방성 텍스쳐링 방법이 산업에 적용되고 있는데, 상기 비등방성 텍스쳐링 방법은 캐스팅 방식에서 발생하는 Saw Mark, Saw Damage를 씨드로 이용하여 다결정 실리콘 웨이퍼 표면에 비등방성 식각 현상을 유도한다.More specifically, in the case of polycrystalline silicon wafers, an anisotropic texturing method, which is a wet method using an acid solution for surface texturing, is being applied in the industry, and the anisotropic texturing method uses saw marks and saw damage generated in the casting method as seeds. To induce anisotropic etching on the surface of the polycrystalline silicon wafer.

그러나, Kerfless 및 Saw Damage Free 방식으로 제작된 다결정 실리콘 웨이퍼는 Saw Damage가 없으므로, 일반적으로 산업에서 사용되어지는 산용액을 이용한 습식 텍스쳐링 방법으로는 표면 텍스쳐링이 불가능한 한계점이 있다.However, since polycrystalline silicon wafers fabricated by Kerfless and Saw Damage Free methods do not have saw damage, there is a limitation in that surface texturing is impossible with a wet texturing method using an acid solution generally used in the industry.

이를 해결하기 위해, 다결정 실리콘 웨이퍼의 표면 텍스쳐링 방법인 플라즈마 식각(Plasma Etching), 금속촉매 에칭(Metal-Catalyzed Chemical Etching) 등의 연구가 진행되고 있으나, 플라즈마 식각 방식은 공정 비용의 증가되는 문제점이 있으며, 금속촉매 에칭의 경우, 웨이퍼 오염 및 금속 부산물을 제거해야 하는 문제점이 있다.In order to solve this problem, studies such as plasma etching and metal-catalyzed chemical etching, which are methods for texturing the surface of polycrystalline silicon wafers, are being conducted, but the plasma etching method has a problem of increasing process cost. In the case of metal catalyst etching, there is a problem in that wafer contamination and metal by-products must be removed.

본 발명의 실시예들은 상기와 같은 문제를 해결하기 위해 제안된 것으로서, 단순한 습식 공정을 이용하여 다결정 실리콘 웨이퍼의 표면에 텍스쳐를 형성하기 위한 씨드역할을 할 수 있는 홀을 형성함과 동시에 웨이퍼 표면에 존재하는 결함을 에칭하여 품질을 향상시킬 수 있는 습식 이단계 표면조직화 방법을 제공하고자 한다.Embodiments of the present invention have been proposed to solve the above problems, by using a simple wet process to form a hole that can serve as a seed for forming a texture on the surface of a polysilicon wafer and at the same time It is intended to provide a wet two-stage surface texture method capable of improving quality by etching existing defects.

또한, 진공 및 금속촉매 등의 복잡한 공정없이 저비용으로 높은 품질의 표면 텍스쳐링이 가능한 습식 이단계 표면조직화 방법을 제공하고자 한다.In addition, it is intended to provide a wet two-stage surface texture method capable of high-quality surface texturing at low cost without complicated processes such as vacuum and metal catalysts.

또한, 일반적인 다결정 실리콘 웨이퍼 보다 큰 스케일의 웨이퍼에도 쉽게적용이 가능하고, 웨이퍼 표면 전반에 걸쳐 균일한 텍스쳐링이 가능한 습식 이단계 표면조직화 방법을 제공하고자 한다.In addition, it is intended to provide a wet two-step surface texture method that can be easily applied to a wafer of a larger scale than that of a general polycrystalline silicon wafer, and that uniform texturing is possible over the entire wafer surface.

본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법은 Kerfless 방식으로 제작된 실리콘 웨이퍼의 표면에 텍스쳐를 형성하는 방법에 있어서, 습식 세정 용액을 통해 상기 실리콘 웨이퍼의 표면을 세정하는 세정단계; 상기 세정된 실리콘 웨이퍼를 제 1 산용액에 침지시켜 표면에 홀을 형성하는 전처리단계; 탈 이온수를 통해 상기 홀이 형성된 실리콘 웨이퍼의 표면을 세척하는 세척단계 및 상기 세척된 실리콘 웨이퍼를 제 2 산용액에 침지시켜 표면에 텍스쳐를 형성하는 식각단계를 포함한다.The wet two-step surface texture method of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention is a method of forming a texture on a surface of a silicon wafer manufactured in a Kerfless method, wherein the silicon wafer is formed by using a wet cleaning solution. A cleaning step of cleaning the surface; A pretreatment step of immersing the cleaned silicon wafer in a first acid solution to form holes in the surface thereof; And a washing step of cleaning the surface of the silicon wafer in which the holes are formed through deionized water, and an etching step of immersing the cleaned silicon wafer in a second acid solution to form a texture on the surface.

또한, 상기 세정단계는 상기 습식 세정 용액이 불산과 물을 1:10-100의 비율로 혼합된 혼합용액인 것을 특징으로 한다.In addition, the cleaning step is characterized in that the wet cleaning solution is a mixed solution in which hydrofluoric acid and water are mixed in a ratio of 1:10-100.

또한, 상기 전처리단계는 상기 제 1 산용액이 농도 40 내지 55%의 불산, 농도 65 내지 75%의 질산 및 농도 90 내지 99%의 초산이 18-54:1-3:10-30의 비율로 혼합된 혼합용액인 것을 특징으로 한다.In addition, in the pretreatment step, the first acid solution contains hydrofluoric acid having a concentration of 40 to 55%, nitric acid having a concentration of 65 to 75%, and acetic acid having a concentration of 90 to 99% in a ratio of 18-54:1-3:10-30. It is characterized in that it is a mixed solution.

또한, 상기 전처리단계는 상기 세정된 실리콘 웨이퍼를 상기 제 1 산용액에 상온에서 20 내지 40초간 침지하는 것을 특징으로 한다.In addition, the pretreatment step is characterized in that the cleaned silicon wafer is immersed in the first acid solution at room temperature for 20 to 40 seconds.

또한, 상기 전처리단계는 상기 제 1 산용액에서 불산의 비율이 질산의 비율보다 18배 이상 더 높은 것을 특징으로 한다.In addition, the pretreatment step is characterized in that the proportion of hydrofluoric acid in the first acid solution is 18 times higher than that of nitric acid.

또한, 상기 전처리단계는 상기 홀이 실리콘 웨이퍼의 표면에 산화 반응에 필요한 활성화 에너지가 낮은 영역인 결함을 중심으로 형성되는 것을 특징으로 한다.In addition, the pretreatment step is characterized in that the hole is formed on the surface of the silicon wafer around a defect that is a region having a low activation energy required for an oxidation reaction.

또한, 상기 전처리단계는 상기 홀이 질산으로 인해 형성된 실리콘 산화물을 불산이 식각하여 형성되는 것을 특징으로 한다.In addition, the pretreatment step is characterized in that the hole is formed by etching silicon oxide formed by nitric acid by hydrofluoric acid.

또한, 상기 전처리단계는 상기 홀이 깊고 좁은 구덩이 형태를 가지며, 중앙부 깊이가 0.5 내지 1.5 ㎛이고, 직경이 1 내지 3 ㎛로 형성되는 것을 특징으로 한다.In addition, the pretreatment step is characterized in that the hole has a deep and narrow pit shape, a central depth of 0.5 to 1.5 µm, and a diameter of 1 to 3 µm.

또한, 상기 식각단계는 상기 제 2 산용액이 농도 40 내지 55%의 불산, 농도 65 내지 75%의 질산 및 탈 이온수가 1-3:6-18:7-21의 비율로 혼합된 혼합용액인 것을 특징으로 한다.In addition, in the etching step, the second acid solution is a mixed solution in which hydrofluoric acid having a concentration of 40 to 55%, nitric acid having a concentration of 65 to 75%, and deionized water are mixed in a ratio of 1-3:6-18:7-21. It is characterized by that.

또한, 상기 식각단계는 상기 세척된 실리콘 웨이퍼를 상기 제 2 산용액에 섭씨 5 내지 15도의 온도조건에서 1 내지 10분간 침지하는 것을 특징으로 한다.In addition, in the etching step, the cleaned silicon wafer is immersed in the second acid solution at a temperature of 5 to 15 degrees Celsius for 1 to 10 minutes.

본 발명의 실시예들에 따른 습식 이단계 표면조직화 방법은 단순한 습식 공정을 이용하여 다결정 실리콘 웨이퍼의 표면에 텍스쳐를 형성하기 위한 씨드역할을 할 수 있는 홀을 형성함과 동시에 웨이퍼 표면에 존재하는 결함을 에칭하여 품질을 향상시킬 수 있는 효과가 있다.The wet two-stage surface texture method according to the embodiments of the present invention uses a simple wet process to form a hole that can serve as a seed for forming a texture on the surface of a polycrystalline silicon wafer and at the same time, defects present on the wafer surface There is an effect that can improve the quality by etching.

또한, 진공 및 금속촉매 등의 복잡한 공정없이 저비용으로 높은 품질의 표면 텍스쳐링이 가능하다.In addition, high quality surface texturing is possible at low cost without complicated processes such as vacuum and metal catalysts.

또한, 일반적인 다결정 실리콘 웨이퍼 보다 큰 스케일의 웨이퍼에도 쉽게적용이 가능하고, 웨이퍼 표면 전반에 걸쳐 균일한 텍스쳐링이 가능하다.In addition, it can be easily applied to wafers of a larger scale than general polycrystalline silicon wafers, and uniform texturing over the entire wafer surface is possible.

도 1은 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법을 도시한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법의 공정을 설명하기 위한 공정도이다.
도 3은 Kerfless 및 Saw Damage Free 방식으로 제작된 실리콘 웨이퍼의 표면을 나타낸 SEM 이미지이다.
도 4는 본 발명의 일 실시예에 따른 웨이퍼 표면에 홀을 형성하는 전처리단계 후 다결정 실리콘 웨이퍼의 표면을 나타낸 SEM 이미지이다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 표면에 홀을 형성하는 전처리단계 후 다결정 실리콘 웨이퍼의 표면을 나타낸 3D AFM 이미지이다.
도 6은 본 발명의 일 실시예에 따른 웨이퍼 표면에 텍스쳐를 형성하는 식각단계 후 실리콘 웨이퍼의 표면을 나타낸 SEM 이미지이다.
도 7은 본 발명의 일 실시예에 따른 식각단계 후 실리콘 웨이퍼의 표면 반사율을 도시한 그래프이다.
1 is a flow chart illustrating a wet two-step surface texture method of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention.
2 is a process diagram illustrating a process of a wet two-stage surface texture method of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention.
3 is an SEM image showing the surface of a silicon wafer manufactured by Kerfless and Saw Damage Free methods.
4 is a SEM image showing the surface of a polycrystalline silicon wafer after a pretreatment step of forming a hole in the wafer surface according to an embodiment of the present invention.
5 is a 3D AFM image showing the surface of a polycrystalline silicon wafer after a pretreatment step of forming a hole in the wafer surface according to an embodiment of the present invention.
6 is a SEM image showing the surface of a silicon wafer after an etching step of forming a texture on the wafer surface according to an embodiment of the present invention.
7 is a graph showing a surface reflectance of a silicon wafer after an etching step according to an embodiment of the present invention.

이하, 본 발명의 실시 예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시 예는 여러 가지 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것으로 해석되어서는 안 된다. 본 실시 예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. The embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited to the following embodiments. This embodiment is provided to more completely describe the present invention to those with average knowledge in the art. Therefore, the shape of the element in the drawings has been exaggerated to emphasize a clearer description.

본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시 예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명 시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다.The configuration of the invention for clarifying the solution to the problem to be solved by the present invention will be described in detail with reference to the accompanying drawings based on a preferred embodiment of the present invention, but the same in assigning reference numerals to the components of the drawings For the components, even if they are on different drawings, the same reference numerals are given, and it should be noted in advance that components of other drawings may be referred to when necessary when describing the drawings.

도 1은 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법을 도시한 흐름도이고, 도 2는 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법의 공정을 설명하기 위한 공정도이다.1 is a flow chart showing a wet two-stage surface texture method of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention, and FIG. 2 is a view of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention. It is a flow chart for explaining the process of the wet two-stage surface texture method.

일반적인 다결정 실리콘 웨이퍼 제조방법은 CZ(Czochralski) 법, FZ(Floating Zone Melting) 법, Bridgman 법 및 Casting 법으로 구분된다.Typical polycrystalline silicon wafer manufacturing methods are classified into CZ (Czochralski) method, FZ (Floating Zone Melting) method, Bridgman method, and Casting method.

Casting 법은 실리콘 용탕을 도가니에 붓고 서냉하여 자연응고시키는 방법으로 랜덤한 형태의 다결정 실리콘 잉곳을 제조할 수 있다.The casting method is a method of naturally solidifying a molten silicon metal by pouring it into a crucible and slowly cooling it to produce a polycrystalline silicon ingot of a random shape.

이 후, 제조된 다결정 실리콘 잉곳을 적당한 크기로 커팅하고, 커팅된 다결정 실리콘 잉곳을 실톱으로 얇게 조각낸다.Thereafter, the prepared polycrystalline silicon ingot is cut to an appropriate size, and the cut polycrystalline silicon ingot is thinly sliced with a jigsaw.

이와 달리, Kerfless 및 Saw damage free 방식은 고순도 실리콘 원석을 녹여 Sawing 공정없이 180 내지 200 ㎛ 두께의 얇은 조각형태로 다결정 실리콘 웨이퍼를 제작할 수 있으며, 이에 따라 실리콘 원재료의 낭비를 줄일 수 있고, 공정단계가 줄어 들어 저렴한 공정비용으로 다결정 실리콘 웨이퍼를 제조할 수 있다.In contrast, the Kerfless and Saw damage free methods can produce a polycrystalline silicon wafer in the form of thin pieces of 180 to 200 µm thick without a Sawing process by melting high-purity silicon raw stones, thereby reducing waste of raw silicon materials and As it is reduced, polycrystalline silicon wafers can be manufactured at low process cost.

그러나, Kerfless 및 Saw Damage free 방식으로 제작된 다결정 실리콘 웨이퍼의 표면은 종래의 Casting 법에서 실톱으로 얇게 조각내는 공정에서 발생하는 Saw mark, Saw Damage가 없으므로, 일반적인 산업에서 사용되어지는 산용액을 이용한 습식 텍스쳐링 방법으로 광 흡수를 위한 텍스쳐를 형성하기 어려운 문제점이 있다.However, since the surface of a polycrystalline silicon wafer manufactured by Kerfless and Saw Damage Free method does not have saw mark and saw damage generated in the process of thinly slicing with a jigsaw in the conventional casting method, it is wetted using an acid solution used in general industries. There is a problem in that it is difficult to form a texture for absorbing light by the texturing method.

이에, 하기에서는, 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 표면에 산용액을 이용하여 텍스쳐를 형성할 수 있는 습식 이단계 표면조직화 방법을 제공하고자 한다.Accordingly, in the following, a wet two-step surface texture method capable of forming a texture using an acid solution on the surface of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention is provided.

도 1을 참조하면, 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법(S10)은 습식 세정 용액을 이용하여 실리콘 웨이퍼의 표면을 세정하는 세정단계(S100), 세정된 실리콘 웨이퍼를 제 1 산용액에 침지시켜 표면에 홀을 형성하는 전처리단계(S200), 탈 이온수를 이용하여 홀이 형성된 실리콘 웨이퍼 표면을 세척하는 세척단계(S300) 및 세척된 실리콘 웨이퍼를 제 2 산용액에 침지시켜 표면에 텍스쳐를 형성하는 식각단계를 포함한다.Referring to FIG. 1, the wet two-step surface texture method (S10) of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention is a cleaning step (S100) of cleaning the surface of a silicon wafer using a wet cleaning solution. , Pre-treatment step (S200) of immersing the cleaned silicon wafer in a first acid solution to form holes on the surface (S200), cleaning step (S300) of cleaning the surface of the silicon wafer having holes formed using deionized water (S300), and the cleaned silicon wafer. It includes an etching step of immersing in a second acid solution to form a texture on the surface.

먼저, Kerfless 및 Saw Damage free 방식으로 제작된 실리콘 웨이퍼 표면을 습식 세정 용액을 이용하여 세정한다(S100).First, the surface of a silicon wafer manufactured by Kerfless and Saw Damage Free method is cleaned using a wet cleaning solution (S100).

또한, 상기 세정단계(S100)에서는 불산(HF)과 물(H2O)을 1:10-100 비율로 혼합된 혼합용액인 습식 세정 용액을 이용할 수 있다.In addition, in the cleaning step (S100) , a wet cleaning solution, which is a mixed solution in which hydrofluoric acid (HF) and water (H 2 O) are mixed in a ratio of 1:10-100 may be used.

또한, 상기 세정단계(S100)는 상기 습식 세정 용액을 이용하여 상온에서20 내지 60초간 세정하는 것이 바람직하다.In addition, the cleaning step (S100) is preferably washed at room temperature for 20 to 60 seconds using the wet cleaning solution.

더하여, 상기 세정단계(S100)에서는 불산(HF)이 포함된 습식 세정 용액이 산화막 내에 포함되어 있는 금속 오염물은 효과적으로 제거할 수 있지만 구리(Cu), 은(Ag), 금(Au)과 같은 귀금속은 제거하기 힘든 단점이 있으므로, 상기 습식 세정 용액에 과산화수소(H2O2)를 더 첨가할 수 있다. In addition, in the cleaning step (S100), a wet cleaning solution containing hydrofluoric acid (HF) can effectively remove metal contaminants contained in the oxide film, but noble metals such as copper (Cu), silver (Ag), and gold (Au) Since silver is difficult to remove, hydrogen peroxide (H 2 O 2 ) may be further added to the wet cleaning solution.

이로써, 불산(HF)을 이용하여 실리콘 웨이퍼 표면에 형성된 자연산화막과 산화막 내 금속과 같은 불순물이 동시에 제거될 수 있다.As a result, impurities such as metals in the oxide film and the natural oxide film formed on the surface of the silicon wafer may be simultaneously removed by using hydrofluoric acid (HF).

S100 단계가 종료되면, 세정된 실리콘 웨이퍼를 제 1 산용액에 침지시켜 표면에 홀을 형성하도록 전처리한다(S200).When the step S100 is finished, the cleaned silicon wafer is immersed in the first acid solution to form holes in the surface (S200).

이 때, 제 1 산용액은 하나 이상의 산, 하나 이상의 계면활성제, 용매 및촉매제를 포함하거나, 이들을 필수적으로 또는 선택적으로 포함하거나, 이들로 구성될 수 있다.In this case, the first acid solution may contain at least one acid, at least one surfactant, a solvent, and a catalyst, essentially or selectively, or consist of them.

본 발명의 일 실시예에 따르면, 제 1 산용액은 농도 40 내지 55%의 불산(HF), 농도 65 내지 75%의 질산(HNO3) 및 농도 90 내지 99%의 초산(CH3COOH)이 18-54:1-3:10-30의 비율로 혼합된 혼합용액이며, 실리콘 웨이퍼의 표면에 홀을 형성할 수 있는 것이면 이에 제한되지 않는다.According to an embodiment of the present invention, the first acid solution contains 40 to 55% hydrofluoric acid (HF), 65 to 75% nitric acid (HNO 3 ) and 90 to 99% acetic acid (CH 3 COOH). It is a mixed solution mixed in a ratio of 18-54:1-3:10-30, and is not limited thereto as long as it can form holes on the surface of a silicon wafer.

즉, 본 발명의 일 실시예에 따르면, 상기 전처리단계(S200)의 제 1 산용액에서 불산(HF)의 비율이 질산(HNO3)의 비율보다 18배 이상 더 높은 것이 바람직하다. That is, according to an embodiment of the present invention, it is preferable that the ratio of hydrofluoric acid (HF) in the first acid solution of the pretreatment step (S200) is 18 times higher than that of nitric acid (HNO 3 ).

또한, 상기 전처리단계(S200)는 세정된 실리콘 웨이퍼를 제 1 산용액에 상온에서 20 내지 40초간 침지한다.In addition, in the pretreatment step (S200), the cleaned silicon wafer is immersed in the first acid solution at room temperature for 20 to 40 seconds.

더하여, 상기 전처리단계(S200)는 상온보다 낮은 온도에서 수행될 수 있으며, 더 구체적으로 세정된 실리콘 웨이퍼를 섭씨 10 내지 20도의 온도조건에서 40 내지 140초간 침지할 수 있다.In addition, the pretreatment step S200 may be performed at a temperature lower than room temperature, and more specifically, the cleaned silicon wafer may be immersed for 40 to 140 seconds at a temperature condition of 10 to 20 degrees Celsius.

본 발명의 일 실시예에 따르면, 질산(HNO3)은 실리콘 원자와 반응하여 실리콘 웨이퍼의 표면에 산화물층을 생성하고, 불산(HF)은 상기 생성된 산화물층을 식각한다.According to an embodiment of the present invention, nitric acid (HNO 3 ) reacts with silicon atoms to form an oxide layer on the surface of a silicon wafer, and hydrofluoric acid (HF) etch the generated oxide layer.

이 때, 질산(HNO3)은 실리콘 웨이퍼의 표면에서 실리콘 원자가 이루고 있는 실리콘 결정구조의 불완전성인 결함(Defect)을 중심으로 실리콘 산화물(SiO2)이 형성되도록 할 수 있다. 상기 결함은 결정구조의 불완전성으로 인해 산화 반응에 필요한 활성화 에너지가 낮기 때문에 실리콘 산화물의 형성과 식각 반응이 쉽게 일어날 수 있는 사이트로 작용한다.In this case, nitric acid (HNO 3 ) may cause silicon oxide (SiO 2 ) to be formed around defects of a silicon crystal structure formed by silicon atoms on the surface of the silicon wafer. The defect acts as a site where the formation of silicon oxide and the etching reaction can easily occur because the activation energy required for the oxidation reaction is low due to the incomplete crystal structure.

더하여, 상기 실리콘 웨이퍼의 표면에 산화물층을 생성하는 물질은 질산(HNO3)에 제한되지 않는다. 예를 들어, 질산(HNO3)을 대체하여 과산화수소(H2O2), 육가크로뮴(CrO3)이 사용될 수 있다.In addition, a material that generates an oxide layer on the surface of the silicon wafer is not limited to nitric acid (HNO 3 ). For example, hydrogen peroxide (H 2 O 2 ) and hexavalent chromium (CrO 3 ) may be used in place of nitric acid (HNO 3 ).

이후, 불산(HF)은 형성된 실리콘 산화물(SiO2)과 반응하여, 사플루오린화규소(SiF4), 플루오린화 규소산(H2SiF6) 및 물(H2O)을 생성할 수 있다.Thereafter, hydrofluoric acid (HF) may react with the formed silicon oxide (SiO 2 ) to generate silicon tetrafluoride (SiF 4 ), silicic fluoride (H 2 SiF 6 ), and water (H 2 O).

즉, 불산(HF)은 상기 형성된 실리콘 산화물(SiO2)을 식각하므로, 질산(HNO3)보다 높은 비율의 불산(HF)을 포함하는 제 1 산용액을 이용하면, 전처리단계(S200)에서 실리콘 웨이퍼의 표면에 좁고 깊은 구덩이 형태의 홀이 형성된다.That is, since hydrofluoric acid (HF) etch the formed silicon oxide (SiO 2 ), if a first acid solution containing hydrofluoric acid (HF) in a higher ratio than nitric acid (HNO 3) is used, the silicon in the pretreatment step (S200) Holes in the form of narrow and deep pits are formed on the wafer surface.

본 발명의 일 실시예에 따르면 초산(CH3COOH)은 상기 불산(HF)과 질산(HNO3)이 각각 실리콘 산화물(SiO2)을 형성하고, 상기 형성된 실리콘 산화물(SiO2)을 식각하는 식각반응이 빠르게 진행되도록 할 수 있다.According to an embodiment of the present invention, acetic acid (CH 3 COOH) is an etching method in which the hydrofluoric acid (HF) and nitric acid (HNO 3 ) form silicon oxide (SiO 2 ), and the formed silicon oxide (SiO 2 ) is etched. You can make the reaction proceed quickly.

더 구체적으로, 상기 초산(CH3COOH)은 실리콘 웨이퍼와 제 1 산용액 간의 습윤현상을 활성화하여, 상기 실리콘 웨이퍼 표면에 기포가 형성되는 것을 방지한다. 즉, 제 1 산용액이 실리콘 웨이퍼 표면을 잘 적시도록 한다.More specifically, the acetic acid (CH 3 COOH) activates a wetting phenomenon between the silicon wafer and the first acid solution, thereby preventing bubbles from being formed on the surface of the silicon wafer. That is, the first acid solution wets the silicon wafer surface well.

여기서, 습윤현상은 고체/기체 표면 대신에 새로운 고체/액체의 계면이 생성되는 현상을 의미한다.Here, the wetting phenomenon means a phenomenon in which a new solid/liquid interface is created instead of the solid/gas surface.

이에 따라, 상기 초산(CH3COOH)은 상기 전처리단계(S200)가 상온에서 진행되어도 상기 실리콘 웨이퍼에 홀을 형성하는 식각반응이 40초 이하의 짧은 시간조건에서 충분히 일어날 수 있도록 도와줄 수 있으며, 실리콘 웨이퍼 표면에 조밀하고 균일한 홀이 형성되도록 돕는다.Accordingly, the acetic acid (CH 3 COOH) can help the etching reaction of forming a hole in the silicon wafer to sufficiently occur in a short time condition of 40 seconds or less even when the pretreatment step (S200) is performed at room temperature, It helps to form dense and uniform holes on the silicon wafer surface.

본 발명의 일 실시예에 따르면, 전처리단계(S200)는 강력한 산이 조합된 제 1 산용액에 일정시간동안 실리콘 웨이퍼를 침지시켜, 실리콘 웨이퍼의 표면에 산화 반응에 필요한 활성화 에너지가 낮은 영역인 결함(Defect)에서 산화물의 형성과 식각반응이 진행되고, 좁고 깊은 구덩이 형태의 홀이 형성된다.According to an embodiment of the present invention, in the pretreatment step (S200), a silicon wafer is immersed in a first acid solution combined with a strong acid for a certain period of time, so that a defect (a region having a low activation energy required for an oxidation reaction) on the surface of the silicon wafer In Defect), oxide formation and etching reaction proceed, and narrow and deep hole-shaped holes are formed.

또한, 상기 홀은 실리콘 웨이퍼 표면에 미세하고 균일하게 형성될 수 있다. In addition, the holes may be formed finely and uniformly on the surface of the silicon wafer.

S200 단계가 종료되면, 탈 이온수를 이용하여 홀이 형성된 실리콘 웨이퍼의 표면을 세척한다(S300).When the step S200 is finished, the surface of the silicon wafer in which the holes are formed is cleaned using deionized water (S300).

또한, 상기 세척단계(S300)는 상온에서 10분간 수행될 수 있으며, 때때로 초음파를 이용하여 세정 처리할 수 있다.In addition, the washing step (S300) may be performed for 10 minutes at room temperature, and may sometimes be cleaned using ultrasonic waves.

S300 단계가 종료되면, 세척된 실리콘 웨이퍼를 제 2 산용액에 침지시켜표면에 텍스쳐를 형성하도록 식각한다(S400).When the step S300 is finished, the cleaned silicon wafer is immersed in the second acid solution and etched to form a texture on the surface (S400).

이 때, 제 2 산용액은 하나 이상의 산, 하나 이상의 계면활성제 및 용매를 포함하거나, 이들을 필수적으로 또는 선택적으로 포함하거나, 이들로 구성될 수 있다.In this case, the second acid solution may contain one or more acids, one or more surfactants, and a solvent, essentially or selectively, or consist of them.

본 발명의 일 실시예에 따르면, 제 2 산용액은 농도 40 내지 55%의 불산(HF), 농도 65 내지 75%의 질산(HNO3) 및 탈 이온수(DI Water)가 1-3:6-18:7-21의 비율로 혼합된 혼합용액이며, 실리콘 웨이퍼의 표면에 텍스쳐를 형성할 수 있는 것이면 이에 제한되지 않는다.According to an embodiment of the present invention, the second acid solution has a concentration of 40 to 55% of hydrofluoric acid (HF), a concentration of 65 to 75% of nitric acid (HNO 3 ) and deionized water (DI Water) of 1-3:6- It is a mixed solution mixed in a ratio of 18:7-21, and is not limited thereto as long as it can form a texture on the surface of a silicon wafer.

즉, 본 발명의 일 실시예에 따르면, 상기 식각단계(S200)의 제 2 산용액에서 질산(HNO3)의 비율이 불산(HF)의 비율보다 6배 이상 더 높은 것이 바람직하다.That is, according to an embodiment of the present invention, it is preferable that the ratio of nitric acid (HNO 3 ) in the second acid solution of the etching step (S200) is 6 times higher than that of hydrofluoric acid (HF).

또한, 상기 식각단계(S400)는 세척된 실리콘 웨이퍼를 상기 제 2 산용액에 섭씨 5 내지 15도의 온도조건에서 1 내지 10분간 침지한다.In addition, in the etching step (S400), the cleaned silicon wafer is immersed in the second acid solution in a temperature condition of 5 to 15 degrees Celsius for 1 to 10 minutes.

상기 전처리단계(S200)와 같이, 질산(HNO3)은 실리콘 원자와 반응하여 실리콘 웨이퍼의 표면에 산화물층을 생성하고, 이후 불산(HF)은 상기 산화물층을 식각할 수 있다.As in the pretreatment step S200, nitric acid (HNO 3 ) reacts with silicon atoms to generate an oxide layer on the surface of the silicon wafer, and then hydrofluoric acid (HF) may etch the oxide layer.

그 결과, 상기 식각단계(S400)에서는 상기 실리콘 웨이퍼 표면에 요철형태의 텍스쳐가 형성될 수 있으며, 일반적인 염기성 및 산성 용액을 사용하는 식각반응과는 다르게 실리콘 웨이퍼 표면을 등방 식각하므로 무작위한 결정면이 드러나는 형태로 텍스쳐링이 진행된다.As a result, in the etching step (S400), an uneven texture may be formed on the surface of the silicon wafer, and since the silicon wafer surface is isotropically etched unlike an etching reaction using a general basic and acidic solution, a random crystal plane is exposed. Texturing is performed in the form.

즉, 상기 식각단계(S400)에서 제 2 산용액의 식각반응은 등방성 식각을 유도할 수 있는 것이며, 상기 텍스쳐는 무작위한 등방성 형태로 형성되어 둥근형상을 가질 수 있다.That is, the etching reaction of the second acid solution in the etching step S400 may induce isotropic etching, and the texture may be formed in a random isotropic shape to have a round shape.

또한, 질산(HNO3)의 비율이 불산(HF)보다 높은 상기 식각단계(S400)에서는 상기 실리콘 웨이퍼 표면에 기 형성된 좁고 깊은 구덩이 형태의 홀이 가로방향으로 넓게 확장되어 텍스쳐가 형성되며, 태양전지에 활용할 수 있는 우수한 표면 반사율을 가진 실리콘 웨이퍼를 제조할 수 있다.In addition, in the etching step (S400) in which the ratio of nitric acid (HNO 3 ) is higher than that of hydrofluoric acid (HF), a narrow and deep pit-shaped hole previously formed on the surface of the silicon wafer expands widely in the horizontal direction to form a texture. It is possible to manufacture a silicon wafer with excellent surface reflectivity that can be utilized for

이로써, 본 발명의 일 실시예에 따른 Kerfless 방식으로 제작된 실리콘 웨이퍼의 습식 이단계 표면조직화 방법(S10)은 전처리단계(S200)에서 불산(HF)의 비율을 질산(HNO3)보다 높게 하는 동시에 초산(CH3COOH)을 촉매제로 사용함으로써 태양전지에 적합한 반사율을 갖는 텍스쳐를 형성함에 있어 씨드로 사용될 수 있는 좁고 깊은 구덩이 형태의 홀을 형성할 수 있다.Accordingly, in the wet two-step surface texture method (S10) of a silicon wafer manufactured in a Kerfless method according to an embodiment of the present invention, the ratio of hydrofluoric acid (HF) in the pretreatment step (S200) is higher than nitric acid (HNO 3 ). By using acetic acid (CH 3 COOH) as a catalyst, holes in the form of narrow and deep pits that can be used as seeds in forming a texture having a reflectance suitable for solar cells can be formed.

더하여, 본 발명의 일 실시예에서는 전처리단계(S200)에서 불산(HF) 비율을 높게 하여 씨드로 사용될 수 있는 좁고 긴 형태의 홀을 형성한 후, 식각단계(S400)에서 질산(HNO3)의 비율을 높게 하여 기 형성된 좁고 깊은 구덩이 형태의 홀이 가로방향으로 넓게 확장될 수 있게 처리함에 따라 태양전지에 적합한 반사율을 가지는 텍스쳐가 최종적으로 형성될 수 있다.In addition, in an embodiment of the present invention, after forming a narrow and long hole that can be used as a seed by increasing the HF ratio in the pretreatment step (S200), nitric acid (HNO 3 ) is used in the etching step (S400). By increasing the ratio and processing the hole in the form of a narrow and deep pit that has already been formed so that it can be widely expanded in the horizontal direction, a texture having a reflectance suitable for a solar cell can be finally formed.

도 2에 도시된 바와 같이, 실리콘 웨이퍼(100)를 제 1 산용액에 침지시키면, 실리콘 웨이퍼(100)의 표면에 구덩이(pit) 형태의 홀(200)이 형성될 수 있다.As shown in FIG. 2, when the silicon wafer 100 is immersed in the first acid solution, holes 200 in the form of pits may be formed on the surface of the silicon wafer 100.

이후, 홀(200)이 형성된 실리콘 웨이퍼(100)를 제 2 산용액에 침지시켜 실리콘 웨이퍼(100)의 표면에 텍스쳐(300)를 형성한다.Thereafter, the silicon wafer 100 on which the holes 200 are formed is immersed in the second acid solution to form the texture 300 on the surface of the silicon wafer 100.

이 때, 상기 홀(200)은 상기한 Saw mark, Saw Damage와 같이 텍스쳐(300)의 형성을 유도하는 씨드역할을 하게 되며, 이에 따라 산용액으로 인한 등방성 식각 현상이 일어날 수 있다.At this time, the hole 200 serves as a seed that induces the formation of the texture 300, such as the saw mark and saw damage described above, and accordingly, an isotropic etching phenomenon due to an acid solution may occur.

즉, 일반적인 산업에서 사용되어지는 산용액을 이용하여 Kerfless 및 Saw Damage free 방식으로 제작된 실리콘 웨이퍼의 표면에 효과적으로 텍스쳐(300)를 형성할 수 있다.That is, it is possible to effectively form the texture 300 on the surface of a silicon wafer manufactured in Kerfless and Saw Damage free methods using an acid solution used in a general industry.

도 3은 Kerfless 및 Saw Damage Free 방식으로 제작된 실리콘 웨이퍼의 표면을 나타낸 SEM 이미지이고, 도 4는 본 발명의 일 실시예에 따른 웨이퍼 표면에 홀을 형성하는 전처리단계 후 실리콘 웨이퍼의 표면을 나타낸 SEM 이미지이고, 도 5는 본 발명의 일 실시예에 따른 웨이퍼 표면에 홀을 형성하는 전처리단계 후 실리콘 웨이퍼의 표면을 나타낸 3D AFM 이미지이고, 도 6은 본 발명의 일 실시예에 따른 웨이퍼 표면에 텍스쳐를 형성하는 식각단계 후 실리콘 웨이퍼의 표면을 나타낸 SEM 이미지이고, 도 7은 본 발명의 일 실시예에 따른 식각단계 후 실리콘 웨이퍼의 표면 반사율을 도시한 그래프이다. 3 is an SEM image showing the surface of a silicon wafer manufactured by Kerfless and Saw Damage Free methods, and FIG. 4 is an SEM showing the surface of the silicon wafer after a pretreatment step of forming a hole in the wafer surface according to an embodiment of the present invention. 5 is a 3D AFM image showing the surface of a silicon wafer after a pretreatment step of forming a hole on the wafer surface according to an embodiment of the present invention, and FIG. 6 is a texture on the wafer surface according to an embodiment of the present invention. Is an SEM image showing the surface of the silicon wafer after the etching step of forming a, and FIG. 7 is a graph showing the surface reflectance of the silicon wafer after the etching step according to an embodiment of the present invention.

도 3을 참조하면, 도 3은 Kerfless 및 Saw Damage Free 방식으로 제작된 실리콘 웨이퍼의 표면을 나타낸 전자현미경 이미지(SEM image)이며, 일반적인 웨이퍼 제작방법인 Casting 법으로 제작된 다결정 실리콘 웨이퍼의 표면보다 매끈한 상태를 가지고 있음을 확인할 수 있다.Referring to FIG. 3, FIG. 3 is an electron microscope image showing the surface of a silicon wafer manufactured by Kerfless and Saw Damage Free methods, and is smoother than the surface of a polycrystalline silicon wafer manufactured by the casting method, which is a general wafer manufacturing method. You can see that it has a state.

즉, Kerfless 및 Saw Damage Free 방식은 Casting 법과 달리 커팅된 다결정 실리콘 잉곳을 얇게 슬라이스하는 공정단계가 포함되지 않기 때문에, 실리콘 웨이퍼 표면에 Saw Mark 및 Saw-Damage가 거의 나타나지 않는다.That is, since the Kerfless and Saw Damage Free methods do not include a process step of thinly slicing the cut polycrystalline silicon ingot, unlike the casting method, saw marks and saw-damage hardly appear on the silicon wafer surface.

도 4 및 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따라, 농도 49%의 HF, 농도 70%의 HNO3 및 농도 99%의 CH3COOH가 36:2:20의 비율로 혼합된 혼합용액인 제 1 산용액에 섭씨 25도에서 30초간 침지한 실리콘 웨이퍼의 표면에는 미세한 홀들이 균일하고 조밀하게 형성되어 있는 것을 확인할 수 있다.4 and 5, according to an embodiment of the present invention, HF at a concentration of 49%, HNO 3 at a concentration of 70%, and CH 3 COOH at a concentration of 99% are mixed in a ratio of 36:2:20 It can be seen that fine holes are uniformly and densely formed on the surface of the silicon wafer immersed in the first acid solution, which is the mixed solution, at 25 degrees Celsius for 30 seconds.

또한, 도 5에서 상기 홀은 좁고 깊은 구덩이(pit) 형태를 가지며, 중앙부 깊이가 0.5 내지 1.5 ㎛이고, 직경이 1 내지 3 ㎛로 형성되는 것을 확인할 수 있다.In addition, in FIG. 5, it can be seen that the hole has a narrow and deep pit shape, has a central depth of 0.5 to 1.5 µm, and a diameter of 1 to 3 µm.

도 6에 도시된 바와 같이, 실리콘 웨이퍼의 표면에 홀을 형성한 후, 본 발명의 일 실시예에 따라, 농도 49%의 HF, 농도 70%의 HNO3 및 DI Water가 1:6:7의 비율로 혼합된 용합용액인 제 2 산용액에 섭씨 8도의 온도조건에서 3분간 침지한 실리콘 웨이퍼의 표면에는 요철형태의 텍스쳐가 균일하게 형성되어 있는 것을 확인할 수 있다.6, after forming a hole on the surface of a silicon wafer, according to an embodiment of the present invention, HF having a concentration of 49%, HNO 3 having a concentration of 70%, and DI Water of 1:6:7 It can be seen that the uneven texture is uniformly formed on the surface of the silicon wafer, which was immersed in the second acid solution, which is a melting solution mixed at a ratio, at a temperature of 8 degrees Celsius for 3 minutes.

도 7을 참조하면, Bare는 Kerfless 및 Saw Damage Free 방식으로 제작된 실리콘 웨이퍼의 표면 반사율, Normal wet은 일반적으로 사용되는 습식 식각처리를 수행한 Kerfless 및 Saw Damage Free 방식으로 제작된 실리콘 웨이퍼의 표면 반사율 및 Double wet은 본 발명의 일 실시예에 따른 습식 이단계 표면조직화 방법(S10)을 이용하여 식각 처리한 Kerfless 및 Saw Damage Free 방식으로 제작된 실리콘 웨이퍼의 표면 반사율을 도시한 것이다. 그래프의 가로축은 나노미터로 표시된 파장이고, 세로축은 % 표면 반사율이다.Referring to FIG. 7, Bare is the surface reflectance of a silicon wafer manufactured by Kerfless and Saw Damage Free methods, and Normal wet is the surface reflectance of a silicon wafer manufactured by Kerfless and Saw Damage Free methods subjected to commonly used wet etching treatment. And Double wet shows the surface reflectance of a silicon wafer fabricated in a Kerfless and Saw Damage Free method etched using a wet two-step surface texture method (S10) according to an embodiment of the present invention. The horizontal axis of the graph is the wavelength expressed in nanometers, and the vertical axis is the% surface reflectance.

도 7의 그래프와 같이, 본 발명의 홀을 형성하는 전처리단계(S200)와 텍스쳐를 형성하는 식각단계(S400)를 포함하는 습식 이단계 표면조직화 방법으로 식각 처리한 실리콘 웨이퍼는 표면에 조밀하고 넓게 확장된 텍스쳐가 균일하게 형성되어 입사광에 대한 표면 반사율이 가장 낮은 것을 확인할 수 있다.As shown in the graph of FIG. 7, the silicon wafer etched by a wet two-stage surface texture method including a pretreatment step (S200) for forming a hole and an etching step (S400) for forming a texture of the present invention is dense and wide on the surface. It can be seen that the expanded texture is uniformly formed, so that the surface reflectance of the incident light is the lowest.

또한, 상기 습식 이단계 표면조직화 식각 처리한 실리콘 웨이퍼는 표면 반사율 값으로 대략 27%의 반사율을 획득함을 확인할 수 있으며, 이는 Casting 법으로 제작된 실리콘 웨이퍼에 습식 텍스쳐링을 수행한 표면 반사율과 유사한 수준이다.In addition, it can be seen that the silicon wafer subjected to the wet two-step surface texture etching process obtains a reflectance of approximately 27% as a surface reflectance value, which is similar to the surface reflectance obtained by wet texturing on a silicon wafer manufactured by the casting method. to be.

즉, 본 발명의 전처리단계(S200)를 통해 표면에 홀이 형성된 실리콘 웨이퍼는 홀을 형성하는 공정을 거치지 않고, 식각 처리한 것에 비해 낮은 반사율을 보여 상기 홀을 형성하는 전처리단계(S200)가 낮은 반사율을 얻는데 중요한 변수임을 확인할 수 있다.That is, the silicon wafer having holes formed on the surface through the pretreatment step (S200) of the present invention does not go through the process of forming a hole, and exhibits a lower reflectance than that of the etching treatment, so that the pretreatment step (S200) of forming the hole is low. It can be seen that it is an important variable in obtaining reflectance.

이로써, 상기와 같은 본 발명에 일 실시예에 따르면 전처리단계(S200)를 이용하여 실리콘 웨이퍼의 표면에 홀을 형성한 후, 홀이 형성된 실리콘 웨이퍼의 표면을 식각하는 습식 이단계 표면조직화 방법은 단순한 습식 공정으로도 입사광에 대한 반사율을 효과적으로 낮출 수 있다.Accordingly, according to an embodiment of the present invention as described above, after forming a hole in the surface of the silicon wafer using the pretreatment step (S200), the wet two-step surface texture method of etching the surface of the silicon wafer in which the hole is formed is simple. Even with a wet process, the reflectance for incident light can be effectively reduced.

또한, 전처리단계에서 산용액에 실리콘 웨이퍼를 침지하는 것만으로도 홀을 형성할 수 있으므로, 일반적인 다결정 실리콘 웨이퍼 보다 큰 스케일의 웨이퍼에도 쉽게 적용이 가능하고, 웨이퍼 표면 전반에 걸쳐 균일한 텍스쳐링이 가능하다.In addition, since holes can be formed only by immersing a silicon wafer in an acid solution in the pretreatment step, it can be easily applied to wafers of a larger scale than general polycrystalline silicon wafers, and uniform texturing over the entire wafer surface is possible. .

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 저술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The detailed description above is illustrative of the present invention. In addition, the above description shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications and environments. That is, changes or modifications may be made within the scope of the concept of the invention disclosed in the present specification, the scope equivalent to the disclosed contents, and/or the skill or knowledge of the art. The above-described embodiments describe the best state for implementing the technical idea of the present invention, and various changes required in the specific application fields and uses of the present invention are possible. Therefore, the detailed description of the invention is not intended to limit the invention to the disclosed embodiment. In addition, the appended claims should be construed as including other embodiments.

100: 실리콘 웨이퍼
200: 홀
300: 텍스쳐
100: silicon wafer
200: Hall
300: texture

Claims (10)

Kerfless 방식으로 제작된 실리콘 웨이퍼의 표면에 텍스쳐를 형성하는 방법에 있어서,
습식 세정 용액을 통해 상기 실리콘 웨이퍼의 표면을 세정하는 세정단계;
상기 세정된 실리콘 웨이퍼를 제 1 산용액에 침지시켜 표면에 홀을 형성하는 전처리단계;
탈 이온수를 통해 상기 홀이 형성된 실리콘 웨이퍼의 표면을 세척하는 세척단계; 및
상기 세척된 실리콘 웨이퍼를 제 2 산용액에 침지시켜 표면에 텍스쳐를 형성하는 식각단계를 포함하는 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
In the method of forming a texture on the surface of a silicon wafer manufactured in a Kerfless method,
A cleaning step of cleaning the surface of the silicon wafer through a wet cleaning solution;
A pretreatment step of immersing the cleaned silicon wafer in a first acid solution to form holes in the surface thereof;
A cleaning step of cleaning the surface of the silicon wafer in which the hole is formed through deionized water; And
A wet two-step surface texture method of a silicon wafer comprising an etching step of immersing the cleaned silicon wafer in a second acid solution to form a texture on the surface.
제 1 항에 있어서,
상기 세정단계는:
상기 습식 세정 용액이 불산과 물을 1:10-100의 비율로 혼합된 혼합용액인 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The cleaning step is:
The wet two-step surface texture method of a silicon wafer, wherein the wet cleaning solution is a mixed solution in which hydrofluoric acid and water are mixed in a ratio of 1:10-100.
제 1 항에 있어서,
상기 전처리단계는:
상기 제 1 산용액이 농도 40 내지 55%의 불산, 농도 65 내지 75%의 질산 및 농도 90 내지 99%의 초산이 18-54:1-3:10-30의 비율로 혼합된 혼합용액인 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The pretreatment step is:
Silicone, a mixed solution in which the first acid solution is mixed with hydrofluoric acid having a concentration of 40 to 55%, nitric acid having a concentration of 65 to 75%, and acetic acid having a concentration of 90 to 99% at a ratio of 18-54:1-3:10-30 Wet two-step surface texture method of wafers.
제 1 항에 있어서,
상기 전처리단계는:
상기 세정된 실리콘 웨이퍼를 상기 제 1 산용액에 상온에서 20 내지 40초간 침지하는 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The pretreatment step is:
A wet two-step surface texture method for a silicon wafer, wherein the cleaned silicon wafer is immersed in the first acid solution at room temperature for 20 to 40 seconds.
제 1 항에 있어서,
상기 전처리단계는:
상기 제 1 산용액에서 불산의 비율이 질산의 비율보다 18배 이상 더 높은 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The pretreatment step is:
A wet two-stage surface texture method of a silicon wafer in which the ratio of hydrofluoric acid in the first acid solution is 18 times higher than that of nitric acid.
제 1 항에 있어서,
상기 전처리단계는:
상기 홀이 실리콘 웨이퍼의 표면에 산화 반응에 필요한 활성화 에너지가낮은 영역인 결함을 중심으로 형성되는 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The pretreatment step is:
A wet two-stage surface texture method for a silicon wafer, wherein the hole is formed around a defect in the surface of the silicon wafer, a region having a low activation energy required for an oxidation reaction.
제 6 항에 있어서,
상기 전처리단계는:
상기 홀이 질산으로 인해 형성된 실리콘 산화물을 불산이 식각하여 형성되는 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 6,
The pretreatment step is:
A wet two-step surface texture method of a silicon wafer, wherein the hole is formed by etching silicon oxide formed by nitric acid by hydrofluoric acid.
제 7 항에 있어서,
상기 전처리단계는:
상기 홀이 깊고 좁은 구덩이 형태를 가지며, 중앙부 깊이가 0.5 내지 1.5 ㎛이고, 직경이 1 내지 3 ㎛로 형성되는 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 7,
The pretreatment step is:
A wet two-stage surface texture method of a silicon wafer, wherein the hole has a deep and narrow pit shape, a central depth of 0.5 to 1.5 µm, and a diameter of 1 to 3 µm.
제 1 항에 있어서,
상기 식각단계는:
상기 제 2 산용액이 농도 40 내지 55%의 불산, 농도 65 내지 75%의 질산 및 탈 이온수가 1-3:6-18:7-21의 비율로 혼합된 혼합용액인 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The etching step is:
The second acid solution is a mixed solution in which hydrofluoric acid having a concentration of 40 to 55%, nitric acid having a concentration of 65 to 75%, and deionized water is mixed in a ratio of 1-3:6-18:7-21. Surface texture method.
제 1 항에 있어서,
상기 식각단계는:
상기 세척된 실리콘 웨이퍼를 상기 제 2 산용액에 섭씨 5 내지 15도의 온도조건에서 1 내지 10분간 침지하는 실리콘 웨이퍼의 습식 이단계 표면조직화 방법.
The method of claim 1,
The etching step is:
A wet two-step surface texture method for a silicon wafer, wherein the cleaned silicon wafer is immersed in the second acid solution at a temperature condition of 5 to 15 degrees Celsius for 1 to 10 minutes.
KR1020190099585A 2019-08-14 2019-08-14 Method for wet two-step surface texturing of silicon wafer produced by kerfless KR102255578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190099585A KR102255578B1 (en) 2019-08-14 2019-08-14 Method for wet two-step surface texturing of silicon wafer produced by kerfless

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190099585A KR102255578B1 (en) 2019-08-14 2019-08-14 Method for wet two-step surface texturing of silicon wafer produced by kerfless

Publications (2)

Publication Number Publication Date
KR20210020378A true KR20210020378A (en) 2021-02-24
KR102255578B1 KR102255578B1 (en) 2021-05-24

Family

ID=74688822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190099585A KR102255578B1 (en) 2019-08-14 2019-08-14 Method for wet two-step surface texturing of silicon wafer produced by kerfless

Country Status (1)

Country Link
KR (1) KR102255578B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212896B1 (en) * 2011-11-25 2012-12-14 회명산업 주식회사 Texturing of multicrystalline silicon for solar cell using an acidic solution
KR101215543B1 (en) * 2011-08-10 2012-12-26 재단법인 서남권청정에너지기술연구원 Texturing method for using double texturing method of polycrystal silicon wafer for solar cell
JP2013030687A (en) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp Method of manufacturing solar battery
KR20140075026A (en) * 2012-11-29 2014-06-19 한화케미칼 주식회사 Texturing method of solar cell wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030687A (en) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp Method of manufacturing solar battery
KR101215543B1 (en) * 2011-08-10 2012-12-26 재단법인 서남권청정에너지기술연구원 Texturing method for using double texturing method of polycrystal silicon wafer for solar cell
KR101212896B1 (en) * 2011-11-25 2012-12-14 회명산업 주식회사 Texturing of multicrystalline silicon for solar cell using an acidic solution
KR20140075026A (en) * 2012-11-29 2014-06-19 한화케미칼 주식회사 Texturing method of solar cell wafer

Also Published As

Publication number Publication date
KR102255578B1 (en) 2021-05-24

Similar Documents

Publication Publication Date Title
KR101088280B1 (en) Process for manufacturing solar cell
US8329046B2 (en) Methods for damage etch and texturing of silicon single crystal substrates
US20110059570A1 (en) Process For The Rough-Etching of Silicon Solar Cells
Lu et al. Nanopore-type black silicon anti-reflection layers fabricated by a one-step silver-assisted chemical etching
US9673342B2 (en) Textured silicon substrate and method
TW200411759A (en) Process for etching silicon wafers
TWI510682B (en) Modification process for nano-structuring ingot surface, wafer manufacturing method and wafer thereof
CN105967139A (en) Method for etching holes on silicon substrate, silicon substrate with holes and semiconductor device
KR102255578B1 (en) Method for wet two-step surface texturing of silicon wafer produced by kerfless
EP1956641A1 (en) Method for grinding surface of semiconductor wafer and method for manufacturing semiconductor wafer
JP2010245568A (en) Method of manufacturing solar cell
US20110180132A1 (en) Texturing and damage etch of silicon single crystal (100) substrates
JP3188902B2 (en) Silicon wafer etching method and etching solution using the same
WO2009125187A1 (en) A method of etching silicon wafers
JP2005340643A (en) Manufacturing method of semiconductor substrate for solar cell
JP2006093453A (en) Alkali etchant and alkali etching method
KR102514017B1 (en) Method for wet texturing of solar cell substrate
JPH1160377A (en) Surface treatment of silicon and production of semiconductor device
JP2886411B2 (en) Silicon wafer etchant and method thereof
TWI538986B (en) Etching solution and method of surface roughening of silicon substrate
WO2023032488A1 (en) Method for cleaning silicon wafer and method for producing silicon wafer
JP2003007672A (en) Method of etching silicon semiconductor wafer
JP2001176862A (en) Silicon wafer, etching liquid and method of etching therefor
Fano et al. Alkaline texturing
Kilpinen KOH anisotropic silicon etching for MEMS accelerometer fabrication

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant