KR20210008456A - multi-level Class D amplifier of low voltage-stress - Google Patents
multi-level Class D amplifier of low voltage-stress Download PDFInfo
- Publication number
- KR20210008456A KR20210008456A KR1020190084826A KR20190084826A KR20210008456A KR 20210008456 A KR20210008456 A KR 20210008456A KR 1020190084826 A KR1020190084826 A KR 1020190084826A KR 20190084826 A KR20190084826 A KR 20190084826A KR 20210008456 A KR20210008456 A KR 20210008456A
- Authority
- KR
- South Korea
- Prior art keywords
- switching
- digital amplifier
- switching transistor
- diode
- switching transistors
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/303—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a diode or diode coupled transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 일반적으로 디지털 앰프(Class D amplifier)에서 스위칭 트랜지스터의 역회복 특성을 개선하고 스위칭 트랜지스터에 인가되는 전압 스트레스를 낮추는 기술에 관한 것이다.The present invention generally relates to a technique for improving reverse recovery characteristics of a switching transistor in a digital amplifier (Class D amplifier) and lowering a voltage stress applied to the switching transistor.
특히, 본 발명은 디지털 앰프의 회로를 멀티레벨 방식으로 구성함으로써 PWM 캐리어 시그널에 의한 스위칭 동작 과정에서 스위칭 트랜지스터에 인가되는 전압 스트레스를 낮추고 이를 통해 스위칭 시에 발생하는 스위칭 손실을 감소시킬 수 있으며 프리휠링 다이오드를 통해 역회복 특성을 개선하는 저전압 스트레스의 멀티레벨 디지털 앰프에 관한 것이다.In particular, the present invention reduces the voltage stress applied to the switching transistor during the switching operation process by the PWM carrier signal by configuring the circuit of the digital amplifier in a multilevel method, thereby reducing the switching loss generated during switching and freewheeling. It relates to a low voltage stress multilevel digital amplifier that improves reverse recovery characteristics through a diode.
일반적으로 아날로그 앰프는 아나로그 시그널을 파워 트랜지스터로 직접 증폭하기 때문에 소리의 품질에 있어서는 유리한 점이 많다. 하지만, 고 퀄리티의 스피커과 매칭될 수준의 아날로그 앰프는 파워 트랜지스터에서 열이 많이 발생하기 때문에 그 열을 방출하기 위해 대형의 방열판을 탑재해야 하고 그로 인한 사이즈 증가와 무게 증가, 그리고 가격 상승을 초래하는 단점이 있다.In general, analog amplifiers directly amplify analog signals with power transistors, so there are many advantages in terms of sound quality. However, analog amplifiers at the level to be matched with high-quality speakers generate a lot of heat from the power transistor, so a large heat sink must be mounted to dissipate the heat, resulting in an increase in size, weight, and price. There is this.
이러한 아날로그 앰프의 단점에 대응하여 D급 앰프(Class D amplifier)라고도 불리는 디지털 앰프가 제안되었다. 디지털 앰프는 아날로그 입력 시그널을 고주파수의 캐리어 시그널과 합성하여 PWM(Pulse Width Modulation) 방식으로 변조한 후에, 이 합성 PWM 시그널로 스위칭 트랜지스터를 작동시켜 신호를 증폭시키고 그 증폭된 PWM 시그널을 LC 저역통과 필터(Low Pass Filter)를 통과시킴으로써 결과적으로 소신호 아날로그 입력신호를 큰 진폭을 갖는 대신호 아날로그 신호로 증폭하는 방식을 채택하였다.In response to these shortcomings of analog amplifiers, a digital amplifier, also called a Class D amplifier, has been proposed. The digital amplifier synthesizes the analog input signal with a high-frequency carrier signal and modulates it using a PWM (Pulse Width Modulation) method, and then operates a switching transistor with this synthesized PWM signal to amplify the signal and convert the amplified PWM signal into an LC low-pass filter. By passing the (Low Pass Filter), as a result, a small-signal analog input signal is amplified into a large-signal analog signal with a large amplitude.
[도 1]은 일반적인 디지털 앰프의 개략적인 구성도이고, [도 2]는 이러한 디지털 앰프에서 입력 시그널이 없는 경우의 파형 그래프이고, [도 3]은 디지털 앰프에서 입력 시그널이 있는 경우의 파형 그래프이다. [도 2]과 [도 3]의 파형 그래프는 디지털 앰프의 동작 방식을 설명하기 위해 개념적으로 도시한 것이며, 실제로는 스위칭 트랜지스터(11, 12)의 출력 커패시턴스나 LC 저역통과 필터(13, 14)의 특성에 의해 이와는 상당히 차이가 있다.[Fig. 1] is a schematic configuration diagram of a general digital amplifier, [Fig. 2] is a waveform graph when there is no input signal in such a digital amplifier, and [Fig. 3] is a waveform graph when there is an input signal in a digital amplifier. to be. The waveform graphs of [Fig. 2] and [Fig. 3] are conceptually shown to explain the operation method of the digital amplifier, and in reality, the output capacitance of the
[도 1]을 참조하면, 앰프 제어부(15)는 저주파(예: 20 Hz ~ 20 kHz)의 입력 시그널(오디오 시그널)과 고주파(예: 200 kHz ~ 550 kHz)인 캐리어 시그널을 제공받는다. 이들 입력 시그널과 캐리어 시그널은 스몰 시그널(예: 3.3 V)이다. 이때, 캐리어 시그널(carrier signal)은 샘플링 시그널(sampling signal)이라고 불리기도 하는데 삼각파, 톱니파 등을 사용할 수 있다. 앰프 제어부(15)는 입력 시그널과 캐리어 시그널을 합성하여 PWM 변조함으로써 고주파(예: 200 kHz ~ 550 kHz)인 합성 PWM 시그널을 생성한다. 이 과정에서 입력 시그널의 신호 크기(amplitude)는 합성 PWM 시그널에 듀티비(duty ratio)에 반영된다. Referring to FIG. 1, the
합성 PWM 시그널에 따라 상측 스위칭 트랜지스터(11)와 하측 스위칭 트랜지스터(12)를 반대 방향으로 스위칭 제어한다. 일반적으로, 이들 스위칭 트랜지스터(11, 12)로는 MOSFET 파워 트랜지스터를 사용한다. 이들 트랜지스터(11, 12)의 스위칭 제어를 통해 고전압(±HV)(예: ±70 V)로 증폭된 PWM 신호를 얻게 되고, 이 증폭 PWM 신호를 LC 저역통과 필터(13, 14)를 통과시킴으로써 출력 시그널을 얻는다. 이 출력 시그널을 스피커에 전달하여 스피커 유닛을 구동한다.The
[도 2]와 [도 3]을 추가로 참조하여 디지털 앰프(10)가 동작하는 내부 매커니즘을 살펴본다. An internal mechanism in which the
먼저, [도 1]과 [도 2]를 참조하면, 입력 시그널이 없는 경우에 앰프 제어부(15)는 듀티비 50%의 캐리어 시그널을 합성 PWM 시그널로서 그대로 출력하고, 그에 따라 상측 및 하측 스위칭 트랜지스터(11, 12)는 듀티비 50%에 대응하여 동일한 시간동안 교번하여 온오프 동작한다. 이때, 상측 스위칭 트랜지스터(11)가 온(ON) 상태인 동안에는 +HV 전원으로부터 저역통과 필터(13, 14)에 전류가 공급되고, 하측 스위칭 트랜지스터(12)가 온(ON) 상태인 동안에는 저역통과 필터(13, 14)에서 -HV 전원으로 전류가 빠져나간다. 합성 PWM 시그널의 듀티비가 50%이기 때문에 저역필터 커패시터(Cf; 14)에 축적되는 에너지는 없게 된다.First, referring to [Fig. 1] and [Fig. 2], when there is no input signal, the
한편, [도 1]과 [도 3]을 참조하면, 예컨대 상승 형태의 입력 시그널이 있는 경우에 앰프 제어부(15)는 듀티비가 상승하는 형태의 합성 PWM 시그널을 출력하게 되는데, 그에 따라 상측 스위칭 트랜지스터(11)가 온(ON) 상태인 시간 비율이 점차적으로 증가하는 반면 하측 스위칭 트랜지스터(12)가 온(ON) 상태인 시간 비율은 점차적으로 감소하게 된다. 그로 인해, 듀티 사이클이 경과할 때마다 저역필터 커패시터(Cf; 14)에는 점차적으로 더 많은 에너지가 축적되며, 그로 인해 출력 시그널은 입력 시그널을 추종하여 점차적으로 증가하게 된다.On the other hand, referring to Figs. 1 and 3, for example, when there is a rising input signal, the
디지털 앰프(10)는 이러한 매커니즘에 의해 동작하는데, 디지털 앰프(10)를 구성하는 상측 및 하측 스위칭 트랜지스터(11, 12)는 컷오프(cut-off) 영역과 포화(saturation) 영역만 오갈 뿐이고 리니어(linear) 영역에서는 동작하지 않게 되므로 아날로그 앰프에 비해 손실이 확실히 작게 된다. The
하지만, 디지털 앰프(10)는 후술하는 문제점으로 인해 상기의 장점에도 불구하고 고전압 적용분야에는 부적당하다.However, the
[도 4]는 디지털 앰프(Class D amplifier)의 일반적인 등가 회로 구성과 전류 신호를 나타내는 도면이다. 전기적 회로 분석을 직관적으로 할 수 있도록 [도 1]의 회로 구성을 간략하게 표현한 것이 [도 4]이다. [도 4]를 참조하면 디지털 앰프는 합성 PWM 시그널의 전압 Vin에 의해 2개의 스위칭 트랜지스터(11, 12)가 서로 반대방향으로 온오프 스위칭되는 구성이다. [도 4]에서 스위칭 트랜지스터(11, 12)에 걸리는 전압 스트레스는 Vin의 2배이다.[Fig. 4] is a diagram showing a typical equivalent circuit configuration and current signal of a digital amplifier (Class D amplifier). [Fig. 4] is a simplified representation of the circuit configuration of [Fig. 1] so that electric circuit analysis can be intuitively performed. Referring to FIG. 4, in the digital amplifier, two
디지털 앰프에는 스위칭 트랜지스터(11, 12)로서 MOSFET 파워 트랜지스터를 사용하는 것이 일반적인데, 스위칭 트랜지스터(11, 12)의 바디 다이오드(body diode)의 역회복(reverse recovery) 특성이 빨라야만 한다. 전계효과 트랜지스터(FET)의 제조 공법상 트랜지스터를 만들면 의도하지 않아도 다이오드 특성이 내재되는데, 이를 바디 다이오드(body diode)라고 부른다. [도 4]에서 스위칭 트랜지스터(11, 12)의 소스(source)에서 드레인(drain) 방향으로 연결된 다이오드(D1, D2)는 스위칭 트랜지스터(11, 12)의 바디 다이오드이다.In a digital amplifier, it is common to use a MOSFET power transistor as the
다이오드 소자는 역방향 전압이 걸렸을 때에 실제로는 전류가 바로 차단되지 않고 물리적 성질에 의해 일정 시간이 경과한 이후부터 차단되는데, 이 경과 시간을 역회복 시간(reverse recovery time, Trr)이라고 부른다. 통상의 다이오드는 빠른 역회복 시간(Trr)을 보장하지 못하며, 짧은 역회복 시간이 요구된다면 특별히 설계된 소자를 사용해야 한다. 디지털 앰프에는 고속의 역회복 특성을 갖는 바디 다이오드(D1, D2)가 내장된 스위칭 트랜지스터(11, 12)를 사용해야 하는데, 그렇지 않으면 디지털 앰프의 회로에 영구적 소손이 발생하기 때문이다. [도 4]의 (b)를 참조하면 상측 스위칭 트랜지스터(11)이 온(ON) 되는 tA 시점에 하측 스위칭 트랜지스터(12)의 바디 다이오드(D2)가 느린 역회복 특성에 의해 아직 열려있게 되므로 대량의 전류가 흐르게 되어 부품이 망가지는 것이다.When a reverse voltage is applied to the diode device, the current is not cut off immediately, but is cut off after a certain time has elapsed due to physical properties. This elapsed time is called a reverse recovery time (Trr). Conventional diodes do not guarantee a fast reverse recovery time (Trr), and if a short reverse recovery time is required, a specially designed device should be used. In the digital amplifier, switching
그런데, 고속의 역회복 특성을 갖는 바디 다이오드(D2)가 내장된 Si 소재의 전계효과 트랜지스터는 내압이 대략 200V 이하이다. 이로 인해, 대부분의 디지털 앰프는 구동 전압이 200V 이하인 적용분야에만 활용되고 있으며, 고전압 적용분야, 예컨대 구동 전압이 400V 정도인 적용분야에는 디지털 앰프를 사용하지 못한다. 물론, 트랜지스터의 재료를 변경하여, 예컨대 SiC 소재의 트랜지스터(SiC-FET)나 GaN 소재의 트랜지스터(GaN-FET)는 고내압이면서 바디 다이오드의 역회복 특성이 우수하다. 하지만 이들은 대단히 고가라는 문제가 있다.By the way, the field effect transistor made of Si material in which the body diode D2 having a high-speed reverse recovery characteristic is embedded has a breakdown voltage of approximately 200V or less. For this reason, most digital amplifiers are used only in applications where the driving voltage is 200V or less, and digital amplifiers cannot be used in high voltage applications, for example, applications where the driving voltage is about 400V. Of course, by changing the material of the transistor, for example, a transistor made of SiC (SiC-FET) or a transistor made of GaN (GaN-FET) has high breakdown voltage and excellent reverse recovery characteristics of a body diode. However, these are very expensive.
또한, 디지털 앰프는 스위칭 트랜지스터를 증폭 소자로 사용하지 않고 스위칭 소자로 사용함으로써 발열을 낮게 유지하였다. 스위칭 손실은 온오프 전환 구간(transient period)에서만 약간의 손실이 발생하므로 스위칭 트랜지스터를 고주파수, 예컨대 수백 kHz로 스위칭시키더라도 별달리 문제가 없었다. 그런데, 구동 전압이 높아지면 그에 비례하여 스위칭 손실도 증가하게 되어 디지털 앰프의 발열도 올라가게 되며, 그로 인해 방열 수단이 추가로 필요하게 되어 디지털 앰프의 장점이 없어지게 된다.In addition, the digital amplifier kept heat generation low by using the switching transistor as a switching element rather than as an amplifying element. Since the switching loss is slightly lost only in the on-off transition period (transient period), even if the switching transistor is switched at a high frequency, for example, several hundred kHz, there is no problem. However, when the driving voltage increases, the switching loss increases in proportion to the increase, so that the heat generation of the digital amplifier increases. As a result, an additional heat dissipation means is required, and the advantage of the digital amplifier is lost.
그에 따라, 디지털 앰프의 회로 구성을 개선함으로써 상기와 같은 종래기술의 문제점을 해결할 수 있는 기술이 요망된다.Accordingly, there is a need for a technique capable of solving the problems of the prior art as described above by improving the circuit configuration of the digital amplifier.
본 발명의 목적은 일반적으로 디지털 앰프(Class D amplifier)에서 스위칭 트랜지스터의 역회복 특성을 개선하고 스위칭 트랜지스터에 인가되는 전압 스트레스를 낮추는 기술을 제공하는 것이다.An object of the present invention is to provide a technique for improving the reverse recovery characteristic of a switching transistor and lowering a voltage stress applied to the switching transistor in a digital amplifier (Class D amplifier) in general.
특히, 본 발명의 목적은 디지털 앰프의 회로를 멀티레벨 방식으로 구성함으로써 PWM 캐리어 시그널에 의한 스위칭 동작 과정에서 스위칭 트랜지스터에 인가되는 전압 스트레스를 낮추고 이를 통해 스위칭 시에 발생하는 스위칭 손실을 감소시킬 수 있으며 프리휠링 다이오드를 통해 역회복 특성을 개선하는 저전압 스트레스의 멀티레벨 디지털 앰프를 제공하는 것이다.In particular, an object of the present invention is to reduce the voltage stress applied to the switching transistor during the switching operation by the PWM carrier signal by configuring the circuit of the digital amplifier in a multi-level method, thereby reducing the switching loss generated during switching. To provide a low voltage stress multilevel digital amplifier that improves reverse recovery characteristics through freewheeling diodes.
상기의 목적을 달성하기 위하여 본 발명에 따른 저전압 스트레스의 멀티레벨 디지털 앰프는, 순서대로 직렬 연결되어 디지털 앰프 구동 전원의 양단을 연결하는 상측 제 1 스위칭 트랜지스터(111)와 상측 제 2 스위칭 트랜지스터(112)와 하측 제 1 스위칭 트랜지스터(121)와 하측 제 2 스위칭 트랜지스터(122); 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 접점과 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 접점 사이를 연결하는 내부루프 커패시터(150); 디지털 앰프 구동 전원의 공통 전위로부터 내부루프 커패시터(150) 양단에 대하여 각각 순방향 및 역방향 연결하는 제 1 및 제 2 내부루프 다이오드(161, 162); 상측 제 2 스위칭 트랜지스터(112)와 하측 제 1 스위칭 트랜지스터(121)의 접점에 연결되어 저역통과 필터를 구성하는 저역필터 인덕터(130)와 저역필터 커패시터(140);를 포함하여 구성된다.In order to achieve the above object, the multilevel digital amplifier of low voltage stress according to the present invention is sequentially connected in series, the upper
또한, 본 발명에 따른 저전압 스트레스의 멀티레벨 디지털 앰프는, 위 직렬 연결된 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 최종 양단을 역방향 연결하는 제 1 프리휠링 다이오드(171); 위 직렬 연결된 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 최종 양단을 역방향 연결하는 제 2 프리휠링 다이오드(172);를 더 포함하여 구성될 수 있다.In addition, the multilevel digital amplifier of low voltage stress according to the present invention includes: a
이때, 제 1 내부루프 다이오드(161)는 디지털 앰프 구동 전원의 공통 전위로부터 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 접점에 대하여 순방향 연결하고, 제 2 내부루프 다이오드(162)는 디지털 앰프 구동 전원의 공통 전위로부터 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 접점에 대하여 역방향 연결하도록 구성되는 것이 바람직하다.At this time, the first
또한, 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)와 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)는 느린 역회복 특성의 바디 다이오드를 갖는 Si 소재의 전계효과 트랜지스터(Si-FET)로 구성될 수 있다.In addition, the upper first and
본 발명에 따르면 스위칭 트랜지스터의 전압 스트레스를 낮추어 고전압 적용 분야에 디지털 앰프를 적용할 수 있을 뿐만 아니라 느린 역회복 특성의 바디 다이오드를 갖는 Si-FET 부품 소자를 디지털 앰프에 적용할 수 있어 제품 가격을 낮추고 제품 설계의 유연성을 확보할 수 있는 장점이 있다. 또한, 스위칭 트랜지스터의 전압 스트레스가 낮으므로 스위칭 시 발생하는 스위칭 손실을 저감할 수 있으므로 효율 및 발열 측면에서 유리한 장점을 갖는다.According to the present invention, not only can the digital amplifier be applied to high voltage applications by lowering the voltage stress of the switching transistor, but also the Si-FET component element having a body diode with slow reverse recovery characteristics can be applied to the digital amplifier, thereby lowering the product price. It has the advantage of securing flexibility in product design. In addition, since the voltage stress of the switching transistor is low, switching loss generated during switching can be reduced, thereby having advantageous advantages in terms of efficiency and heat generation.
[도 1]은 일반적인 디지털 앰프의 개략적인 구성도.
[도 2]는 디지털 앰프에서 입력 시그널이 없는 경우의 파형 그래프.
[도 3]은 디지털 앰프에서 입력 시그널이 있는 경우의 파형 그래프.
[도 4]는 종래기술에 따른 디지털 앰프의 등가 회로 구성과 전류 신호를 나타내는 도면.
[도 5]는 본 발명에 따른 멀티레벨 디지털 앰프의 회로 구성을 나타내는 도면.
[도 6]은 본 발명의 멀티레벨 디지털 앰프에서 구동 전원의 PWM 레벨 스위칭에 대응하는 내부 신호 루프를 나타내는 도면.
[도 7]은 본 발명에서 디지털 앰프의 스위칭 손실이 저감되는 개념을 나타내는 도면.
[도 8]은 본 발명의 멀티레벨 디지털 앰프에서 프리휠링 다이오드의 역할을 개념적으로 나타내는 도면.
[도 9]는 본 발명의 멀티레벨 디지털 앰프에서 역회복 과정에서 프리휠링 다이오드가 구성하는 동작전류의 도통 경로를 나타내는 도면.
[도 10]은 종래기술에서 스위칭 트랜지스터에 다이오드를 외부접속하는 일반적인 방식을 나타내는 도면.
[도 11]은 본 발명에 따른 멀티레벨 디지털 앰프에서 프리휠링 다이오드의 역할을 나타내는 동작 파형.
[도 12]는 본 발명에 따른 멀티레벨 디지털 앰프의 모의실험을 통한 동작파형을 나타내는 도면.[Figure 1] is a schematic configuration diagram of a general digital amplifier.
[Fig. 2] is a waveform graph when there is no input signal in a digital amplifier.
[Fig. 3] is a waveform graph when there is an input signal in a digital amplifier.
[Fig. 4] is a diagram showing an equivalent circuit configuration and a current signal of a digital amplifier according to the prior art.
[Fig. 5] is a diagram showing a circuit configuration of a multilevel digital amplifier according to the present invention.
6 is a diagram showing an internal signal loop corresponding to PWM level switching of a driving power supply in a multilevel digital amplifier of the present invention.
[Fig. 7] is a diagram showing the concept of reducing the switching loss of a digital amplifier in the present invention.
8 is a diagram conceptually showing the role of a freewheeling diode in the multilevel digital amplifier of the present invention.
9 is a diagram showing a conduction path of an operating current configured by a freewheeling diode in a reverse recovery process in a multilevel digital amplifier of the present invention.
[Fig. 10] is a diagram showing a general method of externally connecting a diode to a switching transistor in the prior art.
[Fig. 11] is an operation waveform showing the role of the freewheeling diode in the multilevel digital amplifier according to the present invention.
12 is a diagram showing an operation waveform through a simulation of a multi-level digital amplifier according to the present invention.
이하에서는 도면을 참조하여 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
[도 5]는 본 발명에 따른 멀티레벨 디지털 앰프(100)의 회로 구성을 나타내는 도면이고, [도 6]은 본 발명에서 구동 전원의 PWM 레벨 스위칭에 대응하는 내부 신호 루프를 나타내는 도면이다. [Fig. 5] is a diagram showing a circuit configuration of a multilevel
[도 5]의 회로 구성은 디지털 앰프를 구현함에 있어서 종래기술에 비해 다음의 장점을 갖도록 만들어진 것이다. 먼저, 스위칭 트랜지스터에 인가되는 전압 스트레스를 낮춤으로써 고전압 적용분야에도 디지털 앰프를 사용할 수 있게 하고 스위칭 트랜지스터의 스위칭 손실도 감소시켜 디지털 앰프의 발열은 줄인다는 것이다. 그리고, 역회복 특성이 우수한 별도의 프리휠링 다이오드를 스위칭 트랜지스터에 특수하게 연결함으로써 일반적으로 느린 역회복 특성의 바디 다이오드를 갖는 Si 소재의 전계효과 트랜지스터(Si-FET)를 사용하여 디지털 앰프를 구성할 수 있도록 한다는 것이다.The circuit configuration of [Fig. 5] is made to have the following advantages over the prior art in implementing a digital amplifier. First, by reducing the voltage stress applied to the switching transistor, the digital amplifier can be used in high voltage applications, and the switching loss of the switching transistor is also reduced, thereby reducing heat generation of the digital amplifier. In addition, by specially connecting a separate freewheeling diode with excellent reverse recovery characteristics to the switching transistor, it is possible to construct a digital amplifier using a field effect transistor (Si-FET) made of Si material, which generally has a body diode with slow reverse recovery characteristics. To be able to.
먼저, [도 5]를 참조하면, 4개의 스위칭 트랜지스터(111, 112, 121, 122)가 직렬 연결되어 디지털 앰프 구동 전원의 양단을 연결한다. 이중에서 LC 저역통과 필터(130, 140)와 연결되는 출력단을 기준으로 위쪽에 있는 스위칭 트랜지스터를 상측 제 1 스위칭 트랜지스터(111)와 상측 제 2 스위칭 트랜지스터(112)라고 부르고, 그 아래쪽에 있는 스위칭 트랜지스터를 하측 제 1 스위칭 트랜지스터(121)와 하측 제 2 스위칭 트랜지스터(122)라고 부른다.First, referring to [Fig. 5], four switching
그리고, 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)가 만나는 접점과 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)가 만나는 접점 사이를 내부루프 커패시터(Ccl; 150)가 연결한다. In addition, an inner
그리고, 디지털 앰프 구동 전원의 공통 전위로부터 내부루프 커패시터(Ccl; 150) 양단에 대하여 제 1 및 제 2 내부루프 다이오드(Dcl1, Dcl2; 161, 162)가 각각 순방향 및 역방향 연결한다. [도 5]에서 같이, 제 1 내부루프 다이오드(Dcl1; 161)는 디지털 앰프 구동 전원의 공통 전위로부터 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 접점에 대해 순방향 연결하고, 제 2 내부루프 다이오드(Dcl2; 162)는 디지털 앰프 구동 전원의 공통 전위로부터 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 접점에 대해 역방향 연결한다. Further, the first and second inner loop diodes Dcl1 and
이때, 상측 제 2 스위칭 트랜지스터(112)의 소오스 단자와 하측 제 1 스위칭 트랜지스터(121)의 드레인 단자가 만나는 접점은 스위칭 트랜지스터 회로(111 ~ 122)의 출력단을 구성한다. In this case, a contact point where the source terminal of the upper
종래기술과 마찬가지로, 스위칭 트랜지스터 회로(111 ~ 122)의 출력단에는 스위칭 주파수 성분은 제거하고 아날로그 입력신호의 주파수 성분만을 통과시키기 위해 저역통과 필터(LPF)를 구성하는 저역필터 인덕터(Lf; 130)와 저역필터 커패시터(Cf; 140)가 연결되어 있다.Like the prior art, a low-pass filter inductor (Lf; 130) constituting a low-pass filter (LPF) to remove the switching frequency component and pass only the frequency component of the analog input signal at the output terminal of the switching
그리고, 이 출력단으로부터 상측 스위칭 트랜지스터(111, 112) 및 하측 스위칭 트랜지스터(121, 122)의 최종 양단으로 제 1 및 제 2 프리휠링 다이오드(171, 172)가 설치되어 있다. 즉, 제 1 프리휠링 다이오드(171)는 직렬 연결된 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)를 최종 양단을 역방향 연결한다. 마찬가지로, 제 2 프리휠링 다이오드(172)는 직렬 연결된 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 최종 양단을 역방향 연결한다.Further, first and second
이들 제 1 및 제 2 프리휠링 다이오드(171, 172)는 [도 8] 및 [도 9]를 참조하여 후술하는 바와 같이 스위칭 트랜지스터(111 ~ 122)에 내장된 바디 다이오드(D11 ~ D22)를 무력화시키기 위해 설치된 것이다. 즉, 이들 프리휠링 다이오드(171, 172)에 의해 바디 다이오드(D11 ~ D22)는 기능하지 않게 된다. 그에 따라, 스위칭 트랜지스터(111 ~ 122)는 굳이 빠른 역회복 특성을 가질 필요가 없게 되었고, 느린 역회복 특성의 바디 다이오드를 갖는 예컨대 Si 소재의 전계효과 트랜지스터(Si-FET)로 구성된 소자를 채택하더라도 무방하다.These first and second
[도 6]에는 구동 전원의 PWM 레벨 스위칭에 대응하여 본 발명에 따른 디지털 앰프 회로의 내부 루프를 도시하였다. [도 6]의 (a)와 (b)는 스위칭 트랜지스터의 동작에 따라 내부루프 캐패시터(Cc1)의 충전 경로를 각각 도시한 것인데, 각각의 경우에 대해 [도 6]에서 굵은 선으로 표시한 내부 루프가 형성된다. 본 발명에서는 100V 이상의 고전압 응용분야를 주 관심으로 하고 있으므로 1.0V 이내의 값을 갖는 스위칭 트랜지스터(111, 122)의 턴온 상태 Vds 전압강하와 내부루프 다이오드(Dcl1, Dcl2; 161, 162)의 정방향 전압강하 Vf는 편의상 무시한다. 6 shows the inner loop of the digital amplifier circuit according to the present invention corresponding to the PWM level switching of the driving power supply. [Fig. 6] (a) and (b) show the charging paths of the inner loop capacitor Cc1 according to the operation of the switching transistor. For each case, the internal loop capacitor Cc1 indicated by a thick line in [Fig. 6] A loop is formed. In the present invention, high voltage applications of 100V or higher are the main concern, so the voltage drop in the turn-on state Vds of the switching
[도 6]의 (a)와 (b)에서 굵은 선으로 표시된 내부 루프를 따라가면 두 경우 모두에서 내부루프 커패시터(Ccl)의 양단 전압 Vcl은 구동 전압 Vin과 동일하게 된다는 사실을 알 수 있다. 즉, 직렬 연결된 4개의 스위칭 트랜지스터(111 ~ 122) 중에서 안쪽에 위치한 2개의 스위칭 트랜지스터(112, 121)에는 언제나 구동 전압 Vin이 인가되어 작동하며, 그렇다면 [도 4]를 참조하여 이미 살펴본 바와 동일한 분석 과정을 거쳐 내부의 스위칭 트랜지스터(112, 121)에 인가되는 전압 스트레스는 Vin이 된다.If you follow the inner loop indicated by the thick line in (a) and (b) of Fig. 6, it can be seen that in both cases, the voltage Vcl at both ends of the inner loop capacitor Ccl becomes the same as the driving voltage Vin. That is, among the four switching
이처럼 본 발명에서는 직렬 연결된 일련의 스위칭 트랜지스터(111 ~ 122)가 구동 전압을 분담하도록 구성되에 있다. 그러한 특성을 본 명세서에서는 '멀티레벨'이라고 이름지었다.As described above, in the present invention, a series of switching
종래기술에서 스위칭 트랜지스터에 인가되는 전압 스트레스가 Vin 이었던 것에 반하여 본 발명에서는 전압 스트레스가 절반으로 감소하였다. 따라서 본 발명의 회로 구성은 종래기술에 비해 동일한 스위칭 트랜지스터 부품을 활용하여 2배의 구동 전압을 갖는 고전압 적용분야에 적용할 수 있다.While the voltage stress applied to the switching transistor in the prior art was Vin, in the present invention, the voltage stress was reduced by half. Therefore, the circuit configuration of the present invention can be applied to a high voltage application field having twice the driving voltage by using the same switching transistor component compared to the prior art.
또한, 본 발명에 따르면 디지털 앰프의 스위칭 손실을 낮추는 장점도 얻을 수 있는데, [도 7]은 이를 개념적으로 나타낸 것이다. [도 7]의 (a)와 (b)는 [도 4]의 종래기술에서 스위칭 트랜지스터(11, 12) 하나에서 발생하는 스위칭 손실을 나타내고, [도 7]의 (c)와 (d)는 [도 5]의 본 발명에서 스위칭 트랜지스터(111 ~ 122) 하나에서 발생하는 스위칭 손실을 나타낸다. 전압 스트레스가 절반으로 줄어듬에 따라 스위칭 트랜지스터 하나의 스위칭 손실은 직관적으로 (1/4)로 감소함을 예상할 수 있는데, 본 발명에서는 스위칭 트랜지스터의 개수가 2배 사용되므로 디지털 앰프의 스위칭 손실은 (1/2)이 될 것이라고 예상할 수 있다.In addition, according to the present invention, it is possible to obtain an advantage of lowering the switching loss of a digital amplifier, and [Fig. 7] conceptually shows this. [Fig. 7] (a) and (b) show the switching loss occurring in one of the switching
이를 수학적으로 계산하더라도 동일한 결과를 얻을 수 있다. [도 4]의 종래기술의 디지털 앰프(10)에서 발생하는 스위칭 손실은 [수학식 1]로 나타낼 수 있고, [도 5]의 본 발명의 디지털 앰프(100)에서 발생하는 스위칭 손실은 [수학식 2]로 나타낼 수 있다. 이때, Cds는 스위칭 트랜지스터에 내재하는 출력 커패시터의 커패시턴스를 나타낸다. [수학식 1]과 [수학식 2]를 비교하면, 본 발명에 따르면 스위칭 손실이 (1/2)로 감소함을 확인할 수 있다. Even if this is calculated mathematically, the same result can be obtained. The switching loss occurring in the
[도 8]은 본 발명의 멀티레벨 디지털 앰프(100)에서 프리휠링 다이오드의 역할을 개념적으로 나타내는 도면이고, [도 9]는 본 발명의 멀티레벨 디지털 앰프(100)에서 역회복 과정에서 프리휠링 다이오드(Dfw1, Dfw2; 171, 172)가 구성하는 동작전류의 도통경로를 나타내는 도면이다.[Fig. 8] is a diagram conceptually showing the role of the freewheeling diode in the multilevel
[도 5]의 회로도를 참조하면, 본 발명에서는 각각 2개의 트랜지스터가 직렬 연결되어 구성되는 상측 스위칭 트랜지스터(111, 112)와 하측 스위칭 트랜지스터(121, 122)의 최종 양단을 역방향 연결하도록 프리휠링 다이오드(freewheeling diode)(Dfw1, Dfw2; 171, 172)가 설치되는 것이 바람직하다. 이들 프리휠링 다이오드(171, 172)는 스위칭 트랜지스터(111 ~ 122)에 내장된 바디 다이오드(D11 ~ D22)를 무력화시키기 위해 설치된 것이다. Referring to the circuit diagram of [Fig. 5], in the present invention, a freewheeling diode is used to reversely connect the final ends of the
[도 8]을 참조하면, 역회복 전류(reverse recovery current)가 흘러야하는 데드타임(dead time) 구간에서는 이들 다이오드(D11, D12, Dfw1)의 어느 하나를 통해 역회복 전류가 흘러야 한다. 바디 다이오드(D11, D12) 측의 경로는 다이오드 2개가 직렬 연결되어 있기 때문에 정방향 전압강하(Vf)의 2배, 즉 2Vf의 전압강하가 존재하는 반면, 프리휠링 다이오드(Dfw1; 171) 측의 경로에는 전압강하가 Vf에 불과하다. 그에 따라, 역회복 전류는 상대적으로 낮은 전압강하가 걸려있는 프리휠링 다이오드(Dfw1; 171)의 경로를 통해 흐르게 되고 스위칭 트랜지스터의 바디 다이오드(D11, D12) 쪽으로는 흐르지 않게 된다. Referring to FIG. 8, in the dead time period in which the reverse recovery current should flow, the reverse recovery current should flow through any one of these diodes D11, D12, and Dfw1. The path to the body diodes (D11, D12) is two times the positive voltage drop (Vf), that is, a voltage drop of 2Vf, because two diodes are connected in series, whereas the path to the freewheeling diode (Dfw1; 171) The voltage drop is only Vf. Accordingly, the reverse recovery current flows through the path of the
[도 9]는 본 발명의 멀티레벨 디지털 앰프(100)에서 역회복 과정에서 프리휠링 다이오드(Dfw1, Dfw2; 171, 172)가 구성하는 신호 루프를 나타내는 도면이다. 역회복 과정에서 바디 다이오드(D11 ~ D22)로는 전류가 흐르지 않으며 프리휠링 다이오드(Dfw1, Dfw2; 171, 172)를 통해서 전류가 흐른다.[Fig. 9] is a diagram showing a signal loop of freewheeling diodes Dfw1 and
결국, [도 5]에 나타낸 바와 같이 역회복 특성이 우수한 다이오드 부품(171, 172)을 외부에 연결한다면 스위칭 트랜지스터(111 ~ 122)는 굳이 빠른 역회복 특성을 가질 필요가 없게 된다. 따라서, 스위칭 트랜지스터(111 ~ 122)에 존재하는 바디 다이오드의 역회복 특성은 나쁘지만 내압이 높고 가격이 저렴한 부품, 예컨대 Si 소재의 전계효과 트랜지스터(Si-FET)로 구성된 소자를 채택하더라도 무방하다.As a result, as shown in FIG. 5, if the
한편, 종래기술에서도 스위칭 트랜지스터의 바디 다이오드 특성이 불만족스러운 경우에 별도의 다이오드를 외부에 접속하여 해결하려는 접근법이 있었다. [도 10]은 종래기술에서 스위칭 트랜지스터에 다이오드를 외부접속하는 일반적인 접근법을 나타내는 도면이다.Meanwhile, even in the prior art, when the body diode characteristics of the switching transistor are unsatisfactory, there is an approach to solve by connecting a separate diode to the outside. 10 is a diagram showing a general approach of externally connecting a diode to a switching transistor in the prior art.
[도 10]을 참조하면, 종래기술에서는 스위칭 트랜지스터의 바디 다이오드(Da)가 불만족스러울 경우에 스위칭 트랜지스터의 드레인 단자에 블로킹 다이오드(Db)를 역방향으로 연결하여 바디 다이오드(Da)의 기능을 차단하고, 그리고 나서 그 바깥쪽으로 외부 다이오드(Dext)를 연결하였다. Referring to FIG. 10, in the prior art, when the body diode Da of the switching transistor is unsatisfactory, the blocking diode Db is connected to the drain terminal of the switching transistor in the reverse direction to block the function of the body diode Da. , And then an external diode (Dext) was connected to the outside.
종래기술에서는 블로킹 다이오드(Db)를 연결해야 하는 불편함이 있을 뿐만 아니라, 정방향으로 구동전원이 인가되었을 때에 블로킹 다이오드(Db)에 의한 정방향 전압강하가 추가될 뿐만 아니라 이로 인한 도통 손실이 존재하는 단점이 있다. 반면, 본 발명에서는 전압 스트레스를 분담하기 위해 멀티레벨로 쌓은 스위칭 트랜지스터에 내재하는 정방향 전압강하에 의해 외부의 프리휠링 다이오드로 역회복 전류의 경로가 설정되므로 종래기술과는 달리 블로킹 다이오드(Db)를 연결하지 않아도 되어 그러한 문제점이 발생하지 않는다.In the prior art, there is not only the inconvenience of connecting the blocking diode (Db), but also the positive voltage drop caused by the blocking diode (Db) is added when the driving power is applied in the forward direction, and there is a conduction loss due to this. There is this. On the other hand, in the present invention, the path of the reverse recovery current is set to the external freewheeling diode by the forward voltage drop inherent in the switching transistor stacked in multilevels to share the voltage stress, so unlike the prior art, the blocking diode (Db) is used. There is no need to connect so that no such problem occurs.
[도 11]은 본 발명에 따른 멀티레벨 디지털 앰프(100)에서 프리휠링 다이오드의 역할을 나타내는 동작 파형이다. [도 11]을 참조하면, 역회복(reverse recovery)를 위한 전류 흐름이 스위칭 트랜지스터(Q11 ~ Q22) 내부의 바디 다이오드(D11 ~ D22)를 통하는 것이 아니라 외부 접속된 프리휠링 다이오드(Dfw1, Dfw2)를 통해 이루어진다는 사실이 나타나 있다.[Fig. 11] is an operation waveform showing the role of a freewheeling diode in the multilevel
[도 12]는 본 발명에 따른 멀티레벨 디지털 앰프(100)의 모의실험을 통한 동작파형을 나타내는 도면이다.12 is a diagram showing an operation waveform through a simulation of the multilevel
모의실험 조건으로는 구동 전압 Vin은 ±70V이고 출력 전압 Vout은 60V이며 전체 전력용량은 360W로 설계하였다. 구동 전압 Vin이 ±70V이므로 실효적으로는 피크투피크(Vpp)인 140V의 전압이 인가된 것이다. [도 12]의 모의실험 결과로부터 스위칭 트랜지스터(111, 122)에 인가되는 전압 스트레스는 70V 정도로 종래기술의 (1/2)에 불과한 사실을 확인할 수 있다. [도 4]의 종래기술이라면 Vin의 2배의 전압, 즉 피크투피크 전압(Vpp)인 140V가 스위칭 트랜지스터에 전압 스트레스로 인가되었을 것이다. 또한, [도 12]의 모의실험 결과로부터, 데드타임 구간에서 프리휠링 다이오드를 통해 전류가 흘렀다는 사실도 확인할 수 있다.For simulation conditions, the driving voltage Vin is ±70V, the output voltage Vout is 60V, and the total power capacity is designed to be 360W. Since the driving voltage Vin is ±70V, a voltage of 140V, which is effectively peak-to-peak (Vpp), is applied. From the simulation results of FIG. 12, it can be seen that the voltage stress applied to the switching
한편, 본 발명은 컴퓨터가 읽을 수 있는 비휘발성 기록매체에 컴퓨터가 읽을 수 있는 코드의 형태로 구현되는 것이 가능하다. 이러한 비휘발성 기록매체로는 다양한 형태의 스토리지 장치가 존재하는데 예컨대 하드디스크, SSD, CD-ROM, NAS, 자기테이프, 웹디스크, 클라우드 디스크 등이 있고 네트워크로 연결된 다수의 스토리지 장치에 코드가 분산 저장되고 실행되는 형태도 구현될 수 있다. 또한, 본 발명은 하드웨어와 결합되어 특정의 절차를 실행시키기 위하여 매체에 저장된 컴퓨터프로그램의 형태로 구현될 수도 있다.On the other hand, the present invention can be implemented in the form of a computer-readable code on a nonvolatile computer-readable recording medium. Various types of storage devices exist as such non-volatile recording media, such as hard disks, SSDs, CD-ROMs, NAS, magnetic tapes, web disks, and cloud disks, and codes are distributed and stored in multiple storage devices connected through a network. It can be implemented and executed. In addition, the present invention may be implemented in the form of a computer program stored in a medium in order to execute a specific procedure in combination with hardware.
100 : 디지털 앰프
111, 112 : 상측 스위칭 트랜지스터(Q11, Q12)
121, 122 : 하측 스위칭 트랜지스터(Q21, Q22)
130 : 저역필터 인덕터(Lf)
140 : 저역필터 커패시터(Cf)
150 : 내부루프 커패시터(Ccl)
161, 162 : 내부루프 다이오드(Dcl1, Dcl2)
171, 172 : 프리휠링 다이오드(Dfw1, Dfw2)100: digital amplifier
111, 112: upper switching transistor (Q11, Q12)
121, 122: lower switching transistor (Q21, Q22)
130: low pass filter inductor (Lf)
140: low pass filter capacitor (Cf)
150: inner loop capacitor (Ccl)
161, 162: inner loop diode (Dcl1, Dcl2)
171, 172: Freewheeling diode (Dfw1, Dfw2)
Claims (4)
상기 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 접점과 상기 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 접점 사이를 연결하는 내부루프 커패시터(150);
상기 디지털 앰프 구동 전원의 공통 전위로부터 상기 내부루프 커패시터(150) 양단에 대하여 각각 순방향 및 역방향 연결하는 제 1 및 제 2 내부루프 다이오드(161, 162);
상기 상측 제 2 스위칭 트랜지스터(112)와 상기 하측 제 1 스위칭 트랜지스터(121)의 접점에 연결되어 저역통과 필터를 구성하는 저역필터 인덕터(130)와 저역필터 커패시터(140);
를 포함하여 구성되는 저전압 스트레스의 멀티레벨 디지털 앰프.
An upper first switching transistor 111, an upper second switching transistor 112, a lower first switching transistor 121 and a lower second switching transistor 122 connected in series to connect both ends of the digital amplifier driving power supply;
An inner loop capacitor 150 connecting the contact points of the upper first and second switching transistors 111 and 112 and the contact points of the lower first and second switching transistors 121 and 122;
First and second inner loop diodes (161, 162) connected in forward and reverse directions to both ends of the inner loop capacitor 150 from a common potential of the digital amplifier driving power supply, respectively;
A low pass filter inductor 130 and a low pass filter capacitor 140 connected to the contact points of the upper second switching transistor 112 and the lower first switching transistor 121 to constitute a low pass filter;
Low voltage stress multi-level digital amplifier comprising a.
상기 직렬 연결된 상기 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 최종 양단을 역방향 연결하는 제 1 프리휠링 다이오드(171);
상기 직렬 연결된 상기 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 최종 양단을 역방향 연결하는 제 2 프리휠링 다이오드(172);
를 더 포함하여 구성되는 것을 특징으로 하는 저전압 스트레스의 멀티레벨 디지털 앰프.
The method according to claim 1,
A first freewheeling diode 171 for reversely connecting the final ends of the upper first and second switching transistors 111 and 112 connected in series;
A second freewheeling diode 172 for reversely connecting the final ends of the lower first and second switching transistors 121 and 122 connected in series;
Multi-level digital amplifier of low voltage stress, characterized in that the configuration further comprises a.
상기 제 1 내부루프 다이오드(161)는 상기 디지털 앰프 구동 전원의 공통 전위로부터 상기 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)의 접점에 대하여 순방향 연결하고,
상기 제 2 내부루프 다이오드(162)는 상기 디지털 앰프 구동 전원의 공통 전위로부터 상기 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)의 접점에 대하여 역방향 연결하도록 구성되는 것을 특징으로 하는 저전압 스트레스의 멀티레벨 디지털 앰프.
The method according to claim 1,
The first inner loop diode 161 is forward-connected to the contact points of the upper first and second switching transistors 111 and 112 from a common potential of the digital amplifier driving power source,
The second inner loop diode 162 is configured to be connected in a reverse direction to the contact points of the lower first and second switching transistors 121 and 122 from a common potential of the digital amplifier driving power supply. Level digital amplifier.
상기 상측 제 1 및 제 2 스위칭 트랜지스터(111, 112)와 상기 하측 제 1 및 제 2 스위칭 트랜지스터(121, 122)는 느린 역회복 특성의 바디 다이오드를 갖는 Si 소재의 전계효과 트랜지스터(Si-FET)로 구성되는 것을 특징으로 하는 저전압 스트레스의 멀티레벨 디지털 앰프.The method according to claim 2,
The upper first and second switching transistors 111 and 112 and the lower first and second switching transistors 121 and 122 are field effect transistors (Si-FETs) made of Si material having a body diode having a slow reverse recovery characteristic. Low voltage stress multi-level digital amplifier, characterized in that consisting of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190084826A KR102320834B1 (en) | 2019-07-14 | 2019-07-14 | multi-level Class D amplifier of low voltage-stress |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190084826A KR102320834B1 (en) | 2019-07-14 | 2019-07-14 | multi-level Class D amplifier of low voltage-stress |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210008456A true KR20210008456A (en) | 2021-01-22 |
KR102320834B1 KR102320834B1 (en) | 2021-11-02 |
Family
ID=74309895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190084826A KR102320834B1 (en) | 2019-07-14 | 2019-07-14 | multi-level Class D amplifier of low voltage-stress |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102320834B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230066981A (en) * | 2021-11-08 | 2023-05-16 | 정인택 | Multi-level switching amplifier improving level-crossing distortion |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102604203B1 (en) | 2023-06-20 | 2023-11-20 | (주)진명아이앤씨 | Power-saving amplifier driving method based on multi-recognition technology using voice and text and amplifier module by the method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130223651A1 (en) * | 2010-10-27 | 2013-08-29 | Merus Audio Aps | Audio amplifier using multi-level pulse width modulation |
-
2019
- 2019-07-14 KR KR1020190084826A patent/KR102320834B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130223651A1 (en) * | 2010-10-27 | 2013-08-29 | Merus Audio Aps | Audio amplifier using multi-level pulse width modulation |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230066981A (en) * | 2021-11-08 | 2023-05-16 | 정인택 | Multi-level switching amplifier improving level-crossing distortion |
Also Published As
Publication number | Publication date |
---|---|
KR102320834B1 (en) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9564862B2 (en) | Class D audio amplifier with adjustable loop filter characteristics | |
CN102386868B (en) | High efficiency balanced output amplifier system | |
AU739739B2 (en) | Class D amplifier with switching control | |
US8879284B2 (en) | Filter for switched mode power supply | |
US20100171553A1 (en) | Power circuit | |
US9231535B2 (en) | Silent start class-D amplifier | |
CN109196775B (en) | Switching amplifier and power converter | |
US8754712B2 (en) | System and method for a cascoded amplifier | |
US8330541B2 (en) | Multilevel class-D amplifier | |
KR102320834B1 (en) | multi-level Class D amplifier of low voltage-stress | |
US9595952B2 (en) | Switching circuit and the method thereof | |
Jeong et al. | A high efficiency class A amplifier accompanied by class D switching amplifier | |
US9048794B2 (en) | Method and apparatus for efficient and distortion compensated digital class-D amplifier ternary modulation scheme | |
US10749474B2 (en) | Switching circuit, corresponding device and method | |
US20060220735A1 (en) | Gate driver for Class D audio amplifier with adaptive dV/dt control | |
WO2001039369A1 (en) | Power booster amplifier | |
Duraij et al. | Self-oscillating 150 W switch-mode amplifier equipped with eGaN-FETs | |
KR102604619B1 (en) | Circuit and method for driving an electric load | |
JP6186135B2 (en) | Class D amplifier and electronic equipment | |
US7388431B2 (en) | Switching amplifier and control method thereof | |
Sherman | Class D amplifiers provide high efficiency for audio systems | |
KR20020034677A (en) | High-Efficiency Switching Amplifier | |
WO2015130235A1 (en) | Buck-boost power amplifier with independently controlled power stages and compensated nonlinear pulse width modulator | |
Jasielski et al. | Class-BD audio amplifiers with common-mode free output | |
Hoyerby et al. | A 0.35 μm 50V CMOS sliding-mode control IC for buck converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |