KR20200145318A - AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor - Google Patents

AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor Download PDF

Info

Publication number
KR20200145318A
KR20200145318A KR1020190074173A KR20190074173A KR20200145318A KR 20200145318 A KR20200145318 A KR 20200145318A KR 1020190074173 A KR1020190074173 A KR 1020190074173A KR 20190074173 A KR20190074173 A KR 20190074173A KR 20200145318 A KR20200145318 A KR 20200145318A
Authority
KR
South Korea
Prior art keywords
barrier layer
trench
field effect
effect transistor
gallium nitride
Prior art date
Application number
KR1020190074173A
Other languages
Korean (ko)
Inventor
김형탁
Original Assignee
한국전력공사
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 홍익대학교 산학협력단 filed Critical 한국전력공사
Priority to KR1020190074173A priority Critical patent/KR20200145318A/en
Publication of KR20200145318A publication Critical patent/KR20200145318A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Disclosed are a gallium nitride (GaN) heterojunction field effect transistor for a high sensitivity gas sensor and a manufacturing method thereof. The present invention relates to a GaN heterojunction field effect transistor which forms a two-terminal structure in which a gate electrode and a source ohmic electrode are electrically connected, and a trench by etching a part of a barrier layer, and adjusts a thickness change of the barrier layer by forming the gate electrode in the trench. The GaN heterojunction field effect transistor has high sensitivity, and has a fast detection reaction rate for hydrogen gas and a rate of recovery to a normal state after detecting the hydrogen gas to be used as a highly reliable hydrogen gas detection sensor. Moreover, operation of a detection element does not change over time, detection operation is stably performed, and a low-power operation can be implemented.

Description

고감도 기체 감지 센서 용 질화갈륨 이종접합 전계효과트랜지스터 및 그 제조방법 {AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor}Gallium nitride heterojunction field effect transistor for high sensitivity gas sensor and its manufacturing method {AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor}

본 발명은 고감도 기체 감지 센서 용 질화갈륨 이종접합 전계효과트랜지스터 및 그 제조방법에 관한 것으로, 게이트 전극과 소스 오믹 전극이 전기적으로 연결된 2-터미널 구조와, 배리어 층의 일부를 식각하여 트랜치를 형성하고 상기 트랜치에 게이트 전극을 형성하여 배리어 층의 두께 변화를 조절하는 질화갈륨 이종접합 전계효과트랜지스터에 관한 것이다.The present invention relates to a gallium nitride heterojunction field effect transistor for a high-sensitivity gas detection sensor and a method of manufacturing the same, and a two-terminal structure in which a gate electrode and a source ohmic electrode are electrically connected, and a trench is formed by etching a part of the barrier layer. The present invention relates to a gallium nitride heterojunction field effect transistor for controlling a change in thickness of a barrier layer by forming a gate electrode in the trench.

최근, 새로운 에너지원으로서 수소는 효율이 높으면서도 오염물질을 적게 배출하는 특성으로 새롭게 주목받고 있다. 하지만, 이러한 장점에도 불구하고, 수소 기체는 무색 무취에 인화성이 매우 높아, 위험하고 이용하기 어려운 에너지원으로 고려되어 왔다. 따라서, 수소를 에너지원으로 사용하기 위해서는, 무색 무취의 수소 기체를 빠르고 정확하게 감지하여 사고를 미연에 방지하는 것이 무엇보다 중요하다.Recently, as a new energy source, hydrogen is attracting new attention for its high efficiency and low pollutant emission characteristics. However, despite these advantages, hydrogen gas has been considered a dangerous and difficult energy source because it is colorless and odorless and highly flammable. Therefore, in order to use hydrogen as an energy source, it is most important to detect colorless and odorless hydrogen gas quickly and accurately to prevent accidents in advance.

수소 기체를 감지하기 위한 센서로, 질화갈륨 이종접합 전계효과트랜지스터를 활용할 수 있다.As a sensor for detecting hydrogen gas, a gallium nitride heterojunction field effect transistor can be used.

도 1은 질화갈륨(GaN) 층 위에 알루미늄질화갈륨(AlxGa1-xN) 층을 성장시켜 이종접합을 생성하는 과정을 설명하기 위한 도면이다. 1 is a view for explaining a process of generating a heterojunction by growing an aluminum gallium nitride (Al x Ga 1-x N) layer on a gallium nitride (GaN) layer.

도 1에 도시된 바와 같이, 질화갈륨 이종접합 전계효과트랜지스터는 질화갈륨(110) 층 위에 알루미늄질화갈륨(120) 층을 성장시켜 생성한 이종접합을 활용한 소자이다. 상기 이종접합면에는 장력 변형(Tensile strain)과 자발분극(spontaneous polarization)에 의한 유도 전하가 축적되어 2차원 전자 채널(125)이 생성될 수 있다.As shown in FIG. 1, the gallium nitride heterojunction field effect transistor is a device utilizing a heterojunction generated by growing a gallium aluminum nitride 120 layer on the gallium nitride 110 layer. The two-dimensional electron channel 125 may be generated by accumulating induced charges due to tensile strain and spontaneous polarization on the heterojunction surface.

도 2는 이종접합 전계효과트랜지스터의 단면 구조이다. 2 is a cross-sectional structure of a heterojunction field effect transistor.

도 2에 도시된 바와 같이, 상기 전자 채널(125) 구조에 기초하여, 이종접합 전계효과트랜지스터는 알루미늄질화갈륨(120)층 위에 생성된 게이트(140), 알루미늄질화갈륨(120)층을 거쳐 질화갈륨(110)층에 접촉하는 소스(130) 및 드레인(135)을 포함한다. 상기 게이트(140)는 하층부터 금(Au), 니켈(Ni)의 적층 구조로 형성될 수 있다. 상기 소스(130) 및 상기 드레인(135)은 하층부터 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 금(Au)의 적층 구조로 형성될 수 있다. As shown in FIG. 2, based on the structure of the electron channel 125, the heterojunction field effect transistor is nitrided through a gate 140 formed on an aluminum gallium nitride 120 layer and an aluminum gallium nitride 120 layer. It includes a source 130 and a drain 135 in contact with the gallium 110 layer. The gate 140 may be formed in a stacked structure of gold (Au) and nickel (Ni) from a lower layer. The source 130 and the drain 135 may be formed from a lower layer in a stacked structure of titanium (Ti), aluminum (Al), nickel (Ni), and gold (Au).

소스(130) 및 드레인(135)사이에 양의 전압을 인가하면, 전하가 소스(130)로부터 드레인(135)으로 이동하여 전류가 생성된다. 전하의 이동성은 드레인(135)과 소스(130) 사이의 전압 크기에 비례한다. 게이트(140)에 인가되는 전압은 전자 채널(125)의 농도(concentration)을 제어할 수 있다. 따라서 전계효과트랜지스터에 생성되는 전류(IDS-)는 드레인(135)과 소스(130) 사이의 전압(VDS) 크기 및 게이트 전압(VGS) 크기에 의해 조절될 수 있으며, 도 3 내지 5는 이에 대한 그래프이다. When a positive voltage is applied between the source 130 and the drain 135, charge moves from the source 130 to the drain 135 to generate a current. The mobility of the charge is proportional to the voltage level between the drain 135 and the source 130. The voltage applied to the gate 140 may control the concentration of the electron channel 125. Accordingly, the current I DS- generated in the field effect transistor can be adjusted by the voltage (V DS ) size and the gate voltage (V GS ) level between the drain 135 and the source 130, and FIGS. 3 to 5 Is a graph for this.

위와 같은 질화갈륨 이종접합 전계효과트랜지스터는 수소 기체 분자를 감지하는 센서로 활용될 수 있다. The gallium nitride heterojunction field effect transistor as described above can be used as a sensor to detect hydrogen gas molecules.

도 6은 수소기체 분자가 게이트 전극에 흡착되어 쌍극자 층을 생성하는 것을 설명하기 위한 도면이다. 6 is a diagram for explaining that hydrogen gas molecules are adsorbed on a gate electrode to generate a dipole layer.

수소기체 분자가 금속재질인 게이트(140)에 흡착되면 수소원자로 분리되어 금속에 용해될 수 있다. 그리고, 금속에 용해된 수소원자는 금속-질화물 계면으로 확산되어 쌍극자 층(145)을 생성한다. 쌍극자 층(145)은 금속과 반도체 사이의 일 함수 차를 변화시킴으로써, 전자 채널(125)의 전하농도를 변화시킨다. 그 결과 트랜지스터의 문턱 전압도 변화된다.When hydrogen gas molecules are adsorbed on the gate 140 made of a metal material, they may be separated into hydrogen atoms and dissolved in the metal. Then, the hydrogen atoms dissolved in the metal diffuse to the metal-nitride interface to generate the dipole layer 145. The dipole layer 145 changes the electric charge concentration of the electron channel 125 by changing the difference in work function between the metal and the semiconductor. As a result, the threshold voltage of the transistor also changes.

질화갈륨 이종접합 전계효과트랜지스터의 전자 채널(125)은 표면으로부터 30 나노미터 이내에 위치하여 소자표면이 기체에 노출되었을 때 민감하게 반응한다. 이러한 반응의 민감도는 수소 기체가 없을 때의 드레인-소스 전류(

Figure pat00001
)와, 수소 기체가 있을 때의 드레인-소스 전류(
Figure pat00002
)를 비교하여 아래 [수학식1] 로 나타낼 수 있다.The electron channel 125 of the gallium nitride heterojunction field effect transistor is located within 30 nanometers from the surface and reacts sensitively when the device surface is exposed to gas. The sensitivity of this reaction is determined by the drain-source current (
Figure pat00001
) And the drain-source current in the presence of hydrogen gas (
Figure pat00002
) Can be compared to the following [Equation 1].

Figure pat00003
Figure pat00003

하지만, 종래의 질화갈륨 이종접합 전계효과트랜지스터는 민감도(Sensitivity)가 낮아 수소 기체 감지를 신뢰할 수 없었다. 또한, 종래의 질화갈륨 이종접합 전계효과트랜지스터는 수소 기체에 대한 감지 반응 속도도 느리고, 수소 기체 감지 후 정상 상태로 회복하는 속도도 빠르지 않았다. 나아가, 종래의 질화갈륨 이종접합 전계효과트랜지스터는 상당한 전력을 소모하여, 전력 소모가 제한되는 무선 이동 환경에서 이용되기에도 적합하지 않았다. 따라서, 종래의 질화갈륨 이종접합 전계효과트랜지스터는 수소 기체의 누설로 인한 위험성을 제거하기 위한 감지 센서로 신뢰할 수도 없고 그 이용에도 제약이 많았다.However, the conventional gallium nitride heterojunction field effect transistor has low sensitivity, so it cannot be reliable to detect hydrogen gas. In addition, the conventional gallium nitride heterojunction field effect transistor has a slow detection reaction speed for hydrogen gas, and a speed of recovering to a normal state after detection of hydrogen gas is not fast. Furthermore, the conventional gallium nitride heterojunction field effect transistor consumes a considerable amount of power, and is not suitable for use in a wireless mobile environment where power consumption is limited. Therefore, the conventional gallium nitride heterojunction field effect transistor is not reliable as a detection sensor for removing the risk due to leakage of hydrogen gas, and its use has many restrictions.

전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다. The above-described background technology is technical information possessed by the inventors for derivation of the present invention or acquired during the derivation process of the present invention, and is not necessarily known to be publicly known prior to filing the present invention.

본 발명은 전술한 문제를 해결하기 위한 것으로, 게이트 전극과 소스 오믹 전극이 전기적으로 연결된 2-터미널 구조의 질화갈륨 이종접합 전계효과트랜지스터와, 배리어 층의 일부를 식각하여 트랜치를 형성하고 상기 트랜치에 게이트 전극을 형성하여 배리어 층의 두께 변화를 조절하는 질화갈륨 이종접합 전계효과트랜지스터를 제시하는데 목적이 있다.The present invention is to solve the above-described problem, a gallium nitride heterojunction field effect transistor of a two-terminal structure in which a gate electrode and a source ohmic electrode are electrically connected, and a trench is formed by etching a part of the barrier layer. An object of the present invention is to propose a gallium nitride heterojunction field effect transistor that controls a change in the thickness of a barrier layer by forming a gate electrode.

전술한 과제를 해결하기 위한 수단으로, 본 발명은 다음과 같은 특징이 있는 실시예를 가진다.As a means for solving the above problems, the present invention has an embodiment having the following characteristics.

본 발명은, 버퍼 층; 상기 버퍼층의 상부에 형성되는 배리어 층; 상기 배리어 층의 상부 일부와 접촉하는 게이트 전극; 상기 배리어 층의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극; 및 상기 배리어 층의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극; 을 포함하고, 상기 게이트 전극과 상기 소스 오믹 전극은 전기적으로 서로 연결되는 것을 특징으로 한다.The present invention, a buffer layer; A barrier layer formed on the buffer layer; A gate electrode in contact with an upper portion of the barrier layer; A drain ohmic electrode connected to the first upper portion of the barrier layer through ohmic contact; And a source ohmic electrode connected to the second upper portion of the barrier layer through ohmic contact. And the gate electrode and the source ohmic electrode are electrically connected to each other.

상기 게이트 전극은 기체 감지 촉매를 포함하고, 상기 기체 감지 촉매는 상기 게이트 전극에 백금(Pt), 또는 팔라디움(Pd)이 증착되어 형성된 것을 특징으로 한다. The gate electrode includes a gas sensing catalyst, and the gas sensing catalyst is formed by depositing platinum (Pt) or palladium (Pd) on the gate electrode.

상기 버퍼 층 및/또는 상기 배리어 층은 GaN계 물질, InGaN계 물질, 또는 AlInGaN계 물질을 포함하는 GaN 기반의 화합물인 것을 특징으로 한다.The buffer layer and/or the barrier layer may be a GaN-based compound including a GaN-based material, an InGaN-based material, or an AlInGaN-based material.

또한, 본 발명은, 버퍼 층; 상기 버퍼층의 상부에 형성되는 배리어 층; 상기 배리어 층의 일부를 식각하여 제1 트랜치(trench)를 형성하고, 상기 제1 트랜치 아래에 있는 상기 배리어 층의 상부와 접촉하는 게이트 전극; 상기 배리어 층의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극; 및 상기 배리어 층의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극; 을 포함하는 것을 특징으로 한다. In addition, the present invention, the buffer layer; A barrier layer formed on the buffer layer; A gate electrode that forms a first trench by etching a portion of the barrier layer, and contacts an upper portion of the barrier layer under the first trench; A drain ohmic electrode connected to the first upper portion of the barrier layer through ohmic contact; And a source ohmic electrode connected to the second upper portion of the barrier layer through ohmic contact. It characterized in that it comprises a.

상기 제1 트랜치 아래에 있는 상기 배리어 층의 두께는 9nm 이상 23nm 이하인 것을 특징으로 한다. The thickness of the barrier layer under the first trench is 9 nm or more and 23 nm or less.

또한, 본 발명은, 상기 배리어 층의 일부를 식각하여 제2 트랜치 및 제3 트랜치를 형성하고, 상기 소스 오믹 전극은 제2 트랜치에 형성되고, 상기 드레인 오믹 전극은 제3 트랜치에 형성되는 것을 특징으로 한다. In addition, the present invention is characterized in that a second trench and a third trench are formed by etching a portion of the barrier layer, the source ohmic electrode is formed in the second trench, and the drain ohmic electrode is formed in the third trench To do.

상기 제1 트랜치의 깊이는, 상기 제2 트랜치 및 제3 트랜치 보다 깊이 형성된 것을 특징으로 한다.The depth of the first trench may be formed deeper than that of the second trench and the third trench.

또한 본 발명은, 상기 배리어 층 상부에 형성되는 캡 층; 을 더 포함하고, 상기 제1 트랜치는 상기 캡 층을 식각하고, 상기 배리어 층의 일부를 식각하여 형성되는 것을 특징으로 한다. In addition, the present invention, the cap layer formed on the barrier layer; The first trench is characterized in that it is formed by etching the cap layer and etching a portion of the barrier layer.

상기 캡 층의 두께는 1.25nm인 것을 특징으로 한다. The thickness of the cap layer is characterized in that 1.25nm.

또한 본 발명은, 실리콘 기판 상에 버퍼 층을 형성하는 단계; 상기 버퍼 층의 상부에 배리어 층을 형성하는 단계; 상기 배리어 층의 일부에 제1 트랜치를 식각하는 단계; 상기 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하는 단계; 상기 배리어 층의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극을 형성하는 단계; 및 상기 배리어 층의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다. In addition, the present invention, forming a buffer layer on a silicon substrate; Forming a barrier layer over the buffer layer; Etching a first trench in a portion of the barrier layer; Depositing a metal in the first trench to form a gate electrode; Forming a drain ohmic electrode connected to the first upper portion of the barrier layer through ohmic contact; And forming a source ohmic electrode connected to a second upper portion of the barrier layer through ohmic contact. It characterized in that it comprises a.

또한 본 발명은, 상기 소스 오믹 전극과 상기 게이트 전극이 전기적으로 연결되도록 금속을 증착하는 단계; 를 포함하는 것을 특징으로 한다. In addition, the present invention includes the steps of depositing a metal so that the source ohmic electrode and the gate electrode are electrically connected; It characterized in that it comprises a.

또한 본 발명은, 상기 게이트 전극에 기체 감지 촉매를 증착하는 단계; 를 포함하고, 상기 기체 감지 촉매는, 상기 게이트 전극에 백금(Pt), 또는 팔라디움(Pd)이 증착되어 형성된 것을 특징으로 한다. In addition, the present invention comprises the steps of depositing a gas sensing catalyst on the gate electrode; Including, the gas sensing catalyst is characterized in that formed by depositing platinum (Pt) or palladium (Pd) on the gate electrode.

상기 소스 오믹 전극을 형성하는 단계는 상기 배리어 층의 일부에 수직 방향으로 제2 트랜치를 식각하고, 상기 제2 트랜치에 소스 오믹 전극을 형성하여, 상기 배리어 층과 전기적으로 연결하고, 상기 드레인 오믹 전극을 형성하는 단계는 상기 배리어 층의 일부에 수직 방향으로 제3 트랜치를 식각하고, 상기 제3 트랜치에 드레인 오믹 전극을 형성하여, 상기 배리어 층과 전기적으로 연결하는 것을 특징으로 한다. In the forming of the source ohmic electrode, a second trench is etched in a direction perpendicular to a portion of the barrier layer, a source ohmic electrode is formed in the second trench, and electrically connected to the barrier layer, and the drain ohmic electrode In the forming of the barrier layer, a third trench is etched in a direction perpendicular to a portion of the barrier layer, and a drain ohmic electrode is formed in the third trench to electrically connect the barrier layer.

상기 소스 오믹 전극 및/또는 상기 드레인 오믹 전극은 Ti, Al, Ni, 또는 Au 중 적어도 어느 하나 이상의 금속층을 증착하는 것을 특징으로 한다. The source ohmic electrode and/or the drain ohmic electrode is characterized in that at least one metal layer of Ti, Al, Ni, or Au is deposited.

또한 본 발명은, 상기 제2 트랜치 및 상기 제3 트랜치를 포함하는 상기 배리어 층의 영역 외부에서 상기 배리어 층과 상기 버퍼 층을 식각하여 단위 소자로 분리하는 단계; 를 포함하는 것을 특징으로 한다. In addition, the present invention further includes the steps of separating the barrier layer and the buffer layer into unit devices by etching the barrier layer and the buffer layer outside a region of the barrier layer including the second trench and the third trench; It characterized in that it comprises a.

또한 본 발명은, 상기 배리어 층 상부에 캡 층을 형성하는 단계; 를 더 포함하고, 상기 제1 트랜치를 식각하는 단계는 상기 캡 층을 식각하고, 상기 배리어 층의 일부를 식각하여 형성되는 것을 특징으로 한다. In addition, the present invention, forming a cap layer on the barrier layer; The method further includes, wherein the etching of the first trench is formed by etching the cap layer and etching a portion of the barrier layer.

또한, 상기 소스 오믹 전극을 형성하는 단계는 상기 캡 층 및 상기 배리어 층의 일부에 수직 방향으로 제2 트랜치를 식각하고, 상기 제2 트랜치에 소스 오믹 전극을 형성하여 상기 배리어 층과 전기적으로 연결하고, 상기 드레인 오믹 전극을 형성하는 단계는 상기 캡 층 및 상기 배리어 층의 일부에 수직 방향으로 제3 트랜치를 식각하고, 상기 제3 트랜치에 드레인 오믹 전극을 형성하여 상기 배리어 층과 전기적으로 연결하는 것을 특징으로 한다. In addition, in the forming of the source ohmic electrode, a second trench is etched in a direction perpendicular to the cap layer and a portion of the barrier layer, and a source ohmic electrode is formed in the second trench to electrically connect the barrier layer. In the forming of the drain ohmic electrode, a third trench is etched in a direction perpendicular to the cap layer and a portion of the barrier layer, and a drain ohmic electrode is formed in the third trench to electrically connect the barrier layer. It is characterized.

본 발명이 제시하는 2-터미널 구조와, 배리어 층의 일부를 식각하여 트랜치를 형성하고 상기 트랜치에 게이트 전극을 형성하여 배리어 층의 두께 변화를 조절하는 질화갈륨 이종접합 전계효과트랜지스터는 민감도(Sensitivity)가 높고, 수소 기체에 대한 감지 반응 속도 및 수소 기체 감지 후 정상 상태로 회복하는 속도가 빨라서 신뢰성 높은 수소 기체 감지 센서로 활용될 수 있는 효과가 있다.The two-terminal structure proposed by the present invention and the gallium nitride heterojunction field effect transistor that controls the thickness change of the barrier layer by forming a trench by etching a part of the barrier layer and forming a gate electrode in the trench are sensitive to sensitivity (Sensitivity). Is high, and the detection reaction speed for hydrogen gas and the speed of recovering to a normal state after detection of hydrogen gas are high, so that it can be used as a highly reliable hydrogen gas detection sensor.

또한 본 발명이 제시하는 질화갈륨 이종접합 전계효과트랜지스터는 감지 소자의 동작이 시간에 따라 변화하지 않고 안정적으로 감지 동작을 수행하며, 저전력 동작을 구현할 수 있는 효과가 있다.In addition, the gallium nitride heterojunction field effect transistor proposed by the present invention has the effect of stably performing a sensing operation without changing the operation of the sensing element over time, and implementing a low power operation.

도 1은 질화갈륨(GaN) 층 위에 알루미늄질화갈륨(AlxGa1-xN) 층을 성장시켜 이종접합을 생성하는 과정을 설명하기 위한 도면이다.
도 2는 이종접합 전계효과트랜지스터의 단면 구조이다.
도 3은 드레인-소스 사이의 전압(VDS) 및 게이트 전압(VGS)에 대한, 전계효과트랜지스터에 생성되는 전류(IDS-) 그래프이다.
도 4는 드레인-소스 사이의 전압(VDS) 및 게이트 전압(VGS)에 대한, 전계효과트랜지스터에 생성되는 전류(IDS-) 그래프이다.
도 5는 드레인-소스 사이의 전압(VDS) 및 게이트 전압(VGS)에 대한, Transconductance 그래프이다.
도 6은 수소기체 분자가 게이트 전극에 흡착되어 쌍극자 층을 생성하는 것을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 실리콘 기판을 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 실리콘 기판 위에 형성된 버퍼층을 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 버퍼 층 위에 형성된 배리어 층을 도시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 배리어 층의 일부를 식각하여 제1 트랜치를 형성한 도면이다.
도 11은 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하고, 베리어 층의 상부에 소스 오믹 전극 및 드레인 오믹 전극을 형성한 도면이다.
도 12는 본 발명의 일 실시예에 따른 배리어 층의 일부를 식각하여 제1, 제2, 제3 트랜치를 형성한 도면이다.
도 13은 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하고, 제2 트랜치에 소스 오믹 전극 및 제3 트랜치에 드레인 오믹 전극을 형성한 도면이다.
도 14는 배리어 층 상부에 캡 층을 추가적으로 형성한 것을 설명하기 위한 도면이다.
도 15는 캡 층이 추가적으로 형성된 경우에 제1, 제2, 제3 트랜치를 형성한 도면이다.
도 16은 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하고, 제2 트랜치에 소스 오믹 전극 및 제3 트랜치에 드레인 오믹 전극을 형성한 도면이다.
도 17은 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터 평면도 사진이다.
도 18은 도 17에 도시한 실험 환경에서 제1 트랜치 아래에서 배리어 층의 두께가 23nm에서 15nm로 변화됨에 따라 민감도가 증가되는 실험 결과 그래프이다.
도 19는 도 18에 표시된 실험결과에서 VDS가 2V와 10V인 경우 배리어 층의 두께에 따라 변화하는 민감도 값을 나타낸 표이다.
도 20은 본 발명의 일 실시예에 따른 게이트 전극과 소스 오믹 전극이 전기적으로 연결되는 2-터미널 구조를 설명하기 위한 평면도 사진이다.
도 21은 종래 기술의 게이트 전극, 소스 오믹 전극, 드레인 오믹 전극이 분리되는 3-터미널 구조를 설명하기 위한 평면도 사진이다.
도 22는 3-터미널 구조와 2-터미널 구조에 대한 소자 기호이다.
도 23은 3-터미널 구조와 2-터미널 구조에 따른 수소 기체 감지 민감도를 비교하기 위한 그래프이다.
도 24는 본 발명의 일 실시예에 따른 2-터미널 구조에서 배리어 층의 두께가 23nm에서 15nm로 변화됨에 따라 Transconductance(gm)가 증가되는 실험 결과 그래프이다.
도 25는 도 24의 실험결과에서 VDS가 0V 에서의 배리어 층의 두께에 따라 변화하는 Transconductance(gm) 값을 나타낸 표이다.
도 26 내지 도 27은 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터의 응답속도를 확인한 실험결과 그래프이다. 1 is a view for explaining a process of generating a heterojunction by growing an aluminum gallium nitride (Al x Ga 1-x N) layer on a gallium nitride (GaN) layer.
2 is a cross-sectional structure of a heterojunction field effect transistor.
3 is a graph of a current (I DS- ) generated in a field effect transistor for a drain-source voltage (V DS ) and a gate voltage (V GS ).
4 is a graph of a current (I DS- ) generated in a field effect transistor for a drain-source voltage (V DS ) and a gate voltage (V GS ).
5 is a graph of transconductance for a drain-source voltage (V DS ) and a gate voltage (V GS ).
6 is a diagram for explaining that hydrogen gas molecules are adsorbed on a gate electrode to generate a dipole layer.
7 is a view showing a silicon substrate according to an embodiment of the present invention.
8 is a diagram illustrating a buffer layer formed on a silicon substrate according to an embodiment of the present invention.
9 is a diagram illustrating a barrier layer formed on a buffer layer according to an embodiment of the present invention.
10 is a view in which a first trench is formed by etching a portion of a barrier layer according to an embodiment of the present invention.
11 is a view in which a gate electrode is formed by depositing a metal in a first trench, and a source ohmic electrode and a drain ohmic electrode are formed on the barrier layer.
12 is a view in which first, second, and third trenches are formed by etching a portion of a barrier layer according to an exemplary embodiment of the present invention.
13 is a view in which a gate electrode is formed by depositing a metal in a first trench, and a source ohmic electrode is formed in a second trench and a drain ohmic electrode is formed in a third trench.
14 is a view for explaining that a cap layer is additionally formed on the barrier layer.
15 is a diagram illustrating first, second, and third trenches formed when a cap layer is additionally formed.
16 is a diagram in which a metal is deposited in a first trench to form a gate electrode, and a source ohmic electrode is formed in a second trench, and a drain ohmic electrode is formed in a third trench.
17 is a plan view photograph of a gallium nitride heterojunction field effect transistor according to an embodiment of the present invention.
FIG. 18 is a graph of experimental results in which sensitivity increases as the thickness of the barrier layer is changed from 23 nm to 15 nm under the first trench in the experimental environment shown in FIG. 17.
FIG. 19 is a table showing sensitivity values varying according to the thickness of the barrier layer when VDS is 2V and 10V in the experimental results shown in FIG. 18.
20 is a plan view illustrating a two-terminal structure in which a gate electrode and a source ohmic electrode are electrically connected according to an embodiment of the present invention.
21 is a plan view illustrating a three-terminal structure in which a gate electrode, a source ohmic electrode, and a drain ohmic electrode are separated according to the prior art.
22 is a device symbol for a 3-terminal structure and a 2-terminal structure.
23 is a graph for comparing the sensitivity of detecting hydrogen gas according to a 3-terminal structure and a 2-terminal structure.
24 is a graph showing an experimental result in which transconductance (g m ) increases as the thickness of the barrier layer is changed from 23 nm to 15 nm in the two-terminal structure according to an embodiment of the present invention.
FIG. 25 is a table showing transconductance (g m ) values varying according to the thickness of the barrier layer when V DS is 0V in the experimental results of FIG. 24.
26 to 27 are graphs of experimental results confirming the response speed of the gallium nitride heterojunction field effect transistor according to an embodiment of the present invention.

이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 7은 본 발명의 일 실시예에 따른 실리콘 기판을 도시한 도면이고, 도 8은 본 발명의 일 실시예에 따른 실리콘 기판 위에 형성된 버퍼층을 도시한 도면이고, 도 9는 본 발명의 일 실시예에 따른 버퍼 층 위에 형성된 배리어 층을 도시한 도면이다. 7 is a view showing a silicon substrate according to an embodiment of the present invention, Figure 8 is a view showing a buffer layer formed on the silicon substrate according to an embodiment of the present invention, and Figure 9 is an embodiment of the present invention It is a view showing a barrier layer formed on the buffer layer according to.

먼저, 실리콘 기판(310)상에 버퍼 층(320)을 형성한다. 상기 실리콘 기판(310)은 GaN 증착이 용이하며 약 625±25μm의 두께와 9000

Figure pat00004
의 저항률을 가질 수 있지만 이에 한정되지는 않는다. 상기 버퍼 층(320)은 GaN계 물질을 이용하는 것이 바람직하나 이에 한정되지 않고, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 등과 같은 GaN 기반의 다양한 화합물을 이용할 수 있다. 상기 버퍼 층(320)의 두께는 약 3㎛ 이상 4㎛ 이하인 것이 바람직하나 이에 한정되지 않는다.First, a buffer layer 320 is formed on the silicon substrate 310. The silicon substrate 310 is easily deposited with GaN, and has a thickness of about 625±25 μm and 9000
Figure pat00004
It may have a resistivity of, but is not limited thereto. The buffer layer 320 is preferably a GaN-based material, but is not limited thereto, and various GaN-based compounds such as an AlGaN-based material, an InGaN-based material, and an AlInGaN-based material may be used. The thickness of the buffer layer 320 is preferably about 3 μm or more and 4 μm or less, but is not limited thereto.

다음 단계로, 상기 버퍼 층(320) 위에 배리어 층(330)을 형성한다. 상기 버퍼 층(320)과 배리어 층(330)이 순차적으로 적층됨으로써 이종접합 박막구조를 형성하고, 이를 통하여 그 계면에 분극에 의한 2차원 전자채널(325)이 형성된다. 상기 배리어 층(330)은 AlGaN계 물질을 이용하는 것이 바람직하다. 다만, 상기 배리어 층(330)은 상기 버퍼 층(320)과의 계면에 분극 현상이 일어날 수 있는 한 GaN계 물질, InGaN계 물질 및 AlInGaN계 물질 등의 GaN 기반의 다양한 화합물을 이용할 수 있으며, 도핑 또는 이온 주입 공정으로 다양한 조성의 화합물 층으로 형성할 수 있다. 배리어 층(330)과 버퍼 층(320)을 모두 알루미늄(Al)을 포함하는 물질을 사용하는 경우에는 배리어 층(330)에 포함된 알루미늄의 비율이 버퍼 층(320)에 포함된 알루미늄의 비율보다 높아야 분극 현상이 일어날 수 있다.In the next step, a barrier layer 330 is formed on the buffer layer 320. The buffer layer 320 and the barrier layer 330 are sequentially stacked to form a heterojunction thin film structure, through which a two-dimensional electron channel 325 by polarization is formed at the interface. It is preferable to use an AlGaN-based material for the barrier layer 330. However, the barrier layer 330 may use various GaN-based compounds such as GaN-based materials, InGaN-based materials, and AlInGaN-based materials as long as polarization can occur at the interface with the buffer layer 320, and doping. Alternatively, it may be formed into a compound layer of various compositions through an ion implantation process. When a material containing aluminum (Al) is used for both the barrier layer 330 and the buffer layer 320, the ratio of aluminum contained in the barrier layer 330 is higher than that of aluminum contained in the buffer layer 320 If it is high, polarization can occur.

<제1 트랜치 구조><First trench structure>

도 10은 본 발명의 일 실시예에 따른 배리어 층의 일부를 식각하여 제1 트랜치를 형성한 도면이고, 도 11은 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하고, 베리어 층의 상부에 소스 오믹 전극 및 드레인 오믹 전극을 형성한 도면이다. FIG. 10 is a view in which a first trench is formed by etching a portion of a barrier layer according to an embodiment of the present invention. FIG. 11 is a diagram of a gate electrode formed by depositing a metal in the first trench, and a source It is a figure in which an ohmic electrode and a drain ohmic electrode are formed.

본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터는 배리어 층(330)의 일부를 식각하여 제1 트랜치(t1)를 형성하고, 상기 제1 트랜치(t1)에 금속을 증착 하여 게이트 전극(360)을 형성하는데 특징이 있다. 상기 제1 트랜치(t1)에 금속을 증착 하여 형성된 게이트 전극(36)구조에 의하여, 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터는 수소 기체 감지 민감도가 향상되는 효과가 있다. 상기 제1 트랜치의 깊이가 변화됨에 따라 상기 배리어(330) 층의 두께(T)의 변화에 따른 수소 기체 감지 민감도는 도 17 내지 21을 참고하여 후술한다. In the gallium nitride heterojunction field effect transistor according to an embodiment of the present invention, a first trench t1 is formed by etching a part of the barrier layer 330, and a metal is deposited in the first trench t1 to form a gate electrode. It is characterized by forming 360. Due to the structure of the gate electrode 36 formed by depositing a metal in the first trench t1, the gallium nitride heterojunction field effect transistor according to an embodiment of the present invention has an effect of improving the sensitivity of hydrogen gas detection. As the depth of the first trench changes, the sensitivity of detecting hydrogen gas according to the change in the thickness T of the barrier 330 layer will be described later with reference to FIGS. 17 to 21.

전술한 배리어 층(330) 형성 단계 다음 단계로, 상기 배리어 층의 일부를 식각하여 제1 트랜치(t1)를 형성한다. 상기 제1 트랜치(t1)는 BCI3 또는 CI2에 기반한 플라즈마 식각을 통하여 형성될 수 있다. 이러한 플라즈마 식각은 상기 제1 트랜치(t1) 아래에 있는 상기 배리어 층(320)의 두께(T)가 9nm 이상 23nm 이하가 되도록 수행된다. As a step following the above-described forming of the barrier layer 330, a first trench t1 is formed by etching a portion of the barrier layer. The first trench t1 may be formed through plasma etching based on BCI 3 or CI 2 . Such plasma etching is performed so that the thickness T of the barrier layer 320 under the first trench t1 is 9 nm or more and 23 nm or less.

그리고 제1 트랜치(t1) 식각 다음 단계로, 상기 제1 트랜치에 금속을 증착하여 게이트 전극(360)을 형성한다. 상기 게이트 전극(360)은 상기 배리어 층(330)의 상부와 접촉한다. 그리고, 상기 배리어 층(330)의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극(355) 및 상기 배리어 층(330)의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극(350)을 형성한다. In a step following the etching of the first trench t1, a metal is deposited in the first trench to form the gate electrode 360. The gate electrode 360 contacts an upper portion of the barrier layer 330. In addition, a drain ohmic electrode 355 connected to the first upper portion of the barrier layer 330 by ohmic contact and a source connected to the second upper portion of the barrier layer 330 by ohmic contact The ohmic electrode 350 is formed.

게이트 전극(360)은 금속으로 형성되는 것이 바람직하며, 배리어 층(330)의 상부 일부에 금속 박막을 증착하여 쇼트키(Schottky) 접합으로 형성될 수 있다. 여기서, 게이트 전극(360)은, 하층부터 Ni/Au 금속 박막을 증착하여 형성될 수 있으나 이에 한정되지 않는다. 게이트 전극(360)은 기체 검출을 위한 촉매를 포함할 수 있고, 예컨대 백금(Pt) 또는 팔라디움(Pd)이 30nm 깊이로 증착될 수 있다.The gate electrode 360 is preferably formed of a metal, and may be formed by a Schottky junction by depositing a metal thin film on a portion of the upper portion of the barrier layer 330. Here, the gate electrode 360 may be formed by depositing a Ni/Au metal thin film from a lower layer, but is not limited thereto. The gate electrode 360 may include a catalyst for gas detection, and, for example, platinum (Pt) or palladium (Pd) may be deposited to a depth of 30 nm.

상기 소스 오믹 전극 및/또는 상기 드레인 오믹 전극은, Ti, Al, Ni, 또는 Au 중 적어도 어느 하나 이상의 금속층을 증착 하여 형성될 수 있다. 이러한 연결은 옴 접합(Ohmic contacts)으로 하층부터 Ti/Al/Ni/Au 금속층을 증착하고, 질소 분위기에서 약 830℃ 로 약 30초간 합금화 하는 작업을 통하여 형성될 수 있으나, 이에 한정되지 않는다.The source ohmic electrode and/or the drain ohmic electrode may be formed by depositing at least one metal layer of Ti, Al, Ni, or Au. Such a connection may be formed by depositing a Ti/Al/Ni/Au metal layer from the lower layer with ohmic contacts and alloying for about 30 seconds at about 830°C in a nitrogen atmosphere, but is not limited thereto.

본 발명의 일 실시예에 따르면, 상기 소스 오믹 전극(350)과 드레인 오믹 전극(355)사이의 거리(a)는 28

Figure pat00005
, 상기 게이트 전극(360)의 상단 폭(b)은 24
Figure pat00006
, 상기 게이트 전극(360)의 하단 폭(c)은 20
Figure pat00007
인 것이 바람직하다.According to an embodiment of the present invention, a distance (a) between the source ohmic electrode 350 and the drain ohmic electrode 355 is 28
Figure pat00005
, The upper width b of the gate electrode 360 is 24
Figure pat00006
, The lower width (c) of the gate electrode 360 is 20
Figure pat00007
It is preferable to be.

본 발명의 일 실시예에 따르면, 상기 게이트 전극(360)은 기체 감지 촉매를 포함한다. 상기 기체 감지 촉매는 상기 게이트 전극(360)에 증착 되어 형성되고, 상기 기체 감지 촉매는 백금(Pt), 또는 팔라디움(Pd)일 수 있다. According to an embodiment of the present invention, the gate electrode 360 includes a gas sensing catalyst. The gas sensing catalyst is formed by being deposited on the gate electrode 360, and the gas sensing catalyst may be platinum (Pt) or palladium (Pd).

한편, 게이트 전극(360)과 소스 오믹 전극(350)은 Ni/Au 금속 박막을 증착하여 전기적으로 연결될 수 있다. 게이트 전극(360)과 소스 오믹 전극(350)이 전기적으로 연결되는 경우 2-터미널 소자로서 동작한다. 2-터미널 소자로서 동작하는 것에 관하여는 도 20 내지 25를 참조하여 후술한다.Meanwhile, the gate electrode 360 and the source ohmic electrode 350 may be electrically connected by depositing a Ni/Au metal thin film. When the gate electrode 360 and the source ohmic electrode 350 are electrically connected, they operate as a two-terminal element. The operation as a two-terminal element will be described later with reference to FIGS. 20 to 25.

<제1, 제2, 제3 트랜치 구조><First, second, and third trench structures>

도 12는 본 발명의 일 실시예에 따른 배리어 층의 일부를 식각하여 제1, 제2, 제3 트랜치를 형성한 도면이고, 도 13은 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하고, 제2 트랜치에 소스 오믹 전극 및 제3 트랜치에 드레인 오믹 전극을 형성한 도면이다. 12 is a view in which first, second, and third trenches are formed by etching a portion of a barrier layer according to an exemplary embodiment of the present invention, and FIG. 13 is a diagram illustrating a gate electrode by depositing a metal in the first trench. A view in which a source ohmic electrode is formed in a second trench and a drain ohmic electrode is formed in a third trench.

본 발명의 일 실시예에 따르면 소스 오믹 전극(350)과 드레인 오믹 전극(355)을 형성하는 단계는 베리어 층(330)의 일부에 제2 트랜치(t2), 제3 트랜치(t3)를 식각하는 단계를 포함할 수 있다. 상기 제2 트랜치(t2)에 소스 오믹 전극(350)을 형성하여 상기 베리어 층과 전기적으로 연결하고, 상기 제3 트랜치(t3)에 드레인 오믹 전극(355)를 형성하여 상기 베리어 층(330)과 전기적으로 연결할 수 있다. According to an embodiment of the present invention, the forming of the source ohmic electrode 350 and the drain ohmic electrode 355 includes etching the second trench t2 and the third trench t3 in a portion of the barrier layer 330. It may include steps. A source ohmic electrode 350 is formed in the second trench t2 to be electrically connected to the barrier layer, and a drain ohmic electrode 355 is formed in the third trench t3 to form the barrier layer 330 and Can be electrically connected.

도 12 내지 도 13의 실시예에서, 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터 제조 방법은, 실리콘 기판(310) 버퍼 층(320)을 형성하는 단계; 상기 버퍼 층(320)의 상부에 배리어 층(330)을 형성하는 단계; 상기 배리어 층(330)의 일부에 수직 방향으로 제1 트랜치(t1), 제2 트랜치(t2), 및 제3 트랜치(t3)를 식각하는 단계; 상기 제2 트랜치(t2)에 소스 오믹 전극(350)을 형성하고 상기 제3 트랜치(t3)에 드레인 오믹 전극(355)을 형성하는 단계; 상기 제2 트랜치(t2) 및 상기 제3 트랜치(t3)를 포함하는 상기 배리어 층(330)의 영역 외부에서 상기 배리어 층(330)과 상기 버퍼 층(320)을 식각하여 단위 소자로 분리하는 단계; 상기 제1 트랜치(t1)에 금속을 증착 하여 게이트 전극(360)을 형성하는 단계; 상기 소스 오믹 전극(350)과 상기 게이트 전극(360)이 전기적으로 연결되도록 금속을 증착하는 단계; 및 상기 게이트 전극(360)에 기체 감지 촉매를 증착 하는 단계를 포함한다. In the embodiments of FIGS. 12 to 13, a method of manufacturing a gallium nitride heterojunction field effect transistor according to an embodiment of the present invention includes the steps of forming a buffer layer 320 on a silicon substrate 310; Forming a barrier layer 330 on the buffer layer 320; Etching a first trench t1, a second trench t2, and a third trench t3 in a direction perpendicular to a portion of the barrier layer 330; Forming a source ohmic electrode 350 in the second trench t2 and a drain ohmic electrode 355 in the third trench t3; Etching the barrier layer 330 and the buffer layer 320 outside the area of the barrier layer 330 including the second trench t2 and the third trench t3 to separate them into unit devices ; Depositing a metal in the first trench t1 to form a gate electrode 360; Depositing a metal so that the source ohmic electrode 350 and the gate electrode 360 are electrically connected; And depositing a gas sensing catalyst on the gate electrode 360.

단위 소자로 분리하는 단계에서 상기 배리어 층(330)과 상기 버퍼 층(320)의 식각은 BCI3 또는 CI2에 기반한 플라즈마 식각을 통하여 형성될 수 있다.In the step of separating into unit devices, etching of the barrier layer 330 and the buffer layer 320 may be formed through plasma etching based on BCI 3 or CI 2 .

여기서 상기 제1 트랜치의 깊이는, 도 13에 도시된 바와 같이 상기 제2 트랜치 및 제3 트랜치 보다 깊이 형성하는 것이 바람직하다.Here, the depth of the first trench is preferably formed to be deeper than the second trench and the third trench as shown in FIG. 13.

<배리어 층 상부에 캡 층이 추가된 구조><Structure with a cap layer added on top of the barrier layer>

도 14는 배리어 층 상부에 캡 층을 추가적으로 형성한 것을 설명하기 위한 도면이고, 도 15는 캡 층이 추가적으로 형성된 경우에 제1, 제2, 제3 트랜치를 형성한 도면이고, 도 16은 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하고, 제2 트랜치에 소스 오믹 전극 및 제3 트랜치에 드레인 오믹 전극을 형성한 도면이다.FIG. 14 is a view for explaining that a cap layer is additionally formed over the barrier layer, FIG. 15 is a view in which first, second, and third trenches are formed when a cap layer is additionally formed, and FIG. 16 is a first A view in which a gate electrode is formed by depositing a metal in a trench, and a source ohmic electrode is formed in a second trench and a drain ohmic electrode is formed in a third trench.

본 발명의 일 실시예에 따르면 배리어 층 상부에 캡 층(340)을 추가적으로 형성하여 질화갈륨 이종접합 전계효과트랜지스터를 제조할 수 있다. According to an embodiment of the present invention, a gallium nitride heterojunction field effect transistor may be manufactured by additionally forming a cap layer 340 on the barrier layer.

상기 캡 층(340)은 GaN로 형성될 수 있으며, 약 1.25nm의 두께로 형성될 수 있다. The cap layer 340 may be formed of GaN and may have a thickness of about 1.25 nm.

상기 캡 층(340)이 추가적으로 형성된 경우, 제1 트랜치(t1)를 식각하는 단계는 상기 캡 층(340)을 식각하고, 상기 배리어 층(330)의 일부를 식각하여 형성된다. When the cap layer 340 is additionally formed, the step of etching the first trench t1 is formed by etching the cap layer 340 and etching a portion of the barrier layer 330.

상기 캡 층(340)이 추가적으로 형성된 경우, 상기 소스 오믹 전극(350)을 형성하는 단계는 상기 캡 층(340) 및 상기 배리어 층(330)의 일부에 수직 방향으로 제2 트랜치(t2)를 식각하고, 상기 제2 트랜치(t2)에 소스 오믹 전극(350)을 형성하여 상기 배리어 층(330)과 전기적으로 연결한다. When the cap layer 340 is additionally formed, the forming of the source ohmic electrode 350 may include etching a second trench t2 in a direction perpendicular to a portion of the cap layer 340 and the barrier layer 330. Then, a source ohmic electrode 350 is formed in the second trench t2 to be electrically connected to the barrier layer 330.

또한, 상기 캡 층(340)이 추가적으로 형성된 경우, 상기 드레인 오믹 전극(355)을 형성하는 단계는 상기 캡 층(340) 및 상기 배리어 층(330)의 일부에 수직 방향으로 제3 트랜치(t3)를 식각하고, 상기 제3 트랜치(t3)에 드레인 오믹 전극(355)을 형성하여 상기 배리어 층(330)과 전기적으로 연결한다. In addition, when the cap layer 340 is additionally formed, forming the drain ohmic electrode 355 may include a third trench t3 in a direction perpendicular to a portion of the cap layer 340 and the barrier layer 330. Is etched, and a drain ohmic electrode 355 is formed in the third trench t3 to be electrically connected to the barrier layer 330.

캡 층(340)이 추가된 실시예에서도 상기 제1 트랜치(t1) 아래에 있는 상기 배리어 층(330)의 두께(T)는 9nm 이상 23nm 이하인 것이 바람직하다.In an embodiment in which the cap layer 340 is added, it is preferable that the thickness T of the barrier layer 330 under the first trench t1 is 9 nm or more and 23 nm or less.

<배리어 층의 두께(T)의 변화에 따른 수소 기체 감지 민감도 변화 실험결과><Experimental Results of Changes in Sensitivity of Hydrogen Gas Detection according to the Variation of the Thickness (T) of the Barrier Layer>

도 17은 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터 평면도 사진이다. 도 18은 도 17에 도시한 실험 환경에서 제1 트랜치 아래에서 배리어 층의 두께가 23nm에서 15nm로 변화됨에 따라 민감도가 증가되는 실험 결과 그래프이다. 도 19는 도 18에 표시된 실험결과에서 VDS가 2V와 10V인 경우 배리어 층의 두께에 따라 변화하는 민감도 값을 나타낸 표이다. 17 is a plan view photograph of a gallium nitride heterojunction field effect transistor according to an embodiment of the present invention. FIG. 18 is a graph of experimental results in which sensitivity increases as the thickness of the barrier layer is changed from 23 nm to 15 nm under the first trench in the experimental environment shown in FIG. 17. FIG. 19 is a table showing sensitivity values varying according to the thickness of the barrier layer when VDS is 2V and 10V in the experimental results shown in FIG. 18.

플라즈마 식각을 통해 형성되는 상기 제1 트랜치(t1)의 깊이가 변화됨에 따라 상기 배리어 층(330)의 두께(T)에 따른 수소 기체 감지 민감도를 측정하기 위해 게이트 전극은 플로팅 상태로 두고, 소스는 접지하고 드레인에는 1-10V의 전압을 인가하였다. 실험 결과 민감도(Sensitivity)의 값은 배리어 층(330)의 두께(T)가 15nm일때 가장 높게 나타났다. As the depth of the first trench t1 formed through plasma etching changes, in order to measure the sensitivity of detecting hydrogen gas according to the thickness T of the barrier layer 330, the gate electrode is left in a floating state, and the source is Ground and a voltage of 1-10V was applied to the drain. As a result of the experiment, the value of sensitivity was highest when the thickness (T) of the barrier layer 330 was 15 nm.

<게이트 전극과 소스 오믹 전극이 전기적으로 연결된 2-터미널 구조><2-terminal structure in which the gate electrode and the source ohmic electrode are electrically connected>

도 20은 본 발명의 일 실시예에 따른 게이트 전극과 소스 오믹 전극이 전기적으로 연결되는 2-터미널 구조를 설명하기 위한 평면도 사진이고, 도 21은 종래 기술의 게이트 전극, 소스 오믹 전극, 드레인 오믹 전극이 분리되는 3-터미널 구조를 설명하기 위한 평면도 사진이고, 도 22는 3-터미널 구조와 2-터미널 구조에 대한 소자 기호이며, 도 23은 3-터미널 구조와 2-터미널 구조에 따른 수소 기체 감지 민감도를 비교하기 위한 그래프이다. 20 is a plan view photograph for explaining a two-terminal structure in which a gate electrode and a source ohmic electrode are electrically connected according to an embodiment of the present invention, and FIG. 21 is a conventional gate electrode, a source ohmic electrode, and a drain ohmic electrode. This is a top view photograph for explaining the separated 3-terminal structure, FIG. 22 is a device symbol for a 3-terminal structure and a 2-terminal structure, and FIG. 23 is a hydrogen gas detection according to a 3-terminal structure and a 2-terminal structure This is a graph to compare the sensitivity.

전술한 바와 같이 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터는 게이트 전극과 소스 오믹 전극은 Ni/Au 금속 박막을 증착하여 전기적으로 연결될 수 있다(도 20의 a). 게이트 전극(360)과 소스 오믹 전극(350)이 전기적으로 연결되는 경우 2-터미널 소자로서 동작한다.As described above, in the gallium nitride heterojunction field effect transistor according to an embodiment of the present invention, the gate electrode and the source ohmic electrode may be electrically connected by depositing a Ni/Au metal thin film (FIG. 20A). When the gate electrode 360 and the source ohmic electrode 350 are electrically connected, they operate as a two-terminal element.

이에 반하여 종래 기술의 3-터미널 구조는 도 21에 도시된 바와 같이, 게이트 전극(VG)와 소스 오믹 전극(V=0)이 분리되어 있는 것을 알 수 있다(도 21의 b). 이 경우는 3-터미널 소자로서 동작한다. On the contrary, in the conventional 3-terminal structure, as shown in FIG. 21, it can be seen that the gate electrode VG and the source ohmic electrode V=0 are separated (FIG. 21B). In this case, it operates as a three-terminal element.

도 22에 도시된 바와 같이, 종래 기술에 따른 3-터미널 구조에서는 게이트 전극을 플로팅(flloating) 상태에 두어 전압을 인가하지 않았다. 뿐만 아니라, 종래의 3-터미널 구조는 게이트 전극을 별도의 터미널로 제공하므로, 센서 어레이 구조에서 개별 트랜지스터의 면적이 증가하고 read-out 회로 구성이 복잡하였다. 그러나, 본원발명에 따른 질화갈륨 이종접합 전계효과트랜지스터는 2-터미널 구조를 취함으로써, 줄어든 터미널만큼 센서 어레이 구조에서 개별 트랜지스터의 면적을 감소시킬 수 있고, read-out 회로도 단순하게 구성할 수 있다. 뿐만 아니라, 게이트 전극을 소스 오믹 전극와 전기적으로 연결하여 0볼트의 전압을 인가하는 경우, 게이트 전극이 플로팅 상태로 두는 종래 기술에 비해 도 23에 도시된 바와 같이 수소 기체 감지 민감도(Sensitivity)가 크게 향상되었다.As shown in FIG. 22, in the three-terminal structure according to the prior art, the gate electrode is placed in a floating state and no voltage is applied. In addition, since the conventional three-terminal structure provides a gate electrode as a separate terminal, the area of individual transistors in the sensor array structure increases and the read-out circuit configuration is complicated. However, the gallium nitride heterojunction field effect transistor according to the present invention adopts a two-terminal structure, so that the area of individual transistors in the sensor array structure can be reduced as much as the number of terminals, and the read-out circuit can be configured simply. In addition, when the gate electrode is electrically connected to the source ohmic electrode and a voltage of 0 volts is applied, the hydrogen gas detection sensitivity is greatly improved as shown in FIG. 23 compared to the prior art in which the gate electrode is left floating. Became.

도 24는 본 발명의 일 실시예에 따른 2-터미널 구조에서 배리어 층의 두께가 23nm에서 15nm로 변화됨에 따라 Transconductance(gm)가 증가되는 실험 결과 그래프이고, 도 25는 도 24의 실험결과에서 VDS가 0V 에서의 배리어 층의 두께에 따라 변화하는 Transconductance(gm) 값을 나타낸 표이다. FIG. 24 is a graph showing an experiment result in which Transconductance (g m ) increases as the thickness of a barrier layer is changed from 23 nm to 15 nm in a two-terminal structure according to an embodiment of the present invention, and FIG. 25 is a graph showing the experimental result of FIG. This is a table showing the value of Transconductance (g m ) that V DS changes according to the thickness of the barrier layer at 0V.

도 24 내지 25에 보이는 바와 같이, 게이트 전극과 소스 오믹 전극이 전기적으로 연결된 2-터미널 구조에서도 배리어 층의 두께가 감소함에 따라 Transconductance(gm)이 증가하는 것을 확인할 수 있다. gm은 게이트의 2차원 전자채널의 제어능력을 반영하므로 gm이 커질수록 계면에 형성되는 쌍극자층에 의한 전자채널의 변화가 증가한다는 것을 의미한다.As shown in FIGS. 24 to 25, it can be seen that even in a two-terminal structure in which the gate electrode and the source ohmic electrode are electrically connected, the transconductance (g m ) increases as the thickness of the barrier layer decreases. Since gm reflects the control ability of the two-dimensional electron channel of the gate, it means that as gm increases, the change of the electron channel by the dipole layer formed at the interface increases.

<본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터의 응답속도를 확인한 실험결과><Experimental results confirming the response speed of the gallium nitride heterojunction field effect transistor according to an embodiment of the present invention>

도 26 내지 도 27은 본 발명의 일 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터의 응답속도를 확인한 실험결과 그래프이다. 26 to 27 are graphs of experimental results confirming the response speed of the gallium nitride heterojunction field effect transistor according to an embodiment of the present invention.

도 26은, 본 발명의 일 실시예에 따라 AlGaN 배리어 층의 일부를 식각하여 두께가 15nm가 되도록 제1 트랜치를 형성한 질화갈륨 이종접합 전계효과트랜지스터에서, 게이트 전극은 플로팅 상태로 두고, VD에 10V를 인가한 다음, 수소 기체에 5초간 노출하고 95초 동안의 회복 시간을 갖는 환경에서의 트랜지스터 전류 변화를 측정한 것이다. 도 26의 결과에서 확인할 수 있듯이, 본원 발명의 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터는 수소 기체 감지의 응답 속도가 매우 빠르고, 감지 후 정상 상태로 빠르게 회복할 뿐만 아니라, 감지 소자의 동작이 시간에 따라 변화하지 않고 안정적으로 감지 동작을 수행하는 것을 확인할 수 있다.26 is a gallium nitride heterojunction field effect transistor in which a first trench is formed to have a thickness of 15 nm by etching a part of an AlGaN barrier layer according to an embodiment of the present invention, with the gate electrode in a floating state, and V D After applying 10V to, the change in transistor current in an environment having a recovery time of 95 seconds after exposure to hydrogen gas for 5 seconds was measured. As can be seen from the results of FIG. 26, the gallium nitride heterojunction field effect transistor according to the embodiment of the present invention has a very fast response speed for detection of hydrogen gas, quickly recovers to a normal state after detection, and the operation of the sensing element It can be seen that the detection operation is stably performed without changing over time.

도 27은 본 발명의 실시예에 따라 AlGaN 배리어 층의 일부를 식각하여 두께가 9nm가 되도록 제1 트랜치를 형성하고, 게이트 전극과 소스 오믹 전극은 전기적으로 연결한 2-터미널 질화갈륨 이종접합 전계효과트랜지스터에서, 금속 게이트는 플로팅 상태로 두고, VDS에 0.5V를 인가하여 트랜지스터 전류 변화를 측정한 것이다. 이 실험에서 수소 기체는 200도의 아르곤(Ar) 가스 배경에서 4% 농도로 5초간 노출하고 95초 동안의 회복 시간 후, 다시 5초간 노출할 때, 질화갈륨 이종접합 전계효과트랜지스터의 전류 변화를 나타낸다. 도 27의 실험 결과에서 확인할 수 있듯이, 본 발명의 실시예에 따른 질화갈륨 이종접합 전계효과트랜지스터는 빠른 수소 기체 감지에 있어 응답 속도 및 정상 회복 속도가 매우 빠르고, 감지 소자의 동작 안정성도 양호하다는 것을 확인할 수 있다. 뿐만 아니라, 수소 기체 민감도는 85%에 달하고, 전력 소모량 역시 정상상태에서 845 μW/mm (VD x Iair)로 저전력 동작을 구현할 수 있다. FIG. 27 is a two-terminal gallium nitride heterojunction field effect in which a portion of the AlGaN barrier layer is etched to have a thickness of 9 nm according to an embodiment of the present invention, and a gate electrode and a source ohmic electrode are electrically connected. In the transistor, the metal gate is in a floating state, and 0.5V is applied to VDS to measure the change in transistor current. In this experiment, when hydrogen gas was exposed at a concentration of 4% in an argon (Ar) gas background of 200 degrees for 5 seconds, a recovery time of 95 seconds, and then exposed again for 5 seconds, the current change of the gallium nitride heterojunction field effect transistor . As can be seen from the experimental results of Fig. 27, the gallium nitride heterojunction field effect transistor according to the embodiment of the present invention has a very fast response speed and a normal recovery speed in fast hydrogen gas detection, and the operation stability of the sensing element is also good. I can confirm. In addition, the sensitivity of hydrogen gas reaches 85%, and the power consumption can also implement low-power operation at 845 μW/mm (VD x I air ) under normal conditions.

이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 청구범위에 포함되는 것으로 해석되어야 한다.It should be understood that the embodiments described above are illustrative in all respects and not limiting. The scope of the present invention is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the claims of the present invention. .

110: 질화갈륨 층
120: 알루미늄질화갈륨 층
125: 전자 채널
130: 소스
135: 드레인
140: 게이트
145: 쌍극자 층
310: 실리콘 기판
320: 버퍼 층
330: 배리어 층
340: 캡 층
350: 소스 오믹 전극
355: 드레인 오믹 전극
360: 게이트 전극110: gallium nitride layer
120: aluminum gallium nitride layer
125: electronic channel
130: source
135: drain
140: gate
145: dipole layer
310: silicon substrate
320: buffer layer
330: barrier layer
340: cap layer
350: source ohmic electrode
355: drain ohmic electrode
360: gate electrode

Claims (25)

버퍼 층;
상기 버퍼층의 상부에 형성되는 배리어 층;
상기 배리어 층의 상부 일부와 접촉하는 게이트 전극;
상기 배리어 층의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극; 및
상기 배리어 층의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극; 을 포함하고,
상기 게이트 전극과 상기 소스 오믹 전극은 전기적으로 서로 연결되는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
Buffer layer;
A barrier layer formed on the buffer layer;
A gate electrode in contact with an upper portion of the barrier layer;
A drain ohmic electrode connected to the first upper portion of the barrier layer through ohmic contact; And
A source ohmic electrode connected to a second upper portion of the barrier layer through ohmic contact; Including,
The gallium nitride heterojunction field effect transistor, characterized in that the gate electrode and the source ohmic electrode are electrically connected to each other.
 제1항에 있어서,
상기 게이트 전극은
기체 감지 촉매를 포함하는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 1,
The gate electrode is
A gallium nitride heterojunction field effect transistor comprising a gas sensing catalyst.
 제2항에 있어서
상기 기체 감지 촉매는 상기 게이트 전극에 백금(Pt), 또는 팔라디움(Pd)이 증착되어 형성된 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
According to claim 2
The gas sensing catalyst is a gallium nitride heterojunction field effect transistor, characterized in that formed by depositing platinum (Pt) or palladium (Pd) on the gate electrode.
 제1항에 있어서,
상기 버퍼 층 및/또는 상기 배리어 층은
GaN계 물질, InGaN계 물질, 또는 AlInGaN계 물질을 포함하는 GaN 기반의 화합물인 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 1,
The buffer layer and/or the barrier layer is
A GaN-based material, an InGaN-based material, or a GaN-based compound including an AlInGaN-based material. A gallium nitride heterojunction field effect transistor.
 버퍼 층;
상기 버퍼층의 상부에 형성되는 배리어 층;
상기 배리어 층의 일부를 식각하여 제1 트랜치(trench)를 형성하고, 상기 제1 트랜치 아래에 있는 상기 배리어 층의 상부와 접촉하는 게이트 전극;
상기 배리어 층의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극; 및
상기 배리어 층의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극; 을 포함하는 질화갈륨 이종접합 전계효과트랜지스터.
Buffer layer;
A barrier layer formed on the buffer layer;
A gate electrode that forms a first trench by etching a portion of the barrier layer, and contacts an upper portion of the barrier layer under the first trench;
A drain ohmic electrode connected to the first upper portion of the barrier layer through ohmic contact; And
A source ohmic electrode connected to a second upper portion of the barrier layer through ohmic contact; Gallium nitride heterojunction field effect transistor comprising a.
 제5항에 있어서,
상기 버퍼 층 및/또는 상기 배리어 층은
GaN계 물질, InGaN계 물질, 또는 AlInGaN계 물질을 포함하는 GaN 기반의 화합물인 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 5,
The buffer layer and/or the barrier layer is
A GaN-based material, an InGaN-based material, or a GaN-based compound including an AlInGaN-based material. A gallium nitride heterojunction field effect transistor.
 제5항에 있어서,
상기 제1 트랜치 아래에 있는 상기 배리어 층의 두께는 9nm 이상 23nm 이하인 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 5,
A gallium nitride heterojunction field effect transistor, characterized in that the thickness of the barrier layer under the first trench is 9 nm or more and 23 nm or less.
 제5항에 있어서
상기 게이트 전극은
기체 감지 촉매를 포함하는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 5
The gate electrode is
A gallium nitride heterojunction field effect transistor comprising a gas sensing catalyst.
 제8항에 있어서,
상기 기체 감지 촉매는 상기 게이트 전극에 백금, 또는 팔라디움(Pd)이 증착되어 형성된 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 8,
The gas sensing catalyst is a gallium nitride heterojunction field effect transistor, characterized in that formed by depositing platinum or palladium (Pd) on the gate electrode.
 제5항에 있어서,
상기 질화갈륨 이종접합 전계효과트랜지스터는 상기 배리어 층의 일부를 식각하여 제2 트랜치 및 제3 트랜치를 형성하고,
상기 소스 오믹 전극은 제2 트랜치에 형성되고,
상기 드레인 오믹 전극은 제3 트랜치에 형성되는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 5,
The gallium nitride heterojunction field effect transistor forms a second trench and a third trench by etching a portion of the barrier layer,
The source ohmic electrode is formed in the second trench,
The gallium nitride heterojunction field effect transistor, characterized in that the drain ohmic electrode is formed in the third trench.
 제10항에 있어서,
상기 제1 트랜치의 깊이는, 상기 제2 트랜치 및 제3 트랜치 보다 깊이 형성된 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 10,
A gallium nitride heterojunction field effect transistor, characterized in that the depth of the first trench is formed deeper than that of the second trench and the third trench.
 제5항에 있어서,
상기 질화갈륨 이종접합 전계효과트랜지스터는
상기 배리어 층 상부에 형성되는 캡 층; 을 더 포함하고,
상기 제1 트랜치는 상기 캡 층을 식각하고, 상기 배리어 층의 일부를 식각하여 형성되는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 5,
The gallium nitride heterojunction field effect transistor
A cap layer formed on the barrier layer; Including more,
The first trench is formed by etching the cap layer and etching a portion of the barrier layer. A gallium nitride heterojunction field effect transistor.
 제12항에 있어서,
상기 캡 층의 두께는 1.25nm인 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터.
The method of claim 12,
The gallium nitride heterojunction field effect transistor, characterized in that the thickness of the cap layer is 1.25nm.
 실리콘 기판 상에 버퍼 층을 형성하는 단계;
상기 버퍼 층의 상부에 배리어 층을 형성하는 단계;
상기 배리어 층의 일부에 제1 트랜치를 식각하는 단계;
상기 제1 트랜치에 금속을 증착하여 게이트 전극을 형성하는 단계;
상기 배리어 층의 제1 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 드레인 오믹 전극을 형성하는 단계; 및 상기 배리어 층의 제2 상부와 오믹 접촉(Ohmic Contact)으로 연결되는 소스 오믹 전극을 형성하는 단계; 를 포함하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
Forming a buffer layer on the silicon substrate;
Forming a barrier layer over the buffer layer;
Etching a first trench in a portion of the barrier layer;
Depositing a metal in the first trench to form a gate electrode;
Forming a drain ohmic electrode connected to the first upper portion of the barrier layer through ohmic contact; And forming a source ohmic electrode connected to a second upper portion of the barrier layer through ohmic contact. Gallium nitride heterojunction field effect transistor manufacturing method comprising a.
 제14항에 있어서,
상기 질화갈륨 이종접합 전계효과트랜지스터 제조 방법은,
상기 소스 오믹 전극과 상기 게이트 전극이 전기적으로 연결되도록 금속을 증착하는 단계; 를 포함하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
The gallium nitride heterojunction field effect transistor manufacturing method,
Depositing a metal such that the source ohmic electrode and the gate electrode are electrically connected; Gallium nitride heterojunction field effect transistor manufacturing method comprising a.
 제14항에 있어서,
상기 질화갈륨 이종접합 전계효과트랜지스터 제조 방법은,
상기 게이트 전극에 기체 감지 촉매를 증착하는 단계; 를 포함하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
The gallium nitride heterojunction field effect transistor manufacturing method,
Depositing a gas sensing catalyst on the gate electrode; Gallium nitride heterojunction field effect transistor manufacturing method comprising a.
 제16항에 있어서,
상기 상기 게이트 전극에 기체 감지 촉매를 증착하는 단계에서 기체 감지 촉매는, 상기 게이트 전극에 백금(Pt), 또는 팔라디움(Pd)이 증착되어 형성된 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 16,
In the step of depositing the gas sensing catalyst on the gate electrode, the gas sensing catalyst is formed by depositing platinum (Pt) or palladium (Pd) on the gate electrode.A method of manufacturing a gallium nitride heterojunction field effect transistor.
 제14항에 있어서,
상기 제1 트랜치 아래에 있는 상기 배리어 층의 두께는 9nm 이상 23nm 이하인 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
The method of manufacturing a gallium nitride heterojunction field effect transistor, characterized in that the thickness of the barrier layer under the first trench is 9 nm or more and 23 nm or less.
 제14항에 있어서,
상기 소스 오믹 전극을 형성하는 단계는 상기 배리어 층의 일부에 수직 방향으로 제2 트랜치를 식각하고, 상기 제2 트랜치에 소스 오믹 전극을 형성하여, 상기 배리어 층과 전기적으로 연결하고,
상기 드레인 오믹 전극을 형성하는 단계는 상기 배리어 층의 일부에 수직 방향으로 제3 트랜치를 식각하고, 상기 제3 트랜치에 드레인 오믹 전극을 형성하여, 상기 배리어 층과 전기적으로 연결하는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
In the forming of the source ohmic electrode, a second trench is etched in a direction perpendicular to a portion of the barrier layer, a source ohmic electrode is formed in the second trench, and electrically connected to the barrier layer,
In the forming of the drain ohmic electrode, a third trench is etched in a direction perpendicular to a portion of the barrier layer, and a drain ohmic electrode is formed in the third trench to electrically connect the barrier layer. Gallium heterojunction field effect transistor manufacturing method.
 제14항에 있어서,
상기 소스 오믹 전극 및/또는 상기 드레인 오믹 전극은,
Ti, Al, Ni, 또는 Au 중 적어도 어느 하나 이상의 금속층을 증착하는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
The source ohmic electrode and/or the drain ohmic electrode,
A method of manufacturing a gallium nitride heterojunction field effect transistor, characterized in that depositing at least one metal layer of Ti, Al, Ni, or Au.
 제19항에 있어서,
질화갈륨 이종접합 전계효과트랜지스터 제조 방법은,
상기 제2 트랜치 및 상기 제3 트랜치를 포함하는 상기 배리어 층의 영역 외부에서 상기 배리어 층과 상기 버퍼 층을 식각하여 단위 소자로 분리하는 단계; 를 포함하는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 19,
The method of manufacturing a gallium nitride heterojunction field effect transistor,
Separating the barrier layer and the buffer layer into unit devices by etching the barrier layer and the buffer layer outside a region of the barrier layer including the second trench and the third trench; Gallium nitride heterojunction field effect transistor manufacturing method comprising a.
 제19항에 있어서,
상기 제1 트랜치의 깊이는, 상기 제2 트랜치 및 제3 트랜치 보다 깊이 형성된 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 19,
A method of manufacturing a gallium nitride heterojunction field effect transistor, characterized in that the depth of the first trench is formed deeper than that of the second trench and the third trench.
 제14항에 있어서,
상기 버퍼 층 및/또는 상기 배리어 층은
GaN계 물질, InGaN계 물질, 또는 AlInGaN계 물질을 포함하는 GaN 기반의 화합물인 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
The buffer layer and/or the barrier layer is
A method for manufacturing a gallium nitride heterojunction field effect transistor, characterized in that it is a GaN-based compound including a GaN-based material, an InGaN-based material, or an AlInGaN-based material.
 제14항에 있어서,
상기 질화갈륨 이종접합 전계효과트랜지스터 제조 방법은,
상기 배리어 층 상부에 캡 층을 형성하는 단계; 를 더 포함하고,
상기 제1 트랜치를 식각하는 단계는 상기 캡 층을 식각하고, 상기 배리어 층의 일부를 식각하여 형성되는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.
The method of claim 14,
The gallium nitride heterojunction field effect transistor manufacturing method,
Forming a cap layer over the barrier layer; Including more,
The etching of the first trench is a method of manufacturing a gallium nitride heterojunction field effect transistor, characterized in that the cap layer is etched and a portion of the barrier layer is etched.
 제24항에 있어서,
상기 소스 오믹 전극을 형성하는 단계는 상기 캡 층 및 상기 배리어 층의 일부에 수직 방향으로 제2 트랜치를 식각하고, 상기 제2 트랜치에 소스 오믹 전극을 형성하여 상기 배리어 층과 전기적으로 연결하고,
상기 드레인 오믹 전극을 형성하는 단계는 상기 캡 층 및 상기 배리어 층의 일부에 수직 방향으로 제3 트랜치를 식각하고, 상기 제3 트랜치에 드레인 오믹 전극을 형성하여 상기 배리어 층과 전기적으로 연결하는 것을 특징으로 하는 질화갈륨 이종접합 전계효과트랜지스터 제조 방법.The method of claim 24,
In the forming of the source ohmic electrode, a second trench is etched in a direction perpendicular to the cap layer and a portion of the barrier layer, and a source ohmic electrode is formed in the second trench to electrically connect the barrier layer,
In the forming of the drain ohmic electrode, a third trench is etched in a direction perpendicular to the cap layer and a part of the barrier layer, and a drain ohmic electrode is formed in the third trench to electrically connect the barrier layer. Gallium nitride heterojunction field effect transistor manufacturing method using.
KR1020190074173A 2019-06-21 2019-06-21 AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor KR20200145318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190074173A KR20200145318A (en) 2019-06-21 2019-06-21 AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190074173A KR20200145318A (en) 2019-06-21 2019-06-21 AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor

Publications (1)

Publication Number Publication Date
KR20200145318A true KR20200145318A (en) 2020-12-30

Family

ID=74088082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074173A KR20200145318A (en) 2019-06-21 2019-06-21 AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor

Country Status (1)

Country Link
KR (1) KR20200145318A (en)

Similar Documents

Publication Publication Date Title
WO2017088560A1 (en) Sensor, preparation method and multi-sensor system
Talin et al. Unusually strong space-charge-limited current in thin wires
CN109682863B (en) TMDCs-SFOI heterojunction-based gas sensor and preparation method thereof
US9518953B2 (en) Ion sensitive detector
EP2623968B1 (en) Gas sensor comprising a gate structure with capacitively coupled platinum crystal grains
CN103426914B (en) Heterojunction semiconductor device and manufacture method thereof
US7868399B2 (en) Semiconductor sensing device
CN103887334B (en) GaN high electron mobility transistor and GaN diode
US11747296B2 (en) Sensors based on negative capacitance field effect transistors
CN107430086B (en) Gas sensor and sensor device
TW201842592A (en) Semiconductor substrate, electronic device, semiconductor substrate inspection method and electronic device manufacturing method
Brazzini et al. Investigation of AlInN barrier ISFET structures with GaN capping for pH detection
TWI400443B (en) Ion sensitive field effect transistor and production method thereof
US8153481B2 (en) Semiconductor power device with passivation layers
Pu et al. 100 mV ultra-low bias AlGaN/GaN photodetector based on fin-shaped capacitor configuration for future integrated optoelectronics
CN207398117U (en) Electronic device
CN105806913B (en) GaN biosensor and production method with integrated form solid film reference electrode
CN205193005U (en) Gallium nitride sensor and multisensor syste
KR20200145318A (en) AlGaN/GaN heterostructure field effect transistor (HFET) for high sensitivity gas sensors and method therefor
CN106018527B (en) GaN biosensor and production method with integrated form solid film Pt reference electrode
CN114544022A (en) Slide low-power consumption temperature sensor based on nitride semiconductor heterojunction
CN107505376A (en) A kind of pH sensor part and its manufacture method based on field-effect transistor structure
CN111103346B (en) Field effect sensor and detection method and detection system thereof
CN103579228B (en) Based on the hydrogen sensor chip of two-dimensional electron gas
KR102675108B1 (en) Barristor device

Legal Events

Date Code Title Description
E601 Decision to refuse application