KR20200137272A - Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same - Google Patents
Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same Download PDFInfo
- Publication number
- KR20200137272A KR20200137272A KR1020190063342A KR20190063342A KR20200137272A KR 20200137272 A KR20200137272 A KR 20200137272A KR 1020190063342 A KR1020190063342 A KR 1020190063342A KR 20190063342 A KR20190063342 A KR 20190063342A KR 20200137272 A KR20200137272 A KR 20200137272A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- nanopost
- semiconductor substrate
- ultrasonic transducer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000012528 membrane Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 45
- 238000002161 passivation Methods 0.000 claims abstract description 33
- 238000007789 sealing Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 159
- 239000011241 protective layer Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000006073 displacement reaction Methods 0.000 abstract description 10
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- -1 Si 3 N 4 Chemical compound 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005459 micromachining Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0292—Electrostatic transducers, e.g. electret-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Transducers For Ultrasonic Waves (AREA)
- Micromachines (AREA)
Abstract
Description
본 발명은 초음파 장치에 관한 것으로서, 특히 정전용량형 미세가공 초음파 트랜스듀서(Capacitive Micromachined Ultrasonic Transducer, CMUT) 및 그 제조방법에 관한 것이다.The present invention relates to an ultrasonic device, and in particular, to a capacitive micromachined ultrasonic transducer (CMUT) and a method of manufacturing the same.
초음파 트랜스듀서(또는 초음파 탐촉자)는 전기적 신호를 초음파 신호로 변환시키거나 또는 초음파 신호를 전기적 신호로 변환시키는 장치를 말한다. 종래에는 압전 소재를 이용하여 초음파 신호를 처리하는 압전형 미세가공 초음파 트랜스듀서(Piezoelectric Micromachined Ultrasonic Transducer, PMUT)가 많이 사용되었으나, 최근에는 동작 주파수 범위를 넓히고 트랜스듀서의 대역폭을 넓힐 수 있으며 반도체 공정을 통해서 집적화가 가능한 정전용량형 미세가공 초음파 트랜스듀서(Capacitive Micromachined Ultrasonic Transducer, CMUT)에 대한 연구가 진행되고 있다.An ultrasonic transducer (or ultrasonic transducer) refers to a device that converts an electrical signal into an ultrasonic signal or converts an ultrasonic signal into an electrical signal. In the past, piezoelectric micromachined ultrasonic transducers (PMUTs) that process ultrasonic signals using piezoelectric materials have been widely used, but recently, the operating frequency range can be widened, the bandwidth of the transducer can be widened, and semiconductor processing can be improved. Research is being conducted on a Capacitive Micromachined Ultrasonic Transducer (CMUT) that can be integrated.
하지만, 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 경우, 전극간 한정된 갭 높이와 한정된 전압으로 인해서 발생할 수 있는 평균 변위가 작아서 높은 송신 및 수신 감도를 갖기 어려운 문제가 있다. 즉, 종래 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 구조에서는 이동셀의 밀도도 낮지만 이동셀의 가장자리가 모두 고정되어 있어서 중심부에서만 큰 변위를 가지고 주변부는 변위가 작아서 평균 범위가 낮게 된다. 이러한 평균 변위를 높이기 위해서 갭을 높이면 높은 전압을 인가해야 해서 이 역시 어려움이 있다. However, in the case of a capacitive microfabricated ultrasonic transducer (CMUT), there is a problem in that it is difficult to have high transmission and reception sensitivity because the average displacement that may occur due to the limited gap height and the limited voltage between electrodes is small. That is, in the structure of the conventional capacitive micromachining ultrasonic transducer (CMUT), the density of the moving cell is low, but all the edges of the moving cell are fixed, so that only the center has a large displacement and the peripheral portion has a small displacement, so the average range is low. In order to increase the average displacement, if the gap is increased, a high voltage must be applied.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 평균 변위를 높여 송수신 감도를 높일 수 있는 정전용량형 미세가공 초음파 트랜스듀서(CMUT) 및 그 경제적인 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention is to solve various problems including the above problems, and an object of the present invention is to provide a capacitive microfabricated ultrasonic transducer (CMUT) capable of increasing transmission and reception sensitivity by increasing an average displacement and an economical manufacturing method thereof To do. However, these problems are exemplary, and the scope of the present invention is not limited thereby.
본 발명의 일 관점에 의한 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법은 반도체 기판 상에 나노포스트 영역을 한정하는 캐비티 영역을 노출하는 보호층을 형성하는 단계와, 상기 보호층에 의해서 노출된 상기 반도체 기판을 식각하여 상기 캐비티 영역에 수직 캐비티를 형성하고, 상기 반도체 기판에 상기 수직 캐비티에 의해서 한정된 나노포스트를 형성하는 단계와, 상기 수직 캐비티에 의해서 노출된 상기 나노포스트 상에 패시베이션층을 형성하는 단계와, 상기 패시베이션층 상에 적어도 상기 수직 캐비티를 덮도록 희생층을 형성하는 단계와, 상기 희생층 상에 멤브레인층을 형성하는 단계와, 상기 멤브레인층에 상기 희생층을 노출하는 식각홀을 형성하는 단계와, 상기 식각홀을 통해서 상기 희생층을 제거하는 단계와, 상기 식각홀을 실링하는 실링층을 형성하여, 상기 멤브레인층과 상기 반도체 기판 사이에 진공 갭을 형성하는 단계와, 상기 멤브레인층 상에 상부 전극층을 형성하는 단계를 포함할 수 있다.A method of manufacturing a capacitive microfabricated ultrasonic transducer (CMUT) according to an aspect of the present invention comprises the steps of forming a protective layer exposing a cavity region defining a nanopost region on a semiconductor substrate, and by the protective layer. Etching the exposed semiconductor substrate to form a vertical cavity in the cavity region, forming a nanopost defined by the vertical cavity in the semiconductor substrate, and a passivation layer on the nanopost exposed by the vertical cavity Forming, forming a sacrificial layer on the passivation layer to cover at least the vertical cavity, forming a membrane layer on the sacrificial layer, and etching exposing the sacrificial layer to the membrane layer Forming a hole, removing the sacrificial layer through the etch hole, and forming a sealing layer sealing the etch hole to form a vacuum gap between the membrane layer and the semiconductor substrate, It may include forming an upper electrode layer on the membrane layer.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 진공 갭은 상기 실링층, 상기 멤브레인층, 및 상기 패시베이션층에 의해서 둘러싸일 수 있다.According to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT), the vacuum gap may be surrounded by the sealing layer, the membrane layer, and the passivation layer.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 희생층은 상기 나노포스트 상의 상기 보호층 및 상기 패시베이션층의 높이까지 형성되고, 상기 진공 갭은 상기 나노포스트의 측벽을 둘러싸는 상기 수직 캐비티 및 상기 수직 캐비티와 연결되어 상기 나노포스트 상의 상기 보호층 및 상기 패시베이션층의 측방향으로 연장된 수평 캐비티를 포함할 수 있다.According to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT), the sacrificial layer is formed up to the height of the protective layer and the passivation layer on the nanopost, and the vacuum gap surrounds the sidewall of the nanopost. May include a horizontal cavity connected to the vertical cavity and the vertical cavity and extending in a lateral direction of the protective layer and the passivation layer on the nanopost.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 보호층을 형성하는 단계는, 상기 나노포스트 영역 상에 제 1 절연층을 형성하는 단계와, 상기 캐비티 영역을 노출하도록 상기 반도체 기판 상에 제 2 절연층을 형성하는 단계를 포함할 수 있다.According to the manufacturing method of the capacitive micro-machining ultrasonic transducer (CMUT), the forming of the protective layer includes forming a first insulating layer on the nanopost region, and exposing the cavity region. It may include forming a second insulating layer on the semiconductor substrate.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 멤브레인층을 형성하는 단계 전에, 상기 희생층 상에 식각 채널을 형성하는 단계를 더 제공할 수 있다. 상기 멤브레인층은 일부가 상기 식각 채널 내로 하방 돌출되도록 형성될 수 있다.According to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT), before the forming of the membrane layer, a step of forming an etching channel on the sacrificial layer may be further provided. A portion of the membrane layer may be formed to protrude downward into the etching channel.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 실링층은 상기 식각홀을 통해서 상기 식각 채널 내로 하방 돌출된 상기 멤브레인층 부분까지 형성될 수 있다.According to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT), the sealing layer may be formed to a portion of the membrane layer protruding downward into the etching channel through the etching hole.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 상부 전극층은 상기 식각 채널 방향으로 일부 하방 돌출되도록 상기 멤브레인층 상에 형성될 수 있다.According to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT), the upper electrode layer may be formed on the membrane layer to partially protrude downward in the direction of the etching channel.
상기 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조방법에 따르면, 상기 보호층, 상기 패시베이션층 및 상기 멤브레인층은 동일 물질로 형성할 수 있다. 나아가, 상기 보호층, 상기 패시베이션층 및 상기 멤브레인층은 실리콘 질화물을 포함할 수 있다.According to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT), the protective layer, the passivation layer, and the membrane layer may be formed of the same material. Further, the protective layer, the passivation layer, and the membrane layer may include silicon nitride.
본 발명의 다른 관점에 따른 정전용량형 미세가공 초음파 트랜스듀서(CMUT)는 반도체 기판과, 상기 반도체 기판의 일부분을 식각하여 형성된 수직 캐비티에 의해서 상기 반도체 기판에 한정된 나노포스트와, 상기 나노포스트 상의 보호층과, 상기 나노포스트의 측벽 및 상기 수직 캐비티에 의해서 노출된 상기 반도체 기판 상에 형성된 패시베이션층과, 상기 나노포스트의 측벽을 둘러싸는 상기 수직 캐비티 및 상기 수직 캐비티와 연결되어 상기 나노포스트 상의 상기 보호층 및 상기 패시베이션층의 측방향으로 연장된 수평 캐비티를 포함하는 진공 갭에 의해서 상기 반도체 기판 상으로 이격되게 상기 보호층 상에 형성된 멤브레인층과, 상기 진공 갭의 일부 및 상기 멤브레인층 상의 실링층과, 상기 멤브레인층 상의 상부 전극층을 포함한다.A capacitive microfabricated ultrasonic transducer (CMUT) according to another aspect of the present invention includes a semiconductor substrate, a nanopost limited to the semiconductor substrate by a vertical cavity formed by etching a portion of the semiconductor substrate, and protection on the nanopost. The protection on the nanopost is connected to a layer, a passivation layer formed on the semiconductor substrate exposed by a sidewall of the nanopost and the vertical cavity, and the vertical cavity surrounding the sidewall of the nanopost and the vertical cavity. A membrane layer formed on the protective layer to be spaced apart on the semiconductor substrate by a vacuum gap including a layer and a horizontal cavity extending in the lateral direction of the passivation layer, a part of the vacuum gap and a sealing layer on the membrane layer, And an upper electrode layer on the membrane layer.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따른 정전용량형 미세가공 초음파 트랜스듀서(CMUT)는 나노포스트를 이용하여 전극간 평균 변위를 크게 하여 송수신 감도를 높일 수 있다. 나아가, 본 발명의 실시예들에 따른 정전용량형 미세가공 초음파 트랜스듀서(CMUT)의 제조 방법에 따르면 반도체 기판을 이용하여 나노포스트 및 진공 갭을 경제적으로 제조할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.The capacitive micro-machining ultrasonic transducer (CMUT) according to the embodiments of the present invention made as described above may increase transmission/reception sensitivity by increasing an average displacement between electrodes using a nanopost. Further, according to the manufacturing method of the capacitive microfabricated ultrasonic transducer (CMUT) according to embodiments of the present invention, nanoposts and vacuum gaps can be economically manufactured using a semiconductor substrate. Of course, the scope of the present invention is not limited by these effects.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 정전용량형 미세가공 초음파 트랜스듀서(CMUT) 및 그 제조방법 보여주는 개략적인 단면도들이다.1 to 9 are schematic cross-sectional views showing a capacitive microfabricated ultrasonic transducer (CMUT) and a method of manufacturing the same according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, various exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are provided to more completely describe the present invention to those of ordinary skill in the art, and the following examples may be modified in various other forms, and the scope of the present invention is as follows. It is not limited to the examples. Rather, these embodiments are provided to make the present disclosure more faithful and complete, and to completely convey the spirit of the present invention to those skilled in the art. In addition, in the drawings, the thickness or size of each layer is exaggerated for convenience and clarity of description.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 정전용량형 미세가공 초음파 트랜스듀서(CMUT) 및 그 제조방법 보여주는 개략적인 단면도들이다.1 to 9 are schematic cross-sectional views showing a capacitive microfabricated ultrasonic transducer (CMUT) and a method of manufacturing the same according to an embodiment of the present invention.
도 1을 참조하면, 반도체 기판(105)의 나노포스트가 형성될 영역(이하, 나노포스트 영역) 상에 제 1 절연층(110)을 형성할 수 있다.Referring to FIG. 1, a first
예를 들어, 반도체 기판(105)은 반도체 물질, 예컨대 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함할 수 있다. 이러한 반도체 물질은 도전성을 갖도록 n형 또는 p형으로 도핑될 수 있다. 나아가, 반도체 기판(105)은 반도체 웨이퍼를 소정 두께로 가공하여 제공할 수도 있다. For example, the
예를 들어, 반도체 기판(105) 상에 제 1 절연층(110)을 전체적으로 형성할 수 있다. 제 1 절연층(110)은 실리콘 질화물(silicon nitride), 예컨대 Si3N4을 포함할 수 있으며, 화학기상증착(chemical vapor deposition, CVD)법으로 균일하게 형성될 수 있다. 보다 구체적으로 CVD법으로는 저진공 CVD(LP CVD) 또는 플라즈마 강화 CVD(PE CVD)법을 이용할 수 있다.For example, the first
이어서 포토리소그래피(photo lithography)를 이용하여 나노포스트 영역을 덮는 포토레지스트 패턴을 형성하고 이를 보호막으로 하여 제 1 절연층(110)의 노출된 부분을 식각하여 나노 포스트 영역 상에 제 1 절연층(110)이 남도록 형성할 수 있다. 예를 들어, 식각은 이방성 식각 특성을 갖는 플라즈마 건식 식각, 예컨대 반응성 이온 에칭(reactive ion etching, RIE)법을 이용할 수 있다.Subsequently, a photoresist pattern covering the nanopost region is formed using photolithography, and the exposed portion of the first
도 2를 참조하면, 반도체 기판(105) 내에 나노포스트 영역을 한정하는 캐비티가 형성될 영역(이하, 캐비티 영역이라 함)을 노출하도록 반도체 기판(105) 상에 제 2 절연층(115)을 형성할 수 있다. Referring to FIG. 2, a second
예를 들어, 반도체 기판(105) 상에 제 2 절연층(115)을 전체적으로 형성할 수 있다. 제 2 절연층(115)은 실리콘 질화물(silicon nitride), 예컨대 Si3N4을 포함할 수 있으며, 화학기상증착(CVD)법으로 균일하게 형성될 수 있다. For example, the second
이어서 포토리소그래피(photo lithography)를 이용하여 캐비티 영역을 노출하는 포토레지스트 패턴을 형성하고 이를 보호막으로 하여 제 2 절연층(115)의 노출된 부분을 식각하여 캐비티 영역을 노출하는 제 2 절연층(115)을 형성할 수 있다. 예를 들어, 식각은 이방성 식각 특성을 갖는 플라즈마 건식 식각, 예컨대 반응성 이온 에칭(RIE)법을 이용할 수 있다.Subsequently, a photoresist pattern exposing the cavity area is formed using photolithography, and the exposed portion of the second
여기에서, 제 1 절연층(110)과 제 2 절연층(115)이 합해진 구조는 반도체 기판(105) 상에 나노포스트 영역을 한정하는 캐비티 영역을 노출하는 보호층을 형성할 수 있다. 이하에서는, 제 1 절연층(110)과 제 2 절연층(115)이 합해진 구조를 보호층(110, 115)으로 지칭한다.Here, in a structure in which the first
이러한 점에서, 도 1 및 도 2는 반도체 기판(105) 상에 나노포스트 영역을 한정하는 캐비티 영역을 노출하는 보호층(110, 115)을 형성하는 단계를 도시하고 있다. 이에 따르면, 보호층(110, 115)을 형성하는 단계는 나노포스트 영역 상에 제 1 절연층(110)을 형성하는 단계와, 캐비티 영역을 노출하도록 반도체 기판(105) 상에 제 2 절연층(115)을 형성하는 단계를 포함할 수 있다.In this regard, FIGS. 1 and 2 illustrate the steps of forming the
이에 따라, 나노포스트 영역 상의 보호층(110, 115)의 높이는 다른 부분의 높이보다 제 1 절연층(110)의 높이만큼 높을 수 있다.Accordingly, the height of the
도 3을 참조하면, 보호층(110, 115)에 의해서 노출된 반도체 기판(105)을 식각하여 캐비티 영역에 수직 캐비티(120)를 형성할 수 있다. 이에 따라, 반도체 기판(105)에 수직 캐비티(120)에 의해서 한정된 나노포스트(128)가 형성될 수 있다. 예를 들어, 식각은 이방성 식각 특성을 갖는 플라즈마 건식 식각, 예컨대 반응성 이온 에칭(reactive ion etching, RIE)법 또는 깊은 반응성 이온 에칭(deep reactive ion etching, DRIE)법을 이용할 수 있다.Referring to FIG. 3, a
나노포스트(128)는 반도체 기판(105) 내에 수직 캐비티(120)에 의해서 측벽이 노출된 나노 크기의 기둥 구조이되 그 바닥은 반도체 기판(105)의 소정 깊이에 고정된 형태일 수 있다. 나노포스트(128)는 좁게는 반도체 기판(105)으로 구성된 나노 크기의 기둥 구조를 의미하지만, 넓게는 이러한 기둥 구조 상의 보호층(110, 115)을 포함하는 것으로 해석될 수도 있다.The
도 1 내지 도 3에서는 하나의 나노포스트(128) 구조를 도시하고 있지만, 이는 일부 구조를 도시한 것이고, 나노포스트(128)의 개수는 복수개일 수 있고 그 개수는 본 발명의 범위를 제한하는 것은 아니다.1 to 3 illustrate one
도 4를 참조하면, 수직 캐비티(120)에 의해서 노출된 나노포스트(128) 상에 패시베이션층(125)을 형성할 수 있다.Referring to FIG. 4, a
예를 들어, 도 3의 구조 상에 화학기상증착(CVD)법으로 전체적으로 패시베이션층(125)을 형성할 수 있다. 패시베이션층(125)은 수직 캐비티(120)를 채우지 않도록 얇은 두께로 형성될 수 있다. 예를 들어, 패시베이션층(125)은 실리콘 질화물(silicon nitride), 예컨대 Si3N4을 포함할 수 있으며, 화학기상증착(CVD)법으로 균일하게 형성할 수 있다. For example, the
예를 들어, 패시베이션층(125)은 나노포스트(128) 내부뿐만 아니라 나노포스트(128) 상의 보호층(110, 115) 및 패시베이션층(125) 상에도 형성될 수 있다.For example, the
이어서, 패시베이션층(125) 상에 수직 캐비티(120)를 적어도 덮도록 희생층(130)을 형성할 수 있다. 희생층(130)은 패시베이션층(125)에 대해서 식각 선택비를 갖는 물질로 선택될 수 있다. 예를 들어, 희생층(130)은 비정질 실리콘을 포함할 수 있다.Subsequently, the
구체적으로 보면, 화학기상증착(CVD)법으로 비정질 실리콘층을 수직 캐비티(120) 및 보호층(110, 115)을 덮도록 두껍게 증착한 후, 이를 평탄화하여 보호층(110, 115)의 높은 부분, 즉 나노포스트(128) 상의 보호층(110, 115) 및 패시베이션층(125) 높이의 희생층(130)을 형성할 수 있다. 예를 들어, 평탄화는 에치백(etch back) 또는 화학기계연마(chemical mechanical polishing, CMP)법을 이용할 수 있다.Specifically, the amorphous silicon layer is thickly deposited to cover the
도 5를 참조하면, 희생층(130) 상에 식각 채널(135)을 형성하고, 희생층(130)을 소정 크기로 패터닝할 수 있다. 식각 채널(135)은 희생층(130)의 가장자리부분에서 소정 거리만큼 안쪽에 위치하여, 이후 형성되는 층이 하방으로 돌출되어 형성되도록 해줄 수 있다.Referring to FIG. 5, an
이러한 식각 채널(135)은 포토리소그래피 및 식각 공정을 이용하여 형성할 수 있다. 예를 들어, 식각은 이방성 식각 특성을 갖는 플라즈마 건식 식각, 예컨대 반응성 이온 에칭(RIE)법을 이용할 수 있다.The
도 6을 참조하면, 희생층(130) 상에 멤브레인층(140)을 형성할 수 있다. 예를 들어, 화학기상증착(CVD)법으로 희생층(130) 및 보호층(110, 115) 상에 전면적으로 멤브레인층(140)을 증착할 수 있다. 멤브레인층(140)은 실리콘 질화물(silicon nitride), 예컨대 Si3N4을 포함할 수 있다.Referring to FIG. 6, a
멤브레인층(140)은 희생층(130) 상에 컨포멀(conformal)하게 형성되며, 따라서 희생층(130)의 식각 채널(135)의 모양을 따라서 이 부분이 식각 채널(135) 내로 하방 돌출되도록 형성될 수 있다.The
도 7을 참조하면, 멤브레인층(140)에 희생층(130)을 노출하는 식각홀(145)을 형성할 수 있다. 예를 들어, 식각홀(145)은 포토리소그래피 및 식각 기술을 이용하여 형성될 수 있다.Referring to FIG. 7, an
식각홀(145)은 이후 실링 단계를 고려하여 희생층(130)의 가장자리 부분을 노출하도록 형성될 수 있다.The
도 8을 참조하면, 식각홀(145)을 통해서 희생층(130)을 제거할 수 있다. 예를 들어, 희생층(130)의 제거는 등방성 식각을 이용할 수 있고, 예컨대 습식 식각법을 이용하여 식각액이 식각홀(145)로부터 수직 캐비티(120) 내부까지 침투하여 희생층(130)을 전체적으로 제거하도록 수행할 수 있다. 예를 들어, 희생층(130)이 비정질 실리콘인 경우 식각액은 KOH 용액을 포함할 수 있다.Referring to FIG. 8, the
도 9를 참조하면, 식각홀(145)을 실링하는 실링층(150)을 형성하여, 멤브레인층(140)과 반도체 기판(105) 사이에 진공 갭(155)을 형성할 수 있다. 실링층(150)을 형성하는 단계는 실질적으로 진공 공정을 이용하므로, 진공 갭(155) 내부는 소정 압력의 진공 상태가 될 수 있다.Referring to FIG. 9, by forming a
예를 들어, 실링층(150)은 실리콘 질화물(silicon nitride), 예컨대 Si3N4을 포함할 수 있으며, 모서리 도포성(step coverage)이 우수한 화학기상증착(chemical vapor deposition, CVD)법으로 균일하게 형성될 수 있다. 실링층(150)은 식각홀(145)의 바닥으로부터 성정하여 실링층(150)을 막을 때까지 형성될 수 있다. For example, the
이 경우, 멤브레인층(140)의 하방 돌출 부분이 실링층(150)이 진공 갭(155) 내에서 성장을 정지하는 가이드 역할을 할 수 있다. 예를 들어, 실링층(150)은 식각홀을 통해서 식각 채널(135) 내로 하방 돌출된 멤브레인층(140) 부분까지 형성될 수 있다.In this case, the lower protruding portion of the
진공 갭(155)은 나노포스트(128)의 측벽을 둘러싸는 수직 캐비티(120)와 수직 캐비티(120)와 연결되며 나노포스트(128) 상의 보호층(110, 115) 및 패시베이션층(125)의 측방향으로 연장된 수평 캐비티(153)를 포함할 수 있다. The
나아가, 진공 갭(155)은 실링층(150), 멤브레인층(140) 및 패시베이션층(125)에 의해서 둘러싸일 수 있다.Furthermore, the
이러한 진공 갭(155), 보다 구체적으로는 수평 캐비티(153)에 의해서 멤브레인층(140)의 일부분이 반도체 기판(105) 상으로부터 이격 배치될 수 있다.A portion of the
도 10을 참조하면, 멤브레인층(140) 상에 상부 전극층(160)을 형성할 수 있다. 예를 들어, 상부 전극층(160)은 도전성 금속 물질로 형성할 수 있다. 상부 전극층(160)은 멤브레인층(140)의 구조를 따라서 형성되므로, 식각 채널(135) 방향으로 일부 하방 돌출되도록 형성될 수 있다.Referring to FIG. 10, an
일부 실시예에서, 보호층(110, 115), 패시베이션층(125), 멤브레인층(140) 및 실링층(150)의 일부 또는 전부는 동일 물질, 예컨대 실리콘 질화물로 형성될 수 있다.In some embodiments, some or all of the
전술한 실시예에 따르면, 반도체 기판(105) 내에 수직 캐비티(120)를 형성하여 나노포스트(128) 구조를 제조할 수 있고, 나아가 희생층(130)의 식각을 이용하여 고가의 실리콘-온-절연체(silicon on insulator, SOI) 기판을 이용하지 않고서도 진공 갭(155)을 갖는 정전용량형 미세가공 초음파 트랜스듀서(CMUT)를 제조할 수 있다.According to the above-described embodiment, the structure of the
전술한 정전용량형 미세가공 초음파 트랜스듀서(CMUT)에 의하면, 나노포스트들(128)은 상부 전극(160) 및 반도체 기판(105) 사이에 전원이 인가되면 상부 전극(160) 및/또는 멤브레인층(140)이 진동될 때 길이 방향으로 압축 및 인장이 가능할 수 있다. 이에 따라, 나노포스트들(128)은 스프링의 역할을 하여 상부 전극(160) 및/또는 멤브레인층(140)이 보다 큰 변위로 진동할 수 있도록 해준다.According to the above-described capacitive microfabricated ultrasonic transducer (CMUT), when power is applied between the
나노포스트들(128)은 반도체 물질로 형성될 수 있다. 반도체 단결정은 벌크 구조에서는 낮은 인장율 및 압축율을 보이나, 나노미터 레벨의 직경을 갖는 단결정 와이어는 이론적인 한계인 약 20% 부근까지 압축 및 신장될 수 있다고 알려져 있다. 따라서, 본 발명의 실시예들에서, 나노포스트들(128)은 상부 전극(160) 및/또는 멤브레인층(140)이 보다 큰 변위로 진동할 수 있도록 하는 스프링의 기능을 수행할 수 있다.The
따라서, 본 발명의 실시예들에 따른 정전용량형 미세가공 초음파 트랜스듀서(CMUT)은 전극간 평균 변위를 크게 하여 초음파 송수신 감도를 높일 수 있다.Accordingly, the capacitive microfabricated ultrasonic transducer (CMUT) according to embodiments of the present invention may increase the ultrasonic transmission/reception sensitivity by increasing the average displacement between electrodes.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those of ordinary skill in the art will appreciate that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
105: 반도체 기판
110, 115: 보호층
125: 패시베이션층
128: 나노포스트
130: 희생층
140: 멤브레인층
150: 실링층
155: 진공 갭
160: 상부 전극105: semiconductor substrate
110, 115: protective layer
125: passivation layer
128: nanopost
130: sacrificial layer
140: membrane layer
150: sealing layer
155: vacuum gap
160: upper electrode
Claims (10)
상기 보호층에 의해서 노출된 상기 반도체 기판을 식각하여 상기 캐비티 영역에 수직 캐비티를 형성하고, 상기 반도체 기판에 상기 수직 캐비티에 의해서 한정된 나노포스트를 형성하는 단계;
상기 수직 캐비티에 의해서 노출된 상기 나노포스트 상에 패시베이션층을 형성하는 단계;
상기 패시베이션층 상에 적어도 상기 수직 캐비티를 덮도록 희생층을 형성하는 단계;
상기 희생층 상에 멤브레인층을 형성하는 단계;
상기 멤브레인층에 상기 희생층을 노출하는 식각홀을 형성하는 단계;
상기 식각홀을 통해서 상기 희생층을 제거하는 단계;
상기 식각홀을 실링하는 실링층을 형성하여, 상기 멤브레인층과 상기 반도체 기판 사이에 진공 갭을 형성하는 단계; 및
상기 멤브레인층 상에 상부 전극층을 형성하는 단계;를 포함하는
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.Forming a protective layer on a semiconductor substrate to expose a cavity region defining a nanopost region;
Etching the semiconductor substrate exposed by the protective layer to form a vertical cavity in the cavity region, and forming a nanopost defined by the vertical cavity in the semiconductor substrate;
Forming a passivation layer on the nanopost exposed by the vertical cavity;
Forming a sacrificial layer on the passivation layer to cover at least the vertical cavity;
Forming a membrane layer on the sacrificial layer;
Forming an etching hole exposing the sacrificial layer in the membrane layer;
Removing the sacrificial layer through the etching hole;
Forming a sealing layer sealing the etch hole to form a vacuum gap between the membrane layer and the semiconductor substrate; And
Including; forming an upper electrode layer on the membrane layer
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 진공 갭은 상기 실링층, 상기 멤브레인층, 및 상기 패시베이션층에 이해서 둘러싸인,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 1,
The vacuum gap is surrounded by the sealing layer, the membrane layer, and the passivation layer,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 희생층은 상기 나노포스트 상의 상기 보호층 및 상기 패시베이션층의 높이까지 형성되고,
상기 진공 갭은 상기 나노포스트의 측벽을 둘러싸는 상기 수직 캐비티 및 상기 수직 캐비티와 연결되어 상기 나노포스트 상의 상기 보호층 및 상기 패시베이션층의 측방향으로 연장된 수평 캐비티를 포함하는,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 1,
The sacrificial layer is formed up to the height of the protective layer and the passivation layer on the nanopost,
The vacuum gap includes the vertical cavity surrounding a sidewall of the nanopost and a horizontal cavity connected to the vertical cavity and extending in a lateral direction of the protective layer and the passivation layer on the nanopost,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 보호층을 형성하는 단계는,
상기 나노포스트 영역 상에 제 1 절연층을 형성하는 단계; 및
상기 캐비티 영역을 노출하도록 상기 반도체 기판 상에 제 2 절연층을 형성하는 단계;를 포함하는
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 1,
The step of forming the protective layer,
Forming a first insulating layer on the nanopost region; And
Forming a second insulating layer on the semiconductor substrate to expose the cavity region; including
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 멤브레인층을 형성하는 단계 전에, 상기 희생층 상에 식각 채널을 형성하는 단계;를 더 포함하고,
상기 멤브레인층은 일부가 상기 식각 채널 내로 하방 돌출되도록 형성되는,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 1,
Before forming the membrane layer, forming an etching channel on the sacrificial layer; further comprising,
The membrane layer is partially formed to protrude downward into the etching channel,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 실링층은 상기 식각홀을 통해서 상기 식각 채널 내로 하방 돌출된 상기 멤브레인층 부분까지 형성된,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 5,
The sealing layer is formed to a portion of the membrane layer protruding downward into the etching channel through the etching hole,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 상부 전극층은 상기 식각 채널 방향으로 일부 하방 돌출되도록 상기 멤브레인층 상에 형성된,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 5,
The upper electrode layer is formed on the membrane layer to partially protrude downward in the etching channel direction,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 보호층, 상기 패시베이션층 및 상기 멤브레인층은 동일 물질로 형성하는,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 1,
The protective layer, the passivation layer, and the membrane layer are formed of the same material,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 보호층, 상기 패시베이션층 및 상기 멤브레인층은 실리콘 질화물을 포함하는,
정전용량형 미세가공 초음파 트랜스듀서의 제조방법.The method of claim 8,
The protective layer, the passivation layer, and the membrane layer include silicon nitride,
Method of manufacturing a capacitive microfabricated ultrasonic transducer.
상기 반도체 기판의 일부분을 식각하여 형성된 수직 캐비티에 의해서 상기 반도체 기판에 한정된 나노포스트;
상기 나노포스트 상의 보호층;
상기 나노포스트의 측벽 및 상기 수직 캐비티에 의해서 노출된 상기 반도체 기판 상에 형성된 패시베이션층;
상기 나노포스트의 측벽을 둘러싸는 상기 수직 캐비티 및 상기 수직 캐비티와 연결되어 상기 나노포스트 상의 상기 보호층 및 상기 패시베이션층의 측방향으로 연장된 수평 캐비티를 포함하는 진공 갭에 의해서 상기 반도체 기판 상으로 이격되게 상기 보호층 상에 형성된 멤브레인층;
상기 진공 갭의 일부 및 상기 멤브레인층 상의 실링층; 및
상기 멤브레인층 상의 상부 전극층;을 포함하는,
정전용량형 미세가공 초음파 트랜스듀서.
A semiconductor substrate;
A nanopost limited to the semiconductor substrate by a vertical cavity formed by etching a portion of the semiconductor substrate;
A protective layer on the nanopost;
A passivation layer formed on the semiconductor substrate exposed by the sidewall of the nanopost and the vertical cavity;
The vertical cavity surrounding the sidewall of the nanopost and the vertical cavity are separated from the semiconductor substrate by a vacuum gap including a horizontal cavity extending in the lateral direction of the protective layer and the passivation layer on the nanopost. A membrane layer formed on the protective layer;
A part of the vacuum gap and a sealing layer on the membrane layer; And
Including; an upper electrode layer on the membrane layer
Capacitive micromachined ultrasonic transducer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190063342A KR102244601B1 (en) | 2019-05-29 | 2019-05-29 | Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190063342A KR102244601B1 (en) | 2019-05-29 | 2019-05-29 | Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200137272A true KR20200137272A (en) | 2020-12-09 |
KR102244601B1 KR102244601B1 (en) | 2021-04-26 |
Family
ID=73786798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190063342A KR102244601B1 (en) | 2019-05-29 | 2019-05-29 | Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102244601B1 (en) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4283649A (en) * | 1978-09-21 | 1981-08-11 | Murata Manufacturing Co., Ltd. | Piezoelectric ultrasonic transducer with resonator laminate |
KR20070041044A (en) * | 2005-10-13 | 2007-04-18 | 한국표준과학연구원 | Method for a fabrication of capacitive micromachined ultrasonic transducer |
KR20070045898A (en) * | 2005-10-28 | 2007-05-02 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | Capacitive ultrasonic transducer and method of fabricating the same |
US20080197751A1 (en) * | 2005-05-18 | 2008-08-21 | Kolo Technologies, Inc. | Micro-Electro-Mechanical Transducers |
KR20080080557A (en) * | 2005-12-20 | 2008-09-04 | 로베르트 보쉬 게엠베하 | Micromechanical capacitive pressure transducer and production method |
KR20100121433A (en) * | 2009-05-08 | 2010-11-17 | 캐논 가부시끼가이샤 | Capacitive electro-mechanical transducer, and fabrication method of the same |
KR20130022083A (en) * | 2011-08-24 | 2013-03-06 | 삼성전자주식회사 | Ultrasonic transducer and method of manufacturing the sames |
KR20150024492A (en) * | 2013-08-26 | 2015-03-09 | 삼성전자주식회사 | Capacitive micromachined ultrasonic transducer and method of singulating the same |
US20160221038A1 (en) * | 2013-02-27 | 2016-08-04 | Texas Instruments Incorporated | Capacitive micromachined ultrasonic transducer (cmut) forming |
US20170050217A1 (en) * | 2013-02-27 | 2017-02-23 | Texas Instruments Incorporated | Ultrasonic transducer device with through-substrate via |
KR20170029497A (en) | 2014-07-08 | 2017-03-15 | 퀄컴 인코포레이티드 | Piezoelectric ultrasonic transducer and process |
KR20180030777A (en) | 2015-07-15 | 2018-03-26 | 삼성전자주식회사 | Microfabrication capacitive ultrasonic transducer, probe and manufacturing method thereof |
-
2019
- 2019-05-29 KR KR1020190063342A patent/KR102244601B1/en active IP Right Grant
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4283649A (en) * | 1978-09-21 | 1981-08-11 | Murata Manufacturing Co., Ltd. | Piezoelectric ultrasonic transducer with resonator laminate |
US20080197751A1 (en) * | 2005-05-18 | 2008-08-21 | Kolo Technologies, Inc. | Micro-Electro-Mechanical Transducers |
KR20070041044A (en) * | 2005-10-13 | 2007-04-18 | 한국표준과학연구원 | Method for a fabrication of capacitive micromachined ultrasonic transducer |
KR20070045898A (en) * | 2005-10-28 | 2007-05-02 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | Capacitive ultrasonic transducer and method of fabricating the same |
KR20080080557A (en) * | 2005-12-20 | 2008-09-04 | 로베르트 보쉬 게엠베하 | Micromechanical capacitive pressure transducer and production method |
KR20100121433A (en) * | 2009-05-08 | 2010-11-17 | 캐논 가부시끼가이샤 | Capacitive electro-mechanical transducer, and fabrication method of the same |
KR20130022083A (en) * | 2011-08-24 | 2013-03-06 | 삼성전자주식회사 | Ultrasonic transducer and method of manufacturing the sames |
US20160221038A1 (en) * | 2013-02-27 | 2016-08-04 | Texas Instruments Incorporated | Capacitive micromachined ultrasonic transducer (cmut) forming |
US20170050217A1 (en) * | 2013-02-27 | 2017-02-23 | Texas Instruments Incorporated | Ultrasonic transducer device with through-substrate via |
KR20150024492A (en) * | 2013-08-26 | 2015-03-09 | 삼성전자주식회사 | Capacitive micromachined ultrasonic transducer and method of singulating the same |
KR20170029497A (en) | 2014-07-08 | 2017-03-15 | 퀄컴 인코포레이티드 | Piezoelectric ultrasonic transducer and process |
KR20180030777A (en) | 2015-07-15 | 2018-03-26 | 삼성전자주식회사 | Microfabrication capacitive ultrasonic transducer, probe and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102244601B1 (en) | 2021-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10576500B2 (en) | Piezoelectric micro-machined ultrasonic transducer (PMUT) and method for manufacturing the PMUT | |
US7545012B2 (en) | Capacitive micromachined ultrasound transducer fabricated with epitaxial silicon membrane | |
CN106829846B (en) | Semiconductor device and method for manufacturing the same | |
KR101566117B1 (en) | Mems device and method of making a mems device | |
US8722446B2 (en) | Acoustic sensor and method of manufacturing the same | |
US20070215964A1 (en) | Capacitive micromachined ultrasonic transducer (CMUT) with varying thickness membrane | |
US10149079B2 (en) | Method of manufacturing a MEMS microphone | |
KR20120112208A (en) | Micromechanical sound transducer having a membrane support with tapered surface | |
CN113691916B (en) | MEMS microphone and preparation method thereof | |
US10488288B2 (en) | Capacitive pressure sensor | |
CN110798788B (en) | MEMS structure and forming method thereof | |
US8865500B2 (en) | Method of fabricating a MEMS microphone with trenches serving as vent pattern | |
US20220369041A1 (en) | Mems device with enhanced membrane structure and method of forming the same | |
CN110636421A (en) | MEMS structure and manufacturing method thereof | |
KR20010072390A (en) | Micromechanical sensor and corresponding production method | |
US9029178B2 (en) | Method for producing a device comprising cavities formed between a suspended element resting on insulating pads semi-buried in a substrate and this substrate | |
KR102244601B1 (en) | Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same | |
US20230172068A1 (en) | SEMICONDUCTOR SUBSTRATES, FABRICATION METHODS THEREOF and MICRO-ELECTRO-MECHANICAL SYSTEM (MEMS) DEVICES | |
KR102316131B1 (en) | Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same | |
US20210193906A1 (en) | Semiconductor device and method of forming a semiconductor device | |
WO2020100112A1 (en) | Capacitive micromachined ultrasonic transducer and method of manufacturing the same | |
EP2755325B1 (en) | Resonant transducer and manufacturing method of resonant transducer | |
CN112565947B (en) | Micro-electromechanical system microphone and manufacturing method thereof | |
US20200238334A1 (en) | Capacitive micromachined ultrasonic transducer | |
US20230294980A1 (en) | Micro-electro-mechanical system (mems) devices and fabrication methods thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |