KR20200134650A - Solar cell and manufacturing method thereof - Google Patents

Solar cell and manufacturing method thereof Download PDF

Info

Publication number
KR20200134650A
KR20200134650A KR1020190060381A KR20190060381A KR20200134650A KR 20200134650 A KR20200134650 A KR 20200134650A KR 1020190060381 A KR1020190060381 A KR 1020190060381A KR 20190060381 A KR20190060381 A KR 20190060381A KR 20200134650 A KR20200134650 A KR 20200134650A
Authority
KR
South Korea
Prior art keywords
layer
type
electron extraction
electrode
solar cell
Prior art date
Application number
KR1020190060381A
Other languages
Korean (ko)
Other versions
KR102236480B1 (en
Inventor
류승윤
이창민
김동현
Original Assignee
고려대학교 세종산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 세종산학협력단 filed Critical 고려대학교 세종산학협력단
Priority to KR1020190060381A priority Critical patent/KR102236480B1/en
Publication of KR20200134650A publication Critical patent/KR20200134650A/en
Application granted granted Critical
Publication of KR102236480B1 publication Critical patent/KR102236480B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Provided is a manufacturing method of a photovoltaic cell with the improved electrical characteristics. The manufacturing method of a photovoltaic cell comprises the steps of: preparing a first electrode; depositing a positive (P) type Si layer providing holes on the first electrode; depositing an intrinsic (I) type Si layer on the P type Si layer; coating an electron extraction layer providing electrons on the I type Si layer; and forming a second electrode on the electron extraction layer.

Description

태양전지 및 그의 제조방법{Solar cell and manufacturing method thereof}Solar cell and manufacturing method thereof TECHNICAL FIELD

본 발명은 태양전지 및 그의 제조방법에 관련된 것으로, 보다 구체적으로는, 계면 쌍극자에 의해 전자 추출 장벽이 감소되어 전기적 특성이 향상된 무독성의 태양전지 및 그의 제조방법에 관련된 것이다.The present invention relates to a solar cell and a method of manufacturing the same, and more specifically, to a non-toxic solar cell with improved electrical characteristics by reducing an electron extraction barrier by an interfacial dipole, and a manufacturing method thereof.

종래의 제1 전극-P(Positive) 형 Si 층-I(Intrinsic) 형 Si 층-전자 추출층-제2 전극이 차례로 적층된 구조를 포함하는 태양전지에 있어서, 상기 전자 추출층, 즉 APTES(3-aminopropyl triethoxysilane) 층은, 원래 N type Si 층으로 PECVD(plasma enhanced chemical vapor deposition) 공정으로 증착된다.In a solar cell including a structure in which a first electrode-P (Positive) type Si layer-I (Intrinsic) type Si layer-electron extraction layer-second electrode is sequentially stacked, the electron extraction layer, that is, APTES ( The 3-aminopropyl triethoxysilane) layer is originally an N-type Si layer and is deposited by a plasma enhanced chemical vapor deposition (PECVD) process.

이때, 상기 PECVD 공정에서, 독성 또는 유해성 도핑 가스들을 사용하고 진공장비를 사용하는 고비용의 문제가 있다. 이에 따라, 상기 독성 또는 유해성 도핑 가스들을 사용하지 않고 고비용의 진공장비를 사용하지 않는 APTES 층의 형성방법이 필요한 실정이다.At this time, in the PECVD process, there is a problem of high cost of using toxic or harmful doping gases and using vacuum equipment. Accordingly, there is a need for a method of forming an APTES layer that does not use the toxic or harmful doping gases and does not use expensive vacuum equipment.

따라서, 상기 독성 또는 유해성 도핑 가스들과 고비용 진공장비를 사용하지 않고 단순 스핀 코팅하는, 신규한 APTES 층의 형성방법이 필요한 실정이다.Accordingly, there is a need for a novel method of forming an APTES layer in which the toxic or harmful doping gases and simple spin coating are performed without the use of expensive vacuum equipment.

본 발명이 해결하고자 하는 일 기술적 과제는, 유해성 도핑 가스들과 고비용 진공장비를 사용하지 않는 무독성의 태양전지 제조방법을 제공하는 데 있다. One technical problem to be solved by the present invention is to provide a non-toxic solar cell manufacturing method that does not use harmful doping gases and high-cost vacuum equipment.

본 발명이 해결하고자 하는 다른 기술적 과제는, 표면처리에 따른 쌍극자 모멘트 (dipole moment)의 정렬방향을 이용, 전자 추출 장벽 감소에 따른 전기적 특성이 향상된 태양전지를 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a solar cell with improved electrical characteristics due to reduction of an electron extraction barrier by using the alignment direction of dipole moments according to surface treatment.

본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.The technical problem to be solved by the present invention is not limited to the above.

상술된 기술적 과제들을 해결하기 위해, 본 발명은 태양전지의 제조방법을 제공한다. In order to solve the above technical problems, the present invention provides a method of manufacturing a solar cell.

일 실시 예에 따르면, 상기 태양전지의 제조방법은, 제1 전극을 준비하는 단계, 상기 제1 전극 상에, 정공을 제공하는 P(Positive) 형 Si 층을 증착하는 단계, 상기 P 형 Si 층 상에, I(Intrinsic) 형 Si 층을 증착하는 단계, 상기 I 형 Si 층 상에, 전자를 제공하는 전자 추출층을 코팅하는 단계, 및 상기 전자 추출층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.According to an embodiment, the manufacturing method of the solar cell includes: preparing a first electrode, depositing a P (Positive) Si layer providing holes on the first electrode, the P-type Si layer On, depositing an I (Intrinsic) type Si layer, coating an electron extraction layer providing electrons on the I type Si layer, and forming a second electrode on the electron extraction layer Can include.

일 실시 예에 따르면, 상기 전자 추출층을 코팅하는 단계는, 상기 I 형 Si 층 상에, 아민(-NH2)을 포함하는 액상소스를 제공할 수 있다.According to an embodiment, in the step of coating the electron extraction layer, a liquid source including amine (-NH 2 ) may be provided on the I-type Si layer.

일 실시 예에 따르면, 상기 전자 추출층을 코팅하는 단계에서, 상기 I 형 Si 층의 하이드록시(-OH) 및 상기 액상소스의 아민이 결합에 의하여, 상기 전자 추출층을 이루는 분자들은 상기 I 형 Si 층에서 상기 제2 전극 방향으로 정렬될 수 있다.According to an embodiment, in the step of coating the electron extraction layer, the hydroxy (-OH) of the I-type Si layer and the amine of the liquid source are bonded to each other, so that the molecules constituting the electron extraction layer are It may be aligned in the direction of the second electrode in the Si layer.

일 실시 예에 따르면, 상기 하이드록시 및 상기 아민의 결합에 의해, 상기 제2 전극에서 상기 I 형 Si 층 방향으로, 계면 쌍극자가 형성될 수 있다.According to an embodiment, an interfacial dipole may be formed in the direction of the I-type Si layer from the second electrode by the combination of the hydroxy and the amine.

일 실시 예에 따르면, 상기 계면 쌍극자는 전자 추출 장벽을 감소시킬 수 있다.According to an embodiment, the interfacial dipole may reduce an electron extraction barrier.

일 실시 예에 따르면, 상기 전자 추출층을 코팅하는 단계 이전에, 상기 I 형 Si 층을 친수화하는 단계를 더 포함할 수 있다.According to an embodiment, before the step of coating the electron extraction layer, the step of hydrophilizing the I-type Si layer may be further included.

일 실시 예에 따르면, 상기 친수화하는 단계는, 상기 I 형 Si 층에 UVO(ultra-violet ozone)를 조사하거나 산소 플라즈마 (Oxygen Plasma) 처리를 하여, 상기 I 형 Si 층의 하이드록시를 증가시킬 수 있다.According to an embodiment, the step of hydrophilizing the I-type Si layer by irradiating UVO (ultra-violet ozone) or oxygen plasma (Oxygen Plasma) treatment to increase the hydroxyl of the I-type Si layer. I can.

일 실시 예에 따르면, 상기 제2 전극을 형성하는 단계는, 상기 전자 추출층 상에, 무기 화합물층을 형성하는 단계, 및 상기 무기 화합물층 상에 금속층을 형성하는 단계를 더 포함할 수 있다.According to an embodiment, the forming of the second electrode may further include forming an inorganic compound layer on the electron extraction layer, and forming a metal layer on the inorganic compound layer.

상술된 기술적 과제들을 해결하기 위해, 본 발명은 태양전지를 제공한다.In order to solve the above-described technical problems, the present invention provides a solar cell.

일 실시 예에 따르면, 상기 태양전지는, 제1 전극, 상기 제1 전극의 일 면에 형성된 P 형 Si 층, 상기 P 형 Si 층의 일 면에 형성된 I 형 Si 층, 상기 I 형 Si 층의 일 면에 형성된 전자 추출층, 및 상기 전자 추출층의 일 면에 형성된 제2 전극을 포함하되, 상기 전자 추출층을 이루는 분자들은, 상기 I 형 Si 층에서 상기 제2 전극 방향으로 정렬될 수 있다. According to an embodiment, the solar cell includes a first electrode, a P-type Si layer formed on one surface of the first electrode, an I-type Si layer formed on one surface of the P-type Si layer, and the I-type Si layer. An electron extraction layer formed on one surface, and a second electrode formed on one surface of the electron extraction layer, wherein molecules constituting the electron extraction layer may be aligned in the direction of the second electrode in the I-type Si layer. .

일 실시 예에 따르면, 상기 I 형 Si 층은 하이드록시를 포함하고, 상기 전자 추출층은 아민을 포함하되, 상기 하이드록시 및 상기 아민이 결합하여, 상기 I 형 Si 층 및 상기 전자 추출층 사이의 계면에 계면 쌍극자를 형성할 수 있다.According to an embodiment, the I-type Si layer includes hydroxy, and the electron extraction layer includes an amine, but the hydroxy and the amine are bonded to each other, so that between the I-type Si layer and the electron extraction layer Interfacial dipoles can be formed at the interface.

일 실시 예에 따르면, 상기 계면 쌍극자는 전자 추출 장벽을 감소시킬 수 있다. According to an embodiment, the interfacial dipole may reduce an electron extraction barrier.

일 실시 예에 따르면, 상기 계면 쌍극자는 전자 추출 장벽을 ~0.5 eV 감소시킬 수 있다.According to an embodiment, the interfacial dipole may reduce the electron extraction barrier by ~0.5 eV.

본 발명의 실시 예에 따른 태양전지의 제조방법은, 제1 전극을 준비하는 단계, 상기 제1 전극 상에, 정공을 제공하는 P(Positive) 형 Si 층을 증착하는 단계, 상기 P 형 Si 층 상에, I(Intrinsic) 형 Si 층을 증착하는 단계, 상기 I 형 Si 층 상에, 전자를 제공하는 전자 추출층을 코팅하는 단계, 및 상기 전자 추출층 상에 제2 전극을 형성하는 단계를 포함할 수 있다. A method of manufacturing a solar cell according to an embodiment of the present invention includes preparing a first electrode, depositing a P (Positive) type Si layer providing holes on the first electrode, and the P type Si layer On, depositing an I (Intrinsic) type Si layer, coating an electron extraction layer providing electrons on the I type Si layer, and forming a second electrode on the electron extraction layer Can include.

상기 전자 추출층을 코팅하는 단계는, 상기 I 형 Si 층 상에, 아민(-NH2)을 포함하는 액상소스를 제공하는 것을 포함할 수 있다. The step of coating the electron extraction layer may include providing a liquid source containing an amine (-NH 2 ) on the I-type Si layer.

이에 따라, 종래의 PECVD 공정과는 달리 무독성이며 진공장비를 사용하지 않는 저가의 무해한 태양전지의 제조방법을 제공할 수 있다. Accordingly, unlike the conventional PECVD process, it is possible to provide a method of manufacturing a low-cost, harmless solar cell that is non-toxic and does not use vacuum equipment.

또한, 본 발명의 일 실시 예에 따르면, 상기 전자 추출층을 코팅하는 단계 이전에 상기 I 형 Si 층을 친수화하는 단계를 더 포함하여, 상기 I 형 Si 층의 하이드록시(-OH)를 증가시킬 수 있다. In addition, according to an embodiment of the present invention, before the step of coating the electron extraction layer, further comprising the step of hydrophilizing the I-type Si layer, increasing the hydroxy (-OH) of the I-type Si layer I can make it.

이에 따라, 상기 I 형 Si 층의 하이드록시 및 상기 전자 추출층의 아민의 결합에 의해, 상기 제2 전극에서 상기 I 형 Si 층 방향으로, 계면 쌍극자가 형성될 수 있다. Accordingly, an interfacial dipole may be formed from the second electrode toward the I-type Si layer by the combination of the hydroxy of the I-type Si layer and the amine of the electron extraction layer.

따라서, 상기 계면 쌍극자에 의해 전자 추출 장벽이 감소되어 전기적 특성이 향상된 태양전지를 제공할 수 있다.Accordingly, an electron extraction barrier is reduced by the interfacial dipole, thereby providing a solar cell with improved electrical characteristics.

도 1은 본 발명의 실시 예에 따른 태양전지의 제조방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 단계 S110 및 S120을 설명하기 위한 도면이다.
도 3 및 도 4는 본 발명의 단계 S130을 설명하기 위한 도면이다.
도 5 내지 도 10은 본 발명의 단계 S140을 설명하기 위한 도면이다.
도 11 내지 도 14는 본 발명의 단계 S150을 설명하기 위한 도면이다.
1 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
2 is a diagram for explaining steps S110 and S120 of the present invention.
3 and 4 are diagrams for explaining step S130 of the present invention.
5 to 10 are diagrams for explaining step S140 of the present invention.
11 to 14 are diagrams for explaining step S150 of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical idea of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content may be thorough and complete, and the spirit of the present invention may be sufficiently conveyed to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 게재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In the present specification, when a component is referred to as being on another component, it means that it may be formed directly on the other component or that a third component may be placed between them. In addition, in the drawings, the shape and the thickness of the regions are exaggerated for effective description of the technical content.

또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제1 구성요소로 언급된 것이 다른 실시 예에서는 제2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.In addition, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, what is referred to as a first component in one embodiment may be referred to as a second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. In addition, in the present specification,'and/or' is used to mean including at least one of the elements listed before and after.

명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다. In the specification, expressions in the singular include plural expressions unless the context clearly indicates otherwise. In addition, terms such as "comprise" or "have" are intended to designate the presence of features, numbers, steps, elements, or a combination of the features described in the specification, and one or more other features, numbers, steps, and configurations It is not to be understood as excluding the possibility of the presence or addition of elements or combinations thereof. In addition, in the present specification, "connection" is used to include both indirectly connecting a plurality of constituent elements and direct connecting.

또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In addition, terms such as "... unit", "... group", and "module" described in the specification mean units that process at least one function or operation, which can be implemented by hardware or software or a combination of hardware and software. have.

또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.Further, in the following description of the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

종래의 제1 전극-P(Positive) 형 Si 층-I(Intrinsic) 형 Si 층-전자 추출층-제2 전극이 차례로 적층된 구조를 포함하는 태양전지에 있어서, 상기 전자 추출층, 즉 APTES(3-aminopropyl triethoxysilane) 층은, 원래 N type Si 층으로 PECVD(plasma enhanced chemical vapor deposition) 공정으로 증착된다.In a solar cell including a structure in which a first electrode-P (Positive) type Si layer-I (Intrinsic) type Si layer-electron extraction layer-second electrode is sequentially stacked, the electron extraction layer, that is, APTES ( The 3-aminopropyl triethoxysilane) layer is originally an N-type Si layer and is deposited by a plasma enhanced chemical vapor deposition (PECVD) process.

이때, 상기 PECVD 공정에서, 독성 또는 유해성 도핑 가스들을 사용하고 진공장비를 사용하는 고비용의 문제가 있다. 이에 따라, 상기 독성 또는 유해성 도핑 가스들을 사용하지 않고 고비용의 진공장비를 사용하지 않는 APTES 층의 형성방법이 필요한 실정이다.At this time, in the PECVD process, there is a problem of high cost of using toxic or harmful doping gases and using vacuum equipment. Accordingly, there is a need for a method of forming an APTES layer that does not use the toxic or harmful doping gases and does not use expensive vacuum equipment.

이에, 본 발명자들은 상기 독성 또는 유해성 도핑 가스들과 고비용 진공장비를 사용하지 않고 단순 스핀 코팅하는, 신규한 APTES 층의 형성방법을 발명하기에 이르렀다.Accordingly, the present inventors have come to invent a novel method of forming an APTES layer in which the toxic or harmful doping gases and simple spin coating are performed without using a high-cost vacuum equipment.

이하, 상기 신규한 APTES 층의 형성방법을 상세히 설명하기로 한다.Hereinafter, a method of forming the novel APTES layer will be described in detail.

이하, 도면을 참조하여, 본 발명의 실시 예에 따른 태양전지의 제조방법이 설명된다.Hereinafter, a method of manufacturing a solar cell according to an embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시 예에 따른 태양전지의 제조방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 단계 S110 및 S120을 설명하기 위한 도면이고, 도 3 및 도 4는 본 발명의 단계 S130을 설명하기 위한 도면이고, 도 5 내지 도 10은 본 발명의 단계 S140을 설명하기 위한 도면이고, 도 11 내지 도 14는 본 발명의 단계 S150을 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention, FIG. 2 is a view for explaining steps S110 and S120 of the present invention, and FIGS. 3 and 4 are steps S130 of the present invention. 5 to 10 are views for explaining step S140 of the present invention, and FIGS. 11 to 14 are views for explaining step S150 of the present invention.

도 1을 참조하면, 상기 태양전지의 제조방법은, 제1 전극(110) 준비 단계(S110), P(Positive) 형 Si 층(120) 증착 단계(S120), I(Intrinsic) 형 Si 층(130) 증착 단계(S130), 전자 추출층(140) 코팅 단계(S140), 및 제2 전극(150) 형성 단계(S150)를 포함할 수 있다. 이하, 각 단계에 대하여 상세히 설명하기로 한다.Referring to FIG. 1, the manufacturing method of the solar cell includes a first electrode 110 preparation step (S110), a P (positive) type Si layer 120 deposition step (S120), an I (Intrinsic) type Si layer ( 130) A deposition step (S130), an electron extraction layer 140 coating step (S140), and a second electrode 150 forming step (S150) may be included. Hereinafter, each step will be described in detail.

단계 S110Step S110

단계 S110에서, 도 2에 도시된 바와 같이, 제1 전극(110)을 준비할 수 있다. 예를 들어, 상기 제1 전극(110)은, 유리로 형성될 수 있다. 구체적으로, 상기 제1 전극(110)은, 불소가 도핑된 산화 금속 예를 들어, FTO(fluorine tin oxide)로 코팅된 유리로 형성될 수 있다. 이때, 상기 준비된 제1 전극(110) FTO 유리의 저항은 6~8 Ωsq-1, 두께는 3 mm, 가시광선 투과율은 80~82%일 수 있다. In step S110, as shown in FIG. 2, the first electrode 110 may be prepared. For example, the first electrode 110 may be formed of glass. Specifically, the first electrode 110 may be formed of a fluorine-doped metal oxide, for example, glass coated with fluorine tin oxide (FTO). At this time, the prepared FTO glass of the first electrode 110 may have a resistance of 6 to 8 Ωsq -1 , a thickness of 3 mm, and a visible light transmittance of 80 to 82%.

일 실시 예에 따르면, 상기 단계 S110의 제1 전극(100)은, 후속 공정인 단계 S120 수행 전에 세척될 수 있다. 예를 들어, 상기 제1 전극(100)은, 아세톤에 담겨 초음파를 이용해 1차 세척된 후에, 에탄올 및 탈 이온수(deionized water)로 2차 세척될 수 있다. 이후 표면처리를 위해 UVO와 산소 플라즈마 공정이 더해질 수 있다.According to an embodiment, the first electrode 100 of step S110 may be cleaned before performing step S120, which is a subsequent process. For example, the first electrode 100 may be immersed in acetone and first washed using ultrasonic waves, and then second washed with ethanol and deionized water. Afterwards, UVO and oxygen plasma processes may be added for surface treatment.

단계 S120Step S120

단계 S120에서, 도 2에 도시된 바와 같이, 상기 제1 전극(110) 상에, 정공을 제공하는 P 형 Si 층(120)을 증착할 수 있다. In step S120, as shown in FIG. 2, a P-type Si layer 120 providing holes may be deposited on the first electrode 110.

예를 들어, 상기 P 형 Si 층(120)은, 50 W의 무선 주파수 동력(radio frequency power) 하에서, SiH4/H2 및 B2H6의 혼합가스를 이용해, 상기 제1 전극(110) 상에 증착될 수 있다. For example, the P-type Si layer 120 is, under a radio frequency power of 50 W, using a mixed gas of SiH 4 /H 2 and B 2 H 6 , the first electrode 110 Can be deposited on.

일 실시 예에 따르면, 단계 S120에서 상기 제1 전극(110) 상에 증착된 상기 P 형 Si 층(120)의 두께는 12 nm일 수 있다. According to an embodiment, the thickness of the P-type Si layer 120 deposited on the first electrode 110 in step S120 may be 12 nm.

단계 S130Step S130

단계 S130에서, 도 3에 도시된 바와 같이, 상기 P 형 Si 층(120) 상에, I 형 Si 층(130)을 증착할 수 있다. In step S130, as shown in FIG. 3, an I-type Si layer 130 may be deposited on the P-type Si layer 120.

예를 들어, 상기 I 형 Si 층(130)은, 40.7 MHz의 초고주파(very high frequency) 및 20 W의 동력의 챔버에서, 실란(SiH4) 및 수소(H2)의 혼합물을 이용해, 상기 P 형 Si 층(120) 상에 증착될 수 있다.For example, the I-type Si layer 130, in a chamber of a very high frequency of 40.7 MHz and a power of 20 W, using a mixture of silane (SiH 4 ) and hydrogen (H 2 ), the P It may be deposited on the type Si layer 120.

일 실시 예에 따르면, 단계 S130에서 상기 P 형 Si 층(120) 상에 증착된 I 형 Si 층(130)의 두께는 500 nm일 수 있다.According to an embodiment, the thickness of the I-type Si layer 130 deposited on the P-type Si layer 120 in step S130 may be 500 nm.

본 발명의 실시 예에 따르면, 상기 I 형 Si 층(130)은, 상기 P 형 Si 층(120) 상에 증착된 이후에 친수화될 수 있다. 상기 친수화를 보다 상세히 설명하기 위해 도 4를 참조하기로 한다.According to an embodiment of the present invention, the I-type Si layer 130 may be hydrophilized after being deposited on the P-type Si layer 120. Reference will be made to FIG. 4 to describe the hydrophilization in more detail.

도 4를 참조하면, 상기 I 형 Si 층(130)은, UVO(ultra-violet ozone) 조사에 의해 친수화될 수 있다. 예를 들어, 상기 I 형 Si 층(130)은, 187 nm 파장의 UVO가 20 분 동안 조사되어 친수화될 수 있다. Referring to FIG. 4, the I-type Si layer 130 may be hydrophilized by UVO (ultra-violet ozone) irradiation. For example, the I-type Si layer 130 may be hydrophilized by irradiating UVO with a wavelength of 187 nm for 20 minutes.

이에 따라, 상기 I 형 Si 층(130)은, 더 많은 하이드록시(-OH)를 포함할 수 있는 것이다.Accordingly, the I-type Si layer 130 may contain more hydroxy (-OH).

상기 I 형 Si 층(130)이, 더 많은 하이드록시를 포함하는 경우, 후속 공정에서 상기 I 형 Si 층(130) 상에 형성되는 전자 추출층(140)의 아민(-NH2)과의 결합이 용이할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.When the I-type Si layer 130 contains more hydroxy, bonding with the amine (-NH 2 ) of the electron extraction layer 140 formed on the I-type Si layer 130 in a subsequent process This can be easy. A detailed description of this will be described later.

단계 S140Step S140

단계 S140에서, 상기 I 형 Si 층(130) 상에, 전자를 제공하는 전자 추출층(140)을 코팅할 수 있다. In step S140, on the I-type Si layer 130, the electron extraction layer 140 providing electrons may be coated.

구체적으로, 도 5에 도시된 바와 같이, 상기 전자 추출층(140)은, 스핀코팅(spin coating) 공정으로 형성될 수 있다. 예를 들어, 상기 전자 추출층(140)은, 상기 I 형 Si 층(130) 상에, 아민을 포함하는 액상소스(142)를 2000 rpm으로 40 초 동안 제공하여 형성될 수 있다. 예를 들어, 상기 액상소스(142)는, APTES(3-aminopropyl triethoxysilane)를 포함하는 용액일 수 있다. Specifically, as shown in FIG. 5, the electron extraction layer 140 may be formed by a spin coating process. For example, the electron extraction layer 140 may be formed by providing a liquid source 142 including an amine on the I-type Si layer 130 at 2000 rpm for 40 seconds. For example, the liquid source 142 may be a solution containing 3-aminopropyl triethoxysilane (APTES).

본 발명의 실시 예에 따르면, 단계 S140에서, 상기 전자 추출층(140)은, 상기 액상소스(142)를 제공하여 스핀코팅 공정으로 형성되는 바, 이에 따라 무독성이며, 무해하고 고가의 진공장비를 쓰지 않는 특징이 있다. According to an embodiment of the present invention, in step S140, the electron extraction layer 140 is formed by a spin coating process by providing the liquid source 142, and thus, non-toxic, harmless, and expensive vacuum equipment is provided. There is a feature not to use.

이와는 달리, 종래의 전자 추출층은 PECVD 공정으로 형성되는 바, 이에 따라, 독성을 포함하며 고가의 진공장비를 사용하고 유해할 수 있다.On the contrary, since the conventional electron extraction layer is formed by a PECVD process, it contains toxicity and uses expensive vacuum equipment and may be harmful.

즉, 본 발명의 실시 예에 따르면, 상기 전자 추출층(140)은, 종래의 독성 또는 유해성 도핑 가스들을 사용하지 않는 한편, 상기 액상소스(142)를 코팅하여 형성되는 것에 의해, 무독성이며 무해하고 고가의 진공장비를 사용하지 않는 것이다.That is, according to an embodiment of the present invention, the electron extraction layer 140 is non-toxic and harmless by being formed by coating the liquid source 142 while not using conventional toxic or harmful doping gases. It does not use expensive vacuum equipment.

일 실시 예에 따르면, 상기 전자 추출층(140)은, 상기 액상소스(142)를 상기 I 형 Si 층(130) 상에 스핀코팅한 후에, 건조시켜 형성될 수 있다.According to an embodiment, the electron extraction layer 140 may be formed by spin coating the liquid source 142 on the I-type Si layer 130 and then drying it.

이로써, 도 6에 도시된 바와 같이, 상기 I 형 Si 층(130) 상에, 상기 전자 추출층(140)을 형성할 수 있는 것이다. 일 실시 예에 따르면, 단계 S140에서 상기 I 형 Si 층(130) 상에 코팅된 전자 추출층(140)의 두께는 2 nm일 수 있다. Thus, as shown in FIG. 6, the electron extraction layer 140 can be formed on the I-type Si layer 130. According to an embodiment, the thickness of the electron extraction layer 140 coated on the I-type Si layer 130 in step S140 may be 2 nm.

상기 전자 추출층(140)은, 상술된 바와 같이 상기 액상소스(142), 즉 APTES 용액으로부터 형성된 바, APTES 층일 수 있다. As described above, the electron extraction layer 140 may be an APTES layer formed from the liquid source 142, that is, an APTES solution.

상기 APTES 층은, 습도 및 온도에 취약할 수 있다. The APTES layer may be vulnerable to humidity and temperature.

이에 따라, 본 발명의 실시 예에 따르면, 상기 APTES 층을 형성하는 공정은, 습도 및 온도와 같은 외부환경과 차단된 공간에서 수행될 수 있다. 예를 들어, 상기 APTES 층을 형성하는 공정은 글로브 박스(glove box) 내부에서 수행될 수 있다.Accordingly, according to an embodiment of the present invention, the process of forming the APTES layer may be performed in a space blocked from external environments such as humidity and temperature. For example, the process of forming the APTES layer may be performed inside a glove box.

단계 S140에서, 상기 액상소스(142)로부터 제조된 전자 추출층은(140), 도 7에 도시된 바와 같이, 아민, 실란, 및 카르복실기(에틸 실리케이트, OC2H5)로 구성된 분자(144) 즉, APTES 분자를 포함할 수 있다.In step S140, the electron extraction layer prepared from the liquid source 142 140, as shown in Figure 7, amine, silane, and a molecule composed of a carboxyl group (ethyl silicate, OC 2 H 5 ) 144 That is, it may contain an APTES molecule.

상기 전자 추출층(140)은, 상기 분자(144)가 상기 아민, 상기 실란, 및 상기 카르복실기로 구성된 것에 의해, 특별한 분자 배열을 가질 수 있다. The electron extraction layer 140 may have a special molecular arrangement because the molecule 144 is composed of the amine, the silane, and the carboxyl group.

구체적으로, 상기 전자 추출층(140) 분자(144)의 실란은, 수소 결합을 형성하려는 성질이 있다. 또한, 상기 전자 추출층(140) 분자(144)의 상기 아민은, 상기 수소 결합을 형성한 실란과 반대 방향으로 향하는 성질이 있다.Specifically, the silane of the molecules 144 of the electron extraction layer 140 has a property of forming a hydrogen bond. In addition, the amine of the molecule 144 of the electron extraction layer 140 has a property of oriented in a direction opposite to the silane formed with the hydrogen bond.

이에 따라, 도 8 (a)~(d)에 도시된 바와 같이, 종래의 I 형 Si 층-전자 추출층-제2 전극이 차례로 적층되는 구조의 태양전지의 경우, 상기 분자의 실란이 I 형 Si 층과 수소 결합을 형성할 수 있다. 이에 따라, 상기 분자의 아민은 I 형 Si 층의 반대 방향인 제2 전극 방향으로 향할 수 있다. Accordingly, as shown in Figs. 8 (a) to (d), in the case of a solar cell having a structure in which a conventional I-type Si layer-electron extraction layer-second electrode is sequentially stacked, the molecular silane is A hydrogen bond can be formed with the Si layer. Accordingly, the amine of the molecule may be directed toward the second electrode, which is the opposite direction of the I-type Si layer.

즉, 종래의 태양전지의 경우, 전자 추출층 분자의 실란이 제2 전극에서 I 형 Si 층 방향으로 정렬된 분자를 포함할 수 있다. 이 경우, I 형 Si 층과 전자 추출층의 계면에 계면 쌍극자가 형성되지 않을 수 있다.That is, in the case of a conventional solar cell, silane of molecules in the electron extraction layer may include molecules aligned in the direction of the I-type Si layer in the second electrode. In this case, an interfacial dipole may not be formed at the interface between the I-type Si layer and the electron extraction layer.

하지만, 이와는 달리 본 발명의 실시 예에 따르면, 도 8 (e)에 도시된 바와 같이, 상기 전자 추출층(140)의 분자(144) 배열은, 도 8 (a)~(d)와 상이할 수 있다. However, contrary to this, according to an embodiment of the present invention, as shown in FIG. 8 (e), the arrangement of the molecules 144 of the electron extraction layer 140 may be different from those of FIGS. 8 (a) to (d). I can.

즉, 본 발명의 전자 추출층(140)을 이루는 분자(144)들은, 상기 분자(144)의 아민이 상기 제2 전극(150)에서 I 형 Si 층(130) 방향으로 정렬될 수 있다. That is, in the molecules 144 constituting the electron extraction layer 140 of the present invention, the amine of the molecule 144 may be aligned in the direction of the I-type Si layer 130 in the second electrode 150.

이는, 본 발명의 단계 S130에서, 상기 I 형 Si 층(130)이 친수화되기 때문일 수 있다. This may be because in step S130 of the present invention, the I-type Si layer 130 is hydrophilized.

즉, 상기 I 형 Si 층(130)이 UVO 조사에 의해 친수화되는 것에 의해, 더 많은 하이드록시를 포함할 수 있다. 이에 따라, 상기 I 형 Si 층(130)의 하이드록시와 상기 전자 추출층(140)의 아민의 결합될 수 있는 것이다.That is, since the I-type Si layer 130 is hydrophilized by UVO irradiation, it may contain more hydroxy. Accordingly, the hydroxy of the I-type Si layer 130 and the amine of the electron extraction layer 140 may be combined.

구체적으로, 상기 하이드록시와 상기 아민이 수소 결합을 형성할 수 있다. Specifically, the hydroxy and the amine may form a hydrogen bond.

상기 하이드록시 및 상기 아민의 결합에 의해, 제2 전극(150)에서 상기 I 형 Si 층(130) 방향으로, 계면 쌍극자가 형성될 수 있다. 상기 계면 쌍극자에 대해서는 후속 공정에서 상세히 설명하기로 한다.By the combination of the hydroxy and the amine, an interfacial dipole may be formed in the direction from the second electrode 150 to the I-type Si layer 130. The interfacial dipole will be described in detail in a subsequent process.

이에 따라, 도 9 및 도 10을 참조하면, XPS(X-ray photoelectron spectroscopy)를 통해, 상기 전자 추출층(140) 코팅 전 상기 I 형 Si 층(130, Bare i-Si)과는 달리, 상기 전자 추출층(140) 코팅 후 상기 I 형 Si 층(130, APTES-treated i-Si)에서 아민 피크를 관찰할 수 있다. Accordingly, referring to FIGS. 9 and 10, unlike the I-type Si layer 130 (Bare i-Si) before the electron extraction layer 140 is coated, through X-ray photoelectron spectroscopy (XPS), the After coating the electron extraction layer 140, an amine peak may be observed in the I-type Si layer 130 (APTES-treated i-Si).

즉, 상기 XPS를 통해, 상기 I 형 Si 층(130)의 하이드록시와 상기 전자 추출층(140)의 아민의 결합을 확인할 수 있는 것이다.That is, through the XPS, it is possible to confirm the binding of the hydroxy of the I-type Si layer 130 and the amine of the electron extraction layer 140.

이때, 상기 전자 추출층(140)의 실란 및 카르복실기는, 후속 공정의 제2 전극(150)과 결합될 수 있다.In this case, the silane and carboxyl groups of the electron extraction layer 140 may be combined with the second electrode 150 in a subsequent process.

단계 S150Step S150

단계 S150에서, 도 11에 도시된 바와 같이, 상기 전자 추출층(140) 상에 제2 전극(150)을 형성할 수 있다. In step S150, as shown in FIG. 11, a second electrode 150 may be formed on the electron extraction layer 140.

일 실시 예에 따르면, 상기 제2 전극(150)은, 금속으로 형성될 수 있다. 예를 들어, 상기 제2 전극(150)은 알루미늄으로 형성될 수 있다. According to an embodiment, the second electrode 150 may be formed of a metal. For example, the second electrode 150 may be formed of aluminum.

또는, 상기 제2 전극(150)은, 무기 화합물 및 금속의 다중층(multilayer)으로 형성될 수 있다. 예를 들어, 상기 제2 전극(150)은 플루오린화리튬(lithium fluoride) 및 알루미늄의 다중층으로 형성될 수 있다. 이때, 상기 제2 전극(150)은, 상기 전자 추출층(140) 상에, 상기 무기 화합물층 및 금속층을 차례로 적층하여 형성될 수 있다. 이때, 상기 전자 추출층(140) 상에 증착된 상기 제2 전극(150)은, 상기 무기 화합물층 1.5 nm 및 상기 금속층 100 nm의 두께를 포함할 수 있다.Alternatively, the second electrode 150 may be formed of a multilayer of an inorganic compound and a metal. For example, the second electrode 150 may be formed of a multilayer of lithium fluoride and aluminum. In this case, the second electrode 150 may be formed by sequentially stacking the inorganic compound layer and the metal layer on the electron extraction layer 140. In this case, the second electrode 150 deposited on the electron extraction layer 140 may include a thickness of 1.5 nm of the inorganic compound layer and 100 nm of the metal layer.

단계 S150에서, 상기 전자 추출층(140) 상에 제2 전극(150)이 형성되는 것을 마지막 단계로써, 도 1 내지 도 11을 참조하여 설명한 본 발명의 실시 예에 따른 제조방법에 의해 태양전지가 제공될 수 있다. In step S150, the formation of the second electrode 150 on the electron extraction layer 140 is a final step, and the solar cell is formed by the manufacturing method according to the embodiment of the present invention described with reference to FIGS. 1 to 11. Can be provided.

이에 따라, 본 발명의 실시 예에 따른 태양전지는, 제1 전극(110), 상기 제1 전극(110)의 일 면에 형성된 P 형 Si층(120), 상기 P 형 Si층(120)의 일 면에 형성된 I 형 Si층(130), 상기 I 형 Si층(130)의 일 면에 형성된 전자 추출층(140), 및 상기 전자 추출층(140)의 일 면에 형성된 제2 전극(145)을 포함할 수 있다. Accordingly, the solar cell according to the embodiment of the present invention includes the first electrode 110, the P-type Si layer 120 formed on one surface of the first electrode 110, and the P-type Si layer 120. An I-type Si layer 130 formed on one surface, an electron extraction layer 140 formed on one surface of the I-type Si layer 130, and a second electrode 145 formed on one surface of the electron extraction layer 140 ) Can be included.

이때, 단계 S140에서 상술된 바와 같이, 상기 전자 추출층(140)을 이루는 분자(144)들은, 도 12에 도시된 것처럼, 상기 I 형 Si 층(130)에서 상기 제2 전극(150) 방향으로 정렬될 수 있다.At this time, as described above in step S140, the molecules 144 forming the electron extraction layer 140 are, as shown in FIG. 12, from the I-type Si layer 130 to the second electrode 150 Can be aligned.

이때, 상기 전자 추출층(140)은, 상기 분자(144)의 아민이 양전하(+)를, 상기 카르복실기의 산소가 음전하(-)를 띄는 것을 통해, 양전하 및 음전하가 공존하는 쌍극자 모멘트를 포함할 수 있다. At this time, the electron extraction layer 140, through the amine of the molecule 144 has a positive charge (+), and the oxygen of the carboxyl group has a negative charge (-), a dipole moment in which positive and negative charges coexist. I can.

이에 따라, 상기 전자 추출층(140)은, 도 12에 도시된 것 처럼, 넷 쌍극자(ND)를 포함할 수 있다. Accordingly, as illustrated in FIG. 12, the electron extraction layer 140 may include net dipoles ND.

한편, 상기 전자 추출층(140) 분자의 아민과 상기 I 형 Si 층(130) 하이드록시가 결합하여, 상기 제2 전극(150)에서 상기 I 형 Si 층(130) 방향으로, 계면 쌍극자(D)가 형성될 수 있다. On the other hand, the amine of the molecule of the electron extraction layer 140 and the hydroxy of the I-type Si layer 130 are combined, and in the direction from the second electrode 150 to the I-type Si layer 130, an interfacial dipole (D ) Can be formed.

도 13을 참조하면, 상기 계면 쌍극자(D)는, 전자 추출 장벽(EB) 감소시킬 수 있다. 구체적으로, 상기 계면 쌍극자(D)는, 전자 추출방향의 역방향을 가짐으로써, 상기 I 형 Si 층(130)과 상기 제2 전극(150) 사이의 전자 추출 장벽(EB)을 감소시킬 수 있다.Referring to FIG. 13, the interfacial dipole (D) may reduce an electron extraction barrier (EB). Specifically, the interfacial dipole D has a direction opposite to the electron extraction direction, thereby reducing the electron extraction barrier EB between the I-type Si layer 130 and the second electrode 150.

일 실시 예에 따르면, 상기 전자 추출층(140)을 코팅하기 전 상기 I 형 SI 층(130)의 페르미 레벨(Fermi lever)은 ~1.72 eV일 수 있다. According to an embodiment, a Fermi lever of the I-type SI layer 130 before coating the electron extraction layer 140 may be ~1.72 eV.

한편, 본 발명의 실시 예에 따라, 상기 I 형 Si 층(130) 상에 상기 전자 추출층(140)을 코팅하는 경우, 도 14에 도시된 바와 같이, 상기 페르미 레벨이 ~1.2 eV로 감소할 수 있다.On the other hand, according to an embodiment of the present invention, when coating the electron extraction layer 140 on the I-type Si layer 130, as shown in Figure 14, the Fermi level decreases to ~1.2 eV. I can.

이는 상술된 바와 같이, 상기 계면 쌍극자(D)가 전자 추출 장벽(EB)을 감소시키기 때문이다. This is because, as described above, the interfacial dipole (D) reduces the electron extraction barrier (EB).

일 실시 예에 따르면, 상기 계면 쌍극자(D)는 전자 추출 장벽(EB)을 ~0.5 eV 감소시킬 수 있다. 이에 따라, 상기 I 형 SI 층(130)의 페르미 레벨이, 상기 전자 추출층(140)을 코팅하기 전 ~1.72 eV에서, 상기 전자 추출층(140)을 코팅한 후 ~1.2 eV로 감소될 수 있는 것이다.According to an embodiment, the interfacial dipole D may reduce the electron extraction barrier EB by ~0.5 eV. Accordingly, the Fermi level of the I-type SI layer 130 can be reduced from ~1.72 eV before coating the electron extraction layer 140 to ~1.2 eV after coating the electron extraction layer 140. There is.

즉, 상술된 본 발명의 실시 예에 따르면, 상기 전자 추출층(140)이, 상기 친수화된 I 형 Si 층(130) 및 상기 제2 전극(150) 사이에 형성되는 것에 의해, 쇼트키 장벽(Schottky barrier)을 감소시킬 수 있다. That is, according to the embodiment of the present invention described above, by forming the electron extraction layer 140 between the hydrophilized I-type Si layer 130 and the second electrode 150, the Schottky barrier (Schottky barrier) can be reduced.

이에 따라, 상기 전자 추출층(140)이, 상기 친수화된 I 형 Si 층(130) 및 상기 제2 전극(150) 사이에 형성된 구조를 포함하는 본 발명의 실시 예에 따른 태양전지는, 전기적 특성이 향상될 수 있다. Accordingly, the solar cell according to the embodiment of the present invention including a structure in which the electron extraction layer 140 is formed between the hydrophilized I-type Si layer 130 and the second electrode 150 is electrically Characteristics can be improved.

구체적으로, 상기 태양전지는, 상기 구조에 의해 내부 확산 전위(built-in potential) 및 밴드 갭 정렬을 향상시킬 수 있다. 이에 따라, 상기 태양전지는 전자를 효율적을 추출할 수 있다.Specifically, the solar cell may improve built-in potential and band gap alignment by the structure. Accordingly, the solar cell can efficiently extract electrons.

이하, 본 발명의 태양전지에 대한 구체적인 실험 예가 설명된다.Hereinafter, specific experimental examples for the solar cell of the present invention will be described.

실험 예 1에 따른 태양전지의 제조Manufacturing of solar cell according to Experimental Example 1

FTO를 포함하는 제1 전극을 준비하였다.A first electrode containing FTO was prepared.

상기 제1 전극 상에, 50 W의 무선 주파수 동력 하에서, SiH4/H2 및 B2H6의 혼합가스를 이용해, P 형 Si 층을 증착하였다.On the first electrode, a P-type Si layer was deposited using a mixed gas of SiH 4 /H 2 and B 2 H 6 under a radio frequency power of 50 W.

상기 P 형 Si 층 상에, 40.7 MHz의 초고주파 및 20 W의 동력의 챔버에서, 실란 및 수소의 혼합물을 이용해, I 형 Si 층을 증착하였다.On the P-type Si layer, an I-type Si layer was deposited using a mixture of silane and hydrogen in a chamber with an ultra-high frequency of 40.7 MHz and a power of 20 W.

상기 I 형 Si 층에 187 nm 파장의 UVO를 20 분 동안 조사하여 친수화시켰다.The I-type Si layer was hydrophilized by irradiating UVO with a wavelength of 187 nm for 20 minutes.

상기 친수화된 I 형 Si 층 상에, APTES를 스핀코팅하여, 전자 추출층을 형성하였다. On the hydrophilized I-type Si layer, APTES was spin-coated to form an electron extraction layer.

상기 전자 추출층 상에, 플루오린화리튬층 및 알루미늄층을 차례로 적층하여, 제2 전극을 형성함으로써, 실험 예 1에 따른 태양전지(FTO/P-Si/I-Si/APTES/LiF/Al)를 제조하였다. On the electron extraction layer, a lithium fluoride layer and an aluminum layer were sequentially stacked to form a second electrode, thereby forming a solar cell (FTO/P-Si/I-Si/APTES/LiF/Al) according to Experimental Example 1. Was prepared.

실험 예 2에 따른 태양전지의 제조Manufacturing of solar cell according to Experimental Example 2

상술된 실험 예 1에서, 상기 전자 추출층 상에 알루미늄층을 적층하여 제2 전극을 형성함으로써, 실험 예 2에 따른 태양전지(FTO/P-Si/I-Si/APTES/Al)를 제조하였다.In Experimental Example 1 described above, a solar cell (FTO/P-Si/I-Si/APTES/Al) according to Experimental Example 2 was manufactured by laminating an aluminum layer on the electron extraction layer to form a second electrode. .

비교 예 1에 따른 태양전지의 제조Manufacturing of solar cell according to Comparative Example 1

상술된 실험 예 2에서, 상기 전자 추출층을 형성하지 않고, 비교 예 2에 따른 태양전지(FTO/P-Si/I-Si/Al)를 제조하였다.In Experimental Example 2 described above, a solar cell (FTO/P-Si/I-Si/Al) according to Comparative Example 2 was manufactured without forming the electron extraction layer.

상술된 실험 예들 및 비교 예는 아래 <표 1>과 같이 정리될 수 있다. The above-described experimental examples and comparative examples may be summarized as shown in Table 1 below.

구분division 제1 전극First electrode 전자 추출층Electron extraction layer 제2 전극Second electrode 실험 예 1Experimental Example 1 FTOFTO APTESAPTES LiF 및 AlLiF and Al 실험 예 2Experiment Example 2 FTOFTO APTESAPTES AlAl 비교 예 1Comparative Example 1 FTOFTO N/AN/A AlAl

일 실시 예에 따르면, 상술된 실험 예들 및 비교 예에 따른 태양전지의 전기적 특성은, 전류밀도-전위(J-V)를 측정함으로써, 평가될 수 있다.According to an embodiment, the electrical characteristics of the solar cell according to the above-described experimental examples and comparative examples may be evaluated by measuring the current density-potential ( J - V ).

상기 실험 예들 및 비교 예에 따른 태양전지의 전류밀도-전위 측정 결과는 아래 <표 2>과 같이 정리될 수 있다.The current density-potential measurement results of the solar cell according to the experimental examples and comparative examples can be summarized as shown in Table 2 below.

구분division JSC J SC VOC V OC FFFF PCE(%)PCE (%) R-S(Ωcm2)R- S (Ωcm 2 ) RSH(Ωcm2)R SH (Ωcm 2 ) 실험 예 1Experiment Example 1 15.5115.51 0.800.80 0.610.61 7.687.68 11.7011.70 9.52 X 103 9.52 X 10 3 실험 예 2Experiment Example 2 14.4214.42 0.750.75 0.500.50 5.525.52 27.6027.60 7.35 X 103 7.35 X 10 3 비교 예 1Comparative Example 1 13.8213.82 0.630.63 0.480.48 4.304.30 18.2018.20 3.2 X 103 3.2 X 10 3

여기에서, JSC는 circuit current, VOC는 open-circuit voltage, RS는 series resistance, 및 RSH는 shunt resistances를 의미한다.Here, J SC stands for circuit current, V OC stands for open-circuit voltage, R S stands for series resistance, and R SH stands for shunt resistances.

<표 2>를 참조하면, 비교 예 1 및 실험 예 2에 따른 태양전지의 VOC는, 각각 0.63 V 및 0.75 V로, 실험 예 1에 따른 태양전지의 VOC인 0.80 V보다 낮은 것을 확인할 수 있다.Referring to <Table 2>, it can be seen that the V OC of the solar cell according to Comparative Example 1 and Experimental Example 2 is 0.63 V and 0.75 V, respectively, which is lower than the V OC of 0.80 V of the solar cell according to Experiment Example 1. have.

이로써, 제2 전극으로써 무기 화합물층 및 금속층을 포함하고, 전자 추출층을 포함함으로써, 태양전지의 VOC가 향상되는 것을 알 수 있다. Accordingly, it can be seen that the V OC of the solar cell is improved by including the inorganic compound layer and the metal layer as the second electrode and the electron extraction layer.

또한, <표 2>를 참조하면, 비교 예 1에 따른 태양전지의 RSH는, 3.2 X 103 Ωcm2로, 실험 예 1 및 실험 예 2 보다 두 세 배 낮은 것을 확인할 수 있다.Further, referring to <Table 2>, it can be seen that the R SH of the solar cell according to Comparative Example 1 is 3.2 X 10 3 Ωcm 2 , which is two or three times lower than that of Experimental Examples 1 and 2.

이로써, 전자 추출층을 포함하는 태양전지의 경우, 상기 전자 추출층 분자의 아민과 상기 I 형 Si 층의 하이드록시가 결합하여 형성된 계면 쌍극자에 의해, 전자 추출 장벽이 감소되어, 더 많은 전자가 추출된 것을 알 수 있다. Thus, in the case of a solar cell including an electron extraction layer, the electron extraction barrier is reduced by the interfacial dipole formed by bonding of the amine of the electron extraction layer molecule and the hydroxy of the I-type Si layer, thereby extracting more electrons You can see that

한편, 실험 예 1에 따른 태양전지는, 비교 예 1에 따른 태양전지보다 높은 VOC를 갖는 반면에 낮은 RS를 갖는 것을 확인할 수 있다. On the other hand, it can be seen that the solar cell according to Experimental Example 1 has a higher V OC than the solar cell according to Comparative Example 1 while having a lower R S.

이는, 실험 예 1에 따른 태양전지에 포함된, 전자 추출층 즉, APTES 분자의 역 극성 때문일 수 있다. 즉, 도 12 및 도 13을 통해 상술된 바와 같이, 상기 실험 예 1에 따른 태양전지의 전자 추출층은 계면 쌍극자를 포함할 수 있고, 상기 계면 쌍극자는 넷 쌍극자(ND)를 감소시킬 수 있기 때문이다.This may be due to the reverse polarity of the electron extraction layer, that is, APTES molecules included in the solar cell according to Experimental Example 1. That is, as described above with reference to FIGS. 12 and 13, the electron extraction layer of the solar cell according to Experimental Example 1 may include an interface dipole, and the interface dipole may reduce the net dipole ND. to be.

또한, 본 발명의 실험 예 1과 같이, 상기 전자 추출층 상에 제2 전극으로써, 무기 화합물층과 상기 무기 화합물층 상에 금속층이 형성되는 경우, 상기 제2 전극의 전자 추출 장벽이 감소될 수 있다. In addition, as in Experimental Example 1 of the present invention, when the inorganic compound layer and the metal layer are formed on the inorganic compound layer as the second electrode on the electron extraction layer, the electron extraction barrier of the second electrode may be reduced.

이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.In the above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to specific embodiments, and should be interpreted by the appended claims. In addition, those who have acquired ordinary knowledge in this technical field should understand that many modifications and variations can be made without departing from the scope of the present invention.

100: 제1 전극
120: P 형 Si 층
130: I 형 Si 층
140: 전자 추출층
142: 액상소스
144: 분자
150: 제2 전극
100: first electrode
120: P-type Si layer
130: I-type Si layer
140: electron extraction layer
142: liquid sauce
144: molecule
150: second electrode

Claims (12)

제1 전극을 준비하는 단계;
상기 제1 전극 상에, 정공을 제공하는 P(Positive) 형 Si 층을 증착하는 단계;
상기 P 형 Si 층 상에, I(Intrinsic) 형 Si 층을 증착하는 단계;
상기 I 형 Si 층 상에, 전자를 제공하는 전자 추출층을 코팅하는 단계; 및
상기 전자 추출층 상에 제2 전극을 형성하는 단계를 포함하는, 태양전지의 제조방법.
Preparing a first electrode;
Depositing a P (Positive) Si layer providing holes on the first electrode;
Depositing an I (Intrinsic) type Si layer on the P-type Si layer;
Coating an electron extraction layer providing electrons on the I-type Si layer; And
Forming a second electrode on the electron extraction layer, a method of manufacturing a solar cell.
제1 항에 있어서,
상기 전자 추출층을 코팅하는 단계는,
상기 I 형 Si 층 상에, 아민(-NH2)을 포함하는 액상소스를 제공하는 것을 포함하는, 태양전지의 제조방법.
The method of claim 1,
The step of coating the electron extraction layer,
On the I-type Si layer, comprising providing a liquid source containing an amine (-NH 2 ), a solar cell manufacturing method.
제2 항에 있어서,
상기 전자 추출층을 코팅하는 단계에서,
상기 I 형 Si 층의 하이드록시(-OH) 및 상기 액상소스의 아민이 결합에 의하여, 상기 전자 추출층을 이루는 분자들은 상기 I 형 Si 층에서 상기 제2 전극 방향으로 정렬되는, 태양전지의 제조방법.
The method of claim 2,
In the step of coating the electron extraction layer,
Manufacture of a solar cell in which the hydroxy (-OH) of the I-type Si layer and the amine of the liquid source are bonded to each other, and the molecules constituting the electron extraction layer are aligned in the direction of the second electrode in the I-type Si layer. Way.
제3 항에 있어서,
상기 하이드록시 및 상기 아민의 결합에 의해, 상기 제2 전극에서 상기 I 형 Si 층 방향으로, 계면 쌍극자가 형성되는, 태양전지의 제조방법.
The method of claim 3,
A method of manufacturing a solar cell, wherein an interfacial dipole is formed in the direction of the I-type Si layer in the second electrode by the combination of the hydroxy and the amine.
제4 항에 있어서,
상기 계면 쌍극자는 전자 추출 장벽을 감소시키는, 태양전지의 제조방법.
The method of claim 4,
The interfacial dipole reduces an electron extraction barrier, a method of manufacturing a solar cell.
제1 항에 있어서,
상기 전자 추출층을 코팅하는 단계 이전에,
상기 I 형 Si 층을 친수화하는 단계를 더 포함하는, 태양전지의 제조방법.
The method of claim 1,
Prior to the step of coating the electron extraction layer,
The method of manufacturing a solar cell, further comprising the step of hydrophilizing the I-type Si layer.
제6 항에 있어서,
상기 친수화하는 단계는,
상기 I 형 Si 층에 UVO(ultra-violet ozone) 또는 산소 플라즈마를 조사하여, 상기 I 형 Si 층의 하이드록시를 증가시키는, 태양전지의 제조방법.
The method of claim 6,
The step of hydrophilizing,
By irradiating the I-type Si layer with UVO (ultra-violet ozone) or oxygen plasma to increase the hydroxy of the I-type Si layer, a method of manufacturing a solar cell.
제1 항에 있어서,
상기 제2 전극을 형성하는 단계는,
상기 전자 추출층 상에, 무기 화합물층을 형성하는 단계; 및
상기 무기 화합물층 상에 금속층을 형성하는 단계를 더 포함하는, 태양전지의 제조방법.
The method of claim 1,
Forming the second electrode,
Forming an inorganic compound layer on the electron extraction layer; And
The method of manufacturing a solar cell, further comprising forming a metal layer on the inorganic compound layer.
제1 전극;
상기 제1 전극의 일 면에 형성된 P 형 Si 층;
상기 P 형 Si 층의 일 면에 형성된 I 형 Si 층;
상기 I 형 Si 층의 일 면에 형성된 전자 추출층; 및
상기 전자 추출층의 일 면에 형성된 제2 전극;을 포함하되,
상기 전자 추출층을 이루는 분자들은, 상기 I 형 Si 층에서 상기 제2 전극 방향으로 정렬된, 태양전지.
A first electrode;
A P-type Si layer formed on one surface of the first electrode;
An I-type Si layer formed on one surface of the P-type Si layer;
An electron extraction layer formed on one surface of the I-type Si layer; And
Including; a second electrode formed on one surface of the electron extraction layer,
The molecules constituting the electron extraction layer are aligned in the direction of the second electrode in the I-type Si layer.
제9 항에 있어서,
상기 I 형 Si 층은 하이드록시를 포함하고,
상기 전자 추출층은 아민을 포함하되,
상기 하이드록시 및 상기 아민이 결합하여, 상기 I 형 Si 층 및 상기 전자 추출층 사이의 계면에 계면 쌍극자를 형성하는 태양전지.
The method of claim 9,
The I-type Si layer contains hydroxy,
The electron extraction layer contains an amine,
The hydroxy and the amine are combined to form an interfacial dipole at the interface between the I-type Si layer and the electron extraction layer.
제10 항에 있어서,
상기 계면 쌍극자는 전자 추출 장벽을 감소시키는 태양전지.
The method of claim 10,
The interfacial dipole is a solar cell for reducing the electron extraction barrier.
제11 항에 있어서,
상기 계면 쌍극자는 전자 추출 장벽을 ~0.5 eV 감소시키는 태양전지.
The method of claim 11,
The interfacial dipole is a solar cell that reduces the electron extraction barrier by ~0.5 eV.
KR1020190060381A 2019-05-23 2019-05-23 Solar cell and manufacturing method thereof KR102236480B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190060381A KR102236480B1 (en) 2019-05-23 2019-05-23 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190060381A KR102236480B1 (en) 2019-05-23 2019-05-23 Solar cell and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20200134650A true KR20200134650A (en) 2020-12-02
KR102236480B1 KR102236480B1 (en) 2021-04-06

Family

ID=73792146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190060381A KR102236480B1 (en) 2019-05-23 2019-05-23 Solar cell and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102236480B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195927B1 (en) * 2012-07-06 2012-10-30 한국기계연구원 Thin-film solar cell and method the same
KR101369729B1 (en) * 2012-07-20 2014-03-07 한국과학기술연구원 Doping-free silicon solar cell and the Fabrication method thereof
KR101421562B1 (en) * 2011-10-17 2014-07-23 국립대학법인 울산과학기술대학교 산학협력단 Method for bonding substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421562B1 (en) * 2011-10-17 2014-07-23 국립대학법인 울산과학기술대학교 산학협력단 Method for bonding substrates
KR101195927B1 (en) * 2012-07-06 2012-10-30 한국기계연구원 Thin-film solar cell and method the same
KR101369729B1 (en) * 2012-07-20 2014-03-07 한국과학기술연구원 Doping-free silicon solar cell and the Fabrication method thereof

Also Published As

Publication number Publication date
KR102236480B1 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
TWI631721B (en) A high efficiency stacked solar cell
EP3151286B1 (en) Solar cell element, method for manufacturing same and solar cell module
Lin et al. A work-function tunable polyelectrolyte complex (PEI: PSS) as a cathode interfacial layer for inverted organic solar cells
Zhang et al. Polar molecules modify perovskite surface to reduce recombination in perovskite solar cells
Lee et al. Flexible p-type PEDOT: PSS/a-Si: H hybrid thin film solar cells with boron-doped interlayer
CN112071992A (en) Phosphorus alkene/stannic oxide compound perovskite solar cell electron transport layer and preparation method thereof
CN107591482B (en) Perovskite solar cell with phase separation structure and preparation method thereof
CN117501456A (en) Solar cell and method for manufacturing same
JPH0432552B2 (en)
Li et al. Synergistic passivation with multi-dentate 2, 6-pyridinedicarboxylic acid for high-performance perovskite solar cells
KR102236480B1 (en) Solar cell and manufacturing method thereof
KR101791801B1 (en) Perovskite solar cells containing N-type semiconductors modified with chalcogens, and fabricating method therof
CN113410390A (en) perovskite/PERC two-end laminated cell and preparation method thereof
KR101701670B1 (en) Perovskite solar cells containing N-type semiconductors modified with oxygen and halogen atoms, and fabricating method thereof
CN115498071A (en) Preparation method of battery, battery and electronic product
WO2021075130A1 (en) Element
WO2021218522A1 (en) Perovskite solar battery with composite transport layer, and method for preparing same
CN111769197B (en) Perovskite solar cell and preparation method thereof
WO2021010127A1 (en) Semiconductor device and solar battery and production method for semiconductor device
CN111129189B (en) ITO glass cover plate for space and preparation method
EP3648175B1 (en) High efficiency back surface electrode-type solar cell and manufacturing method therefor
CN114256423B (en) Interface layer perovskite battery and preparation method thereof
WO2013058523A1 (en) Solar cell and method of fabricating the same
JP2002289886A (en) Method of treating semiconductor film, method of manufacturing photovoltaic element and the photovoltaic element
CN118475140B (en) Perovskite battery and preparation method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant