KR20200130645A - Display apparatus and method for manufacturing the same - Google Patents

Display apparatus and method for manufacturing the same Download PDF

Info

Publication number
KR20200130645A
KR20200130645A KR1020200015835A KR20200015835A KR20200130645A KR 20200130645 A KR20200130645 A KR 20200130645A KR 1020200015835 A KR1020200015835 A KR 1020200015835A KR 20200015835 A KR20200015835 A KR 20200015835A KR 20200130645 A KR20200130645 A KR 20200130645A
Authority
KR
South Korea
Prior art keywords
layer
disposed
substrate
area
display
Prior art date
Application number
KR1020200015835A
Other languages
Korean (ko)
Inventor
최윤정
김상열
노석원
유하람
조영훈
최정민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US16/802,159 priority Critical patent/US20200357869A1/en
Priority to EP20166226.9A priority patent/EP3736862A3/en
Priority to CN202010381157.9A priority patent/CN111916481A/en
Publication of KR20200130645A publication Critical patent/KR20200130645A/en

Links

Images

Classifications

    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H01L27/32
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/53
    • H01L2251/558
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

According to embodiments of the present invention, disclosed are a display device and a method of manufacturing a display device that manufactures the display device. According to the present invention, the display device comprises: a substrate having a display area, an opening area disposed inside the display area, and a non-display area disposed to surround at least a portion of the opening area; a pixel defining layer disposed on the substrate and having at least one opening portion; an intermediate layer disposed on the opening portion; a counter electrode disposed to cover the intermediate layer and the pixel defining layer; and a capping layer disposed to cover the counter electrode. At least one end of the intermediate layer, the counter electrode, and the capping layer is disposed on the pixel defining layer, and the thickness thereof decreases as the distance from the opening portion increases.

Description

표시 장치 및 표시 장치의 제조방법{Display apparatus and method for manufacturing the same}Display apparatus and method for manufacturing the display apparatus TECHNICAL FIELD

본 발명의 실시예들은 장치 및 방법에 관한 것으로서, 더 상세하게는 표시 장치 및 표시 장치의 제조방법에 관한 것이다. Embodiments of the present invention relate to an apparatus and a method, and more particularly, to a display device and a method of manufacturing the display device.

근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. BACKGROUND OF THE INVENTION In recent years, display devices have diversified their uses. In addition, since the thickness of the display device is thinner and the weight is light, the range of use thereof is becoming wider.

표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장의 연구가 이루어지고 있다.As the area occupied by the display area among display devices is expanded, various functions grafting or linking to the display device are being added. As a way to add various functions while expanding the area, research on a display field that can arrange various components in the display area is being conducted.

본 발명의 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 영역을 갖는 표시 패널을 포함하는 표시 장치, 이를 제조하는 표시 장치의 제조방법을 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention provides a display device including a display panel having an area in which various types of components can be arranged in a display area, and a method of manufacturing a display device manufacturing the same. However, these problems are exemplary, and the scope of the present invention is not limited thereby.

본 발명의 일 실시예는 표시 영역, 상기 표시 영역 내부에 배치된 개구 영역 및 상기 개구 영역의 적어도 일부분을 감싸도록 배치된 비표시영역을 구비한 기판과, 상기 기판 상에 배치되며, 적어도 하나 이상의 개구부를 갖는 화소정의막과, 상기 개구부 상에 배치되는 중간층과, 상기 중간층 및 상기 화소정의막을 덮도록 배치된 대향전극과, 상기 대향전극을 덮도록 배치된 캐핑층을 포함하고, 상기 중간층, 상기 대향전극 및 상기 캐핑층 중 적어도 하나의 끝단은 상기 화소정의막 상에 배치되며, 상기 개구부로부터 멀어질수록 두께가 작아지는 표시 장치를 개시한다. According to an exemplary embodiment of the present invention, a substrate having a display area, an opening area disposed inside the display area, and a non-display area disposed to surround at least a portion of the opening area, and at least one or more A pixel definition layer having an opening, an intermediate layer disposed on the opening, a counter electrode disposed to cover the intermediate layer and the pixel definition layer, and a capping layer disposed to cover the counter electrode, the intermediate layer, the Disclosed is a display device in which at least one end of the counter electrode and the capping layer is disposed on the pixel definition layer, and the thickness becomes smaller as the distance increases from the opening.

본 실시예에 있어서, 상기 중간층은 제1기능층 및 제2기능층 중 적어도 하나를 포함할 수 있다. In this embodiment, the intermediate layer may include at least one of a first functional layer and a second functional layer.

본 실시예에 있어서, 상기 중간층, 상기 대향전극 및 상기 캐핑층은 상기 화소정의막 상에 순차적으로 적층될 수 있다. In the present embodiment, the intermediate layer, the counter electrode, and the capping layer may be sequentially stacked on the pixel definition layer.

본 실시예에 있어서, 상기 기판으로부터 이격되도록 배치되는 봉지기판을 더 포함할 수 있다. In this embodiment, it may further include an encapsulation substrate disposed to be spaced apart from the substrate.

본 실시예에 있어서, 상기 캐핑층 상에 배치되는 박막봉지층을 더 포함할 수 있다. In this embodiment, it may further include a thin film encapsulation layer disposed on the capping layer.

본 실시예에 있어서, 상기 개구 영역에는 관통홀이 배치될 수 있다. In this embodiment, a through hole may be disposed in the opening area.

본 발명의 다른 실시예는, 기판 상에 화소정의막을 형성하는 단계와, 상기 화소정의막 중 일부 및 상기 기판의 개구영역 및 상기 개구영역의 적어도 일부를 감싸도록 배치된 비표시영역을 차폐하도록 차폐부를 배치하는 단계와, 상기 화소정의막과 상기 차폐부 상에 중간층, 대향전극 및 캐핑층을 형성하는 단계를 포함하는 표시 장치의 제조방법을 개시한다.In another embodiment of the present invention, a step of forming a pixel definition layer on a substrate, and shielding to shield a portion of the pixel definition layer, an opening area of the substrate, and a non-display area disposed to surround at least a portion of the opening area. Disclosed is a method of manufacturing a display device including arranging a portion and forming an intermediate layer, a counter electrode, and a capping layer on the pixel defining layer and the shielding portion.

본 실시예에 있어서, 상기 차폐부는, 상기 개구영역을 차폐하는 제1차폐부와, 상기 제1 차폐부와 연결되며, 상기 화소정의막의 상면에 이격되도록 배치되는 제2 차폐부를 포함할 수 있다. In this embodiment, the shielding part may include a first shielding part shielding the opening area, and a second shielding part connected to the first shielding part and disposed to be spaced apart from the upper surface of the pixel defining layer.

본 실시예에 있어서, 상기 제1 차폐부와 상기 제2 차폐부는 서로 상이한 높이에 배치될 수 있다. In this embodiment, the first shielding portion and the second shielding portion may be disposed at different heights.

본 실시예에 있어서, 상기 차폐부는, 상기 제1차폐부에 배치되는 접착부를 더 포함할 수 있다. In this embodiment, the shielding portion may further include an adhesive portion disposed on the first shielding portion.

본 실시예에 있어서, 상기 접착부 중 적어도 일부는 상기 비표시영역에 배치될 수 있다. In this embodiment, at least some of the adhesive portions may be disposed in the non-display area.

본 실시예에 있어서, 상기 차폐부를 상기 기판으로부터 제거하는 단계를 더 포함할 수 있다. In this embodiment, the step of removing the shielding portion from the substrate may be further included.

본 실시예에 있어서, 상기 기판 상에 봉지기판을 상기 기판과 이격되도록 배치하여 상기 봉지기판과 상기 기판을 부착하는 단계를 더 포함할 수 있다. In this embodiment, the step of attaching the encapsulation substrate and the substrate by disposing an encapsulation substrate on the substrate so as to be spaced apart from the substrate may be further included.

본 실시예에 있어서, 상기 화소정의막 상에 박막봉지층을 형성하는 단계를 더 포함할 수 있다. In this embodiment, the step of forming a thin film encapsulation layer on the pixel defining layer may be further included.

본 실시예에 있어서, 상기 기판에 관통홀을 형성하는 단계를 더 포함할 수 있다. In this embodiment, it may further include forming a through hole in the substrate.

본 발명의 또 다른 실시예는, 기판 상에 화소정의막을 형성하는 단계와, 상기 화소정의막 중 일부 및 상기 기판의 개구영역 및 상기 개구영역의 적어도 일부를 감싸도록 배치된 비표시영역을 차폐하도록 차폐부를 상기 개구영역 및/또는 상기 비표시영역에 부착하는 단계와, 상기 화소정의막과 상기 차폐부 상에 중간층, 대향전극 및 캐핑층을 형성하는 단계를 포함하고, 상기 차폐부의 일부는 상기 화소정의막으로부터 이격되도록 배치된 표시 장치의 제조방법을 개시한다. In another embodiment of the present invention, forming a pixel definition layer on a substrate, and shielding a portion of the pixel definition layer, an opening area of the substrate, and a non-display area disposed to surround at least a portion of the opening area. Attaching a shielding part to the open area and/or the non-display area, and forming an intermediate layer, a counter electrode, and a capping layer on the pixel defining layer and the shielding part, and a part of the shielding part is the pixel A method of manufacturing a display device disposed to be spaced apart from a defined layer is disclosed.

본 실시예에 있어서, 상기 차폐부의 일부는 상기 차폐부의 다른 일부와 상이한 높이에 배치될 수 있다. In this embodiment, a part of the shielding part may be disposed at a different height from the other part of the shielding part.

본 실시예에 있어서, 상기 차폐부는 상기 표시영역 및/또는 상기 비표시영역에 부착될 수 있다. In this embodiment, the shielding part may be attached to the display area and/or the non-display area.

본 실시예에 있어서, 상기 차폐부는 서로 이격된 상기 표시영역 및/또는 상기 비표시영역의 복수 위치에서 상기 표시영역 및/또는 상기 비표시영역에 부착될 수 있다. In this embodiment, the shielding part may be attached to the display area and/or the non-display area at a plurality of positions of the display area and/or the non-display area spaced apart from each other.

본 실시예에 있어서, 상기 차폐부는 상기 개구영역을 감싸도록 상기 비표시영역에 부착될 수 있다. In this embodiment, the shielding part may be attached to the non-display area to surround the opening area.

본 실시예에 있어서, 상기 차폐부를 상기 기판으로부터 제거하는 단계를 더 포함할 수 있다. In this embodiment, the step of removing the shielding portion from the substrate may be further included.

본 실시예에 있어서, 상기 기판 상에 봉지기판을 이격시키도록 배치하고, 상기 기판과 상기 봉지기판을 결합시키는 단계를 더 포함할 수 있다. In this embodiment, the step of disposing the encapsulation substrate to be spaced apart on the substrate, and coupling the substrate to the encapsulation substrate may be further included.

본 실시예에 있어서, 상기 화소정의막 상에 박막봉지층을 형성하는 단계를 더 포함할 수 있다. In this embodiment, the step of forming a thin film encapsulation layer on the pixel defining layer may be further included.

본 실시예에 있어서, 상기 기판에 관통홀을 형성하는 단계를 더 포함할 수 있다. In this embodiment, it may further include forming a through hole in the substrate.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features, and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.These general and specific aspects may be practiced using a system, method, computer program, or any combination of systems, methods, and computer programs.

본 발명의 실시예들에 관한 표시 장치는 표면이 균일할 수 있으며, 산소 및 수분의 침투를 방지함으로써 수명이 증대될 수 있다. The display device according to the exemplary embodiments may have a uniform surface, and a lifespan may be increased by preventing penetration of oxygen and moisture.

본 발명의 실시예들에 관한 표시 장치의 제조방법은 표시 장치의 제조 시 표시 장치의 불량을 최소화할 수 있다. 또한, 본 발명의 실시예들에 관한 표시 장치의 제조방법은 수명이 증대된 표시 장치를 제조하는 것이 가능하다. The method of manufacturing a display device according to the exemplary embodiments of the present invention can minimize defects in the display device when the display device is manufactured. In addition, in the method of manufacturing a display device according to the exemplary embodiments, it is possible to manufacture a display device having an increased lifespan.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 보여주는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치를 간략하게 보여주는 단면도이다.
도 4는 본 발명의 실시예들에 따른 표시 패널의 평면도이다.
도 5는 본 발명의 실시예들에 따른 표시 패널 중 어느 한 화소를 나타낸 등가회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 7은 도 6에 도시된 표시 패널을 보여주는 단면도이다.
도 8 내지 도 10은 도 6에 도시된 표시 패널을 제조하는 방법을 보여주는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 12는 도 11에 도시된 표시 패널을 제조하는 방법 중 일부를 보여주는 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 14는 도 13에 도시된 표시 패널을 제조하는 방법 중 일부를 보여주는 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 16 내지 도 22는 도 15에 도시된 표시 패널을 제조하는 방법을 보여주는 단면도이다.
도 23은 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 24는 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다.
도 25는 본 발명의 실시예들에 따른 표시 패널 제조 시 사용되는 차폐부의 일 실시예를 보여주는 사시도이다.
도 26은 본 발명의 실시예들에 따른 표시 패널 제조 시 사용되는 차폐부의 다른 실시예를 보여주는 사시도이다.
도 27은 본 발명의 실시예들에 따른 표시 패널 제조 시 사용되는 차폐부의 또 다른 실시예를 보여주는 사시도이다.
1 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention.
2 is a schematic cross-sectional view of a display device according to an exemplary embodiment of the present invention.
3 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present invention.
4 is a plan view of a display panel according to example embodiments.
5 is an equivalent circuit diagram illustrating one pixel of a display panel according to example embodiments.
6 is a cross-sectional view illustrating a display panel according to an exemplary embodiment of the present invention.
7 is a cross-sectional view illustrating the display panel illustrated in FIG. 6.
8 to 10 are cross-sectional views illustrating a method of manufacturing the display panel illustrated in FIG. 6.
11 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
12 is a cross-sectional view illustrating a part of a method of manufacturing the display panel illustrated in FIG. 11.
13 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
14 is a cross-sectional view illustrating a part of a method of manufacturing the display panel illustrated in FIG. 13.
15 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
16 to 22 are cross-sectional views illustrating a method of manufacturing the display panel illustrated in FIG. 15.
23 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
24 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
25 is a perspective view illustrating an exemplary embodiment of a shielding part used when manufacturing a display panel according to example embodiments.
26 is a perspective view illustrating another embodiment of a shielding part used when manufacturing a display panel according to example embodiments.
27 is a perspective view illustrating still another embodiment of a shielding part used when manufacturing a display panel according to example embodiments.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments are illustrated in the drawings and will be described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them will be apparent with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding constituent elements are assigned the same reference numerals, and redundant descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are not used in a limiting meaning, but are used for the purpose of distinguishing one component from another component.

이하의 실시예어서, "A 및 B 중 적어도 하나"또는 "A 및/또는 B는"의 의미는 A와 B, A 또는 B를 의미한다. In the following examples, the meaning of “at least one of A and B” or “A and/or B” means A and B, A or B.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, the singular expression includes the plural expression unless the context clearly indicates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or elements described in the specification are present, and do not preclude the possibility of adding one or more other features or elements in advance.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part such as a film, a region, or a component is on or on another part, not only the case directly above the other part, but also another film, region, component, etc. are interposed therebetween. This includes cases where there is.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, components may be exaggerated or reduced in size for convenience of description. For example, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, and the present invention is not necessarily limited to what is shown.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In the following embodiments, the x-axis, y-axis, and z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.When a certain embodiment can be implemented differently, a specific process order may be performed differently from the described order. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the described order.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 보여주는 사시도이다.1 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention.

도 1을 참고하면, 표시 장치(1)는 개구영역(OP) 및 개구영역(OP)을 적어도 부분적으로 둘러싸는 제2영역인 표시영역(DA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 도 1은 표시영역(DA)의 내측에 하나의 개구영역(OP)이 배치된 것을 도시하며, 개구영역(OP)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 개구영역(OP)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.Referring to FIG. 1, the display device 1 includes an opening area OP and a display area DA that is a second area at least partially surrounding the opening area OP. The display device 1 may provide a predetermined image by using light emitted from a plurality of pixels disposed in the display area DA. 1 shows that one opening area OP is disposed inside the display area DA, and the opening area OP may be entirely surrounded by the display area DA. The opening area OP may be an area in which a component to be described later with reference to FIG. 2 is disposed.

개구영역(OP)과 제2영역인 표시영역(DA) 사이에는 제3영역으로서 제2비표시영역(NDA2)이 배치되며, 표시영역(DA)은 제4영역인 제1비표시영역(NDA1)에 의해 둘러싸일 수 있다. 제2비표시영역(NDA2) 및 제1비표시영역(NDA1)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 제2비표시영역(NDA2)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 제1비표시영역(NDA1)에 의해 전체적으로 둘러싸일 수 있다.A second non-display area NDA2 is disposed as a third area between the opening area OP and the display area DA, which is a second area, and the display area DA is a first non-display area NDA1, which is a fourth area. ) Can be surrounded by. The second non-display area NDA2 and the first non-display area NDA1 may be a type of non-display area in which pixels are not disposed. The second non-display area NDA2 may be entirely surrounded by the display area DA, and the display area DA may be entirely surrounded by the first non-display area NDA1.

이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 다른 방식의 표시 장치가 사용될 수 있다.Hereinafter, as the display device 1 according to an exemplary embodiment of the present invention, an organic light emitting display device will be described as an example, but the display device of the present invention is not limited thereto. As another embodiment, another type of display device such as a quantum dot light emitting display may be used.

도 1에는 개구영역(OP)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 개구영역(OP)의 개수는 2개 이상일 수 있으며, 각각의 형상은 원형, 타원형, 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있음은 물론이다.1 illustrates that one opening area OP is provided and is substantially circular, but the present invention is not limited thereto. It goes without saying that the number of the opening areas OP may be two or more, and each shape may be variously changed, such as a circle, an ellipse, a polygon, a star shape, and a diamond shape.

도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 보여주는 단면도이다. 도 3은 본 발명의 다른 실시예에 따른 표시 장치를 간략하게 보여주는 단면도이다. 2 is a schematic cross-sectional view of a display device according to an exemplary embodiment of the present invention. 3 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present invention.

도 2 및 도 3을 참고하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.Referring to FIGS. 2 and 3, the display device 1 may include a display panel 10, an input sensing layer 40 disposed on the display panel 10, and an optical functional layer 50, These can be covered with windows 60. The display device 1 may be various types of electronic devices such as a mobile phone, a notebook, and a smart watch.

표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다.The display panel 10 may display an image. The display panel 10 includes pixels disposed in the display area DA. The pixels may include a display element and a pixel circuit connected thereto. The display element may include an organic light emitting diode or a quantum dot organic light emitting diode.

입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.The input sensing layer 40 acquires coordinate information according to an external input, for example, a touch event. The input sensing layer 40 may include a sensing electrode or a touch electrode and trace lines connected to the sensing electrode. The input sensing layer 40 may be disposed on the display panel 10. The input sensing layer 40 may detect an external input using a mutual cap method or/and a self cap method.

입력감지층(40)은 표시 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 표시 패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 표시 패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 표시 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다. The input sensing layer 40 may be formed directly on the display panel 10 or may be separately formed and then bonded through an adhesive layer such as an optical clear adhesive. For example, the input sensing layer 40 may be continuously formed after the process of forming the display panel 10, and in this case, the input sensing layer 40 may be understood as a part of the display panel 10, and input sensing An adhesive layer may not be interposed between the layer 40 and the display panel 10. 2 shows that the input sensing layer 40 is interposed between the display panel 10 and the optical functional layer 50, but as another embodiment, the input sensing layer 40 is disposed on the optical functional layer 50 Can be.

광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,

Figure pat00001
/2 위상지연자 및/또는
Figure pat00002
/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.The optical functional layer 50 may include an antireflection layer. The antireflection layer may reduce reflectance of light (external light) incident from the outside toward the display panel 10 through the window 60. The anti-reflection layer may include a retarder and a polarizer. The phase retarder may be a film type or a liquid crystal coating type,
Figure pat00001
/2 phase delay and/or
Figure pat00002
May include /4 phase delay. The polarizer may also be a film type or a liquid crystal coating type. The film type may include a stretchable synthetic resin film, and the liquid crystal coating type may include liquid crystals arranged in a predetermined arrangement. The phase delayer and the polarizer may further include a protective film. The phase retarder and the polarizer itself or a protective film may be defined as the base layer of the antireflection layer.

다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다. In another embodiment, the antireflection layer may include a black matrix and color filters. The color filters may be arranged in consideration of the color of light emitted from each of the pixels of the display panel 10. In another embodiment, the antireflection layer may include a destructive interference structure. The destructive interference structure may include a first reflective layer and a second reflective layer disposed on different layers. The first reflected light and the second reflected light reflected from the first reflective layer and the second reflective layer, respectively, may be destructively interfered, and thus reflectance of external light may be reduced.

광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.The optical functional layer 50 may include a lens layer. The lens layer may improve light emission efficiency of light emitted from the display panel 10 or reduce color deviation. The lens layer may include a layer having a concave or convex lens shape, or/and a plurality of layers having different refractive indices. The optical functional layer 50 may include all of the antireflection layer and the lens layer described above, or may include any one of them.

일 실시예에서, 광학 기능층(50)은 표시 패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 표시 패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.In an embodiment, the optical functional layer 50 may be continuously formed after the process of forming the display panel 10 and/or the input sensing layer 40. In this case, an adhesive layer may not be interposed between the optical functional layer 50, the display panel 10 and/or the input sensing layer 40.

표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 2에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 40H, 50H)들은 개구영역(OP)에 대응하도록 위치한다. 다른 실시예로, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 또는 그 이상은 개구를 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)은, 도 3에 도시된 바와 같이 개구를 포함하지 않을 수 있다. The display panel 10, the input sensing layer 40, and/or the optical functional layer 50 may include an opening. In this regard, in FIG. 2, the display panel 10, the input sensing layer 40, and the optical function layer 50 each include first to third openings 10H, 40H, and 50H, respectively. It shows that the three openings 10H, 40H, 50H overlap each other. The first to third openings 10H, 40H, and 50H are positioned to correspond to the opening area OP. In another embodiment, one or more of the display panel 10, the input sensing layer 40, and the optical functional layer 50 may not include an opening. For example, any one or two components selected from the display panel 10, the input sensing layer 40, and the optical function layer 50 may not include an opening. Alternatively, the display panel 10, the input sensing layer 40, and the optical functional layer 50 may not include an opening as illustrated in FIG. 3.

개구영역(OP)은 전술한 바와 같이 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(30)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(30)는 도 2에 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 또는, 컴포넌트(30)는 도 3에 도시된 바와 같이 표시 패널(10)의 아래에 배치될 수 있다.As described above, the opening area OP may be a kind of component area (eg, a sensor area, a camera area, a speaker area, etc.) in which the component 30 for adding various functions to the display device 1 is located. The component 30 may be located within the first to third openings 10H, 40H and 50H as shown in FIG. 2. Alternatively, the component 30 may be disposed under the display panel 10 as shown in FIG. 3.

컴포넌트(30)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(30)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 개구영역(OP)은 컴포넌트(30)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다. The component 30 may include an electronic component. For example, the component 30 may be an electronic element using light or sound. For example, an electronic element is a sensor that outputs or receives light, such as an infrared sensor, a camera that captures an image by receiving light, a sensor that measures a distance or recognizes a fingerprint by outputting and sensing light or sound, and a light. It may be a small lamp that outputs or may include a speaker that outputs sound. In the case of an electronic element using light, light of various wavelength bands such as visible light, infrared light, ultraviolet light, etc. may be used. In some embodiments, the opening area OP may be understood as a transmission area through which light or/and sound that is output from the component 30 or traveling toward the electronic element from the outside may be transmitted.

다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(30)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(30)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 개구영역(OP)에 대응하는 개구를 포함할 수 있다.In another embodiment, when the display device 1 is used as a smart watch or an instrument panel for a vehicle, the component 30 may be a member such as a clock hand or a needle indicating predetermined information (eg, vehicle speed, etc.). When the display device 1 includes a clock hand or an instrument panel for a vehicle, the component 30 may pass through the window 60 and be exposed to the outside, and the window 60 has an opening corresponding to the opening area OP. Can include.

컴포넌트(30)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 2 및 도 3에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등을 포함하는 층이 위치할 수 있다.The component 30 may include component(s) related to the function of the display panel 10 as described above, or may include a component such as an accessory that increases the aesthetics of the display panel 10. Although not shown in FIGS. 2 and 3, a layer including an optically transparent adhesive or the like may be positioned between the window 60 and the optical functional layer 50.

도 4는 본 발명의 실시예들에 따른 표시 패널의 평면도이다. 도 5는 본 발명의 실시예들에 따른 표시 패널 중 어느 한 화소를 나타낸 등가회로도이다. 4 is a plan view of a display panel according to example embodiments. 5 is an equivalent circuit diagram illustrating one pixel of a display panel according to example embodiments.

도 4 및 도 5를 참고하면, 표시 패널(10)은 제1영역인 개구영역(OP), 제2영역인 표시영역(DA), 제3영역인 제2비표시영역(NDA2) 및 제4영역인 제1비표시영역(NDA1)을 포함할 수 있다. 4 and 5, the display panel 10 includes an opening area OP as a first area, a display area DA as a second area, a second non-display area NDA2 and a fourth area as a third area. It may include a first non-display area NDA1 which is an area.

표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 5에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. The display panel 10 includes a plurality of pixels P disposed in the display area DA. Each pixel P is a pixel circuit PC and a display element connected to the pixel circuit PC, as shown in FIG. 5, and may include an organic light emitting diode OLED. The pixel circuit PC may include a first thin film transistor T1, a second thin film transistor T2, and a storage capacitor Cst. Each pixel P may emit red, green, or blue light, or may emit red, green, blue, or white light through the organic light emitting diode OLED.

제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.The second thin film transistor T2 is a switching thin film transistor, connected to the scan line SL and the data line DL, and data input from the data line DL based on the switching voltage input from the scan line SL. The voltage may be transmitted to the first thin film transistor T1. The storage capacitor Cst is connected to the second thin film transistor T2 and the driving voltage line PL, the voltage received from the second thin film transistor T2 and the first power supply voltage ELVDD supplied to the driving voltage line PL. The voltage corresponding to the difference of can be stored.

제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다. The first thin film transistor T1 is a driving thin film transistor, which is connected to the driving voltage line PL and the storage capacitor Cst, and corresponds to the voltage value stored in the storage capacitor Cst. OLED) can be controlled. The organic light emitting diode (OLED) may emit light having a predetermined luminance by a driving current. The counter electrode (eg, the cathode) of the organic light emitting diode OLED may receive the second power voltage ELVSS.

도 5는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.5 illustrates that the pixel circuit PC includes two thin film transistors and one storage capacitor, but the present invention is not limited thereto. The number of thin film transistors and the number of storage capacitors may be variously changed according to the design of the pixel circuit PC. For example, the pixel circuit PC may further include four or five or more thin film transistors in addition to the two thin film transistors described above.

제1비표시영역(NDA1)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)을 제공하기 위한 메인 전원배선(미도시)들 등이 배치될 수 있다. 도 5에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다. In the first non-display area NDA1, a scan driver 1100 providing a scan signal to each pixel P, a data driver 1200 providing a data signal to each pixel P, and a first power supply voltage ELVDD ) And main power wirings (not shown) for providing the second power voltage ELVSS. 5 shows that the data driver 1200 is disposed adjacent to one side of the substrate 100, but according to another embodiment, the data driver 1200 includes a pad disposed on one side of the display panel 10 and It may be placed on an electrically connected flexible printed circuit board (FPCB).

예를 들면, 제1비표시영역(NDA1)에는 표시영역(DA)에 인가되는 다양한 신호 및/또는 전원을 공급하는 배선부가 배치될 수 있다. 이때, 배선부는 구동 회로(drive circuit)를 포함할 수 있다. 예컨대 구동 회로는 스캔 구동회로(미표기), 단자부(미도시), 구동전원공급배선(미도시) 및 제2배선 중 적어도 하나를 포함할 수 있으며, 표시영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 박막트랜지스터를 더 포함할 수 있다. 또한, 제1비표시영역(NDA1)에는 디스플레이 장치를 제조할 때 사용되는 유기막의 흐름을 저지하기 위한 격벽 또는 트렌치(trench) 등이 배치될 수 있다.For example, a wiring unit for supplying various signals and/or power applied to the display area DA may be disposed in the first non-display area NDA1. In this case, the wiring part may include a drive circuit. For example, the driving circuit may include at least one of a scan driving circuit (not shown), a terminal unit (not shown), a driving power supply wiring (not shown), and a second wiring, and controls an electrical signal applied to the display area DA. It may further include a thin film transistor for. Further, a partition wall or a trench may be disposed in the first non-display area NDA1 to block the flow of an organic layer used when manufacturing a display device.

다시 도 4를 참조하면, 제2비표시영역(NDA2)은 평면상에서 개구영역(OP)을 둘러쌀 수 있다. 제2비표시영역(NDA2) 및 개구영역(OP)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 제2비표시영역(NDA2)에는 개구영역(OP) 주변에 배치된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다.Referring back to FIG. 4, the second non-display area NDA2 may surround the opening area OP on a plane. The second non-display area NDA2 and the open area OP are areas in which no display elements such as an organic light emitting diode emitting light are disposed, and are disposed around the open area OP in the second non-display area NDA2. Signal lines providing signals to the pixels P may pass.

상기와 같은 제2비표시영역(NDA2)에는 신호라인들 이외에도 도면에는 도시되어 있지는 않지만 별도의 그루브가 배치되는 것도 가능하다. 이때, 그루브는 복수개 구비될 수 있으며, 복수개의 그루브는 제2비표시영역(NDA2)에서 서로 이격되도록 배치될 수 있다. In addition to the signal lines, a separate groove may be disposed in the second non-display area NDA2 as described above, although not shown in the drawing. In this case, a plurality of grooves may be provided, and the plurality of grooves may be disposed to be spaced apart from each other in the second non-display area NDA2.

도 6은 본 발명의 일 실시예에 따른 표시 패널을 보여주는 단면도이다. 도 7은 도 6에 도시된 표시 패널을 보여주는 단면도이다. 도 6 및 도 7에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미한다. 6 is a cross-sectional view illustrating a display panel according to an exemplary embodiment of the present invention. 7 is a cross-sectional view illustrating the display panel illustrated in FIG. 6. In FIGS. 6 and 7, reference numeral C denotes an arbitrary straight line passing through the center of the opening area.

도 6 및 도 7을 참고하면, 표시 패널(10)은 기판(100) 상에 배치된 표시층(200)을 포함한다. 기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 다층으로 형성될 수 있다. 예컨대, 기판(100)은 도 6의 확대도에 도시된 바와 같이, 제1베이스층(100-1), 제1배리어층(100-2), 제2베이스층(100-3), 및 제2배리어층(100-4)을 포함할 수 있다. 6 and 7, the display panel 10 includes a display layer 200 disposed on the substrate 100. The substrate 100 may include a glass material or a polymer resin. The substrate 100 may be formed in multiple layers. For example, the substrate 100 may include a first base layer 100-1, a first barrier layer 100-2, a second base layer 100-3, and a second base layer 100-1, as shown in the enlarged view of FIG. It may include two barrier layers 100-4.

제1베이스층(100-1) 및 제2베이스층(100-3)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1베이스층(100-1) 및 제2베이스층(100-3)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.Each of the first base layer 100-1 and the second base layer 100-3 may include a polymer resin. For example, the first base layer 100-1 and the second base layer 100-3 are polyethersulfone (PES), polyarylate (PAR), polyetherimide (PEI), Polyethylene naphthalate (PEN, polyethyelenene napthalate), polyethylene terephthalide (PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyimide (PI), polycarbonate (PC), cellulose triacetate (TAC) , Cellulose acetate propionate (CAP), and the like. The polymer resin described above may be transparent.

제1배리어층(100-2) 및 제2배리어층(100-4)은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.The first barrier layer 100-2 and the second barrier layer 100-4 are barrier layers that prevent the penetration of foreign substances, and contain a single layer containing inorganic materials such as silicon nitride (SiNx) and silicon oxide (SiOx). It can be layered or multilayered.

표시층(200)은 복수의 화소들을 구비한다. 표시층(200)은 각 화소마다 배치되는 표시요소들을 포함하는 표시요소층(200A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(200B)을 포함할 수 있다. 이러한 경우 화소회로층(200B)의 절연층은 후술할 버퍼층(101), 제1게이트절연층(103), 제2게이트절연층(105), 층간절연층(107) 및 평탄화층(109) 중 적어도 하나를 포함할 수 있다. 각 화소회로는 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있으며, 각 표시요소는 유기발광다이오드(organic light-emitting diode, OLED)를 포함할 수 있다. The display layer 200 includes a plurality of pixels. The display layer 200 may include a display element layer 200A including display elements disposed for each pixel, and a pixel circuit layer 200B including a pixel circuit and insulating layers disposed for each pixel. In this case, the insulating layer of the pixel circuit layer 200B is among the buffer layer 101, the first gate insulating layer 103, the second gate insulating layer 105, the interlayer insulating layer 107, and the planarization layer 109 to be described later. It may include at least one. Each pixel circuit may include a thin film transistor and a storage capacitor, and each display element may include an organic light-emitting diode (OLED).

표시층(200)의 표시요소들은 박막봉지층(500)과 같은 봉지부재로 커버될 수 있으며, 박막봉지층(500)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 표시 패널(10)이 고분자 수지를 포함하는 기판(100), 및 무기봉지층과 유기봉지층을 포함하는 박막봉지층(500)을 구비하는 경우, 표시 패널(10)의 유연성(flexibility)을 향상시킬 수 있다. Display elements of the display layer 200 may be covered with an encapsulation member such as the thin film encapsulation layer 500, and the thin film encapsulation layer 500 may include at least one inorganic encapsulation layer and at least one organic encapsulation layer. . When the display panel 10 includes a substrate 100 including a polymer resin and a thin film encapsulation layer 500 including an inorganic and organic encapsulation layer, the flexibility of the display panel 10 is improved. I can make it.

표시 패널(10)은 표시 패널(10)을 관통하는 제1개구(10H)를 포함할 수 있다. 제1개구(10H)는 개구영역(OP)에 위치할 수 있으며, 이 경우 개구영역(OP)은 일종의 개구영역일 수 있다. 도 6은 기판(100) 및 박막봉지층(500)이 각각 표시 패널(10)의 제1개구(10H)에 대응하는 관통홀(100H, 500H)을 포함하는 것을 도시한다. 표시층(200)도 개구영역(OP)에 대응하는 관통홀(200H)을 포함할 수 있다.The display panel 10 may include a first opening 10H penetrating the display panel 10. The first opening 10H may be located in the opening area OP, and in this case, the opening area OP may be a kind of opening area. 6 illustrates that the substrate 100 and the thin film encapsulation layer 500 each include through holes 100H and 500H corresponding to the first opening 10H of the display panel 10. The display layer 200 may also include a through hole 200H corresponding to the opening area OP.

표시 패널(10)은 표시영역(DA) 및 비표시영역을 포함하는 기판(100), 및 표시영역(DA) 및 비표시영역을 밀봉하는 박막봉지층(500)을 포함한다. 이때, 표시 패널(10)은 상기에서 설명한 것과 같이 표시층(200)과 박막봉지층(500)을 포함할 수 있다. The display panel 10 includes a substrate 100 including a display area DA and a non-display area, and a thin film encapsulation layer 500 sealing the display area DA and the non-display area. In this case, the display panel 10 may include the display layer 200 and the thin film encapsulation layer 500 as described above.

버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100)상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.The buffer layer 101 is positioned on the substrate 100 to reduce or block the penetration of foreign matter, moisture, or outside air from the lower portion of the substrate 100 and provide a flat surface on the substrate 100. The buffer layer 101 may include an inorganic material such as an oxide or nitride, an organic material, or an organic-inorganic composite, and may be formed of a single layer or a multilayer structure of an inorganic material and an organic material.

제1박막트랜지스터(T1)는 반도체층(A1), 제1게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함하고, 제2박막트랜지스터(T2) 반도체층(A2), 제2게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함한다.The first thin film transistor T1 includes a semiconductor layer A1, a first gate electrode G1, a source electrode S1, and a drain electrode D1, and a second thin film transistor T2, a semiconductor layer A2, And a second gate electrode G2, a source electrode S2, and a drain electrode D2.

이하에서는 박막트랜지스터(T1, T2)가 탑 게이트 타입(top gate type)인 경우를 도시하고 있다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막트랜지스터가 채용될 수 있다.Hereinafter, a case in which the thin film transistors T1 and T2 are of the top gate type is illustrated. However, the present embodiment is not limited thereto, and various types of thin film transistors such as a bottom gate type may be employed.

또한, 이하에서는 박막트랜지스터(T1, T2)가 두 개인 경우를 도시하고 있으나, 이에 한정되지 않는다. 본 발명의 실시예들에 있어서, 디스플레이 장치는 하나의 화소에 대해서 박막트랜지스터(T1, T2)를 두 개 이상 채용할 수 있다. 일부 실시예에서, 박막트랜지스터((T1, T2)는 하나의 화소에 대해서 여섯 개 내지 일곱 개를 채용될 수 있는 등 다양한 변형이 가능하다.In addition, hereinafter, a case in which there are two thin film transistors T1 and T2 is illustrated, but is not limited thereto. In embodiments of the present invention, the display device may employ two or more thin film transistors T1 and T2 for one pixel. In some embodiments, various modifications are possible, such as six to seven thin film transistors (T1, T2) may be employed for one pixel.

반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널영역과 상기 채널영역보다 캐리어 농도가 높은 소스 영역 및 드레인 영역을 포함할 수 있다.The semiconductor layers A1 and A2 may include amorphous silicon or polycrystalline silicon. In another embodiment, the semiconductor layers A1 and A2 are indium (In), gallium (Ga), stainless (Sn), zirconium (Zr), vanadium (V), hafnium (Hf), cadmium (Cd), germanium It may include an oxide of at least one material selected from the group including (Ge), chromium (Cr), titanium (Ti), and zinc (Zn). The semiconductor layers A1 and A2 may include a channel region and a source region and a drain region having a higher carrier concentration than the channel region.

반도체층(A1) 상에는 제1게이트절연층(103)을 사이에 두고 제1게이트전극(G1)이 배치된다. 제1게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.A first gate electrode G1 is disposed on the semiconductor layer A1 with the first gate insulating layer 103 therebetween. The first gate electrode G1 includes molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like, and may be formed of a single layer or multiple layers. For example, the first gate electrode G1 may be a single layer of Mo.

제1게이트절연층(103)은 반도체층(A1)과 제1게이트전극(G1)을 절연하기 위한 것으로, 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. The first gate insulating layer 103 is for insulating the semiconductor layer A1 and the first gate electrode G1, and is composed of silicon oxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiON), and aluminum. Oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ).

반도체층(A2) 상에는 제1게이트절연층(103)과 제2게이트절연층(105)을 사이에 두고 제2게이트전극(G2)가 배치된다. 제2게이트전극(G2)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2게이트전극(G2)은 Mo의 단층이거나 또는 Mo/Al/Mo 구조의 다층일 수 있다.A second gate electrode G2 is disposed on the semiconductor layer A2 with the first gate insulating layer 103 and the second gate insulating layer 105 therebetween. The second gate electrode G2 may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and is formed as a multilayer or single layer including the above material. Can be. For example, the second gate electrode G2 may be a single layer of Mo or a multilayer of Mo/Al/Mo structure.

제2게이트절연층(105)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예를 들어, 제2게이트절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.The second gate insulating layer 105 may include an inorganic material including oxide or nitride. For example, the second gate insulating layer 105 is silicon oxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), It may include tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO2).

소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(107) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. The source electrodes S1 and S2 and the drain electrodes D1 and D2 are disposed on the interlayer insulating layer 107. The source electrodes S1 and S2 and the drain electrodes D1 and D2 may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like. It may be formed as a multi-layer or a single layer including. For example, the source electrodes S1 and S2 and the drain electrodes D1 and D2 may have a Ti/Al/Ti multilayer structure.

층간절연층(107)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.The interlayer insulating layer 107 is a silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O). 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ).

상기와 같이, 제1박막트랜지스터(T1)의 제1게이트전극(G1)과 제2박막트랜지스터(T2)의 제2게이트전극(G2)은 서로 다른 층에 배치될 수 있다. 이에 따라, 제1박막트랜지스터(T1)과 제2박막트랜지스터(T2)의 구동범위를 다르게 조절할 수 있다.As described above, the first gate electrode G1 of the first thin film transistor T1 and the second gate electrode G2 of the second thin film transistor T2 may be disposed on different layers. Accordingly, the driving ranges of the first thin film transistor T1 and the second thin film transistor T2 can be differently adjusted.

스토리지 캐패시터(Cst)의 제1전극(CE1)은 제1게이트전극(G1)과 동일한 층에 동일 물질로 형성될 수 있다. 스토리지 캐패시터(Cst)의 제2전극(CE2)은 제2게이트절연층(105)을 사이에 두고 제1전극(CE1)과 중첩한다. 제2전극(CE2)은 제2게이트전극(G2)와 동일한 층에 동일 물질로 형성될 수 있다.The first electrode CE1 of the storage capacitor Cst may be formed of the same material on the same layer as the first gate electrode G1. The second electrode CE2 of the storage capacitor Cst overlaps the first electrode CE1 with the second gate insulating layer 105 therebetween. The second electrode CE2 may be formed of the same material on the same layer as the second gate electrode G2.

도 7에 있어서, 스토리지 캐패시터(Cst)는 제1박막트랜지스터(T1) 및 제2박막트랜지스터(T2)와 중첩하지 않는 것으로 도시되고 있다. 그러나, 이에 한정되지 않는다. 예컨대, 스토리지 캐패시터(Cst)는 제1박막트랜지스터(T1)과 중첩하여 배치될 수 있다. 일부 실시예에서, 스토리지 캐패시터(Cst)의 제1전극(CE1)은 제1게이트전극(G1)과 일체(一體)로 형성될 수 있다. 즉, 제1박막트랜지스터(T1)의 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 제1전극(CE1)으로의 기능을 수행할 수 있다.In FIG. 7, the storage capacitor Cst is shown not to overlap with the first thin film transistor T1 and the second thin film transistor T2. However, it is not limited thereto. For example, the storage capacitor Cst may be disposed to overlap the first thin film transistor T1. In some embodiments, the first electrode CE1 of the storage capacitor Cst may be integrally formed with the first gate electrode G1. That is, the first gate electrode G1 of the first thin film transistor T1 may function as the first electrode CE1 of the storage capacitor Cst.

소스전극(S1, S2)과 드레인전극(D1, D2) 상에는 평탄화층(109)이 위치하며, 평탄화층(109) 상에 유기발광소자(300,OLED)가 위치할 수 있다. 평탄화층(109)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(109)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다.A planarization layer 109 may be disposed on the source electrodes S1 and S2 and the drain electrodes D1 and D2, and the organic light emitting device 300 (OLED) may be disposed on the planarization layer 109. The planarization layer 109 may be formed of a single layer or multiple layers of an organic material. Organic substances are general-purpose polymers such as polymethylmethacrylate (PMMA) or polystylene (PS), polymer derivatives having phenolic groups, acrylic polymers, imide polymers, arylether polymers, amide polymers, fluorine polymers, p-xylene polymers It may include polymers, vinyl alcohol-based polymers, and blends thereof. Further, the planarization layer 109 may be formed of a composite laminate of an inorganic insulating film and an organic insulating film.

기판(100)의 표시영역(DA) 내의 평탄화층(109) 상에는 유기발광소자(300)가 배치될 수 있다. 유기발광소자(300)는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 중간층(320)을 포함할 수 있다. The organic light emitting device 300 may be disposed on the planarization layer 109 in the display area DA of the substrate 100. The organic light emitting device 300 may include a pixel electrode 310, a counter electrode 330, and an intermediate layer 320 interposed therebetween.

화소전극(310)은 평탄화층(109) 등에 형성된 개구부를 통해 제1박막트랜지스터(T1)의 소스전극(S1) 및 드레인전극(D1) 중 어느 하나와 컨택하여 제1박막트랜지스터(T1)와 전기적으로 연결된다. 화소전극(310)은 반사 전극일 수 있다. 예를 들어, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.The pixel electrode 310 makes electrical contact with one of the source electrode S1 and the drain electrode D1 of the first thin film transistor T1 through an opening formed in the planarization layer 109 and the like to be electrically connected to the first thin film transistor T1. It is connected by The pixel electrode 310 may be a reflective electrode. For example, the pixel electrode 310 may include a reflective film formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and compounds thereof, and a transparent or semitransparent electrode layer formed on the reflective film. I can. Transparent or translucent electrode layers include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3; indium oxide), and indium gallium oxide (IGO). ; Indium gallium oxide) and aluminum zinc oxide (AZO; aluminum zinc oxide) may be provided with at least one selected from the group.

평탄화층(109) 상부에는 화소정의막(112)이 배치될 수 있다. 이 화소정의막(112)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(112)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 이와 같은 화소정의막(112)은 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.A pixel defining layer 112 may be disposed on the planarization layer 109. The pixel defining layer 112 serves to define a pixel by having an opening corresponding to each subpixel, that is, an opening through which at least a central portion of the pixel electrode 310 is exposed. In addition, the pixel defining layer 112 increases the distance between the edge of the pixel electrode 310 and the counter electrode 330 above the pixel electrode 310, thereby generating an arc at the edge of the pixel electrode 310. Can play a role in preventing it. The pixel defining layer 112 may be formed of an organic material such as polyimide or hexamethyldisiloxane (HMDSO).

중간층(320)은 발광층(322)을 포함한다. 발광층(322)은 적색, 녹색 및 청색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물로 형성될 수 있으며, 표시영역(DA) 중 화소(P)에 대응하여 패터닝될 수 있다. 중간층(320)은 발광층(322)과 화소전극(310) 사이에 개재되는 제1기능층(321) 및 발광층(322)과 대향전극(330) 사이에 개재되는 제2기능층(323) 중 적어도 어느 하나의 기능층을 포함할 수 있다. The intermediate layer 320 includes a light emitting layer 322. The emission layer 322 may be formed of an organic material including a fluorescent or phosphorescent material emitting red, green, and blue light, and may be patterned to correspond to the pixel P in the display area DA. The intermediate layer 320 is at least one of a first functional layer 321 interposed between the emission layer 322 and the pixel electrode 310 and a second functional layer 323 interposed between the emission layer 322 and the counter electrode 330. It may include any one functional layer.

제1기능층(321)은 정공 주입층(HIL: Hole Injection Layer) 및 정공 수송층(HTL: Hole Transport Layer) 중 적어도 어느 하나를 포함할 수 있다. The first functional layer 321 may include at least one of a hole injection layer (HIL) and a hole transport layer (HTL).

정공 주입층은 애노드에서 정공을 용이하게 방출되게 하며, 정공 수송층은 정공 주입층의 정공이 발광층까지 전달되게 한다. The hole injection layer allows holes to be easily discharged from the anode, and the hole transport layer allows holes of the hole injection layer to be transferred to the light emitting layer.

정공 주입층은 구리프탈로시아닌 등의 프탈로시아닌 화합물, DNTPD (N,N'-diphenyl-N,N'-bis-[4-(phenyl-m-tolyl-amino)-phenyl]-biphenyl-4,4'-diamine, N,N'-디페닐-N,N'-비스-[4-(페닐-m-톨일-아미노)-페닐]-비페닐-4,4'-디아민), m-MTDATA(4,4',4"-tris(3-methylphenylphenylamino) triphenylamine, 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민), TDATA(4,4'4"-Tris(N,N-diphenylamino)triphenylamine, 4,4',4"-트리스(N,N'-디페닐아미노)트리페닐아민), 2T-NATA(4,4',4"-tris{N,-(2-naphthyl)-N-phenylamino}-triphenylamine, 4,4',4"-트리스{N,-(2-나프틸)-N-페닐아미노}-트리페닐아민), PEDOT/PSS(Poly(3,4-ethylenedioxythiophene)/Poly(4-styrenesulfonate), 폴리(3,4-에틸렌디옥시티오펜)/폴리(4-스티렌술포네이트)), Pani/DBSA(Polyaniline/Dodecylbenzenesulfonic acid, 폴리아닐린/도데실벤젠술폰산), Pani/CSA(Polyaniline/Camphor sulfonicacid, 폴리아닐린/캠퍼술폰산) 또는 PANI/PSS (Polyaniline)/Poly(4-styrenesulfonate) 또는 폴리아닐린/폴리(4-스티렌술포네이트)) 등을 포함할 수 있으나, 이에 한정되지 않는다.The hole injection layer is a phthalocyanine compound such as copper phthalocyanine, DNTPD (N,N'-diphenyl-N,N'-bis-[4-(phenyl-m-tolyl-amino)-phenyl]-biphenyl-4,4'- diamine, N,N'-diphenyl-N,N'-bis-[4-(phenyl-m-tolyl-amino)-phenyl]-biphenyl-4,4'-diamine), m-MTDATA(4, 4',4"-tris(3-methylphenylphenylamino) triphenylamine, 4,4',4"-tris(3-methylphenylphenylamino)triphenylamine), TDATA(4,4'4"-Tris(N,N- diphenylamino)triphenylamine, 4,4',4"-tris(N,N'-diphenylamino)triphenylamine), 2T-NATA(4,4',4"-tris(N,-(2-naphthyl) -N-phenylamino}-triphenylamine, 4,4',4"-tris{N,-(2-naphthyl)-N-phenylamino}-triphenylamine), PEDOT/PSS (Poly(3,4-ethylenedioxythiophene) )/Poly(4-styrenesulfonate), poly(3,4-ethylenedioxythiophene)/poly(4-styrenesulfonate)), Pani/DBSA(Polyaniline/Dodecylbenzenesulfonic acid, polyaniline/dodecylbenzenesulfonic acid), Pani/ CSA (Polyaniline/Camphor sulfonic acid, polyaniline/camphor sulfonic acid) or PANI/PSS (Polyaniline)/Poly(4-styrenesulfonate) or polyaniline/poly(4-styrenesulfonate)), etc.

정공 수송층은 N-페닐카바졸, 폴리비닐카바졸 등의 카바졸 유도체, TPD(N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1-biphenyl]-4,4'-diamine, N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1-비페닐]-4,4'-디아민), NPB(N,N'-di(1-naphthyl)-N,N'-diphenylbenzidine, N,N'-디(1-나프틸)-N,N'-디페닐벤지딘), TCTA(4,4',4"-tris(N-carbazolyl)triphenylamine, 4,4',4"-트리스(N-카바졸일)트리페닐아민) 등과 같은 트리페닐아민계 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.The hole transport layer includes carbazole derivatives such as N-phenylcarbazole and polyvinylcarbazole, TPD(N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1-biphenyl]-4, 4'-diamine, N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1-biphenyl]-4,4'-diamine), NPB(N,N'-di (1-naphthyl)-N,N'-diphenylbenzidine, N,N'-di(1-naphthyl)-N,N'-diphenylbenzidine), TCTA(4,4',4"-tris(N- Triphenylamine-based materials such as carbazolyl)triphenylamine, 4,4',4"-tris(N-carbazolyl)triphenylamine) may be included, but are not limited thereto.

제2기능층(323)은 전자 수송층(ETL: Electron Transport Layer) 및 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나를 포함할 수 있다. The second functional layer 323 may include at least one of an electron transport layer (ETL) and an electron injection layer (EIL).

전자 주입층은 캐소드에서 전자를 용이하게 방출되게 하며, 전자 수송층은 전자 주입층의 전자가 발광층까지 전달되게 한다. The electron injection layer allows electrons to be easily emitted from the cathode, and the electron transport layer allows electrons from the electron injection layer to be transferred to the light emitting layer.

전자 수송층은 Alq3, BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline, 2,9-디메틸-4,7-디페닐-1,10-페난트롤린), Bphen(4,7-Diphenyl-1,10-phenanthroline, 4,7-디페닐-1,10-페난트롤린), TAZ(3-(4-Biphenylyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole, 3-(4-비페닐릴)-4-페닐-5-터트-부틸페닐-1,2,4-트리아졸), NTAZ(4-(Naphthalen-1-yl)-3,5-diphenyl-4H-1,2,4-triazole, 4-(나프탈렌-1-일)-3,5-디페닐-4H-1,2,4-트리아졸), tBu-PBD(2-(4-Biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole, 2-(4-비페닐릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸), BAlq(Bis(2-methyl-8-quinolinolato-N1,O8)-(1,1'-Biphenyl-4-olato)aluminum, 비스(2-메틸-8-퀴놀리노라토-N1,O8)-(1,1'-비페닐-4-오라토)알루미늄), Bebq2(beryllium bis(benzoquinolin-10-olate, 베릴륨 비스(벤조퀴놀리-10-노에이트)), ADN(9,10-di(naphthalene-2-yl)anthrascene, 9,10-디(나프탈렌-2-일)안트라센) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.The electron transport layer is Alq3, BCP (2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline, 2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), Bphen (4 ,7-Diphenyl-1,10-phenanthroline, 4,7-diphenyl-1,10-phenanthroline), TAZ(3-(4-Biphenylyl)-4-phenyl-5-tert-butylphenyl-1,2 ,4-triazole, 3-(4-biphenylyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole), NTAZ(4-(Naphthalen-1-yl)-3, 5-diphenyl-4H-1,2,4-triazole, 4-(naphthalen-1-yl)-3,5-diphenyl-4H-1,2,4-triazole), tBu-PBD(2-( 4-Biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole, 2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4- Oxadiazole), BAlq(Bis(2-methyl-8-quinolinolato-N1,O8)-(1,1'-Biphenyl-4-olato)aluminum, bis(2-methyl-8-quinolinolato-N1 ,O8)-(1,1'-biphenyl-4-orato)aluminum), Bebq2 (beryllium bis(benzoquinolin-10-olate, beryllium bis(benzoquinolin-10-noate)), ADN(9, 10-di(naphthalene-2-yl)anthrascene, 9,10-di(naphthalen-2-yl)anthrascene), and the like, but are not limited thereto.

전자 주입층은 LiF, NaCl, CsF, Li2O, BaO, Liq 등의 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.The electron injection layer may include a material such as LiF, NaCl, CsF, Li2O, BaO, or Liq, but is not limited thereto.

물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다. 이하에서는 설명의 편의를 위하여 발광층(322)은 복수개의 화소전극(310)들 각각에 대응되도록 패터닝되고, 제1기능층(321)과 제2기능층(323)은 복수개의 화소전극(310)들에 걸쳐서 일체로 기판(100) 상에 배치되는 경우를 중심으로 상세히 설명하기로 한다. Of course, the intermediate layer 320 is not necessarily limited thereto, and may have various structures. In addition, the intermediate layer 320 may include an integral layer over the plurality of pixel electrodes 310, or may include a layer patterned to correspond to each of the plurality of pixel electrodes 310. Hereinafter, for convenience of description, the light emitting layer 322 is patterned to correspond to each of the plurality of pixel electrodes 310, and the first functional layer 321 and the second functional layer 323 are a plurality of pixel electrodes 310. It will be described in detail focusing on the case of being integrally disposed on the substrate 100 over the fields.

대향전극(330)은 표시영역(DA) 상부에 배치되는데, 도 7에 도시된 것과 같이 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다. 다른 실시예로써 대향전극(330)은 표시영역(DA)의 상부 및 비표시영역의 일부의 상부를 덮도록 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 대향전극(330)은 표시영역(DA)의 상부 및 비표시영역의 일부의 상부를 덮도록 배치되는 경우를 중심으로 상세히 설명하기로 한다. The counter electrode 330 is disposed above the display area DA, and may be disposed to cover the display area DA as illustrated in FIG. 7. That is, the counter electrode 330 may be formed integrally with the plurality of organic light emitting devices and may correspond to the plurality of pixel electrodes 310. In another embodiment, the counter electrode 330 may be disposed to cover the upper portion of the display area DA and a portion of the non-display area. Hereinafter, for convenience of explanation, the counter electrode 330 will be described in detail focusing on a case where the counter electrode 330 is disposed to cover the upper portion of the display area DA and a portion of the non-display area.

대향전극(330)은 투광성 전극일 수 있다. 예컨대, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. The counter electrode 330 may be a translucent electrode. For example, the counter electrode 330 may be a transparent or translucent electrode, and may be formed of a metal thin film having a small work function including Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, and compounds thereof. have. In addition, a transparent conductive oxide (TCO) film such as ITO, IZO, ZnO, or In 2 O 3 may be further disposed on the metal thin film.

화소전극(310)이 반사전극, 대향전극(330)이 투광성 전극으로 구비됨에 따라, 중간층(320)에서 방출되는 광은 대향전극(330) 측으로 방출되는 전면(全面) 발광형일 수 있다. 그러나, 본 실시예는 이에 제한되지 않으며, 중간층(320)에서 방출된 광이 기판(100) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 화소전극(310)은 투명 또는 반투명 전극으로 구성되고, 대향전극(330)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 디스플레이 장치는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.As the pixel electrode 310 is provided as a reflective electrode and the counter electrode 330 is a light-transmitting electrode, light emitted from the intermediate layer 320 may be of a front emission type emitted toward the counter electrode 330. However, the present exemplary embodiment is not limited thereto, and may be a bottom emission type in which light emitted from the intermediate layer 320 is emitted toward the substrate 100. In this case, the pixel electrode 310 may be configured as a transparent or translucent electrode, and the counter electrode 330 may be configured as a reflective electrode. In addition, the display device of this embodiment may be a two-sided light emitting type that emits light in both the front and rear directions.

대향전극(330) 상부에는 캐핑층(400)이 배치될 수 있다. 이때, 캐핑층(400)은 대향전극(330)에 직접 접촉할 수 있다. 캐핑층(400)은 대향전극(330)보다 낮은 굴절률을 가지며 제1무기봉지층(510)보다 높은 굴절률을 가질 수 있다. 캐핑층(400)은 발광층(322)을 포함하는 중간층(320)에서 발생된 빛이 전반사되어 외부로 방출되지 않는 비율을 감소시켜 광효율을 향상시키는 역할을 할 수 있다. A capping layer 400 may be disposed on the counter electrode 330. In this case, the capping layer 400 may directly contact the counter electrode 330. The capping layer 400 may have a lower refractive index than the counter electrode 330 and a higher refractive index than the first inorganic encapsulation layer 510. The capping layer 400 may serve to improve light efficiency by reducing a rate at which light generated from the intermediate layer 320 including the light emitting layer 322 is totally reflected and is not emitted to the outside.

상기와 같은 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나의 끝단 두께는 도 7에 개시되어 있는 것과 같이 개구영역(OP)으로 갈수록 점차 작아질 수 있다. 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나의 끝단 두께가 가변하는 영역은 화소정의막(112)의 평평한 상면에 배치될 수 있다. 특히 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)의 끝단 두께가 가변하는 영역은 화소정의막(112)의 상면의 평탄한 부분에 배치될 수 있다. The thickness of at least one end of the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 as described above is as disclosed in FIG. It may gradually decrease as it goes toward the opening area OP. A region in which the thickness of at least one of the first functional layer 321, the emission layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 is variable is the pixel definition layer 112 It can be placed on a flat top surface. In particular, a region in which the thickness of the ends of the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 is variable is on the upper surface of the pixel defining layer 112. It can be placed on a flat part.

박막봉지층(500)은 표시영역(DA) 및 비표시영역을 덮어, 외부의 습기 및 산소의 침투를 방지할 수 있다. 박막봉지층(500)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 구비할 수 있다. 도 7에서는, 박막봉지층(500)이 두 개의 무기봉지층(510,530)과 하나의 유기봉지층(520)을 포함하는 예를 도시하고 있으나, 적층 순서 및 적층 횟수는 도 7에 도시된 실시예로 제한되지 않는다.The thin film encapsulation layer 500 may cover the display area DA and the non-display area to prevent penetration of external moisture and oxygen. The thin film encapsulation layer 500 may include at least one organic encapsulation layer and at least one inorganic encapsulation layer. In FIG. 7, an example in which the thin film encapsulation layer 500 includes two inorganic encapsulation layers 510 and 530 and one organic encapsulation layer 520 is shown, but the stacking order and the number of stacking are shown in FIG. 7. Is not limited to.

제1무기봉지층(510)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(510)과 대향전극(330) 사이에 캐핑층(400) 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(510)은 그 하부의 구조물을 따라 형성되기에, 도 7에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. The first inorganic encapsulation layer 510 covers the counter electrode 330 and may include silicon oxide, silicon nitride, and/or silicon oxynitride. Of course, other layers such as the capping layer 400 may be interposed between the first inorganic encapsulation layer 510 and the counter electrode 330 as needed. Since the first inorganic encapsulation layer 510 is formed along the lower structure, the top surface thereof is not flat as shown in FIG. 7.

유기봉지층(520)은 이러한 제1무기봉지층(510)을 덮는데, 제1무기봉지층(510)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(520)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. The organic encapsulation layer 520 covers the first inorganic encapsulation layer 510, and unlike the first inorganic encapsulation layer 510, the top surface may be substantially flat. Specifically, the upper surface of the organic encapsulation layer 520 may be substantially flat in a portion corresponding to the display area DA. The organic encapsulation layer 520 may include one or more materials selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polycarbonate, polyimide, polyethylene sulfonate, polyoxymethylene, polyarylate, and hexamethyldisiloxane. have. The second inorganic encapsulation layer 530 covers the organic encapsulation layer 520 and may include silicon oxide, silicon nitride, and/or silicon oxynitride.

이와 같이 박막봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 박막봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA) 및 비표시영역으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 이러한 제2무기봉지층(530)은 표시영역(DA) 외측에 위치한 그 가장자리에서 제1무기봉지층(510)과 컨택함으로써, 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.As such, the thin film encapsulation layer 500 includes the first inorganic encapsulation layer 510, the organic encapsulation layer 520 and the second inorganic encapsulation layer 530, and the thin film encapsulation layer 500 is formed through such a multilayer structure. Even if a crack occurs within, it is possible to prevent such cracks from being connected between the first inorganic encapsulation layer 510 and the organic encapsulation layer 520 or between the organic encapsulation layer 520 and the second inorganic encapsulation layer 530. have. Through this, it is possible to prevent or minimize the formation of a path through which moisture or oxygen from the outside penetrates into the display area DA and the non-display area. The second inorganic encapsulation layer 530 makes contact with the first inorganic encapsulation layer 510 at its edge located outside the display area DA, so that the organic encapsulation layer 520 is not exposed to the outside.

기판(100)의 비표시영역에는 격벽(120)이 배치된다. A partition wall 120 is disposed in the non-display area of the substrate 100.

격벽(120)은 표시영역(DA) 및 비표시영역을 밀봉하기 위한 박막봉지층(500)의 유기봉지층(520)의 형성 시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(520)의 에지 테일이 형성되는 것을 방지할 수 있다. When forming the organic encapsulation layer 520 of the thin film encapsulation layer 500 for sealing the display area DA and the non-display area, the partition wall 120 blocks the organic material from flowing in the edge direction of the substrate 100. It is possible to prevent the formation of the edge tail of the organic encapsulation layer 520.

상기와 같은 격벽(120)은 적어도 하나 이상 구비될 수 있다. 이때, 격벽(120)이 복수개 구비되는 경우 복수개의 격벽(120)은 서로 이격된 제1격벽(120A) 및 제2격벽(120B)를 포함한다. At least one partition wall 120 as described above may be provided. In this case, when a plurality of partition walls 120 are provided, the plurality of partition walls 120 include a first partition wall 120A and a second partition wall 120B spaced apart from each other.

제1격벽(120A) 및 제2격벽(120B) 중 적어도 하나는 복수의 층으로 형성될 수 있다. 도 7에 있어서, 제1격벽(120A)은 평탄화층(109)과 동일한 물질로 형성된 제1층(121A) 및 화소정의막(112)과 동일한 물질로 형성된 제2층(123A)이 적층된 구조로 도시되고 있으며, 제2격벽(120B)은 평탄화층(109)과 동일한 물질로 형성된 제1층(121B), 화소정의막(112)과 동일한 물질로 형성된 제2층(123B)가 적층된 구조를 도시하고 있다. 그러나, 이에 한정되지 않는다. 제1격벽(120A) 및 제2격벽(120B) 중 하나는 단일층으로 형성되거나, 둘 다 이층 구조를 갖거나, 둘 다 삼층 구조를 갖는 등 다양한 변형이 가능하다. 또한, 제1격벽(120A) 및 제2격벽(120B)과 이격되어 배치되는 추가적인 격벽을 더 포함될 수 있다.At least one of the first partition wall 120A and the second partition wall 120B may be formed of a plurality of layers. In FIG. 7, the first partition wall 120A has a structure in which a first layer 121A formed of the same material as the planarization layer 109 and a second layer 123A formed of the same material as the pixel definition layer 112 are stacked. The second partition wall 120B is a structure in which a first layer 121B formed of the same material as the planarization layer 109 and a second layer 123B formed of the same material as the pixel definition layer 112 are stacked. Is shown. However, it is not limited thereto. One of the first partition wall 120A and the second partition wall 120B may be formed as a single layer, both have a two-layer structure, or both have a three-layer structure. In addition, an additional partition wall disposed to be spaced apart from the first partition wall 120A and the second partition wall 120B may be further included.

스페이서는 도 7에 도시되어 있지는 않지만 화소정의막(112)의 평평한 부분에 배치되며, 화소정의막(112)의 평평한 면으로부터 박막봉지층(500)으로 돌출될 수 있다. 상기 스페이서는 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. Although not shown in FIG. 7, the spacer is disposed on a flat portion of the pixel definition layer 112 and may protrude from the flat surface of the pixel definition layer 112 to the thin film encapsulation layer 500. The spacer may be formed of an organic material such as polyimide or hexamethyldisiloxane (HMDSO).

격벽(120)에 복수의 격벽이 포함됨에 따라, 유기봉지층(520)의 형성시 유기물의 넘침 현상을 보다 효과적으로 방지할 수 있다. As the partition wall 120 includes a plurality of partition walls, it is possible to more effectively prevent an overflow phenomenon of organic matter when the organic encapsulation layer 520 is formed.

도 8 내지 도 10은 도 6에 도시된 표시 패널을 제조하는 방법을 보여주는 단면도이다. 도 8 내지 도 10에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 8 내지 도 10에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다. 8 to 10 are cross-sectional views illustrating a method of manufacturing the display panel illustrated in FIG. 6. In FIGS. 8 to 10, reference numeral C denotes an arbitrary straight line passing through the center of the opening area, and the same reference numerals as in FIGS. 6 and 7 in the reference numerals shown in FIGS. 8 to 10 denote the same member.

도 8 내지 도 10을 참고하면, 표시 패널(10)을 제조하는 경우 기판(100) 상에 절연층과 화소회로 등을 형성한 후 유기발광소자(300)을 형성할 수 있다. Referring to FIGS. 8 to 10, when manufacturing the display panel 10, the organic light emitting device 300 may be formed after forming an insulating layer and a pixel circuit on the substrate 100.

구체적으로 화소전극(310)을 형성한 후 또는 화소전극(310)을 형성하기 전 차폐부(20)를 개구영역(OP) 및 제2비표시영역(NDA2) 일부 또는 개구영역(OP) 및 제2비표시영역(NDA2) 전체를 차폐하도록 기판(100) 상에 배치할 수 있다. 이하에서는 설명의 편의를 위하여 차폐부(20)는 화소전극(310)을 형성한 후 개구영역(OP) 및 제2비표시영역(NDA2) 전체를 차폐하도록 기판(100) 상에 배치되는 경우를 중심으로 상세히 설명하기로 한다. Specifically, after forming the pixel electrode 310 or before forming the pixel electrode 310, the shielding part 20 is partially opened or the second non-display area NDA2 or the open area OP and the second 2 It may be disposed on the substrate 100 to shield the entire non-display area NDA2. Hereinafter, for convenience of description, it is assumed that the shielding part 20 is disposed on the substrate 100 to shield the entire opening area OP and the second non-display area NDA2 after forming the pixel electrode 310. It will be described in detail mainly.

상기와 같은 차폐부(20)는 제1차폐부(21), 제2차폐부(22) 및 접착부(23)를 포함할 수 있다. 제1차폐부(21)와 제2차폐부(22)는 서로 일체로 형성되거나 별도로 형성될 수 있다. 예를 들면, 제1차폐부(21)와 제2차폐부(22)는 녹는점이 섭씨 350도이상이면서 450도이하의 범위를 갖는 내열재료를 포함할 수 있다. 특히 제1차폐부(21)와 제2차폐부(22)는 폴리이미드(Polyimide) 수지로 사출 등을 통하여 제조되거나 제1차폐부(21)와 제2차폐부(22)를 필름 형태로 형성되어 서로 부착하거나 결합하는 것도 가능하다. 다른 실시예로써 제1차폐부(21)와 제2차폐부(22)는 열경화성 소재를 포함하는 플라스틱, 금속 등을 압출하거나 압착 등의 공정을 통하여 일체로 형성하는 것도 가능하다. 또 다른 실시예로써 제1차폐부(21)와 제2차폐부(22)는 합성수지 및/또는 금속 등으로 금형을 이용하여 형성하는 것도 가능하다. The shielding part 20 as described above may include a first shielding part 21, a second shielding part 22, and an adhesive part 23. The first shielding part 21 and the second shielding part 22 may be integrally formed with each other or may be formed separately. For example, the first shielding portion 21 and the second shielding portion 22 may include a heat-resistant material having a melting point of 350 degrees Celsius or more and a range of 450 degrees or less. In particular, the first shielding part 21 and the second shielding part 22 are made of polyimide resin through injection, or the first shielding part 21 and the second shielding part 22 are formed in a film form. It is also possible to attach or combine with each other. In another embodiment, the first shielding portion 21 and the second shielding portion 22 may be integrally formed through a process such as extrusion or compression of plastic or metal including a thermosetting material. As another embodiment, the first shielding portion 21 and the second shielding portion 22 may be formed of a synthetic resin and/or metal, using a mold.

상기와 같은 제1차폐부(21)와 제2차폐부(22)는 서로 상이한 높이에 배치될 수 있다. 이러한 경우 제1차폐부(21)의 일부는 절곡되도록 형성되어 제2차폐부(22)와 연결될 수 있다. 특히 이러한 경우 제1차폐부(21)의 저면과 제2차폐부(22)의 저면은 서로 상이한 부분을 차폐할 수 있다. 예를 들면, 제1차폐부(21)의 저면은 개구영역(OP)과 제2비표시영역(NDA2)의 일부를 차폐할 수 있다. 제2차폐부(22)의 저면은 제2비표시영역(NDA2)의 일부 또는 제2비표시영역(NDA2)의 전체를 차폐할 수 있다. 또한, 제2차폐부(22)는 제2차폐부(22)가 차폐하는 기판(100) 부분에 적층되는 층 중 최상측 층과 접촉하지 않을 수 있다. 즉, 제2차폐부(22)의 저면은 제2비표시영역(NDA2)에 배치되는 화소정의막(119)의 최상측(또는 최상면)과 접촉하지 않고 화소정의막(119)의 최상측으로부터 이격될 수 있다. 이때, 화소정의막(119) 상에 별도의 스페이서가 배치되는 경우 제2차폐부(22)의 저면은 스페이서의 최상측(또는 최상면)과 접촉하거나 접촉하지 않을 수 있다. The first shielding part 21 and the second shielding part 22 as described above may be disposed at different heights. In this case, a part of the first shielding part 21 may be formed to be bent to be connected to the second shielding part 22. In particular, in this case, the bottom surface of the first shielding portion 21 and the bottom surface of the second shielding portion 22 may shield different portions from each other. For example, the bottom surface of the first shielding part 21 may shield part of the opening area OP and the second non-display area NDA2. The bottom surface of the second shielding part 22 may shield a part of the second non-display area NDA2 or the entire second non-display area NDA2. In addition, the second shielding portion 22 may not contact the uppermost layer of the layers stacked on the portion of the substrate 100 that the second shielding portion 22 shields. That is, the bottom surface of the second shielding portion 22 does not contact the uppermost side (or uppermost surface) of the pixel defining layer 119 disposed in the second non-display area NDA2, and is from the uppermost side of the pixel defining layer 119. Can be separated. In this case, when a separate spacer is disposed on the pixel definition layer 119, the bottom surface of the second shielding portion 22 may or may not contact the uppermost side (or uppermost surface) of the spacer.

접착부(23)는 접착부재를 포함할 수 있다. 예를 들면, 접착부(23)는 마이크로 크기의 진공 그리스를 포함할 수 있다. 다른 실시예로써 접착부(23)는 고온에서 변성되지 않도록 내열성을 갖는 실리콘 계열 점착제를 포함하는 것도 가능하다. The adhesive part 23 may include an adhesive member. For example, the adhesive part 23 may include micro-sized vacuum grease. As another embodiment, the adhesive part 23 may include a silicone-based adhesive having heat resistance so as not to be denatured at high temperatures.

상기와 같은 접착부(23)는 다양한 형태로 제1차폐부(21)의 저면에 배치될 수 있다. 예를 들면, 접착부(23)는 제1차폐부(21)의 저면에 고리 형태로 배치될 수 있다. 이때, 고리 형태의 접착부(23)의 내부에는 개구영역(OP)이 배치될 수 있다. 다른 실시예로써 접착부(23)는 제1차폐부(21)의 저면에 서로 분리되도록 복수개가 구비되는 것도 가능하다. 또 다른 실시예로써 접착부(23)는 개구영역(OP)을 완전히 차폐하도록 플레이트 형태로 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 접착부(23)가 고리 형태로 형성되는 경우를 중심으로 상세히 설명하기로 한다. The adhesive part 23 as described above may be disposed on the bottom surface of the first shielding part 21 in various forms. For example, the adhesive part 23 may be arranged in a ring shape on the bottom surface of the first shielding part 21. In this case, the opening area OP may be disposed inside the annular adhesive part 23. In another embodiment, a plurality of adhesive portions 23 may be provided on the bottom surface of the first shielding portion 21 to be separated from each other. As another embodiment, the adhesive part 23 may be arranged in a plate shape to completely shield the opening area OP. Hereinafter, for convenience of description, a detailed description will be given focusing on the case where the adhesive part 23 is formed in a ring shape.

접착부(23)는 다양한 위치에 배치될 수 있다. 접착부(23)는 개구영역(OP)의 테두리의 외측에 배치되거나 개구영역(OP)을 완전히 차폐하도록 배치될 수 있다. 이때, 접착부(23)는 다양한 형태로 제2비표시영역(NDA2)의 다양한 위치에 배치될 수 있다. The adhesive part 23 may be disposed in various positions. The adhesive part 23 may be disposed outside the edge of the opening area OP or may be disposed to completely shield the opening area OP. In this case, the adhesive part 23 may be disposed in various positions of the second non-display area NDA2 in various shapes.

상기와 같은 차폐부(20)는 화소전극(310)이 형성된 후 기판(100)과 차폐부(20)를 정렬하고, 별도의 로봇암 등을 통하여 차폐부(20)를 기판(100) 상에 배치될 수 있다. 이때, 도 8에는 도시되어 있지 않지만 기판(100)에는 차폐부(20)를 정확한 위치에 배치하기 위하여 별도의 얼라인마크가 배치될 수 있다. 이러한 경우 차폐부(20)에서 기판(100)의 얼라인마크와 대응되는 얼라인마크를 포함하는 것도 가능하다. In the shielding part 20 as described above, after the pixel electrode 310 is formed, the substrate 100 and the shielding part 20 are aligned, and the shielding part 20 is placed on the substrate 100 through a separate robot arm. Can be placed. In this case, although not shown in FIG. 8, a separate alignment mark may be disposed on the substrate 100 in order to place the shielding part 20 at an accurate position. In this case, it is possible to include an alignment mark corresponding to the alignment mark of the substrate 100 in the shielding part 20.

차폐부(20)는 기판(100) 상에 배치된 후 접착부(23)를 통하여 고정될 수 있다. 이때, 접착부(23)는 기판(100) 및/또는 절연층 등에 접착하여 고정될 수 있다. The shielding part 20 may be disposed on the substrate 100 and then fixed through the adhesive part 23. In this case, the adhesive part 23 may be fixed by adhering to the substrate 100 and/or an insulating layer.

도 9에 도시된 차폐부(20)를 고정시킨 후 기판(100)과 차폐부(20) 상에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)을 순차적으로 형성할 수 있다. 이때, 제1기능층(321), 제2기능층(323), 대향전극(330) 및 캐핑층(400)은 기판(100)의 전면 또는 표시영역(DA) 및 비표시영역의 적어도 일부분 상에 형성될 수 있다. 발광층(322)은 서로 이격되도록 복수개가 기판(100) 및 캐핑층(400) 상에 패터닝될 수 있다. After fixing the shielding part 20 shown in FIG. 9, the first functional layer 321, the light emitting layer 322, the second functional layer 323, and the counter electrode are on the substrate 100 and the shielding part 20. 330 and the capping layer 400 may be sequentially formed. At this time, the first functional layer 321, the second functional layer 323, the counter electrode 330, and the capping layer 400 are on the front surface of the substrate 100 or on at least a portion of the display area DA and the non-display area. Can be formed in A plurality of emission layers 322 may be patterned on the substrate 100 and the capping layer 400 so as to be spaced apart from each other.

상기와 같은 경우 차폐부(20) 상에는 별도의 제1기능층(321A), 발광층(322A), 제2기능층(323A), 대향전극(330A) 및 캐핑층(400A)이 형성될 수 있다. 이러한 경우 기판(100)의 개구영역(OP)과 비표시영역(DA)의 일부 상에는 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)이 적층되지 않을 수 있다. In such a case, a separate first functional layer 321A, a light emitting layer 322A, a second functional layer 323A, a counter electrode 330A, and a capping layer 400A may be formed on the shielding part 20. In this case, the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the cap are formed on a part of the open area OP and the non-display area DA of the substrate 100. The ping layer 400 may not be stacked.

이때, 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나는 기화되거나 승화된 증착물질을 도 8의 -Z방향으로 공급하여 기판(100)에 증착시킬 수 있다. 이때, 증착물질을 공급하는 증착원은 일반적으로 표시영역(DA)에 배치되고, 이러한 증착원에서 분사된 증착물질은 제2차폐부(22)의 끝단(22-1)으로 인하여 화소정의막(112) 상에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나의 두께가 상이한 부분을 형성할 수 있다. 이러한 경우 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나의 두께는 제2차폐부(22)의 끝단으로부터 멀어질수록 작아질 수 있다. At this time, at least one of the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 is a vaporized or sublimated deposition material. It may be supplied in a direction and deposited on the substrate 100. In this case, the deposition source supplying the deposition material is generally disposed in the display area DA, and the deposition material sprayed from the deposition source is applied to the pixel defining layer due to the end 22-1 of the second shielding part 22. A portion having at least one of the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 may be formed on 112. In this case, the thickness of at least one of the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 is from the end of the second shielding portion 22. The further away it can be smaller.

상기의 과정이 완료되면, 차폐부(20)를 기판(100)으로부터 제거할 수 있다. 이때, 차폐부(20) 상의 별도의 제1기능층(321A), 발광층(322A), 제2기능층(323A), 대향전극(330A) 및 캐핑층(400A)은 차폐부(20)와 함께 제거될 수 있다. 또한, 접착부(23)는 절연층으로부터 쉽게 제거될 수 있다. 이러한 경우 접착부(23)의 제거 시 절연층이 파손되지 않을 수 있다. When the above process is completed, the shielding part 20 may be removed from the substrate 100. At this time, the separate first functional layer 321A, the light emitting layer 322A, the second functional layer 323A, the counter electrode 330A, and the capping layer 400A on the shielding part 20 are together with the shielding part 20. Can be removed. In addition, the adhesive portion 23 can be easily removed from the insulating layer. In this case, when the adhesive portion 23 is removed, the insulating layer may not be damaged.

상기와 같이 차폐부(20)가 제거된 후 박막봉지층(500)을 형성할 수 있다. 이때, 박막봉지층(500)은 차폐부(20)를 제거한 후 개구영역(OP)의 기판(100) 및 버퍼층(101)을 제거하기 전 또는 개구영역(OP)의 기판(100) 및 버퍼층(101)을 제거한 후 형성하는 것도 가능하다. 이하에서는 설명의 편의를 위하여 박막봉지층(500)은 차폐부(20)를 제거하고 개구영역(OP)의 기판(100) 및 버퍼층(101)을 제거하기 전에 형성하는 경우를 중심으로 상세히 설명하기로 한다. After the shielding part 20 is removed as described above, the thin film encapsulation layer 500 may be formed. At this time, the thin film encapsulation layer 500 is formed after removing the shielding part 20 and before removing the substrate 100 and the buffer layer 101 in the opening area OP, or before removing the substrate 100 and the buffer layer in the opening area OP. It is also possible to form after removing 101). Hereinafter, for convenience of explanation, a case where the thin film encapsulation layer 500 is formed before removing the shielding part 20 and removing the substrate 100 and the buffer layer 101 of the opening area OP will be described in detail. To

이후 개구영역(OP)의 기판(100) 및 버퍼층(101)을 제거부(L)로 제거할 수 있다. 이때, 제거부(L)는 레이저 등과 같이 열에너지 또는 빛에너지를 가하여 개구영역(OP)의 기판(100) 및 버퍼층(101)을 제거할 수 있다. 다른 실시예로써 제거부(L)는 드릴 등과 같이 기계적 에너지를 가하여 개구영역(OP)의 기판(100) 및 버퍼층(101)을 제거할 수 있다. Thereafter, the substrate 100 and the buffer layer 101 in the opening area OP may be removed by the removal unit L. At this time, the removal unit L may remove the substrate 100 and the buffer layer 101 of the opening area OP by applying thermal energy or light energy such as a laser. In another embodiment, the removal unit L may remove the substrate 100 and the buffer layer 101 of the opening area OP by applying mechanical energy such as a drill.

상기와 같은 경우 개구영역(OP)에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)이 존재하지 않음으로써 개구영역(OP)을 관통할 때 각 층이 서로 분리되는 것을 방지할 수 있다. In this case, since the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 do not exist in the opening area OP, the opening area ( OP) can prevent the layers from being separated from each other.

구체적으로 종래의 경우 레이저를 조사하여 개구영역(OP)을 관통하면 레이저의 열에 의하여 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)의 각 층 사이가 벌어지는 문제가 발생할 수 있다. 뿐만 아니라 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 상에 별도의 필름을 부착한 후 레이저를 조사하여 개구영역(OP)의 일부 층을 제거하거나 홀을 형성하는 경우 필름 부착으로 인하여 최상층에 필름의 접착부재의 일부가 잔존하거나 최상층의 일부가 필름과 함께 제거되는 경우가 발생하거나 최상층과 최상층의 하부에 배치된 층 사이에 박리가 발생하는 문제가 발생할 수 있다. 뿐만 아니라 상기와 같은 경우 레이저로 인하여 대향전극(330)의 버(Bur)가 발생하여 주변을 오염시키거나 최상층의 평탄도를 저해할 수 있다. 이러한 경우 박막봉지층(500)이 최상층과 견고하게 접합되지 않음으로써 산소 및/또는 수분을 차단하지 못하여 유기발광소자(300)의 수명이 단축될 수 있다. Specifically, in the conventional case, when the laser is irradiated to penetrate the opening area OP, the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer are There may be a problem that the gap between each layer of (400) occurs. In addition, after attaching a separate film on the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400, the opening area ( When some layers of OP) are removed or holes are formed, some of the adhesive members of the film remain on the top layer due to film attachment, or some of the top layers are removed with the film, or layers placed under the top and top layers There may be a problem that peeling occurs between them. In addition, in the above case, burs of the counter electrode 330 may be generated due to the laser, contaminating the surroundings or impairing the flatness of the uppermost layer. In this case, since the thin film encapsulation layer 500 is not firmly bonded to the uppermost layer, oxygen and/or moisture cannot be blocked, so that the life of the organic light emitting device 300 may be shortened.

그러나 표시 패널(10)은 상기에서 설명한 것과 같이 개구영역(OP)에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)이 배치되지 않음으로써 개구영역(OP) 주변에서 상기와 같은 문제가 발생하지 않을 수 있다. However, as described above, the display panel 10 includes the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 in the opening area OP. Since this is not arranged, the above-described problem may not occur around the opening area OP.

또한, 표시 패널(10)을 상기와 같이 제조함으로써 개구영역(OP)의 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)을 별도로 제거하지 않아도 됨으로써 제작시간을 단출할 뿐만 아니라 제작 후 표시 패널(10)의 불량율을 낮출 수 있다. In addition, by manufacturing the display panel 10 as described above, the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 in the opening area OP. By not having to remove) separately, manufacturing time can be shortened and the defect rate of the display panel 10 after manufacturing can be reduced.

도 11은 본 발명의 다른 실시예에 따른 표시 패널을 보여주는 단면도이다. 도 12는 도 11에 도시된 표시 패널을 제조하는 방법 중 일부를 보여주는 단면도이다. 도 11 및 도 12에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 11 및 도 12에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다.11 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention. 12 is a cross-sectional view illustrating a part of a method of manufacturing the display panel illustrated in FIG. 11. In FIGS. 11 and 12, reference numeral C denotes an arbitrary straight line passing through the center of the open area, and the same reference numerals as those of FIGS. 6 and 7 in FIGS. 11 and 12 denote the same member.

도 11 및 도 12를 참고하면, 기판(100)은 개구영역(OP)에 대응하는 관통홀을 포함하지 않을 수 있다. 표시층(200)은 개구영역(OP)에 대응하는 관통홀(200H)을 포함할 수 있다. 박막봉지층(500)은 개구영역(OP)에 대응하는 관통홀을 포함하지 않을 수 있다. 이때, 개구영역(OP)에는 상기에서 설명한 화소회로층(200B)의 절연층 중 적어도 하나가 배치되지 않은 상태일 수 있다. 이러한 경우 화소회로층(200B)의 절연층은 각 절연층의 형성 시 개구영역(OP)에 형성되지 않거나 차폐부(20)를 배치하여 하기의 작업을 수행한 후 개구영역(OP) 상의 화소회로층(200B)의 절연층을 제거하는 것도 가능하다. 이하에서는 설명의 편의를 위하여 각 절연층의 형성 시 개구영역(OP)에 화소회로층(200B)의 절연층을 형성되지 않는 경우를 중심으로 상세히 설명하기로 한다.11 and 12, the substrate 100 may not include a through hole corresponding to the opening area OP. The display layer 200 may include a through hole 200H corresponding to the opening area OP. The thin film encapsulation layer 500 may not include a through hole corresponding to the opening area OP. In this case, at least one of the insulating layers of the pixel circuit layer 200B described above may not be disposed in the opening area OP. In this case, the insulating layer of the pixel circuit layer 200B is not formed in the opening area OP when each insulating layer is formed, or the pixel circuit on the opening area OP after performing the following operations by disposing the shielding part 20 It is also possible to remove the insulating layer of the layer 200B. Hereinafter, for convenience of explanation, the case where the insulating layer of the pixel circuit layer 200B is not formed in the opening area OP when each insulating layer is formed will be described in detail.

상기와 같은 경우 차폐부(20)는 제2비표시영역(NDA2)의 절연층 상에 접착부(23)를 배치하여 고정할 수 있다. 이때, 차폐부(20)는 상기 도 8 내지 도 10에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다. In this case, the shielding part 20 may be fixed by disposing the adhesive part 23 on the insulating layer of the second non-display area NDA2. At this time, since the shielding part 20 is the same as or similar to those described in FIGS. 8 to 10, detailed descriptions will be omitted.

한편, 표시 패널(10)은 상기 도 8 내지 도 10에서 설명한 것과 동일 또는 유사하게 제조될 수 있다. Meanwhile, the display panel 10 may be manufactured in the same or similar to that described in FIGS. 8 to 10.

화소전극(310)을 형성한 후 차폐부(20)를 개구영역(OP)과 제2비표시영역(NDA2)에 대응되도록 배치한 후 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)를 순차적으로 형성할 수 있다. 이때, 차폐부(20) 상에는 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)가 순차적으로 적층될 수 있다. 또한, 이러한 경우 제2차폐부(22)는 표시 패널(10)의 각 층과 접촉하지 않음으로써 표시 패널(10)의 제조 시 표시 패널(10)의 각 층을 손상시키지 않을 수 있다. 이후 차폐부(20)를 제거할 수 있다. After the pixel electrode 310 is formed, the shielding part 20 is arranged to correspond to the opening area OP and the second non-display area NDA2, and then the first functional layer 321, the light emitting layer 322, and the second The functional layer 323, the counter electrode 330, and the capping layer 400 may be sequentially formed. At this time, the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 may be sequentially stacked on the shielding part 20. Also, in this case, the second shielding portion 22 does not contact each layer of the display panel 10, so that each layer of the display panel 10 may not be damaged when the display panel 10 is manufactured. Thereafter, the shielding part 20 may be removed.

차폐부(20)를 제거한 후 박막봉지층(500)을 기판(100) 상에 형성하여 표시 패널(10)을 제조할 수 있다. After removing the shielding part 20, the thin film encapsulation layer 500 may be formed on the substrate 100 to manufacture the display panel 10.

따라서 표시 패널(10)은 별도로 개구영역(OP)에 홀을 형성하지 않음으로써 홀의 형성 시 발생하는 각 층의 박리를 최소화할 수 있다. 또한, 표시 패널(10)은 개구영역(OP)에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나가 배치되지 않음으로써 개구영역(OP)의 광투과율을 높일 수 있다. Accordingly, since the display panel 10 does not separately form a hole in the opening area OP, peeling of each layer occurring when the hole is formed can be minimized. In addition, in the display panel 10, at least one of the first functional layer 321, the emission layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 is formed in the opening area OP. By not being disposed, the light transmittance of the opening area OP can be increased.

표시 패널(10)은 상기와 같은 방법을 통하여 신속하게 제작이 가능하고, 개구영역(OP)의 광투과율이 높은 표시 패널(10)을 제조하는 것이 가능하다. The display panel 10 can be quickly manufactured through the above method, and the display panel 10 having a high light transmittance of the opening area OP can be manufactured.

도 13은 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다. 도 14는 도 13에 도시된 표시 패널을 제조하는 방법 중 일부를 보여주는 단면도이다. 도 13 및 도 14에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 13 내지 도 14에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다.13 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention. 14 is a cross-sectional view illustrating a part of a method of manufacturing the display panel illustrated in FIG. 13. In FIGS. 13 and 14, reference numeral C denotes an arbitrary straight line passing through the center of the opening area, and the same reference numerals as those in FIGS. 6 and 7 of FIGS. 13 to 14 denote the same member.

도 13 및 도 14를 참고하면, 표시층(200)은 개구영역(OP)에 대응하는 관통홀(200H)을 포함하지 않을 수 있으며, 개구영역(OP)에 표시요소층(200A)이 위치하지는 않는다. 이때, 개구영역(OP)에는 표시층(200) 중 화소회로층(200B) 또는 화소회로층(200B) 중 절연층이 배치될 수 있다. 13 and 14, the display layer 200 may not include a through hole 200H corresponding to the opening area OP, and the display element layer 200A is not located in the opening area OP. Does not. In this case, the pixel circuit layer 200B of the display layer 200 or an insulating layer of the pixel circuit layer 200B may be disposed in the opening area OP.

상기와 같은 표시 패널(10)을 제조하는 방법은 상기 도 11 및 도 12에서 설명한 것과 유사하다. 구체적으로 화소전극(310)을 형성한 후 차폐부(20)를 배치하고, 기판(100)과 차폐부(20) 상에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)를 순차적으로 적층할 수 있다. 이때, 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)은 표시영역(DA)에는 형성되고 개구영역(OP)에는 형성되지 않으며 차폐부(20) 상에 형성될 수 있다. 또한, 접착부(23)는 개구영역(OP)을 완전히 차폐하도록 배치되어 제1차폐부(21)를 절연층에 부착시킴으로써 차폐부(20)가 움직이는 것을 방지할 수 있다. 이후 차폐부(20)를 제거하고 박막봉지층(500)을 형성할 수 있다. A method of manufacturing the display panel 10 as described above is similar to that described with reference to FIGS. 11 and 12. Specifically, after forming the pixel electrode 310, the shielding portion 20 is disposed, and the first functional layer 321, the light emitting layer 322, and the second functional layer are formed on the substrate 100 and the shielding portion 20. 323, the counter electrode 330, and the capping layer 400 may be sequentially stacked. At this time, the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 are formed in the display area DA and the opening area OP. It is not and may be formed on the shield 20. In addition, the adhesive portion 23 is disposed so as to completely shield the opening area OP, and attaches the first shielding portion 21 to the insulating layer to prevent the shielding portion 20 from moving. Thereafter, the shielding part 20 may be removed and the thin film encapsulation layer 500 may be formed.

따라서 표시 패널(10)은 별도로 개구영역(OP)에 홀을 형성하지 않음으로써 홀의 형성 시 발생하는 각 층의 박리를 최소화할 수 있다. 또한, 표시 패널(10)은 개구영역(OP)에 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 중 적어도 하나가 배치되지 않음으로써 개구영역(OP)의 광투과율을 높일 수 있다. Accordingly, since the display panel 10 does not separately form a hole in the opening area OP, peeling of each layer occurring when the hole is formed can be minimized. In addition, in the display panel 10, at least one of the first functional layer 321, the emission layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 is formed in the opening area OP. By not being disposed, the light transmittance of the opening area OP can be increased.

표시 패널(10)은 상기와 같은 방법을 통하여 신속하게 제작이 가능하고, 개구영역(OP)의 광투과율이 높은 표시 패널(10)을 제조하는 것이 가능하다.The display panel 10 can be quickly manufactured through the above method, and the display panel 10 having a high light transmittance of the opening area OP can be manufactured.

도 15는 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다. 도 15에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 15에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다.15 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention. In FIG. 15, reference numeral C denotes an arbitrary straight line passing through the center of the opening area, and the same reference numerals as those of FIGS. 6 and 7 in FIG. 15 denote the same member.

도 15를 참고하면, 앞서 설명한 표시 패널(10)이 박막봉지층(500)을 구비하는 것과 달리, 후술할 표시 패널(10′)은 봉지기판(500A)과 실링부(700)를 포함할 수 있다.Referring to FIG. 15, unlike the display panel 10 described above having the thin film encapsulation layer 500, the display panel 10 ′ to be described later may include an encapsulation substrate 500A and a sealing part 700. have.

기판(100), 표시층(200), 및 봉지기판(500A) 중 하나 또는 그 이상은, 개구영역(OP)과 대응하는 관통홀(100H, 200H, 500AH)을 구비할 수 있다. 개구영역(OP)에는 표시층(200)이 배치되지 않을 수 있다. One or more of the substrate 100, the display layer 200, and the encapsulation substrate 500A may have through holes 100H, 200H, and 500AH corresponding to the opening area OP. The display layer 200 may not be disposed in the opening area OP.

기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 이하에서는 설명의 편의를 위하여 기판(100)이 유리로 형성되는 경우를 중심으로 상세히 설명하기로 한다.The substrate 100 may include glass or a polymer resin. Polymer resins are polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethylene naphthalate (PEN), polyethylene terephthalide (polyethyeleneterepthalate, PET). , Polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC) or cellulose acetate propionate (CAP), etc. can do. The substrate 100 may have a multilayer structure including an inorganic layer (not shown) and a layer including the aforementioned polymer resin. Hereinafter, for convenience of description, the case where the substrate 100 is formed of glass will be described in detail.

실링부(700)는 기판(100)과 봉지기판(500A) 사이에 배치될 수 있다. 실링부(700)는 개구영역(OP) 및 제2비표시영역(NDA2)에 배치될 수 있다. 이때, 실링부(700)는 제2비표시영역(NDA2)에 배치될 수 있으며, 제2비표시영역(NDA2)에 배치되는 실링부(700)는 평면 상으로 볼 때 개구영역(OP)의 테두리를 완전히 감싸도록 배치될 수 있다.(도 4의 SAR 영역 참고) The sealing part 700 may be disposed between the substrate 100 and the encapsulation substrate 500A. The sealing part 700 may be disposed in the opening area OP and the second non-display area NDA2. In this case, the sealing part 700 may be disposed in the second non-display area NDA2, and the sealing part 700 disposed in the second non-display area NDA2 is It can be arranged to completely surround the border (see SAR area in FIG. 4).

봉지기판(500A)은 기판(100)과 대향하도록 배치될 수 있다. 이러한 경우 봉지기판(500A)은 기판(100)과 동일하거나 유사한 재질로 형성될 수 있다. 특히 봉지기판(500A)은 유리로 형성될 수 있다. 다른 실시예로서 봉지기판(500A)은 플라스틱을 포함할 수 있다. 이때, 봉지기판(500A)은 적어도 하나 이상의 수지를 포함하는 적어도 하나 이상의 층을 포함할 수 있다.The encapsulation substrate 500A may be disposed to face the substrate 100. In this case, the encapsulation substrate 500A may be formed of the same or similar material as the substrate 100. In particular, the encapsulation substrate 500A may be formed of glass. In another embodiment, the encapsulation substrate 500A may include plastic. In this case, the encapsulation substrate 500A may include at least one or more layers including at least one or more resins.

더미배선(미도시)은 반도체층의 소스전극 및/또는 드레인전극 의 제조 시 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)에 배치할 수 있다. 특히 상기 더미배선은 실링부(700)가 배치될 기판(100) 부분에 배치될 수 있다. The dummy wiring (not shown) may be disposed in the first non-display area NDA1 and the second non-display area NDA2 when the source electrode and/or drain electrode of the semiconductor layer is manufactured. In particular, the dummy wiring may be disposed on a portion of the substrate 100 on which the sealing part 700 is to be disposed.

상기와 같은 경우 실링부(700)는 기판(100)과 봉지기판(500A)을 견고하게 결합하는 것이 가능하다. In the above case, the sealing part 700 may firmly couple the substrate 100 and the encapsulation substrate 500A.

도 16 내지 도 22는 도 15에 도시된 표시 패널을 제조하는 방법을 보여주는 단면도이다. 도 16 내지 도 22에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 16 내지 도 22에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다.16 to 22 are cross-sectional views illustrating a method of manufacturing the display panel illustrated in FIG. 15. In FIGS. 16 to 22, reference numeral C denotes an arbitrary straight line passing through the center of the opening area, and the same reference numerals as those in FIGS. 6 and 7 of FIGS. 16 to 22 denote the same member.

도 16 내지 도 22를 참고하면, 기판(100) 상에 화소전극(310)을 형성한 후 차폐부(20)를 개구영역(OP)과 제2비표시영역(NDA2)에 대응되도록 배치할 수 있다. 이때, 개구영역(OP)에는 상기에서 설명한 절연막이 배치될 수도 있고, 배치되지 않을 수도 있다. 이하에서는 설명의 편의를 위하여 개구영역(OP)에는 절연막이 배치되지 않는 경우를 중심으로 상세히 설명하기로 한다. 16 to 22, after forming the pixel electrode 310 on the substrate 100, the shielding part 20 may be disposed to correspond to the opening area OP and the second non-display area NDA2. have. In this case, the insulating layer described above may or may not be disposed in the opening area OP. Hereinafter, for convenience of description, a detailed description will be given focusing on the case where the insulating layer is not disposed in the opening area OP.

접착부(23)는 더미배선(220)의 외측에 배치될 수 있다. 예를 들면, 접착부(23)는 도 16의 X축 방향으로 더미배선(220)보다 더 멀리 배치되어 개구영역(OP)을 차폐할 수 있다. 이러한 경우 접착부(23)는 플레이트(또는 평평한 필름) 형태, 고리 형태 또는 서로 이격되도록 배치되는 복수개의 돌기 형태일 수 있다. 다른 실시예로써 접착부(23)는 도면에 도시되어 있지는 않지만 더미배선(220)과 유기발광소자(300) 사이에 배치되는 것도 가능하다. 이러한 경우 접착부(23)는 상기에서 설명한 것과 같이 고리 형태 또는 서로 이격되도록 배치되는 복수개의 돌기 형태일 수 있다. 이하에서는 설명의 편의를 위하여 접착부(23)가 더미배선(220)의 외측에 배치되는 경우를 중심으로 상세히 설명하기로 한다. The adhesive part 23 may be disposed outside the dummy wiring 220. For example, the adhesive part 23 may be disposed farther than the dummy wiring 220 in the X-axis direction of FIG. 16 to shield the opening area OP. In this case, the adhesive part 23 may have a plate (or flat film) shape, a ring shape, or a plurality of protrusions disposed to be spaced apart from each other. As another embodiment, the adhesive part 23 is not shown in the drawing, but may be disposed between the dummy wiring 220 and the organic light emitting device 300. In this case, the adhesive part 23 may have a ring shape or a plurality of protrusions disposed to be spaced apart from each other as described above. Hereinafter, for convenience of explanation, a detailed description will be given focusing on the case where the adhesive part 23 is disposed outside the dummy wiring 220.

차폐부(20)가 배치되면, 기판(100)과 차폐부(20) 상에 제1기능층(321)을 형성할 수 있다. 이때, 제1기능층(321)의 끝단(321-1)의 두께는 더미배선(220)으로 가까워질수록 작아질 수 있다. When the shielding part 20 is disposed, the first functional layer 321 may be formed on the substrate 100 and the shielding part 20. In this case, the thickness of the end portion 321-1 of the first functional layer 321 may decrease as the dummy wiring 220 approaches.

제1기능층(321) 상에 발광층(322)을 패터닝하여 서로 이격되도록 복수개 형성할 수 있다. 이때, 발광층(322) 중 일부는 표시영역(DA)에 배치되고, 발광층(322) 중 다른 일부는 차폐부(20)에 배치될 수 있다. A plurality of light emitting layers 322 may be patterned on the first functional layer 321 to be spaced apart from each other. In this case, a part of the emission layer 322 may be disposed in the display area DA, and another part of the emission layer 322 may be disposed in the shielding part 20.

제2기능층(323)은 제1기능층(321)과 동일하게 개구영역(OP) 및 표시영역(DA) 전체에 배치할 수 있다. 이때, 제2기능층(323)은 발광층(322)을 차폐할 수 있다. 이때, 기판(100)의 제2비표시영역(NDA2)의 적어도 일부와 개구영역(OP)은 차폐부(20)로 인하여 제2기능층(323)이 배치되지 않을 수 있다. The second functional layer 323 may be disposed on the entire opening area OP and the display area DA in the same manner as the first functional layer 321. In this case, the second functional layer 323 may shield the light emitting layer 322. In this case, the second functional layer 323 may not be disposed in at least a portion of the second non-display area NDA2 and the opening area OP of the substrate 100 due to the shielding part 20.

제2기능층(323)을 형성한 후 대향전극(330) 및 캐핑층(400)을 순차적으로 제2기능층(323) 상에 형성할 수 있다. After the second functional layer 323 is formed, the counter electrode 330 and the capping layer 400 may be sequentially formed on the second functional layer 323.

상기와 같은 경우 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400) 각각의 끝단의 두께는 더미배선(220)으로 가까워질수록 제1기능층(321)의 끝단(221-1)과 유사하게 작아질 수 있다. In the above case, the thickness of each end of the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 becomes closer to the dummy wiring 220. As the first functional layer 321 becomes smaller, similarly to the end 221-1 of the first functional layer 321, it may be smaller.

상기와 같이 제1기능층(321), 발광층(322), 제2기능층(323), 대향전극(330) 및 캐핑층(400)을 형성한 후 차폐부(20)를 제거할 수 있다. 이때, 접착부(23)의 일부는 개구영역(OP)에 잔존할 수 있다. After forming the first functional layer 321, the light emitting layer 322, the second functional layer 323, the counter electrode 330, and the capping layer 400 as described above, the shielding part 20 may be removed. In this case, a part of the bonding part 23 may remain in the opening area OP.

차폐부(20)를 제거한 후 실링부(700)를 더미배선(220) 상에 배치할 수 있다. 이후 봉지기판(500A)을 기판(100)에 대향하도록 배치하고 더미배선(220)에 전압을 인가하여 실링부(700)로 봉지기판(500A)과 기판(100)을 서로 결합시킬 수 있다. 실링부(700)는 상기에 한정되는 것은 아니며, 더미배선(220)이 존재하지 않는 경우 외부로부터 레이저, 빛 등의 에너지를 공급받은 후 경화되는 것도 가능하다. 이후 제거부(L)로 개구영역(OP)에 대응되는 봉지기판(500A) 및 기판(100)을 제거할 수 있다. After removing the shielding part 20, the sealing part 700 may be disposed on the dummy wiring 220. Thereafter, the encapsulation substrate 500A is disposed to face the substrate 100 and a voltage is applied to the dummy wiring 220 to couple the encapsulation substrate 500A and the substrate 100 to each other by the sealing unit 700. The sealing part 700 is not limited to the above, and when the dummy wiring 220 does not exist, it may be cured after receiving energy such as laser or light from the outside. Thereafter, the encapsulation substrate 500A and the substrate 100 corresponding to the opening area OP may be removed by the removal unit L.

도 23은 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다. 도 23에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 23에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다.23 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention. In FIG. 23, reference numeral C denotes an arbitrary straight line passing through the center of the opening area, and the same reference numerals as those of FIGS. 6 and 7 in FIG. 23 denote the same member.

도 23을 참고하면, 표시 패널(10′)은 봉지기판(500A)에만 관통홀(500AH)을 형성하는 것도 가능하다. 이때, 개구영역(OP)에는 별도의 표시요소층(200A)이 배치되지 않을 수 있다. 또한, 개구영역(OP)에는 화소회로층(200B)이 형성되지 않을 수 있다. Referring to FIG. 23, in the display panel 10 ′, it is also possible to form a through hole 500AH only in the encapsulation substrate 500A. In this case, a separate display element layer 200A may not be disposed in the opening area OP. Also, the pixel circuit layer 200B may not be formed in the opening area OP.

한편, 상기와 같은 표시 패널(10′)은 도 16 내지 도 21에 도시된 것과 유사하게 제조될 수 있다. 이때, 봉지기판(500A)의 관통홀(500AH)은 드릴 등을 포함하는 제거부(미도시)를 통하여 형성할 수 있다. Meanwhile, the display panel 10 ′ as described above may be manufactured similarly to those illustrated in FIGS. 16 to 21. In this case, the through hole 500AH of the encapsulation substrate 500A may be formed through a removal unit (not shown) including a drill or the like.

도 24는 본 발명의 또 다른 실시예에 따른 표시 패널을 보여주는 단면도이다. 도 24에서 도면부호 C는 개구영역의 중심을 지나는 임의의 직선을 의미하며, 도 24에 도시된 도면부호 중 도 6 및 도 7과 동일한 부호는 동일한 부재를 나타낸다.24 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention. In FIG. 24, reference numeral C denotes an arbitrary straight line passing through the center of the opening area, and the same reference numerals as in FIGS. 6 and 7 in the reference numerals shown in FIG. 24 denote the same member.

도 24를 참고하면, 표시 패널(10′)은 개구영역(OP)에 별도의 관통홀을 형성하지 않을 수 있다. 이러한 경우 개구영역(OP)에는 화소회로층(200B)은 배치되며, 표시요소층(200A)은 존재하지 않을 수 있다. 또한, 실링부(700)는 제1비표시영역(NDA1)에만 배치될 수 있다. Referring to FIG. 24, the display panel 10 ′ may not form a separate through hole in the opening area OP. In this case, the pixel circuit layer 200B is disposed in the opening area OP, and the display element layer 200A may not exist. Also, the sealing part 700 may be disposed only in the first non-display area NDA1.

이러한 경우 표시 패널(10′)은 상기 도 16 내지 도 22에서 설명한 것과 유사하게 제조될 수 있다.In this case, the display panel 10 ′ may be manufactured similarly to that described with reference to FIGS. 16 to 22.

도 25는 본 발명의 실시예들에 따른 표시 패널 제조 시 사용되는 차폐부의 일 실시예를 보여주는 사시도이다.25 is a perspective view illustrating an exemplary embodiment of a shielding part used when manufacturing a display panel according to example embodiments.

도 25를 참고하면, 차폐부(20)는 제1차폐부(21), 제2차폐부(22) 및 접착부(23)를 포함할 수 있다. 이때, 제1차폐부(21)와 제2차폐부(22)는 3차원 형상을 가질 수 있다. 예를 들면, 제1차폐부(21)는 제2차폐부(22)로부터 돌출되도록 형성될 수 있다. 이때, 제1차폐부(21)의 내부에는 공간이 형성될 수 있다. 특히 차폐부(20)의 높이 방향(예를 들면, 도 25의 Z방향)의 차폐부(20)의 단면(예를 들면, 도 25의 YZ평면 또는 XZ평면에 배치되는 단면)은 요철 형태일 수 있다. Referring to FIG. 25, the shielding part 20 may include a first shielding part 21, a second shielding part 22, and an adhesive part 23. In this case, the first shielding portion 21 and the second shielding portion 22 may have a three-dimensional shape. For example, the first shielding portion 21 may be formed to protrude from the second shielding portion 22. In this case, a space may be formed inside the first shielding part 21. In particular, the cross-section of the shielding portion 20 in the height direction of the shielding portion 20 (for example, in the Z direction in FIG. 25) (for example, a cross-section disposed on the YZ plane or the XZ plane in FIG. 25) has an uneven shape. I can.

상기와 같은 제1차폐부(21)의 형상은 다양한 형태일 수 있다. 예를 들면, 제1차폐부(21)의 높이 방향에 수직한 제1차폐부(21)의 단면(예를 들면, 도 25의 XY평면에 배치되는 단면)은 반원, 원, 타원, 다각형, 초승달 모양 등 다양할 수 있다. 이때, 제1차폐부(21)의 높이 방향에 수직한 제1차폐부(21)의 단면은 개구영역(OP)의 형상에 대응될 수 있다. The shape of the first shielding part 21 as described above may have various shapes. For example, a cross-section of the first shielding portion 21 perpendicular to the height direction of the first shielding portion 21 (for example, a cross-section arranged on the XY plane of FIG. 25) is a semicircle, circle, ellipse, polygon, It can be as diverse as a crescent moon. In this case, a cross section of the first shielding part 21 perpendicular to the height direction of the first shielding part 21 may correspond to the shape of the opening area OP.

제2차폐부(22)의 테두리는 제1차폐부(21)의 하면의 테두리보다 클 수 있다. 이때, 제2차폐부(22)는 제1차폐부(21)로부터 돌출될 수 있다. The edge of the second shielding portion 22 may be larger than the edge of the lower surface of the first shielding portion 21. In this case, the second shielding portion 22 may protrude from the first shielding portion 21.

접착부(23)는 제1차폐부(21)에 배치될 수 있다. 이때, 접착부(23)는 고리 형태로 형성되며, 제1차폐부(21)의 내부 공간은 접착부(23)의 내부에 배치될 수 있다. The adhesive part 23 may be disposed on the first shielding part 21. In this case, the adhesive portion 23 is formed in a ring shape, and the inner space of the first shielding portion 21 may be disposed inside the adhesive portion 23.

일 실시예로써 이러한 경우 접착부(23)가 형성하는 내부 공간에는 상기에서 설명한 개구영역(OP)이 배치될 수 있다. 이때, 접착부(23)는 상기에서 설명한 제2비표시영역(NDA2)에 배치될 수 있다. As an exemplary embodiment, in this case, the above-described opening area OP may be disposed in the inner space formed by the adhesive part 23. In this case, the adhesive part 23 may be disposed in the second non-display area NDA2 described above.

다른 실시예로써 접착부(23)는 개구영역(OP) 내부에 배치되는 것도 가능하다. 이러한 경우 개구영역(OP)에 홀이 형성되는 경우 개구영역(OP)의 홀의 형성 시 개구영역(OP)에 잔존하는 접착부(23)도 같이 제거될 수 있다. In another embodiment, the adhesive part 23 may be disposed inside the opening area OP. In this case, when a hole is formed in the opening area OP, the adhesive portion 23 remaining in the opening area OP when the hole is formed in the opening area OP may also be removed.

또 다른 실시예로써 접착부(23)는 개구영역(OP) 및 제2비표시영역(NDA2)에 동시에 배치되는 것도 가능하다. 이때, 접착부(23) 내부 공간에는 개구영역(OP)의 일부분이 배치될 수 있다. In another embodiment, the bonding part 23 may be disposed in the opening area OP and the second non-display area NDA2 at the same time. In this case, a part of the opening area OP may be disposed in the inner space of the adhesive part 23.

도 26은 본 발명의 실시예들에 따른 표시 패널 제조 시 사용되는 차폐부의 다른 실시예를 보여주는 사시도이다.26 is a perspective view illustrating another embodiment of a shielding part used when manufacturing a display panel according to example embodiments.

도 26을 참고하면, 차폐부(20′)는 제1차폐부(21), 제2차폐부(22) 및 접착부(23)를 포함할 수 있다. Referring to FIG. 26, the shielding portion 20 ′ may include a first shielding portion 21, a second shielding portion 22, and an adhesive portion 23.

제1차폐부(21)는 내부에 공간이 형성되지 않을 수 있다. 이러한 경우 제1차폐부(21)는 기둥 형태로 형성될 수 있으며, 제2차폐부(22)는 평평하게 형성될 수 있다. The first shielding part 21 may not have a space formed therein. In this case, the first shielding part 21 may be formed in a column shape, and the second shielding part 22 may be formed flat.

접착부(23)는 제1차폐부(21)에 서로 이격되도록 복수개가 구비될 수 있다. 이때 복수개의 접착부(23)는 동일한 원주 상에 배치될 수 있다. 다른 실시예로써 접착부(23)는 제1차폐부(21)의 중심으로부터 제1차폐부(21)의 외면까지 일렬로 복수개 구비되는 것도 가능하다. 이때, 복수개의 접착부(23)는 상기에 한정되는 것은 아니며, 서로 패턴을 형성하도록 배열되거나 무작위로 제1차폐부(21) 상에 배치되는 것도 가능하다. A plurality of adhesive portions 23 may be provided on the first shielding portion 21 so as to be spaced apart from each other. In this case, the plurality of adhesive portions 23 may be disposed on the same circumference. In another embodiment, a plurality of adhesive portions 23 may be provided in a row from the center of the first shielding portion 21 to the outer surface of the first shielding portion 21. In this case, the plurality of adhesive portions 23 are not limited to the above, and may be arranged to form a pattern with each other or may be randomly disposed on the first shielding portion 21.

복수개의 접착부(23)는 다양한 위치에 배치될 수 있다. The plurality of adhesive portions 23 may be disposed at various positions.

일 실시예로써 이러한 경우 복수개의 접착부(23)가 내부에 공간을 형성하도록 배열될 때, 복수개의 접착부(23)가 형성하는 내부 공간에는 상기에서 설명한 개구영역(OP)이 배치될 수 있다. 또한, 접착부(23)는 상기에서 설명한 제2비표시영역(NDA2)에 배치될 수 있다. As an embodiment, in this case, when the plurality of adhesive portions 23 are arranged to form a space therein, the above-described opening area OP may be disposed in an inner space formed by the plurality of adhesive portions 23. In addition, the adhesive part 23 may be disposed in the second non-display area NDA2 described above.

다른 실시예로써 복수개의 접착부(23)는 서로 이격되도록 개구영역(OP) 내부에 배치되는 것도 가능하다. 이러한 경우 개구영역(OP)에 홀이 형성되는 경우 개구영역(OP)의 홀의 형성 시 개구영역(OP)에 잔존하는 접착부(23)도 같이 제거될 수 있다. In another embodiment, the plurality of bonding portions 23 may be disposed inside the opening area OP so as to be spaced apart from each other. In this case, when a hole is formed in the opening area OP, the adhesive portion 23 remaining in the opening area OP when the hole is formed in the opening area OP may also be removed.

또 다른 실시예로써 복수개의 접착부(23)는 개구영역(OP) 및 제2비표시영역(NDA2)에 서로 이격되도록 배치되는 것도 가능하다. In another embodiment, the plurality of bonding portions 23 may be disposed to be spaced apart from each other in the opening area OP and the second non-display area NDA2.

도 27은 본 발명의 실시예들에 따른 표시 패널 제조 시 사용되는 차폐부의 또 다른 실시예를 보여주는 사시도이다.27 is a perspective view illustrating still another embodiment of a shielding part used when manufacturing a display panel according to example embodiments.

도 27을 참고하면, 차폐부(20″)는 제1차폐부(21), 제2차폐부(22) 및 접착부(23)를 포함할 수 있다.Referring to FIG. 27, the shielding part 20″ may include a first shielding part 21, a second shielding part 22, and an adhesive part 23.

접착부(23)는 제1차폐부(21)의 일면에 배치될 수 있다. 이때, 접착부(23)는 하나로 형성될 수 있다. The adhesive part 23 may be disposed on one surface of the first shielding part 21. At this time, the adhesive part 23 may be formed as one.

접착부(23)는 다양한 위치에 배치될 수 있다. The adhesive part 23 may be disposed in various positions.

일 실시예로써 접착부(23)는 개구영역(OP)을 완전히 차폐하도록 개구영역(OP)에만 배치될 수 있다. 이러한 경우 개구영역(OP)에 배치되었다가 차폐부(20)의 제거 시 개구영역(OP)에 잔존하는 접착부(23)는 개구영역(OP)에 관통홀이 형성될 때 제거됨으로써 개구영역(OP) 상에 존재하지 않을 수 있다. As an embodiment, the adhesive part 23 may be disposed only in the opening area OP so as to completely shield the opening area OP. In this case, the adhesive portion 23 disposed in the opening area OP and remaining in the opening area OP when the shielding part 20 is removed is removed when a through hole is formed in the opening area OP. ) May not exist.

다른 실시예로써 접착부(23)는 개구영역(OP) 내부에 배치되는 것도 가능하다. 이러한 경우 개구영역(OP)에 홀이 형성되는 경우 개구영역(OP)의 홀의 형성 시 개구영역(OP)에 잔존하는 접착부(23)도 같이 제거될 수 있다. In another embodiment, the adhesive part 23 may be disposed inside the opening area OP. In this case, when a hole is formed in the opening area OP, the adhesive portion 23 remaining in the opening area OP when the hole is formed in the opening area OP may also be removed.

또 다른 실시예로써 접착부(23)은 개구영역(OP) 및 제2비표시영역(NDA2)에 동시에 배치되는 것도 가능하다. 이때, 접착부(23)는 개구영역(OP)을 완전히 차폐할 수 있다. In another embodiment, the bonding portion 23 may be disposed in the opening area OP and the second non-display area NDA2 at the same time. In this case, the adhesive part 23 may completely shield the opening area OP.

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to an embodiment shown in the drawings, but this is only exemplary, and those of ordinary skill in the art will understand that various modifications and variations of the embodiment are possible therefrom. Therefore, the true technical scope of the present invention should be determined by the technical spirit of the appended claims.

1: 표시 장치 300: 유기발광소자
10,10′: 표시 패널 310: 화소전극
20,20′,20″: 차폐부 320: 중간층
21: 제1차폐부 321,321A: 제1기능층
22: 제2차폐부 322,322A: 발광층
23: 접착부 323,323A: 제2기능층
30: 컴포넌트 330,330A: 대향전극
40: 입력감지층 400,400A: 캐핑층
50: 광학 기능층 500: 박막봉지층
60: 윈도우 500A: 봉지기판
100: 기판 510: 제1무기봉지층
200: 표시층 520: 유기봉지층
200A: 표시요소층 530: 제2무기봉지층
200B: 화소회로층 700: 실링부
220: 더미배선
1: display device 300: organic light emitting device
10,10': display panel 310: pixel electrode
20,20′,20″: shield 320: intermediate layer
21: first shield 321,321A: first functional layer
22: second shielding portion 322,322A: light emitting layer
23: adhesive portion 323,323A: second functional layer
30: component 330,330A: counter electrode
40: input sensing layer 400,400A: capping layer
50: optical functional layer 500: thin film encapsulation layer
60: window 500A: encapsulation board
100: substrate 510: first inorganic encapsulation layer
200: display layer 520: organic encapsulation layer
200A: display element layer 530: second inorganic encapsulation layer
200B: pixel circuit layer 700: sealing portion
220: dummy wiring

Claims (24)

표시 영역, 상기 표시 영역 내부에 배치된 개구 영역 및 상기 개구 영역의 적어도 일부분을 감싸도록 배치된 비표시영역을 구비한 기판;
상기 기판 상에 배치되며, 적어도 하나 이상의 개구부를 갖는 화소정의막;
상기 개구부 상에 배치되는 중간층;
상기 중간층 및 상기 화소정의막을 덮도록 배치된 대향전극; 및
상기 대향전극을 덮도록 배치된 캐핑층;을 포함하고,
상기 중간층, 상기 대향전극 및 상기 캐핑층 중 적어도 하나의 끝단은 상기 화소정의막 상에 배치되며, 상기 개구부로부터 멀어질수록 두께가 작아지는 표시 장치.
A substrate having a display area, an opening area disposed inside the display area, and a non-display area disposed to surround at least a portion of the opening area;
A pixel defining layer disposed on the substrate and having at least one opening;
An intermediate layer disposed on the opening;
A counter electrode disposed to cover the intermediate layer and the pixel defining layer; And
Includes; a capping layer disposed to cover the counter electrode,
At least one end of the intermediate layer, the counter electrode, and the capping layer is disposed on the pixel definition layer, and the thickness decreases as the distance increases from the opening.
제 1 항에 있어서,
상기 중간층은 제1기능층 및 제2기능층 중 적어도 하나를 포함하는 표시 장치.
The method of claim 1,
The intermediate layer includes at least one of a first functional layer and a second functional layer.
제 1 항에 있어서,
상기 중간층, 상기 대향전극 및 상기 캐핑층은 상기 화소정의막 상에 순차적으로 적층되는 표시 장치.
The method of claim 1,
The intermediate layer, the counter electrode, and the capping layer are sequentially stacked on the pixel definition layer.
제 1 항에 있어서,
상기 기판으로부터 이격되도록 배치되는 봉지기판;을 더 포함하는 표시 장치.
The method of claim 1,
The display device further comprises an encapsulation substrate disposed to be spaced apart from the substrate.
제 1 항에 있어서,
상기 캐핑층 상에 배치되는 박막봉지층;을 더 포함하는 표시 장치.
The method of claim 1,
The display device further comprising a thin film encapsulation layer disposed on the capping layer.
제 1 항에 있어서,
상기 개구 영역에는 관통홀이 배치된 표시 장치.
The method of claim 1,
A display device in which a through hole is disposed in the opening area.
기판 상에 화소정의막을 형성하는 단계;
상기 화소정의막 중 일부 및 상기 기판의 개구영역 및 상기 개구영역의 적어도 일부를 감싸도록 배치된 비표시영역을 차폐하도록 차폐부를 배치하는 단계; 및
상기 화소정의막과 상기 차폐부 상에 중간층, 대향전극 및 캐핑층을 형성하는 단계;를 포함하는 표시 장치의 제조방법.
Forming a pixel defining layer on the substrate;
Arranging a shielding portion to shield a portion of the pixel definition layer, an opening area of the substrate, and a non-display area disposed to surround at least a portion of the opening area; And
Forming an intermediate layer, a counter electrode, and a capping layer on the pixel definition layer and the shielding portion.
제 7 항에 있어서,
상기 차폐부는,
상기 개구영역을 차폐하는 제1차폐부; 및
상기 제1 차폐부와 연결되며, 상기 화소정의막의 상면에 이격되도록 배치되는 제2 차폐부;를 포함하는 표시 장치의 제조방법.
The method of claim 7,
The shielding part,
A first shielding part shielding the opening area; And
And a second shielding part connected to the first shielding part and disposed to be spaced apart from an upper surface of the pixel definition layer.
제 8 항에 있어서,
상기 제1 차폐부와 상기 제2 차폐부는 서로 상이한 높이에 배치되는 표시 장치의 제조방법.
The method of claim 8,
A method of manufacturing a display device in which the first shielding part and the second shielding part are disposed at different heights.
제 8 항에 있어서,
상기 차폐부는,
상기 제1차폐부에 배치되는 접착부;를 더 포함하는 표시 장치의 제조방법.
The method of claim 8,
The shielding part,
The method of manufacturing a display device further comprising an adhesive portion disposed on the first shielding portion.
제 10 항에 있어서,
상기 접착부 중 적어도 일부는 상기 비표시영역에 배치되는 표시 장치의 제조방법.
The method of claim 10,
A method of manufacturing a display device in which at least some of the adhesive portions are disposed in the non-display area.
제 7 항에 있어서,
상기 차폐부를 상기 기판으로부터 제거하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 7,
Removing the shielding portion from the substrate.
제 7 항에 있어서,
상기 기판 상에 봉지기판을 상기 기판과 이격되도록 배치하여 상기 봉지기판과 상기 기판을 부착하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 7,
And attaching the encapsulation substrate and the substrate by disposing an encapsulation substrate on the substrate so as to be spaced apart from the substrate.
제 7 항에 있어서,
상기 화소정의막 상에 박막봉지층을 형성하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 7,
The method of manufacturing a display device further comprising: forming a thin film encapsulation layer on the pixel definition layer.
제 7 항에 있어서,
상기 기판에 관통홀을 형성하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 7,
The method of manufacturing a display device further comprising: forming a through hole in the substrate.
기판 상에 화소정의막을 형성하는 단계;
상기 화소정의막 중 일부 및 상기 기판의 개구영역 및 상기 개구영역의 적어도 일부를 감싸도록 배치된 비표시영역을 차폐하도록 차폐부를 상기 개구영역 및/또는 상기 비표시영역에 부착하는 단계; 및
상기 화소정의막과 상기 차폐부 상에 중간층, 대향전극 및 캐핑층을 형성하는 단계;를 포함하고,
상기 차폐부의 일부는 상기 화소정의막으로부터 이격되도록 배치된 표시 장치의 제조방법.
Forming a pixel defining layer on the substrate;
Attaching a shielding part to the open area and/or the non-display area to shield a part of the pixel definition layer and a non-display area disposed to surround at least a part of the open area and the open area of the substrate; And
Forming an intermediate layer, an opposite electrode, and a capping layer on the pixel definition layer and the shielding portion; including,
A method of manufacturing a display device in which a part of the shielding part is disposed to be spaced apart from the pixel defining layer.
제 16 항에 있어서,
상기 차폐부의 일부는 상기 차폐부의 다른 일부와 상이한 높이에 배치되는 표시 장치의 제조방법.
The method of claim 16,
A method of manufacturing a display device in which a part of the shielding part is disposed at a different height from the other part of the shielding part.
제 16 항에 있어서,
상기 차폐부는 상기 표시영역 및/또는 상기 비표시영역에 부착되는 표시 장치의 제조방법.
The method of claim 16,
The method of manufacturing a display device wherein the shielding portion is attached to the display area and/or the non-display area.
제 16 항에 있어서,
상기 차폐부는 서로 이격된 상기 표시영역 및/또는 상기 비표시영역의 복수 위치에서 상기 표시영역 및/또는 상기 비표시영역에 부착되는 표시 장치의 제조방법.
The method of claim 16,
The shielding portion is attached to the display area and/or the non-display area at a plurality of positions of the display area and/or the non-display area spaced apart from each other.
제 16 항에 있어서,
상기 차폐부는 상기 개구영역을 감싸도록 상기 비표시영역에 부착되는 표시 장치의 제조방법.
The method of claim 16,
A method of manufacturing a display device in which the shielding part is attached to the non-display area to surround the open area.
제 16 항에 있어서,
상기 차폐부를 상기 기판으로부터 제거하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 16,
Removing the shielding portion from the substrate.
제 16 항에 있어서,
상기 기판 상에 봉지기판을 이격시키도록 배치하고, 상기 기판과 상기 봉지기판을 결합시키는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 16,
The method of manufacturing a display device further comprising: disposing an encapsulation substrate on the substrate to be spaced apart from each other, and coupling the substrate and the encapsulation substrate.
제 16 항에 있어서,
상기 화소정의막 상에 박막봉지층을 형성하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 16,
The method of manufacturing a display device further comprising: forming a thin film encapsulation layer on the pixel definition layer.
제 16 항에 있어서,
상기 기판에 관통홀을 형성하는 단계;를 더 포함하는 표시 장치의 제조방법.
The method of claim 16,
The method of manufacturing a display device further comprising: forming a through hole in the substrate.
KR1020200015835A 2019-05-10 2020-02-10 Display apparatus and method for manufacturing the same KR20200130645A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/802,159 US20200357869A1 (en) 2019-05-10 2020-02-26 Display apparatus and method of manufacturing the same
EP20166226.9A EP3736862A3 (en) 2019-05-10 2020-03-27 Display apparatus and method of manufacturing the same
CN202010381157.9A CN111916481A (en) 2019-05-10 2020-05-08 Display apparatus and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190055167 2019-05-10
KR20190055167 2019-05-10

Publications (1)

Publication Number Publication Date
KR20200130645A true KR20200130645A (en) 2020-11-19

Family

ID=73679129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200015835A KR20200130645A (en) 2019-05-10 2020-02-10 Display apparatus and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20200130645A (en)

Similar Documents

Publication Publication Date Title
US11723230B2 (en) Display panel
EP3736862A2 (en) Display apparatus and method of manufacturing the same
US11239290B2 (en) Display apparatus
KR20200090299A (en) Display panel and display apparatus including the same
KR20200145902A (en) Display panel
KR20200115943A (en) Display apparatus and the manufacturing method thereof
US11963388B2 (en) Display device and method of manufacturing the same
KR20200108145A (en) Display panel
KR20200113092A (en) Display panel
KR20200131399A (en) Display panel and display apparatus including the same
CN112713247A (en) Display device
US20230046181A1 (en) Display apparatus
KR20210032598A (en) Display panel
KR20200136548A (en) Display device
CN114093915A (en) Display panel and display device
US11302767B2 (en) Display panel with shielded signal lines routed around an opening area in the display panel
CN218353026U (en) Display device
US11600792B2 (en) Apparatus for and method of manufacturing display apparatus
US20220293683A1 (en) Display apparatus
KR20200130645A (en) Display apparatus and method for manufacturing the same
KR102203105B1 (en) Display apparatus
KR20230037751A (en) Display device, apparatus and method for manufacturing a display device
CN115440768A (en) Display device and method of manufacturing the same
KR20220008990A (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal