KR20200117554A - Ultrasonic sensor and display device - Google Patents
Ultrasonic sensor and display device Download PDFInfo
- Publication number
- KR20200117554A KR20200117554A KR1020190039822A KR20190039822A KR20200117554A KR 20200117554 A KR20200117554 A KR 20200117554A KR 1020190039822 A KR1020190039822 A KR 1020190039822A KR 20190039822 A KR20190039822 A KR 20190039822A KR 20200117554 A KR20200117554 A KR 20200117554A
- Authority
- KR
- South Korea
- Prior art keywords
- disposed
- hole
- thin film
- planarization layer
- holes
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 20
- 239000006059 cover glass Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 64
- 238000010586 diagram Methods 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 101000867413 Homo sapiens Segment polarity protein dishevelled homolog DVL-1 Proteins 0.000 description 4
- 102100032758 Segment polarity protein dishevelled homolog DVL-1 Human genes 0.000 description 4
- 238000002604 ultrasonography Methods 0.000 description 4
- 101000867466 Homo sapiens Segment polarity protein dishevelled homolog DVL-2 Proteins 0.000 description 3
- 102100032753 Segment polarity protein dishevelled homolog DVL-2 Human genes 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 2
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/043—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using propagating acoustic waves
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G06K9/0002—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Transducers For Ultrasonic Waves (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명의 실시예들은, 초음파 센서와 디스플레이 장치에 관한 것이다.Embodiments of the present invention relate to an ultrasonic sensor and a display device.
정보화 사회가 발전함에 따라, 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.As the information society develops, demand for a display device that displays an image is increasing, and various types of display devices such as a liquid crystal display device and an organic light emitting display device are used.
이러한 디스플레이 장치는, 사용자에게 보다 다양한 기능을 제공하기 위하여, 디스플레이 패널에 대한 사용자의 터치를 인식하거나, 디스플레이 패널에 접촉되거나 근접한 생체 정보(예: 지문) 또는 제스처 등을 인식하고 인식된 정보를 기반으로 입력 처리를 수행하는 기능을 제공하고 있다.Such a display device recognizes a user's touch on the display panel, or biometric information (e.g., fingerprint) or gestures in contact with or close to the display panel, and based on the recognized information in order to provide more diverse functions to the user. It provides a function to perform input processing by using.
이러한 생체 정보 등의 인식을 위해, 일 예로, 광 센서 등을 이용할 수 있으나, 디스플레이 패널의 베젤 영역에 광 센서가 배치될 경우 액티브 영역이 좁아지는 문제점이 존재한다. 또한, 액티브 영역 내에 광 센서를 배치할 경우, 디스플레이 구동에 영향을 주거나 센싱의 정확도가 낮아질 수 있는 문제점이 존재한다.For the recognition of such biometric information, for example, an optical sensor or the like may be used, but there is a problem in that the active area is narrowed when the optical sensor is disposed in the bezel area of the display panel. In addition, when the optical sensor is disposed in the active area, there is a problem that the driving of the display may be affected or the accuracy of sensing may be lowered.
따라서, 디스플레이 패널의 액티브 영역의 감소를 방지하면서 디스플레이 패널에 대한 생체 정보 센싱의 정확도를 향상시킬 수 있는 방안이 요구된다.Accordingly, there is a need for a method of improving the accuracy of sensing biometric information on the display panel while preventing the reduction of the active area of the display panel.
본 발명의 실시예들의 목적은, 디스플레이 패널의 액티브 영역에서 디스플레이 패널에 접촉된 생체 정보를 인식할 수 있도록 하는 초음파 센서와 초음파 센서를 포함하는 디스플레이 장치를 제공하는 데 있다.An object of the embodiments of the present invention is to provide a display device including an ultrasonic sensor and an ultrasonic sensor capable of recognizing biometric information contacting a display panel in an active area of the display panel.
본 발명의 실시예들의 목적은, 초음파 센서의 픽셀에서 발생되는 초음파의 세기를 증가시키고, 센싱 감도를 향상시킬 수 있는 구조를 갖는 초음파 센서를 제공하는 데 있다.An object of the embodiments of the present invention is to provide an ultrasonic sensor having a structure capable of increasing the intensity of ultrasonic waves generated from a pixel of the ultrasonic sensor and improving sensing sensitivity.
본 발명의 실시예들의 목적은, 디스플레이 패널에 접촉된 생체 정보와 디스플레이 패널과 근접한 위치에서 수행되는 제스처를 모두 인식할 수 있도록 하는 초음파 센서와 초음파 센서를 포함하는 디스플레이 장치를 제공하는 데 있다.An object of the embodiments of the present invention is to provide a display device including an ultrasonic sensor and an ultrasonic sensor capable of recognizing both biometric information in contact with a display panel and a gesture performed in a position close to the display panel.
일 측면에서, 본 발명의 실시예들은, 다수의 스캔 라인, 다수의 센싱 라인 및 다수의 픽셀을 포함하는 초음파 센서를 제공한다.In one aspect, embodiments of the present invention provide an ultrasonic sensor including a plurality of scan lines, a plurality of sensing lines, and a plurality of pixels.
이러한 초음파 센서에서, 다수의 픽셀 각각은, 복수의 박막 트랜지스터와, 복수의 박막 트랜지스터 상에 배치된 평탄화층과, 평탄화층 상의 적어도 일부 영역에 배치되고 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 전극과, 연결 전극 상에 배치된 픽셀 전극과, 픽셀 전극 상에 배치된 압전 물질과, 압전 물질 상에 배치된 공통 전극을 포함할 수 있다.In such an ultrasonic sensor, each of the plurality of pixels includes a plurality of thin film transistors, a planarization layer disposed on the plurality of thin film transistors, and at least one thin film transistor among the plurality of thin film transistors and electrically A connection electrode connected to each other, a pixel electrode disposed on the connection electrode, a piezoelectric material disposed on the pixel electrode, and a common electrode disposed on the piezoelectric material may be included.
여기서, 평탄화층은 하나 이상의 홀을 포함하고, 하나 이상의 홀 중 적어도 하나의 홀이 배치된 영역에서 픽셀 전극은 홀의 바닥 면과 이격되어 배치될 수 있다.Here, the planarization layer may include one or more holes, and in a region in which at least one of the one or more holes is disposed, the pixel electrode may be disposed to be spaced apart from the bottom surface of the hole.
이때, 평탄화층에 포함된 하나 이상의 홀 중 적어도 하나의 홀에서 연결 전극이 박막 트랜지스터와 전기적으로 연결될 수 있다.In this case, the connection electrode may be electrically connected to the thin film transistor in at least one hole among one or more holes included in the planarization layer.
또는, 평탄화층에 포함된 하나 이상의 홀 중 적어도 하나의 홀은 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치할 수 있다.Alternatively, at least one of the one or more holes included in the planarization layer may be located in a region corresponding to a region other than a region in which a plurality of thin film transistors are disposed.
또는, 평탄화층에 포함된 하나 이상의 홀 중 적어도 하나의 홀은 스캔 라인이 배치된 방향을 따라 인접한 복수의 픽셀에 배치될 수도 있다.Alternatively, at least one of the one or more holes included in the planarization layer may be disposed in a plurality of pixels adjacent along the direction in which the scan line is disposed.
또한, 평탄화층에 포함된 하나 이상의 홀이 복수인 경우, 복수의 홀 각각의 크기는 일정할 수도 있고, 상이할 수도 있다.In addition, when there are a plurality of one or more holes included in the planarization layer, the sizes of each of the plurality of holes may be constant or different.
다른 측면에서, 본 발명의 실시예들은, 디스플레이 패널을 포함하고, 디스플레이 패널에 내장되거나 디스플레이 패널의 적어도 일면에 전술한 초음파 센서가 배치된 디스플레이 장치를 제공한다.In another aspect, embodiments of the present invention provide a display device including a display panel, embedded in the display panel, or in which the above-described ultrasonic sensor is disposed on at least one surface of the display panel.
본 발명의 실시예들에 의하면, 초음파 센서의 박막 트랜지스터 어레이에 포함된 평탄화층에 홀을 배치하고 픽셀 전극이 홀의 바닥 면과 이격되도록 함으로써, 픽셀 전극 상에 배치된 압전 물질의 변형이 원활해지도록 하여 초음파 센서의 센싱 성능을 향상시킬 수 있도록 한다.According to embodiments of the present invention, a hole is disposed in a planarization layer included in a thin film transistor array of an ultrasonic sensor and a pixel electrode is spaced apart from the bottom surface of the hole, so that the piezoelectric material disposed on the pixel electrode can be smoothly deformed. This makes it possible to improve the sensing performance of the ultrasonic sensor.
본 발명의 실시예들에 의하면, 픽셀 내에서 박막 트랜지스터 등이 배치되지 않는 영역에 홀을 배치함으로써, 홀의 크기를 증가시켜 초음파 센서의 센싱 성능을 더욱 향상시킬 수 있도록 한다.According to embodiments of the present invention, by disposing a hole in a region in which a thin film transistor or the like is not disposed in a pixel, the size of the hole is increased to further improve the sensing performance of the ultrasonic sensor.
또한, 픽셀 내에 크기가 상이한 복수의 홀을 배치함으로써, 고주파를 이용한 센싱(예: 지문 센싱)과 저주파를 이용한 센싱(예: 제스처 센싱)을 모두 수행할 수 있도록 한다.In addition, by arranging a plurality of holes of different sizes in the pixel, both sensing using high frequency (eg, fingerprint sensing) and sensing using low frequency (eg, gesture sensing) can be performed.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치에 초음파 센서가 배치된 구조의 예시를 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 초음파 센서의 픽셀 어레이의 회로 구조와 구동 방식의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 예시를 나타낸 도면이다.
도 4a와 도 4b는 도 3에 도시된 A-A' 부분의 단면 구조의 예시들을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 다른 예시를 나타낸 도면이다.
도 6은 도 5에 도시된 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 또 다른 예시를 나타낸 도면이다.
도 8은 도 7에 도시된 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 또 다른 예시를 나타낸 도면이다.
도 10은 도 9에 도시된 D-D' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 초음파 센서의 제작 방식의 예시를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 초음파 센서가 배치된 디스플레이 장치가 초음파 센서를 이용하여 수행하는 센싱의 예시를 나타낸 도면이다.1 is a diagram illustrating an example of a structure in which an ultrasonic sensor is disposed in a display device according to embodiments of the present invention.
2 is a diagram illustrating an example of a circuit structure and a driving method of a pixel array of an ultrasonic sensor according to embodiments of the present invention.
3 is a diagram illustrating an example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
4A and 4B are views showing examples of a cross-sectional structure of a portion AA′ shown in FIG. 3.
5 is a diagram showing another example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
6 is a view showing an example of a cross-sectional structure of a portion BB' shown in FIG. 5.
7 is a diagram illustrating another example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
FIG. 8 is a diagram illustrating an example of a cross-sectional structure of a portion CC′ shown in FIG. 7.
9 is a view showing another example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
10 is a diagram illustrating an example of a cross-sectional structure of a portion DD' shown in FIG. 9.
11 is a diagram illustrating an example of a method of manufacturing an ultrasonic sensor according to embodiments of the present invention.
12 is a diagram illustrating an example of sensing performed by a display device on which an ultrasonic sensor is disposed according to embodiments of the present invention using an ultrasonic sensor.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to elements of each drawing, the same elements may have the same numerals as possible even if they are indicated on different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, a detailed description thereof may be omitted. When "include", "have", "consists of" and the like mentioned in the present specification are used, other parts may be added unless "only" is used. In the case of expressing the constituent elements in the singular, the case including plural may be included unless there is a specific explicit description.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. In addition, in describing the constituent elements of the present invention, terms such as first, second, A, B, (a) and (b) may be used. These terms are only for distinguishing the component from other components, and the nature, order, order, or number of the component is not limited by the term.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.In the description of the positional relationship of the components, when two or more components are described as being "connected", "coupled" or "connected", the two or more components are directly "connected", "coupled" or "connected" "It may be, but it should be understood that two or more components and other components may be further "interposed" to be "connected", "coupled" or "connected". Here, the other components may be included in one or more of two or more components "connected", "coupled" or "connected" to each other.
구성 요소들의 시간 관계 또는 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the description of the temporal relationship or the flow relationship of the components, for example, a temporal predecessor relationship or a flow predecessor relationship such as “after”, “following”, “after”, “before”, etc. When described, it may also include non-continuous cases unless "directly" or "directly" is used.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.On the other hand, when a numerical value for a component or its corresponding information (e.g., level, etc.) is mentioned, the numerical value or its corresponding information is related to various factors (e.g., process factors, internal or external impact, It can be interpreted as including an error range that may be caused by noise, etc.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치에 초음파 센서(200)가 배치된 구조의 예시를 나타낸 도면이다.1 is a diagram illustrating an example of a structure in which an
도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치는, 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널(110)과, 디스플레이 패널(110)에 배치된 신호 라인이나 전압 라인을 구동하기 위한 각종 구동 회로를 포함할 수 있다.Referring to FIG. 1, a display device according to embodiments of the present invention includes a
이러한 디스플레이 장치의 적어도 일면에는, 디스플레이 패널(110)에 접촉되거나 근접한 생체 정보(예: 지문) 또는 제스처 등을 센싱하기 위한 초음파 센서(200) 또는 초음파 센싱 장치가 배치될 수 있다.On at least one surface of the display device, an
또는, 경우에 따라, 이러한 초음파 센서(200)는, 디스플레이 장치의 내부에 내장된 형태로 배치될 수도 있다.Alternatively, in some cases, such an
초음파 센서(200)가 디스플레이 장치의 일면에 배치되는 경우, 일 예로, 디스플레이 패널(110)에서 영상이 표시되는 면 상에 커버 글래스(120)가 배치될 수 있다. 그리고, 디스플레이 패널(110)에서 영상이 표시되는 면의 반대편에 초음파 센서(200)가 배치될 수 있다. 즉, 초음파 센서(200)는, 디스플레이 패널(110)에서 커버 글래스(120)가 배치된 면의 반대 면에 배치될 수 있다.When the
이러한 초음파 센서(200)는, 접착부(300)를 통해 디스플레이 패널(110)과 합착될 수 있다. 그리고, 접착부(300)는, 일 예로, 레진으로 구성될 수 있다.The
초음파 센서(200)는, 초음파를 발생시키고 디스플레이 패널(110) 상에 배치된 커버 글래스(120)에 접촉된 지문에 반사되는 초음파를 센싱하여 커버 글래스(120)에 접촉된 지문을 인식할 수 있다. 초음파 센서(200)가 디스플레이 패널(110)에서 영상이 표시되는 면의 반대면에 배치되어 센싱을 수행함으로써, 영상이 표시되는 영역을 감소시키지 않으면서 지문 인식이 가능하도록 할 수 있다.The
구체적으로, 초음파 센서(200)에서 발생된 초음파가 지문의 골(Valley) 부분에 도달하면, 사람의 피부와 커버 글래스(120) 사이에 존재하는 공기에 닿게 된다. 여기서, 커버 글래스(120)와 공기의 음향 임피던스 값의 차이로 인해 공기에 닿은 대부분의 초음파가 반사되게 된다.Specifically, when the ultrasonic wave generated by the
그리고, 초음파 센서(200)에서 발생된 초음파가 지문의 마루(Ridge) 부분에 도달하면, 커버 글래스(120)에 접촉된 사람의 피부에 닿게 된다. 여기서, 초음파의 일부가 반사될 수 있으나, 대부분의 초음파는 피부 안에 전달되어 피부 안쪽에서 반사되게 된다.In addition, when the ultrasonic wave generated by the
따라서, 지문의 골 부분과 마루 부분에 도달하여 반사되는 초음파의 세기와 시기 등에 기초하여, 지문의 골 부분과 마루 부분을 구분하고 지문을 센싱할 수 있다.Accordingly, based on the intensity and timing of ultrasonic waves reflected by reaching the valley and the ridge of the fingerprint, the valley and the ridge of the fingerprint can be distinguished and the fingerprint can be sensed.
이와 같이, 초음파 센서(200)는, 피부의 안쪽까지 센싱하는 방식이므로, 피부 표면의 오염이나 상태에 민감하지 않으며 보안이 우수한 이점을 제공한다. 또한, 디스플레이 패널(110)에서 영상이 표시되는 영역을 감소시키지 않으면서 지문을 센싱할 수 있도록 하여, 디스플레이 장치가 센싱된 지문을 이용한 입력 처리를 수행할 수 있도록 한다.As described above, since the
이러한 초음파 센서(200)는, 초음파 발생을 위한 물질과, 초음파 발생 및 센싱을 위한 여러 회로 소자를 포함할 수 있다.The
일 예로, 초음파 센서(200)는, 기판(210)과, 기판(210)에 배치된 박막 트랜지스터 어레이(220), 제1 패드부(231), 제2 패드부(232)를 포함할 수 있다. 그리고, 박막 트랜지스터 어레이(220)는, 각각의 픽셀에 배치된 픽셀 전극(PXL)을 포함할 수 있으며, 박막 트랜지스터 어레이(220)에 압전 물질(240)과 공통 전극(COM)이 순차적으로 배치될 수 있다.For example, the
압전 물질(240)은, 일 예로, PZT, ZnO, 페로브스카이트 등의 물질일 수 있으나, 이에 한정되지 아니한다.The
공통 전극(COM)은, 접착층(250)을 통해 반사층(260)과 접착될 수 있으며, 반사층(260)에 커버층(270)이 배치될 수 있다.The common electrode COM may be adhered to the
박막 트랜지스터 어레이(220)와 공통 전극(COM) 등으로 신호, 전압 등을 공급하는 컨트롤러(400)는, 연성 인쇄 회로(290)와 본딩부(280)를 통해 기판(210)에 배치된 제2 패드부(232)와 전기적으로 연결될 수 있다.The
박막 트랜지스터 어레이(220)에는, 초음파를 발생시키는 구동과 지문에 반사되는 초음파의 센싱을 위한 트랜지스터와, 픽셀 전극(PXL) 등이 배치될 수 있다.In the thin
박막 트랜지스터 어레이(220)에 배치된 픽셀 전극(PXL)은, 공통 전극(COM)과 캐패시터(C)를 형성할 수 있다.The pixel electrode PXL disposed on the thin
그리고, 박막 트랜지스터 어레이(220)에 배치된 픽셀 전극(PXL)과 공통 전극(COM)에 인가되는 전압에 의해 압전 물질(240)을 진동시켜 초음파를 발생시킬 수 있다.Further, the
이러한 픽셀 전극(PXL)을 포함하는 박막 트랜지스터 어레이(220)와, 압전 물질(240) 및 공통 전극(COM)은 회로적으로 픽셀 어레이로 볼 수도 있다.The thin
공통 전극(COM)은, 일 예로, 은 잉크를 코팅하는 방식을 통해 배치될 수 있으며, 경우에 따라, 압전 물질(240) 전체를 덮는 형태로 배치되거나, 일정한 패턴으로 배치될 수도 있다.The common electrode COM may be disposed, for example, by coating silver ink, and in some cases, may be disposed to cover the entire
반사층(260)은, 일 예로, 구리로 구성될 수 있으며, 지문에서 반사되어 돌아오는 초음파를 박막 트랜지스터 어레이(220)로 반사시켜주는 기능을 할 수 있다.The
커버층(270)은, 일 예로, 폴리이미드로 구성될 수 있으며, 초음파 센서(200)의 픽셀 어레이와 반사층(260) 등을 캡핑하는 기능을 제공할 수 있다.The
픽셀 어레이를 구동하기 위한 신호와 전압은, 컨트롤러(400)로부터 공급될 수 있다. 또는, 경우에 따라, 고전압이 요구되지 않는 신호 등은 디스플레이 패널(110)의 구동을 위해 배치된 구동 회로로부터 공급될 수도 있다.Signals and voltages for driving the pixel array may be supplied from the
도 2는 본 발명의 실시예들에 따른 초음파 센서(200)의 픽셀 어레이의 회로 구조와 구동 방식의 예시를 나타낸 도면이다.2 is a diagram illustrating an example of a circuit structure and driving method of a pixel array of an
도 2를 참조하면, 초음파 센서(200)의 픽셀 어레이에는, 다수의 스캔 라인(SCL)과 다수의 센싱 라인(SSL)이 배치될 수 있다. 스캔 라인(SCL)과 센싱 라인(SSL)은 서로 교차하며 배치될 수 있으며, 스캔 라인(SCL)과 센싱 라인(SSL)의 교차에 의해 정의되는 영역에 다수의 픽셀이 배치될 수 있다.Referring to FIG. 2, a plurality of scan lines SCL and a plurality of sensing lines SSL may be disposed in the pixel array of the
또한, 픽셀 어레이에는, 픽셀의 초음파 발생 및 센싱을 위한 구동 전압(DV), 센싱 전압(SV) 등을 공급하기 위한 전압 라인이 배치될 수 있다.Further, in the pixel array, a voltage line for supplying a driving voltage DV, a sensing voltage SV, etc. for generating and sensing ultrasonic waves of the pixel may be disposed.
그리고, 초음파 센서(200)는, 픽셀 어레이에 배치된 다수의 스캔 라인(SCL)을 구동하는 회로와, 다수의 센싱 라인(SSL)을 통해 센싱 신호를 검출하는 회로 등을 포함할 수 있다.In addition, the
각각의 픽셀에는, 초음파 발생 및 센싱을 위한 여러 회로 소자가 배치될 수 있다.In each pixel, several circuit elements for generating and sensing ultrasonic waves may be disposed.
일 예로, 각각의 픽셀에는, 스캔 라인(SCL)에 인가되는 스캔 신호(SCO)에 의해 제어되는 제1 트랜지스터(T1)와 제2 트랜지스터(T2), 센싱 노드(Ns)의 전압에 의해 제어되는 제3 트랜지스터(T3)와, 하나의 캐패시터(C)가 배치될 수 있다.For example, in each pixel, the first transistor T1 and the second transistor T2 controlled by the scan signal SCO applied to the scan line SCL, and the voltage of the sensing node Ns. The third transistor T3 and one capacitor C may be disposed.
여기서, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 모두 N 타입인 경우를 예시로 나타내고 있으나, 경우에 따라, 모두 P 타입으로 구현될 수도 있다. 또는, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)만 동일한 타입으로 구현되고, 제3 트랜지스터(T3)는 다른 타입으로 구현될 수도 있다.Here, a case in which the first transistor T1, the second transistor T2, and the third transistor T3 are all N-type is shown as an example, but in some cases, all of the P-type may be implemented. Alternatively, only the first transistor T1 and the second transistor T2 may be implemented in the same type, and the third transistor T3 may be implemented in a different type.
제1 트랜지스터(T1)는, 스캔 라인(SCL)에 인가되는 스캔 신호(SCO)에 의해 제어되며, 제1 구동 전압 라인(DVL1)과 센싱 노드(Ns) 사이에 전기적으로 연결될 수 있다.The first transistor T1 is controlled by the scan signal SCO applied to the scan line SCL, and may be electrically connected between the first driving voltage line DVL1 and the sensing node Ns.
여기서, 제1 구동 전압 라인(DVL1)은, 초음파 발생을 위한 제1 구동 전압(DV1)을 픽셀로 공급할 수 있다. 이러한 제1 구동 전압(DV1)은, 높은 전압 레벨을 갖는 펄스 형태의 교류 전압일 수 있으며, 일 예로, +100V에서 -100V로 스윙하는 교류 전압일 수 있다.Here, the first driving voltage line DVL1 may supply the first driving voltage DV1 for generating ultrasonic waves to the pixel. The first driving voltage DV1 may be an AC voltage in the form of a pulse having a high voltage level. For example, the first driving voltage DV1 may be an AC voltage swinging from +100V to -100V.
제2 트랜지스터(T2)는, 스캔 라인(SCL)에 인가되는 스캔 신호(SCO)에 의해 제어되며, 센싱 라인(SSL)과 제3 트랜지스터(T3) 사이에 전기적으로 연결될 수 있다.The second transistor T2 is controlled by the scan signal SCO applied to the scan line SCL, and may be electrically connected between the sensing line SSL and the third transistor T3.
이때, 제2 트랜지스터(T2)는, 인접한 픽셀에 배치된 제1 트랜지스터(T1)를 구동하는 스캔 라인(SCL)과 동일한 스캔 라인(SCL)에 의해 구동될 수 있다.In this case, the second transistor T2 may be driven by the same scan line SCL as the scan line SCL for driving the first transistor T1 disposed in an adjacent pixel.
즉, 도 2에 도시된 예시와 같이, A열의 픽셀에 배치된 제1 트랜지스터(T1)와 B열의 픽셀에 배치된 제2 트랜지스터(T2)가 동일한 제n 스캔 라인(SCL(n))에 연결되어 제n 스캔 라인(SCL(n))으로 인가되는 제n 스캔 신호(SCO(n))에 의해 동시에 구동될 수 있다.That is, as illustrated in FIG. 2, the first transistor T1 disposed in the pixel in column A and the second transistor T2 disposed in the pixel in column B are connected to the same n-th scan line SCL(n). As a result, it may be simultaneously driven by the n-th scan signal SCO(n) applied to the n-th scan line SCL(n).
제3 트랜지스터(T3)는, 센싱 노드(Ns)의 전압 레벨에 따라 제어되며, 센싱 전압 라인(SVL)과 제2 트랜지스터(T2) 사이에 전기적으로 연결될 수 있다.The third transistor T3 is controlled according to the voltage level of the sensing node Ns, and may be electrically connected between the sensing voltage line SVL and the second transistor T2.
그리고, 센싱 전압 라인(SVL)으로 인가되는 센싱 전압(SV)은 정전압일 수 있다.In addition, the sensing voltage SV applied to the sensing voltage line SVL may be a constant voltage.
캐패시터(C)는, 센싱 노드(Ns)와 제2 구동 전압 라인(DVL2) 사이에 전기적으로 연결될 수 있다.The capacitor C may be electrically connected between the sensing node Ns and the second driving voltage line DVL2.
즉, 센싱 노드(Ns)에 연결되는 캐패시터(C)의 전극은, 전술한 박막 트랜지스터 어레이(220)에 배치되고 캐패시턴스를 형성하기 위한 픽셀 전극(PXL)일 수 있다. 그리고, 제2 구동 전압 라인(DVL2)에 연결되는 캐패시터(C)의 전극은, 공통 전극(COM)일 수 있다.That is, the electrode of the capacitor C connected to the sensing node Ns may be a pixel electrode PXL disposed in the above-described thin
이러한 공통 전극(COM)은, 적어도 둘 이상의 픽셀에 공통적으로 연결되는 전극일 수 있다.The common electrode COM may be an electrode commonly connected to at least two or more pixels.
제2 구동 전압 라인(DVL2)은, 초음파 발생을 위한 제2 구동 전압(DV2)을 픽셀로 공급할 수 있으며, 제2 구동 전압(DV2)은 제1 구동 전압(DV1)의 최대 전압보다 낮은 정전압일 수 있다.The second driving voltage line DVL2 may supply a second driving voltage DV2 for generating ultrasonic waves to the pixel, and the second driving voltage DV2 is a constant voltage lower than the maximum voltage of the first driving voltage DV1. I can.
이러한 픽셀 어레이에 배치된 스캔 라인(SCL)으로 스캔 신호(SCO)가 순차적으로 인가되며 초음파 발생과 센싱이 이루어질 수 있다.The scan signals SCO are sequentially applied to the scan lines SCL arranged in the pixel array, and ultrasonic waves may be generated and sensed.
일 예로, 제n 스캔 라인(SCL(n))으로 제1 트랜지스터(T1)를 턴-온 시키는 레벨의 제n 스캔 신호(SCO(n))가 인가되면, A열의 픽셀에 배치된 제1 트랜지스터(T1)가 턴-온 되게 된다.For example, when an n-th scan signal SCO(n) of a level that turns on the first transistor T1 through the n-th scan line SCL(n) is applied, a first transistor disposed in a pixel in column A (T1) is turned on.
제1 트랜지스터(T1)가 턴-온 되므로, 제1 구동 전압(DV1)이 센싱 노드(Ns)에 인가되게 된다.Since the first transistor T1 is turned on, the first driving voltage DV1 is applied to the sensing node Ns.
캐패시터(C)의 양 전극에 펄스 형태의 고전압과 낮은 정전압이 인가되므로, 캐패시터(C)의 양 전극 사이에 배치된 압전 물질(240)이 진동하여 초음파가 발생될 수 있다.Since a high voltage and a low constant voltage in the form of a pulse are applied to both electrodes of the capacitor C, the
즉, 제1 트랜지스터(T1)가 턴-온 되는 A열에 배치된 픽셀에서 초음파가 발생되게 된다.That is, ultrasonic waves are generated in pixels arranged in column A where the first transistor T1 is turned on.
이때, 제n 스캔 라인(SCL(n))으로 제1 트랜지스터(T1)를 턴-온 시키는 레벨의 제n 스캔 신호(SCO(n))가 인가되므로, B열의 픽셀에 배치된 제2 트랜지스터(T2)도 턴-온 되게 된다.At this time, since the n-th scan signal SCO(n) of the level for turning on the first transistor T1 is applied to the n-th scan line SCL(n), the second transistor disposed in the pixel in column B ( T2) is also turned on.
그리고, B열의 픽셀에 배치된 제1 트랜지스터(T1)는 턴-오프 된 상태에서, 지문에 반사되는 초음파가 B열에 도달하면 B열에 배치된 픽셀의 센싱 노드(Ns)의 전압 레벨이 변동될 수 있다.In addition, when the first transistor T1 disposed in the pixel in column B is turned off and the ultrasound reflected by the fingerprint reaches column B, the voltage level of the sensing node Ns of the pixel disposed in column B may be changed. .
즉, 반사되는 초음파에 의해 B열의 픽셀에 배치된 픽셀 전극(PXL)과 공통 전극(COM) 사이에 배치된 압전 물질(240)의 분극 상태가 변경되고, 이로 인해, 픽셀 전극(PXL), 즉, 센싱 노드(Ns)의 전압 레벨이 변동될 수 있다.That is, the polarization state of the
B열에 배치된 픽셀의 센싱 노드(Ns)의 전압 레벨이 변동됨에 따라, 제3 트랜지스터(T3)가 턴-온, 턴-오프 될 수 있으며, 제2 트랜지스터(T2)가 턴-온 된 상태이므로 센싱 전압(SV)이 센싱 라인(SSL)을 통해 검출될 수 있다.As the voltage level of the sensing node Ns of the pixel arranged in column B fluctuates, the third transistor T3 may be turned on or off, and the second transistor T2 is turned on. The sensing voltage SV may be detected through the sensing line SSL.
즉, 제2 트랜지스터(T2)가 턴-온 되는 B열의 픽셀에서 지문에 반사되어 돌아오는 초음파를 센싱할 수 있게 된다.That is, ultrasonic waves reflected from the fingerprint and returned from the pixels in column B in which the second transistor T2 is turned on can be sensed.
이와 같이, 인접한 픽셀 열에 배치된 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 동일한 스캔 라인(SCL)에 의해 구동함으로써, 인접한 픽셀 열에서 초음파 발생과 센싱이 이루어지도록 할 수 있다.As described above, by driving the first transistor T1 and the second transistor T2 disposed in the adjacent pixel column by the same scan line SCL, ultrasonic generation and sensing may be performed in the adjacent pixel column.
또한, 본 발명의 실시예들은, 박막 트랜지스터 어레이(220) 상에 배치되는 압전 물질(240)의 원활한 변형이 이루어질 수 있는 구조를 제공함으로써, 초음파 센서(200)의 센싱 성능을 개선할 수 있는 방안을 제공한다.Further, embodiments of the present invention provide a structure in which the
도 3은 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 예시를 나타낸 도면이다. 그리고, 도 4a와 도 4b는 도 3에 도시된 A-A' 부분의 단면 구조의 예시들을 나타낸 도면으로서, 박막 트랜지스터 어레이(220) 상에 배치되는 압전 물질(240)과 공통 전극(COM)까지 포함하여 나타낸 도면이다.3 is a diagram illustrating an example of a planar structure of a thin
도 3과 도 4a를 참조하면, 초음파 센서(200)의 박막 트랜지스터 어레이(220)에는, 다수의 스캔 라인(SCL)이 일 방향으로 배치될 수 있다. 그리고, 스캔 라인(SCL)과 교차하는 방향을 따라 제1 구동 전압 라인(DVL1), 센싱 라인(SSL) 및 센싱 전압 라인(SVL) 등이 배치될 수 있다.3 and 4A, a plurality of scan lines SCL may be disposed in one direction in the thin
여기서, 인접한 스캔 라인(SCL) 사이의 영역 중 제1 구동 전압 라인(DVL1)과 센싱 전압 라인(SVL) 사이의 영역을 하나의 픽셀로 볼 수 있다.Here, a region between the first driving voltage line DVL1 and the sensing voltage line SVL among the regions between adjacent scan lines SCL may be viewed as one pixel.
각각의 픽셀에는, 스캔 라인(SCL)에 인가되는 신호에 의해 제어되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)와, 픽셀 전극(PXL)의 전압 레벨에 의해 제어되는 제3 트랜지스터(T3)가 배치될 수 있다.Each pixel includes a first transistor T1 and a second transistor T2 controlled by a signal applied to the scan line SCL, and a third transistor T3 controlled by a voltage level of the pixel electrode PXL. ) Can be placed.
여기서, 픽셀 전극(PXL)은, 제1 트랜지스터(T1)의 제1 소스 전극(SE1) 또는 제1 드레인 전극(DE1)과 전기적으로 연결될 수 있다. 또한, 픽셀 전극(PXL)은, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결될 수 있다.Here, the pixel electrode PXL may be electrically connected to the first source electrode SE1 or the first drain electrode DE1 of the first transistor T1. Also, the pixel electrode PXL may be electrically connected to the gate electrode of the third transistor T3.
즉, 픽셀 전극(PXL)은, 제1 트랜지스터(T1)의 제1 소스 전극(SE1) 또는 제1 드레인 전극(DE1)과 전기적으로 연결되어, 제1 트랜지스터(T1)를 통해 제1 구동 전압(DV1)을 인가받고 초음파가 발생되도록 할 수 있다.That is, the pixel electrode PXL is electrically connected to the first source electrode SE1 or the first drain electrode DE1 of the first transistor T1, and the first driving voltage ( DV1) can be applied and ultrasonic waves can be generated.
그리고, 픽셀 전극(PXL)은, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결되어, 반사되는 초음파에 의해 픽셀 전극(PXL)의 전압 레벨이 변동되면 제3 트랜지스터(T3)가 온, 오프 되며 센싱이 이루어지도록 할 수 있다.Further, the pixel electrode PXL is electrically connected to the gate electrode of the third transistor T3, and when the voltage level of the pixel electrode PXL is changed by reflected ultrasonic waves, the third transistor T3 is turned on and off. And sensing can be done.
이때, 픽셀 전극(PXL)의 하부에 배치되는 평탄화층(226)은 하나 이상의 홀을 포함할 수 있으며, 홀이 배치된 영역에서 픽셀 전극(PXL)은 홀의 바닥 면과 이격되어 배치될 수 있다.In this case, the
그리고, 픽셀 전극(PXL)은, 평탄화층(226) 상의 적어도 일부 영역에 배치된 연결 전극(CE)에 의해 제1 트랜지스터(T1), 제3 트랜지스터(T3) 등과 전기적으로 연결될 수 있다. 즉, 연결 전극(CE)이 제1 트랜지스터(T1)의 제1 소스 전극(SE1)과 전기적으로 연결되고, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결되며, 픽셀 전극(PXL)은 연결 전극(CE)을 통해 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)와 전기적으로 연결될 수 있다.In addition, the pixel electrode PXL may be electrically connected to the first transistor T1, the third transistor T3, and the like by a connection electrode CE disposed in at least a partial region on the
구체적으로, 도 4a에 도시된 예시를 참조하면, 기판(210) 상에 버퍼층(221)이 배치된다. 그리고, 버퍼층(221) 상에 박막 트랜지스터가 배치될 수 있으며, 도 4a는 제1 트랜지스터(T1)가 배치된 부분을 예시로 나타낸다.Specifically, referring to the example shown in FIG. 4A, the
제1 트랜지스터(T1)는, 제1 게이트 전극(GE1), 제1 액티브층(ACT1), 제1 드레인 전극(DE1) 및 제1 소스 전극(SE1)을 포함할 수 있다.The first transistor T1 may include a first gate electrode GE1, a first active layer ACT1, a first drain electrode DE1, and a first source electrode SE1.
게이트 절연층(222)이 제1 게이트 전극(GE1)과 제1 액티브층(ACT1) 사이에 배치된다.The
제1 절연층(223)과 제2 절연층(224)이 제1 게이트 전극(GE1) 상에 배치될 수 있다. 여기서, 제1 절연층(223)과 제2 절연층(224)은 하나의 예시이며, 제1 게이트 전극(GE1) 상에 하나의 절연층만 배치되거나, 둘 이상의 절연층이 배치될 수도 있다.The first insulating
제1 소스 전극(SE1)과 제1 드레인 전극(DE1) 상에 제1 보호층(225)이 배치될 수 있으며, 제1 보호층(225) 상에 평탄화층(226)이 배치될 수 있다.The
여기서, 평탄화층(226)은, 하나 이상의 홀을 포함할 수 있으며, 하나 이상의 홀 중 적어도 하나의 홀은 평탄화층(226)의 하부에 위치하는 제1 트랜지스터(T1)와 평탄화층(226) 상에 위치하는 픽셀 전극(PXL)을 서로 전기적으로 연결하기 위한 컨택홀(CH)일 수 있다. 본 명세서에서, 이러한 컨택홀(CH)을 "제1 홀(H1)"이라고도 한다.Here, the
컨택홀(CH)은, 평탄화층(226)을 식각하여 형성될 수 있다. 그리고, 컨택홀(CH)의 내부와 평탄화층(226)의 상면에 연결 전극(CE)이 배치될 수 있다.The contact hole CH may be formed by etching the
이러한 연결 전극(CE)은, 픽셀 단위로 분리되어 배치될 수 있다. 그리고, 연결 전극(CE)은, 평탄화층(226) 상에서 홀이 배치된 영역을 제외한 영역에 전체적으로 배치될 수 있다. 또한, 연결 전극(CE)은, 컨택홀(CH)의 내부의 적어도 일부 영역에 배치될 수 있다.The connection electrode CE may be separated and disposed in pixel units. In addition, the connection electrode CE may be entirely disposed in a region other than a region in which a hole is disposed on the
이와 같이, 연결 전극(CE)이 컨택홀(CH)의 내부의 적어도 일부 영역에 배치되고 평탄화층(226)의 상면에 배치됨으로써, 연결 전극(CE)을 통해 평탄화층(226)의 하부에 배치된 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 전기적으로 연결되도록 할 수 있다. 또한, 연결 전극(CE)을 통해 제3 트랜지스터(T3)와 픽셀 전극(PXL)이 전기적으로 연결될 수 있다.In this way, the connection electrode CE is disposed in at least a portion of the inside of the contact hole CH and is disposed on the upper surface of the
그리고, 연결 전극(CE)은, 평탄화층(226) 상에서 홀이 배치된 영역을 제외한 영역 중 일부 영역에만 배치될 수도 있으나, 도 4a에 도시된 예시와 같이, 평탄화층(226) 상에서 홀이 배치된 영역을 제외한 영역에 전체적으로 배치됨으로써 픽셀 전극(PXL)과의 접촉 면적을 늘려줄 수 있다.In addition, the connection electrode CE may be disposed only in a partial area of the
연결 전극(CE)과 픽셀 전극(PXL)의 접촉 면적을 늘려줌으로써, 제1 트랜지스터(T1)를 통해 공급된 제1 구동 전압(DV1)이 픽셀 전극(PXL)에 고르게 전달될 수 있도록 한다.By increasing the contact area between the connection electrode CE and the pixel electrode PXL, the first driving voltage DV1 supplied through the first transistor T1 can be evenly transmitted to the pixel electrode PXL.
여기서, 픽셀 전극(PXL)이 연결 전극(CE)을 통해 제1 트랜지스터(T1)와 전기적으로 연결됨에 따라, 픽셀 전극(PXL)은 컨택홀(CH)이 배치된 영역에서 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격되어 배치될 수 있다. 여기서, 제1 바닥 면(H_Bot1)은, 컨택홀(CH)의 내부에 배치된 연결 전극(CE)의 상면을 의미할 수 있다.Here, as the pixel electrode PXL is electrically connected to the first transistor T1 through the connection electrode CE, the pixel electrode PXL is formed of the contact hole CH in the region where the contact hole CH is disposed. It may be disposed to be spaced apart from the first bottom surface H_Bot1. Here, the first bottom surface H_Bot1 may mean an upper surface of the connection electrode CE disposed inside the contact hole CH.
압전 물질(240)의 하부에 배치된 픽셀 전극(PXL)이 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격되어 배치되므로, 픽셀 전극(PXL)으로 제1 구동 전압(DV1)이 인가될 때 압전 물질(240)의 원활한 진동이 가능하도록 하는 공간이 확보될 수 있다. 따라서, 압전 물질(240)의 진동에 의한 초음파 발생 성능이 향상될 수 있다. 즉, 확보된 공간에 의해 압전 물질(240)의 진동의 세기가 증가될 수 있으므로, 초음파 발생의 성능이 향상될 수 있다. 또는, 경우에 따라, 구동 전압을 조금 낮게 공급하더라도 초음파 발생의 성능을 유지할 수 있으므로, 초음파 센서(200)의 효율을 높여줄 수도 있다.Since the pixel electrode PXL disposed under the
또한, 반사되는 초음파를 수신하는 경우에도, 압전 물질(240)의 원활한 변형이 가능한 공간을 확보해줌으로써, 센싱 성능도 높여줄 수 있다.In addition, even when the reflected ultrasonic wave is received, a space in which the
그리고, 컨택홀(CH)의 크기인 제1 크기(S1)를 증가시켜줌으로써, 압전 물질(240)의 진동에 의한 초음파 발생 성능과 반사되는 초음파의 센싱 성능을 더욱 향상시켜줄 수 있다. 여기서, 제1 크기(S1)는, 컨택홀(CH)의 직경이나 면적 등을 의미할 수 있다.In addition, by increasing the first size S1, which is the size of the contact hole CH, the ultrasonic generation performance due to vibration of the
한편, 경우에 따라, 도 4b에 도시된 예시와 같이, 컨택홀(CH)의 내부에는, 연결 전극(CE) 상에 보조 전극(AE)이 배치되고, 보조 전극(AE) 상에 제2 보호층(227)이 배치될 수 있다. 이러한 보조 전극(AE)은, 제1 트랜지스터(T1)의 제1 소스 전극(SE1)과 동일한 물질로 이루어질 수 있다.Meanwhile, in some cases, as in the example shown in FIG. 4B, the auxiliary electrode AE is disposed on the connection electrode CE in the contact hole CH, and a second protection is provided on the auxiliary electrode AE.
컨택홀(CH)의 내부에 배치된 연결 전극(CE) 상에 보조 전극(AE)을 배치해줌으로써, 반사된 초음파에 의한 압전 물질(240)의 분극 상태 변경에 따른 전압 변동이 컨택홀(CH)에 배치된 전극으로 집중될 수 있도록 한다.By arranging the auxiliary electrode AE on the connection electrode CE disposed inside the contact hole CH, voltage fluctuations according to the change of the polarization state of the
그리고, 컨택홀(CH)에 배치된 전극은 제1 트랜지스터(T1)뿐만 아니라, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결되어 있으므로, 센싱 감도를 향상시켜줄 수 있다.Further, since the electrode disposed in the contact hole CH is electrically connected to the gate electrode of the third transistor T3 as well as the first transistor T1, sensing sensitivity may be improved.
즉, 컨택홀(CH)의 내부에 보조 전극(AE)을 배치하여, 컨택홀(CH)의 내부에 배치된 전극이 연결 전극(CE)의 다른 부분보다 낮은 저항을 갖도록 함으로써, 초음파 수신 시 센싱 노드(Ns)의 전압 변동을 증가시켜줄 수 있다. 이러한 경우, 컨택홀(CH)의 제1 바닥 면(H_Bot1)은, 컨택홀(CH)의 내부에 배치된 제2 보호층(227)의 상면을 의미할 수 있다. 즉, 본 명세서에서, 홀의 바닥 면은 홀 내부에 배치된 구성 중 가장 위에 배치된 구성의 상면을 의미할 수 있다.That is, the auxiliary electrode AE is disposed inside the contact hole CH, so that the electrode disposed inside the contact hole CH has a lower resistance than other parts of the connection electrode CE, so that sensing when receiving ultrasonic waves The voltage fluctuation of the node Ns may be increased. In this case, the first bottom surface H_Bot1 of the contact hole CH may mean a top surface of the second
이와 같이, 본 발명의 실시예들은, 픽셀 전극(PXL)이 연결 전극(CE)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되도록 함으로써, 픽셀 전극(PXL)이 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격된 구조로 배치될 수 있도록 한다. 따라서, 픽셀 전극(PXL)의 하부 공간에 의해 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 하여 초음파 발생 성능과 센싱 성능을 향상시켜줄 수 있도록 한다.As described above, embodiments of the present invention allow the pixel electrode PXL to be electrically connected to the first transistor T1 through the connection electrode CE, so that the pixel electrode PXL is connected to the first contact hole CH. It can be arranged in a structure spaced apart from the bottom surface (H_Bot1). Accordingly, the
또한, 본 발명의 실시예들은, 픽셀 전극(PXL)의 하부 공간의 크기를 증가시켜줌으로써, 센싱 성능을 더욱 향상시키며 제스처 센싱을 수행하도록 할 수도 있다.Further, embodiments of the present invention may further improve sensing performance and perform gesture sensing by increasing the size of the lower space of the pixel electrode PXL.
도 5는 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 다른 예시를 나타낸 도면이다. 그리고, 도 6은 도 5에 도시된 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다. 전술한 예시와 동일한 부분에 대한 설명은 생략되며, 생략된 부분은 전술한 예시에 대한 설명에 기초하여 이해될 수 있다. 그리고, 설명의 편의상, 컨택홀(CH)의 내부에 보조 전극(AE)과 제2 보호층(227)이 배치된 구조를 예시로 설명하나, 도 4a를 통해 전술한 예시와 같이, 초음파 센서(200)는 컨택홀(CH)의 내부에 연결 전극(CE)만 배치된 구조를 가질 수 있다. 또한, 경우에 따라, 컨택홀(CH)의 내부에 연결 전극(CE)과 보조 전극(AE)만 배치되거나, 연결 전극(CE)과 제2 보호층(227)만 배치될 수도 있다.5 is a view showing another example of the planar structure of the thin
도 5와 도 6을 참조하면, 박막 트랜지스터 어레이(220)의 평탄화층(226)은, 하나 이상의 홀을 포함할 수 있다. 그리고, 이러한 홀은, 전술한 예시와 같이, 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 전기적으로 연결하기 위한 컨택홀(CH)일 수 있다.5 and 6, the
연결 전극(CE)은, 컨택홀(CH)의 내부와 평탄화층(226)의 상면의 적어도 일부 영역에 배치되어, 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 서로 전기적으로 연결되도록 할 수 있다.The connection electrode CE may be disposed in at least a partial region of the inside of the contact hole CH and the top surface of the
그리고, 픽셀 전극(PXL)은, 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격되어 배치될 수 있다. 따라서, 제1 구동 전압(DV1)이 인가되거나 반사된 초음파가 수신될 때, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 이루어질 수 있도록 한다.In addition, the pixel electrode PXL may be disposed to be spaced apart from the first bottom surface H_Bot1 of the contact hole CH. Accordingly, when the first driving voltage DV1 is applied or the reflected ultrasonic wave is received, the
여기서, 컨택홀(CH)은 전술한 예시에서의 제1 크기(S1)보다 큰 제2 크기(S2)를 가질 수 있다. 이러한 제2 크기(S2)는, 컨택홀(CH)의 직경이나 면적을 의미할 수 있다.Here, the contact hole CH may have a second size S2 that is larger than the first size S1 in the above-described example. This second size S2 may mean the diameter or area of the contact hole CH.
이와 같이, 픽셀 전극(PXL)의 하부에 위치하는 컨택홀(CH)의 크기를 증가시켜줌으로써, 초음파 발생 성능과 반사된 초음파의 센싱 성능을 향상시켜줄 수 있다.In this way, by increasing the size of the contact hole CH positioned under the pixel electrode PXL, it is possible to improve ultrasonic generation performance and sensing performance of reflected ultrasonic waves.
또한, 컨택홀(CH)의 크기를 증가시켜줌으로써, 압전 물질(240)의 진동에 따라 저주파 대역의 초음파가 발생할 수 있도록 하여 디스플레이 장치에 접촉되지 않은 상태에서 수행되는 제스처를 센싱하도록 할 수도 있다.In addition, by increasing the size of the contact hole CH, ultrasonic waves in a low frequency band may be generated according to the vibration of the
즉, 컨택홀(CH)이 배치된 영역에서 픽셀 전극(PXL)과 컨택홀(CH)의 제1 바닥 면(H_Bot1)이 이격된 구조에 의해 센싱 성능을 향상시키며, 컨택홀(CH)의 크기 조절을 통해 센싱 성능을 더욱 향상시키거나 제스처 센싱이 가능하도록 할 수도 있다.That is, sensing performance is improved by a structure in which the pixel electrode PXL and the first bottom surface H_Bot1 of the contact hole CH are spaced apart from each other in the region where the contact hole CH is disposed, and the size of the contact hole CH Sensing performance may be further improved or gesture sensing may be performed through adjustment.
그리고, 본 발명의 실시예들은, 컨택홀(CH)이 배치된 영역 이외의 영역에 하나 이상의 홀이 더 배치될 수도 있다. 일 예로, 픽셀에서 박막 트랜지스터가 배치된 영역 이외의 영역에 홀이 위치할 수 있다.In addition, in embodiments of the present invention, one or more holes may be further disposed in an area other than the area in which the contact hole CH is disposed. For example, a hole may be located in a region other than a region in which the thin film transistor is disposed in the pixel.
이러한 경우, 컨택홀(CH)은 제1 트랜지스터(T1)와 픽셀 전극(PXL)의 전기적인 연결을 위한 구조로만 배치될 수도 있고, 초음파 센싱 성능 향상을 위한 구조로 제공될 수도 있다.In this case, the contact hole CH may be disposed only in a structure for electrical connection between the first transistor T1 and the pixel electrode PXL, or may be provided in a structure for improving ultrasonic sensing performance.
이하에서는, 컨택홀(CH) 이외에 홀이 추가로 배치된 구조에서, 컨택홀(CH)과 추가로 배치된 홀이 모두 센싱 성능 향상을 위한 구조를 갖는 경우를 예시로 설명하나, 이에 한정되지는 아니한다.Hereinafter, in a structure in which a hole is additionally disposed in addition to the contact hole CH, a case in which both the contact hole CH and the additionally disposed hole have a structure for improving sensing performance will be described as an example, but is not limited thereto. No.
도 7은 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 또 다른 예시를 나타낸 도면이다. 그리고, 도 8은 도 7에 도시된 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.7 is a view showing another example of the planar structure of the thin
도 7과 도 8을 참조하면, 박막 트랜지스터 어레이(220)에 포함된 평탄화층(226)은 하나 이상의 홀을 포함할 수 있으며, 도 7과 도 8에 도시된 예시는 하나의 픽셀에 두 개의 홀이 포함된 경우를 예시로 나타낸다.7 and 8, the
평탄화층(226)에 포함된 두 개의 홀 중 제1 홀(H1)은, 제1 트랜지스터(T1)와 픽셀 전극(PXL)의 전기적인 연결을 위한 컨택홀(CH)일 수 있다. 그리고, 제2 홀(H2)은, 박막 트랜지스터가 배치되지 않는 영역에 배치될 수 있으며, 일 예로, 센싱 라인(SSL)과 센싱 전압 라인(SVL) 사이의 영역에 배치될 수 있다. 여기서, 박막 트랜지스터가 배치된 영역은 박막 트랜지스터를 구성하는 게이트 전극, 소스/드레인 전극, 액티브층이 배치된 영역을 의미할 수 있다. 또한, 박막 트랜지스터 간의 연결이나 박막 트랜지스터와 연결 전극(CE) 간의 연결을 위한 메탈이 배치된 영역을 포함할 수도 있다. 즉, 도 7에 도시된 예시와 같이, 700이 지시하는 영역을 박막 트랜지스터가 배치된 영역으로 볼 수 있으며, 박막 트랜지스터가 배치되지 않은 영역은 700이 지시하는 영역을 제외한 영역을 의미할 수 있다. 그리고, 이러한 박막 트랜지스터가 배치된 영역은 픽셀의 구조에 따라 다양하게 구현될 수도 있다.Among the two holes included in the
제1 홀(H1)을 통해 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 전기적으로 연결되어야 하므로, 제1 홀(H1)의 내부의 적어도 일부 영역에 연결 전극(CE)이 배치될 수 있다. 그리고, 연결 전극(CE) 상에 보조 전극(AE)과 제2 보호층(227) 등이 배치될 수 있다.Since the first transistor T1 and the pixel electrode PXL must be electrically connected through the first hole H1, the connection electrode CE may be disposed in at least a portion of the inside of the first hole H1. . In addition, the auxiliary electrode AE and the second
제1 홀(H1)이 배치된 영역에서 픽셀 전극(PXL)은, 제1 홀(H1)의 제1 바닥 면(H_Bot1)과 이격된 구조로 배치되어, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 할 수 있다.In the region where the first hole H1 is disposed, the pixel electrode PXL is disposed in a structure spaced apart from the first bottom surface H_Bot1 of the first hole H1, and is a piezoelectric electrode disposed on the pixel electrode PXL. The
또한, 제2 홀(H2)이 배치된 영역에서 픽셀 전극(PXL)은, 제2 홀(H2)의 제2 바닥 면(H_Bot2)과 이격된 구조로 배치될 수 있다. 즉, 제1 홀(H1)이 배치된 영역 이외의 영역에 제2 홀(H2)이 추가적으로 배치되어, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 영역을 증가시켜줄 수 있다.In addition, the pixel electrode PXL in the region where the second hole H2 is disposed may be disposed in a structure spaced apart from the second bottom surface H_Bot2 of the second hole H2. That is, the second hole H2 is additionally disposed in an area other than the area where the first hole H1 is disposed, so that the
여기서, 제2 홀(H2)은, 픽셀 전극(PXL)의 하부에 공간을 확보해주기 위해 제공되는 홀이므로, 내부에 연결 전극(CE)이 배치되지 않을 수도 있다.Here, since the second hole H2 is provided to secure a space under the pixel electrode PXL, the connection electrode CE may not be disposed therein.
다만, 연결 전극(CE)과 픽셀 전극(PXL)의 접촉 면적을 증가시켜주기 위해, 연결 전극(CE)이 픽셀에 전체적으로 배치될 필요가 있으므로, 제2 홀(H2)의 내부에도 연결 전극(CE)이 배치될 수도 있다. 또한, 이러한 연결 전극(CE)의 배치 구조는 공정의 편의를 제공할 수도 있다.However, in order to increase the contact area between the connection electrode CE and the pixel electrode PXL, since the connection electrode CE needs to be entirely disposed on the pixel, the connection electrode CE is also inside the second hole H2. ) May be placed. In addition, the arrangement structure of the connection electrode CE may provide convenience of a process.
그리고, 제2 홀(H2)의 내부에 보조 전극(AE) 등은 배치되지 않을 수도 있으나, 경우에 따라, 제1 홀(H1)과 동일하게 보조 전극(AE) 등이 배치될 수도 있다.Further, the auxiliary electrode AE or the like may not be disposed inside the second hole H2, but in some cases, the auxiliary electrode AE or the like may be disposed in the same manner as the first hole H1.
이와 같이, 컨택홀(CH)의 기능을 제공하는 제1 홀(H1) 이외에 제2 홀(H2)을 배치하고, 제1 홀(H1)과 제2 홀(H2)이 배치된 영역에서 픽셀 전극(PXL)이 홀의 바닥 면과 이격된 구조로 배치되도록 함으로써, 픽셀 전극(PXL)의 하부에 확보된 공간을 증가시킬 수 있다. 따라서, 픽셀 전극(PXL)의 상부에 배치된 압전 물질(240)의 진동에 의한 초음파 발생 및 센싱 성능을 높여줄 수 있다.In this way, the second hole H2 is disposed in addition to the first hole H1 that provides a function of the contact hole CH, and the pixel electrode in the area where the first hole H1 and the second hole H2 are disposed. By arranging the (PXL) in a structure spaced apart from the bottom surface of the hole, the space secured under the pixel electrode PXL can be increased. Accordingly, ultrasonic generation and sensing performance due to vibration of the
여기서, 제1 홀(H1)과 제2 홀(H2)의 크기는 서로 동일할 수 있다. 또는, 제1 홀(H1)과 제2 홀(H2)의 크기는 상이할 수도 있다.Here, the first hole H1 and the second hole H2 may have the same size. Alternatively, the sizes of the first hole H1 and the second hole H2 may be different.
일 예로, 제1 홀(H1)의 크기는 제1 크기(S1)이고, 제2 홀(H2)의 크기(H2)는 제2 크기(S2)일 수 있다. 그리고, 제2 크기(S2)는 제1 크기(S1)보다 클 수 있다. 즉, 박막 트랜지스터나 신호 라인이 배치되지 않은 영역과 같이, 홀을 배치하기 용이한 영역에 배치되는 홀의 크기가 더 클 수 있으나, 이에 한정되지는 아니한다.For example, the size of the first hole H1 may be a first size S1, and the size H2 of the second hole H2 may be a second size S2. In addition, the second size S2 may be larger than the first size S1. That is, the size of a hole disposed in a region where the hole is easily disposed may be larger, such as a region in which the thin film transistor or the signal line is not disposed, but is not limited thereto.
하나의 픽셀 내에 복수의 홀을 배치하고, 각각의 홀이 배치된 영역에서 픽셀 전극(PXL)이 홀의 바닥 면과 이격되도록 함으로써, 초음파 발생 및 센싱 성능을 향상시켜줄 수 있다.By arranging a plurality of holes in one pixel and allowing the pixel electrode PXL to be spaced apart from the bottom surface of the hole in an area where each hole is disposed, ultrasonic generation and sensing performance may be improved.
또한, 제1 홀(H1)과 제2 홀(H2)의 크기를 상이하게 함으로써, 고주파 대역과 저주파 대역의 초음파를 발생시켜, 지문 센싱과 제스처 센싱이 모두 가능하도록 할 수도 있다.In addition, by making the sizes of the first hole H1 and the second hole H2 different, ultrasonic waves in a high frequency band and a low frequency band may be generated, so that both fingerprint sensing and gesture sensing are possible.
일 예로, 작은 크기를 갖는 제1 홀(H1)에 의해 상대적으로 높은 주파수의 초음파(예: 1MHz~50MHz)를 발생시킬 수 있다. 또한, 큰 크기를 갖는 제2 홀(H2)에 의해 상대적으로 낮은 주파수의 초음파(예: 50kHz~400kHz)를 발생시킬 수 있다.For example, a relatively high frequency ultrasonic wave (eg, 1 MHz to 50 MHz) may be generated by the first hole H1 having a small size. In addition, ultrasonic waves having a relatively low frequency (eg, 50 kHz to 400 kHz) may be generated by the second hole H2 having a large size.
따라서, 하나의 픽셀에서 고주파의 초음파와 저주파의 초음파가 발생될 수 있다. 그리고, 반사되는 초음파의 주파수 성분 분석을 통해 센싱을 수행함으로써, 초음파 센서(200)를 통해 지문 센싱과 제스처 센싱을 수행하도록 할 수 있다.Accordingly, high-frequency ultrasonic waves and low-frequency ultrasonic waves may be generated in one pixel. In addition, by performing sensing through frequency component analysis of reflected ultrasonic waves, fingerprint sensing and gesture sensing may be performed through the
전술한 예시와 같이, 박막 트랜지스터 어레이(220)의 평탄화층(226)에는, 픽셀 전극(PXL)의 하부에 공간을 확보할 수 있도록 하는 하나 이상의 홀이 배치될 수 있으며, 이러한 홀은 컨택홀(CH)이거나 컨택홀(CH) 이외의 홀일 수 있다.As in the above-described example, in the
또한, 복수의 홀의 크기는 동일할 수도 있고, 상이할 수도 있다.In addition, the sizes of the plurality of holes may be the same or may be different.
이와 같이, 평탄화층(226)에 배치된 홀을 통해 초음파 센서(200)의 성능을 개선하며, 홀의 개수, 크기 등의 조절을 통해 성능을 더욱 향상시키거나 다양한 기능을 제공하도록 할 수 있다.In this way, performance of the
그리고, 평탄화층(226)에 포함된 홀은, 경우에 따라, 하나의 홀이 둘 이상의 픽셀과 대응되는 영역에 배치될 수도 있다.In addition, as for the holes included in the
도 9는 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 또 다른 예시를 나타낸 도면이다. 그리고, 도 10은 도 9에 도시된 D-D' 부분의 단면 구조의 예시를 나타낸 도면이다.9 is a view showing another example of the planar structure of the thin
도 9와 도 10을 참조하면, 박막 트랜지스터 어레이(220)의 평탄화층(226)에는, 제1 트랜지스터(T1)와 픽셀 전극(PXL)의 전기적인 연결 및 픽셀 전극(PXL)의 하부 공간 확보를 위한 제1 홀(H1)이 배치될 수 있다.9 and 10, in the
그리고, 박막 트랜지스터가 배치된 영역 이외의 영역에 제2 홀(H2)이 배치될 수 있다. 픽셀 전극(PXL)은, 제1 홀(H1)의 제1 바닥 면(H_Bot1)과 이격되어 배치되고, 제2 홀(H2)의 제2 바닥 면(H_Bot2)과 이격되어 배치된다.In addition, the second hole H2 may be disposed in a region other than the region in which the thin film transistor is disposed. The pixel electrode PXL is disposed to be spaced apart from the first bottom surface H_Bot1 of the first hole H1 and disposed to be spaced apart from the second bottom surface H_Bot2 of the second hole H2.
여기서, 제2 홀(H2)은, 스캔 라인(SCL)이 배치된 방향을 따라 인접한 복수의 픽셀에 배치될 수 있다. 일 예로, 인접한 두 개의 픽셀에 배치되는 구조일 수 있으며, 서로 인접한 두 개의 센싱 라인(SSL) 사이에 배치되는 구조일 수 있다. 따라서, 제2 홀(H2)의 하부에 센싱 전압 라인(SVL)이 배치될 수 있으며, 제2 홀(H2)의 깊이는 센싱 전압 라인(SVL)의 배치를 고려하여 결정될 수 있다.Here, the second hole H2 may be disposed in a plurality of pixels adjacent along the direction in which the scan line SCL is disposed. As an example, the structure may be disposed on two adjacent pixels, and may be disposed between two adjacent sensing lines SSL. Accordingly, the sensing voltage line SVL may be disposed under the second hole H2, and the depth of the second hole H2 may be determined in consideration of the placement of the sensing voltage line SVL.
즉, 본 발명의 실시예들은, 스캔 라인(SCL)이 배치된 방향인 열 방향을 따라 초음파 발생과 센싱을 수행할 수 있다. 그러므로, 동일한 열에 배치된 픽셀은 동일한 기간에 초음파를 발생시키거나 센싱하므로, 제2 홀(H2)이 동일한 열에 배치된 두 개의 픽셀에 배치되며 초음파 발생 및 센싱 성능을 향상시켜줄 수 있다.That is, in the embodiments of the present invention, ultrasonic generation and sensing may be performed along a column direction, which is a direction in which the scan line SCL is arranged. Therefore, since pixels arranged in the same column generate or sense ultrasonic waves in the same period, the second hole H2 is arranged in two pixels arranged in the same column, and ultrasonic generation and sensing performance may be improved.
특히, 도 9에 도시된 예시와 같이, 열 방향으로 인접한 두 개의 픽셀이 센싱 전압 라인(SVL)을 기준으로 대칭적으로 배치된 구조에서 제2 홀(H2)이 용이하게 인접한 두 개의 픽셀과 대응되는 영역에 배치될 수 있다.In particular, as illustrated in FIG. 9, in a structure in which two pixels adjacent in the column direction are symmetrically arranged with respect to the sensing voltage line SVL, the second hole H2 easily corresponds to two adjacent pixels. It can be placed in the area to be.
그리고, 제2 홀(H2)이 두 개의 픽셀에 배치되므로, 전술한 예시와 같이, 각각의 픽셀에 홀이 배치되는 경우에 비하여, 홀의 크기를 더 증가시켜줄 수 있다.Further, since the second hole H2 is disposed in the two pixels, the size of the hole may be further increased compared to the case where the hole is disposed in each pixel, as in the above-described example.
일 예로, 두 개의 픽셀에 배치된 제2 홀(H2)은, 제1 크기(S1)나 제2 크기(S2)보다 큰 제3 크기(S3)를 가질 수 있다.For example, the second hole H2 disposed in two pixels may have a third size S3 that is larger than the first size S1 or the second size S2.
이와 같이, 픽셀 전극(PXL)의 하부에 공간을 확보해주기 위한 홀의 크기를 더욱 크게 배치함으로써, 초음파 발생 및 센싱 성능을 더욱 개선시켜줄 수 있다. 또한, 제1 홀(H1)과 제2 홀(H2)의 크기 차이가 더욱 커지도록 함으로써, 고주파 대역의 초음파를 이용한 센싱과 저주파 대역의 초음파를 이용한 센싱의 성능을 각각 높여줄 수도 있다.In this way, by arranging a larger size of the hole for securing a space under the pixel electrode PXL, ultrasonic generation and sensing performance may be further improved. In addition, by increasing the difference in size between the first hole H1 and the second hole H2, it is possible to improve the performance of sensing using ultrasonic waves in a high frequency band and ultrasonic waves in a low frequency band, respectively.
또한, 열 방향으로 인접한 두 개의 픽셀에 제2 홀(H2)이 배치된 구조를 예시로 설명하고 있으나, 본 발명의 실시예들은, 동일한 기간에 초음파 발생과 센싱을 수행하는 복수의 픽셀에 제2 홀(H2)이 배치되는 구조를 제공할 수도 있다.In addition, although the structure in which the second hole H2 is arranged in two adjacent pixels in the column direction is described as an example, the embodiments of the present invention provide a second hole for a plurality of pixels that perform ultrasonic generation and sensing in the same period A structure in which the hole H2 is disposed may be provided.
이러한 픽셀 전극(PXL)의 하부에 공간을 확보해줄 수 있는 홀을 포함하는 초음파 센서(200)는, 압전 물질(240)의 양면에 전극이 배치된 구조물을 박막 트랜지스터 어레이(220) 상에 본딩함으로써 구현될 수 있다.The
도 11은 본 발명의 실시예들에 따른 초음파 센서(200)의 제작 방식의 예시를 나타낸 도면이다.11 is a diagram illustrating an example of a manufacturing method of the
도 11을 참조하면, 기판(210) 상에 제1 트랜지스터(T1) 등을 포함하는 박막 트랜지스터를 배치하고, 박막 트랜지스터 상에 제1 보호층(225), 평탄화층(226)을 배치한다.Referring to FIG. 11, a thin film transistor including a first transistor T1 or the like is disposed on a
평탄화층(226)을 식각하여 평탄화층(226)에 제1 홀(H1)이 형성되도록 하며, 평탄화층(226)의 상면과 제1 홀(H1)의 내부에 연결 전극(CE)을 배치한다. 그리고, 제1 홀(H1)의 내부에서 연결 전극(CE) 상에 보조 전극(AE)과 제2 보호층(227)을 배치하여 픽셀 전극(PXL)을 제외한 박막 트랜지스터 어레이(220)를 완성할 수 있다. 여기서, 경우에 따라, 보조 전극(AE)과 제2 보호층(227)은 제1 홀(H1)의 내부에 배치되지 않거나, 어느 하나만 배치될 수도 있다.The
그리고, 압전 물질(240)의 상면과 하면에 각각 공통 전극(COM)과 픽셀 전극(PXL)이 배치된 구조물을, 연결 전극(CE) 상에 본딩함으로써 초음파 센서(200)를 제작할 수 있다.Further, the
즉, 픽셀 전극(PXL)을 연결 전극(CE)과 같이 평탄화층(226) 상에 직접 배치하지 않고, 압전 물질(240)의 하면에 부착된 상태에서 연결 전극(CE) 상에 본딩함으로써, 제1 홀(H1)이 배치된 영역에서 픽셀 전극(PXL)과 제1 홀(H1)의 제1 바닥 면(H_Bot1)이 이격된 구조를 가질 수 있도록 한다.That is, the pixel electrode PXL is not directly disposed on the
도 12는 본 발명의 실시예들에 따른 초음파 센서(200)가 배치된 디스플레이 장치가 초음파 센서를 이용하여 수행하는 센싱의 예시를 나타낸 도면이다.12 is a diagram illustrating an example of sensing performed by the display device on which the
도 12를 참조하면, 초음파 센서(200)의 픽셀에 포함된 평탄화층(226)에 크기가 상이한 제1 홀(H1)과 제2 홀(H2)이 배치되므로, 고주파 대역의 초음파와 저주파 대역의 초음파가 동시에 발생될 수 있다.Referring to FIG. 12, since the first hole H1 and the second hole H2 having different sizes are disposed in the
초음파 센서(200)가 고주파 대역의 초음파를 발생시킴으로써, 높은 해상도가 요구되는 지문 센싱을 용이하게 수행할 수 있도록 한다.The
또한, 초음파 센서(200)가 저주파 대역의 초음파를 발생시킴으로써, 커버 글래스(120)와 접촉되지 않고 커버 글래스(120)와 근접한 위치에서 수행되는 제스처를 센싱할 수 있도록 한다.In addition, since the
전술한 본 발명의 실시예들에 의한 초음파 센서(200)는, 박막 트랜지스터 어레이(220)의 평탄화층(226)에 하나 이상의 홀을 배치하고, 홀이 배치된 영역에서 픽셀 전극(PXL)이 홀의 바닥 면과 이격되도록 함으로써, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 한다.In the
따라서, 압전 물질(240)의 원활한 변형에 의해 초음파 발생과 센싱 성능을 향상시킬 수 있도록 한다.Therefore, it is possible to improve the ultrasonic generation and sensing performance by smooth deformation of the
그리고, 평탄화층(226)에 배치된 홀의 개수, 크기 등을 조절하여, 초음파 센싱 성능을 더욱 향상시키거나, 지문 센싱과 제스처 센싱이 가능하도록 하여 다양한 기능을 제공하도록 할 수도 있다.In addition, by adjusting the number and size of the holes arranged in the
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains will be able to make various modifications and variations without departing from the essential characteristics of the present invention. In addition, since the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are intended to describe the technical idea, the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the claims below, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
110: 디스플레이 패널
120: 커버 글래스
200: 초음파 센서
210: 기판
220: 박막 트랜지스터 어레이
221: 버퍼층
222: 게이트 절연층
223: 제1 절연층
224: 제2 절연층
225: 제1 보호층
226: 평탄화층
227: 제2 보호층
231: 제1 패드부
232: 제2 패드부
240: 압전 물질
250: 접착층
260: 반사층
270: 커버층
280: 본딩부
290: 연성 인쇄 회로
300: 접착부
400: 컨트롤러110: display panel 120: cover glass
200: ultrasonic sensor 210: substrate
220: thin film transistor array 221: buffer layer
222: gate insulating layer 223: first insulating layer
224: second insulating layer 225: first protective layer
226: planarization layer 227: second protective layer
231: first pad portion 232: second pad portion
240: piezoelectric material 250: adhesive layer
260: reflective layer 270: cover layer
280: bonding unit 290: flexible printed circuit
300: adhesive part 400: controller
Claims (17)
상기 다수의 픽셀 각각은,
복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 상에 배치된 평탄화층;
상기 평탄화층 상의 적어도 일부 영역에 배치되고, 상기 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 전극;
상기 연결 전극 상에 배치된 픽셀 전극;
상기 픽셀 전극 상에 배치된 압전 물질; 및
상기 압전 물질 상에 배치된 공통 전극을 포함하고,
상기 평탄화층은 하나 이상의 홀을 포함하고, 상기 하나 이상의 홀 중 적어도 하나의 홀이 배치된 영역에서 상기 픽셀 전극은 상기 홀의 바닥 면과 이격되어 배치된 초음파 센서.
Including a plurality of scan lines, a plurality of sensing lines and a plurality of pixels,
Each of the plurality of pixels,
A plurality of thin film transistors;
A planarization layer disposed on the plurality of thin film transistors;
A connection electrode disposed in at least a partial region on the planarization layer and electrically connected to at least one of the plurality of thin film transistors;
A pixel electrode disposed on the connection electrode;
A piezoelectric material disposed on the pixel electrode; And
Including a common electrode disposed on the piezoelectric material,
The planarization layer includes one or more holes, and the pixel electrode is disposed to be spaced apart from a bottom surface of the hole in a region in which at least one of the one or more holes is disposed.
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되는 초음파 센서.
The method of claim 1,
An ultrasonic sensor in which the connection electrode is electrically connected to the thin film transistor in at least one of the one or more holes included in the planarization layer.
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 초음파 센서.
The method of claim 1,
At least one of the one or more holes included in the planarization layer is located in a region corresponding to a region excluding a region in which the plurality of thin film transistors are disposed.
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 스캔 라인이 배치된 방향을 따라 인접한 복수의 픽셀에 배치된 초음파 센서.
The method of claim 1,
At least one of the one or more holes included in the planarization layer is disposed in a plurality of adjacent pixels along a direction in which the scan line is disposed.
상기 평탄화층에 포함된 상기 하나 이상의 홀은 복수이고, 복수의 홀 각각의 크기는 일정한 초음파 센서.
The method of claim 1,
The at least one hole included in the planarization layer is a plurality, and each of the plurality of holes has a constant size.
상기 평탄화층에 포함된 상기 하나 이상의 홀을 복수이고, 복수의 홀 중 적어도 두 개의 홀의 크기는 상이한 초음파 센서.
The method of claim 1,
An ultrasonic sensor having a plurality of the one or more holes included in the planarization layer, and at least two of the plurality of holes have different sizes.
상기 평탄화층에 포함된 상기 하나 이상의 홀은 복수이고, 복수의 홀 중 제1 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되고, 제2 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 초음파 센서.
The method of claim 1,
The at least one hole included in the planarization layer is a plurality, the connection electrode is electrically connected to the thin film transistor in a first hole among the plurality of holes, and a second hole is except for a region in which the plurality of thin film transistors are disposed. An ultrasonic sensor located in an area corresponding to the area.
상기 제2 홀의 크기는 상기 제1 홀의 크기보다 큰 초음파 센서.
The method of claim 7,
The size of the second hole is larger than the size of the first hole ultrasonic sensor.
상기 연결 전극은,
상기 평탄화층 상에서 상기 하나 이상의 홀이 배치된 영역을 제외한 영역에 전체적으로 배치되고, 상기 하나 이상의 홀 중 적어도 하나의 홀의 내부의 적어도 일부 영역에 배치되며, 상기 픽셀 전극과 접촉하는 초음파 센서.
The method of claim 1,
The connection electrode,
An ultrasonic sensor that is entirely disposed on the planarization layer except for an area in which the one or more holes are disposed, is disposed in at least a partial area inside at least one of the one or more holes, and contacts the pixel electrode.
상기 연결 전극은,
상기 복수의 박막 트랜지스터 중 어느 하나의 박막 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되고,
상기 복수의 박막 트랜지스터 중 다른 박막 트랜지스터의 게이트 전극과 전기적으로 연결되는 초음파 센서.
The method of claim 1,
The connection electrode,
Electrically connected to a source electrode or a drain electrode of any one of the plurality of thin film transistors,
An ultrasonic sensor electrically connected to a gate electrode of another thin film transistor among the plurality of thin film transistors.
상기 디스플레이 패널에 내장되거나, 상기 디스플레이 패널의 적어도 일면에 배치된 초음파 센서를 포함하고,
상기 초음파 센서는,
다수의 스캔 라인, 다수의 센싱 라인 및 다수의 픽셀을 포함하고,
상기 다수의 픽셀 각각은,
복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 상에 배치된 평탄화층;
상기 평탄화층 상의 적어도 일부 영역에 배치되고, 상기 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 전극;
상기 연결 전극 상에 배치된 픽셀 전극;
상기 픽셀 전극 상에 배치된 압전 물질; 및
상기 압전 물질 상에 배치된 공통 전극을 포함하고,
상기 평탄화층은 하나 이상의 홀을 포함하고, 상기 하나 이상의 홀 중 적어도 하나의 홀이 배치된 영역에서 상기 픽셀 전극은 상기 홀의 바닥 면과 이격되어 배치된 디스플레이 장치.
Display panel; And
Includes an ultrasonic sensor built into the display panel or disposed on at least one surface of the display panel,
The ultrasonic sensor,
Including a plurality of scan lines, a plurality of sensing lines and a plurality of pixels,
Each of the plurality of pixels,
A plurality of thin film transistors;
A planarization layer disposed on the plurality of thin film transistors;
A connection electrode disposed in at least a partial region on the planarization layer and electrically connected to at least one of the plurality of thin film transistors;
A pixel electrode disposed on the connection electrode;
A piezoelectric material disposed on the pixel electrode; And
Including a common electrode disposed on the piezoelectric material,
The planarization layer includes one or more holes, and the pixel electrode is disposed to be spaced apart from a bottom surface of the hole in a region in which at least one of the one or more holes is disposed.
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되는 디스플레이 장치.
The method of claim 11,
A display device in which the connection electrode is electrically connected to the thin film transistor in at least one of the one or more holes included in the planarization layer.
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 디스플레이 장치.
The method of claim 11,
At least one of the one or more holes included in the planarization layer is located in a region corresponding to a region other than a region in which the plurality of thin film transistors are disposed.
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 스캔 라인이 배치된 방향을 따라 인접한 복수의 픽셀에 배치된 디스플레이 장치.
The method of claim 11,
At least one of the one or more holes included in the planarization layer is disposed in a plurality of pixels adjacent to each other along a direction in which the scan line is disposed.
상기 평탄화층에 포함된 상기 하나 이상의 홀은 복수이고, 복수의 홀 중 제1 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되고, 제2 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 디스플레이 장치.
The method of claim 11,
The at least one hole included in the planarization layer is a plurality, the connection electrode is electrically connected to the thin film transistor in a first hole among the plurality of holes, and a second hole is except for a region in which the plurality of thin film transistors are disposed. A display device positioned in an area corresponding to the area.
상기 제1 홀의 크기와 상기 제2 홀의 크기는 상이한 디스플레이 장치.
The method of claim 15,
A display device having different sizes of the first hole and the second hole.
상기 디스플레이 패널 상에 배치된 커버 글래스를 더 포함하고,
상기 초음파 센서는,
상기 디스플레이 패널에서 상기 커버 글래스가 배치된 면의 반대 면에 배치된 디스플레이 장치.
The method of claim 11,
Further comprising a cover glass disposed on the display panel,
The ultrasonic sensor,
A display device disposed on a surface of the display panel opposite to a surface on which the cover glass is disposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190039822A KR20200117554A (en) | 2019-04-04 | 2019-04-04 | Ultrasonic sensor and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190039822A KR20200117554A (en) | 2019-04-04 | 2019-04-04 | Ultrasonic sensor and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200117554A true KR20200117554A (en) | 2020-10-14 |
Family
ID=72846820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190039822A KR20200117554A (en) | 2019-04-04 | 2019-04-04 | Ultrasonic sensor and display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20200117554A (en) |
-
2019
- 2019-04-04 KR KR1020190039822A patent/KR20200117554A/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9465972B2 (en) | Fingerprint sensor and electronic device including the same | |
KR102486154B1 (en) | Ultrasonic sensor, ultrasonic sensing device and display device | |
US11829552B2 (en) | Display panel, control method thereof, and display device combining a fingerprint recognition function and a touch detection function | |
KR20140078922A (en) | controlling method of user input using pressure sensor unit for flexible display device | |
KR102631414B1 (en) | Sensing device and display device | |
US10585540B2 (en) | Detection device and display device | |
US11249599B2 (en) | Ultrasonic sensor and display device | |
KR20200144794A (en) | Display panel and display device | |
US11023703B2 (en) | Ultrasonic sensor, ultrasonic sensing device, display device and biometric data sensing method | |
KR20190101042A (en) | Fingerprint sensing module, fingerprint sensing apparatus including the module, and display apparatus including the apparatus | |
US11216634B2 (en) | Ultrasonic sensor and display device | |
KR20200117554A (en) | Ultrasonic sensor and display device | |
KR102531305B1 (en) | Ultrasonic sensor and display device | |
KR102617926B1 (en) | Ultrasonic sensor and display device | |
KR102630772B1 (en) | Ultrasonic sensor and display device | |
KR102598389B1 (en) | Ultrasonic sensor and display device | |
US11653570B2 (en) | Display device and piezoelectric sensor | |
KR20210068773A (en) | Ultrasonic sensor and display device | |
KR102551992B1 (en) | Scan driving circuit, ultrasonic sensor and display device | |
US12008196B2 (en) | Input detection system and detection device that detect external resonant input support devices and touch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |