KR20200117045A - 메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정 - Google Patents

메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정 Download PDF

Info

Publication number
KR20200117045A
KR20200117045A KR1020207027946A KR20207027946A KR20200117045A KR 20200117045 A KR20200117045 A KR 20200117045A KR 1020207027946 A KR1020207027946 A KR 1020207027946A KR 20207027946 A KR20207027946 A KR 20207027946A KR 20200117045 A KR20200117045 A KR 20200117045A
Authority
KR
South Korea
Prior art keywords
memory device
temperature
programming
value
programming operation
Prior art date
Application number
KR1020207027946A
Other languages
English (en)
Inventor
무스타파 엔. 케이낙
삼파스 케이. 라트남
지샹 로
나겐드라 프라사드 가네쉬 라오
래리 제이. 코우드리
밤시 파반 라야프롤루
패트릭 알. 카야트
셰인 노웰
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20200117045A publication Critical patent/KR20200117045A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 디바이스와 관련된 온도가 식별된다. 메모리 디바이스와 관련된 온도가 임계 온도 조건을 충족하는지 여부가 결정된다. 메모리 디바이스와 관련된 온도가 임계 온도 조건을 충족한다는 것을 검출하는 것에 응답하여, 메모리 디바이스에 데이터를 저장하기 위해 프로그래밍 동작을 위한 파라미터가 제1 값으로부터 제2 값으로 조정된다.

Description

메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정
본 개시의 실시 예들은 개괄적으로 메모리 시스템들, 보다 구체적으로는 메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정에 관한 것이다.
메모리 시스템은 고체 상태 라이브(SSD)와 같은 저장 시스템일 수 있고, 데이터를 저장하는 하나 이상의 메모리 구성요소를 포함할 수 있다. 예를 들어, 메모리 시스템은 비휘발성 메모리 디바이스들 및 휘발성 메모리 디바이스들과 같은 메모리 디바이스들을 포함할 수 있다. 메모리 시스템은 메모리 디바이스들 각각을 관리하고 메모리 디바이스들에 저장될 데이터를 할당할 수 있는 제어기를 더 포함할 수 있다. 호스트 시스템은 메모리 시스템을 이용하고 메모리 시스템으로부터 데이터를 요청할 수 있다. 제어기는 대응하는 메모리 디바이스들로부터 데이터를 검색하고 검색된 데이터를 호스트 시스템에 리턴하는데 사용될 수 있다.
본 개시는 아래에 제공되는 구체적인 내용 및 본 개시의 다양한 실시 에의 첨부 도면들로부터 보다 충분히 이해될 것이다. 그러나, 도면들은 본 개시를 특정 실시 예들로 제한하기 위한 것이 아니라, 단지 설명 및 이해를 위한 것이다.
도 1은 본 개시의 일부 실시 예에 따른 저장 시스템을 포함하는 예시적인 컴퓨팅 환경을 도시한다.
도 2는 본 개시의 일부 실시 예에 따른 온도에 기초하여 프로그래밍 동작을 위한 파라미터를 조정하는 저장 시스템을 도시한다.
도 3은 본 개시의 일부 실시 예에 따른 저장 시스템의 다른 도면을 도시한다.
도 4는 본 개시의 일부 실시 예에 따른 온도에 기초하여 프로그래밍 동작을 위한 파라미터를 조정하기 위한 예시적인 방법의 흐름도이다.
도 5는 본 개시의 일부 실시 예에 따른 온도에 기초하여 프로그래밍 동작을 위한 파라미터를 업데이트하기 위한 예시적인 방법의 흐름도이다.
도 6은 본 개시의 구현들이 동작할 수 있는 예시적인 컴퓨터 시스템의 블록도이다.
본 개시의 양태들은 메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정에 관한 것이다. 메모리 시스템의 일례는 고체 상태 드라이브(SSD)와 같은 저장 시스템이다. 일부 실시 예에서, 메모리 시스템은 하이브리드 메모리/저장 시스템이다. 저장 시스템은 본 문서 전반에 걸쳐 메모리 시스템의 일례로서 사용된다. 일반적으로, 호스트 시스템은 하나 이상의 메모리 디바이스를 포함하는 저장 시스템을 이용할 수 있다. 메모리 디바이스들은 예를 들어, 부정 곱(NAND)과 같은 비휘발성 메모리 디바이스들을 포함할 수 있다. 호스트 시스템은 저장 시스템에 저장될 데이터를 제공할 수 있다. 데이터는 저장 시스템 내 메모리 디바이스들에 저장되고 그로부터 검색될 수 있다. 저장 시스템의 메모리 디바이스들은 호스트 시스템으로부터의 데이터를 저장하는데 사용되는 메모리 셀들을 포함할 수 있다.
각 메모리 셀은 그러한 특정 메모리 셀에 대한 임계 전압으로서 데이터 값들을 저장할 수 있다. 일례로, 저장 시스템의 메모리 디바이스들은 단일 레벨 셀(SLC) 메모리를 포함할 수 있으며, 여기서 SLC 메모리의 각 메모리 셀은 단일 비트의 데이터로 프로그래밍될 수 있다. SLC 메모리에 1 비트의 데이터를 저장할 때, 메모리 셀의 가능한 임계 전압 범위는 두 범위로 나뉜다. 예를 들어, 두 범위는 논리 데이터 값 "1"에 대응하는 제1 임계 전압 범위 및 논리 데이터 값 "0"에 대응하는 제2 임계 전압 범위를 포함할 수 있다.
일부 저장 시스템은 메모리 셀당 2 비트, 메모리 셀당 3 비트, 메모리 셀당 4 비트 또는 메모리 셀당 그 이상의 비트를 저장함으로써 프로그래밍되는 다중 레벨 셀(MLC) 메모리와 같은 보다 고밀도 메모리 디바이스들을 포함할 수 있다. 데이터는 메모리 셀들에 대해 별개의 임계 전압 범위로 나뉘어지는 총 임계 전압 범위에 기초하여 MLC 메모리에 저장될 수 있다. 각 별개의 임계 전압 범위는 메모리 셀에 저장된 데이터에 대해 미리 결정된 값에 대응한다.
단일 메모리 셀에 다수의 비트의 데이터를 저장하는 경우, 메모리 셀에 대한 총 임계 전압 범위는 데이터 레벨(예를 들어, 가능한 데이터 값) 수에 대응하는 별개의 임계 전압 범위들로 나뉜다. 예를 들어, 단일 메모리 셀에 네 개의 레벨의 데이터가 저장된다면, 단일 메모리 셀에 대한 총 임계 전압 범위는 논리 데이터 값들 "11", "10","01" 및 "00"에 별개로 할당되는 네 개의 임계 전압 범위로 나뉘어질 수 있다.
종래의 저장 시스템들은 데이터 비트 시퀀스들을 메모리 셀의 상이한 임계 전압 범위들에 매핑함으로써 단일 메모리 셀에 다수의 비트의 데이터를 저장할 수 있다. 예를 들어, 특정 논리 데이터 값(예를 들어, '11')은 임계 전압 범위에 할당될 수 있고 다른 논리 데이터 값(예를 들어, '10')은 메모리 셀의 다른 임계 전압 범위에 할당될 수 있다. 데이터는 일련의 프로그래밍 펄스를 메모리 셀에 인가하는 프로그래밍 동작을 사용함으로써 메모리 셀에 저장될 수 있다. 프로그래밍 펄스 시퀀스는 메모리 셀에서 대응하는 임계 전압 범위 내의 전압 레벨이 도달될 때까지 메모리 셀에 인가될 수 있다. 메모리 셀이 프로그래밍된 후, 판독 임계 전압을 대응하는 임계 전압 범위에서 메모리 셀에 인가하고 메모리 셀에서 프로그래밍된 전압 레벨을 변환함으로써 메모리 셀로부터 데이터가 판독될 수 있다.
저장 시스템은 온도 극치들이 변하는(예를 들어, 섭씨 0도 내지 70도(℃) 사이에서) 환경에서 작동될 수 있다. 그러한 경우들에서, 메모리 셀들에 저장된 데이터의 무결성은 악영향을 받을 수 있다. 예를 들어, 저장 시스템의 온도가 변함에 따라 메모리 셀과 연관된 전압 레벨이 특정 판독 임계 전압에서 검출되는 것에서 이동될 수 있다. 이로 인해 원시 비트 에러율(RBER)이 증가하여 기본 에러 정정 코드(ECC)의 에러 정정 기능을 넘어설 수 있다. 이는 전압들을 메모리 셀의 다양한 임계 전압(Vt) 범위에 대응하는 데이터 값들로 변환할 때 문제가 될 수 있다. 온도가 특정 레벨로(예를 들어, 0℃로) 감소함에 따라, 임계 전압 분포들이 넓어지고 이동하여 RBER이 증가하고 결과적으로 메모리 셀들과의 전압 레벨 연관이 맞지 않게 된다.
본 개시의 실시 예들은 저장 시스템의 온도가 임계 레벨 아래로 떨어질 때 프로그래밍 단계 크기(예를 들어, 각각의 연속적인 프로그래밍 펄스들 사이에서 전압 값이 증가되는 양)를 디폴트 프로그래밍 단계 크기로부터 줄임으로써 상기한 그리고 다른 결점들을 해결한다. 프로그래밍 단계 크기는 프로그래밍 동작을 수행하는데 사용되는 파라미터이다. 예를 들어, 저장 시스템은 특정 프로그래밍 단계 크기를 사용하는 일련의 프로그래밍 펄스를 사용함으로써 메모리 셀들에 데이터를 프로그래밍할 수 있다. 저장 시스템은 저장 시스템이 초기 온도 범위(예를 들어, 평균 실내 온도)에 있을 때 디폴트 프로그래밍 단계 크기(예를 들어, 초기 전압 값)를 사용할 수 있다. 프로그래밍 단계 크기가 작을수록 전압 분포들이 더 미세하게 배치되므로(즉, Vt 분포들이 더 조밀함) RBER이 낮아진다.
저장 시스템이 더 낮은 온도 범위가 존재함을 검출할 때, 저장 시스템은 프로그래밍 단계 크기를 그것의 기본값으로부터 업데이트된 값으로 줄임으로써 메모리 셀들의 프로그래밍 속도를 줄일 수 있다. 업데이트된 값은 보다 낮은 프로그래밍 단계 크기(예를 들어, 연속적인 프로그래밍 펄스들 사이의 전압 값의 보다 작은 증가)를 지정할 수 있다. 이를 통해 저장 시스템은 메모리 셀들의 프로그래밍을 늦춰 Vt 분포들을 보다 조밀하게 함으로써 극심한 온도 변화의 영향을 줄일 수 있다. 저장 시스템이 초기 온도 범위로 돌아갈 때, 저장 시스템은 프로그래밍 단계 크기를 업데이트된 값으로부터 초기 값으로 되돌림으로써 메모리 셀들의 프로그래밍을 가속시킨다.
일부 구현에서, 저장 시스템은 또한 저장 시스템의 특성(예를 들어, 에러율)에 기초하여 온도가 감소할 때 프로그래밍 단계 크기를 조정할 수 있다. 예를 들어, 프로그래밍 단계 크기를 디폴트 값으로부터 업데이트된 값으로 줄임으로써, 메모리 셀을 프로그래밍하는 프로그래밍 펄스 수가 증가한다. 프로그래밍 단계 크기의 감소로 인해, 판독 버짓 윈도우(RWB, read budget window)(조정 임계 상태들 사이의 에지 마진들의 합을 나타냄)이 증가, 예를 들어, 상이한 임계 전압 범위들 사이의 마진이 증가할 수 있으며, 이는 저장 시스템의 판독 에러가 적어짐을 의미한다. 이러한 방식으로, 저장 시스템은 온도가 특정 레벨로(예를 들어, 0℃로) 떨어질 때 손실되는 RWB의 일부 또는 전체 마진을 되찾는다. 프로그래밍 단계 크기가 감소될 때, 메모리 셀을 프로그래밍하는데 추가 프로그래밍 펄스들이 사용됨에 따라 메모리 셀을 프로그래밍하는 프로그래밍 시간이 증가한다. 프로그래밍 성능 손실의 결과로, 보다 작은 단계 크기는 온도가 임계치 아래로 떨어질 때만 사용된다. 프로그래밍 단계 크기가 너무 많이 줄어들면, 프로그래밍 시간의 증가로 인해 일부 저전압 셀에서 프로그램 방해가 증가하여 RBER이 높아질 수 있다. 따라서, 프로그래밍 단계 크기를 줄이면서 주의를 기울여야 한다.
도 1은 본 개시의 일부 구현 예에 따른 메모리 시스템을 포함하는 예시적인 컴퓨팅 환경(100)을 도시한다. 메모리 시스템은 메모리 디바이스들(112A 내지 112N)과 같은 매체를 포함할 수 있다. 메모리 디바이스들(112A 내지 112N)은 휘발성 메모리 디바이스들, 비휘발성 메모리 디바이스들 또는 이들의 조합일 수 있다. 일부 실시 예에서, 메모리 시스템은 저장 시스템(예를 들어, 저장 시스템(110))이다. 저장 시스템(110)의 일례는 고체 상태 드라이브(SSD)이다. 일반적으로, 컴퓨팅 환경(100)은 저장 시스템(110)을 사용하는 호스트 시스템(120)을 포함할 수 있다. 일부 구현 예에서, 호스트 시스템(120)은 저장 시스템(110)에 데이터를 기록하고 저장 시스템(110)으로부터 데이터를 판독할 수 있다. 일부 실시 예에서, 메모리 시스템은 하이브리드 메모리/저장 시스템이다.
호스트 시스템(120)은 데스크탑 컴퓨터, 랩탑 컴퓨터, 네트워크 서버, 모바일 디바이스와 같은 컴퓨팅 디바이스, 또는 메모리 및 프로세싱 디바이스를 포함하는 그러한 컴퓨팅 디바이스일 수 있다. 호스트 시스템(120)은 호스트 시스템(120)이 저장 시스템(110)으로부터 데이터를 판독하거나 이에 데이터를 기록할 수 있도록 저장 시스템(110)을 포함하거나 이에 연결될 수 있다. 호스트 시스템(120)은 물리적 호스트 인터페이스를 통해 저장 시스템(110)에 연결될 수 있다. 여기서 사용될 때, "~에 접속(coupled to)"은 일반적으로 유선이든 무선이든, 전기적, 광학적, 자기적 등을 비롯한 간접 통신 연결 또는 직접 통신 연결(예를 들어, 개재 구성요소 없음)일 수 있는 구성요소들 간 연결을 지칭한다. 물리적 호스트 인터페이스의 예들은 SATA(Serial Advanced Technology Attachment) 인터페이스, PCIe(Peripheral Component Interconnect Express) 인터페이스, USB(Universal Serial Bus) 인터페이스, 파이버 채널, 직렬 접속 SCSI(SAS) 등을 포함하나, 이에 제한되지는 않는다. 물리적 호스트 인터페이스는 호스트 시스템(120)과 저장 시스템(110) 간에 데이터를 전송하는데 사용될 수 있다. 호스트 시스템(120)은 또한 NVMe(NVM Express) 인터페이스를 더 이용하여 저장 시스템(110)이 PCIe 인터페이스에 의해 호스트 시스템(120)과 접속될 때 메모리 디바이스들(112A 내지 112N)에 액세스할 수 있다. 물리적 호스트 인터페이스는 저장 시스템(110)과 호스트 시스템(120) 간에 제어, 어드레스, 데이터 및 다른 신호들을 전달하기 위한 인터페이스를 제공할 수 있다.
도 1에 도시된 바와 같이, 저장 시스템(110)은 제어기(111) 및 메모리 디바이스들(112A 내지 112N)을 포함할 수 있다. 메모리 디바이스들(112A 내지 112N)은 상이한 유형들의 비휘발성 메모리 디바이스들 및/또는 휘발성 메모리 디바이스들의 임의의 조합을 포함할 수 있다. 비휘발성 메모리 디바이스들의 일례는 NAND(negative-and)형 플래시 메모리를 포함한다. 메모리 디바이스들(112A 내지 112N) 각각은 단일 레벨 셀들(SLC들) 또는 다중 레벨 셀들(MLC들)(예를 들어, 삼중 레벨 셀들(TLC들) 또는 사중 레벨 셀들(QLC들))과 같은 메모리 셀들의 하나 이상의 메모리 셀 어레이를 포함할 수 있다. 일부 구현 예에서, 특정 메모리 디바이스는 메모리 셀들의 SLC 부분 및 MLC 부분 둘 다를 포함할 수 있다. 메모리 셀들 각각은 호스트 시스템(120)에 의해 사용되는 데이터의 비트들(예를 들어, 데이터 블록들)을 저장할 수 있다. NAND형 플래시 메모리와 같은 비휘발성 메모리 디바이스들이 설명되지만, 메모리 디바이스들(112A 내지 112N)은 휘발성 메모리와 같은 임의의 다른 유형의 메모리에 기초할 수 있다. 일부 구현 예에서, 메모리 디바이스들(112A 내지 112N)은 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM), 상 변화 메모리(PCM), 마그네토 랜덤 액세스 메모리(MRAM, magneto random access memory), NOR(negative-or) 플래시 메모리, 전기 소거 가능 프로그램 가능한 판독 전용 메모리(EEPROM) 및 비휘발성 메모리 셀들의 교차점 어레이일 수 있으나, 이에 제한되지는 않는다. 비휘발성 메모리의 교차점 어레이는 적층 가능한 크로스 그리드 데이터 액세스 어레이와 함께 벌크 저항의 변화에 기초하여 비트 저장를 수행할 수 있다. 또한, 많은 플래시 기반 메모리와 달리, 교차점 비휘발성 메모리는 제자리에서 기록 동작을 수행할 수 있으며, 이때 비휘발성 메모리 셀은 사전에 소거되지 않고 프로그래밍될 수 있다. 또한, 메모리 디바이스들(112A 내지 112N)의 메모리 셀들은 데이터를 저장하는 데 사용되는 메모리 디바이스의 단위를 지칭할 수 있는 메모리 페이지들 또는 데이터 블록들로 그룹화될 수 있다.
제어기(111)는 메모리 디바이스들(112A 내지 112N)과 통신하여 메모리 디바이스들(112A 내지 112N)에서의 데이터 판독, 데이터 기록 또는 데이터 소거와 같은 동작들 및 다른 그러한 동작들을 수행할 수 있다. 제어기(111)는 하드웨어 이를테면 하나 이상의 집적 회로 및/또는 이산 구성요소, 프로세싱 디바이스, 버퍼 메모리, 소프트웨어 이를테면 펌웨어 또는 다른 명령들, 또는 이들의 조합을 포함할 수 있다. 일반적으로, 제어기(111)는 호스트 시스템(120)으로부터 명령들 또는 동작들을 수신할 수 있고 명령들 또는 동작들을 지시들 또는 적절한 명령들로 변환하여 메모리 디바이스들(112A 내지 112N)에 대한 요구되는 액세스를 달성할 수 있다. 제어기(111)는 메모리 디바이스들(112A 내지 112N)과 연관된 웨어 레벨링 동작들, 가비지 수집 동작들, 오류 검출 및 오류 정정 코드(ECC, error-correcting code) 동작들, 암호화 동작들, 캐싱 동작들 및 논리 블록 어드레스와 물리 블록 어드레스 간의 어드레스 변환과 같은 다른 동작들을 담당할 수 있다. 제어기(111)는 물리적 호스트 인터페이스를 통해 호스트 시스템(120)과 통신하기 위한 호스트 인터페이스 회로를 더 포함할 수 있다. 호스트 인터페이스 회로는 호스트 시스템으로부터 수신된 명령들을 메모리 디바이스들(112A 내지 112N)에 액세스하기 위한 명령 지시들로 변환할뿐만 아니라 메모리 디바이스들(112A 내지 112N)과 연관된 응답들을 호스트 시스템(120)용 정보로 변환할 수도 있다.
저장 시스템(110)은 여기에 설명된 동작들을 수행하기 위해 기록 파라미터 조정기(113)(예를 들어, 회로, 전용 로직, 프로그램 가능 로직, 펌웨어 등)를 포함할 수 있다. 일부 실시 예에서, 제어기(111)는 프로그래밍 구성요소(113)의 적어도 일 부분을 포함한다. 기록 파라미터 조정기(113)는 호스트 시스템(120)으로부터 수신된 데이터를 메모리 디바이스(112A 내지 112N)로 프로그래밍하기 위한 기록 파라미터들(예를 들어, 프로그래밍 단계 크기)을 조정하는데 사용될 수 있다. 호스트 시스템(120)으로부터 데이터가 수신되어 저장 시스템에 저장됨에 따라, 기록 파라미터 조정기(113)는 컴퓨팅 환경(100)의 온도가 특정 임계 레벨 아래로 떨어졌음을 검출할 수 있다.
온도가 임계 레벨 미만이라는 표시를 수신하면, 기록 파라미터 조정기(113)는 메모리 셀 프로그래밍에서 데이터를 프로그래밍하는 데 사용되는 프로그래밍 단계 크기를 줄일 수 있다. 예를 들어, 기록 파라미터 조정기(113)는 프로그래밍 단계 크기를 제1 디폴트 값으로부터 제2 값으로 감소시킬 수 있다. 컴퓨팅 환경(100)의 동작 온도가 임계 레벨 이상으로 되돌아오면, 기록 파라미터 조정기(113)는 제1 디폴트 값의 프로그래밍 단계 크기로 메모리 셀에 데이터 프로그래밍을 수행하는 것으로 되돌아 간다. 기록 파라미터 조정기(113)의 동작들에 관한 추가 세부 사항들은 후술된다.
저장 시스템(110)은 또한 도시되지 않은 추가 회로 또는 구성요소들을 포함할 수 있다. 예를 들어, 저장 시스템(110)은 제어기(111)로부터 어드레스를 수신하고 어드레스를 디코딩하여 메모리 디바이스들(112A 내지 112N)에 액세스할 수 있는 캐시 또는 버퍼(예를 들어, DRAM) 및 어드레스 회로(예를 들어, 로우 디코더 및 컬럼 디코더)를 포함할 수 있다.
도 2는 본 개시의 일부 실시 예에 따른 온도에 기초하여 파라미터를 조정하는 저장 시스템(200)을 도시한다. 일반적으로, 저장 시스템(200)은 도 1의 저장 시스템(110)에 대응할 수 있다. 예를 들어, 저장 시스템(200)은 도 1의 제어기(111)를 포함할 수 있다. 일부 구현에서, 제어기(111)는 메모리 디바이스(230)와 연관된 온도 측정치들을 검색하도록 구성될 수 있다. 제어기(111)는 온도 측정치들에 기초하여 메모리 디바이스(230)에 관한 프로그래밍 동작들을 위한 프로그래밍 단계 크기(즉, 파라미터)를 조정하도록 구성될 수 있다.
도시된 바와 같이, 메모리 디바이스(230)는 하나 이상의 블록(B1-n)으로 조직될 수 있다. 블록들(B1-n)은 각각 메모리 디바이스(230)의 부분들에 대응할 수 있는 다수의 메모리 페이지를 포함한다. 블록들(B1-n)의 크기 및 구성은 달라질 수 있다. 예를 들어, 블록들(B1-n) 각각은 임의의 수의 메모리 페이지를 포함할 수 있고, 각 메모리 페이지는 데이터를 저장하기 위한 관련 저장 용량을 가질 수 있다.
데이터는 블록들(B1-n)의 메모리 페이지들로부터 프로그래밍, 판독 및/또는 소거될 수 있다. 일부 구현에서, 메모리 페이지들은 함께 판독 및/또는 프로그래밍되는 메모리 셀 그룹에 대응할 수 있다. 메모리 셀들은 반복적인 프로그래밍 프로세스를 사용하여 프로그래밍될 수 있다. 이러한 유형의 프로세스에서는, 메모리 셀에서 원하는 전압 레벨들에 도달할 때까지 프로그래밍 펄스 시퀀스가 메모리 셀 그룹에 인가된다. 메모리 셀들이 프로그래밍되면, 메모리 셀들의 프로그래밍된 전압 레벨을 변환함으로써 메모리 셀들로부터 데이터가 판독될 수 있다.
일부 구현에서, 제어기(111)는 저장 시스템(200)이 특정 온도 범위 내에서 작동하는지 여부를 결정할 수 있다. 예를 들어, 제어기(111)는 임계 레벨을 넘어서는 온도 변화를 검출할 수 있다. 저장 시스템(200)에 대한 온도 정보는 메모리 디바이스(230)를 프로그래밍할 때 획득되고 특정 프로그래밍 동작들을 조정하는데 사용될 수 있다. 온도의 변화가 있음을 검출하는 것에 응답하여, 제어기(111)는 메모리 디바이스(230)의 메모리 셀들에 데이터를 프로그래밍하기 위한 특정 기록 파라미터들(예를 들어, 프로그래밍 단계 크기)를 조정할 수 있다.
메모리 디바이스(230)와 연관된 온도 정보는 여러 방법으로 획득될 수 있다. 예를 들어, 온도 정보는 메모리 디바이스(230) 내 및 주변에 위치한 하나 이상의 온도 센서(210)로부터의 온도 측정치들(T2)(215) 및/또는 시스템(200)의 다른 구성요소들(예를 들어, 제어기(111))와 연관된 다른 온도 센서들로부터의 온도 측정치들을 포함할 수 있다. 제어기(111)는 저장 시스템(200)이 허용되는 온도 범위(T1)(205) 내에서 작동하고 있는지 여부를 결정하기 위해 센서(210)로부터 온도 측정치들(T2)(215)을 획득할 수 있다. 일부 구현에서, 온도 센서들(210)은 온도(215)를 측정하고 측정된 온도(215)의 표시를 제어기(111)에 제공하도록 구성될 수 있다. 다른 구현 예들에서, 온도 센서들(210)은 온도(215)를 측정하기 위한 명령과 같이, 제어기(111)에 의해 전송될 수 있는 하나 이상의 명령에 응답할 수 있다.
제어기(111)는 또한 저장 시스템(200)이 임계 온도 레벨 미만(예를 들어, 0℃ 이하)에서 작동하고 있는지 여부를 결정하기 위한 온도 비교 동작(240)을 포함할 수 있다. 예를 들어, 온도 비교 동작(240)은 메모리 디바이스(230)와 연관된 제1 (미리 설정된) 온도(205)를 센서(210)로부터 판독된 현재 또는 제2 온도(215)와 비교할 수 있다. 제1 온도(205)는 저장 시스템(200)에 대해 미리 설정된 온도 사양일 수 있다. 미리 설정된 온도 사양은 저장 시스템(200)에 대한 최적 온도들의 범위를 나타낼 수 있다. 제2 온도(215)는 데이터가 메모리 디바이스(230)에 프로그래밍될 시간과 관련될 수 있다.
두 온도를 비교하기 위해, 온도 비교 동작(240)은 제1 온도(205)와 제2 온도(215) 사이의 차이(225)를 결정할 수 있다. 차이(225)는 저장 시스템(200)의 작동 온도에 변화가 있는지 여부를 나타낼 수 있다. 예를 들어, 차이(225)는 저장 시스템(200)인 메모리 디바이스(230)와 연관된 온도의 감소(예를 들어, 70℃로부터 0℃로 떨어지는 온도)를 나타낼 수 있다. 일부 구현에서, 차이(225)는 메모리 디바이스(230)와 관련된 온도의 증가(예를 들어, 0℃로부터 70℃로 되돌아가는 온도)를 나타낼 수 있다.
온도 변화를 검출하면, 제어기(111)는 차이(225)가 온도 임계치(224)를 충족하는지 여부를 결정한다. 일부 구현에서, 온도 임계치(224)는 프로그래밍 단계 크기(240)를 조정하기 위한 온도 임계치 범위로 표현될 수 있다. 예를 들어, 온도 임계치 범위는 제1 온도 범위에 대한 하한을 나타내는 제1 임계치를 포함할 수 있다. 이러한 제1 온도 범위는 통상적인 실내 온도와 같은 "최적" 온도 범위에 대응할 수 있다. 온도 임계치 범위는 또한 제1 온도 범위의 최저 온도 아래로 떨어지는 온도들의 "극단적인" 온도 범위에 대응하는 제2 임계치를 포함할 수 있다.
온도 변화가 온도 임계치(224)를 충족하면, 제어기(111)는 기록 파라미터를 조정함으로써 메모리 디바이스(230) 로의 데이터 프로그래밍을 늦출 수 있다. 예를 들어, 온도 변화가 온도 임계치(224)를 충족할 때, 블록(B1)에 데이터를 기록하는데 사용되는 프로그래밍 단계의 크기가 제1 프로그래밍 단계 크기(S1)로부터 제2 프로그래밍 단계 크기(S2)로 감소될 수 있다. 예시를 위해, 제어기(111)는 온도 임계치(224)에 적어도 부분적으로 기초하여 제1 값(예를 들어, 제1 프로그래밍 단계 크기 S1)로부터 제2 값(예를 들어, 제2 프로그래밍 단계 크기 S2)으로 프로그래밍 단계 크기를 조정할 수 있다.
프로그래밍 단계 크기(240)를 조정하기 위해, 제어기는 프로그래밍 단계 크기들의 테이블과 같은 데이터 구조로부터 제2 값을 선택할 수 있다. 예를 들어, 온도 변화의 차이(225)는 데이터 구조로부터 제2 값을 검색하기 위한 인덱스로서 사용될 수 있다. 데이터 구조는 온도가 여러 보다 낮은 온도 범위를 거쳐 떨어짐에 따라 프로그래밍 단계 크기(240)를 감소시키기 위한 세분화 레벨을 제공한다. 예를 들어, 온도가 35℃로 떨어지면, 특정 제2 프로그래밍 단계 크기(S2)가 선택될 수 있다. 온도가 35℃ 더 떨어지면, 상이한 보다 낮은 프로그래밍 단계 크기가 선택될 수 있다. 다른 구현 예들에서, 제2 프로그래밍 단계 크기는 온도 변화가 온도 임계치(224)를 충족할 때 현재 프로그래밍 단계 크기(S2)에서 감산하기 위한 고정된 값으로서 저장될 수 있다.
메모리 디바이스(230)의 블록(B1)에 데이터를 프로그래밍하기 위해 프로그래밍 단계 크기(240)를 제1 값(예를 들어, 제1 프로그래밍 단계 크기(S1))로부터 제2 값(예를 들어, 제2 프로그래밍 단계 크기(S2))으로 감소시킴으로써, 프로그래밍 단계 수, 그리고 그에 따라 프로그래밍 시간이 증가할 수 있다. 메모리 디바이스(230)의 메모리 셀들을 프로그래밍하는데 사용되는 프로그래밍 단계가 작아짐으로 인해, 블록(B1)에 프로그래밍되는 데이터 에러들이 감소될 수 있다. 이는 프로그래밍 단계 크기가 작을수록 레벨들이 더 미세하게 배치되어 Vt 분포들이 더 조밀해지고 그에 따라 에러율이 감소되기 때문이다. 그러나, 일부 상황에서는, 프로그래밍 단계 크기가 작아서 프로그래밍 펄스들이 반복적으로 인가되면 프로그래밍 시간이 증가함으로 인해 에러율이 증가하여 프로그램 방해가 높아져 원시 비트 에러율(RBER)이 높아질 수 있다.
일부 구현에서, 온도 변화와 관련하여 제어기(111)는 또한 메모리 디바이스의 에러율이 에러 임계율을 충족하는 것에 부분적으로 기초하여 프로그래밍 단계 크기를 업데이트할 양을 결정할 수 있다. 표시된 저온 작동 조건 동안 데이터를 프로그래밍하는데 감소된 프로그래밍 단계 크기가 사용될 때, 제어기(111)는 또한 블록(B1)에 대응하는 데이터를 판독할 수 있다. 제어기(111)는 판독된 데이터에 기초하여 에러 카운트(230)를 결정할 수 있고 그러한 에러 카운트(230)를 에러율 임계치(234)와 비교할 수 있다. 에러 카운트(230)가 에러율 임계치(234)를 충족(예를 들어, 블록 에러 카운트(230)가 에러율 임계치(234) 미만)한다면, 프로그래밍 단계 크기(240)는 메모리 디바이스(230)에 악영향을 주지 않고 조정될 수 있다.
에러 카운트(230)가 에러율 임계치(234)보다 크면, 프로그래밍 단계 크기에 대한 조정에 의해 야기되는 판독 데이터로부터의 에러의 가능성이 증가할 수 있다. 따라서, 프로그래밍 단계 크기(240)의 제2 프로그래밍 단계 크기(S2)로의 조정은 메모리 디바이스(230)에 미치는 영향으로 인해 제어기(111)에 의해 거부된다. 그렇지 않으면, 제어기(111)는 블록(B1)에 데이터를 저장하기 위해 다음 프로그래밍 동작 동안 사용할 제2 프로그래밍 단계 크기(S2)를 메모리 디바이스(230)에 전송할 수 있다.
작동 온도가 이전 온도 범위로 되돌아오면(예를 들어, 임계 온도 레벨을 넘어), 제어기(111)는 프로그래밍 단계 크기를 초기 디폴트 값(S1)으로 되돌릴 수 있다. 예를 들어, 제어기(111)는 센서(210)로부터의 현재 온도(T1)(205)가 바람직한 온도 범위(예를 들어, 대략 실온)에 대응하는 범위 내에 있는지 여부를 결정한다. 그 결과, 제어기(111)는 프로그래밍 단계 크기를 조정함으로써 메모리 디바이스(230) 로의 데이터 프로그래밍율을 증가시킬 수 있다. 예를 들어, 제어기(111)는 프로그래밍 단계 크기(340)를 제2 프로그래밍 단계 크기(S2)로부터 제1 프로그래밍 단계 크기(S1)로 증가시킬 수 있다. 그 다음 제어기(111)는 프로그래밍 또는 기록 동작 동안 사용하기 위한 프로그래밍 단계 크기(240)를 메모리 디바이스(230)에 제공할 수 있다.
도 3은 본 개시의 일부 실시 예에 따른 도 2의 저장 시스템(200)의 다른 도면(300)을 도시한다. 이러한 예에서, 저장 시스템(200)은 제어기(111)에 연결된 하나 이상의 다이(330, 332 및 334)를 포함할 수 있다. 다이는 기능 회로들이 제조되는 반도체 재료의 작은 블록이다. 각 다이는 다수의 메모리 블록으로 조직된 별개의 메모리 디바이스를 포함할 수 있다. 도시된 바와 같이, 메모리 다이(330)는 하나 이상의 데이터 블록(B1-n)을 포함하는 메모리 디바이스(230)를 포함한다. 프로그래밍 단계 크기는 특정 메모리 다이에 저장된 모든 데이터에 대해 동일할 수 있지만, 여기에 개시된 기술은 온도 변화 및 각 메모리 다이의 특성에 기초하여 각 메모리 다이에 대한 프로그래밍 단계 크기를 동적으로 프로그래밍하는데 사용될 수 있다. 예를 들어, 기술들은 각 다이가 상이한 초기(또는 디폴트) 프로그래밍 단계 크기로 시작하는 다이 간 변동성을 추적하는데 사용될 수 있다. 그 다음, 온도 변화로 인해, 프로그래밍 단계 크기들이 그 각각의 디폴트 값들로부터 고정된 값 감소된다.
각 다이에 대한 다이 간 변동성을 추적하기 위해, 제어기는 테이블과 같은 데이터 구조(350)와 같은 데이터 구조를 생성하고 관리할 수 있다. 데이터 구조(350)는 각 메모리 디바이스에 대한 다수의 엔트리를 포함할 수 있으며 여기서 각 엔트리들은 필드들(352, 354 및 356)과 연관된 정보를 포함한다. 예를 들어, 데이터 구조(350)는 특정 다이를 식별하기 위한 제1 필드(352), 다이와 연관된 메모리 디바이스의 에러 카운트를 식별하기 위한 제2 필드(354) 및 다이와 연관된 프로그래밍 단계 크기를 식별하기 위한 제3 필드(356)를 포함할 수 있다. 표시된 저온 동작 동안, 제어기(111)는 다이의 메모리 디바이스에 대응하는 데이터를 판독하고 판독된 데이터에 기초하여 에러 카운트(230)를 결정할 수 있다. 그 후, 제어기(111)는 데이터 구조(350)의 대응하는 필드(354)에 그 특정 다이에 대한 에러 카운트(230)를 저장할 수 있다.
데이터 구조(350)를 사용하여, 제어기(111)는 각 다이마다 프로그래밍 단계 크기 또는 기록 파라미터들을 조정할 수 있다. 예를 들어, 온도 변화에 응답하여, 제어기(111)는 각 다이에 대응하는 데이터 구조(350)로부터 데이터를 판독할 수 있다. 제어기(111)는 다이에 대한 에러율(354)을 식별하고 에러율(354)을 에러율 임계치(234)과 비교할 수 있다. 에러율(354)이 에러율 임계치(234)을 충족(예를 들어, 에러율(354)이 임계치(234) 미만)하면, 제어기(111)는 다음 프로그래밍 동작 동안 사용할 프로그래밍 단계 크기 조정치들(340, 342 및 344)을 대응하는 메모리 디바이스들(230, 332, 334)에 제공할 수 있다. 예를 들어, 온도의 증가에 응답하여, 제어기(111)는 프로그래밍 단계 크기를 각각의 디폴트 값들로부터 다이(332)에 대해 고정된 값(342)으로 감소시키고 다이(334)에 대해 고정된 값(344)으로 감소시킬 수 있다.
도 4는 본 개시의 일부 실시 예에 따른 온도에 기초하여 기록 파라미터를 조정하기 위한 예시적인 방법(400)의 흐름도이다. 방법(400)은 하드웨어(예를 들어, 회로, 전용 로직, 프로그램 가능한 로직, 마이크로 코드 등), 소프트웨어(이를테면, 프로세싱 디바이스에 관해 실행되는 명령들), 펌웨어 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행될 수 있다. 일 실시 예에서, 도 1의 프로세싱 디바이스(예를 들어, 제어기(111))의 기록 파라미터 조정기(113)가 방법(400)을 수행할 수 있다. 특정 시퀀스 또는 순서로 도시되었지만, 달리 명시되지 않는 한, 프로세스들의 순서는 변경될 수 있다. 그에 따라, 도시된 구현 예들은 예들로서만 이해되어야 하고, 도시된 프로세스들은 상이한 순서로 수행될 수 있으며, 일부 프로세스는 병렬로 수행될 수 있다. 추가로, 다양한 실시 예에서 하나 이상의 프로세스가 생략될 수 있다. 그에 따라, 모든 구현에 모든 프로세스가 필요한 것은 아니다. 다른 프로세스 흐름들이 가능하다.
블록 402에서, 프로세싱 디바이스는 메모리 디바이스와 관련된 온도를 식별한다. 예를 들어, 온도는 메모리 디바이스를 포함하는 저장 시스템에 대한 현재 작동 온도일 수 있다. 온도는 데이터가 저장 시스템의 메모리 디바이스에 프로그래밍될 때 저장 시스템에 대한 현재 작동 온도일 수 있다.
블록 404에서, 프로세싱 디바이스는 메모리 디바이스와 관련된 온도가 임계 온도 조건을 충족하는지 여부를 결정한다. 온도는 현재 작동 온도가 임계 온도 조건을 초과하거나 온도 임계 조건 미만일 때 임계 온도 조건을 충족할 수 있다. 예를 들어, 임계 온도 조건은 임계 온도를 특정할 수 있고 메모리 디바이스와 관련된 온도는 메모리 디바이스와 관련된 온도가 임계 온도 이하일 때 임계 온도 조건을 충족하는 것으로 간주될 수 있다. 일부 구현에서, 메모리 디바이스와 관련된 온도는 메모리 디바이스와 관련된 온도가 임계 온도 이상일 때 임계 온도 조건을 충족하는 것으로 간주될 수 있다.
일부 구현에서, 프로세싱 디바이스는 메모리 디바이스에 데이터를 프로그래밍하는 것과 관련된 제2 온도와 온도 사이의 차이를 결정한다. 제2 온도는 저장을 위한 초기 또는 바람직한 작동 온도와 관련된다. 프로세싱 디바이스는 제1 온도와 제2 온도 사이의 차이를 결정함으로써 두 온도를 비교할 수 있다. 차이는 저장 시스템의 작동 온도에 변화가 있는지 여부를 나타낼 수 있다. 예를 들어, 차이는 메모리 디바이스와 연관된 온도의 감소 및 메모리 디바이스와 연관된 온도의 증가를 나타낼 수 있다.
블록 406에서, 프로세싱 디바이스는 메모리 디바이스와 관련된 온도가 임계 온도 조건을 충족한다는 것을 검출하는 것에 응답하여 메모리 디바이스에 데이터를 저장하기 위해 프로그래밍 동작을 위한 파라미터를 제1 값으로부터 제2 값으로 조정한다. 프로그래밍 동작의 파라미터는 메모리 디바이스에 데이터를 프로그래밍하기 위한 프로그래밍 단계 크기일 수 있다. 예를 들어, 제1 값에서의 프로그래밍 단계 크기는 제1 값에 의해 데이터를 프로그래밍하는 각 연속적인 프로그래밍 펄스의 전압을 증가시킬 수 있다. 프로그래밍 단계 크기가 제2 값으로 조정될 때, 데이터를 프로그래밍하기 위한 각 연속적인 프로그래밍 펄스의 전압은 제2 값만큼 증가될 수 있다. 일부 구현에서, 온도 임계치는 프로그래밍 단계 크기를 조정하기 위한 일련의 온도 임계치로 표현될 수 있다. 예를 들어, 온도 임계치들은 제1 온도 범위에 대한 하한을 나타내는 제1 임계치를 포함한다. 이러한 제1 온도 범위는 통상적인 실내 온도와 같은 "최적" 온도 범위에 대응할 수 있다. 온도 임계치들은 또한 제1 온도 범위의 최저 온도 아래로 떨어지는 온도들의 "극단적인" 온도 범위에 대응할 수 있는 제2 임계치를 포함할 수 있다.
도 5는 본 개시의 일부 실시 예에 따른 온도에 기초하여 프로그래밍 동작을 위한 파라미터를 업데이트하기 위한 예시적인 방법(500)의 흐름도이다. 방법(500)은 하드웨어(예를 들어, 회로, 전용 로직, 프로그램 가능한 로직, 마이크로 코드 등), 소프트웨어(이를테면, 프로세싱 디바이스에 관해 실행되는 명령들), 펌웨어 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행될 수 있다. 일 실시 예에서, 도 1의 프로세싱 디바이스(예를 들어, 제어기(111))의 기록 파라미터 조정기(113)가 방법(500)을 수행할 수 있다. 특정 시퀀스 또는 순서로 도시되었지만, 달리 명시되지 않는 한, 프로세스들의 순서는 변경될 수 있다. 그에 따라, 도시된 구현 예들은 예들로서만 이해되어야 하고, 도시된 프로세스들은 상이한 순서로 수행될 수 있으며, 일부 프로세스는 병렬로 수행될 수 있다. 추가로, 다양한 실시 예에서 하나 이상의 프로세스가 생략될 수 있다. 그에 따라, 모든 구현에 모든 프로세스가 필요한 것은 아니다. 다른 프로세스 흐름들이 가능하다.
블록 502에서 프로세싱 디바이스는 메모리 디바이스에 데이터를 저장하기 위해 프로그래밍 동작과 연관된 온도를 수신한다. 예를 들어, 온도는 메모리 디바이스와 연관된 하나 이상의 센서로부터 수신될 수 있다. 메모리 디바이스는 다중 레벨 셀들(MLC들)을 포함할 수 있다.
블록 504에서, 메모리 디바이스와 관련된 온도가 임계 온도 조건과 비교된다. 예를 들어, 프로세싱 디바이스는 온도가 임계 온도를 초과하거나 그 미만일 때 메모리 디바이스와 관련된 온도가 임계 온도 조건을 충족한다고 결정한다.
블록 506에서, 프로세싱 디바이스는 메모리 디바이스의 특성을 식별할 수 있다. 메모리 디바이스를 특성화하기 위해, 프로세싱 디바이스는 메모리 디바이스와 연관된 에러율을 결정할 수 있다. 예를 들어, 프로세싱 디바이스는 메모리 디바이스와 관련된 에러율을 식별하기 위해 메모리 디바이스에 저장된 데이터에 대한 판독 동작을 수행할 수 있다.
블록 508에서, 비교 및 상기 메모리 디바이스의 특성에 기초하여 프로그래밍 동작을 위한 프로그래밍 단계 크기가 제1 값으로부터 제2 값으로 업데이트된다. 이와 관련하여, 프로그래밍 단계 크기의 제1 값으로부터 제2 값으로의 업데이트는 메모리 디바이스의 에러율이 임계 에러율을 충족하는 것에 기초한다. 에러율이 에러율 임계치를 충족하면, 프로세싱 디바이스는 다음 프로그래밍 동작 동안 사용할 프로그래밍 단계 크기 조정치들을 대응하는 메모리 디바이스에 제공할 수 있다.
도 6은 기계가 여기서 논의된 방법들 중 임의의 하나 이상을 수행하게 하는 명령들의 세트가 실행될 수 있는 컴퓨터 시스템(600)의 예시적인 기계를 도시한다. 예를 들어, 컴퓨터 시스템(600)은 저장 시스템(예를 들어, 도 1의 저장 시스템(110))을 포함하거나 이용하는 호스트 시스템(예를 들어, 도 1의 호스트 시스템(120))에 대응할 수 있거나 제어기의 동작들을 수행하는데(예를 들어, 도 1의 기록 파라미터 조정기(113)에 대응하는 동작들을 수행하기 위해 운영 체제를 실행하는데) 사용될 수 있다. 대안적인 구현 예들에서, 기계는 LAN, 인트라넷, 엑스트라넷 및/또는 인터넷의 다른 기계들에 연결(예를 들어, 네트워킹)될 수 있다. 기계는 클라이언트-서버 네트워크 환경에서의 서버 또는 클라이언트 기계로서, 피어 투 피어(또는 분산) 네트워크 환경에서의 피어 기계로서, 또는 클라우드컴퓨팅 인프라 또는 환경에서의 서버 또는 클라이언트 기계로서 작동할 수 있다.
예시적인 컴퓨터 시스템(600)은 버스(630)를 통해 서로 통신하는 프로세싱 디바이스(602), 메인 메모리(604)(예를 들어, 판독 전용 메모리(ROM), 플래시 메모리, 동적 랜덤 액세스 메모리(DRAM) 이를테면 동기식 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM) 등), 정적 메모리(606)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등), 및 데이터 저장 시스템(618)을 포함한다. 프로세싱 디바이스(602)는 마이크로 프로세서, 중앙 프로세싱 유닛 등과 같은 하나 이상의 범용 프로세싱 디바이스를 나타낸다. 보다 구체적으로, 프로세싱 디바이스는 복합 명령 집합 컴퓨팅(CISC, complex instruction set computing) 마이크로 프로세서, 축소 명령 집합 컴퓨팅(RISC, reduced instruction set computing) 마이크로 프로세서, 훨신 긴 명령어(VLIW, very long instruction word) 마이크로 프로세서, 또는 다른 명령 집합들을 구현하는 프로세서, 또는 명령 집합들의 조합을 구현하는 프로세서일 수 있다. 프로세싱 디바이스(602)는 또한 특수 목적 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA), 디지털 신호 프로세서(DSP), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 프로세싱 디바이스일 수 있다. 프로세싱 디바이스(602)는 여기서 논의된 동작들 및 단계들을 수행하기 위한 명령들(626)을 실행하도록 구성된다. 컴퓨터 시스템(600)은 네트워크(620)를 통해 통신하기 위한 네트워크 인터페이스 장치(608)를 더 포함할 수 있다.
데이터 저장 시스템(618)은 여기에 설명된 방법들 또는 기능들 중 임의의 하나 이상을 구현하는 명령들 또는 소프트웨어의 하나 이상의 세트(626)가 저장되는 기계 판독 가능한 저장 매체(624)(컴퓨터 판독 가능한 매체라고도 함)를 포함할 수 있다. 명령들(626)은 또한 기계 판독 가능한 저장 매체를 구성하는 컴퓨터 시스템(600), 메인 메모리(604) 및 프로세싱 디바이스(602)에 의한 이들의 실행 동안 메인 메모리(604) 내에 그리고/또는 프로세싱 디바이스(602) 내에 완전히 또는 적어도 부분적으로 상주할 수 있다. 기계 판독 가능한 저장 매체(624), 데이터 저장 시스템(618) 및/또는 메인 메모리(604)는 도 1의 저장 시스템(110)에 대응할 수 있다.
일 구현 예에서, 명령들(626)은 기록 파라미터 조정기(예를 들어, 도 1의 기록 파라미터 조정기(113))에 대응하는 기능을 구현하기 위한 명령들을 포함한다. 기계 판독 가능한 저장 매체(624)가 예시적인 구현 예에서 단일 매체인 것으로 도시되어 있지만, "기계 판독 가능한 저장 매체"라는 용어는 명령들의 하나 이상의 세트를 저장하는 단일 매체 또는 다중 매체를 포함하는 것으로 취해져야 한다. "기계 판독 가능한 매체"라는 용어는 또한 기계에 의한 실행을 위한 명령들의 세트를 저장 또는 인코딩할 수 있고 기계가 본 개시의 방법들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 취해져야 한다. 그에 따라 "기계 판독 가능한 저장 매체"라는 용어는 고체 상태 메모리들, 광학 매체들 및 자기 매체들을 포함하지만 이에 제한되지는 않는 것으로 취해져야 한다.
전술한 구체적인 내용의 일부 부분은 컴퓨터 메모리 내의 데이터 비트들에 관한 동작들의 알고리즘들 및 상징적 표현들과 관련하여 제시되었다. 이러한 알고리즘적 설명 및 표현은 데이터 프로세싱 분야의 통상의 기술자가 그들의 동작 내용을 다른 통상의 기술자들게 가장 효과적으로 전달하는데 사용하는 방식들이다. 여기서 알고리즘은 일반적으로 요구되는 결과를 도출하는 자기-일관 동작 시퀀스인 것으로 생각된다. 동작들은 물리적 수량들을 물리적으로 조작해야 하는 것들이다. 반드시 그런 것은 아니지만, 일반적으로 이러한 양들은 저장, 조합, 비교 및 그 외 다르게 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 이러한 신호들을 비트, 값, 요소, 심볼, 문자, 용어, 숫자 등으로 나타내는 것이 주로 일반적인 용법의 이유로 때때로 편리한 것으로 입증되었다.
그러나, 이러한 그리고 유사한 용어들 모두는 적절한 물리량들과 연관되어야 하고 이러한 수량들에 적용되는 편리한 라벨들일 뿐임을 명심해야 한다. 본 개시는 컴퓨터 시스템의 레지스터들 및 메모리들 내 물리적(전자) 수량들로서 표현된 데이터를 조작하고 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 그러한 정보 저장 시스템들 내 물리적 수량들로서 유사하게 표현되는 다른 데이터로 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스들을 나타낼 수 있다.
본 개시는 또한 여기서의 동작들을 수행하기 위한 장치에 관한 것이다. 이러한 장치는 의도된 목적들을 위해 특별히 구성될 수 있거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 그러한 컴퓨터 프로그램은 컴퓨터 시스템 버스에 각각 접속되는, 플로피 디스크, 광학 디스크, CD-ROM 및 자기 광학 디스크, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), EPROM, EEPROM, 자기 또는 광학 카드, 또는 전자 명령들을 저장하는데 적합한 임의의 유형의 매체를 포함하나 이에 제한되지 않는 임의의 유형의 디스크와 같은 컴퓨터 판독 가능 저장 매체에 저장될 수 있다.
여기에 제시된 알고리즘들 및 디스플레이들은 본질적으로 임의의 특정 컴퓨터 또는 다른 장치와 관련이 없다. 다양한 범용 시스템이 여기서의 교시에 따른 프로그램들과 함께 사용될 수 있거나, 방법을 수행하기 위해 보다 특화된 장치를 구성하는 것이 편리함을 증명할 수 있다. 이러한 다양한 시스템의 구조는 아래의 설명에서 제시될 것이다. 또한, 본 개시는 임의의 특정 프로그래밍 언어를 참조하여 설명되지 않는다. 여기서 설명된 바와 같이 본 개시의 교시를 구현하는데 다양한 프로그래밍 언어가 사용될 수 있다는 것이 이해될 것이다.
본 개시는 본 개시에 따라 프로세스를 수행하기 위해 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그래밍하는데 사용될 수 있는 지시들을 저장한 기계 판독 가능한 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있다. 기계 판독 가능한 매체는 기계(예를 들어, 컴퓨터)에 의해 판독 가능한 형태로 정보를 저장하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 기계 판독 가능한(예를 들어, 컴퓨터 판독 가능한) 매체는 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광 저장 매체, 플래시 메모리 디바이스들 등과 같은 기계(예를 들어, 컴퓨터) 판독 가능한 저장 매체를 포함한다.
전술한 명세서에서, 본 개시의 구현 예들은 그 특정 예시적인 구현 예들을 참조하여 설명되었다. 다음의 청구범위에 제시된 본 개시의 구현 예들의 보다 넓은 사상 및 범위를 벗어나지 않고 다양한 변경이 이루어질 수 있음이 명백할 것이다. 따라서, 본 명세서 및 도면들은 제한적인 의미가 아니라 예시적인 의미로 간주되어야 한다.

Claims (20)

  1. 방법으로서,
    메모리 디바이스와 관련된 온도를 식별하는 단계;
    프로세싱 디바이스에 의해, 상기 메모리 디바이스와 관련된 상기 온도가 임계 온도 조건을 충족하는지 여부를 결정하는 단계; 및
    상기 메모리 디바이스와 관련된 상기 온도가 상기 임계 온도 조건을 충족한다는 것을 검출하는 것에 응답하여, 상기 프로세싱 디바이스에 의해, 상기 메모리 디바이스에 데이터를 저장하기 위해 프로그래밍 동작을 위한 파라미터를 제1 값으로부터 제2 값으로 조정하는 단계를 포함하는, 방법.
  2. 청구항 1에 있어서, 상기 프로그래밍 동작을 위한 상기 파라미터를 조정하는 단계는:
    프로그래밍 단계 크기를 상기 제1 값으로부터 상기 제2 값으로 업데이트하는 단계를 포함하되, 상기 프로그래밍 단계 크기는 상기 메모리 디바이스에 상기 데이터를 저장하기 위해 상기 메모리 디바이스에 인가되는 전압의 증가를 나타내는, 방법.
  3. 청구항 2에 있어서, 상기 전압의 상기 증가는 상기 프로그래밍 동작의 제1 프로그래밍 펄스의 제1 전압과 제2 프로그래밍 펄스의 제2 전압 사이의 증가에 대응하는, 방법.
  4. 청구항 1에 있어서,
    상기 메모리 디바이스와 연관된 에러율을 결정하는 단계를 더 포함하되,
    상기 프로그래밍 동작을 위한 상기 파라미터를 조정하는 단계는 상기 메모리 디바이스의 상기 에러율이 임계 에러율을 충족하는 것에 기초하는, 방법.
  5. 청구항 1에 있어서, 상기 메모리 디바이스와 관련된 상기 온도는 상기 온도가 임계 온도 미만일 때 상기 임계 온도 조건을 충족하고, 상기 프로그래밍 동작을 위한 상기 파라미터를 상기 제1 값으로부터 상기 제2 값으로 조정하는 단계는 상기 프로그래밍 동작과 연관된 단계 전압의 감소에 대응하는, 방법.
  6. 청구항 1에 있어서, 상기 메모리 디바이스와 관련된 상기 온도는 상기 온도가 임계 온도를 초과할 때 상기 임계 온도 조건을 충족하고, 상기 프로그래밍 동작을 위한 상기 파라미터를 상기 제1 값으로부터 상기 제2 값으로 조정하는 단계는 상기 프로그래밍 동작과 연관된 단계 전압의 증가에 대응하는, 방법.
  7. 청구항 1에 있어서, 상기 메모리 디바이스는 복수의 다중 레벨 셀(MLC)을 포함하는, 방법.
  8. 시스템으로서,
    메모리 디바이스; 및
    상기 메모리 디바이스와 작동 가능하게 연결되는 프로세싱 디바이스로서:
    상기 메모리 디바이스에 데이터를 저장하기 위해 프로그래밍 동작과 연관된 온도를 수신하고;
    상기 메모리 디바이스와 관련된 상기 온도를 임계 온도 조건과 비교하고;
    상기 메모리 디바이스의 특성을 식별하며;
    상기 비교 및 상기 메모리 디바이스의 상기 특성에 기초하여 상기 프로그래밍 동작을 위한 프로그래밍 단계 크기를 제1 값으로부터 제2 값으로 업데이트하는, 상기 프로세싱 디바이스를 포함하는, 시스템.
  9. 청구항 8에 있어서, 상기 프로그래밍 단계 크기를 업데이트하기 위해서는, 상기 프로세싱 디바이스가 또한 상기 프로그래밍 동작의 제1 프로그래밍 펄스의 제1 전압을 제2 프로그래밍 펄스의 제2 전압으로 조정하는, 시스템.
  10. 청구항 8에 있어서, 상기 메모리 디바이스를 특성화하기 위해서는, 상기 프로세싱 디바이스가 또한:
    상기 메모리 디바이스와 연관된 에러율을 결정하되,
    상기 프로그래밍 단계 크기의 상기 제1 값으로부터 상기 제2 값으로의 상기 업데이트는 상기 메모리 디바이스의 상기 에러율이 임계 에러율을 충족하는 것에 기초하는, 시스템.
  11. 청구항 8에 있어서, 상기 프로세싱 디바이스는 또한:
    상기 온도가 임계 온도 미만일 때 상기 메모리 디바이스와 관련된 상기 온도가 임계 온도 조건을 충족한다고 결정하되,
    상기 프로그래밍 단계 크기의 상기 제1 값으로부터 상기 제2 값으로의 상기 업데이트는 상기 프로그래밍 동작과 연관된 단계 전압의 감소에 대응하는, 시스템.
  12. 청구항 8에 있어서, 상기 프로세싱 디바이스는 또한:
    상기 온도가 임계 온도를 초과할 때 상기 메모리 디바이스와 관련된 상기 온도가 임계 온도 조건을 충족한다고 결정하되,
    상기 프로그래밍 단계 크기의 상기 제1 값으로부터 상기 제2 값으로의 상기 업데이트는 상기 프로그래밍 동작과 연관된 단계 전압의 증가에 대응하는, 시스템.
  13. 청구항 8에 있어서, 상기 메모리 디바이스는 복수의 다중 레벨 셀(MLC)을 포함하는, 시스템.
  14. 명령들을 저장하는 비일시적 컴퓨터 판독 가능한 저장 매체로서, 상기 명령들은 프로세싱 디바이스에 의해 실행될 때, 상기 프로세싱 디바이스로 하여금:
    메모리 디바이스와 관련된 온도를 식별하고;
    상기 메모리 디바이스와 관련된 상기 온도가 임계 온도 조건을 충족하는지 여부를 결정하며;
    상기 메모리 디바이스와 관련된 상기 온도가 상기 임계 온도 조건을 충족한다는 것을 검출하는 것에 응답하여, 상기 메모리 디바이스에 데이터를 저장하기 위해 프로그래밍 동작을 위한 파라미터를 제1 값으로부터 제2 값으로 조정하게 하는, 비일시적 컴퓨터 판독 가능한 저장 매체.
  15. 청구항 14에 있어서, 상기 프로그래밍 동작을 위한 상기 파라미터를 조정하기 위해서는, 상기 프로세싱 디바이스가 또한:
    프로그래밍 단계 크기를 상기 제1 값으로부터 상기 제2 값으로 업데이트하되, 상기 프로그래밍 단계 크기는 상기 메모리 디바이스에 상기 데이터를 저장하기 위해 상기 메모리 디바이스에 인가되는 전압의 증가를 나타내는, 비일시적 컴퓨터 판독 가능한 저장 매체.
  16. 청구항 15에 있어서, 상기 전압의 상기 증가는 상기 프로그래밍 동작의 제1 프로그래밍 펄스의 제1 전압과 제2 프로그래밍 펄스의 제2 전압 사이의 증가에 대응하는, 비일시적 컴퓨터 판독 가능한 저장 매체.
  17. 청구항 14에 있어서, 상기 프로세싱 디바이스는 또한:
    상기 메모리 디바이스와 연관된 에러율을 결정하되,
    상기 프로그래밍 동작을 위한 상기 파라미터의 상기 조정은 상기 메모리 디바이스의 상기 에러율이 임계 에러율을 충족하는 것에 기초하는, 비일시적 컴퓨터 판독 가능한 저장 매체.
  18. 청구항 14에 있어서, 상기 메모리 디바이스와 관련된 상기 온도는 상기 온도가 임계 온도 미만일 때 상기 임계 온도 조건을 충족하고, 상기 프로그래밍 동작을 위한 상기 파라미터의 상기 제1 값으로부터 상기 제2 값으로의 상기 조정은 상기 프로그래밍 동작과 연관된 단계 전압의 감소에 대응하는, 비일시적 컴퓨터 판독 가능한 저장 매체.
  19. 청구항 14에 있어서, 상기 메모리 디바이스와 관련된 상기 온도는 상기 온도가 임계 온도를 초과할 때 상기 임계 온도 조건을 충족하고, 상기 프로그래밍 동작을 위한 상기 파라미터의 상기 제1 값으로부터 상기 제2 값으로의 상기 조정은 상기 프로그래밍 동작과 연관된 단계 전압의 증가에 대응하는, 비일시적 컴퓨터 판독 가능한 저장 매체.
  20. 청구항 15에 있어서, 상기 메모리 디바이스는 복수의 다중 레벨 셀(MLC)을 포함하는, 비일시적 컴퓨터 판독 가능한 저장 매체.
KR1020207027946A 2018-03-06 2019-03-06 메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정 KR20200117045A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/913,168 2018-03-06
US15/913,168 US10732890B2 (en) 2018-03-06 2018-03-06 Adjusting a parameter for a programming operation based on the temperature of a memory system
PCT/US2019/021039 WO2019173534A1 (en) 2018-03-06 2019-03-06 Adjusting a parameter for a programming operation based on the temperature of a memory system

Publications (1)

Publication Number Publication Date
KR20200117045A true KR20200117045A (ko) 2020-10-13

Family

ID=67843877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027946A KR20200117045A (ko) 2018-03-06 2019-03-06 메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정

Country Status (5)

Country Link
US (2) US10732890B2 (ko)
EP (1) EP3762924A4 (ko)
KR (1) KR20200117045A (ko)
CN (2) CN111919254B (ko)
WO (1) WO2019173534A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10732890B2 (en) * 2018-03-06 2020-08-04 Micron Technology, Inc. Adjusting a parameter for a programming operation based on the temperature of a memory system
US10553290B1 (en) 2018-10-30 2020-02-04 Micron Technology, Inc. Read disturb scan consolidation
US10838645B2 (en) * 2019-04-22 2020-11-17 Micron Technology, Inc. Memory writing operations with consideration for thermal thresholds
US11275527B1 (en) * 2019-06-11 2022-03-15 Western Digital Technologies, Inc. Execution condition embedded in a command or a request to storage device
US10908845B1 (en) 2019-08-27 2021-02-02 Micron Technology, Inc. Managing threshold voltage drift based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system
US11063851B2 (en) 2019-10-30 2021-07-13 Verizon Patent And Licensing Inc. Systems and methods for thermal mitigation of user equipment
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
US11144421B2 (en) * 2019-12-31 2021-10-12 Micron Technology, Inc. Apparatus with temperature mitigation mechanism and methods for operating the same
US11543970B2 (en) 2020-01-15 2023-01-03 Micron Technology, Inc. Managing dynamic temperature throttling thresholds in a memory subsystem
US11017823B1 (en) * 2020-03-20 2021-05-25 Dell Products L.P. System and method for dynamic adjustment of SSD critical temperature threshold based on memory size
US11581030B2 (en) * 2020-07-20 2023-02-14 Nxp Usa, Inc. Resistive memory with adjustable write parameter
US11635794B2 (en) * 2020-08-10 2023-04-25 Micron Technology, Inc. Memory sub-system temperature throttling relaxation
KR20220067282A (ko) 2020-11-17 2022-05-24 삼성전자주식회사 스토리지 장치, 스토리지 장치를 포함하는 서버 장치 및 스토리지 장치의 구동 방법
KR20220085455A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 스토리지 장치 및 이를 포함하는 스토리지 시스템
US11984174B2 (en) * 2021-03-02 2024-05-14 Micron Technology, Inc. Accelerating configuration updates for memory devices
US11941253B2 (en) * 2021-04-22 2024-03-26 EMC IP Holding Company, LLC Storage system and method using persistent memory

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
KR100837282B1 (ko) * 2007-06-14 2008-06-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템,그것의 프로그램 방법 및 읽기 방법
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
KR20090131526A (ko) * 2008-06-18 2009-12-29 삼성전자주식회사 상변화 메모리 장치
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
US20130080679A1 (en) * 2011-09-26 2013-03-28 Lsi Corporation System and method for optimizing thermal management for a storage controller cache
US8611157B2 (en) * 2011-12-22 2013-12-17 Sandisk Technologies Inc. Program temperature dependent read
US8838883B2 (en) * 2012-04-13 2014-09-16 Sandisk Technologies Inc. System and method of adjusting a programming step size for a block of a memory
US20130343125A1 (en) * 2012-06-22 2013-12-26 Mosaid Technologies Incorporated Apparatus and methods for carrying out operations in a non-volatile memory cell having multiple memory states
US9286986B2 (en) * 2012-08-13 2016-03-15 Phison Electronics Corp. Data writing method, and memory control circuit unit and memory storage apparatus using the same
US9183070B2 (en) * 2013-07-24 2015-11-10 Micron Technology, Inc. Resting blocks of memory cells in response to the blocks being deemed to fail
KR102258117B1 (ko) * 2014-11-10 2021-05-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
TWI649748B (zh) * 2015-01-14 2019-02-01 財團法人工業技術研究院 電阻式隨機存取記憶體與其控制方法
KR102239356B1 (ko) * 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
KR102348092B1 (ko) * 2015-09-14 2022-01-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9837146B2 (en) * 2016-01-08 2017-12-05 Sandisk Technologies Llc Memory system temperature management
KR102458918B1 (ko) * 2016-02-24 2022-10-25 삼성전자주식회사 메모리 장치 및 메모리 시스템
US10446242B2 (en) * 2016-05-27 2019-10-15 Western Digital Technologies, Inc. Temperature variation compensation
JP6779822B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム
US10732890B2 (en) * 2018-03-06 2020-08-04 Micron Technology, Inc. Adjusting a parameter for a programming operation based on the temperature of a memory system

Also Published As

Publication number Publication date
US10732890B2 (en) 2020-08-04
US20200348881A1 (en) 2020-11-05
EP3762924A4 (en) 2021-12-15
US20190278510A1 (en) 2019-09-12
WO2019173534A1 (en) 2019-09-12
CN111919254A (zh) 2020-11-10
CN118609616A (zh) 2024-09-06
CN111919254B (zh) 2024-06-07
US11429309B2 (en) 2022-08-30
EP3762924A1 (en) 2021-01-13

Similar Documents

Publication Publication Date Title
KR20200117045A (ko) 메모리 시스템의 온도에 기초한 프로그래밍 동작을 위한 파라미터 조정
US11662786B2 (en) Temperature compensation in a memory system
US20190278655A1 (en) Providing data of a memory system based on an adjustable error rate
US11599416B1 (en) Memory sub-system using partial superblocks
US11837291B2 (en) Voltage offset bin selection by die group for memory devices
US20220229603A1 (en) Managing threshold voltage drift based on operating characteristics of a memory sub-system
WO2023018514A1 (en) Probabilistic data integrity scan with an adaptive scan frequency
CN115938434A (zh) 具有动态扫描频率的概率数据完整性扫描
US11694758B2 (en) Changing scan frequency of a probabilistic data integrity scan based on data quality
US11947831B2 (en) Adaptive enhanced corrective read based on write and read temperature
US20240029801A1 (en) Memory read calibration based on memory device-originated metrics characterizing voltage distributions
US11762589B2 (en) Dynamic read-level thresholds in memory systems
US20230205450A1 (en) Voltage threshold prediction-based memory management
US11940892B2 (en) Closing block family based on soft and hard closure criteria
US20240161836A1 (en) Memory read voltage threshold tracking based on memory device-originated metrics characterizing voltage distributions
US20240087655A1 (en) Read level compensation for partially programmed blocks of memory devices
US20230393777A1 (en) Dynamic read level trim selection for scan operations of memory devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination