KR20200114630A - Information sampling and design assist device and method in a PCB drawing using big data - Google Patents

Information sampling and design assist device and method in a PCB drawing using big data Download PDF

Info

Publication number
KR20200114630A
KR20200114630A KR1020190036708A KR20190036708A KR20200114630A KR 20200114630 A KR20200114630 A KR 20200114630A KR 1020190036708 A KR1020190036708 A KR 1020190036708A KR 20190036708 A KR20190036708 A KR 20190036708A KR 20200114630 A KR20200114630 A KR 20200114630A
Authority
KR
South Korea
Prior art keywords
circuit
semiconductor chip
information
big data
database
Prior art date
Application number
KR1020190036708A
Other languages
Korean (ko)
Inventor
고승재
양진성
Original Assignee
(주)인터엑스소프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터엑스소프트 filed Critical (주)인터엑스소프트
Priority to KR1020190036708A priority Critical patent/KR20200114630A/en
Publication of KR20200114630A publication Critical patent/KR20200114630A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Abstract

Provided are a PCB drawing information extracting and designing assistance device using big data and a method thereof. According to an embodiment of the present invention, the PCB drawing information extracting and designing assistance device using big data comprises: a drawing analysis unit which analyzes an input drawing or analyzes a drawing being produced to generate at least one drawing analysis information; a circuit detection unit which detects a reference semiconductor chip included in the drawing analysis information and a circuit structure connected to the reference semiconductor chip; a circuit information management unit which recommends the circuit structure detected through the circuit detection unit or manages a circuit structure stored in a database; and a database which stores the circuit structure.

Description

빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법{Information sampling and design assist device and method in a PCB drawing using big data}Information sampling and design assist device and method in a PCB drawing using big data}

본 발명은 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법에 관한 것으로, 특히, 사내 인트라넷에서 이용할 수 있는 저장된 빅데이터를 이용하여 반복적인 PCB 도면 설계 과정을 용이하게 할 수 있는 장치 및 방법에 관한 것이다. The present invention relates to an apparatus and method for extracting and designing PCB drawing information using big data, and in particular, an apparatus and method for facilitating a repetitive PCB drawing design process using stored big data available in an in-house intranet. It is about.

PCB 도면은 컴퓨터 캐드 툴을 이용하여 반도체, 컨덴서, 저항기 등 각종 부품을 상호간 연결시켜 전자제품이 동작할 수 있도록 하는 회로 기판의 설계 도면이다.The PCB drawing is a design drawing of a circuit board that enables electronic products to operate by interconnecting various components such as semiconductors, capacitors, and resistors using a computer CAD tool.

PCB 도면은 전자제품의 기능에 따라 여러 개의 반도체, 컨덴서, 저항기 등의 조합으로 구성되어 있으며 동일한 기능의 경우 반도체 부품의 고유식별 번호에 따라 동일한 구조의 회로기판으로 설계된다.The PCB drawing is composed of a combination of several semiconductors, capacitors, and resistors according to the function of the electronic product, and the same function is designed as a circuit board of the same structure according to the unique identification number of the semiconductor component.

따라서, 유사한 전자제품을 설계하는 경우, 유사한 구조의 회로가 반복적으로 요구되지만, 동일한 조합으로 구성된 기존 PCB 도면 데이터가 존재하는지 쉽게 확인하기 어렵기 때문에 매번 해당 구조를 새로 그려야 하는 문제점이 존재한다. Therefore, in the case of designing similar electronic products, circuits of similar structures are repeatedly required, but it is difficult to easily check whether existing PCB drawing data composed of the same combination exists, and thus, there is a problem in that a corresponding structure must be newly drawn each time.

한국등록특허 제10-0854989호Korean Patent Registration No. 10-0854989

상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명의 일 실시예는 반도체 칩을 기준으로 회로 구조를 누적 저장함으로써, PCB 도면을 설계하는 과정을 보다 간편하게 할 수 있는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법을 제공하고자 한다.In order to solve the problems of the prior art as described above, an embodiment of the present invention accumulates and stores a circuit structure based on a semiconductor chip, so that the PCB drawing information using big data can make the process of designing a PCB drawing more convenient. It is intended to provide an extraction and design aid device and method.

또, 본 발명의 일 실시예는, 도면 설계 과정에서 도면의 오류 검증을 용이하게 할 수 있는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법을 제공하고자 한다.In addition, an embodiment of the present invention is to provide an apparatus and method for extracting PCB drawing information and designing assistance using big data that can facilitate error verification of drawings in the drawing design process.

또한, 본 발명의 일 실시예는, 사내 보안이 적용되는 인트라넷 등과 연결된 데이터 베이스를 이용하여 누적 저장된 회로 구조를 이용하여 PCB 도면 설계의 편리성을 증가시켜주는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법을 제공하고자 한다.In addition, an embodiment of the present invention is to extract and design PCB drawing information using big data that increases the convenience of PCB drawing design by using a circuit structure accumulated and stored using a database connected to an intranet to which in-house security is applied. It is intended to provide an auxiliary device and method.

위와 같은 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치가 제공된다. 상기 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치는, 입력된 도면을 분석하거나, 제작 중인 도면을 분석하여 적어도 하나의 도면 분석 정보를 생성하는 도면 분석부; 상기 도면 분석 정보에 포함된 기준 반도체 칩 및 기준 반도체 칩과 연결된 회로 구조를 검출하는 회로 검출부; 상기 회로 검출부를 통해 검출된 상기 회로 구조를 추천하거나 데이터 베이스에 저장된 회로 구조를 관리하는 회로 정보 관리부; 및 상기 회로 구조를 저장하는 데이터 베이스;를 포함한다.According to an aspect of the present invention for solving the above problems, a PCB drawing information extraction and design assistance apparatus using big data is provided. The apparatus for extracting and designing PCB drawing information using big data includes: a drawing analysis unit configured to generate at least one drawing analysis information by analyzing an input drawing or a drawing being produced; A circuit detection unit for detecting a reference semiconductor chip included in the drawing analysis information and a circuit structure connected to the reference semiconductor chip; A circuit information management unit that recommends the circuit structure detected by the circuit detection unit or manages a circuit structure stored in a database; And a database for storing the circuit structure.

상기 도면 분석 정보는 하나의 기준 반도체 칩을 기준으로 생성된 회로를 포함할 수 있다.The drawing analysis information may include a circuit generated based on one reference semiconductor chip.

상기 도면 분석 정보는, 상기 기준 반도체 칩이 다른 반도체 칩과 연결되는 회로 구성일 수 있다.The drawing analysis information may be a circuit configuration in which the reference semiconductor chip is connected to another semiconductor chip.

상기 회로 검출부는, 상기 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하는 반도체 칩 검출 모듈; 및 상기 도면 분석 정보를 이용하여 상기 기준 반도체 칩과 일 단이 연결된 회로를 다른 반도체 칩과 연결되는 타 단까지 추적하여 상기 회로 구조를 추적하여 상기 회로 구조를 검출하는 회로 추적 모듈;을 포함할 수 있다.The circuit detection unit may include a semiconductor chip detection module for detecting a type of a reference semiconductor chip using the drawing analysis information; And a circuit tracking module configured to detect the circuit structure by tracking the circuit structure by tracking a circuit connected to one end of the reference semiconductor chip to the other end connected to another semiconductor chip using the drawing analysis information. have.

상기 회로 정보 관리부는, 상기 데이터 베이스에 상기 검출된 회로 구조를 회로 정보로 저장하는 회로 정보 저장 모듈; 및 상기 데이터 베이스에 저장된 회로 구조 중 상기 검출된 회로 구조와 가장 유사도가 높은 회로 구조를 제안 회로 구조로 추천하는 회로 정보 추천 모듈;을 포함할 수 있다.The circuit information management unit may include a circuit information storage module for storing the detected circuit structure as circuit information in the database; And a circuit information recommendation module that recommends a circuit structure having the highest similarity to the detected circuit structure among the circuit structures stored in the database as the proposed circuit structure.

상기 검출된 회로 구조가 상기 데이터 베이스에 기 저장된 회로 정보와 동일한 경우, 해당 회로 정보의 누적 정보량을 갱신할 수 있다.When the detected circuit structure is the same as the circuit information previously stored in the database, the accumulated information amount of the corresponding circuit information may be updated.

상기 제안 회로 구조는, 누적 정보량이 많은 순서대로 추천할 수 있다.The proposed circuit structure may be recommended in the order of a large amount of accumulated information.

상기 데이터 베이스는, 상기 회로 정보를 상기 기준 반도체 칩 단위로 분류하여 저장할 수 있다.The database may classify and store the circuit information in units of the reference semiconductor chip.

본 발명의 일 측면에 따르면, 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법이 제공된다. 상기 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법은, 도면 분석부를 이용하여 완성된 도면 또는 제작 중인 도면을 획득하는 단계; 상기 도면 분석부를 이용하여 상기 획득한 도면을 분석하여 반도체 칩을 검출하는 단계; 및 회로 검출부 및 회로 정보 관리부를 이용하여 상기 검출된 반도체 칩의 회로 구성을 확인하고 저장하거나 추천하는 단계;를 포함한다.According to an aspect of the present invention, a method of extracting and designing PCB drawing information using big data is provided. The PCB drawing information extraction and design assistance method using big data may include: obtaining a completed drawing or a drawing in progress using a drawing analysis unit; Analyzing the obtained drawing using the drawing analysis unit to detect a semiconductor chip; And checking, storing, or recommending a circuit configuration of the detected semiconductor chip by using a circuit detection unit and a circuit information management unit.

상기 반도체 칩을 검출하는 단계는, 상기 획득한 도면을 분석하여 하나의 기준 반도체 칩을 기준으로 생성된 회로를 포함하는 도면 분석 정보가 생성되는 경우 반도체 칩을 검출한 것으로 판단하고, 상기 도면 분석 정보가 생성되지 않는 경우 반도체 칩이 검출되지 않은 것으로 판단하여 도면을 획득하는 단계를 다시 수행할 수 있다.In the detecting of the semiconductor chip, when drawing analysis information including a circuit generated based on one reference semiconductor chip is generated by analyzing the obtained drawing, it is determined that the semiconductor chip has been detected, and the drawing analysis information If is not generated, it is determined that the semiconductor chip is not detected, and the step of obtaining the drawing may be performed again.

상기 도면 분석 정보는, 상기 기준 반도체 칩이 다른 반도체 칩과 연결되는 회로 구성일 수 있다.The drawing analysis information may be a circuit configuration in which the reference semiconductor chip is connected to another semiconductor chip.

상기 회로 구성을 확인하고 저장하거나 추천하는 단계는, 상기 회로 검출부를 이용하여 검출된 반도체 칩의 종류 및 회로 구성을 확인하는 단계; 상기 회로 정보 관리부를 이용하여 데이터 베이스에 동일한 상기 반도체 칩의 종류 및 회로 구성이 존재하는지 확인하는 단계; 상기 반도체 칩의 종류 및 회로 구성이 존재하는 경우, 상기 회로 정보 관리부를 이용하여 유사도가 높은 순서대로 상기 데이터 베이스에 저장된 회로 구성을 사용자에게 추천하는 단계; 상기 도면 분석부를 이용하여 사용자가 기존 회로 구성을 사용하여 상기 제작 중인 도면을 갱신하였는지 판단하는 단계; 및 상기 기존 회로 구성을 사용하여 상기 제작 중인 도면이 갱신되면, 상기 회로 정보 관리부를 이용하여 상기 사용자가 사용한 상기 기존 회로 구성의 누적 정보량을 갱신하는 단계;를 포함할 수 있다.The checking and storing or recommending the circuit configuration may include: checking the type and circuit configuration of the detected semiconductor chip using the circuit detection unit; Checking whether the same type and circuit configuration of the semiconductor chip exist in a database using the circuit information management unit; When the type and circuit configuration of the semiconductor chip exist, recommending to a user the circuit configurations stored in the database in an order of high similarity using the circuit information management unit; Determining whether a user has updated the drawing being produced using the existing circuit configuration using the drawing analysis unit; And when the drawing being manufactured is updated using the existing circuit configuration, updating the accumulated information amount of the existing circuit configuration used by the user using the circuit information management unit.

상기 회로 구성을 확인하는 단계는, 상기 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하고, 상기 기준 반도체 칩과 일 단이 연결된 회로를 다른 반도체 칩과 연결되는 타 단까지 추적하여 상기 회로 구조를 추적하여 상기 회로 구조를 검출할 수 있다.The checking of the circuit configuration includes detecting the type of the reference semiconductor chip using the drawing analysis information, and tracking the circuit connected to one end of the reference semiconductor chip to the other end connected to the other semiconductor chip, and the circuit structure The circuit structure can be detected by tracking.

상기 반도체 칩의 종류 및 회로 구성이 존재하지 않는 경우, 상기 회로 관리부를 이용하여 새로운 반도체 칩 종류 및 회로 구성을 상기 데이터 베이스에 저장하는 단계;를 더 포함할 수 있다.If the type and circuit configuration of the semiconductor chip do not exist, storing a new semiconductor chip type and circuit configuration in the database using the circuit management unit.

상기 제작 중인 도면이 상기 기존 회로 구성을 사용하지 않고 갱신되는 경우, 상기 회로 관리부를 이용하여 상기 제작 중인 도면에 갱신된 회로 구성을 상기 데이터 베이스에 저장하는 단계;를 더 포함할 수 있다.When the drawing being manufactured is updated without using the existing circuit configuration, storing the updated circuit configuration in the drawing being manufactured in the database by using the circuit management unit may further include.

상기 데이터 베이스는, 상기 회로 구성를 상기 기준 반도체 칩 단위로 분류하여 저장할 수 있다.The database may classify and store the circuit configuration in units of the reference semiconductor chip.

본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법은 기존의 도면을 분석하여 회로 구조를 반도체 칩 단위로 저장할 수 있는 효과가 있다.The apparatus and method for extracting and designing PCB drawing information using big data according to an embodiment of the present invention has an effect of storing a circuit structure in a semiconductor chip unit by analyzing an existing drawing.

또, 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법은, 도면 설계 과정에서도 새로운 회로 구조를 확인하는 경우, 회로 구조를 저장하여 실시간으로 정보를 업데이트할 수 있는 효과가 있다.In addition, the PCB drawing information extraction and design assistance apparatus and method using big data according to an embodiment of the present invention can store the circuit structure and update the information in real time when a new circuit structure is checked in the drawing design process. There is an effect.

또한, 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 및 방법은, 데이터를 누적하여 빅데이터를 이용함으로써, 누적된 정보량에 따라 사용자에게 추천해 주는 순서를 정렬함으로써, 사용자가 자주 사용하는 회로 구조를 보다 용이하게 사용할 수 있는 효과가 있다.In addition, the PCB drawing information extraction and design assistance apparatus and method using big data according to an embodiment of the present invention is, by accumulating data and using big data, by arranging the order recommended to users according to the accumulated amount of information. , There is an effect that the user can use the circuit structure frequently used more easily.

도 1은 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 중 a) 회로 검출부 및 b) 회로 정보 관리부의 블록도이다.
도 3은 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치의 기준 반도체 칩과 연결된 회로 구조를 3가지 예시로 나타낸 도이다.
도 4는 본 발명의 실시예에 따른 기준 반도체 칩의 내부를 간략히 나타낸 도이다.
도 5는 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법을 나타낸 순서도이다.
도 6은 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법 중 회로 구성을 저장하거나 추천하는 단계를 보다 상세히 나타낸 순서도이다.
1 is a block diagram of an apparatus for extracting and designing PCB drawing information using big data according to an embodiment of the present invention.
2 is a block diagram of a) a circuit detection unit and b) a circuit information management unit among a device for extracting and designing PCB drawing information using big data according to an embodiment of the present invention.
FIG. 3 is a diagram illustrating a circuit structure connected to a reference semiconductor chip of a device for extracting PCB drawing information and designing using big data according to an embodiment of the present invention as three examples.
4 is a schematic diagram illustrating an interior of a reference semiconductor chip according to an embodiment of the present invention.
5 is a flowchart showing a method of extracting PCB drawing information and designing assistance using big data according to an embodiment of the present invention.
6 is a flowchart illustrating in more detail a step of storing or recommending a circuit configuration in a method of extracting and designing PCB drawing information using big data according to an embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement the present invention. The present invention may be implemented in various different forms, and is not limited to the embodiments described herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and the same reference numerals are assigned to the same or similar components throughout the specification.

도 1은 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치의 블록도이고, 도 2는 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치 중 a) 회로 검출부 및 b) 회로 정보 관리부의 블록도이며, 도 3은 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치의 기준 반도체 칩과 연결된 회로 구조를 3가지 예시로 나타낸 도이고, 도 4는 본 발명의 실시예에 따른 기준 반도체 칩의 내부를 간략히 나타낸 도이다.1 is a block diagram of an apparatus for extracting and designing PCB drawing information using big data according to an embodiment of the present invention, and FIG. 2 is a block diagram of an apparatus for extracting and designing PCB drawing information using big data according to an embodiment of the present invention. a) a circuit detection unit and b) a block diagram of a circuit information management unit, and FIG. 3 is a circuit structure connected to a reference semiconductor chip of a PCB drawing information extraction and design assistance device using big data according to an embodiment of the present invention as three examples. 4 is a diagram schematically showing the interior of a reference semiconductor chip according to an embodiment of the present invention.

이하에서는, 도 1 내지 도 3을 이용하여 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치에 대해 보다 상세히 설명하도록 한다.Hereinafter, an apparatus for extracting PCB drawing information using big data and a design assistance device using big data according to an embodiment of the present invention will be described in more detail with reference to FIGS. 1 to 3.

도 1을 참조하면, 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치(100)는, 도면을 분석하여 도면 내에 포함된 반도체 칩의 회로를 검출하고, 검출된 회로를 저장한 후 도면 설계를 보조하기 위해 저장된 회로를 추천하기 위해 형성되며, 이를 위해 도면 분석부(110), 회로 검출부(120), 회로 정보 관리부(130) 및 데이터 베이스(140)를 포함하도록 구성된다.Referring to FIG. 1, a PCB drawing information extraction and design assistance apparatus 100 using big data according to an embodiment of the present invention analyzes a drawing to detect a circuit of a semiconductor chip included in the drawing, and the detected circuit It is formed to recommend a stored circuit to assist in drawing design after storing the data, and for this purpose, it is configured to include a drawing analysis unit 110, a circuit detection unit 120, a circuit information management unit 130, and a database 140 do.

도면 분석부(110)는, 정보 추출 및 설계 보조 장치(100)가 도면 정보를 분석하기 위해 구비된다. 도면 분석부(110)는, 이미 완성된 도면 또는 현재 설계중인 도면을 입력 받아 분석하여 적어도 하나의 도면 분석 정보를 생성한다.The drawing analysis unit 110 is provided with an information extraction and design assistance device 100 to analyze drawing information. The drawing analysis unit 110 receives and analyzes an already completed drawing or a drawing currently being designed to generate at least one drawing analysis information.

도면 분석 정보는 하나의 기준 반도체 칩을 기준으로 생성된다. 도면 분석 정보는 바람직하게는 기준 반도체 칩 및 기준 반도체 칩과 연결된 회로를 포함한다. 이때, 도면 분석부(110)는 회로가 기준 반도체 칩과 연결되지 않은 타 단이 다른 반도체 칩과 만나면 회로의 흐름이 종료된 것으로 취급하여 도면 분석 정보를 생성할 수 있다.Drawing analysis information is generated based on one reference semiconductor chip. The drawing analysis information preferably includes a reference semiconductor chip and a circuit connected to the reference semiconductor chip. In this case, the drawing analysis unit 110 may generate drawing analysis information by treating the flow of the circuit as being terminated when the other end of the circuit not connected to the reference semiconductor chip meets another semiconductor chip.

도 3을 살펴보면, 도 3a에는 도면 분석부(110)에서 입력 받은 도면의 예시가 나타나고 있다. Referring to FIG. 3, FIG. 3A shows an example of a drawing received from the drawing analysis unit 110.

도 3a는 반도체 A1, A2, A3를 포함하며, 반도체 A1은 반도체 A2 및 A3와 병렬로 연결된다. 3A includes semiconductors A1, A2, and A3, and semiconductor A1 is connected in parallel with semiconductors A2 and A3.

또, 반도체 A1은 저항 R1과의 직렬 연결을 통해 반도체 A2와 연결되며, 저항 R2와의 연결을 통해 반도체 A3와 연결되고, 저항 R2는 콘덴서 C5 및 C6과 병렬 연결된다.Further, the semiconductor A1 is connected to the semiconductor A2 through a series connection with the resistor R1, the semiconductor A3 is connected through the connection with the resistor R2, and the resistor R2 is connected in parallel with the capacitors C5 and C6.

또한, 반도체 A2 및 A3는 각각 두 개의 콘덴서 C1, C2 및 C3, C4와 병렬 연결되는 구조를 가진다.In addition, semiconductors A2 and A3 have a structure that is connected in parallel with two capacitors C1, C2 and C3, C4, respectively.

도면 분석부(110)는, 각각의 반도체 A1, A2 및 A3를 기준 반도체 칩으로 하는 3개의 도면 분석 정보를 도 3b 내지 도 3d와 같이 생성할 수 있다.The drawing analysis unit 110 may generate three drawing analysis information using each of the semiconductors A1, A2, and A3 as a reference semiconductor chip as shown in FIGS. 3B to 3D.

도 3b는 반도체 A1을 기준 반도체 칩으로 하는 도면 분석 정보이다. 본 발명의 일 실시예에 따른 기준 반도체 칩 A1의 도면 분석 정보를 획득하기 위해 반도체 A1의 우측 회로를 따라가면, 저항 R1을 거쳐 반도체 A2와 만나게 된다. 이때, 도면 분석 정보의 정의는 다른 반도체 칩과 만나면 회로의 흐름이 종료된 것으로 판단하는 것이므로 반도체 A2를 지나서 병렬로 연결되는 콘덴서 C1 및 C2는 기준 반도체 칩 A1의 도면 분석 정보에 포함되지 않으며, 단절선 E1에서 우측 회로가 종료된다.3B is diagram analysis information using semiconductor A1 as a reference semiconductor chip. In order to obtain the drawing analysis information of the reference semiconductor chip A1 according to an exemplary embodiment of the present invention, if the circuit on the right side of the semiconductor A1 is followed, the semiconductor A2 is met through the resistor R1. At this time, the definition of the drawing analysis information is to determine that the flow of the circuit has ended when it meets another semiconductor chip, so the capacitors C1 and C2 connected in parallel past the semiconductor A2 are not included in the drawing analysis information of the reference semiconductor chip A1, and are disconnected. The circuit on the right ends at line E1.

또, 반도체 A1의 좌측 회로를 따라가면, 저항 R2, 콘덴서 C5 및 C6가 병렬 연결되는 분기점을 만나게 되며, 콘덴서 C5 및 C6는 이후 진행하는 회로가 없기 때문에 해당 위치에서 회로의 흐름이 종료된다. 하지만, 저항 R2를 통과하는 회로는 반도체 칩 A3를 만나게 되고, 반도체 A1의 좌측 회로는 반도체 A3 직후인 단절선 E1에서 역시 종료하게 된다.In addition, if you follow the circuit on the left side of the semiconductor A1, you will encounter a branch point where the resistor R2 and the capacitors C5 and C6 are connected in parallel, and the flow of the circuit is terminated at that location because there is no circuit to proceed with the capacitors C5 and C6. However, the circuit passing through the resistor R2 meets the semiconductor chip A3, and the circuit on the left side of the semiconductor A1 also ends at the disconnection line E1 immediately after the semiconductor A3.

따라서, 기준 반도체 칩 A1을 이용하여 생성되는 도면 분석 정보는 도 3b와 같은 형태로 나타나게 된다.Accordingly, the drawing analysis information generated using the reference semiconductor chip A1 is displayed in the form of FIG. 3B.

한편, 기준 반도체 칩 A2를 이용하여 생성되는 도면 분석정보는 도 3c와 같이, 반도체 A2의 우측 회로에 병렬로 연결되는 콘덴서 C1 및 C2를 포함하며, 좌측 회로에 직렬로 연결되는 저항 R1을 거쳐 반도체 A1에서 종료하게 된다. 이때, A1의 이후에 연결된 콘덴서 C5, C6 및 저항 R2의 경우에는 서로 다른 회로 및 리드 단자를 통해 반도체 A1과 연결되기 때문에 회로의 연속성이 존재하지 않는다고 판단될 수 있으며, 단절선 E2에서 회로가 종료하게 된다.Meanwhile, the diagram analysis information generated using the reference semiconductor chip A2 includes capacitors C1 and C2 connected in parallel to the right circuit of the semiconductor A2, as shown in FIG. 3C, and the semiconductor through the resistor R1 connected in series to the left circuit. It ends at A1. At this time, in the case of capacitors C5, C6 and resistor R2 connected after A1, it may be determined that the continuity of the circuit does not exist because they are connected to the semiconductor A1 through different circuits and lead terminals, and the circuit ends at the disconnection line E2. Is done.

마지막으로, 기준 반도체 칩 A3를 이용하여 생성되는 도면 분석 정보는 도 3d와 같이, 반도체 A3의 우측 회로에 병렬로 연결되는 콘덴서 C3 및 C4를 포함하며, 좌측 회로로는 직렬로 연결되는 저항 R2를 걸쳐 병렬로 연결되는 콘덴서 C5, C6 및 반도체 A1에서 종료하게 된다. 이때, 반도체 칩 A2는 상술한 A2의 도면 분석 정보와 동일한 이유로 A3의 도면 분석 정보에 포함되지 않으며, 단절선 E3에서 회로가 종료하게 된다.Finally, the drawing analysis information generated using the reference semiconductor chip A3 includes capacitors C3 and C4 connected in parallel to the right circuit of the semiconductor A3, as shown in FIG. 3D, and the resistor R2 connected in series is included in the left circuit. It ends with capacitors C5, C6 and semiconductor A1 connected in parallel across. At this time, the semiconductor chip A2 is not included in the drawing analysis information of A3 for the same reason as the drawing analysis information of A2 described above, and the circuit is terminated at the disconnection line E3.

도면 분석부(110)에서 도면 분석 정보를 생성하면, 회로 검출부(120)는 도면 분석 정보를 전달받아 회로 구조를 검출한다.When drawing analysis information is generated by the drawing analysis unit 110, the circuit detection unit 120 receives the drawing analysis information and detects a circuit structure.

회로 검출부(120)는 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하고, 회로 구조를 검출하기 위해 형성된다. 이를 위해 회로 검출부(120)는 도 2a에 도시된 바와 같이 반도체 칩 검출 모듈(210) 및 회로 추적 모듈(220)을 포함할 수 있다.The circuit detection unit 120 is formed to detect a type of a reference semiconductor chip and detect a circuit structure by using the drawing analysis information. To this end, the circuit detection unit 120 may include a semiconductor chip detection module 210 and a circuit tracking module 220 as shown in FIG. 2A.

반도체 칩 검출 모듈(210)은, 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하며, 도면 분석 정보에 포함된 반도체 칩의 내부 회로 및 리드 단자의 구성을 확인하고 넘버링 할 수 있다.The semiconductor chip detection module 210 may detect the type of a reference semiconductor chip using the drawing analysis information, and check and number the configuration of the internal circuit and lead terminals of the semiconductor chip included in the drawing analysis information.

회로 추적 모듈(220)은, 도면 분석 정보를 이용하여 회로 구조를 검출한다. 회로 추적 모듈(220)은 기준 반도체 칩으로부터 나오는 모든 회로를 회로가 종료되는 위치까지 각각 추적한다. The circuit tracking module 220 detects a circuit structure using drawing analysis information. The circuit tracking module 220 tracks all circuits from the reference semiconductor chip to a position where the circuit ends.

도 3b를 일 예로 들면, 회로 추적 모듈(220)은 반도체 칩 A1을 기준으로 회로 추적을 실시한다. 이때, 좌측 회로를 추적하는 경우, 회로 추적 모듈(220)은 콘덴서 C5, C6 및 반도체 칩 A3에서 회로 추적을 종료하고, 우측 회로를 추적하는 경우 반도체 칩 A2에서 회로 추적을 종료한다.Referring to FIG. 3B as an example, the circuit tracking module 220 performs circuit tracking based on the semiconductor chip A1. At this time, when tracking the left circuit, the circuit tracking module 220 ends the circuit tracking in the capacitors C5 and C6 and the semiconductor chip A3, and when tracking the right circuit, the circuit tracking is terminated in the semiconductor chip A2.

또, 회로 추적 모듈(220)은, 추적한 회로가 반도체 칩과 연결되는 경우, 해당 회로가 반도체 칩의 어떤 리드 단자와 연결되는지를 확인하고 해당 리드 단자를 확인할 수도 있다. 이를 통해, 본 발명의 일 실시예에 따른 회로 검출부(120)는, 도면 분석 정보를 보다 세밀하게 분석하여 회로의 연결 형태 및 반도체 칩의 종류 등을 검출해 낼 수 있다.In addition, when the tracked circuit is connected to the semiconductor chip, the circuit tracking module 220 may check which lead terminal of the semiconductor chip the corresponding circuit is connected to and check the corresponding lead terminal. Through this, the circuit detection unit 120 according to an embodiment of the present invention may detect a connection type of a circuit and a type of a semiconductor chip by analyzing drawing analysis information in more detail.

도 4에는 본 발명의 실시예에 따른 기준 반도체 칩의 내부가 간략히 나타나고 있다. 이를 참조하면, 본 발명의 일 실시예에 따른 반도체 칩 검출 모듈(210)은 반도체 칩 내부의 리드 단자의 구성을 확인한 후 넘버링을 수행할 수 있다. 도 4의 예에서는 총 8개의 리드 단자가 반도체 칩에 형성되어 있으며, 시계 반대방향으로 넘버링이 되는 것으로 나타나지만, 본 발명은 반드시 이에 한정되는 것은 아니다.4 schematically shows the interior of a reference semiconductor chip according to an embodiment of the present invention. Referring to this, the semiconductor chip detection module 210 according to an embodiment of the present invention may perform numbering after checking the configuration of the lead terminal inside the semiconductor chip. In the example of FIG. 4, a total of 8 lead terminals are formed on the semiconductor chip, and numbering is shown to be counterclockwise, but the present invention is not limited thereto.

한편, 회로 추적 모듈(220)은, 반도체 칩과 연결되는 A, B, C의 회로가 어떤 리드 단자와 연결되는지 추적한다. 도 4를 참조하면, 회로 A는 3번 리드 단자와 연결되며, 회로 B는 7번 리드 단자에, 회로 C는 6번 리드 단자에 각각 연결된다.Meanwhile, the circuit tracking module 220 tracks which lead terminals A, B, and C connected to the semiconductor chip are connected. Referring to FIG. 4, circuit A is connected to the 3rd lead terminal, circuit B is connected to the 7th lead terminal, and the circuit C is connected to the 6th lead terminal, respectively.

이러한 반도체 칩 검출 모듈(210) 및 회로 추적 모듈(220)의 동작을 통해 본 발명의 일 실시예에 따른 회로 검출부(120)는 도면 분석 정보를 이용하여 회로의 연결 형태 및 반도체 칩의 종류 등을 세분화하여 검출할 수 있다.Through the operation of the semiconductor chip detection module 210 and the circuit tracking module 220, the circuit detection unit 120 according to an embodiment of the present invention uses drawing analysis information to determine the connection type of the circuit and the type of the semiconductor chip. It can be subdivided and detected.

다음으로, 회로 정보 관리부(130)는, 회로 검출부(120)를 통해 검출된 회로 구조를 사용자에게 추천하거나 후술되는 데이터 베이스(140)에 저장된 회로 구조를 관리한다. 이를 위해, 회로 정보 관리부(130)는 도 2b에 도시된 바와 같이 회로 정보 저장 모듈(230) 및 회로 정보 추천 모듈(240)을 포함할 수 있다.Next, the circuit information management unit 130 recommends the circuit structure detected through the circuit detection unit 120 to a user or manages the circuit structure stored in the database 140 to be described later. To this end, the circuit information management unit 130 may include a circuit information storage module 230 and a circuit information recommendation module 240 as shown in FIG. 2B.

회로 정보 저장 모듈(230)은 데이터 베이스(140)에 회로 검출부(120)에서 검출된 회로 구조를 회로 정보로 저장하기 위해 구비된다. 회로 정보 저장 모듈(230)은 먼저, 검출된 회로 구조를 회로 검출부(120)로부터 전달받으면, 데이터 베이스(140)에 기 저장된 동일한 회로 구조가 존재하는지 확인한다. 이때, 데이터 베이스(140)에 기 저장된 동일한 회로 구조가 존재하는 것으로 판단되면, 회로 정보 저장 모듈(230)은 해당 회로 구조의 누적 정보량을 갱신하며, 기 저장된 동일한 회로 구조가 존재하지 않는 것으로 판단되면, 회로 정보 저장 모듈(230)은 해당 회로 구조를 데이터 베이스(140)에 신규 저장한다.The circuit information storage module 230 is provided to store the circuit structure detected by the circuit detection unit 120 in the database 140 as circuit information. When the circuit information storage module 230 first receives the detected circuit structure from the circuit detection unit 120, it checks whether the same circuit structure previously stored in the database 140 exists. At this time, if it is determined that the same circuit structure previously stored in the database 140 exists, the circuit information storage module 230 updates the accumulated information amount of the circuit structure, and if it is determined that the same circuit structure previously stored does not exist. , The circuit information storage module 230 newly stores the corresponding circuit structure in the database 140.

회로 정보 추천 모듈(240)은, 데이터 베이스(140)에 기 저장된 회로 구조 중 검출된 회로 구조와 가장 유사도가 높은 회로 구조를 제안 회로 구조로써 사용자에게 추천한다. 이때 회로 정보 추천 모듈(240)은 가장 유사도가 높은 회로 구조뿐만 아니라 유사도가 높은 순서대로 사용자가 설정한 개수만큼 사용자에게 후순위로 추천함으로써, 사용자의 편의성을 증가시킬 수도 있다.The circuit information recommendation module 240 recommends a circuit structure having the highest similarity to the detected circuit structure among the circuit structures previously stored in the database 140 as the proposed circuit structure to the user. At this time, the circuit information recommendation module 240 may increase user convenience by recommending not only the circuit structure having the highest similarity but also the number set by the user in the order of the highest similarity, as a lower priority.

또, 회로 정보 추천 모듈(240)은 현재 설계가 진행중인 도면에서, 설계가 기 완성된 도면 부분을 이용하여 이후 어떤 회로 구조가 필요한지 판단하고, 필요할 것으로 예상되는 회로 구조를 데이터 베이스(140)로부터 획득하여 사용자에게 추천할 수도 있다.In addition, the circuit information recommendation module 240 determines which circuit structure is needed later by using the drawing part in which the design is completed in the drawing in which the design is currently in progress, and obtains the circuit structure expected to be needed from the database 140 You can also recommend it to users.

일 예로, 도면 분석부(110) 및 회로 검출부(120)를 통해 도 3a와 같이 반도체 A1에 A2 및 저항 R2가 병렬로 연결되어 있는 것을 검출하면, 회로 정보 추천 모듈(240)은, 데이터 베이스(140)에 저장된 회로 구조를 조합하여 다음으로 연결될 수 있는 회로 구조가 저항 R2와 직렬로 연결되는 반도체 A3일 수 있다는 것을 예측하고 사용자에게 추천할 수도 있다.As an example, when detecting that A2 and a resistor R2 are connected in parallel to the semiconductor A1 as shown in FIG. 3A through the drawing analysis unit 110 and the circuit detection unit 120, the circuit information recommendation module 240 is It may be predicted that the circuit structure that can be connected next by combining the circuit structure stored in 140) may be the semiconductor A3 connected in series with the resistor R2, and may be recommended to the user.

마지막으로 데이터 베이스(140)는, 회로 정보 저장 모듈(230)로부터 회로 구조를 전달받아 저장하거나, 회로 정보 추천 모듈(240)에게 회로 구조를 전달하기 위해 회로 구조의 누적 데이터를 보관하기 위해 구비된다.Finally, the database 140 is provided to store the accumulated data of the circuit structure in order to receive and store the circuit structure from the circuit information storage module 230 or to transmit the circuit structure to the circuit information recommendation module 240. .

데이터 베이스(140)는, 회로 정보 저장 모듈(230)로부터 회로 구조를 전달받으면, 사용자가 기 설정한 분류 방식을 이용하여 회로 구조를 분류하여 저장할 수 있다.Upon receiving the circuit structure from the circuit information storage module 230, the database 140 may classify and store the circuit structure using a classification method preset by the user.

일 예로, 데이터 베이스(140)는, 회로 구조를 기준 반도체 칩과 그 종류를 이용하여 1차 분류를 수행하고, 대분류 된 정보를 다시 회로가 연결된 리드 단자의 넘버링에 따라 2차 분류를 수행할 수도 있다.As an example, the database 140 may perform a primary classification using a reference semiconductor chip and its type based on the circuit structure, and perform secondary classification according to the numbering of lead terminals to which the circuit is connected again. have.

한편, 도 5는 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법을 나타낸 순서도이고, 도 6은 본 발명의 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법 중 회로 구성을 저장하거나 추천하는 단계를 보다 상세히 나타낸 순서도이다.Meanwhile, FIG. 5 is a flowchart showing a method of extracting and designing PCB drawing information using big data according to an embodiment of the present invention, and FIG. 6 is a flowchart illustrating an extraction and design assistance method of PCB drawing information using big data according to an embodiment of the present invention. It is a flow chart showing in more detail the steps of storing or recommending a circuit configuration in the method.

이하에서는 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법에 대해 상세히 설명하도록 한다. 또, 이하에서는 설명의 편의를 위해 도 1 내지 도 4에 도시된 바와 같은 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치를 이용하는 것으로 설명하지만, 본 발명은 이에 반드시 한정되는 것은 아니며, 유사한 동작을 수행할 수 있는 다양한 장치에서 적용될 수 있다.Hereinafter, a method of extracting PCB drawing information and design assistance using big data according to an embodiment of the present invention will be described in detail with reference to FIGS. 5 and 6. In addition, hereinafter, for convenience of explanation, it will be described that the PCB drawing information extraction and design assistance device using big data as shown in FIGS. 1 to 4 is used, but the present invention is not necessarily limited thereto, and a similar operation is performed. It can be applied in various devices capable of performing.

도 5를 참조하면, 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법(500)은, 도면을 획득하는 단계(S510), 반도체 칩 검출 여부를 확인하는 단계(S520) 및 검출된 반도체 칩의 회로 구성을 확인하고, 저장하거나 추천하는 단계(S530)를 포함한다.Referring to FIG. 5, a method 500 for extracting and designing PCB drawing information using big data according to an embodiment of the present invention includes obtaining a drawing (S510) and determining whether a semiconductor chip is detected (S520). ) And checking, storing, or recommending a circuit configuration of the detected semiconductor chip (S530).

먼저, 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치는 도면을 획득한다(단계 S510). 이때, 획득하는 도면은 이미 완성된 도면일 수도 있고, 현재 설계가 진행중인 도면일 수도 있다.First, the PCB drawing information extraction and design assistance apparatus using big data acquires a drawing (step S510). At this time, the obtained drawing may be a drawing that has already been completed or may be a drawing in which design is currently in progress.

다음으로, 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치는 도면 분석부를 이용하여 반도체 칩 검출 여부를 확인한다(단계 S520). Next, the PCB drawing information extraction and design assistance apparatus using big data checks whether a semiconductor chip is detected using the drawing analysis unit (step S520).

도면 분석부는, 이미 완성된 도면 또는 현재 설계중인 도면을 입력 받아 분석하여 적어도 하나의 도면 분석 정보를 생성하기 위해 구비된다.The drawing analysis unit is provided to generate at least one drawing analysis information by receiving and analyzing an already completed drawing or a drawing currently being designed.

도면 분석 정보는 하나의 기준 반도체 칩을 기준으로 생성된다. 도면 분석 정보는 바람직하게는 기준 반도체 칩 및 기준 반도체 칩과 연결된 회로를 포함한다. 이때, 단계 S510에서 도면 분석부는 회로가 기준 반도체 칩과 연결되지 않은 타 단이 다른 반도체 칩과 만나면 회로의 흐름이 종료된 것으로 취급하여 도면 분석 정보를 생성할 수 있다.Drawing analysis information is generated based on one reference semiconductor chip. The drawing analysis information preferably includes a reference semiconductor chip and a circuit connected to the reference semiconductor chip. In this case, in step S510, when the other end of the circuit not connected to the reference semiconductor chip meets another semiconductor chip, the drawing analysis unit may treat the flow of the circuit as being terminated and generate drawing analysis information.

도면 분석부는, 각각의 반도체 A1, A2 및 A3를 기준 반도체 칩으로 하는 3개의 도면 분석 정보를 도 3b 내지 도 3d와 같이 생성할 수 있다.The drawing analysis unit may generate three drawing analysis information using each of the semiconductors A1, A2, and A3 as a reference semiconductor chip, as shown in FIGS. 3B to 3D.

도 3b는 반도체 A1을 기준 반도체 칩으로 하는 도면 분석 정보이다. 본 발명의 일 실시예에 따른 기준 반도체 칩 A1의 도면 분석 정보를 획득하기 위해 반도체 A1의 우측 회로를 따라가면, 저항 R1을 거쳐 반도체 A2와 만나게 된다. 이때, 도면 분석 정보의 정의는 다른 반도체 칩과 만나면 회로의 흐름이 종료된 것으로 판단하는 것이므로 반도체 A2를 지나서 병렬로 연결되는 콘덴서 C1 및 C2는 기준 반도체 칩 A1의 도면 분석 정보에 포함되지 않으며, 단절선 E1에서 우측 회로가 종료된다.3B is diagram analysis information using semiconductor A1 as a reference semiconductor chip. In order to obtain the drawing analysis information of the reference semiconductor chip A1 according to an exemplary embodiment of the present invention, if the circuit on the right side of the semiconductor A1 is followed, the semiconductor A2 is met through the resistor R1. At this time, the definition of the drawing analysis information is to determine that the flow of the circuit has ended when it meets another semiconductor chip, so the capacitors C1 and C2 connected in parallel past the semiconductor A2 are not included in the drawing analysis information of the reference semiconductor chip A1, and are disconnected. The circuit on the right ends at line E1.

또, 반도체 A1의 좌측 회로를 따라가면, 저항 R2, 콘덴서 C5 및 C6가 병렬 연결되는 분기점을 만나게 되며, 콘덴서 C5 및 C6는 이후 진행하는 회로가 없기 때문에 해당 위치에서 회로의 흐름이 종료된다. 하지만, 저항 R2를 통과하는 회로는 반도체 칩 A3를 만나게 되고, 반도체 A1의 좌측 회로는 반도체 A3 직후인 단절선 E1에서 역시 종료하게 된다.In addition, if you follow the circuit on the left side of the semiconductor A1, you will encounter a branch point where the resistor R2 and the capacitors C5 and C6 are connected in parallel, and the flow of the circuit is terminated at that location because there is no circuit to proceed with the capacitors C5 and C6. However, the circuit passing through the resistor R2 meets the semiconductor chip A3, and the circuit on the left side of the semiconductor A1 also ends at the disconnection line E1 immediately after the semiconductor A3.

따라서, 기준 반도체 칩 A1을 이용하여 생성되는 도면 분석 정보는 도 3b와 같은 형태로 나타나게 된다.Accordingly, the drawing analysis information generated using the reference semiconductor chip A1 is displayed in the form of FIG. 3B.

한편, 기준 반도체 칩 A2를 이용하여 생성되는 도면 분석정보는 도 3c와 같이, 반도체 A2의 우측 회로에 병렬로 연결되는 콘덴서 C1 및 C2를 포함하며, 좌측 회로에 직렬로 연결되는 저항 R1을 거쳐 반도체 A1에서 종료하게 된다. 이때, A1의 이후에 연결된 콘덴서 C5, C6 및 저항 R2의 경우에는 서로 다른 회로 및 리드 단자를 통해 반도체 A1과 연결되기 때문에 회로의 연속성이 존재하지 않는다고 판단될 수 있으며, 단절선 E2에서 회로가 종료하게 된다.Meanwhile, the diagram analysis information generated using the reference semiconductor chip A2 includes capacitors C1 and C2 connected in parallel to the right circuit of the semiconductor A2, as shown in FIG. 3C, and the semiconductor through the resistor R1 connected in series to the left circuit. It ends at A1. At this time, in the case of capacitors C5, C6 and resistor R2 connected after A1, it may be determined that the continuity of the circuit does not exist because they are connected to the semiconductor A1 through different circuits and lead terminals, and the circuit ends at the disconnection line E2. Is done.

마지막으로, 기준 반도체 칩 A3를 이용하여 생성되는 도면 분석 정보는 도 3d와 같이, 반도체 A3의 우측 회로에 병렬로 연결되는 콘덴서 C3 및 C4를 포함하며, 좌측 회로로는 직렬로 연결되는 저항 R2를 걸쳐 병렬로 연결되는 콘덴서 C5, C6 및 반도체 A1에서 종료하게 된다. 이때, 반도체 칩 A2는 상술한 A2의 도면 분석 정보와 동일한 이유로 A3의 도면 분석 정보에 포함되지 않으며, 단절선 E3에서 회로가 종료하게 된다.Finally, the drawing analysis information generated using the reference semiconductor chip A3 includes capacitors C3 and C4 connected in parallel to the right circuit of the semiconductor A3, as shown in FIG. 3D, and the resistor R2 connected in series is included in the left circuit. It ends with capacitors C5, C6 and semiconductor A1 connected in parallel across. At this time, the semiconductor chip A2 is not included in the drawing analysis information of A3 for the same reason as the drawing analysis information of A2 described above, and the circuit is terminated at the disconnection line E3.

이때, 도면 분석부에서 생성된 도면 분석 정보가 존재하지 않는 경우, 즉 반도체 칩이 검출되지 않은 경우, 단계 S510으로 돌아가 도면을 갱신하여 획득하는 단계를 반복 수행하게 된다.In this case, when the drawing analysis information generated by the drawing analysis unit does not exist, that is, if the semiconductor chip is not detected, the process of returning to step S510 and updating and obtaining the drawing is repeatedly performed.

또, 반도체 칩이 검출된 경우, 즉 도면 분석부에서 생성된 도면 분석 정보가 존재하는 경우, 검출된 반도체 칩의 회로 구성을 확인하고 저장하거나 추천한다(단계 S530).In addition, when a semiconductor chip is detected, that is, when the drawing analysis information generated by the drawing analysis unit exists, the circuit configuration of the detected semiconductor chip is checked and stored or recommended (step S530).

빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치는 회로 검출부 및 회로 정보 관리부를 이용하여 단계 S530을 수행한다. 단계 S530은, 도 6에 도시된 바와 같이 더 상세한 순서로 수행될 수 있다.The PCB drawing information extraction and design assistance device using big data performs step S530 using a circuit detection unit and a circuit information management unit. Step S530 may be performed in a more detailed order as shown in FIG. 6.

도 6을 참조하면, 본 발명의 일 실시예에 따른 검출된 반도체 칩의 회로 구성을 확인하고 저장하거나 추천하는 단계(S530)는, 검출된 반도체 칩의 종류 및 회로 구성을 확인하는 단계(S610), 데이터 베이스에 동일한 종류의 반도체 칩 및 회로 구성이 존재하는지 확인하는 단계(S620), 유사도가 높은 순서대로 회로 구성을 추천하는 단계(S630), 새로운 반도체 칩 종류 및 회로 구성을 데이터 베이스에 저장하는 단계(S631), 기존 회로 구성을 사용하였는지 확인하는 단계(S640), 사용된 회로 구성의 누적 정보량을 갱신하는 단계(S650) 및 새로운 회로 구성을 데이터 베이스에 저장하는 단계(S651)를 포함한다.Referring to FIG. 6, the step of confirming, storing, or recommending a circuit configuration of a detected semiconductor chip according to an embodiment of the present invention (S530) is a step of checking the type and circuit configuration of the detected semiconductor chip (S610). , Checking whether the same type of semiconductor chip and circuit configuration exists in the database (S620), recommending circuit configurations in the order of high similarity (S630), storing a new semiconductor chip type and circuit configuration in the database Step S631, checking whether an existing circuit configuration is used (S640), updating the accumulated information amount of the used circuit configuration (S650), and storing a new circuit configuration in the database (S651).

먼저, 회로 검출부는 검출된 반도체 칩의 종류 및 회로 구성을 확인한다(단계 S610). 회로 검출부는 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하며, 도면 분석 정보에 포함된 반도체 칩의 내부 회로 및 리드 단자의 구성을 확인하고 넘버링 한다.First, the circuit detection unit checks the type and circuit configuration of the detected semiconductor chip (step S610). The circuit detection unit detects the type of the reference semiconductor chip using the drawing analysis information, and checks and number the configuration of the internal circuit and lead terminals of the semiconductor chip included in the drawing analysis information.

또, 회로 검출부는 도면 분석 정보를 이용하여 회로 구조를 검출하고, 기준 반도체 칩으로부터 나오는 모든 회로를 회로가 종료되는 위치까지 각각 추적한다.In addition, the circuit detection unit detects the circuit structure using the drawing analysis information, and tracks all circuits from the reference semiconductor chip to the position where the circuit ends.

도 3b를 일 예로 들면, 단계 S610에서 회로 검출부는 반도체 칩 A1을 기준으로 회로 추적을 실시한다. 이때, 좌측 회로를 추적하는 경우, 콘덴서 C5, C6 및 반도체 칩 A3에서 회로 추적을 종료하고, 우측 회로를 추적하는 경우 반도체 칩 A2에서 회로 추적을 종료한다.Taking FIG. 3B as an example, in step S610, the circuit detection unit performs circuit tracking based on the semiconductor chip A1. At this time, when tracking the left circuit, the circuit tracking is terminated by the capacitors C5 and C6 and the semiconductor chip A3, and when tracking the right circuit, the circuit tracking is terminated by the semiconductor chip A2.

또, 추적한 회로가 반도체 칩과 연결되는 경우, 회로 검출부는 해당 회로가 반도체 칩의 어떤 리드 단자와 연결되는지를 확인하고 해당 리드 단자를 확인할 수도 있다. 이를 통해, 단계 S610에서는 도면 분석 정보를 보다 세밀하게 분석하여 회로의 연결 형태 및 반도체 칩의 종류 등을 검출해 낼 수 있다.In addition, when the tracked circuit is connected to the semiconductor chip, the circuit detection unit may check which lead terminal of the semiconductor chip is connected to the circuit and check the corresponding lead terminal. Through this, in step S610, drawing analysis information may be analyzed in more detail to detect a connection type of a circuit and a type of a semiconductor chip.

한편, 도 4에는 본 발명의 실시예에 따른 기준 반도체 칩의 내부가 간략히 나타나고 있다. 이를 참조하면, 회로 검출부는 반도체 칩 내부의 리드 단자의 구성을 확인한 후 넘버링을 수행할 수 있다. 도 4의 예에서는 총 8개의 리드 단자가 반도체 칩에 형성되어 있으며, 시계 반대방향으로 넘버링이 되는 것으로 나타나지만, 본 발명은 반드시 이에 한정되는 것은 아니다.Meanwhile, FIG. 4 briefly shows the interior of the reference semiconductor chip according to the embodiment of the present invention. Referring to this, the circuit detector may perform numbering after checking the configuration of the lead terminal inside the semiconductor chip. In the example of FIG. 4, a total of 8 lead terminals are formed on the semiconductor chip, and numbering is shown to be counterclockwise, but the present invention is not limited thereto.

또, 회로 검출부는 반도체 칩과 연결되는 A, B, C의 회로가 어떤 리드 단자와 연결되는지 추적한다. 도 4를 참조하면, 회로 A는 3번 리드 단자와 연결되며, 회로 B는 7번 리드 단자에, 회로 C는 6번 리드 단자에 각각 연결된다.In addition, the circuit detection unit tracks which lead terminals A, B, and C connected to the semiconductor chip are connected. Referring to FIG. 4, circuit A is connected to the 3rd lead terminal, circuit B is connected to the 7th lead terminal, and the circuit C is connected to the 6th lead terminal, respectively.

이러한 과정을 통해 회로 검출부는 도면 분석 정보를 이용하여 회로의 연결 형태 및 반도체 칩의 종류 등을 세분화하여 검출하여 단계 S610을 수행할 수 있다.Through this process, the circuit detector may perform step S610 by subdividing and detecting a connection type of a circuit and a type of semiconductor chip using the drawing analysis information.

다음으로, 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치는 회로 정보 관리부를 이용하여 데이터 베이스에 동일한 종류의 반도체 칩 및 회로 구성이 존재하는지 확인한다(단계 S620).Next, the PCB drawing information extraction and design assistance apparatus using big data checks whether the same type of semiconductor chips and circuit configurations exist in the database using the circuit information management unit (step S620).

회로 정보 관리부는, 데이터 베이스에 기 저장된 회로 구조 중 동일한 종류의 반도체 칩 및 회로 구성을 가지는 회로 구조가 존재하는지 확인하며, 해당하는 회로 구조가 존재하는 경우 유사도가 높은 순서대로 회로 구성을 추천하는 단계(S630)를 수행한다.The circuit information management unit checks whether there is a circuit structure having the same type of semiconductor chip and circuit configuration among the circuit structures previously stored in the database, and if the corresponding circuit structure exists, recommends the circuit configuration in the order of high similarity. Perform (S630).

이를 통해 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법은, 사용자에게 선택 가능성이 가장 높은 회로 구조를 추천할 수 있을 뿐만 아니라, 사용자가 설정한 개수만큼 사용자에게 후순위로 추천함으로써, 사용자가 일부 차이가 존재하는 회로 구조를 이용하여 도면을 설계하는 경우, 보다 용이하게 회로 구조를 설계할 수 있기 때문에 사용자의 편의성이 증가하는 효과가 존재한다.Through this, the PCB drawing information extraction and design assistance method using big data according to an embodiment of the present invention can not only recommend the circuit structure with the highest selectability to the user, but also subordinate to the user by the number set by the user. By recommending as, when a user designs a drawing using a circuit structure in which some differences exist, there is an effect of increasing user convenience because the circuit structure can be more easily designed.

또, 단계 S630에서, 회로 정보 관리부는 현재 설계가 진행중인 도면에서, 설계가 기 완성된 도면 부분을 이용하여 이후 어떤 회로 구조가 필요한지 판단하고, 필요할 것으로 예상되는 회로 구조를 데이터 베이스로부터 획득하여 사용자에게 추천하는 단계를 더 포함할 수도 있다.In addition, in step S630, the circuit information management unit determines which circuit structure is required after using the drawing part for which the design is completed in the drawing in which the design is currently in progress, and obtains the circuit structure expected to be needed from the database to the user. It may further include a step of recommending.

일 예로, 단계 S610 및 단계 S620을 이용하여 도 3a와 같이 반도체 A1에 A2 및 저항 R2가 병렬로 연결되어 있는 것을 검출하면, 회로 정보 관리부는, 데이터 베이스에 저장된 회로 구조를 조합하여 다음으로 연결될 수 있는 회로 구조가 저항 R2와 직렬로 연결되는 반도체 A3일 수 있다는 것을 예측하고 사용자에게 추천할 수도 있다.As an example, when detecting that A2 and resistor R2 are connected in parallel to semiconductor A1 as shown in FIG. 3A using steps S610 and S620, the circuit information management unit combines the circuit structure stored in the database and connects to It can be predicted that the circuit structure in which there is may be a semiconductor A3 connected in series with the resistor R2 and recommended to the user.

다시 돌아가, 단계 S620에서 데이터 베이스에 기 저장된 회로 구조 중 동일한 종류의 반도체 칩 및 회로 구성을 가지는 회로 구조가 존재하는지 않는 경우, 회로 관리부는 새로운 반도체 칩 종류 및 회로 구성을 데이터 베이스에 저장하는 단계(S631)를 수행하며, 이를 통해 데이터 베이스에 저장되는 정보를 누적하고 갱신할 수 있다.Returning again, if there is no circuit structure having the same type of semiconductor chip and circuit configuration among the circuit structures previously stored in the database in step S620, the circuit management unit stores the new semiconductor chip type and circuit configuration in the database ( S631) is performed, and through this, information stored in the database can be accumulated and updated.

한편, 단계 S630을 수행한 후 본 발명의 일 실시예에 따른 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치는, 사용자가 기존 회로 구성을 사용하는지 판단하며(단계 S640), 기존 회로 구성을 사용하는 경우, 사용된 회로 구성의 누적 정보량을 갱신한다(단계 S650).On the other hand, after performing step S630, the PCB drawing information extraction and design assistant device using big data according to an embodiment of the present invention determines whether the user uses an existing circuit configuration (step S640), and uses the existing circuit configuration. If so, the accumulated information amount of the used circuit configuration is updated (step S650).

기존 회로 구성을 사용하는 경우, 회로 정보 관리부는, 데이터 베이스에 사용자가 선택하여 사용한 회로 구성의 누적 정보량을 갱신함으로써 데이터 베이스를 지속적으로 실시간 업데이트 할 수 있다. 이를 통해 본 발명의 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법은, 데이터 베이스를 항상 최신 정보로 유지하여 사용자의 설계 편의성을 증가시킬 수 있다.In the case of using an existing circuit configuration, the circuit information management unit may continuously update the database in real time by updating the accumulated information amount of the circuit configuration selected and used by the user in the database. Through this, the PCB drawing information extraction and design assistance method using big data according to the present invention can increase the user's design convenience by always keeping the database up to date.

또, 기존 회로 구성을 사용하지 않는 경우, 회로 정보 관리부는 사용자가 설계한 새로운 회로 구성을 데이터베이스에 저장한다(단계 S651). 이때, 회로 정보 관리부는 데이터 베이스에 사용자가 새롭게 설계한 회로 구성을 저장함으로써 데이터 베이스의 정보를 갱신하고, 최신 정보로 유지함으로써 추후 사용자가 동일한 회로 구성을 이용하여 설계를 하는 경우 사용자의 설계 편의성을 증가시킬 수 있다. Further, when not using the existing circuit configuration, the circuit information management unit stores a new circuit configuration designed by the user in the database (step S651). At this time, the circuit information management unit updates the information in the database by storing the circuit configuration newly designed by the user in the database, and keeps the information in the latest information. Can increase.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although an embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same idea. It will be possible to easily propose other embodiments by changing, deleting, adding, etc., but it will be said that this is also within the scope of the present invention.

100 : 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치
110 : 도면 분석부 120 : 회로 검출부
130 : 회로 정보 관리부 140 : 데이터 베이스
210 : 반도체 칩 검출 모듈 220 : 회로 추적 모듈
230 : 회로 정보 저장 모듈 240 : 회로 정보 추천 모듈
100: PCB drawing information extraction and design assistance device using big data
110: drawing analysis unit 120: circuit detection unit
130: circuit information management unit 140: database
210: semiconductor chip detection module 220: circuit tracking module
230: circuit information storage module 240: circuit information recommendation module

Claims (16)

입력된 도면을 분석하거나, 제작 중인 도면을 분석하여 적어도 하나의 도면 분석 정보를 생성하는 도면 분석부;
상기 도면 분석 정보에 포함된 기준 반도체 칩 및 기준 반도체 칩과 연결된 회로 구조를 검출하는 회로 검출부;
상기 회로 검출부를 통해 검출된 상기 회로 구조를 추천하거나 데이터 베이스에 저장된 회로 구조를 관리하는 회로 정보 관리부; 및
상기 회로 구조를 저장하는 데이터 베이스;를 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
A drawing analysis unit that analyzes an input drawing or analyzes a drawing being produced to generate at least one drawing analysis information;
A circuit detection unit for detecting a reference semiconductor chip included in the drawing analysis information and a circuit structure connected to the reference semiconductor chip;
A circuit information management unit that recommends the circuit structure detected by the circuit detection unit or manages a circuit structure stored in a database; And
A database for storing the circuit structure; PCB drawing information extraction and design assistance device using big data including.
제 1항에 있어서,
상기 도면 분석 정보는 하나의 기준 반도체 칩을 기준으로 생성된 회로를 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 1,
The drawing analysis information is a device for extracting and designing PCB drawing information using big data including a circuit generated based on one reference semiconductor chip.
제 2항에 있어서,
상기 도면 분석 정보는, 상기 기준 반도체 칩이 다른 반도체 칩과 연결되는 회로 구성인 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 2,
The drawing analysis information is a device for extracting and designing PCB drawing information using big data, which is a circuit configuration in which the reference semiconductor chip is connected to another semiconductor chip.
제 3항에 있어서,
상기 회로 검출부는,
상기 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하는 반도체 칩 검출 모듈; 및
상기 도면 분석 정보를 이용하여 상기 기준 반도체 칩과 일 단이 연결된 회로를 다른 반도체 칩과 연결되는 타 단까지 추적하여 상기 회로 구조를 추적하여 상기 회로 구조를 검출하는 회로 추적 모듈;을 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 3,
The circuit detection unit,
A semiconductor chip detection module for detecting a type of a reference semiconductor chip using the drawing analysis information; And
Big data including a circuit tracking module for detecting the circuit structure by tracking the circuit structure by tracking the circuit structure connected to the reference semiconductor chip to the other end connected to the other semiconductor chip using the drawing analysis information; PCB drawing information extraction and design assistance device using.
제 4항에 있어서,
상기 회로 정보 관리부는,
상기 데이터 베이스에 상기 검출된 회로 구조를 회로 정보로 저장하는 회로 정보 저장 모듈; 및
상기 데이터 베이스에 저장된 회로 구조 중 상기 검출된 회로 구조와 가장 유사도가 높은 회로 구조를 제안 회로 구조로 추천하는 회로 정보 추천 모듈;을 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 4,
The circuit information management unit,
A circuit information storage module for storing the detected circuit structure as circuit information in the database; And
A circuit information recommendation module for recommending a circuit structure having the highest similarity to the detected circuit structure among the circuit structures stored in the database as a proposed circuit structure.
제 5항에 있어서,
상기 검출된 회로 구조가 상기 데이터 베이스에 기 저장된 회로 정보와 동일한 경우, 해당 회로 정보의 누적 정보량을 갱신하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 5,
When the detected circuit structure is the same as the circuit information previously stored in the database, PCB drawing information extraction and design assistance device using big data for updating the accumulated information amount of the corresponding circuit information.
제 6항에 있어서,
상기 제안 회로 구조는, 누적 정보량이 많은 순서대로 추천하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 6,
The proposed circuit structure is a device for extracting and designing PCB drawing information using big data recommended in the order of a large amount of accumulated information.
제 7항에 있어서,
상기 데이터 베이스는, 상기 회로 정보를 상기 기준 반도체 칩 단위로 분류하여 저장하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 장치.
The method of claim 7,
The database is a device for extracting and designing PCB drawing information using big data that classifies and stores the circuit information in units of the reference semiconductor chip.
도면 분석부를 이용하여 완성된 도면 또는 제작 중인 도면을 획득하는 단계;
상기 도면 분석부를 이용하여 상기 획득한 도면을 분석하여 반도체 칩을 검출하는 단계; 및
회로 검출부 및 회로 정보 관리부를 이용하여 상기 검출된 반도체 칩의 회로 구성을 확인하고 저장하거나 추천하는 단계;를 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
Acquiring a completed drawing or a drawing in production using a drawing analysis unit;
Analyzing the obtained drawing using the drawing analysis unit to detect a semiconductor chip; And
A method of extracting and designing PCB drawing information using big data including; checking, storing, or recommending a circuit configuration of the detected semiconductor chip using a circuit detection unit and a circuit information management unit.
제 9항에 있어서,
상기 반도체 칩을 검출하는 단계는, 상기 획득한 도면을 분석하여 하나의 기준 반도체 칩을 기준으로 생성된 회로를 포함하는 도면 분석 정보가 생성되는 경우 반도체 칩을 검출한 것으로 판단하고, 상기 도면 분석 정보가 생성되지 않는 경우 반도체 칩이 검출되지 않은 것으로 판단하여 도면을 획득하는 단계를 다시 수행하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 9,
In the detecting of the semiconductor chip, when drawing analysis information including a circuit generated based on one reference semiconductor chip is generated by analyzing the obtained drawing, it is determined that the semiconductor chip has been detected, and the drawing analysis information PCB drawing information extraction and design assistance method using big data that performs the step of acquiring the drawing again by determining that the semiconductor chip is not detected when is not generated.
제 10항에 있어서,
상기 도면 분석 정보는, 상기 기준 반도체 칩이 다른 반도체 칩과 연결되는 회로 구성인 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 10,
The drawing analysis information is a method of extracting and designing PCB drawing information using big data, which is a circuit configuration in which the reference semiconductor chip is connected to another semiconductor chip.
제 11항에 있어서,
상기 회로 구성을 확인하고 저장하거나 추천하는 단계는,
상기 회로 검출부를 이용하여 검출된 반도체 칩의 종류 및 회로 구성을 확인하는 단계;
상기 회로 정보 관리부를 이용하여 데이터 베이스에 동일한 상기 반도체 칩의 종류 및 회로 구성이 존재하는지 확인하는 단계;
상기 반도체 칩의 종류 및 회로 구성이 존재하는 경우, 상기 회로 정보 관리부를 이용하여 유사도가 높은 순서대로 상기 데이터 베이스에 저장된 회로 구성을 사용자에게 추천하는 단계;
상기 도면 분석부를 이용하여 사용자가 기존 회로 구성을 사용하여 상기 제작 중인 도면을 갱신하였는지 판단하는 단계; 및
상기 기존 회로 구성을 사용하여 상기 제작 중인 도면이 갱신되면, 상기 회로 정보 관리부를 이용하여 상기 사용자가 사용한 상기 기존 회로 구성의 누적 정보량을 갱신하는 단계;를 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 11,
The step of checking and storing or recommending the circuit configuration,
Checking the type and circuit configuration of the detected semiconductor chip using the circuit detection unit;
Checking whether the same type and circuit configuration of the semiconductor chip exist in a database using the circuit information management unit;
When the type and circuit configuration of the semiconductor chip exist, recommending to a user the circuit configurations stored in the database in an order of high similarity using the circuit information management unit;
Determining whether a user has updated the drawing being produced using the existing circuit configuration using the drawing analysis unit; And
When the drawing being produced is updated using the existing circuit configuration, updating the accumulated information amount of the existing circuit configuration used by the user using the circuit information management unit; and extracting PCB drawing information using big data including Design Aid Method.
제 12항에 있어서,
상기 회로 구성을 확인하는 단계는, 상기 도면 분석 정보를 이용하여 기준 반도체 칩의 종류를 검출하고, 상기 기준 반도체 칩과 일 단이 연결된 회로를 다른 반도체 칩과 연결되는 타 단까지 추적하여 상기 회로 구조를 추적하여 상기 회로 구조를 검출하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 12,
The checking of the circuit configuration includes detecting the type of the reference semiconductor chip using the drawing analysis information, and tracking the circuit connected to one end of the reference semiconductor chip to the other end connected to the other semiconductor chip, and the circuit structure PCB drawing information extraction and design assistance method using big data to detect the circuit structure by tracking.
제 13항에 있어서,
상기 반도체 칩의 종류 및 회로 구성이 존재하지 않는 경우, 상기 회로 관리부를 이용하여 새로운 반도체 칩 종류 및 회로 구성을 상기 데이터 베이스에 저장하는 단계;를 더 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 13,
If the type and circuit configuration of the semiconductor chip does not exist, storing a new semiconductor chip type and circuit configuration in the database using the circuit management unit; extracting and designing PCB drawing information using big data further comprising: Auxiliary method.
제 14항에 있어서,
상기 제작 중인 도면이 상기 기존 회로 구성을 사용하지 않고 갱신되는 경우, 상기 회로 관리부를 이용하여 상기 제작 중인 도면에 갱신된 회로 구성을 상기 데이터 베이스에 저장하는 단계;를 더 포함하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 14,
When the drawing being manufactured is updated without using the existing circuit configuration, storing the updated circuit configuration in the drawing being manufactured in the database using the circuit management unit; a PCB using big data further comprising: Drawing information extraction and design assistance method.
제 15항에 있어서,
상기 데이터 베이스는, 상기 회로 구성를 상기 기준 반도체 칩 단위로 분류하여 저장하는 빅데이터를 이용한 PCB 도면 정보 추출 및 설계 보조 방법.
The method of claim 15,
The database is a method of extracting and designing PCB drawing information using big data that classifies and stores the circuit configuration in units of the reference semiconductor chip.
KR1020190036708A 2019-03-29 2019-03-29 Information sampling and design assist device and method in a PCB drawing using big data KR20200114630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190036708A KR20200114630A (en) 2019-03-29 2019-03-29 Information sampling and design assist device and method in a PCB drawing using big data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190036708A KR20200114630A (en) 2019-03-29 2019-03-29 Information sampling and design assist device and method in a PCB drawing using big data

Publications (1)

Publication Number Publication Date
KR20200114630A true KR20200114630A (en) 2020-10-07

Family

ID=72884517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190036708A KR20200114630A (en) 2019-03-29 2019-03-29 Information sampling and design assist device and method in a PCB drawing using big data

Country Status (1)

Country Link
KR (1) KR20200114630A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854989B1 (en) 2005-11-15 2008-08-28 가부시끼가이샤 도시바 Layout design support system, method, and computer-readable storage medium

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854989B1 (en) 2005-11-15 2008-08-28 가부시끼가이샤 도시바 Layout design support system, method, and computer-readable storage medium

Similar Documents

Publication Publication Date Title
US20190005392A1 (en) Method, device and equipment for fusing different instances describing same entity
JP2009104591A (en) Web document clustering method and system
CN107679051B (en) Transaction system error-detecting method and device
CN104268216A (en) Data cleaning system based on internet information
CN103246726B (en) Method, device and system for searching network information
WO2019211830A1 (en) Method and apparatus for automatic testing of web pages
JPWO2017081865A1 (en) Log analysis system, method, and recording medium
CN102567565B (en) Cable parameter processing method and system utilizing same
CN104933171B (en) Interest point data association method and device
CN110705596A (en) White screen detection method and device, electronic equipment and storage medium
CN110046009B (en) Recording method, recording device, server and readable storage medium
CN110490237B (en) Data processing method and device, storage medium and electronic equipment
US10503480B2 (en) Correlation based instruments discovery
CN112055837A (en) Industrial equipment matching method and device
KR20200114630A (en) Information sampling and design assist device and method in a PCB drawing using big data
CN111540202B (en) Similar bayonet determining method and device, electronic equipment and readable storage medium
US10706207B2 (en) Circuit design verification apparatus and program
CN112567375A (en) Format verification method, information identification method, device and storage medium
CN1936585A (en) Classification system
CN111475405A (en) Regression testing method and device, computer equipment and storage medium
CN111738290A (en) Image detection method, model construction and training method, device, equipment and medium
CN111860526B (en) Image-based question judging method and device, electronic equipment and computer storage medium
CN111159971B (en) Integrated circuit layout detection method and device, integrated circuit layout design method and electronic equipment
CN115098362A (en) Page testing method and device, electronic equipment and storage medium
US9753901B1 (en) Identifying important document content using geometries of page elements

Legal Events

Date Code Title Description
E601 Decision to refuse application