KR20200095858A - Sub-sampling receiver and operating method thereof - Google Patents

Sub-sampling receiver and operating method thereof Download PDF

Info

Publication number
KR20200095858A
KR20200095858A KR1020190013749A KR20190013749A KR20200095858A KR 20200095858 A KR20200095858 A KR 20200095858A KR 1020190013749 A KR1020190013749 A KR 1020190013749A KR 20190013749 A KR20190013749 A KR 20190013749A KR 20200095858 A KR20200095858 A KR 20200095858A
Authority
KR
South Korea
Prior art keywords
sampling
partial
pulse signal
clock
signal
Prior art date
Application number
KR1020190013749A
Other languages
Korean (ko)
Other versions
KR102167955B1 (en
Inventor
김태욱
조준희
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020190013749A priority Critical patent/KR102167955B1/en
Publication of KR20200095858A publication Critical patent/KR20200095858A/en
Application granted granted Critical
Publication of KR102167955B1 publication Critical patent/KR102167955B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Abstract

The present invention relates to a technique for directly partial sampling a radio frequency (RF) signal from a low pass amplifier without a mixer. More particularly, the present invention relates to a technique where a partial sampling reception device generates a sampling clock for determining the sampling timing at a sampling interval reflecting a difference by delta t from a period of an RF signal, or generates a circuit driven clock having a difference by a delay margin from the generated sampling clock, samples a partial pulse signal corresponding to the determined sampling timing based on the generated sampling clock from each of a plurality of pulse signals input according to the period, stores the sampled partial pulse signal based on the generated circuit driven clock, and recovers a pulse signal of the RF signal using the stored partial pulse signal.

Description

부분 샘플링 수신 장치 및 그 동작 방법{SUB-SAMPLING RECEIVER AND OPERATING METHOD THEREOF}Partial sampling receiver and its operation method {SUB-SAMPLING RECEIVER AND OPERATING METHOD THEREOF}

본 발명은 무선 주파수 신호를 여러 차례 부분 샘플링하여 무선 주파수 신호를 수신하는 기술에 관한 것으로, 저잡음 증폭기로부터 믹서(mixer) 없이 무선 주파수 신호를 직접 부분 샘플링하는 구조를 통해 수신 장치의 구조를 단순화하고, 전력 소모를 감소시키는 기술에 관한 것이다.The present invention relates to a technology for receiving a radio frequency signal by partially sampling a radio frequency signal several times, and simplifies the structure of a receiving apparatus through a structure of directly partially sampling a radio frequency signal without a mixer from a low noise amplifier, It relates to a technology for reducing power consumption.

종래의 고속의 무선 주파수(radio frequency, RF)의 신호를 디지털화하기 위한 수신기는 입력 주파수의 두 배 이상의 속도를 갖는 over-sampling ADC(analog digital converter)가 선호되었다.A conventional receiver for digitizing a high-speed radio frequency (RF) signal is preferably an over-sampling analog digital converter (ADC) having a speed of at least twice the input frequency.

그러나, over-sampling ADC는 하드웨어의 구현이 매우 어렵기 때문에 멀티 계층의 시간 인터리브드 ADC 나 Low-IF(Low-Intermediate Frequency) 수신기 등이 널리 사용되고 있다.However, since the over-sampling ADC is very difficult to implement in hardware, a multi-layered time-interleaved ADC or a Low-IF (Low-Intermediate Frequency) receiver is widely used.

Low IF 수신기로 다운 변환(down conversion)하기 위해 사용되는 믹서(mixer)는 인 밴드 왜곡(in-band distortion)이 아날로그 디지털 변환기보다 현저히 낮아야만 한다.Mixers used to down conversion to low IF receivers must have significantly lower in-band distortion than analog to digital converters.

또한, 믹서 및 RF PLL(Phase Lock Loop) 등을 사용하는 구조는 하드웨어의 구조가 복잡하고 전력 소모가 매우 크다는 단점이 존재한다.In addition, a structure using a mixer and an RF PLL (Phase Lock Loop) has a disadvantage in that the hardware structure is complex and power consumption is very high.

또한, 시간 인터리브드(time interleaved) ADC는 저속의 샘플링 속도를 가지는 여러 개의 ADC를 병렬로 결합하여 결합된 ADC의 수만큼 샘플링 속도를 높여 고속 샘플링을 할 수 있게 하는 기술이다.In addition, time interleaved ADC is a technology that enables high-speed sampling by increasing the sampling rate by the number of combined ADCs by combining multiple ADCs having a low sampling rate in parallel.

아날로그 신호를 수신하는 디지털 신호처리 시스템의 성능은 종종 아날로그 신호를 디지털로 변환하는 속도에 매우 제한적이고, 고속 신호 샘플링 기술이 필요한 시스템은 고속 ADC를 사용하여 실시간으로 수신된 데이터를 샘플링 하나 고속 ADC를 이용할 경우 비용이 증가될 수 있다.The performance of digital signal processing systems that receive analog signals is often very limited in the speed of converting analog signals to digital, and systems that require high-speed signal sampling techniques use high-speed ADCs to sample received data in real time, but use high-speed ADCs. If used, the cost may increase.

한편, 고속 ADC를 사용함에 따른 비용 증가를 막기 위해 복수의 저속 ADC를 사용하는 방안을 고려해볼 수 있는데, ADC의 개수가 증가함에 따라 하드웨어 구조가 복잡해질 수 있다.Meanwhile, a method of using a plurality of low-speed ADCs may be considered to prevent an increase in cost due to the use of high-speed ADCs. As the number of ADCs increases, the hardware structure may become complicated.

한국공개특허 제10-2018-0007930호, "타임 인터리빙 샘플링 ADC를 위한 위상 제어 장치"Korean Patent Publication No. 10-2018-0007930, "Phase control device for time interleaving sampling ADC" 한국공개특허 제10-2015-0120187호, "DC-DC 컨버터 및 이를 포함하는 전자 시스템"Korean Patent Laid-Open Patent No. 10-2015-0120187, "DC-DC converter and electronic system including the same" 한국공개특허 제10-2014-0127119호, "부분지연발생기를 이용한 디지털 리샘플링 장치"Korean Patent Application Publication No. 10-2014-0127119, "Digital resampling device using partial delay generator" 미국등록특허 제8217824호, "ANALOG-TO-DIGITAL CONVERTER TIMING CIRCUITS"US Patent No. 8217824, "ANALOG-TO-DIGITAL CONVERTER TIMING CIRCUITS"

본 발명은 무선 주파수 신호의 PRF(pulse repetition frequency)와의 델타 t만큼의 미세한 시간 차이를 갖는 샘플링 타이밍을 결정하고, 결정된 샘플링 타이밍에서 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원하는 것을 목적으로 한다.An object of the present invention is to determine a sampling timing having a fine time difference as much as delta t from a pulse repetition frequency (PRF) of a radio frequency signal, and to recover one pulse signal by sampling a plurality of partial pulse signals at the determined sampling timing. To do.

본 발명은 저잡음 증폭기(low pass amplifier)로부터 믹서(mixer)를 통하지 않고, 무선 주파수 신호를 직접 샘플링하여 하드웨어 구조를 단순화하고 전력 소모를 감소시키는 것을 목적으로 한다.An object of the present invention is to simplify a hardware structure and reduce power consumption by directly sampling a radio frequency signal without passing through a mixer from a low pass amplifier.

본 발명은 공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)를 위한 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 상기 무선 주파수 신호의 대역폭(bandwidth)를 증폭하여 입력 신호를 왜곡 없이 직접 샘플링하는 것을 목적으로 한다.The present invention distorts the input signal by amplifying the bandwidth of the radio frequency signal using a cross coupled capacitor for a common gate and a common source topology. It aims to sample directly without.

본 발명은 액티브 트랙 앤 홀드 회로 기반의 샘플링부를 이용하여 넓은 대역폭(wide bandwidth)의 무선 주파수 신호를 직접 샘플링하는 것을 목적으로 한다.An object of the present invention is to directly sample a radio frequency signal of a wide bandwidth using a sampling unit based on an active track-and-hold circuit.

본 발명은 무선 주파수 신호의 PRF(pulse repetition frequency)와의 델타 t만큼의 미세한 시간 차이로 샘플링 지점을 이동시켜 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원하는 것을 목적으로 한다.An object of the present invention is to recover a single pulse signal by sampling a plurality of partial pulse signals by moving a sampling point with a minute time difference as much as a delta t from a pulse repetition frequency (PRF) of a radio frequency signal.

본 발명은 발생 시간 구간이 중복되지 않는 클록 신호들을 생성하여 샘플링과 신호 복원 간의 회로 동작 효율성을 증가시키는 것을 목적으로 한다.An object of the present invention is to increase the efficiency of circuit operation between sampling and signal recovery by generating clock signals in which generation time intervals do not overlap.

본 발명의 일실시예에 따르면 부분 샘플링 수신 장치는 무선 주파수 신호의 주기와 델타t 만큼의 차이가 반영된 샘플링 인터벌(sampling interval)로 샘플링 타이밍을 결정하는 샘플링 클록을 생성하거나, 상기 생성된 샘플링 클록과 지연 마진(delay margin)의 차이를 갖는 회로 구동 클록을 생성하는 클록 생성부, 상기 주기에 따라 입력된 복수의 펄스 신호 각각에서 상기 생성된 샘플링 클록에 기초하여 상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 샘플링부 및 상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 신호 복원부를 포함할 수 있다.According to an embodiment of the present invention, the partial sampling reception apparatus generates a sampling clock for determining a sampling timing at a sampling interval reflecting a difference between a period of a radio frequency signal and a difference by delta t, or the generated sampling clock and A clock generator for generating a circuit driving clock having a difference in delay margin, a partial pulse signal corresponding to the determined sampling timing based on the sampling clock generated from each of a plurality of pulse signals input according to the period It may include a sampling unit for sampling and storing the sampled partial pulse signal based on the generated circuit driving clock, and a signal recovery unit for restoring a pulse signal of the radio frequency signal by using the stored partial pulse signal. .

상기 샘플링부는 상기 생성된 샘플링 클록이 하이 상태일 경우, 상기 복수의 펄스 신호 중 어느 하나의 펄스 신호로부터 상기 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하고, 상기 생성된 샘플링 클록이 로우 상태일 경우, 홀드 상태를 유지할 수 있다.The sampling unit samples a partial pulse signal corresponding to the sampling timing from any one of the plurality of pulse signals when the generated sampling clock is in a high state, and when the generated sampling clock is in a low state, You can keep the hold state.

상기 샘플링부는 상기 홀드 상태를 유지할 경우, 상기 샘플링부로 입력되는 전원을 차단하는 전원 차단부를 포함할 수 있다.When the sampling unit maintains the hold state, the sampling unit may include a power cut-off unit configured to cut off power input to the sampling unit.

상기 결정된 샘플링 타이밍은 상기 복수의 펄스 신호 각각에서 상기 델타t 만큼의 시간이 누적 지연될 수 있다.The determined sampling timing may be delayed by an accumulation of the delta t in each of the plurality of pulse signals.

본 발명의 일실시예에 따르면 부분 샘플링 수신 장치는 공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)를 위한 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 상기 무선 주파수 신호의 대역폭(bandwidth)를 증폭시키는 증폭부를 더 포함할 수 있다.According to an embodiment of the present invention, the partial sampling reception device uses a cross coupled capacitor for a common gate and a common source topology to determine the bandwidth of the radio frequency signal. It may further include an amplifying unit for amplifying (bandwidth).

상기 샘플링부는 상기 증폭부로부터 상기 대역폭(bandwidth)이 증폭된 무선 주파수 신호를 직접(direct) 수신하고, 상기 생성된 샘플링 클록에 기초하여 상기 직접(direct) 수신된 무선 주파수 신호에서 상기 부분 펄스 신호를 샘플링할 수 있다.The sampling unit directly receives a radio frequency signal having the bandwidth amplified from the amplification unit, and receives the partial pulse signal from the directly received radio frequency signal based on the generated sampling clock. Can be sampled.

상기 생성된 샘플링 클록과 상기 생성된 회로 구동 클록은 클록 발생의 시간 차이에 기초하여 상기 지연 마진(delay margin)의 차이를 갖을 수 있다.The generated sampling clock and the generated circuit driving clock may have a difference in the delay margin based on a time difference between generation of the clock.

상기 신호 복원부는 상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장할 수 있다.The signal recovery unit may store the sampled partial pulse signal by comparing a voltage charged in a capacitor with the sampled partial pulse signal based on the generated circuit driving clock.

상기 신호 복원부는 상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는 동작을 미리 설정된 횟수만큼 반복적으로 수행하도록 복수의 비교기 구동 클록을 생성할 수 있다.The signal recovery unit compares the voltage charged in the capacitor with the sampled partial pulse signal based on the generated circuit driving clock, and stores the sampled partial pulse signal repeatedly by a predetermined number of times It can generate a driving clock.

상기 신호 복원부는 상기 저장된 부분 펄스 신호에 대해 이진 검색 알고리즘(binary search algorithm)을 수행하여 상기 무선 주파수 신호의 펄스 신호를 복원할 수 있다.The signal recovery unit may restore the pulse signal of the radio frequency signal by performing a binary search algorithm on the stored partial pulse signal.

본 발명의 일실시예에 따르면 부분 샘플링 수신 장치의 동작 방법은 클록 생성부에서, 무선 주파수 신호의 주기와 델타t 만큼의 차이가 반영된 샘플링 인터벌(sampling interval)로 샘플링 타이밍을 결정하는 샘플링 클록을 생성하거나, 상기 생성된 샘플링 클록과 지연 마진(delay margin)의 차이를 갖는 회로 구동 클록을 생성하는 단계, 샘플링부에서, 상기 주기에 따라 입력된 복수의 펄스 신호 각각에서 상기 생성된 샘플링 클록에 기초하여 상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 단계 및 신호 복원부에서, 상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계를 포함할 수 있다.According to an embodiment of the present invention, a method of operating a partial sampling reception device generates a sampling clock for determining a sampling timing at a sampling interval in which a difference between a period of a radio frequency signal and a difference by delta t is reflected in a clock generator. Or generating a circuit driving clock having a difference between the generated sampling clock and a delay margin, in a sampling unit, based on the generated sampling clock from each of a plurality of pulse signals input according to the period Sampling a partial pulse signal corresponding to the determined sampling timing and in a signal recovery unit, the sampled partial pulse signal is stored based on the generated circuit driving clock, and the radio frequency is used using the stored partial pulse signal. It may include the step of restoring the pulse signal of the signal.

상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 단계는, 상기 생성된 샘플링 클록이 하이 상태일 경우, 상기 복수의 펄스 신호 중 어느 하나의 펄스 신호로부터 상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 단계, 상기 생성된 샘플링 클록이 로우 상태일 경우, 홀드 상태를 유지하는 단계 및 상기 홀드 상태를 유지할 경우, 상기 샘플링부로 입력되는 전원을 차단하는 단계를 포함할 수 있다.Sampling the partial pulse signal corresponding to the determined sampling timing, when the generated sampling clock is in a high state, a partial pulse signal corresponding to the determined sampling timing from any one of the plurality of pulse signals Sampling, when the generated sampling clock is in a low state, maintaining a hold state, and when maintaining the hold state, cutting off power input to the sampling unit.

상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계는, 상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는 동작을 미리 설정된 횟수만큼 반복적으로 수행하도록 복수의 비교기 구동 클록을 생성하는 단계를 포함할 수 있다.Storing the sampled partial pulse signal based on the generated circuit driving clock, and restoring the pulse signal of the radio frequency signal using the stored partial pulse signal comprises: a capacitor based on the generated circuit driving clock And generating a plurality of comparator driving clocks to repeatedly perform an operation of storing the sampled partial pulse signal by comparing the voltage charged to the sampled partial pulse signal with a predetermined number of times.

상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계는, 상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는 단계 및 상기 저장된 부분 펄스 신호에 대해 이진 검색 알고리즘(binary search algorithm)을 수행하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계를 포함할 수 있다.Storing the sampled partial pulse signal based on the generated circuit driving clock, and restoring the pulse signal of the radio frequency signal using the stored partial pulse signal comprises: a capacitor based on the generated circuit driving clock The pulse signal of the radio frequency signal by comparing the sampled partial pulse signal with the voltage charged to the radio frequency signal and storing the sampled partial pulse signal and performing a binary search algorithm on the stored partial pulse signal. It may include the step of restoring.

본 발명은 무선 주파수 신호의 PRF(pulse repetition frequency)와의 델타 t만큼의 미세한 시간 차이를 갖는 샘플링 타이밍을 결정하고, 결정된 샘플링 타이밍에서 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원할 수 있다.In the present invention, a sampling timing having a fine time difference as much as delta t from a pulse repetition frequency (PRF) of a radio frequency signal may be determined, and a plurality of partial pulse signals may be sampled at the determined sampling timing to restore one pulse signal. .

본 발명은 저잡음 증폭기(low pass amplifier)로부터 믹서(mixer)를 통하지 않고, 무선 주파수 신호를 직접 샘플링하여 하드웨어 구조를 단순화하고 전력 소모를 감소시킬 수 있다.The present invention simplifies a hardware structure and reduces power consumption by directly sampling a radio frequency signal without passing through a mixer from a low pass amplifier.

본 발명은 공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)를 위한 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 상기 무선 주파수 신호의 대역폭(bandwidth)를 증폭하여 입력 신호를 왜곡 없이 직접 샘플링할 수 있다.The present invention distorts the input signal by amplifying the bandwidth of the radio frequency signal using a cross coupled capacitor for a common gate and a common source topology. You can sample directly without it.

본 발명은 액티브 트랙 앤 홀드 회로 기반의 샘플링부를 이용하여 넓은 대역폭(wide bandwidth)의 무선 주파수 신호를 직접 샘플링할 수 있다.The present invention can directly sample a radio frequency signal of a wide bandwidth by using a sampling unit based on an active track and hold circuit.

본 발명은 무선 주파수 신호의 PRF(pulse repetition frequency)와의 델타 t만큼의 미세한 시간 차이로 샘플링 지점을 이동시켜 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원할 수 있다.The present invention may restore one pulse signal by sampling a plurality of partial pulse signals by moving a sampling point with a minute time difference of delta t from a pulse repetition frequency (PRF) of a radio frequency signal.

본 발명은 발생 시간 구간이 중복되지 않는 클록 신호들을 생성하여 샘플링과 신호 복원 간의 회로 동작 효율성을 증가시킬 수 있다.The present invention can increase the circuit operation efficiency between sampling and signal recovery by generating clock signals in which the generation time intervals do not overlap.

도 1은 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 구성 요소를 설명하는 도면이다.
도 2는 본 발명의 일실시예에 따른 부분 샘플링 수신 장치가 부분 샘플링을 통해 무선 주파수 신호의 펄스를 복원 및 출력하는 동작을 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 증폭부의 회로를 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 회로를 설명하는 도면이다.
도 5는 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 회로 동작에 따른 타이밍도를 설명하는 도면이다.
도 6은 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 동작 방법과 관련된 흐름도를 설명하는 도면이다.1 is a diagram illustrating the components of a partial sampling reception apparatus according to an embodiment of the present invention.
2 is a diagram illustrating an operation of recovering and outputting a pulse of a radio frequency signal through partial sampling by a partial sampling reception apparatus according to an embodiment of the present invention.
3 is a diagram illustrating a circuit of an amplifying unit according to an embodiment of the present invention.
4 is a diagram illustrating a circuit of a partial sampling reception apparatus according to an embodiment of the present invention.
5 is a diagram illustrating a timing diagram according to a circuit operation of a partial sampling reception apparatus according to an embodiment of the present invention.
6 is a diagram illustrating a flowchart of a method of operating a partial sampling reception apparatus according to an embodiment of the present invention.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.Specific structural or functional descriptions of embodiments according to the concept of the present invention disclosed in the present specification are exemplified only for the purpose of describing embodiments according to the concept of the present invention, and embodiments according to the concept of the present invention They may be implemented in various forms and are not limited to the embodiments described herein.

본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Embodiments according to the concept of the present invention can be applied to various changes and can have various forms, so the embodiments will be illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes changes, equivalents, or substitutes included in the spirit and scope of the present invention.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various components, but the components should not be limited by the terms. The above terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of rights according to the concept of the present invention, the first component may be referred to as the second component, Similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When an element is said to be "connected" or "connected" to another component, it is understood that other components may be directly connected to or connected to the other component, but there may be other components in between. It should be. On the other hand, when a component is referred to as being "directly connected" or "directly connected" to another component, it should be understood that there is no other component in the middle. Expressions describing the relationship between the components, for example, "between" and "immediately between" or "directly adjacent to" should be interpreted similarly.

본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present specification are only used to describe specific embodiments and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, the terms "include" or "have" are intended to designate the presence of a feature, number, step, action, component, part, or combination thereof as described, one or more other features or numbers, It should be understood that the presence or addition possibilities of steps, actions, components, parts or combinations thereof are not excluded in advance.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person skilled in the art to which the present invention pertains. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in the present specification. Does not.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the scope of the patent application is not limited or limited by these embodiments. The same reference numerals in each drawing denote the same members.

도 1은 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 구성 요소를 설명하는 도면이다.1 is a diagram illustrating the components of a partial sampling reception apparatus according to an embodiment of the present invention.

도 1을 참고하면, 본 발명의 일실시예에 따른 부분 샘플링 수신 장치(100)는 클록 생성부(110), 샘플링부(120) 및 신호 복원부(130)를 포함한다.Referring to FIG. 1, a partial sampling reception apparatus 100 according to an embodiment of the present invention includes a clock generation unit 110, a sampling unit 120, and a signal recovery unit 130.

일례로, 클록 생성부(110)는 무선 주파수 신호의 주기와 델타t(△t) 만큼의 차이가 반영된 샘플링 인터벌로 샘플링 타이밍을 결정하는 샘플링 클록(CLKS)을 생성하거나, 샘플링 클록과 지연 마진(delay margin)의 차이를 갖는 회로 구동 클록(CLKL)을 생성할 수 있다. 여기서, 지연 마진은 샘플링 클록(CLKS)과 회로 구동 클록(CLKL)이 발생 또는 입력되는 타이밍 차이를 나타낼 수 있다.For example, the clock generation unit 110 generates a sampling clock CLK S that determines the sampling timing at a sampling interval in which the difference between the period of the radio frequency signal and the difference by delta t (Δt) is reflected, or the sampling clock and the delay margin A circuit driving clock CLK L having a difference in (delay margin) may be generated. Here, the delay margin may represent a timing difference at which the sampling clock CLK S and the circuit driving clock CLK L are generated or input.

즉, 클록 생성부(110)는 클록 발생기로부터 발생된 클록(CLKRX)를 수신하여 샘플링 클록(CLKS)과 회로 구동 클록(CLKL)을 생성할 수 있다.That is, the clock generator 110 may generate a sampling clock CLK S and a circuit driving clock CLK L by receiving the clock CLK RX generated from the clock generator.

예를 들어, 샘플링 클록(CLKS)과 회로 구동 클록(CLKL)은 클록 발생의 시간 차이에 기초하여 델타t(△t) 만큼의 지연 마진 차이를 갖을 수 있다.For example, the sampling clock CLK S and the circuit driving clock CLK L may have a delay margin difference of delta t (Δt) based on a time difference between the clock generation.

본 발명의 일실시예에 따르면 클록 생성부(110)는 샘플링부(120)의 동작 제어와 관련된 샘플링 클록(CLKS)을 생성하거나 신호 복원부(130)의 동작 제어와 관련된 회로 구동 클록(CLKL)을 생성할 수 있다.According to an embodiment of the present invention, the clock generation unit 110 generates a sampling clock CLK S related to the operation control of the sampling unit 120 or a circuit driving clock CLK S related to the operation control of the signal recovery unit 130. L ) can be created.

본 발명의 일실시예에 따르면 샘플링부(120)는 무선 주파수 신호의 주기에 따라 입력된 복수의 펄스 신호 각각에서 샘플링 클록에 기초하여 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링할 수 있다.According to an embodiment of the present invention, the sampling unit 120 may sample a partial pulse signal corresponding to a sampling timing based on a sampling clock from each of a plurality of pulse signals input according to a period of the radio frequency signal.

예를 들어, 무선 주파수 신호는 PRF(pulse repetition frequency)를 따라 반복적으로 펄스 신호의 형태로 부분 샘플링 수신 장치(100)로 입력될 수 있다.For example, the radio frequency signal may be repeatedly input to the partial sampling reception apparatus 100 in the form of a pulse signal along a pulse repetition frequency (PRF).

즉, 무선 주파수 신호는 PRF(pulse repetition frequency)에 기반한 시간 경과에 따라 복수의 펄스 신호로 부분 샘플링 수신 장치(100)로 입력될 수 있다.That is, the radio frequency signal may be input to the partial sampling reception apparatus 100 as a plurality of pulse signals over time based on a pulse repetition frequency (PRF).

예를 들어, 무선 주파수 신호의 주기는 PRF(pulse repetition frequency)에 상응할 수 있다.For example, the period of the radio frequency signal may correspond to a pulse repetition frequency (PRF).

본 발명의 일실시예에 따르면 샘플링부(120)는 무선 주파수 신호의 부분 펄스 신호를 샘플링하여 중간 주파수(intermediate frequency, IF)로 출력할 수 있다.According to an embodiment of the present invention, the sampling unit 120 may sample a partial pulse signal of a radio frequency signal and output it as an intermediate frequency (IF).

일례로, 샘플링부(120)는 샘플링 클록이 하이 상태일 경우, 복수의 펄스 신호 중 어느 하나의 펄스 신호로부터 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하고, 샘플링 클록이 로우 상태일 경우, 홀드 상태를 유지할 수 있다.For example, when the sampling clock is in a high state, the sampling unit 120 samples a partial pulse signal corresponding to the sampling timing from any one of a plurality of pulse signals, and when the sampling clock is in a low state, the sampling unit 120 is in a hold state. Can keep.

예를 들어, 샘플링 타이밍은 복수의 펄스 신호 각각에서 델타t 만큼의 시간이 누적 지연될 수 있다.For example, the sampling timing may be delayed by a delta t in each of the plurality of pulse signals.

본 발명의 일실시예에 따르면 샘플링부(120)는 홀드 상태에서 샘플링부로 입력되는 전원을 차단하는 전원 차단부를 포함할 수 있다.According to an embodiment of the present invention, the sampling unit 120 may include a power cut-off unit that cuts off power input to the sampling unit in a hold state.

예를 들어, 전원 차단부는 헤드 스위치(head switch)를 포함할 수 있다.For example, the power cut-off unit may include a head switch.

일례로, 샘플링부(120)는 액티브 트랙 및 홀드 회로(active track and hold circuit)를 포함할 수 있으며, 전원 차단부에 기반하여 홀드 상태에서 정적 전류(static current)가 샘플링부(120)로 흐르지 않도록 제어함에 따라 전력 소모를 감소할 수 있다.As an example, the sampling unit 120 may include an active track and hold circuit, and a static current does not flow to the sampling unit 120 in a hold state based on the power cutoff unit. The power consumption can be reduced according to the control.

따라서, 본 발명은 액티브 트랙 앤 홀드 회로 기반의 샘플링부를 이용하여 넓은 대역폭(wide bandwidth)의 무선 주파수 신호를 직접 샘플링할 수 있다.Accordingly, the present invention can directly sample a radio frequency signal having a wide bandwidth using a sampling unit based on an active track and hold circuit.

본 발명의 일실시예에 따르면 신호 복원부(130)는 회로 구동 클록(CLKL)에 기초하여 샘플링된 부분 펄스 신호를 저장하고, 저장된 부분 펄스 신호를 이용하여 무선 주파수 신호의 펄스 신호를 복원할 수 있다.According to an embodiment of the present invention, the signal recovery unit 130 stores the sampled partial pulse signal based on the circuit driving clock CLK L and restores the pulse signal of the radio frequency signal using the stored partial pulse signal. I can.

일례로, 신호 복원부(130)는 디지털 아날로그 변환부(131), 비동기 회로부(132) 및 비교부(133)를 포함한다.As an example, the signal recovery unit 130 includes a digital to analog conversion unit 131, an asynchronous circuit unit 132 and a comparison unit 133.

예를 들어 디지털 아날로그 변환부(131)는 스위치드 커패시터 네트워크로 구성되어 복수의 커패시터를 포함하고, 복수의 커패시터마다 샘플링부(120)가 부분 펄스 신호를 샘플링하는 동안 전압이 충전될 수 있다.For example, the digital-to-analog converter 131 is configured as a switched capacitor network and includes a plurality of capacitors, and a voltage may be charged while the sampling unit 120 samples a partial pulse signal for each of the plurality of capacitors.

일례로, 신호 복원부(130)는 회로 구동 클록(CLKL)에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장할 수 있다.As an example, the signal recovery unit 130 may store the sampled partial pulse signal by comparing the sampled partial pulse signal with the voltage charged in the capacitor based on the circuit driving clock CLK L.

즉, 디지털 아날로그 변환부(131)의 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교부(133)에 입력하고 비교 결과에 따라 샘플링된 부분 펄스 신호를 디지털 아날로그 변환부(131)에 저장할 수 있다.That is, the voltage charged in the capacitor of the digital to analog conversion unit 131 and the sampled partial pulse signal are input to the comparison unit 133, and the sampled partial pulse signal according to the comparison result is stored in the digital to analog conversion unit 131. I can.

일례로, 신호 복원부(130)는 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교한 후, 샘플링된 부분 펄스 신호를 저장하는 동작을 미리 설정된 횟수만큼 반복적으로 수행하도록 복수의 비교기 구동 클록을 생성할 수 있다.As an example, the signal recovery unit 130 compares the voltage charged in the capacitor with the sampled partial pulse signal based on a circuit driving clock, and then repeatedly performs an operation of storing the sampled partial pulse signal a predetermined number of times. It is possible to generate a plurality of comparator-driven clocks.

즉, 비동기 회로부(132)는 회로 구동 클록(CLKL)을 수신하고, 수신된 회로 구동 클록(CLKL)를 복수의 비교기 구동 클록으로 분주하여 샘플링된 부분 펄스 신호와 커패시터에 충전된 전압을 비교하는 동작을 비교기 구동 클록의 수만큼 반복적으로 수행하도록 할 수 있다.That is, the asynchronous circuit 132 is a circuit drive clock (CLK L) for receiving and comparing the voltage charged in the received circuit drive clock to the (CLK L) dispensed into a plurality of comparators driving clock sampling part pulse signal and a capacitor The operation can be repeatedly performed as many times as the number of clocks driving the comparator.

예를 들어, 신호 복원부(130)가 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교한 후, 샘플링된 부분 펄스 신호를 저장하는 동작을 8번을 하나의 사이클(one cycle)로 할 경우, 비동기 회로부(132)는 8개의 비교기 구동 클록을 생성할 수 있다.For example, after the signal recovery unit 130 compares the voltage charged in the capacitor with the sampled partial pulse signal, the operation of storing the sampled partial pulse signal is performed as one cycle. In this case, the asynchronous circuit unit 132 may generate eight comparator driving clocks.

본 발명의 일실시예에 따르면 신호 복원부(130)는 부분 펄스 신호에 대해 이진 검색 알고리즘(binary search algorithm)을 수행하여 무선 주파수 신호의 펄스 신호를 복원할 수 있다.According to an embodiment of the present invention, the signal restoration unit 130 may restore a pulse signal of a radio frequency signal by performing a binary search algorithm on the partial pulse signal.

따라서, 본 발명은 무선 주파수 신호의 PRF(pulse repetition frequency)와의 델타 t만큼의 미세한 시간 차이를 갖는 샘플링 타이밍을 결정하고, 결정된 샘플링 타이밍에서 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원할 수 있다.Accordingly, the present invention determines a sampling timing having a minute time difference as much as delta t from a pulse repetition frequency (PRF) of a radio frequency signal, and samples a plurality of partial pulse signals at the determined sampling timing to restore one pulse signal. I can.

또한, 본 발명은 저잡음 증폭기(low pass amplifier)로부터 믹서(mixer)를 통하지 않고, 무선 주파수 신호를 직접 샘플링하여 하드웨어 구조를 단순화하고 전력 소모를 감소시킬 수 있다.In addition, the present invention can simplify a hardware structure and reduce power consumption by directly sampling a radio frequency signal without passing through a mixer from a low pass amplifier.

본 발명의 다른 실시예에 따르면 부분 샘플링 수신 장치(100)는 증폭부(140)를 더 포함할 수 있다.According to another embodiment of the present invention, the partial sampling receiving apparatus 100 may further include an amplifying unit 140.

일례로 증폭부(140)는 공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)를 위한 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 무선 주파수 신호의 대역폭(bandwidth)를 증폭시킬 수 있다.As an example, the amplification unit 140 amplifies the bandwidth of the radio frequency signal by using a cross coupled capacitor for a common gate and a common source topology. I can.

증폭부(140)의 회로 구조는 도 3을 이용하여 추가 설명한다.The circuit structure of the amplifying unit 140 will be further described with reference to FIG. 3.

본 발명의 일실시예에 따르면 샘플링부(120)는 증폭부(140)로부터 대역폭(bandwidth)이 증폭된 무선 주파수 신호를 직접(direct) 수신하고, 샘플링 클록(CLKS)에 기초하여 직접(direct) 수신된 무선 주파수 신호에서 부분 펄스 신호를 샘플링할 수 있다.According to an embodiment of the present invention, the sampling unit 120 directly receives a radio frequency signal having a bandwidth amplified from the amplifying unit 140, and directly receives the radio frequency signal from the amplifying unit 140, and directly based on the sampling clock CLK S. ) A partial pulse signal can be sampled from the received radio frequency signal.

도 2는 본 발명의 일실시예에 따른 부분 샘플링 수신 장치가 부분 샘플링을 통해 무선 주파수 신호의 펄스를 복원 및 출력하는 동작을 설명하는 도면이다.2 is a diagram illustrating an operation of recovering and outputting a pulse of a radio frequency signal through partial sampling by a partial sampling reception apparatus according to an embodiment of the present invention.

도 2를 참고하면, 부분 샘플링 수신 장치에서 샘플링부는 증폭부를 통해 대역폭(bandwidth)이 증폭된 무선 주파수(radio frequency, RF) 신호를 PRF(pulse repetition frequency)에 따라 입력 받는다.Referring to FIG. 2, in the partial sampling reception apparatus, a sampling unit receives a radio frequency (RF) signal having a bandwidth amplified through an amplifying unit according to a pulse repetition frequency (PRF).

본 발명의 일실시예에 따르면 샘플링부는 복수의 펄스 신호 중 제1 펄스 신호의 샘플링 지점(210)에서 제1 부분 펄스 신호를 샘플링한다.According to an embodiment of the present invention, the sampling unit samples the first partial pulse signal at the sampling point 210 of the first pulse signal among the plurality of pulse signals.

또한, 샘플링부는 일정 시간 대기 후, 복수의 펄스 신호 중 제2 펄스 신호의 샘플링 지점(211)에서 제2 부분 펄스 신호를 샘플링한다.In addition, after waiting for a predetermined time, the sampling unit samples the second partial pulse signal at the sampling point 211 of the second pulse signal among the plurality of pulse signals.

샘플링 지점(210)과 샘플링 지점(211) 사이는 샘플링 인터벌(200)을 나타낼 수 있고, PRF(pulse repetition frequency)와 샘플링 인터벌(200)의 차이는 델타t(201) 만큼일 수 있다.A sampling interval 200 may be represented between the sampling point 210 and the sampling point 211, and a difference between the pulse repetition frequency (PRF) and the sampling interval 200 may be as much as delta t 201.

또한, 샘플링부는 일정 시간 대기 후, 복수의 펄스 신호 중 제3 펄스 신호의 샘플링 지점(212)에서 제3 부분 펄스 신호를 샘플링하고, 일정 시간 대기 후, 복수의 펄스 신호 중 제4 펄스 신호의 샘플링 지점(213)에서 제4 부분 펄스 신호를 샘플링할 수 있다.In addition, after waiting for a predetermined time, the sampling unit samples the third partial pulse signal at the sampling point 212 of the third pulse signal among the plurality of pulse signals, and after waiting for a predetermined time, sampling the fourth pulse signal among the plurality of pulse signals. The fourth partial pulse signal may be sampled at point 213.

또한, 샘플링부는 일정 시간 대기 후, 복수의 펄스 신호 중 제5 펄스 신호의 샘플링 지점(214)에서 제5 부분 펄스 신호를 샘플링할 수 있다. 여기서, 일정 시간 대기하는 동작은 홀드 상태에 상응할 수 있다.Also, after waiting for a predetermined time, the sampling unit may sample the fifth partial pulse signal at a sampling point 214 of the fifth pulse signal among the plurality of pulse signals. Here, the waiting operation for a predetermined time may correspond to the hold state.

본 발명의 일실시예에 따르면 신호 복원부는 제1 부분 펄스 신호 내지 제5 부분 펄스 신호를 이용하여 하나의 펄스 신호(220)를 복원할 수 있다.According to an embodiment of the present invention, the signal restoration unit may restore one pulse signal 220 using the first to fifth partial pulse signals.

샘플링 지점(210) 내지 샘플링 지점(214)를 비교하면, 샘플링 지점이 델타t(201)의 누적 시간만큼 이동될 수 있다.Comparing the sampling point 210 to the sampling point 214, the sampling point may be moved by the accumulated time of the delta t 201.

즉, 샘플링부는 샘플링 클록에 기초하여 델타t(201)에 해당하는 시간만큼 샘플링 지점을 이동시키면서 복수의 부분 펄스 신호를 샘플링할 수 있다.That is, the sampling unit may sample a plurality of partial pulse signals while moving the sampling point by a time corresponding to delta t 201 based on the sampling clock.

따라서, 본 발명은 무선 주파수 신호의 PRF(pulse repetition frequency)와의 델타 t만큼의 미세한 시간 차이로 샘플링 지점을 이동시켜 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원할 수 있다.Accordingly, according to the present invention, a plurality of partial pulse signals may be sampled to restore one pulse signal by moving a sampling point with a minute time difference of delta t from the pulse repetition frequency (PRF) of the radio frequency signal.

도 3은 본 발명의 일실시예에 따른 증폭부의 회로를 설명하는 도면이다.3 is a diagram illustrating a circuit of an amplifying unit according to an embodiment of the present invention.

도 3을 참고하면, 본 발명의 일실시예에 따른 증폭부는 저잡음 증폭부(300)와 추가 증폭부(310)를 포함할 수 있다.Referring to FIG. 3, the amplification unit according to an embodiment of the present invention may include a low noise amplification unit 300 and an additional amplification unit 310.

본 발명의 일실시예에 따르면 저잡음 증폭부(300)는 넓은 대역폭(wide bandwidth)의 요구 조건을 만족시키기 위하여 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)의 복합인 single-to-differential 구조로 설계될 수 있다.According to an embodiment of the present invention, the low-noise amplifying unit 300 uses a cross coupled capacitor to satisfy a requirement of a wide bandwidth, and uses a common gate and a common source. It can be designed in a single-to-differential structure that is a combination of common source) topologies.

또한, 증폭부는 크로스 커플링(cross coupling) 구조에 기반하여 단락 정점 로드(shunt-peaking load) 없이 목표 주파수(target frequency)를 모두 포함할 수 있고, single-to-differential 구조에서 차이(differential) 신호들 간의 불일치(mismatch)를 최소화할 수 있다.In addition, the amplification unit may include all target frequencies without a shunt-peaking load based on a cross coupling structure, and a differential signal in a single-to-differential structure Mismatch between them can be minimized.

따라서, 본 발명은 공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)를 위한 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 상기 무선 주파수 신호의 대역폭(bandwidth)를 증폭하여 입력 신호를 왜곡 없이 직접 샘플링할 수 있다.Accordingly, the present invention amplifies the bandwidth of the radio frequency signal by using a cross coupled capacitor for a common gate and a common source topology to provide an input signal. Can be sampled directly without distortion.

도 4는 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 회로를 설명하는 도면이다.4 is a diagram illustrating a circuit of a partial sampling reception apparatus according to an embodiment of the present invention.

도 4를 참고하면, 부분 샘플링 수신 장치(400)는 증폭부(410), 클록 생성부(420), 샘플링부(430), 디지털 아날로그 변환부(440), 비동기 회로부(450) 및 비교부(460)를 포함할 수 있다.Referring to FIG. 4, the partial sampling reception device 400 includes an amplification unit 410, a clock generation unit 420, a sampling unit 430, a digital to analog conversion unit 440, an asynchronous circuit unit 450, and a comparison unit ( 460).

부분 샘플링 수신 장치(400)는 비동기 연속적 접근(asynchronous successive approximation, ASAR) 수신 장치로 지칭될 수 도 있다.The partial sampling reception device 400 may also be referred to as an asynchronous successive approximation (ASAR) reception device.

본 발명의 일실시예에 따르면 샘플링부(430)는 증폭부(410)에서 증폭된 무선 주파수 신호를 수신하여 샘플링한다.According to an embodiment of the present invention, the sampling unit 430 receives and samples the radio frequency signal amplified by the amplification unit 410.

샘플링부(430)는 트랙 모드와 홀드 모드로 구동될 수 있고, 트랙 모드에서 샘플링부(430)에 포함된 트랜지스터의 출력 저항과 커패시터는 저역 통과 필터 특성을 갖을 수 있다.The sampling unit 430 may be driven in a track mode and a hold mode, and in the track mode, an output resistance and a capacitor of a transistor included in the sampling unit 430 may have low-pass filter characteristics.

샘플링부(430)는 스위치드 소스 플로우(switched source flow, SSF) 기반의 능동형 회로로, 패시브형과 달리 전류 영역 샘플링할 수 있다.The sampling unit 430 is an active circuit based on a switched source flow (SSF), and unlike a passive type, can sample a current region.

또한, 샘플링부(430)는 광범위한 대역폭(wide bandwidth)을 수용 할 수 있다는 이점에도 불구하고 범위 내 다이내믹 범위(dynamic range, DR)를 보장할 수 있다.In addition, the sampling unit 430 may guarantee a dynamic range (DR) within the range despite the advantage of being able to accommodate a wide bandwidth.

또한, 샘플링부(430)는 추가 커패시터(CH)의 기준 전압을 변경하지 않고 샘플링된 펄스 신호의 다이내믹 범위와 일치시킬 수 있다.Further, the sampling unit 430 may match the dynamic range of the sampled pulse signal without changing the reference voltage of the additional capacitor CH.

비동기 회로부(450)는 비동기 동적 로직을 도입하여 디지털 로직의 복잡성을 줄이고 전력 소비를 줄일 수 있다.The asynchronous circuit unit 450 may introduce asynchronous dynamic logic to reduce the complexity of digital logic and reduce power consumption.

또한, 비동기 회로부(450)는 동적 로직을 사용함으로써 동일한 기능을 구현하는 데 필요한 트랜지스터를 줄임으로써 회로의 복잡성을 줄일 수 있다.In addition, the asynchronous circuit unit 450 may reduce the complexity of the circuit by using dynamic logic to reduce transistors required to implement the same function.

비동기 회로부(450)는 비동기식으로 동작함에 따라 고속 오버 샘플링 클록 대신 저속 샘플링 클록만을 이용하여 클록 생성을 위한 자원을 절약 할 수 있다. As the asynchronous circuit unit 450 operates asynchronously, it is possible to save resources for clock generation by using only a low-speed sampling clock instead of a high-speed over-sampling clock.

비동기 회로부(450)와 비교부(460) 간의 상호 작용으로 인해 블록 내부의 타이밍이 일치하지 않으면 오류가 발생될 수 있다.If the timing in the block is not matched due to the interaction between the asynchronous circuit unit 450 and the comparison unit 460, an error may occur.

따라서, 클록 생성부(420)는 샘플링 클록(CLKS)와 회로 구동 클록(CLKL) 사이에 충분한 딜레이 마진을 갖도록 샘플링 클록(CLKS)와 회로 구동 클록(CLKL)을 생성할 수 있다.Accordingly, the clock generator 420 may generate the sampling clock CLK S and the circuit driving clock CLK L so as to have a sufficient delay margin between the sampling clock CLK S and the circuit driving clock CLK L.

샘플링부(430)는 샘플링 클록(CLKS)이 하이 상태에서 로우 상태로 전환됨과 동시에 홀드 모드(hold mode)로 전환되어 디지털 아날로그 변환부(440)에 차지(charge)된 전압을 비교부(460)가 비교하고, 부분 샘플링 수신 장치(400)는 비교 결과를 바탕으로 디지털 아날로그 변환부(440)에 저장될 값을 결정할 수 있다.The sampling unit 430 converts the sampling clock CLK S from a high state to a low state, and at the same time, converts to a hold mode and compares the voltage charged to the digital-to-analog converter 440 to the comparison unit 460 ) Compares, and the partial sampling reception device 400 may determine a value to be stored in the digital-to-analog converter 440 based on the comparison result.

부분 샘플링 수신 장치(400)는 디지털 아날로그 변환부(440)에 차지(charge)된 전압을 비교부(460)가 비교하고, 비교 결과를 바탕으로 디지털 아날로그 변환부(440)에 저장될 값을 결정하는 과정 8번을 하나의 사이클(one cycle)로 하여 바이너리 검색 알고리즘을 수행하여 복원된 신호를 출력할 수 있다. The partial sampling reception device 400 compares the voltage charged to the digital-to-analog converter 440 by the comparison unit 460, and determines a value to be stored in the digital-to-analog converter 440 based on the comparison result. The reconstructed signal may be output by performing a binary search algorithm using process 8 as one cycle.

도 5는 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 회로 동작에 따른 타이밍도를 설명하는 도면이다.5 is a diagram illustrating a timing diagram according to a circuit operation of a partial sampling reception apparatus according to an embodiment of the present invention.

도 5는 도 4에서 설명된 부분 샘플링 수신 장치에 입력되는 클록의 타이밍도를 예시한다.5 illustrates a timing diagram of a clock input to the partial sampling reception apparatus described in FIG. 4.

도 5를 참고하면, 부분 샘플링 수신 장치는 클록(CLKRX)을 수신하여 샘플링 클록(CLKS)과 회로 구동 클록(CLKL)을 생성할 수 있다.Referring to FIG. 5, the partial sampling reception apparatus may receive a clock CLK RX to generate a sampling clock CLK S and a circuit driving clock CLK L.

부분 샘플링 수신 장치는 샘플링 클록(CLKS)에 기초하여 입력된 무선 주파수 신호의 샘플링 지점(500)에서 부분 펄스 신호를 샘플링할 수 있다.The partial sampling reception apparatus may sample the partial pulse signal at the sampling point 500 of the input radio frequency signal based on the sampling clock CLK S.

부분 샘플링 수신 장치의 샘플링부는 샘플링 클록(CLKS)이 하이 상태일 동안 트랙 모드(510)로 동작하고, 샘플링 클록(CLKS)이 로우 상태일 동안 홀드 모드(520)로 동작할 수 있다.The sampling unit of the partial sampling reception apparatus may operate in the track mode 510 while the sampling clock CLK S is in a high state, and may operate in the hold mode 520 while the sampling clock CLK S is in a low state.

샘플링 클록(CLKS)과 회로 구동 클록(CLKL)은 딜레이 마진(530)의 차이를 갖고 서로 다른 타이밍에 생성될 수 있다.The sampling clock CLK S and the circuit driving clock CLK L have a difference in the delay margin 530 and may be generated at different timings.

즉, 샘플링 클록(CLKS)과 회로 구동 클록(CLKL)은 로우 상태에서 하이 상태로 전환될 시 딜레이 마진(530) 정도의 차이를 두고 전환될 수 있다.That is, when the sampling clock CLK S and the circuit driving clock CLK L are switched from a low state to a high state, they may be switched with a difference of about the delay margin 530.

부분 샘플링 수신 장치는 샘플링된 부분 펄스 신호를 이용하여 무선 주파수 신호의 펄스 신호를 순차적으로 복원하여 출력할 수 있다.The partial sampling receiving apparatus may sequentially restore and output a pulse signal of a radio frequency signal using the sampled partial pulse signal.

도 6은 본 발명의 일실시예에 따른 부분 샘플링 수신 장치의 동작 방법과 관련된 흐름도를 설명하는 도면이다.6 is a diagram illustrating a flowchart of a method of operating a partial sampling reception apparatus according to an embodiment of the present invention.

도 6은 부분 샘플링 수신 장치의 동작 방법이 무선 주파수 신호와 관련된 복수의 펄스 신호에서 복수의 부분 펄스 신호를 샘플링하여 하나의 펄스 신호를 복원하는 절차를 예시한다.6 illustrates a procedure for restoring one pulse signal by sampling a plurality of partial pulse signals from a plurality of pulse signals related to a radio frequency signal in the operating method of the partial sampling reception apparatus.

도 6을 참고하면, 단계(601)에서 부분 샘플링 수신 장치의 동작 방법은 샘플링 클록과 회로 구동 클록을 생성한다.Referring to FIG. 6, in step 601, the method of operating the partial sampling reception apparatus generates a sampling clock and a circuit driving clock.

즉, 부분 샘플링 수신 장치의 동작 방법은 무선 주파수 신호의 주기와 델타t 만큼의 차이가 반영된 샘플링 인터벌(sampling interval)로 샘플링 타이밍을 결정하는 샘플링 클록을 생성하거나, 생성된 샘플링 클록과 지연 마진(delay margin)의 차이를 갖는 회로 구동 클록을 생성할 수 있다.That is, the operating method of the partial sampling reception device is to generate a sampling clock that determines the sampling timing at a sampling interval reflecting the difference between the period of the radio frequency signal and the difference by delta t, or generate a sampling clock and a delay margin. It is possible to generate a circuit-driven clock with a difference of margin).

따라서, 본 발명은 발생 시간 구간이 중복되지 않는 클록 신호들을 생성하여 샘플링과 신호 복원 간의 회로 동작 효율성을 증가시킬 수 있다.Accordingly, the present invention can increase the efficiency of circuit operation between sampling and signal recovery by generating clock signals in which generation time intervals do not overlap.

단계(602)에서 부분 샘플링 수신 장치의 동작 방법은 샘플링 클록에 기초하여 부분 펄스 신호를 샘플링한다.In step 602, the method of operating the partial sampling reception device samples the partial pulse signal based on the sampling clock.

즉, 부분 샘플링 수신 장치의 동작 방법은 무선 주파수 신호의 주기에 따라 입력된 복수의 펄스 신호 각각에서 샘플링 클록에 기초하여 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링할 수 있다.That is, the method of operating the partial sampling reception apparatus may sample a partial pulse signal corresponding to a sampling timing from each of a plurality of pulse signals input according to a period of a radio frequency signal based on a sampling clock.

단계(603)에서 부분 샘플링 수신 장치의 동작 방법은 회로 구동 클록에 기초하여 부분 펄스 신호를 이용하여 무선 주파수의 펄스 신호를 복원한다.In step 603, the method of operating the partial sampling reception apparatus restores a pulse signal of a radio frequency using a partial pulse signal based on a circuit driven clock.

즉, 부분 샘플링 수신 장치의 동작 방법은 회로 구동 클록에 기초하여 부분 펄스 신호를 저장하고, 저장된 부분 펄스 신호를 이용하여 무선 주파수 신호의 펄스 신호를 복원할 수 있다.That is, in the operating method of the partial sampling reception apparatus, the partial pulse signal may be stored based on the circuit driving clock, and the pulse signal of the radio frequency signal may be restored using the stored partial pulse signal.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and/or a combination of a hardware component and a software component. For example, the devices and components described in the embodiments include, for example, processors, controllers, arithmetic logic units (ALUs), digital signal processors (micro signal processors), microcomputers, field programmable arrays (FPAs), It may be implemented using one or more general purpose computers or special purpose computers, such as a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications executed on the operating system. In addition, the processing device may access, store, manipulate, process, and generate data in response to the execution of the software. For convenience of understanding, a processing device may be described as one being used, but a person having ordinary skill in the art, the processing device may include a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that may include. For example, the processing device may include a plurality of processors or a processor and a controller. In addition, other processing configurations, such as parallel processors, are possible.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.Although the embodiments have been described by the limited drawings as described above, a person skilled in the art can make various modifications and variations from the above description. For example, the described techniques are performed in a different order than the described method, and/or the components of the described system, structure, device, circuit, etc. are combined or combined in a different form from the described method, or other components Alternatively, even if replaced or substituted by equivalents, appropriate results can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and claims and equivalents fall within the scope of the claims to be described later.

100: 부분 샘플링 수신 장치 110: 클록 생성부
120: 샘플링부 130: 신호 복원부
140: 증폭부100: partial sampling reception device 110: clock generation unit
120: sampling unit 130: signal recovery unit
140: amplification unit

Claims (14)

무선 주파수 신호의 주기와 델타t 만큼의 차이가 반영된 샘플링 인터벌(sampling interval)로 샘플링 타이밍을 결정하는 샘플링 클록을 생성하거나, 상기 생성된 샘플링 클록과 지연 마진(delay margin)의 차이를 갖는 회로 구동 클록을 생성하는 클록 생성부;
상기 주기에 따라 입력된 복수의 펄스 신호 각각에서 상기 생성된 샘플링 클록에 기초하여 상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 샘플링부; 및
상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 신호 복원부를 포함하는
부분 샘플링 수신 장치.Generates a sampling clock that determines the sampling timing at a sampling interval reflecting the difference between the period of the radio frequency signal and the difference by delta t, or a circuit driving clock having a difference between the generated sampling clock and a delay margin A clock generator for generating a signal;
A sampling unit for sampling a partial pulse signal corresponding to the determined sampling timing based on the generated sampling clock from each of the plurality of pulse signals input according to the period; And
And a signal recovery unit for storing the sampled partial pulse signal based on the generated circuit driving clock and restoring a pulse signal of the radio frequency signal using the stored partial pulse signal
Partial sampling receiving device. 제1항에 있어서,
상기 샘플링부는 상기 생성된 샘플링 클록이 하이 상태일 경우, 상기 복수의 펄스 신호 중 어느 하나의 펄스 신호로부터 상기 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하고, 상기 생성된 샘플링 클록이 로우 상태일 경우, 홀드 상태를 유지하는
부분 샘플링 수신 장치.The method of claim 1,
The sampling unit samples a partial pulse signal corresponding to the sampling timing from any one of the plurality of pulse signals when the generated sampling clock is in a high state, and when the generated sampling clock is in a low state, Hold state
Partial sampling receiving device. 제2항에 있어서,
상기 샘플링부는 상기 홀드 상태를 유지할 경우, 상기 샘플링부로 입력되는 전원을 차단하는 전원 차단부를 포함하는
부분 샘플링 수신 장치.According to claim 2,
When the sampling unit maintains the hold state, the sampling unit includes a power cut-off unit configured to cut off power input to the sampling unit.
Partial sampling receiving device. 제1항에 있어서,
상기 결정된 샘플링 타이밍은 상기 복수의 펄스 신호 각각에서 상기 델타t 만큼의 시간이 누적 지연되는
부분 샘플링 수신 장치.The method of claim 1,
The determined sampling timing is accumulated delayed by the delta t in each of the plurality of pulse signals.
Partial sampling receiving device. 제1항에 있어서,
공통 게이트(common gate)와 공통 소스(common source) 토폴로지(topology)를 위한 크로스 커플드 커패시터(cross coupled capacitor)를 이용하여 상기 무선 주파수 신호의 대역폭(bandwidth)를 증폭시키는 증폭부를 더 포함하는
부분 샘플링 수신 장치.The method of claim 1,
Further comprising an amplification unit for amplifying the bandwidth of the radio frequency signal by using a cross coupled capacitor for a common gate and a common source topology.
Partial sampling receiving device. 제5항에 있어서,
상기 샘플링부는 상기 증폭부로부터 상기 대역폭(bandwidth)이 증폭된 무선 주파수 신호를 직접(direct) 수신하고, 상기 생성된 샘플링 클록에 기초하여 상기 직접(direct) 수신된 무선 주파수 신호에서 상기 부분 펄스 신호를 샘플링하는
부분 샘플링 수신 장치.The method of claim 5,
The sampling unit directly receives a radio frequency signal having the bandwidth amplified from the amplification unit, and receives the partial pulse signal from the directly received radio frequency signal based on the generated sampling clock. Sampling
Partial sampling receiving device. 제1항에 있어서,
상기 생성된 샘플링 클록과 상기 생성된 회로 구동 클록은 클록 발생의 시간 차이에 기초하여 상기 지연 마진(delay margin)의 차이를 갖는
부분 샘플링 수신 장치.The method of claim 1,
The generated sampling clock and the generated circuit driving clock have a difference in the delay margin based on a time difference between clock generation.
Partial sampling receiving device. 제1항에 있어서,
상기 신호 복원부는 상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는
부분 샘플링 수신 장치.The method of claim 1,
The signal recovery unit stores the sampled partial pulse signal by comparing a voltage charged in a capacitor with the sampled partial pulse signal based on the generated circuit driving clock.
Partial sampling receiving device. 제1항에 있어서,
상기 신호 복원부는 상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는 동작을 미리 설정된 횟수만큼 반복적으로 수행하도록 복수의 비교기 구동 클록을 생성하는
부분 샘플링 수신 장치.The method of claim 1,
The signal recovery unit compares the voltage charged in the capacitor with the sampled partial pulse signal based on the generated circuit driving clock, and stores the sampled partial pulse signal repeatedly by a predetermined number of times To generate a driving clock
Partial sampling receiving device. 제1항에 있어서,
상기 신호 복원부는 상기 저장된 부분 펄스 신호에 대해 이진 검색 알고리즘(binary search algorithm)을 수행하여 상기 무선 주파수 신호의 펄스 신호를 복원하는
부분 샘플링 수신 장치.The method of claim 1,
The signal restoration unit restores the pulse signal of the radio frequency signal by performing a binary search algorithm on the stored partial pulse signal.
Partial sampling receiving device. 클록 생성부에서, 무선 주파수 신호의 주기와 델타t 만큼의 차이가 반영된 샘플링 인터벌(sampling interval)로 샘플링 타이밍을 결정하는 샘플링 클록을 생성하거나, 상기 생성된 샘플링 클록과 지연 마진(delay margin)의 차이를 갖는 회로 구동 클록을 생성하는 단계;
샘플링부에서, 상기 주기에 따라 입력된 복수의 펄스 신호 각각에서 상기 생성된 샘플링 클록에 기초하여 상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 단계; 및
신호 복원부에서, 상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계를 포함하는
부분 샘플링 수신 장치의 동작 방법.The clock generator generates a sampling clock that determines the sampling timing at a sampling interval reflecting the difference between the period of the radio frequency signal and the difference by delta t, or the difference between the generated sampling clock and the delay margin Generating a circuit driven clock having a;
Sampling, by a sampling unit, a partial pulse signal corresponding to the determined sampling timing based on the generated sampling clock from each of the plurality of pulse signals input according to the period; And
In a signal recovery unit, storing the sampled partial pulse signal based on the generated circuit driving clock, and restoring a pulse signal of the radio frequency signal using the stored partial pulse signal.
How to operate the partial sampling receiving device. 제11항에 있어서,
상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 단계는,
상기 생성된 샘플링 클록이 하이 상태일 경우, 상기 복수의 펄스 신호 중 어느 하나의 펄스 신호로부터 상기 결정된 샘플링 타이밍에 상응하는 부분 펄스 신호를 샘플링하는 단계;
상기 생성된 샘플링 클록이 로우 상태일 경우, 홀드 상태를 유지하는 단계; 및
상기 홀드 상태를 유지할 경우, 상기 샘플링부로 입력되는 전원을 차단하는 단계를 포함하는
부분 샘플링 수신 장치의 동작 방법.The method of claim 11,
Sampling the partial pulse signal corresponding to the determined sampling timing,
Sampling a partial pulse signal corresponding to the determined sampling timing from any one of the plurality of pulse signals when the generated sampling clock is in a high state;
Maintaining a hold state when the generated sampling clock is in a low state; And
When maintaining the hold state, comprising the step of cutting off the power input to the sampling unit
How to operate the partial sampling receiving device. 제11항에 있어서,
상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계는,
상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는 동작을 미리 설정된 횟수만큼 반복적으로 수행하도록 복수의 비교기 구동 클록을 생성하는 단계를 포함하는
부분 샘플링 수신 장치의 동작 방법.The method of claim 11,
Storing the sampled partial pulse signal based on the generated circuit driving clock, and restoring a pulse signal of the radio frequency signal using the stored partial pulse signal,
Generates a plurality of comparator driving clocks to repeatedly perform an operation of storing the sampled partial pulse signal by comparing the voltage charged in the capacitor with the sampled partial pulse signal based on the generated circuit driving clock by a preset number of times Comprising the step of
How to operate the partial sampling receiving device. 제11항에 있어서,
상기 생성된 회로 구동 클록에 기초하여 상기 샘플링된 부분 펄스 신호를 저장하고, 상기 저장된 부분 펄스 신호를 이용하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계는,
상기 생성된 회로 구동 클록에 기초하여 커패시터에 충전된 전압과 상기 샘플링된 부분 펄스 신호를 비교하여 상기 샘플링된 부분 펄스 신호를 저장하는 단계; 및
상기 저장된 부분 펄스 신호에 대해 이진 검색 알고리즘(binary search algorithm)을 수행하여 상기 무선 주파수 신호의 펄스 신호를 복원하는 단계를 포함하는
부분 샘플링 수신 장치의 동작 방법.The method of claim 11,
Storing the sampled partial pulse signal based on the generated circuit driving clock, and restoring a pulse signal of the radio frequency signal using the stored partial pulse signal,
Comparing the sampled partial pulse signal with a voltage charged in a capacitor based on the generated circuit driving clock and storing the sampled partial pulse signal; And
Comprising the step of performing a binary search algorithm on the stored partial pulse signal to restore the pulse signal of the radio frequency signal
How to operate the partial sampling receiving device.
KR1020190013749A 2019-02-01 2019-02-01 Sub-sampling receiver and operating method thereof KR102167955B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190013749A KR102167955B1 (en) 2019-02-01 2019-02-01 Sub-sampling receiver and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190013749A KR102167955B1 (en) 2019-02-01 2019-02-01 Sub-sampling receiver and operating method thereof

Publications (2)

Publication Number Publication Date
KR20200095858A true KR20200095858A (en) 2020-08-11
KR102167955B1 KR102167955B1 (en) 2020-10-21

Family

ID=72048553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190013749A KR102167955B1 (en) 2019-02-01 2019-02-01 Sub-sampling receiver and operating method thereof

Country Status (1)

Country Link
KR (1) KR102167955B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157122B1 (en) * 1995-12-23 1999-02-18 김광호 A/d converter
KR20120066307A (en) * 2010-12-14 2012-06-22 한국전자통신연구원 Pulse-signal recovering device with time-interleaving scheme
US8217824B2 (en) * 2007-12-13 2012-07-10 Arctic Silicon Devices, As Analog-to-digital converter timing circuits
KR101419892B1 (en) * 2007-12-07 2014-07-16 삼성전자주식회사 Receiver and communication system having the same
KR20140127119A (en) 2013-04-24 2014-11-03 주식회사 이노와이어리스 digital resampling apparatus using fractional delay generator
KR20150120187A (en) 2014-04-17 2015-10-27 삼성전자주식회사 Dc-dc converter and electronic system comprising the same
KR20180007930A (en) 2016-07-15 2018-01-24 한국전자통신연구원 Phase control apparatus for time interleaving sampling adc

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157122B1 (en) * 1995-12-23 1999-02-18 김광호 A/d converter
KR101419892B1 (en) * 2007-12-07 2014-07-16 삼성전자주식회사 Receiver and communication system having the same
US8217824B2 (en) * 2007-12-13 2012-07-10 Arctic Silicon Devices, As Analog-to-digital converter timing circuits
KR20120066307A (en) * 2010-12-14 2012-06-22 한국전자통신연구원 Pulse-signal recovering device with time-interleaving scheme
KR20140127119A (en) 2013-04-24 2014-11-03 주식회사 이노와이어리스 digital resampling apparatus using fractional delay generator
KR20150120187A (en) 2014-04-17 2015-10-27 삼성전자주식회사 Dc-dc converter and electronic system comprising the same
KR20180007930A (en) 2016-07-15 2018-01-24 한국전자통신연구원 Phase control apparatus for time interleaving sampling adc

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국등록특허 제8217824호, "ANALOG-TO-DIGITAL CONVERTER TIMING CIRCUITS"

Also Published As

Publication number Publication date
KR102167955B1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
US7551114B2 (en) Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC
JP6207051B2 (en) Sample hold circuit
US9584144B1 (en) Asynchronous clock generation for time-interleaved successive approximation analog to digital converters
US9112524B2 (en) System and method for high speed analog to digital data acquisition
US8248289B2 (en) Power and area efficient interleaved ADC
US20200295977A1 (en) Continuous-time sampler circuits
US10778242B2 (en) Analog-to-digital converter device
US10069619B1 (en) Optical sample and hold system and method
US20200228129A1 (en) Analog-to-digital converter device
US8988264B2 (en) Analogue to digital converter
US20080158035A1 (en) Clock signal generating device and analog-digital conversion device
US8643522B2 (en) Multichannel analog to digital converter apparatus and method for using
KR102167955B1 (en) Sub-sampling receiver and operating method thereof
US8736309B2 (en) Non-overlapping clock generator circuit and method
Beyrouthy et al. Data sampling and processing: Uniform vs. non-uniform schemes
US10763875B2 (en) Switched capacitor circuit and analog-to-digital converter device
CN115412097A (en) Narrow pulse capture and processing integrated design method
US20230144573A1 (en) Receive chain linearization via time-interleaved and polyphase mixing of interleaved paths
US20240088881A1 (en) Apparatus comprising a comparator circuit
US20240113723A1 (en) Time-interleaved analog to digital converter having asynchronous control
KR101874207B1 (en) Operational amplifier based on time domain and analog filter using the same
JP6158373B1 (en) Averaging circuit
CN113985960A (en) Glitch-free switching circuit of system clock and reset implementation method thereof
WO2011142721A1 (en) System and method of sampling a signal having a plurality of identically shaped pulses
Murmann et al. BACKGROUND CALIBRATION OF TIMING SKEW IN TIME-INTERLEAVED A/D CONVERTERS

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant