KR20200090595A

KR20200090595A - Display panel

Info

Publication number: KR20200090595A
Application number: KR1020190053907A
Authority: KR
Inventors: 박형준; 곽원규; 정진태
Original assignee: 삼성디스플레이 주식회사
Priority date: 2019-01-18
Filing date: 2019-05-08
Publication date: 2020-07-29

Abstract

One embodiment of the present invention discloses a display panel. The display panel comprises: a substrate including a first area, a second area, and a third area between the first and second areas; a display element located in the second area and respectively including a pixel electrode, a counter electrode, and an intermediate layer; a multilayer film interposed between the substrate and the pixel electrode and including an organic insulating layer and an inorganic layer on the organic insulating layer; and at least one groove formed in the multilayer film and located in the third area. At least one organic material layer included in the intermediate layer is cut off by the groove. The display panel according to embodiments of the present invention may prevent external impurities such as moisture from damaging the display element around the first area.

Description

Display panel {Display panel}

본 발명의 실시예들은 표시영역 내측에 제1영역을 구비한 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다. Embodiments of the present invention relate to a display panel having a first area inside a display area and a display device including the same.

근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 2. Description of the Related Art In recent years, display devices have been diversified. In addition, since the thickness of the display device is thin and the weight is light, the range of its use is widening.

표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장의 연구가 이루어지고 있다. While expanding the area occupied by the display area among the display devices, various functions for grafting or linking the display devices are being added. As a way to add various functions while expanding the area, research has been conducted on a display field capable of arranging various components in a display area.

본 발명의 표시영역 내에 다양한 종류의 컴포넌트들을 배치하는 것과 같이 다양한 용도로 활용할 수 있는 제1영역을 갖는 표시 패널과 이를 포함하는 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.It is possible to provide a display panel having a first area that can be utilized for various purposes, such as arranging various types of components in the display area of the present invention and a display device including the same. However, these problems are exemplary, and the scope of the present invention is not limited thereby.

본 발명의 실시예는, 관통 홀이 형성된 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 포함하는 기판; 상기 제2영역에 위치하고, 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 각각 포함하는 표시요소; 상기 기판 및 상기 화소전극 사이에 개재되며, 유기절연층 및 상기 유기절연층 위의 무기층을 포함하는 다층 막; 상기 다층 막에 형성되되, 상기 제3영역에 위치하는 적어도 하나의 그루브;를 포함하며, 상기 중간층에 포함된 적어도 하나의 유기물층은 상기 그루브에 의해 단절되는, 표시 패널을 개시한다. An embodiment of the present invention includes a substrate including a first region, a second region, and a third region between the first region and the second region in which a through hole is formed; A display element positioned in the second region and including a pixel electrode, a counter electrode, and an intermediate layer between the pixel electrode and the counter electrode; A multi-layer film interposed between the substrate and the pixel electrode and including an organic insulating layer and an inorganic layer on the organic insulating layer; A display panel including at least one groove formed in the multi-layer film and positioned in the third region, wherein at least one organic material layer included in the intermediate layer is cut off by the groove.

상기 무기층은 금속층 및 무기절연층에서 선택된 어느 하나 이상을 포함할 수 있다.The inorganic layer may include any one or more selected from a metal layer and an inorganic insulating layer.

상기 표시요소와 전기적으로 연결되는 박막트랜지스터, 및 스토리지 커패시터를 포함하는 화소회로를 더 포함하며, 상기 무기층은 상기 화소회로와 상기 박막트랜지스터를 연결하는 콘택메탈층과 동일한 물질을 포함할 수 있다. A pixel circuit including a thin film transistor electrically connected to the display element and a storage capacitor may be further included, and the inorganic layer may include the same material as the contact metal layer connecting the pixel circuit and the thin film transistor.

상기 적어도 하나의 유기물층은 홀 수송층, 홀 주입층, 전자주입층, 및 전자 수송층 중 하나 또는 그 이상을 포함할 수 있다. The at least one organic material layer may include one or more of a hole transport layer, a hole injection layer, an electron injection layer, and an electron transport layer.

상기 유기절연층은 상기 그루브와 인접한 적어도 하나의 개구를 포함하며, 상기 무기층은, 상기 적어도 하나의 개구를 통해 상기 유기절연층의 아래에 배치된 하부층과 직접 접촉할 수 있다. The organic insulating layer includes at least one opening adjacent to the groove, and the inorganic layer may directly contact a lower layer disposed under the organic insulating layer through the at least one opening.

상기 유기절연층의 상기 적어도 하나의 개구는, 제1개구 및 제2개구를 포함하되 상기 제1개구와 상기 제2개구 사이에 상기 그루브가 위치하며, 상기 무기층은, 상기 제1개구 및 상기 제2개구를 통해 상기 하부층과 직접 접촉할 수 있다.The at least one opening of the organic insulating layer includes a first opening and a second opening, wherein the groove is located between the first opening and the second opening, and the inorganic layer includes the first opening and the The second opening may directly contact the lower layer.

상기 하부층은 무기절연층을 포함할 수 있다. The lower layer may include an inorganic insulating layer.

상기 하부층은 금속층을 포함할 수 있다. The lower layer may include a metal layer.

상기 하부층과 상기 무기층은 동일한 물질을 포함할 수 있다. The lower layer and the inorganic layer may include the same material.

상기 그루브는, 상기 무기층을 관통하는 제1홀; 및 상기 유기절연층을 관통하는 제2홀 또는 리세스;를 포함할 수 있다. The groove may include a first hole penetrating the inorganic layer; And a second hole or recess penetrating the organic insulating layer.

상기 다층 막은, 상기 유기절연층의 아래에 배치된 적어도 하나의 하부 절연층을 포함하며, 상기 적어도 하나의 하부 절연층은 무기절연층을 포함할 수 있다.The multi-layer film may include at least one lower insulating layer disposed under the organic insulating layer, and the at least one lower insulating layer may include an inorganic insulating layer.

상기 그루브의 바닥면은 상기 기판의 상면 및 상기 적어도 하나의 하부 절연층의 상면 사이의 가상의 면 상에 위치할 수 있다. The bottom surface of the groove may be located on a virtual surface between the top surface of the substrate and the top surface of the at least one lower insulating layer.

상기 적어도 하나의 하부 절연층은 상기 그루브와 중첩하는 개구를 포함할 수 있다.The at least one lower insulating layer may include an opening overlapping the groove.

상기 다층 막은 상기 유기절연층 위에 배치된 적어도 하나의 상부 절연층을 더 포함하며, 상기 적어도 하나의 상부 절연층은 상기 그루브와 중첩하는 홀을 포함할 수 있다. The multilayer film further includes at least one upper insulating layer disposed on the organic insulating layer, and the at least one upper insulating layer may include a hole overlapping the groove.

상기 적어도 하나의 상부 절연층은, 상기 그루브를 정의하는 상기 무기층의 측면을 커버할 수 있다. The at least one upper insulating layer may cover a side surface of the inorganic layer defining the groove.

본 발명의 다른 실시예는, 제1영역, 화소가 위치하는 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 포함하는 기판; 상기 제2영역에 위치하는 박막트랜지스터; 상기 제3영역에 위치하되, 상기 박막트랜지스터를 커버하는 유기절연층 및 상기 유기절연층 상의 무기층을 포함하는 다층 막; 상기 다층 막에 정의된 적어도 하나의 그루브; 및상기 다층 막 상에 배치되고, 상기 화소에 대응하는 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하는 적층체;를 포함하며, 상기 중간층은 상기 그루브를 중심으로 단절된 적어도 하나의 유기물층을 포함할 수 있다. Another embodiment of the present invention includes a substrate including a first region, a second region in which pixels are located, and a third region between the first region and the second region; A thin film transistor positioned in the second region; A multi-layer film positioned in the third region and including an organic insulating layer covering the thin film transistor and an inorganic layer on the organic insulating layer; At least one groove defined in the multilayer film; And a stacked body disposed on the multi-layer film and comprising a pixel electrode corresponding to the pixel, an opposite electrode, and an intermediate layer between the pixel electrode and the counter electrode, wherein the intermediate layer is at least cut off around the groove. It may include one organic layer.

상기 그루브는 언더컷 구조를 가질 수 있다. The groove may have an undercut structure.

상기 다층 막의 상기 무기층은 금속 및 무기절연물 중 선택된 적어도 어느 하나의 물질을 포함할 수 있다. The inorganic layer of the multilayer film may include at least one material selected from metals and inorganic insulating materials.

상기 적어도 하나의 유기물층은, 홀 수송층, 홀 주입층, 전자주입층, 전자 수송층 중 하나 또는 그 이상을 포함할 수 있다. The at least one organic material layer may include one or more of a hole transport layer, a hole injection layer, an electron injection layer, and an electron transport layer.

상기 제3영역은 상기 그루브와 인접하게 배치된 무기접촉영역을 포함할 수 있다.The third region may include an inorganic contact region disposed adjacent to the groove.

상기 유기절연층은, 상기 제3영역에 위치하며 상기 그루브와 인접하게 배치된 적어도 하나의 개구를 포함하고, 상기 무기층은, 상기 개구를 통해 상기 유기절연층의 아래에 배치된 하부 무기층과 직접 접촉하여 상기 무기접촉영역을 정의할 수 있다. The organic insulating layer includes at least one opening positioned in the third region and adjacent to the groove, and the inorganic layer includes a lower inorganic layer disposed below the organic insulating layer through the opening. The inorganic contact region may be defined by direct contact.

상기 하부 무기층은 무기 절연층을 포함할 수 있다. The lower inorganic layer may include an inorganic insulating layer.

상기 하부 무기층은 금속층을 포함할 수 있다. The lower inorganic layer may include a metal layer.

상기 적어도 하나의 그루브는 상호 이격된 제1그루브 및 제2그루브를 포함하며, 상기 무기접촉영역은 상기 제1그루브와 상기 제2그루브 사이에 위치할 수 있다.The at least one groove includes a first groove and a second groove spaced apart from each other, and the inorganic contact region may be located between the first groove and the second groove.

상기 다층 막은 상기 무기층 위에 위치하는 적어도 하나의 상부 절연층을 더 포함하고, 상기 적어도 하나의 상부 절연층은 상기 그루브와 대응하는 홀을 포함할 수 있다. The multilayer film may further include at least one upper insulating layer positioned on the inorganic layer, and the at least one upper insulating layer may include a hole corresponding to the groove.

상기 적어도 하나의 상부 절연층은, 상기 그루브의 중심을 향하는 상기 무기층의 단부의 측면을 커버할 수 있다. The at least one upper insulating layer may cover a side surface of the end of the inorganic layer facing the center of the groove.

상기 적어도 하나의 상부 절연층은 유기절연층 및/또는 유기절연층을 포함할 수 있다. The at least one upper insulating layer may include an organic insulating layer and/or an organic insulating layer.

상기 다층 막은, 상기 유기절연층의 아래에 배치된 적어도 하나의 하부 절연층을 포함하며, 상기 적어도 하나의 하부 절연층은 무기 절연층을 포함할 수 있다.The multi-layer film may include at least one lower insulating layer disposed under the organic insulating layer, and the at least one lower insulating layer may include an inorganic insulating layer.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features, and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명의 실시예들에 관한 표시 패널은 제1영역을 중심으로 수분과 같은 외부 불순물이 표시요소들을 손상시키는 것을 방지할 수 있다. 그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.The display panel according to embodiments of the present invention can prevent external impurities such as moisture from damaging the display elements with respect to the first region. However, such effects are exemplary, and the effects according to the embodiments will be described in detail through the following.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도들이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도들이다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도들이다.
도 5는 본 발명의 일실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일실시예에 따른 표시 패널 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정을 나타낸 단면도들이다.
도 10a은 본 발명의 다른 실시예에 따른 표시 패널의 중간영역의 단면도이다.
도 10b는 본 발명의 다른 실시예에 따른 표시 패널의 중간영역의 단면도이다.
도 11a, 도 11b, 및 도 11c는 본 발명의 다른 실시예에 따른 표시 패널의 제조 공정에 따른 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 표시 패널의 중간영역을 개략적으로 나타낸 단면도이다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 표시 패널의 제조 공정에 따른 단면도들이다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널의 중간영역을 개략적으로 나타낸 단면도이다.
도 15a, 도 15d 내지 도 15f는 본 발명의 다른 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이다.
도 15b 및 도 15c는 각각 도 15a의 변형 실시예에 따른 단면도이다.
도 15g는 도 15f에 따른 표시 패널의 변형 실시예에 따른 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 21은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 22는 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 23은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 24는 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 나타낸 단면도이다.
도 25는 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 26은 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 27은 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 28은 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 29는 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 30은 본 발명의 다른 실시예에 따른 표시 패널을 나타낸 단면도이다.1 is a perspective view schematically showing a display device according to an exemplary embodiment of the present invention.
2A and 2B are cross-sectional views briefly illustrating a display device according to an exemplary embodiment of the present invention.
3A to 3D are cross-sectional views schematically illustrating a display panel according to an exemplary embodiment of the present invention.
4A to 4D are cross-sectional views schematically illustrating a display panel according to another exemplary embodiment of the present invention.
5 is a plan view schematically illustrating a display panel according to an exemplary embodiment of the present invention.
6 is an equivalent circuit diagram schematically showing any one pixel of a display panel according to an exemplary embodiment of the present invention
7 is a plan view illustrating a part of a display panel according to an exemplary embodiment of the present invention.
8 is a cross-sectional view of a display panel according to an exemplary embodiment of the present invention.
9A to 9D are cross-sectional views illustrating a manufacturing process of a display panel according to an exemplary embodiment of the present invention.
10A is a cross-sectional view of an intermediate region of a display panel according to another exemplary embodiment of the present invention.
10B is a cross-sectional view of an intermediate region of a display panel according to another exemplary embodiment of the present invention.
11A, 11B, and 11C are cross-sectional views illustrating a manufacturing process of a display panel according to another exemplary embodiment of the present invention.
12 is a cross-sectional view schematically illustrating an intermediate region of a display panel according to another exemplary embodiment of the present invention.
13A and 13B are cross-sectional views illustrating a manufacturing process of a display panel according to another exemplary embodiment of the present invention.
14 is a cross-sectional view schematically illustrating an intermediate region of a display panel according to another exemplary embodiment of the present invention.
15A and 15D to 15F are cross-sectional views illustrating a manufacturing process of a display panel according to another exemplary embodiment.
15B and 15C are cross-sectional views according to a modified embodiment of FIG. 15A, respectively.
15G is a cross-sectional view of a modified embodiment of the display panel of FIG. 15F.
16 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
17 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
18 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
19 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
20 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
21 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
22 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
23 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
24 is a cross-sectional view illustrating a groove in a display panel according to another exemplary embodiment of the present invention.
25 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
26 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
27 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
28 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
29 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.
30 is a cross-sectional view illustrating a display panel according to another exemplary embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. The present invention can be applied to various transformations and can have various embodiments, and specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention and methods for achieving them will be clarified with reference to embodiments described below in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be given the same reference numerals when describing with reference to the drawings, and redundant description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following examples, terms such as first and second are not used in a limiting sense, but for the purpose of distinguishing one component from other components.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following embodiments, the singular expression includes a plural expression unless the context clearly indicates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the examples below, terms such as include or have are meant to mean that features or components described in the specification exist, and do not preclude the possibility of adding one or more other features or components.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part such as a film, a region, or a component is said to be on or on another part, other films, regions, components, and the like are interposed therebetween, as well as directly above the other part. Also included.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to what is shown.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. When an embodiment can be implemented differently, a specific process order may be performed differently from the described order. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to that described.

본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다.In this specification, “A and/or B” refers to A, B, or A and B.

이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다. In the following embodiments, when a membrane, region, component, etc. is connected, other membranes, regions, components are interposed in the middle of the membranes, regions, components, as well as when the membranes, regions, components are directly connected. It also includes indirectly connected cases. For example, in the present specification, when a membrane, region, component, etc. is electrically connected, other membranes, regions, components, etc. are interposed therebetween, as well as when the membrane, region, components, etc. are directly electrically connected. Also includes indirect electrical connection.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.1 is a perspective view schematically showing a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 표시 장치(1)는 제1영역(OA) 및 제1영역(OA)을 적어도 부분적으로 둘러싸는 제2영역인 표시영역(DA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 도 1은 표시영역(DA)의 내측에 하나의 제1영역(OA)이 배치된 것을 도시하며, 제1영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 제1영역(OA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.Referring to FIG. 1, the display device 1 includes a first area OA and a display area DA which is a second area at least partially surrounding the first area OA. The display device 1 may provide a predetermined image by using light emitted from a plurality of pixels disposed in the display area DA. 1 illustrates that one first area OA is disposed inside the display area DA, and the first area OA may be entirely surrounded by the display area DA. The first area OA may be an area in which components to be described later are disposed with reference to FIG. 2.

제1영역(OA)과 제2영역인 표시영역(DA) 사이에는 제3영역으로서 중간영역(MA)이 배치되며, 표시영역(DA)은 제4영역인 외곽영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 외곽영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 외곽영역(PA)에 의해 전체적으로 둘러싸일 수 있다.An intermediate area MA is disposed as a third area between the first area OA and the second area, the display area DA, and the display area DA is surrounded by the fourth area, the outer area PA. Can. The intermediate area MA and the outer area PA may be a kind of non-display area in which pixels are not disposed. The intermediate area MA may be entirely surrounded by the display area DA, and the display area DA may be entirely surrounded by the outer area PA.

이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치가 사용될 수 있다.Hereinafter, as the display device 1 according to an embodiment of the present invention, an organic light emitting display device will be described as an example, but the display device of the present invention is not limited thereto. As another embodiment, a display device such as a quantum dot light emitting display may be used.

도 1에는 제1영역(OA)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 제1영역(OA)의 개수는 2개 이상일 수 있으며, 각각의 형상은 원형, 타원형, 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있음은 물론이다. In FIG. 1, one first area OA is provided and is illustrated in a substantially circular shape, but the present invention is not limited thereto. The number of first regions OA may be two or more, and each shape may be variously changed, such as circular, elliptical, polygonal, star, and diamond shapes.

도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.2A and 2B are cross-sectional views briefly illustrating a display device according to an exemplary embodiment of the present invention, and may correspond to a cross section taken along line II-II' of FIG.

도 2a를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.Referring to FIG. 2A, the display device 1 may include a display panel 10, an input sensing layer 40 disposed on the display panel 10, and an optical functional layer 50, which may include a window ( 60). The display device 1 may be various types of electronic devices such as mobile phones, notebooks, and smart watches.

표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다.The display panel 10 can display an image. The display panel 10 includes pixels arranged in the display area DA. The pixels may include a display element and a pixel circuit connected thereto. The display element may include an organic light emitting diode or a quantum dot organic light emitting diode.

입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.The input sensing layer 40 acquires coordinate information according to an external input, for example, a touch event. The input sensing layer 40 may include a sensing electrode or a touch electrode and trace lines connected to the sensing electrode. The input sensing layer 40 may be disposed on the display panel 10. The input sensing layer 40 may detect an external input using a mutual cap method and/or a self cap method.

입력감지층(40)은 표시 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 표시 패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 표시 패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 2a에는 입력감지층(40)이 표시 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다. The input sensing layer 40 may be directly formed on the display panel 10 or separately formed and then combined through an adhesive layer such as an optical clear adhesive. For example, the input sensing layer 40 may be continuously formed after the process of forming the display panel 10, in which case the input sensing layer 40 may be understood as a part of the display panel 10, and input sensing An adhesive layer may not be interposed between the layer 40 and the display panel 10. Although FIG. 2A shows that the input sensing layer 40 is interposed between the display panel 10 and the optical functional layer 50, as another embodiment, the input sensing layer 40 is disposed over the optical functional layer 50. Can be.

광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자의 보호필름이 반사 방지층의 베이스층으로 정의될 수 있다.The optical functional layer 50 may include an anti-reflection layer. The anti-reflection layer may reduce reflectance of light (external light) incident from the outside toward the display panel 10 through the window 60. The anti-reflection layer may include a phase retarder and a polarizer. The phase retarder may be a film type or a liquid crystal coating type, and may include a λ/2 phase retarder and/or a λ/4 phase retarder. The polarizer may also be a film type or a liquid crystal coating type. The film type polarizer may include a stretched synthetic resin film, and the liquid crystal coating type polarizer may include liquid crystals arranged in a predetermined arrangement. The phase retarder and the polarizer may further include a protective film. The protective film of the phase retarder and the polarizer may be defined as a base layer of the antireflection layer.

다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다. In another embodiment, the anti-reflection layer may include black matrix and color filters. The color filters may be arranged in consideration of the color of light emitted from each of the pixels of the display panel 10. In another embodiment, the anti-reflection layer may include an offset interference structure. The offset interference structure may include a first reflective layer and a second reflective layer disposed on different layers. The first reflected light and the second reflected light respectively reflected by the first reflective layer and the second reflective layer may interfere with each other, and thus the external light reflectance may be reduced.

광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.The optical functional layer 50 may include a lens layer. The lens layer may improve light output efficiency of the light emitted from the display panel 10 or reduce color deviation. The lens layer may include a layer having a concave or convex lens shape, and/or may include a plurality of layers having different refractive indices. The optical functional layer 50 may include all of the aforementioned antireflection layer and lens layer, or may include any one of them.

일 실시예에서, 광학 기능층(50)은 표시 패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 표시 패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.In one embodiment, the optical functional layer 50 may be continuously formed after the process of forming the display panel 10 and/or the input sensing layer 40. In this case, an adhesive layer may not be interposed between the optical functional layer 50 display panel 10 and/or the input sensing layer 40.

표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 개구(홀 또는 관통 홀)를 포함할 수 있다. 이와 관련하여, 도 2a에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1개구(10H)는 표시 패널(10)의 최상면으로부터 최하면을 관통하고, 제2개구(40H)는 입력감지층(40)의 최상면으로부터 회사면을 관통하며, 제3개구(50H)는 광학 기능층(50)의 최상면으로부터 최하면을 관통할 수 있다. 제1 내지 제3개구(10H, 40H, 50H)들은 제1영역(OA)에 대응하도록 위치한다. 다른 실시예로, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 또는 그 이상은 개구를 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)은, 도 2b에 도시된 바와 같이 개구를 포함하지 않을 수 있다. The display panel 10, the input sensing layer 40, and/or the optical functional layer 50 may include openings (holes or through holes). In this regard, in FIG. 2A, the display panel 10, the input sensing layer 40, and the optical functional layer 50 include first to third openings 10H, 40H, and 50H, respectively. It shows that the three openings 10H, 40H, and 50H overlap each other. The first opening 10H penetrates the lowest surface from the top surface of the display panel 10, the second opening 40H penetrates the company surface from the top surface of the input sensing layer 40, and the third opening 50H is The lowermost surface may penetrate from the uppermost surface of the optical functional layer 50. The first to third openings 10H, 40H, and 50H are positioned to correspond to the first region OA. In another embodiment, one or more of the display panel 10, the input sensing layer 40, and the optical functional layer 50 may not include openings. For example, any one or two components selected from the display panel 10, the input sensing layer 40, and the optical functional layer 50 may not include openings. Alternatively, the display panel 10, the input sensing layer 40, and the optical functional layer 50 may not include openings as illustrated in FIG. 2B.

제1영역(OA)은 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(20)는 도 2a에 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 또는, 컴포넌트(20)는 도 2b에 도시된 바와 같이 표시 패널(10)의 아래에 배치될 수 있다.The first area OA may be a type of component area (eg, sensor area, camera area, speaker area, etc.) in which the component 20 for adding various functions to the display device 1 is located. The component 20 may be located in the first to third openings 10H, 40H and 50H as shown in FIG. 2A. Alternatively, the component 20 may be disposed under the display panel 10 as illustrated in FIG. 2B.

컴포넌트(20)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 제1영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다. The component 20 may include an electronic element. For example, the component 20 may be an electronic element using light or sound. For example, the electronic element is a sensor that outputs and/or receives light, such as an infrared sensor, a camera that receives images by receiving light, a sensor that outputs and senses light or sound, measures distance, or recognizes a fingerprint, light It may include a small lamp that outputs, or a speaker that outputs sound. In the case of an electronic element using light, light of various wavelength bands such as visible light, infrared light, and ultraviolet light may be used. In some embodiments, the first area OA may be understood as a transmission area through which light or/and sound that is output from the component 20 to the outside or proceeds toward the electronic element from the outside can be transmitted. .

다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1영역(OA)에 대응하는 개구를 포함할 수 있다.In another embodiment, when the display device 1 is used as a smart watch or an instrument panel for a vehicle, the component 20 may be a member such as a clock hand or a needle indicating predetermined information (eg, vehicle speed, etc.). When the display device 1 includes a clock hand or an instrument panel for a vehicle, the component 20 may penetrate the window 60 and be exposed to the outside, and the window 60 may be an opening corresponding to the first area OA It may include.

컴포넌트(20)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 2a 및 도 2b에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등이 위치할 수 있다.The component 20 may include component(s) related to the function of the display panel 10 as described above, or components such as accessories that increase the aesthetics of the display panel 10. Although not shown in FIGS. 2A and 2B, an optically transparent adhesive or the like may be positioned between the window 60 and the optical functional layer 50.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도들이다.3A to 3D are cross-sectional views schematically illustrating a display panel according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 표시 패널(10)은 기판(100) 상에 배치된 표시층(200)을 포함한다. 기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 다층으로 형성될 수 있다. 예컨대, 기판(100)은 도 3a의 확대도에 도시된 바와 같이, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다. Referring to FIG. 3A, the display panel 10 includes a display layer 200 disposed on the substrate 100. The substrate 100 may include a glass material or a polymer resin. The substrate 100 may be formed in multiple layers. For example, the substrate 100 may include a first base layer 101, a first barrier layer 102, a second base layer 103, and a second barrier layer 104, as shown in an enlarged view of FIG. 3A. It may include.

제1베이스층(101) 및 제2베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1베이스층(101) 및 제2베이스층(103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.The first base layer 101 and the second base layer 103 may each include a polymer resin. For example, the first base layer 101 and the second base layer 103 are polyethersulfone (PES), polyarylate (PAR), polyetherimide (PEI), polyethylene naphthalate ( PEN, polyethyelenene napthalate), polyethyeleneterepthalate (PET), polyphenylene sulfide (PPS), polyimide (PI), polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate pro It may include a polymer resin, such as citrate (cellulose acetate propionate: CAP). The aforementioned polymer resin may be transparent.

제1배리어층(102) 및 제2배리어층(104)은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx, x>0), 실리콘옥시나이트라이드(SiON), 실리콘옥사이드(SiOx, x>0)와 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.The first barrier layer 102 and the second barrier layer 104 are barrier layers that prevent penetration of foreign substances, such as silicon nitride (SiNx, x>0), silicon oxynitride (SiON), and silicon oxide (SiOx). , x>0).

표시층(200)은 복수의 화소들을 구비한다. 표시층(200)은 각 화소마다 배치되는 표시요소들을 포함하는 표시요소층(200A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(200B)을 포함할 수 있다. 각 화소회로는 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있으며, 각 표시요소는 유기발광다이오드(organic light-emitting diode, OLED)를 포함할 수 있다. The display layer 200 includes a plurality of pixels. The display layer 200 may include a display element layer 200A including display elements disposed for each pixel, and a pixel circuit layer 200B including pixel circuits and insulating layers disposed for each pixel. Each pixel circuit may include a thin film transistor and a storage capacitor, and each display element may include an organic light-emitting diode (OLED).

표시층(200)의 표시요소들은 박막봉지층(300)과 같은 봉지부재로 커버될 수 있으며, 박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 표시 패널(10)이 고분자 수지를 포함하는 기판(100), 및 무기봉지층과 유기봉지층을 포함하는 박막봉지층(300)을 구비하는 경우, 표시 패널(10)의 유연성(flexibility)을 향상시킬 수 있다. The display elements of the display layer 200 may be covered with a sealing member such as the thin film encapsulation layer 300, and the thin film encapsulation layer 300 may include at least one inorganic encapsulation layer and at least one organic encapsulation layer. . When the display panel 10 includes a substrate 100 including a polymer resin and a thin film encapsulation layer 300 including an inorganic encapsulation layer and an organic encapsulation layer, the flexibility of the display panel 10 is improved. I can do it.

표시 패널(10)은 표시 패널(10)을 관통하는 제1개구(10H)를 포함할 수 있다. 제1개구(10H)는 제1영역(OA)에 위치할 수 있으며, 이 경우 제1영역(OA)은 일종의 개구영역일 수 있다. 도 3a는 기판(100) 및 박막봉지층(300)이 각각 표시 패널(10)의 제1개구(10H)에 대응하는 관통홀(100H, 300H)을 포함하는 것을 도시한다. 표시층(200)도 제1영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다.The display panel 10 may include a first opening 10H penetrating the display panel 10. The first opening 10H may be located in the first area OA, and in this case, the first area OA may be a kind of opening area. 3A illustrates that the substrate 100 and the thin film encapsulation layer 300 each include through holes 100H and 300H corresponding to the first opening 10H of the display panel 10. The display layer 200 may also include a through hole 200H corresponding to the first region OA.

다른 실시예로, 도 3b에 도시된 바와 같이 기판(100)은 제1영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 표시층(200)은 제1영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다. 박막봉지층(300)은 제1영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 다른 실시예로, 도 3c에 도시된 바와 같이 표시층(200)은 제1영역(OA)에 대응하는 관통홀(200H)을 포함하지 않을 수 있으며, 표시요소층(200A)은 제1영역(OA)에 위치하지 않는다.In another embodiment, as illustrated in FIG. 3B, the substrate 100 may not include a through hole corresponding to the first region OA. The display layer 200 may include a through hole 200H corresponding to the first region OA. The thin film encapsulation layer 300 may not include through holes corresponding to the first region OA. In another embodiment, as illustrated in FIG. 3C, the display layer 200 may not include a through hole 200H corresponding to the first region OA, and the display element layer 200A may include a first region ( OA).

도 3a 내지 도 3c에는 표시요소층(200A)이 제1영역(OA)에 배치되지 않은 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 3d에 도시된 바와 같이 제1영역(OA)에는 보조표시요소층(200C)이 위치할 수 있다. 보조표시요소층(200C)은 표시요소층(200A)의 표시요소와 다른 구조 또는/및 다른 방식으로 동작하는 표시요소를 포함할 수 있다. 3A to 3C illustrate that the display element layer 200A is not disposed in the first region OA, but the present invention is not limited thereto. As another embodiment, as illustrated in FIG. 3D, the auxiliary display element layer 200C may be positioned in the first area OA. The auxiliary display element layer 200C may include a display element that operates in a different structure or/and different from the display element of the display element layer 200A.

일 실시예로, 표시요소층(200A)의 각 화소는 능동형 유기발광다이오드를 포함하고, 보조표시요소층(200C)은 각각 수동형 유기발광다이오드를 포함하는 화소들을 구비할 수 있다. 보조표시요소층(200C)이 수동형 유기발광다이오드의 표시요소를 포함하는 경우, 해당 수동형 유기발광다이오드 아래에는 화소회로를 이루는 구성요소들이 존재하지 않을 수 있다. 예컨대, 화소회로층(200B) 중 보조표시요소층(200C) 아래의 부분은 트랜지스터 및 스토리지 커패시터를 포함하지 않는다. In one embodiment, each pixel of the display element layer 200A may include active organic light emitting diodes, and the auxiliary display element layer 200C may include pixels each of a passive organic light emitting diode. When the auxiliary display element layer 200C includes a display element of a passive organic light emitting diode, elements constituting a pixel circuit may not exist under the passive organic light emitting diode. For example, a portion of the pixel circuit layer 200B below the auxiliary display element layer 200C does not include a transistor and a storage capacitor.

또 다른 실시예로, 보조표시요소층(200C)은 표시요소층(200A)과 동일한 타입(예, 능동형 유기발광다이오드)의 표시요소를 포함할 수 있으나, 그 아래의 화소회로의 구조가 다를 수 있다. 예컨대, 보조표시요소층(200C) 아래의 화소회로(예, 기판과 트랜지스터 사이에 차광막을 갖는 화소회로 등)는 표시요소층(200A) 아래의 화소회로와 다른 구조를 포함할 수 있다. 또는, 보조표시요소층(200C)의 표시요소들은 표시요소층(200A)의 표시요소들과 다른 제어 신호에 따라 동작할 수 있다. 보조표시요소층(200C)이 배치된 제1영역(OA)에는 비교적 높은 투과율을 요하지 않는 컴포넌트(예컨대, 적외선 센서 등)가 배치될 수 있다. 이 경우, 제1영역(OA)은 컴포넌트 영역이자 보조 표시영역으로 이해될 수 있다. In another embodiment, the auxiliary display element layer 200C may include a display element of the same type as the display element layer 200A (eg, an active organic light emitting diode), but the structure of the pixel circuit below it may be different. have. For example, the pixel circuit under the auxiliary display element layer 200C (eg, a pixel circuit having a light-shielding film between a substrate and a transistor, etc.) may include a different structure from the pixel circuit under the display element layer 200A. Alternatively, the display elements of the auxiliary display element layer 200C may operate according to different control signals from the display elements of the display element layer 200A. A component (for example, an infrared sensor, etc.) that does not require a relatively high transmittance may be disposed in the first area OA in which the auxiliary display element layer 200C is disposed. In this case, the first area OA may be understood as a component area and an auxiliary display area.

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도들이다. 앞서 도 3a 내지 도 3d를 참조하여 설명한 표시 패널(10)이 박막봉지층(300)을 구비하는 것과 달리, 도 4a 내지 도 4d의 표시 패널(10')은 봉지기판(300A)과 실런트(340)를 포함할 수 있다.4A to 4D are cross-sectional views schematically illustrating a display panel according to another exemplary embodiment of the present invention. Unlike the display panel 10 described above with reference to FIGS. 3A to 3D having a thin film encapsulation layer 300, the display panel 10 ′ of FIGS. 4A to 4D includes an encapsulation substrate 300A and a sealant 340 ).

도 4a 내지 도 4c에 도시된 바와 같이, 기판(100), 표시층(200), 및 봉지기판(300A) 중 하나 또는 그 이상은, 제1영역(OA)과 대응하는 관통홀(100H, 200H, 300AH)을 구비할 수 있다. 제1영역(OA)에는 표시요소층(200A)이 배치되지 않거나, 도 4d에 도시된 바와 같이 보조표시요소층(200C)이 배치될 수 있다. 보조표시요소층(200C)은 앞서 도 3d를 참조하여 설명한 바와 같다. 4A to 4C, one or more of the substrate 100, the display layer 200, and the encapsulation substrate 300A, through holes 100H and 200H corresponding to the first region OA , 300AH). The display element layer 200A may not be disposed in the first region OA, or the auxiliary display element layer 200C may be disposed as illustrated in FIG. 4D. The auxiliary display element layer 200C is as described above with reference to FIG. 3D.

도 5는 본 발명의 일실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 6은 본 발명의 일실시예에 따른 표시 패널 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다.5 is a plan view schematically showing a display panel according to an exemplary embodiment of the present invention, and FIG. 6 is an equivalent circuit diagram schematically showing any one pixel of a display panel according to an exemplary embodiment of the present invention.

도 5를 참조하면, 표시 패널(10)은 제1영역(OA), 제2영역인 표시영역(DA), 제3영역인 중간영역(MA), 및 제4영역인 외곽영역(PA)을 포함할 수 있다. 도 5는 표시 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 제1영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 갖는 것으로 이해될 수 있다. Referring to FIG. 5, the display panel 10 includes a first area OA, a second area display area DA, a third area intermediate area MA, and a fourth area outer area PA. It can contain. 5 may be understood as a state of the substrate 100 among the display panels 10. For example, it can be understood that the substrate 100 has a first area OA, a display area DA, an intermediate area MA, and an outer area PA.

표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 6에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. The display panel 10 includes a plurality of pixels P arranged in the display area DA. Each pixel P is a display element connected to the pixel circuit PC and the pixel circuit PC as illustrated in FIG. 6, and may include an organic light emitting diode (OLED). The pixel circuit PC may include a first thin film transistor T1, a second thin film transistor T2, and a storage capacitor Cst. Each pixel P may emit red, green, or blue light through an organic light emitting diode (OLED), or emit red, green, blue, or white light.

제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.The second thin film transistor T2 is a switching thin film transistor and is connected to the scan line SL and the data line DL, and data input from the data line DL based on the switching voltage input from the scan line SL. The voltage may be transferred to the first thin film transistor T1. The storage capacitor Cst is connected to the second thin film transistor T2 and the driving voltage line PL, and the voltage received from the second thin film transistor T2 and the first power voltage ELVDD supplied to the driving voltage line PL. The voltage corresponding to the difference can be stored.

제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다. The first thin film transistor T1 is a driving thin film transistor, connected to the driving voltage line PL and the storage capacitor Cst, and corresponding to the voltage value stored in the storage capacitor Cst, the organic light emitting diode from the driving voltage line PL ( OLED) to control the driving current. The organic light emitting diode (OLED) may emit light having a predetermined luminance by a driving current. The counter electrode (eg, cathode) of the organic light emitting diode (OLED) may be supplied with a second power voltage ELVSS.

도 6은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.6 illustrates that the pixel circuit PC includes two thin film transistors and one storage capacitor, the present invention is not limited thereto. The number of thin film transistors and the number of storage capacitors may be variously changed according to the design of the pixel circuit (PC). For example, the pixel circuit PC may further include four or five or more thin film transistors in addition to the two thin film transistors described above.

다시 도 5를 참조하면, 중간영역(MA)은 평면상에서 제1영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 제1영역(OA) 주변에 배치된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1전원전압 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시)들 등이 배치될 수 있다. 도 5에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다. Referring to FIG. 5 again, the intermediate region MA may surround the first region OA on a plane. The intermediate area MA is an area in which a display element such as an organic light emitting diode that emits light is not disposed, and the intermediate area MA provides a signal to pixels P disposed around the first area OA in the intermediate area MA. Signal lines can pass. In the outer area PA, a scan driver 1100 providing a scan signal to each pixel P, a data driver 1200 providing a data signal to each pixel P, and a first power voltage and a second power voltage Main power wirings (not shown) and the like for providing the may be arranged. 5 illustrates that the data driver 1200 is disposed adjacent to one side of the substrate 100, but according to another embodiment, the data driver 1200 includes a pad disposed on one side of the display panel 10. It may be disposed on an electrically connected flexible printed circuit board (FPCB).

도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다. 7 is a plan view illustrating a part of a display panel according to an exemplary embodiment of the present invention.

도 7을 참조하면, 제1영역(OA)을 중심으로 화소(P)들이 표시영역(DA)에 배치된다. 일부 화소(P)들은 제1영역(OA)을 중심으로 상호 이격될 수 있으며, 제1영역(OA)은 화소(P)들 사이에 정의될 수 있다. 예컨대, 도 7의 평면도에서 제1영역(OA)을 중심으로 위와 아래에 각각 화소(P)들이 배치되고, 제1영역(OA)을 중심으로 좌우에 각각 화소(P)들이 배치될 수 있다.Referring to FIG. 7, pixels P are disposed in the display area DA around the first area OA. Some pixels P may be spaced apart from each other around the first area OA, and the first area OA may be defined between the pixels P. For example, in the plan view of FIG. 7, pixels P may be disposed above and below each of the first region OA, and pixels P may be disposed on the left and right sides of the first region OA.

화소(P)들에 신호를 공급하는 신호라인들 중 제1영역(OA)과 인접한 신호라인들은 제1영역(OA)을 우회할 수 있다. 도 7의 평면상에서 표시영역(DA)을 지나는 데이터라인들 중 적어도 하나의 데이터라인(DL)은, 제1영역(OA)의 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 우회할 수 있다. 평면상에서, 표시영역(DA)을 지나는 스캔라인들 중 적어도 하나의 스캔라인(SL)은, 제1영역(OA)의 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 우회할 수 있다. The signal lines adjacent to the first area OA among the signal lines supplying the signals to the pixels P may bypass the first area OA. On the plane of FIG. 7, at least one data line DL of the data lines passing through the display area DA is provided to provide data signals to pixels P disposed above and below the first area OA, respectively. It extends in the y direction, and can be bypassed along the edge of the first region OA in the middle region MA. On a plane, at least one scan line SL of the scan lines passing through the display area DA is provided in the x direction to provide scan signals to pixels P disposed on the left and right sides of the first area OA, respectively. It extends, but can be bypassed along the edge of the first region OA in the middle region MA.

스캔라인(SL)의 우회 부분(circuitous portion, detouring portion, or bypass portion, SL-D)은 표시영역(DA)을 가로지르는 연장 부분(SL-L)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-D1)은 표시영역(DA)을 가로지르는 연장 부분(DL-L1)과 서로 다른 층 상에 형성될 수 있으며, 데이터라인(DL)의 우회 부분(DL-D1)과 연장 부분(DL-L1)은 콘택홀(CNT)을 통해 접속될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-D2)은 연장 부분(DL-L2)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다.The circuitous portion, the detouring portion, or the bypass portion SL-D of the scan line SL is located on the same layer as the extension portion SL-L crossing the display area DA, and is integrally formed. Can be. The bypass portion DL-D1 of at least one of the data lines DL may be formed on a different layer from the extension portion DL-L1 that crosses the display area DA, The bypass portion DL-D1 and the extension portion DL-L1 of the data line DL may be connected through the contact hole CNT. The bypass portion DL-D2 of at least one of the data lines DL is on the same layer as the extension portion DL-L2 and may be integrally formed.

중간영역(MA) 중 스캔라인(SL)들 및 데이터라인(DL)들이 우회하는 영역과 제1영역(OA) 사이에는 하나 또는 그 이상의 그루브(G)가 위치할 수 있다. 평면 상에서, 그루브(G)들은 각각 제1영역(OA)을 둘러싸는 고리 형상일 수 있으며, 그루브(G)들은 상호 이격되어 배치될 수 있다. One or more grooves G may be positioned between the first region OA and the region in which the scan lines SL and the data lines DL are bypassed in the intermediate region MA. On the plane, the grooves G may each be in a ring shape surrounding the first region OA, and the grooves G may be disposed spaced apart from each other.

도 8은 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 7의 VIII- VIII'선에 따른 단면에 대응할 수 있으며, 도9a 내지 도 9d는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정을 나타낸 단면도들로서, 중간영역을 나타낸다. 8 is a cross-sectional view of a display panel according to an exemplary embodiment of the present invention, and may correspond to a cross-section taken along line VIII-VIII' of FIG. 7, and FIGS. 9A to 9D are diagrams of a display panel according to an exemplary embodiment It is a cross-sectional view showing a manufacturing process, showing an intermediate region.

도 8의 표시영역(DA)을 참조하면, 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 앞서 도 3a의 확대도에 도시된 바와 같이 복수의 서브층들을 포함할 수 있다. Referring to the display area DA of FIG. 8, the substrate 100 may include a glass material or a polymer resin. As an example, the substrate 100 may include a plurality of sub-layers as shown in the enlarged view of FIG. 3A.

기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다. A buffer layer 201 may be formed on the substrate 100 to prevent impurities from penetrating into the semiconductor layer Act of the thin film transistor TFT. The buffer layer 201 may include an inorganic insulating material such as silicon nitride, silicon oxynitride, and silicon oxide, and may be a single layer or a multilayer including the inorganic insulating material described above.

버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 8에 도시된 박막트랜지스터(TFT)는 도 6을 참조하여 설명한 구동 박막트랜지스터에 대응할 수 있다. 화소회로(PC)의 데이터라인(DL)은 도 8에는 도시되지 않았으나 화소회로(PC)에 포함된 스위칭 박막트랜지스터와 전기적으로 연결된다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다. A pixel circuit PC may be disposed on the buffer layer 201. The pixel circuit PC includes a thin film transistor TFT and a storage capacitor Cst. The thin film transistor TFT may include a semiconductor layer Act, a gate electrode GE, a source electrode SE, and a drain electrode DE. The thin film transistor (TFT) illustrated in FIG. 8 may correspond to the driving thin film transistor described with reference to FIG. 6. The data line DL of the pixel circuit PC is not shown in FIG. 8, but is electrically connected to the switching thin film transistor included in the pixel circuit PC. In this embodiment, the gate electrode GE is a top gate type disposed on the semiconductor layer Act with the gate insulating layer 203 as the center, but according to another embodiment, the thin film transistor TFT is a bottom gate type. Can.

반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.The semiconductor layer (Act) may include polysilicon. Alternatively, the semiconductor layer (Act) may include amorphous silicon, an oxide semiconductor, or an organic semiconductor. The gate electrode GE may include a low-resistance metal material. The gate electrode GE may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and formed of a multi-layer or a single layer including the above material Can be.

반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.The gate insulating layer 203 between the semiconductor layer Act and the gate electrode GE includes inorganic insulating materials such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, titanium oxide, tantalum oxide, and hafnium oxide. can do. The gate insulating layer 203 may be a single layer or multiple layers including the above-described materials.

소스전극(SE) 및 드레인전극(DE)은 데이터라인(DL)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 티타늄층, 알루미늄층, 및 티타늄층(Ti/Al/Ti)의 다층 구조로 형성될 수 있다. The source electrode SE and the drain electrode DE may be located on the same layer as the data line DL, and may include the same material. The source electrode SE, the drain electrode DE, and the data line DL may include a material having good conductivity. The source electrode SE and the drain electrode DE may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like. It may be formed of a multi-layer or a single layer. In one embodiment, the source electrode SE, the drain electrode DE, and the data line DL may be formed of a multilayer structure of a titanium layer, an aluminum layer, and a titanium layer (Ti/Al/Ti).

스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 8은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.The storage capacitor Cst may include a lower electrode CE1 and an upper electrode CE2 overlapping the first interlayer insulating layer 205 therebetween. The storage capacitor Cst may overlap the thin film transistor TFT. In this regard, FIG. 8 shows that the gate electrode GE of the thin film transistor TFT is the lower electrode CE1 of the storage capacitor Cst. In another embodiment, the storage capacitor Cst may not overlap the thin film transistor TFT. The storage capacitor Cst may be covered with the second interlayer insulating layer 207. The upper electrode CE2 of the storage capacitor Cst may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and the like. It may be formed of a multi-layer or a single layer.

제1층간절연층(205) 및 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.The first interlayer insulating layer 205 and the second interlayer insulating layer 207 may include inorganic insulating materials such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, titanium oxide, tantalum oxide, and hafnium oxide. . The first interlayer insulating layer 205 and the second interlayer insulating layer 207 may be a single layer or multiple layers including the above-described materials.

박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1유기절연층(209)으로 커버될 수 있다. 제1유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다. The pixel circuit PC including the thin film transistor TFT and the storage capacitor Cst may be covered with the first organic insulating layer 209. The first organic insulating layer 209 may include an approximately flat surface.

화소회로(PC)는 화소전극(221)과 전기적으로 연결될 수 있다. 예컨대, 도 8에 도시된 바와 같이 박막트랜지스터(TFT)와 화소전극(221) 사이에는 콘택메탈층(CM)이 개재될 수 있다. 콘택메탈층(CM)은 제1유기절연층(209)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 화소전극(221)은 콘택메탈층(CM) 상의 제2유기절연층(211)에 형성된 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다. The pixel circuit PC may be electrically connected to the pixel electrode 221. For example, as illustrated in FIG. 8, a contact metal layer CM may be interposed between the thin film transistor TFT and the pixel electrode 221. The contact metal layer CM may be connected to the thin film transistor TFT through a contact hole formed in the first organic insulating layer 209, and the pixel electrode 221 may include a second organic insulating layer on the contact metal layer CM. 211) may be connected to the contact metal layer CM through the contact hole formed. The contact metal layer (CM) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and may be a multi-layer or single layer including the above materials. Can be formed. In one embodiment, the contact metal layer CM may be formed of a multilayer of Ti/Al/Ti.

제1유기절연층(209) 및 제2유기절연층(211)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1유기절연층(209) 및 제2유기절연층(211)은 폴리이미드를 포함할 수 있다. The first organic insulating layer 209 and the second organic insulating layer 211 are general-purpose polymers such as polymethylmethacrylate (PMMA) or polystylene (PS), polymer derivatives having a phenolic group, acrylic polymers, imide polymers, and aryl ethers. Organic polymers such as based polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers, and blends thereof. In one embodiment, the first organic insulating layer 209 and the second organic insulating layer 211 may include polyimide.

화소전극(221)은 제2유기절연층(211) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In₂O₃: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In₂O₃로 형성된 막을 더 포함할 수 있다. The pixel electrode 221 may be formed on the second organic insulating layer 211. The pixel electrode 221 includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In ₂ O ₃ ), indium It may include a conductive oxide such as indium gallium oxide (IGO) or aluminum zinc oxide (AZO). In another embodiment, the pixel electrode 221 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), and neodymium (Nd) , Iridium (Ir), chromium (Cr), or a reflective film containing a compound thereof. In another embodiment, the pixel electrode 221 may further include a film formed of ITO, IZO, ZnO, or In ₂ O ₃ above and below the above-described reflective film.

화소전극(221) 상에는 화소정의막(215)이 형성될 수 있다. 화소정의막(215)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(215)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다.A pixel defining layer 215 may be formed on the pixel electrode 221. The pixel defining layer 215 includes an opening exposing the top surface of the pixel electrode 221, but may cover the edge of the pixel electrode 221. The pixel defining layer 215 may include an organic insulating material. Alternatively, the pixel defining layer 215 may include an inorganic insulating material such as silicon nitride (SiNx), silicon oxynitride (SiON), or silicon oxide (SiOx). Alternatively, the pixel defining layer 215 may include an organic insulating material and an inorganic insulating material.

중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. The intermediate layer 222 includes a light emitting layer 222b. The intermediate layer 222 may include a first functional layer 222a disposed under the emission layer 222b and/or a second functional layer 222c disposed over the emission layer 222b. The light emitting layer 222b may include a high molecular weight or low molecular weight organic material that emits light of a predetermined color.

제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.The first functional layer 222a may be a single layer or multiple layers. For example, when the first functional layer 222a is formed of a polymer material, the first functional layer 222a is a hole transport layer (HTL) having a single-layer structure, and polyethylene dihydroxythiophene (PEDOT: poly-( 3,4)-ethylene-dihydroxy thiophene (PANI) or polyaniline (PANI). When the first functional layer 222a is formed of a low molecular material, the first functional layer 222a may include a hole injection layer (HIL) and a hole transport layer (HTL).

제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.The second functional layer 222c is not always provided. For example, when the first functional layer 222a and the light emitting layer 222b are formed of a polymer material, it is preferable to form the second functional layer 222c. The second functional layer 222c may be a single layer or multiple layers. The second functional layer 222c may include an electron transport layer (ETL) and/or an electron injection layer (EIL).

중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 화소전극(221)과 대응하도록 패터닝될 수 있다. 발광층(222b)과 달리, 중간층(222) 중 제1기능층(222a) 및/또는 제2기능층(222c)은 표시영역(DA)뿐만 아니라 중간영역(MA)에도 위치하도록 중간영역(MA)을 향해 연장될 수 있다. The emission layer 222b of the intermediate layer 222 may be disposed for each pixel in the display area DA. The emission layer 222b may be patterned to correspond to the pixel electrode 221. Unlike the light emitting layer 222b, the first functional layer 222a and/or the second functional layer 222c among the intermediate layers 222 are positioned in the intermediate region MA as well as the display area DA. It can be extended toward.

대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In₂O₃과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 제1기능층(222a), 제2기능층(222c), 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다. The counter electrode 223 may be made of a conductive material having a low work function. For example, the counter electrode 223 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium ( Ir), chromium (Cr), lithium (Li), calcium (Ca), or an alloy thereof. Alternatively, the counter electrode 223 may further include a layer such as ITO, IZO, ZnO, or In ₂ O ₃ on the (semi) transparent layer containing the above-described material. The counter electrode 223 may be formed on the intermediate area MA as well as the display area DA. The first functional layer 222a, the second functional layer 222c, and the counter electrode 223 may be formed by thermal evaporation.

캐핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캐핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 일부 실시예에서, 캐핑층(230)은 생략될 수 있다.The capping layer 230 may be positioned on the counter electrode 223. For example, the capping layer 230 may include LiF, and may be formed by thermal evaporation. In some embodiments, capping layer 230 may be omitted.

화소정의막(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(217)는 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다. A spacer 217 may be formed on the pixel defining layer 215. The spacer 217 may include an organic insulating material such as polyimide. Alternatively, the spacer 217 may include an inorganic insulating material, or an organic insulating material and an inorganic insulating material.

스페이서(217)는 화소정의막(215)과 다른 물질을 포함하거나, 화소정의막(215)과 동일한 물질을 포함할 수 있다. 일 실시예로서, 화소정의막(215) 및 스페이서(217)는 폴리이미드를 포함할 수 있다. 화소정의막(215)과 스페이서(217)는 하프톤 마스크를 이용한 마스크 공정에서 함께 형성될 수 있다.The spacer 217 may include a different material from the pixel defining layer 215 or the same material as the pixel defining layer 215. In one embodiment, the pixel defining layer 215 and the spacer 217 may include polyimide. The pixel defining layer 215 and the spacer 217 may be formed together in a mask process using a halftone mask.

유기발광다이오드(OLED)는 박막봉지층(300)으로 커버된다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있으며, 도 8은 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다. The organic light emitting diode (OLED) is covered with a thin film encapsulation layer 300. The thin film encapsulation layer 300 may include at least one organic encapsulation layer and at least one inorganic encapsulation layer, and FIG. 8 shows that the thin film encapsulation layer 300 includes first and second inorganic encapsulation layers 310 and 330, and It shows that the organic encapsulation layer 320 is interposed between them. In another embodiment, the number of organic encapsulation layers, the number of inorganic encapsulation layers, and the stacking order may be changed.

제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리메틸메타크릴레이트, 폴리아크릴산과 같은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트 폴리머(acrylate polymer)를 포함할 수 있다. The first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 include one or more inorganic materials of aluminum oxide, titanium oxide, tantalum oxide, hafnium oxide, zinc oxide, silicon oxide, silicon nitride, and silicon oxynitride. can do. The first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 may be a single layer or multiple layers including the above-described materials. The organic encapsulation layer 320 may include a polymer-based material. Polymer-based materials may include acrylic resins such as polymethyl methacrylate and polyacrylic acid, epoxy resins, polyimide and polyethylene. In one embodiment, the organic encapsulation layer 320 may include an acrylate polymer.

제1무기봉지층(310) 및 제2무기봉지층(330)의 물질은 서로 다를 수 있다. 예컨대, 제1무기봉지층(310)은 실리콘옥시나이트라이드를 포함하고, 제2무기봉지층(330)은 실리콘나이트라이드를 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.Materials of the first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 may be different. For example, the first inorganic encapsulation layer 310 may include silicon oxynitride, and the second inorganic encapsulation layer 330 may include silicon nitride. The first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 may have different thicknesses. The thickness of the first inorganic encapsulation layer 310 may be greater than the thickness of the second inorganic encapsulation layer 330. Alternatively, the thickness of the second inorganic encapsulation layer 330 is greater than the thickness of the first inorganic encapsulation layer 310, or the thicknesses of the first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 are the same. Can.

도 8의 중간영역(MA)을 참조하면, 중간영역(MA)은 제1영역(OA)으로부터 상대적으로 먼 제1서브중간영역(SMA1) 및 제1영역(OA)에 상대적으로 가까운 제2서브중간영역(SMA2)을 포함할 수 있다. 중간영역(MA)에는, 제1영역(OA)을 우회하는 라인들 및 그루브(G)들이 배치될 수 있다. Referring to the intermediate region MA of FIG. 8, the intermediate region MA is a first sub-intermediate region SMA1 relatively distant from the first region OA and a second sub-relatively close to the first region OA. It may include an intermediate region (SMA2). In the intermediate region MA, lines and grooves G bypassing the first region OA may be disposed.

라인들, 예컨대 도 8에 도시된 바와 같이 데이터라인(DL)들은 제1서브중간영역(SMA1)에 위치할 수 있다. 도 8에 도시된 제1서브중간영역(SMA1)의 데이터라인(DL)들은, 앞서 도 7을 참조하여 설명한 데이터라인(DL)들의 우회하는 부분(예컨대, DL-D1, DL-D2)들에 해당한다. 제1서브중간영역(SMA1)은 전술한 데이터라인(DL)들과 같은 라인들이 우회하는 라인영역 또는 우회영역으로 이해될 수 있다. Lines, for example, as shown in FIG. 8, data lines DL may be located in the first sub-intermediate area SMA1. The data lines DL of the first sub-intermediate area SMA1 shown in FIG. 8 are connected to the bypassed parts (eg, DL-D1, DL-D2) of the data lines DL described with reference to FIG. 7 above. It corresponds. The first sub-intermediate area SMA1 may be understood as a line area or a bypass area in which lines such as the above-described data lines DL bypass.

데이터라인(DL)들은 절연층을 개재한 채 서로 교번적으로 배치될 수 있다. 예컨대, 이웃하는 데이터라인(DL)들 중 하나는 절연층(예, 제1유기절연층, 209)의 아래에 배치되고 다른 하나는 절연층(예, 제1유기절연층, 209)의 위에 배치되는 것과 같이, 교번적으로 배치된다. 데이터라인(DL)들이 절연층을 사이에 두고 교번적으로 배치되는 경우, 데이터라인들 사이의 거리(Δd, 피치)를 줄일 수 있다. 도 8에는 제1서브중간영역(SMA1)에 위치하는 데이터라인(DL)들을 도시하고 있으나, 도 7을 참조하여 설명한 스캔라인(SL)들, 예컨대 스캔라인(SL)들의 우회 부분들도 제1서브중간영역(SMA1)에 위치할 수 있다. The data lines DL may be alternately arranged with an insulating layer interposed therebetween. For example, one of the neighboring data lines DL is disposed under the insulating layer (eg, the first organic insulating layer, 209) and the other is disposed over the insulating layer (eg, the first organic insulating layer, 209). As is, it is arranged alternately. When the data lines DL are alternately disposed with the insulating layer interposed therebetween, the distance (Δd, pitch) between the data lines can be reduced. FIG. 8 shows data lines DL located in the first sub-intermediate area SMA1, but also bypasses the scan lines SL described with reference to FIG. 7, for example, scan line SLs. It may be located in the sub-middle region SMA1.

제2서브중간영역(SMA2)에는 하나 또는 그 이상의 그루브(G)들이 배치될 수 있다. 중간층(222)에 포함된 유기물층, 예컨대 제1기능층(222a) 및/또는 제2기능층(222c)은 그루브(G)에 의해 단절(또는 분리)될 수 있다. 제2서브중간영역(SMA2)은 그루브영역 또는 유기물층의 단절영역(또는 분리영역)으로 이해될 수 있다.One or more grooves G may be disposed in the second sub-middle region SMA2. The organic layer included in the intermediate layer 222, for example, the first functional layer 222a and/or the second functional layer 222c may be cut off (or separated) by the groove G. The second sub-intermediate region SMA2 may be understood as a groove region or a disconnection region (or separation region) of an organic material layer.

그루브(G)는 기판(100)과 화소전극(221) 사이에 개재되는 다층 막(ML: Multi-layered film)에 형성될 수 있다. 다층 막(ML)은 서로 다른 물질을 갖는 적어도 두 개의 층을 포함한다. 다층 막(ML)은 유기층을 포함하는 제1서브층과 무기층(예, 금속층 및/또는 무기절연층)을 포함하는 제2서브층을 포함할 수 있다. 그루브(G)는 제1서브층에 형성된 리세스 또는 홀, 및 제2서브층에 형성된 홀을 포함한다.The groove G may be formed on a multi-layered film (ML) interposed between the substrate 100 and the pixel electrode 221. The multilayer film ML includes at least two layers having different materials. The multilayer film ML may include a first sub-layer including an organic layer and a second sub-layer including an inorganic layer (eg, a metal layer and/or an inorganic insulating layer). The groove G includes recesses or holes formed in the first sub layer, and holes formed in the second sub layer.

일 실시예로, 도 8은 다층 막(ML)이 유기층으로서 제1유기절연층(209) 및 무기층으로서 금속층(210)을 포함하는 것을 개시한다. 금속층(210)은 콘택메탈층(CM)과 동일한 층(제1유기절연층) 상에 위치할 수 있으며, 콘택메탈층(CM)과 동일한 마스크 공정에서 형성될 수 있다. In one embodiment, FIG. 8 discloses that the multilayer film ML includes a first organic insulating layer 209 as an organic layer and a metal layer 210 as an inorganic layer. The metal layer 210 may be positioned on the same layer (the first organic insulating layer) as the contact metal layer CM, and may be formed in the same mask process as the contact metal layer CM.

금속층(210)은 콘택메탈층(CM)과 동일한 물질을 포함할 수 있다. 예컨대, 금속층(210)은 티타늄층, 알루미늄층, 및 티타늄층(Ti/Al/Ti)이 적층된 구조를 가질 수 있다.The metal layer 210 may include the same material as the contact metal layer CM. For example, the metal layer 210 may have a structure in which a titanium layer, an aluminum layer, and a titanium layer (Ti/Al/Ti) are stacked.

도 8 및 도 9a를 참조하면, 다층 막(ML)의 그루브(G)는 중간층(222)을 형성하는 공정 이전에 형성될 수 있다. 그루브(G)는 언더컷 구조를 가질 수 있다. 그루브(G)는 다층 막(ML)의 일부를 제거함으로써 형성될 수 있는데, 금속층(210)에 형성된 홀의 폭이 제1유기절연층(209)에 형성된 홀(또는 리세스)의 폭 보다 작게 형성됨으로써 언더컷 구조의 그루브(G)가 형성될 수 있다. 일 실시예로서, 도 9a는 금속층(210)에 형성된 제1홀(210h), 및 제1유기절연층(209)에 형성된 제2홀(209h)이 서로 중첩하며 그루브(G)를 이루는 것을 도시하고 있다. 그루브(G)의 바닥면은 기판(100)의 상면과 제1유기절연층(209)의 상면 사이에 위치하는 가상의 면 상에 위치할 수 있는데, 이와 관련하여 도 9a는 그루브(G)의 바닥면이 제2층간절연층(207)의 상면과 동일한 가상의 면 상에 위치하는 것을 도시한다.8 and 9A, the groove G of the multilayer film ML may be formed before the process of forming the intermediate layer 222. The groove G may have an undercut structure. The groove G may be formed by removing a part of the multilayer film ML, and the width of the hole formed in the metal layer 210 is smaller than the width of the hole (or recess) formed in the first organic insulating layer 209. By doing so, the groove G of the undercut structure can be formed. As an embodiment, FIG. 9A shows that the first hole 210h formed in the metal layer 210 and the second hole 209h formed in the first organic insulating layer 209 overlap each other and form a groove G. Doing. The bottom surface of the groove G may be located on a virtual surface located between the top surface of the substrate 100 and the top surface of the first organic insulating layer 209. In this regard, FIG. 9A shows the groove G It is shown that the bottom surface is located on the same virtual surface as the top surface of the second interlayer insulating layer 207.

제1홀(210h)을 정의하는 금속층(210)의 단부들은 그 아래에 배치된 제1유기절연층(209)의 내 측면보다 그루브(G)의 중심을 향해 더 돌출될 수 있다. 예컨대, 제1홀(210h)의 제1폭(W1)은 제2홀(209h)의 제2폭(W2) 보다 작은 값을 가질 수 있으며, 여기서 제2홀(209h)의 제2폭(W2)은 제1홀(210h)을 정의하는 금속층(210)의 단부들 바로 아래 부분의 폭일 수 있다. 그루브(G) 및/또는 제1홀(210h)의 중심을 향해 돌출된 금속층(210)의 단부들은 한 쌍의 처마(또는 한 쌍의 돌출 팁 또는 팁, PT)을 형성할 수 있다. 각각의 팁(PT)의 돌출 길이(d1)는 후술할 제2홀(209h)의 깊이(h1)보다 작을 수 있다. 예컨대 각 팁(PT)의 돌출 길이(d1)는 약 2.0㎛ 이거나 그 보다 작을 수 있다. 일 실시예로 돌출 길이(d1)는 약 1㎛ 내지 1.5 ㎛일 수 있다.The ends of the metal layer 210 defining the first hole 210h may protrude more toward the center of the groove G than the inner side of the first organic insulating layer 209 disposed below. For example, the first width W1 of the first hole 210h may have a smaller value than the second width W2 of the second hole 209h, where the second width W2 of the second hole 209h ) May be the width of the portion immediately below the ends of the metal layer 210 defining the first hole 210h. The ends of the metal layer 210 protruding toward the center of the groove G and/or the first hole 210h may form a pair of eaves (or a pair of protruding tips or tips, PT). The protruding length d1 of each tip PT may be smaller than the depth h1 of the second hole 209h, which will be described later. For example, the protruding length d1 of each tip PT may be about 2.0 μm or smaller. In one embodiment, the protruding length d1 may be about 1 μm to 1.5 μm.

전술한 바와 같이 팁(PT)를 형성하는 금속층(210)의 제1단부는 도 9a에 도시된 바와 같이 노출될 수 있으나, 다른 단부, 예컨대 팁(PT)의 반대편에 위치하는 제2단부(210e)는 제2유기절연층(211)으로 커버될 수 있다. As described above, the first end of the metal layer 210 forming the tip PT may be exposed as illustrated in FIG. 9A, but the second end 210e is located at the other end, for example, opposite the tip PT. ) May be covered with the second organic insulating layer 211.

제2홀(209h)의 깊이(h1)는 제1유기절연층(209)의 두께(t1)와 동일할 수 있다. 제2홀(209h)의 깊이(h1)는 그루브(G)의 깊이에 해당할 수 있다. 일 실시예로, 그루브(G)의 깊이는 약 1.5㎛ 이상일 수 있다. 예컨대, 그루브(G)의 깊이는 약 2㎛ 이상일 수 있다. The depth h1 of the second hole 209h may be the same as the thickness t1 of the first organic insulating layer 209. The depth h1 of the second hole 209h may correspond to the depth of the groove G. In one embodiment, the depth of the groove (G) may be about 1.5㎛ or more. For example, the depth of the groove G may be about 2 μm or more.

제1유기절연층(209)은 개구(209OD)를 포함할 수 있다. 개구(209OD)는 그루브(G)와 인접하게 배치되되, 소정의 간격으로 이격되어 배치될 수 있다. 일 실시예로 도 9a에 도시된 바와 같이 개구(209OD)들은 그루브(G)의 양 옆에 배치될 수 있다. 예컨대, 그루브(G)를 중심으로 하나의 개구(209OD)는 표시영역(DA) 측에 배치되고 다른 하나의 개구(209OD)는 제1영역(OA) 측에 배치될 수 있다. The first organic insulating layer 209 may include an opening 209OD. The opening 209OD is disposed adjacent to the groove G, but may be spaced apart at a predetermined interval. In one embodiment, as shown in FIG. 9A, the openings 209OD may be disposed on both sides of the groove G. For example, one opening 209OD may be disposed on the display area DA side of the groove G, and the other opening 209OD may be disposed on the first region OA side.

금속층(210)은 개구(209OD)를 통해 제1유기절연층(209) 아래의 하부 무기층, 예컨대 제2층간절연층(207)과 직접 접촉할 수 있다. 개구(209OD)를 통해 서로 접촉하는 금속층(210)과 제2층간절연층(207)은 무기접촉영역(ICR)을 형성할 수 있다. The metal layer 210 may directly contact the lower inorganic layer under the first organic insulating layer 209, for example, the second interlayer insulating layer 207 through the opening 209OD. The metal layer 210 and the second interlayer insulating layer 207 contacting each other through the opening 209OD may form an inorganic contact region (ICR).

기판(100) 상의 층들 중 유기물을 포함하는 층은 수분이 진행하는 경로가 될 수 있다. 일 실시예로, 도 8에 도시된 바와 같이 표시 패널(10-1)이 제1영역(OA)과 대응하는 제1개구(10H)를 포함하는 경우, 제1개구(10H)를 통해 기판(100)의 상면과 나란한 방향 (x방향, 이하 측 방향이라 함, lateral direction)을 따라 수분이 진행할 수 있으나, 본 발명의 실시예에 따르면 중간영역(MA)이 무기접촉영역(ICR)을 포함함으로써 수분이 제1유기절연층(209)을 통해 표시영역(DA)으로 진행하는 것을 차단할 수 있다.Among the layers on the substrate 100, a layer containing an organic material may be a path through which moisture flows. In an embodiment, as shown in FIG. 8, when the display panel 10-1 includes a first opening 10H corresponding to the first area OA, the substrate ( 100) water may proceed along a direction parallel to the upper surface (x direction, hereinafter referred to as lateral direction), but according to an embodiment of the present invention, the intermediate region MA includes an inorganic contact region (ICR) It is possible to block moisture from advancing to the display area DA through the first organic insulating layer 209.

그루브(G)들 사이에는 격벽(PW)이 배치될 수 있다. 격벽(PW)은 순차적으로 적층된 복수의 서브-유기절연층을 포함할 수 있다. 일 실시예로, 도 9a에 도시된 바와 같이 격벽(PW)은 제1유기절연층(209)의 일부(209P), 제2유기절연층(211)의 일부(211P), 화소정의막(215)의 일부(215P), 및 스페이서(217)의 일부(217P)가 적층된 구조를 가질 수 있다. 다른 실시예로, 제1유기절연층(209)의 일부(209P), 제2유기절연층(211)의 일부(211P), 화소정의막(215)의 일부(215P), 및 스페이서(217)의 일부(217P) 중 하나 또는 그 이상은 생략될 수 있으며, 이 경우 기판(100)으로부터 격벽(PW)의 상면까지의 높이는 기판(100)으로부터 스페이서(217)의 상면까지의 높이에 비하여 작은 값을 가질 수 있다.A partition wall PW may be disposed between the grooves G. The partition wall PW may include a plurality of sub-organic insulating layers sequentially stacked. In one embodiment, as shown in FIG. 9A, the partition wall PW includes a portion 209P of the first organic insulating layer 209, a portion 211P of the second organic insulating layer 211, and a pixel defining layer 215 ) May have a structure in which a portion 215P and a portion 217P of the spacer 217 are stacked. In another embodiment, a portion 209P of the first organic insulating layer 209, a portion 211P of the second organic insulating layer 211, a portion 215P of the pixel defining layer 215, and a spacer 217 One or more of the portions 217P may be omitted, and in this case, the height from the substrate 100 to the top surface of the partition wall PW is smaller than the height from the substrate 100 to the top surface of the spacer 217 Can have

도 8 및 도 9b를 참조하면, 그루브(G)가 형성된 이후에 중간층(222)이 형성될 수 있다. 중간층(222)의 제1기능층(222a) 및/또는 제2기능층(222c)은 각각 표시영역(DA) 및 중간영역(MA)에 위치하도록 오픈 마스크 등을 이용하여 형성될 수 있다. 이 때, 제1기능층(222a) 및/또는 제2기능층(222c)은 중간영역(MA)에서 그루브(G)에 의해 단절 또는 분리될 수 있다. 8 and 9B, an intermediate layer 222 may be formed after the groove G is formed. The first functional layer 222a and/or the second functional layer 222c of the intermediate layer 222 may be formed using an open mask or the like to be positioned in the display area DA and the intermediate area MA, respectively. At this time, the first functional layer 222a and/or the second functional layer 222c may be disconnected or separated by the groove G in the intermediate region MA.

기판(100) 상의 층들 중 유기물을 포함하는 층은 수분의 진행하는 경로가 될 수 있다. 제1기능층 및/또는 제2기능층은 유기물을 포함하기에 전술한 투습 경로가 될 수 있으나, 전술한 그루브(G)에 의해 단절 또는 분리되므로, 수분이 제1기능층(222a) 및/또는 제2기능층(222c)을 통해 유기발광다이오드(OLED)로 진행하는 것을 방지할 수 있다. Among the layers on the substrate 100, a layer containing an organic material may be a path for moisture. The first functional layer and/or the second functional layer may be the above-mentioned moisture permeation path because they contain organic substances, but are cut or separated by the above-described groove (G), so that the moisture is the first functional layer 222a and/or Alternatively, it can be prevented from proceeding to the organic light emitting diode (OLED) through the second functional layer 222c.

제1기능층(222a) 및/또는 제2기능층(222c)과 마찬가지로, 열증착법에 의해 형성되는 대향전극(223)도 그루브(G)에서 단절될 수 있다. LiF 등을 포함하는 캐핑층(230)도 그루브(G)에서 단절될 수 있다. Like the first functional layer 222a and/or the second functional layer 222c, the counter electrode 223 formed by the thermal evaporation method may also be cut off in the groove G. The capping layer 230 including LiF or the like may also be cut off at the groove G.

다른 실시예로서, 캐핑층(230)이 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드와 같은 무기물을 포함하는 경우, 캐핑층(230)은 도 9c에 도시된 바와 같이 그루브(G)에 의해 단절되지 않고 연속적으로 형성될 수 있다. 다른 실시예로, 캐핑층(230)은 생략될 수 있다. 이하 설명의 편의를 위하여, 도 9b에 도시된 바와 같이 캐핑층(230)이 그루브(G)에서 단절된 것으로 설명하나, 도 9c를 참조하여 설명한 구조는 후술할 다른 실시예들 및 이로부터 파생되는 실시예에 적용될 수 있음은 물론이다.As another embodiment, when the capping layer 230 includes an inorganic material such as silicon nitride, silicon oxide, or silicon oxynitride, the capping layer 230 is cut by the groove G as shown in FIG. 9C. Can be formed continuously. In another embodiment, the capping layer 230 may be omitted. For convenience of description below, as illustrated in FIG. 9B, the capping layer 230 is described as being disconnected from the groove G. However, the structure described with reference to FIG. 9C is another embodiment to be described later and embodiments derived therefrom It goes without saying that it can be applied to examples.

도 8 및 도 9d를 참조하면, 박막봉지층(300)이 형성될 수 있다. 박막봉지층(300)은 표시영역(DA)의 유기발광다이오드(OLED)를 커버하여 유기발광다이오드(OLED)가 외부의 불순물에 의해 손상되거나 열화되는 것을 방지할 수 있다.8 and 9D, a thin film encapsulation layer 300 may be formed. The thin film encapsulation layer 300 may cover the organic light emitting diode OLED of the display area DA to prevent the organic light emitting diode OLED from being damaged or deteriorated by external impurities.

박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 화학기상증착법 등으로 형성되는 제1무기봉지층(310)은 전술한 제1기능층(222a), 제2기능층(222c), 및/또는 대향전극(223) 보다 스텝 커버리지가 상대적으로 우수할 수 있으며, 제1무기봉지층(310)은 도 9d에 도시된 바와 같이 연속적으로 형성될 수 있다. 예컨대, 제1무기봉지층(310)은 그루브(G)의 내부 표면(inner surface)을 전체적으로 커버할 수 있다. The thin film encapsulation layer 300 may include at least one organic encapsulation layer and at least one inorganic encapsulation layer. The first inorganic encapsulation layer 310 formed by a chemical vapor deposition method or the like has relatively better step coverage than the aforementioned first functional layer 222a, second functional layer 222c, and/or counter electrode 223. The first inorganic encapsulation layer 310 may be continuously formed as illustrated in FIG. 9D. For example, the first inorganic encapsulation layer 310 may cover the inner surface of the groove G as a whole.

유기봉지층(320)은 기판(100)에 모노머를 도포하고 이를 경화하여 형성할 수 있다. 또는 유기봉지층(320)은 폴리머를 도포하여 형성할 수 있다. 제1영역(OA)을 향하는 유기봉지층(320)의 단부는 격벽(PW)의 일측에 인접하게 배치될 수 있다. The organic encapsulation layer 320 may be formed by applying a monomer to the substrate 100 and curing it. Alternatively, the organic encapsulation layer 320 may be formed by applying a polymer. An end portion of the organic encapsulation layer 320 facing the first region OA may be disposed adjacent to one side of the partition wall PW.

제2무기봉지층(330)은 유기봉지층(320) 상에 위치할 수 있으며, 제2무기봉지층(330)은 중간영역(MA) 중 일부 영역에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 도 8 및 도 9d에 도시된 바와 같이, 중간영역(MA) 중 제1영역(OA)에 인접한 일부 영역에서 제1무기봉지층(310)과 제2무기봉지층(330)은 서로 접촉할 수 있다.The second inorganic encapsulation layer 330 may be located on the organic encapsulation layer 320, and the second inorganic encapsulation layer 330 may directly contact the first inorganic encapsulation layer 310 in some areas of the intermediate region MA. Can contact you. For example, as illustrated in FIGS. 8 and 9D, the first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 contact each other in some regions of the intermediate region MA adjacent to the first region OA. can do.

도 8 내지 도 9d를 참조하여 설명한 표시 패널(10-1)은 제1영역(OA)과 대응하는 제1개구(10H)를 포함하는 것을 도시하고 있으나, 다른 실시예로서 표시 패널(10-1)은 앞서 도 3b 내지 도 3d을 참조하여 설명한 바와 같이 제1영역(OA)과 대응하는 제1개구를 포함하지 않을 수 있다. 전술한 특징은 도 10a 내지 도 30를 참조하여 후술할 표시 패널(들)에도 동일하게 적용할 수 있다. Although the display panel 10-1 described with reference to FIGS. 8 to 9D includes a first opening 10H corresponding to the first area OA, the display panel 10-1 as another embodiment ) May not include a first opening corresponding to the first region OA as described above with reference to FIGS. 3B to 3D. The above-described features can be equally applied to the display panel(s) to be described later with reference to FIGS. 10A to 30.

도 8에 도시된 표시 패널(10-1)의 단면도는 제1영역(OA)을 둘러싸는 구조로 이해할 수 있다. 예컨대, 도 8의 그루브(G)들은 각각 도 7에 도시된 바와 같이 기판(100)의 상면에 수직한 방향에서 보았을 때 제1영역(OA)을 둘러싸는 고리 형상일 수 있다. 유사하게, 격벽(PW)도 기판(100)의 상면에 수직한 방향에서 보았을 때 제1영역(OA)을 둘러싸는 고리 형상일 수 있다. 유사하게, 도 8에 도시된 구성요소, 예컨대 중간영역(MA)에 구비된 구성요소들(예, 무기층 210 등)은 기판(100)의 상면에 수직한 방향에서 보았을 때 제1영역(OA)을 둘러싸는 고리 형상을 가질 수 있다. 전술한 특징들은 도 10a 내지 도 30을 참조하여 후술할 표시 패널(들)에도 동일하게 적용될 수 있다.The cross-sectional view of the display panel 10-1 shown in FIG. 8 can be understood as a structure surrounding the first area OA. For example, the grooves G of FIG. 8 may have a ring shape surrounding the first region OA when viewed from a direction perpendicular to the upper surface of the substrate 100, respectively, as illustrated in FIG. 7. Similarly, the partition wall PW may also have a ring shape surrounding the first region OA when viewed in a direction perpendicular to the upper surface of the substrate 100. Similarly, the components shown in FIG. 8, for example, components provided in the intermediate region MA (eg, the inorganic layer 210, etc.) are first regions OA when viewed from a direction perpendicular to the upper surface of the substrate 100 ) May have a ring shape surrounding it. The above-described features may be equally applied to the display panel(s) described below with reference to FIGS. 10A to 30.

도 10a은 본 발명의 다른 실시예에 따른 표시 패널의 중간영역의 단면도이고, 도 10b는 본 발명의 다른 실시예에 따른 표시 패널의 중간영역의 단면도이다.10A is a cross-sectional view of an intermediate area of a display panel according to another embodiment of the present invention, and FIG. 10B is a cross-sectional view of an intermediate area of a display panel according to another embodiment of the present invention.

도 8 내지 도 9d를 참조하여 설명한 표시 패널(10-1)은 무기접촉영역(ICR)에서 금속층(210)이 무기절연층인 제2층간절연층(207)과 접촉한 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 10a 및 도 10b에 도시된 바와 같이 표시 패널(10-2)은 중간영역(MA)에 배치된 금속층(208, 이하 하부 금속층이라 함)을 포함할 수 있으며, 무기접촉영역(ICR)에서 금속층(210)은 하부 하부 금속층(208)과 접촉할 수 있다.The display panel 10-1 described with reference to FIGS. 8 to 9D shows that the metal layer 210 contacts the second interlayer insulating layer 207, which is an inorganic insulating layer, in the inorganic contact region (ICR). Is not limited to this. As another embodiment, as illustrated in FIGS. 10A and 10B, the display panel 10-2 may include a metal layer (208, hereinafter referred to as a lower metal layer) disposed in the intermediate region MA, and an inorganic contact region In (ICR), the metal layer 210 may contact the lower lower metal layer 208.

도 10a를 참조하면, 하부 하부 금속층(208)은 제2층간절연층(207)과 제1유기절연층(209) 사이에 개재될 수 있다. 하부 하부 금속층(208)은 중간영역(MA)에만 위치할 수 있다. 하부 하부 금속층(208)은 앞서 도 8을 참조하여 설명한 화소회로(PC)에 포함된 데이터라인(DL), 박막트랜지스터(TFT)의 소스전극(SE), 또는/및 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 하부 금속층(208)은 Ti/Al/Ti와 같이 3개의 서브층들을 포함할 수 있다.Referring to FIG. 10A, the lower lower metal layer 208 may be interposed between the second interlayer insulating layer 207 and the first organic insulating layer 209. The lower lower metal layer 208 may be located only in the intermediate region MA. The lower lower metal layer 208 is the same as the data line DL, the source electrode SE of the thin film transistor TFT, and/or the drain electrode DE included in the pixel circuit PC described above with reference to FIG. 8. It may contain substances. For example, the lower lower metal layer 208 may include three sub layers, such as Ti/Al/Ti.

금속층(210)은 제1유기절연층(209)에 형성된 개구(209OD)를 통해 하부 하부 금속층(208)의 상면과 직접 접촉할 수 있으며, 서로 접촉하는 금속층(210) 및 하부 하부 금속층(208)은 무기접촉영역(ICR)을 형성할 수 있다. 금속층(210)이 앞서 도 8을 참조하여 설명한 바와 같이 콘택메탈층(CM)과 동일한 물질을 포함할 수 있으며, 금속층(210)과 하부 하부 금속층(208)은 모두 금속을 포함하기에 이들 사이의 점착력/결합력은 상대적으로 우수할 수 있다. 예컨대, 금속층(210)과 하부 금속층(208)은 동일한 물질을 포함할 수 있다.The metal layer 210 may directly contact the upper surface of the lower lower metal layer 208 through the opening 209OD formed in the first organic insulating layer 209, and the metal layer 210 and the lower lower metal layer 208 contacting each other May form an inorganic contact region (ICR). The metal layer 210 may include the same material as the contact metal layer CM, as described above with reference to FIG. 8, and the metal layer 210 and the lower lower metal layer 208 both contain metal, so The adhesion/bonding force may be relatively good. For example, the metal layer 210 and the lower metal layer 208 may include the same material.

하부 금속층(208)은 도 10a에 도시된 바와 같이, 중간영역(MA)에서 단일체(single body)로서 제1유기절연층(209)의 개구(209OD) 및 그루브(G)와 중첩할 수 있다. 또는, 표시 패널(10-2')의 하부 금속층(208)은 도 10b에 도시된 바와 같이 그루브(G)와 중첩하는 개구(208OP)를 포함할 수 있으며, 개구(208OP)를 중심으로 상호 이격된 복수의 부분(part)들을 포함할 수 있다. 개구(208OP)의 폭은 그루브(G) 중 제1유기절연층(209)을 지나는 부분의 폭(예, 제2폭 W2) 보다 크게 형성될 수 있으며, 하부 금속층(208)의 개구(208OP)에서 제1유기절연층(209)은 제2층간절연층(207)과 접촉할 수 있다. The lower metal layer 208 may overlap the opening 209OD and the groove G of the first organic insulating layer 209 as a single body in the intermediate region MA, as shown in FIG. 10A. Alternatively, the lower metal layer 208 of the display panel 10-2 ′ may include an opening 208OP overlapping the groove G, as shown in FIG. 10B, and spaced apart from each other around the opening 208OP. It may include a plurality of parts (parts). The width of the opening 208OP may be formed to be larger than the width (eg, the second width W2) of the portion of the groove G passing through the first organic insulating layer 209, and the opening 208OP of the lower metal layer 208 may be formed. The first organic insulating layer 209 may contact the second interlayer insulating layer 207.

도 10a 및 도 10b는 각각 표시 패널(10-2, 10-2')의 단면 구조를 도시하고 있으나, 표시 패널(10-2, 10-2')의 기판(100)의 상면에 수직한 방향에서 보았을 때 하부 금속층(208)은 제1영역(OA)을 둘러싸는 고리 형상을 갖는 것으로 이해할 수 있다. 일 실시예로, 평면상에서 하부 금속층(208)은 소정의 폭을 가진 하나의 고리를 포함하거나(도 10a), 개구(208OP)가 형성되면서 상호 이격된 부분들에 의해 형성된 복수의 서브-고리들을 포함(도 10b)할 수 있다. 10A and 10B show cross-sectional structures of the display panels 10-2 and 10-2', respectively, but are perpendicular to the top surface of the substrate 100 of the display panels 10-2 and 10-2'. It can be understood that the lower metal layer 208 has a ring shape surrounding the first region OA when viewed from. In one embodiment, the lower metal layer 208 on the planar surface includes one ring having a predetermined width (FIG. 10A), or a plurality of sub-rings formed by mutually spaced portions as the opening 208OP is formed. It can be included (Fig. 10b).

금속층(210)과 하부 금속층(208) 간의 접촉은 전기적 연결을 위한 접촉과 구별된다. 금속층(210)과 하부 금속층(208) 각각은 중간영역(MA)에 위치하되, 기판(100)의 상면에서 수직한 방향에서 보았을 때 고리 형상을 갖는 바, 표시영역(DA)에 배치된 구성요소들에 전기적 신호 또는 소정의 전압을 인가하기 위한 금속과 금속의 접촉과 구별된다.The contact between the metal layer 210 and the lower metal layer 208 is distinguished from the contact for electrical connection. Each of the metal layer 210 and the lower metal layer 208 is positioned in the middle region MA, but has a ring shape when viewed in a vertical direction from the top surface of the substrate 100, and is a component disposed in the display region DA It is distinguished from metal to metal contact for applying an electrical signal or a predetermined voltage to the field.

그루브(G)의 바닥면은 도 10a에 도시된 바와 같이 하부 금속층(208)의 상면에 위치할 수 있으며, 그루브(G)의 깊이(h1')는 제1유기절연층(209)의 두께(t1) 보다 작을 수 있다. 다른 실시예로, 하부 금속층(208)은 제1유기절연층(209)의 개구(209OD)와 중첩하도록 배치될 수 있으며, 그루브(G)의 깊이(h1')는 제1유기절연층(209)의 두께(t1)와 같거나 그 보다 작을 수 있다. 일 실시예로, 도 10b는 그루브(G)의 바닥면이 제2층간절연층(207)의 상면과 동일한 평면 상에 위치하는 것을 도시한다. The bottom surface of the groove G may be located on the upper surface of the lower metal layer 208, as shown in FIG. 10A, and the depth h1' of the groove G is the thickness of the first organic insulating layer 209 ( t1). In another embodiment, the lower metal layer 208 may be disposed to overlap the opening 209OD of the first organic insulating layer 209, and the depth h1' of the groove G may be the first organic insulating layer 209 ) May be equal to or less than the thickness t1. In one embodiment, Figure 10b shows that the bottom surface of the groove (G) is located on the same plane as the upper surface of the second interlayer insulating layer 207.

도 11a, 도 11b, 및 도 11c는 본 발명의 다른 실시예에 따른 표시 패널의 제조 공정에 따른 단면도로서, 중간영역을 나타낸다. 11A, 11B, and 11C are cross-sectional views illustrating a manufacturing process of a display panel according to another exemplary embodiment of the present invention, and show an intermediate region.

도 11a 및 도 11b를 참조하면, 다층 막(ML)에 그루브(G)가 형성되며, 다층 막(ML)은 3개 이상의 층을 포함할 수 있다. 예컨대, 다층 막(ML)은 유기층을 포함하는 제1서브층, 제1서브층 상에 위치하며 무기층을 포함하는 제2서브층, 및 유기층 아래에 배치되는 적어도 하나의 하부 절연층(또는 제3서브층)을 포함할 수 있으며, 적어도 하나의 하부 절연층은 무기절연층을 포함할 수 있다. 일 실시예로, 도 11a에 도시된 바와 같이, 다층 막(ML)은 제1유기절연층(209), 제1유기절연층(209) 위의 금속층(210), 및 제1유기절연층(209) 아래의 제2층간절연층(207)을 포함할 수 있다. 다른 실시예로서, 도 11b에 도시된 바와 같이 다층 막(ML)은 제1유기절연층(209), 제1유기절연층(209) 위의 금속층(210), 그리고 제1유기절연층(209) 아래의 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)을 포함할 수 있다.11A and 11B, a groove G is formed in the multilayer film ML, and the multilayer film ML may include three or more layers. For example, the multilayer film ML is a first sub-layer including an organic layer, a second sub-layer positioned on the first sub-layer and including an inorganic layer, and at least one lower insulating layer (or agent) disposed under the organic layer. 3 sub-layers), and the at least one lower insulating layer may include an inorganic insulating layer. In one embodiment, as shown in FIG. 11A, the multilayer film ML includes a first organic insulating layer 209, a metal layer 210 over the first organic insulating layer 209, and a first organic insulating layer ( 209) A second interlayer insulating layer 207 may be included below. As another embodiment, as illustrated in FIG. 11B, the multilayer film ML includes a first organic insulating layer 209, a metal layer 210 over the first organic insulating layer 209, and a first organic insulating layer 209. ) May include a gate insulating layer 203 below, a first interlayer insulating layer 205, and a second interlayer insulating layer 207.

그루브(G)를 형성하는 공정에 있어서, 제1유기절연층(209) 아래에 배치된 적어도 하나의 무기절연층의 일부가 식각될 수 있다. 예컨대, 제2층간절연층(207)의 일부가 식각되면서 제2층간절연층(207)에 제3홀(207h)이 형성될 수 있다(도 11a). 또는, 제2층간절연층(207), 제1층간절연층(205), 및 게이트절연층(203)의 일부들이 식각되면서 제2층간절연층(207)에 제3홀(207h)이 형성되고, 제1층간절연층(205)에 제4홀(205h)이 형성되며, 게이트절연층(203)에 리세스(203r)가 형성될 수 있다(도 11b). 다른 실시예로, 도11a에 도시된 제2층간절연층(207)에는 제2층간절연층(207)을 관통하는 제3홀(207h) 대신 리세스가 형성될 수 있다. 또 다른 실시예로, 도11b에 도시된 게이트절연층(203)에는 리세스(203r) 대신에 홀이 형성될 수 있다.In the process of forming the groove (G), a part of the at least one inorganic insulating layer disposed under the first organic insulating layer 209 may be etched. For example, a third hole 207h may be formed in the second interlayer insulating layer 207 while a part of the second interlayer insulating layer 207 is etched (FIG. 11A). Alternatively, a part of the second interlayer insulating layer 207, the first interlayer insulating layer 205, and the gate insulating layer 203 may be etched to form a third hole 207h in the second interlayer insulating layer 207. , A fourth hole 205h is formed in the first interlayer insulating layer 205, and a recess 203r may be formed in the gate insulating layer 203 (FIG. 11B ). In another embodiment, a recess may be formed in the second interlayer insulating layer 207 shown in FIG. 11A instead of the third hole 207h penetrating the second interlayer insulating layer 207. In another embodiment, a hole may be formed in the gate insulating layer 203 shown in FIG. 11B instead of the recess 203r.

그루브(G)는 제1유기절연층(209)의 아래에 배치된 적어도 하나의 무기절연층의 일부가 제거되면서 형성되기에, 그루브(G)의 깊이(h2)는 제1유기절연층(209)의 두께(t1) 보다는 크고(h2>t1), 제1유기절연층(209)의 두께(t1)와 적어도 하나의 무기절연층들의 두께(t2)의 합(t1+t2 >h2) 보다는 작을 수 있다. 그루브(G)의 바닥면은 기판(100)의 상면과 제2층간절연층(207)의 상면 사이에 위치하는 가상의 면 상에 위치할 수 있다. 그루브(G)의 깊이(h2)는 약 1.5㎛ 이상일 수 있다. 예컨대, 그루브(G)의 깊이는 약 2㎛ 이상이거나, 2.5㎛ 이상이거나, 3㎛ 이상이거나, 3.5㎛ 이상일 수 있다.The groove (G) is formed by removing a portion of at least one inorganic insulating layer disposed under the first organic insulating layer 209, so the depth (h2) of the groove (G) is the first organic insulating layer (209) ) Greater than the thickness (t1) (h2>t1), and less than the sum (t1+t2 >h2) of the thickness (t1) of the first organic insulating layer 209 and the thickness (t2) of the at least one inorganic insulating layer. Can. The bottom surface of the groove G may be located on a virtual surface located between the top surface of the substrate 100 and the top surface of the second interlayer insulating layer 207. The depth h2 of the groove G may be about 1.5 μm or more. For example, the depth of the groove G may be about 2 μm or more, 2.5 μm or more, 3 μm or more, or 3.5 μm or more.

그루브(G)는 언더컷 형상을 가질 수 있으며, 그루브(G)를 향하는 금속층(210)의 팁(PT)은 처마 구조를 형성할 수 있다. 팁(PT)의 돌출 길이(d1)는 약 2.0㎛ 이거나 그 보다 작을 수 있으며, 예컨대 약 1㎛ 내지 1.5 ㎛를 가질 수 있다.The groove G may have an undercut shape, and the tip PT of the metal layer 210 facing the groove G may form an eave structure. The protruding length d1 of the tip PT may be about 2.0 μm or smaller, for example, about 1 μm to 1.5 μm.

다음으로, 도 11c에 도시된 바와 같이 그루브(G)가 형성된 기판(100) 상에 중간층(222), 대향전극(223), 및 캐핑층(230)이 순차적으로 형성될 수 있다. 일 실시예로, 그루브(G)에 의해 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캐핑층(230)이 중간영역(MA)에서 단절 또는 분리될 수 있다. 또 다른 실시예로서, 캐핑층(230)은 생략되거나, 앞서 도 9c를 참조하여 설명한 바와 같이 그루브(G)에 의해 단절되지 않고 연속적으로 형성될 수 있다.Next, as shown in FIG. 11C, the intermediate layer 222, the counter electrode 223, and the capping layer 230 may be sequentially formed on the substrate 100 on which the groove G is formed. In one embodiment, the first functional layer 222a, the second functional layer 222c, the counter electrode 223, and the capping layer 230 may be disconnected or separated in the intermediate region MA by the groove G. Can. As another embodiment, the capping layer 230 may be omitted, or may be continuously formed without being cut off by the groove G as described above with reference to FIG. 9C.

그루브(G)들 사이에는 격벽(PW)이 배치될 수 있으며, 유기봉지층(320)의 단부가 표시영역(DA)에 인접한 격벽(PW)의 일측에 인접하게 배치되는 것과 같은 표시 패널(10-3)의 다른 구성요소들의 특징은 앞서 도 8 내지 도 9d를 참조하여 설명한 바와 같다.A partition wall PW may be disposed between the grooves G, and the display panel 10 such that an end of the organic encapsulation layer 320 is disposed adjacent to one side of the partition wall PW adjacent to the display area DA. The characteristics of other components of -3) are as described above with reference to FIGS. 8 to 9D.

도 12는 본 발명의 다른 실시예에 따른 표시 패널의 중간영역을 개략적으로 나타낸 단면도이다.12 is a cross-sectional view schematically illustrating an intermediate region of a display panel according to another exemplary embodiment of the present invention.

도 12를 참조하면, 표시 패널(10-4)은 중간영역(MA)에 배치된 하부 금속층(208)을 포함할 수 있다. 하부 금속층(208)은 제2층간절연층(207)과 제1유기절연층(209) 사이에 개재될 수 있다. Referring to FIG. 12, the display panel 10-4 may include a lower metal layer 208 disposed in the intermediate region MA. The lower metal layer 208 may be interposed between the second interlayer insulating layer 207 and the first organic insulating layer 209.

금속층(210)은 제1유기절연층(209)의 개구(209OD)를 통해 하부 금속층(208)의 상면과 직접 접촉할 수 있다. 서로 접촉하는 금속층(210) 및 하부 금속층(208)은 무기접촉영역(ICR)을 형성할 수 있다. The metal layer 210 may directly contact the upper surface of the lower metal layer 208 through the opening 209OD of the first organic insulating layer 209. The metal layer 210 and the lower metal layer 208 contacting each other may form an inorganic contact region (ICR).

하부 금속층(208)은 앞서 도 8을 참조하여 설명한 화소회로(PC)에 포함된 데이터라인(DL), 박막트랜지스터(TFT)의 소스전극(SE), 또는/및 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 금속층(208)은 Ti/Al/Ti와 같이 3개의 서브층들을 포함할 수 있으며, 금속층(210)과 하부 금속층(208)은 동일한 물질을 포함할 수 있다.The lower metal layer 208 is the same material as the data line DL, the source electrode SE of the thin film transistor TFT, and/or the drain electrode DE included in the pixel circuit PC described above with reference to FIG. 8. It may include. For example, the lower metal layer 208 may include three sub layers, such as Ti/Al/Ti, and the metal layer 210 and the lower metal layer 208 may include the same material.

하부 금속층(208)은 그루브(G)와 대응하는 영역에는 형성되지 않을 수 있다. 예컨대, 하부 금속층(208)은 그루브(G)와 대응하는 영역에 형성된 개구(208OP)를 포함할 수 있다. 개구(208OP)의 폭은 그루브(G) 중 제1유기절연층(209)을 지나는 부분의 폭(예, 제2폭 W2) 보다 크게 형성될 수 있으며, 하부 금속층(208)의 개구(208OP)에서 제1유기절연층(209)은 제2층간절연층(207)과 접촉할 수 있다.The lower metal layer 208 may not be formed in a region corresponding to the groove G. For example, the lower metal layer 208 may include an opening 208OP formed in a region corresponding to the groove G. The width of the opening 208OP may be formed to be larger than the width (eg, the second width W2) of the portion of the groove G passing through the first organic insulating layer 209, and the opening 208OP of the lower metal layer 208 may be formed. The first organic insulating layer 209 may contact the second interlayer insulating layer 207.

그루브(G)의 바닥면은 기판(100)의 상면과 하부 금속층(208)의 상면과 사이의 가상의 면 상에 놓일 수 있다. 일 실시예로, 도 12는 그루브(G)의 바닥면이 하부 금속층(208)의 바닥면의 아래, 예컨대 제1층간절연층(205)의 상면과 동일한 가상의 면 상에 놓인 것을 도시한다. 그루브(G)를 형성하는 공정에서 제1유기절연층(209) 아래의 무기절연층(들)의 식각 정도에 따라, 그루브(G)의 바닥면은 기판(100)의 상면과 제2층간절연층(207)의 상면 사이에 위치하는 어느 하나의 가상의 면 상에 놓일 수 있다. The bottom surface of the groove G may be placed on a virtual surface between the top surface of the substrate 100 and the top surface of the lower metal layer 208. In one embodiment, FIG. 12 shows that the bottom surface of the groove G lies below the bottom surface of the lower metal layer 208, for example, on the same virtual surface as the top surface of the first interlayer insulating layer 205. According to the etching degree of the inorganic insulating layer(s) under the first organic insulating layer 209 in the process of forming the groove (G), the bottom surface of the groove (G) is insulated between the top surface of the substrate 100 and the second layer It can lie on any one imaginary face located between the top faces of the layer 207.

도 12에 도시된 단면 구조는 제1영역(OA)을 둘러싸는 구조로 이해할 수 있다. 평면상에서, 예컨대 기판(100)의 상면에 수직한 방향에서 볼 때 도 12에 도시된 구성요소들은 제1영역(OA)을 둘러싸는 고리 형상을 가질 수 있음은 앞서 설명한 바와 같다. The cross-sectional structure illustrated in FIG. 12 may be understood as a structure surrounding the first region OA. As described above, the components shown in FIG. 12 may have a ring shape surrounding the first area OA when viewed in a plane, for example, in a direction perpendicular to the upper surface of the substrate 100.

도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 표시 패널의 제조 공정에 따른 단면도로서, 중간영역을 나타낸다. 13A and 13B are cross-sectional views illustrating a manufacturing process of a display panel according to another exemplary embodiment of the present invention, and show an intermediate region.

도 13a를 참조하면, 그루브(G)는 제1유기절연층(209) 및 금속층(210)을 포함하는 다층 막(ML)에 형성될 수 있다. 금속층(210)에 형성된 제1홀(210h) 및 제1유기절연층(209)에 형성된 리세스(209r)는 그루브(G)를 형성할 수 있다. 그루브(G)의 깊이, 예컨대 리세스(209r)의 깊이(h3)는 제1유기절연층(209)의 두께(t1) 보다 작을 수 있다. 리세스(209r)의 깊이(h3)는 약 1.5㎛ 이상, 예컨대, 약 2㎛ 이상일 수 있다.Referring to FIG. 13A, the groove G may be formed on a multilayer film ML including the first organic insulating layer 209 and the metal layer 210. The first hole 210h formed in the metal layer 210 and the recess 209r formed in the first organic insulating layer 209 may form a groove G. The depth of the groove G, for example, the depth h3 of the recess 209r, may be smaller than the thickness t1 of the first organic insulating layer 209. The depth h3 of the recess 209r may be about 1.5 μm or more, for example, about 2 μm or more.

도 13a에 도시된 바와 같이 제1유기절연층(209)의 두께(t1) 보다 작은 경우, 그루브(G)의 바닥면은 제1유기절연층(209)의 상면과 바닥면 사이의 가상의 면 상에 놓일 수 있다. 이 경우, 그루브(G)의 바닥면의 아래에 존재하는 제1유기절연층(209)의 일부는 수분이 침투하는 경로를 제공할 수 있으나, 본 발명의 실시예에 따르면 그루브(G)를 중심으로 양측에 각각 개구(209OD)가 배치되고, 개구(209OD)를 통해 금속층(210)과 무기절연층, 예컨대 제2층간절연층(207)이 직접 접촉하면서 무기접촉영역(ICR)을 형성하므로, 전술한 투습의 문제를 방지할 수 있다.As shown in FIG. 13A, when the thickness is less than the thickness t1 of the first organic insulating layer 209, the bottom surface of the groove G is an imaginary surface between the top surface and the bottom surface of the first organic insulating layer 209. Can be put on. In this case, a portion of the first organic insulating layer 209 existing under the bottom surface of the groove G may provide a path through which moisture penetrates, but according to an embodiment of the present invention, the groove G is centered. Since the openings 209OD are disposed on both sides, and the metal layer 210 and the inorganic insulating layer, such as the second interlayer insulating layer 207, directly contact each other through the opening 209OD, thereby forming an inorganic contact region (ICR). The above-mentioned moisture permeation problem can be prevented.

그루브(G)는 언더컷 구조를 가질 수 있다. 그루브(G) 및/또는 제1홀(210h)의 중심을 향해 돌출된 금속층(210)의 단부들은 한 쌍의 처마(또는 한 쌍의 돌출 팁 또는 팁, PT)을 형성할 수 있다. 각각의 팁(PT)의 돌출 길이(d1)는 약 1㎛ 내지 1.5 ㎛를 가질 수 있다.The groove G may have an undercut structure. The ends of the metal layer 210 protruding toward the center of the groove G and/or the first hole 210h may form a pair of eaves (or a pair of protruding tips or tips, PT). The protruding length d1 of each tip PT may have about 1 μm to 1.5 μm.

도 13b를 참조하면, 그루브(G)가 형성된 기판(100) 상에 중간층(222), 대향전극(223), 및 캐핑층(230)이 순차적으로 형성될 수 있다. 중간층(222) 중 일부, 예컨대 제1기능층(222a) 및/또는 제2기능층(222c)은 그루브(G)에 의해 중간영역(MA)에서 단절되거나 분리될 수 있다. 유사하게, 대향전극(223), 및 캐핑층(230)이 중간영역(MA)에서 단절 또는 분리될 수 있다. 다른 실시예로, 캐핑층(230)은 생략되거나, 무기절연층을 포함하는 캐핑층(230)은 도 9c를 참조하여 설명한 바와 같이 연속적으로 형성될 수 있다. 이 후, 박막봉지층(300)이 형성된다.13B, the intermediate layer 222, the counter electrode 223, and the capping layer 230 may be sequentially formed on the substrate 100 on which the groove G is formed. Some of the intermediate layer 222, for example, the first functional layer 222a and/or the second functional layer 222c may be cut off or separated from the intermediate region MA by the groove G. Similarly, the counter electrode 223 and the capping layer 230 may be disconnected or separated in the intermediate region MA. In another embodiment, the capping layer 230 may be omitted, or the capping layer 230 including the inorganic insulating layer may be continuously formed as described with reference to FIG. 9C. Thereafter, the thin film encapsulation layer 300 is formed.

그루브(G)들 사이에는 격벽(PW)이 배치될 수 있으며, 유기봉지층(320)의 단부가 표시영역(DA)에 인접한 격벽(PW)의 일측에 인접하게 배치되는 특징, 그리고 제1무기봉지층(310)과 제2무기봉지층(330) 등의 구성요소들을 포함하는 표시 패널(10-5)의 특징은 앞서 도 8 내지 도 9d를 참조하여 설명한 바와 같다.A partition wall PW may be disposed between the grooves G, and an end of the organic encapsulation layer 320 may be disposed adjacent to one side of the partition wall WW adjacent to the display area DA, and the first weapon The characteristics of the display panel 10-5 including components such as the encapsulation layer 310 and the second inorganic encapsulation layer 330 are as described above with reference to FIGS. 8 to 9D.

도 13a를 참조하여 설명한 그루브(G)가 제1유기절연층(209)의 리세스(209r) 및 금속층(210)의 제1홀(210h)을 포함하고, 그루브의 깊이, 즉 리세스의 깊이(h3)가 제1유기절연층(209)의 두께(t1) 보다 작은 점, 그리고 그루브(G)의 바닥면이 제1유기절연층(209)의 바닥면과 상면 사이에 위치하는 점 등은 앞서 도 8 내지 도 12를 참조하여 설명한 실시예 및/또는 도 14 내지 도 30을 참조하여 후술할 실시예에도 동일하게 적용될 수 있음은 물론이다. The groove G described with reference to FIG. 13A includes a recess 209r of the first organic insulating layer 209 and a first hole 210h of the metal layer 210, and the depth of the groove, that is, the depth of the recess The point (h3) is smaller than the thickness (t1) of the first organic insulating layer 209, and the point where the bottom surface of the groove (G) is located between the bottom surface and the top surface of the first organic insulating layer 209, etc. Of course, the same can be applied to the embodiments described with reference to FIGS. 8 to 12 and/or the embodiments to be described later with reference to FIGS. 14 to 30.

도 14는 본 발명의 다른 실시예에 따른 표시 패널의 중간영역을 개략적으로 나타낸 단면도이다.14 is a cross-sectional view schematically illustrating an intermediate region of a display panel according to another exemplary embodiment of the present invention.

도 14를 참조하면, 표시 패널(10-6)은 중간영역(MA)에 배치된 하부 금속층(208)을 포함할 수 있다. 하부 금속층(208)은 제2층간절연층(207)과 제1유기절연층(209) 사이에 개재될 수 있다. 하부 금속층(208)은 앞서 도 8을 참조하여 설명한 화소회로(PC)에 포함된 데이터라인(DL), 박막트랜지스터(TFT)의 소스전극(SE), 또는/및 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 금속층(208)은 Ti/Al/Ti와 같이 3개의 서브층들을 포함할 수 있으며, 금속층(210)과 하부 금속층(208)은 동일한 물질을 포함할 수 있다.Referring to FIG. 14, the display panel 10-6 may include a lower metal layer 208 disposed in the intermediate region MA. The lower metal layer 208 may be interposed between the second interlayer insulating layer 207 and the first organic insulating layer 209. The lower metal layer 208 is the same material as the data line DL, the source electrode SE of the thin film transistor TFT, and/or the drain electrode DE included in the pixel circuit PC described above with reference to FIG. 8. It may include. For example, the lower metal layer 208 may include three sub layers, such as Ti/Al/Ti, and the metal layer 210 and the lower metal layer 208 may include the same material.

하부 금속층(208)은 그루브(G)와 대응하는 영역에 형성된 개구(208OP)를 포함할 수 있으며, 개구(208OP)의 폭은 그루브(G) 중 제1유기절연층(209)을 지나는 부분의 폭(예, 제2폭 W2) 보다 크게 형성될 수 있다.The lower metal layer 208 may include an opening 208OP formed in a region corresponding to the groove G, and the width of the opening 208OP is a portion of the groove G passing through the first organic insulating layer 209. It may be formed larger than the width (eg, the second width W2).

다른 실시예로, 하부 금속층(208)은 도 10a를 참조하여 설명한 바와 같이 개구(208OP)를 구비하지 않은 채, 중간영역(MA)에 대응하도록 소정의 폭을 갖도록 일체로 형성될 수 있다.In another embodiment, the lower metal layer 208 may be integrally formed to have a predetermined width to correspond to the intermediate region MA without the opening 208OP as described with reference to FIG. 10A.

도 15a, 도 15d 내지 도 15f는 본 발명의 다른 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이고, 도 15b 및 도 15c는 각각 도 15a의 변형 실시예에 따른 단면에 해당하며, 도 15g는 도 15f에 따른 표시 패널의 변형 실시예에 해당한다.15A, 15D to 15F are cross-sectional views of a manufacturing process of a display panel according to another exemplary embodiment of the present invention, and FIGS. 15B and 15C correspond to cross-sections according to a modified embodiment of FIG. 15A, respectively. Corresponds to a modified embodiment of the display panel according to FIG. 15F.

그루브(G)가 형성되는 다층 막(ML)은 유기층인 제1서브층, 제1서브층 상에 위치하며 무기층을 포함하는 제2서브층, 제2서브층 위에 위치하는 적어도 하나의 상부 절연층(또는 제4서브층)을 포함할 수 있으며, 적어도 하나의 상부 절연층은 유기절연층을 포함하거나, 무기절연층을 포함하거나, 또는 유기절연층과 무기절연층을 포함할 수 있다. The multi-layer film ML in which the groove G is formed is at least one upper insulating layer located on the first sub-layer, the first sub-layer, which is an organic layer, and the second sub-layer including the inorganic layer and the second sub-layer. A layer (or a fourth sub-layer) may be included, and the at least one upper insulating layer may include an organic insulating layer, an inorganic insulating layer, or an organic insulating layer and an inorganic insulating layer.

일 실시예로, 도 15a에 도시된 바와 같이, 다층 막(ML)은 제1유기절연층(209), 제1유기절연층(209) 위의 금속층(210), 및 금속층(210) 위의 제2유기절연층(211)을 포함할 수 있다. 금속층(210)은 앞서 설명한 바와 같이 콘택메탈층(CM)과 동일한 층 상에 위치하며, 동일한 물질을 포함할 수 있다. In one embodiment, as shown in FIG. 15A, the multilayer film ML is formed on the first organic insulating layer 209, the metal layer 210 on the first organic insulating layer 209, and the metal layer 210. A second organic insulating layer 211 may be included. The metal layer 210 is located on the same layer as the contact metal layer CM, as described above, and may include the same material.

다른 실시예로, 도 15b에 도시된 바와 같이 적어도 하나의 상부 절연층은 무기절연층(212)과 제2유기절연층(211)을 포함할 수 있다. 따라서, 다층 막(ML)은 순차적으로 적층된 제1유기절연층(209), 금속층(210), 무기절연층(212), 및 제2유기절연층(211)을 포함할 수 있다. In another embodiment, as illustrated in FIG. 15B, at least one upper insulating layer may include an inorganic insulating layer 212 and a second organic insulating layer 211. Accordingly, the multilayer film ML may include a first organic insulating layer 209, a metal layer 210, an inorganic insulating layer 212, and a second organic insulating layer 211 sequentially stacked.

또 다른 실시예로, 도 15c에 도시된 바와 같이 적어도 하나의 상부 절연층은 무기절연층(212)을 포함할 수 있으며, 이 경우 다층 막(ML)은 순차적으로 적층된 제1유기절연층(209), 금속층(210), 및 무기절연층(212)을 포함할 수 있다. In another embodiment, as shown in FIG. 15C, at least one upper insulating layer may include an inorganic insulating layer 212, in which case the multilayer film ML is sequentially stacked with the first organic insulating layer ( 209), a metal layer 210, and an inorganic insulating layer 212.

이하에서는 설명의 편의를 위하여, 다층 막(ML)이 도 15a에 도시된 바와 같이 제1유기절연층(209), 제1유기절연층(209) 위의 금속층(210), 및 금속층(210) 위의 제2유기절연층(211)을 포함하는 경우의 공정에 대하여 설명한다.Hereinafter, for convenience of description, the multilayer film ML is the first organic insulating layer 209, the metal layer 210 on the first organic insulating layer 209, and the metal layer 210 as shown in FIG. 15A. The process in the case of including the second organic insulating layer 211 will be described.

다층 막(ML)의 그루브(G)는 식각(예컨대, 등방성 에칭 등) 공정을 통해 형성될 수 있다. 도 15d에 도시된 바와 같이, 서로 중첩하는 금속층(210)의 제1홀(210h), 제1유기절연층(209)의 제2홀(209h), 및 제2유기절연층(211)의 제5홀(211h)이 그루브(G)를 형성할 수 있다. 그루브(G)의 중심을 향해 연장된 한 쌍의 팁(PT) 각각의 돌출 길이(d1), 금속층(210)의 제1폭(W1), 및 그루브(G) 중 제1유기절연층(209)을 지나는 부분의 폭(예, 제2폭 W2)에 대한 특징은 앞서 설명한 바와 같다. 제5홀(211h)을 정의하는 제2유기절연층(211)의 측면은 한 쌍의 팁(PT) 보다 그루브(G)의 중심을 향해 더 돌출되지 않을 수 있다. 바꾸어 말하면, 제5홀(211h)의 폭(W3, 이하 제3폭)은 금속층(210)의 제1폭(W1)과 동일하거나 그 보다 클 수 있다. 제2유기절연층(211)의 측면이 경사면을 갖는 경우, 제5홀(211h)의 제3폭(W3)은 제5홀(211h)을 정의하는 제2유기절연층(211)의 측면 사이의 최소 값으로 이해할 수 있다. The grooves G of the multilayer film ML may be formed through an etching (eg, isotropic etching, etc.) process. As shown in FIG. 15D, the first hole 210h of the metal layer 210 overlapping each other, the second hole 209h of the first organic insulating layer 209, and the second organic insulating layer 211 may be removed. The 5 holes 211h may form a groove G. The first organic insulating layer 209 among the protruding length d1 of each of the pair of tips PT extending toward the center of the groove G, the first width W1 of the metal layer 210, and the groove G ), the characteristics of the width of the part passing through (eg, the second width W2) are as described above. The side surface of the second organic insulating layer 211 defining the fifth hole 211h may not protrude more toward the center of the groove G than the pair of tips PT. In other words, the width W3 (hereinafter, the third width) of the fifth hole 211h may be the same as or greater than the first width W1 of the metal layer 210. When the side surface of the second organic insulating layer 211 has an inclined surface, the third width W3 of the fifth hole 211h is between the side surfaces of the second organic insulating layer 211 defining the fifth hole 211h. It can be understood as the minimum value of.

예컨대, 그루브(G)는 도 15d에 도시된 바와 같이 제2유기절연층(211)의 제5홀(211h), 금속층(210)의 제1홀(210h), 제1유기절연층(209)의 제2홀(209h)을 포함할 수 있다. 그루브(G)의 바닥면은 제1유기절연층(209)의 바닥면과 동일한 가상의 면 상에 위치할 수 있다.For example, the groove G may include a fifth hole 211h of the second organic insulating layer 211, a first hole 210h of the metal layer 210, and a first organic insulating layer 209 as shown in FIG. 15D. It may include a second hole (209h). The bottom surface of the groove G may be located on the same virtual surface as the bottom surface of the first organic insulating layer 209.

다른 실시예로, 그루브(G)는 금속층(210)의 제1홀(210h), 제1유기절연층(209)의 제1리세스(209r, 도 13a), 및 제2유기절연층(211)의 제5홀(211h)에 의해 형성될 수 있다. 이 경우, 그루브(G)의 바닥면은 제1유기절연층(209)의 바닥면과 상면 사이의 가상의 면 상에 위치할 수 있다. In another embodiment, the groove G is a first hole 210h of the metal layer 210, a first recess 209r of the first organic insulating layer 209 (FIG. 13A ), and a second organic insulating layer 211 ) May be formed by the fifth hole 211h. In this case, the bottom surface of the groove G may be located on a virtual surface between the bottom surface and the top surface of the first organic insulating layer 209.

제1유기절연층(209)의 아래에 위치하는 무기절연층, 예컨대 제2층간절연층(207) 및/또는 제1층간절연층(205)은 그루브(G)와 중첩하는 개구(207OP, 205OP)를 각각 포함할 수 있으며, 이 경우 그루브(G)의 깊이는 상대적으로 더 깊어질 수 있다. 다른 실시예로, 앞서 도 8 내지 도 14에 도시된 바와 같이, 제1유기절연층(209) 아래에 위치하는 무기절연층, 예컨대 제2층간절연층(207) 및/또는 제1층간절연층(205)은 그루브(G)와 중첩하는 개구(207OP, 205OP)를 포함하지 않을 수 있다. The inorganic insulating layer positioned under the first organic insulating layer 209, for example, the second interlayer insulating layer 207 and/or the first interlayer insulating layer 205, has openings 207OP and 205OP overlapping the groove G. ), and in this case, the depth of the groove G may be relatively deeper. In another embodiment, as shown in FIGS. 8 to 14 above, an inorganic insulating layer positioned under the first organic insulating layer 209, such as a second interlayer insulating layer 207 and/or a first interlayer insulating layer 205 may not include openings 207OP and 205OP overlapping the groove G.

도 15a 내지 도 15d를 참조하면, 상부 절연층, 예컨대 도 15a 내지 도 15c에 도시된 무기절연층(212) 및/또는 제2유기절연층(211)은 그루브(G)를 형성하기 위한 식각 공정 전에 팁(PT, 도 15d)에 해당하는 금속층(210)의 단부를 커버할 수 있다. 따라서, 팁(PT)에 해당하는 금속층(210)의 단부가 표시 패널의 제조 공정 중에 손상되는 것을 방지할 수 있다. 15A to 15D, an upper insulating layer, for example, an inorganic insulating layer 212 and/or a second organic insulating layer 211 illustrated in FIGS. 15A to 15C may be etched to form a groove G The end of the metal layer 210 corresponding to the tip PT (FIG. 15D) may be covered. Therefore, it is possible to prevent the end of the metal layer 210 corresponding to the tip PT from being damaged during the manufacturing process of the display panel.

격벽(PW)은 그루브(G)와 인접하게 배치될 수 있다. 예컨대, 격벽(PW)은 그루브(G)를 형성하는 다층 막(ML)의 일부, 예컨대 제2유기절연층(211) 상에 형성될 수 있다. 일 실시예로, 격벽(PW)은 제2유기절연층(211)의 일부(211P), 화소정의막(215)의 일부(215P), 및 스페이서(217)의 일부(217P)가 적층되면서 형성될 수 있다. 제2유기절연층(211)의 일부(211P) 아래에 위치하는 금속층(210)의 일부도 격벽(PW)을 형성할 수 있다. The partition wall PW may be disposed adjacent to the groove G. For example, the partition wall PW may be formed on a part of the multilayer film ML forming the groove G, for example, the second organic insulating layer 211. In one embodiment, the partition wall PW is formed while a portion 211P of the second organic insulating layer 211, a portion 215P of the pixel defining layer 215, and a portion 217P of the spacer 217 are stacked. Can be. A portion of the metal layer 210 positioned under a portion 211P of the second organic insulating layer 211 may also form a partition wall PW.

제1유기절연층(209)은 개구(209OD)를 포함할 수 있으며, 해당 개구(209OD)를 통해 금속층(210)과 제1유기절연층(209) 아래의 무기층, 예컨대 제2층간절연층(207) 이 직접 접촉함으로써 무기접촉영역(ICR)을 형성할 수 있다.The first organic insulating layer 209 may include an opening 209OD, and an inorganic layer under the metal layer 210 and the first organic insulating layer 209 through the opening 209OD, for example, a second interlayer insulating layer By directly contacting (207), an inorganic contact region (ICR) can be formed.

도 15e를 참조하면, 그루브(G)가 형성된 기판(100) 상에 중간층(222), 대향전극(223), 및 캐핑층(230)이 순차적으로 형성될 수 있다. 그루브(G)에 의해 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캐핑층(230)이 중간영역(MA)에서 단절 또는 분리될 수 있다. 다른 실시예로서, 캐핑층(230)은 생략되거나, 앞서 도 9c를 참조하여 설명한 바와 같이 그루브(G)에 의해 단절되지 않고 연속적으로 형성될 수 있다.15E, the intermediate layer 222, the counter electrode 223, and the capping layer 230 may be sequentially formed on the substrate 100 on which the groove G is formed. The first functional layer 222a, the second functional layer 222c, the counter electrode 223, and the capping layer 230 may be disconnected or separated in the intermediate region MA by the groove G. As another embodiment, the capping layer 230 may be omitted, or may be continuously formed without being cut off by the groove G as described above with reference to FIG. 9C.

도 15f를 참조하면, 기판(100) 상에 박막봉지층(300)이 형성된다. 예컨대, 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)이 순차적으로 형성될 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 스텝 커버리지가 상대적으로 우수하므로, 그루브(G)의 내부 표면을 전체적으로 커버할 수 있다. 유기봉지층(320)의 단부는 격벽(PW)의 일측면과 인접하게 배치될 수 있다.15F, a thin film encapsulation layer 300 is formed on the substrate 100. For example, the first inorganic encapsulation layer 310, the organic encapsulation layer 320, and the second inorganic encapsulation layer 330 may be sequentially formed. Since the first inorganic encapsulation layer 310 and the second inorganic encapsulation layer 330 have relatively excellent step coverage, the inner surface of the groove G may be entirely covered. The end of the organic encapsulation layer 320 may be disposed adjacent to one side surface of the partition wall PW.

도 15d에 도시된 표시 패널(10-7)에서는 무기접촉영역(ICR)이 그루브(G)의 일측(예컨대, 도 15f에서 좌측에 위치하는 그루브의 좌측)에 위치하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 15g의 표시 패널(10-8)을 참조하면, 그루브(G)를 중심으로 양측, 즉 그루브(G) 중 표시영역(DA)에 인접한 제1측 및 제1영역(OA)에 인접한 제2측에는 각각 무기접촉영역(ICR)이 위치할 수 있다. 무기접촉영역(ICR)에서 금속층(210)은 제1유기절연층(209)의 개구를 통해 노출된 무기절연층, 예컨대 제2층간절연층(207)의 상면과 접촉할 수 있다. 금속층(210)의 일부 영역은 복수의 층으로 형성되는 격벽(PW)의 서브층의 일부에 해당할 수 있다. In the display panel 10-7 shown in FIG. 15D, the inorganic contact area ICR is positioned on one side of the groove G (eg, the left side of the groove located on the left side in FIG. 15F), but the present invention Is not limited to this. As another embodiment, referring to the display panel 10-8 of FIG. 15G, both sides centering on the groove G, that is, the first side and the first region OA adjacent to the display area DA of the groove G ), an inorganic contact region (ICR) may be located on the second side adjacent to each other. In the inorganic contact region IRC, the metal layer 210 may contact an upper surface of the inorganic insulating layer exposed through the opening of the first organic insulating layer 209, for example, the second interlayer insulating layer 207. A portion of the metal layer 210 may correspond to a portion of the sub-layer of the partition wall PW formed of a plurality of layers.

도 15a, 도 15d, 도 15e, 및 도 15f을 참조하여 설명한 표시 패널(10-7)은 다층 막(ML)에 구비된 적어도 하나의 상부 절연층이 제2유기절연층(211)을 포함하는 것을 설명하였으나, 전술한 공정은 도 15b 또는 도 15c에서 설명한 바와 같은 상부 절연층을 포함하는 경우에도 동일하게 적용될 수 있다. 예컨대, 금속층(210) 상에 배치된 절연층의 적층 구조 및 공정에 따라 다층 막(ML)의 구조 및 그루브(G)의 구조는 후술할 도 16 내지 도 24에 도시된 바와 같이 다양하게 변경될 수 있다. The display panel 10-7 described with reference to FIGS. 15A, 15D, 15E, and 15F includes at least one upper insulating layer provided in the multilayer film ML including the second organic insulating layer 211. Although it has been described, the above-described process can be applied in the same manner when including the upper insulating layer as described in FIG. 15B or 15C. For example, the structure of the multilayer film ML and the structure of the groove G may be variously changed as illustrated in FIGS. 16 to 24 to be described later according to the stacking structure and process of the insulating layer disposed on the metal layer 210. Can.

도 16 및 도 17은 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 발췌하여 나타낸 단면도들이다.16 and 17 are cross-sectional views illustrating a groove extracted from a display panel according to another embodiment of the present invention.

도 16을 참조하면, 그루브(G)는 기판(100) 상에 배치된 다층 막(ML)에 형성되되, 다층 막(ML)은 제1유기절연층(209), 금속층(210), 및 제2유기절연층(211)을 포함할 수 있다. 그루브(G)는 서로 중첩하는 제1유기절연층(209)의 제2홀(209h) 또는 리세스, 금속층(210)의 제1홀(210h), 및 제2유기절연층(211)의 제5홀(211h)을 포함할 수 있다.16, the groove (G) is formed on a multilayer film (ML) disposed on the substrate 100, the multilayer film (ML) is a first organic insulating layer 209, a metal layer 210, and 2 may include an organic insulating layer 211. The groove (G) is a second hole (209h) or recess of the first organic insulating layer 209 overlapping each other, the first hole (210h) of the metal layer 210, and the second organic insulating layer 211 of the second It may include a 5 hole (211h).

앞서 도 15d를 참조하여 설명한 실시예는 제2유기절연층(211)의 제5홀(211h)의 폭(W3, 도 15d)이 금속층(210)의 제1홀(210h)의 제1폭(W1) 보다 작은 것을 도시하나, 도 16은 제2유기절연층(211)의 제5홀(211h)의 제3폭(W3)이 금속층(210)의 제1홀(210h)의 제1폭(W1) 보다 작은 것을 도시한다. 제1홀(210h)을 정의하는 금속층(210)의 단부의 측면은 제2유기절연층(211)으로 커버될 수 있으며, 금속층(210)의 단부 및 제2유기절연층(211)의 단부는 팁(PT)을 형성할 수 있다. 팁(PT)의 돌출 길이(d1)는, 팁(PT)의 바로 아래에 위치하는 제1유기절연층(209)의 내측면으로부터 팁(PT)까지의 수평 방향으로의 거리로서, 제1유기절연층(209)의 내측면으로부터 제2유기절연층(211)의 측면까지의 거리일 수 있다. In the embodiment described with reference to FIG. 15D, the width W3 of the fifth hole 211h of the second organic insulating layer 211 (FIG. 15D) is the first width of the first hole 210h of the metal layer 210 ( W1) is smaller, but FIG. 16 shows the first width 210h of the first hole 210h of the metal layer 210 when the third width W3 of the fifth hole 211h of the second organic insulating layer 211 is W1). The side surface of the end of the metal layer 210 defining the first hole 210h may be covered with the second organic insulating layer 211, and the end of the metal layer 210 and the end of the second organic insulating layer 211 may be A tip PT may be formed. The protruding length d1 of the tip PT is a distance in the horizontal direction from the inner surface of the first organic insulating layer 209 located directly under the tip PT to the tip PT, and the first organic It may be a distance from the inner surface of the insulating layer 209 to the side surface of the second organic insulating layer 211.

다른 실시예로, 도 17를 참조하면, 제2유기절연층(211)의 제5홀(211h)의 제3폭(W3)은 금속층(210)의 제1홀(210h)의 제1폭(W1)과 실질적으로 동일할 수 있다. 제2유기절연층(211)은, 제1홀(210h)을 정의하는 금속층(210)의 단부의 상면을 커버하지만 측면을 커버하지 않을 수 있다. 이 경우, 팁(PT)의 돌출 길이(d1)는 팁(PT)의 바로 아래에 위치하는 제1유기절연층(209)의 내측면으로부터 금속층(210)의 측면까지의 거리일 수 있다.In another embodiment, referring to FIG. 17, the third width W3 of the fifth hole 211h of the second organic insulating layer 211 is the first width of the first hole 210h of the metal layer 210 ( W1). The second organic insulating layer 211 covers the upper surface of the end of the metal layer 210 defining the first hole 210h, but may not cover the side surface. In this case, the protruding length d1 of the tip PT may be a distance from the inner surface of the first organic insulating layer 209 located directly under the tip PT to the side surface of the metal layer 210.

도 18 내지 도 20은 각각 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 발췌하여 나타낸 단면도들이다.18 to 20 are cross-sectional views illustrating a groove extracted from a display panel according to another embodiment of the present invention.

도 18 내지 도 20을 참조하면, 그루브(G)는 기판(100) 상에 배치된 다층 막(ML)에 형성되되, 다층 막(ML)은 제1유기절연층(209), 금속층(210), 무기절연층(212), 및 제2유기절연층(211)을 포함할 수 있다. 그루브(G)는 제1유기절연층(209)에 형성된 홀 또는 리세스, 금속층(210)의 홀, 무기절연층(212)의 홀, 및 제2유기절연층(211)의 홀이 중첩하여 형성될 수 있다.18 to 20, the groove (G) is formed on the multilayer film (ML) disposed on the substrate 100, the multilayer film (ML) is the first organic insulating layer 209, the metal layer 210 , An inorganic insulating layer 212 and a second organic insulating layer 211. The groove G is formed by overlapping holes or recesses formed in the first organic insulating layer 209, holes in the metal layer 210, holes in the inorganic insulating layer 212, and holes in the second organic insulating layer 211. Can be formed.

도 18을 참조하면, 제2유기절연층(211)의 홀의 제3폭(W3)은 무기절연층(212)의 홀의 제4폭(W4) 및 금속층(210)의 홀의 제1폭(W1)보다 작고, 무기절연층(212)의 홀의 제4폭(W4)은 제3폭(W3) 보다 크고 금속층(210)의 홀의 제1폭(W1)보다 작을 수 있다. 그루브(G)의 중심을 향하는 금속층(210)의 단부의 측면은 순차적으로 무기절연층(212) 및 제2유기절연층(211)으로 커버될 수 있다. 그루브(G)의 중심을 향하는 금속층(210)의 단부, 무기절연층(212)의 단부 및 제2유기절연층(211)의 단부는 팁(PT)을 형성할 수 있다. 팁(PT)의 돌출 길이(d1)는 제1유기절연층(209)의 내측면으로부터 제2유기절연층(211)의 측면까지의 수평 거리에 해당한다. Referring to FIG. 18, the third width W3 of the hole of the second organic insulating layer 211 is the fourth width W4 of the hole of the inorganic insulating layer 212 and the first width W1 of the hole of the metal layer 210. It is smaller, and the fourth width W4 of the hole of the inorganic insulating layer 212 may be larger than the third width W3 and smaller than the first width W1 of the hole of the metal layer 210. The side surface of the end of the metal layer 210 facing the center of the groove G may be sequentially covered with the inorganic insulating layer 212 and the second organic insulating layer 211. The end of the metal layer 210 facing the center of the groove G, the end of the inorganic insulating layer 212 and the end of the second organic insulating layer 211 may form a tip PT. The protruding length d1 of the tip PT corresponds to a horizontal distance from the inner surface of the first organic insulating layer 209 to the side surface of the second organic insulating layer 211.

도 19를 참조하면, 그루브(G)의 중심을 향하는 금속층(210)의 단부의 측면은 무기절연층(212)으로 커버되나, 제2유기절연층(211)으로 커버되지 않을 수 있다. 제2유기절연층(211)은 무기절연층(212)의 상면을 커버할 뿐 무기절연층(212)의 단부의 측면은 커버하지 않는다. 금속층(210)의 단부 및 무기절연층(212)의 단부는 팁(PT)을 형성할 수 있으며, 팁(PT)의 돌출 길이(d1)는 팁(PT)의 바로 아래의 제1유기절연층(209)의 내측면으로부터 무기절연층(212)의 단부까지의 수평 거리에 해당한다.Referring to FIG. 19, the side surface of the end of the metal layer 210 facing the center of the groove G is covered with the inorganic insulating layer 212, but may not be covered with the second organic insulating layer 211. The second organic insulating layer 211 covers the upper surface of the inorganic insulating layer 212 but does not cover the side surface of the end of the inorganic insulating layer 212. The end of the metal layer 210 and the end of the inorganic insulating layer 212 may form a tip PT, and the protruding length d1 of the tip PT is the first organic insulating layer immediately below the tip PT. Corresponds to the horizontal distance from the inner surface of 209 to the end of the inorganic insulating layer 212.

도 20을 참조하면, 무기층, 예컨대 금속층(210)과 무기절연층(212)은 순차적으로 적층되되, 제1유기절연층(209)의 내측면 보다 그루브(G)의 중심을 향해 더 연장될 수 있다. 무기절연층(212)은 금속층(210)의 상면만 커버할 수 있다. Referring to FIG. 20, the inorganic layer, for example, the metal layer 210 and the inorganic insulating layer 212 are sequentially stacked, and extend further toward the center of the groove G than the inner surface of the first organic insulating layer 209. Can. The inorganic insulating layer 212 may cover only the upper surface of the metal layer 210.

그루브(G)의 중심을 향하는 무기층의 단부, 예컨대 금속층(210)과 무기절연층(212)의 적층 구조의 단부는 제2유기절연층(211)으로 커버될 수 있다. 팁(PT)의 돌출 길이(d1)는 제1유기절연층(209)의 내측면으로부터 제2유기절연층(211)까지의 수펑 거리에 해당한다. The end of the inorganic layer toward the center of the groove G, for example, the end of the stacked structure of the metal layer 210 and the inorganic insulating layer 212 may be covered with the second organic insulating layer 211. The protruding length d1 of the tip PT corresponds to the distance from the inner surface of the first organic insulating layer 209 to the second organic insulating layer 211.

도 21 내지 도 24는 각각 본 발명의 다른 실시예에 따른 표시 패널 중 그루브를 발췌하여 나타낸 단면도들이다.21 to 24 are cross-sectional views respectively showing a groove extracted from a display panel according to another embodiment of the present invention.

도 21을 참조하면, 다층 막(ML)은 유기층인 제1유기절연층(209), 및 무기층인 금속층(210)과 무기절연층(212)을 포함할 수 있다. 금속층(210)과 무기절연층(212)은 각각 다층 막(ML)의 제2서브층인 무기층을 형성한다.Referring to FIG. 21, the multilayer film ML may include a first organic insulating layer 209 that is an organic layer, and a metal layer 210 and an inorganic insulating layer 212 that are inorganic layers. The metal layer 210 and the inorganic insulating layer 212 each form an inorganic layer that is a second sub layer of the multilayer film ML.

그루브(G)는 다층 막(ML)에 형성되되, 그루브(G)의 팁(PT)은 무기층, 예컨대 금속층(210)과 무기절연층(212)의 적층 구조에 의해 형성된다. 예컨대, 금속층(210) 및 무기절연층(212)의 적층 구조는 제1유기절연층(209)의 내측면으로부터 그루브(G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다. The groove G is formed on the multilayer film ML, and the tip PT of the groove G is formed by a stacked structure of an inorganic layer, for example, a metal layer 210 and an inorganic insulating layer 212. For example, the stacked structure of the metal layer 210 and the inorganic insulating layer 212 may protrude toward the center of the groove G from the inner surface of the first organic insulating layer 209 to form a tip PT.

도 22를 참조하면, 다층 막(ML)은 유기층인 제1유기절연층(209), 및 무기층인 무기절연층(212)을 포함할 수 있다. Referring to FIG. 22, the multilayer film ML may include a first organic insulating layer 209 that is an organic layer, and an inorganic insulating layer 212 that is an inorganic layer.

다층 막(ML)에 형성되는 그루브(G)는, 제1유기절연층(209)의 제2홀(209h), 및 무기절연층(212)의 제6홀(212h)이 중첩하면서 형성될 수 있다. 도 22는 제1유기절연층(209)에 제2홀(209h)이 형성된 것을 도시하고 있으나, 다른 실시예로서 제1유기절연층(209)에는 앞서 도 13a를 참조하여 설명한 바와 같이 제1유기절연층(209)을 관통하지 않는 리세스(209r)가 형성될 수 있다.The groove G formed in the multilayer film ML may be formed while the second hole 209h of the first organic insulating layer 209 and the sixth hole 212h of the inorganic insulating layer 212 overlap. have. 22 shows that the second hole 209h is formed in the first organic insulating layer 209, but as another embodiment, the first organic insulating layer 209 has a first organic as described with reference to FIG. 13A. A recess 209r that does not penetrate the insulating layer 209 may be formed.

제6홀(212h)을 정의하는 무기절연층(212)의 단부는 제1유기절연층(209)의 내측면으로부터 돌출되어 팁(PT)을 이루며, 팁(PT)의 돌출 길이(d1)는 앞서 설명한 바와 같이 약 1㎛ 내지 1.5 ㎛일 수 있다.The end of the inorganic insulating layer 212 defining the sixth hole 212h protrudes from the inner surface of the first organic insulating layer 209 to form a tip PT, and the protruding length d1 of the tip PT is As described above, it may be about 1 μm to 1.5 μm.

도 23 및 도 24를 참조하면, 무기절연층(212) 상에는 상부 절연층으로서 제2유기절연층(211)이 배치될 수 있다. 23 and 24, a second organic insulating layer 211 may be disposed on the inorganic insulating layer 212 as an upper insulating layer.

일 실시예로, 도 23에 도시된 바와 같이 제2유기절연층(211)의 제5홀(211h)의 제3폭(W3)은 무기절연층(212)의 제6홀(212h)의 제5폭(W5) 보다 크거나 같을 수 있다. 이 경우, 제2유기절연층(211)은 무기절연층(212)의 단부의 상면만을 커버할 수 있다. In one embodiment, as shown in FIG. 23, the third width W3 of the fifth hole 211h of the second organic insulating layer 211 is the third hole W212h of the inorganic insulating layer 212 It may be greater than or equal to 5 widths W5. In this case, the second organic insulating layer 211 may cover only the upper surface of the end of the inorganic insulating layer 212.

다른 실시예로, 도 24에 도시된 바와 같이 제2유기절연층(211)의 제5홀(211h)의 제3폭(W3)은 무기절연층(212)의 제6홀(212h)의 제5폭(W5) 보다 작을 수 있으며, 이 경우 제6홀(212h)을 정의하는 무기절연층(212)의 단부의 측면은 제2유기절연층(211)으로 커버될 수 있다. 무기절연층(212)의 단부 및 제2유기절연층(211)의 단부는 팁(PT)을 형성할 수 있으며, 팁(PT)의 돌출 길이(d1)는 제1유기절연층(209)의 내측면으로부터 제2유기절연층(211)의 단부까지의 수평 거리에 해당한다.In another embodiment, as shown in FIG. 24, the third width W3 of the fifth hole 211h of the second organic insulating layer 211 is the third hole W212h of the inorganic insulating layer 212 It may be less than 5 width (W5), in this case, the side surface of the end of the inorganic insulating layer 212 defining the sixth hole 212h may be covered with the second organic insulating layer 211. The end of the inorganic insulating layer 212 and the end of the second organic insulating layer 211 may form a tip PT, and the protruding length d1 of the tip PT is of the first organic insulating layer 209. It corresponds to the horizontal distance from the inner surface to the end of the second organic insulating layer 211.

도 25는 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.25 is a cross-sectional view schematically illustrating a display panel according to another exemplary embodiment of the present invention.

도 25를 참조하면, 표시 패널(10-9)은 중간영역(MA)에 배치된 그루브(G)들을 제외한 다른 구성요소들의 특징은 앞서 도 8을 참조하여 설명한 표시 패널(10-1)과 실질적으로 동일하다.Referring to FIG. 25, characteristics of other components except for the grooves G disposed in the intermediate region MA are substantially different from those of the display panel 10-1 described above with reference to FIG. 8. Is the same.

표시 패널(10-9)은 중간영역(MA)에 배치된 3개 이상의 그루브(G)들을 포함할 수 있다. 이웃한 그루브(G)들 사이에는 무기접촉영역(ICR)이 배치되며, 각 그루브(G)에 의해 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및/또는 캐핑층(230)이 단절될 수 있다. 도 25는 그루브(G) 및 무기접촉영역(ICR)이 앞서 도 8 내지 도 9d를 참조하여 설명한 구조와 실질적으로 동일한 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 그루브(G), 격벽(PW) 및/또는 무기접촉영역(ICR)은 도 10a 내지 도 24를 참조하여 설명한 실시예(들)과 동일한 구조 또는 이들로부터 파생되는 구조를 가질 수 있다.The display panel 10-9 may include three or more grooves G arranged in the intermediate region MA. An inorganic contact region (ICR) is disposed between neighboring grooves G, and the first functional layer 222a, the second functional layer 222c, the counter electrode 223, and/or each groove G are disposed. Alternatively, the capping layer 230 may be cut off. 25 shows that the groove G and the inorganic contact region ICR are substantially the same as the structures described with reference to FIGS. 8 to 9D, but the present invention is not limited thereto. In another embodiment, the groove (G), the partition wall (PW) and / or the inorganic contact region (ICR) may have the same structure as the embodiment (s) described with reference to FIGS. 10A to 24 or a structure derived therefrom have.

표시 패널(10-9)은 제1영역(OA)에 위치하는 제1개구(10H)를 포함할 수 있는데, 제1개구(10H)는 제1영역(OA)에 위치하는 구성요소들을 스크라이빙 또는 커팅 공정에 의해 제거함으로써 형성될 수 있다. 스크라이빙 또는 커팅 공정은 제1라인(SCL)을 따라 진행될 수 있으며, 도 25는 제1라인(SCL)을 따라 스크라이빙 또는 커팅 공정 등이 수행된 표시 패널(10-9)을 도시한다.The display panel 10-9 may include a first opening 10H positioned in the first area OA, and the first opening 10H screens components positioned in the first area OA. It can be formed by removal by an ice or cutting process. The scribing or cutting process may be performed along the first line SCL, and FIG. 25 shows the display panel 10-9 on which the scribing or cutting process is performed along the first line SCL. .

제1라인(SCL)은 그루브(G)들 중 어느 하나의 그루브(G')를 지나갈 수 있다. 이 경우, 그루브(G')에 의해 단절된 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및/또는 캐핑층(230)을 포함하는 적층체가 제1개구(10H)를 향할 수 있다. 다른 실시예로서, 제1라인(SCL)은 그루브(G)들 중 이웃하는 2개의 그루브(G)들 사이에 위치할 수 있으며, 이 경우 제1개구(10H)를 정의하는 표시 패널의 측면은 도 8에 도시된 바와 같을 수 있다. 예컨대, 도 8에 도시된 바와 같이 무기접촉영역(ICR)에 위치하는 구조가 제1개구(10H)를 향할 수 있다.The first line SCL may pass through one of the grooves G'. In this case, the stacked body including the first functional layer 222a, the second functional layer 222c, the counter electrode 223, and/or the capping layer 230 cut by the groove G'is the first opening ( 10H). As another embodiment, the first line SCL may be positioned between two adjacent grooves G among the grooves G, and in this case, the side surface of the display panel defining the first opening 10H is It may be as shown in Figure 8. For example, as illustrated in FIG. 8, a structure positioned in the inorganic contact region ICR may face the first opening 10H.

도 26은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.26 is a cross-sectional view schematically illustrating a display panel according to another exemplary embodiment of the present invention.

도 26을 참조하면, 중간영역(MA) 중 일부, 예컨대 제1영역(OA)에 인접한 제2서브중간영역(SMA2)의 일부 영역에는 크랙 방지 구조로서, 유기요소(SW)가 위치할 수 있다. 유기요소(SW)는 적층된 제1유기절연층(209)의 일부(209P2) 및 제2유기절연층(211)의 일부(211P2)를 포함할 수 있다. Referring to FIG. 26, a portion of the intermediate region MA, for example, a portion of the second sub-intermediate region SMA2 adjacent to the first region OA, may have an organic element SW as a crack preventing structure. . The organic element SW may include a portion 209P2 of the stacked first organic insulating layer 209 and a portion 211P2 of the second organic insulating layer 211.

앞서 설명한 바와 같이 표시 패널(10-10)의 제1개구(10H)는 제1영역(OA)에 위치하는 구성요소들을 스크라이빙 또는 커팅 공정에 의해 제거함으로써 형성될 수 있다. 도 26은 스크라이빙 또는 커팅 공정이 제1라인(SCL1)을 따라 진행된 것을 도시하나, 다른 실시예로서 커팅 공정은 제1라인(SCL1) 내지 n번째라인(SCLn) 중 어느 하나의 라인을 따라 진행될 수 있다. 제1라인(SCL1)으로부터 n번째라인(SCLn)까지의 영역은 스크라이빙 또는 커팅 영역(CA)으로 이해될 수 있다.As described above, the first opening 10H of the display panel 10-10 may be formed by removing components positioned in the first area OA by a scribing or cutting process. 26 illustrates that the scribing or cutting process is performed along the first line SCL1, but as another embodiment, the cutting process is performed along any one of the first line SCL1 to the n-th line SCLn. Can proceed. The area from the first line SCL1 to the n-th line SCLn may be understood as a scribing or cutting area CA.

스크라이빙 또는 커팅 영역(CA)에는 하나 또는 그 이상의 유기요소(SW)가 배치될 수 있다. 유기요소(SW)는, 전술한 바와 같은 스크라이빙 또는 커팅 공정시 발생하는 충격 또는/및 표시 패널(10-10)의 제조 중이나 제조 이후에 발생하는 충격등을 흡수하거나 완충할 수 있으며, 따라서 무기물을 포함하는 층(들)에 크랙이 발생하는 것 등을 방지하거나 최소화할 수 있다.One or more organic elements SW may be disposed in the scribing or cutting area CA. The organic element SW may absorb or buffer shocks generated during the scribing or cutting process as described above and/or shocks generated during or after the manufacturing of the display panel 10-10, and thus It is possible to prevent or minimize the occurrence of cracks in the layer(s) containing the inorganic material.

유기요소(SW)에 포함된 제1유기절연층(209)의 일부(209P2) 및 제2유기절연층(211)의 일부(211P2)는 직접 접촉할 수 있다. 일 실시예로, 제1유기절연층(209)의 일부(209P2)에는 홀이 형성되고 제2유기절연층(211)의 일부(211P2)는 해당 홀에도 위치함으로써 접촉 면적을 증가시킬 수 있다.The portion 209P2 of the first organic insulating layer 209 and the portion 211P2 of the second organic insulating layer 211 included in the organic element SW may be in direct contact. In one embodiment, a hole is formed in a portion 209P2 of the first organic insulating layer 209 and a portion 211P2 of the second organic insulating layer 211 is also positioned in the corresponding hole to increase the contact area.

전술한 바와 같이 표시 패널(10-10)의 제1개구(10H)는 스크라이빙 또는 커팅 공정을 통해 형성될 수 있다. 커팅 공정은 레이저를 이용할 수 있는데, 제1유기절연층(209)의 일부(209P2)와 제2유기절연층(211)의 일부(211P2) 사이에 금속을 포함하는 층이 개재되면 레이저가 반사되어 제1개구(10H)를 형성하기 어려울 수 있으나, 본 발명에서는 제2유기절연층(211)의 일부(211P2)가 제1유기절연층(209)의 일부(209P2)와 직접 접촉하도록 형성되는바, 전술한 문제를 방지할 수 있다.As described above, the first opening 10H of the display panel 10-10 may be formed through a scribing or cutting process. In the cutting process, a laser may be used. When a layer including a metal is interposed between a portion 209P2 of the first organic insulating layer 209 and a portion 211P2 of the second organic insulating layer 211, the laser is reflected. It may be difficult to form the first opening 10H, but in the present invention, a part 211P2 of the second organic insulating layer 211 is formed to directly contact a part 209P2 of the first organic insulating layer 209. , Can prevent the above-mentioned problem.

중간영역(MA) 중 이웃하는 그루브(G)들 사이에 배치되는 격벽(PW)은 복수의 층으로 형성될 수 있다. 앞서, 도 25에 도시된 격벽(PW)은 제1유기절연층(209) 상에 배치되며, 제1유기절연층(209)의 일부가 격벽(PW)의 일 구성요소인 것으로 도시되어 있으나, 도 26을 참조하면 격벽(PW)이 위치하는 영역에는 제1유기절연층(209)이 구비되지 않을 수 있다. 예컨대, 제1유기절연층(209)은 격벽(PW)과 중첩하는 간격부분(209V)을 포함할 수 있다. 간격부분(209V)은 일종의 개구, 홀 또는 관통홀이다. 간격부분(209V)의 폭은 격벽(PW)의 폭(PW-W) 보다 큰 값을 가질 수 있으며, 격벽(PW)은 간격부분(209V)을 정의하는 제1유기절연층(209)의 측면으로부터 이격될 수 있다. The partition wall PW disposed between neighboring grooves G of the intermediate region MA may be formed of a plurality of layers. Previously, the partition wall PW illustrated in FIG. 25 is disposed on the first organic insulating layer 209, and a part of the first organic insulating layer 209 is illustrated as one component of the partition wall PW, Referring to FIG. 26, the first organic insulating layer 209 may not be provided in the region where the partition wall PW is located. For example, the first organic insulating layer 209 may include a gap portion 209V overlapping the partition wall PW. The gap portion 209V is a kind of opening, hole, or through hole. The width of the spacing portion 209V may have a value greater than the width (PW-W) of the partition wall PW, and the partition wall PW is a side surface of the first organic insulating layer 209 that defines the spacing portion 209V. Can be separated from.

격벽(PW)은 제2유기절연층(211)의 일부(211P), 화소정의막(215)의 일부(215P), 및 스페이서(217)의 일부(217P)가 적층된 구조를 가질 수 있으며, 전술한 부분들에 의해 격벽(PW)의 높이가 결정될 수 있다.The partition wall PW may have a structure in which a portion 211P of the second organic insulating layer 211, a portion 215P of the pixel defining layer 215, and a portion 217P of the spacer 217 are stacked. The height of the partition wall PW may be determined by the above-described portions.

도 27은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.27 is a cross-sectional view schematically illustrating a display panel according to another exemplary embodiment of the present invention.

도 27을 참조하면, 표시 패널(10-11)은 중간영역(MA)에 배치된 그루브(G)들을 제외한 다른 구성요소들의 특징은 앞서 도 26을 참조하여 설명한 표시 패널(10-10)과 실질적으로 동일하다. 예컨대, 표시 패널(10-11)은 중간영역(MA)에 위치하되 제1개구(10H)에 인접한 유기요소(SW)를 포함할 수 있다. 유기요소(SW)가 배치된 영역은 커팅 영역(CA)으로서 표시 패널(10-11)의 제조시 스크라이빙 또는 커팅 공정이 수행되는 라인(예컨대, 제1라인(SCL1) 내지 n번째라인(SCLn) )에 따라 표시 패널(10-11)은 전술한 유기요소(SW)를 포함하거나 포함하지 않을 수 있다.Referring to FIG. 27, characteristics of other components except for the grooves G disposed in the intermediate region MA are substantially different from those of the display panel 10-10 described above with reference to FIG. 26. Is the same. For example, the display panel 10-11 may include the organic element SW positioned in the intermediate region MA but adjacent to the first opening 10H. The area in which the organic element SW is disposed is a cutting area CA, and a line (for example, the first line SCL1 to the nth line) in which a scribing or cutting process is performed when the display panel 10-11 is manufactured. SCLn) ), the display panel 10-11 may or may not include the aforementioned organic element SW.

그루브(G)들은 중간영역(MA)에 배치되되 유기요소(SW) 및 표시영역(DA)의 유기발광다이오드(OLED)들 사이에 배치될 수 있다. 그루브(G)들 각각은 제1유기절연층(209), 금속층(210) 및 제2유기절연층(211)을 포함하는 다층 막(ML)에 형성될 수 있으며, 그 구체적 구조는 도 15f, 도 15g 내지 도 17을 참조하여 설명한 전술한 실시예들 또는 이들로부터 파생되는 실시예들에 따른 구조를 가질 수 있다. The grooves G may be disposed in the intermediate region MA, but may be disposed between the organic element SW and the organic light emitting diodes OLED in the display region DA. Each of the grooves G may be formed in a multi-layer film ML including a first organic insulating layer 209, a metal layer 210, and a second organic insulating layer 211, the specific structure of which is shown in FIG. 15F, It may have a structure according to the above-described embodiments described with reference to Figures 15g to 17 or embodiments derived from them.

격벽(PW)은 이웃하는 그루브(G)들 사이에 배치되되, 제1유기절연층(209) 및 제2유기절연층(211)은 각각 격벽(PW)과 대응하는 간격부분(209V, 211V)을 포함할 수 있다. 간격부분(209V, 211V)은 일종의 개구, 홀 또는 관통홀이다. The partition wall PW is disposed between neighboring grooves G, and the first organic insulating layer 209 and the second organic insulating layer 211 are respectively spaced portions 209V and 211V corresponding to the partition wall PW. It may include. The spacing portions 209V and 211V are a kind of opening, hole or through hole.

제1유기절연층(209)의 간격부분(209V)과 제2유기절연층(211)의 간격부분(211V) 각각은 격벽(PW)과 중첩할 수 있다. 제1유기절연층(209)의 간격부분(209V)의 폭은 제2유기절연층(211)의 간격부분(211V)의 폭 보다 클 수 있고, 제2유기절연층(211)의 간격부분(211V)의 폭은 격벽(PW0의 폭(PW-W) 보다 작을 수 있다. 격벽(PW)은 간격부분(209V, 211V)을 정의하는 제1유기절연층(209)의 측면 및 제2유기절연층(211)의 측면으로부터 이격될 수 있다.Each of the gap portion 209V of the first organic insulating layer 209 and the gap portion 211V of the second organic insulating layer 211 may overlap the partition wall PW. The width of the spacing portion 209V of the first organic insulating layer 209 may be greater than the width of the spacing portion 211V of the second organic insulating layer 211, and the spacing portion of the second organic insulating layer 211 ( The width of 211V) may be smaller than the width of the partition wall PW0 (PW-W.) The partition wall PW is the side and the second organic insulation of the first organic insulating layer 209 defining the gap portions 209V and 211V. It can be spaced from the side of the layer 211.

도 28은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.28 is a cross-sectional view schematically illustrating a display panel according to another exemplary embodiment of the present invention.

도 28을 참조하면, 표시 패널(10-12)은 앞서 도 27을 참조하여 설명한 표시 패널(10-11)과 마찬가지로 중간영역(MA)에 배치된 유기요소(SW), 그루브(G)들, 및 격벽(PW)을 포함한다. 유기요소(SW) 및 그루브(G)들의 구조는 앞서 설명한 바와 같으므로, 이하에서는 격벽(PW)의 구조를 중심으로 설명한다.Referring to FIG. 28, the display panel 10-12 includes organic elements SW and grooves G disposed in the intermediate region MA, similar to the display panel 10-11 described above with reference to FIG. 27. And a partition wall PW. Since the structures of the organic elements SW and the grooves G are as described above, hereinafter, the structures of the partition walls PW will be mainly described.

격벽(PW)은 이웃한 그루브(G)들 사이에 배치되되, 제1유기절연층(209) 및 제2유기절연층(211)은 각각 격벽(PW)과 중첩하는 간격부분(209V, 211V)을 포함할 수 있다. 격벽(PW)은 제2유기절연층(211)의 일부(211P), 화소정의막(215)의 일부(215P), 및 스페이서(217)의 일부(217P)가 적층된 구조를 가질 수 있다. 이 때, 제2유기절연층(211)의 일부(211P)는 그루브(G)를 형성하는 다층 막(ML)의 서브층에 해당할 수 있다.The partition wall (PW) is disposed between the adjacent grooves (G), the first organic insulating layer 209 and the second organic insulating layer 211, respectively, the gap portion (209V, 211V) overlapping the partition wall (PW) It may include. The partition PW may have a structure in which a portion 211P of the second organic insulating layer 211, a portion 215P of the pixel defining layer 215, and a portion 217P of the spacer 217 are stacked. At this time, a portion 211P of the second organic insulating layer 211 may correspond to a sub-layer of the multilayer film ML forming the groove G.

도 29는 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.29 is a cross-sectional view schematically illustrating a display panel according to another exemplary embodiment of the present invention.

도 29를 참조하면, 표시 패널(10-13)은 중간영역(MA)에 배치된 그루브(G)들을 포함하되, 그루브(G)는 제1유기절연층(209) 및 무기절연층(212)을 포함하는 다층 막(ML)에 형성될 수 있다. 무기절연층(212)은 제1유기절연층(209)과 제2유기절연층(211) 사이에 개재되는 층으로서, 표시영역(DA) 및 중간영역(MA)에 위치할 수 있다. 무기절연층(212)은 표시영역(DA)에서 콘택메탈층(CM)의 일부를 커버할 수 있다. 그루브(G)의 구체적 구조는 앞서 도 22를 참조하여 설명한 실시예와 같으므로, 앞서 설명한 내용으로 갈음한다. 다른 실시예로, 표시 패널(10-13)은 도 18 내지 도 21, 도 23 및 도 24를 참조하여 설명한 실시예들 중 어느 하나에 따른 구조를 가질 수 있다. Referring to FIG. 29, the display panel 10-13 includes grooves G disposed in the intermediate region MA, wherein the groove G includes a first organic insulating layer 209 and an inorganic insulating layer 212. It may be formed on a multilayer film (ML) comprising a. The inorganic insulating layer 212 is a layer interposed between the first organic insulating layer 209 and the second organic insulating layer 211, and may be positioned in the display area DA and the intermediate area MA. The inorganic insulating layer 212 may cover a part of the contact metal layer CM in the display area DA. Since the specific structure of the groove G is the same as the embodiment described with reference to FIG. 22 above, it is replaced with the above-described contents. In another embodiment, the display panel 10-13 may have a structure according to any one of the embodiments described with reference to FIGS. 18 to 21, 23 and 24.

표시 패널(10-13)은 중간영역(MA)에 배치되되, 제1개구(10H)에 인접한 유기요소(SW)를 포함할 수 있으며, 유기요소(SW)는 스크라이빙 또는 커팅 공정에 따라 표시 패널(10-13)에 존재하거나 존재하지 않을 수 있다.도 30은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.The display panel 10-13 is disposed in the intermediate region MA, and may include an organic element SW adjacent to the first opening 10H, and the organic element SW may be disposed according to a scribing or cutting process. It may or may not be present on the display panel 10-13. FIG. 30 is a cross-sectional view schematically showing a display panel according to another embodiment of the present invention.

도 30을 참조하면, 표시 패널(10-14)은 박막봉지층(300) 상에 위치하되, 중간영역(MA)에 위치하는 평탄화층(420)을 포함할 수 있다. 일 실시예로, 평탄화층(420)은 중간영역(MA)에만 배치될 수 있다. Referring to FIG. 30, the display panel 10-14 may be positioned on the thin film encapsulation layer 300, but may include a planarization layer 420 positioned in the intermediate region MA. In one embodiment, the planarization layer 420 may be disposed only in the intermediate region MA.

평탄화층(420)은 유기절연층일 수 있다. 평탄화층(420)은 폴리머 계열의 물질을 포함할 수 있다. 예컨대, 평탄화층(420)은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 평탄화층(420)은 유기봉지층(320)과 다른 물질을 포함할 수 있다. The planarization layer 420 may be an organic insulating layer. The planarization layer 420 may include a polymer-based material. For example, the planarization layer 420 may include silicone-based resin, acrylic-based resin, epoxy-based resin, polyimide, and polyethylene. In one embodiment, the planarization layer 420 may include a different material from the organic encapsulation layer 320.

평탄화층(420)은 중간영역(MA)에 위치하는 적어도 하나의 그루브(G)를 커버할 수 있다. 평탄화층(420)은 중간영역(MA)에서 유기봉지층(320)으로 커버되지 않는 영역을 커버함으로써, 제1영역(OA) 주변에서 표시 패널(10-8)의 편평도를 증가시킬 수 있다. 따라서, 표시 패널(10-8) 상의 입력감지층(40, 도 2), 또는/및 광학 기능층(50, 도 2)이 분리되거나 떨어지는 등의 문제를 방지할 수 있다. 평탄화층(420)의 일부는 유기봉지층(320)과 중첩할 수 있다. 평탄화층(420)의 일 단부, 예컨대 표시영역(DA)에 인접한 제1에지(420e)는 유기봉지층(320) 위에 위치할 수 있다.The planarization layer 420 may cover at least one groove G positioned in the intermediate region MA. The planarization layer 420 may increase the flatness of the display panel 10-8 around the first area OA by covering an area not covered by the organic encapsulation layer 320 in the intermediate area MA. Therefore, it is possible to prevent problems such as separation or falling of the input sensing layer 40 (FIG. 2) on the display panel 10-8, and/or the optical functional layer 50 (FIG. 2). A portion of the planarization layer 420 may overlap the organic encapsulation layer 320. One end of the planarization layer 420, for example, the first edge 420e adjacent to the display area DA may be positioned on the organic encapsulation layer 320.

평탄화층(420)은 노광 및 현상 공정 등을 통해 중간영역(MA) 상에 형성될 수 있는데, 평탄화층(420)을 형성하는 공정들 중 일부 공정(예컨대 세정 공정)시 외부 이물질, 예컨대 수분에 표시 패널(10-8)의 측 방향을 통해 진행하는 경우 표시영역(DA)의 유기발광다이오드(OLED)가 손상될 수 있다. 그러나 본 발명의 실시예들은 평탄화층(420)의 아래와 위에 각각 절연층, 예컨대 제1절연층(410) 및 제2절연층(430)을 배치함으로써, 평탄화층(420)을 형성하는 공정 및 공정 이후에 수분 침투에 의한 전술한 문제 및/또는 주변에 위치하는 막의 들뜸 등을 방지할 수 있다.The planarization layer 420 may be formed on the intermediate region MA through an exposure and development process, etc. In some processes (for example, a cleaning process) of the processes for forming the planarization layer 420, external foreign substances, such as moisture, may be formed. The organic light emitting diode OLED of the display area DA may be damaged when the display panel 10-8 progresses through the lateral direction. However, in the embodiments of the present invention, a process and a process for forming the planarization layer 420 by disposing an insulating layer, for example, the first insulating layer 410 and the second insulating layer 430, respectively above and below the planarization layer 420, respectively. Thereafter, the above-mentioned problems due to water infiltration and/or lifting of the membrane positioned in the vicinity can be prevented.

제1절연층(410) 및 제2절연층(430)은 각각 평탄화층(420)의 바닥면 및 상면과 직접 접촉할 수 있다. 제1절연층(410) 및 제2절연층(430)은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다. 제1절연층(410) 및 제2절연층(430)은 각각 전술한 물질을 포함하는 단일층 또는 다층일 수 있다. The first insulating layer 410 and the second insulating layer 430 may directly contact the bottom and top surfaces of the planarization layer 420, respectively. The first insulating layer 410 and the second insulating layer 430 may include an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride. Each of the first insulating layer 410 and the second insulating layer 430 may be a single layer or a multilayer including the above-described materials.

평탄화층(420)은 그 아래의 층(들)과 단차를 이룰 수 있다. 제1에지(420e)를 포함하는 평탄화층(420)의 부분은 제1절연층(410)의 상면과 단차를 이룰 수 있다. 표시 패널(10-8)의 제조하는 단계 또는/및 제조 이후에, 전술한 단차에 의해 평탄화층(420)이 그 아래의 층으로부터 분리되거나 들뜨거나 하는 문제를 방지하기 위하여, 제1에지(420e) 상에는 커버층(440)이 위치할 수 있다. The planarization layer 420 may form a step with the layer(s) below it. A portion of the planarization layer 420 including the first edge 420e may form a step with the top surface of the first insulating layer 410. In order to prevent a problem that the flattening layer 420 is separated from or lifted from the layer below it by the above-described step, after the manufacturing or/and manufacturing of the display panel 10-8, the first edge 420e ), a cover layer 440 may be positioned.

커버층(440)은 금속을 포함할 수 있다. 제1절연층(410), 제2절연층(430), 및 후술할 제3절연층(450) 각각이 중간영역(MA)뿐만 아니라 표시영역(DA) 상으로 연장된데 반해, 커버층(440)은 소정의 폭을 가지고 평탄화층(420)의 제1에지(420e)를 커버할 수 있다. 평탄화층(420) 위의 커버층(440)은 평탄화층(420)의 제1에지(420e)를 지나 표시영역(DA)을 향해 연장될 수 있으나, 표시영역(DA)을 향해 연장되지는 않는다. The cover layer 440 may include metal. Each of the first insulating layer 410, the second insulating layer 430, and the third insulating layer 450, which will be described later, extends over the display area DA as well as the intermediate area MA, while the cover layer ( 440 may cover the first edge 420e of the planarization layer 420 with a predetermined width. The cover layer 440 on the planarization layer 420 may extend through the first edge 420e of the planarization layer 420 toward the display area DA, but not toward the display area DA. .

제3절연층(450)은 커버층(440) 상에 위치할 수 있다. 제3절연층(450)은 유기절연물을 포함할 수 있다. 예컨대, 제3절연층(450)은 유기절연물은 포토레지스트(네거티브 또는 포지티브)이거나 폴리머(polymer) 계열의 유기물 등을 포함할 수 있으며, 표시영역(DA)을 커버하도록 표시영역(DA)을 향해 연장될 수 있다. The third insulating layer 450 may be located on the cover layer 440. The third insulating layer 450 may include an organic insulating material. For example, the third insulating layer 450 may include an organic insulating material such as a photoresist (negative or positive) or a polymer-based organic material, and toward the display area DA to cover the display area DA. Can be extended.

도 30을 참조하여 설명한 특징은 도 8 내지 도 29을 참조하여 설명한 실시예들 및 이들로부터 파생되는 실시예에 따른 표시 패널에도 동일하게 적용될 수 있다. The features described with reference to FIG. 30 may be equally applied to the display panels according to the embodiments described with reference to FIGS. 8 to 29 and embodiments derived therefrom.

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to one embodiment shown in the drawings, but this is only an example, and those skilled in the art will understand that various modifications and modifications of the embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

OA: 제1영역
DA: 제2영역(표시영역)
MA: 제3영역(중간영역)
PA: 제4영역(외곽영역)
ML: 다층 막
201:버퍼층
203: 게이트절연층
205: 제1층간 절연층
207: 제2층간 절연층
209: 제1유기절연층
210; 무기층
221: 화소전극
222a: 제1기능층
222c: 제2기능층
223: 대향전극OA: Area 1
DA: Second area (display area)
MA: Area 3 (middle area)
PA: 4th area (outer area)
ML: multilayer film
201: buffer layer
203: gate insulating layer
205: first interlayer insulating layer
207: second interlayer insulating layer
209: first organic insulating layer
210; Inorganic layer
221: pixel electrode
222a: first functional layer
222c: second functional layer
223: counter electrode

Claims

A substrate including a first region, a second region, and a third region between the first region and the second region in which a through hole is formed;
A display element positioned in the second region and including a pixel electrode, a counter electrode, and an intermediate layer between the pixel electrode and the counter electrode;
A multi-layer film interposed between the substrate and the pixel electrode and including an organic insulating layer and an inorganic layer on the organic insulating layer;
At least one groove formed on the multilayer film and positioned in the third region;
It includes,
The at least one organic material layer included in the intermediate layer is cut off by the groove, the display panel.

According to claim 1,
The inorganic layer includes at least one selected from a metal layer and an inorganic insulating layer, a display panel.

According to claim 1,
A pixel circuit including a thin film transistor electrically connected to the display element and a storage capacitor is further included.
The inorganic layer includes the same material as the contact metal layer connecting the pixel circuit and the thin film transistor.

According to claim 1,
The at least one organic material layer includes one or more of a hole transport layer, a hole injection layer, an electron injection layer, and an electron transport layer, a display panel

According to claim 1,
The organic insulating layer includes at least one opening adjacent to the groove,
The inorganic layer directly contacts the lower layer disposed under the organic insulating layer through the at least one opening.

The method of claim 5,
The at least one opening of the organic insulating layer includes a first opening and a second opening, wherein the groove is located between the first opening and the second opening,
The inorganic layer is directly in contact with the lower layer through the first opening and the second opening, the display panel.

The method of claim 5,
The lower layer includes an inorganic insulating layer, a display panel.

The method of claim 5,
The lower layer includes a metal layer, a display panel.

The method of claim 8,
The lower layer and the inorganic layer include the same material, a display panel.

According to claim 1,
The groove,
A first hole penetrating the inorganic layer; And
A display panel comprising; a second hole or a recess penetrating the organic insulating layer.

According to claim 1,
The multilayer film includes at least one lower insulating layer disposed under the organic insulating layer, and the at least one lower insulating layer includes an inorganic insulating layer.

The method of claim 11,
The bottom surface of the groove is positioned on a virtual surface between the top surface of the substrate and the top surface of the at least one lower insulating layer.

The method of claim 11,
The at least one lower insulating layer includes an opening overlapping the groove.

According to claim 1,
The multi-layer film further includes at least one upper insulating layer disposed on the organic insulating layer, and the at least one upper insulating layer includes a hole overlapping the groove.

The method of claim 14,
The at least one upper insulating layer covers a side surface of the inorganic layer defining the groove.

A substrate including a first region, a second region in which pixels are located, and a third region between the first region and the second region;
A thin film transistor positioned in the second region;
A multi-layer film positioned in the third region and including an organic insulating layer covering the thin film transistor and an inorganic layer on the organic insulating layer;
At least one groove defined in the multilayer film; And
A stacked body disposed on the multilayer film and comprising a pixel electrode corresponding to the pixel, an opposite electrode, and an intermediate layer between the pixel electrode and the opposite electrode;
It includes,
The intermediate layer includes at least one organic material layer that is cut off around the groove.

The method of claim 16,
The groove has an undercut structure, the display panel.

The method of claim 16,
The inorganic layer of the multi-layer film, a display panel comprising at least one material selected from a metal and an inorganic insulating material.

The method of claim 16,
The at least one organic material layer includes one or more of a hole transport layer, a hole injection layer, an electron injection layer, and an electron transport layer.

The method of claim 16,
The third region includes an inorganic contact region disposed adjacent to the groove.

The method of claim 20,
The organic insulating layer includes at least one opening positioned in the third region and disposed adjacent to the groove,
The inorganic layer contacts the lower inorganic layer disposed under the organic insulating layer through the opening to define the inorganic contact region.

The method of claim 21,
The lower inorganic layer includes an inorganic insulating layer.

The method of claim 21,
The lower inorganic layer includes a metal layer, a display panel.

The method of claim 21,
The at least one groove includes a first groove and a second groove spaced apart from each other, and the inorganic contact region is positioned between the first groove and the second groove.

The method of claim 16,
The multilayer film further includes at least one upper insulating layer positioned on the inorganic layer,
The at least one upper insulating layer includes a hole corresponding to the groove.

The method of claim 25,
The at least one upper insulating layer covers a side surface of an end of the inorganic layer facing the center of the groove.

The method of claim 26,
The at least one upper insulating layer includes an organic insulating layer and/or an organic insulating layer.

The method of claim 16,
The groove,
A first hole penetrating the inorganic layer; And
A display panel comprising; a second hole or a recess penetrating the organic insulating layer.

The method of claim 16,
The multilayer film includes at least one lower insulating layer disposed under the organic insulating layer, and the at least one lower insulating layer includes an inorganic insulating layer.

The method of claim 29,
The at least one lower insulating layer includes an opening overlapping the groove.