KR20200082625A - Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer - Google Patents

Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer Download PDF

Info

Publication number
KR20200082625A
KR20200082625A KR1020180173374A KR20180173374A KR20200082625A KR 20200082625 A KR20200082625 A KR 20200082625A KR 1020180173374 A KR1020180173374 A KR 1020180173374A KR 20180173374 A KR20180173374 A KR 20180173374A KR 20200082625 A KR20200082625 A KR 20200082625A
Authority
KR
South Korea
Prior art keywords
phase
signal
transistor
combiner
phase shift
Prior art date
Application number
KR1020180173374A
Other languages
Korean (ko)
Other versions
KR102147585B1 (en
Inventor
임동구
배성진
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020180173374A priority Critical patent/KR102147585B1/en
Publication of KR20200082625A publication Critical patent/KR20200082625A/en
Application granted granted Critical
Publication of KR102147585B1 publication Critical patent/KR102147585B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/06—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators
    • H03D3/14—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by combining signals additively or in product demodulators by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Abstract

The present invention relates to a circuit which receives an IQ signal generated by a polyphase filter and generates a multi-phase LO signal by summing output signals output from a transistor operated as a common source amplifier and a transistor operated as a common drain amplifier, and a frequency mixer using the same. According to the present invention, the circuit can generate a multi-phase signal by summing the output signals output from the transistor operated as the common source amplifier and the transistor operated as the common drain amplifier, thereby being used at a low voltage. In addition, the circuit can provide a phase shift combiner advantageous to an external environment such as a processor, voltage, and temperature (PVT) by reducing an error in an amplitude generated in a phase signal generated through the gain ratio of the common source amplifier having a diode-connected load. In addition, the circuit can provide a low-power high-accuracy frequency mixer through a multi-phase signal generator circuit based on the phase shift combiner of the present invention.

Description

위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로 및 이를 적용한 주파수 혼합기{Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer}Low-power high-accuracy multi-phase LO generation circuit based on phase shift combiner and frequency mixer using the same {Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer}

본 발명은 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로 및 이를 적용한 주파수 혼합기에 관한 것이며, 보다 상세하게는 폴리페이즈 필터(Poly Phase Filter)에서 생성되는 IQ신호를 입력받아, 공통 소스(Common Source)증폭기로 동작되는 트랜지스터와 공통 드레인(Common drain)증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상 LO를 생성하는 회로와 이를 적용한 주파수 혼합기에 관한 것이다. The present invention relates to a low-power high-accuracy multi-phase LO generation circuit based on a phase shift combiner and a frequency mixer applying the same, and more specifically, receiving an IQ signal generated by a poly phase filter, and receiving a common source ( It relates to a circuit for generating a multi-phase LO by adding an output signal output from a transistor operated by a common source amplifier and a transistor operated by a common drain amplifier, and a frequency mixer using the same.

디지털 무선 통신 시스템상에서 데이터 송신은 변조된 라디오 주파수(RF) 신호를 획득하기 위해 데이터로 송신 LO 신호를 변조하고, 데이터 수신은 RF 신호를 증폭 및 수신 LO 신호로 하향 변환한다. 무선 RF 송수신기에는 보편적으로 옥텟 위상(Octet-phase)이 주로 사용된다. 신호 간 45°위상 차이를 가지는 옥텟 위상 (Octet-phase) LO(Local Oscillator)신호는 서브-하모닉 믹서(Sub-harmonic Mixer; SHM)와 LO 하모닉 제거 믹서 (Harmonic Rejection Mixer; HRM)에 사용될 수 있다. On a digital wireless communication system, data transmission modulates the transmission LO signal with data to obtain a modulated radio frequency (RF) signal, and data reception down converts the RF signal to an amplification and reception LO signal. Octet-phase is commonly used in wireless RF transceivers. Octet-phase LO (Local Oscillator) signals with 45° phase difference between signals can be used in sub-harmonic mixers (SHMs) and LO harmonic rejection mixers (HRMs). .

도 1은 종래의 I/Q 경로에 대한 서브-하모닉 믹서이다. 도 1의 서브-하모닉 믹서(SHM)는 인가되는 LO 신호 주파수 fLO를 활용하여 2fLO 주파수 대역에서 위치하는 RF 입력 신호를 하향 주파수로 변환한다. 따라서 fLO 주파수 성분의 90°위상 차이를 가지는 다중 위상 LO 펄스를 인가하면, 믹서 내부 구조 동작에 의해 유효 LO (Effective LO) 주파수 성분은 2fLO가 되고, 출력 단에서 2fLO 만큼 하향 주파수 변환을 하는 효과를 가진다. 이 때, I/Q 출력을 고려할 경우 각 펄스 간 45°위상 차이를 가지는 옥텟 위상 (Octet-phase) LO 펄스가 필요하다.1 is a sub-harmonic mixer for a conventional I/Q path. The sub-harmonic mixer (SHM) of FIG. 1 converts an RF input signal located in a 2f LO frequency band to a down frequency by utilizing an applied LO signal frequency f LO . Therefore, when applying a multi-phase LO pulses having a 90 ° phase difference between f LO frequency components, mixer effective LO (Effective LO) frequency components by the internal structure of the operation and the 2f LO, the down frequency-converted by 2f LO in the output stage, It has the effect. At this time, when considering the I/Q output, an octet-phase LO pulse having a 45° phase difference between each pulse is required.

미국 등록특허 9.276,622호(이하 '선행문헌'이라 칭함)는 주기적으로 파워 온 및 파워 오프(power off)되는 LO 생성기를 이용하여 연속적인 위상을 갖는 LO 신호를 생성하기 위한 장치이다. 선행문헌은 90°의 다른 4개의 분주된 신호들을 제공하는 2-분주(divide-by-two) 동상-직교위상 (inphase-quadrature) 분주기를 사용함에 따라 LO 주파수의 4배인 4fLO 주파수를 기준 클록 신호로 인가해야 한다. 따라서 선행문헌은 초고주파 대비 4배만큼의 주파수를 생성해야 됨에 따라 발진기가 소모하는 전력이 증가하게 되며, 전력의 소모 또한 증가되는 문제점을 가지고 있다. U.S. Patent No. 9.276,622 (hereinafter referred to as'prior literature') is a device for generating a LO signal having a continuous phase by using a LO generator that is periodically powered on and powered off. The prior literature references the 4f LO frequency, which is four times the LO frequency, by using a divide-by-two inphase-quadrature divider that provides four other divided signals at 90°. It must be applied as a clock signal. Therefore, the prior literature has a problem in that the power consumed by the oscillator increases and the power consumption increases as the frequency needs to be generated four times higher than the ultra-high frequency.

최근에는 위의 문제점을 해결하기 위해 폴리페이즈 필터(Poly Phase Filter)와 위상 변환 결합기를 통해 옥텟 위상을 생성하는 회로가 사용되고 있다. 도 2는 폴리페이즈 필터와 위상 변환 결합기를 통해 옥텟 위상 신호를 생성하는 회로이다. 도 2를 참조하면, RC-CR 폴리페이즈 필터(100)를 통해 90° 위상 차이가 나는 IQ 신호가 생성되며, 45°위상 변환 결합기(200)와 동위상 변환결합기(300)를 통해 옥텟 위상 (Octet-phase) 신호를 생성되는 것을 확인할 수 있다. Recently, a circuit for generating an octet phase through a poly phase filter and a phase shift combiner has been used to solve the above problem. 2 is a circuit for generating an octet phase signal through a polyphase filter and a phase shift combiner. Referring to FIG. 2, an IQ signal having a 90° phase difference is generated through the RC-CR polyphase filter 100, and an octet phase through the 45° phase shift combiner 200 and the in-phase shift combiner 300 ( It can be seen that the Octet-phase signal is generated.

도 3은 종래의 위상 변환 결합기를 나타내는 회로도이다. 도 3을 참조하면, 종래의 위상 변환 결합기는 인가된 0°와 90°의 신호를 벡터 합성하여 45°위상 신호가 생성한다. 벡터합성에 의해 45°위상의 신호가 생성되지만, 45°위상 변환 결합기와 동위상 변환결합기(동일한 신호가 인가되며, 입력과 같은 신호가 생성)의 출력간에는

Figure pat00001
배 만큼의 진폭 차이가 존재하게 된다. 이러한 진폭 차이를 줄이기 위해서 45°위상 변환 결합기의 로드 저항을 α배 키워 이득을 증가시킴으로써, 출력 간 진폭 차이를 줄이는 방식이 사용되고 있다. 하지만 종래의 위상 변환 결합기 회로에서 사용되는 저항 값은 α만큼 서로 다르기 때문에 45°위상 변환 결합기와 동위상 변환 결합기의 시정수가 다르게 되고, 이는
Figure pat00002
만큼의 위상 오차를 유발한다. 또한, 반도체 공정에서는 트랜지스터 소자 및 저항 소자 특성이 독립적으로 변하기 때문에 PVT (Process, Voltage, Temperature) 변화 시 정상 환경 대비 훨씬 더 큰 진폭 및 위상 오차를 보이게 된다. 3 is a circuit diagram showing a conventional phase shift combiner. Referring to FIG. 3, a conventional phase shift combiner vector synthesizes the applied 0° and 90° signals to generate a 45° phase signal. A 45° phase signal is generated by vector synthesis, but between the output of a 45° phase conversion combiner and an in-phase conversion combiner (the same signal is applied, the same signal as the input is generated).
Figure pat00001
There is an amplitude difference of twice as much. In order to reduce the amplitude difference, a method of reducing the amplitude difference between the outputs is used by increasing the gain by increasing the load resistance of the 45° phase conversion coupler by α times. However, since the resistance values used in the conventional phase shift combiner circuit are different by α, the time constants of the 45° phase shift combiner and the in-phase shift combiner are different.
Figure pat00002
Causes a phase error. In addition, in the semiconductor process, since the characteristics of the transistor element and the resistance element are independently changed, when the process, voltage, and temperature (PVT) changes, the amplitude and phase error are much larger than the normal environment.

미국 등록특허 9,276,622호(발명의 명칭 : LOCAL OSCILLATOR (LO) GENERATOR WITH MULT-PHASE DIVIDER AND PHASE LOCKED LOOP, 등록일 :2016.03.01.)U.S. Patent No. 9,276,622 (Name of invention: LOCAL OSCILLATOR (LO) GENERATOR WITH MULT-PHASE DIVIDER AND PHASE LOCKED LOOP, Registration date: 2016.03.01.)

본 발명은 위와 같은 문제점을 해결하기 위해 공통소스증폭기로 동작되는 트랜지스터와 공통드레인증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상신호를 생성하는데 그 목적이 있다. In order to solve the above problems, an object of the present invention is to generate a multi-phase signal by summing the output signal output from a transistor operated by a common source amplifier and a transistor operated by a common drain authentication amplifier.

또한, 본 발명은 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 생성된 위상신호에서 발생된 진폭의 오차를 감소시키는데 그 목적이 있다.In addition, the present invention has an object to reduce the error of the amplitude generated in the phase signal generated through the ratio of the gain of the common source amplifier having a diode connection load.

또한, 본 발명의 위상 변환 결합기를 기반으로 하는 다중 위상 생성회로가 적용된 주파수 혼합기를 제공하는데 그 목적이 있다. In addition, an object of the present invention is to provide a frequency mixer to which a multi-phase generation circuit based on the phase shift combiner of the present invention is applied.

본 발명에 따른 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로는 위상신호가 입력되는 제1신호입력부, 또 다른 위상신호가 입력되는 제2신호입력부, 상기 위상신호를 입력받아 공통소스증폭기로 동작되는 제1트랜지스터, 상기 또 다른 위상신호를 입력받아 공통드레인증폭기로 동작되는 제2트랜지스터, 및 상기 제1트랜지스터의 드레인에서 출력되는 출력신호와 상기 제2트랜지스터의 소스에서 출력되는 또 다른 출력신호를 합산하여 변환위상신호를 생성하는 신호생성부가 포함된 위상변환결합기를 포함한다. The low-power, high-accuracy, multi-phase LO generation circuit based on the phase shift combiner according to the present invention includes a first signal input unit to which a phase signal is input, a second signal input unit to which another phase signal is input, and a common source amplifier to receive the phase signal. The first transistor operated, the second transistor receiving the another phase signal and operating as a common drain authentication aeration, and the output signal output from the drain of the first transistor and another output signal output from the source of the second transistor. It includes a phase conversion combiner that includes a signal generating unit for generating a converted phase signal by summing.

본 발명에 따른 상기 위상변환결합기는 상기 제1트랜지스터가 상기 공통소스증폭기로 동작되고, 상기 제2트랜지스터 가 상기 공통드레인증폭기로 동작됨에 따라 발생되는 출력신호간 180°위상차이로 인해 상기 제1트랜지스터의 입력 신호는 음의 신호로 입력된다.The phase shift combiner according to the present invention is the first transistor due to the 180° phase difference between the output signals generated when the first transistor is operated as the common source amplifier and the second transistor is operated as the common drain authentication amplifier. The input signal of is input as a negative signal.

본 발명에 따른 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 LO 생성회로는 위상 차이가 나는 IQ신호를 생성하기 위한 폴리페이즈필터, 및 상기 위상변환결합기와 동일한 구성으로 이루어지며, 상기 제1신호입력부와 상기 제2신호입력부에 동일한 위상신호가 입력되는 동위상변환결합기를 더 포함한다.The low-power high-accuracy multi-phase LO generation circuit based on the phase shift combiner according to the present invention is composed of a polyphase filter for generating an IQ signal having a phase difference, and the same configuration as the phase shift combiner, and includes the first signal input unit. Further comprising an in-phase conversion coupler to which the same phase signal is input to the second signal input unit.

본 발명에 따른 상기 위상변환결합기 및 상기 동위상변환결합기는 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득의 비를 통해 상기 변환위상신호에서 발생된 진폭의 오차를 감소시키는 제1진폭오차감소부가 포함된 진폭조절부를 포함한다.The phase shift combiner and the in-phase shift combiner according to the present invention include a first amplitude error reduction unit that reduces an error in amplitude generated in the converted phase signal through a ratio of gain of another common source amplifier having a diode connection load. Includes the included amplitude control.

본 발명은 상기 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득은 상기 제1트랜지스터와 상기 제2 트랜지스터의 채널 너비의 비로 조절된다.In the present invention, the gain of another common source amplifier having the diode connection load is adjusted by the ratio of the channel widths of the first transistor and the second transistor.

본 발명에 따른 , 상기 진폭조절부는 상기 제1진폭감소부와 동일한 구성으로 이루어지되, 상기 제1오차감소부에 의해 상기 감소된 진폭의 오차를 유지하면서 위상 오차를 이차적으로 감소시키는 제2위상오차감소부를 더 포함한다.According to the present invention, the amplitude adjustment unit is made of the same configuration as the first amplitude reduction unit, the second phase error to secondaryly reduce the phase error while maintaining the error of the reduced amplitude by the first error reduction unit It further includes a reduction portion.

본 발명에 따른 다중 위상 생성회로는 상기 다중 위상 생성회로에서 생성되는 상기 다중 위상 신호를 필요로 하는 IQ회로, 주파수 혼합기(믹서)에 적용 가능하다. The multi-phase generation circuit according to the present invention can be applied to an IQ circuit and a frequency mixer (mixer) requiring the multi-phase signal generated by the multi-phase generation circuit.

본 발명은 공통소스증폭기로 동작되는 트랜지스터와 공통드레인증폭기로 동작되는 트랜지스터에서 출력되는 출력신호를 합산하여 다중 위상신호를 생성함으로서, 저전압으로 사용할 수 있는 효과가 있다.According to the present invention, a multi-phase signal is generated by summing an output signal output from a transistor operated by a common source amplifier and a transistor operated by a common drain authentication amplifier.

또한, 본 발명은 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 생성된 위상신호에서 발생된 진폭의 오차를 감소시킴으로서, PVT (Process, Voltage, Temperature) 등 외부환경에 유리한 위상 변환 결합기를 제공할 수 있다. In addition, the present invention is to reduce the error of the amplitude generated in the phase signal generated through the ratio of the gain of the common source amplifier having a diode connection load, PVT (Process, Voltage, Temperature) phase shift combiner advantageous for external environments Can provide.

또한, 본 발명의 위상 변환 결합기를 기반으로 하는 다중 위상 생성회로를 통해 저전력, 고정확도의 주파수 혼합기를 제공할 수 있는 효과가 있다.In addition, there is an effect that can provide a low-power, high-accuracy frequency mixer through a multi-phase generation circuit based on the phase shift combiner of the present invention.

도 1은 종래의 I/Q 경로에 대한 서브-하모닉 믹서를 나타내는 도면이다.
도 2는 폴리페이즈 필터와 위상 변환 결합기를 통해 옥텟 위상 신호를 생성하는 회로이다.
도 3은 종래의 위상 변환 결합기를 나타내는 회로도이다.
도 4는 본 발명에 따른 위상 변환 결합기를 나타내는 회도로이다.
도 5는 본 발명에 따른 위상 변환 결합기에서 생성된 위상신호의 진폭 오차를 감소시키는 진폭조절부를 나타내는 회로도이다.
도 6은 본 발명에서 제안하는 위상 변환 결합기의 시뮬레이션 결과를 나타내는 도면이다.
도 7은 본 발명에서 제안하는 위상 변환 결합기에 대한 Monte Carlo 시뮬레이션 결과를 나타내는 도면이다. 1 is a diagram showing a sub-harmonic mixer for a conventional I/Q path.
2 is a circuit for generating an octet phase signal through a polyphase filter and a phase shift combiner.
3 is a circuit diagram showing a conventional phase shift combiner.
4 is a circuit diagram showing a phase shift combiner according to the present invention.
5 is a circuit diagram showing an amplitude control unit for reducing the amplitude error of the phase signal generated by the phase shift combiner according to the present invention.
6 is a view showing the simulation results of the phase shift combiner proposed in the present invention.
7 is a view showing a Monte Carlo simulation results for the phase shift combiner proposed in the present invention.

이하, 본 발명의 바람직한 실시 예에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 본 발명의 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the embodiments of the present invention, when it is determined that detailed descriptions of related well-known technologies may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.

도 2는 폴리페이즈 필터와 위상 변환 결합기를 통해 옥텟 위상 신호를 생성하는 회로의 일 실시예이다. 본 발명의 다중 위상 생성회로는 도 2와 구조와 동일하게 폴리페이즈 필터(100), 위상 변환 결합기(200), 및 동위상 변환결합기(300)로 이루어진다. 도 2의 폴리페이즈 필터(100)는 90°의 위상 차이가 나는 IQ신호를 생성하기 위한 장치이며, 공지된 기술로 자세한 설명은 생략한다. 2 is an embodiment of a circuit for generating an octet phase signal through a polyphase filter and a phase shift combiner. The multi-phase generation circuit of the present invention is composed of a polyphase filter 100, a phase-converting combiner 200, and an in-phase-converting combiner 300 in the same manner as in FIG. The polyphase filter 100 of FIG. 2 is a device for generating an IQ signal having a phase difference of 90°, and detailed description thereof will be omitted.

도 4는 본 발명에 따른 위상 변환 결합기를 나타내는 회도로이다. 위상 변환 결합기(200)는 폴리페이즈 필터(100)에서 생성된 위상 신호를 인가받으며, 도 2와 같이 0°, 90°, 180°, 270°의 위상신호를 입력받는다. 4 is a circuit diagram showing a phase shift combiner according to the present invention. The phase shift combiner 200 receives the phase signal generated by the polyphase filter 100, and receives phase signals of 0°, 90°, 180°, and 270° as shown in FIG. 2.

도 4를 참조하면, 위상 변환 결합기(200)의 주요구성으로는 제1신호입력부(210), 제2신호입력부(220), 제1트랜지스터(211), 제2트랜지스터(221), 제1바이어스 저항(212). 제2바이어스 저항(222), 신호생성부(230)을 포함할 수 있다. 4, the main configuration of the phase shift combiner 200 includes a first signal input unit 210, a second signal input unit 220, a first transistor 211, a second transistor 221, and a first bias. Resistance 212. A second bias resistor 222 and a signal generator 230 may be included.

제1신호입력부(210)는 폴리페이즈 필터(100)로부터 위상 신호를 입력받으며, 제2신호입력부(220)는 폴리페이즈 필터(100)로부터 또 다른 위상신호를 입력받는다. 이하 위상신호가 0°, 또 다른 위상신호가 90°인 경우를 실시 예로 설명한다. The first signal input unit 210 receives a phase signal from the polyphase filter 100, and the second signal input unit 220 receives another phase signal from the polyphase filter 100. Hereinafter, a case where the phase signal is 0° and another phase signal is 90° will be described as an example.

도 4를 참조하면, 제1바이어스 저항(212)은 제1트랜지스터(211)의 게이트(gate)에 연결되며, 제1트랜지스터(211)는 드레인(drain) 단자에서 출력이 얻어지는 공통소스증폭기(CS증폭기)로 동작된다. 제2바이어스 저항(222)은 제2트랜지스터(221)의 게이트(gate)에 연결되며, 제2트랜지스터(221)는 소스(source) 단자에서 출력이 얻어지는 공통드레인증폭기(CD증폭기)로 동작된다. 따라서 각각의 트랜지스터에서 출력은 180°위상차이를 가지게 되며, 제1트랜지스터(211)에 입력되는 위상신호는 180°의 위상 차이를 가지는 음의 신호로 입력된다.Referring to FIG. 4, the first bias resistor 212 is connected to the gate of the first transistor 211, and the first transistor 211 is a common source amplifier CS obtained from an output of a drain terminal. Amplifier). The second bias resistor 222 is connected to the gate of the second transistor 221, and the second transistor 221 is operated as a common drain authentication amplification (CD amplifier) from which an output is obtained from a source terminal. Therefore, the output from each transistor has a 180° phase difference, and the phase signal input to the first transistor 211 is input as a negative signal having a phase difference of 180°.

도 4에서 제1트랜지스터(211)와 제2트랜지스터(221)에 흐르는 드레인 전류는 각각

Figure pat00003
,
Figure pat00004
식으로 나타낼 수 있다. 이 때, 두 트랜지스터가 동일한 경우 두 트랜지스터에서 흐르는 드레인 전류는 같으므로 출력은 Vout=V1+V2으로 나타난다. 위상신호 -V1= -Acos(ωt+0°) = Acos(ωt+180°)이고, 위상신호 V2= Acos(ωt+90°)일 때, Vout= A(2*cos (
Figure pat00005
)+cos(-45°) = A
Figure pat00006
* cos(ωt+45°)가 나타난다. 4, drain currents flowing through the first transistor 211 and the second transistor 221 are respectively
Figure pat00003
,
Figure pat00004
Can be expressed as At this time, if the two transistors are the same, the drain current flowing through the two transistors is the same, so the output is V out =V 1 +V 2 . When the phase signal -V 1 = -Acos(ωt+0°) = Acos(ωt+180°), and when the phase signal V 2 = Acos(ωt+90°), V out = A(2*cos (
Figure pat00005
)+cos(-45°) = A
Figure pat00006
* cos(ωt+45°) appears.

동위상 변환 결합기(300)는 위상 변환 결합기(200)와 동일한 구성으로 이루어지며, 제1신호입력부와 제2신호입력부에 180°위상차이의 신호가 입력된다. 위상 신호 -V1= -Acos(ωt+0°) = Acos(ωt+180°) 이고, 위상 신호 V2 = Acos(ωt+0°) 일 때, Vout= A(2*cos (

Figure pat00007
)+cos(0°) = 2A * cos(ωt+0°)로 나타난다. The in-phase conversion combiner 300 has the same configuration as the phase conversion combiner 200, and a signal having a 180° phase difference is input to the first signal input unit and the second signal input unit. When the phase signal -V 1 = -Acos(ωt+0°) = Acos(ωt+180°), and when the phase signal V 2 = Acos(ωt+0°), V out = A(2*cos (
Figure pat00007
)+cos(0°) = 2A * cos(ωt+0°).

위와 같이 위상 변환 결합기(200)와 동위상 변환 결합기(200)에서 출력되는 위상의 차이는 45°이며, 진폭의 차이는

Figure pat00008
배가 된다. As described above, the phase difference outputted from the phase shift combiner 200 and the in-phase shift combiner 200 is 45°, and the difference in amplitude is
Figure pat00008
Doubles.

도 5는 본 발명에 따른 위상신호에서 발생된 진폭의 오차를 감소시키는 위한 진폭조절부를 나타내는 회로도이다. 도 5를 참조하면, 진폭조절부는 4개의 트랜지스터(231, 232, 241, 242)로 구성된다. 편의상 순차적으로 제1조절트랜지스터(231) 내지 제4 조절트랜지스터(242)로 지칭한다. 제1조절트랜지스터(231) 및 제2조절트랜지스터(232)는 제1진폭오차감소부가 되며, 3조절트랜지스터(241) 및 제4조절트랜지스터(242)는 제2위상오차감소부가 된다.5 is a circuit diagram showing an amplitude control unit for reducing the error of the amplitude generated in the phase signal according to the present invention. 5, the amplitude control unit is composed of four transistors (231, 232, 241, 242). For convenience, it will be referred to as the first adjustment transistor 231 to the fourth adjustment transistor 242 sequentially. The first adjustment transistor 231 and the second adjustment transistor 232 become the first amplitude error reduction unit, and the third adjustment transistor 241 and the fourth adjustment transistor 242 become the second phase error reduction unit.

제1진폭오차감소부는 다이오드 연결부하를 가지는 공통소스증폭기의 이득의 비를 통해 변환위상신호에서 발생된 진폭의 오차를 감소시킨다. 도 4를 참조하면, 다이오드 연결부하를 가지는 공통소스증폭기의 이득은 너비(Width)의 비로 조절되며, 너비(Width)를 α만큼 조절함으로서 진폭 오차를 줄이게 된다. Av =

Figure pat00009
가 되며, W1=W2 일 때, 공통소스증폭기의 이득이
Figure pat00010
가 되기 위해 α는 2가 된다. 여기서 W1은 제1조절트랜지스터(231)의 너비(Width), W2는 제2조절트랜지스터(232)의 너비(Width)이다. 이와 같이, 본 발명은 공통소스증폭기의 이득의 너비(Width)를 조절하여 진폭 오차를 줄임으로서 종래의 로드 저항에 비해 외부 환경에 보다 둔감하게 작용될 수 있다. The first amplitude error reducing unit reduces the error of the amplitude generated in the converted phase signal through the ratio of the gain of the common source amplifier having the diode connection load. Referring to FIG. 4, the gain of the common source amplifier having a diode connection load is adjusted by the ratio of width, and by adjusting the width by α, the amplitude error is reduced. Av =
Figure pat00009
And W 1 =W 2 , the gain of the common source amplifier
Figure pat00010
To be, α becomes 2. Here, W 1 is the width (Width) of the first adjustment transistor 231 and W 2 is the width (Width) of the second adjustment transistor 232. As described above, the present invention can reduce the amplitude error by adjusting the width of the gain of the common source amplifier, thereby acting more insensitively to the external environment compared to the conventional load resistance.

제2위상오차감소부는 제1진폭감소부와 동일한 구성으로 이루어지되, 제1오차감소부에 의해 감소된 진폭의 오차를 유지하면서 위상 오차를 감소시키는 장치이다. 제2위상오차감소부는 제3 조절트랜지스터(241)와 제4 조절트랜지스터(242)로 이루어진다. 제1진폭오차감소부에서 진폭오차를 0,1mV 수준으로 맞춘다면 위상 오차가 0.1°정도 생기게 되며, 제2위상오차감소부에 의해 0.1°의 위상 오차가 더욱 감소하게 된다The second phase error reducing unit is configured to have the same configuration as the first amplitude reducing unit, but is a device for reducing the phase error while maintaining the error of the amplitude reduced by the first error reducing unit. The second phase error reduction unit includes a third adjustment transistor 241 and a fourth adjustment transistor 242. If the amplitude error is adjusted to the 0,1 mV level in the first amplitude error reduction unit, a phase error of about 0.1° occurs, and the phase error of 0.1° is further reduced by the second phase error reduction unit.

도 6은 본 발명에서 제안하는 위상 변환 결합기의 시뮬레이션 결과를 나타내는 도면이다. 도 6을 참조하면 400MHz에서 이득 오차는 0.1mV, 위상 오차는 1m°, 이미지 제거비는 84dB를 나타내며, 오차가 매우 적은 것으로 확인되었다. 도 7은 본 발명에서 제안하는 위상 변환 결합기에 대한 Monte Carlo 시뮬레이션 결과를 나타내는 도면이다. Monte Carlo 시뮬레이션을 통해 PVT(Process, Voltage, Temperature)변화에 얼마나 둔감한지를 확인할 수 있으며, Process 및 Mismatch를 고려하여 총 500회 구현하였다. 시뮬레이션 한 결과, 최대 위상 오차는 0.46°, 최대 진폭 오차는 5.5mV로 관측되었다. 또한, 500회 모두 40dB 이상의 이미지 제거량을 보장해주는 성능으로 종래의 회로(위상 오차 약 1.5°, 진폭 약 35mV)와 대비했을 때 PVT에 매우 둔감함을 확인할 수 있다. 6 is a view showing the simulation results of the phase shift combiner proposed in the present invention. Referring to FIG. 6, the gain error at 400 MHz is 0.1 mV, the phase error is 1 m°, and the image rejection ratio is 84 dB, and it is confirmed that the error is very small. 7 is a view showing a Monte Carlo simulation results for the phase shift combiner proposed in the present invention. Through Monte Carlo simulation, you can see how insensitive to PVT (Process, Voltage, Temperature) changes, and implemented 500 times considering Process and Mismatch. As a result of simulation, the maximum phase error was observed to be 0.46° and the maximum amplitude error was 5.5 mV. In addition, it can be seen that it is very insensitive to PVT when compared with a conventional circuit (phase error of about 1.5°, amplitude of about 35 mV) with performance that guarantees an image removal amount of 40 dB or more for all 500 times.

본 발명에서 제안하는 다중 위상 생성회로는 종래의 주파수 혼합기(믹서)에 적용 가능하다. 주파수 혼합기(믹서)는 인가되는 다중 위상 신호를 통해 무선 주파수입력 신호를 하향 주파수로 변환하는 서브-하모닉 믹서, 다중 위상 신호를 각각의 믹서에 인가한 후 합산하여 주파수 신호로 출력하는 하모닉 제거 믹서, 스퓨리어스 이미지 응답(spurious response)을 감소시키는 이미지 제거 믹서(image reject mixer) 등 다양한 종류의 주파수 혼합기로 구성된다. 이러한 주파수 혼합기는 다중 위상신호를 필요로 하며, 본 발명에서 제안하는 다중 위상 생성회로를 적용함으로서, 저전력, 고정확도의 주파수 혼합기를 제작할 수 있다. The multi-phase generation circuit proposed in the present invention can be applied to a conventional frequency mixer (mixer). The frequency mixer (mixer) is a sub-harmonic mixer that converts a radio frequency input signal to downlink frequency through an applied multi-phase signal, a harmonic rejection mixer that applies multi-phase signals to each mixer, and then sums them to output a frequency signal. It consists of various types of frequency mixers, such as an image reject mixer that reduces spurious response. Such a frequency mixer requires a multi-phase signal, and by applying the multi-phase generation circuit proposed in the present invention, a low-power, high-accuracy frequency mixer can be manufactured.

또한, 본 발명은 RF통신에서 보편적으로 사용되는 45°위상 차이를 가지는 옥텟 위상 (Octet-phase)에 대해서만 기재되었으나. 옥텟 위상보다 더 많은 다중 위상을 가지는 신호 생성에도 응용될 수 있다.In addition, the present invention has been described only for an octet-phase having a 45° phase difference commonly used in RF communication. It can also be applied to signal generation having more multiphases than octet phases.

100 : 폴리페이즈 필터 200 : 위상 변환 결합기
210 : 제1신호입력부 211 : 제1트랜지스터
212 : 제1바이어스 저항 220 : 제2신호입력부
221 : 제2트랜지스터 222 : 제2바이어스 저항
230 : 신호생성부 231 : 제1조절트랜지스터
232 : 제2조절트랜지스터 241 : 제3조절트랜지스터
242 : 제4조절트랜지스터 300 : 동위상 변환 결합기100: polyphase filter 200: phase shift combiner
210: first signal input unit 211: first transistor
212: first bias resistor 220: second signal input
221: 2nd transistor 222: 2nd bias resistance
230: signal generator 231: the first control transistor
232: 2nd adjustment transistor 241: 3rd adjustment transistor
242: fourth control transistor 300: in-phase conversion coupler

Claims (7)

위상신호가 입력되는 제1신호입력부;
또 다른 위상신호가 입력되는 제2신호입력부;
상기 위상신호를 입력받아 공통소스증폭기로 동작되는 제1트랜지스터;
상기 또 다른 위상신호를 입력받아 공통드레인증폭기로 동작되는 제2트랜지스터; 및
상기 제1트랜지스터의 드레인에서 출력되는 출력신호와 상기 제2트랜지스터의 소스에서 출력되는 또 다른 출력신호를 합산하여 변환위상신호를 생성하는 신호생성부가 포함된 위상변환결합기를 포함하는 것을 특징으로 하는 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로.
A first signal input unit to which a phase signal is input;
A second signal input unit to which another phase signal is input;
A first transistor that receives the phase signal and operates as a common source amplifier;
A second transistor receiving the another phase signal and operating as a common drain authentication aerator; And
And a phase conversion coupler including a signal generating unit for generating a converted phase signal by adding an output signal output from the drain of the first transistor and another output signal output from the source of the second transistor. Low-power, high-accuracy, multi-phase LO generation circuit based on a transform combiner.
제1항에 있어서, 상기 위상변환결합기는
상기 제1트랜지스터가 상기 공통소스증폭기로 동작되고, 상기 제2트랜지스터 가 상기 공통드레인증폭기로 동작됨에 따라 발생되는 출력신호의 위상차이로 인해 상기 위상신호는 음의 신호로 입력되는 것을 특징으로 하는 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로.
According to claim 1, wherein the phase shift combiner
The phase signal is characterized in that the phase signal is input as a negative signal due to the phase difference of the output signal generated when the first transistor is operated as the common source amplifier and the second transistor is operated as the common drain authentication amplifier. Low-power, high-accuracy, multi-phase LO generation circuit based on a transform combiner.
제2항에 있어서,
위상 차이가 나는 IQ신호를 생성하기 위한 폴리페이즈필터; 및
상기 위상변환결합기와 동일한 구성으로 이루어지며, 상기 제1신호입력부와 상기 제2신호입력부에 동일한 위상신호가 입력되는 동위상변환결합기;를 더 포함하는 것을 특징으로 하는 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로.
According to claim 2,
A polyphase filter for generating an IQ signal having a phase difference; And
It is made of the same configuration as the phase shift combiner, and the first signal input unit and the second phase signal input unit is in-phase conversion coupler; a low-power high based on the phase shift coupler, characterized in that it further comprises a. Accuracy multi-phase LO generation circuit.
제3항에 있어서,
상기 위상변환결합기 및 상기 동위상변환결합기는 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득의 비를 통해 상기 변환위상신호에서 발생된 진폭의 오차를 감소시키는 제1진폭오차감소부가 포함된 진폭조절부를 포함하는 것을 특징으로 하는 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로.
According to claim 3,
The phase shift combiner and the in-phase shift combiner have amplitude control including a first amplitude error reduction unit that reduces an error in amplitude generated in the converted phase signal through a ratio of gains of another common source amplifier having a diode connection load. Low-power high-accuracy multi-phase LO generation circuit based on a phase shift combiner, characterized in that it comprises a negative.
제4항에 있어서,
상기 다이오드 연결부하를 가지는 또 다른 공통소스증폭기의 이득이 상기 제1트랜지스터와 상기 제2 트랜지스터의 채널 너비의 비로 조절하는 것을 특징으로 하는 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로.
According to claim 4,
Low-power high-accuracy multi-phase LO generation circuit based on a phase shift combiner, characterized in that the gain of another common source amplifier having the diode connection load is adjusted by the ratio of the channel width of the first transistor and the second transistor.
제4항에 있어서, 상기 진폭조절부는
상기 제1진폭감소부와 동일한 구성으로 이루어지되, 상기 제1오차감소부에 의해 상기 감소된 진폭의 오차를 유지하면서 위상 오차를 이차적으로 감소시키는 제2위상오차감소부를 더 포함하는 것을 특징으로 하는 위상 변환 결합기를 기반의 저전력 고정확도 다중 위상 LO 생성회로.
The amplitude control unit of claim 4
It is made of the same configuration as the first amplitude reduction unit, characterized in that it further comprises a second phase error reduction unit for secondaryly reducing the phase error while maintaining the error of the reduced amplitude by the first error reduction unit Low-power high-accuracy multi-phase LO generation circuit based on a phase shift combiner.
제1항에 있어서,
상기 다중 위상 생성회로에서 생성되는 상기 다중 위상 신호를 필요로 하는 IQ회로, 주파수 혼합기(믹서)에 적용 가능한 것을 특징으로 하는 다중 위상 LO 생성회로를 적용한 주파수 혼합기.According to claim 1,
A frequency mixer using a multi-phase LO generator circuit, characterized in that it is applicable to an IQ circuit, a frequency mixer (mixer) that requires the multi-phase signal generated by the multi-phase generator circuit.
KR1020180173374A 2018-12-31 2018-12-31 Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer KR102147585B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173374A KR102147585B1 (en) 2018-12-31 2018-12-31 Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173374A KR102147585B1 (en) 2018-12-31 2018-12-31 Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer

Publications (2)

Publication Number Publication Date
KR20200082625A true KR20200082625A (en) 2020-07-08
KR102147585B1 KR102147585B1 (en) 2020-08-24

Family

ID=71600665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173374A KR102147585B1 (en) 2018-12-31 2018-12-31 Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer

Country Status (1)

Country Link
KR (1) KR102147585B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032656A1 (en) * 2004-08-02 2008-02-07 Semiconductor Ideas To The Market (Itom) Bv Controllable Power Operational Transconductance Amplifier
KR20080053516A (en) * 2005-09-27 2008-06-13 스카이워크스 솔루션즈, 인코포레이티드 Direct conversion receiver having a subharmonic mixer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032656A1 (en) * 2004-08-02 2008-02-07 Semiconductor Ideas To The Market (Itom) Bv Controllable Power Operational Transconductance Amplifier
KR20080053516A (en) * 2005-09-27 2008-06-13 스카이워크스 솔루션즈, 인코포레이티드 Direct conversion receiver having a subharmonic mixer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국 등록특허 9,276,622호(발명의 명칭 : LOCAL OSCILLATOR (LO) GENERATOR WITH MULT-PHASE DIVIDER AND PHASE LOCKED LOOP, 등록일 :2016.03.01.)

Also Published As

Publication number Publication date
KR102147585B1 (en) 2020-08-24

Similar Documents

Publication Publication Date Title
US6560449B1 (en) Image-rejection I/Q demodulators
KR100533626B1 (en) Quadrature signal generator with feedback type frequency doubler
KR101066054B1 (en) Systems, methods, and apparatus for frequency conversion
US7817970B2 (en) Transmitting/receiving device having a polar modulator with variable predistortion
US6850749B2 (en) Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
US6947720B2 (en) Low noise mixer circuit with improved gain
US6091303A (en) Method and apparatus for reducing oscillator noise by noise-feedforward
US7471939B2 (en) Multiplier and radio communication apparatus using the same
US7605669B2 (en) System and method for generating local oscillator (LO) signals for a quadrature mixer
KR100619227B1 (en) Single chip cmos transmitter/receiver and vco-mixer structure
JP3721144B2 (en) Frequency converter, quadrature demodulator and quadrature modulator
KR101212857B1 (en) signal processing circuit and communication device using the same
EP1484838A2 (en) Reduced local oscillator feedthrough quadrature image reject mixer
KR100737630B1 (en) An offset local oscillator without using a frequency divider
US8947151B2 (en) Frequency mixing circuit and method for suppressing local oscillation leakage in frequency mixing circuit
US6785528B2 (en) Quadrature divider
US7085548B1 (en) Harmonic mixer
JP2006526913A (en) Low power consumption receiver front end and devices based thereon
KR100643768B1 (en) Mixer
KR102147585B1 (en) Phase Shifting Adder-Based Low Power High Accuracy Multi-Phase LO Generation Circuit and Its Application For Mixer
KR20050094754A (en) Improved wideband i/q signal generation technique
KR20090016305A (en) Mixer, transmitter and receiver comprising the same
US6480046B1 (en) Transmitter apparatus and methods using frequency doubling modulation
US8344818B1 (en) Single side band (SSB) mixer
US7519335B2 (en) Digital modulation signal mixer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant