KR20200082434A - Display apparatus having a driving circuit and a light-emitting device - Google Patents

Display apparatus having a driving circuit and a light-emitting device Download PDF

Info

Publication number
KR20200082434A
KR20200082434A KR1020180173033A KR20180173033A KR20200082434A KR 20200082434 A KR20200082434 A KR 20200082434A KR 1020180173033 A KR1020180173033 A KR 1020180173033A KR 20180173033 A KR20180173033 A KR 20180173033A KR 20200082434 A KR20200082434 A KR 20200082434A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
conductive layer
driving circuit
display device
Prior art date
Application number
KR1020180173033A
Other languages
Korean (ko)
Inventor
이경언
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180173033A priority Critical patent/KR20200082434A/en
Publication of KR20200082434A publication Critical patent/KR20200082434A/en

Links

Images

Classifications

    • H01L27/3276
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H01L51/5203
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Abstract

The present invention relates to a display apparatus including a driving circuit and a light emitting device which are stacked on a device substrate. An overcoat layer, an intermediate conductive layer, and an intermediate insulating layer may be positioned between the driving circuit and the light emitting device. The driving circuit may be covered by the intermediate conductive layer. A specific voltage may be applied to the intermediate conductive layer. Accordingly, in the display apparatus according to a technical idea of the present invention, malfunction of the light emitting device due to the driving circuit and signal wires that transmit signals to the driving circuit can be prevented.

Description

구동 회로 및 발광 소자를 포함하는 디스플레이 장치{Display apparatus having a driving circuit and a light-emitting device}Display apparatus having a driving circuit and a light-emitting device

본 발명은 소자 기판 상에 적층된 구동 회로 및 발광 소자를 포함하는 디스플레이 장치에 관한 것이다.The present invention relates to a display device including a driving circuit and a light emitting element stacked on an element substrate.

일반적으로 모니터, TV, 노트북, 디지털 카메라와 같은 전자 기기는 이미지의 구현을 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 다수의 발광 소자를 포함할 수 있다. 각 발광 소자는 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 각 발광 소자는 순서대로 적층된 제 1 전극, 발광층 및 제 2 전극을 포함할 수 있다.In general, electronic devices such as monitors, TVs, notebooks, and digital cameras include display devices for realizing images. For example, the display device may include a plurality of light emitting elements. Each light emitting device can emit light representing a specific color. For example, each light emitting device may include a first electrode, a light emitting layer, and a second electrode stacked in order.

상기 디스플레이 장치는 상기 발광 소자들을 지지하는 소자 기판을 포함할 수 있다. 상기 소자 기판과 각 발광 소자들 사이에는 해당 발광 소자를 제어하기 위한 구동 회로 및 각 구동 회로에 신호를 전달하기 위한 신호 배선들이 위치할 수 있다. 예를 들어, 각 구동 회로는 게이트 라인을 통해 인가되는 게이트 신호 및 데이터 라인을 통해 전달된 데이터 신호에 따른 구동 전류를 해당 발광 소자에 공급하기 위한 적어도 하나의 박막 트랜지스터를 포함할 수 있다.The display device may include an element substrate supporting the light emitting elements. A driving circuit for controlling the light emitting device and signal wirings for transmitting signals to each driving circuit may be located between the device substrate and each light emitting device. For example, each driving circuit may include at least one thin film transistor for supplying a driving current according to a gate signal applied through the gate line and a data signal transmitted through the data line to the corresponding light emitting device.

상기 디스플레이 장치에서는 해상도의 증가에 의해 상기 박막 트랜지스터의 각 전극들 사이의 거리 및 상기 신호 배선들 사이의 거리가 감소되고, 상기 구동 회로의 동작 속도 및 상기 신호 배선들을 통해 인가되는 신호의 전달 속도가 증가될 수 있다. 이에 따라, 상기 디스플레이 장치에서는 상기 발광 소자의 동작이 상기 구동 회로 및 상기 신호 배선들에 의한 노이즈에 영향을 받을 수 있다. 즉, 상기 디스플레이 장치에서는 상기 구동 회로 및 상기 신호 배선에 의해 상기 발광 소자가 오동작될 수 있다. In the display device, a distance between each electrode of the thin film transistor and a distance between the signal lines are decreased by an increase in resolution, and an operation speed of the driving circuit and a signal transmission speed applied through the signal lines are reduced. Can be increased. Accordingly, in the display device, the operation of the light emitting element may be affected by noise caused by the driving circuit and the signal wires. That is, in the display device, the light emitting device may malfunction due to the driving circuit and the signal wiring.

본 발명이 해결하고자 하는 과제는 구동 회로 및 상기 구동 회로에 신호를 전달하는 신호 배선들에 의한 발광 소자의 오동작을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.The problem to be solved by the present invention is to provide a display device capable of preventing malfunction of a light emitting device due to a driving circuit and signal wirings for transmitting signals to the driving circuit.

본 발명이 해결하고자 하는 다른 과제는 구동 회로 및 상기 구동 회로에 신호를 전달하는 신호 배선들에 의한 노이즈를 차단할 수 있는 디스플레이 장치를 제공하는 것이다.Another problem to be solved by the present invention is to provide a driving circuit and a display device capable of blocking noise caused by signal wires transmitting a signal to the driving circuit.

본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.The problems to be solved by the present invention are not limited to the aforementioned problems. The tasks not mentioned herein will be clearly understood by those skilled in the art from the following description.

상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판을 포함한다. 소자 기판 상에는 구동 회로 및 오버 코트층이 위치한다. 오버 코트층은 구동 회로를 덮는다. 오버 코트층 상에는 중간 도전층이 위치한다. 중간 도전층 상에는 발광 소자가 위치한다. 발광 소자는 중간 도전층의 일부 영역 상에 적층된 제 1 전극, 발광층 및 제 2 전극을 포함한다. 중간 도전층과 발광 소자 사이에는 중간 절연막이 위치한다. The display device according to the technical idea of the present invention for achieving the above-mentioned problem includes an element substrate. A driving circuit and an overcoat layer are positioned on the element substrate. The overcoat layer covers the driving circuit. An intermediate conductive layer is located on the overcoat layer. A light emitting element is positioned on the intermediate conductive layer. The light emitting device includes a first electrode, a light emitting layer, and a second electrode stacked on some regions of the intermediate conductive layer. An intermediate insulating film is positioned between the intermediate conductive layer and the light emitting element.

제 1 전극의 반사율은 제 1 전극의 투과율보다 낮을 수 있다. 중간 도전층의 반사율은 제 1 전극의 반사율보다 높을 수 있다.The reflectance of the first electrode may be lower than the transmittance of the first electrode. The reflectance of the intermediate conductive layer may be higher than that of the first electrode.

구동 회로는 중간 도전층과 제 1 전극을 선택적으로 연결하는 박막 트랜지스터를 포함할 수 있다.The driving circuit may include a thin film transistor selectively connecting the intermediate conductive layer and the first electrode.

중간 도전층의 전도율은 제 1 전극의 전도율보다 높을 수 있다. The conductivity of the intermediate conductive layer may be higher than that of the first electrode.

중간 도전층은 전원전압 공급라인과 연결될 수 있다.The intermediate conductive layer may be connected to a power supply voltage supply line.

중간 절연막 상에는 뱅크 절연막이 위치할 수 있다. 뱅크 절연막은 제 1 전극의 가장 자리를 덮을 수 있다. 중간 도전층과 전원전압 공급라인 사이에 위치하는 오버 코트층의 일부 영역을 관통하는 중간 연결홀은 뱅크 절연막과 중첩할 수 있다. A bank insulating layer may be positioned on the intermediate insulating layer. The bank insulating layer may cover the edge of the first electrode. The intermediate connection hole passing through a portion of the overcoat layer positioned between the intermediate conductive layer and the power voltage supply line may overlap the bank insulating layer.

중간 도전층의 크기는 제 1 전극의 크기보다 클 수 있다.The size of the intermediate conductive layer may be larger than the size of the first electrode.

오버 코트층 및 중간 절연막은 각각 발광 소자의 제 1 전극을 구동 회로와 전기적으로 연결하기 위한 컨택홀을 포함할 수 있다. 중간 도전층은 구동 회로의 일부 영역과 중첩하는 중간 관통홀을 포함할 수 있다. 중간 절연막의 컨택홀은 중간 관통홀 내에 위치할 수 있다. 중간 관통홀의 측벽은 중간 절연막에 의해 덮일 수 있다. The overcoat layer and the intermediate insulating layer may each include a contact hole for electrically connecting the first electrode of the light emitting element to the driving circuit. The intermediate conductive layer may include an intermediate through hole overlapping a portion of the driving circuit. The contact hole of the intermediate insulating layer may be located in the intermediate through hole. The side wall of the intermediate through hole may be covered by an intermediate insulating film.

본 발명이 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 단위 화소를 포함한다. 단위 화소는 데이터 라인 및 제 1 게이트 라인에 의해 정의된다. 데이터 라인은 제 1 방향으로 연장한다. 게이트 라인은 제 1 방향과 수직한 제 2 방향으로 연장한다. 단위 화소 내에는 구동 회로 및 발광 소자가 위치한다. 구동 회로는 적어도 하나의 박막 트랜지스터를 포함한다. 발광 소자는 구동 회로와 전기적으로 연결되는 제 1 전극을 포함한다. 구동 회로와 발광 소자 사이에는 중간 도전층이 위치한다. 중간 도전층은 발광 소자와 절연된다. 구동 회로는 중간 도전층의 일부 영역과 중첩한다. The display device according to the technical concept of the present invention for achieving another problem to be solved by the present invention includes a unit pixel. The unit pixel is defined by a data line and a first gate line. The data line extends in the first direction. The gate line extends in a second direction perpendicular to the first direction. A driving circuit and a light emitting element are located in the unit pixel. The driving circuit includes at least one thin film transistor. The light emitting element includes a first electrode electrically connected to the driving circuit. An intermediate conductive layer is positioned between the driving circuit and the light emitting element. The intermediate conductive layer is insulated from the light emitting element. The driving circuit overlaps some areas of the intermediate conductive layer.

발광 소자 상에는 봉지 기판이 위치할 수 있다. 발광 소자를 향한 봉지 기판의 표면 상에는 컬러 필터가 위치할 수 있다. 컬러 필터는 발광 소자와 중첩할 수 있다.An encapsulation substrate may be positioned on the light emitting device. A color filter may be located on the surface of the encapsulation substrate facing the light emitting element. The color filter can overlap the light emitting element.

중간 도전층은 제 1 방향으로 연장할 수 있다. The intermediate conductive layer can extend in the first direction.

제 2 방향으로 중간 도전층의 수평 길이는 제 2 방향으로 단위 화소의 수평 길이보다 클 수 있다. The horizontal length of the intermediate conductive layer in the second direction may be greater than the horizontal length of the unit pixel in the second direction.

제 2 게이트 라인은 제 2 방향으로 연장할 수 있다. 구동 회로는 제 1 박막 트랜지스터, 제 2 박막 트랜지스터, 제 3 박막 트랜지스터 및 스토리지 커패시터를 포함할 수 있다. 제 1 박막 트랜지스터는 제 1 게이트 라인에 의해 제어될 수 있다. 제 2 박막 트랜지스터는 제 1 박막 트랜지스터에 의해 제어될 수 있다. 제 3 박막 트랜지스터는 제 2 게이트 라인에 의해 제어될 수 있다. 스토리지 커패시터는 제 2 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 위치할 수 있다. 중간 도전층은 제 3 박막 트랜지스터에 의해 스토리지 커패시터의 일측 전극과 전기적으로 연결될 수 있다.The second gate line may extend in the second direction. The driving circuit may include a first thin film transistor, a second thin film transistor, a third thin film transistor, and a storage capacitor. The first thin film transistor may be controlled by the first gate line. The second thin film transistor can be controlled by the first thin film transistor. The third thin film transistor can be controlled by the second gate line. The storage capacitor may be located between the gate electrode and the drain electrode of the second thin film transistor. The intermediate conductive layer may be electrically connected to one electrode of the storage capacitor by the third thin film transistor.

발광 소자의 상기 제 1 전극은 스토리지 커패시터의 일측 전극과 전기적으로 연결될 수 있다. The first electrode of the light emitting device may be electrically connected to one electrode of the storage capacitor.

전원전압 공급라인은 제 1 방향으로 연장할 수 있다. 제 2 박막 트랜지스터의 드레인 전극은 제 1 박막 트랜지스터에 의해 전원전압 공급라인과 전기적으로 연결될 수 있다. The power voltage supply line may extend in the first direction. The drain electrode of the second thin film transistor may be electrically connected to the power voltage supply line by the first thin film transistor.

본 발명의 기술적 사상에 따른 디스플레이 장치는 구동 회로와 발광 소자 사이에 위치하고, 상기 발광 소자와 절연되는 중간 도전층을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로 및 상기 구동 회로에 신호를 전달하는 신호 배선들에 의한 상기 발광 소자의 오동작이 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 신뢰성이 향상될 수 있다.The display device according to the inventive concept may include an intermediate conductive layer positioned between the driving circuit and the light emitting element, and insulated from the light emitting element. Accordingly, in the display device according to the exemplary embodiment of the present invention, malfunction of the light emitting device due to the driving circuit and signal wirings for transmitting signals to the driving circuit may be prevented. Therefore, reliability may be improved in the display device according to the exemplary embodiment of the present invention.

도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 3은 도 1의 II-II'선을 따라 절단한 단면을 나타낸 도면이다.
도 4, 6 및 8은 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
도 5는 도 4의 III-III'선을 따라 절단한 단면을 나타낸 도면이다.
도 7은 도 6의 IV-IV'선을 따라 절단한 단면을 나타낸 도면이다.
도 9는 도 8의 V-V'선을 따라 절단한 단면을 나타낸 도면이다.
1 is a view schematically showing a display device according to an embodiment of the present invention.
FIG. 2 is a view showing a cross-section taken along line I-I' of FIG. 1.
3 is a cross-sectional view taken along line II-II' of FIG. 1.
4, 6, and 8 are views illustrating a display device according to another embodiment of the present invention.
5 is a view showing a cross-section taken along line III-III' of FIG. 4.
7 is a cross-sectional view taken along line IV-IV' of FIG. 6.
9 is a cross-sectional view taken along line V-V' of FIG. 8.

본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.The details of the above object and the technical configuration of the present invention and the effect of the effect thereof will be more clearly understood by the following detailed description with reference to the drawings showing embodiments of the present invention. Here, since the embodiments of the present invention are provided to enable the technical spirit of the present invention to be sufficiently transmitted to those skilled in the art, the present invention may be embodied in other forms so as not to be limited to the embodiments described below.

또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.In addition, parts indicated by the same reference numerals throughout the specification mean the same components, and in the drawings, the length and thickness of a layer or region may be exaggerated for convenience. In addition, when the first component is described as being "on" the second component, the first component and the first component are not only located on the upper side in direct contact with the second component, but also the first component and the Also included is the case where the third component is positioned between the second components.

여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.Here, the terms first, second, etc. are used to describe various components, and are used for the purpose of distinguishing one component from other components. However, the first component and the second component may be arbitrarily named according to the convenience of those skilled in the art without departing from the technical spirit of the present invention.

본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the specification of the present invention are only used to describe specific embodiments, and are not intended to limit the present invention. For example, a component expressed as a singular includes a plurality of components unless the context clearly refers to the singular. Also, in the specification of the present invention, terms such as “comprises” or “haves” are intended to designate the existence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, or It should be understood that it does not preclude the existence or addition possibility of other features or numbers, steps, actions, components, parts or combinations thereof.

덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person skilled in the art to which the present invention pertains. Terms, such as those defined in the commonly used dictionary, should be interpreted as having meanings consistent with meanings in the context of the related art, and unless they are explicitly defined in the specification of the present invention, in an ideal or excessively formal meaning. Is not interpreted.

(실시 예)(Example)

도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다. 도 3은 도 1의 II-II'선을 따라 절단한 단면을 나타낸 도면이다.1 is a view schematically showing a display device according to an embodiment of the present invention. FIG. 2 is a view showing a cross-section taken along line I-I' of FIG. 1. 3 is a cross-sectional view taken along line II-II' of FIG. 1.

도 1 내지 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(100)을 포함할 수 있다. 상기 소자 기판(100)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 소자 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.1 to 3, a display device according to an exemplary embodiment of the present invention may include a device substrate 100. The device substrate 100 may include an insulating material. For example, the device substrate 100 may include glass or plastic.

상기 소자 기판(100) 상에는 신호 배선들(GL, DL, PL)이 위치할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL, PL)은 게이트 신호를 인가하는 게이트 라인(GL), 데이터 신호를 전달하는 데이터 라인(DL) 및 전원전압을 공급하는 전원전압 공급라인(PL1)을 포함할 수 있다. 상기 게이트 라인(GL)은 상기 데이터 라인(DL)과 교차할 수 있다. 예를 들어, 상기 데이터 라인(DL)은 제 1 방향(Y)으로 연장하고, 상기 게이트 라인(GL)은 상기 제 1 방향(Y)과 수직한 제 2 방향(X)으로 연장할 수 있다. 상기 전원전압 공급라인(PL)은 상기 데이터 라인(DL)과 평행할 수 있다. 예를 들어, 상기 전원전압 공급라인(PL)은 상기 제 1 방향(Y)으로 연장할 수 있다. 상기 전원전압 공급라인(PL)은 상기 게이트 라인(GL)과 교차할 수 있다. Signal lines GL, DL, and PL may be positioned on the device substrate 100. For example, the signal lines GL, DL, and PL include a gate line GL for applying a gate signal, a data line DL for transmitting a data signal, and a power voltage supply line PL1 for supplying a power voltage. It may include. The gate line GL may intersect the data line DL. For example, the data line DL may extend in the first direction Y, and the gate line GL may extend in the second direction X perpendicular to the first direction Y. The power voltage supply line PL may be parallel to the data line DL. For example, the power voltage supply line PL may extend in the first direction Y. The power voltage supply line PL may cross the gate line GL.

상기 신호 배선들(GL, DL, PL)은 단위 화소(PA)를 정의할 수 있다. 예를 들어, 상기 단위 화소(PA)는 상기 데이터 라인(DL)과 상기 전원전압 공급라인(PL) 사이에 위치할 수 있다. 상기 단위 화소(PA) 내에는 구동 회로 및 발광 소자(300)가 위치할 수 있다. 상기 구동 회로는 상기 게이트 신호 및 상기 데이터 신호에 따른 구동 전류를 상기 발광 소자(300)로 공급할 수 있다. 예를 들어, 상기 구동 회로는 제 1 박막 트랜지스터(TR1), 제 2 박막 트랜지스터(TR2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.The signal lines GL, DL, and PL may define a unit pixel PA. For example, the unit pixel PA may be positioned between the data line DL and the power voltage supply line PL. A driving circuit and a light emitting device 300 may be positioned in the unit pixel PA. The driving circuit may supply driving current according to the gate signal and the data signal to the light emitting device 300. For example, the driving circuit may include a first thin film transistor TR1, a second thin film transistor TR2, and a storage capacitor Cst.

상기 제 1 박막 트랜지스터(TR1)는 상기 게이트 신호에 의해 제어될 수 있다. 상기 제 1 박막 트랜지스터(TR1)는 상기 게이트 신호에 따라 상기 데이터 신호를 전달할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1)는 제 1 반도체 패턴(211), 제 1 게이트 절연막(212), 제 1 게이트 전극(213), 제 1 하부 층간 절연막(214), 제 1 소스 전극(215), 제 1 상부 층간 절연막(216) 및 제 1 드레인 전극(217)을 포함할 수 있다. The first thin film transistor TR1 may be controlled by the gate signal. The first thin film transistor TR1 may transfer the data signal according to the gate signal. For example, the first thin film transistor TR1 includes a first semiconductor pattern 211, a first gate insulating film 212, a first gate electrode 213, a first lower interlayer insulating film 214, and a first source electrode 215, a first upper interlayer insulating layer 216 and a first drain electrode 217.

상기 제 1 반도체 패턴(211)은 상기 소자 기판(100)에 가까이 위치할 수 있다. 상기 제 1 반도체 패턴(211)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제 1 반도체 패턴(211)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 제 1 반도체 패턴(211)은 산화물 반도체일 수 있다. 예를 들어, 상기 제 1 반도체 패턴(211)은 IGZO를 포함할 수 있다.The first semiconductor pattern 211 may be positioned close to the device substrate 100. The first semiconductor pattern 211 may include a semiconductor material. For example, the first semiconductor pattern 211 may include amorphous silicon or polycrystalline silicon. The first semiconductor pattern 211 may be an oxide semiconductor. For example, the first semiconductor pattern 211 may include IGZO.

상기 제 1 반도체 패턴(211)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역은 상기 소스 영역 및 상기 드레인 영역보다 낮은 전도율을 가질 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 상기 채널 영역보다 불순물의 농도가 높을 수 있다.The first semiconductor pattern 211 may include a source region, a drain region, and a channel region. The channel region may be located between the source region and the drain region. The channel region may have a lower conductivity than the source region and the drain region. For example, the source region and the drain region may have a higher concentration of impurities than the channel region.

상기 제 1 게이트 절연막(212)은 상기 제 1 반도체 패턴(211) 상에 위치할 수 있다. 상기 제 1 게이트 절연막(212)은 상기 제 1 반도체 패턴(211)의 외측으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(211)의 측면은 상기 제 1 게이트 절연막(212)에 의해 덮일 수 있다. The first gate insulating layer 212 may be positioned on the first semiconductor pattern 211. The first gate insulating layer 212 may extend outside the first semiconductor pattern 211. For example, the side surface of the semiconductor pattern 211 may be covered by the first gate insulating layer 212.

상기 제 1 게이트 절연막(212)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212)은 실리콘 산화물(SiO) 및/또는 실리콘 질화물(SiN)을 포함할 수 있다. 상기 제 1 게이트 절연막(212)은 다중층 구조일 수 있다. 상기 제 1 게이트 절연막(212)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.The first gate insulating layer 212 may include an insulating material. For example, the first gate insulating layer 212 may include silicon oxide (SiO) and/or silicon nitride (SiN). The first gate insulating layer 212 may have a multi-layer structure. The first gate insulating layer 212 may include a high-K material. For example, the first gate insulating layer 212 may include hafnium oxide (HfO) or titanium oxide (TiO).

상기 제 1 게이트 전극(213)은 상기 제 1 게이트 절연막(212) 상에 위치할 수 있다. 상기 제 1 게이트 전극(213)은 상기 제 1 반도체 패턴(212)의 상기 채널 영역과 중첩할 수 있다. 예를 들어, 상기 제 1 게이트 전극(213)은 상기 제 1 게이트 절연막(212)에 의해 상기 제 1 반도체 패턴(211)과 절연될 수 있다.The first gate electrode 213 may be positioned on the first gate insulating layer 212. The first gate electrode 213 may overlap the channel region of the first semiconductor pattern 212. For example, the first gate electrode 213 may be insulated from the first semiconductor pattern 211 by the first gate insulating layer 212.

상기 제 1 게이트 전극(213)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 전극(213)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다.The first gate electrode 213 may include a conductive material. For example, the first gate electrode 213 may include metals such as aluminum (Al), chromium (Cr), molybdenum (Mo), and tungsten (W).

상기 제 1 하부 층간 절연막(214)은 상기 제 1 게이트 전극(213) 상에 위치할 수 있다. 예를 들어, 상기 제 1 게이트 전극(213)의 측면은 상기 제 1 하부 층간 절연막(214)에 의해 덮일 수 있다. 상기 제 1 하부 층간 절연막(214)은 상기 제 1 반도체 패턴(211)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 1 하부 층간 절연막(214)은 상기 제 1 반도체 패턴(211)의 외측에서 상기 제 1 게이트 절연막(212)과 직접 접촉할 수 있다. The first lower interlayer insulating layer 214 may be positioned on the first gate electrode 213. For example, a side surface of the first gate electrode 213 may be covered by the first lower interlayer insulating layer 214. The first lower interlayer insulating layer 214 may extend outside the first semiconductor pattern 211. For example, the first lower interlayer insulating layer 214 may directly contact the first gate insulating layer 212 outside the first semiconductor pattern 211.

상기 제 1 하부 층간 절연막(214)은 절연성 물질을 포함할 수 있다. 상기 제 1 하부 층간 절연막(214)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제 1 하부 층간 절연막(214)은 실리콘 산화물(SiO)을 포함할 수 있다.The first lower interlayer insulating layer 214 may include an insulating material. The first lower interlayer insulating layer 214 may include an inorganic insulating material. For example, the first lower interlayer insulating layer 214 may include silicon oxide (SiO).

상기 제 1 소스 전극(215)은 상기 제 1 하부 층간 절연막(214) 상에 위치할 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 반도체 패턴(211)의 상기 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212) 및 상기 제 1 하부 층간 절연막(214)은 상기 제 1 반도체 패턴(211)의 상기 소스 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 게이트 절연막(212) 및 상기 제 1 하부 층간 절연막(214)에 의해 노출된 상기 제 1 반도체 패턴(211)의 상기 소스 영역과 직접 접촉할 수 있다. The first source electrode 215 may be positioned on the first lower interlayer insulating layer 214. The first source electrode 215 may be electrically connected to the source region of the first semiconductor pattern 211. For example, the first gate insulating layer 212 and the first lower interlayer insulating layer 214 may include a contact hole partially exposing the source region of the first semiconductor pattern 211. The first source electrode 215 may directly contact the source region of the first semiconductor pattern 211 exposed by the first gate insulating layer 212 and the first lower interlayer insulating layer 214.

상기 제 1 소스 전극(215)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 소스 전극(215)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 게이트 전극(213)과 다른 물질을 포함할 수 있다.The first source electrode 215 may include a conductive material. For example, the first source electrode 215 may include metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), and tungsten (W). The first source electrode 215 may include a different material from the first gate electrode 213.

상기 제 1 상부 층간 절연막(216)은 상기 제 1 하부 층간 절연막(214)과 상기 제 1 소스 전극(215) 사이에 위치할 수 있다. 예를 들어, 상기 제 1 상부 층간 절연막(216)은 상기 제 1 반도체 패턴(211)의 상기 소스 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다. 상기 제 1 상부 층간 절연막(216)은 상기 제 1 반도체 패턴(211)의 외측으로 연장할 수 있다.The first upper interlayer insulating layer 216 may be positioned between the first lower interlayer insulating layer 214 and the first source electrode 215. For example, the first upper interlayer insulating layer 216 may include a contact hole partially exposing the source region of the first semiconductor pattern 211. The first upper interlayer insulating layer 216 may extend outside the first semiconductor pattern 211.

상기 제 1 드레인 전극(216)은 상기 제 1 하부 층간 절연막(214)과 상기 제 1 상부 층간 절연막(216) 사이에 위치할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 반도체 패턴(211)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212) 및 상기 제 1 하부 층간 절연막(214)은 상기 제 1 반도체 패턴(211)의 상기 드레인 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 게이트 절연막(212) 및 상기 제 1 하부 층간 절연막(214)에 의해 노출된 상기 제 1 반도체 패턴(211)의 상기 드레인 영역과 직접 접촉할 수 있다.The first drain electrode 216 may be positioned between the first lower interlayer insulating layer 214 and the first upper interlayer insulating layer 216. The first drain electrode 216 may be electrically connected to the drain region of the first semiconductor pattern 211. For example, the first gate insulating layer 212 and the first lower interlayer insulating layer 214 may include a contact hole partially exposing the drain region of the first semiconductor pattern 211. The first drain electrode 216 may directly contact the drain region of the first semiconductor pattern 211 exposed by the first gate insulating layer 212 and the first lower interlayer insulating layer 214.

상기 제 1 드레인 전극(216)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 드레인 전극(216)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 소스 전극(215) 및 상기 제 1 게이트 전극(213)과 다른 물질을 포함할 수 있다.The first drain electrode 216 may include a conductive material. For example, the first drain electrode 216 may include metal such as aluminum (Al), chromium (Cr), molybdenum (Mo), and tungsten (W). The first drain electrode 216 may include a different material from the first source electrode 215 and the first gate electrode 213.

상기 제 2 박막 트랜지스터(TR2)는 상기 제 1 박막 트랜지스터(TR1)에 의해 제어될 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)는 상기 게이트 신호에 따라 상기 제 1 박막 트랜지스터(TR1)에 의해 전달된 상기 데이터 신호에 의해 제어될 수 있다. 상기 제 2 박막 트랜지스터(TR2)는 상기 데이터 신호에 따른 구동 전류를 상기 발광 소자(300)에 인가할 수 있다. 상기 제 2 박막 트랜지스터(TR2)는 상기 제 1 박막 트랜지스터(TR1)와 동일한 구조를 가질 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)는 제 2 반도체 패턴(221), 제 2 게이트 절연막(222), 제 2 게이트 전극(223), 제 2 하부 층간 절연막(224), 제 2 소스 전극(225), 제 2 상부 층간 절연막(226) 및 제 2 드레인 전극(227)을 포함할 수 있다.The second thin film transistor TR2 may be controlled by the first thin film transistor TR1. For example, the second thin film transistor TR2 may be controlled by the data signal transmitted by the first thin film transistor TR1 according to the gate signal. The second thin film transistor TR2 may apply a driving current according to the data signal to the light emitting device 300. The second thin film transistor TR2 may have the same structure as the first thin film transistor TR1. For example, the second thin film transistor TR2 includes a second semiconductor pattern 221, a second gate insulating film 222, a second gate electrode 223, a second lower interlayer insulating film 224, and a second source electrode. 225, a second upper interlayer insulating layer 226 and a second drain electrode 227.

상기 제 2 게이트 절연막(222)은 상기 제 2 반도체 패턴(221)과 상기 제 2 게이트 전극(223) 사이에 위치할 수 있다. 상기 제 2 게이트 절연막(222)은 상기 제 2 반도체 패턴(221)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 게이트 절연막(222)은 상기 제 1 게이트 절연막(212)과 연결될 수 있다. The second gate insulating layer 222 may be positioned between the second semiconductor pattern 221 and the second gate electrode 223. The second gate insulating layer 222 may extend outside the second semiconductor pattern 221. For example, the second gate insulating layer 222 may be connected to the first gate insulating layer 212.

상기 제 2 소스 전극(225)은 상기 제 2 하부 층간 절연막(224) 및 상기 제 2 상부 층간 절연막(226)에 의해 상기 제 2 게이트 전극(223) 및 상기 제 2 드레인 전극(227)과 절연될 수 있다. 상기 제 2 드레인 전극(227)은 상기 제 2 하부 층간 절연막(224)과 상기 제 2 상부 층간 절연막(226) 사이에 위치할 수 있다. 상기 제 2 하부 층간 절연막(224) 및 상기 제 2 상부 층간 절연막(226)은 상기 제 2 반도체 패턴(221)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 하부 층간 절연막(224)은 상기 제 1 하부 층간 절연막(214)과 연결되고, 상기 제 2 상부 층간 절연막(226)은 상기 제 1 상부 층간 절연막(216)과 연결될 수 있다. The second source electrode 225 may be insulated from the second gate electrode 223 and the second drain electrode 227 by the second lower interlayer insulating film 224 and the second upper interlayer insulating film 226. Can. The second drain electrode 227 may be positioned between the second lower interlayer insulating film 224 and the second upper interlayer insulating film 226. The second lower interlayer insulating layer 224 and the second upper interlayer insulating layer 226 may extend outside the second semiconductor pattern 221. For example, the second lower interlayer insulating film 224 may be connected to the first lower interlayer insulating film 214, and the second upper interlayer insulating film 226 may be connected to the first upper interlayer insulating film 216. .

상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 게이트 전극(223)은 상기 제 1 박막 트랜지스터(TR1)에 의해 상기 데이터 라인(DL)과 선택적으로 연결될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1)의 상기 제 1 게이트 전극(213)은 상기 게이트 라인(GL)과 전기적으로 연결되고, 상기 제 1 박막 트랜지스터(TR1)의 상기 제 1 소스 전극(215)은 상기 데이터 라인(DL)과 전기적으로 연결되며, 상기 제 1 박막 트랜지스터(TR1)의 상기 제 1 드레인 전극(217)은 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 게이트 전극(223)과 연결될 수 있다. The second gate electrode 223 of the second thin film transistor TR2 may be selectively connected to the data line DL by the first thin film transistor TR1. For example, the first gate electrode 213 of the first thin film transistor TR1 is electrically connected to the gate line GL and the first source electrode 215 of the first thin film transistor TR1. ) Is electrically connected to the data line DL, and the first drain electrode 217 of the first thin film transistor TR1 is connected to the second gate electrode 223 of the second thin film transistor TR2. Can be connected.

상기 제 2 박막 트랜지스터(TR2)는 상기 데이터 신호에 따른 구동 전류를 상기 발광 소자(300)에 공급할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)는 상기 전원전압 공급라인(PL)과 상기 발광 소자(300)를 선태적으로 연결할 수 있다. 상기 제 2 박막 트랜지스터(TR2)는 상기 전원전압 공급라인(PL)과 상기 발광 소자(300) 사이에 위치할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 소스 전극(225)은 상기 전원전압 공급라인(PL)과 전기적으로 연결되고, 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 드레인 전극(227)은 상기 발광 소자(300)와 전기적으로 연결될 수 있다.The second thin film transistor TR2 may supply a driving current according to the data signal to the light emitting device 300. For example, the second thin film transistor TR2 may connect the power supply voltage supply line PL and the light emitting device 300 operatively. The second thin film transistor TR2 may be positioned between the power supply voltage supply line PL and the light emitting device 300. For example, the second source electrode 225 of the second thin film transistor TR2 is electrically connected to the power voltage supply line PL, and the second drain electrode of the second thin film transistor TR2. 227 may be electrically connected to the light emitting device 300.

상기 스토리지 커패시터(Cst)는 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 게이트 전극(223)에 인가되는 신호에 한 프레임동안 유지되도록 할 수 있다. 상기 스토리지 커패시터(Cst)는 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 게이트 전극(223)과 상기 드레인 전극(227) 사이에 위치할 수 있다. 예를 들어, 상기 스토리지 커패시터(Cst)는 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 게이트 전극(223), 상기 제 2 하부 층간 절연막(224) 및 상기 드레인 전극(227)에 의해 구성될 수 있다. The storage capacitor Cst may be maintained for one frame in a signal applied to the second gate electrode 223 of the second thin film transistor TR2. The storage capacitor Cst may be positioned between the second gate electrode 223 and the drain electrode 227 of the second thin film transistor TR2. For example, the storage capacitor Cst may be formed by the second gate electrode 223, the second lower interlayer insulating layer 224, and the drain electrode 227 of the second thin film transistor TR2. have.

상기 소자 기판(100)과 상기 구동 회로 사이에는 버퍼 절연막(110)이 위치할 수 있다. 상기 버퍼 절연막(110)은 상기 구동 회로의 형성 공정에서 상기 소자 기판(100)에 의한 오염을 방지할 수 있다. 상기 버퍼 절연막(110)은 상기 구동 회로를 향한 상기 소자 기판(100)의 상부면에 전체적으로 형성될 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 상기 소자 기판(110)과 상기 제 1 반도체 패턴(211) 사이에 위치하고, 상기 소자 기판(110)과 상기 제 2 반도체 패턴(221) 사이로 연장할 수 있다. 상기 제 1 반도체 패턴(211) 및 상기 제 2 반도체 패턴(221)은 상기 버퍼 절연막(110)과 직접 접촉할 수 있다. 상기 제 1 반도체 패턴(211) 및 상기 제 2 반도체 패턴(221)의 외측에서 상기 버퍼 절연막(110)은 상기 제 1 게이트 절연막(212) 및 상기 제 2 게이트 절연막(222)과 직접 접촉할 수 있다. A buffer insulating layer 110 may be positioned between the device substrate 100 and the driving circuit. The buffer insulating layer 110 may prevent contamination by the device substrate 100 in the process of forming the driving circuit. The buffer insulating layer 110 may be entirely formed on the upper surface of the device substrate 100 facing the driving circuit. For example, the buffer insulating layer 110 is positioned between the device substrate 110 and the first semiconductor pattern 211 and may extend between the device substrate 110 and the second semiconductor pattern 221. . The first semiconductor pattern 211 and the second semiconductor pattern 221 may directly contact the buffer insulating layer 110. The buffer insulating layer 110 may be in direct contact with the first gate insulating layer 212 and the second gate insulating layer 222 outside the first semiconductor pattern 211 and the second semiconductor pattern 221. .

상기 버퍼 절연막(110)은 절연성 물질을 포함할 수 있다. 상기 버퍼 절연막(110)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 실리콘 산화물(SiO) 및/또는 실리콘 질화물(SiN)을 포함할 수 있다. 상기 버퍼 절연막(110)은 다중층 구조일 수 있다. The buffer insulating layer 110 may include an insulating material. The buffer insulating layer 110 may include an inorganic insulating material. For example, the buffer insulating layer 110 may include silicon oxide (SiO) and/or silicon nitride (SiN). The buffer insulating layer 110 may have a multi-layer structure.

상기 구동 회로 상에는 오버 코트층(130)이 위치할 수 있다. 상기 오버 코트층(130)은 상기 구동 회로에 의한 단차를 제거할 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 오버 코트층(130)의 표면은 평평한 평면일 수 있다. 상기 소자 코트층(130)은 상기 구동 회로의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL, PL)은 상기 오버 코트층(130)에 의해 덮일 수 있다.An overcoat layer 130 may be positioned on the driving circuit. The overcoat layer 130 may remove a step caused by the driving circuit. For example, the surface of the overcoat layer 130 facing the device substrate 100 may be a flat plane. The device coat layer 130 may extend in an outer direction of the driving circuit. For example, the signal wires GL, DL, and PL may be covered by the overcoat layer 130.

상기 오버 코트층(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(130)은 유기 절연 물질을 포함할 수 있다.The overcoat layer 130 may include an insulating material. For example, the overcoat layer 130 may include an organic insulating material.

본 발명의 실시 예에 따른 디스플레이 장치는 상기 구동 회로가 상기 오버 코트층(130)과 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상기 구동 회로와 상기 오버 코트층(130) 사이에 위치하는 하부 보호막을 포함할 수 있다. 상기 하부 보호막은 외부의 수분 및 충격에 의한 상기 구동 회로의 손상을 방지할 수 있다. 상기 하부 보호막은 상기 소자 기판(100)과 대향하는 상기 구동 회로의 표면을 따라 연장할 수 있다. In the display device according to the exemplary embodiment of the present invention, it is described that the driving circuit directly contacts the overcoat layer 130. However, the display device according to another exemplary embodiment of the present invention may include a lower passivation layer positioned between the driving circuit and the overcoat layer 130. The lower protective layer may prevent damage to the driving circuit due to external moisture and impact. The lower passivation layer may extend along the surface of the driving circuit facing the device substrate 100.

상기 하부 보호막은 절연성 물질을 포함할 수 있다. 상기 하부 보호막(120)은 상기 오버 코트층(130)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막은 실리콘 산화물(SiO) 또는 실리콘 질화물(SiN)과 같은 무기 절연 물질을 포함할 수 있다. The lower protective layer may include an insulating material. The lower passivation layer 120 may include a different material from the overcoat layer 130. For example, the lower protective layer may include an inorganic insulating material such as silicon oxide (SiO) or silicon nitride (SiN).

상기 발광 소자(300)는 상기 오버 코트층(130) 상에 위치할 수 있다. 상기 발광 소자(300)는 특정한 색을 나타낸 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 오버 코트층(130) 상에 순서대로 적층된 제 1 전극(310), 발광층(320) 및 제 2 전극(330)을 포함할 수 있다.The light emitting device 300 may be located on the overcoat layer 130. The light emitting device 300 may emit light having a specific color. For example, the light emitting device 300 may include a first electrode 310, a light emitting layer 320, and a second electrode 330 stacked in order on the overcoat layer 130.

상기 제 1 전극(310)은 상기 오버 코트층(130)에 가까이 위치할 수 있다. 상기 제 1 전극(310)은 상기 구동 회로와 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 전극(310)은 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 드레인 전극(226)과 전기적으로 연결될 수 있다. 상기 제 1 전극(310)은 상기 제 2 박막 트랜지스터(TR2)에 의해 상기 전원전압 공급라인(PL)과 선택적으로 연결될 수 있다.The first electrode 310 may be positioned close to the overcoat layer 130. The first electrode 310 may be electrically connected to the driving circuit. For example, the first electrode 310 may be electrically connected to the second drain electrode 226 of the second thin film transistor TR2. The first electrode 310 may be selectively connected to the power voltage supply line PL by the second thin film transistor TR2.

상기 오버 코트층(130)은 상기 구동 회로의 일부 영역을 노출하는 오버 코트 컨택홀(131h)을 포함할 수 있다. 예를 들어, 상기 오버 코트 컨택홀(131h)은 상기 제 2 상부 층간 절연막(226) 상에 위치하고, 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 드레인 전극(226)과 연결되는 연결 전극(250)의 일부 영역을 노출할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로와 상기 발광 소자(300) 사이의 전기적 연결에 대한 자유도가 향상될 수 있다. The overcoat layer 130 may include an overcoat contact hole 131h exposing a portion of the driving circuit. For example, the overcoat contact hole 131h is located on the second upper interlayer insulating layer 226 and is connected to the second drain electrode 226 of the second thin film transistor TR2 250 ). Accordingly, in a display device according to an embodiment of the present invention, the degree of freedom for electrical connection between the driving circuit and the light emitting device 300 may be improved.

상기 제 1 전극(310)은 도전성 물질을 포함할 수 있다. 상기 제 1 전극(310)은 상대적으로 낮은 반사율을 가질 수 있다. 예를 들어, 상기 제 1 전극(310)의 반사율은 상기 제 1 전극(310)의 투과율보다 낮을 수 있다. 상기 제 1 전극(310)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 전극(310)은 ITO 및 IZO와 같은 투명 도전성 물질로 형성된 투명 전극일 수 있다. The first electrode 310 may include a conductive material. The first electrode 310 may have a relatively low reflectance. For example, the reflectance of the first electrode 310 may be lower than the transmittance of the first electrode 310. The first electrode 310 may include a transparent material. For example, the first electrode 310 may be a transparent electrode formed of a transparent conductive material such as ITO and IZO.

상기 발광층(320)은 상기 제 1 전극(310)과 상기 제 2 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 물질일 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질을 포함하는 유기 발광 표시 장치일 수 있다.The emission layer 320 may generate light having a luminance corresponding to a voltage difference between the first electrode 310 and the second electrode 330. For example, the light emitting layer 320 may include an emission material layer (EML) including a light emitting material. The light-emitting material may be an organic material. For example, the display device according to an embodiment of the present invention may be an organic light emitting display device including an organic light emitting material.

상기 발광층(320)은 발광 효율을 높이기 위하여 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중 적어도 하나를 더 포함할 수 있다. The light emitting layer 320 may have a multi-layer structure to increase light emission efficiency. For example, the emission layer 320 may further include at least one of a hole injection layer (HIL), a hole transport layer (HTL), an electron transport layer (ETL), and an electron injection layer (EIL).

상기 제 2 전극(330)은 도전성 물질을 포함할 수 있다. 상기 제 2 전극(330)은 투명할 수 있다. 예를 들어, 상기 제 2 전극(330)은 ITO 및 IZO와 같은 투명 도전성 물질로 형성된 투명 전극일 수 있다. 상기 제 2 전극(330)은 상기 제 1 전극(310)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 2 전극(330)은 알루미늄(Al)과 같은 금속을 포함할 수 있다. 상기 제 2 전극(330)은 상기 제 1 전극(310)보다 얇은 두께를 가질 수 있다.The second electrode 330 may include a conductive material. The second electrode 330 may be transparent. For example, the second electrode 330 may be a transparent electrode formed of a transparent conductive material such as ITO and IZO. The second electrode 330 may include a different material from the first electrode 310. For example, the second electrode 330 may include a metal such as aluminum (Al). The second electrode 330 may have a thickness thinner than that of the first electrode 310.

각 단위 화소(PA) 내에 위치하는 발광 소자(300)는 인접한 단위 화소(PA) 내에 위치하는 발광 소자(300)와 독립적으로 구동될 수 있다. 예를 들어, 각 발광 소자(300)의 제 1 전극(310)은 인접한 발광 소자(300)의 제 1 전극(310)과 이격될 수 있다. 인접한 제 1 전극들(310) 사이의 공간에는 뱅크 절연막(150)이 위치할 수 있다. 각 제 1 전극(310)은 상기 뱅크 절연막(150)에 의해 인접한 제 1 전극(310)과 절연될 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 각 제 1 전극(310)의 가장 자리를 덮을 수 있다. 상기 발광 소자(300)의 상기 발광층(320) 및 상기 제 2 전극(330)은 상기 뱅크 절연막(150)에 의해 노출된 상기 제 1 전극(310)의 일부 영역 상에 적층될 수 있다. 상기 오버 코트 컨택홀(131h)은 상기 뱅크 절연막(150)과 중첩할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로와 상기 발광 소자(300)의 전기적 연결에 의한 발광 면적의 감소가 방지될 수 있다. The light emitting device 300 positioned in each unit pixel PA may be driven independently of the light emitting device 300 positioned in the adjacent unit pixel PA. For example, the first electrode 310 of each light emitting device 300 may be spaced apart from the first electrode 310 of the adjacent light emitting device 300. The bank insulating layer 150 may be positioned in a space between adjacent first electrodes 310. Each first electrode 310 may be insulated from the adjacent first electrode 310 by the bank insulating layer 150. For example, the bank insulating layer 150 may cover the edge of each first electrode 310. The light emitting layer 320 and the second electrode 330 of the light emitting device 300 may be stacked on a portion of the first electrode 310 exposed by the bank insulating layer 150. The overcoat contact hole 131h may overlap the bank insulating layer 150. Accordingly, in the display device according to the exemplary embodiment of the present invention, a reduction in the light emitting area due to electrical connection between the driving circuit and the light emitting element 300 may be prevented.

상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 오버 코트층(130)과 다른 물질을 포함할 수 있다. The bank insulating layer 150 may include an insulating material. For example, the bank insulating layer 150 may include an organic insulating material. The bank insulating layer 150 may include a different material from the overcoat layer 130.

각 단위 화소(PA) 내에 위치하는 발광 소자(300)는 인접한 단위 화소(PA)의 발광 소자(300)와 동일한 색을 나타낼 수 있다. 예를 들어, 각 발광 소자(300)의 발광층(320)은 동일한 물질을 포함할 수 있다. 각 발광 소자(300)의 발광층(320)은 인접한 발광 소자(300)의 발광층(320)과 연결될 수 있다. 예를 들어, 상기 발광층(320)은 상기 뱅크 절연막(150) 상으로 연장할 수 있다. 상기 발광 소자(300)의 상기 제 2 전극(330)은 해당 발광 소자(300)의 상기 발광층(320)을 따라 연장할 수 있다. 예를 들어, 각 발광 소자(300)의 제 2 전극(330)은 인접한 발광 소자(300)의 제 2 전극(330)과 연결될 수 있다.The light-emitting elements 300 positioned in each unit pixel PA may exhibit the same color as the light-emitting elements 300 of adjacent unit pixels PA. For example, the light emitting layer 320 of each light emitting device 300 may include the same material. The light emitting layer 320 of each light emitting device 300 may be connected to the light emitting layer 320 of the adjacent light emitting device 300. For example, the emission layer 320 may extend over the bank insulating layer 150. The second electrode 330 of the light emitting device 300 may extend along the light emitting layer 320 of the light emitting device 300. For example, the second electrode 330 of each light emitting device 300 may be connected to the second electrode 330 of the adjacent light emitting device 300.

상기 오버 코트층(130)과 상기 발광 소자(300) 사이에는 중간 도전층(400)이 위치할 수 있다. 상기 중간 도전층(400)은 상기 발광 소자(300)의 상기 제 1 전극(310)보다 큰 크기를 가질 수 있다. 예를 들어, 상기 제 2 방향(X)으로 상기 중간 도전층(400)의 수평 길이는 상기 제 2 방향(X)으로 상기 제 1 전극(310)의 수평 길이보다 클 수 있다. 각 발광 소자(300)의 상기 제 1 전극(310)은 상기 중간 도전층(400)의 일부 영역 상에 위치할 수 있다. An intermediate conductive layer 400 may be positioned between the overcoat layer 130 and the light emitting device 300. The intermediate conductive layer 400 may have a larger size than the first electrode 310 of the light emitting device 300. For example, the horizontal length of the intermediate conductive layer 400 in the second direction X may be greater than the horizontal length of the first electrode 310 in the second direction X. The first electrode 310 of each light emitting device 300 may be located on a portion of the intermediate conductive layer 400.

상기 중간 도전층(400)의 크기는 각 단위 화소(PA)의 크기보다 클 수 있다. 예를 들어, 상기 구동 회로는 상기 중간 도전층(400)의 일부 영역과 중첩할 수 있다. 상기 제 1 방향(Y)으로 인접한 단위 화소들(PA)의 중간 도전층(400)은 서로 연결될 수 있다. 예를 들어, 상기 중간 도전층(400)은 상기 제 1 방향(Y)으로 연장할 수 있다. 상기 제 1 방향(Y)으로 연장하는 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL)은 상기 중간 도전층(400)과 중첩할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)에 의한 노이즈 차단이 효과적으로 수행될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)이 상기 제 1 방향(Y)으로 인접한 단위 화소들(PA) 사이를 가로지르는 게이트 라인(GL)과 중첩할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 게이트 라인(GL)에 의한 노이즈가 상기 발광 소자(300)에 미치는 영향이 감소될 수 있다. The size of the intermediate conductive layer 400 may be larger than the size of each unit pixel PA. For example, the driving circuit may overlap a portion of the intermediate conductive layer 400. The intermediate conductive layers 400 of the unit pixels PA adjacent to the first direction Y may be connected to each other. For example, the intermediate conductive layer 400 may extend in the first direction (Y). The data line DL and the power voltage supply line PL extending in the first direction Y may overlap the intermediate conductive layer 400. Accordingly, in the display device according to the exemplary embodiment of the present invention, noise blocking by the intermediate conductive layer 400 may be effectively performed. For example, in the display device according to the exemplary embodiment of the present invention, the intermediate conductive layer 400 may overlap the gate line GL intersecting between adjacent unit pixels PA in the first direction Y. have. Therefore, in the display device according to the exemplary embodiment of the present invention, an effect of noise caused by the gate line GL on the light emitting device 300 may be reduced.

상기 중간 도전층(400)은 전도성 물질을 포함할 수 있다. 상기 중간 도전층(400)은 상기 제 1 전극(310)보다 높은 반사율을 가질 수 있다. 예를 들어, 상기 중간 도전층(400)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 1 전극(310) 방향으로 방출된 빛이 상기 중간 도전층(400)에 의해 상기 제 2 전극(330) 방향으로 반사될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)에 의해 생성된 빛이 상기 제 2 전극(330)을 통해 외부로 방출될 수 있다. The intermediate conductive layer 400 may include a conductive material. The intermediate conductive layer 400 may have a higher reflectance than the first electrode 310. For example, the intermediate conductive layer 400 may include metals such as aluminum (Al) and silver (Ag). Accordingly, in the display device according to an embodiment of the present invention, light emitted in the direction of the first electrode 310 may be reflected in the direction of the second electrode 330 by the intermediate conductive layer 400. Therefore, in the display device according to an embodiment of the present invention, light generated by the light emitting layer 320 may be emitted to the outside through the second electrode 330.

상기 중간 도전층(400)에는 특정한 전압이 인가될 수 있다. 예를 들어, 상기 중간 도전층(400)은 접지 전압이 인가될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로 및 상기 신호 배선들(GL, DL, PL)에 의한 노이즈가 상기 중간 도전층(400)에 의해 차단될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자(300)가 상기 구동 회로 및 상기 신호 배선들(GL, DL, PL)에 의한 노이즈의 영향을 받지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로 및 상기 신호 배선들(GL, DL, PL)에 의한 상기 발광 소자(300)의 오동작이 방지될 수 있다. A specific voltage may be applied to the intermediate conductive layer 400. For example, a ground voltage may be applied to the intermediate conductive layer 400. Accordingly, in the display device according to the exemplary embodiment of the present invention, noise caused by the driving circuit and the signal lines GL, DL, and PL may be blocked by the intermediate conductive layer 400. That is, in the display device according to the exemplary embodiment of the present invention, the light emitting device 300 may not be affected by noise caused by the driving circuit and the signal wires GL, DL, and PL. Therefore, in the display device according to the exemplary embodiment of the present invention, malfunction of the light emitting device 300 due to the driving circuit and the signal lines GL, DL, and PL may be prevented.

상기 중간 도전층(400)은 상기 발광 소자(300)와 절연될 수 있다. 예를 들어, 상기 중간 도전층(400)과 상기 제 1 전극(310) 사이에는 중간 절연막(140)이 위치할 수 있다. 상기 중간 절연막(140)은 상기 발광 소자(300)의 외측으로 연장할 수 있다. 예를 들어, 상기 상기 발광 소자(300)를 향한 상기 중간 도전층(400)의 전체 표면은 상기 중간 절연막(140)에 의해 덮일 수 있다.The intermediate conductive layer 400 may be insulated from the light emitting device 300. For example, an intermediate insulating layer 140 may be positioned between the intermediate conductive layer 400 and the first electrode 310. The intermediate insulating layer 140 may extend outside the light emitting device 300. For example, the entire surface of the intermediate conductive layer 400 facing the light emitting device 300 may be covered by the intermediate insulating layer 140.

상기 중간 절연막(140)은 절연성 물질을 포함할 수 있다. 상기 중간 절연막(140)은 상기 오버 코트층(130)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 중간 절연막(140)은 무기 절연 물질을 포함할 수 있다. 상기 발광 소자(300)를 향한 상기 중간 절연막(140)의 표면은 평평한 평면일 수 있다. 상기 중간 절연막(140)은 유동성이 상대적으로 큰 물질을 포함할 수 있다. 예를 들어, 상기 중간 절연막(140)은 실리콘 산화물(SiO)을 포함할 수 있다.The intermediate insulating layer 140 may include an insulating material. The intermediate insulating layer 140 may include a different material from the overcoat layer 130. For example, the intermediate insulating layer 140 may include an inorganic insulating material. The surface of the intermediate insulating layer 140 facing the light emitting device 300 may be a flat plane. The intermediate insulating layer 140 may include a material having relatively high fluidity. For example, the intermediate insulating layer 140 may include silicon oxide (SiO).

상기 중간 절연막(140)은 상기 제 1 전극(310)을 상기 구동 회로와 전기적으로 연결하기 위한 중간 컨택홀(140h)을 포함할 수 있다. 상기 중간 컨택홀(140h)은 상기 오버 코트 컨택홀(131h)과 중첩할 수 있다. 예를 들어, 상기 중간 컨택홀(140h)은 상기 연결 전극(250)의 일부 영역과 중첩할 수 있다. 상기 중간 컨택홀(140h)은 상기 뱅크 절연막(150)과 중첩할 수 있다. 상기 중간 도전층(400)은 상기 구동 회로의 일부 영역과 중첩하는 중간 관통홀(400h)을 포함할 수 있다. 상기 중간 컨택홀(140h)은 상기 중간 관통홀(400h) 내에 위치할 수 있다. 상기 중간 관통홀(400h)은 상기 중간 컨택홀(140h)보다 큰 크기를 가질 수 있다. 예를 들어, 상기 중간 관통홀(400h)의 측벽은 상기 중간 절연막(140)에 의해 덮일 수 있다. The intermediate insulating layer 140 may include an intermediate contact hole 140h for electrically connecting the first electrode 310 to the driving circuit. The intermediate contact hole 140h may overlap the overcoat contact hole 131h. For example, the intermediate contact hole 140h may overlap a portion of the connection electrode 250. The intermediate contact hole 140h may overlap the bank insulating layer 150. The intermediate conductive layer 400 may include an intermediate through hole 400h overlapping a partial region of the driving circuit. The intermediate contact hole 140h may be located in the intermediate through hole 400h. The intermediate through hole 400h may have a larger size than the intermediate contact hole 140h. For example, a sidewall of the intermediate through hole 400h may be covered by the intermediate insulating layer 140.

상기 발광 소자(300) 상에는 상부 보호막(160)이 위치할 수 있다. 상기 상부 보호막(160)은 외부의 수분 및 충격에 의한 상기 발광 소자(300)의 손상을 방지할 수 있다. 상기 상부 보호막(160)은 상기 제 2 전극(330)을 따라 연장할 수 있다. 예를 들어, 상기 상부 보호막(160)은 상기 뱅크 절연막(150) 상으로 연장할 수 있다. An upper passivation layer 160 may be positioned on the light emitting device 300. The upper passivation layer 160 may prevent damage to the light emitting device 300 due to external moisture and impact. The upper passivation layer 160 may extend along the second electrode 330. For example, the upper passivation layer 160 may extend over the bank insulating layer 150.

상기 상부 보호막(160)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 보호막(160)은 실리콘 산화물(SiO) 및 실리콘 질화물(SiN)과 같은 무기 절연 물질을 포함할 수 있다. 상기 상부 보호막(160)은 다중층 구조일 수 있다. 예를 들어, 상기 상부 보호막(160)은 무기 절연 물질로 형성된 무기막들 사이에 유기 절연 물질로 형성된 유기막이 위치하는 구조일 수 있다. The upper passivation layer 160 may include an insulating material. For example, the upper passivation layer 160 may include an inorganic insulating material such as silicon oxide (SiO) and silicon nitride (SiN). The upper passivation layer 160 may have a multi-layer structure. For example, the upper passivation layer 160 may have a structure in which an organic layer formed of an organic insulating material is positioned between inorganic layers formed of an inorganic insulating material.

상기 상부 보호막(160) 상에는 봉지 기판(500)이 위치할 수 있다. 상기 봉지 기판(500)은 절연성 물질을 포함할 수 있다. 상기 봉지 기판(500)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 봉지 기판(500)은 유리 또는 플라스틱을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자(300)로부터 방출된 빛에 의한 이미지가 상기 봉지 기판(500)의 외측 표면 상에 구현될 수 있다. 상기 봉지 기판(500)은 상기 소자 기판(100)과 다른 물질을 포함할 수 있다. An encapsulation substrate 500 may be positioned on the upper passivation layer 160. The encapsulation substrate 500 may include an insulating material. The encapsulation substrate 500 may include a transparent material. For example, the encapsulation substrate 500 may include glass or plastic. Accordingly, in the display device according to the exemplary embodiment of the present invention, an image by light emitted from the light emitting device 300 may be implemented on the outer surface of the encapsulation substrate 500. The encapsulation substrate 500 may include a different material from the device substrate 100.

상기 소자 기판(100)을 향한 상기 봉지 기판(500)의 하부면 상에는 블랙 매트릭스(610) 및 컬러 필터(620)가 위치할 수 있다. 상기 컬러 필터(620)는 상기 뱅크 절연막(150)에 의해 노출된 상기 제 1 전극(310)의 일부 영역과 중첩할 수 있다. 상기 블랙 매트릭스(610)는 상기 뱅크 절연막(150)과 중첩할 수 있다. 예를 들어, 상기 컬러 필터(620)는 상기 블랙 매트릭스(610)의 가장 자리를 덮을 수 있다. 이에 따라, 각 발광 소자(300)로부터 방출된 빛이 해당 단위 화소(PA)에 대응되는 색을 나타낼 수 있다.A black matrix 610 and a color filter 620 may be positioned on a lower surface of the encapsulation substrate 500 facing the device substrate 100. The color filter 620 may overlap a portion of the first electrode 310 exposed by the bank insulating layer 150. The black matrix 610 may overlap the bank insulating layer 150. For example, the color filter 620 may cover the edge of the black matrix 610. Accordingly, light emitted from each light emitting device 300 may represent a color corresponding to the corresponding unit pixel PA.

상기 상부 보호막(160)과 상기 블랙 매트릭스(610) 및 상기 컬러 필터(620) 사이에는 접착층(700)이 위치할 수 있다. 상기 블랙 매트릭스(610) 및 상기 컬러 필터(620)가 형성된 상기 봉지 기판(500)은 상기 접착층(700)에 의해 상기 발광 소자(300)가 형성된 상기 소자 기판(100)과 결합될 수 있다.An adhesive layer 700 may be positioned between the upper passivation layer 160 and the black matrix 610 and the color filter 620. The encapsulation substrate 500 on which the black matrix 610 and the color filter 620 are formed may be combined with the device substrate 100 on which the light emitting device 300 is formed by the adhesive layer 700.

결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 구동 회로를 덮는 상기 오버 코트층(130)과 상기 발광 소자(300) 사이에 순서대로 적층된 상기 중간 도전층(400) 및 상기 중간 절연막(140)을 포함하되, 상기 중간 도전층(400)에 특정한 전압이 인가될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로 및 상기 신호 배선들(GL, DL, PL)에 의한 상기 발광 소자(300)의 오동작이 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 신뢰성이 향상될 수 있다.As a result, the display device according to an exemplary embodiment of the present invention includes the intermediate conductive layer 400 and the intermediate insulating layer (sequentially stacked) between the overcoat layer 130 and the light emitting device 300 covering the driving circuit. 140), a specific voltage may be applied to the intermediate conductive layer 400. Accordingly, in the display device according to the exemplary embodiment of the present invention, malfunction of the light emitting device 300 due to the driving circuit and the signal lines GL, DL, and PL may be prevented. Therefore, reliability may be improved in the display device according to the exemplary embodiment of the present invention.

본 발명의 실시 예에 따른 디스플레이 장치는 상기 중간 도전층(400)이 상기 제 1 방향(Y)으로 연장하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 게이트 라인(GL)과 평행한 제 2 방향(X)으로 연장하는 중간 도전층(400)을 포함할 수 있다. 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 제 2 방향(X)과 수직한 제 1 방향(Y)으로 상기 중간 도전층(400)의 수평 길이는 상기 제 1 방향(Y)으로 각 단위 화소(PA)의 수평 길이보다 클 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 중간 도전층(400)에 인가되는 특정한 전압에 대한 자유도가 향상될 수 있다. In the display device according to the exemplary embodiment of the present invention, it is described that the intermediate conductive layer 400 extends in the first direction Y. However, the display device according to another embodiment of the present invention may include an intermediate conductive layer 400 extending in a second direction X parallel to the gate line GL. In a display device according to another embodiment of the present invention, the horizontal length of the intermediate conductive layer 400 in the first direction Y perpendicular to the second direction X is each unit pixel in the first direction Y It may be larger than the horizontal length of (PA). Accordingly, in a display device according to another embodiment of the present invention, the degree of freedom for a specific voltage applied to the intermediate conductive layer 400 may be improved.

본 발명의 실시 예들에 따른 디스플레이 장치는 중간 도전층(400)이 일측 방향으로 연장하는 것으로 설명된다. 그러나, 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 구동 회로와 발광 소자(300) 사이에 위치하는 중간 도전층(400)이 제 1 방향(Y) 및 상기 제 1 방향(Y)과 수직한 제 2 방향(X)으로 인접한 단위 화소(PA)로 연장될 수 있다. 즉, 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)이 각 단위 화소(PA)의 발광 소자(300)가 해당 구동 회로와 전기적으로 연결되는 컨택홀을 위한 중간 관통홀들(400h)을 포함하는 평판(flat plate) 형상일 수 있다. 이에 따라, 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 중간 도전층(400h)의 형성 공정이 단순화될 수 있다. 또한, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 중간 도전층(400)에 의해 인접한 단위 화소들(PA) 사이에 위치하는 신호 배선들(GL, DL, PL)에 의한 노이즈가 최소화될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 발광 소자(300)의 오동작이 효과적으로 방지될 수 있다.In the display device according to the embodiments of the present invention, it is described that the intermediate conductive layer 400 extends in one direction. However, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 positioned between the driving circuit and the light emitting device 300 is perpendicular to the first direction Y and the first direction Y. In the second direction X, the adjacent unit pixels PA may extend. That is, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 is an intermediate through hole for a contact hole in which the light emitting element 300 of each unit pixel PA is electrically connected to a corresponding driving circuit It may be a flat plate (flat plate) shape including the field (400h). Accordingly, in the display device according to another embodiment of the present invention, the process of forming the intermediate conductive layer 400h may be simplified. In addition, in the display device according to another embodiment of the present invention, noise caused by signal lines GL, DL, and PL positioned between unit pixels PA adjacent by the intermediate conductive layer 400 may be minimized. . Therefore, in the display device according to another embodiment of the present invention, malfunction of the light emitting device 300 may be effectively prevented.

본 발명의 실시 예에 따른 디스플레이 장치는 상기 제 1 방향(Y)으로 인접한 단위 화소들(PA)의 상기 중간 도전층(400)이 서로 연결되는 것으로 설명된다. 그러나, 도 4 및 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 각 단위 화소(PA)의 중간 도전층(400)이 인접한 단위 화소(PA)의 중간 도전층(400)과 이격될 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)이 구동 회로에 의해 발광 소자(300)와 선택적으로 연결될 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)이 해당 단위 화소(PA) 내에서 전원전압 공급라인(PL)과 연결될 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로가 상기 중간 도전층(400)을 통해 전달된 전원전압을 이용하여 상기 발광 소자(300)로 구동 전류를 전달할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 오버 코트층(130)이 상기 중간 도전층(400)과 전원전압 공급라인(PL) 사이에 위치하는 오버 코트 관통홀(132h)을 포함할 수 있다. 상기 중간 도전층(400)은 상기 오버 코트 관통홀(132h)을 통해 상기 전원전압 공급라인(PL)과 연결될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 일정한 전압이 유지되는 전원전압이 인가되는 중간 도전층(400)에 의해 발광 소자(300)의 오동작이 최소화될 수 있다. 또한, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)의 구동 회로에 의한 노이즈가 상기 중간 도전층(400)을 통해 인접한 단위 화소(PA)로 전달되지 않을 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)의 전압 인가를 위한 전기적 연결에 대한 자유도가 향상될 수 있다. In the display device according to the exemplary embodiment of the present invention, it is described that the intermediate conductive layers 400 of the unit pixels PA adjacent to the first direction Y are connected to each other. However, as illustrated in FIGS. 4 and 5, in the display device according to another embodiment of the present invention, the middle conductive layer 400 of the unit pixel PA adjacent to the middle conductive layer 400 of each unit pixel PA And can be spaced apart. That is, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 may be selectively connected to the light emitting element 300 by a driving circuit. For example, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 may be connected to the power supply voltage supply line PL in the unit pixel PA. That is, in the display device according to another embodiment of the present invention, the driving circuit may transmit a driving current to the light emitting device 300 using the power voltage transmitted through the intermediate conductive layer 400. For example, in the display device according to another embodiment of the present invention, the overcoat layer 130 includes an overcoat through hole 132h positioned between the intermediate conductive layer 400 and the power voltage supply line PL. can do. The intermediate conductive layer 400 may be connected to the power voltage supply line PL through the overcoat through hole 132h. Accordingly, in the display device according to another embodiment of the present invention, a malfunction of the light emitting device 300 may be minimized by the intermediate conductive layer 400 to which a power voltage is maintained at which a constant voltage is maintained. In addition, in the display device according to another embodiment of the present invention, noise due to a driving circuit of each unit pixel PA may not be transmitted to the adjacent unit pixel PA through the intermediate conductive layer 400. Accordingly, in a display device according to another embodiment of the present invention, the degree of freedom for electrical connection for voltage application of the intermediate conductive layer 400 may be improved.

본 발명의 실시 예에 따른 디스플레이 장치는 상기 중간 도전층(400)이 상기 구동 회로와 절연되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상기 중간 도전층(400)을 이용하여 상기 구동 회로에 신호를 인가할 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 구동 회로에 의해 상기 중간 도전층(400)이 발광 소자(300)의 제 1 전극과 선택적으로 연결될 수 있다. 예를 들어, 도 6 및 7에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 제 2 박막 트랜지스터(TR2)의 제 2 소스 전극(225)과 전기적으로 연결될 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 중간 도전층(400)이 전원전압 공급라인(PL)으로 기능할 수 있다. 오버 코트층(130)은 상기 제 2 박막 트랜지스터(TR2)의 상기 제 2 소스 전극(225)을 부분적으로 노출하는 오버 코트 관통홀(132h)을 포함할 수 있다. 상기 오버 코트 관통홀(132h)은 뱅크 절연막(150)과 중첩할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 전원전압 공급라인(PL)이 생략될 수 있으므로, 각 단위 화소의 구조가 단순화될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 공정 효율이 향상되고, 구동 회로에 의한 발광 소자(300)의 오동작이 최소화될 수 있다. In the display device according to the exemplary embodiment of the present invention, it is described that the intermediate conductive layer 400 is insulated from the driving circuit. However, the display device according to another embodiment of the present invention may apply a signal to the driving circuit using the intermediate conductive layer 400. That is, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 may be selectively connected to the first electrode of the light emitting element 300 by a driving circuit. For example, as illustrated in FIGS. 6 and 7, in a display device according to another embodiment of the present invention, the second source electrode 225 of the second thin film transistor TR2 may be electrically connected. That is, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 may function as a power voltage supply line PL. The overcoat layer 130 may include an overcoat through hole 132h partially exposing the second source electrode 225 of the second thin film transistor TR2. The overcoat through hole 132h may overlap the bank insulating layer 150. Accordingly, in the display device according to another embodiment of the present invention, since the power voltage supply line PL may be omitted, the structure of each unit pixel may be simplified. Therefore, in the display device according to another embodiment of the present invention, process efficiency is improved, and malfunction of the light emitting device 300 by the driving circuit can be minimized.

본 발명의 실시 예에 따른 디스플레이 장치는 각 단위 화소(PA)의 구동 회로가 두 개의 박막 트랜지스터(TR1, TR2)와 하나의 스토리지 커패시터(Cst)를 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 각 단위 화소(PA)가 다양한 구성의 구동 회로를 포함할 수 있다. 예를 들어, 도 8 및 9에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 각 단위 화소(PA)가 제 1 게이트 라인(GL1), 제 2 게이트 라인(GL2), 데이터 라인(DL) 및 전원전압 공급라인(PL)에 의해 정의되고, 각 단위 화소(PA) 내에 위치하는 구동 회로가 상기 제 1 게이트 라인(GL1)에 의해 제어되는 제 1 박막 트랜지스터(TR1), 상기 제 1 박막 트랜지스터(TR1)에 의해 제어되는 제 2 박막 트랜지스터(TR2), 상기 제 2 게이트 라인(GL2)에 의해 제어되는 제 3 박막 트랜지스터(TR3) 및 상기 제 2 박막 트랜지스터(TR2)의 게이트 전극과 드레인 전극 사이에 위치하는 스토리지 커패시터(Cst)를 포함하되, 중간 도전층(400)이 상기 제 3 박막 트랜지스터(TR3)의 소스 전극(270)과 전기적으로 연결될 수 있다. 상기 중간 도전층(400)은 상기 스토리지 커패시터(Cst)의 충전을 위한 기준전압을 전달하는 기준전압 공급라인으로 기능할 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 중간 도전층(400)이 상기 제 3 박막 트랜지스터(TR3)에 의해 상기 스토리지 커패시터(Cst)의 일측 전극과 전기적으로 연결될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 다양한 구동 회로를 사용하되, 상기 구동 회로 및 상기 구동 회로에 신호를 전달하기 위한 신호 배선들(GL1, GL2, DL, PL)에 의한 상기 발광 소자(300)의 오동작이 방지될 수 있다. In the display device according to the exemplary embodiment of the present invention, it is described that the driving circuit of each unit pixel PA includes two thin film transistors TR1 and TR2 and one storage capacitor Cst. However, in the display device according to another exemplary embodiment of the present invention, each unit pixel PA may include a driving circuit having various configurations. For example, as illustrated in FIGS. 8 and 9, in the display device according to another exemplary embodiment of the present invention, each unit pixel PA includes a first gate line GL1, a second gate line GL2, and a data line. A first thin film transistor TR1 defined by (DL) and a power supply voltage supply line PL and a driving circuit located in each unit pixel PA is controlled by the first gate line GL1, the first A second thin film transistor TR2 controlled by one thin film transistor TR1, a third thin film transistor TR3 controlled by the second gate line GL2, and a gate electrode of the second thin film transistor TR2 A storage capacitor Cst positioned between the drain electrodes is included, but the intermediate conductive layer 400 may be electrically connected to the source electrode 270 of the third thin film transistor TR3. The intermediate conductive layer 400 may function as a reference voltage supply line that delivers a reference voltage for charging the storage capacitor Cst. That is, in the display device according to another embodiment of the present invention, the intermediate conductive layer 400 may be electrically connected to one electrode of the storage capacitor Cst by the third thin film transistor TR3. Accordingly, in the display device according to another embodiment of the present invention, various driving circuits are used, but the light emission by the signal wirings GL1, GL2, DL, and PL for transmitting signals to the driving circuit and the driving circuit The malfunction of the device 300 can be prevented.

100: 소자 기판 300: 발광 소자
400: 중간 도전층 500: 봉지 기판
DL: 데이터 라인 GL: 게이트 라인
PL: 전원전압 공급라인 TR1: 제 1 박막 트랜지스터
TR2: 제 2 박막 트랜지스터
100: element substrate 300: light-emitting element
400: intermediate conductive layer 500: sealing substrate
DL: Data line GL: Gate line
PL: power supply voltage supply line TR1: first thin film transistor
TR2: Second thin film transistor

Claims (15)

소자 기판 상에 위치하는 구동 회로;
상기 소자 기판 상에 위치하고, 상기 구동 회로를 덮는 오버 코트층;
상기 오버 코트층 상에 위치하는 중간 도전층;
상기 중간 도전층의 일부 영역 상에 순서대로 적층된 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광 소자; 및
상기 중간 도전층과 상기 발광 소자 사이에 위치하는 중간 절연막을 포함하는 디스플레이 장치.
A driving circuit located on the element substrate;
An overcoat layer on the device substrate and covering the driving circuit;
An intermediate conductive layer located on the overcoat layer;
A light emitting device including a first electrode, a light emitting layer, and a second electrode sequentially stacked on a portion of the intermediate conductive layer; And
A display device including an intermediate insulating layer positioned between the intermediate conductive layer and the light emitting element.
제 1 항에 있어서,
상기 제 1 전극의 반사율은 상기 제 1 전극의 투과율보다 낮으며,
상기 중간 도전층의 반사율은 상기 제 1 전극의 반사율보다 높은 디스플레이 장치.
According to claim 1,
The reflectance of the first electrode is lower than the transmittance of the first electrode,
A display device having a reflectance of the intermediate conductive layer higher than that of the first electrode.
제 1 항에 있어서,
상기 구동 회로는 상기 중간 도전층과 상기 제 1 전극을 선택적으로 연결하는 박막 트랜지스터를 포함하는 디스플레이 장치.
According to claim 1,
The driving circuit is a display device including a thin film transistor that selectively connects the intermediate conductive layer and the first electrode.
제 3 항에 있어서,
상기 중간 도전층의 전도율은 상기 제 1 전극의 전도율보다 높은 디스플레이 장치.
The method of claim 3,
A display device having a conductivity higher than that of the first conductive layer.
제 3 항에 있어서,
상기 중간 도전층은 전원전압 공급라인과 연결되는 디스플레이 장치.
The method of claim 3,
The intermediate conductive layer is a display device connected to a power supply voltage supply line.
제 5 항에 있어서,
상기 중간 절연막 상에 위치하고, 상기 제 1 전극의 가장 자리를 덮는 뱅크 절연막을 더 포함하되,
상기 중간 도전층과 상기 전원전압 공급라인 사이에 위치하는 상기 오버 코트층의 일부 영역을 관통하는 중간 연결홀은 상기 뱅크 절연막과 중첩하는 디스플레이 장치.
The method of claim 5,
A bank insulating film positioned on the intermediate insulating film and covering an edge of the first electrode is further included.
A display device overlapping the bank insulating layer has an intermediate connection hole passing through a portion of the overcoat layer positioned between the intermediate conductive layer and the power voltage supply line.
제 1 항에 있어서,
상기 중간 도전층의 크기는 상기 제 1 전극의 크기보다 큰 디스플레이 장치.
According to claim 1,
The size of the intermediate conductive layer is larger than that of the first electrode.
제 7 항에 있어서,
상기 오버 코트층 및 상기 중간 절연막은 각각 상기 제 1 전극을 상기 구동 회로와 전기적으로 연결하기 위한 컨택홀을 포함하고,
상기 중간 도전층은 상기 구동 회로의 일부 영역과 중첩하는 중간 관통홀을 포함하되,
상기 중간 절연막의 컨택홀은 상기 중간 관통홀 내에 위치하며,
상기 중간 관통홀의 측벽은 상기 중간 절연막에 의해 덮이는 디스플레이 장치.
The method of claim 7,
Each of the overcoat layer and the intermediate insulating layer includes a contact hole for electrically connecting the first electrode to the driving circuit,
The intermediate conductive layer includes an intermediate through hole overlapping a partial region of the driving circuit,
The contact hole of the intermediate insulating film is located in the intermediate through hole,
The sidewall of the intermediate through hole is covered with the intermediate insulating film.
제 1 방향으로 연장하는 데이터 라인 및 상기 제 1 방향과 수직한 제 2 방향으로 연장하는 제 1 게이트 라인에 의해 정의된 단위 화소;
상기 단위 화소 내에 위치하며, 적어도 하나의 박막 트랜지스터를 포함하는 구동 회로;
상기 단위 화소 내에 위치하고, 상기 구동 회로와 전기적으로 연결되는 제 1 전극을 포함하는 발광 소자; 및
상기 구동 회로와 상기 발광 소자 사이에 위치하고, 상기 발광 소자와 절연되는 중간 도전층을 포함하되,
상기 구동 회로는 상기 중간 도전층의 일부 영역과 중첩하는 디스플레이 장치.
A unit pixel defined by a data line extending in a first direction and a first gate line extending in a second direction perpendicular to the first direction;
A driving circuit positioned in the unit pixel and including at least one thin film transistor;
A light emitting element positioned in the unit pixel and including a first electrode electrically connected to the driving circuit; And
It is located between the driving circuit and the light emitting element, and includes an intermediate conductive layer insulated from the light emitting element,
The driving circuit is a display device overlapping a portion of the intermediate conductive layer.
제 9 항에 있어서,
상기 발광 소자 상에 위치하는 봉지 기판; 및
상기 발광 소자를 향한 상기 봉지 기판의 표면 상에 위치하고, 상기 발광 소자와 중첩하는 컬러 필터를 더 포함하는 디스플레이 장치.
The method of claim 9,
An encapsulation substrate positioned on the light emitting element; And
A display device further comprising a color filter positioned on the surface of the encapsulation substrate facing the light emitting element and overlapping the light emitting element.
제 9 항에 있어서,
상기 중간 도전층은 상기 제 1 방향으로 연장하는 디스플레이 장치.
The method of claim 9,
The intermediate conductive layer is a display device extending in the first direction.
제 11 항에 있어서,
상기 제 2 방향으로 상기 중간 도전층의 수평 길이는 상기 제 2 방향으로 상기 단위 화소의 수평 길이보다 큰 디스플레이 장치.
The method of claim 11,
A display device having a horizontal length of the intermediate conductive layer in the second direction is greater than a horizontal length of the unit pixels in the second direction.
제 9 항에 있어서,
상기 제 2 방향으로 연장하는 제 2 게이트 라인을 더 포함하되,
상기 구동 회로는 상기 제 1 게이트 라인에 의해 제어되는 제 1 박막 트랜지스터, 상기 제 1 박막 트랜지스터에 의해 제어되는 제 2 박막 트랜지스터, 상기 제 2 게이트 라인에 의해 제어되는 제 3 박막 트랜지스터 및 상기 제 2 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 위치하는 스토리지 커패시터를 포함하고,
상기 중간 도전층은 상기 제 3 박막 트랜지스터에 의해 상기 스토리지 커패시터의 일측 전극과 전기적으로 연결되는 디스플레이 장치.
The method of claim 9,
Further comprising a second gate line extending in the second direction,
The driving circuit includes a first thin film transistor controlled by the first gate line, a second thin film transistor controlled by the first thin film transistor, a third thin film transistor controlled by the second gate line, and the second thin film It includes a storage capacitor located between the gate electrode and the drain electrode of the transistor,
The intermediate conductive layer is a display device electrically connected to one electrode of the storage capacitor by the third thin film transistor.
제 13 항에 있어서,
상기 발광 소자의 상기 제 1 전극은 상기 스토리지 커패시터의 상기 일측 전극과 전기적으로 연결되는 디스플레이 장치.
The method of claim 13,
The first electrode of the light emitting device is a display device that is electrically connected to the one electrode of the storage capacitor.
제 13 항에 있어서,
상기 제 1 방향으로 연장하는 전원전압 공급라인을 더 포함하되,
상기 제 2 박막 트랜지스터의 상기 드레인 전극은 상기 제 1 박막 트랜지스터에 의해 상기 전원전압 공급라인과 전기적으로 연결되는 디스플레이 장치.
The method of claim 13,
A power voltage supply line extending in the first direction is further included,
The drain electrode of the second thin film transistor is a display device that is electrically connected to the power voltage supply line by the first thin film transistor.
KR1020180173033A 2018-12-28 2018-12-28 Display apparatus having a driving circuit and a light-emitting device KR20200082434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173033A KR20200082434A (en) 2018-12-28 2018-12-28 Display apparatus having a driving circuit and a light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173033A KR20200082434A (en) 2018-12-28 2018-12-28 Display apparatus having a driving circuit and a light-emitting device

Publications (1)

Publication Number Publication Date
KR20200082434A true KR20200082434A (en) 2020-07-08

Family

ID=71600498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173033A KR20200082434A (en) 2018-12-28 2018-12-28 Display apparatus having a driving circuit and a light-emitting device

Country Status (1)

Country Link
KR (1) KR20200082434A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035232A1 (en) * 2020-08-13 2022-02-17 삼성디스플레이 주식회사 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035232A1 (en) * 2020-08-13 2022-02-17 삼성디스플레이 주식회사 Display device

Similar Documents

Publication Publication Date Title
EP3346501B1 (en) Organic light emitting display device having a connecting clad electrode
EP3624190A1 (en) Display device
CN109560210B (en) Display device with auxiliary electrode
CN112148144B (en) Display device having touch electrode on package element
KR20210083816A (en) Touch display apparatus having a light-emitting device and a touch structure
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
KR102598834B1 (en) Display apparatus
KR20200082434A (en) Display apparatus having a driving circuit and a light-emitting device
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
KR20230089119A (en) Display apparatus having an oxide semiconductor
KR102555412B1 (en) Display apparatus having a light-emitting device
KR20220096764A (en) Touch Display Apparatus
KR102423864B1 (en) Display apparatus having a light-emitting device and a color filter
KR20210086342A (en) Display apparatus having an oxide semiconductor pattern
KR20210009487A (en) Display device
US20230217761A1 (en) Display apparatus having a storage capacitor
KR20200064656A (en) Display apparatus having color filters and light-shielding element
US11693508B2 (en) Touch display apparatus
US11886674B2 (en) Touch display apparatus
US11768550B2 (en) Transparent touch display apparatus
KR102390479B1 (en) Display device having a light-emitting layer
KR20210085843A (en) Display apparatus having a power supply line
KR20210086345A (en) Display apparatus having an oxide semiconductor pattern
KR20230103711A (en) Display apparatus having an optical lens
KR20230032187A (en) Display apparatus having an oxide semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal