KR20200071251A - Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing - Google Patents

Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing Download PDF

Info

Publication number
KR20200071251A
KR20200071251A KR1020180158772A KR20180158772A KR20200071251A KR 20200071251 A KR20200071251 A KR 20200071251A KR 1020180158772 A KR1020180158772 A KR 1020180158772A KR 20180158772 A KR20180158772 A KR 20180158772A KR 20200071251 A KR20200071251 A KR 20200071251A
Authority
KR
South Korea
Prior art keywords
sintering
thin film
minutes
oxide thin
gas
Prior art date
Application number
KR1020180158772A
Other languages
Korean (ko)
Other versions
KR102179808B1 (en
Inventor
정재욱
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020180158772A priority Critical patent/KR102179808B1/en
Publication of KR20200071251A publication Critical patent/KR20200071251A/en
Application granted granted Critical
Publication of KR102179808B1 publication Critical patent/KR102179808B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01002Helium [He]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01008Oxygen [O]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01031Gallium [Ga]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

The present invention relates to a method for manufacturing an oxide thin film device by using short sintering time. The manufacturing method has an effect of shortening sintering time to around 30 minutes by using helium gas having a significantly higher thermal speed compared to existing sintering gas. An oxide thin film device manufactured by the manufacturing method of the present invention has an effect that the electrical performance thereof is equivalent to that of a device manufactured by sintering for a long time even though the sintering time thereof is shortened, and has an advantage of minimizing a change in threshold voltage due to electrical stress by further improving the stability thereof. In addition, less concern about thermal stress due to shortening of the sintering time enables to manufacture a transistor by using a variety of substrates that were previously impossible to use.

Description

짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법{Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing}Method for Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing

본 발명은 짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an oxide semiconductor thin film transistor device using a short sintering time.

용액공정을 기반으로 한 산화물 박막 트랜지스터의 경우, 진공 공정을 통해서 제작한 소자와 비교했을 때, 높은 온도에서 장시간의 소결 시간을 거치면서, 목표로 하는 특성의 박막을 얻게 된다. 기판의 종류에 따라서, 상기 소결 온도는 매우 중요하다. 특히, PET(polyethylene terephthalate) 및 PI(Polyimide)와 같이 소결온도에 따른 특성변화가 심한 기판의 경우에는 고온에서 장시간의 소결하는 공정 형태는 기판의 변형, 동작 소자의 성능 감소 등의 역효과를 얻게 된다. In the case of an oxide thin film transistor based on a solution process, a thin film having a target property is obtained through a long sintering time at a high temperature as compared with a device manufactured through a vacuum process. Depending on the type of substrate, the sintering temperature is very important. Particularly, in the case of a substrate having severe property changes according to the sintering temperature, such as PET (polyethylene terephthalate) and PI (Polyimide), the process form of sintering for a long time at a high temperature has adverse effects such as deformation of the substrate and reduction in performance of the operating device. .

상기 문제점을 해결하기 위하여 공정 온도를 낮추는 것은 공정상 매우 어려운 일이다. 그 이유는 공정온도를 줄일 경우 용액공정 기반의 반도체 박막 내에 남아있는 유기물질 등의 제거 등이 완벽하지 않아 소자의 전기적 성능이 저하되는 경우가 대부분이기 때문이다. Lowering the process temperature to solve the above problem is very difficult in the process. The reason is that when the process temperature is reduced, the electrical performance of the device is deteriorated because the removal of organic substances remaining in the semiconductor thin film based on the solution process is not perfect.

따라서 공정온도 보다는 공정 시간을 줄이는 방법으로 기판에 미치는 영향을 최소화 하는 것이 바람직하다. 공정시간이 단축되면 동일한 제조시간동안 더 많은 생산이 가능하므로, 디스플레이 백플레인의 생산능력 향상에도 도움이 되는 장점이 있다.Therefore, it is desirable to minimize the effect on the substrate by reducing the process time rather than the process temperature. When the process time is shortened, more production is possible during the same manufacturing time, so it has the advantage of helping to improve the production capacity of the display backplane.

종래의 용액공정기반 산화물 박막 트랜지스터 제조공정에서는 고온의 아르곤가스 또는 질소가스를 이용하여 소결하는 방법이 사용되어 왔다. 종래의 아르곤가스 또는 질소가스 분위기의 소결방법이 적용된 용액공정기반 산화물 박막 트랜지스터 제조공정에서는 공정시간을 단축시키기 위하여 소결시간을 줄일 수 없었다. 소결시간이 줄어들면 소자의 전기적 성능이 급격히 저하되었기 때문이다. 상기 소결공정은 통산 2시간 내외의 시간이 소요된다. 소자의 전기적 성능에 결정적인 영향을 미치는 소결시간 외에 전극형성 단계, 절연막 형성단계, 박막층 형성단계의 공정시간 단축을 통해 전체적인 공정시간을 단축하기 위한 노력이 시도되고 있다. 그러나 2 시간 내외에 달하는 소결시간의 단축이 실현되지 못하고 있어 상기 공정시간 단축노력의 결과는 미미한 수준에 머무르고 있다. In a conventional solution process based oxide thin film transistor manufacturing process, a method of sintering using high temperature argon gas or nitrogen gas has been used. In the conventional process for manufacturing an oxide thin film transistor based on a solution process to which an sintering method of argon gas or nitrogen gas is applied, the sintering time cannot be reduced to shorten the process time. This is because when the sintering time decreases, the electrical performance of the device decreases rapidly. The sintering process takes about 2 hours or so. In addition to the sintering time, which has a decisive effect on the electrical performance of the device, efforts have been made to shorten the overall process time by shortening the process time of the electrode forming step, insulating film forming step, and thin film layer forming step. However, shortening of the sintering time of about 2 hours has not been realized, and the results of the shortening of the process time have remained insignificant.

본 명세서에서 언급된 특허문헌 및 참고문헌은 각각의 문헌이 참조에 의해 개별적이고 명확하게 특정된 것과 동일한 정도로 본 명세서에 참조로 삽입된다. The patent documents and references mentioned in this specification are incorporated herein by reference to the same extent that each document is individually and clearly specified by reference.

J. Jeong, J. Kim, G. J. Lee, and B. D. Choi, Appl. Phys. Lett. 100,023506(2012).J. Jeong, J. Kim, G. J. Lee, and B. D. Choi, Appl. Phys. Lett. 100,023506 (2012). K.K. Banger, Y. Yamashita, K. Mori, R.L. Peterson, T. Leedham, J. Rickard, and H. Sirringhaus, Nat. Mater. 10,45(2010).K.K. Banger, Y. Yamashita, K. Mori, R.L. Peterson, T. Leedham, J. Rickard, and H. Sirringhaus, Nat. Mater. 10,45 (2010). Y. Yang, S.S. Yang, C. Kao, and K. Chou, Electron Device Lett. 31,329(2010).Y. Yang, S.S. Yang, C. Kao, and K. Chou, Electron Device Lett. 31,329 (2010). T. Kamiya, K. Nomura, and H. Hosono, Sci. Technol. Adv. Mater. 11,(2010).T. Kamiya, K. Nomura, and H. Hosono, Sci. Technol. Adv. Mater. 11,(2010). J.H. Lim, J.H. Shim, J.H. Choi, J. Joo, K. Park, H. Jeon, M.R. Moon, D. Jung, H. Kim, H. Lee, J.H. Lim, J.H. Shim, J.H. Choi, J. Joo, and K. Park, Appl. Phys. Lett. 012108,3(2013).J.H. Lim, J.H. Shim, J.H. Choi, J. Joo, K. Park, H. Jeon, M.R. Moon, D. Jung, H. Kim, H. Lee, J.H. Lim, J.H. Shim, J.H. Choi, J. Joo, and K. Park, Appl. Phys. Lett. 012108,3 (2013). T. Kamiya, K. Nomura, and H. Hosono, J. Disp. Technol. 5,468(2009).T. Kamiya, K. Nomura, and H. Hosono, J. Disp. Technol. 5,468 (2009). H.S. Shin, B. du Ahn, Y.S. Rim, and H.J. Kim, J. Inf. Disp. 12,209(2011).H.S. Shin, B. du Ahn, Y.S. Rim, and H.J. Kim, J. Inf. Disp. 12,209 (2011). S.J. Jeon, J.W. Chang, K.S. Choi, J.P. Kar, T. Il Lee, and J.M. Myoung, Mater. Sci. Semicond. Process. 13,320(2010).S.J. Jeon, J.W. Chang, K.S. Choi, J.P. Kar, T. Il Lee, and J.M. Myoung, Mater. Sci. Semicond. Process. 13,320 (2010). C.S. Fuh, S.M. Sze, P.T. Liu, L.F. Teng, and Y.T. Chou, Thin Solid Films 520,1489(2011).C.S. Fuh, S.M. Sze, P.T. Liu, L.F. Teng, and Y.T. Chou, Thin Solid Films 520, 1489 (2011). 1C.-H. Wu, K.-M. Chang, S.-H. Huang, I.C. Deng, C.-J. Wu, W.-H. Chiang, and C.-C. Chang, IEEE Electron Device Lett. 33,552(2012).1C.-H. Wu, K.-M. Chang, S.-H. Huang, I.C. Deng, C.-J. Wu, W.-H. Chiang, and C.-C. Chang, IEEE Electron Device Lett. 33,552 (2012). G.H. Kim, B. Du Ahn, H.S. Shin, W.H. Jeong, H.J. Kim, H.J. Kim, G.H. Kim, B. Du Ahn, H.S. Shin, W.H. Jeong, and H.J. Kim, Appl. Phys. Lett. 233501,10(2009).G.H. Kim, B. Du Ahn, H.S. Shin, W.H. Jeong, H.J. Kim, H.J. Kim, G.H. Kim, B. Du Ahn, H.S. Shin, W.H. Jeong, and H.J. Kim, Appl. Phys. Lett. 233501,10 (2009). B.S. Jeong, Y. Ha, J. Moon, A. Facchetti, and T.J. Marks, Adv. Mater. 12,1346(2010).B.S. Jeong, Y. Ha, J. Moon, A. Facchetti, and T.J. Marks, Adv. Mater. 12,1346 (2010). G.H. Kim, W.H. Jeong, and H.J. Kim, Phys. Status Solidi Appl. Mater. Sci. 207,1677(2010).G.H. Kim, W.H. Jeong, and H.J. Kim, Phys. Status Solidi Appl. Mater. Sci. 207,1677 (2010). S. Masuda, K. Kitamura, Y. Okumura, S. Miyatake, H. Tabata, and T. Kawai, J. Appl. Phys. 93,1624(2003).S. Masuda, K. Kitamura, Y. Okumura, S. Miyatake, H. Tabata, and T. Kawai, J. Appl. Phys. 93,1624 (2003). K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, Jpn. J. Appl. Physics, 45,4303(2006).K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, Jpn. J. Appl. Physics, 45,4303 (2006). S. Lee and J. Jeong, J. Korean Phys. Soc. 71,209(2017).S. Lee and J. Jeong, J. Korean Phys. Soc. 71,209 (2017). Kevin Jensen, in Introd. to Phys. Electron Emiss. (JohnWiley & Sons, Ltd, Chichester, UK, 2017),pp.37-48.Kevin Jensen, in Introd. to Phys. Electron Emiss. (JohnWiley & Sons, Ltd, Chichester, UK, 2017), pp. 37-48. S.I. Oh, G. Choi, H. Hwang, W. Lu, and J.H. Jang, IEEE Trans. Electron Devices 60,2537(2013).S.I. Oh, G. Choi, H. Hwang, W. Lu, and J.H. Jang, IEEE Trans. Electron Devices 60,2537 (2013). S.I. Oh, J.M. Woo, and J.H. Jang, IEEE Trans. Electron Devices 63,1910(2016).S.I. Oh, J.M. Woo, and J.H. Jang, IEEE Trans. Electron Devices 63,1910 (2016). T. Kamiya and H. Hosono, NPG Asia Mater. 2,15(2010).T. Kamiya and H. Hosono, NPG Asia Mater. 2,15 (2010). C. Chen, K.-C. Cheng, E. Chagarov, and J. Kanicki, Jpn. J. Appl. Phys. 50,091102(2011).C. Chen, K.-C. Cheng, E. Chagarov, and J. Kanicki, Jpn. J. Appl. Phys. 50,091102 (2011). K. Hoshino, D. Hong, H.Q. Chiang, and J.F. Wager, IEEE Trans. Electron Devices 56,1365(2009).K. Hoshino, D. Hong, H.Q. Chiang, and J.F. Wager, IEEE Trans. Electron Devices 56, 1365 (2009). H. Jeon, J. Song, S. Na, M. Moon, J. Lim, J. Joo, D. Jung, H. Kim, J. Noh, and H.J. Lee, Thin Solid Films 540,31(2013).H. Jeon, J. Song, S. Na, M. Moon, J. Lim, J. Joo, D. Jung, H. Kim, J. Noh, and H.J. Lee, Thin Solid Films 540,31 (2013). H. Pu, Q. Zhou, L. Yue, and Q. Zhang, Semicond. Sci. Technol. 28,105002(2013).H. Pu, Q. Zhou, L. Yue, and Q. Zhang, Semicond. Sci. Technol. 28,105002 (2013).

본 발명은 상기 문제점을 해결하기 위하여 종래의 아르곤가스 또는 질소가스에 대비하여 열속도가 2 내지 3 배 빨라 소결과정에서 활성층으로 에너지 전달이 용이한 헬륨가스를 이용하여 소결하므로 종래의 아르곤분위기 또는 질소분위기의 소결시간 대비 1/4의 소결시간만으로도 동등한 전기적 성능을 가지는 산화물 반도체 박막 트랜지스터 소자를 제조하는 방법을 발명하고 이를 실험적으로 증명하였다. In order to solve the above problem, the present invention has a conventional argon atmosphere or nitrogen because it sinters using helium gas, which is easy to transfer energy to the active layer in the sintering process because the heat speed is 2 to 3 times faster than conventional argon gas or nitrogen gas. A method of manufacturing an oxide semiconductor thin film transistor device having equivalent electrical performance even with a sintering time of 1/4 compared to the sintering time of the atmosphere was invented and proved experimentally.

따라서 본 발명의 목적은 졸겔(sol-gel)법으로 제조한 산화물 박막소자에 대하여 하이드록실기의 분해가 가능한 헬륨분위기에서 15 내지 35 분간 반도체층을 소결하는 것을 특징으로 하는 용액공정기반 산화물 박막 소자 제조방법을 제공하는 데 있다. Therefore, the object of the present invention is a solution process-based oxide thin film device characterized by sintering a semiconductor layer for 15 to 35 minutes in a helium atmosphere capable of decomposing hydroxyl groups with respect to an oxide thin film device manufactured by a sol-gel method. It is to provide a manufacturing method.

본 발명의 다른 목적 및 기술적 특징은 이하의 발명의 상세한 설명, 청구의 범위 및 도면에 의해 보다 구체적으로 제시된다. Other objects and technical features of the present invention are presented in more detail by the following detailed description of the invention, claims and drawings.

이를 위하여, 본 발명은 졸겔(sol-gel)법으로 제조한 산화물 박막소자에 대하여 하이드록실기의 분해가 가능한 헬륨분위기에서 15 내지 35 분간 반도체층을 소결하는 것을 특징으로 하는 용액공정기반 산화물 박막 소자 제조방법을 제공한다. To this end, the present invention is a solution process-based oxide thin film device characterized by sintering a semiconductor layer for 15 to 35 minutes in a helium atmosphere capable of decomposing hydroxyl groups with respect to an oxide thin film device manufactured by a sol-gel method. Provide a manufacturing method.

상기 헬륨분위기는 온도가 150 내지 450 ℃이며 적용기압이 1 기압 이상의 상압인 것을 특징으로 한다.The helium atmosphere is characterized in that the temperature is 150 to 450°C and the applied pressure is at least 1 atmosphere.

상기 반도체층은 비정질의 InO, GaO, InGaO, ZnO, InZnO, InGaZnO, 또는 ZnSnO이며 상기 비정질 InGaZnO는 인듐(In), 갈륨(Ga), 아연(Zn)의 원자비가 x : y : (10-x) (In : Ga : Zn) (0

Figure pat00001
x
Figure pat00002
10, 0
Figure pat00003
y
Figure pat00004
10)이고, 비정질 ZnSnO는 아연(Zn)과 주석(Sn)의 원자비가 x : (10-x) (Zn : Sn) (0
Figure pat00005
x
Figure pat00006
10)인 것을 특징으로 한다. The semiconductor layer is amorphous InO, GaO, InGaO, ZnO, InZnO, InGaZnO, or ZnSnO, and the amorphous InGaZnO has an atomic ratio of indium (In), gallium (Ga), and zinc (Zn) x: y: (10-x ) (In: Ga: Zn) (0
Figure pat00001
x
Figure pat00002
10, 0
Figure pat00003
y
Figure pat00004
10), and amorphous ZnSnO has an atomic ratio of zinc (Zn) and tin (Sn) x: (10-x) (Zn: Sn) (0
Figure pat00005
x
Figure pat00006
It is characterized by being 10).

상기 용액공정기반 산화물 박막 소자 제조방법으로 제조한 소자는 문턱전압(threshold voltage, V TH ) 값이 0 내지 8 V이며, 문턱전압하 기울기(subthreshold slope, Vss) 값이 0.1 내지 1.3 V/decade인 것을 특징으로 한다.The device manufactured by the solution process-based oxide thin film device manufacturing method has a threshold voltage ( V TH ) value of 0 to 8 V, and a sub-threshold slope ( Vss ) value of 0.1 to 1.3 V/decade. It is characterized by.

본 발명은 짧은 소결 시간을 이용한 산화물 박막 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an oxide thin film device using a short sintering time.

본 발명의 제조방법은 종래의 소결용 가스에 대비하여 열속도가 월등히 높은 헬륨가스를 이용하므로 소결시간을 30 분 내외로 단축할 수 있는 효과가 있다.The manufacturing method of the present invention has an effect of shortening the sintering time to about 30 minutes since helium gas having a significantly higher heat rate compared to a conventional sintering gas is used.

본 발명의 제조방법의 제조한 산화물 박막 소자는 소결시간이 단축되었음에도 장시간 소결하여 제조한 소자와 전기적 성능이 동등한 효과가 있으며, 안정성이 더 향상되어 전기적 스트레스에 따른 문턱전압의 변화를 최소화 할 수 있는 장점이 있다.The oxide thin film device manufactured by the manufacturing method of the present invention has the same electrical performance as the device manufactured by sintering for a long time even though the sintering time is shortened, and the stability is further improved to minimize the change in threshold voltage due to electrical stress. There are advantages.

또한 소결시간의 단축으로 열적 스트레스에 대한 우려가 적어 종래에 사용이 불가능하였던 다양한 기판을 사용하여 트랜지스터를 제조할 수 있는 장점이 있다.In addition, there is an advantage in that transistors can be manufactured using a variety of substrates that were previously impossible to use due to less concern about thermal stress due to shortening of the sintering time.

도 1은 본 발명의 산화물 반도체 박막 트랜지스터 소자의 전송특성을 보여준다. 패널(a)는 헬륨(He)가스 분위기에서 소결한 a-IGZO TFT(He-a-IGZO TFT)를 보여주며, 패널(b)는 아르곤(Ar)가스 분위기에서 소결한 a-IGZO TFT(Ar-a-IGZO TFT)를 보여주며, 패널(c)는 질소(N2) 가스 분위기에서 소결한 a-IGZO TFT(N2-a-IGZO TFT)의 전송특성을 보여준다.
도 2는 본 발명의 산화물 반도체 박막 트랜지스터 소자의 소결시간에 따른 전기적 특성을 보여준다. 패널(a)는 문턱전압(threshold voltage, V TH ) 값의 변화를 보여주며, 패널(b)는 전계효과 이동도(field-effect mobility, μ FE ) 값의 변화를 보여주며, 패널(c)는 문턱전압하 기울기(subthreshold slope, V ss ) 값의 변화를 보여준다.
도 3은 본 발명의 산화물 반도체 박막 트랜지스터 소자의 XPS 스펙트럼 및 분석결과를 보여준다. 패널(a)는 He-a-IGZO TFT의 XPS 스펙트럼을 보여주며, 패널(b)는 Ar-a-IGZO TFT의 XPS 스펙트럼을 보여주며, 패널(c)는 N2-a-IGZO TFT의 XPS 스펙트럼을 보여주며, 패널(d)는 각 에너지 구역에 대한 영역 퍼센트를 보여준다.
도 4는 본 발명의 산화물 반도체 박막 트랜지스터 소자의 온도에 따른 전성특성을 보여준다. 패널(a), (b), 및 (c)는 각각 5분 소결 He-a-IGZO TFT, 30분 소결 He-a-IGZO TFT, 및 120분 소결 He-a-IGZO TFT의 온도에 따른 전성특성을 보여주며, 패널(d), (e), 및 (f)는 각각 5분 소결 N2-a-IGZO TFT, 30분 소결 N2-a-IGZO TFT, 및 120분 소결 N2-a-IGZO TFT의 온도에 따른 전성특성을 보여준다.
도 5는 본 발명의 산화물 반도체 박막 트랜지스터 소자의 온도변화에 대한 문턱전압(threshold voltage, V TH ) 값의 변화를 보여준다.
Figure 1 shows the transmission characteristics of the oxide semiconductor thin film transistor device of the present invention. Panel (a) shows a-IGZO TFT (He-a-IGZO TFT) sintered in a helium (He) gas atmosphere, and panel (b) a-IGZO TFT (Ar) sintered in an argon (Ar) gas atmosphere -a-IGZO TFT), and panel (c) shows the transmission characteristics of a-IGZO TFT (N 2 -a-IGZO TFT) sintered in a nitrogen (N 2 ) gas atmosphere.
Figure 2 shows the electrical properties of the oxide semiconductor thin film transistor device of the present invention according to the sintering time. Panel (a) shows the change in the threshold voltage ( V TH ) value, panel (b) shows the change in the field-effect mobility ( μ FE ) value, and the panel (c) Shows the change of the subthreshold slope ( V ss ) value.
3 shows the XPS spectrum and analysis results of the oxide semiconductor thin film transistor device of the present invention. Panel (a) shows the XPS spectrum of the He-a-IGZO TFT, panel (b) shows the XPS spectrum of the Ar-a-IGZO TFT, and the panel (c) shows the XPS of the N 2 -a-IGZO TFT The spectrum is shown, and panel (d) shows the percent area for each energy zone.
4 shows the malleability characteristics according to the temperature of the oxide semiconductor thin film transistor device of the present invention. Panels (a), (b), and (c) are each 5 minutes sintered He-a-IGZO TFT, 30 minutes sintered He-a-IGZO TFT, and 120 minutes sintered He-a-IGZO TFT according to temperature Characteristic, panels (d), (e), and (f) are 5 minutes sintered N 2 -a-IGZO TFT, 30 minutes sintered N 2 -a-IGZO TFT, and 120 minutes sintered N 2 -a, respectively. -It shows the malleability characteristics according to the temperature of IGZO TFT.
5 shows a change in a threshold voltage ( V TH ) value for a temperature change of the oxide semiconductor thin film transistor device of the present invention.

본 발명은 졸겔(sol-gel)법으로 제조한 산화물 박막소자에 대하여 하이드록실기의 분해가 가능한 헬륨분위기에서 15 내지 35 분간 반도체층을 소결하는 것을 특징으로 하는 용액공정기반 산화물 박막 소자 제조방법에 관한 것이다. 상세하게는 350 내지 450 ℃ 온도의 헬륨가스를 900 내지 1100 scm의 유량으로 15 내지 35 분간 흘려주어 소결하는 것을 특징으로 한다.The present invention is a solution process-based oxide thin film device manufacturing method characterized by sintering the semiconductor layer for 15 to 35 minutes in a helium atmosphere capable of decomposing hydroxyl groups with respect to the oxide thin film device manufactured by a sol-gel method. It is about. In detail, helium gas at a temperature of 350 to 450°C is sintered by flowing at a flow rate of 900 to 1100 scm for 15 to 35 minutes.

본 발명의 용액공정기반 산화물 박막 소자를 이용한 트랜지스터는 게이트 전극 형성단계, 게이트 절연막 형성단계, 반도체 산화물 박막층 형성단계, 소스/드레인 전극형성단계에 따라 제조된다.The transistor using the solution process-based oxide thin film device of the present invention is manufactured according to a gate electrode forming step, a gate insulating film forming step, a semiconductor oxide thin film layer forming step, and a source/drain electrode forming step.

상기 반도체 산화물 박막층 형성단계에서 헬륨분위기를 이용하여 소결하게 되면, 산화물 박막의 성능감소를 최소화 하면서 공정시간을 30분 이내로 줄일 수 있다.When sintering using a helium atmosphere in the semiconductor oxide thin film layer forming step, the process time can be reduced to less than 30 minutes while minimizing the reduction in performance of the oxide thin film.

상기 헬륨가스는 평균 가스속도(average gas speed)가 동일 온도에서 수소를 제외한 다른 모든 기체보다 높은 특징이 있다. 따라서 상기 헬륨가스의 열전도율이 다른 기체에 비해서 매우 높은 특징이 있다. The helium gas has an average gas speed higher than that of all other gases except hydrogen at the same temperature. Therefore, the thermal conductivity of the helium gas is very high compared to other gases.

본 발명의 실시예에 따르면, 상기 헬륨가스의 가스속도는 종래의 소결공정에 사용하는 불활성 가스인 아르곤(Ar)가스 및 질소(N2)가스에 대비하여 2 내지 3 배가량 빠른 것이 확인된다. 상세하게는 400 ℃에서 헬륨가스의 평균적 가스속도는 1886 m/s인데 반하여, 아르곤 가스는 597 m/s, 질소가스는 713 m/s에 불과하다. According to an embodiment of the present invention, it is confirmed that the gas velocity of the helium gas is 2 to 3 times faster than that of argon (Ar) gas and nitrogen (N 2 ) gas, which are inert gases used in a conventional sintering process. Specifically, the average gas velocity of helium gas at 400°C is 1886 m/s, whereas argon gas is 597 m/s and nitrogen gas is only 713 m/s.

상기 헬륨가스의 가스속도가 빠른 것은 헬륨의 원자량이 수소를 제외한 다른 모든 기체보다 가볍기 때문이다. 따라서 헬륨가스를 이용하면 열전도율이 높아 같은 조건에서 소결을 하더라도 보다 큰 소결 효과를 얻을 수 있다. The gas velocity of the helium gas is fast because the atomic weight of helium is lighter than all other gases except hydrogen. Therefore, if helium gas is used, the thermal conductivity is high, so that even when sintering under the same conditions, a greater sintering effect can be obtained.

헬륨 소결 분위는 1 기압 이상의 상압에서 가능하며, 대류기능과 상관이 없는 소결로를 통해 가능하다. Helium sintering is possible at atmospheric pressure above 1 atmosphere, and is possible through a sintering furnace that is independent of the convection function.

상기 헬륨가스의 소결온도가 350 ℃ 미만이면 열전달율이 낮아 소결효과가 반감되며 소결온도가 450 ℃를 초과하면 기판의 열변성이 우려된다. 상기 헬륨가스가 900 내지 1100 scm의 유량으로 흐르지 않으면 상기 소결온도의 조건에서 열전달이 용이하지 않으므로 소결효과가 반감된다. 또한 소결시간이 15분 미만이면 소결로 산화물 박막 소자의 전기적 성능이 저하되며 소결시간이 35분을 초과하더라도 산화물 박막 소자의 전기적 성능 향상효과는 미미하며 오히려 반감될 우려가 있다.When the sintering temperature of the helium gas is less than 350°C, the heat transfer rate is low, so that the sintering effect is halved, and when the sintering temperature exceeds 450°C, there is concern about thermal degeneration of the substrate. If the helium gas does not flow at a flow rate of 900 to 1100 scm, the heat transfer is not easy under the conditions of the sintering temperature, so the sintering effect is halved. In addition, if the sintering time is less than 15 minutes, the electrical performance of the sintering furnace oxide thin film device deteriorates, and even if the sintering time exceeds 35 minutes, the effect of improving the electrical performance of the oxide thin film device is insignificant and may be halved.

상기 소결되는 반도체층은 InO, GaO, InGaO, ZnO, InZnO, InGaZnO, 또는 ZnSnO일 수 있다. 바람직하게는 상기 반도체층은 비정질의 InGaO, ZnO, InZnO, InGaZnO, 또는 ZnSnO 일 수 있다.The sintered semiconductor layer may be InO, GaO, InGaO, ZnO, InZnO, InGaZnO, or ZnSnO. Preferably, the semiconductor layer may be amorphous InGaO, ZnO, InZnO, InGaZnO, or ZnSnO.

특히 상기 비정질 InGaZnO는 인듐(In), 갈륨(Ga), 아연(Zn)의 원자비가 x : y : (10-x) (In : Ga : Zn) (0

Figure pat00007
x
Figure pat00008
10, 0
Figure pat00009
y
Figure pat00010
10)인 것을 특징으로 하며, 상기 비정질 ZnSnO는 아연(Zn)과 주석(Sn)의 원자비가 x : (10-x) (Zn : Sn) (0
Figure pat00011
x
Figure pat00012
10)인 것을 특징으로 한다.In particular, the amorphous InGaZnO has an atomic ratio of indium (In), gallium (Ga), and zinc (Zn) x: y: (10-x) (In: Ga: Zn) (0
Figure pat00007
x
Figure pat00008
10, 0
Figure pat00009
y
Figure pat00010
10), wherein the amorphous ZnSnO has an atomic ratio of zinc (Zn) and tin (Sn) x: (10-x) (Zn: Sn) (0
Figure pat00011
x
Figure pat00012
It is characterized by being 10).

본 발명의 일 실시예에 따르면, 상기 소결되는 빈도체층 중 바람직한 비정질 InGaZnO는 인듐(In), 갈륨(Ga), 아연(Zn)의 원자비가 6 : 1 : 4 (In : Ga : Zn)인 비정질 인듐, 갈륨, 아연 산화물 (amorphous In-Ga-Zn oxide)이다. According to an embodiment of the present invention, the preferred amorphous InGaZnO among the sintered frequency layer is amorphous with an atomic ratio of indium (In), gallium (Ga), and zinc (Zn) of 6: 1: 4 (In: Ga: Zn). Indium, gallium, and zinc oxide (amorphous In-Ga-Zn oxide).

상기 제조방법으로 제조된 산화물 박막 소자는 전기적 성능을 나타내는 문턱전압(threshold voltage, V TH ) 값이 0 내지 8 V일 수 있으며, 문턱전압하 기울기(subthreshold slope, Vss) 값이 0.1 내지 1.3 V/decade일 수 있다.The oxide thin film device manufactured by the above manufacturing method may have a threshold voltage ( V TH ) value indicating electrical performance of 0 to 8 V, and a subthreshold slope (Vss) value of 0.1 to 1.3 V/ It can be decade.

하기 실시예를 통해 본 발명을 상세히 설명한다.The present invention will be described in detail through the following examples.

실시예 Example

1. 산화물 박막 트랜지스터의 제조1. Preparation of oxide thin film transistor

비정질 인듐, 갈륨, 아연 산화물 박막 트랜지스터(amphorous indium gallium zinc oxide thin film transistor, a-IGZO TFT) 활성층(active layer)을 졸겔(sol-gel)법 및 가스분위기에서 소결하는 방법을 이용하여 제조하였다. Amorphous indium, gallium, zinc oxide thin film transistors (amphorous indium gallium zinc oxide thin film transistor, a-IGZO TFT) active layer (active layer) was prepared using a sol-gel method and a method of sintering in a gas atmosphere.

인듐(indium, In)은 질산인듐 수화물(indium nitrate hydrate) 분말을 사용하였고, 갈륨(gallium, Ga)은 질산갈륨 수화물(gallium nitrate hydrate) 분말을 사용하였고, 아연(zinc, Zn)은 아세트산아연 무수화물(zinc acetate dehydrate) 분말을 사용하였다. 상기 원료분말에 대하여 모노-에탄올아민(mono-ethanolamine, C2H7NO)을 안정화제로 포함하는 2-메톡시에탄올(2-methoxyethanol, C3H8O2)을 용제로 사용하였다. Indium (In) was used as indium nitrate hydrate powder, gallium (Ga) was used as gallium nitrate hydrate powder, and zinc (Zn) was zinc acetate anhydrous Zinc acetate dehydrate powder was used. For the raw material powder, 2-methoxyethanol (C 3 H 8 O 2 ) containing mono-ethanolamine (C 2 H 7 NO) as a stabilizer was used.

상기 분말은 In : Ga : Zn = 6 : 1 : 4 원자비(atomic ratio)로 혼합하였으며 0.05 M의 농도로 하였다. 실리콘 산화물계(SiOx) 게이트 절연막(두께 200 ㎚)은 인이 도핑된 실리콘 웨이퍼(SiOx/Si substrate)상에 제조하였다. The powder was mixed at an atomic ratio of In:Ga:Zn=6:1:1. A silicon oxide (SiO x ) gate insulating film (200 nm thick) was prepared on a phosphorus doped silicon wafer (SiO x /Si substrate).

상기 a-IGZO TFT 활성층은 소결(annealing)를 위하여 고온의 헬륨(He)가스, 아르곤(Ar)가스 또는 질소(N2)가스를 사용하였다. 상기 열처리는 오븐을 이용하여 5, 15, 30, 또는 120 분 동안 400 ℃의 헬륨(He)가스 분위기, 아르곤(Ar)가스 분위기 또는 질소(N2) 가스 분위기에서 수행하였다. 상기 소결가스는 소결과정 동안 1000 scm의 유량(flow rate)로 계속해서 흘려주었다. The a-IGZO TFT active layer used high-temperature helium (He) gas, argon (Ar) gas, or nitrogen (N 2 ) gas for sintering. The heat treatment was performed in an helium (He) gas atmosphere, an argon (Ar) gas atmosphere, or a nitrogen (N 2 ) gas atmosphere at 400° C. for 5, 15, 30, or 120 minutes using an oven. The sintered gas was continuously flowed at a flow rate of 1000 scm during the sintering process.

열증착기 및 섀도마스크(shadow mask)를 이용하여 200 ㎚ 두께의 알루미늄 소스(source)/드레인(drain) 전극을 형성하였다. 채널의 길이 및 넓이는 각각 1000 ㎛ 및 200 ㎛이었다. An aluminum source/drain electrode having a thickness of 200 nm was formed by using a thermal evaporator and a shadow mask. The length and width of the channels were 1000 μm and 200 μm, respectively.

a-IGZO TFT의 전기적 성질은 Keithley 4200 SCS로 측정하였다.The electrical properties of a-IGZO TFT were measured with Keithley 4200 SCS.

2. 소결방법에 따른 산화물 박막 트랜지스터의 전기적 특성2. Electrical properties of oxide thin film transistor according to sintering

도 1은 헬륨(He)가스 분위기에서 소결한 a-IGZO TFT(He-a-IGZO TFT), 아르곤(Ar)가스 분위기에서 소결한 a-IGZO TFT(Ar-a-IGZO TFT), 질소(N2) 가스 분위기에서 소결한 a-IGZO TFT(N2-a-IGZO TFT)의 전송특성을 보여준다. 상기 TFT의 제조는 포화영역(saturation region, V DS ) = 80 V에 대하여 5 내지 120분간 소결하여 수행되었다. 각 가스열처리 방법에 따라 제조된 TFTs의 성능을 비교하기 위하여 문턱전압(threshold voltage, V TH ) 값, 전계효과 이동도(field-effect mobility, μ FE ) 값, 문턱전압하 기울기(subthreshold slope, V ss ) 값을 추출하고 이를 비교하였다. 상기 값의 추출은 하기의 수학식1을 이용하였다. 1 is a-IGZO TFT (He-a-IGZO TFT) sintered in a helium (He) gas atmosphere, a-IGZO TFT (Ar-a-IGZO TFT) sintered in an argon (Ar) gas atmosphere, nitrogen (N 2 ) It shows the transmission characteristics of a-IGZO TFT (N 2 -a-IGZO TFT) sintered in gas atmosphere. The TFT was prepared by sintering for 5 to 120 minutes with respect to a saturation region ( V DS ) = 80 V. Threshold voltage ( V TH ) value, field-effect mobility ( μ FE ) value, subthreshold slope, V to compare the performance of TFTs manufactured according to each gas heat treatment method ss ) values were extracted and compared. Equation 1 below was used to extract the values.

Figure pat00013
Figure pat00013

상기 식에서 C OX , W,L은 각각 단위면적당 전기용량, 채널넓이, 및 채널길이를 의미한다. 통상적으로 TFT의 값은 상기 식 1과 일치하지 않는다. 왜냐하면 V GS 가 전계효과 이동도(μ FE )에 의존적이기 때문이다. 따라서 문턱전압(V TH ) 값, 전계효과 이동도(μ FE ) 값, 및 문턱전압하 기울기(V ss ) 값의 정확도를 향상시키기 위하여 하기 표 1의 기준으로 추출하였다. In the above formula, C OX , W, and L mean the capacitance, channel width, and channel length per unit area, respectively. Typically, the value of the TFT does not match Equation 1 above. This is because V GS is dependent on the field effect mobility ( μ FE ). Therefore, in order to improve the accuracy of the threshold voltage ( V TH ) value, the field effect mobility ( μ FE ) value, and the slope under the threshold voltage ( V ss ) value, it was extracted based on Table 1 below.

추출기준Extraction criteria 문턱전압(V TH ) 값Threshold voltage ( V TH ) value I DS = 10-6 A I DS = 10 -6 A 전계효과 이동도(μ FE ) 값Field effect mobility ( μ FE ) value V TH +20 V 내지 V TH +30 V 범위의 V GS V TH V to +20 V +30 V TH range of V GS 문턱전압하 기울기(V ss ) 값Slope ( V ss ) value under threshold voltage I DS 온/오프 전이점 내지 V TH 범위의 V GS I DS on/off transition point to V GS in the range V TH

상기 트랜지스터 소자의 전송특성은 사용한 가스분위기의 종류에 따라 명확한 차이를 보이는 것으로 확인되었다. 소결시간을 15 분 이하로 하는 경우, He-a-IGZO TFT가 다른 가스분위기를 이용하여 제조한 TFT에 대비하여 우수한 성능을 보이는 것이 확인되었다. 상기 He-a-IGZO TFT는 적절한 문턱전압(threshold voltage, V TH ) 값, 높은 온/오프 전류비(On/Off current ratio, I on /I off ), 낮은 문턱전압하 기울기 값(subthreshold slope, V ss )를 보이는 것으로 확인되었다(도 1 참조).It was confirmed that the transmission characteristics of the transistor element showed a clear difference according to the type of gas atmosphere used. When the sintering time was set to 15 minutes or less, it was confirmed that the He-a-IGZO TFT showed superior performance compared to the TFT manufactured using another gas atmosphere. The He-a-IGZO TFT has an appropriate threshold voltage ( V TH ) value, a high on/off current ratio ( I on /I off ), and a low threshold voltage slope value (subthreshold slope, V ss ) was confirmed (see FIG. 1 ).

도 2는 본 발명의 가스열처리방법에 따른 비정질 인듐, 갈륨, 아연 산화물 박막 트랜지스터의 문턱전압(V TH ) 값, 전계효과 이동도(μ FE ) 값, 및 문턱전압하 기울기(V ss ) 값을 추출한 결과를 보여준다. 상기 추출결과는 6 개 이상의 샘플을 통해 수행되었다. FIG. 2 shows the threshold voltage ( V TH ) value, the field effect mobility ( μ FE ) value, and the slope under the threshold voltage ( V ss ) value of the amorphous indium, gallium, and zinc oxide thin film transistor according to the gas heat treatment method of the present invention. Show the extracted results. The extraction results were performed through 6 or more samples.

상기 가스분위기 소결 방법 중 헬륨분위기를 이용한 소결방법으로 제조한 He-a-IGZO TFT가 15 분 이하의 짧은 소결시간을 적용하였음에도 불구하고 가장 우수한 성능을 보이는 것으로 확인되었다. 헬륨분위기 소결시간을 15 분으로 수행한 결과, 120 분간 소결한 것에 대비하여 문턱전압(V TH ) 값 및 문턱전압하 기울기(V ss ) 값은 30 내지 40 %만이 저하된 것으로 확인되었으며 전계효과 이동도(μ FE ) 값은 50 % 수준인 것으로 확인되었다. Among the gas atmosphere sintering methods, it was confirmed that He-a-IGZO TFT manufactured by a sintering method using a helium atmosphere showed the best performance despite applying a short sintering time of 15 minutes or less. As a result of performing the sintering time of the helium atmosphere at 15 minutes, the threshold voltage ( V TH ) value and the slope under the threshold voltage ( V ss ) value were confirmed to be lowered by 30 to 40% compared to sintering for 120 minutes. The degree ( μ FE ) value was found to be at the 50% level.

소결시간을 30 분까지 상승시킨 결과, He-a-IGZO TFT의 성능은 아르곤(Ar)가스 분위기 및 질소(N2) 가스 분위기에서 120 분간 소결한 TFT와 성능과 비교할 정도로 향상된 것이 확인되었다. 이에 반하여 Ar-a-IGZO TFT 및 N2-a-IGZO TFT의 소결시간을 줄이면 TFT의 성능도 함께 감소하는 것이 확인되었다. As a result of raising the sintering time to 30 minutes, it was confirmed that the performance of the He-a-IGZO TFT was improved to be comparable to that of a TFT sintered for 120 minutes in an argon (Ar) gas atmosphere and a nitrogen (N 2 ) gas atmosphere. On the other hand, it was confirmed that when the sintering time of the Ar-a-IGZO TFT and the N 2 -a-IGZO TFT is reduced, the performance of the TFT also decreases.

5 분간 소결을 수행한 경우, Ar-a-IGZO TFT의 전계효과 이동도(μ FE ) 값은 0.2 cm2/Vs로 매우 낮게 확인되었으며 N2-a-IGZO TFT는 문턱전압 값의 심각한 이동으로 측정조차 할 수 없었다. 상기 결과는 짧은 소결시간을 가지는 용액공정기반 a-IGZO TFT을 제조방법에서 선택하는 가스분위기와 소결조건이 중요한 역할을 한다는 것을 의미한다. When sintering was performed for 5 minutes, the field effect mobility ( μ FE ) value of the Ar-a-IGZO TFT was confirmed to be very low as 0.2 cm 2 /Vs, and the N 2 -a-IGZO TFT was caused by severe movement of the threshold voltage value. I couldn't even measure. The above results indicate that the gas atmosphere and the sintering conditions selected in the method of manufacturing a solution-based a-IGZO TFT with a short sintering time play an important role.

3. 소결가스의 차이점3. Difference between sintered gas

상기 아르곤가스와 질소가스는 반응성이 낮아 내부주입용으로 많이 사용된다. 상기 질소가스가 소결과정에서 주입되면 약하게 도핑 되는 효과가 있다. 따라서 소결과정에서 사용한 가스에 따른 TFT 성능의 차이점은 가스와 활성층의 반응성에 기인한 것이 아니라 소결에 사용한 가스의 열역학적 차이점 때문인 것으로 판단된다. The argon gas and nitrogen gas have low reactivity and are used for internal injection. When the nitrogen gas is injected in the sintering process, there is an effect of being slightly doped. Therefore, the difference in TFT performance according to the gas used in the sintering process is not due to the reactivity of the gas and the active layer, but is judged to be due to the thermodynamic difference of the gas used for sintering.

그러나 각 가스에 대한 소결과정의 차이점은 가스의 열속도(thermal velocity)가 유일하다. 상기 열속도는 열전도도(thermal conductivity)와 관련이 있다. 열역학적으로 평균 가스속도(

Figure pat00014
)는 맥스웰-볼츠만 분포에 의해 하기 수학식 2와 같이 표현된다.However, the difference in the sintering process for each gas is the only thermal velocity of the gas. The thermal velocity is related to the thermal conductivity. Thermodynamically average gas velocity (
Figure pat00014
) Is expressed by Equation 2 below by the Maxwell-Boltzmann distribution.

Figure pat00015
Figure pat00015

상기 수학식 2에서 R은 가스 상수이고, T는 온도이고, M은 소결가스의 몰 질량이다. 400 ℃에서의 헬륨가스, 아르곤가스, 및 질소가스의 열속도(가스속도)는 각각 1886 m/s, 597 m/s 및 713 m/s인 것으로 확인되었다. In Equation 2, R is a gas constant, T is a temperature, and M is a molar mass of sintered gas. The heat speeds (gas speeds) of helium gas, argon gas, and nitrogen gas at 400°C were found to be 1886 m/s, 597 m/s, and 713 m/s, respectively.

본 발명에 의하면, 각 가스 분위기에서 소결된 TFT의 성능은 열속도의 차이와 연관된 것으로 확인된다. 헬륨가스의 열속도는 아르곤가스 및 질소가스의 열속도에 대비하여 2 내지 3 배 빠르다. 또한 헬륨가스 분위기에서 소결된 He-a-IGZO TFT의 성능은 아르곤가스 또는 질소가스에서 소결된 Ar-a-IGZO TFT 또는 N2-a-IGZO TFT에 대비하여 월등히 우수하다. According to the present invention, it is confirmed that the performance of the sintered TFT in each gas atmosphere is related to the difference in thermal speed. The heat rate of helium gas is 2 to 3 times faster than that of argon gas and nitrogen gas. In addition, the performance of the He-a-IGZO TFT sintered in a helium gas atmosphere is superior to that of the Ar-a-IGZO TFT or N 2 -a-IGZO TFT sintered in argon gas or nitrogen gas.

특히 소결시간이 짧은 경우 상기 성능차이는 더 극명한 것으로 확인된다. 상기 결과는 소결과정에서 활성층으로의 에너지 전달이 열속도에 비례하는 것을 보여주며 이는 활성층의 결함이 줄어들었다는 것을 의미한다. 따라서 헬륨분위기를 이용하여 소결하게 되면 짧은 소결시간에도 불구하고 헬륨가스의 빠른 열속도 특성으로 인하여 활성층에 충분한 소결효과를 부여하므로 우수한 전기적 성능을 가지는 것으로 판단된다. 상기 결과는 헬륨이온(He+)을 이용하여 a-IGZO TFT에 플라즈마 처리를 수행함으로 활성층의 전도도를 향상시킨 선행문헌들에 의해서도 지지된다. In particular, when the sintering time is short, the performance difference is found to be more obvious. The above results show that the energy transfer to the active layer in the sintering process is proportional to the thermal velocity, which means that the defects in the active layer are reduced. Therefore, sintering using a helium atmosphere is considered to have excellent electrical performance because it provides a sufficient sintering effect to the active layer due to the fast thermal speed characteristics of helium gas despite a short sintering time. The above results are also supported by prior documents that improved the conductivity of the active layer by performing plasma treatment on the a-IGZO TFT using helium ion (He + ).

4. 소결기작 분석4. Analysis of sintering mechanism

a-IGZO 활성층의 소결기작을 연구하기 위하여 소결시간의 성능 의존성(performance dependency)을 분석하였다. 비정질 물질은 깊은 결함상태밀도(deep defect density of states)와 꼬리 결함상태밀도(tail defect density of states)를 보이는 것으로 알려져 있다. 문턱전압하 기울기(V SS ) 및 문턱전압(VTH) 변수는 각각 서브밴드갭 지역의 꼬리 결함상태밀도 및 깊은 결함상태밀도와 연관이 있다. In order to study the sintering mechanism of the a-IGZO active layer, the performance dependency of the sintering time was analyzed. Amorphous materials are known to exhibit deep defect density of states and tail defect density of states. The variables under the threshold voltage ( V SS ) and the threshold voltage (V TH ) are related to the tail defect state density and the deep defect state density in the subband gap region, respectively.

실험결과, 문턱전압하 기울기값은 모든 가스소결분위기에서 짧은 시간동안 급격히 저하되는 것이 확인되었다. 매우 좋지 않은 문턱전압하 기울기 값을 보인 Ar-a-IGZO TFT에서 5분 소결에 대한 문턱전압하 기울기 값의 비율과 120 분 소결에 대한 문턱전압하 기울기 값의 비율을 살펴보면 2.5배 미만인 것으로 확인된다. 특히, He-a-IGZO TFT는 빠른 열속도를 가진 가스소결이 적용되었음에도 불구하고 문턱전압하 기울기 값이 30분 이내에 급격히 줄어든다.As a result of the experiment, it was confirmed that the slope value under the threshold voltage rapidly decreased for a short time in all gas sintering atmospheres. It is confirmed that the ratio of the slope value under the threshold voltage for sintering for 5 minutes and the slope value under the threshold voltage for sintering for 120 minutes is found to be less than 2.5 times in the Ar-a-IGZO TFT showing a very poor slope under threshold voltage. . In particular, the He-a-IGZO TFT rapidly decreases the slope value under the threshold voltage within 30 minutes even though gas sintering with a fast thermal speed is applied.

결과적으로 He-a-IGZO TFT의 꼬리 결함상태밀도는 소결과정동안 우선적으로 최소화되는데 이는 수소화 비정질 실리콘 TFT(a-Si:H TFT)와 같은 다른 타입의 TFT들과 차별되는 점이다. As a result, the tail defect state density of He-a-IGZO TFTs is preferentially minimized during the sintering process, which is different from other types of TFTs such as hydrogenated amorphous silicon TFTs (a-Si:H TFTs).

통상적으로 a-Si:H TFT는 소결시간이 충분치 않으면 높은 문턱전압하 기울기 값을 가지게 된다. 문턱전압하 기울기 값의 낮은 변동성은 s-오비탈 구조의 구면대칭성(spherical symmetry)에 기인하는 것으로 판단된다. 상기 구조적 특징은 a-IGZO TFT에 최소한의 전도밴드를 형성하게 되고 이는 비정질상의 불규칙성으로부터 영향을 거의 받지 않게 된다. 내인적으로 짧은 소결시간을 가지라도, 낮은 수준의 결손상태에서 기인하는 꼬리 결함상태밀도는 a-IGZO TFT에서 낮은 상태이며 이는 우수한 문턱전압하 기울기 값을 보이게 된다(도 2 참조).Typically, a-Si:H TFTs have a high slope voltage slope value if the sintering time is not sufficient. It is judged that the low variability of the slope value under the threshold voltage is due to the spherical symmetry of the s-orbital structure. The structural feature forms a minimum conduction band in the a-IGZO TFT, which is hardly affected by the irregularity of the amorphous phase. Even with an endogenously short sintering time, the tail defect state density resulting from a low level of defect state is low in the a-IGZO TFT, which shows an excellent slope value under threshold voltage (see FIG. 2).

5. 문턱전압 분석 5. Threshold voltage analysis

무엇보다도 문턱전압(V TH ) 값은 소결시간에 따라 큰 차이를 보인다. 예를 들어, N2-a-IGZO TFT 및 Ar-a-IGZO TFT의 경우, 5 분 간 소결한 TFT의 문턱전압과 120 분간 소결한 TFT의 문턱전압 값은 극명한 차이를 보인다. N2-a-IGZO TFT의 경우 5 분 소결과 120 분 소결의 문턱전압 값 비율은 최소 7.5 배이다. 30 분 소결한 N2-a-IGZO TFT의 경우에도 120 분간 소결한 TFT에 대비하여 2 배 이상의 문턱전압 값 비율의 차이를 보인다. 이는 N2-a-IGZO TFT 또는 Ar-a-IGZO TFT가 깊은 결함상태밀도를 감소시키기 위하여 최소 120분의 충분한 소결시간을 필요로 한다는 것을 의미한다. Above all, the threshold voltage ( V TH ) value shows a large difference depending on the sintering time. For example, in the case of the N 2 -a-IGZO TFT and the Ar-a-IGZO TFT, the threshold voltage of the TFT sintered for 5 minutes and the threshold voltage of the TFT sintered for 120 minutes show a sharp difference. In the case of N 2 -a-IGZO TFT, the threshold voltage ratio between 5-minute sintering and 120-minute sintering is at least 7.5 times. In the case of the N 2 -a-IGZO TFT sintered for 30 minutes, the difference in the ratio of the threshold voltage value more than 2 times compared to the TFT sintered for 120 minutes. This means that the N 2 -a-IGZO TFT or Ar-a-IGZO TFT requires a sufficient sintering time of at least 120 minutes to reduce the density of deep defect states.

상기 깊은 결함상태밀도는 주로 단글링 결합(dangling bond)으로부터 기인하기 때문에 높은 열에너지는 소결과정에서 깊은 결함상태밀도를 감소시킬 필요가 있다.Since the deep defect state density mainly comes from dangling bonds, high thermal energy needs to reduce the deep defect state density in the sintering process.

본 발명의 분석에 따르면, 30 분의 소결시간을 가지는 He-a-IGZO TFT는 다른 a-IGZO TFT의 적절한 성능과 상태밀도를 가지고 있으므로 다른 TFT들의 기준이 되는 기기로서 사용될 수 있을 것으로 판단된다. According to the analysis of the present invention, the He-a-IGZO TFT having a sintering time of 30 minutes has an appropriate performance and state density of other a-IGZO TFTs, so it is determined that it can be used as a reference device for other TFTs.

5. XPS 피크 분석5. XPS peak analysis

하기에서는 소결시간 30 분을 기준으로 TFT들에 대한 분석을 수행하였다. He-a-IGZO TFT의 제조에 있어서 30분의 소결시간을 사용하여 문턱전압하 기울기 값과 문턱전압 값이 최소화되면 He-a-IGZO TFT의 전계효과 이동도(μ FE ) 값은 소결시간이 증가함에 따라 증가하는 경향을 보이는 것이 확인되었다(도 2 참조). 상기 전계효과 이동도 값은 홀이동도(Hall mobility) 및 결함상태밀도(defect density of state)에 의해 영향을 받는다. In the following, the TFTs were analyzed based on the sintering time of 30 minutes. He-a-IGZO, using 30 min sintering time in the production when the threshold voltage and the slope value to a threshold voltage value is minimized He-a-IGZO field effect mobility FE) value of the TFT in the TFT is the sintering time It was confirmed to show a tendency to increase with increasing (see Fig. 2). The field effect mobility value is influenced by hole mobility and defect density of state.

따라서 짧은 시간 안에 탄소 또는 카르복실 리간드에서 유래하는 불순물이 최소화된 후 추가적으로 소결시간이 상승하면 홀이동도는 향상되고 활성층이 고밀도화되어 결함상태밀도가 감소될 것으로 기대된다. 이는 거친 필름에서 많은 결함이 발견된다는 선행문헌의 결과에 의해 지지된다. Therefore, if impurities from carbon or carboxyl ligands are minimized within a short period of time and sintering time is further increased, hole mobility is improved and the density of the active layer is expected to decrease, thereby reducing the density of defect states. This is supported by the results of prior literature that many defects are found in rough films.

상기 예상은 30분 소결시간으로 제조된 TFT에 대한 X-선 광분자 분광기(X-ray photoelectron spectroscopy, XPS) 분석 결과에 의해서도 지지된다. 도 3은 30분간 소결된 He-a-IGZO TFT, Ar-a-IGZO TFT 및 N2-a-IGZO TFT에 대한 XPS 분석 결과를 보여준다. 도 3은 30 분 소결하여 제조한 He-a-IGZO TFT, Ar-a-IGZO TFT 및 N2-a-IGZO TFT의 O1s XPS 스펙트럼을 보여준다. XPS 스펙트럼의 커브를 보정한 결과, 529.57 eV(낮은 에너지), 531.00 eV(중간 에너지), 및 532.12 eV(높은 에너지)의 세 구간에서 가우시안 피크(gaussian peak)가 확인되었다. 상기 구간은 각각 격자의 금속-산화물 피크, 격자의 산소 빈 공간을 포함하는 금속-산화물 피크, 및 격자의 금속-수산기 피크를 의미한다. The above prediction is also supported by the results of X-ray photoelectron spectroscopy (XPS) analysis on the TFT produced with a 30 minute sintering time. Figure 3 shows the results of XPS analysis for He-a-IGZO TFT, Ar-a-IGZO TFT and N 2 -a-IGZO TFT sintered for 30 minutes. 3 shows the O 1s XPS spectrum of He-a-IGZO TFT, Ar-a-IGZO TFT and N 2 -a-IGZO TFT prepared by sintering for 30 minutes. As a result of correcting the curve of the XPS spectrum, a Gaussian peak was identified in three sections of 529.57 eV (low energy), 531.00 eV (medium energy), and 532.12 eV (high energy). The section means a metal-oxide peak of the lattice, a metal-oxide peak including an oxygen free space of the lattice, and a metal-hydroxyl peak of the lattice, respectively.

도 3의 패널 (d)는 각 TFT의 두 지점에서 가우시안 피크로부터 계산한 커버리지 영역(coverage area)의 비율을 보여준다. 분석결과, 30 분 소결한 모든 TFT는 높은 에너지 지역부터 낮은 에너지 지역까지 매우 유사한 커버리지 영역 비율을 가지는 것이 확인 되었다. 또한, 금속-수산기 피크에 대한 커버리지 영역의 비율은 15 % 미만으로 120 분 소결하여 제조한 He-a-IGZO TFT와 유사한 수준인 것으로 확인된다. Panel (d) of FIG. 3 shows the ratio of the coverage area calculated from the Gaussian peak at two points of each TFT. As a result of analysis, it was confirmed that all TFTs sintered for 30 minutes have very similar coverage area ratios from high energy regions to low energy regions. In addition, it was confirmed that the ratio of the coverage area to the metal-hydroxyl peak was less than 15%, similar to the He-a-IGZO TFT produced by sintering for 120 minutes.

선행문헌에 따르면, 금속-수산기 피크는 용액기반 a-IGZO TFT 제조 공정에서 소결 온도 및 시간이 적절치 못해 결합이 발생한 경우에서 주로 확인된다. 따라서 제조한 a-IGZO TFT을 XRD로 분석하여 상기 금속-수산기 피크의 크기가 작아지는 방향으로 조건을 설정하면 최적의 용액기반 a-IGZO TFT 제조 공정을 확립할 수 있을 것으로 판단된다. According to the prior literature, the metal-hydroxyl peak is mainly identified in the case where bonding occurs due to inadequate sintering temperature and time in the solution-based a-IGZO TFT manufacturing process. Therefore, it is judged that the optimal solution-based a-IGZO TFT manufacturing process can be established by analyzing the prepared a-IGZO TFT by XRD and setting conditions in the direction in which the size of the metal-hydroxyl peak becomes small.

본 발명의 결과에 따르면, 짧은 시간 소결하게 되면 화학적 잔기의 발생이 최소화됨에도 불구하고 30 분 소결한 He-a-IGZO TFT의 전계효과 이동도(μ FE ) 값이 120 분 소결한 He-a-IGZO TFT의 값보다 좋지 않은 것이 확인된다. 이는 전계효과 이동도(μ FE )값의 결정이 수산기와 같은 화학적 잔기에 의한 것이 아니라는 것을 의미한다. 따라서 30 분 내외를 초과하여 소결하게 되면 필름밀도가 증가되며 이는 홀이동도의 향상 및 결함상태밀도의 저하를 야기한다.According to the results of the present invention, when the sintering short time despite minimizing the occurrence of chemical residues, and 30 minutes into the He-a-IGZO field effect mobility of a TFT is also FE) value is a He-a- sintering sintering 120 minutes It is confirmed that it is not better than the value of the IGZO TFT. This means that the determination of the field effect mobility ( μ FE ) value is not due to chemical residues such as hydroxyl groups. Therefore, if the sintering exceeds about 30 minutes, the film density increases, which leads to an improvement in hole mobility and a decrease in the density of defect states.

6. 문턱전압 값 이동분석6. Threshold voltage shift analysis

도 4는 He-a-IGZO TFT, Ar-a-IGZO TFT 및 N2-a-IGZO TFT의 30 내지 90 ℃ 소결 온도 조건에 따른 이동특성을 보여주며 도 5는 온도에 따른 문턱전압(VTH) 값의 이동을 보여준다. 소결 온도가 동일한 조건에 있어서, 120 분간 소결한 He-a-IGZO TFT는 열활성 특성을 보이며, 문턱전압 값은 음의 방향으로만 이동하는 것이 확인된다. 이에 반하여 5 분 및 30 분간 소결한 N2-a-IGZO TFT는 30 내지 60 ℃ 소결온도 조건에 걸쳐 문턱전압 값이 양의 방향으로 크게 이동하는 것이 확인되며 60 ℃를 초과한 소결온도 조건에서는 문턱전압 값이 음의 방향으로 이동하는 것이 확인된다. 상기 현상은 a-IGZO TFT의 편향된 스트레스 불안정성과 밀접하게 관련된 것으로 판단된다. 4 shows the mobility characteristics of He-a-IGZO TFT, Ar-a-IGZO TFT, and N 2 -a-IGZO TFT according to the sintering temperature conditions of 30 to 90°C, and FIG. 5 shows the threshold voltage (V TH according to temperature). ) Shows the shift of the value. Under the same sintering temperature, the He-a-IGZO TFT sintered for 120 minutes shows thermally active properties, and it is confirmed that the threshold voltage value moves only in the negative direction. On the other hand, the N 2 -a-IGZO TFT sintered for 5 minutes and 30 minutes was found to have a large shift in the threshold voltage value in the positive direction over the sintering temperature conditions of 30 to 60°C. It is confirmed that the voltage value moves in the negative direction. It is believed that this phenomenon is closely related to the biased stress instability of the a-IGZO TFT.

30분 이하로 소결한 N2-a-IGZO TFT는 소결온도가 상승하게 되면 전기적 안정성이 심각하게 감소한다. 상기 전기적 안정성의 감소는 측정 중 짧은 시간 편향 스트레스가 작용하는 순간에 조차 상기 문턱전압 값을 양의 방향으로 크게 이동하게 한다. 상기 결과는 소결 시간이 충분하지 않으면 a-IGZO TFT의 안정성이 심각하게 저하된다는 것을 의미하며 결과적으로 전하를 가두는 액셉터 유사 결함상태(acceptor-like defect state)가 유도되어 문턱전압 값이 양의 방향으로 크게 이동하는 것으로 판단된다. 이 경우 불안정성에 의해 야기되는 문턱전압 값의 양의 방향이동은 열활성에 의해 야기되는 문턱전압 값의 음의 방향이동에 대비하여 월등히 크게 된다. The electrical stability of the N 2 -a-IGZO TFT sintered for 30 minutes or less is severely reduced when the sintering temperature increases. The reduction in electrical stability causes the threshold voltage value to move largely in a positive direction even at the moment when a short time deflection stress is applied during measurement. The above results indicate that if the sintering time is not sufficient, the stability of the a-IGZO TFT is seriously deteriorated, and as a result, an acceptor-like defect state that traps electric charges is induced, resulting in a positive threshold voltage value. It is judged to move largely in the direction. In this case, the positive direction shift of the threshold voltage value caused by instability is significantly greater than the negative direction shift of the threshold voltage value caused by thermal activity.

이에 반하여 5 내지 30 분간 소결한 He-a-IGZO TFT와 120 분간 소결한 N2-a-IGZO TFT는 문턱전압 값의 양의 방향이동이 최소화된 것이 확인된다. 특히, 30 분간 소결한 He-a-IGZO TFT와 120 분간 소결한 N2-a-IGZO TFT는 문턱전압 값의 이동 특성 및 열활성 특성과 같은 TFT의 온도 의존적 특성이 동등한 것으로 확인되었다. 상기 30 분간 소결한 He-a-IGZO TFT와 120 분간 소결한 N2-a-IGZO TFT는 측정 초기에 불안정성에 의한 문턱전압 값의 양의 방향이동이 약하게 확인되나 시간이 지남에 따라 열활성에 의한 문턱전압 값의 음의 방향이동이 주로 측정된다. 온도에 따른 문턱전압 값의 이동특성은 페르미(Fermi) 수준 위치 및 결함상태밀도(defect density of state)와 밀접하게 관련되어 있다. 따라서 소결온도에 대한 문턱전압 값의 특성이 유사하다는 것은 TFT 활성층의 결함상태밀도 분포가 유사하다는 것을 의미한다. 결과적으로 30 분간 소결한 He-a-IGZO TFT의 온도의존성 전기적 성질은 120 분간 소결한 N2-a-IGZO TFT와 대등한 것으로 판단된다. 따라서 헬륨가스를 이용한 30분의 짧은 소결시간으로 a-IGZO TFT를 제조하면 종래의 질소가스를 이용한 120 분의 소결시간으로 제조한 a-IGZO TFT와 동등한 전기적 성능을 가지게 된다. On the other hand, it is confirmed that the positive direction movement of the threshold voltage value is minimized for the He-a-IGZO TFT sintered for 5 to 30 minutes and the N 2 -a-IGZO TFT sintered for 120 minutes. In particular, the He-a-IGZO TFT sintered for 30 minutes and the N 2 -a-IGZO TFT sintered for 120 minutes were found to have the same temperature-dependent characteristics of the TFT, such as the shift characteristic of the threshold voltage value and the thermally active characteristic. The He-a-IGZO TFT sintered for 30 minutes and the N 2 -a-IGZO TFT sintered for 120 minutes were found to have weak positive directional shift due to instability at the beginning of the measurement, but were thermally active over time. Negative direction shift of the threshold voltage value is mainly measured. The movement characteristic of the threshold voltage value according to temperature is closely related to the position of the Fermi level and the defect density of state. Therefore, the similar characteristics of the threshold voltage value with respect to the sintering temperature mean that the defect density distribution of the TFT active layer is similar. As a result, the temperature-dependent electrical properties of the He-a-IGZO TFT sintered for 30 minutes are judged to be equivalent to the N 2 -a-IGZO TFT sintered for 120 minutes. Therefore, if a-IGZO TFT is manufactured with a short sintering time of 30 minutes using helium gas, it has electrical performance equivalent to that of a-IGZO TFT produced with a conventional sintering time of 120 minutes using nitrogen gas.

7. 결론7. Conclusion

본 발명에서는 짧은 소결시간으로 헬륨분위기(He ambient)에서 제조한 a-IGZO TFT와 종래의 아르곤분위기(Ar ambient) 또는 질소분위기(N2 ambient)에서 소결하여 제조한 a-IGZO TFT를 비교하였다. In the present invention, a-IGZO TFT manufactured in a helium atmosphere (He ambient) with a short sintering time was compared with a-IGZO TFT prepared by sintering in a conventional Ar ambient or nitrogen atmosphere (N 2 ambient).

실험결과, 헬륨분위기에서 30 분간 소결하여 제조한 He-a-IGZO TFT가 아르곤분위기 또는 질소분위기에서 120 분간 소결하여 제조한 Ar-a-IGZO TFT 또는 N2-a-IGZO TFT와 유사하게 우수한 전기적 성능을 보이는 것으로 확인되었다. 상기 결과는 헬륨분위기의 열속도가 아르곤분위기나 질소분위기에 대비하여 월등히 빨라 소결효과를 향상시켰기 때문으로 판단된다. As a result of the experiment, He-a-IGZO TFT manufactured by sintering for 30 minutes in a helium atmosphere was similar to Ar-a-IGZO TFT or N 2 -a-IGZO TFT produced by sintering for 120 minutes in an argon atmosphere or nitrogen atmosphere. It was confirmed to show performance. The above results are judged to be because the thermal speed of the helium atmosphere is significantly faster than that of the argon atmosphere or nitrogen atmosphere, thereby improving the sintering effect.

TFT의 성능은 소결분위기에 따른 열속도의 차이에 의해 결정되는 것이 확인되었으며 헬륨분위기에서 30 분의 짧은 시간동안 소결하면 질소분위기에서 120 분간 소결한 TFT와 동등한 전기적 성능을 가진다는 것이 확인되었다.It was confirmed that the performance of the TFT was determined by the difference in thermal speed according to the sintering atmosphere, and it was confirmed that sintering for a short period of 30 minutes in a helium atmosphere had equivalent electrical performance to a TFT sintered for 120 minutes in a nitrogen atmosphere.

결론적으로 헬륨분위기를 소결조건으로서 선택하고 30분의 짧은 소결시간을 선택하게되면 효과적으로 산화물 기반 TFT를 제조할 수 있을 것으로 판단된다. In conclusion, it is judged that if the helium atmosphere is selected as the sintering condition and a short sintering time of 30 minutes is selected, an oxide-based TFT can be effectively produced.

본 명세서에서 설명된 구체적인 실시예는 본 발명의 바람직한 구현예 또는 예시를 대표하는 의미이며, 이에 의해 본 발명의 범위가 한정되지는 않는다. 본 발명의 변형과 다른 용도가 본 명세서 특허청구범위에 기재된 발명의 범위로부터 벗어나지 않는다는 것은 당업자에게 명백하다. The specific embodiments described herein are meant to represent preferred embodiments or examples of the present invention, and the scope of the present invention is not limited thereby. It is apparent to those skilled in the art that modifications and other uses of the present invention do not depart from the scope of the invention described in the claims of this specification.

Claims (7)

용액공정기반 산화물 박막 소자 제조방법에 있어서, 졸겔(sol-gel)법으로 제조한 산화물 박막소자에 대하여 하이드록실기의 분해가 가능한 헬륨분위기에서 15 내지 35분간 반도체층을 소결하는 것을 특징으로 하는 용액공정기반 산화물 박막 소자 제조방법.
In the method of manufacturing an oxide thin film device based on a solution process, a solution characterized by sintering a semiconductor layer for 15 to 35 minutes in a helium atmosphere capable of decomposing hydroxyl groups with respect to an oxide thin film device manufactured by a sol-gel method Process based oxide thin film device manufacturing method.
제 1항에 있어서, 상기 헬륨분위기는 온도가 150 내지 450 ℃이며 적용기압이 1 기압 이상의 상압인 것을 특징으로 하는 용액공정기반 산화물 박막소자 제조 방법.
The method according to claim 1, wherein the helium atmosphere has a temperature of 150 to 450° C. and an applied pressure of at least 1 atmosphere.
제 1 항에 있어서, 상기 반도체층은 InO, GaO, InGaO, ZnO, InZnO, InGaZnO, 또는 ZnSnO인 것을 특징으로 하는 용액공정기반 산화물 박막 소자 제조방법.
The method of claim 1, wherein the semiconductor layer is InO, GaO, InGaO, ZnO, InZnO, InGaZnO, or ZnSnO.
제 3 항에 있어서, 상기 InGaO, ZnO, InZnO, InGaZnO, 또는 ZnSnO는 비정질(amorphous)인 것을 특징으로 하는 용액공정기반 산화물 박막트랜지스터 제조방법.
[4] The method of claim 3, wherein the InGaO, ZnO, InZnO, InGaZnO, or ZnSnO is amorphous.
제 4 항에 있어서, 상기 비정질 InGaZnO는 인듐(In), 갈륨(Ga), 아연(Zn)의 원자비가 x : y : (10-x) (In : Ga : Zn) (0
Figure pat00016
x
Figure pat00017
10, 0
Figure pat00018
y
Figure pat00019
10)인 것을 특징으로 하는 용액공정기반 산화물 박막 소자 또는 박막 트랜지스터 제조방법.
The method of claim 4, wherein the amorphous InGaZnO has an atomic ratio of indium (In), gallium (Ga), and zinc (Zn) x: y: (10-x) (In: Ga: Zn) (0
Figure pat00016
x
Figure pat00017
10, 0
Figure pat00018
y
Figure pat00019
10) A method for manufacturing an oxide thin film device or thin film transistor based on a solution process, which is characterized in that.
제 4 항에 있어서, 상기 비정질 ZnSnO는 아연(Zn)과 주석(Sn)의 원자비가 x : (10-x) (Zn : Sn) (0
Figure pat00020
x
Figure pat00021
10)인 것을 특징으로 하는 용액공정기반 산화물 박막 소자 또는 박막 트랜지스터 제조방법.
The method of claim 4, wherein the amorphous ZnSnO has an atomic ratio of zinc (Zn) and tin (Sn) x: (10-x) (Zn: Sn) (0
Figure pat00020
x
Figure pat00021
10) A method for manufacturing an oxide thin film device or thin film transistor based on a solution process, which is characterized in that.
제 1 항에 있어서, 상기 용액공정기반 산화물 박막 소자 제조방법으로 제조된 산화물박막 소자는 문턱전압(threshold voltage, V TH ) 0 내지 8 V이며, 문턱전압하 기울기(subthreshold slope, Vss) 값이 0.1 내지 1.3 V/decade인 것을 특징으로 하는 용액공정기반 산화물 박막 소자 제조방법.
The method according to claim 1, wherein the oxide thin film device manufactured by the method of manufacturing a solution process based oxide thin film device has a threshold voltage ( V TH ) of 0 to 8 V, and a subthreshold slope ( Vss ) value of 0.1. To 1.3 V/decade, a method for manufacturing an oxide thin film device based on a solution process.
KR1020180158772A 2018-12-11 2018-12-11 Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing KR102179808B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180158772A KR102179808B1 (en) 2018-12-11 2018-12-11 Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180158772A KR102179808B1 (en) 2018-12-11 2018-12-11 Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing

Publications (2)

Publication Number Publication Date
KR20200071251A true KR20200071251A (en) 2020-06-19
KR102179808B1 KR102179808B1 (en) 2020-11-17

Family

ID=71137422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180158772A KR102179808B1 (en) 2018-12-11 2018-12-11 Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing

Country Status (1)

Country Link
KR (1) KR102179808B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074471A (en) * 1997-06-28 2000-06-13 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Sol-gel route to transparent metal oxide films
JP2003309260A (en) * 2002-03-06 2003-10-31 Chartered Semiconductor Mfg Ltd Method for improving integrity of ultra-thin gate oxide
KR20100079310A (en) * 2008-12-31 2010-07-08 연세대학교 산학협력단 Crystallization method of oxide semiconductor film using liquid-phase fabricating foundation
JP5961454B2 (en) * 2011-06-16 2016-08-02 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074471A (en) * 1997-06-28 2000-06-13 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Sol-gel route to transparent metal oxide films
JP2003309260A (en) * 2002-03-06 2003-10-31 Chartered Semiconductor Mfg Ltd Method for improving integrity of ultra-thin gate oxide
KR20100079310A (en) * 2008-12-31 2010-07-08 연세대학교 산학협력단 Crystallization method of oxide semiconductor film using liquid-phase fabricating foundation
JP5961454B2 (en) * 2011-06-16 2016-08-02 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Non-Patent Citations (24)

* Cited by examiner, † Cited by third party
Title
1C.-H. Wu, K.-M. Chang, S.-H. Huang, I.C. Deng, C.-J. Wu, W.-H. Chiang, and C.-C. Chang, IEEE Electron Device Lett. 33,552(2012).
B.S. Jeong, Y. Ha, J. Moon, A. Facchetti, and T.J. Marks, Adv. Mater. 12,1346(2010).
C. Chen, K.-C. Cheng, E. Chagarov, and J. Kanicki, Jpn. J. Appl. Phys. 50,091102(2011).
C.S. Fuh, S.M. Sze, P.T. Liu, L.F. Teng, and Y.T. Chou, Thin Solid Films 520,1489(2011).
G.H. Kim, B. Du Ahn, H.S. Shin, W.H. Jeong, H.J. Kim, H.J. Kim, G.H. Kim, B. Du Ahn, H.S. Shin, W.H. Jeong, and H.J. Kim, Appl. Phys. Lett. 233501,10(2009).
G.H. Kim, W.H. Jeong, and H.J. Kim, Phys. Status Solidi Appl. Mater. Sci. 207,1677(2010).
H. Jeon, J. Song, S. Na, M. Moon, J. Lim, J. Joo, D. Jung, H. Kim, J. Noh, and H.J. Lee, Thin Solid Films 540,31(2013).
H. Pu, Q. Zhou, L. Yue, and Q. Zhang, Semicond. Sci. Technol. 28,105002(2013).
H.S. Shin, B. du Ahn, Y.S. Rim, and H.J. Kim, J. Inf. Disp. 12,209(2011).
J. Jeong, J. Kim, G. J. Lee, and B. D. Choi, Appl. Phys. Lett. 100,023506(2012).
J.H. Lim, J.H. Shim, J.H. Choi, J. Joo, K. Park, H. Jeon, M.R. Moon, D. Jung, H. Kim, H. Lee, J.H. Lim, J.H. Shim, J.H. Choi, J. Joo, and K. Park, Appl. Phys. Lett. 012108,3(2013).
K. Hoshino, D. Hong, H.Q. Chiang, and J.F. Wager, IEEE Trans. Electron Devices 56,1365(2009).
K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, Jpn. J. Appl. Physics, 45,4303(2006).
K.K. Banger, Y. Yamashita, K. Mori, R.L. Peterson, T. Leedham, J. Rickard, and H. Sirringhaus, Nat. Mater. 10,45(2010).
Kevin Jensen, in Introd. to Phys. Electron Emiss. (JohnWiley & Sons, Ltd, Chichester, UK, 2017),pp.37-48.
S. Lee and J. Jeong, J. Korean Phys. Soc. 71,209(2017).
S. Masuda, K. Kitamura, Y. Okumura, S. Miyatake, H. Tabata, and T. Kawai, J. Appl. Phys. 93,1624(2003).
S.I. Oh, G. Choi, H. Hwang, W. Lu, and J.H. Jang, IEEE Trans. Electron Devices 60,2537(2013).
S.I. Oh, J.M. Woo, and J.H. Jang, IEEE Trans. Electron Devices 63,1910(2016).
S.J. Jeon, J.W. Chang, K.S. Choi, J.P. Kar, T. Il Lee, and J.M. Myoung, Mater. Sci. Semicond. Process. 13,320(2010).
T. Kamiya and H. Hosono, NPG Asia Mater. 2,15(2010).
T. Kamiya, K. Nomura, and H. Hosono, J. Disp. Technol. 5,468(2009).
T. Kamiya, K. Nomura, and H. Hosono, Sci. Technol. Adv. Mater. 11,(2010).
Y. Yang, S.S. Yang, C. Kao, and K. Chou, Electron Device Lett. 31,329(2010).

Also Published As

Publication number Publication date
KR102179808B1 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
Kim et al. Fabrication of high-performance p-type thin film transistors using atomic-layer-deposited SnO films
Furuta et al. Electrical properties of the thin-film transistor with an indium–gallium–zinc oxide channel and an aluminium oxide gate dielectric stack formed by solution-based atmospheric pressure deposition
Furuta et al. Analysis of hump characteristics in thin-film transistors with ZnO channels deposited by sputtering at various oxygen partial pressures
Cho et al. Bi-layer channel structure-based oxide thin-film transistors consisting of ZnO and Al-doped ZnO with different Al compositions and stacking sequences
Park et al. The structural, optical and electrical characterization of high-performance, low-temperature and solution-processed alkali metal-doped ZnO TFTs
Song et al. Comparative study of Nb 2 O 5, NbLaO, and La 2 O 3 as gate dielectric of InGaZnO thin-film transistor
Li et al. Enhanced performance of atomic layer deposited thin-film transistors with high-quality ZnO/Al 2 O 3 interface
Cho et al. Effects of growth temperature on performance and stability of zinc oxide thin film transistors fabricated by thermal atomic layer deposition
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
Ruan et al. The influence on electrical characteristics of amorphous indium tungsten oxide thin film transistors with multi-stacked active layer structure
Park et al. Effect of double-layered Al2O3/SiO2 dielectric materials on In–Ga–Zn–O (IGZO)-based amorphous transparent thin film transistors
Furuta et al. High-performance solution-processed InGaZnO thin-film transistor fabricated by ozone-assisted atmospheric pressure mist deposition
Abliz et al. Rational design of oxide heterostructure InGaZnO/TiO2 for high-performance thin-film transistors
Han et al. High performance p-type SnO thin-film transistor with SiO x gate insulator deposited by low-temperature PECVD method
Zhao et al. Mg doping to simultaneously improve the electrical performance and stability of MgInO thin-film transistors
KR102179808B1 (en) Method For Fabrication of An Oxide-based Thin-film Transistor Using Short Time Annealing
Wu et al. Tuning the electrical performance of metal oxide thin-film transistors via dielectric interface trap passivation and graded channel modulation doping
Kurishima et al. Effect of carbon doping on threshold voltage and mobility of In-Si-O thin-film transistors
Su et al. Electrical characteristics of tungsten-doped InZnSnO thin film transistors by RF magnetron sputtering
Chen et al. Structural and electrical characteristics of high-κ ErTixOy gate dielectrics on InGaZnO thin-film transistors
Kishore et al. Sub-pico-second hole generation lifetime in thin film IGZO sputtered and annealed on p-silicon substrate
Kurishima et al. Reliability of Al2O3/In-Si-OC Thin-Film Transistors with an Al2O3 Passivation Layer under Gate-Bias Stress
Han et al. Performance of Solution Processed Zn-Sn-O Thin-film Transistors Depending on Annealing Conditions
Liang et al. Effects of In/Zn composition on the Performance of Ultra-thin Atomic Layer Deposited InxZn l-xO Channel Thin-Film Transistors
Bayraktaroglu et al. Self-assembled nanocrystalline ZnO thin film transistor performance optimization for high speed applications

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant