KR20200064097A

KR20200064097A - 데이터 전송 방법, 단말기 디바이스 및 네트워크 디바이스

Info

Publication number: KR20200064097A
Application number: KR1020207011435A
Authority: KR
Inventors: 하이 탕
Original assignee: 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드
Priority date: 2017-09-29
Filing date: 2017-09-29
Publication date: 2020-06-05
Also published as: AU2017434661B2; ES2973438T3; EP3681119A4; JP2022122965A; US20210160832A1; KR20220054457A; IL273669B1; US20200229162A1; PH12020550176A1; JP2021501495A; EP3681119A1; EP4322434A2; IL273669A; TWI769324B; CN110870273A; JP7284159B2; CN111464279A; TW201916715A; EP3681119B1; CN111464279B

Abstract

본 발명의 실시예는 단말기 디바이스가 PDCCH를 블라인드 검출하는 복잡성을 줄일 수 있는 데이터 전송 방법, 단말기 디바이스 및 네트워크 디바이스를 제공하고, 해당 방법은 단말기 디바이스가 네트워크 디바이스에 의해 송신된 슬롯 포맷 지시(SFI)를 수신하는 단계, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계, 및 상기 단말기 디바이스가 상기 SFI 에 따라 물리 하향 제어 채널(PDCCH)을 검색하는 단계를 포함한다.

Description

데이터 전송 방법, 단말기 디바이스 및 네트워크 디바이스

본 발명은 통신 분야에 관한 것으로, 구체적으로, 데이터 전송 방법, 단말기 디바이스 및 네트워크 디바이스에 관한 것이다.

엔알(New Radio, NR) 시스템에 있어서, 슬롯(slot) 또는 심볼을 스케줄링 유닛으로 하고, 각 슬롯은 X 개의 심볼을 포함하고, 예를 들어 X=14이고, 하나의 슬롯에 하향(Down Link, DL) 심볼, 상향(Up Link, UL) 심볼, 예약(reserved) 심볼 및 미지(unknown) 심볼이 있을 수 있고, 여기에, 예약 심볼은 상향 또는 하향 전송에 사용되지 않고, 미지의 심볼은 동적 시그널링에 의해 상향 또는 하향 심볼로 변경되어 상향 또는 하향 전송을 위해 사용될 수 있다. 구체적인 슬롯 구성은 슬롯 구성 지시(Slot Format Indicator, SFI)를 채용할 수 있으며, 예를 들어, 기지국이 그룹 공통 물리 하향 제어 채널(group common PDCCH)에서 SFI를 송신하여, 단말기 디바이스에 채용하는 슬롯 구성을 통지할 수 있다.

NR 시스템에 있어서, 멀티 슬롯(multi-slot)과 싱글 슬롯(slot)의 SFI 지시 방식을 지원할 수 있고, 싱글 슬롯의 SFI 지시는 하나의 슬롯의 슬롯 구성을 지시할 수 있으며, multi-slot의 SFI 지시는 복수의 슬롯의 슬롯 구성을 지시하는데 사용할 수 있기 때문에, multi-slot과 싱글 슬롯를 채용하는 SFI 지시 방식에서 필요한 비트 수는 상이하여, 단말기 디바이스에 의해 PDCCH를 블라인드 검출하는 복잡도가 어느 정도 증가된다.

따라서, 단말기 디바이스의 블라인드 검출의 복잡도를 줄이기 위해, SFI의 지시를 어떻게 수행할 것인지는 해결해야 할 과제이다.

본 발명의 실시예는 단말기 디바이스에 의한 블라인드 검출하는 복잡도를 감소시킬 수 있는 데이터 전송 방법, 단말기 디바이스 및 네트워크 디바이스를 제공한다.

제 1 양태에 있어서, 데이터 전송 방법을 제공하고,

단말기 디바이스가 네트워크 디바이스에 의해 송신된 슬롯 포맷 지시(SFI)를 수신하는 단계,

상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계, 및

상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계를 포함한다.

따라서, 본 발명의 실시예에서의 SFI는 기존의 SFI와 상이하고, 상기 SFI는 하나의 시간 유닛의 슬롯 구성을 지시할뿐만 아니라, 해당 슬롯 구성이 적용되는 시간 길이를 지시하는데 사용될 수 있고, 이를 통해 일 시간 유닛(현재 시간 유닛일 수 있고, 현재의 시간 유닛 이후의 하나의 시간 유닛일 수도 있다)으로부터 이후의 몇 개의 시간 유닛에서 모두 해당 슬롯 구성을 채용할 수 있고, 이후의 몇 개의 시간 유닛에서 모두 SFI를 송신할 필요가 없으므로, 오버 헤드 시그널링을 감소시킬 수 있으며, 단말기 디바이스에 의한 PDCCH를 블라인드 검출하는 복잡도를 감소시킬 수 있다.

선택적으로, 본 발명의 실시예에서, 하나의 시간 유닛은 하나 이상의 슬롯일 수 있거나, 또는 하나 이상의 전송 시간 간격(Transmission Time Interval, TTI) 등일 수도 있다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 하나의 시간 유닛은 하나의 슬롯이다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 나타내고, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,

상기 단말기 디바이스가 하나의 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 하향 전송을 위한 시간 영역 위치로 확정하는 단계, 및/또는

상기 단말기 디바이스가 하나의 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상향 전송을 위한 시간 영역 위치로 확정하는 단계를 포함하고,

여기서, 상기 M은 상기 하향 심볼의 수량이고, 상기 M은 0 이상 의 정수이고, 상기 N은 상기 상향 심볼의 수량이고, 상기 N은 0 이상의 정수이다.

따라서, 본 발명의 실시예의 SFI의 지시 방법은 하나의 슬롯 내의 심볼마다의 상태를 지시할 필요가 없고, 하나의 슬롯 내의 심볼마다의 상태를 지시하는 방식에 비해, 시그널링 오버 헤드를 감소할 수 있다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계는,

상기 단말기 디바이스가 첫 번째 심볼로부터 시작하는 상기 M 개의 심볼에서 PDCCH를 검출하는 단계를 포함한다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,

상기 단말기 디바이스가 상기 슬롯 구성 인덱스 및 제 1 대응 관계에 따라 하나의 슬롯 내의 슬롯 구성을 확정하는 단계를 포함하고, 상기 제 1 대응 관계는 슬롯 구성 인덱스와 슬롯 구성의 대응 관계이다.

따라서, 본 발명의 실시예에 SFI의 지시 방법은 하나의 슬롯 내의 심볼마다의 상태를 지시할 필요가 없고, 하나의 슬롯 내의 심볼마다의 상태를 지시하는 방식에 비해, 시그널링 오버 헤드를 감소할 수 있다.

선택적으로, 해당 제 1 대응 관계는 네트워크 디바이스가 단말기 디바이스에 미리 구성한 것일 수 있고, 예를 들어, 네트워크 디바이스가 준 정적 시그널링에 의해 상기 제 1 대응 관계를 단말기 디바이스에 미리 구성할 수 있거나, 또는 해당 제 1 대응 관계는 단말기 디바이스에 미리 구성될 수 있다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함한다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,

상기 단말기 디바이스가 상기 SFI를 운반하기 위한 하향 제어 메시지(DCI)가 채용하는 스크램블 방식 및 제 2 대응 관계에 따라, 상기 슬롯 구성이 적용되는 슬롯 수량을 확정하는 단계를 포함하고, 여기서, 상기 제 2 대응 관계는 SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량의 대응 관계이다.

선택적으로, 해당 제 2 대응 관계는 네트워크 디바이스가 단말기 디바이스에 미리 구성한 것일 수 있고, 예를 들어, 네트워크 디바이스는 준 정적 시그널링에 의해 상기 제 2 대응 관계를 단말기 디바이스에 미리 구성할 수 있거나, 또는 해당 제 2 대응 관계는 단말기 디바이스에 미리 구성될 수 있지만, 본 발명의 실시예는 이에 한정되지 않는다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및/또는 무선 네트워크 임시 식별자(RNTI)를 포함한다.

상기 단말기 디바이스가 현재 슬롯 또는 현재 슬롯 이후 L 개의 슬롯으로부터 시작하는 K 개의 슬롯 내에서, 상기 슬롯 구성에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계를 포함하고, 상기 K는 상기 슬롯 구성이 적용되는 슬롯 수량이고, 상기 L은 1 이상의 정수이며, 상기 K는 1 이상의 정수이다.

따라서, SFI에 의해 슬롯 구성이 적용되는 슬롯 수량을 지시하고, 이를 통해 상기 슬롯 구성이 적용되는 슬롯 수량의 슬롯에서 SFI를 다시 반복하여 송신할 필요가 없으므로, 시그널링 오버 헤드를 줄일 수 있고, 동시에 단말기 디바이스에 의한 PDCCH를 블라인드 검출하는 복잡도를 감소시킬 수 있다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함한다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 포함하고, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,

상기 단말기 디바이스가 상기 각 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 상기 각 슬롯에서 하향 전송을 위한 시간 영역 위치로 확정하고, 및/또는

상기 단말기 디바이스가 상기 각 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상기 각 슬롯에서 상향 전송을 위한 시간 영역 위치로 확정하는 단계를 포함하고,

여기서, 여기서, 상기 M은 상기 각 슬롯에서 하향 심볼의 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 각 슬롯에서 상향 심볼의 수량이고, 상기 N은 0 이상의 정수이다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가지며, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,

상기 단말기 디바이스가 상기 각 슬롯의 슬롯 구성 인덱스 및 상기 제 3 대응 관계에 따라 상기 각 슬롯 내의 슬롯 구성을 확정하는 단계를 포함한다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

상기 단말기 디바이스가 각 전송 주기에서 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성에 따라 PDCCH를 검출하는 단계를 포함한다.

제 1 양태와 결합하여 제 1 양태의 일 실현 가능한 방식에 있어서, 상기 방법은

상기 단말기 디바이스가 상기 네트워크 디바이스에 의해 송신된 구성 정보를 수신하는 단계를 더 포함하고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 구성한다.

제 2 양태에 있어서, 데이터 전송 방법을 제공하고,

네트워크 디바이스가 슬롯 포맷 지시(SFI)를 생성하는 단계, 및

상기 네트워크 디바이스가 단말기 디바이스에 상기 SFI를 송신하는 단계를 포함하고,

상기 SFI는 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 나타낸다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 하나의 시간 유닛은 하나의 슬롯이다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 나타낸다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 1 대응 관계를 가진다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함한다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량은 제 2 대응 관계를 갖는다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및/또는 무선 네트워크 임시 식별자(RNTI)를 포함한다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함한다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 포함한다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가진다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

제 2 양태와 결합하여 제 2 양태의 일 실현 가능한 방식에 있어서, 상기 방법은

상기 네트워크 디바이스가 상기 단말기 디바이스에 구성 정보를 송신하는 단계를 더 포함하고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 상기 단말기 디바이스에 구성한다.

제 3 양태에 있어서, 상기 제 1 양태 또는 제 1 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위한 단말기 디바이스를 제공한다. 구체적으로, 해당 단말기 디바이스는 상기 제 1 양태 또는 제 1 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위한 유닛을 포함한다.

제 4 양태에 있어서, 상기 제 2 양태 또는 제 2 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위한 네트워크 디바이스를 제공한다. 구체적으로, 해당 네트워크 디바이스는 상기 제 2 양태 또는 제 2 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위한 유닛을 포함한다.

제 5 양태에 있어서, 메모리, 프로세서, 입력 인터페이스 및 출력 인터페이스를 구비하는 단말기 디바이스를 제공한다. 여기서, 메모리, 프로세서, 입력 인터페이스 및 출력 인터페이스는 버스 시스템을 통해 연결된다. 메모리는 명령어를 기억하는데 사용되고, 프로세서는 메모리에 기억된 명령어를 수행하여 제 1 양태 또는 제 1 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위해 사용된다.

제 6 양태에 있어서, 메모리, 프로세서, 입력 인터페이스 및 출력 인터페이스를 구비하는 네트워크 디바이스를 제공한다. 여기서, 메모리, 프로세서, 입력 인터페이스 및 출력 인터페이스는 버스 시스템을 통해 연결된다. 메모리는 명령어를 기억하는데 사용되고, 프로세서는 메모리에 기억된 명령어를 수행하여 제 2 양태 또는 제 2 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위해 사용된다.

제 7 양태에 있어서, 상기 제 1 양태 또는 제 1 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위한 컴퓨터 소프트웨어 명령어를 기억하기 위한 컴퓨터 저장 매체를 제공하고, 상기 양태를 수행하도록 설계된 프로그램을 포함한다.

제 8 양태에 있어서, 상기 제 2 양태 또는 제 2 양태의 임의의 가능한 구현 방식의 방법을 수행하기 위한 컴퓨터 소프트웨어 명령어를 기억하기 위한 컴퓨터 저장 매체를 제공하고, 상기 양태를 수행하도록 설계된 프로그램을 포함한다.

제 9 양태에 있어서, 명령어를 포함한 컴퓨터 프로그램 제품을 제공하고, 컴퓨터에서 수행되면 컴퓨터에 상기 제 1 양태 또는 제 1 양태의 임의의 가능한 구현 방식의 방법을 수행시킨다.

제 10 양태에 있어서, 명령어를 포함한 컴퓨터 프로그램 제품을 제공하고, 컴퓨터에서 수행되면 컴퓨터에 상기 제 2 양태 또는 제 2 양태의 임의의 가능한 구현 방식의 방법을 수행시킨다.

도 1은 본 발명의 실시예에서 통신 시스템의 모식도이다.
도 2는 slot-based 데이터 전송 방식과 non-slot-based 데이터 전송 방식의 모식도이다.
도 3은 multi-slot 및 싱글 slot의 SFI 지시 방식의 모식도이다.
도 4는 본 발명의 실시예에서 데이터 전송 방법의 흐름도이다.
도 5는 본 발명의 다른 실시예에서 데이터 전송 방법의 흐름도이다.
도 6은 본 발명의 실시예에서 단말기 디바이스의 블록도이다.
도 7은 본 발명의 실시예에서 네트워크 디바이스의 블록도이다.
도 8은 본 발명의 다른 실시예에서 단말기 디바이스의 블록도이다.
도 9는 본 발명의 다른 실시예에서 네트워크 디바이스의 블록도이다.

이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명하지만, 본 발명이 실시예에 한정되는 것이 아니고, 본 발명의 기술적 사상에 기초한 다양한 변형이 가능하다. 본 출원의 실시예에 따라 당업자가 창조적인 노동을 하지 않고 얻을 수 있는 모든 다른 실시예는 본 출원의 보호 범위에 속한다.

본 발명의 실시예의 기술적 해결책은 예를 들어, 글로벌 이동 통신(Global System of Mobile Communication : GSM) 시스템, 코드 분할 다중 접속(Code Division Multiple Access : CDMA) 시스템, 광대역 코드 분할 다중 접속(Wideband Code Division Multiple Access : WCDMA) 시스템, 일반 패킷 무선 서비스(General Packet Radio Service : GPRS), 롱텀 에볼루션(Long Term Evolution : LTE) 시스템, LTE 주파수 분할 듀플렉스(Frequency Division Duplex : FDD) 시스템, LTE 시분할 듀플렉스(Time Division Duplex : TDD), 범용 이동 통신 시스템(Universal Mobile Telecommunication System : UMTS), 또는 글로벌 상호 연결 마이크로 웨이브 액세스(Worldwide Interoperability for Microwave Access : WiMAX) 통신 시스템 및 5G 시스템 등에 적용될 수 있는 것으로 이해되어야한다.

도 1은 본 발명의 실시예에 적용되는 무선 통신 시스템(100)을 도시한다. 해당 무선 통신 시스템(100)은 네트워크 디바이스(110)를 포함할 수 있다. 네트워크 디바이스(110)는 단말기 디바이스와 통신하는 디바이스일 수 있다. 네트워크 디바이스(110)는 특정한 지리적 영역에 대해 통신 커버리지를 제공할 수 있고, 해당 커버리지 영역 내의 단말기 디바이스(예를 들어, UE)와 통신할 수 있다. 선택적으로, 네트워크 디바이스(110)는 GSM 시스템 또는 CDMA 시스템에서의 기지국(Base Transceiver Station, BTS), 또는 WCDMA 시스템에서의 기지국(NodeB, NB), 또는 LTE 시스템에섯의 진화형 기지국(Evolutional Node Base, EB 또는 eNodeB)일 수 있다. 또는 클라우드 무선 액세스 네트워크(Cloud Radio Access Network， CRAN)에서의 무선 컨트롤러이거나, 해당 네트워크 디바이스는 중계국, 액세스 포인트, 차량용 장치, 웨어러블 장치, 5G 네트워크에서의 네트워크측 디바이스 또는 미래 진화형 공중 육상 모바일 네트워크(Public Land Mobile Network， PLMN)에서의 네트워크 디바이스 등일 수 있다.

해당 무선 통신 시스템(100)은 또한 네트워크 디바이스(110)의 커버리지 내에 적어도 하나의 단말기 디바이스(120)를 포함한다. 단말기 디바이스(120)는 이동 또는 고정될 수 있다. 선택적으로, 단말기 디바이스(120)는 액세스 단말기, 사용자 장비(User Equipment， UE), 사용자 유닛, 사용자 스테이션, 이동 스테이션, 이동국, 원격 스테이션, 원격 단말기, 모바일 디바이스, 사용자 단말기, 단말기, 무선 통신 디바이스, 사용자 에이전트 또는 사용자 장치를 가르킬 수 있다. 액세스 단말기는 셀룰러 폰, 무선 전화기, 세션 개시 프로토콜(Session Initiation Protocol : SIP) 전화, 무선 로컬 루프(Wireless Local Loop : WLL) 스테이션, 개인 디지털 단말기(Personal Digital Assistant : PDA), 무선 통신 기능을 갖춘 핸드 헬드 장치, 컴퓨팅 장치 또는 무선 모뎀에 연결된 다른 처리 유닛, 차내 장치, 웨어러블 장치, 미래의 5G 네트워크에서의 단말기 디바이스, 또는 미래 진화형 PLMN의 단말기 디바이스 등일 수 있다.

선택적으로, 5G 시스템 또는 네트워크는 또한 엔알(New Radio， NR) 시스템 또는 네트워크로 지칭될 수 있다.

도 1은 하나의 네트워크 디바이스 및 두 개의 단말기 디바이스를 예시적으로 도시한다. 선택적으로, 해당 무선 통신 시스템(100)은 복수의 네트워크 디바이스를 포함할 수 있고, 각 네트워크 디바이스의 커버리지 영역 내에 다른 수량의 단말기 디바이스가 포함될 수 있으며, 본 발명의 실시예는 이에 제한되지 않는다.

선택적으로, 무선 통신 시스템(100)은 네트워크 컨트롤러, 이동성 관리 엔티티 등과 같은 다른 네트워크 엔티티를 더 포함할 수 있으며, 본 발명의 실시예는 이에 제한되지 않는다.

NR 시스템의 하나의 슬롯에 있어서, 슬롯(slot-based)에 의한 데이터 전송 방식과 비 슬롯(non-slot-based)에 의한 데이터 전송 방식을 지원할 수 있다. 도 2에 나타낸 바와 같이, 두 가지 유형의 데이터 전송 방식의 차이점은 slot-based 데이터 전송 방식에서 데이터를 스케줄링하는 DCI가 슬롯의 선두의 3 개의 심볼에 위치하고, 슬롯을 유닛으로 스케줄링이 진행되고, non-slot-based 데이터 전송 방식에서 데이터를 스케줄링하는 DCI가 슬롯의 임의의 위치에 위치하고, 하나 이상의 심볼, 예를 들어 2 개의 심볼, 4 개의 심볼 또는 7 개의 심볼 등을 유닛으로 스케줄링이 진행된다.

NR 시스템에서, multi-slot과 싱글 slot의 SFI 지시 방식이 지원되며, 도 3은 2 가지 유형 방식의 모식도이다.

하나의 슬롯에서, 각 심볼은 다양한 상태를 가지고, 예를 들어, 일 심볼은 DL 심볼, UL 심볼, 또는 미지의 심볼일 수 있으며, 각 심볼의 상태가 2 비트로 표현되는 경우, 하나의 슬롯 내의 14 개의 심볼은 28 비트로 표현될 필요가 있다. 도 3에 나타낸 싱글 슬롯의 SFI 지시 방식에 있어서, 슬롯 1에서 수신된 SFI를 슬롯 1의 슬롯 구성을 지시하는데 사용할 수 있으면, SFI는 28 비트가 필요되며, 도 3의 멀티 슬롯의 SFI 지시 방식에 있어서, 슬롯 1에서 수신된 SFI를 슬롯 1 ~ 슬롯 4의 슬롯 구성을 지시하는데 사용할 수 있으면, SFI는 28Х4 비트에 의해 4 개의 슬롯의 슬롯 구성을 지시할 필요가 있기 때문에, 점용하는 비트가 커지고, 동시에 두 가지 유형 지시 방식에 필요한 비트 수가 상이하기 때문에, 단말기 디바이스에 의해 PDCCH를 블라인드 검출하는 복잡도가 어느 정도 높아진다.

상기를 감안하여, 본 발명의 실시예는 SFI 지시의 오버 헤드를 줄일 수 있고, 단말기 디바이스에 의한 PDCCH를 블라인드 검출하는 복잡도를 감소시킬 수 있는 데이터 전송 방법을 제공한다.

도 4는 본 발명의 실시예에 따른 데이터 전송 방법의 개략적인 흐름도이고, 도 4에 나타낸 바와 같이, 방법(400)은 단계 S410 내지 단계 S430을 포함할 수 있다.

단계 S410에서, 단말기 디바이스가 네트워크 디바이스에 의해 송신된 슬롯 포맷 지시(SFI)를 수신한다.

단계 S420에서, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정한다.

단계 S430에서, 상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출한다.

또한, 본 발명의 실시예에 있어서, 상기 하나의 시간 유닛은 하나 이상의 슬롯일 수 있고, 또는 하나 이상의 전송 시간 간격(Transmission Time Interval, TTI) 등일 수 있지만, 본 발명의 실시예는 이에 한정되지 않는다.

구체적으로, 상기 단말기 디바이스는 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성을 확정하고, 또한, 해당 하나의 시간 유닛 내의 슬롯 구성이 적용되는 시간 길이를 확정할 수 있고, 예를 들어, 해당 하나의 시간 유닛 내의 슬롯 구성을 하나 이상의 시간 유닛에 적용할 수 있다. 선택적으로, 상기 하나의 시간 유닛이 하나의 슬롯인 경우, 상기 슬롯 구성이 적용되는 시간 길이는 하나 이상의 슬롯일 수 있고, 즉 하나 이상의 슬롯에서 단말기 디바이스는 슬롯 구성에 따라 PDCCH 검출을 수행할 수 있다. 선택적으로, 상기 하나의 시간 유닛은 하나의 전송 주기(해당 전송 주기는 복수의 슬롯을 포함할 수 있다)일 수 있고, 이 경우, 상기 SFI는 해당 전송 주기 내의 각 슬롯의 슬롯 구성을 지시하는데 사용되며, 이때, 상기 SFI에 의해 지시된 슬롯 구성이 적용되는 시간 길이는 하나 이상의 전송 주기일 수 있다.

즉, 하나의 시간대 내의 슬롯 구성이 주기적이면, 하나의 시간 유닛 내의 슬롯 구성과 해당 시간 유닛 내의 슬롯 구성이 적용되는 시간 길이로 나타낼 수 있다. 예를 들어, 하나의 슬롯의 슬롯 구성이 K(K는 1 이상의 정수) 개의 슬롯에 적용될 수 있고, 즉, 해당 슬롯 구성이 해당 K 개의 슬롯에서 주기성을 갖는 경우, 상기 K 개의 슬롯 모두가 상기 하나의 슬롯 구성을 채용할 수 있거나, 또는 N(N은 1 이상의 정수) 개의 슬롯의 슬롯 구성이 NХM 개(M은 양의 정수)의 슬롯에 적용될 수 있고, NХM 개의 슬롯 중 각 N 개의 슬롯은 모두 상기 N 개의 슬롯의 슬롯 구성을 채용할 수 있다.

따라서, 본 발명의 실시예에서 SFI는 기존의 SFI와 상이하고, 해당 SFI는 하나의 시간 유닛 내의 슬롯 구성을 지시할뿐만 아니라, 해당 슬롯 구성이 적용되는 시간 길이를 지시하는데 사용될 수 있으며, 이를 통해 일 시간 유닛(현재 시간 유닛일 수 있고, 현재 시간 유닛 이후의 시간 유닛일 수도 있다)으로부터 이후 몇 개의 시간 유닛에서 모두 해당 슬롯 구성을 채용할 수 있고, 이후 몇 개의 시간 유닛에서 모두 SFI를 송신할 필요가 없으므로, 오버 헤드 시그널링을 줄일 수 있으며, 단말기 디바이스에 의한 PDCCH를 블라인드 검출하는 복잡도를 감소시킬 수 있다.

이하, 구체적인 실시예를 참조하면서, 본 발명의 실시예에 따른 SFI의 지시 방법을 상세하게 설명한다. 다음의 예는 당업자가 본 발명의 실시예를 더 잘 이해하는 것을 돕기 위한 것이며, 본 발명의 실시예의 범위를 제한하는 것은 아니라는 것을 이해하기 바란다. 당업자라면 다음의 실시예에 따라 동등한 다양한 수정 및 변형을 진행할 수 있으며, 이러한 수정이나 변형도 본 발명의 실시예의 범위 내에 포함되는 것은 분명하다.

실시예 1

본 실시예에 있어서, 상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 나타낸다.

하나의 슬롯 내에 포함되는 하향 심볼의 수량을 M으로, 하나의 슬롯 내에 포함된 상향 심볼의 수량을 N(M, N은 정수)으로 기재하고, 0?M?X, 0?N?X, 0?M+N?X, X는 하나의 슬롯 내의 총 심볼 수량이고, 예를 들어, X=14이다. 이와 같이, 하향 심볼의 수량과 상향 심볼의 수량을 나타내는데 필요한 비트 수는 최대 8 비트이다. 따라서, 본 발명의 실시예의 SFI의 지시 방법은 하나의 슬롯 내의 심볼마다의 상태를 지시할 필요가 없고, 종래 기술에서 하나의 슬롯 내의 심볼마다의 상태를 모두 지시하는 방식(28 비트 지시를 채용할 필요가 있다)에 비해, 시그널링 오버 헤드를 줄일 수 있다.

선택적으로, 상기 슬롯에 예약 심볼을 포함하고, 상기 예약 심볼이 상기 슬롯의 첫 번째 심볼로부터 시작하는 Y 개의 심볼인 경우, 상기 SFI가 나타내는 상기 슬롯에 포함되는 DL 심볼의 수량은 M이고, Y+1 번째 심볼로부터 시작하는 M 개의 심볼이 DL 심볼이며, 상기 SFI가 나타내는 상기 슬롯에 포함되는 UL 심볼의 수량은 N이고, 상기 슬롯의 마지막 하나의 심볼로부터 시작하는 이전의 N 개의 심볼이 UL 심볼이다 .

선택적으로, 상기 슬롯에 예약 심볼을 포함하고, 상기 예약 심볼이 상기 슬롯의 마지막 심볼로부터 시작하는 이전의 Y 개의 심볼인 경우, 상기 SFI가 나타내는 상기 슬롯에 포함되는 DL 심볼의 수량은 M이고, 첫 번째 심볼로부터 시작하는 M 개의 심볼이 DL 심볼이며, 상기 SFI가 나타내는 상기 슬롯에 포함되는 UL 심볼의 수량은 N이고, 마지막의 Y+1 심볼로부터 시작하는 이전의 N 개의 심볼은 UL 심볼이다.

선택적으로, 상기 SFI는 하향 심볼의 수량만을 나타낼 수 있고, 단말기 디바이스는 첫 번째 심볼로부터 시작하는 M 개의 심볼을 DL 심볼로 확정하고, 또한, 단말기 디바이스는 DL 심볼에서 PDCCH를 검출할 수 있으며, 선택적으로, 데이터 전송이 필요한 경우, 상기 단말기 디바이스는 PDCCH 스케줄링된 DL 심볼에서 하향 전송을 진행할 수 있거나, 또는 PDCCH 스케줄링된 UL 심볼에서 상향 전송을 진행할 수 있다.

선택적으로, 상기 SFI는 하향 심볼의 수량 및 상향 심볼의 수량을 나타내고, 단말기 디바이스는 첫 번째 심볼로부터 시작하는 M 개의 심볼을 DL 심볼로 확정하고, 마지막 하나의 심볼로부터 시작하는 이전의 N 개의 심볼을 UL 심볼로 확정하고, 또한, 단말기 디바이스는 해당 DL 심볼에서 PDCCH를 검출할 수 있고, 선택적으로, 데이터 전송이 필요한 경우, 단말기 디바이스는 UL 심볼에서 상향 전송을 진행할 수 있다.

즉, 단말기 디바이스는 하나의 슬롯에서 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보에 따라, 하나의 슬롯에서 하향 전송을 위한 시간 영역 위치 및 상향 전송을 위한 시간 영역 위치를 획득할 수 있으며, 또한, 단계 S430은

즉, 상기 단말기 디바이스는 하향 전송을 위한 시간 영역 위치(즉, DL 심볼)에서 PDCCH를 검출하고, 선택적으로, 전송해야 할 데이터가 있는 경우, 상향 전송을 위한 시간 영역 위치(즉, UL 심볼)에서 상향 전송을 진행할 수 있다.

실시예 2

본 실시예에서, SFI는 슬롯 구성 인덱스를 나타내는 것이며, 하나의 시간 유닛은 하나의 슬롯인 것을 예로 들고, 하나의 슬롯 내의 슬롯 구성은 N 유형이 있으며, 각 슬롯 구성 인덱스는 한 가지 유형의 슬롯 구성에 대응하고, 단말기 디바이스는 해당 슬롯 구성 인덱스 즉 타겟 슬롯 구성을 획득할 수 있고, 슬롯 구성 인덱스를 나타내는데 필요한 비트 수는 슬롯 구성의 총 수량에 관련되고, 예를 들어, 8 가지 유형의 슬롯 구성에 대해서, 슬롯 구성 인덱스에 필요한 비트 수는 3일 수 있거나, 또는 10 가지 유형의 슬롯 구성에 대해서, 슬롯 구성 인덱스에 필요한 비트 수는 4일 수 있다. 따라서, 본 발명의 실시예의 SFI의 지시 방법은 하나의 슬롯 내의 심볼마다의 상태를 지시할 필요가 없고, 하나의 슬롯 내의 심볼마다의 상태를 지시하는 방식(28 비트 지시를 채용할 필요가 있다)에 비해, 시그널링 오버 헤드를 줄일 수 있다.

구체적인 일 실시예에서, 단계 S420은

즉, 슬롯 구성 인덱스와 슬롯 구성은 제 1 대응 관계를 가질 수 있고, 해당 제 1 대응 관계는 테이블 형식 또는 트리 형식 등일 수 있고, 본 발명의 실시예는 이에 한정되지 않는다. 상기 단말기 디바이스는 상기 SFI를 수신한 후, SFI가 지시하는 슬롯 구성 인덱스에 따라 상기 제 1 대응 관계를 검색하고, 상기 슬롯 구성 인덱스에 대응하는 슬롯 구성을 취득하고, 나아기서, 상기 슬롯 구성에 따라 PDCCH를 블라인드 검출할 수 있다.

선택적으로, 해당 제 1 대응 관계는 네트워크 디바이스가 단말기 디바이스에 미리 구성된 것일 수 있고, 예를 들어, 네트워크 디바이스는 준 정적 시그널링을 통해 단말기 디바이스에 미리 구성될 수 있거나, 또는 제 1 대응 관계는 단말기 디바이스에 미리 구성될 수 있지만, 본 발명의 실시예는 이에 한정되지 않는다.

한정이 아닌 예로서, 제 1 대응 관계는 표 1에 나타낸 것과 같을 수 있다.

SFI 인덱스	DL 심볼 수	unknown 심볼 수	UL 심볼 수
0	12	1	1
1	11	1	2
2	10	1	3
3	10	3	1
4	9	3	2
5	1	1	12
6	2	1	11
7	3	1	10

예를 들어, SFI로 지시되는 슬롯 구성 인덱스가 4 인 경우, 단말기 디바이스는 표 1에 따라 해당 슬롯 구성 인덱스 4에 대응하는 슬롯 구성에서 DL 심볼 수가 9이고, 미지의 심볼 수가 3이고, UL 심볼 수가 2인 것을 확정할 수 있으며, 또한, 단말기 디바이스는 첫 번째 심볼로부터 시작하는 9 개의 심볼(즉, 심볼 0~심볼 8)은 DL 심볼이고, 심볼 9로부터 시작하는 3 개의 심볼(심볼 9~심볼 11)은 미지의 심볼이고, 심볼 12 및 심볼 13은 UL 심볼인 것을 확정할 수 있기 때문에, 단말기 디바이스는 심볼 0-심볼 8에서 PDCCH를 검출할 수 있고, 데이터를 전송해야하는 경우, 단말기 디바이스는 심볼 12 및 심볼 13에서 상향 전송도 진행할 수 있다.

단말기 디바이스는 상기 실시예 1 및 실시예 2에 따라, 하나의 슬롯 내의 슬롯 구성을 확정한 후, 또한 slot-based 데이터 전송 방식 또는 non-slot-based 데이터 전송 방식을 사용하여 데이터를 전송할 수 있다.

또한, 단말기 디바이스는 실시예 1 또는 실시예 2에 기재된 지시 방식을 사용하여 멀티 슬롯 또는 싱글 슬롯의 지시를 진행할 수 있고, 예를 들어, SFI는 하나의 슬롯 내의 슬롯 구성을 지시하기 위해, 하나의 슬롯 구성 인덱스를 포함할 수 있거나, 또는 복수의 슬롯의 슬롯 구성을 지시하기 위해, 복수의 슬롯의 슬롯 구성을 포함할 수도 있거나, 또는 SFI는 하나의 슬롯에 포함된 하향 심볼의 수량 및/또는 상향 심볼의 수량의 정보를 포함할 수 있거나, 또는 복수의 슬롯의 각 슬롯 내에 포함된 하향 심볼의 수량 및/또는 상향 심볼의 수량의 정보를 포함할 수 있다.

이상, 실시예 1 및 실시예 2를 사용하여 상기 SFI가 어떻게 슬롯 구성을 지시하는지를 설명하였고, 이하, 실시예 3 및 실시예 4를 사용하여 상기 단말기 디바이스가 상기 슬롯 구성이 적용되는 시간 길이의 지시를 어떻게 진행하는지에 대해 설명한다.

또한, 실시예 3 및 실시예 4에서, SFI는 하나의 슬롯 내의 슬롯 구성을 지시하기 위해 사용할 수 있고, 예를 들어, 실시예 1 또는 실시예 2에서 설명한 방식을 채용하여 하나의 슬롯 내의 슬롯 구성을 지시할 수 있거나, 또는 기존의 지시 방법을 사용하여 하나의 슬롯 내의 슬롯 구성을 지시할 수도 있다.

실시예 3

해당 실시예에서, 상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함할 수 있고, 즉, 상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량을 지시하는데 사용될 수 있고, 예를 들어, 상기 SFI에는 슬롯 수량의 지시 영역을 포함할 수 있고, 예를 들어, 상기 슬롯 수량의 지시 영역은 3 비트일 수 있고, SFI는 슬롯 구성이 적용되는 슬롯 수량이 최대로 8인 것을 지시할 수 있으며, 이와 같이, 상기 슬롯 구성이 적용되는 슬롯 수량의 슬롯에서 SFI를 다시 송신할 필요가 없으므로, 시그널링 오버 헤드를 줄일 수 있는 동시에, 단말기 디바이스에 의한 PDCCH를 블라인드 검출하는 복잡도를 감소시킬 수 있다.

즉, 단말기 디바이스는 실시예 1과 실시예 3, 또는 실시예 2와 실시예 3, 또는 종래 기술의 슬롯 구성의 지시 방식 및 실시예 3에 따라, 하나의 슬롯 내의 슬롯 구성 및 슬롯 구성이 적용되는 슬롯 수량을 확정할 수 있으며, 이 경우, 해당 SFI는 적어도 2 개의 지시 영역을 포함하고, 하나의 지시 영역은 하나의 슬롯 내의 슬롯 구성을 지시하고, 해당 슬롯 구성은 실시예 1 또는 실시예 2에서 설명한 방식으로 지시할 수 있고, 기존의 지시 방식으로 지시할 수도 있으며, 해당 지시 영역은 slot-based의 데이터 전송 방식과 non-slot-based의 데이터 전송 방식에 적용되며, 다른 하나의 지시 영역은 슬롯 구성이 적용되는 슬롯의 수량을 나타내는데 사용되고, 즉, 본 발명의 실시예의 SFI는 멀티 슬롯 지시 및 싱글 슬롯 지시에 마찬가지로 적용될 수 있다.

실시예 4

해당 실시예에서, 상기 SFI를 운반하기 위한 하향 제어 메시지(DCI)가 채용하는 스크램블 방식은 상기 슬롯 구성이 적용되는 슬롯 수량을 간접적으로 나타내는데 사용될 수 있다.

구체적인 실시예로서, 단계 S420은

즉, 상기 SFI를 운반하기 위한 하향 제어 메시지(DCI)가 채용하는 스크램블 방식과 슬롯 구성은 테이블 형식 또는 트리 형식 등의 제 2 대응 관계를 가질 수 있으며, 본 발명의 실시예는 이에 한정되지 않는다. 단말기 디바이스는 SFI를 운반하는 DCI를 수신한 후, DCI가 스크램블 방식을 채용하고, 제 2 대응 관계를 참조하여, 해당 스크램블 방식에 대응하는 슬롯 구성을 확정하고, 단말기 디바이스는 슬롯 구성에 따라 PDCCH를 블라인드 검출할 수 있다.

선택적으로, 해당 제 2 대응 관계는 네트워크 디바이스가 단말기 디바이스에 미리 구성된 것일 수 있고, 예를 들어, 네트워크 디바이스는 준 정적 시그널링을 통해 단말기 디바이스에 미리 구성될 수 있거나, 또는 제 2 대응 관계는 단말기 디바이스에 미리 구성될 수 있지만, 본 발명의 실시예는 이에 한정되지 않는다.

선택적으로, 상기 DCI에 의해 채용된 스크램블 방식은 DCI를 스크램블하기 위해 사용되는 마스크 및/또는 무선 네트워크 임시 식별자(Radio Network Temporary Identifier, RNTI)를 포함하고, 즉 단말기 디바이스는 DCI에 대응하는 마스크 및/또는 RNTI에 따라 대응하는 슬롯 구성을 확정할 수 있다.

구체적으로,

DCI의 정보 비트는

로 표현할 수 있고, CRC 체크 비트는

이며, 여기서, A는 정보 비트 길이, L은 체크 비트 길이를 나타낸다. CRC가 추가된 비트 시퀀스는

이며, 여기서, B=A+L이고, k=0,1,2, ... A-1에 대하여,

이며, k = A, A+1, A+2, ..., A+L-1에 대하여,

이다.

CRC를 추가한 후 시퀀스에 대해 스크램블 및 마스크 처리를 진행하고, 스크램블 시퀀스는 대응하는 RNTI, 즉,

의해 결정된다. 여기서 마스크는 표 2에 주어진 마스크 시퀀스

이고, 스크램블 및 마스크 추가 후의 시퀀스는

이며, 여기서 k=0,1,2, ..., A-1에 대하여,

이고, k=A, A+1, A+2, .., A+15에 대하여,

이다. 상기 단말기 디바이스는 수신된 DCI에 따라 복호화하고, 상기 DCI를 스크램블하는데 사용된 마스크와 RNTI를 획득할 수 있으며, 또한 제 2 대응 관계를 결합하여, 슬롯 구성이 적용되는 슬롯 수량을 확정할 수 있다.

한정적이 아닌 예로서, 해당 제 2 대응 관계는 표 2와 같이 표시될 수 있다.

마스크	슬롯 구성이 적용되는 슬롯 수량
<0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0>	1
<0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1>	2
<1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0>	3
<1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1>	4

예를 들어, SFI를 운반하는 DCI에 의해 채용된 마스크가 <1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1, 0>인 경우, 상기 단말기 디바이스는 상기 SFI가 지시한 슬롯 구성이 적용되는 슬롯 수량이 3인 것을 확정할 수 있다.

따라서, 실시예 3 및 실시예 4에 의하면, 슬롯 구성이 적용되는 슬롯의 수량을 확정할 수 있으며, 또한 단계 S430은 구체적으로,

즉, 단말기 디바이스는 현재 슬롯으로부터 시작할 수 있거나, 또는 현재 슬롯 이후의 L 번째 슬롯으로부터 시작할 수 있고, 이후의 K 개의 슬롯에서 슬롯 구성에 따라 PDCCH 검출을 진행하고, 즉, 해당 K 개의 슬롯에서 SFI를 다시 송신할 필요가 없으므로, 시그널링 오버 헤드를 줄일 수 있는 동시에, 단말기 디바이스에 의한 PDCCH를 블라인드 검출하는 복잡도를 감소시킬 수 있다.

따라서, 상기 단말기 디바이스는 실시예 1과 실시예 4, 또는 실시예 2와 실시예 4, 또는 기존 기술의 슬롯 구성의 지시 방식과 실시예 4에 따라, 하나의 슬롯 내의 슬롯 구성 및 슬롯 구성이 적용되는 슬롯 수량을 확정하고, 이 경우, SFI는 적어도 하나의 지시 영역을 포함하고, 해당 지시 영역은 하나의 슬롯 내의 슬롯 구성을 지시하고, 해당 슬롯 구성은 실시예 1 또는 실시예 2에서 설명한 지시 방식을 사용하여 지시할 수 있거나, 또는 기존의 지시 방식을 사용하여 지시할 수 있고, 해당 지시 영역은 slot-based의 데이터 전송 방식과 non-slot-based의 데이터 전송 방식에 적용되고, 상기 슬롯 구성이 적용되는 슬롯 수량은 실시예 4에서 설명한 방식에 의해 지시할 수 있고, 즉, SFI를 운반하는 DCI에 채용되는 스크램블 방식에 의해 슬롯 구성이 적용되는 슬롯 수량을 간접적으로 지시할 수 있다.

이하, 실시예 5를 참조하고, 하나의 시간 유닛은 SFI를 운반하기 위한 DCI를 전송하는 전송 주기인 것을 예로 SFI의 지시 방식을 설명하지만, 해당 실시예에서, 상기 전송 주기는 복수의 슬롯을 포함하고, 상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 지시하고, 각 슬롯의 슬롯 구성은 상기 실시예에서의 지시 방식으로 지시할 수 있고, 간략을 위해, 구체적인 실현 과정을 생략한다.

선택적으로, 일 실시예로서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 포함하고, 이 경우, 단계 S420은

상기 단말기 디바이스가 상기 각 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 상기 각 슬롯에서 하향 전송을 위한 시간 영역 위치로 확정하는 단계, 및/또는

여기서, 상기 M은 상기 각 슬롯에서 하향 심볼의 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 각 슬롯에서 상향 심볼의 수량이고, 상기 N은 0 이상의 정수이다.

즉, 상기 단말기 디바이스는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보에 따라 상기 각 슬롯 내의 슬롯 구성을 확정하고, 각 전송 주기 내에서 각 슬롯의 슬롯 구성에 따라 PDCCH 검출을 진행할 수 있다.

예를 들어, 하나의 전송 주기는 4 개의 슬롯이며, 해당 전송 주기의 첫 번째 슬롯 내에 8 개의 하향 심볼을 포함하고, 두 번째 슬롯 내에 9 개의 하향 심볼을 포함하고, 세 번째 슬롯 내에 10 개의 하향 심볼을 포함하고, 네 번째 슬롯 내에 9 개의 하향 심볼을 포함한 경우, 각 전송 주기에서 슬롯 구성이 적용되는 시간 길이가 무효화될 때까지, 단말기 디바이스는 첫 번째 슬롯 내의 처음 8 개의 심볼에세 PDCCH를 검출하고, 두 번째 슬롯 내의 처음 9 개의 심볼에서 PDCCH를 검출하고, 세 번째 슬롯 내의 처음 10 개의 심볼에서 PDCCH를 검출하고, 네 번째 슬롯 내의 처음 9 개의 심볼에서 PDCCH를 검출한다.

선택적으로, 다른 실시예로서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가지며, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,

즉, 단말기 디바이스는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스에 따라 제 3 대응 관계를 참조하여, 하나의 주기의 각 슬롯의 슬롯 구성을 확정하고, 각 전송 주기에서 각 슬롯의 슬롯 구성에 따라 PDCCH 검출을 진행할 수 있다.

선택적으로, 상기 제 3 대응 관계는 전술한 제 1 대응 관계와 동일할 수 있고, 상이할 수도 있고, 상기 제 3 대응 관계가 표 1에 나타낸 대응 관계일 수 있고, 하나의 전송 주기가 4 개의 슬롯이고, 4 개의 슬롯의 슬롯 구성 인덱스가 각각 4, 2, 3, 2라고 가정한다. 이 경우, 단말기 디바이스는 상기 각 슬롯마다 슬롯 구성 인덱스에서 각 슬롯에 대응하는 슬롯 구성을 확정하고, 각 슬롯마다의 슬롯 구성에 따라 PDCCH 검출을 진행할 수 있으므로, PDCCH 블라인드 검출의 복잡도를 감소시킬 수 있다.

구체적인 실시예에 있어서, 상기 SFI는 비트 맵(bitmap) 방식을 사용하여 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

선택적으로, 일부 실시예에서, 상기 방법(400)은

예를 들어, 네트워크 디바이스는 준 정적 시그널링(예를 들어, RRC 시그널링)을 통해 단말기 디바이스에 전송 주기를 구성할 수 있으며, 이를 통해 단말기 디바이스는 전송 주기가 변화하지 않으면, 각 전송 주기에서 각 슬롯의 슬롯 구성에 따라 PDCCH 검출을 진행할 수 있으므로, 블라인드 검출의 복잡도를 감소시킬 수 있다.

이상, 도 4를 참조하여 본 발명의 실시예에 따른 데이터 전송 방법을 단말기 디바이스의 관점에서 설명하였고, 이하, 도 5를 참조하여 본 발명의 다른 실시예에 따른 데이터 전송 방법을 네트워크 디바이스의 관점에서 상세하게 설명한다. 또한, 네트워크 디바이스 측의 설명과 단말기 디바이스 측의 설명은 서로 대응하고, 유사한 설명은 상기 내용을 참조할 수 있으며, 중복을 피하기 위해, 설명을 생략한다.

도 5는 본 발명의 다른 실시예에 따른 데이터 전송 방법의 개략적인 흐름도이고, 도 5에 나타낸 바와 같이, 방법(500)은 단계 S510 및 단계 S520을 포함한다.

단계 S510에서, 네트워크 디바이스가 슬롯 포맷 지시(SFI)를 생성하고, 상기 SFI는 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 나타낸다.

단계 S520에서, 상기 네트워크 디바이스가 단말기 디바이스에 상기 SFI를 송신한다.

선택적으로, 일부 실시예에 있어서, 상기 하나의 시간 유닛은 하나의 슬롯이다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 나타낸다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 1 대응 관계를 가진다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함한다.

선택적으로, 일부 실시예에서, SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량은 제 2 대응 관계를 가진다.

선택적으로, 일부 실시예에 있어서, 상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및/또는 무선 네트워크 임시 식별자(RNTI)를 포함한다.

선택적으로, 일부 실시예에 있어서, 상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함한다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 포함한다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가진다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타낸다.

선택적으로, 일부 실시예에서, 상기 방법 500은

이상, 도 4 및 도 5를 참조하여, 본 발명의 방법의 실시예를 상세하게 설명하였고, 이하, 본 발명 장치의 실시예는 도 6 내지 도 9를 참조하여 상세하게 설명되지만, 장치의 실시예와 방법의 실시예는 서로 대응하고, 비슷한 설명은 방법의 실시예를 참조할 수 있는 것을 이해하여야한다.

도 6은 본 발명의 실시예에서 단말기 디바이스(600)의 블록도이다. 도 6에 나타낸 바와 같이, 해당 단말기 디바이스는 통신 모듈(610)과 확정 모듈(620)을 포함하고,

통신 모듈(610)은 네트워크 디바이스에 의해 송신된 슬롯 포맷 지시(SFI)를 수신하도록 구성되고,

확정 모듈(620)은 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성과 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하도록 구성되고,

상기 통신 모듈(610)은 또한 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하도록 구성된다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 나타내고, 상기 확정 모듈(620)은 구체적으로,

하나의 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 하향 전송을 위한 시간 영역 위치로 확정하거나, 및/또는

하나의 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상향 전송을 위한 시간 영역 위치로 확정하도록 구성되고,

여기서, 상기 M은 상기 하향 심볼의 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 상향 심볼의 수량이고, 상기 N은 0 이상의 정수이다.

선택적으로, 일부 실시예에 있어서, 상기 통신 모듈(610)은 구체적으로,

첫 번째 심볼로부터 시작하는 상기 M 개의 심볼에서 PDCCH를 검출하도록 구성된다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 확정 모듈(620)은 구체적으로,

상기 슬롯 구성 인덱스 및 제 1 대응 관계에 따라, 하나의 슬롯 내의 슬롯 구성을 확정하도록 구성되고, 상기 제 1 대응 관계는 슬롯 구성 인덱스와 슬롯 구성의 대응 관계이다.

선택적으로 일부 실시예에 있어서, 상기 확정 모듈(620)은 구체적으로,

상기 SFI를 운반하기 위한 하향 제어 메시지(DCI)에 채용되는 스크램블 방식 및 제 2 대응 관계에 따라, 상기 슬롯 구성이 적용되는 슬롯 수량을 확정하도록 구성되고, 여기서, 상기 제 2 대응 관계는 SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량의 대응 관계이다.

현재 슬롯 또는 현재 슬롯 이후 L 개의 슬롯으로부터 시작하는 K 개의 슬롯 내에서, 상기 슬롯 구성에 따라 물리 하향 제어 채널(PDCCH)을 검출하도록 구성되고, 상기 K는 상기 슬롯 구성이 적용되는 슬롯 수량이고, 상기 L은 1 이상의 정수이며, 상기 K는 1 이상의 정수이다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및/또는 상향 심볼의 수량 정보를 포함하고, 상기 확정 모듈(620)은 구체적으로,

상기 각 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 상기 각 슬롯에서 하향 전송을 위한 시간 영역 위치로 확정하거나, 및/또는

상기 각 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상기 각 슬롯에서 상향 전송을 위한 시간 영역 위치로 확정하도록 구성되고,

여기서, 상기 M은 상기 각 슬롯에서 하향 심볼 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 각 슬롯에서 상향 심볼의 수량이고, 상기 N은 0 이상의 정수이다.

선택적으로, 일부 실시예에 있어서, 상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가지며, 상기 확정 모듈(620)은 구체적으로,

상기 각 슬롯의 슬롯 구성 인덱스 및 상기 제 3 대응 관계에 따라 상기 각 슬롯 내의 슬롯 구성을 확정하도록 구성된다.

각 전송 주기에서 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성에 따라 PDCCH를 검출하도록 구성된다.

선택적으로, 일부 실시예에 있어서, 상기 통신 모듈(610)은 또한

상기 네트워크 디바이스가 송신한 구성 정보를 수신하도록 구성되고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 구성한다.

또한, 본 발명의 실시예에 따른 단말기 디바이스(600)는 본 발명의 방법의 실시예에 따른 단말기 디바이스에 대응할 수 있고, 단말기 디바이스(600)의 각 유닛의 상기 및 기타 동작 및/또는 기능은 도 4에 나타낸 방법(400)에서 단말기 디바이스에 대응하는 프로세스를 각각 실현하기 위한 것이고, 간결을 위해, 여기서 설명을 생략한다.

도 7은 본 발명의 실시예에서 네트워크 디바이스(700)의 블록도이다. 도 7에 나타낸 바와 같이, 해당 네트워크 디바이스(700)는 생성 모듈(710)과 통신 모듈(720)을 포함한다.

생성 모듈(710)은 슬롯 포맷 지시(SFI)를 생성하도록 구성되고, 상기 SFI는 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 나타낸다.

통신 모듈(720)은 단말기 디바이스에 상기 SFI를 송신하도록 구성된다.

선택적으로, 일부 실시예에 있어서, 상기 통신 모듈(720)은 또한

상기 단말기 디바이스에 구성 정보를 송신하도록 구성되고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 상기 단말기 디바이스에 구성한다.

또한, 본 발명의 실시예에 따른 네트워크 디바이스(700)는 본 발명의 방법의 실시예에서 네트워크 디바이스에 대응할 수 있으며, 네트워크 디바이스(700)의 각 유닛의 상기 및 기타 동작 및/또는 기능은 각각 도 5에 나타낸 방법(500)에서 네트워크 디바이스에 대응하는 프로세스를 실현하기 위한 것이고, 간결을 위해, 여기서 설명을 생략한다.

도 8에 나타낸 바와 같이, 본 발명의 실시예는 단말기 디바이스(800)을 제공하고, 해당 단말기 디바이스(800)는 도 6의 단말기 디바이스(600)일 수 있고, 도 4의 방법(400)에 대응하는 단말기 디바이스의 콘텐츠를 수행하는데 사용될 수 있다. 단말기 디바이스(800)는 입력 인터페이스(810), 출력 인터페이스(820), 프로세서(830) 및 메모리(840)를 포함하고, 입력 인터페이스(810), 출력 인터페이스(820), 프로세서(830) 및 메모리(840)는 버스 시스템에 의해 연결될 수 있다. 메모리(840)는 프로그램, 명령어 또는 코드를 기억하기 위해 사용된다. 프로세서(830)는 메모리(840)의 프로그램, 명령어, 또는 코드를 수행하고, 입력 인터페이스(810)를 제어하여 신호를 수신하고, 출력 인터페이스(820)를 제어하여 신호를 송신하고, 또한 상기 방법의 실시예의 동작을 완성한다.

본 발명의 실시예에서, 프로세서(830)는 중앙 처리 장치(Central Processing Unit, "CPU"라고도 약칭함)일 수 있고, 기타 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 기타 프로그래머블 논리 디바이스, 개별 게이트 또는 트랜지스터 논리 디바이스, 개별 하드웨어 구성 요소 등일 수 있는 것으로 이해되어야한다. 범용 프로세서는 마이크로 프로세서일 수 있고, 프로세서는 임의의 종래의 프로세서 등일 수 있다.

메모리(840)는 읽기 전용 메모리 및 랜덤 액세스 메모리를 포함하고, 명령어 및 데이터를 프로세서(830)에 제공할 수 있다. 메모리(840)의 일부는 비 휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예를 들어, 메모리(840)는 디바이스 유형의 정보를 더 기억할 수 있다.

실현 과정에 있어서, 상기 방법의 각 콘텐츠는 프로세서(830)의 하드웨어의 집적 논리 회로 또는 소프트웨어 형태의 명령어에 의해 실현될 수 있다. 본 발명의 실시예에 관련하여 개시된 방법의 내용은 하드웨어 프로세서의 수행에 의해 직접 수행되거나, 또는 프로세서의 하드웨어 및 소프트웨어 모듈의 조합의 수행에 의해 완성될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리, 플래시 메모리, 읽기 전용 메모리, 프로그래머블 읽기 전용 메모리 또는 전기적 소거 가능한 프로그래머블 메모리, 레지스터 등의 해당 기술 분야에서 숙련된 기억 매체에 위치될 수 있다. 해당 기억 매체는 메모리(840)에 위치하며, 프로세서(830)는 메모리(840)의 정보를 판독하고, 하드웨어와 함께 상술한 방법의 콘텐츠를 실현한다. 중복을 피하기 위해, 여기서, 자세한 설명은 생략한다.

구체적인 일 실시예에서, 도 6에 나타낸 단말기 디바이스(600)의 통신 모듈(610)은 도 8의 입력 인터페이스(810) 및 출력 인터페이스(820)에 의해 실현될 수 있고, 도 6에 나타낸 단말기 디바이스(600)에서의 확정 모듈(620)은 도 8의 프로세서(830)에 의해 실현될 수 있다.

도 9에 나타낸 바와 같이, 본 발명의 실시예는 네트워크 디바이스(900)를 더 제공하고, 해당 네트워크 디바이스(900)는 도 7의 네트워크 디바이스(700)일 수 있고, 도 5의 방법(500)에 대응하는 네트워크 디바이스의 콘텐츠를 수행하는데 사용될 수 있다. 해당 네트워크 디바이스(900)는 입력 인터페이스(910), 출력 인터페이스(920), 프로세서(930) 및 메모리(940)를 구비하고, 입력 인터페이스(910), 출력 인터페이스(920), 프로세서(930) 및 메모리(940)는 버스 시스템에 의해 연결될 수 있다. 메모리(940)는 프로그램, 명령어 또는 코드를 기억하기 위해 사용된다. 프로세서(930)는 메모리(940)의 프로그램, 명령어, 또는 코드를 수행하고, 입력 인터페이스(910)를 제어하여 신호를 수신하고, 출력 인터페이스(920)를 제어하여 신호를 송신하고, 상기 방법의 실시예의 동작을 완성한다.

본 발명의 실시예에서, 프로세서(930)는 중앙 처리 장치(Central Processing Unit, "CPU"라고도 약칭함)일 수 있고, 기타 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 기타 프로그래머블 논리 디바이스, 개별 게이트 또는 트랜지스터 논리 디바이스, 개별 하드웨어 구성 요소 등일 수 있는 것으로 이해되어야한다. 범용 프로세서는 마이크로 프로세서일 수 있고, 프로세서는 임의의 종래의 프로세서 등일 수 있다.

메모리(940)는 읽기 전용 메모리 및 랜덤 액세스 메모리를 포함할 수 있고, 프로세서(930)에 명령어 및 데이터를 제공할 수 있다. 메모리(940)의 일부는 비 휘발성 랜덤 액세스 메모리도 포함할 수 있다. 예를 들어, 메모리(940)는 디바이스 유형의 정보를 더 기억할 수 있다.

실현 과정에 있어서, 방법의 각 콘텐츠는 프로세서(930)의 하드웨어의 집적 논리 회로 또는 소프트웨어 형태의 명령어에 의해 실현될 수 있다. 본 발명의 실시예에 관련하여 개시되는 방법의 내용은 하드웨어 프로세서의 수행에 의해 직접 실현되거나, 또는 프로세서의 하드웨어 및 소프트웨어 모듈의 조합의 수행에 의해 실현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리, 플래시 메모리, 읽기 전용 메모리, 프로그래머블 읽기 전용 메모리 또는 전기적 소거 가능한 프로그래머블 메모리, 레지스터 등의 해당 기술 분야에서 숙련된 기억 매체에 위치될 수 있다. 해당 기억 매체는 메모리(940)에 위치하고 있으며, 프로세서(930)는 메모리(940)의 정보를 판독하고, 해당 하드웨어와 함께 상기 방법의 콘텐츠를 실현한다. 중복을 피하기 위해, 여기서, 자세한 설명은 생략한다.

구체적인 일 실시예에서, 도 7에 나타낸 네트워크 디바이스(700)에서 통신 모듈(720)은 도 9의 입력 인터페이스(910)및 출력 인터페이스(920)에 의해 실현될 수 있고, 도 7에 나타낸 네트워크 디바이스(700)에서 생성 모듈(710)은 도 9의 프로세서(930)에 의해 실현될 수 있다.

또한, 본 명세서에서 용어 "및/또는"은 단순히 관련있는 대상을 설명하는 관련 관계의 일종으로서, 세 가지 관계가 존재할 수 있음을 나타내며, 예를 들어, A 및/또는 B는, A만 존재하는 것, A와 B가 동시에 존재하는 것, B만 존재하는 것의 세 가지 경우가 존재할 수 있는 것을 나타낸다. 본 설명서의 문자 "/"는 전후의 관련 대상은 일종의 '또는'의 관계인 것을 일반적으로 나타낸다.

본 발명의 실시예의 다양한 실시예에 있어서, 상기 각 과정의 순서의 크기는 수행 순서의 전후를 의미하는 것이 아니고, 각 과정의 수행 순서는 기능 및 내부 로직에 의해 확정되어야하며, 본 발명의 실시예의 실시 과정에 대해 제한하지 않는다는 것을 이해하기 바란다.

당업자는 본 명세서에 개시된 실시예와 관련하여 설명되는 다양한 실시예의 유닛 및 알고리즘 단계가 전자 하드웨어, 또는 컴퓨터 소프트웨어와 전자 하드웨어의 조합으로 구현될 수 있음을 인식할 수 있다. 이러한 기능이 하드웨어 또는 소프트웨어로 수행되는지는 기술 방안의 구체적인 응용 및 설계 제약에 의해 결정된다. 당업자는 설명된 기능을 수행하기 위해 특정된 응용 프로그램마다 다른 방법을 사용할 수 있지만, 이러한 실현은 본 발명의 범위를 이탈하는 것으로 간주해서는 안된다.

당업자라면 설명의 편의 및 간결성을 위해 상기에서 설명된 시스템, 장치 및 유닛의 특정 구체적인 동작 과정이 상기 방법의 실시예의 대응하는 프로세스를 참조할 수 있는 것을 이해할 수 있고, 여기서 그 설명을 생략한다.

본 발명에서 제공되는 일부 실시예에 있어서, 개시된 시스템, 장치 및 방법은 다른 방식으로 실현될 수 있음을 이해하여야 한다. 예를 들어, 상기에서 개시된 장치의 실시예는 단지 예시적인 것이며, 예를 들어, 상기 유닛의 구분은 단지 논리 기능 구분이고, 실제 실현에서 다른 구분 방식이 있을 수 있으며, 예를 들어 복수의 유닛 또는 컴퍼넌트를 결합하거나 다른 시스템에 통합될 수 있거나. 또는 일부 특징을 무시하거나 수행하지 않을 수 있다. 도시하거나 또는 설명한 서로 사이의 결합 또는 직접 결합 또는 통신 연결은 인터페이스, 장치 또는 유닛에 의한 간접적인 결합 또는 통신 연결일 수 있고, 전기적 형식, 기계적 형식 또는 다른 형식일 수 있다.

별도의 구성 요소로 설명된 유닛은 물리적으로 분리되거나 분리되지 않을 수 있고, 유닛으로서 나타내는 구성 요소는 물리적 유닛이거나 물리적 유닛이 아닐 수도 있고, 즉 한 곳에 위치할 수 있거나, 또는 복수의 네트워크 유닛에 위치할 수도 있다. 그중의 일부 또는 전부 유닛은 실시예의 기술 방안의 목적을 달성하기 위한 실제 요구에 따라 선택될 수 있다.

또한, 본 발명의 각 실시예에 있어서 각 기능 유닛은 하나의 처리 유닛에 통합될 수 있고, 각 처리 유닛은 물리적으로 단독으로 존재할 수도 있으며, 두 개 이상의 유닛은 하나의 유닛에 통합될 수도 있다.

상기 기능은 소프트웨어 기능 유닛의 형식으로 실현되어 독립형 제품으로 판매하거나 사용하는 경우, 컴퓨터 판독 가능한 기억 매체에 기억될 수 있다. 이러한 이해를 바탕으로, 본 발명의 기술 방안은 본질적으로 종래 기술에 대해 기여하는 부분 또는 해당 기술 방안의 전부 또는 일부를 기억 매체에 기억된 소프트웨어 제품의 형식으로 실현할 수 있다. 컴퓨터 장치(개인용 컴퓨터, 서버 또는 네트워크 디바이스일 수 있다)에 본 발명의 각 실시예에서 설명된 방법의 전부 또는 일부 단계를 수행시키기 위한 복수의 명령어가 포함된 해당 컴퓨터의 소프트웨어 제품은 기억 매체에 기억된다. 상기 메모리는 프로그램 코드를 기억할 수 있는 U 디스크, 이동식 하드 디스크, 읽기 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 디스크 또는 광디스크 등을 포함한다.

이상에서, 본 발명의 구체적인 실시예를 설명하였으나, 본 발명의 기술적 범위는 이에 한정되는 않으며, 본 발명에 개시된 기술의 범위 내에서 당업자가 용이하게 생각할 수 있는 임의의 변경 또는 교체는 모두 본 발명의 보호 범위 내에 있어야 한다. 따라서, 본 발명의 보호 범위는 청구 범위에 의해 정의되어야 한다.

Claims

단말기 디바이스가 네트워크 디바이스에 의해 송신된 슬롯 포맷 지시(SFI)를 수신하는 단계,
상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계, 및
상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 1 항에 있어서,
상기 하나의 시간 유닛은 하나의 슬롯인
것을 특징으로 하는 데이터 전송 방법.
제 2 항에 있어서,
상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 나타내고, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,
상기 단말기 디바이스가 하나의 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 하향 전송을 위한 시간 영역 위치로 확정하는 단계, 및
상기 단말기 디바이스가 하나의 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상향 전송을 위한 시간 영역 위치로 확정하는 단계 중 적어도 하나의 단계를 포함하고,
상기 M은 상기 하향 심볼의 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 상향 심볼의 수량이고, 상기 N은 0 이상의 정수인
것을 특징으로 하는 데이터 전송 방법.
제 3 항에 있어서,
상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계는,
상기 단말기 디바이스가 첫 번째 심볼로부터 시작하는 상기 M 개의 심볼에서 PDCCH를 검출하는 단계를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 2 항에 있어서,
상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,
상기 단말기 디바이스가 상기 슬롯 구성 인덱스 및 제 1 대응 관계에 따라 하나의 슬롯 내의 슬롯 구성을 확정하는 단계를 포함하고, 상기 제 1 대응 관계는 슬롯 구성 인덱스와 슬롯 구성의 대응 관계인
것을 특징으로 하는 데이터 전송 방법.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,
상기 단말기 디바이스가 상기 SFI를 운반하기 위한 하향 제어 메시지(DCI)가 채용하는 스크램블 방식 및 제 2 대응 관계에 따라, 상기 슬롯 구성이 적용되는 슬롯 수량을 확정하는 단계를 포함하고,
상기 제 2 대응 관계는 SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량의 대응 관계인
것을 특징으로 하는 데이터 전송 방법.
제 7 항에 있어서,
상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및 무선 네트워크 임시 식별자(RNTI) 중 적어도 하나를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계는,
상기 단말기 디바이스가 현재 슬롯 또는 현재 슬롯 이후 L 개의 슬롯으로부터 시작하는 K 개의 슬롯 내에서, 상기 슬롯 구성에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계를 포함하고, 상기 K는 상기 슬롯 구성이 적용되는 슬롯 수량이고, 상기 L은 1 이상의 정수이며, 상기 K는 1 이상의 정수인
것을 특징으로 하는 데이터 전송 방법.
제 1 항에 있어서,
상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 10 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 데이터 전송 방법.
제 11 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 포함하고, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,
상기 단말기 디바이스가 상기 각 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 상기 각 슬롯에서 하향 전송을 위한 시간 영역 위치로 확정하는 단계, 및
상기 단말기 디바이스가 상기 각 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상기 각 슬롯에서 상향 전송을 위한 시간 영역 위치로 확정하는 단계 중 적어도 하나의 단계를 포함하고,
상기 M은 상기 각 슬롯에서 하향 심볼의 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 각 슬롯에서 상향 심볼의 수량이고, 상기 N은 0 이상의 정수인
것을 특징으로 하는 데이터 전송 방법.
제 11 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가지며, 상기 단말기 디바이스가 상기 SFI에 따라 하나의 시간 유닛에서 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하는 단계는,
상기 단말기 디바이스가 상기 각 슬롯의 슬롯 구성 인덱스 및 상기 제 3 대응 관계에 따라 상기 각 슬롯 내의 슬롯 구성을 확정하는 단계를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 데이터 전송 방법.
제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 단말기 디바이스가 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하는 단계는,
상기 단말기 디바이스가 각 전송 주기에서 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성에 따라 PDCCH를 검출하는 단계를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 단말기 디바이스가 상기 네트워크 디바이스에 의해 송신된 구성 정보를 수신하는 단계를 더 포함하고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 구성하는
것을 특징으로 하는 데이터 전송 방법.
네트워크 디바이스가 슬롯 포맷 지시(SFI)를 생성하는 단계, 및
상기 네트워크 디바이스가 단말기 디바이스에 상기 SFI를 송신하는 단계를 포함하고,
상기 SFI는 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 나타내는
것을 특징으로 하는 데이터 전송 방법.
제 17 항에 있어서,
상기 하나의 시간 유닛은 하나의 슬롯인
것을 특징으로 하는 데이터 전송 방법.
제 18 항에 있어서,
상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 나타내는
것을 특징으로 하는 데이터 전송 방법.
제 18 항에 있어서,
상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 1 대응 관계를 갖는
것을 특징으로 하는 데이터 전송 방법.
제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량은 제 2 대응 관계를 갖는
것을 특징으로 하는 데이터 전송 방법.
제 22 항에 있어서,
상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및 무선 네트워크 임시 식별자(RNTI) 중 적어도 하나를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 17 항에 있어서,
상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 24 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 데이터 전송 방법.
제25 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 포함하는
것을 특징으로 하는 데이터 전송 방법.
제 25 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 갖는
것을 특징으로 하는 데이터 전송 방법.
제 26 항 또는 제 27 항에 있어서,
상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 데이터 전송 방법.
제 24 항 내지 제 28 항 중 어느 한 항에 있어서,
상기 네트워크 디바이스가 상기 단말기 디바이스에 구성 정보를 송신하는 단계를 포함하고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 상기 단말기 디바이스에 구성하는
것을 특징으로 하는 데이터 전송 방법.
네트워크 디바이스에 의해 송신된 슬롯 포맷 지시(SFI)를 수신하도록 구성되는 통신 모듈과,
상기 SFI에 따라 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 확정하도록 구성되는 확정 모듈을 포함하고,
상기 통신 모듈은 또한 상기 SFI에 따라 물리 하향 제어 채널(PDCCH)을 검출하도록 구성된
것을 특징으로 하는 단말기 디바이스.
제 30 항에 있어서,
상기 하나의 시간 유닛은 하나의 슬롯인
것을 특징으로 하는 단말기 디바이스.
제 31 항에 있어서,
상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 나타내고,
상기 확정 모듈은
하나의 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 하향 전송을 위한 시간 영역 위치로 확정 및
하나의 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상향 전송을 위한 시간 영역 위치로 확정 중 적어도 하나를 수행하도록 구성되고,
상기 M은 상기 하향 심볼의 수량이고, 상기 M은 0 이상 정수이고,
상기 N은 상기 상향 심볼의 수량이고, 상기 N은 0 이상 정수인
것을 특징으로 하는 단말기 디바이스.
제 32 항에 있어서,
상기 통신 모듈은
첫 번째 심볼로부터 시작하는 상기 M 개의 심볼에서 PDCCH를 검출하도록 구성되는
것을 특징으로 하는 단말기 디바이스.
제 31 항에 있어서,
상기 SFI는 슬롯 구성 인덱스를 나타내고,
상기 확정 모듈은
상기 슬롯 구성 인덱스 및 제 1 대응 관계에 따라 하나의 슬롯 내의 슬롯 구성을 확정하도록 구성되고, 상기 제 1 대응 관계는 슬롯 구성 인덱스와 슬롯 구성의 대응 관계인
것을 특징으로 하는 단말기 디바이스.
제 31 항 내지 제 34 항 중 어느 한 항에 있어서,
상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함하는
것을 특징으로 하는 단말기 디바이스.
제 31 항 내지 제 34 항 중 어느 한 항에 있어서,
상기 확정 모듈은
상기 SFI를 운반하기 위한 하향 제어 메시지(DCI)가 채용하는 스크램블 방식 및 제 2 대응 관계에 따라, 상기 슬롯 구성이 적용되는 슬롯 수량을 확정하도록 구성되고,
상기 제 2 대응 관계는 SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량의 대응 관계인
것을 특징으로 하는 단말기 디바이스.
제 36 항에 있어서,
상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및 무선 네트워크 임시 식별자(RNTI) 중 적어도 하나를 포함하는
것을 특징으로 하는 단말기 디바이스.
제 35 항 내지 제 37 항 중 어느 한 항에 있어서,
상기 통신 모듈은
현재 슬롯 또는 현재 슬롯 이후 L 개의 슬롯으로부터 시작하는 K 개의 슬롯 내에서, 상기 슬롯 구성에 따라 물리 하향 제어 채널(PDCCH)을 검출하도록 구성되고, 상기 K는 상기 슬롯 구성이 적용되는 슬롯 수량이고, 상기 L은 1 이상의 정수이며, 상기 K는 1 이상의 정수인
것을 특징으로 하는 단말기 디바이스.
제 30 항에 있어서,
상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함하는
것을 특징으로 하는 단말기 디바이스.
제 39 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 단말기 디바이스.
제 40 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 포함하고,
상기 확정 모듈은
상기 각 슬롯 내의 첫 번째 심볼로부터 시작하는 M 개의 심볼을 상기 각 슬롯에서 하향 전송을 위한 시간 영역 위치로 확정 및
상기 각 슬롯 내의 마지막 심볼로부터 시작하는 이전의 N 개의 심볼을 상기 각 슬롯에서 상향 전송을 위한 시간 영역 위치로 확정 중 적어도 하나를 수행하도록 구성되고,
상기 M은 상기 각 슬롯에서 하향 심볼의 수량이고, 상기 M은 0 이상의 정수이고, 상기 N은 상기 각 슬롯에서 상향 심볼의 수량이고, 상기 N은 0 이상의 정수인
것을 특징으로 하는 단말기 디바이스.
제 40 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 가지며,
상기 확정 모듈은
상기 각 슬롯의 슬롯 구성 인덱스 및 상기 제 3 대응 관계에 따라 상기 각 슬롯 내의 슬롯 구성을 확정하도록 구성되는
것을 특징으로 하는 단말기 디바이스.
제 40 항 내지 제 42 항 중 어느 한 항에 있어서,
상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 단말기 디바이스.
제 40 항 내지 제 43 항 중 어느 한 항에 있어서,
상기 통신 모듈은
각 전송 주기에서 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성에 따라 PDCCH를 검출하도록 구성되는
것을 특징으로 하는 단말기 디바이스.
제 40 항 내지 제 44 항 중 어느 한 항에 있어서,
상기 통신 모듈은 또한
상기 네트워크 디바이스가 송신한 구성 정보를 수신하도록 구성되고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 구성하는
것을 특징으로 하는 단말기 디바이스.
슬롯 포맷 지시(SFI)를 생성하도록 구성되는 생성 모듈과,
단말기 디바이스에 상기 SFI를 송신하도록 구성되는 통신 모듈을 구비하고,
상기 SFI는 하나의 시간 유닛 내의 슬롯 구성 및 상기 슬롯 구성이 적용되는 시간 길이 중 적어도 하나를 나타내는
것을 특징으로 하는 네트워크 디바이스.
제 46 항에 있어서,
상기 하나의 시간 유닛은 하나의 슬롯인
것을 특징으로 하는 네트워크 디바이스.
제 47 항에 있어서,
상기 SFI는 하나의 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 나타내는
것을 특징으로 하는 네트워크 디바이스.
제 47 항에 있어서,
상기 SFI는 슬롯 구성 인덱스를 나타내고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 1 대응 관계를 갖는
것을 특징으로 하는 네트워크 디바이스.
제 47 항 내지 제 49 항 중 어느 한 항에 있어서,
상기 SFI는 상기 슬롯 구성이 적용되는 슬롯 수량의 정보를 포함하는
것을 특징으로 하는 네트워크 디바이스.
제 47 항 내지 제 49 항 중 어느 한 항에 있어서,
SFI를 운반하기 위한 DCI가 채용하는 스크램블 방식과 슬롯 구성이 적용되는 슬롯 수량은 제 2 대응 관계를 갖는
것을 특징으로 하는 네트워크 디바이스.
제 51 항에 있어서,
상기 DCI가 채용하는 스크램블 방식은 상기 DCI의 스크램블에 채용되는 마스크 및 무선 네트워크 임시 식별자(RNTI) 중 적어도 하나를 포함하는
것을 특징으로 하는 네트워크 디바이스.
제 46 항에 있어서,
상기 하나의 시간 유닛은 SFI를 운반하는 DCI를 전송하기 위한 전송 주기이고, 상기 전송 주기는 복수의 슬롯을 포함하는
것을 특징으로 하는 네트워크 디바이스.
제 53 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 네트워크 디바이스.
제 54 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯 내에 포함된 하향 심볼의 수량 정보 및 상향 심볼의 수량 정보 중 적어도 하나를 포함하는
것을 특징으로 하는 네트워크 디바이스.
제 54 항에 있어서,
상기 SFI는 하나의 전송 주기 내의 각 슬롯의 슬롯 구성 인덱스를 포함하고, 상기 슬롯 구성 인덱스와 슬롯 구성은 제 3 대응 관계를 갖는
것을 특징으로 하는 네트워크 디바이스.
제 55 항 또는 제 56 항에 있어서,
상기 SFI는 비트 맵 방식을 채용하여 하나의 전송 주기 내의 상기 각 슬롯에 대응하는 슬롯 구성을 나타내는
것을 특징으로 하는 네트워크 디바이스.
제 53 항 내지 제 57 항 중 어느 한 항에 있어서,
상기 통신 모듈은 또한
상기 단말기 디바이스에 구성 정보를 송신하도록 구성되고, 상기 구성 정보는 상기 SFI를 운반하는 DCI의 상기 전송 주기를 상기 단말기 디바이스에 구성하는
것을 특징으로 하는 네트워크 디바이스.