KR20200061468A - A resistor switching device for low power and high reliability multi-bit operation - Google Patents
A resistor switching device for low power and high reliability multi-bit operation Download PDFInfo
- Publication number
- KR20200061468A KR20200061468A KR1020180146546A KR20180146546A KR20200061468A KR 20200061468 A KR20200061468 A KR 20200061468A KR 1020180146546 A KR1020180146546 A KR 1020180146546A KR 20180146546 A KR20180146546 A KR 20180146546A KR 20200061468 A KR20200061468 A KR 20200061468A
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- switching device
- film
- bit operation
- lower electrode
- Prior art date
Links
- 230000008859 change Effects 0.000 claims description 39
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 37
- 239000010931 gold Substances 0.000 claims description 33
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000009826 distribution Methods 0.000 claims description 15
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 12
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- -1 silicon oxide nitride Chemical class 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 5
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910017105 AlOxNy Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- FFQALBCXGPYQGT-UHFFFAOYSA-N 2,4-difluoro-5-(trifluoromethyl)aniline Chemical compound NC1=CC(C(F)(F)F)=C(F)C=C1F FFQALBCXGPYQGT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 61
- 230000015654 memory Effects 0.000 description 27
- 238000005259 measurement Methods 0.000 description 22
- 230000002159 abnormal effect Effects 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 238000005265 energy consumption Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000003921 oil Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000670 limiting effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100026559 Filamin-B Human genes 0.000 description 1
- 101000913551 Homo sapiens Filamin-B Proteins 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H01L45/1253—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H01L45/145—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 저항 스위칭 장치에 관한 것으로서, 특히 고속의 멀티 비트 동작에 유리한 큰 증분 전압 스텝 조건 하에서 셋 동작에서 자가 전류 제한 전류 특성 및 점진적 저항 상태 변화가 가능 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치에 관한 것이다.
The present invention relates to a resistance switching device, in particular, a self-current limiting current characteristic and a gradual resistance state change in a set operation under a large incremental voltage step condition, which is advantageous for high-speed multi-bit operation. A resistor capable of low-power and high-reliability multi-bit operation. It relates to a switching device.
일반적으로, 저항 메모리 셀(resistive memory cell)은 외부에서 가해진 전압에 의해서 가역적으로 서로 다른 두 저항 상태 사이를 스위칭할 수 있는 저항 메모리 요소를 포함하는 불 휘발성 메모리 셀이다.Generally, a resistive memory cell is a nonvolatile memory cell that includes a resistive memory element capable of reversibly switching between two different resistance states by an externally applied voltage.
저항 메모리 요소로서 거대 자기 저항 물질(Colossal Magneto-Resistive Material: CMR)이 널리 사용되고 있다.As a resistive memory element, a colossal magneto-resistive material (CMR) is widely used.
종래의 저항 메모리 셀은 거대 자기 저항 물질층과 상기 거대 자기 저항 물질층의 아래면 및 윗면에 접촉하는 하부 전극 및 상부 전극으로 구성된다. The conventional resistive memory cell is composed of a layer of a large magnetoresistive material and a lower electrode and an upper electrode contacting the bottom and top surfaces of the layer of the large magnetoresistance material.
하부 전극 및 상부 전극은 동일한 구조로 이루어지며 각각 산화 방지막 및 내열성 금속으로 이루어진다. The lower electrode and the upper electrode are made of the same structure, and are each made of an antioxidant film and a heat-resistant metal.
저항 메모리 셀은 그것을 구성하는 여러 층의 박막들을 형성한 후 사진 리소그라피 공정을 이용한 패터닝에 의해 형성된다.The resistive memory cell is formed by forming several layers of thin films constituting it and then patterning using a photolithography process.
저항 메모리 셀이 갖춰야 할 특성으로서 특히 중요한 것은 가역적으로 스위칭되는 두 상태의 명확한 구별, 즉 스위칭 동작 특성이다. Of particular importance as a characteristic of a resistive memory cell is a clear distinction between two states that are reversibly switched, that is, a switching operation characteristic.
저항 메모리 셀은 참조 값에 의해서 명확하게 구분되는 두 저항 상태를 가져야 신뢰성 있는 메모리 기능을 제공할 수 있다. Resistive memory cells must have two resistance states that are clearly separated by reference values to provide a reliable memory function.
두 저항 상태의 구별이 모호해지면 메모리 셀로서 기능을 할 수 없다. If the distinction between the two resistance states becomes ambiguous, it cannot function as a memory cell.
또한, 반복적인 메모리 동작이 수행되더라도 우수한 스위칭 동작 특성 즉, 일정한 값의 낮은 저 저항 상태 및 일정한 값의 높은 고 저항 상태가 유지되어야 할 것이며, 이는 메모리 셀의 내구성과 관련된다.In addition, even if repetitive memory operation is performed, excellent switching operation characteristics, that is, a low low resistance state of a constant value and a high high resistance state of a constant value must be maintained, which is related to the durability of the memory cell.
현재 상용화된 NAND 플래시 메모리와 같은 비 휘발성 메모리는 어려운 제조 공정 및 수직 NAND 플래시(V-NAND)에서 인접한 셀들 사이의 신호 간섭 때문에 물리적인 크기 감소와 관련된 제한에 직면하였다. Non-volatile memories, such as currently commercialized NAND flash memories, face limitations associated with physical size reduction due to difficult manufacturing processes and signal interference between adjacent cells in vertical NAND flash (V-NAND).
수직 NAND 플래시가 고 밀도 메모리 디바이스를 위한 영구적인 혁신으로 간주되었다고 하더라도, 그것의 도전적인 제조 공정은 차세대 비 휘발성 메모리를 위한 수요를 중요하게 한다. Although vertical NAND flash was considered a permanent innovation for high-density memory devices, its challenging manufacturing process makes demand for next-generation non-volatile memory important.
게다가, 수직 NAND 플래시의 멀티 비트 동작도 지속적인 기억 용량 증가의 문제를 극복하는 일시적인 솔루션으로 간주된다. In addition, the multi-bit operation of vertical NAND flash is also regarded as a temporary solution to overcome the problem of continuous storage capacity increase.
이러한 관점에서, 다양한 금속 산화물 박막의 저항성 스위치(resistive switch, RS)는 높은 스위칭 속도, 좋은 내구성, 저 에너지 동작 및 간단한 장치 구조 때문에 차세대 비 휘발성 메모리의 강력한 후보로 간주되어 왔다. In this regard, resistive switches (RS) of various metal oxide thin films have been regarded as strong candidates for next-generation non-volatile memory due to their high switching speed, good durability, low energy operation and simple device structure.
Moreover, it has been 또한, 수직 NAND 플래시와 경쟁하기 위해 필수적인 특성인 저항성 스위치의 멀티 비트 연산이 자가 전류 제한(self-compliance) 전류 레벨 또는 인가되는 바이어스 전압을 조정하여 쉽게 달성될 수 있다는 것이 보고되었다. Moreover, it has been also reported that multi-bit operation of a resistive switch, an essential characteristic to compete with a vertical NAND flash, can be easily achieved by adjusting the self-compliance current level or applied bias voltage. .
그러나, 저항성 스위치의 심각한 확률론적인(stochastic) 특성 때문에, 멀티 비트 연산의 높은 신뢰성은 상기 보고된 방식으로는 단순히 달성될 수 없는 한계가 있었다. However, due to the severe stochastic nature of the resistive switch, the high reliability of multi-bit operations has been limited by simply not being achievable in the manner described above.
이러한 한계를 극복하기 위해, 저항 스위칭 장치에는 자가 전류 제한 전류 특성 및 점진적 저항 상태 변화라는 두 가지 필수 조건이 있어야 한다. To overcome this limitation, the resistance switching device must have two essential conditions: self-current limiting current characteristic and gradual resistance state change.
여기에서, 자가 전류 제한 전류 특성이라 함은 셋 동작시 전압 펄스를 인가할 때 별도의 외부 전류 제한이 없어도 과도 전류가 발생하지 않아 반대 극성의 전압 영역에서 리셋 동작이 가능할 수 있고, 그 결과 다수의 리셋-셋 사이클(Reset-Set Cycle)을 반복해도 안정적으로 데이터를 저장할 수 있는 특성을 의미한다.Here, the self-current-limiting current characteristic may cause a reset operation in a voltage region of opposite polarity because no excessive current does not occur when a voltage pulse is applied during set operation, without a separate external current limitation. Refers to the characteristic that data can be stored stably even when a reset-set cycle is repeated.
즉, 저항 스위칭 장치에 전기 펄스를 인가할 경우, 자가 전류 제한 특성이 필요하고, 이는 저항 스위칭 층의 영구적인 절연적 하드-브레이크다운(hard-breakdown)을 방지할 수 있다. That is, when an electric pulse is applied to the resistance switching device, a self-current limiting property is required, which can prevent permanent insulating hard-breakdown of the resistance switching layer.
여기에서, 하드-브레이크다운이란 장치에 전압을 가한 경우, 어느 한계를 넘었을 때 급격한 변화를 일으키는 현상을 의미한다.Here, hard-breakdown refers to a phenomenon in which a sudden change occurs when a certain voltage is exceeded when a voltage is applied to the device.
또한, 프로그래밍 전압 마진을 제공하여 특정 저항 상태를 달성하기 위하여 점진적인 저항 상태 변화가 필요하다. In addition, a gradual resistance state change is needed to provide a programming voltage margin to achieve a specific resistance state.
이것은 외부 바이어스로 저항 상태가 가파르고 갑작스럽게 변하면, 인가된 전압의 작은 변화가 저항 상태의 큰 변화를 야기하기 때문에 중간 저항 상태는 성공적으로 달성될 수 없다는 것을 의미한다.This means that if the resistance state changes steeply and abruptly with external bias, the intermediate resistance state cannot be successfully achieved because a small change in the applied voltage causes a large change in the resistance state.
“정상적인" 경우, 저항 스위칭 장치의 전류는 멀티 비트 동작에서 하나의 디지털 상태에 대해 허용된 전류 범위인 특정 목표 전류 범위에 도달할 때까지 점진적으로 변화한 후, 반대 방향의 전기 펄스가 인가되어 저항 스위칭 장치를 원래의 저항 상태로 되돌아 가게 한다. In the “normal” case, the current of the resistance switching device gradually changes until reaching a specific target current range, which is the current range allowed for one digital state in multi-bit operation, and then the electric pulse in the opposite direction is applied to resist Return the switching device to its original resistance state.
반면, “비정상적인" 경우, 저항 스위칭 장치의 전류의 점진적인 변화가 목표 전류 범위를 초과한다. On the other hand, in the case of "abnormal", the gradual change in the current of the resistance switching device exceeds the target current range.
이 경우, 증분 단계 펄스 프로그래밍(ISPP)/오류 검사 및 교정(ECC) 동작을 재 시작하기 위하여 저항 스위칭 장치는 다시 원래의 저항 상태로 되돌려야 한다. In this case, in order to restart the incremental step pulse programming (ISPP)/error checking and correction (ECC) operation, the resistive switching device must return to the original resistance state again.
이러한 “비정상적인" 경우 증분 단계 펄스 프로그래밍(ISPP)/오류 검사 및 교정(ECC) 과정 횟수(number of ISPP/ECC sequence, NIES)의 증가를 초래하는데, 이는 저항 스위칭 장치의 동작 속도 및 에너지 소비를 저하시킬 수 있다.This “abnormal” case leads to an increase in the number of ISPP/ECC sequences (NIES) of incremental step pulse programming (ISPP)/error checking and correction (ECC), which degrades the operating speed and energy consumption of a resistive switching device. I can do it.
따라서, 고 신뢰도 및 에너지 효율적인 멀티 비트 저항 스위치 동작을 위해서는 이와 같은 비정상적인 경우의 발생 빈도를 최소화해야 할 필요가 있다.
Therefore, it is necessary to minimize the occurrence frequency of such an abnormal case in order to operate a high reliability and energy efficient multi-bit resistor switch.
도 1은 종래의 저항 스위칭 장치의 사시도 및 전기 측정 회로도로서, 하부 전극(10), 가변 저항막(20), 상부 전극(30), 전원(V), 스위치(SW) 및 외부 저항(R)을 포함한다.1 is a perspective view and an electrical measurement circuit diagram of a conventional resistance switching device, a
도 2는 도 1에 도시된 종래의 저항 스위칭 장치에서 무 저항(청색) 및 유 저항(적색)의 경우 전류 - 전압(I-V) 곡선에 대한 그래프이다.FIG. 2 is a graph of a current-voltage (I-V) curve in the case of non-resistance (blue) and resistivity (red) in the conventional resistance switching device illustrated in FIG. 1.
도 3은 도 1에 도시된 종래의 저항 스위칭 장치에서 셋(SET) 동작에 대한 전류 변화 동작 대비 무 저항 및 유 저항의 경우 인가된 증분 단계 펄스에 대한 그래프이다.FIG. 3 is a graph of incremental step pulses applied in the case of non-resistance and non-resistance compared to the current change operation for the SET operation in the conventional resistance switching device illustrated in FIG. 1.
도 4는 도 1에 도시된 종래의 저항 스위칭 장치에서 리셋(RESET) 동작에 대한 전류 변화 동작 대비 무 저항 및 유 저항의 경우 인가된 증분 단계 펄스에 대한 그래프이다.FIG. 4 is a graph of incremental step pulses applied in the case of non-resistance and non-resistance compared to a current change operation for a reset operation in the conventional resistance switching device illustrated in FIG. 1.
도 1에서 보는 바와 같이, 상부 전극(30)에는 모든 측정 동안 전원(V)의 바이어스가 인가되는 반면, 하부 전극(10)은 전기적으로 접지된다. As shown in FIG. 1, the bias of the power supply V is applied to the
도 1에 도시된 전기 측정 회로도에서 저항 스위칭 동작 동안 동작 전류를 제어하기 위하여 100 의 외부 저항(R)이 전기 측정 회로에 직렬로 연결된다. In the electrical measurement circuit diagram shown in FIG. 1, an external resistor R of 100 is connected in series to the electrical measurement circuit to control the operating current during the resistance switching operation.
또한, 비교 연구를 수행하기 위해서, 외부 저항(R)의 연결 여부에 따라 전기 회로의 두 가지 구성(무 저항 및 유 저항)이 사용되었다. In addition, in order to perform a comparative study, two configurations of the electrical circuit (non-resistance and non-resistance) were used depending on whether an external resistor R was connected.
실험 결과, 전기 측정 회로의 기생 저항이 2 미만인 것으로 확인되었고, 이는 장치의 저항 스위칭 범위에 비해 무시할 만하다. As a result of the experiment, it was found that the parasitic resistance of the electrical measurement circuit was less than 2, which is negligible compared to the resistance switching range of the device.
도 2에서, 음의 바이어스 영역에서는 고 저항 상태(HRS)로부터 저 저항 상태(LRS)로의 저항 전이인 셋(SET) 동작이 생기는 반면, 양의 바이어스 영역에서는 저 저항 상태(LRS) 로부터 고 저항 상태(HRS)로의 저항 전이인 리셋(RESET) 동작이 관찰된다.In FIG. 2, a set operation, which is a resistance transition from a high resistance state (HRS) to a low resistance state (LRS), occurs in the negative bias region, while a high resistance state from a low resistance state (LRS) occurs in the positive bias region. A reset operation, which is a resistance transition to (HRS), is observed.
전원(V)의 바이어스에 "외부 저항(R)이 연결된"(이하, '유 저항'이라 칭함) 경우의 동작 전류는 셋(SET) 및 리셋(RESET) 동작을 위해 전원(V)의 바이어스에 "외부 저항(R)이 연결되지 않은"(이하, '무 저항'이라 칭함) 경우보다 낮은 전류와 높은 전압을 나타낸다.The operating current when “external resistor R is connected” to the bias of the power supply V (hereinafter referred to as “resistance”) is applied to the bias of the power supply V for SET and RESET operation. It represents a lower current and a higher voltage than the case in which "the external resistor R is not connected" (hereinafter referred to as "no resistance").
특히, 외부 전류 제한(current compliance, CC)은 셋(SET) 동안에 인가되지 않고 전압 제어 셋(SET)만 수행되는데, 이는 주어진 저항 스위칭 장치의 자가 전류 제한 특성에 기인한다. In particular, the external current limit (CC) is not applied during the set SET, but only the voltage control set SET is performed, due to the self-current limiting characteristic of the given resistance switching device.
또한, 고 저항 상태(HRS) 전류는 유 저항 및 무 저항의 경우 거의 동일했지만, 저 저항 상태(LRS) 전류는 분명한 차이를 보여 준다.In addition, the high resistance state (HRS) current was almost the same for the resistive and non-resistance, but the low resistance state (LRS) current shows a clear difference.
고 저항 상태(HRS)의 저항(0.1 V에서 약 10000 Ω)은 외부 저항(R)의 저항(100 Ω)보다 훨씬 높기 때문에 유 저항의 경우 전체 저항은 저항 스위칭 장치 고 저항 상태(HRS)에 의해 좌우된다.Since the resistance of the high resistance state (HRS) (about 10000 Ω at 0.1 V) is much higher than that of the external resistance (R) (100 Ω), for resistive resistance, the total resistance is due to the resistance switching device high resistance state (HRS). Depends.
도 3 및 도 4는 각각 셋(SET) 및 리셋(RESET) 전기 펄스 유도 저항 변화를 나타낸다. 3 and 4 show a change of a set (SET) and reset (RESET) electric pulse induction resistance, respectively.
증분 전압 스텝의 인가 및 검증(0.1 V에서 읽기)의 순서를 반복하여 저항 스위칭 장치의 저항 상태의 변화가 셋(SET) 동작 및 리셋(RESET) 동작 모두에서 관찰된다.By repeating the steps of applying and verifying the incremental voltage step (reading at 0.1 V), a change in the resistance state of the resistance switching device is observed in both the SET operation and the RESET operation.
셋(SET) 과정에서, 음의 바이어스의 지속적인 감소는 유 저항 및 무 저항의 경우 모두에서 전류 레벨의 점진적인 증가를 초래한다.In the SET process, a continuous decrease in negative bias results in a gradual increase in current level in both resistive and non-resistive cases.
그러나, 유 저항의 경우, 외부 저항(R)에 의해 -2.5 V의 전기 펄스가 인가될 때 최대 전류는 무 저항보다 작다.However, in the case of the oil resistance, the maximum current is less than the resistance when the electric pulse of -2.5 V is applied by the external resistor R.
도 3의 I-V 곡선의 기울기로부터, 전류 변화의 점진성(흑색 점선)은 각각 무 저항 및 유 저항의 경우 240 uA/V 및 120 uA/V 로 계산되었다.From the slope of the I-V curve of Fig. 3, the graduality (black dotted line) of the current change was calculated as 240 uA/V and 120 uA/V for non-resistance and resistivity, respectively.
도 3에서 보는 바와 같이, 셋(SET) 과정은 인가된 바이어스에서 서서히 전류를 변화시켰지만, 도 4에서 보는 바와 같이, 리셋(RESET) 과정은 무 저항 및 유 저항의 두 경우 모두에서 급격한 전류 변화 거동을 보여 준다.As shown in FIG. 3, the SET process gradually changed the current at the applied bias, but as shown in FIG. 4, the reset process has a rapid current change behavior in both cases of non-resistance and resistivity. Shows
저항 스위칭 장치의 이러한 특성으로 인해 도 3의 셋(SET) 과정이 멀티 비트 동작을 위해 이용되는 이유이고, 리셋(RESET) 과정에서 급격한 전류 변화가 있는 중간 저항 상태를 얻기 위한 전압 마진이 거의 없다는 것을 의미하기 때문에, 리셋(RESET) 과정은 멀티 비트 동작에 부적절한 한계가 있다.
Due to this characteristic of the resistance switching device, the SET process of FIG. 3 is used for multi-bit operation, and there is little voltage margin to obtain an intermediate resistance state with a rapid current change in the reset process. Because of the meaning, the reset process has an inadequate limit for multi-bit operation.
도 5는 도 1에 도시된 종래의 저항 스위칭 장치에서 무 저항의 경우 2 비트(3 개의 저 저항 상태(LRS) 및 1 개의 고 저항 상태(HRS)) 측정 결과 및 증분 전압 스텝 변화의 함수로 대응하는 전류 분포를 나타낸다.FIG. 5 corresponds to a function of incremental voltage step change and measurement results of 2 bits (3 low resistance state (LRS) and 1 high resistance state (HRS)) in the case of no resistance in the conventional resistance switching device shown in FIG. 1. Indicates the current distribution.
도 6은 도 1에 도시된 종래의 저항 스위칭 장치에서 유 저항의 경우 2 비트 (3 개의 저 저항 상태(LRS) 및 1 개의 고 저항 상태(HRS)) 측정 결과 및 증분 전압 스텝 변화의 함수로 대응하는 전류 분포를 나타낸다.FIG. 6 corresponds to a function of incremental voltage step change and measurement results of 2 bits (3 low resistance state (LRS) and 1 high resistance state (HRS)) in the case of a resistive resistance in the conventional resistance switching device shown in FIG. 1. Indicates the current distribution.
이때, 2 비트 측정 전에 다음과 같은 세 가지 조건이 고려된다.At this time, the following three conditions are considered before 2-bit measurement.
첫째, 무 저항 및 유 저항의 경우를 지속적으로 비교하기 위해 2 비트 동작 사용 가능한 총 전류 범위는 50~200 μA 로 결정된다. First, to continuously compare the resistance and resistivity cases, the total current range available for 2-bit operation is determined to be 50 to 200 μA.
이것은 유 저항의 경우, 도 3에 도시된 사용 가능한 전류 범위와 일치한다.This corresponds to the usable current range shown in FIG. 3 in the case of oil resistance.
둘째, 2 비트 동작의 개별 수준의 목표 전류 범위는 6σ보다 충분한 상태 중복 확률을 달성하도록 결정된다. Second, the target current range of individual levels of 2-bit operation is determined to achieve a sufficient state redundancy probability of more than 6σ.
도 5 및 도 6에서 보는 바와 같이, LRS1(L1), LRS2(L2), LRS3(L3)에 60 ~ 68, 100 ~ 108, 140 ~ 148 μA의 목표 전류 범위(즉, 8 μA의 간격)가 각각 2 비트 동작에 사용된다.5 and 6, LRS1 (L1), LRS2 (L2), LRS3 (L3) has a target current range of 60 to 68, 100 to 108, 140 to 148 μA (ie, an interval of 8 μA) Each is used for 2-bit operation.
개별 디지털 상태 사이의 금지 전류 범위를 32μA로 설정하면, 상태 중복 가능성을 최소화할 수 있다.By setting the forbidden current range between individual digital states to 32 μA, the possibility of state redundancy can be minimized.
셋째, 비정상적 경우의 발생 빈도를 제어하는 증분 전압 스텝의 기대치를 결정한다.Third, the expected value of the incremental voltage step that controls the frequency of occurrence in abnormal cases is determined.
즉, 증분 전압 스텝 중 하나를 개별 목표 전류 범위(8μA 간격)에 상당하는 저항 스위칭 장치의 전류 증가를 유도할 수 있는 값으로 설정한다.That is, one of the incremental voltage steps is set to a value that can induce an increase in current of the resistance switching device corresponding to an individual target current range (8 μA interval).
이 증분 전압 스텝은 비정상적 경우의 발생 빈도가 높아질 것으로 예상된다.This incremental voltage step is expected to increase in the frequency of occurrence of abnormal cases.
다른 증분 전압 스텝은 저항 스위칭 장치의 전류 증가가 목표 전류 범위보다 훨씬 작아지고, 비정상적인 경우의 발생 빈도를 최소화할 수 있는 값으로 설정된다.The other incremental voltage step is set to a value capable of minimizing the frequency of occurrence of abnormal cases in which the current increase of the resistance switching device becomes much smaller than the target current range.
도 5(a) 내지 도 5(c)는 무 저항의 경우, 증분 전압 스텝(각각 10, 20, 30 mV)의 함수로서 2 비트 연산 결과를 보여준다.5(a) to 5(c) show the result of a 2-bit operation as a function of incremental voltage steps (10, 20 and 30 mV, respectively) in the case of no resistance.
무 저항의 경우, 전류 변동의 점진성이 240μA/V인 것을 고려할 때, 저항 스위칭 장치의 10, 20, 30 mV의 증분 전압 스텝에 대하여 각각 2.4, 4.8, 7.2μA의 전류 증가가 예상된다.In the case of non-resistance, considering that the gradualness of the current fluctuation is 240 μA/V, current increases of 2.4, 4.8, and 7.2 μA are expected for 10, 20, and 30 mV incremental voltage steps of the resistance switching device, respectively.
2 비트 동작의 목표 전류 범위가 8μA로 설정되어 있기 때문에, 30 mV의 증분 전압 스텝은 낮은 증분 전압 스텝과 비교되는 비정상적 경우의 발생 빈도를 증가시킬 것이다.Since the target current range for 2-bit operation is set to 8 μA, an incremental voltage step of 30 mV will increase the frequency of occurrence of abnormal cases compared to a low incremental voltage step.
한편, 유 저항의 경우, 도 6(a) 내지 도 6(c)에서 보는 바와 같이, 8μA인 목표 전류 범위가 각 증분 전압 스텝에서의 전류 증가분인 1.2, 2.4 및 3.6μA보다 충분히 크기 때문에, 모든 증분 전압 스텝 조건에 대하여 증분 단계 펄스 프로그래밍(ISPP) / 오류 검사 및 교정(ECC) 동안 비정상적인 경우의 발생이 거의 관찰되지 않는다.On the other hand, in the case of the oil resistance, as shown in FIGS. 6(a) to 6(c), since the target current range of 8 μA is sufficiently larger than the current increments of 1.2, 2.4, and 3.6 μA in each incremental voltage step, all For incremental voltage step conditions, the occurrence of abnormal cases is rarely observed during incremental step pulse programming (ISPP) / error checking and correction (ECC).
목표 전류 범위가 증분 단계 펄스 프로그래밍(ISPP) / 오류 검사 및 교정(ECC) 동안 L1, L2 및 L3에 대해 동일한 값으로 설정되므로, 얻어진 2 비트 연산 결과는 거의 동일한 양상을 보인다.Since the target current range is set to the same values for L1, L2 and L3 during incremental step pulse programming (ISPP) / error checking and correction (ECC), the result of the obtained 2-bit operation shows almost the same pattern.
인접한 상태들 사이의 상태 - 중첩 확률을 평가하기 위하여 획득된 전류 상태 분포가 도 5(d)와 같이 가우시안 분포에 따라 플로팅된다.The state distribution between adjacent states-the current state distribution obtained in order to evaluate the overlap probability is plotted according to the Gaussian distribution as shown in FIG. 5(d).
이때, 상태 - 중첩 확률은 다음의 수학식 1에 의해 추정된다.
At this time, the state-overlap probability is estimated by the following equation (1).
[수학식 1] [Equation 1]
σ = (m1 - m2)/ (σ1 + σ2)
σ = (m1-m2)/ (σ1 + σ2)
여기에서, m1 및 m2는 디지털 상태를 구성하는 제1 및 제2 전류의 평균값이고, σ1 및 σ2는 인접한 제1 및 제2 전류 상태의 표준 편차값이다. Here, m1 and m2 are average values of the first and second currents constituting the digital state, and σ1 and σ2 are standard deviation values of adjacent first and second current states.
증분 전압 스텝 조건에 관계없이 상태 - 중첩 확률은 6σ 이상이었는데, 이는 인접한 전류 레벨 인식에서의 간섭을 피하기 위한 바람직한 특성이다.Regardless of the incremental voltage step condition, the state-overlapping probability was 6σ or more, which is a desirable characteristic to avoid interference in adjacent current level recognition.
무 저항의 경우와 마찬가지로 유 저항의 경우도 조사되었으며, 얻어진 2 비트 연산 결과(00, 01, 10, 11) 및 전류 상태 분포가 도 6(a) 내지 도 6(h)에 도시되어 있다. Like the non-resistance case, the non-resistance case was also investigated, and the obtained 2-bit operation results (00, 01, 10, 11) and the current state distribution are shown in FIGS. 6(a) to 6(h).
무 저항 및 유 저항의 두 경우 모두, 측정 조건, 획득된 결과는 거의 같았으나, 전류 변화의 점진성의 차이에 기인하여, 비정상적인 경우의 발생 빈도 및 그에 상응하는 에너지 소비 프로그래밍에 차이점이 있었다. In both the resistance and oil resistance, the measurement conditions and the obtained results were almost the same, but due to the difference in the graduality of the current change, there were differences in the frequency of occurrence of abnormal cases and the corresponding energy consumption programming.
결과적으로, 유 저항의 경우, 무 저항의 경우와 비교할 때, 비정상적인 경우의 발생 빈도를 최소화하고, 에너지 효율적인 멀티 비트 동작이 가능하다. As a result, in the case of the ohmic resistance, compared with the non-resistance case, the frequency of occurrence of abnormal cases is minimized, and energy efficient multi-bit operation is possible.
이는 유 저항의 경우 전류 변화의 느린 점진성 때문이며, 이는 특정 목표 전류 범위를 달성하기 위한 더 큰 전압 마진을 제공하게 한다.
This is due to the slow graduality of the current change in the case of the resistivity, which provides a larger voltage margin to achieve a specific target current range.
본 발명의 목적은 저항성 스위치의 확률론적인 특성으로 멀티 비트 연산의 신뢰성을 용이하게 달성할 수 없는 한계를 극복하기 위해, 자가 전류 제한 전류 특성 및 점진적 저항 상태 변화가 가능한 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치를 제공하는 것이다.
It is an object of the present invention to overcome the limitation that the reliability of multi-bit operation cannot be easily achieved with the probabilistic characteristics of a resistive switch, low power and high reliability multi-bit operation capable of self-current limiting current characteristics and gradual resistance state change. This is to provide a possible resistance switching device.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치는 하부 전극, 가변 저항막 및 상부 전극의 적층을 포함하는 저항 스위칭 장치에 있어서, 상기 하부 전극과 상기 상부 전극 사이에 절연막을 삽입하여 증분 전압에 대한 저항 변화의 점진성을 제어하는 것을 특징으로 한다.Resistive switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is a resistance switching device comprising a stack of a lower electrode, a variable resistance film and an upper electrode, the lower electrode and the upper electrode It is characterized by inserting an insulating film therebetween to control the progression of the change in resistance to the incremental voltage.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치는 전원의 일측에 연결되어 접지되는 상기 하부 전극; 상기 하부 전극의 상부에 적층되어 상기 저항 스위칭 장치가 셋 될 때에 전기 저항이 상기 저 저항 상태로 되고, 리셋 될 때에 전기 저항이 상기 고 저항 상태로 되는 상기 가변 저항막; 상기 가변 저항막 상부에 적층되어 상기 저항 스위칭 장치에 인가되는 바이어스에 대하여 가변 저항막 사이의 전압 분배를 일으키는 상기 절연막; 및 상기 전원의 타측에 연결되고, 상기 절연막 상부에 복수개의 직육면체 형상으로 적층되어 상기 바이어스를 인가받는 상기 상부 전극; 을 포함하는 것을 특징으로 한다.Resistive switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is connected to one side of the power supply and the lower electrode; A variable resistance film stacked on the lower electrode to set an electrical resistance in the low resistance state when the resistance switching device is set, and an electrical resistance in the high resistance state when reset; The insulating film stacked on the variable resistance film to cause voltage distribution between the variable resistance films with respect to a bias applied to the resistance switching device; And the upper electrode connected to the other side of the power supply and stacked in a shape of a plurality of rectangular parallelepipeds on the insulating film. It characterized in that it comprises a.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치는 상기 저항 스위칭 장치에 일측이 상기 하부 전극에 연결되어 증분 단계 펄스 또는 직류 전압을 생성하는 전원이 구비되어, 전류 및 전압이 측정되는 것을 특징으로 한다.The resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is provided with a power supply for generating an incremental step pulse or direct current voltage by connecting one side of the resistance switching device to the lower electrode. It is characterized in that the current and voltage are measured.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 절연막은 상기 가변 저항막과 상기 상부 전극 사이 또는 상기 가변 저항막과 상기 하부 전극의 계면 사이에 삽입되는 것을 특징으로 한다.The insulating film of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is inserted between the variable resistance film and the upper electrode or between the variable resistance film and the interface of the lower electrode. It is characterized by.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 하부 전극 및 상기 상부 전극은 금속, 금속 산화물 및 금속 질화물 중 어느 하나를 포함하는 것을 특징으로 한다.To achieve the above object, the lower electrode and the upper electrode of the resistance switching device capable of low-power and high-reliability multi-bit operation of the present invention are characterized by including any one of metal, metal oxide, and metal nitride.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 하부 전극 및 상기 상부 전극은 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 산화 이리듐(IrO2), 산화스트론튬지르코네이트(StZrO3) 중 어느 하나를 포함하는 것을 특징으로 한다.The lower electrode and the upper electrode of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object are aluminum (Al), copper (Cu), titanium nitride (TiN), titanium aluminum nitride (TixAlyNz), Iridium (Ir), Platinum (Pt), Silver (Ag), Gold (Au), Polysilicon, Tungsten (W), Titanium (Ti), Tantalum (Ta), Tantalum Nitride (TaN) ), tungsten nitride (WN)), nickel (Ni), cobalt (Co), chromium (Cr), antimony (Sb), iron (Fe), molybdenum (Mo), palladium (Pd). Tin (Sn). It is characterized by including any one of zirconium (Zr), zinc (Zn), iridium oxide (IrO2), and strontium zirconate oxide (StZrO3).
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 가변 저항막은 알루미늄산화막(AlOx), 알루미늄산화질화막(AlOxNy), 실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy) 중 어느 하나를 포함하는 것을 특징으로 한다.The variable resistance film of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is an aluminum oxide film (AlOx), an aluminum oxide nitride film (AlOxNy), a silicon oxide film (SiOx), a silicon nitride film (SiNx) ), Silicon Oxide Nitride (SiOxNy), Hafnium Oxide (HfOx), Zirconium Oxide (ZrOx), Titanium Oxide (TiOx), Lanthanum Oxide (LaOx), Strontium Oxide (SrOx), Aluminum-doped Titanium Oxide (Al-doped TiOx) ), a hafnium silicon oxide film (HfSiOx), and a hafnium silicon oxide film (HfSiOxNy).
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 절연막은 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti) 및 텅스텐(W) 중에 선택되는 하나의 금속의 산화물을 포함하는 것을 특징으로 한다.The insulating film of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is zirconium (Zr), hafnium (Hf), aluminum (Al), nickel (Ni), copper (Cu) , Molybdenum (Mo), tantalum (Ta), titanium (Ti) and tungsten (W) is selected from one metal oxide.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 가변 저항막은 산화하프늄(HfO2)으로 형성되는 것을 특징으로 한다.The variable resistance film of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is characterized in that it is formed of hafnium oxide (HfO 2 ).
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 상기 절연막은 산화 알루미늄(Al2O3)으로 형성되는 것을 특징으로 한다.The insulating film of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is characterized in that it is formed of aluminum oxide (Al 2 O 3 ).
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치는 하부 전극, 가변 저항막 및 상부 전극의 적층을 포함하는 저항 스위칭 장치에 있어서, 상기 하부 전극과 상기 상부 전극 사이에 절연막을 삽입하여 저항 스위칭 장치의 동작 전류를 억제하고 동작 전압을 확대하는 것을 특징으로 한다.Resistive switching device capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is a resistance switching device comprising a stack of a lower electrode, a variable resistance film and an upper electrode, the lower electrode and the upper electrode It is characterized by inserting an insulating film therebetween to suppress the operating current of the resistance switching device and to enlarge the operating voltage.
상기 목적을 달성하기 위한 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭는 전원의 일측에 연결되어 접지되는 하부 전극; 상기 하부 전극의 상부에 적층되어 저항 스위칭 장치가 셋 될 때에 전기 저항이 저 저항 상태로 되고, 리셋 될 때에 전기 저항이 고 저항 상태로 되는 가변 저항막; 상기 가변 저항막의 상부에 적층되어 상기 저항 스위칭 장치에 인가되는 바이어스에 대하여 상기 가변 저항막 사이의 전압 분배를 일으키는 절연막; 및 상기 전원의 타측에 연결되고, 상기 절연막의 상부에 복수개의 직육면체 형상으로 적층되어 상기 바이어스를 인가받는 상부 전극; 을 포함하고, 상기 절연막의 삽입으로 저항 스위칭 장치의 동작 전압 간격을 크게 하여 목표 저항 상태를 가지도록 셋 동작을 제어하는 것을 특징으로 한다.
A resistance switching capable of low power and high reliability multi-bit operation of the present invention for achieving the above object is a lower electrode connected to one side of the power supply and grounded; A variable resistance layer stacked on the lower electrode to set a low resistance state when the resistance switching device is set and a high resistance state when the resistance is reset; An insulating film stacked on the variable resistance film to cause voltage distribution between the variable resistance films with respect to a bias applied to the resistance switching device; And an upper electrode connected to the other side of the power supply and stacked in a shape of a plurality of rectangular parallelepipeds on an upper portion of the insulating film. It is characterized in that the set operation is controlled to have a target resistance state by increasing the operation voltage interval of the resistance switching device by inserting the insulating film.
기타 실시예의 구체적인 사항은 "발명을 실시하기 위한 구체적인 내용" 및 첨부 "도면"에 포함되어 있다.The specific details of the other embodiments are included in the "specific contents for carrying out the invention" and the attached "drawings".
본 발명의 이점 및/또는 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 각종 실시예를 참조하면 명확해질 것이다.Advantages and/or features of the present invention and methods for achieving them will become apparent by referring to various embodiments described in detail below with reference to the accompanying drawings.
그러나, 본 발명은 이하에서 개시되는 각 실시예의 구성만으로 한정되는 것이 아니라 서로 다른 다양한 형태로도 구현될 수도 있으며, 단지 본 명세서에서 개시한 각각의 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구범위의 각 청구항의 범주에 의해 정의될 뿐임을 알아야 한다.
However, the present invention is not limited to the configuration of each embodiment disclosed below, but may also be implemented in various different forms. Each embodiment disclosed in the present specification makes the disclosure of the present invention complete, and It is to be understood that the scope of the present invention is provided to those of ordinary skill in the art to which the invention pertains, and the invention is only defined by the scope of each claim of the claims.
본 발명에 의할 경우, 셋 동작시 전압 펄스를 인가할 때 별도의 외부 전류 제한이 없어도 과도 전류가 발생하지 않으므로 반대 극성의 전압 영역에서 리셋 동작이 가능할 수 있고, 절연적 하드-브레이크다운 없이 다수의 리셋-셋 사이클을 안정적으로 데이터를 저장할 수 있게 된다.According to the present invention, when a voltage pulse is applied during the set operation, a transient operation does not occur even if there is no separate external current limit, so a reset operation may be possible in a voltage region of opposite polarity, and multiple without insulated hard-breakdown The reset-set cycle enables stable data storage.
또한, 셋 동작에서 점진적인 저항 상태 변화가 가능하여 충분한 프로그래밍 전압 마진을 제공함으로써, 저항 상태 중첩 확률을 감소시키고 다양한 멀티 비트 동작을 가능하게 한다.
In addition, a gradual resistance state change in the set operation is possible to provide a sufficient programming voltage margin, thereby reducing the probability of overlapping the resistance state and enabling various multi-bit operations.
도 1은 종래의 저항 스위칭 장치의 사시도 및 전기 측정 회로도이다.
도 2는 도 1에 도시된 종래의 저항 스위칭 장치에서 무 저항 및 유 저항의 경우 전류 - 전압(I-V) 곡선에 대한 그래프이다.
도 3은 도 1에 도시된 종래의 저항 스위칭 장치에서 셋(SET) 동작에 대한 전류 변화 동작 대비 무 저항 및 유 저항의 경우 인가된 증분 단계 펄스에 대한 그래프이다.
도 4는 도 1에 도시된 종래의 저항 스위칭 장치에서 리셋(RESET) 동작에 대한 전류 변화 동작 대비 무 저항 및 유 저항의 경우 인가된 증분 단계 펄스에 대한 그래프이다.
도 5는 도 1에 도시된 종래의 저항 스위칭 장치에서 무 저항의 경우 2 비트 측정 결과 및 증분 전압 스텝 변화의 함수로 대응하는 전류 분포를 나타낸다.
도 6은 도 1에 도시된 종래의 저항 스위칭 장치에서 유 저항의 경우 2 비트 측정 결과 및 증분 전압 스텝 변화의 함수로 대응하는 전류 분포를 나타낸다.
도 7은 본 발명의 저항 스위칭 장치의 사시도 및 전기 측정 회로도이다.
도 8은 도 7에 도시된 본 발명의 저항 스위칭 장치에서 Au / HfO2 / TiN 적층 및 Au / Al2O3 / HfO2 / TiN 적층의 경우 전류 - 전압(I-V) 곡선에 대한 그래프이다.
도 9는 도 7에 도시된 본 발명의 저항 스위칭 장치에서 셋(SET) 동작에 대한 전류 변화 동작 대비 Au / HfO2 / TiN 적층 및 Au / Al2O3 / HfO2 / TiN 적층의 경우 인가된 증분 단계 펄스에 대한 그래프이다.
도 10은 도 7에 도시된 본 발명의 저항 스위칭 장치에서 리셋(RESET) 동작에 대한 전류 변화 동작 대비 Au / HfO2 / TiN 적층 및 Au / Al2O3 / HfO2 / TiN 적층의 경우 인가된 증분 단계 펄스에 대한 그래프이다.
도 11(a) 내지 도 11(d)는 증분 전압 스텝의 함수 및 상태 중복 확률 값으로서, Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치의 2 비트 동작을 나타내는 그래프이다.
도 12(a) 및 12(b)는 각각 유 저항 대비 무 저항 및 HfO2의 경우 대비 Al2O3가 삽입된 경우 비정상적인 경우의 발생 빈도 플롯을 나타내는 그래프이다.
도 13(a) 및 13(b)는 각각 유 저항 및 무 저항의 경우와 HfO2의 경우 및 Al2O3가 삽입된 경우의 에너지 소비 플롯의 상대적인 차이를 나타내는 그래프이다.1 is a perspective view and an electrical measurement circuit diagram of a conventional resistance switching device.
FIG. 2 is a graph of a current-voltage (IV) curve for non-resistance and resistivity in the conventional resistance switching device illustrated in FIG. 1.
FIG. 3 is a graph of incremental step pulses applied in the case of non-resistance and non-resistance compared to a current change operation for a SET operation in the conventional resistance switching device illustrated in FIG. 1.
FIG. 4 is a graph of incremental step pulses applied in the case of non-resistance and non-resistance compared to a current change operation for a reset operation in the conventional resistance switching device illustrated in FIG. 1.
5 shows a result of 2-bit measurement and a corresponding current distribution as a function of incremental voltage step change in the case of no resistance in the conventional resistance switching device illustrated in FIG. 1.
FIG. 6 shows a 2-bit measurement result and a corresponding current distribution as a function of incremental voltage step change in the case of a resistive resistance in the conventional resistance switching device shown in FIG. 1.
7 is a perspective view and an electrical measurement circuit diagram of the resistance switching device of the present invention.
8 is a graph for a current-voltage (IV) curve in the case of Au/HfO 2 /TiN stacking and Au/Al 2 O 3 /HfO 2 /TiN stacking in the resistance switching device of the present invention shown in FIG.
9 is applied in the case of Au / HfO 2 / TiN stacking and Au / Al 2 O 3 / HfO 2 / TiN stacking compared to the current change operation for the SET operation in the resistance switching device of the present invention shown in FIG. Graph for incremental step pulses.
10 is applied in the case of Au / HfO 2 / TiN stacking and Au / Al 2 O 3 / HfO 2 / TiN stacking compared to the current change operation for the reset (RESET) operation in the resistance switching device of the present invention shown in FIG. Graph for incremental step pulses.
11(a) to 11(d) are graphs showing the 2-bit operation of the Au/Al 2 O 3 /HfO 2 /TiN stacked resistance switching device as a function of the incremental voltage step and a state overlap probability value.
12(a) and 12(b) are graphs showing plots of occurrence frequency in the case of abnormality when Al 2 O 3 is inserted compared to non-resistance and HfO 2 in case of oil resistance.
13(a) and 13(b) are graphs showing the relative difference between the energy consumption plots in the case of oil resistance and no resistance, HfO 2 and Al 2 O 3 , respectively.
이하, 첨부한 도면을 참고로 하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명을 상세하게 설명하기 전에, 본 명세서에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 무조건 한정하여 해석되어서는 아니되며, 본 발명의 발명자가 자신의 발명을 가장 최선의 방법으로 설명하기 위해서 각종 용어의 개념을 적절하게 정의하여 사용할 수 있고, 더 나아가 이들 용어나 단어는 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 함을 알아야 한다.Before describing the present invention in detail, the terms or words used in this specification should not be interpreted as being unconditionally limited in a conventional or lexical sense, and the inventor of the present invention may explain his or her invention in the best way. It should be understood that the concept of various terms can be properly defined and used, and furthermore, these terms or words should be interpreted as meanings and concepts consistent with the technical spirit of the present invention.
즉, 본 명세서에서 사용된 용어는 본 발명의 바람직한 실시예를 설명하기 위해서 사용되는 것일 뿐이고, 본 발명의 내용을 구체적으로 한정하려는 의도로 사용된 것이 아니며, 이들 용어는 본 발명의 여러 가지 가능성을 고려하여 정의된 용어임을 알아야 한다.That is, the terms used in this specification are only used to describe preferred embodiments of the present invention, and are not intended to specifically limit the contents of the present invention, and these terms are used to describe various possibilities of the present invention. It should be understood that this is a term defined in consideration.
또한, 본 명세서에 있어서, 단수의 표현은 문맥상 명확하게 다른 의미로 지시하지 않는 이상, 복수의 표현을 포함할 수 있으며, 유사하게 복수로 표현되어 있다고 하더라도 단수의 의미를 포함할 수 있음을 알아야 한다.In addition, in this specification, it is to be understood that a singular expression may include a plurality of expressions, unless the context clearly indicates otherwise, and may include the meaning of the singular even though they are similarly expressed in plural. do.
본 명세서의 전체에 걸쳐서 어떤 구성 요소가 다른 구성 요소를 "포함"한다고 기재하는 경우에는, 특별히 반대되는 의미의 기재가 없는 한 임의의 다른 구성 요소를 제외하는 것이 아니라 임의의 다른 구성 요소를 더 포함할 수도 있다는 것을 의미할 수 있다.When describing a component as "comprising" another component throughout this specification, the component is further excluded from any other component unless specifically stated to the contrary. It could mean you can do it.
더 나아가서, 어떤 구성 요소가 다른 구성 요소의 "내부에 존재하거나, 연결되어 설치된다"고 기재한 경우에는, 이 구성 요소가 다른 구성 요소와 직접적으로 연결되어 있거나 접촉하여 설치되어 있을 수 있고, 일정한 거리를 두고 이격되어 설치되어 있을 수도 있으며, 일정한 거리를 두고 이격되어 설치되어 있는 경우에 대해서는 해당 구성 요소를 다른 구성 요소에 고정 내지 연결시키기 위한 제 3의 구성 요소 또는 수단이 존재할 수 있으며, 이 제 3의 구성 요소 또는 수단에 대한 설명은 생략될 수도 있음을 알아야 한다.Furthermore, when a component is described as being "existing in or connected to another component", the component may be installed directly connected to or in contact with another component, and may be It may be installed spaced apart from a distance, and when installed spaced apart from a certain distance, there may be a third component or means for fixing or connecting the component to other components. It should be understood that the description of the components or means of 3 may be omitted.
반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결"되어 있다거나, 또는 "직접 접속"되어 있다고 기재되는 경우에는, 제 3의 구성 요소 또는 수단이 존재하지 않는 것으로 이해하여야 한다.On the other hand, if a component is described as being “directly connected” or “directly connected” to another component, it should be understood that the third component or means does not exist.
마찬가지로, 각 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 " ~ 사이에"와 "바로 ~ 사이에", 또는 " ~ 에 인접한하는"과 " ~ 에 직접 인접한하는" 등도 마찬가지의 취지를 가지고 있는 것으로 해석되어야 한다.Similarly, other expressions describing the relationship between each component, such as "between" and "immediately between", or "adjacent to" and "directly adjacent to," have the same effect. It should be interpreted as.
또한, 본 명세서에 있어서 "일면", "타면", "일측", "타측", "제 1", "제 2" 등의 용어는, 사용된다면, 하나의 구성 요소에 대해서 이 하나의 구성 요소가 다른 구성 요소로부터 명확하게 구별될 수 있도록 하기 위해서 사용되며, 이와 같은 용어에 의해서 해당 구성 요소의 의미가 제한적으로 사용되는 것은 아님을 알아야 한다.In addition, in this specification, the terms "one side", "other side", "one side", "other side", "first", "second", etc., if used, this one component for one component It is used to clearly distinguish from other components, and it should be noted that the meanings of the components are not limited by these terms.
또한, 본 명세서에서 "상", "하", "좌", "우" 등의 위치와 관련된 용어는, 사용된다면, 해당 구성 요소에 대해서 해당 도면에서의 상대적인 위치를 나타내고 있는 것으로 이해하여야 하며, 이들의 위치에 대해서 절대적인 위치를 특정하지 않는 이상은, 이들 위치 관련 용어가 절대적인 위치를 언급하고 있는 것으로 이해하여서는 아니된다.In addition, in the present specification, terms related to positions such as “upper”, “lower”, “left”, and “right”, if used, should be understood as indicating relative positions in corresponding drawings with respect to corresponding components, Unless an absolute position is specified for their position, these position-related terms should not be understood as referring to an absolute position.
더욱이, 본 발명의 명세서에서는, "…부", "…기", "모듈", "장치" 등의 용어는, 사용된다면, 하나 이상의 기능이나 동작을 처리할 수 있는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어, 또는 하드웨어와 소프트웨어의 결합으로 구현될 수 있음을 알아야 한다.Moreover, in the specification of the present invention, terms such as “…unit”, “…group”, “module”, and “device”, if used, refer to a unit capable of processing one or more functions or operations, which are hardware. Or, it should be understood that it may be implemented in software, or a combination of hardware and software.
또한, 본 명세서에서는 각 도면의 각 구성 요소에 대해서 그 도면 부호를 명기함에 있어서, 동일한 구성 요소에 대해서는 이 구성 요소가 비록 다른 도면에 표시되더라도 동일한 도면 부호를 가지고 있도록, 즉 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지시하고 있다.In addition, in this specification, in designating reference numerals for each component in each drawing, for the same component, the component has the same reference number even though it is displayed in different drawings, that is, the same reference throughout the specification. Reference numerals denote the same components.
본 명세서에 첨부된 도면에서 본 발명을 구성하는 각 구성 요소의 크기, 위치, 결합 관계 등은 본 발명의 사상을 충분히 명확하게 전달할 수 있도록 하기 위해서 또는 설명의 편의를 위해서 일부 과장 또는 축소되거나 생략되어 기술되어 있을 수 있고, 따라서 그 비례나 축척은 엄밀하지 않을 수 있다.In the drawings attached to the present specification, the size, position, and coupling relationship of each component constituting the present invention are partially exaggerated, reduced, or omitted in order to sufficiently convey the spirit of the present invention or for convenience of explanation. It may be described, so its proportions or scale may not be strict.
또한, 이하에서, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 구성, 예를 들어, 종래 기술을 포함하는 공지 기술에 대한 상세한 설명은 생략될 수도 있다.
In addition, in the following, in describing the present invention, a detailed description of a configuration determined to unnecessarily obscure the subject matter of the present invention, for example, a known technology including the conventional technology may be omitted.
DDS, 데이터 분산 시스템DDS, data distribution system
도 7은 본 발명의 저항 스위칭 장치의 사시도 및 전기 측정 회로도로서, 하부 전극(100), 가변 저항막(200), 절연막(300), 상부 전극(400) 및 전원(V)을 포함한다.7 is a perspective view and an electrical measurement circuit diagram of the resistance switching device of the present invention, which includes a
도 8은 도 7에 도시된 본 발명의 저항 스위칭 장치에서 Au / HfO2 / TiN 적층(청색 라인) 및 Au / Al2O3 / HfO2 / TiN 적층(흑색 라인)의 경우 전류 - 전압(I-V) 곡선에 대한 그래프이다.8 is a case of Au / HfO 2 / TiN stacking (blue line) and Au / Al 2 O 3 / HfO 2 / TiN stacking (black line) in the resistance switching device of the present invention shown in FIG. 7-voltage (IV ) It is a graph for the curve.
도 9는 도 7에 도시된 본 발명의 저항 스위칭 장치에서 셋(SET) 동작에 대한 전류 변화 동작 대비 Au / HfO2 / TiN 적층(청색 라인) 및 Au / Al2O3 / HfO2 / TiN 적층(흑색 라인)의 경우 인가된 증분 단계 펄스에 대한 그래프이다.9 is Au / HfO 2 / TiN stacked (blue line) and Au / Al 2 O 3 / HfO 2 / TiN stacked in comparison with the current change operation for the SET operation in the resistance switching device of the present invention shown in FIG. (Black line) is a graph of applied incremental step pulse.
도 10은 도 7에 도시된 본 발명의 저항 스위칭 장치에서 리셋(RESET) 동작에 대한 전류 변화 동작 대비 Au / HfO2 / TiN 적층(청색 라인) 및 Au / Al2O3 / HfO2 / TiN 적층(흑색 라인)의 경우 인가된 증분 단계 펄스에 대한 그래프이다.10 is a stack of Au / HfO 2 / TiN (blue line) and Au / Al 2 O 3 / HfO 2 / TiN stacked compared to a current change operation for a reset operation in the resistance switching device of the present invention shown in FIG. 7. (Black line) is a graph of applied incremental step pulse.
도 7 내지 도 10을 참조하여 본 발명에 따른 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 각 구성요소의 구조 및 기능을 설명하면 다음과 같다. 하부 전극(100)은 전원(V)의 일측에 연결되어 접지된다.The structure and function of each component of the resistance switching device capable of low power and high reliability multi-bit operation according to the present invention will be described with reference to FIGS. 7 to 10 as follows. The
가변 저항막(200)은 하부 전극(100) 상부에 적층되어 저항 스위칭 장치가 셋(SET) 될 때에, 전기 저항이 저 저항 상태(LRS, Low Resistance State)로 되고, 리셋(RESET) 될 때에 전기 저항이 고 저항 상태(HRS, High Resistance State)로 된다. The
절연막(300)은 가변 저항막(200) 상부에 적층되어 저항 스위칭 장치의 상부 전극(400)에 인가되는 바이어스에 대하여 가변 저항막(200) 사이의 전압 분배를 일으키는 저항으로서의 동적 특성 변화를 나타낸다. The insulating
즉, 도 1에 도시된 종래의 저항 스위칭 장치 전기 측정 회로도에서의 스위치(SW) 및 외부 저항(R)의 역할을 본 발명에서는 절연막(300)이 대신하는 것이다.That is, in the present invention, the insulating
상부 전극(400)은 전원(V)의 타측에 연결되고, 절연막(300) 상부에 복수개의 직육면체 형상으로 적층되어, 전원(V)의 바이어스를 인가받는다.The
이때, 전원(V)은 순차적으로 증가하는 프로그램 전압 펄스인 증분 단계 펄스 또는 직류 전압을 생성하여, 원(V)의 바이어스가 상부 전극(400)에 인가된다.At this time, the power supply V generates an incremental step pulse or a DC voltage, which is a program voltage pulse that is sequentially increased, so that the bias of the circle V is applied to the
도 7에 도시된 본 발명의 저항 스위칭 장치는 도 1에 도시된 종래의 저항 스위칭 장치와 비교할 때, 가변 저항막(200)과 상부 전극(400) 사이에 절연막(300)이 삽입되어 동작 전류를 억제함으로써, current and enlarged operation voltage.고속의 멀티 비트 동작에 유리한 큰 증분 전압 스텝 조건 하에서 에너지 소비를 절감한다.The resistance switching device of the present invention shown in FIG. 7 has an insulating
본 실시예에서는 절연막(300)이 가변 저항막(200)과 상부 전극(400) 사이에 삽입되는 것으로 예시하였으나, 가변 저항막(200)과 하부 전극(100) 하부 전극(100)의 계면 사이에 삽입될 수도 있다.In this embodiment, the insulating
하부 전극(100) 및 상부 전극(400)은 다양한 금속, 금속 산화물 또는 금속 질화물들로 형성될 수 있다. The
즉, 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 산화 이리듐(IrO2), 산화스트론튬지르코네이트(StZrO3)들 중 하나로 선택될 수 있다.That is, aluminum (Al), copper (Cu), titanium nitride (TiN), titanium aluminum nitride (TixAlyNz), iridium (Ir), platinum (Pt), silver (Ag), gold (Au), polysilicon (poly silicon) ), tungsten (W), titanium (Ti), tantalum (Ta), tantalum nitride (TaN), tungsten nitride (WN)), nickel (Ni), cobalt (Co), chromium (Cr), antimony (Sb), Iron (Fe), molybdenum (Mo), palladium (Pd). Tin (Sn). Zirconium (Zr), zinc (Zn), iridium oxide (IrO 2 ), strontium oxide zirconate (StZrO 3 ) may be selected from one of them.
본 발명의 일 실시예에서는 하부 전극(100)이 티타늄 질화물(TiN)로 형성되고, 상부 전극(400)이 금(Au)으로 형성된다.In one embodiment of the present invention, the
또한, 가변 저항막(200)은 알루미늄산화막(AlOx), 알루미늄산화질화막(AlOxNy), 실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy)을 포함하는 그룹에서 선택될 수 있다.In addition, the
또한, 절연막(300)은 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti) 및 텅스텐(W) 중에 선택되는 하나의 금속의 산화물을 포함할 수 있다.In addition, the insulating
본 발명의 일 실시예에서는 가변 저항막(200)이 산화하프늄(HfO2)으로 형성되고, 절연막(300)이 산화 알루미늄(Al2O3)으로 형성된다.
In one embodiment of the present invention, the
도 7 내지 도 10을 참조하여 본 발명의 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치의 구체적인 동작을 설명하면 다음과 같다. A detailed operation of the resistance switching device capable of low power and high reliability multi-bit operation of the present invention will be described with reference to FIGS. 7 to 10 as follows.
본 발명의 저항 스위칭 장치에서 절연막(300) 삽입의 영향을 모의 실험하기 위하여, 2 nm 두께의 Al2O3 층이 상부 전극(400)과 HfO2층 사이에 삽입되어, 최종적인 저항 스위칭 장치의 구조는 도 7에 도시한 바와 같이 Au / Al2O3 / HfO2 / TiN 의 적층 구조이다.In order to simulate the effect of inserting the insulating
도 7에 도시된 전기 측정 회로도에서 저항 스위칭 동작 동안 동작 전류를 제어하기 위하여, 전원(V)이 저항 스위칭 장치의 상부 전극(400) 및 하부 전극(100) 사이에 직렬로 연결된다. In order to control the operating current during the resistance switching operation in the electrical measurement circuit diagram shown in FIG. 7, a power supply V is connected in series between the
도 8의 전류 - 전압(I-V) 곡선에서 보는 바와 같이, 도 2 에 도시된 종래의 저항 스위칭 장치에서 유 저항의 경우와 마찬가지로, Al2O3의 삽입은 억제된 동작 전류 및 확대된 동작 전압을 초래한다. As shown in the current-voltage (IV) curve of FIG. 8, as in the case of the resistive resistance in the conventional resistance switching device shown in FIG. 2, the insertion of Al 2 O 3 results in suppressed operating current and enlarged operating voltage. Effect.
그러나, 하나 주목할 점은 Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치의 고 저항 상태(HRS) 전류가 Au / HfO2 / TiN 장치보다 낮은데, 이는 도 2 에 도시된 종래의 저항 스위칭 장치에서 유 저항의 경우에는 관측되지 않았던 현상이다. However, one thing to note is that the high resistance state (HRS) current of the Au / Al 2 O 3 / HfO 2 / TiN stacked resistance switching device is lower than that of the Au / HfO 2 / TiN device, which is the conventional resistance switching shown in FIG. 2. In the case of oil resistance in the device, this was not observed.
이 현상은 Al2O3 층의 삽입으로 인한 전기 특성의 차이로 설명할 수 있다. This phenomenon can be explained by the difference in electrical properties due to the insertion of the Al 2 O 3 layer.
저항 스위칭 장치에 삽입되 Al2O3 박막은 인가되는 바이어스로 저항 값에 있어서 동적 특성 변화를 나타낸다. The Al 2 O 3 thin film inserted into the resistance switching device exhibits a dynamic characteristic change in resistance value with an applied bias.
즉, 저항 스위칭 장치 내 HfO2 층의 저항 상태는 Al2O3 박막과 HfO2 층 사이의 전압 분배에 영향을 미친다. That is, the resistance state of the HfO 2 layer in the resistance switching device affects the voltage distribution between the Al 2 O 3 thin film and the HfO 2 layer.
도 2 에 도시된 종래의 저항 스위칭 장치에서 유 저항과 달리, 도 8에 도시된 본 발명의 저항 스위칭 장치에서 Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치는 Al2O3 의 유무에 따라 상이한 I-V 특성은 Al2O3 의 절연성에 기인한다. Unlike the resistivity in the conventional resistance switching device shown in FIG. 2, in the resistance switching device of the present invention shown in FIG. 8, the Au/Al 2 O 3 / HfO 2 / TiN stacked resistance switching device has or without Al 2 O 3 The different IV properties depend on the insulating properties of Al 2 O 3 .
본 발명의 Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치의 고 저항 상태(HRS) 동작이 종래의 저항 스위칭 장치와 다른 특징은 종래의 유 저항의 경우보다 유리할 수 있다. The high resistance state (HRS) operation of the Au / Al 2 O 3 / HfO 2 / TiN stacked resistance switching device of the present invention may be advantageous compared to the case of the conventional oil resistance.
즉, 상부 전극(Au)과 HfO2 층 사이에 단순히 Al2O3 층을 삽입함으로써, 증분 전압에 대한 저항 변화의 점진성을 제어하여 멀티 비트 동작의 신뢰성을 향상시킨다.
That is, by simply inserting the Al 2 O 3 layer between the upper electrode (Au) and the HfO 2 layer, the progression of resistance change with respect to the incremental voltage is controlled to improve the reliability of multi-bit operation.
도 9에 나타낸 바와 같이, 셋(SET) 동작에서 전류 변화의 점진성은, Al2O3 층의 영향으로 Au / HfO2 / TiN 적층 저항 스위칭 장치와 Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치에서 다른 양상을 보여 준다. As shown in Fig. 9, the incrementality of the current change in the SET operation is influenced by the Al 2 O 3 layer, Au/HfO 2 /TiN stacked resistance switching device and Au/Al 2 O 3 /HfO 2 /TiN Another aspect is shown in a multilayer resistance switching device.
Au / Al2O3 / HfO2 / TiN의 경우, 증가 전압이 10, 20, 30 mV일 때 추정되는 전류는 각각 1.4, 2.8, 4.2 uA이며, 모두 목표 전류 레벨 8 uA보다 낮다.In the case of Au / Al 2 O 3 / HfO 2 / TiN, the estimated currents when the increase voltages are 10, 20, and 30 mV are 1.4, 2.8, and 4.2 uA, respectively, and are all lower than the target current level of 8 uA.
따라서, 도 2에 나타낸 종래의 저항 스위칭 장치에서의 측정 조건과 동일한 조건을 이용함으로써, 증분 단계 펄스 프로그래밍(ISPP) / 오류 검사 및 교정(ECC) 동작 동안 비정상적 경우의 발생 빈도가 감소할 것으로 예상되었다.Therefore, it is expected that by using the same conditions as the measurement conditions in the conventional resistance switching device shown in FIG. 2, the frequency of occurrence of abnormal cases during incremental step pulse programming (ISPP) / error checking and correction (ECC) operation is expected to decrease. .
도 4에 나타낸 종래의 저항 스위칭 장치의 경우와 마찬가지로, 도 10에 나타낸 리셋(RESET) 동작의 전류 변화는 급격한 양상을 보이는데, 이것은 멀티 비트 동작과 양립하지 않는다.As in the case of the conventional resistance switching device shown in FIG. 4, the current change in the reset (RESET) operation shown in FIG. 10 exhibits a steep pattern, which is not compatible with the multi-bit operation.
즉, 도 10에서는 리셋 전압 펄스를 인가함에 따라 가변 저항 메모리 셀의 저항이 증가하고, 각각의 리셋 전압 펄스에 대해 변화된 저항에 대해 읽기 전류를 측정한다. That is, in FIG. 10, as the reset voltage pulse is applied, the resistance of the variable resistance memory cell increases, and the read current is measured for the changed resistance for each reset voltage pulse.
도 10에서 보는 바와 같이, 가변 저항 메모리 셀에 서서히 증가하는 리셋 전압을 인가하면, 가변 저항 메모리 셀은 어느 순간 저 저항 상태가 고 저항 상태로 변하게 되는데, 이때 전류-전압 곡선의 기울기가 상당히 가파름을 알 수 있다. As shown in FIG. 10, when a gradually increasing reset voltage is applied to the variable resistance memory cell, the variable resistance memory cell changes from a low resistance state to a high resistance state at a moment, and the slope of the current-voltage curve is steep. Able to know.
이러한 가파른 전류-전압 커브의 특성으로 인해 목표하는 저항값으로 리셋 되도록 하는 리셋 전압의 레벨을 정밀하게 제어하기가 어려울 수 있기 때문에, 리셋 동작에 의한 멀티-비트 저장이 어려울 수 있다. Due to the nature of this steep current-voltage curve, it may be difficult to precisely control the level of the reset voltage to be reset to the target resistance value, so multi-bit storage by the reset operation may be difficult.
반면, 도 9에서는 셋 전압 펄스를 인가함에 따라 가변 저항 메모리 셀의 저항이 감소하고, 각각의 셋 전압 펄스에 대해 변화된 저항에 대해 읽기 전류를 측정한다. On the other hand, in FIG. 9, as the set voltage pulse is applied, the resistance of the variable resistance memory cell decreases, and the read current is measured for the changed resistance for each set voltage pulse.
도 9에서 보는 바와 같이, 인가 전압을 서서히 증가시키면 어느 순간 고 저항 상태가 저 저항 상태로 변하게 되는데 그 전류-전압 커브의 기울기가 도 10의 리셋 과정과 비교할 때 상당히 완만함을 알 수 있다. As shown in FIG. 9, when the applied voltage is gradually increased, the high resistance state changes to the low resistance state at a moment, and it can be seen that the slope of the current-voltage curve is relatively gentle compared to the reset process of FIG. 10.
이러한 완만한 전류-전압 곡선의 특성으로 인해 셋 동작에 의한 안정적인 멀티-비트 저장이 가능하게 된다. Due to the characteristic of this gentle current-voltage curve, stable multi-bit storage by set operation is possible.
즉, 고 저항 상태가 저 저항 상태로 변경되는 셋 전압 영역이 넓게 분포하여 가변 저항 메모리 셀이 목표 저항 상태가 되도록 하는 셋 전압 생성 및 인가 동작의 제어가 보다 용이해진다.
That is, the set voltage region in which the high resistance state is changed to the low resistance state is widely distributed, thereby making it easier to control the set voltage generation and application operation so that the variable resistance memory cell becomes the target resistance state.
도 11(a) 내지 도 11(d)는 증분 전압 스텝의 함수 및 상태 중복 확률 값으로서, Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치의 2 비트 동작을 나타내는 그래프이다.11(a) to 11(d) are graphs showing the 2-bit operation of the Au/Al 2 O 3 /HfO 2 /TiN stacked resistance switching device as a function of incremental voltage steps and a state overlap probability value.
도 12(a) 및 12(b)는 각각 유 저항 대비 무 저항 및 HfO2의 경우 대비 Al2O3가 삽입된 경우 비정상적인 경우의 발생 빈도 플롯을 나타내는 그래프이다.12(a) and 12(b) are graphs showing plots of occurrence frequency in the case of abnormality when Al 2 O 3 is inserted compared to non-resistance and HfO 2 in case of oil resistance.
도 13(a) 및 13(b)는 각각 유 저항 및 무 저항의 경우와 HfO2의 경우 및 Al2O3가 삽입된 경우의 에너지 소비 플롯의 상대적인 차이를 나타내는 그래프이다.13(a) and 13(b) are graphs showing the relative difference between the energy consumption plots in the case of oil resistance and no resistance, HfO 2 and Al 2 O 3 , respectively.
도 11(a) 내지 도 11(c)는 증분 전압 스텝의 함수로서, Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치의 2 비트 동작을 나타낸다.11(a) to 11(c) show the 2-bit operation of the Au/Al 2 O 3 /HfO 2 /TiN stacked resistance switching device as a function of the incremental voltage step.
결정된 L1, L2, L3의 목표 전류 범위가 도 6(a) 내지 도 6(c)에 도시된 종래의 유 저항 적층 저항 스위칭 장치와 동일하기 때문에 거의 같은 결과를 얻을 수 있다.Almost the same results can be obtained because the determined target current ranges of L1, L2, and L3 are the same as those of the conventional resistive multilayer resistance switching devices shown in FIGS. 6(a) to 6(c).
또한, 주목할 만한 점 중 하나는 고 저항 상태(HRS)의 저항이 종래의 유 저항 적층 저항 스위칭 장치보다 높고, 이는 도 8에 도시된 종래의 유 저항 적층 저항 스위칭 장치의 I-V 특성과 일치한다는 점이다.In addition, one of the notable points is that the resistance of the high resistance state (HRS) is higher than that of the conventional resistive multilayer resistive switching device, which is consistent with the IV characteristic of the conventional resistive multilayer resistive switching device shown in FIG. 8. .
상태 중복 확률 값은 각 상태의 전류 값에서 추출되고, 도 11(d)에 나타낸 바와 같이, 6σ를 초과하는 상태 중복 가능성에 대해 신뢰할 수 있는 특성이 획득된다.The state overlap probability value is extracted from the current value of each state, and as shown in Fig. 11(d), reliable characteristics are obtained for the possibility of state duplication exceeding 6σ.
마지막으로, 멀티 비트 동작의 동작 효율은 저항 스위칭 장치 구조 및 측정 조건의 함수로서 정성적으로 평가된다.Finally, the operational efficiency of multi-bit operation is evaluated qualitatively as a function of resistance switching device structure and measurement conditions.
전술한 바와 같이, 에너지 효율적인 멀티 비트 동작의 가장 중요한 요소는 증분 단계 펄스 프로그래밍(ISPP) / 오류 검사 및 교정(ECC) 동안의 비정상적인 경우의 발생 빈도를 최소화하는 것이다.As mentioned above, the most important element of energy efficient multi-bit operation is to minimize the frequency of occurrence of abnormal cases during incremental step pulse programming (ISPP) / error checking and correction (ECC).
증분 전압 스텝 및 각 저항 스위칭 장치의 전류 변화의 점진성 등의 소정의 측정 조건 하에서, 종래의 무 저항의 경우는 30mV의 증분 전압 스텝에서 비정상적인 경우의 가장 높은 발생 빈도를 나타내는 것으로 예상된다.
Under certain measurement conditions, such as incremental voltage steps and graduality of the current change of each resistance switching device, it is expected that the conventional non-resistance case exhibits the highest frequency of occurrence in the abnormal case at an incremental voltage step of 30 mV.
도 12(a) 및 12(b)는 멀티 비트 상태(L1, L2 및 L3) 및 증분 전압 스텝의 함수로서 비정상적인 경우의 발생 빈도 플롯을 보여준다.12(a) and 12(b) show a plot of the frequency of occurrence of abnormal cases as a function of multi-bit states (L1, L2 and L3) and incremental voltage steps.
각 측정 조건에 따라 2 비트 연산 100 회 프로그래밍에서 비정상적인 경우의 수로부터 비정상적인 경우의 발생 빈도 값이 추출된다.According to each measurement condition, the frequency of occurrence of an abnormal case is extracted from the number of abnormal cases in 100-bit programming of two-bit operations.
종래의 무 저항 경우에서 30mV의 증분 전압 스텝을 제외하고 모든 경우에서, 비정상적인 경우의 발생 빈도는 4 % 미만인 것이 관찰되었다.In all cases except the incremental voltage step of 30 mV in the conventional no-resistance case, it was observed that the occurrence frequency of the abnormal case was less than 4%.
그러나, 디지털 상태 (L1, L2 또는 L3)에 관계없이, 종래의 무 저항의 경우 30mV의 증분 전압 스텝은 비정상적인 경우의 발생 빈도를 35 %까지 나타냈다.However, regardless of the digital state (L1, L2 or L3), the incremental voltage step of 30 mV in the case of the conventional non-resistance showed the occurrence frequency in the abnormal case up to 35%.
그럼에도 불구하고, 증분 전압 스텝이 증가하면 저항 스위칭 장치의 전류 상태는 더 빨리 목표 전류 범위에 도달할 수 있으며, 이는 빠르고 에너지 효율적인 멀티 비트 동작에 유리하다. Nevertheless, as the incremental voltage step increases, the current state of the resistive switching device can reach the target current range faster, which is advantageous for fast and energy efficient multi-bit operation.
그러나, 일반적으로 주어진 저항 스위칭 장치는 멀티 비트 동작을 위한 제한된 전체 사용 가능 전류 범위를 가지며, 멀티 비트 성능을 위하여 요구되는 수의 디지털 상태 레벨이 존재하기 때문에, 목표 전류 범위 및 증분 전압 스텝의 증가는 특정한 범위로 제한된다.However, generally given resistance switching devices have a limited overall usable current range for multi-bit operation, and because there are a number of digital state levels required for multi-bit performance, the increase in target current range and incremental voltage step is It is limited to a specific range.
이러한 관점에서 저항 스위칭 장치에 Al2O3 층의 삽입은, 증가되는 증분 전압 스텝을 빠르고 안정적인 멀티 비트 동작에 적합한 것으로 만들 수 있다.From this point of view, the insertion of the Al 2 O 3 layer in the resistive switching device can make the incremental incremental voltage step suitable for fast and stable multi-bit operation.
측정 조건에 따라 에너지 소비량을 결정하기 위해, 각 측정 기준에 대해 멀티 비트 연산과 관련된 평균 에너지 소비량이 계산된다.In order to determine the energy consumption according to the measurement conditions, for each measurement criterion, the average energy consumption associated with the multi-bit operation is calculated.
상기 계산을 위하여 증분 단계 펄스 프로그래밍(ISPP)/오류 검사 및 교정(ECC) 과정 횟수, 저항 스위칭을 위해 인가된 전기 펄스의 전압, 전류 및 지속 시간과 비정상적인 경우의 발생 빈도가 고려된다.For the calculation, the number of incremental step pulse programming (ISPP)/error checking and correction (ECC) procedures, the voltage, current and duration of the electric pulse applied for resistance switching, and the frequency of occurrence in abnormal cases are considered.
도 13(a) 및 13(b)는 각각 무 저항, HfO2의 경우와 비교하여 유 저항, Al2O3가 삽입된 경우의 측정 조건에 의한 에너지 소비의 감소를 보여준다.13(a) and 13(b) show a reduction in energy consumption due to measurement conditions when oil resistance and Al 2 O 3 are inserted compared to the case of no resistance and HfO 2 , respectively.
세로축의 Δ에너지 소비의 값은 각 저항 스위칭 장치 구성의 상대적 차이로서, 이상 발생 빈도의 경우가 증가하면 에너지 차이가 증가함을 나타낸다. The value of Δ energy consumption on the vertical axis is a relative difference between the configuration of each resistance switching device, and indicates that the energy difference increases as the frequency of abnormalities increases.
10 mV 및 20 mV의 증분 전압 스텝에서는 비정상적인 경우가 좀처럼 관찰되지 않았기 때문에, 에너지 소비의 감소(10 % 미만)는 중요하지 않다.In 10 mV and 20 mV incremental voltage steps, a reduction in energy consumption (less than 10%) is not important, as unusual cases are rarely observed.
그러나, 고속 멀티 비트 동작에 유리한 30mV의 조건에서는, 에너지 소비의 감소(최대 58 %)가 중요하다.However, in the condition of 30 mV, which is advantageous for high-speed multi-bit operation, reduction of energy consumption (up to 58%) is important.
이러한 결과는 Al2O3 층을 사용하여, 저항 스위칭 장치의 신뢰 가능하고 효율적인 멀티 비트 동작을 달성하기 위해 더 높은 증분 전압 스텝(30mV)이 인가 가능한지를 보여준다.These results show that a higher incremental voltage step (30 mV) is applicable to achieve reliable and efficient multi-bit operation of the resistive switching device using the Al 2 O 3 layer.
특히, Al2O3 층 의 삽입 과정은 신속하고 신뢰할 수 있는 멀티 비트 동작에 유리함을 나타낸다.In particular, the insertion process of the Al 2 O 3 layer is advantageous for fast and reliable multi-bit operation.
또한, 스케일링된 저항 스위칭 장치의 멀티 비트 동작의 이용 가능성은 추가적인 문제가 될 수 있다.In addition, the availability of multi-bit operation of scaled resistance switching devices can be an additional problem.
저항 스위칭 장치가 스케일링됨에 따라 절대적 동작 전류 범위는 감소했지만, 멀티 비트 동작은 성공적으로 달성된다. As the resistive switching device scales, the absolute operating current range decreases, but multi-bit operation is successfully achieved.
이는 본 발명에서 제안된 저항 스위칭 장치가 um 미만(sub-um) 영역에서 멀티 비트 동작 제어 기능을 유지할 수 있는 증거가 될 수 있다.This can be evidence that the resistance switching device proposed in the present invention can maintain a multi-bit operation control function in a sub-um region.
결론적으로, 본 발명은 삽입된 Al2O3 층을 이용함으로써 고속의 멀티 비트 동작에 유리한 큰 증분 전압 스텝 조건 하에서 비정상적 경우의 발생 빈도 및 관련 에너지 소비가 크게 감소된다.In conclusion, the present invention greatly reduces the occurrence frequency and related energy consumption in abnormal cases under large incremental voltage step conditions that are advantageous for high-speed multi-bit operation by using the inserted Al 2 O 3 layer.
또한, 본 발명은 Au / Al2O3 / HfO2 / TiN 적층 저항 스위칭 장치의 전류 변화의 완만한 하락 때문에 원하는 목표 전류 수준에 대한 충분한 동작 전압 마진을 달성할 수 있다.In addition, the present invention can achieve a sufficient operating voltage margin for a desired target current level due to a moderate drop in the current change of the Au/Al 2 O 3 /HfO 2 /TiN stacked resistance switching device.
즉, 가변저항 메모리 셀은 인가 전압 또는 제한 전류에 따라 다수의 상이한 저항값을 가지는 셋 상태로 프로그램될 수 있다. That is, the variable resistance memory cell can be programmed to a set state having a plurality of different resistance values according to the applied voltage or the limiting current.
이러한 특성을 이용하여 하나의 가변 저항 메모리 셀에 2 비트 이상의 멀티-비트 데이터를 저장할 수 있고, 가변 저항 메모리 셀을 포함하는 가변 저항 메모리 장치의 저장 용량을 증가시킬 수 있다. By using these characteristics, multi-bit data of 2 bits or more can be stored in one variable resistance memory cell, and the storage capacity of the variable resistance memory device including the variable resistance memory cell can be increased.
하나의 가변 저항 메모리 셀에 멀티-비트 데이터를 저장할 경우, 도 11(d)에 나타낸 바와 같이, 전압 간격이 클수록 가변 저항 메모리 셀이 목표 저항 상태를 가지도록 셋 동작을 제어하기가 더욱 용이할 수 있다. When storing multi-bit data in one variable resistance memory cell, as shown in FIG. 11(d), the larger the voltage interval, the easier it is to control the set operation so that the variable resistance memory cell has a target resistance state. have.
다시 말해, 전압 간격이 클수록 하나의 가변 저항 메모리 셀은 더 많은 비트의 데이터를 저장할 수 있게 된다.
In other words, the larger the voltage interval, the more variable memory memory cells can store more bits of data.
이와 같이, 본 발명은 저항성 스위치의 확률론적인 특성으로 멀티 비트 연산의 신뢰성을 용이하게 달성할 수 없는 한계를 극복하기 위해, 자가 전류 제한 전류 특성 및 점진적 저항 상태 변화가 가능한 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치를 제공한다. As described above, the present invention is a low-power and high-reliability multi-bit capable of self-current-limiting current characteristics and gradual resistance state change in order to overcome limitations in which the reliability of multi-bit operation cannot be easily achieved with the stochastic characteristics of the resistive switch. Provided is a resistive switching device capable of operation.
이를 통하여, 셋 동작시 전압 펄스를 인가할 때 별도의 외부 전류 제한이 없어도 과도 전류가 발생하지 않으므로 반대 극성의 전압 영역에서 리셋 동작이 가능할 수 있고, 절연적 하드-브레이크다운 없이 다수의 리셋-셋 사이클을 안정적으로 데이터를 저장할 수 있게 된다.Through this, when a voltage pulse is applied during set operation, a transient operation does not occur even if there is no separate external current limit, so a reset operation can be performed in a voltage region of opposite polarity, and multiple reset-sets without insulating hard-breakdown The cycle can stably store data.
또한, 셋 동작에서 점진적인 저항 상태 변화가 가능하여 충분한 프로그래밍 전압 마진을 제공함으로써, 저항 상태 중첩 확률을 감소시키고 다양한 멀티 비트 동작을 가능하게 한다.
In addition, a gradual resistance state change in the set operation is possible to provide a sufficient programming voltage margin, thereby reducing the probability of overlapping the resistance state and enabling various multi-bit operations.
이상, 일부 예를 들어서 본 발명의 바람직한 여러 가지 실시예에 대해서 설명하였지만, 본 "발명을 실시하기 위한 구체적인 내용" 항목에 기재된 여러 가지 다양한 실시예에 관한 설명은 예시적인 것에 불과한 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이상의 설명으로부터 본 발명을 다양하게 변형하여 실시하거나 본 발명과 균등한 실시를 행할 수 있다는 점을 잘 이해하고 있을 것이다.As described above, although various preferred embodiments of the present invention have been described with some examples, the description of various exemplary embodiments described in the “Details for Carrying Out the Invention” section is merely illustrative, and the present invention Those of ordinary skill in the art to which they belong will understand that from the above description, various modifications of the present invention can be carried out or equivalent implementation of the present invention.
또한, 본 발명은 다른 다양한 형태로 구현될 수 있기 때문에 본 발명은 상술한 설명에 의해서 한정되는 것이 아니며, 이상의 설명은 본 발명의 개시 내용이 완전해지도록 하기 위한 것으로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이며, 본 발명은 청구범위의 각 청구항에 의해서 정의될 뿐임을 알아야 한다.
In addition, since the present invention can be implemented in various other forms, the present invention is not limited by the above description, and the above description is intended to make the disclosure of the present invention complete, and it is common in the technical field to which the present invention pertains. It should be understood that the present invention is only provided to those who have knowledge of the present invention, and the present invention is only defined by each claim of the claims.
100: 하부 전극
200: 가변 저항막
300: 상부 전극
V: 전원100: lower electrode
200: variable resistance film
300: upper electrode
V: Power
Claims (12)
상기 하부 전극과 상기 상부 전극 사이에 절연막을 삽입하여 증분 전압에 대한 저항 변화의 점진성을 제어하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
In the resistance switching device comprising a stack of the lower electrode, the variable resistance film and the upper electrode,
Characterized in that by inserting an insulating film between the lower electrode and the upper electrode to control the progression of the change in resistance to the incremental voltage,
Resistor switching device capable of low power and high reliability multi-bit operation.
전원의 일측에 연결되어 접지되는 상기 하부 전극;
상기 하부 전극의 상부에 적층되어 상기 저항 스위칭 장치가 셋 될 때에 전기 저항이 상기 저 저항 상태로 되고, 리셋 될 때에 전기 저항이 상기 고 저항 상태로 되는 상기 가변 저항막;
상기 가변 저항막 상부에 적층되어 상기 저항 스위칭 장치에 인가되는 바이어스에 대하여 가변 저항막 사이의 전압 분배를 일으키는 상기 절연막; 및
상기 전원의 타측에 연결되고, 상기 절연막 상부에 복수개의 직육면체 형상으로 적층되어 상기 바이어스를 인가받는 상기 상부 전극;
을 포함하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The lower electrode connected to one side of the power source and grounded;
A variable resistance film stacked on the lower electrode to set an electrical resistance in the low resistance state when the resistance switching device is set, and an electrical resistance in the high resistance state when reset;
The insulating film stacked on the variable resistance film to cause voltage distribution between the variable resistance films with respect to a bias applied to the resistance switching device; And
The upper electrode connected to the other side of the power source and stacked in a plurality of rectangular parallelepiped shapes on the insulating film to receive the bias;
Characterized in that it comprises,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 저항 스위칭 장치에는
일측이 상기 하부 전극에 연결되어 증분 단계 펄스 또는 직류 전압을 생성하는 전원이 구비되어, 전류 및 전압이 측정되는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 2,
The resistance switching device
One side is connected to the lower electrode is provided with a power source for generating an incremental step pulse or direct current voltage, characterized in that the current and voltage are measured,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 절연막은
상기 가변 저항막과 상기 상부 전극 사이 또는 상기 가변 저항막과 상기 하부 전극의 계면 사이에 삽입되는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The insulating film
Characterized in that it is inserted between the variable resistance film and the upper electrode or between the interface of the variable resistance film and the lower electrode,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 하부 전극 및 상기 상부 전극은
금속, 금속 산화물 및 금속 질화물 중 어느 하나를 포함하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The lower electrode and the upper electrode
Characterized in that it comprises any one of metal, metal oxide and metal nitride,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 하부 전극 및 상기 상부 전극은
알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 산화 이리듐(IrO2), 산화스트론튬지르코네이트(StZrO3) 중 어느 하나를 포함하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The lower electrode and the upper electrode
Aluminum (Al), copper (Cu), titanium nitride (TiN), titanium aluminum nitride (TixAlyNz), iridium (Ir), platinum (Pt), silver (Ag), gold (Au), polysilicon, Tungsten (W), titanium (Ti), tantalum (Ta), tantalum nitride (TaN), tungsten nitride (WN)), nickel (Ni), cobalt (Co), chromium (Cr), antimony (Sb), iron ( Fe), molybdenum (Mo), palladium (Pd). Tin (Sn). Characterized in that it comprises any one of zirconium (Zr), zinc (Zn), iridium oxide (IrO2), strontium zirconate oxide (StZrO3),
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 가변 저항막은
알루미늄산화막(AlOx), 알루미늄산화질화막(AlOxNy), 실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy) 중 어느 하나를 포함하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The variable resistance film
Aluminum oxide film (AlOx), aluminum oxide film (AlOxNy), silicon oxide film (SiOx), silicon nitride film (SiNx), silicon oxide nitride film (SiOxNy), hafnium oxide film (HfOx), zirconium oxide film (ZrOx), titanium oxide film (TiOx), Characterized in that it comprises any one of lanthanum oxide (LaOx), strontium oxide (SrOx), aluminum-doped titanium oxide (Al-doped TiOx), hafnium silicon oxide (HfSiOx), and hafnium silicon oxide nitride (HfSiOxNy) ,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 절연막은
지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti) 및 텅스텐(W) 중에 선택되는 하나의 금속의 산화물을 포함하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The insulating film
One metal selected from zirconium (Zr), hafnium (Hf), aluminum (Al), nickel (Ni), copper (Cu), molybdenum (Mo), tantalum (Ta), titanium (Ti) and tungsten (W) Characterized in that it comprises an oxide of,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 가변 저항막은
산화하프늄(HfO2)으로 형성되는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The variable resistance film
Characterized in that it is formed of hafnium oxide (HfO 2 ),
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 절연막은
산화 알루미늄(Al2O3)으로 형성되는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
According to claim 1,
The insulating film
Characterized in that it is formed of aluminum oxide (Al 2 O 3 ),
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 하부 전극과 상기 상부 전극 사이에 절연막을 삽입하여 저항 스위칭 장치의 동작 전류를 억제하고 동작 전압을 확대하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
In the resistance switching device comprising a stack of the lower electrode, the variable resistance film and the upper electrode,
It characterized in that by inserting an insulating film between the lower electrode and the upper electrode to suppress the operating current of the resistance switching device and to enlarge the operating voltage,
Resistor switching device capable of low power and high reliability multi-bit operation.
상기 하부 전극의 상부에 적층되어 저항 스위칭 장치가 셋 될 때에 전기 저항이 저 저항 상태로 되고, 리셋 될 때에 전기 저항이 고 저항 상태로 되는 가변 저항막;
상기 가변 저항막의 상부에 적층되어 상기 저항 스위칭 장치에 인가되는 바이어스에 대하여 상기 가변 저항막 사이의 전압 분배를 일으키는 절연막; 및
상기 전원의 타측에 연결되고, 상기 절연막의 상부에 복수개의 직육면체 형상으로 적층되어 상기 바이어스를 인가받는 상부 전극;
을 포함하고,
상기 절연막의 삽입으로 저항 스위칭 장치의 동작 전압 간격을 크게 하여 목표 저항 상태를 가지도록 셋 동작을 제어하는 것을 특징으로 하는,
저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치.
A lower electrode connected to one side of the power source and grounded;
A variable resistance film stacked on the lower electrode to set a low resistance state when the resistance switching device is set and a high resistance state when the resistance is reset;
An insulating film stacked on the variable resistance film to cause voltage distribution between the variable resistance films with respect to a bias applied to the resistance switching device; And
An upper electrode connected to the other side of the power source and stacked in a plurality of rectangular parallelepiped shapes on the upper side of the insulating film to receive the bias;
Including,
Characterized in that by inserting the insulating film to increase the operating voltage interval of the resistance switching device to control the set operation to have a target resistance state,
Resistor switching device capable of low power and high reliability multi-bit operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180146546A KR102142563B1 (en) | 2018-11-23 | 2018-11-23 | A resistor switching device for low power and high reliability multi-bit operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180146546A KR102142563B1 (en) | 2018-11-23 | 2018-11-23 | A resistor switching device for low power and high reliability multi-bit operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200061468A true KR20200061468A (en) | 2020-06-03 |
| KR102142563B1 KR102142563B1 (en) | 2020-08-10 |
Family
ID=71087589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180146546A KR102142563B1 (en) | 2018-11-23 | 2018-11-23 | A resistor switching device for low power and high reliability multi-bit operation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102142563B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184613A (en) * | 2006-01-09 | 2007-07-19 | Samsung Electronics Co Ltd | Memory element of multi-bit memory cell, multi-bit memory cell, and method of operating same |
| KR20130107336A (en) * | 2010-12-01 | 2013-10-01 | 캐논 아네르바 가부시키가이샤 | Nonvolatile memory element and method for manufacturing method same |
| KR20140035558A (en) * | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | Variable resistance memory device and method of forming the same |
| US8873274B2 (en) | 2005-03-28 | 2014-10-28 | Samsung Electronics Co., Ltd. | Resistive memory cells and devices having asymmetrical contacts |
| KR20150065966A (en) * | 2013-11-25 | 2015-06-16 | 삼성전자주식회사 | Non volatile memory device and method of forming the same |
-
2018
- 2018-11-23 KR KR1020180146546A patent/KR102142563B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8873274B2 (en) | 2005-03-28 | 2014-10-28 | Samsung Electronics Co., Ltd. | Resistive memory cells and devices having asymmetrical contacts |
| JP2007184613A (en) * | 2006-01-09 | 2007-07-19 | Samsung Electronics Co Ltd | Memory element of multi-bit memory cell, multi-bit memory cell, and method of operating same |
| KR20130107336A (en) * | 2010-12-01 | 2013-10-01 | 캐논 아네르바 가부시키가이샤 | Nonvolatile memory element and method for manufacturing method same |
| KR20140035558A (en) * | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | Variable resistance memory device and method of forming the same |
| KR20150065966A (en) * | 2013-11-25 | 2015-06-16 | 삼성전자주식회사 | Non volatile memory device and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102142563B1 (en) | 2020-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7826248B2 (en) | Write verify method for resistive random access memory | |
| US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
| KR102118768B1 (en) | Three or more resistive state random access memory cell | |
| US8658997B2 (en) | Bipolar multistate nonvolatile memory | |
| US8847188B2 (en) | Switching device and memory device including the same | |
| US9960350B2 (en) | Method of fabricating switching element and method of manufacturing resistive memory device | |
| US9916894B2 (en) | Resistance change memory device and method of sensing the same | |
| US20070090444A1 (en) | Nonvolatile memory device including nano dot and method of fabricating the same | |
| EP2560171A2 (en) | Nonvolatile resistive memory elements and memory devices including the same | |
| US20120049145A1 (en) | Non-Volatile Memory Elements And Memory Devices Including The Same | |
| WO2013080483A1 (en) | Non-volatile semiconductor storage device and write method for same | |
| US9000407B2 (en) | ReRAM materials stack for low-operating-power and high-density applications | |
| US20150137063A1 (en) | Resistive switching in memory cells | |
| JP2012528419A5 (en) | ||
| US20160254448A1 (en) | Nonlinear memristor devices with three-layer selectors | |
| KR101211027B1 (en) | Resistance change memory device, and resistance change memory device cross point array | |
| US10263184B2 (en) | Switching device and non-volatile memory device including the same | |
| KR102142563B1 (en) | A resistor switching device for low power and high reliability multi-bit operation | |
| KR102210615B1 (en) | A manufacturing method of a resistor switching device optimized for multi-bit operation | |
| KR102226791B1 (en) | A resistive switching memory which eliminates erase operations | |
| KR100989180B1 (en) | Resistance switching element and method of fabricating the same | |
| KR20200100232A (en) | A manufacturing method of a ReRAM capable of high energy efficiency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |