KR20200060222A - Amorphous thin film transistor and manufacturing method thereof - Google Patents
Amorphous thin film transistor and manufacturing method thereof Download PDFInfo
- Publication number
- KR20200060222A KR20200060222A KR1020190102700A KR20190102700A KR20200060222A KR 20200060222 A KR20200060222 A KR 20200060222A KR 1020190102700 A KR1020190102700 A KR 1020190102700A KR 20190102700 A KR20190102700 A KR 20190102700A KR 20200060222 A KR20200060222 A KR 20200060222A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- channel layer
- gate electrode
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- 239000004033 plastic Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 description 12
- 238000002441 X-ray diffraction Methods 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
Description
본 발명은 박막 트랜지스터에 대한 것으로, 더욱 상세하게는 낮은 온도에서도 채널 형성이 가능한 비정질 무기물 채널층을 포함하며 높은 전기적 안정성을 가지는 박막 트랜지스터 및 이의 제조방법에 관한 것이다.The present invention relates to a thin film transistor, and more particularly, to an amorphous inorganic channel layer capable of channel formation even at a low temperature, and to a thin film transistor having high electrical stability and a method for manufacturing the same.
전계 효과형 트랜지스터는 게이트 전극, 소스 및 드레인 전극을 구비하며 채널층 내 즉 소스 및 드레인 전극 사이에 흐르는 전류가 게이트 전극에 전압을 인가함으로써 제어되는 능동 소자이다. The field effect transistor is an active device having a gate electrode, a source and a drain electrode, and a current flowing in the channel layer, that is, between the source and drain electrodes, is controlled by applying a voltage to the gate electrode.
특히 세라믹, 유리 또는 플라스틱 등의 절연 기판상에 얇은 막을 채널층으로서 사용하는 전계 효과형 트랜지스터를 박막 트랜지스터라고 부른다. 박막 트랜지스터는 얇은 막 기술을 이용하고 있기 때문에 비교적 대면적을 가지는 기판상에서의 형성이 용이하다는 이점이 있고 액정 표시 장치 등의 평판 표시 장치의 구동 소자로서 폭 넓게 사용되고 있다. In particular, a field effect transistor using a thin film as an channel layer on an insulating substrate such as ceramic, glass or plastic is called a thin film transistor. Since the thin film transistor uses a thin film technology, it has an advantage of being easily formed on a substrate having a relatively large area, and is widely used as a driving element of a flat panel display device such as a liquid crystal display device.
기판 상에 형성한 박막 트랜지스터를 이용해 각각의 화상 픽셀을 온/오프 하는데, 특히 장래의 고성능 유기 발광 장치 등에서 박막 트랜지스터에 의하여 픽셀 전류가 유효하게 제어될 수 있다고 예상된다. 또한 화상 전체를 구동 및 제어하는 박막 트랜지스터 회로를 화상 표시 영역 주변의 기판상에 형성하는 고성능의 액정 표시 장치가 실현되어 있다.Each image pixel is turned on / off using a thin film transistor formed on a substrate. In particular, it is expected that the pixel current can be effectively controlled by a thin film transistor in a future high performance organic light emitting device. In addition, a high-performance liquid crystal display device that forms a thin film transistor circuit that drives and controls the entire image on a substrate around the image display area is realized.
박막 트랜지스터로서 현재 가장 널리 사용되는 것은 다결정 실리콘 또는 비정질 실리콘 막을 채널층 재료로서 사용한 것이다. 하지만 다결정 실리콘이나 비정질 실리콘의 경우 고온 프로세스가 요구되므로 플라스틱판이나 필름의 기판 상에 형성할 수 없다.The most widely used thin film transistors at present are polycrystalline silicon or amorphous silicon films used as channel layer materials. However, polycrystalline silicon or amorphous silicon cannot be formed on a plastic plate or a film substrate because a high-temperature process is required.
플라스틱 기판 상에 저온으로 성막 가능한 재료로서 펜타센과 같은 유기 반도체막 등이 개발되고 있다. 그러나 펜타센 등의 유기 반도체는 열적 안정성이 낮은 문제가 있다. Organic semiconductor films, such as pentacene, have been developed as materials that can be formed at low temperatures on plastic substrates. However, organic semiconductors such as pentacene have a problem of low thermal stability.
상기 박막 트랜지스터의 소스 및 드레인 전극을 이루는 물질과 유기 반도체층을 이루는 물질 간의 일함수 차이로 인하여 이들 간의 오믹 접합이 거의 불가능하며, 또한 소스 및 드레인 전극은 통상적으로 무기물로 이루어지고 유기 반도체층은 유기물로 이루어지는바 소스 및 드레인 전극과 유기 반도체층 간의 접착력도 만족할 만한 수준에 이르지 못하고 있다.Due to the difference in work function between the material constituting the source and drain electrodes of the thin film transistor and the material constituting the organic semiconductor layer, ohmic bonding between them is almost impossible, and the source and drain electrodes are usually made of an inorganic material and the organic semiconductor layer is an organic material. The adhesion between the source and drain electrodes and the organic semiconductor layer is also not achieved to a satisfactory level.
본 발명은 상기 종래의 문제점을 해결하기 위하여, 비정질의 무기물로 형성된 채널층을 포함하는 박막 트랜지스터를 제조하여 종래에 비해 낮은 온도에서 채널 형성이 가능하여 기존에 사용하지 못하는 기판 또는 전극 소재를 선택할 수 있으며, 높은 전기적 안정성을 가지는 박막 트랜지스터를 제공하는 것을 목적으로 한다.In order to solve the above-mentioned problems, the present invention is to manufacture a thin film transistor including a channel layer formed of an amorphous inorganic material, so that it is possible to form a channel at a lower temperature than the conventional one, so that a substrate or electrode material that cannot be used previously can be selected. It is an object of the present invention to provide a thin film transistor having high electrical stability.
본 발명은 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 채널층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.The present invention is an amorphous Hf S 2, Se 2 and Hf Hf 2 S 1 - provides a thin film transistor which is characterized in that it comprises at least one channel layer is selected from the group consisting of x Se x (0 <x < 1).
상기 채널층의 두께는 5 내지 200 nm 인 것이 바람직하다.The thickness of the channel layer is preferably 5 to 200 nm.
또한, 기판 상부에 형성된 소스 및 드레인 전극, 게이트 전극, 상기 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극과 절연된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.In addition, comprising a source and drain electrodes, a gate electrode, a channel layer electrically connected to the source and drain electrodes formed on the substrate and insulated from the gate electrode, and an insulating layer interposed between the channel layer and the gate electrode It provides a thin film transistor characterized by.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것이 바람직하다.The substrate is preferably formed of one or more selected from the group consisting of Si, SiO 2 , STO, sapphire, glass and plastic.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것이 바람직하다.The source and drain electrodes and the gate electrode are one selected from the group consisting of Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al and Ti. It is preferable that it is the above metal or alloy.
상기 절연층으로는 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물은 모두 가능하다.As the insulating layer, Al 2 O 3 , Y 2 O 3 , HfO 2 , HfO x , SiO 2 , SiN x or a compound containing at least two or more of these compounds, or can be deposited in a conventional manner in a vacuum atmosphere. Any compound having insulating performance is possible.
증착된 채널층은 산소와 반응하여 채널층 상부에 절연층을 형성할 수 있다.The deposited channel layer may react with oxygen to form an insulating layer on top of the channel layer.
상기 절연층은 추가적인 절연층 증착 과정이 불필요하고 채널층의 증착 후 열처리 공정을 통해 채널층의 일부가 절연층으로 형성된다.The insulating layer does not require an additional insulating layer deposition process, and a part of the channel layer is formed as an insulating layer through a heat treatment process after deposition of the channel layer.
상기 절연층의 두께 및 품질은 열처리 온도와 시간에 따라 결정될 수 있다.The thickness and quality of the insulating layer can be determined according to the heat treatment temperature and time.
상기 절연층은 상기 증착된 채널층을 100 내지 700 ℃에서 열처리하여 형성된 것이 바람직하다. The insulating layer is preferably formed by heat-treating the deposited channel layer at 100 to 700 ℃.
따라서 본 발명의 채널층을 사용한 도 1과 같은 탑게이트 (top-gate) 구조 박막 트랜지스터는 통상적인 절연층 성막 공정을 생략할 수 있으므로 도2와 같은 바텀게이트 (bottom-gate) 구조에 비해 더욱 간편하게 제작될 수 있다.Therefore, the top-gate structure thin film transistor as shown in FIG. 1 using the channel layer of the present invention can be omitted from the conventional insulating layer deposition process, so it is more convenient than the bottom-gate structure as shown in FIG. 2. Can be produced.
또한, 기판 상부에 형성된 게이트 전극, 상기 게이트 전극과 절연된 소스 및 드레인 전극, 상기 게이트 전극과 절연되고 상기 소스 및 드레인 전극과 전기적으로 연결된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.In addition, a gate electrode formed on the substrate, a source and drain electrode insulated from the gate electrode, a channel layer insulated from the gate electrode and electrically connected to the source and drain electrodes, and an insulation interposed between the channel layer and the gate electrode It provides a thin film transistor characterized in that it comprises a layer.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것이 바람직하다.The substrate is preferably formed of one or more selected from the group consisting of Si, SiO 2 , STO, sapphire, glass and plastic.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것이 바람직하다.The source and drain electrodes and the gate electrode are one selected from the group consisting of Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al and Ti. It is preferable that it is the above metal or alloy.
상기 절연층으로는 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개 이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물은 모두 가능하다.As the insulating layer, Al 2 O 3 , Y 2 O 3 , HfO 2 , HfO x , SiO 2 , SiN x or a compound containing at least two or more of these compounds, or can be deposited in a conventional manner in a vacuum atmosphere, Any compound having insulating performance is possible.
본 발명의 박막 트랜지스터의 채널층 형성 시, 종래에 비해 낮은 온도에서 채널 형성이 가능한 비정질의 무기물 채널층을 포함함으로서, 이를 통해 기존에 사용하지 못하는 기판, 전극 등의 선택이 가능하면서도 높은 전기적 안정성을 가지는 박막 트랜지스터를 제공할 수 있다.When forming the channel layer of the thin film transistor of the present invention, by including an amorphous inorganic channel layer capable of forming a channel at a lower temperature than the prior art, through this, it is possible to select a substrate, electrode, etc., which cannot be used in the past, but also provide high electrical stability. Branch can provide a thin film transistor.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2S)의 XRD 분석 결과이다.
도 4은 채널층 형성용 타겟이 사용된 Hf2S 분말의 XRD 분석 결과이다.
도 5는 본 발명의 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2Se)의 XRD 분석 결과이다.
도 6은 채널층 형성용 타겟이 사용된 Hf2Se 분말의 XRD 분석 결과이다.
도 7는 본 발명의 일 실시예에 따른 박막 트랜지스터에 형성되는 채널층 (비정질 Hf2S0.5Se0.5)의 XRD 분석 결과이다.
도 8은 채널층 형성용 타겟이 사용된 Hf2S0.5Se0.5 분말의 XRD 분석 결과이다.
도 9는 본 발명의 일 실시예에 다른 금속/쇼트키 다이오드 소자의 전류-전압 특성을 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터의 전류-전압 특성을 나타낸 그래프이다.1 is a view schematically showing the structure of a thin film transistor according to an embodiment of the present invention.
2 is a view schematically showing the structure of a thin film transistor according to another embodiment of the present invention.
3 is an XRD analysis result of a channel layer (amorphous Hf2S) formed in a thin film transistor according to an embodiment of the present invention.
4 is an XRD analysis result of Hf2S powder in which a target for forming a channel layer was used.
5 is an XRD analysis result of the channel layer (amorphous Hf 2 Se) formed in the thin film transistor of the present invention.
6 is an XRD analysis result of Hf2Se powder in which a target for forming a channel layer was used.
7 is an XRD analysis result of a channel layer (amorphous Hf 2 S 0.5 Se 0.5 ) formed in a thin film transistor according to an embodiment of the present invention.
8 is an XRD analysis result of Hf2S0.5Se0.5 powder in which a channel layer forming target was used.
9 is a graph showing current-voltage characteristics of a metal / Schottky diode device according to an embodiment of the present invention.
10 is a graph showing the current-voltage characteristics of a thin film transistor according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예를 참조하면 명확해질 것이다.Advantages and features of the present invention, and methods for achieving them will be clarified with reference to embodiments described below in detail together with the accompanying drawings.
그러나 본 발명은 이하에서 개시되는 실시예로 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다.However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms.
본 명세서에서 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The embodiments herein are provided to make the disclosure of the present invention complete, and to provide those who have ordinary knowledge in the art to which the present invention pertains, to fully inform the scope of the invention, and the present invention is defined by the scope of the claims. It just works.
따라서, 몇몇 실시예에서, 잘 알려진 구성 요소, 잘 알려진 동작 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적 설명이 생략될 수 있다.Thus, in some embodiments, well-known components, well-known operations, and well-known techniques may be omitted from the detailed description to avoid ambiguous interpretation of the present invention.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함하며, '포함(또는, 구비)한다'로 언급된 구성 요소 및 동작은 하나 이상의 다른 구성요소 및 동작의 존재 또는 추가를 배제하지 않는다.In the present specification, the singular form also includes the plural form unless specifically stated in the phrase, and the components and operations referred to as 'comprising (or, provided)' do not exclude the presence or addition of one or more other components and operations. .
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적 으로 이해될 수 있는 의미로 사용될 수 있을 것이다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used as meanings commonly understood by those skilled in the art to which the present invention pertains.
이하, 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail.
본 발명은 비정질 Hf2S, Hf2Se 및 Hf2S1 - xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 채널층을 포함하는 박막 트랜지스터를 제공한다.The present invention is an amorphous Hf S 2, Se 2 and Hf Hf 2 S 1 - provides a thin film transistor comprising at least one channel layer is selected from the group consisting of x Se x (0 <x < 1).
상기 채널층의 두께는 5 내지 200 nm 인 것이 바람직하다.The thickness of the channel layer is preferably 5 to 200 nm.
상기 채널층의 두께가 5 nm 미만이면, 박막이 균일하게 형성되지 못하며, 200 nm를 초과하는 박막을 성막하기 위해서는 비정질 Hf2S, Hf2Se 및 Hf2S1-xSex (0 < x < 1) 물질이 성막속도가 매우 느린 물질이기 때문에 20시간 이상의 긴 시간이 소요되므로 공정 시 시간적 측면에서 불리할 뿐만 아니라 박막의 두께가 두꺼워짐에 따라 박막의 전기적 특성이 반도체에서 금속성으로 변해가는 특징을 가진다. 따라서 트랜지스터 제조를 위해 적합한 반도체 특성을 얻기 위해서는 200 nm 이하의 박막을 성막하는 것이 바람직하며, 100 nm 내외의 두께로 성막하는 것이 더욱 바람직하다. If the thickness of the channel layer is less than 5 nm, the thin film is not uniformly formed, and in order to form a thin film exceeding 200 nm, amorphous Hf 2 S, Hf 2 Se and Hf 2 S 1-x Se x (0 <x <1) Since the material is a material with a very slow film formation rate, it takes a long time of 20 hours or more, so it is not only disadvantageous in terms of time during the process, but also the characteristic that the electrical properties of the thin film change from semiconductor to metallic as the thickness of the thin film increases. Have Therefore, in order to obtain semiconductor properties suitable for transistor manufacturing, it is preferable to form a thin film of 200 nm or less, and more preferably to a thickness of about 100 nm.
상기 채널층은 스퍼터링법, 펄스레이저 증착법(Pulsed laser deposition, PLD) 등의 방법을 이용해 형성될 수 있으며, 상온 내지 600 ℃에서 증착한 막을 상온 내지 400 ℃에서 열처리하는 단계를 거쳐 형성되는 것이 바람직하고, 상온 내지 400℃에서 증착한 막을 100 내지 400℃에서 열처리하는 것이 더욱 바람직하다.The channel layer may be formed using a sputtering method, a pulsed laser deposition method (Pulsed laser deposition, PLD) or the like, and is preferably formed through a step of heat-treating a film deposited at room temperature to 600 ° C at room temperature to 400 ° C. , It is more preferable to heat-treat the film deposited at room temperature to 400 ° C at 100 to 400 ° C.
일반적으로 박막 증착 이후에 박막 질의 향상 및 특성 향상을 위해 열처리 공정을 따로 진행하게 되는데, 경우에 따라 열처리 공정을 진행하지 않는 경우도 있다. In general, after the thin film deposition, the heat treatment process is separately performed to improve the quality and properties of the thin film, and in some cases, the heat treatment process may not be performed.
위와 같은 물질을 사용함으로써, 낮은 온도에서 채널층이 형성 가능함에 따라 다양한 기판, 전극을 사용할 수 있고 높은 전기적 안정성을 가질 수 있다.By using the above material, as the channel layer can be formed at a low temperature, various substrates and electrodes can be used and high electrical stability can be obtained.
위의 설명에 따른 박막트랜지스터는 아래와 같은 구조를 가질 수 있다.The thin film transistor according to the above description may have the following structure.
기판 상부에 형성된 소스 및 드레인 전극, 게이트 전극, 상기 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극과 절연된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하도록 구성될 수 있다.It may be configured to include a source and drain electrode formed on the substrate, a gate electrode, a channel layer electrically connected to the source and drain electrodes and insulated from the gate electrode, and an insulating layer interposed between the channel layer and the gate electrode. have.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상인 것이 바람직하다.The substrate is preferably one or more selected from the group consisting of Si, SiO 2 , STO, sapphire, glass and plastic.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금을 포함할 수 있다.The source and drain electrodes and the gate electrode are one selected from the group consisting of Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al and Ti. The above metal or alloy may be included.
상기 절연층은 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개 이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물을 증착하여 형성할 수 있으나 이 공정을 생략하고 상기 증착된 채널층을 100 내지 700℃에서 열처리하여 형성된 것이 바람직하다.The insulating layer may be deposited by Al 2 O 3 , Y 2 O 3, HfO 2 , HfOx, SiO 2 , SiN x or a compound containing at least two or more of these compounds, or in a conventional manner in a vacuum atmosphere and improve insulation performance. Branches may be formed by depositing a compound, but it is preferable to omit this process and to form the deposited channel layer by heat treatment at 100 to 700 ° C.
고품질의 박막 트랜지스터 제조를 위해서 각 층의 두께를 정밀하게 통제해야하는데, 열처리로 절연층을 형성시킬 때 정밀한 두께 조절을 위해 가장 중요한 두 가지 조건이 온도와 시간이다. 100℃ 이하에서 열처리 시 적절한 두께의 절연층을 형성시키는데 많은 시간이 소모되어 적합하지 않고, 700℃ 초과의 온도에서 열처리 시 채널층 박막에 직접적인 데미지가 가해져 특성이 열화되므로 적합하지 않다.In order to manufacture a high-quality thin film transistor, the thickness of each layer must be precisely controlled. When forming an insulating layer by heat treatment, two of the most important conditions for precise thickness control are temperature and time. It is not suitable because it takes a lot of time to form an insulating layer of an appropriate thickness when heat treatment is performed at 100 ° C or less, and it is not suitable because when the heat treatment is performed at a temperature above 700 ° C, direct damage is applied to the thin film of the channel layer to deteriorate the properties.
위에서 설명한 박막 트랜지스터의 구조는 채널층이 소스 및 드레인 전극의 상부에 형성되어 있으나, 기판 상부에 채널층이 형성되고 그 위에 소스 및 드레인 전극이 형성되는 등 다양한 변형 형태가 가능하다.In the structure of the thin film transistor described above, the channel layer is formed on the source and drain electrodes, but the channel layer is formed on the substrate and the source and drain electrodes are formed thereon.
기판 상부에 형성된 게이트 전극, 상기 게이트 전극과 절연된 소스 및 드레인 전극, 상기 게이트 전극과 절연되고 상기 소스 및 드레인 전극과 전기적으로 연결된 채널층 및 상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하도록 구성될 수 있다.A gate electrode formed on the substrate, a source and drain electrode insulated from the gate electrode, a channel layer insulated from the gate electrode and electrically connected to the source and drain electrodes, and an insulating layer interposed between the channel layer and the gate electrode It can be configured to include.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상인 것이 바람직하다.The substrate is preferably one or more selected from the group consisting of Si, SiO 2 , STO, sapphire, glass and plastic.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것이 바람직하다.The source and drain electrodes and the gate electrode are one selected from the group consisting of Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al and Ti. It is preferable that it is the above metal or alloy.
상기 절연층으로는 Al2O3, Y2O3, HfO2, HfOx, SiO2, SiNx 또는 그들 화합물을 적어도 2개 이상 포함하는 화합물, 또는 진공 분위기에서 통상적인 방법으로 증착할 수 있으며 절연 성능을 가지는 화합물은 모두 가능하다.As the insulating layer, Al 2 O 3 , Y 2 O 3 , HfO 2 , HfO x , SiO 2 , SiN x or a compound containing at least two or more of these compounds, or can be deposited in a conventional manner in a vacuum atmosphere, Any compound having insulating performance is possible.
이하, 실시예 및 실험예를 통하여 본 발명을 보다 상세히 설명하기로 한다. 이들 실시예 및 실험예는 오로지 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 요지에 따라 본 발명의 범위가 이들 실시예 및 실험예에 의해 제한되지 않는다는 것은 당 업계에서 통상의 지식을 가진 자에게 있어서 자명한 것이다. Hereinafter, the present invention will be described in more detail through examples and experimental examples. These examples and experimental examples are only intended to describe the present invention in more detail, and according to the gist of the present invention, the scope of the present invention is not limited by these examples and experimental examples. It is self-evident.
<< 실시예Example 1. One. HfHf 22 SS 박막의 물성 평가> Evaluation of physical properties of thin films>
Si 기판 상에 Hf2S 타겟을 이용하여 상온 및 공정 압력 10- 7 Torr에서 PLD 방법으로 성막하였다.By using a Hf target S 2 on a Si substrate at room temperature and
상기 박막을 XRD로 분석하였으며 대표로 Si 기판위에 상온에서 성막한 박막을 도 3에 나타내었다. 도 3 왼쪽 그림에서 Si의 픽 외에 다른 픽이 발견되지 않으므로 Hf2S 박막이 비정질인 것을 알 수 있으며, 도 3 오른쪽 그림에서 물결무늬의 주기성을 통해 약 50 nm 두께의 박막이 성막된 것을 확인하였다. The thin film was analyzed by XRD, and representatively, a thin film formed at room temperature on a Si substrate is shown in FIG. 3. In the left figure of FIG. 3, since other picks other than the pick of Si are not found, it can be seen that the Hf 2 S thin film is amorphous. In the right figure of FIG. 3, it was confirmed that a thin film of about 50 nm thickness was formed through the periodicity of the wave pattern. .
한편 박막 형성용 타겟의 분말의 XRD 분석 결과를 도 4에 나타내었으며, 타겟의 분말은 결정성을 나타내는데 비해, 기판 상에 성막된 박막은 모두 비정질 상태인 것으로 확인되었다. On the other hand, the results of XRD analysis of the powder of the target for thin film formation are shown in FIG. 4, while the powder of the target exhibited crystallinity, it was confirmed that all the thin films deposited on the substrate were in an amorphous state.
또한, 상기 Hf2S 전자화물 박막을 응용한 전자소자 구현의 가능성을 모색하기 위해, 도 9와 같은 Metal/Schottky (M/S) junction 다이오드 소자를 제작, 그 전기적 특성을 분석하였다. ~3 eV 정도의 작은 일함수를 갖는 전자화물의 경우, p-Si과 junction을 이룰 경우, 높은 built-in barrier를 가질 수 있을 것으로 기대할 수 있으며, 이는 diode 전자소자로의 응용이 가능하다.In addition, in order to explore the possibility of implementing an electronic device using the Hf 2 S electron-carrying thin film, a metal / schottky (M / S) junction diode device as shown in FIG. 9 was fabricated and its electrical characteristics were analyzed. In the case of an electron cargo having a work function as small as ~ 3 eV, it can be expected to have a high built-in barrier when a junction is formed with p-Si, which can be applied to a diode electronic device.
제작된 diode의 전기적 특성곡선을 측정한 결과, 1 V의 낮은 구동 전압 하에서도 3mA의 높은 on 전류를 갖는 것을 확인할 수 있었으며, off 전류는 0.4μA로 on/off 전류비가 104배로 기존 M/S junction 구조의 다이오드 소자에 비해 상당히 우수한 점멸비를 보이는 것으로 확인되었다. As a result of measuring the electrical characteristic curve of the fabricated diode, it was confirmed that it has a high on current of 3 mA even under a low driving voltage of 1 V. The off current is 0.4 μA and the on / off current ratio is 104 times, resulting in an existing M / S junction. It was confirmed that it shows a significantly better flashing ratio than the structured diode device.
<< 실시예Example 2. 2. HfHf 22 SeSe 박막의 물성 평가> Evaluation of physical properties of thin films>
Si 기판 상에 Hf2Se 타겟을 이용하여 상온 및 공정 압력 10-7 Torr에서 PLD 방법으로 성막하였다.The Si substrate was formed by PLD method at room temperature and process pressure of 10 -7 Torr using an Hf 2 Se target.
상기 박막을 XRD로 분석하였으며 대표로 Si 기판위에 상온에서 성막한 박막을 도 5에 나타내었다. 도 5 왼쪽 그림에서 Si의 픽 외에 다른 픽이 발견되지 않으므로 Hf2Se 박막이 비정질인 것을 알 수 있으며, 도 5 오른쪽 그림에서 물결무늬의 주기성을 통해 약 40 nm 두께의 박막이 성막된 것을 확인하였다. 한편 박막 형성용 타겟의 분말의 XRD 분석 결과를 도 6에 나타내었다. 타겟의 분말은 결정성을 나타내는데 비해, 기판 상에 성막된 박막은 모두 비정질 상태인 것으로 확인되었다.The thin film was analyzed by XRD, and representatively, a thin film formed at room temperature on a Si substrate is shown in FIG. 5. In the left figure of FIG. 5, since no other pick was found, the Hf 2 Se thin film was found to be amorphous. In the right figure of FIG. 5, it was confirmed that a thin film of about 40 nm thickness was formed through the periodicity of the wave pattern. . Meanwhile, the results of XRD analysis of the powder of the target for thin film formation are shown in FIG. 6. While the powder of the target showed crystallinity, it was confirmed that all the thin films deposited on the substrate were in an amorphous state.
<< 실시예Example 3. 3. HfHf 22 SS 1One -- xx SeSe xx 박막의 물성 평가> Evaluation of physical properties of thin films>
Si 기판 상에 Hf2S1 - xSex 타겟을 이용하여 상온 및 공정 압력 10-7 Torr에서 PLD 방법으로 성막하였다.Hf 2 S 1 on the Si substrate, using the target x Se x at room temperature and
상기 박막을 XRD로 분석하였으며 대표로 Si 기판위에 상온에서 성막한 박막을 도 7에 나타내었다. 도 7 왼쪽 그림에서 Si의 픽 외에 다른 픽이 발견되지 않으므로 Hf2Se 박막이 비정질인 것을 알 수 있었다.The thin film was analyzed by XRD, and representatively, a thin film formed at room temperature on a Si substrate is shown in FIG. 7. In the figure on the left side of FIG. 7, it was found that the Hf 2 Se thin film was amorphous because no other pick was found.
또한, 도 7 오른쪽 그림에서 물결무늬의 주기성을 통해 약 40 nm 두께의 박막이 성막된 것을 알 수 있었다.In addition, it can be seen from the right figure of FIG. 7 that a thin film having a thickness of about 40 nm was formed through the periodicity of the wave pattern.
박막 형성용 타겟의 분말의 XRD 분석 결과는 도 8에 나타내었다. 타겟의 분말은 결정성을 나타내는데 비해, 기판 상에 성막된 박막은 모두 비정질 상태인 것으로 확인되었다.The result of XRD analysis of the powder of the target for thin film formation is shown in FIG. 8. While the powder of the target showed crystallinity, it was confirmed that all the thin films deposited on the substrate were in an amorphous state.
<< 실시예Example 4. 박막 트랜지스터 제조> 4. Thin Film Transistor Manufacturing>
실리콘 산화물이 형성된 실리콘 기판을 준비한 후 그 위에 Au로 이루어진 소스 및 드레인 전극을 100 nm 두께로 형성하였다. 그 뒤 상기 소스 및 드레인 전극 상부에 Hf2S 또는 Hf2Se 또는 Hf2S1 - xSex를 100 nm 두께로 증착시켜 채널층을 형성하였다. 상기 기판을 300 ℃에서 열처리하여 채널층 상부 30 nm 두께의 자연적인 절연층(HfO2)을 형성하였다. After preparing a silicon oxide-formed silicon substrate, source and drain electrodes made of Au were formed thereon to a thickness of 100 nm. Then Hf 2 S or Se, or Hf 2 Hf 2 S 1 on the source and drain electrodes upper-depositing the x Se x with 100 nm thickness was formed on the channel layer. The substrate was heat treated at 300 ° C. to form a natural insulating layer (HfO 2 ) 30 nm thick over the channel layer.
상기 절연층 상부에 MoW로 이루어진 게이트 전극을 100 nm 두께로 형성하여 70 nm의 채널층을 구비한 박막 트랜지스터를 제작하였다.A gate electrode made of MoW was formed over the insulating layer to a thickness of 100 nm to fabricate a thin film transistor having a channel layer of 70 nm.
제작한 박막 트랜지스터의 전압-전류 특성을 평가하여 VDS = 5 V에서 포화 이동도를 측정하였다. 도 10에 따르면 선택된 Hf2S 또는 Hf2Se 또는 Hf2S1 - xSex 박막 트랜지스터의 포화 이동도는 최소 1.35에서 최대 1.68 cm2/Vs 이고 문턱 전압은 -9.8 V, on-off 비가 ~107으로 상기 박막 트랜지스터는 우수한 전기적 특성을 가지는 것을 알 수 있다.Saturation mobility was measured at V DS = 5 V by evaluating the voltage-current characteristics of the fabricated thin film transistor. According to FIG. 10, the saturation mobility of the selected Hf 2 S or Hf 2 Se or Hf 2 S 1 - x Se x thin film transistor is at least 1.35 to 1.68 cm 2 / Vs, and the threshold voltage is -9.8 V, on-off ratio ~ 10 7 It can be seen that the thin film transistor has excellent electrical properties.
Claims (9)
And a channel layer formed of at least one material selected from the group consisting of amorphous Hf 2 S, Hf 2 Se, and Hf 2 S 1-x Se x (0 <x <1).
상기 채널층의 두께는 5 내지 200 nm 인 것을 특징으로 하는 박막 트랜지스터.
According to claim 1,
The thickness of the channel layer is a thin film transistor, characterized in that 5 to 200 nm.
게이트 전극;
상기 소스 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극과 절연된 비정질 Hf2S, Hf2Se 및 Hf2S1-xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 물질로 형성된 채널층 및
상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
Source and drain electrodes formed on the substrate;
Gate electrode;
Formed of one or more materials selected from the group consisting of amorphous Hf 2 S, Hf 2 Se and Hf 2 S 1-x Se x (0 <x <1) electrically connected to the source and drain electrodes and insulated from the gate electrode Channel layer and
And an insulating layer interposed between the channel layer and the gate electrode.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것을 특징으로 하는 박막 트랜지스터.
According to claim 3,
The substrate is Si, SiO 2 , STO, sapphire, a thin film transistor, characterized in that formed of at least one selected from the group consisting of glass and plastic.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금인 것을 특징으로 하는 박막 트랜지스터.
According to claim 3,
The source and drain electrodes and the gate electrode are one selected from the group consisting of Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al and Ti. Thin film transistor, characterized in that the above metal or alloy.
상기 절연층은 상기 증착된 채널층을 100 내지 700 ℃에서 열처리하여 형성된 것을 특징으로 하는 박막 트랜지스터.
According to claim 3,
The insulating layer is a thin film transistor, characterized in that formed by heat-treating the deposited channel layer at 100 to 700 ℃.
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고 상기 소스 및 드레인 전극과 전기적으로 연결된 비정질 Hf2S, Hf2Se 및 Hf2S1-xSex (0 < x < 1)로 이루어진 군에서 선택된 하나 이상의 물질로 형성된 채널층 및
상기 채널층과 상기 게이트 전극 사이에 개재된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
A gate electrode formed on the substrate;
Source and drain electrodes insulated from the gate electrode;
A channel formed of one or more materials selected from the group consisting of amorphous Hf 2 S, Hf 2 Se and Hf 2 S 1-x Se x (0 <x <1) insulated from the gate electrode and electrically connected to the source and drain electrodes Layer and
And an insulating layer interposed between the channel layer and the gate electrode.
상기 기판은 Si, SiO2, STO, 사파이어, 유리 및 플라스틱으로 이루어진 군에서 선택된 하나 이상으로 형성된 것을 특징으로 하는 박막 트랜지스터.
The method of claim 7,
The substrate is Si, SiO 2 , STO, sapphire, a thin film transistor, characterized in that formed of at least one selected from the group consisting of glass and plastic.
상기 소스 및 드레인 전극과 게이트 전극은 Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al 및 Ti 로 이루어진 군에서 선택된 하나 이상의 금속 또는 합금으로 이루어진 것을 특징으로 하는 박막 트랜지스터.The method of claim 7,
The source and drain electrodes and the gate electrode are one selected from the group consisting of Au, Ag, Cu, Nd, W, Pd, Pt, Ni, Rh, Ru, Ir, Os, ITO, Mo, MoW, IZO, Al and Ti. A thin film transistor made of the above metal or alloy.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180144713 | 2018-11-21 | ||
| KR20180144713 | 2018-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200060222A true KR20200060222A (en) | 2020-05-29 |
| KR102214812B1 KR102214812B1 (en) | 2021-02-10 |
Family
ID=70912093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190102700A KR102214812B1 (en) | 2018-11-21 | 2019-08-21 | Amorphous thin film transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102214812B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009804A (en) * | 1993-09-27 | 1995-04-24 | 엄길용 | Flat Mask Automatic Feeding Device |
| JP2006278376A (en) | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| JP2007088122A (en) | 2005-09-21 | 2007-04-05 | Renesas Technology Corp | Semiconductor device |
| US20110114939A1 (en) * | 2009-11-13 | 2011-05-19 | Samsung Electronics Co., Ltd. | Transistors, electronic devices including a transistor and methods of manufacturing the same |
| US20140048800A1 (en) * | 2009-11-30 | 2014-02-20 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer |
| KR20150019355A (en) * | 2013-08-13 | 2015-02-25 | 삼성전자주식회사 | Compound semiconductor, method of manufacturing compound semiconductor and transistor including compound semiconductor |
| US20160315163A1 (en) * | 2016-06-30 | 2016-10-27 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Process for forming gate insulators for tft structures |
-
2019
- 2019-08-21 KR KR1020190102700A patent/KR102214812B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009804A (en) * | 1993-09-27 | 1995-04-24 | 엄길용 | Flat Mask Automatic Feeding Device |
| JP2006278376A (en) | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| JP2007088122A (en) | 2005-09-21 | 2007-04-05 | Renesas Technology Corp | Semiconductor device |
| US20110114939A1 (en) * | 2009-11-13 | 2011-05-19 | Samsung Electronics Co., Ltd. | Transistors, electronic devices including a transistor and methods of manufacturing the same |
| US20140048800A1 (en) * | 2009-11-30 | 2014-02-20 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer |
| KR20150019355A (en) * | 2013-08-13 | 2015-02-25 | 삼성전자주식회사 | Compound semiconductor, method of manufacturing compound semiconductor and transistor including compound semiconductor |
| US20160315163A1 (en) * | 2016-06-30 | 2016-10-27 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Process for forming gate insulators for tft structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102214812B1 (en) | 2021-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2195850B1 (en) | Oxide semiconductor thin-film transistor | |
| KR101145570B1 (en) | Field-effect transistor and method for fabricating field-effect transistor | |
| JP5291928B2 (en) | Oxide semiconductor device and manufacturing method thereof | |
| KR101343570B1 (en) | Thin Film Transistor Using Boron-Doped Oxide Semiconductor Thin Film and Method for Preparing the Same | |
| JP5213458B2 (en) | Amorphous oxide and field effect transistor | |
| JP5538797B2 (en) | Field effect transistor and display device | |
| KR101035357B1 (en) | Thin film transistor, method of manufacturing the thin film transistor and organic electroluminiscent device having the thin film transistor | |
| TWI536579B (en) | Thin film transistor and display device | |
| JP2007281486A (en) | ZnO THIN FILM TRANSISTOR | |
| JP5499529B2 (en) | Thin film transistor mounting substrate, manufacturing method thereof, and image display device | |
| TW200937534A (en) | Method for manufacturing field-effect transistor | |
| JP2011124532A (en) | Thin film transistor and method of fabricating the same | |
| US11843057B2 (en) | Oxide semiconductor transistor having dual gate structure and method of fabricating the same | |
| CN106489209B (en) | Thin film transistor | |
| JP2010123913A (en) | Thin-film transistor and method of manufacturing the same | |
| KR20100135544A (en) | Transistor, method of manufacturing transistor and electronic device comprising transistor | |
| JP2012028481A (en) | Field-effect transistor and manufacturing method of the same | |
| KR20120100241A (en) | Thin film transistor and manufacturing method thereof, and plat panel display apparatus | |
| Liang et al. | Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor | |
| KR102214812B1 (en) | Amorphous thin film transistor and manufacturing method thereof | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| KR20100010888A (en) | Method for preparing zto thin film, thin film transistor using the same and method for preparing thin film transistor | |
| JP5553868B2 (en) | Display device using oxide semiconductor and manufacturing method thereof | |
| US20150108468A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR101457762B1 (en) | A Metal Thin Film Transistor and Manufacturing Method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |