KR20200053866A - Uv 엘이디 패키지 및 제조방법 - Google Patents

Uv 엘이디 패키지 및 제조방법 Download PDF

Info

Publication number
KR20200053866A
KR20200053866A KR1020180137295A KR20180137295A KR20200053866A KR 20200053866 A KR20200053866 A KR 20200053866A KR 1020180137295 A KR1020180137295 A KR 1020180137295A KR 20180137295 A KR20180137295 A KR 20180137295A KR 20200053866 A KR20200053866 A KR 20200053866A
Authority
KR
South Korea
Prior art keywords
reflector
insertion portion
cavity
led chip
led package
Prior art date
Application number
KR1020180137295A
Other languages
English (en)
Other versions
KR102617468B1 (ko
Inventor
김민표
조성민
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020180137295A priority Critical patent/KR102617468B1/ko
Publication of KR20200053866A publication Critical patent/KR20200053866A/ko
Application granted granted Critical
Publication of KR102617468B1 publication Critical patent/KR102617468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

UV 엘이디 패키지가 개시된다. 상기 UV 엘이디 패키지는 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터; 100 ~ 280 nm 또는 280 ~ 320 nm의 UV 광을 발광하고, 상기 캐비티 바닥에 실장되는 UV 엘이디 칩; 및 상기 캐비티를 덮고 상기 리플렉터의 격벽상에 배치되는 쿼츠 커버(Quartz cover)를 포함하며, 상기 쿼츠 커버는 상기 리플렉터의 격벽에 대응하는 안착면을 갖는 베이스부 및 상기 캐비티 내로 삽입되는 삽입부를 포함하며, 상기 쿼츠 커버의 베이스부는 상기 리플렉터의 격벽의 상부와 접하고 상기 쿼츠 커버의 삽입부는 상기 UV 엘이디 칩과 접한다.

Description

UV 엘이디 패키지 및 제조방법{UV LED PACKAGE AND METHOD FOR MAKING THE SAME}
본 발명은 UV 엘이디 칩의 상부 광 방출면과 그 위에 배치되는 쿼츠 커버(Quartz Cover) 사이에 공기 갭을 제거하여, UV 광의 추출 효율을 높인 UV 엘이디 패키지에 관한 것이다.
여기에서 본 발명에 관한 배경기술이 제공되는데, 이 배경기술은 반드시 공지된 기술을 의미하는 것은 아니다.
일반적으로 UV 엘이디 패키지는 마운트부와 그 마운트부에 실장된 UV 엘이디 칩과, UV 엘이디 칩을 덮는 UV 광 투과성 보호부재를 포함한다. 통상 UV 엘이디 칩은 100 ~ 280 nm 파장 범위의 UV-C 또는 280 ~ 320 nm 파장 범위의 UV-B광을 방출한다. 또한 UV 엘이디 칩으로는 사파이어 기판(Sapphire Substrate)와 그 사파이어 기판 상에서 성장된 질화갈륨계 반도체층들의 적층 구조를 포함하는 UV 엘이디 칩이 이용된다.
또한, 최근에는 본딩 와이어의 생략 등을 위해 사파이어 기판의 일면을 광 방출면으로 이용하고 반도체 적층 구조의 하부에 전극패드들이 모두 형성된 플립칩(flip chip) 타입의 UV 엘이디 칩이 이용된다.
또한, UV 엘이디 칩을 보호하기 위해, UV 엘이디 칩의 상부에는 UV 광 투과성 보호부재가 배치되는데, 이러한 투광성 보호부재로는 UV광의 투과율이 좋고 UV 광에 의한 변성이 없는 쿼츠 커버(Quartz cover)가 이용된다.
이와 같이 UV 엘이디 칩과 이를 보호하는 쿼츠 커버를 포함하는 종래 UV 엘이디 패키지에 있어서, 쿼츠 커버가 일정한 두께를 갖는 판 형태로 이루어지므로, UV 엘이디 칩과 쿼츠 커버 사이에는 공기층이 존재한다. 이러한 공기층과 UV 엘이디 칩 사이에는 굴절률 차이가 존재하며, 이로 인해, UV 엘이디 칩과 공기층 사이의 계면에서 내부 전반사가 일어나 광 출출 효율이 저하된다.
따라서, 본 발명이 해결하고자 하는 과제는 UV 광의 추출 효율을 높이기 위한 구조를 포함하는 UV 엘이디 패키지 및 그것의 제조기술을 제공하는 것이다.
본 발명의 일측면에 따른 UV 엘이디 패키지는, 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터; 100 ~ 280 nm 또는 280 ~ 320 nm의 UV 광을 발광하고, 상기 캐비티 바닥에 실장되는 UV 엘이디 칩; 및 상기 캐비티를 덮고 상기 리플렉터의 격벽상에 배치되는 쿼츠 커버(Quartz cover)를 포함하며, 상기 쿼츠 커버는 상기 리플렉터의 격벽에 대응하는 안착면을 갖는 베이스부 및 상기 캐비티 내로 삽입되는 삽입부를 포함하며, 상기 쿼츠 커버의 베이스부는 상기 리플렉터의 격벽의 상부와 접하고 상기 쿼츠 커버의 삽입부는 상기 UV 엘이디 칩과 접한다.
일 실시예에 따라, 상기 삽입부는 상기 UV 엘이디 칩의 UV 광 방출면과 접촉하는 하단면을 포함한다.
일 실시예에 따라, 상기 리플렉터는 상기 캐비티 내에 경사진 반사면을 포함하며, 상기 삽입부는 상기 경사진 반사면과 같은 기울기를 갖는 경사진 측면을 포함한다.
일 실시예에 따라, 상기 경사진 반사면과 상기 경사진 측면이 서로 접촉한다.
일 실시예에 따라, 상기 리플렉터는 제1 오목부를 갖는 제1 바디와 제2 오목부를 갖는 제2 바디를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 상기 캐비티를 형성한다.
일 실시예에 따라, 상기 삽입부는 상기 UV 엘이디 칩을 수용하도록 하단면에 형성된 칩홈을 포함한다.
일 실시예에 따라, 상기 칩홈은 상기 UV 엘이디 칩의 UV 광 방출면과 접하는 천장면과, 상기 UV 엘이디 칩의 외측면들과 접하는 내측면을 포함한다.
일 실시예에 따라, 상기 삽입부는 상기 베이스부의 하부면으로부터 아래를 향해 점진적으로 폭이 좁아지는 형상을 갖는다.
일 실시예에 따라, 상기 삽입부는 상기 UV 엘이디 칩의 광의 진행 방향을 따라 폭이 증가하는 형상을 갖는다.
일 실시예에 따라, 상기 UV 엘이디 칩은 상부면과 하부면을 포함하는 사파이어 기판과 상기 사파이어 기판의 하부면에 형성된 질화갈륨계 반도체층들의 적층 구조를 포함하며, 상기 삽입부의 하단면은 상기 사파이어 기판의 상부면과 접한다.
일 실시예에 따라, 상기 적층 구조는 상기 사파이어 기판으로부터 멀어지는 방향을 따라 차례로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 적층 구조의 하부면에는 상기 1 도전형 반도체층에 연결되는 제1 도전형 전극패드와 상기 제2 도전형 반도체층에 연결되는 제2 도전형 전극패드가 모두 구비된다.
일 실시예에 따라, 상기 베이스부와 상기 삽입부는 하나의 쿼츠 재료를 성형 또는 가공하는 것에 의해 일체로 형성된다.
일 실시예에 따라, 상기 베이스부와 상기 삽입부는 접착제에 의해 서로 결합된다.
본 발명의 일측면에 따른 UV 엘이디 패키지 제조방법은 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터를 준비하는 단계; 100 ~ 280 nm 또는 280 ~ 320 nm의 UV 광을 발광하는 UV 엘이디 칩을 준비하는 단계; 상기 격벽에 대응하는 안착면을 갖는 베이스부 및 상기 베이스부의 하부 중앙영역에서 아래로 연장된 삽입부를 일체로 포함하는 쿼츠 커버를 준비하는 단계; 상기 UV 엘이디 칩을 상기 캐비티 바닥에 실장하는 단계; 및 상기 삽입부가 상기 캐비티에 삽입되고 상기 베이스부의 안착면이 상기 리플렉터의 격벽에 안착되도록, 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계를 포함한다.
일 실시예예 따라, 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계는 상기 삽입부의 하단면이 상기 UV 엘이디 칩의 UV 광 방출면과 접촉할 때까지 상기 격벽과 상기 안착면 사이에 개재된 접착 물질이 압축된다.
일 실시예에 따라, 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계는 상기 삽입부의 하단면에 형성된 칩홈 내 천장면이 상기 UV 엘이디 칩의 UV 광 방출면과 접촉할 때까지 상기 격벽과 상기 안착면 사이에 개재된 접착 물질이 압축된다.
일 실시예에 따라, 상기 UV 엘이디 칩을 상기 캐비티 바닥에 실장하는 단계에서 가해지는 온도는 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계에서 가해지는 온도보다 높다.
본 발명에 따른 UV 엘이디 패키지는, 쿼츠 커버의 일부인 삽입부가 UV 엘이디 칩이 수용된 캐비티 내로 연장되어 UV 엘이디 칩의 광 방출면과 접촉할 수 있으며, 이에 의해, UV 엘이디 칩의 광 방출면과 쿼츠 커버 사이에 공기 갭을 없앨 수 있고, 이에 따라, 광 추출 효율을 높일 수 있다. UV 엘이디 칩의 사파이어 기판과 쿼츠 커버의 삽입부가 접촉되도록 배치하는 경우, UV 엘이디 칩의 사파이어 기판과 쿼츠 커버 사이에 공기 갭이 있는 종래 기술과 비교해 약 10%의 광 추출 효율 향상이 있었다.
도 1은 본 발명의 일 실시예에 따른 UV 엘이디 패키지를 도시한 단면도이다.
도 2는 도 1의 일부를 확대 도시한 단면도이다.
도 3 내지 도 5은 본 발명의 일 실시예에 따른 UV 엘이디 패키지 제조방법을 설명하기 위한 도면들이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 UV 엘이디 패키지를 설명하기 위한 도면들이다.
이하 첨부된 도면들을 참조로 하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 UV 엘이디 패키지를 도시한 도면이고, 도 2는 도 1의 일부를 확대 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 UV 엘이디 패키지는, 굴절률 1.7 ~ 1.8의 사파이어 기판(Sapphire Substrate; 110) 및 상기 사파이어 기판(110) 상에서 성장된 반도체층들의 적층 구조(120)를 포함하는 UV 엘이디 칩(100)과, 상기 사파이어 기판(110)이 위로 향하도록 상기 UV 엘이디 칩(100)이 실장되는 마운트부, 가장 바람직하게는, 메탈 리플렉터(200)를 포함한다. 이때, 상기 마운트부로는 이하 더 자세히 설명되는 열전도성이 좋은 메탈 리플렉터(200)가 가장 선호되지만, UV 엘이디 칩(100)의 실장을 허용하는, 예컨대, 플라스틱 수지 또는 세라믹 등을 포함하는 다양한 재료, 바람직하게는, 열전도성이 좋은 재료 및/또는 다양한 구조의 마운트부가 이용될 수도 있다.
상기 UV 엘이디 칩(100)은 질화갈륨계 반도체층들의 적층 구조(120)와, 그 질화갈륨계 반도체층들의 성장 기판인 사파이어 기판(110)를 포함한다. 상기 사파이어 기판(110)은 상기 반도체층들의 적층 구조(120)가 형성되는 성장면과 그 반대편의 광 방출면을 포함한다. 상기 반도체들의 적층 구조, 즉, 반도체 적층 구조(120)는 상기 사파이어 기판(110)으로부터 멀어지는 방향을 따라 차례로 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다. 또한, 상기 UV 엘이디 칩(100)은 상기 제1 도전형 반도체층(122)과 연결된 제1 도전형 전극패드(141) 및 제2 도전형 반도체층(126)과 연결된 제2 도전형 전극패드(142)를 모두 하부면에 구비한다. 본 실시예에서는, 제2 도전형 반도체층(126) 및 활성층(124) 일부가 메사 식각되어 노출된 제1 도전형 반도체층(122)의 일 영역에 제1 도전형 전극패드(141)가 형성되지만, 절연피복층과 함께 제2 도전형 반도체층(126)과 활성층(124)을 관통하는 비아에 의해 제1 도전형 전극패드(141)가 제1 도전형 반도체층(122)과 연결될 수도 있음에 유의한다. 또한, 상기 UV 엘이디 칩(100)의 하부에는 반사층(130)이 형성될 수 있다. 그리고, 상기 제1 도전형 반도체층(122)과 상기 사파이어 기판(110) 사이에는 격자 부정합 완화를 위한 버퍼층이 개재될 수 있다.
본 실시예에서, 상기 메탈 리플렉터(200)는 상기 UV 엘이디 칩(100)이 수용되는 상부 개방형의 캐비티(201)를 포함하며, 상기 메탈 리플렉터(200)의 상단에는 상기 캐비티(201)를 덮도록 굴절률 1.5 ~ 1.7의 쿼츠 커버(700; Quartz cover)가 결합된다. 또한, 상기 메탈 리플렉터(200)는 제1 오목부를 갖는 제1 메탈 바디(210)와 제2 오목부를 갖는 제2 메탈 바디(220)를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 함께 상기 UV 엘이디 칩(100)이 수용되는 캐비티(201)를 형성한다.
앞에서 언급한 바와 같이, 상기 UV 엘이디 칩(100)은 상기 사파이어 기판(110)이 위로 향하도록 그리고 반도체 적층 구조(120)가 아래로 향하도록 캐비티(201)의 바닥에 실장된다. 이때, 상기 UV 엘이디 칩(100)의 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각은 제1 본딩부(901) 및 제2 본딩부(902)에 의해 상기 제1 메탈 바디(210)와 상기 제2 메탈 바디(220) 상에 각각 연결된다. 따라서, 상기 제1 메탈 바디(210)와 상기 제2 메탈 바디(220) 각각은 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각에 접속하여 UV 엘이디 칩(100)에 전류를 인가하는 단자들로서의 역할을 하게 된다. 상기 제1 본딩부(901) 및 상기 제2 본딩부(902)는, 300℃ 이상의 접착 온도를 갖는 유테틱(eutectic) 본딩 재료가 이용될 수 있다.
한편, 상기 쿼츠 커버(700)는 상기 메탈 리플렉터(200)의 링형 상단면에 안착되도록 상기 리플렉터(200)의 링형 상단면에 대응하는 링형 안착면을 갖는 베이스부(740)와, 상기 베이스부(740)의 하부면 중앙으로부터 아래로 연장되어 상기 캐비티(201) 내로 삽입되는 삽입부(760)를 일체로 포함한다. 이때, 상기 베이스부(740)와 상기 삽입부(760)는 쿼츠 재료의 성형 또는 가공에 의해 원래부터 일체화된 것일 수 있고 대안적으로, 베이스부(740)와 삽입부(760)의 접착제 등으로 결합하여 일체화된 것 일수도 있다. 바람직하게는, 베이스부(740)와 삽입부(760) 사이에 굴절률 차이가 없도록 원래부터 일체를 이루고 있는 것이 바람직하다.
상기 베이스부(740)의 상부면은 전체적으로 평면이며, 상기 베이스부(740)의 하부면은 전술한 것과 같이 상기 리플렉터(200)의 링형 상단면에 안착될 수 있는 링형 안착면으로 되어 있다. 또한, 상기 삽입부(760)의 하단면은 상기 UV 엘이디 칩(100)의 상부 광 방출면, 즉, 사파이어 기판(110)의 상부면에 접촉한다. 상기 사파이어 기판(110)의 상부면이 평면으로 형성되고 상기 삽입부(760)의 하단면이 평면으로 형성되므로, 상기 사파이어 기판(110)의 상부면과 상기 삽입부(760)의 하단면은 평면 대 평면으로 접촉하며, 따라서, 상기 삽입부(760)의 하단면과 상기 UV 엘이디 칩(100)의 상부 광 방출면 사이에는 에어 갭이 존재하지 않으며, 따라서, 내부 전반사에 의한 광손실을 줄여, 광 추출 효율을 증가시킬 수 있다.
또한, 상기 삽입부(760)는 상기 베이스부(740)의 하부면으로부터 아래를 향해 점진적으로 폭이 좁아지는 형상으로 형성된다. 달리 말해, 상기 삽입부(760)는 UV 광의 진행 방향을 따라 폭이 점진적으로 증가하는 형상을 가지며, 이는 삽입부(760)로 하여금 점진적으로 퍼지면서 진행하는 UV 광을 효율적으로 가이드하는 도광부로서의 기능을 할 수 있도록 해준다. 상기 삽입부(760)는 상기 베이스부(740)의 하부면으로부터 아래를 향해 점진적으로 폭이 좁아지는 형상에 의해 경사진 측면을 갖는다. 그리고, 상기 삽입부(760)의 경사진 측면은 상기 캐비티(201)의 경사진 반사면과 대응되는 기울기로 형성된다. 더 나아가, 상기 삽입부(760)의 경사진 측면과 상기 캐비티(201)의 경사진 반사면이 서로 접촉할 수 있으며, 이 또한, 캐비티(201) 내 공기 갭을 없애 UV광 추출 효율에 도움을 줄 수 있다.
한편, 상기 캐비티(201)의 바닥으로부터 상기 쿼츠 커버(700)의 상부면까지의 높이는 상기 사파이어 기판(110)의 상부면과 상기 삽입부(760)의 하단면이 접촉할 때까지 상기 베이스부(740)의 링형 안착면과 상기 메탈 리플렉터(200)의 상단 사이에서 압축된 접착물질(600)의 두께와 상기 캐비티(201)의 바닥으로부터 상기 메탈 리플렉터(500)의 상단까지의 높이와 상기 베이스부(740)의 두께의 합과 같다. 상기 접착물질(600)의 압축 전 두께는 상기 삽입부(760)의 하단면과 상기 사파이어 기판(110)의 상부면이 접촉되지 않는 정도로 적용되고, 상기 삽입부(760)의 하단면과 상기 사파이어 기판(110)의 상부면이 접촉할 때까지 상기 접착물질(600)이 압축되도록 함으로써, 상기 접착물질(600)의 압축에 의해 상기 삽입부(760)와 상기 사파이어 기판(110)이 보다 더 용이하게 접촉될 수 있다.
한편, 상기 접착물질(600)은 상기 UV 엘이디 칩(100)을 상기 메탈 리플렉터(200)의 캐비티(201) 바닥에 본딩하는 본딩 재료의 용융점 온도 또는 접착 온도보다 낮은 용융점 온도를 갖는다. 그리고, 상기 접착물질(600)은 우레탄 실리콘 하이브리드 재료로 형성되는 것이 바람직하다. 우레탄 실리콘 하이브리드 재료는 우레탄의 반응기에 실리콘 성분을 부착시킨 재료로서, 충분한 점탄성과 접착력을 가지면서도 UV 광에 대한 저항성을 갖는다.
이제 도 3 내지 도 6을 참조로 하여 본 발명의 일 실시예에 따른 UV 엘이디 패키지 제조방법을 설명한다.
먼저, 도 3에 도시된 바와 같이, 사파이어 기판(Sapphire Substrate; 110) 및 상기 사파이어 기판(110) 상에서 성장된 질화갈륨계 반도체층들의 적층 구조(120)를 포함하는 UV 엘이디 칩(100)과, 메탈 리플렉터(200) 및 쿼츠 커버(700)가 준비된다. UV 엘이디 칩(100), 메탈 리플렉터(200) 및 쿼츠 커버(700)를 준비하는 단계들의 순서는 어떻게 되는 무관하다. 도 3에서 UV 엘이디 칩, 메탈 리플렉터 및 쿼츠 커버는 같은 배율로 도시되지 않았음에 유의한다.
상기 UV 엘이디 칩(100)의 준비에 있어서, 사파이어 기판(110)이 성장기판이 되어, 사파이어 기판(110)의 일면에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)들을 포함하는 적층 구조(120)가 성장된다. 그리고, 상기 적층 구조(120)는 메사 식각 및/또는 비아 연결 구조를 통해 제1 도전형 반도체층(122)의 일부와 제2 도전형 반도체층(124)의 전체 또는 일부가 한 방향으로 노출된다. 상기 적층 구조(120)는 일측에서 사파이어 기판(110)과 접해 있고 타측에는 제1 도전형 전극패드(141)와 제2 도전형 전극패드(142)가 구비된다. 상기 적층 구조(120)가 성장되는 상기 사파이어 기판(110)의 일면은 평면일 수 있지만 돌기 형태의 다수 패턴들을 포함하는 면 일수도 있다.
또한, 상기 쿼츠 커버(700)는, 리플렉터(200)의 링형 상단면에 대응하는 링형 안착면을 갖는 베이스부(740)와, 상기 베이스부(740)의 하부면 중앙으로부터 아래로 연장되어 상기 캐비티(201) 내로 삽입되는 삽입부(760)를 일체로 포함하는 형상을 포함하도록, 제작된다. 상기 베이스부(740)와 상기 삽입부(760)는 쿼츠 재료의 성형 또는 가공에 의해 원래부터 일체화된 것일 수 있고 대안적으로, 베이스부(740)와 삽입부(760)의 접착제 등으로 결합하여 일체화된 것 일수도 있다. 상기 베이스부(740)의 상부면은 전체적으로 평면이며, 상기 베이스부(740)의 하부면은 전술한 것과 같이 상기 리플렉터(200)의 링형 상단면에 안착될 수 있는 링형 안착면으로 되어 있다.
상기 메탈 리플렉터(200)는 제1 오목부를 갖는 제1 메탈 바디(210)와, 제2 오목부를 갖는 제2 메탈 바디(220)와, 상기 제1 메탈 바디(210)와 상기 제2 메탈 바디(220) 사이에 개재된 전기 절연부(230)을 포함하도록 준비되고, 상기 제1 오목부와 상기 제2 오목부가 함께 상기 UV 엘이디 칩(100)이 수용될 수 있는 절두 원추형 단면의 캐비티(201)를 형성한다.
다음 도 4에 도시된 바와 같이, 상기 사파이어 기판(110)이 위로 향하도록 상기 UV 엘이디 칩(100)이 상기 메탈 리플렉터(200)의 캐비티(201) 바닥에 실장된다. 이때, 상기 UV 엘이디 칩(100)의 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각은 제1 본딩부(901) 및 제2 본딩부(902)에 의해 상기 제1 메탈 바디(210)와 상기 제2 메탈 바디(220) 상에 각각 연결된다. 따라서, 상기 제1 메탈 바디(210)와 상기 제2 메탈 바디(220) 각각은 제1 도전형 전극패드(141) 및 제2 도전형 전극패드(142) 각각에 접속하여 UV 엘이디 칩(100)에 전류를 인가하는 단자들로서의 역할을 하게 된다. 상기 제1 본딩부(901) 및 상기 제2 본딩부(902)는, 300℃ 이상의 접착 온도를 갖는 유테틱(eutectic) 본딩 재료가 이용될 수 있다.
다음, 도 5에 도시된 바와 같이 상기 메탈 리플렉터(200)의 상단에 예컨대 우레탄 실리콘 하이브리드 재료로 된 접착물질(600)을 도포하고, 그 위에 쿼츠 커버(700)를 결합하여, 상기 쿼츠 커버(700)가 상기 UV 엘이디 칩(100)의 상측에 배치되도록 한다. 상기 쿼츠 커버(700)를 상기 메탈 리플렉터(200)의 상단에 배치할 때, 상기 쿼츠 커버(700)의 삽입부(760)는 상기 메탈 리플렉터(200)의 캐비티(201) 내로 삽입된다. 상기 삽입부(760)의 하단면이 상기 상기 엘이디 칩(100)의 상부면, 더 구체적으로, 사파이어 기판(110)의 상부면과 접촉할 때까지, 상기 삽입부(760)의 삽입이 진행된다. 그리고, 상기 쿼츠 커버(700)의 베이스부(740)와 상기 상기 메탈 리플렉터(200)의 상단 사이의 접착물질(600)은 상기 삽입부(760)의 하단면이 상기 상기 엘이디 칩(100)의 상부면과 접촉할 때까지 압축된다.
도 6은 본 발명의 다른 실시예에 따른 UV 엘이디 패키지를 도시한 단면도이고, 도 7은 도 6에 도시된 UV 엘이디 패키지를 도시한 분해도이다.
도 6 및 도 7에 도시된 바와 같이, 본 실시예에 따른 UV 엘이디 패키지는, 앞선 실시예와 마찬가지로, 굴절률 1.7 ~ 1.8의 사파이어 기판(Sapphire Substrate; 110) 및 상기 사파이어 기판(110) 상에서 성장된 반도체층들의 적층 구조(120)를 포함하는 UV 엘이디 칩(100)과, 상기 사파이어 기판(110)이 위로 향하도록 상기 UV 엘이디 칩(100)이 실장되는 메탈 리플렉터(200)와 상기 메탈 리플렉터(200)의 상단에 결합되어 상기 UV 엘이디 칩(100)이 수용된 캐비티(201)를 덮는 쿼츠 커버(700)를 포함한다.
상기 쿼츠 커버(700)는, 앞선 실시예와 마찬가지로, 상기 리플렉터(200)의 링형 상단면에 대응하는 링형 안착면을 갖는 베이스부(740)와, 상기 베이스부(740)의 하부면 중앙으로부터 아래로 연장되어 상기 캐비티(201) 내로 삽입되는 삽입부(760)를 일체로 포함한다.
본 실시예에서, 상기 삽입부(760)는 상기 UV 엘이디 칩(100)이 수용되도록 상기 UV 엘이디 칩(100)의 높이에 대응되는 깊이로 형성된 칩홈(762)을 하단면에 포함한다. 상기 칩홈(762)의 천장면(7621)이 상기 UV 엘이디 칩(100)의 상부면인 사파이어 기판(110)의 상부면과 평면 대 평면으로 접촉하며, 상기 천장면(7621)과 직각으로 교차하는 칩홈(762)의 내측면(7622)들은 상기 UV 엘이디 칩(100)의 외측면들과 접한다. 위와 같이, 상기 UV 엘이디 칩(100)의 상부면 뿐 아니라 외측면들까지 접하는 면을 포함하는 칩홈(762)이 상기 삽입부(760)에 형성됨으로써, 캐비티 내 공기를 갭을 거의 완전히 제거하는 것이 가능하다.
100: UV 엘이디 칩 110: 사파이어 기판(Sapphire Substrate)
120: 반도체 적층 구조 200: 메탈 리플렉터(또는, 마운트부)
700: 쿼츠 커버 740: 베이스부
760: 삽입부

Claims (20)

  1. 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터;
    100 ~ 280 nm 또는 280 ~ 320 nm의 UV 광을 발광하고, 상기 캐비티 바닥에 실장되는 UV 엘이디 칩; 및
    상기 캐비티를 덮고 상기 리플렉터의 격벽상에 배치되는 쿼츠 커버(Quartz cover)를 포함하며,
    상기 쿼츠 커버는 상기 리플렉터의 격벽에 대응하는 안착면을 갖는 베이스부 및 상기 캐비티 내로 삽입되는 삽입부를 포함하며,
    상기 쿼츠 커버의 베이스부는 상기 리플렉터의 격벽의 상부와 접하고 상기 쿼츠 커버의 삽입부는 상기 UV 엘이디 칩과 접하는 것을 특징으로 하는 UV 엘이디 패키지.
  2. 청구항 1에 있어서, 상기 삽입부는 상기 UV 엘이디 칩의 UV 광 방출면과 접촉하는 하단면을 포함하는 것을 특징으로 하는 UV 엘이디 패키지.
  3. 청구항 1에 있어서, 상기 리플렉터는 상기 캐비티 내에 경사진 반사면을 포함하며, 상기 삽입부는 상기 경사진 반사면과 같은 기울기를 갖는 경사진 측면을 포함하는 것을 특징으로 하는 UV 엘이디 패키지.
  4. 청구항 3에 있어서, 상기 경사진 반사면과 상기 경사진 측면이 서로 접촉하는 것을 특징으로 하는 UV 엘이디 패키지.
  5. 청구항 1에 있어서, 상기 리플렉터는 제1 오목부를 갖는 제1 바디와 제2 오목부를 갖는 제2 바디를 포함하며, 상기 제1 오목부와 상기 제2 오목부가 상기 캐비티를 형성하는 것을 특징으로 하는 UV 엘이디 패키지.
  6. 청구항 1에 있어서, 상기 삽입부는 상기 UV 엘이디 칩을 수용하도록 하단면에 형성된 칩홈을 포함하는 것을 특징으로 하는 UV 엘이디 패키지.
  7. 청구항 6에 있어서, 상기 칩홈은 상기 UV 엘이디 칩의 UV 광 방출면과 접하는 천장면과, 상기 UV 엘이디 칩의 외측면들과 접하는 내측면을 포함하는 것을 특징으로 하는 UV 엘이디 패키지.
  8. 청구항 1에 있어서, 상기 삽입부는 상기 베이스부의 하부면으로부터 아래를 향해 점진적으로 폭이 좁아지는 형상을 갖는 것을 특징으로 하는 UV 엘이디 패키지.
  9. 청구항 1에 있어서, 상기 삽입부는 상기 UV 엘이디 칩의 광의 진행 방향을 따라 폭이 증가하는 형상을 갖는 것을 특징으로 하는 UV 엘이디 패키지.
  10. 청구항 1에 있어서, 상기 UV 엘이디 칩은 상부면과 하부면을 포함하는 사파이어 기판과 상기 사파이어 기판의 하부면에 형성된 질화갈륨계 반도체층들의 적층 구조를 포함하며, 상기 삽입부의 하단면은 상기 사파이어 기판의 상부면과 접하는 것을 특징으로 하는 UV 엘이디 패키지.
  11. 청구항 10에 있어서, 상기 적층 구조는 상기 사파이어 기판으로부터 멀어지는 방향을 따라 차례로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 적층 구조의 하부면에는 상기 1 도전형 반도체층에 연결되는 제1 도전형 전극패드와 상기 제2 도전형 반도체층에 연결되는 제2 도전형 전극패드가 모두 구비되는 것을 특징으로 하는 UV 엘이디 패키지.
  12. 청구항 1에 있어서, 상기 베이스부와 상기 삽입부는 하나의 쿼츠 재료를 성형 또는 가공하는 것에 의해 일체로 형성된 것을 특징으로 하는 UV 엘이디 패키지.
  13. 청구항 1에 있어서, 상기 베이스부와 상기 삽입부는 접착제에 의해 서로 결합된 것을 특징으로 하는 UV 엘이디 패키지.
  14. 상부 개방형의 캐비티 및 상기 캐비티 주변의 격벽을 포함하는 리플렉터를 준비하는 단계;
    100 ~ 280 nm 또는 280 ~ 320 nm의 UV 광을 발광하는 UV 엘이디 칩을 준비하는 단계;
    상기 격벽에 대응하는 안착면을 갖는 베이스부 및 상기 베이스부의 하부 중앙영역에서 아래로 연장된 삽입부를 일체로 포함하는 쿼츠 커버를 준비하는 단계;
    상기 UV 엘이디 칩을 상기 캐비티 바닥에 실장하는 단계; 및
    상기 삽입부가 상기 캐비티에 삽입되고 상기 베이스부의 안착면이 상기 리플렉터의 격벽에 안착되도록, 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계를 포함하는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  15. 청구항 14에 있어서, 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계는 상기 삽입부의 하단면이 상기 UV 엘이디 칩의 UV 광 방출면과 접촉할 때까지 상기 격벽과 상기 안착면 사이에 개재된 접착 물질이 압축되는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  16. 청구항 14에 있어서, 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계는 상기 삽입부의 하단면에 형성된 칩홈 내 천장면이 상기 UV 엘이디 칩의 UV 광 방출면과 접촉할 때까지 상기 격벽과 상기 안착면 사이에 개재된 접착 물질이 압축되는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  17. 청구항 14에 있어서, 상기 UV 엘이디 칩을 상기 캐비티 바닥에 실장하는 단계에서 가해지는 온도는 상기 쿼츠 커버를 상기 리플렉터에 결합하는 단계에서 가해지는 온도보다 높은 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  18. 청구항 14에 있어서, 상기 리플렉터를 준비하는 단계에서 상기 리플렉터는 상기 캐비티 내에 경사진 반사면을 포함하며, 상기 삽입부는 상기 경사진 반사면과 같은 기울기를 갖는 경사진 측면을 포함하는 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  19. 청구항 14에 있어서, 상기 쿼츠 커버를 준비하는 단계에서 상기 베이스부와 상기 삽입부는 하나의 쿼츠 재료를 성형 또는 가공하는 것에 의해 일체로 형성된 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
  20. 청구항 14에 있어서, 상기 쿼츠 커버를 준비하는 단계에서 상기 베이스부와 상기 삽입부는 접착제에 의해 서로 결합된 것을 특징으로 하는 UV 엘이디 패키지 제조방법.
KR1020180137295A 2018-11-09 2018-11-09 Uv 엘이디 패키지 및 제조방법 KR102617468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180137295A KR102617468B1 (ko) 2018-11-09 2018-11-09 Uv 엘이디 패키지 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137295A KR102617468B1 (ko) 2018-11-09 2018-11-09 Uv 엘이디 패키지 및 제조방법

Publications (2)

Publication Number Publication Date
KR20200053866A true KR20200053866A (ko) 2020-05-19
KR102617468B1 KR102617468B1 (ko) 2023-12-26

Family

ID=70913167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137295A KR102617468B1 (ko) 2018-11-09 2018-11-09 Uv 엘이디 패키지 및 제조방법

Country Status (1)

Country Link
KR (1) KR102617468B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110054162A (ko) * 2009-11-17 2011-05-25 삼성엘이디 주식회사 발광소자 패키지
KR20180085222A (ko) * 2017-01-18 2018-07-26 엘지이노텍 주식회사 반도체 소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110054162A (ko) * 2009-11-17 2011-05-25 삼성엘이디 주식회사 발광소자 패키지
KR20180085222A (ko) * 2017-01-18 2018-07-26 엘지이노텍 주식회사 반도체 소자 패키지

Also Published As

Publication number Publication date
KR102617468B1 (ko) 2023-12-26

Similar Documents

Publication Publication Date Title
US10811583B2 (en) Light emitting device package and ultraviolet lamp having the same
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US20180033931A1 (en) Optoelectronic semiconductor component
CN105934834B (zh) 半导体器件和用于制造半导体器件的方法
EP2722899B1 (en) Light emitting device
US20080087907A1 (en) Light emitting diode package
JP2007535130A (ja) 半導体発光デバイスおよびサブマウント、ならびにそれを形成するための方法
CN108054254B (zh) 半导体发光结构及半导体封装结构
JP6645781B2 (ja) 半導体発光装置
US20150171282A1 (en) Resin package and light emitting device
US11158778B2 (en) LED package including converter confinement
US20180301873A1 (en) Semiconductor laser and method for producing a semiconductor laser
US8618566B2 (en) Light emitting device and method of manufacturing the same
KR101781748B1 (ko) Uv led 패키지
KR20110014681A (ko) 대향 표면들과 결합된 전기적 콘택들을 구비하는 활성영역을 갖는 발광소자 및 그 형성방법
TW201605016A (zh) 發光二極體晶片及發光裝置
KR102617468B1 (ko) Uv 엘이디 패키지 및 제조방법
KR102347483B1 (ko) 발광 소자
KR101893701B1 (ko) Uv led 패키지
KR102634323B1 (ko) Uv 엘이디 패키지 및 제조방법
EP3695442B1 (en) Light emitting device including converter confinement
US20190229240A1 (en) Optoelectronic Device and Method
KR101468961B1 (ko) 발광 장치 및 이를 구비하는 백라이트 유닛
KR20060114526A (ko) 발광소자 패키지
KR20180100287A (ko) Uv led 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant