KR20200048351A - 전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치 - Google Patents

전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치 Download PDF

Info

Publication number
KR20200048351A
KR20200048351A KR1020180130368A KR20180130368A KR20200048351A KR 20200048351 A KR20200048351 A KR 20200048351A KR 1020180130368 A KR1020180130368 A KR 1020180130368A KR 20180130368 A KR20180130368 A KR 20180130368A KR 20200048351 A KR20200048351 A KR 20200048351A
Authority
KR
South Korea
Prior art keywords
frequency band
power amplification
power
signal
digital
Prior art date
Application number
KR1020180130368A
Other languages
English (en)
Inventor
육준형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180130368A priority Critical patent/KR20200048351A/ko
Publication of KR20200048351A publication Critical patent/KR20200048351A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭 시스템, 전력 증폭 시스템의 디지털 전치 왜곡 방법 및 그를 위한 장치에 관한 것으로서, 일 실시 예에 따른 전력 증폭 시스템은 제1 주파수 대역으로 전송될 신호를 전치 왜곡하여 증폭하는 제1 전력 증폭 모듈과 제2 주파수 대역으로 전송될 신호를 전치 왜곡하여 증폭하는 제2 전력 증폭 모듈과 입력 신호가 전송될 주파수 대역 기반하여 상기 제1 전력 증폭 모듈 및 상기 제2 전력 증폭 모듈 중 어느 하나로 상기 입력 신호를 전달하는 제1 주파수 선택기를 포함할 수 있다.

Description

전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치{Method and Apparatus for Digital Predistortion in Power Amplication System}
본 발명은 전력 증폭 기술에 관한 것으로서, 상세하게, 전력 증폭기의 비선형 특성을 개선하기 위해 주파수 대역 별 상이한 방식의 디지털 전치 왜곡기를 병렬 배치하여 최적화된 증폭기 선형 보상을 수행하는 것이 가능한 디지털 전치 왜곡 방법 및 그를 위한 장치 및 시스템에 관한 것이다.
통신 시스템에 있어서, 전력 소모의 대부분을 차지하는 전력 증폭기에 대한 효율 개선은 매우 중요한 핵심 기술이다. 전력 증폭기의 선형 특성 개선을 위해 디지털 전치 왜곡 기술이 사용되어 왔으며, 전력 증폭기의 효율 개선을 위해서는 비대칭 도허티(Asymmetric Doherty) 기술이 사용되었다.
무선 통신 시스템에서 안테나의 출력을 크게 하기 위해서는 높은 이득을 가지는 전력 증폭기가 사용되어야 한다. 하지만, 고출력 증폭기가 사용되면 입력 신호가 커질수록 출력 신호의 이득이 감소하는 비선형 특성이 크게 나타난다.
일반적으로 디지털 전치 왜곡 방식은 디지털 신호 처리를 통해 전력 증폭기 입력 신호 대비 출력 신호의 비선형 왜곡 정도를 확인하여 비선형 왜곡 신호와 진폭 및 위상이 반대되는 신호를 입력 신호에 인가함으로써 전력 증폭기에 대한 선형 특성을 개선시키는 방식이다.
종래의 전력 증폭기의 비선형 특성을 보상하기 위한 디지털 전치 왜곡(Digital PreDistortion, DPD) 기술은 크게 룩업 테이블(LUT: Look Up Table) 기반 전치 왜곡 방식과 다항식 기반의 전치 왜곡 방식이 사용되었다.
한국등록특허 10-1679230에서는 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치 왜곡 장치 및 그 방법에 관한 것으로서, 직렬로 연결된 다항식 전치 왜곡기를 이용하여 직렬로 연결된 복수 개의 전력 증폭기의 비선형 특성을 보상하는 방법이 개시된 바 있다.
하지만, 종래의 직렬 연결된 복수의 다항식 디지털 전치 왜곡기를 이용한 전력 증폭기는 광대역 시스템에서 주파수 대역 별 최적화된 전치 왜곡이 이루어지지 않는 문제점이 있었다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 고안된 것으로, 본 발명의 목적은 디지털 전치 왜곡 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 광대역 전력 증폭기의 비선형 특성을 보상하기 위한 디지털 전치 왜곡 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 주파수 대역 별 상이한 방식의 디지털 전치 왜곡기를 병렬 구조로 배치하여 입력 신호의 주파수 대역에 따라 최적화된 증폭기 선형 보상을 수행하는 것이 가능한 디지털 전치 왜곡 방법 및 장치를 제공하는 것이다.
본 발명은 전력 증폭 시스템, 전력 증폭 시스템의 디지털 전치 왜곡 방법 및 그를 위한 장치를 제공할 수 있다.
일 실시 예에 따른 전력 증폭 시스템은 제1 주파수 대역으로 전송될 신호를 전치 왜곡하여 증폭하는 제1 전력 증폭 모듈과 제2 주파수 대역으로 전송될 신호를 전치 왜곡하여 증폭하는 제2 전력 증폭 모듈과 입력 신호가 전송될 주파수 대역 기반하여 상기 제1 전력 증폭 모듈 및 상기 제2 전력 증폭 모듈 중 어느 하나로 상기 입력 신호를 전달하는 제1 주파수 선택기를 포함할 수 있다.
여기서, 상기 제2 주파수 대역이 상기 제1 주파수 대역보다 높은 주파수 대역이면, 상기 제1 전력 증폭 모듈은 룩업 테이블 기반의 디지털 전치 왜곡을 수행하는 제1 디지털 전치 왜곡기를 포함하고, 상기 제2 전력 증폭 모듈은 다항식 기반의 디지털 전치 왜곡을 수행하는 제2 디지털 전치 왜곡기를 포함할 수 있다.
또한, 상기 제1 전력 증폭 모듈은 저출력 증폭기인 제1 전력 증폭기를 포함하고, 상기 제2 전력 증폭 모듈은 고출력 증폭기인 제2 전력 증폭기를 포함할 수 있다.
또한, 상기 제1 전력 증폭 모듈은 상기 제1 디지털 전치 왜곡기와 상기 제1 전력 증폭기 사이에 배치되어 전치 왜곡된 신호를 변조하는 제1 변조기를 포함하고, 상기 제2 전력 증폭 모듈은 상기 제2 디지털 전치 왜곡기와 상기 제2 전력 증폭기 사이에 배치되어 전치 왜곡된 신호를 변조하는 제2 변조기를 포함할 수 있다.
또한, 상기 제1 주파수 대역은 800MHz~2100MHz이고, 상기 제2 주파수 대역은 2300MHz~2700MHz일 수 있다.
또한, 상기 전력 증폭 시스템은 상기 제1 전력 증폭 모듈 및 상기 제2 전력 증폭 모듈의 출력 신호를 해당 주파수 대역의 전송 안테나로 전송하는 제2 주파수 선택기를 더 포함할 수 있다.
본 발명의 다른 실시 예에 따른 전력 증폭 시스템의 디지털 전치 왜곡 방법은 입력 신호가 전송될 주파수 대역을 식별하는 단계와 병렬 배치된 복수의 전력 전송 모듈 중 상기 식별된 주파수 대역에 상응하는 전력 전송 모듈을 식별하는 단계와 상기 식별된 전력 전송 모듈을 통해 상기 입력 신호를 전치 왜곡하여 전치 왜곡 신호를 생성하는 단계와 상기 식별된 적력 전송 모듈을 통해 상기 전치 왜곡 신호를 변조하여 증폭하는 단계를 포함할 수 있다.
여기서, 상기 식별된 주파수 대역이 제1 주파수 대역이면 룩업 테이블 기반의 디지털 전치 왜곡을 수행하고, 상기 식별된 주파수 대역이 제2 주파수 대역이면 다항식 기반의 디지털 전치 왜곡을 수행하고, 상기 제2 주파수 대역이 상기 제1 주파수 대역보다 높은 주파수 대역일 수 있다.
또한, 상기 제1 주파수 대역에 상응하는 상기 전력 증폭 모듈은 저출력 증폭을 수행하고, 상기 제2 주파수 대역에 상응하는 상기 전력 증폭 모듈은 고출력 증폭을 수행할 수 있다.
또한, 상기 전력 증폭 모듈은 동상(in-phase)의 성분(I) 및 직각-위상(quadrature-phase)의 성분(Q)을 포함하는 직교 변조 신호를 생성하여 증폭할 수 있다.
또한, 상기 제1 주파수 대역은 800MHz~2100MHz이고, 상기 제2 주파수 대역은 2300MHz~2700MHz일 수 있다.
또한, 상기 디지털 전치 왜곡 방법은 상기 전력 증폭 모듈의 출력 신호를 상기 식별된 주파수 대역에 상응하는 전송 안테나로 전송하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시 예는 상기 디지털 전치 왜곡 방법들 중 어느 하나의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체를 제공할 수도 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 방법, 장치 및 시스템에 대한 효과에 대해 설명하면 다음과 같다.
본 발명은 전력 증폭기를 비선형 특성을 개선하기 위한 디지털 전치 왜곡 방법 및 장치를 제공하는 장점이 있다.
또한, 본 발명은 주파수 대역 별 상이한 방식의 디지털 전치 왜곡기를 병렬 구조로 배치하여 입력 신호의 주파수 대역에 따라 최적화된 증폭기 선형 보상을 수행하는 것이 가능한 디지털 전치 왜곡 방법 및 장치를 제공하는 장점이 있다.
또한, 본 발명은 주파수에 최적화된 디지털 전치 왜곡을 수행함으로써, 불필요한 자원 낭비를 미연에 방지하고 처리 부하를 최소화시킬 수 있는 장점이 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 기술에 따른 전력 증폭 시스템의 구조를 설명하기 위한 도면이다.
도 2는 실시 예에 따른 전력 증폭 시스템의 구조를 설명하기 위한 도면이다.
도 3은 실시 예에 따른 전력 증폭기에 대한 입출력 특성을 추출하는 방법을 설명하기 위한 도면이다.
도 4는 실시 예에 따른 룩업 테이블 기반의 디지털 전치 왜곡 방법을 설명하기 위한 도면이다.
도 5는 실시 예에 따른 다항식 기반의 디지털 전치 왜곡 방법을 설명하기 위한 도면이다.
도 6은 실시 예에 따른 전력 증폭기의 비선형 특성을 설명하기 위한 도면이다.
도 7은 실시 예에 따른 전력 증폭 시스템에서의 디지털 전치 왜곡 방법을 설명하기 위한 순서도이다.
이하, 본 발명의 실시예들이 적용되는 장치 및 다양한 방법들에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 하드웨어적이 구성 요소-예를 들면, 회로 소자, 마이크로 프로세서, 메모리, 센서 등을 포함함-로 구현될 수 있으나, 이는 하나의 실시예에 불과하며, 해당 구성 요소의 일부 기능 또는 전체가 소프트웨어로 구현될 수도 있다.
실시예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 종래 기술에 따른 전력 증폭 시스템의 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 종래의 전력 증폭 시스템(100)은 제1 다항식 디지털 전치 왜곡기(110), 제2 다항식 디지털 전치 왜곡기(120), 변조기(130), 제1 전력 증폭기(140), 제2 전력 증폭기(150)를 포함하여 구성된다.
종래의 전력 증폭기(100)는 직렬로 연결된 복수 개의 전력 증폭기와 직렬로 연결된 복수 개의 다항식 디지털 전치 왜곡기가 직렬 병합된 구조를 가졌다.
일 예로, 종래의 전력 증폭 시스템(100)은 도 1에 도시된 바와 같이, 직렬 연결된 제1 전력 증폭기(140)와 제2 전력 증폭기(150)로 구성된 경우, 제1 전력 증폭기(140)와 제2 전력 증폭기(150) 각각의 비선형 특성을 보상하기 위한 제1 다항식 전치 왜곡기(110)와 제2 다항식 전치 왜곡기(120)가 직렬 연결되어 변조기(130)의 전단에 배치되었다.
이를 통해 종래의 전력 증폭 시스템(100)은 별도의 피드백 구조를 가지지 않고도 미리 추출된 다항식 디지털 전치 왜곡기 계수를 이용하여 전력 증폭기의 비선형 특성을 보상할 수 있었다.
하지만, 종래의 전력 증폭기는 입력 신호의 주파수 대역에 상관 없이 항상 복수의 다항식 전치 왜곡기 및 복수의 전력 증폭기가 구동하므로 처리 지연 및 전력 소모가 큰 문제점이 있었다.
특히, 종래 다항식 기반의 전치 왜곡 방식은 시스템 자원을 많이 사용하므로 전력 증폭 시스템 성능을 열화시키는 문제점도 있었다.
도 2는 실시 예에 따른 전력 증폭 시스템의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 전력 증폭 시스템(200)는 제1 주파수 선택기(210), 제1 주파수 대역 전력 증폭 모듈(220), 제2 주파수 대역 전력 증폭 모듈(230) 및 제2 주파수 선택기(240)를 포함하여 구성될 수 있다.
제1 주파수 선택기(210)는 입력 신호 X(n)의 주파수 대역에 따라 입력 신호 X(n)를 제1 주파수 대역 전력 증폭 모듈(220)에 전달하거나 제2 주파수 대역 전력 증폭 모듈(230)에 전달할 수 있다.
제2 주파수 선택기(240)는 제1 주파수 대역 전력 증폭 모듈(220) 또는 제2 주파수 대역 전력 증폭 모듈(230)로부터 수신된 신호 Y(n)을 해당 주파수 대역의 전송 안테나(250)로 전송할 수 있다.
실시 예에 따른 전력 증폭 시스템(200)은 제1 주파수 선택기(210) 및 제2 주파수 선택기(240)의 동작을 제어하는 제어기(미도시)를 더 포함할 수도 있다. 이 경우, 제어기는 입력 신호 X(n)의 전송 주파수 대역에 따라 입력 신호 X(n)이 제1 주파수 대역 전력 증폭 모듈(220)로 전달되거나 제2 주파수 대역 전력 증폭 모듈(230)로 전달될 수 있도록 제어할 수 있다. 이 경우, 제1 주파수 선택기(210)는 스위치 회로를 포함하여 구성될 수 있다.
제1 주파수 대역 전력 증폭 모듈(220)은 제1 주파수 대역의 입력 신호 X(n)에 대해 디지털 전치 왜곡을 수행한 후 전치 왜곡된 신호를 변조하여 증폭시킬 수 있다. 이를 위해 제1 주파수 대역 전력 증폭 모듈(220)은 제1 디지털 전치 왜곡기(221), 제1 변조기(222) 및 제1 전력 증폭기(223)를 포함하여 구성될 수 있다.
제2 주파수 대역 전력 증폭 모듈(230)은 제2 주파수 대역의 입력 신호 X(n)에 대해 디지털 전치 왜곡을 수행한 후 전치 왜곡된 신호를 변조하여 증폭시킬 수 있다. 이를 위해 제2 주파수 대역 전력 증폭 모듈(220)은 제2 디지털 전치 왜곡기(231), 제2 변조기(232) 및 제2 전력 증폭기(233)를 포함하여 구성될 수 있다.
제1 전력 증폭기(223)의 비선형 특성은 제1 디지털 전치 왜곡기(221)에 의해 선형 보상되고, 제2 전력 증폭기(233)의 비선형 특성은 제2 디지털 전치 왜곡기(231)에 의해 선형 보상될 수 있다.
실시 예로, 제2 주파수 대역이 제1 주파수 대역보다 높은 주파수 대역인 경우, 제1 디지털 전치 왜곡기(221)는 룩업 테이블 기반의 전치 왜곡 방식을 수행하도록 구성되고, 제2 디지털 전치 왜곡기(231)는 다항식 기반의 전치 왜곡 방식을 수행하도록 구성될 수 있다.
일 예로, 제2 주파수 대역이 제1 주파수 대역보다 높은 주파수 대역인 경우, 제1 전력 증폭기(223)는 다중 대역 전력 증폭기로 구성되고, 제2 전력 증폭기(233)는 고대역 전력 증폭기로 구성될 수 있다.
일 예로, 제1 주파수 대역이 2.1GHz이하-예를 들면, 800MHz~2100MHz-의 특정 주파수 대역이고, 제2 주파수 대역은 2.3GHz~2.7GHz의 주파수 대역일 수 있으나, 이에 한정되지는 않으며, 본 실시 예에 따른 전력 증폭 시스템이 사용되는 응용-예를 들면, 무선 통신 방식-에 따라 제1 내지 제2 주파수 대역은 상이할 수 있다.
2.1GHz 이하의 주파수 대역은 해당 주파수 대역의 특성상 28dBm 정도의 최대 송신 전력을 가지므로, 저출력 증폭기가 요구된다. 따라서, 상기 도 2의 실시 예에 있어서, 제1 전력 증폭기(223)는 저출력 증폭기일 수 있다.
반면, 2.3GHz~2.7GHz의 주파수 대역은 30dBm 정도의 최대 송신 전력을 가지므로, 고출력 증폭기가 요구된다. 따라서, 상기 도 2의 실시 예에 있어서, 제2 전력 증폭기(223)는 고출력 증폭기일 수 있다.
또한, 2.1GHz 이하의 주파수 대역은 저출력 증폭기가 사용되므로, 고출력 포화 현상에 따른 보상이 요구되지 않을 수 있다. 이에 따라, 제1 주파수 대역 전력 증폭 모듈(220)에는 구성이 간단하고, 메모리 및 프로세싱 자원 사용이 적어 처리 속도가 빠른 룩업 테이블 기반의 디지털 전치 왜곡기가 배치될 수 있다.
반면, 2.3GHz~2.7GHz의 주파수 대역은 고출력 증폭기가 사용되어야 하므로, 고출력 포화 현상에 따른 보상이 필요할 수 있다. 이에 따라, 제2 주파수 대역 전력 증폭 모듈(230)에는 고출력 포화 현상에 대한 선형 보상 성능이 우수한 다항식 기반의 디지털 전치 왜곡기가 배치될 수 있다.
실시 예로, 제1 변조기(222)와 제2 변조기(232)는 동상(in-phase)의 성분(I) 및 직각-위상(quadrature-phase)의 성분(Q)을 포함하는 직교 변조 신호를 생성하는 직교 변조기일 수 있다.
이상의 도 2에서 설명한 바와 같이, 실시 예에 따른 전력 증폭 시스템은 주파수 대역 별 최적화된 디지털 전치 왜곡 방식을 수행함으로써, 전력 증폭기의 비선형 특성을 효과적으로 보상하여 ACLR(Adjacent Channel Leakage Ratio)을 향상시킬 수 있는 장점이 있다.
또한, 주파수 대역 별 상이한 타입의 디지털 전치 왜곡기를 병렬 배치함으로써, 해당 주파수 대역의 입력 신호에 대해 최적화된 디지털 전치 왜곡을 수행할 수 있을 뿐만 아니라 불필요한 자원 낭비를 미연에 방지하고 내부 처리 부하를 최소화시킬 수 있는 장점이 있다.
도 3은 실시 예에 따른 전력 증폭기에 대한 입출력 특성을 추출하는 방법을 설명하기 위한 도면이다.
도 3을 참조하면 전력 증폭기의 입출력 특성 데이터를 추출하기 위한 시스템(300)은 입력 구간 조절부(310), 신호 생성부(320), 전력증폭기(330), 신호 측정부(340) 및 메모리(350)을 포함하여 구성될 수 있다.
입력 구간 조절부(310)는 신호 생성부(320)가 생성하는 입력 신호 X(n)의 이득-즉, 진폭 레벨-을 조절함으로써 직교 진폭변조(Amplitude Modulation, AM) 구간을 변화시킬 수 있다.
신호 생성부(320)는 입력 구간 조절부(310)에 의해 조절되는 이득에 따라 입력 신호 X(n)를 생성할 수 있다. 해당 입력 구간 k에서 생성된 입력 I/Q 특성 Xk(n)은 메모리(350)의 해당 기록 영역에 도면 번호 351에 도시된 바와 같이 테이블의 형태로 저장될 수 있다.
신호 생성부(320)에서 생성된 입력 신호 X(n)은 전력증폭기(330)로 입력되고, 전력증폭기(330)에서 증폭한 출력 신호 Y(n)은 신호 측정부(340)로 입력될 수 있다.
신호 생성부(320)는 출력 신호 Y(n)을 측정하여 해당 입력 구간 k에 상응하는 출력 I/Q 특성 Zk(n)을 생성하고, Zk(n)을 메모리(350)의 해당 기록 영역에 도면 번호 351에 도시된 바와 같이 테이블의 형태로 저장될 수 있다. 이하 설명의 편의를 위해 상기 테이블을 ‘입출력 특성 테이블(351)’이라 명하기로 한다.
전력증폭기(330)에 의해 증폭된 신호 Y(n)은 해당 전력증폭기의 비선형 특성에 따라 왜곡될 수 있다.
전력증폭기(330)의 왜곡 특성은 입출력 특성 테이블(351)을 통해 추출될 수 있으며, 추출된 왜곡 특성에 기초하여 선형 보상-즉, 전력 증폭기의 이득 보상-이 이루어질 수 있다.
도 4는 실시 예에 따른 룩업 테이블 기반의 디지털 전치 왜곡 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 룩업 테이블 기반의 디지털 전치 왜곡 방식에서 입력 I/Q 특성 데이터(420)과 출력 I/Q 특성 데이터(430)에 기반하여 해당 입력 신호에 대해 얼마나 왜곡이 발생되었는지가 식별될 수 있다.
이때, 식별된 왜곡 정도에 기반하여 입력 I/Q 특성 데이터(420)에 상응하는 실제 적용 값(440)이 결정될 수 있다.
도면 번호 450를 참조하면, 입력 구간 조절부(310)에 의해 조절된 이득에 따라 신호 생성부(320)는 입력 I/Q 특성 데이터 X1(n)을 생성하고, X1(n)을 메모리(350)의 해당 영역에 저장할 수 있다.
이때, 신호 측정부(340)는 전력 증폭기(330)의 출력에 기초하여 출력 I/Q 특성 데이터 Z1(n)을 생성하고, Z1(n)를 메모리(350)의 해당 영역에 저장할 수 있다.
입력 I/Q 특성 데이터 X1(n)과 출력 I/Q 특성 데이터 Z1(n)에 기반하여 왜곡 정도가 산출되면, 산출된 왜곡 정도에 기초하여 실제 적용 값 Z1(n)이 결정될 수 있다. 여기서, 실제 적용 값 Z1(n)은 전력 증폭기(330)의 비선형 특성을 보상될 수 있는 값으로 결정되고, 결정된 값 Z1(n)은 메모리(350)의 해당 영역에 저장될 수 있다.
일 예로, X1(n), Z1(n)이 10과 30로 측정되고, 전력 증폭기(330)가 선형 특성을 가질 때 X1(n)에 대응하여 이론적으로 기대되는 출력 I/Q 특성 데이터가 40이라 가정하자. 이때, 전력 증폭기(330)로 입력되는 실제 신호는 출력 I/Q 특성 데이터가 이론적인 값인 40에 도달하도록 전치 왜곡이 이루어져야 한다.
이상에서 설명한 바와 같이, 룩업 테이블 기반의 디지털 전치 왜곡 방식은 전력 증폭기가 선형적인 특성을 가지도록 입력 진폭 레벨에 대한 실제 적용 값을 미리 계산하여 메모리에 유지시킴으로써, 해당 전력 구간에서의 비선형 특성을 빠르게 보상할 수 있는 장점이 있다.
하지만, 룩업 테이블 기반의 디지털 전치 왜곡 방식은 고출력 구간에서의 심한 비선형 왜곡에 대해서는 정밀하게 보상하기 힘든 단점이 있다. 물론, 보다 정밀한 보상을 위해 전체 전력 구간을 보다 세분화하여 실제 적용 값을 계산할 수도 있으나, 이는 룩업 테이블 저장을 위한 메모리의 용량이 증가할 뿐만 아니라 그에 따른 처리 속도도 느려지는 단점이 있다.
도 5는 실시 예에 따른 다항식 기반의 디지털 전치 왜곡 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 다항식 계수 추출부(510)는 입출력 특성 테이블(520)에 기반하여 입력 구간 및 해당 입력 구간에 대응하는 다항식 계수를 포함하는 다항식 계수 테이블(530)을 생성할 수 있다.
다항식 계수 추출부(510)는 볼테라 급수를 이용하여 다항식 형태의 입출력 특성을 추정할 수 있다. 여기서, 볼테라 급수는 하기 수학식 1과 같이 표현될 수 있다.
Figure pat00001
<수학식 1>
볼테라 급수를 나타내는 상기 수학식 1에서 k는 다항식 차수를 의미하며,
Figure pat00002
는 다항식 계수 x(n)은 전력 증폭기의 입력 신호, y(n)은 전력 증폭기의 출력 신호를 의미한다. 볼테라 급수의 계수를 구하기 위해서는 입출력 데이터의 크기가 위상의 차를 최소화되도록 계수를 설정해 주는 LMS(Least Mean Squares) 알고리즘이 사용될 수 있다. 다항식 전치 왜곡기의 특성은 전력증폭기의 입출력 특성의 역 특성을 가져야 한다.
이에 따라, 하기 수학식 2와 같이, 상기 수학식 1의 입력신호 x(n)과 출력신호 y(n)을 역으로 넣어주고 계수를 LMS 알고리즘을 통해 반복적으로 업데이트하여 해당 입력 구간에 상응하는 최종 다항식 전치 왜곡기의 계수
Figure pat00003
가 결정되게 된다.
Figure pat00004
<수학식 2>
다항식 계수 테이블(530)에서는 입력 구간 별 결정된 다항식 전치 왜곡기의 계수가 기록될 수 있다.
도 6은 전력 증폭기의 비선형 특성을 설명하기 위한 도면이다.
도 6을 참조하면, 도면 번호 610은 이상적인 선형 특성을 가지는 전력 증폭기의 입출력 응답을 보여주고, 도면 번호 620은 고출력 구간에서 비선형 특성을 가지는 전력 증폭기의 입출력 응답을 보여준다.
도 6에 도시된 바와 같이, 고출력 전력 증폭기의 경우, 입력 신호 X(n)의 진폭이 제1 진폭 레벨 이하인 경우에는 선형적인 특성을 가지나 입력 신호 X(n)의 진폭이 제1 진폭 레벨을 초과하면 포화 현상이 발생하여 비선형 특성을 가지게 된다.
따라서, 비선형 구간에서 디지털 전치 왜곡을 수행하여 고출력 신호 왜곡이 보상될 수 있다.
도 7은 실시 예에 따른 전력 증폭 시스템에서의 디지털 전치 왜곡 방법을 설명하기 위한 순서도이다.
도 7을 참조하면, 전력 증폭 시스템은 입력 신호를 수신할 수 있다(S710).
전력 증폭 시스템은 입력 신호가 전송될 주파수 대역을 식별할 수 있다(S720).
전력 증폭 시스템은 병렬 배치된 복수의 전력 증폭 모듈 중 식별된 주파수 대역에 상응하는 전력 증폭 모듈을 식별할 수 있다(S730).
전력 증폭 시스템은 식별된 전력 증폭 모듈을 통해 입력 신호를 왜곡하여 전치 왜곡 신호를 생성할 수 있다(S740).
또한, 전력 증폭 시스템은 식별된 전력 증폭 모듈을 통해 전치 왜곡 신호를 변조한 후 증폭시킬 수 있다(S750).
이후, 증폭된 신호는 해당 전송 안테나를 통해 출력될 수 있다.
실시 예로, 전력 증폭 시스템이 입력 신호가 전송될 두 개의 주파수 대역을 식별할 수 있다. 이하, 설명의 편의를 위해 두 개의 주파수 대역을 제1 주파수 대역과 제2 주파수 대역이라 명하기로 한다. 여기서, 제2 주파수 대역이 제1 주파수 대역보다 높은 주파수 대역이라 가정하자.
입력 신호가 전송될 주파수 대역이 제1 주파수 대역인 것으로 식별되면, 전력 증폭 시스템은 해당 입력 신호에 대해 룩업 테이블 기반의 디지털 전치 왜곡이 이루어지도록 제어할 수 있다.
반면, 입력 신호가 전송될 주파수 대역이 제1 주파수 대역인 것으로 식별되면, 전력 증폭 시스템은 해당 입력 신호에 대해 다항식 기반의 디지털 전치 왜곡이 이루어지도록 제어할 수 있다.
일 예로, 제1 주파수 대역이 2.1GHz이하의 특정 주파수 대역이고, 제2 주파수 대역은 2.3GHz~2.7GHz의 주파수 대역일 수 있으나, 이에 한정되지는 않으며, 전력 증폭 시스템이 사용되는 응용-예를 들면, 무선 통신 방식-에 따라 제1 내지 제2 주파수 대역은 상이하게 정의될 수 있다.
2.1GHz 이하의 주파수 대역은 해당 주파수 대역의 특성상 28dBm 정도의 최대 송신 전력을 가지므로, 저출력 증폭기가 요구된다. 따라서, 상기 도 2의 실시 예에 있어서, 제1 전력 증폭기(223)는 저출력 증폭기일 수 있다.
반면, 2.3GHz~2.7GHz의 주파수 대역은 30dBm 정도의 최대 송신 전력을 가지므로, 고출력 증폭기가 요구된다. 따라서, 상기 도 2의 실시 예에 있어서, 제2 전력 증폭기(223)는 고출력 증폭기일 수 있다.
또한, 2.1GHz 이하의 주파수 대역은 저출력 증폭기가 사용되므로, 고출력 포화 현상에 따른 보상이 요구되지 않을 수 있다. 이에 따라, 제1 주파수 대역에 대응하는 전력 증폭 모듈은 구성이 간단하고, 자원 사용이 적어 처리 속도가 빠른 룩업 테이블 기반의 디지털 전치 왜곡기가 배치될 수 있다.
반면, 2.3GHz~2.7GHz의 주파수 대역은 고출력 증폭기가 사용되어야 하므로, 고출력 포화 현상에 따른 보상이 요구된다. 이에 따라, 제2 주파수 대역에 대응하는 전력 증폭 모듈에는 고출력 포화 현상에 대한 선형 보상 성능이 우수한 다항식 기반의 디지털 전치 왜곡기가 배치될 수 있다.
실시 예로, 전력 증폭 모듈에 구비되는 변조기로 동상(in-phase)의 성분(I) 및 직각-위상(quadrature-phase)의 성분(Q)을 포함하는 직교 변조 신호를 생성하는 직교 변조기가 사용될 수 있다.
이상의 도 7에서 설명한 바와 같이, 실시 예에 따른 전력 증폭 시스템은 주파수 대역 별 최적화된 디지털 전치 왜곡 방식을 수행함으로써, 전력 증폭기의 비선형 특성을 효과적으로 보상하여 ACLR(Adjacent Channel Leakage Ratio)을 향상시킬 수 있는 장점이 있다.
또한, 주파수 대역 별 상이한 타입의 디지털 전치 왜곡기를 병렬 배치함으로써, 해당 주파수 대역의 입력 신호에 대해 최적화된 디지털 전치 왜곡을 수행할 수 있을 뿐만 아니라 불필요한 자원 낭비를 미연에 방지하고 내부 처리 부하를 최소화시킬 수 있는 장점이 있다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다.
따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (12)

  1. 제1 주파수 대역으로 전송될 신호를 전치 왜곡하여 증폭하는 제1 전력 증폭 모듈;
    제2 주파수 대역으로 전송될 신호를 전치 왜곡하여 증폭하는 제2 전력 증폭 모듈; 및
    입력 신호가 전송될 주파수 대역 기반하여 상기 제1 전력 증폭 모듈 및 상기 제2 전력 증폭 모듈 중 어느 하나로 상기 입력 신호를 전달하는 제1 주파수 선택기
    를 포함하는 전력 증폭 시스템.
  2. 제1항에 있어서,
    상기 제1 전력 증폭 모듈은 룩업 테이블 기반의 디지털 전치 왜곡을 수행하는 제1 디지털 전치 왜곡기를 포함하고, 상기 제2 전력 증폭 모듈은 다항식 기반의 디지털 전치 왜곡을 수행하는 제2 디지털 전치 왜곡기를 포함하는 전력 증폭 시스템.
  3. 제2항에 있어서,
    상기 제1 전력 증폭 모듈은 저출력 증폭기인 제1 전력 증폭기를 포함하고, 상기 제2 전력 증폭 모듈은 고출력 증폭기인 제2 전력 증폭기를 포함하는 전력 증폭 시스템.
  4. 제3항에 있어서,
    상기 제1 전력 증폭 모듈은 상기 제1 디지털 전치 왜곡기와 상기 제1 전력 증폭기 사이에 배치되어 전치 왜곡된 신호를 변조하는 제1 변조기를 포함하고,
    상기 제2 전력 증폭 모듈은 상기 제2 디지털 전치 왜곡기와 상기 제2 전력 증폭기 사이에 배치되어 전치 왜곡된 신호를 변조하는 제2 변조기를 포함하는 전력 증폭 시스템.
  5. 제1항에 있어서,
    상기 제1 주파수 대역은 800MHz~2100MHz이고, 상기 제2 주파수 대역은 2300MHz~2700MHz인 전력 증폭 시스템.
  6. 제1항에 있어서,
    상기 제1 전력 증폭 모듈 및 상기 제2 전력 증폭 모듈의 출력 신호를 해당 주파수 대역의 전송 안테나로 전송하는 제2 주파수 선택기를 더 포함하는 전력 증폭 시스템.
  7. 입력 신호가 전송될 주파수 대역을 식별하는 단계;
    병렬 배치된 복수의 전력 전송 모듈 중 상기 식별된 주파수 대역에 상응하는 전력 전송 모듈을 식별하는 단계;
    상기 식별된 전력 전송 모듈을 통해 상기 입력 신호를 전치 왜곡하여 전치 왜곡 신호를 생성하는 단계; 및
    상기 식별된 적력 전송 모듈을 통해 상기 전치 왜곡 신호를 변조하여 증폭하는 단계
    를 포함하는 전력 증폭 시스템의 디지털 전치 왜곡 방법.
  8. 제7항에 있어서,
    상기 식별된 주파수 대역이 제1 주파수 대역이면 룩업 테이블 기반의 디지털 전치 왜곡을 수행하고,
    상기 식별된 주파수 대역이 제2 주파수 대역이면 다항식 기반의 디지털 전치 왜곡을 수행하고,
    상기 제2 주파수 대역이 상기 제1 주파수 대역보다 높은 주파수 대역인
    전력 증폭 시스템의 디지털 전치 왜곡 방법.
  9. 제8항에 있어서,
    상기 제1 주파수 대역에 상응하는 상기 전력 증폭 모듈은 저출력 증폭을 수행하고, 상기 제2 주파수 대역에 상응하는 상기 전력 증폭 모듈은 고출력 증폭을 수행하는 전력 증폭 시스템의 디지털 전치 왜곡 방법.
  10. 제7항에 있어서,
    상기 전력 증폭 모듈은 동상(in-phase)의 성분(I) 및 직각-위상(quadrature-phase)의 성분(Q)을 포함하는 직교 변조 신호를 생성하여 증폭하는 전력 증폭 시스템의 디지털 전치 왜곡 방법.
  11. 제8항에 있어서,
    상기 제1 주파수 대역은 800MHz~2100MHz이고, 상기 제2 주파수 대역은 2300MHz~2700MHz인 전력 증폭 시스템의 디지털 전치 왜곡 방법.
  12. 제7항에 있어서,
    상기 전력 증폭 모듈의 출력 신호를 상기 식별된 주파수 대역에 상응하는 전송 안테나로 전송하는 단계를 더 포함하는 전력 증폭 시스템의 디지털 전치 왜곡 방법.
KR1020180130368A 2018-10-30 2018-10-30 전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치 KR20200048351A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180130368A KR20200048351A (ko) 2018-10-30 2018-10-30 전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180130368A KR20200048351A (ko) 2018-10-30 2018-10-30 전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20200048351A true KR20200048351A (ko) 2020-05-08

Family

ID=70678136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180130368A KR20200048351A (ko) 2018-10-30 2018-10-30 전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20200048351A (ko)

Similar Documents

Publication Publication Date Title
KR101139576B1 (ko) 개선된 전력증폭기 구조
Qureshi et al. A 90-W peak power GaN outphasing amplifier with optimum input signal conditioning
US9768739B2 (en) Digital hybrid mode power amplifier system
CN100555843C (zh) 基于模拟预失真的线性功率放大电路及方法
KR101055933B1 (ko) 저 피크 대 평균비를 가진 위상 변조 신호용 전치 보상기
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
JP2002522989A (ja) 移動通信システムの電力増幅線形化装置及び方法
US8140030B2 (en) Adaptive impedance converter adaptively controls load impedance
CN102710222B (zh) 一种行波管线性化信号调理驱动装置
CN102983824A (zh) 一种自适应预失真功率放大器
KR20200048351A (ko) 전력 증폭 시스템에서의 디지털 전치 왜곡 방법 및 장치
CN113162559B (zh) 毫米波自适应预失真线性化固态功放
Srinidhi et al. Digitally assisted load modulated balanced amplifier for 200W cellular infrastructure applications
US20110065381A1 (en) Method of transmitting higher power from a satellite by more efficiently using the existing satellite power amplifiers
WO2017020255A1 (en) Method and apparatus for power amplification
Zhang et al. Design of a memory polynomial predistorter for wideband envelope tracking amplifiers
Gouba et al. Joint study of PAPR reduction and digital predistortion
Wu et al. The use of nonlinear curvefitting in Digital Predistortion for linearizing RF power amplifiers
Ma et al. Design of asymmetrical Doherty power amplifier with reduced memory effects and enhanced back-off efficiency
Gupta et al. Adaptive digital baseband predistortion for RF power amplifier linearization
Cao et al. S-band 34.2 dBm envelope-tracking transmitter with 54% overall efficiency utilizing the high efficiency and wideband envelope amplifier
Hassani et al. Quantization error improvement in a digital predistorter for RF power amplifier linearization
WO2020047853A1 (zh) 信号处理方法及系统
KR100574897B1 (ko) 이동 통신 단말기의 비선형 왜곡 보상 장치
Ubostad et al. Linearity performance of an RF power amplifier under different bias-and load conditions with and without DPD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E90F Notification of reason for final refusal