KR20200043845A - System and method for measuring multiple signal - Google Patents

System and method for measuring multiple signal Download PDF

Info

Publication number
KR20200043845A
KR20200043845A KR1020180124719A KR20180124719A KR20200043845A KR 20200043845 A KR20200043845 A KR 20200043845A KR 1020180124719 A KR1020180124719 A KR 1020180124719A KR 20180124719 A KR20180124719 A KR 20180124719A KR 20200043845 A KR20200043845 A KR 20200043845A
Authority
KR
South Korea
Prior art keywords
signal
measurement point
measurement
multiplexer
selection
Prior art date
Application number
KR1020180124719A
Other languages
Korean (ko)
Other versions
KR102593366B1 (en
Inventor
전영환
정건
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020180124719A priority Critical patent/KR102593366B1/en
Publication of KR20200043845A publication Critical patent/KR20200043845A/en
Application granted granted Critical
Publication of KR102593366B1 publication Critical patent/KR102593366B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/21—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules having the same nominal voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/12—Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4278—Systems for data transfer from batteries, e.g. transfer of battery parameters to a controller, data transferred between battery controller and main controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

The present invention relates to a multi-signal measurement system to effectively measure a multi-signal in a battery management system (BMS) using the multi-signal, such as voltage, current, temperature, and the like, to be measured, and a method thereof. According to one embodiment of the present invention, the multi-signal measurement system is connected to a plurality of measurement points disposed in the BMS to measure the multi-signal received from the plurality of measurement points. The system comprises: a plurality of multiplexers electrically connected to each of a plurality of measurement point groups including the plurality of measurement points grouped by two or more groups to receive the multi-signal; a multiplexer selection circuit transferring, to a corresponding multiplexer, a first selection signal corresponding to at least one multiplexer connected to the measurement point group including a target measurement point among the plurality of measurement point groups; a measurement point selection circuit transferring a second selection signal discriminating the target measurement point from the measurement point group to the multiplexer receiving the first selection signal; and a processor selecting the measurement point group including the target measurement point to transfer the first selection signal corresponding to the selected measurement point group to the multiplexer selection circuit and selecting the target measurement point to transfer the second selection signal corresponding to the selected target measurement point to the measurement point selection circuit.

Description

다중 신호 측정 시스템 및 방법{System and method for measuring multiple signal}System and method for measuring multiple signals}

본 발명은 다중 신호 측정 시스템 및 방법에 관한 것으로서, 보다 상세하게는 전압, 전류 또는 온도 등의 측정 대상이 되는 다중 신호를 가지는 BMS에서 다중 신호를 효과적으로 측정하는 다중 신호 측정 시스템 및 방법에 관한 것이다.The present invention relates to a multi-signal measurement system and method, and more particularly, to a multi-signal measurement system and method for effectively measuring multiple signals in a BMS having multiple signals to be measured, such as voltage, current, or temperature.

최근, 노트북, 비디오 카메라, 휴대용 전화기 등과 같은 휴대용 전자 제품의 수요가 급격하게 증대되고, 전기 자동차, 에너지 저장용 축전지, 로봇, 위성 등의 개발이 본격화됨에 따라, 반복적인 충방전이 가능한 고성능 이차 전지에 대한 연구가 활발히 진행되고 있다.In recent years, as the demand for portable electronic products such as laptops, video cameras, and portable telephones has rapidly increased, and electric vehicles, energy storage batteries, robots, and satellites have been developed in earnest, high-performance secondary batteries capable of repeated charging and discharging are possible. Research is actively underway.

현재 상용화된 이차 전지로는 니켈 카드뮴 전지, 니켈 수소 전지, 니켈 아연 전지, 리튬 이차 전지 등이 있는데, 이 중에서 리튬 이차 전지는 니켈 계열의 이차 전지에 비해 메모리 효과가 거의 일어나지 않아 충방전이 자유롭고, 자가 방전율이 매우 낮으며 에너지 밀도가 높은 장점으로 각광을 받고 있다.Currently commercialized secondary batteries include nickel-cadmium batteries, nickel-metal hydride batteries, nickel-zinc batteries, and lithium secondary batteries. Among these, lithium secondary batteries are free of charge and discharge because they have little memory effect compared to nickel-based secondary batteries, The self-discharge rate is very low, and it is spotlighted for its high energy density.

이에 따라 모바일 기기, 전기차, 하이브리드 자동차, 전력 저장 장치, 무정전 전원 장치 등에 대한 기술 개발과 수요가 증가함에 따라 에너지원으로서의 이차 전지의 수요가 급격히 증가하고 있다. 특히 전기차나 하이브리드 자동차에 사용되는 이차 전지는 고출력, 대용량 이차 전지로서, 이에 대한 많은 연구가 진행되고 있다.Accordingly, as technology development and demand for mobile devices, electric vehicles, hybrid vehicles, power storage devices, and uninterruptible power supplies increase, the demand for secondary batteries as an energy source is rapidly increasing. In particular, a secondary battery used in an electric vehicle or a hybrid vehicle is a high-power, high-capacity secondary battery, and many studies have been conducted.

또한, 이차 전지에 대한 많은 수요와 함께 이차 전지와 관련된 주변 부품이나 장치에 대한 연구도 함께 이루어지고 있다. 즉, 복수의 이차 전지를 연결하여 하나의 모듈로 만든 배터리 모듈, 배터리 모듈의 충방전을 제어하고 각 이차 전지의 상태를 모니터링하는 BMS(Battery Management System), 배터리 모듈과 BMS를 하나의 팩으로 만든 배터리 팩, 배터리 모듈을 모터와 같은 부하와 연결하는 스위치 등 다양한 부품과 장치에 대한 연구가 진행되고 있다.In addition, research on peripheral components and devices related to the secondary battery is being conducted along with a great demand for the secondary battery. That is, a battery module made of one module by connecting a plurality of secondary cells, a battery management system (BMS) that controls charging and discharging of a battery module and monitors the state of each secondary battery, and a battery module and a BMS made in one pack Research is being conducted on various components and devices, such as a battery pack and a switch connecting a battery module to a load such as a motor.

이러한, BMS는, 셀 어셈블리의 충방전을 제어하고 각 셀의 상태를 모니터링 위하여 전압, 전류 및 온도 등 복수의 신호를 측정한다. 예를 들어, BMS는, 셀 어셈블리, 컨택터, 퓨즈 및 션트 저항 등의 전압과 셀 어셈블리의 온도 등의 다수의 신호를 측정하고, 측정한 신호를 기초로 셀 어셈블리의 충방전을 제어한다.The BMS measures a plurality of signals such as voltage, current, and temperature to control charging and discharging of the cell assembly and monitoring the state of each cell. For example, the BMS measures a number of signals, such as the voltage of the cell assembly, contactor, fuse, and shunt resistor, and the temperature of the cell assembly, and controls charging and discharging of the cell assembly based on the measured signal.

종래에는 측정 장비의 하나의 핀에 측정의 대상이 되는 하나의 측정 포인트를 할당하여 측정 장비의 하나의 핀을 통해 하나의 측정 신호를 측정하는 방법을 사용했다. 그런데 이러한 종래의 방식은, 측정해야 하는 측정 신호가 증가함에 따라 회로 구성이 복잡해지는 단점이 있다.Conventionally, a method of measuring a single measurement signal through one pin of a measurement device by assigning one measurement point to be measured is assigned to one pin of the measurement device. However, such a conventional method has a disadvantage in that the circuit configuration is complicated as the number of measurement signals to be measured increases.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 전압, 전류 또는 온도 등의 측정 대상이 되는 다중 신호를 가지는 BMS에서 다중 신호를 효과적으로 측정하는 개선된 다중 신호 측정 시스템 및 방법을 제공하는 것에 목적이 있다.The present invention was devised to solve the above problems, and to provide an improved multi-signal measurement system and method for effectively measuring multiple signals in a BMS having multiple signals to be measured, such as voltage, current, or temperature. There is a purpose.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by examples of the present invention. In addition, it will be readily understood that the objects and advantages of the present invention can be realized by means and combinations thereof.

상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, BMS에 구비된 복수의 측정 포인트와 연결되어 상기 복수의 측정 포인트로부터 수신되는 다중 신호를 측정하는 시스템으로서, 둘 이상의 그룹으로 그룹핑 된 상기 복수의 측정 포인트를 포함하는 복수의 측정 포인트 그룹과 각각 전기적으로 연결되어 상기 다중 신호를 수신하도록 구성된 복수의 멀티플렉서; 상기 복수의 측정 포인트 그룹 중 대상 측정 포인트를 포함하는 측정 포인트 그룹과 연결된 적어도 하나의 멀티플렉서에 대응하는 제1 선택 신호를 상기 대응하는 멀티플렉서로 전달하도록 구성된 멀티플렉서 선택 회로; 상기 측정 포인트 그룹 중에서 상기 대상 측정 포인트를 구별하는 제2 선택 신호를 상기 제1 선택 신호를 수신한 멀티플렉서로 전달하도록 구성된 측정 포인트 선택 회로; 및 상기 대상 측정 포인트를 포함하는 측정 포인트 그룹을 선택하여 상기 선택된 측정 포인트 그룹에 대응하는 상기 제1 선택 신호를 상기 멀티플렉서 선택 회로로 전달하고, 상기 대상 측정 포인트를 선택하여 상기 선택된 대상 측정 포인트에 대응하는 상기 제2 선택 신호를 상기 측정 포인트 선택 회로로 전달하도록 구성된 프로세서를 포함한다.A multi-signal measurement system according to an embodiment of the present invention for achieving the above object is connected to a plurality of measurement points provided in the BMS system for measuring multiple signals received from the plurality of measurement points, two A plurality of multiplexers configured to receive the multiple signals electrically connected to a plurality of measurement point groups including the plurality of measurement points grouped into the above groups; A multiplexer selection circuit configured to transmit a first selection signal corresponding to at least one multiplexer connected to a measurement point group including a target measurement point among the plurality of measurement point groups to the corresponding multiplexer; A measurement point selection circuit configured to transmit a second selection signal distinguishing the target measurement point from the group of measurement points to a multiplexer receiving the first selection signal; And selecting the measurement point group including the target measurement point, transmitting the first selection signal corresponding to the selected measurement point group to the multiplexer selection circuit, and selecting the target measurement point to correspond to the selected target measurement point. And a processor configured to transmit the second selection signal to the measurement point selection circuit.

또한, 상기 프로세서는, 상기 제1 선택 신호가 흐르도록 구성된 제1 신호 라인 및 상기 제2 선택 신호가 흐르도록 구성된 제2 신호 라인을 통해 상기 복수의 멀티플렉서와 전기적으로 각각 연결되도록 구성될 수 있다.In addition, the processor may be configured to be electrically connected to the plurality of multiplexers through a first signal line configured to flow through the first selection signal and a second signal line configured to flow through the second selection signal.

또한, 상기 제1 신호 라인 및 상기 제2 신호 라인은, 전기적으로 서로 구별되고, 상기 제1 신호 라인은, 일단이 상기 프로세서에 구비된 1개의 출력 핀과 연결되고, 타단이 상기 복수의 멀티플렉서와 각각 연결되며, 상기 제2 신호 라인은, 일단이 상기 프로세서에 구비된 N개 이상의 출력 핀과 연결되고, 타단이 상기 복수의 멀티플렉서와 각각 연결되고, 상기 N은, 상기 선택된 측정 포인트 그룹에 포함된 상기 복수의 측정 포인트의 개수에 대응하는 이진 값의 총 자릿수를 나타낼 수 있다.In addition, the first signal line and the second signal line are electrically separated from each other, and the first signal line has one end connected to one output pin provided in the processor, and the other end connected to the plurality of multiplexers. Each connected, the second signal line, one end is connected to N or more output pins provided in the processor, the other end is respectively connected to the plurality of multiplexers, and N is included in the selected measurement point group The total number of digits of the binary value corresponding to the number of the plurality of measurement points may be indicated.

또한, 상기 멀티플렉서 선택 회로는, 상기 프로세서 및 상기 복수의 멀티플렉서 사이의 상기 제1 신호 라인 상에 구비되고, 상기 측정 포인트 선택 회로는, 상기 프로세서 및 상기 복수의 멀티플렉서 사이의 상기 제2 신호 라인 상에 구비될 수 있다.Further, the multiplexer selection circuit is provided on the first signal line between the processor and the multiplexers, and the measurement point selection circuit is on the second signal line between the processor and the multiplexers. It may be provided.

또한, 상기 멀티플렉서 선택 회로는, 상기 제1 선택 신호의 전압 레벨을 기초로 상기 복수의 멀티플렉서 중 적어도 하나의 멀티플렉서로 상기 제1 선택 신호를 전달하도록 구성될 수 있다.Also, the multiplexer selection circuit may be configured to transmit the first selection signal to at least one of the plurality of multiplexers based on the voltage level of the first selection signal.

또한, 상기 멀티플렉서 선택 회로는, 상기 복수의 멀티플렉서의 개수를 기초로 복수의 전압 레벨을 구분하고, 상기 제1 선택 신호의 전압 레벨에 대응하는 전압 레벨과 연결되는 출력 라인으로 상기 제1 선택 신호를 전달하도록 구성될 수 있다.Further, the multiplexer selection circuit classifies a plurality of voltage levels based on the number of the multiplexers, and outputs the first selection signal as an output line connected to a voltage level corresponding to the voltage level of the first selection signal. It can be configured to deliver.

또한, 상기 측정 포인트 선택 회로는, 상기 선택된 측정 포인트 그룹에 포함된 상기 복수의 측정 포인트의 개수에 대응하는 이진 값의 형태로 상기 제2 선택 신호를 상기 복수의 멀티플렉서로 전달하도록 구성될 수 있다.In addition, the measurement point selection circuit may be configured to transmit the second selection signal to the plurality of multiplexers in the form of a binary value corresponding to the number of the plurality of measurement points included in the selected measurement point group.

또한, 상기 복수의 멀티플렉서는, 상기 제2 선택 신호의 이진 값을 기초로 상기 대상 측정 포인트로부터 측정 대상이 되는 측정 신호를 수신하고, 상기 수신된 측정 신호를 출력 하도록 구성될 수 있다.In addition, the plurality of multiplexers may be configured to receive a measurement signal to be measured from the target measurement point based on the binary value of the second selection signal, and output the received measurement signal.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 BMS는, 본 발명에 따른 다중 신호 측정 시스템을 포함한다.In addition, the BMS according to an embodiment of the present invention for achieving the above object includes a multi-signal measurement system according to the present invention.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 배터리 팩은, 본 발명에 따른 다중 신호 측정 시스템을 포함한다.In addition, the battery pack according to an embodiment of the present invention for achieving the above object includes a multi-signal measurement system according to the present invention.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다중 신호 측정 방법은, BMS에 구비된 복수의 측정 포인트로부터 수신되는 다중 신호를 측정하는 방법으로서, 상기 복수의 측정 포인트가 둘 이상의 그룹으로 그룹핑 된 복수의 측정 포인트 그룹 중 대상 측정 포인트를 포함하는 측정 포인트 그룹에 대응하는 제1 선택 신호를 대응하는 멀티플렉서로 전달하는 단계; 상기 측정 포인트 그룹 중에서 상기 대상 측정 포인트를 구별하는 제2 선택 신호를 상기 제1 선택 신호를 수신한 멀티플렉서로 전달하는 단계; 및 상기 제1 선택 신호를 수신한 멀티플렉서에서 상기 대상 측정 포인트로부터 수신한 측정 신호를 측정하는 단계를 포함한다.In addition, the multi-signal measurement method according to an embodiment of the present invention for achieving the above object is a method for measuring multiple signals received from a plurality of measurement points provided in the BMS, the plurality of measurement points are two Transmitting a first selection signal corresponding to a measurement point group including a target measurement point among a plurality of measurement point groups grouped into the above groups to a corresponding multiplexer; Transmitting a second selection signal distinguishing the target measurement point from the group of measurement points to a multiplexer receiving the first selection signal; And measuring a measurement signal received from the target measurement point in a multiplexer that has received the first selection signal.

본 발명의 일 측면에 따르면, 복수의 측정 포인트와 MCU 사이를 각각 연결하기 위한 별도의 회로 구성 없이도 복수의 측정 포인트로부터 수신한 다중 신호를 하나의 출력 라인을 통하여 MCU로 전달할 수 있다.According to an aspect of the present invention, multiple signals received from a plurality of measurement points can be transmitted to the MCU through a single output line without a separate circuit configuration for connecting the plurality of measurement points and the MCU, respectively.

본 발명의 다른 측면에 따르면, 복수의 측정 포인트와 MCU 사이를 각각 연결하기 위한 별도의 회로 구성이 필요하지 않으므로 BMS를 구비하는 배터리 팩의 제조 시간 단축, 제조 단가의 감소 등이 가능하다.According to another aspect of the present invention, since a separate circuit configuration for connecting each of the plurality of measurement points and the MCU is not required, it is possible to shorten the manufacturing time of the battery pack equipped with the BMS, reduce the manufacturing cost, and the like.

본 발명의 또 다른 측면에 따르면, 프로세서로부터 출력되는 신호의 전압 레벨 또는 전압 크기를 기초로 복수의 측정 포인트를 구별할 수 있어 효율적으로 다중 신호를 측정할 수 있는 개선된 다중 신호 측정 시스템 및 방법이 제공될 수 있다.According to another aspect of the present invention, an improved multi-signal measurement system and method capable of effectively measuring multiple signals by distinguishing a plurality of measurement points based on a voltage level or a voltage level of a signal output from a processor Can be provided.

이외에도 본 발명은 다른 다양한 효과를 가질 수 있으며, 이러한 본 발명의 다른 효과들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 알 수 있다.In addition, the present invention may have various other effects, and other effects of the present invention may be understood by the following description, and may be more clearly understood by examples of the present invention.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템이 배터리 팩의 일부 구성요소와 연결된 구성을 개략적으로 나타내는 도면이다.
도 2는, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템의 기능적 구성이 BMS의 일부 구성요소와 연결된 구성을 개략적으로 나타내는 도면이다.
도 3은, 본 발명의 일 실시예에 따른 멀티플렉서에서 입출력되는 신호를 개략적으로 나타내는 도면이다.
도 4 및 도 5는, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로의 구성을 개략적으로 나타내는 도면이다.
도 6은, 본 발명의 일 실시예에 따른 측정 포인트 선택 회로의 구성을 개략적으로 나타내는 도면이다.
도 7은, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템이 참조하는 제2 선택 신호-대상 측정 포인트 테이블이다.
도 8은, 본 발명의 일 실시예에 따른 다중 신호 측정 방법을 개략적으로 나타내는 순서도이다.The following drawings attached to this specification are intended to illustrate preferred embodiments of the present invention, and serve to further understand the technical idea of the present invention together with the detailed description of the invention described below, and thus the present invention is described in such drawings. It is not limited to interpretation.
1 is a view schematically showing a configuration in which a multi-signal measurement system according to an embodiment of the present invention is connected to some components of a battery pack.
2 is a diagram schematically showing a configuration in which a functional configuration of a multi-signal measurement system according to an embodiment of the present invention is connected to some components of a BMS.
3 is a diagram schematically showing a signal input / output from a multiplexer according to an embodiment of the present invention.
4 and 5 are diagrams schematically showing a configuration of a multiplexer selection circuit according to an embodiment of the present invention.
6 is a diagram schematically showing a configuration of a measurement point selection circuit according to an embodiment of the present invention.
7 is a second selection signal-target measurement point table referenced by a multi-signal measurement system according to an embodiment of the present invention.
8 is a flowchart schematically illustrating a method for measuring multiple signals according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in the specification and claims should not be interpreted as being limited to ordinary or lexical meanings, and the inventor appropriately explains the concept of terms in order to explain his or her invention in the best way. Based on the principle that it can be defined, it should be interpreted as meanings and concepts consistent with the technical spirit of the present invention.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상에 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments shown in the embodiments and the drawings described in this specification are only the most preferred embodiments of the present invention and do not represent all of the technical spirit of the present invention. It should be understood that there may be equivalents and variations.

또한, 본 발명을 설명함에 있어 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판정되는 경우에는 그 상세한 설명은 생략한다.In addition, in the description of the present invention, when it is determined that detailed descriptions of related well-known structures or functions may obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 '프로세서'와 같은 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification, when a part “includes” a certain component, this means that other components may be further included, rather than excluding other components, unless otherwise specified. Also, terms such as 'processor' described in the specification mean a unit that processes at least one function or operation, and may be implemented by hardware or software, or a combination of hardware and software.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.In addition, throughout the specification, when a part is "connected" to another part, it is not only "directly connected" but also "indirectly connected" with another element in between. Includes.

본 명세서에서, 이차 전지는, 음극 단자와 양극 단자를 구비하며, 물리적으로 분리 가능한 하나의 독립된 셀을 의미한다. 일 예로, 파우치형 리튬 폴리머 셀 하나가 이차 전지로 간주될 수 있다. In the present specification, the secondary battery includes a negative terminal and a positive terminal, and means one independent cell that is physically separable. For example, one pouch-type lithium polymer cell may be considered as a secondary battery.

도 1은, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템이 배터리 팩의 일부 구성요소와 연결된 구성을 개략적으로 나타내는 도면이다.1 is a view schematically showing a configuration in which a multi-signal measurement system according to an embodiment of the present invention is connected to some components of a battery pack.

도 1을 참조하면, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, BMS에 구비된 복수의 측정 포인트와 연결되어 상기 복수의 측정 포인트로부터 수신되는 다중 신호를 측정하는 시스템일 수 있다. 예를 들어, 도 1의 구성에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 양단이 차량 부하(60)의 양단에 연결될 수 있도록 구성된 배터리 팩에 구비될 수 있다. 또한, 다중 신호 측정 시스템(1)은, BMS(Battery Management System)에 구비된 복수의 측정 포인트와 전기적으로 연결될 수 있다. Referring to FIG. 1, the multi-signal measurement system 1 according to an embodiment of the present invention may be a system connected to a plurality of measurement points provided in a BMS and measuring multiple signals received from the plurality of measurement points have. For example, as shown in the configuration of Figure 1, the multi-signal measurement system 1 according to an embodiment of the present invention, both ends are provided in a battery pack configured to be connected to both ends of the vehicle load 60 You can. Further, the multi-signal measurement system 1 may be electrically connected to a plurality of measurement points provided in a battery management system (BMS).

예를 들어, 도 1의 구성에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 셀 어셈블리(10)와 전기적으로 연결될 수 있다. 이와 같은 구성을 통해, 다중 신호 측정 시스템(1)은, 셀 어셈블리(10)에 구비된 각 셀의 전압 및 온도를 측정할 수 있다. 또한, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 컨택터(20)와 전기적으로 연결될 수 있다. 이와 같은 구성을 통해, 다중 신호 측정 시스템(1)은, 컨택터(20)의 양단 전압을 측정할 수 있다. 또한, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 퓨즈(30)와 전기적으로 연결될 수 있다. 이와 같은 구성을 통해, 다중 신호 측정 시스템(1)은, 퓨즈(30)의 양단 전압을 측정할 수 있다. 또한, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 션트 저항(40)과 전기적으로 연결될 수 있다. 이와 같은 구성을 통해, 다중 신호 측정 시스템(1)은, 션트 저항(40)의 양단 전압을 측정하여 이를 기초로 션트 저항(40)을 흐르는 전류를 측정할 수 있다.For example, as illustrated in the configuration of FIG. 1, the multi-signal measurement system 1 according to an embodiment of the present invention may be electrically connected to the cell assembly 10. Through such a configuration, the multi-signal measurement system 1 can measure the voltage and temperature of each cell provided in the cell assembly 10. In addition, the multi-signal measurement system 1 according to an embodiment of the present invention may be electrically connected to the contactor 20. Through such a configuration, the multi-signal measurement system 1 can measure the voltage across the contactor 20. In addition, the multi-signal measurement system 1 according to an embodiment of the present invention may be electrically connected to the fuse 30. Through such a configuration, the multi-signal measurement system 1 can measure the voltage across the fuse 30. In addition, the multi-signal measurement system 1 according to an embodiment of the present invention may be electrically connected to the shunt resistor 40. Through such a configuration, the multi-signal measurement system 1 can measure the voltage across the shunt resistor 40 and measure the current flowing through the shunt resistor 40 based on this.

또한, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 전기적 신호를 주고 받을 수 있도록 MCU(50)(Micro Controller Unit)와 전기적으로 연결될 수 있다. 또한, 다중 신호 측정 시스템(1)은, MCU(50)로 측정 신호를 전달할 수 있다.In addition, the multi-signal measurement system 1 according to an embodiment of the present invention may be electrically connected to an MCU 50 (Micro Controller Unit) to send and receive electrical signals. In addition, the multi-signal measurement system 1 can transmit a measurement signal to the MCU 50.

이와 같은 구성을 통해, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템(1)은, 복수의 측정 포인트와 연결되어 복수의 측정 포인트로부터 수신한 측정 신호를 하나의 출력 라인을 통하여 MCU(50)로 전달할 수 있다.Through such a configuration, the multi-signal measurement system 1 according to an embodiment of the present invention is connected to a plurality of measurement points and receives the measurement signals received from the plurality of measurement points through the MCU 50 Can be delivered to.

도 2는, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템의 기능적 구성이 BMS의 일부 구성요소와 연결된 구성을 개략적으로 나타내는 도면이다.2 is a diagram schematically showing a configuration in which a functional configuration of a multi-signal measurement system according to an embodiment of the present invention is connected to some components of a BMS.

도 2를 참조하면, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, 복수의 멀티플렉서(100), 멀티플렉서 선택 회로(200), 측정 포인트 선택 회로(300) 및 프로세서(400)를 포함할 수 있다.Referring to FIG. 2, a multi-signal measurement system according to an embodiment of the present invention may include a plurality of multiplexers 100, a multiplexer selection circuit 200, a measurement point selection circuit 300, and a processor 400. have.

상기 복수의 멀티플렉서(100)는, 복수의 측정 포인트 그룹(PG1, PG2)과 각각 전기적으로 연결될 수 있다. 보다 구체적으로, 복수의 멀티플렉서(100)는, 둘 이상의 그룹으로 그룹핑 된 복수의 측정 포인트를 포함하는 복수의 측정 포인트 그룹(PG1, PG2)과 각각 전기적으로 연결될 수 있다. 예를 들어, 도 1 및 도 2의 구성에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, 제1 측정 포인트 그룹(PG1) 및 제2 측정 포인트 그룹(PG2)과 전기적으로 각각 연결될 수 있다. 여기서, 제1 측정 포인트 그룹(PG1) 및 제2 측정 포인트 그룹(PG2)은, BMS에 구비된 복수의 측정 포인트가 둘 이상의 그룹으로 그룹핑 된 측정 포인트의 그룹일 수 있다. 예를 들어, 제1 측정 포인트 그룹(PG1)은, 각 셀의 양단에 각각 구비된 복수의 측정 포인트의 그룹일 수 있다. 또한, 제2 측정 포인트 그룹(PG2)은, 컨택터(20), 퓨즈(30) 및 션트 저항(40)의 양단에 각각 구비된 복수의 측정 포인트의 그룹일 수 있다.The multiplexers 100 may be electrically connected to a plurality of measurement point groups PG1 and PG2, respectively. More specifically, the plurality of multiplexers 100 may be electrically connected to a plurality of measurement point groups PG1 and PG2 each including a plurality of measurement points grouped into two or more groups. For example, as shown in the configuration of Figures 1 and 2, the multi-signal measurement system according to an embodiment of the present invention, the first measurement point group (PG1) and the second measurement point group (PG2) and the electrical Can be connected respectively. Here, the first measurement point group PG1 and the second measurement point group PG2 may be a group of measurement points in which a plurality of measurement points provided in the BMS are grouped into two or more groups. For example, the first measurement point group PG1 may be a group of a plurality of measurement points provided at both ends of each cell. Further, the second measurement point group PG2 may be a group of a plurality of measurement points provided at both ends of the contactor 20, the fuse 30, and the shunt resistor 40, respectively.

또한, 복수의 멀티플렉서(100)는, 다중 신호를 수신하도록 구성될 수 있다. 예를 들어, 도 1 및 도 2의 구성에 도시된 바와 같이, 복수의 멀티플렉서(100)는, 제1 측정 포인트 그룹(PG1) 및 제2 측정 포인트 그룹(PG2)과 전기적으로 연결되어, 제1 측정 포인트 그룹(PG1) 및 제2 측정 포인트 그룹(PG2)으로부터 다중 신호를 수신할 수 있다. 예를 들어, 상기 다중 신호는, BMS의 전압, 전류 및 온도 등을 측정하는 측정 신호일 수 있다.Further, the plurality of multiplexers 100 may be configured to receive multiple signals. For example, as shown in the configuration of FIGS. 1 and 2, the plurality of multiplexers 100 is electrically connected to the first measurement point group PG1 and the second measurement point group PG2, so that the first Multiple signals may be received from the measurement point group PG1 and the second measurement point group PG2. For example, the multiple signals may be measurement signals that measure voltage, current, and temperature of the BMS.

상기 멀티플렉서 선택 회로(200)는, 제1 선택 신호를 대응하는 멀티플렉서(100)로 전달할 수 있다. 여기서, 제1 선택 신호는, 복수의 측정 포인트 그룹 중 대상 측정 포인트를 포함하는 측정 포인트 그룹과 연결된 적어도 하나의 멀티플렉서(100)에 대응하는 신호일 수 있다. 예를 들어, 대상 측정 포인트는, 측정의 대상이 되는 측정 포인트 일 수 있다. 예를 들어, 대상 측정 포인트는, 컨택터(20)의 양단 전압을 측정하고자 하는 경우, 컨택터(20)의 양단과 연결된 측정 포인트일 수 있다.The multiplexer selection circuit 200 may transmit the first selection signal to the corresponding multiplexer 100. Here, the first selection signal may be a signal corresponding to at least one multiplexer 100 connected to a measurement point group including a target measurement point among a plurality of measurement point groups. For example, the target measurement point may be a measurement point to be measured. For example, the target measurement point may be a measurement point connected to both ends of the contactor 20 when measuring the voltage at both ends of the contactor 20.

예를 들어, 멀티플렉서 선택 회로(200)는, 대상 측정 포인트를 포함하는 측정 포인트 그룹과 연결된 적어도 하나의 멀티플렉서(100)로 제1 선택 신호를 전달할 수 있다. 예를 들어, 도 2의 실시예에서, 컨택터(20)의 양단과 연결된 측정 포인트가 제2 측정 포인트 그룹(PG2)에 포함되고 컨택터(20)의 양단 전압을 측정하고자 하는 경우, 멀티플렉서 선택 회로(200)는, 제2 멀티플렉서(102)로 제1 선택 신호를 전달할 수 있다.For example, the multiplexer selection circuit 200 may transmit the first selection signal to at least one multiplexer 100 connected to a measurement point group including a target measurement point. For example, in the embodiment of FIG. 2, when a measurement point connected to both ends of the contactor 20 is included in the second measurement point group PG2 and the voltage across both ends of the contactor 20 is to be measured, multiplexer selection The circuit 200 may transmit a first selection signal to the second multiplexer 102.

상기 측정 포인트 선택 회로(300)는, 제1 선택 신호를 수신한 멀티플렉서(100)로 제2 선택 신호를 전달할 수 있다. 여기서, 제2 선택 신호는, 측정 포인트 그룹 중에서 대상 측정 포인트를 구별하는 신호일 수 있다. 예를 들어, 도 2의 실시예에서, 컨택터(20)의 양단과 연결된 측정 포인트가 제2 측정 포인트 그룹(PG2)에 포함되고 컨택터(20)의 양단 전압을 측정하고자 하는 경우, 측정 포인트 선택 회로(300)는, 제2 멀티플렉서(102)로 제2 선택 신호를 전달할 수 있다. 예를 들어, 제2 측정 포인트 그룹(PG2)에 8개의 측정 포인트가 포함되는 경우, 제2 선택 신호는, 제2 측정 포인트 그룹(PG2)의 8개의 측정 포인트 중에서 컨택터(20)의 양단과 연결된 측정 포인트를 구별하는 신호일 수 있다.The measurement point selection circuit 300 may transmit a second selection signal to the multiplexer 100 that has received the first selection signal. Here, the second selection signal may be a signal that distinguishes a target measurement point from a group of measurement points. For example, in the embodiment of FIG. 2, when a measurement point connected to both ends of the contactor 20 is included in the second measurement point group PG2 and the voltage across both ends of the contactor 20 is measured, the measurement point The selection circuit 300 may transmit a second selection signal to the second multiplexer 102. For example, when the eight measurement points are included in the second measurement point group PG2, the second selection signal includes both ends of the contactor 20 among the eight measurement points of the second measurement point group PG2. It may be a signal that distinguishes the connected measurement points.

상기 프로세서(400)는, 대상 측정 포인트를 포함하는 측정 포인트 그룹을 선택할 수 있다. 또한, 프로세서(400)는, 상기 선택된 측정 포인트 그룹에 대응하는 제1 선택 신호를 멀티플렉서 선택 회로(200)로 전달할 수 있다. 예를 들어, 도 2의 실시예에서, 프로세서(400)는, 컨택터(20)의 양단과 연결된 측정 포인트가 제2 측정 포인트 그룹(PG2)에 포함되고 컨택터(20)의 양단 전압을 측정하고자 하는 경우, 제2 측정 포인트 그룹(PG2)을 선택할 수 있다. 또한, 프로세서(400)는, 제2 측정 포인트 그룹(PG2)과 전기적으로 연결되어, 제2 측정 포인트 그룹(PG2)과 일대일로 대응하는 제2 멀티플렉서(102)를 선택할 수 있도록 멀티플렉서 선택 회로(200)로 제1 선택 신호를 전달할 수 있다. 여기서, 제1 선택 신호는, 제2 측정 포인트 그룹(PG2)과 연결된 제2 멀티플렉서(102)로 전달되어 제2 멀티플렉서(102)를 구동시키는 구동 신호일 수 있다. 따라서, 제1 선택 신호는, 프로세서(400)에 의해 선택된 측정 포인트 그룹에 일대일로 각각 대응될 수 있다.The processor 400 may select a group of measurement points including a target measurement point. Also, the processor 400 may transmit a first selection signal corresponding to the selected measurement point group to the multiplexer selection circuit 200. For example, in the embodiment of FIG. 2, the processor 400 includes a measurement point connected to both ends of the contactor 20 in the second measurement point group PG2 and measures the voltage across the contactor 20. If desired, the second measurement point group PG2 may be selected. In addition, the processor 400 is electrically connected to the second measurement point group PG2, so that the multiplexer selection circuit 200 can select the second multiplexer 102 corresponding to the second measurement point group PG2 on a one-to-one basis. ) To transmit the first selection signal. Here, the first selection signal may be a driving signal transmitted to the second multiplexer 102 connected to the second measurement point group PG2 to drive the second multiplexer 102. Accordingly, the first selection signal may correspond to a group of measurement points selected by the processor 400 on a one-to-one basis.

또한, 프로세서(400)는, 대상 측정 포인트를 선택하여 선택된 대상 측정 포인트에 대응하는 제2 선택 신호를 측정 포인트 선택 회로(300)로 전달할 수 있다. 예를 들어, 도 2의 실시예에서, 프로세서(400)는, 컨택터(20)의 양단과 연결된 측정 포인트가 제2 측정 포인트 그룹(PG2)에 포함되고 제2 측정 포인트 그룹(PG2)에 8개의 측정 포인트가 포함되는 경우, 제2 측정 포인트 그룹(PG2)의 8개의 측정 포인트 중에서 컨택터(20)의 양단과 연결된 측정 포인트를 대상 측정 포인트로 선택할 수 있다. 또한, 프로세서(400)는, 선택된 대상 측정 포인트에 대응하는 제2 선택 신호를 측정 포인트 선택 회로(300)로 전달할 수 있다. 예를 들어, 프로세서(400)는, 선택된 대상 측정 포인트를 나타내는 제2 선택 신호를 측정 포인트 선택 회로(300)로 전달할 수 있다. 예를 들어, 제2 선택 신호는, 제2 측정 포인트 그룹(PG2)과 연결된 제2 멀티플렉서(102)로 전달되어 제2 측정 포인트 그룹(PG2) 중에서 대상 측정 포인트를 구별하는 신호일 수 있다. 따라서, 제2 선택 신호는, 대상 측정 포인트에 대응될 수 있다.In addition, the processor 400 may select a target measurement point and transmit a second selection signal corresponding to the selected target measurement point to the measurement point selection circuit 300. For example, in the embodiment of FIG. 2, the processor 400 includes measurement points connected to both ends of the contactor 20 in the second measurement point group PG2 and 8 in the second measurement point group PG2. When two measurement points are included, a measurement point connected to both ends of the contactor 20 among the eight measurement points of the second measurement point group PG2 may be selected as a target measurement point. Also, the processor 400 may transmit a second selection signal corresponding to the selected target measurement point to the measurement point selection circuit 300. For example, the processor 400 may transmit a second selection signal representing the selected target measurement point to the measurement point selection circuit 300. For example, the second selection signal may be a signal that is transmitted to the second multiplexer 102 connected to the second measurement point group PG2 to distinguish the target measurement point from the second measurement point group PG2. Therefore, the second selection signal may correspond to the target measurement point.

바람직하게는, 본 발명의 일 실시예에 따른 프로세서(400)는, 도 2의 구성에 도시된 바와 같이, 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 복수의 멀티플렉서(100)와 전기적으로 각각 연결될 수 있다. 여기서, 제1 신호 라인(L1)은, 제1 선택 신호가 흐르도록 구성된 신호 라인일 수 있다. 또한, 제2 신호 라인(L2)은, 제2 선택 신호가 흐르도록 구성된 신호 라인일 수 있다.Preferably, the processor 400 according to an embodiment of the present invention, as shown in the configuration of Figure 2, the plurality of multiplexers 100 through the first signal line (L1) and the second signal line (L2) ) And can be electrically connected to each. Here, the first signal line L1 may be a signal line configured to flow the first selection signal. Also, the second signal line L2 may be a signal line configured to flow the second selection signal.

바람직하게는, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 도 2의 구성에 도시된 바와 같이, 프로세서(400) 및 복수의 멀티플렉서(100) 사이의 제1 신호 라인(L1) 상에 구비될 수 있다. 또한, 측정 포인트 선택 회로(300)는, 도 2의 구성에 도시된 바와 같이, 프로세서(400) 및 복수의 멀티플렉서(100) 사이의 제2 신호 라인(L2) 상에 구비될 수 있다.Preferably, the multiplexer selection circuit 200 according to an embodiment of the present invention, as shown in the configuration of Figure 2, the first signal line (L1) between the processor 400 and the plurality of multiplexers 100 It may be provided on. Also, the measurement point selection circuit 300 may be provided on the second signal line L2 between the processor 400 and the plurality of multiplexers 100, as shown in the configuration of FIG. 2.

더욱 바람직하게는, 본 발명의 일 실시예에 따른 제1 신호 라인(L1) 및 제2 신호 라인(L2)은, 전기적으로 서로 구별될 수 있다. 예를 들어, 도 2의 구성에 도시된 바와 같이, 제1 신호 라인(L1) 및 제2 신호 라인(L2)은, 프로세서(400) 및 복수의 멀티플렉서(100) 사이에 병렬로 각각 구별되도록 구비되어 전기적으로 서로 구별될 수 있다.More preferably, the first signal line L1 and the second signal line L2 according to an embodiment of the present invention may be electrically distinguished from each other. For example, as shown in the configuration of FIG. 2, the first signal line L1 and the second signal line L2 are provided to be distinguished in parallel between the processor 400 and the plurality of multiplexers 100, respectively. Can be electrically distinguished from each other.

바람직하게는, 제1 신호 라인(L1)은, 일단이 프로세서(400)에 구비된 1개의 출력 핀과 연결되고, 타단이 복수의 멀티플렉서(100)와 각각 연결될 수 있다. 예를 들어, 도 2의 구성에 도시된 바와 같이, 제1 신호 라인(L1)은, 일단이 프로세서(400)에 구비된 1개의 출력핀인 제1 신호핀(S)과 연결되고, 타단이 복수의 멀티플렉서(100)에 각각 구비된 입력핀인 제1 신호핀(S)과 연결될 수 있다. 예를 들어, 도 2의 구성에 도시된 바와 같이, 제1 신호 라인(L1)은, 멀티플렉서 선택 회로(200)의 일측에서 분기되어 각 멀티플렉서(100)와 연결될 수 있다.Preferably, the first signal line (L1), one end is connected to one output pin provided in the processor 400, the other end may be respectively connected to a plurality of multiplexers (100). For example, as shown in the configuration of Figure 2, the first signal line (L1), one end is connected to the first signal pin (S), one output pin provided in the processor 400, the other end The plurality of multiplexers 100 may be connected to the first signal pins S, which are input pins, respectively. For example, as shown in the configuration of FIG. 2, the first signal line L1 may be branched from one side of the multiplexer selection circuit 200 and connected to each multiplexer 100.

바람직하게는, 제2 신호 라인(L2)은, 일단이 프로세서(400)에 구비된 N개 이상의 출력 핀과 연결되고, 타단이 복수의 멀티플렉서(100)와 각각 연결될 수 있다. 예를 들어, 도 2의 구성에 도시된 바와 같이, 제2 신호 라인(L2)은, 일단이 프로세서(400)에 구비된 3개의 출력핀인 제2 신호핀(A0, A1, A2)과 연결되고, 타단이 복수의 멀티플렉서(100)에 각각 구비된 입력핀인 제2 신호핀(A, B, C)과 연결될 수 있다. 예를 들어, 도 2의 구성에 도시된 바와 같이, 제2 신호 라인(L2)은, 측정 포인트 선택 회로(300)의 일측에서 분기되어 각 멀티플렉서(100)와 연결될 수 있다.Preferably, the second signal line (L2), one end is connected to the N or more output pins provided in the processor 400, the other end may be respectively connected to a plurality of multiplexers (100). For example, as shown in the configuration of FIG. 2, the second signal line L2 is connected to the second signal pins A0, A1, and A2, which are three output pins provided at the processor 400. The other end may be connected to the second signal pins A, B, and C, which are input pins provided on the multiplexers 100, respectively. For example, as illustrated in the configuration of FIG. 2, the second signal line L2 may be branched from one side of the measurement point selection circuit 300 and connected to each multiplexer 100.

바람직하게는, 프로세서(400)에 구비된 제2 신호핀(A0, A1, A2)의 개수를 나타내는 N은, 선택된 측정 포인트 그룹에 포함된 복수의 측정 포인트의 개수에 대응하는 이진 값의 총 자릿수를 나타낼 수 있다. 예를 들어, N은, 제2 측정 포인트 그룹(PG2)에 포함된 복수의 측정 포인트의 개수가 8개인 경우, 0 내지 7을 나타내는 이진 값인 000 내지 111을 기초로 111의 총 자릿수인 3을 나타낼 수 있다. Preferably, N representing the number of second signal pins A0, A1, and A2 provided in the processor 400 is the total number of digits of the binary value corresponding to the number of the plurality of measurement points included in the selected measurement point group. Can represent For example, N represents 3, which is the total number of digits of 111 based on a binary value of 0 to 7, 000 to 111, when the number of a plurality of measurement points included in the second measurement point group PG2 is eight. You can.

바람직하게는, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, 도 2의 구성에 도시된 바와 같이, MCU(50)와 연결될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, 도 2의 구성에 도시된 바와 같이, 출력 라인인 제3 신호 라인(L3)을 통해 각 멀티플렉서(100)의 출력핀(O)과 MCU(50)사이가 1개의 신호 라인으로 서로 연결될 수 있다.Preferably, the multi-signal measurement system according to an embodiment of the present invention may be connected to the MCU 50, as shown in the configuration of FIG. 2. For example, the multi-signal measurement system according to an embodiment of the present invention, as shown in the configuration of Figure 2, the output pin (O) of each multiplexer 100 through the third signal line (L3) that is the output line ) And the MCU 50 may be connected to each other with one signal line.

이와 같은 구성을 통해, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, 복수의 측정 포인트를 각각 MCU(50)에 전기적으로 연결하여 복수의 측정 포인트로부터 신호를 측정하지 않아, MCU(50)로 연결되는 전기 라인 및 입력핀의 개수를 줄일 수 있어 효과적으로 복수의 측정 포인트로부터 다중 신호를 측정할 수 있는 장점이 있다.Through such a configuration, the multi-signal measurement system according to an embodiment of the present invention does not measure signals from a plurality of measurement points by electrically connecting a plurality of measurement points to the MCU 50, respectively, and the MCU 50 Since it is possible to reduce the number of electric lines and input pins connected to, it has the advantage of effectively measuring multiple signals from multiple measurement points.

바람직하게는, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템은, 도 2의 구성에 도시된 바와 같이, 메모리 디바이스(500)를 더 포함할 수 있다.Preferably, the multi-signal measurement system according to an embodiment of the present invention may further include a memory device 500, as illustrated in the configuration of FIG. 2.

상기 메모리 디바이스(500)는, 전기적 신호를 주고 받을 수 있도록 프로세서(400)와 전기적으로 연결될 수 있다. 상기 메모리 디바이스(500)는, 다중 신호 측정 시스템의 동작에 필요한 정보를 미리 저장할 수 있다. 예를 들어, 메모리 디바이스(500)는, 측정 포인트 그룹에 포함된 측정 포인트의 개수를 미리 저장할 수 있다. 또한, 메모리 디바이스(500)는, 각 측정 포인트 그룹에 포함된 측정 포인트의 정보를 미리 저장할 수 있다.The memory device 500 may be electrically connected to the processor 400 to send and receive electrical signals. The memory device 500 may store information necessary for the operation of the multi-signal measurement system in advance. For example, the memory device 500 may previously store the number of measurement points included in the measurement point group. Also, the memory device 500 may store information of measurement points included in each measurement point group in advance.

한편, 프로세서(400)는, 상술한 바와 같은 동작을 수행하기 위해, 당업계에 알려진 프로세서(400), ASIC(Application-Specific Integrated Circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀 및/또는 데이터 처리 장치 등을 선택적으로 포함하는 형태로 구현될 수 있다.On the other hand, the processor 400, in order to perform the above-described operation, the processor 400, an application-specific integrated circuit (ASIC), other chipsets, logic circuits, registers, communication modems and / or data known in the art It may be implemented in a form that selectively includes a processing device.

한편, 메모리 디바이스(500)는, 정보를 기록하고 소거할 수 있는 저장 매체라면 그 종류에 특별한 제한이 없다. 예를 들어, 메모리 디바이스(500)는, RAM, ROM, 레지스터, 하드디스크, 광기록 매체 또는 자기기록 매체일 수 있다. 메모리 디바이스(500)는, 또한 프로세서(400)에 의해 각각 접근이 가능하도록 예컨대 데이터 버스 등을 통해 프로세서(400)와 각각 전기적으로 연결될 수 있다. 메모리 디바이스(500)는, 또한 프로세서(400)가 각각 수행하는 각종 제어 로직을 포함하는 프로그램, 및/또는 제어 로직이 실행될 때 발생되는 데이터를 저장 및/또는 갱신 및/또는 소거 및/또는 전송할 수 있다.On the other hand, the memory device 500 is not particularly limited in its type, as long as it is a storage medium capable of recording and erasing information. For example, the memory device 500 may be a RAM, ROM, register, hard disk, optical recording medium, or magnetic recording medium. The memory device 500 may also be electrically connected to the processor 400 through, for example, a data bus or the like, so that each can be accessed by the processor 400. The memory device 500 may also store and / or update and / or erase and / or transmit data generated when the control logic is executed, and / or programs including various control logic performed by the processor 400, respectively. have.

도 3은, 본 발명의 일 실시예에 따른 멀티플렉서에서 입출력되는 신호를 개략적으로 나타내는 도면이다.3 is a diagram schematically showing a signal input / output from a multiplexer according to an embodiment of the present invention.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 멀티플렉서(100)는, 측정 포인트 그룹(PG)과 연결되어 측정 신호를 입력 받을 수 있다. 예를 들어, 멀티플렉서(100)는, 도 3의 구성에 도시된 바와 같이, 8개의 측정 포인트(P0, P1, P2, P3, P4, P5, P6, P7)와 각각 직접 연결된 8개의 입력핀(D0, D1, D2, D3, D4, D5, D6, D7)을 통해 측정 신호를 입력 받을 수 있다.2 and 3, the multiplexer 100 according to an embodiment of the present invention may be connected to a measurement point group PG to receive a measurement signal. For example, the multiplexer 100, as shown in the configuration of Figure 3, 8 measurement points (P0, P1, P2, P3, P4, P5, P6, P7) each of the eight input pins directly connected ( D0, D1, D2, D3, D4, D5, D6, D7) can be used to receive measurement signals.

또한, 멀티플렉서(100)는, 멀티플렉서 선택 회로(200)와 연결되어 제1 선택 신호를 입력 받을 수 있다. 예를 들어, 멀티플렉서(100)는, 도 3의 구성에 도시된 바와 같이, 멀티플렉서 선택 회로(200)와 직접 연결된 제1 신호핀(S)을 통해 제1 선택 신호를 입력 받을 수 있다.Further, the multiplexer 100 may be connected to the multiplexer selection circuit 200 to receive a first selection signal. For example, as shown in the configuration of FIG. 3, the multiplexer 100 may receive a first selection signal through a first signal pin S directly connected to the multiplexer selection circuit 200.

또한, 멀티플렉서(100)는, 측정 포인트 선택 회로(300)와 연결되어 제2 선택 신호를 입력 받을 수 있다. 예를 들어, 멀티플렉서(100)는, 도 3의 구성에 도시된 바와 같이, 측정 포인트 선택 회로(300)와 직접 연결된 제2 신호핀(A, B, C)를 통해 제2 선택 신호를 입력 받을 수 있다. Also, the multiplexer 100 may be connected to the measurement point selection circuit 300 to receive a second selection signal. For example, the multiplexer 100, as shown in the configuration of Figure 3, receives the second selection signal through the second signal pin (A, B, C) directly connected to the measurement point selection circuit 300 You can.

또한, 본 발명의 일 실시예에 따른 멀티플렉서(100)는, MCU(50)와 연결되어 측정 신호를 출력할 수 있다. 예를 들어, 멀티플렉서(100)는, 도 3의 구성에 도시된 바와 같이, 출력핀(O)을 통해 MCU(50)로 측정 신호를 출력할 수 있다.In addition, the multiplexer 100 according to an embodiment of the present invention may be connected to the MCU 50 to output a measurement signal. For example, the multiplexer 100 may output a measurement signal to the MCU 50 through the output pin O, as shown in the configuration of FIG. 3.

도 4 및 도 5는, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로의 구성을 개략적으로 나타내는 도면이다.4 and 5 are diagrams schematically showing a configuration of a multiplexer selection circuit according to an embodiment of the present invention.

도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 제1 선택 신호의 전압 레벨을 기초로 복수의 멀티플렉서(100) 중 적어도 하나의 멀티플렉서(100)로 제1 선택 신호를 전달할 수 있다.4 and 5, the multiplexer selection circuit 200 according to an embodiment of the present invention, to the multiplexer 100 of at least one of the plurality of multiplexers 100 based on the voltage level of the first selection signal The first selection signal can be transmitted.

바람직하게는, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 도 4의 구성에 도시된 바와 같이, 제1 신호핀(S)을 통해 프로세서(400)로부터 제1 선택 신호를 수신할 수 있다. 또한, 멀티플렉서 선택 회로(200)는, 제1 멀티플렉서(101), 제2 멀티플렉서(102), 제3 멀티플렉서(103), 제4 멀티플렉서(104) 및 제5 멀티플렉서(105)의 제1 신호핀(S)과 각각 연결되어, 각 멀티플렉서(100)의 제1 신호핀(S)으로 제1 선택 신호를 전달할 수 있다.Preferably, the multiplexer selection circuit 200 according to an embodiment of the present invention receives a first selection signal from the processor 400 through the first signal pin S, as shown in the configuration of FIG. 4. can do. In addition, the multiplexer selection circuit 200 includes first signal pins of the first multiplexer 101, the second multiplexer 102, the third multiplexer 103, the fourth multiplexer 104, and the fifth multiplexer 105. S), each of which can transmit a first selection signal to the first signal pin S of each multiplexer 100.

바람직하게는, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 연산 증폭기(OP-AMP) 및 논리 회로를 포함할 수 있다. 예를 들어, 도 4의 구성에 도시된 바와 같이, 멀티플렉서 선택 회로(200)는, 제1 연산 증폭기(211), 제2 연산 증폭기(212), 제3 연산 증폭기(213), 제4 연산 증폭기(214), 제5 연산 증폭기(215) 및 제6 연산 증폭기(216)를 포함할 수 있다.Preferably, the multiplexer selection circuit 200 according to an embodiment of the present invention may include an operational amplifier (OP-AMP) and a logic circuit. For example, as shown in the configuration of FIG. 4, the multiplexer selection circuit 200 includes a first operational amplifier 211, a second operational amplifier 212, a third operational amplifier 213, and a fourth operational amplifier 214, a fifth operational amplifier 215 and a sixth operational amplifier 216.

상기 제1 연산 증폭기(211)는, 제1 선택 신호를 양극 입력 단자로 수신하고, 제2 입력 전압(V2)을 음극 입력 단자로 수신할 수 있다. 또한, 상기 제2 연산 증폭기(212)는, 제1 선택 신호를 음극 입력 단자로 수신하고, 제3 입력 전압(V3)을 양극 입력 단자로 수신할 수 있다. 또한, 상기 제3 연산 증폭기(213)는, 제1 선택 신호를 양극 입력 단자로 수신하고, 제3 입력 전압(V3)을 음극 입력 단자로 수신할 수 있다. 또한, 상기 제4 연산 증폭기(214)는, 제1 선택 신호를 음극 입력 단자로 수신하고, 제4 입력 전압(V4)을 양극 입력 단자로 수신할 수 있다. 또한, 상기 제5 연산 증폭기(215)는, 제1 선택 신호를 양극 입력 단자로 수신하고, 제4 입력 전압(V4)을 음극 입력 단자로 수신할 수 있다. 또한, 상기 제6 연산 증폭기(216)는, 제1 선택 신호를 음극 입력 단자로 수신하고, 제5 입력 전압(V5)을 양극 입력 단자로 수신할 수 있다.The first operational amplifier 211 may receive the first selection signal through the positive input terminal and the second input voltage V2 through the negative input terminal. In addition, the second operational amplifier 212 may receive a first selection signal as a negative input terminal and a third input voltage V3 as a positive input terminal. In addition, the third operational amplifier 213 may receive the first selection signal to the positive input terminal and the third input voltage V3 to the negative input terminal. In addition, the fourth operational amplifier 214 may receive the first selection signal to the negative input terminal and the fourth input voltage V4 to the positive input terminal. In addition, the fifth operational amplifier 215 may receive the first selection signal to the positive input terminal and the fourth input voltage V4 to the negative input terminal. Further, the sixth operational amplifier 216 may receive the first selection signal to the negative input terminal and the fifth input voltage V5 to the positive input terminal.

제2 입력 전압(V2), 제3 입력 전압(V3), 제4 입력 전압(V4) 및 제5 입력 전압(V5)은, 셀 어셈블리(10)로부터 공급받는 전압일 수 있다. 예를 들어, 도 5의 구성에 도시된 바와 같이, 제2 입력 전압(V2), 제3 입력 전압(V3), 제4 입력 전압(V4) 및 제5 입력 전압(V5)은, 접지(G)와 셀 어셈블리(10)의 전압(VB) 사이에 각각 구비된 전압 분배 저항(R1, R2, R3, R4, R5, R6, R7, R8)의 비율에 의하여 분배된 전압일 수 있다. 예를 들어, 셀 어셈블리(10)의 전압이 12V인 경우, 제2 입력 전압(V2)은, 2V일 수 있다. 또한, 제3 입력 전압(V3)은, 4V일 수 있다. 또한, 제4 입력 전압(V4)은, 6V일 수 있다. 또한, 제5 입력 전압(V5)은, 8V일 수 있다.The second input voltage V2, the third input voltage V3, the fourth input voltage V4, and the fifth input voltage V5 may be voltages supplied from the cell assembly 10. For example, as shown in the configuration of FIG. 5, the second input voltage V2, the third input voltage V3, the fourth input voltage V4 and the fifth input voltage V5 are ground (G). ) And the voltage distribution resistors R1, R2, R3, R4, R5, R6, R7, and R8 provided between the cell assembly 10 and the voltage VB, respectively. For example, when the voltage of the cell assembly 10 is 12V, the second input voltage V2 may be 2V. In addition, the third input voltage V3 may be 4V. Also, the fourth input voltage V4 may be 6V. Also, the fifth input voltage V5 may be 8V.

예를 들어, 본 발명의 일 실시예에 따른 연산 증폭기는, 양극 입력 단자로 입력되는 전압의 크기가 음극 입력 단자로 입력되는 전압의 크기보다 큰 경우, 하이(High) 신호를 출력할 수 있다. 또한, 연산 증폭기는, 양극 입력 단자로 입력되는 전압의 크기가 음극 입력 단자로 입력되는 전압의 크기보다 작은 경우, 로우(Low) 신호를 출력할 수 있다.For example, the operational amplifier according to an embodiment of the present invention may output a high signal when the magnitude of the voltage input to the positive input terminal is greater than the magnitude of the voltage input to the negative input terminal. In addition, when the magnitude of the voltage input to the positive input terminal is smaller than the magnitude of the voltage input to the negative input terminal, the operational amplifier may output a low signal.

또한, 멀티플렉서 선택 회로(200)는, 도 4의 구성에 도시된 바와 같이, 제1 논리 회로(221), 제2 논리 회로(222) 및 제3 논리 회로(223)를 포함할 수 있다. 예를 들어, 제1 논리 회로(221), 제2 논리 회로(222) 및 제3 논리 회로(223)는 모두 낸드 게이트(NAND Gate) 논리 회로일 수 있다.Further, the multiplexer selection circuit 200 may include a first logic circuit 221, a second logic circuit 222, and a third logic circuit 223, as shown in the configuration of FIG. 4. For example, the first logic circuit 221, the second logic circuit 222, and the third logic circuit 223 may all be NAND gate logic circuits.

상기 제1 논리 회로(221)는, 제1 연산 증폭기(211) 및 제2 연산 증폭기(212)와 각각 연결되어 제1 연산 증폭기(211) 및 제2 연산 증폭기(212)의 출력 신호를 기초로 하나의 신호를 출력할 수 있다. 또한, 상기 제2 논리 회로(222)는, 제3 연산 증폭기(213) 및 제4 연산 증폭기(214)와 각각 연결되어 제3 연산 증폭기(213) 및 제4 연산 증폭기(214)의 출력 신호를 기초로 하나의 신호를 출력할 수 있다. 또한, 상기 제3 논리 회로(223)는, 제5 연산 증폭기(215) 및 제6 연산 증폭기(216)와 각각 연결되어 제5 연산 증폭기(215) 및 제6 연산 증폭기(216)의 출력 신호를 기초로 하나의 신호를 출력할 수 있다.The first logic circuit 221 is connected to the first operational amplifier 211 and the second operational amplifier 212, respectively, and is based on the output signals of the first operational amplifier 211 and the second operational amplifier 212. One signal can be output. In addition, the second logic circuit 222 is connected to the third operational amplifier 213 and the fourth operational amplifier 214, respectively, to output the output signals of the third operational amplifier 213 and the fourth operational amplifier 214. One signal can be output as a basis. In addition, the third logic circuit 223 is connected to the fifth operational amplifier 215 and the sixth operational amplifier 216, respectively, to output the output signals of the fifth operational amplifier 215 and the sixth operational amplifier 216. One signal can be output as a basis.

더욱 바람직하게는, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 복수의 멀티플렉서(100)의 개수를 기초로 복수의 전압 레벨을 구분할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 5개의 멀티플렉서(100)와 연결되는 경우, 5개의 전압 레벨을 구분할 수 있다. 예를 들어, 멀티플렉서 선택 회로(200)는, 2V이하, 2V 내지 4V, 4V 내지 6V, 6V 내지 8V 및 8V 이상의 5개의 전압 레벨을 구분할 수 있다. 또한, 멀티플렉서 선택 회로(200)는, 5개의 전압 레벨에 해당하는 2V, 4V, 6V 및 8V를 제2 입력 전압(V2), 제3 입력 전압(V3), 제4 입력 전압(V4) 및 제5 입력 전압(V5)으로 각각 입력 받을 수 있다.More preferably, the multiplexer selection circuit 200 according to an embodiment of the present invention may distinguish a plurality of voltage levels based on the number of the multiplexers 100. For example, when the multiplexer selection circuit 200 according to an embodiment of the present invention is connected to five multiplexers 100, it is possible to distinguish five voltage levels. For example, the multiplexer selection circuit 200 may distinguish five voltage levels of 2 V or less, 2 V to 4 V, 4 V to 6 V, 6 V to 8 V, and 8 V or more. In addition, the multiplexer selection circuit 200 includes 2V, 4V, 6V, and 8V corresponding to 5 voltage levels as a second input voltage V2, a third input voltage V3, a fourth input voltage V4, and Each can be input with 5 input voltages (V5).

또한, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 제1 선택 신호의 전압 레벨에 대응하는 전압 레벨과 연결되는 출력 라인으로 제1 선택 신호를 전달할 수 있다. In addition, the multiplexer selection circuit 200 according to an embodiment of the present invention may transmit a first selection signal to an output line connected to a voltage level corresponding to the voltage level of the first selection signal.

예를 들어, 도 4의 실시예에서, 제2 입력 전압(V2)은 2V이고, 제3 입력 전압(V3)은 4V이고, 제4 입력 전압(V4)은 6V이고, 제5 입력 전압(V5)은 8V이며, 프로세서(400)로부터 3V의 전압 크기를 가지는 제1 선택 신호를 수신하는 경우, 제1 연산 증폭기(211)는, 하이(High) 신호를 출력할 수 있다. 또한, 제2 연산 증폭기(212)는, 하이(High) 신호를 출력할 수 있다. 또한, 제3 연산 증폭기(213)는, 로우(Low) 신호를 출력할 수 있다. 또한, 제4 연산 증폭기(214)는, 하이(High) 신호를 출력할 수 있다. 또한, 제5 연산 증폭기(215)는, 하이(High) 신호를 출력할 수 있다. 또한, 제6 연산 증폭기(216)는, 하이(High) 신호를 출력할 수 있다. 이어서, 제1 논리 회로(221)는, 로우(Low) 신호를 출력할 수 있다. 또한, 제2 논리 회로(222)는, 하이(High) 신호를 출력할 수 있다. 또한, 제3 논리 회로(223)는, 하이(High) 신호를 출력할 수 있다.For example, in the embodiment of FIG. 4, the second input voltage V2 is 2V, the third input voltage V3 is 4V, the fourth input voltage V4 is 6V, and the fifth input voltage V5. ) Is 8V, and when the first selection signal having the voltage level of 3V is received from the processor 400, the first operational amplifier 211 may output a high signal. Further, the second operational amplifier 212 can output a high signal. Also, the third operational amplifier 213 may output a low signal. In addition, the fourth operational amplifier 214 can output a high signal. In addition, the fifth operational amplifier 215 can output a high signal. Also, the sixth operational amplifier 216 can output a high signal. Subsequently, the first logic circuit 221 may output a low signal. In addition, the second logic circuit 222 may output a high signal. In addition, the third logic circuit 223 may output a high signal.

결론적으로, 제2 입력 전압(V2)은 2V이고, 제3 입력 전압(V3)은 4V이고, 제4 입력 전압(V4)은 6V이고, 제5 입력 전압(V5)은 8V이며, 프로세서(400)로부터 3V의 전압 크기를 가지는 제1 선택 신호를 수신하는 경우, 멀티플렉서 선택 회로(200)는, 제1 멀티플렉서(101), 제3 멀티플렉서(103), 제4 멀티플렉서(104) 및 제5 멀티플렉서(105)와 연결되는 출력 라인으로 하이(High) 신호를 출력할 수 있다. 또한, 멀티플렉서 선택 회로(200)는, 제2 멀티플렉서(102)와 연결되는 출력 라인으로 로우(Low) 신호를 출력할 수 있다. 이 경우, 멀티플렉서(100)는, 로우(Low) 신호를 수신하는 경우, 로우(Low) 신호를 기초로 작동할 수 있다. 즉, 본 발명의 일 실시예에 따른 멀티플렉서(100)는, 하이(High) 신호를 수신하는 경우 작동하지 않고, 로우(Low) 신호를 수신하는 경우 작동할 수 있다.In conclusion, the second input voltage V2 is 2V, the third input voltage V3 is 4V, the fourth input voltage V4 is 6V, the fifth input voltage V5 is 8V, and the processor 400 When receiving the first selection signal having a voltage of 3V from), the multiplexer selection circuit 200 includes a first multiplexer 101, a third multiplexer 103, a fourth multiplexer 104, and a fifth multiplexer ( 105) A high signal may be output through an output line connected to the signal. In addition, the multiplexer selection circuit 200 may output a low signal to an output line connected to the second multiplexer 102. In this case, when receiving the low signal, the multiplexer 100 may operate based on the low signal. That is, the multiplexer 100 according to an embodiment of the present invention may not operate when receiving a high signal, but may operate when receiving a low signal.

이와 같은 구성을 통해, 본 발명의 일 실시예에 따른 멀티플렉서 선택 회로(200)는, 프로세서로부터 입력되는 제1 선택 신호의 전압 레벨을 기초로 대상 측정 포인트와 연결된 멀티플렉서로 멀티플렉서를 구동 시키는 구동 신호를 전달할 수 있다. 여기서, 상기 구동 신호는, 제1 선택 신호의 형태가 로우(Low) 신호의 형태로 변형되어 멀티플렉서로 전달되는 신호일 수 있다.Through this configuration, the multiplexer selection circuit 200 according to an embodiment of the present invention drives the multiplexer to drive the multiplexer with the multiplexer connected to the target measurement point based on the voltage level of the first selection signal input from the processor. Can deliver. Here, the driving signal may be a signal in which the form of the first selection signal is transformed into the form of a low signal and transmitted to the multiplexer.

도 6은, 본 발명의 일 실시예에 따른 측정 포인트 선택 회로의 구성을 개략적으로 나타내는 도면이다.6 is a diagram schematically showing a configuration of a measurement point selection circuit according to an embodiment of the present invention.

도 2 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 측정 포인트 선택 회로(300)는, 선택된 측정 포인트 그룹에 포함된 복수의 측정 포인트의 개수에 대응하는 이진 값의 형태로 제2 선택 신호를 복수의 멀티플렉서(100)로 전달할 수 있다. 예를 들어, 측정 포인트 선택 회로(300)는, 선택된 측정 포인트 그룹에 포함된 복수의 측정 포인트의 개수가 8개인 경우, 0 내지 7을 나타내는 이진 값인 000 내지 111의 이진 값의 형태로 제2 선택 신호를 복수의 멀티플렉서(100)로 전달할 수 있다. 2 and 6, the measurement point selection circuit 300 according to an embodiment of the present invention selects the second in the form of a binary value corresponding to the number of measurement points included in the selected measurement point group Signals may be transmitted to the multiplexers 100. For example, when the number of the plurality of measurement points included in the selected measurement point group is eight, the measurement point selection circuit 300 selects the second in the form of a binary value of 000 to 111, which is a binary value representing 0 to 7. Signals may be transmitted to the multiplexers 100.

바람직하게는, 본 발명의 일 실시예에 따른 측정 포인트 선택 회로(300)는, 스위치(310, 320, 330)를 포함할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 제1 스위치(310), 제2 스위치(320) 및 제3 스위치(330)는, 게이트, 드레인 및 소스 단자를 구비한 FET(Field Effect Transistor)소자일 수 있다. 여기서, FET소자는, 게이트 단자와 소스 단자 사이에 인가된 전압에 따른 채널 형성 여부에 의해 온 되거나 오프 될 수 있다. 일 예로, 상기 FET소자는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)일 수 있다.Preferably, the measurement point selection circuit 300 according to an embodiment of the present invention may include switches 310, 320, and 330. For example, the first switch 310, the second switch 320 and the third switch 330 according to an embodiment of the present invention, a field effect transistor (FET) device having a gate, drain and source terminals Can be Here, the FET device may be turned on or off depending on whether a channel is formed according to a voltage applied between the gate terminal and the source terminal. For example, the FET device may be a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

상기 제1 스위치(310)는, 도 6의 구성에 도시된 바와 같이, 게이트 단자가 프로세서(400)의 제2 신호핀(A0)과 연결되어 게이트 단자로 제2 선택 신호를 수신할 수 있다. 또한, 제1 스위치(310)는, 드레인 단자로 제1 입력 전압을 수신할 수 있다. 여기서, 제1 입력 전압은, 6V일 수 있다. 또한, 제1 스위치(310)는, 소스 단자가 접지와 연결되고, 소스 단자와 접지 사이의 노드를 통해 멀티플렉서(100)의 제2 신호핀(A)과 연결될 수 있다.The first switch 310, as shown in the configuration of Figure 6, the gate terminal is connected to the second signal pin (A0) of the processor 400 may receive a second selection signal to the gate terminal. Also, the first switch 310 may receive the first input voltage to the drain terminal. Here, the first input voltage may be 6V. In addition, the first switch 310, the source terminal is connected to the ground, may be connected to the second signal pin (A) of the multiplexer 100 through a node between the source terminal and the ground.

상기 제2 스위치(320)는, 도 6의 구성에 도시된 바와 같이, 게이트 단자가 프로세서(400)의 제2 신호핀(A1)과 연결되어 게이트 단자로 제2 선택 신호를 수신할 수 있다. 또한, 제2 스위치(320)는, 드레인 단자로 제1 입력 전압을 수신할 수 있다. 여기서, 제1 입력 전압은, 6V일 수 있다. 또한, 제2 스위치(320)는, 소스 단자가 접지와 연결되고, 소스 단자와 접지 사이의 노드를 통해 멀티플렉서(100)의 제2 신호핀(B)과 연결될 수 있다.The second switch 320, as shown in the configuration of Figure 6, the gate terminal is connected to the second signal pin (A1) of the processor 400 may receive a second selection signal to the gate terminal. Also, the second switch 320 may receive the first input voltage through the drain terminal. Here, the first input voltage may be 6V. In addition, the second switch 320, the source terminal is connected to the ground, may be connected to the second signal pin (B) of the multiplexer 100 through a node between the source terminal and the ground.

상기 제3 스위치(330)는, 도 6의 구성에 도시된 바와 같이, 게이트 단자가 프로세서(400)의 제2 신호핀(A2)과 연결되어 게이트 단자로 제2 선택 신호를 수신할 수 있다. 또한, 제3 스위치(330)는, 드레인 단자로 제1 입력 전압을 수신할 수 있다. 여기서, 제1 입력 전압은, 6V일 수 있다. 또한, 제3 스위치(330)는, 소스 단자가 접지와 연결되고, 소스 단자와 접지 사이의 노드를 통해 멀티플렉서(100)의 제2 신호핀(C)과 연결될 수 있다.The third switch 330, as shown in the configuration of Figure 6, the gate terminal is connected to the second signal pin (A2) of the processor 400 may receive a second selection signal to the gate terminal. Also, the third switch 330 may receive the first input voltage through the drain terminal. Here, the first input voltage may be 6V. In addition, the third switch 330, the source terminal is connected to the ground, may be connected to the second signal pin (C) of the multiplexer 100 through a node between the source terminal and the ground.

예를 들어, 측정 포인트 선택 회로(300)는, 0 내지 7을 나타내는 이진 값인 000 내지 111의 이진 값의 형태로 제2 선택 신호를 복수의 멀티플렉서(100)로 전달할 수 있다. 여기서, 제2 신호핀(A0, A1, A2)을 통해 측정 포인트 선택 회로(300)로 입력되는 제2 선택 신호는 이진 값의 형태로 표현될 수 있다. 예를 들어, 제2 신호핀(A0)으로부터 입력되는 신호는, 이진 값의 3번째 자릿수 일 수 있다. 또한, 제2 신호핀(A1)으로부터 입력되는 신호는, 이진 값의 2번째 자릿수 일 수 있다. 또한, 제2 신호핀(A2)으로부터 입력되는 신호는, 이진 값의 1번째 자릿수 일 수 있다.For example, the measurement point selection circuit 300 may transmit the second selection signal to the plurality of multiplexers 100 in the form of binary values of 000 to 111, which are binary values representing 0 to 7. Here, the second selection signal input to the measurement point selection circuit 300 through the second signal pins A0, A1, and A2 may be expressed in the form of a binary value. For example, the signal input from the second signal pin A0 may be the third digit of the binary value. Also, the signal input from the second signal pin A1 may be the second digit of the binary value. Also, the signal input from the second signal pin A2 may be the first digit of the binary value.

예를 들어, 제1 스위치(310), 제2 스위치(320) 및 제3 스위치(330)의 임계 전압이 5V인 경우, 프로세서(400)는, 제2 신호핀(A0)으로 0V를 출력하고, 제2 신호핀(A1)으로 5V를 출력하고, 제2 신호핀(A2)으로 5V를 출력할 수 있다. 이 경우, 제1 스위치(310)는 개방 상태로 전환되고, 제2 스위치(320)는 폐쇄 상태로 전환되고, 제3 스위치(330)는 폐쇄 상태로 전환될 수 있다. 이어서, 멀티플렉서(100)의 제2 신호핀(A)에는 0V가 인가되고, 제2 신호핀(B) 및 제2 신호핀(C)에는 제1 입력 전압이 각각 인가될 수 있다. 이 경우, 멀티플렉서(100)의 제2 신호핀(A, B, C)에 입력되는 입력 신호를 1로 본다면, 멀티플렉서(100)는, 011의 이진 값의 형태를 가지는 제2 선택 신호를 수신할 수 있다.For example, when the threshold voltages of the first switch 310, the second switch 320, and the third switch 330 are 5V, the processor 400 outputs 0V to the second signal pin A0. , 5V can be output to the second signal pin A1 and 5V can be output to the second signal pin A2. In this case, the first switch 310 is switched to the open state, the second switch 320 is switched to the closed state, and the third switch 330 can be switched to the closed state. Subsequently, 0 V may be applied to the second signal pin A of the multiplexer 100, and the first input voltage may be applied to the second signal pin B and the second signal pin C, respectively. In this case, if the input signal input to the second signal pins (A, B, C) of the multiplexer 100 is viewed as 1, the multiplexer 100 receives the second selection signal having the form of a binary value of 011. You can.

바람직하게는, 도 3 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 복수의 멀티플렉서(100)는, 제2 선택 신호의 이진 값을 기초로 대상 측정 포인트로부터 측정 대상이 되는 측정 신호를 수신하고, 수신된 측정 신호를 출력할 수 있다. 예를 들어, 멀티플렉서(100)는, 011의 이진 값의 형태를 가지는 제2 선택 신호를 수신하는 경우, 복수의 측정 포인트(P0, P1, P2, P3, P4, P5, P6, P7) 중 4번째 측정 포인트인 P3으로부터 측정 대상이 되는 측정 신호를 수신하고, 수신된 측정 신호를 외부 장치로 출력할 수 있다. 예를 들어, 상기 외부 장치는, MCU(50)일 수 있다.Preferably, referring to FIGS. 3 and 6, a plurality of multiplexers 100 according to an embodiment of the present invention may measure a measurement signal to be measured from a target measurement point based on a binary value of the second selection signal. It can receive and output the received measurement signal. For example, when the multiplexer 100 receives a second selection signal having the form of a binary value of 011, 4 of a plurality of measurement points P0, P1, P2, P3, P4, P5, P6, P7 The measurement signal to be measured can be received from the third measurement point P3 and the received measurement signal can be output to an external device. For example, the external device may be an MCU 50.

도 7은, 본 발명의 일 실시예에 따른 다중 신호 측정 시스템이 참조하는 제2 선택 신호-대상 측정 포인트 테이블이다.7 is a second selection signal-target measurement point table referenced by a multi-signal measurement system according to an embodiment of the present invention.

도 3 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 복수의 측정 포인트(P0, P1, P2, P3, P4, P5, P6, P7)는, 순차적으로 이진 값 000, 001, 010, 011, 100, 101, 110, 111에 각각 대응될 수 있다.3 and 7, a plurality of measurement points (P0, P1, P2, P3, P4, P5, P6, P7) according to an embodiment of the present invention are sequentially binary values 000, 001, 010, It may correspond to 011, 100, 101, 110, 111, respectively.

또한, 제1 테이블(710)을 참조하면, 측정 포인트(P0)와 대응하는 이진 값은 000이고, 멀티플렉서의 제2 신호핀(A, B, C)에 000이 입력될 수 있다. 또한, 이 경우, 제2 신호 라인의 최소 개수는 0일 수 있다.Further, referring to the first table 710, the binary value corresponding to the measurement point P0 is 000, and 000 may be input to the second signal pins A, B, and C of the multiplexer. Also, in this case, the minimum number of second signal lines may be zero.

또한, 제2 테이블(720)을 참조하면, 측정 포인트(P1)와 대응하는 이진 값은 001이고, 멀티플렉서의 제2 신호핀(A, B, C)에 001이 입력될 수 있다. 또한, 이 경우, 제2 신호 라인의 최소 개수는 1일 수 있다.Further, referring to the second table 720, the binary value corresponding to the measurement point P1 is 001, and 001 may be input to the second signal pins A, B, and C of the multiplexer. Also, in this case, the minimum number of second signal lines may be 1.

또한, 제3 및 제4 테이블(730, 740)을 참조하면, 측정 포인트(P2, P3)와 대응하는 이진 값은 각각 010 및 011이고, 멀티플렉서의 제2 신호핀(A, B, C)에 각각 010 및 011이 입력될 수 있다. 또한, 이 경우, 제2 신호 라인의 최소 개수는 2일 수 있다.Further, referring to the third and fourth tables 730 and 740, the binary values corresponding to the measurement points P2 and P3 are 010 and 011, respectively, and are applied to the second signal pins A, B, and C of the multiplexer. 010 and 011 may be input, respectively. Also, in this case, the minimum number of second signal lines may be two.

또한, 제5 내지 제8 테이블(750, 760, 770, 780)을 참조하면, 측정 포인트(P4, P5, P6, P7)와 대응하는 이진 값은 각각 100, 101, 110 및 111이고, 멀티플렉서의 제2 신호핀(A, B, C)에 각각 100, 101, 110 및 111이 입력될 수 있다. 또한, 이 경우, 제2 신호 라인의 최소 개수는 3일 수 있다.Further, referring to the fifth to eighth tables 750, 760, 770, and 780, the binary values corresponding to the measurement points P4, P5, P6, and P7 are 100, 101, 110, and 111, respectively, of the multiplexer. 100, 101, 110, and 111 may be input to the second signal pins A, B, and C, respectively. Also, in this case, the minimum number of second signal lines may be three.

본 발명에 따른 다중 신호 측정 시스템은, BMS에 적용될 수 있다. 즉, 본 발명에 따른 BMS는, 상술한 본 발명에 따른 다중 신호 측정 시스템을 포함할 수 있다. 이러한 구성에 있어서, 본 발명에 따른 다중 신호 측정 시스템의 각 구성요소 중 적어도 일부는, 종래 BMS에 포함된 구성의 기능을 보완하거나 추가함으로써 구현될 수 있다. 예를 들어, 본 발명에 따른 다중 신호 측정 시스템의 각 구성 요소는, BMS(Battery Management System)의 구성 요소로서 구현될 수 있다.The multi-signal measurement system according to the present invention can be applied to BMS. That is, the BMS according to the present invention may include the multi-signal measurement system according to the present invention described above. In this configuration, at least a part of each component of the multi-signal measurement system according to the present invention may be implemented by supplementing or adding functions of a configuration included in a conventional BMS. For example, each component of the multi-signal measurement system according to the present invention may be implemented as a component of a BMS (Battery Management System).

또한, 본 발명에 따른 다중 신호 측정 시스템은, 배터리 팩에 구비될 수 있다. 즉, 본 발명에 따른 배터리 팩은, 상술한 본 발명에 따른 다중 신호 측정 시스템을 포함할 수 있다. 여기서, 배터리 팩은, 하나 이상의 이차 전지, 상기 다중 신호 측정 시스템, 전장품(BMS나 릴레이, 퓨즈 등 구비) 및 케이스 등을 포함할 수 있다.In addition, the multi-signal measurement system according to the present invention may be provided in a battery pack. That is, the battery pack according to the present invention may include the multi-signal measurement system according to the present invention described above. Here, the battery pack may include one or more secondary cells, the multi-signal measurement system, electrical components (including BMS, relays, fuses, etc.) and cases.

도 8은, 본 발명의 일 실시예에 따른 다중 신호 측정 방법을 개략적으로 나타내는 순서도이다. 도 8에서, 각 단계의 수행 주체는, 앞서 설명한 본 발명에 따른 다중 신호 측정 시스템의 각 구성요소라 할 수 있다.8 is a flowchart schematically illustrating a method for measuring multiple signals according to an embodiment of the present invention. In FIG. 8, the subject of each step may be referred to as each component of the multi-signal measurement system according to the present invention described above.

도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다중 신호 측정 방법은, 제1 선택 신호 전달 단계(S100), 제2 선택 신호 전달 단계(S110) 및 측정 신호 측정 단계(S120)를 포함한다.8, the multi-signal measurement method according to an embodiment of the present invention includes a first selection signal transmission step (S100), a second selection signal transmission step (S110) and a measurement signal measurement step (S120). Includes.

먼저, 제1 선택 신호 전달 단계(S100)에서는, 상기 복수의 측정 포인트가 둘 이상의 그룹으로 그룹핑 된 복수의 측정 포인트 그룹 중 대상 측정 포인트를 포함하는 측정 포인트 그룹에 대응하는 제1 선택 신호를 대응하는 멀티플렉서로 전달할 수 있다. 이어서, 제2 선택 신호 전달 단계(S110)에서는, 상기 측정 포인트 그룹 중에서 상기 대상 측정 포인트를 구별하는 제2 선택 신호를 상기 제1 선택 신호를 수신한 멀티플렉서로 전달할 수 있다. 이어서, 측정 신호 측정 단계(S120)에서는, 상기 제1 선택 신호를 수신한 멀티플렉서에서 상기 대상 측정 포인트로부터 수신한 측정 신호를 측정할 수 있다.First, in the first selection signal transmission step (S100), the first selection signal corresponding to a measurement point group including a target measurement point among a plurality of measurement point groups in which the plurality of measurement points are grouped into two or more groups corresponds to Can be delivered to multiplexer. Subsequently, in the second selection signal transmission step (S110), a second selection signal that distinguishes the target measurement point from the group of measurement points may be transmitted to the multiplexer receiving the first selection signal. Subsequently, in the measurement signal measurement step (S120), the measurement signal received from the target measurement point may be measured by the multiplexer receiving the first selection signal.

바람직하게는, 본 발명의 일 실시예에 따른 제1 선택 신호 전달 단계(S100)에서는, 상기 제1 선택 신호의 전압 레벨을 기초로 상기 복수의 멀티플렉서 중 적어도 하나의 멀티플렉서로 상기 제1 선택 신호를 전달할 수 있다.Preferably, in the first selection signal transmission step (S100) according to an embodiment of the present invention, the first selection signal to at least one multiplexer among the plurality of multiplexers based on the voltage level of the first selection signal Can deliver.

더욱 바람직하게는, 본 발명의 일 실시예에 따른 제1 선택 신호 전달 단계(S100)에서는, 상기 복수의 멀티플렉서의 개수를 기초로 복수의 전압 레벨을 구분하고, 상기 제1 선택 신호의 전압 레벨에 대응하는 전압 레벨과 연결되는 출력 라인으로 상기 제1 선택 신호를 전달할 수 있다.More preferably, in the first selection signal transmission step (S100) according to an embodiment of the present invention, a plurality of voltage levels are classified based on the number of the multiplexers, and the voltage level of the first selection signal is determined. The first selection signal may be transmitted to an output line connected to a corresponding voltage level.

바람직하게는, 본 발명의 일 실시예에 따른 제2 선택 신호 전달 단계(S110)에서는, 상기 선택된 측정 포인트 그룹에 포함된 상기 복수의 측정 포인트의 개수에 대응하는 이진 값의 형태로 상기 제2 선택 신호를 상기 복수의 멀티플렉서로 전달할 수 있다.Preferably, in the second selection signal transmission step (S110) according to an embodiment of the present invention, the second selection in the form of a binary value corresponding to the number of the plurality of measurement points included in the selected measurement point group Signals may be transmitted to the multiplexers.

바람직하게는, 본 발명의 일 실시예에 따른 측정 신호 측정 단계(S120)에서는, 상기 제2 선택 신호의 이진 값을 기초로 상기 대상 측정 포인트로부터 측정 대상이 되는 측정 신호를 수신하고, 상기 수신된 측정 신호를 출력할 수 있다.Preferably, in the measurement signal measurement step (S120) according to an embodiment of the present invention, the measurement signal to be measured is received from the target measurement point based on the binary value of the second selection signal, and the received The measurement signal can be output.

또한, 상기 제어 로직이 소프트웨어로 구현될 때, 프로세서는 프로그램 모듈의 집합으로 구현될 수 있다. 이때, 프로그램 모듈은 메모리 장치에 저장되고 프로세서에 의해 실행될 수 있다.Further, when the control logic is implemented in software, the processor may be implemented as a set of program modules. At this time, the program module may be stored in the memory device and executed by the processor.

또한, 프로세서의 다양한 제어 로직들은 적어도 하나 이상이 조합되고, 조합된 제어 로직들은 컴퓨터가 읽을 수 있는 코드 체계로 작성되어 컴퓨터가 읽을 수 있는 접근이 가능한 것이라면 그 종류에 특별한 제한이 없다. 일 예시로서, 상기 기록 매체는, ROM, RAM, 레지스터, CD-ROM, 자기 테이프, 하드 디스크, 플로피디스크 및 광 데이터 기록장치를 포함하는 군에서 선택된 적어도 하나 이상을 포함한다. 또한, 상기 코드 체계는 네트워크로 연결된 컴퓨터에 분산되어 저장되고 실행될 수 있다. 또한, 상기 조합된 제어 로직들을 구현하기 위한 기능적인 프로그램, 코드 및 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.In addition, at least one of the various control logics of the processor is combined, and the combined control logics are written in a computer-readable code system, so that the computer-readable accessibility is not limited. As an example, the recording medium includes at least one or more selected from the group comprising ROM, RAM, registers, CD-ROM, magnetic tape, hard disk, floppy disk, and optical data recording device. In addition, the code system can be distributed and stored on a networked computer and executed. In addition, functional programs, codes and segments for implementing the combined control logics can be easily inferred by programmers in the art to which the present invention pertains.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by a limited number of embodiments and drawings, the present invention is not limited by this, and the technical idea of the present invention and the following will be described by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the equivalent scope of the claims to be described.

1: 다중 신호 측정 시스템
10: 셀 어셈블리
20: 컨택터
30: 퓨즈
40: 션트 저항
50: MCU
60: 차량 부하
100: 멀티플렉서
200: 멀티플렉서 선택 회로
300: 측정 포인트 선택 회로
400: 프로세서
500: 메모리 디바이스
L1: 제1 신호 라인
L2: 제2 신호 라인
L3: 제3 신호 라인1: Multi-signal measurement system
10: Cell assembly
20: contactor
30: fuse
40: shunt resistance
50: MCU
60: vehicle load
100: multiplexer
200: multiplexer selection circuit
300: measuring point selection circuit
400: processor
500: memory device
L1: first signal line
L2: second signal line
L3: Third signal line

Claims (11)

BMS에 구비된 복수의 측정 포인트와 연결되어 상기 복수의 측정 포인트로부터 수신되는 다중 신호를 측정하는 시스템에 있어서,
둘 이상의 그룹으로 그룹핑 된 상기 복수의 측정 포인트를 포함하는 복수의 측정 포인트 그룹과 각각 전기적으로 연결되어 상기 다중 신호를 수신하도록 구성된 복수의 멀티플렉서;
상기 복수의 측정 포인트 그룹 중 대상 측정 포인트를 포함하는 측정 포인트 그룹과 연결된 적어도 하나의 멀티플렉서에 대응하는 제1 선택 신호를 상기 대응하는 멀티플렉서로 전달하도록 구성된 멀티플렉서 선택 회로;
상기 측정 포인트 그룹 중에서 상기 대상 측정 포인트를 구별하는 제2 선택 신호를 상기 제1 선택 신호를 수신한 멀티플렉서로 전달하도록 구성된 측정 포인트 선택 회로; 및
상기 대상 측정 포인트를 포함하는 측정 포인트 그룹을 선택하여 상기 선택된 측정 포인트 그룹에 대응하는 상기 제1 선택 신호를 상기 멀티플렉서 선택 회로로 전달하고, 상기 대상 측정 포인트를 선택하여 상기 선택된 대상 측정 포인트에 대응하는 상기 제2 선택 신호를 상기 측정 포인트 선택 회로로 전달하도록 구성된 프로세서
를 포함하는 것을 특징으로 하는 다중 신호 측정 시스템.
In the system for measuring multiple signals received from the plurality of measurement points connected to a plurality of measurement points provided in the BMS,
A plurality of multiplexers configured to receive the multiple signals electrically connected to a plurality of measurement point groups including the plurality of measurement points grouped into two or more groups;
A multiplexer selection circuit configured to transmit a first selection signal corresponding to at least one multiplexer connected to a measurement point group including a target measurement point among the plurality of measurement point groups to the corresponding multiplexer;
A measurement point selection circuit configured to transmit a second selection signal distinguishing the target measurement point from the group of measurement points to a multiplexer receiving the first selection signal; And
Selecting a group of measurement points including the target measurement point, transmitting the first selection signal corresponding to the selected measurement point group to the multiplexer selection circuit, selecting the target measurement point and corresponding to the selected target measurement point A processor configured to transfer the second selection signal to the measurement point selection circuit
Multi-signal measurement system comprising a.
제1항에 있어서,
상기 프로세서는, 상기 제1 선택 신호가 흐르도록 구성된 제1 신호 라인 및 상기 제2 선택 신호가 흐르도록 구성된 제2 신호 라인을 통해 상기 복수의 멀티플렉서와 전기적으로 각각 연결되도록 구성된 것을 특징으로 하는 다중 신호 측정 시스템.
According to claim 1,
The processor is configured to be electrically connected to each of the plurality of multiplexers through a first signal line configured to flow through the first selection signal and a second signal line configured to flow through the second selection signal. Measuring system.
제2항에 있어서,
상기 제1 신호 라인 및 상기 제2 신호 라인은, 전기적으로 서로 구별되고,
상기 제1 신호 라인은, 일단이 상기 프로세서에 구비된 1개의 출력 핀과 연결되고, 타단이 상기 복수의 멀티플렉서와 각각 연결되며,
상기 제2 신호 라인은, 일단이 상기 프로세서에 구비된 N개 이상의 출력 핀과 연결되고, 타단이 상기 복수의 멀티플렉서와 각각 연결되고,
상기 N은, 상기 선택된 측정 포인트 그룹에 포함된 상기 복수의 측정 포인트의 개수에 대응하는 이진 값의 총 자릿수를 나타내는 것을 특징으로 하는 다중 신호 측정 시스템.
According to claim 2,
The first signal line and the second signal line are electrically separated from each other,
The first signal line, one end is connected to one output pin provided in the processor, the other end is respectively connected to the plurality of multiplexers,
The second signal line, one end is connected to the N or more output pins provided in the processor, the other end is respectively connected to the plurality of multiplexers,
The N is a multi-signal measurement system characterized in that it represents the total number of digits of the binary value corresponding to the number of the plurality of measurement points included in the selected measurement point group.
제2항에 있어서,
상기 멀티플렉서 선택 회로는, 상기 프로세서 및 상기 복수의 멀티플렉서 사이의 상기 제1 신호 라인 상에 구비되고,
상기 측정 포인트 선택 회로는, 상기 프로세서 및 상기 복수의 멀티플렉서 사이의 상기 제2 신호 라인 상에 구비되는 것을 특징으로 하는 다중 신호 측정 시스템.
According to claim 2,
The multiplexer selection circuit is provided on the first signal line between the processor and the plurality of multiplexers,
The measurement point selection circuit is a multi-signal measurement system, characterized in that provided on the second signal line between the processor and the plurality of multiplexers.
제1항에 있어서,
상기 멀티플렉서 선택 회로는, 상기 제1 선택 신호의 전압 레벨을 기초로 상기 복수의 멀티플렉서 중 적어도 하나의 멀티플렉서로 상기 제1 선택 신호를 전달하도록 구성된 것을 특징으로 하는 다중 신호 측정 시스템.
According to claim 1,
The multiplexer selection circuit is configured to transmit the first selection signal to at least one of the plurality of multiplexers based on the voltage level of the first selection signal.
제5항에 있어서,
상기 멀티플렉서 선택 회로는, 상기 복수의 멀티플렉서의 개수를 기초로 복수의 전압 레벨을 구분하고, 상기 제1 선택 신호의 전압 레벨에 대응하는 전압 레벨과 연결되는 출력 라인으로 상기 제1 선택 신호를 전달하도록 구성된 것을 특징으로 하는 다중 신호 측정 시스템.
The method of claim 5,
The multiplexer selection circuit classifies a plurality of voltage levels based on the number of the multiplexers, and transmits the first selection signal to an output line connected to a voltage level corresponding to the voltage level of the first selection signal. Multi-signal measurement system, characterized in that configured.
제1항에 있어서,
상기 측정 포인트 선택 회로는, 상기 선택된 측정 포인트 그룹에 포함된 상기 복수의 측정 포인트의 개수에 대응하는 이진 값의 형태로 상기 제2 선택 신호를 상기 복수의 멀티플렉서로 전달하도록 구성된 것을 특징으로 하는 다중 신호 측정 시스템.
According to claim 1,
The measurement point selection circuit is configured to transmit the second selection signal to the plurality of multiplexers in the form of a binary value corresponding to the number of the plurality of measurement points included in the selected measurement point group. Measuring system.
제7항에 있어서,
상기 복수의 멀티플렉서는, 상기 제2 선택 신호의 이진 값을 기초로 상기 대상 측정 포인트로부터 측정 대상이 되는 측정 신호를 수신하고, 상기 수신된 측정 신호를 출력 하도록 구성된 것을 특징으로 하는 다중 신호 측정 시스템.
The method of claim 7,
The multiplexer is configured to receive a measurement signal to be measured from the target measurement point based on the binary value of the second selection signal, and to output the received measurement signal.
제1항 내지 제8항 중 어느 한 항에 따른 다중 신호 측정 시스템을 포함하는 BMS.
A BMS comprising a multi-signal measurement system according to claim 1.
제1항 내지 제8항 중 어느 한 항에 따른 다중 신호 측정 시스템을 포함하는 배터리 팩.
A battery pack comprising a multiple signal measurement system according to claim 1.
BMS에 구비된 복수의 측정 포인트로부터 수신되는 다중 신호를 측정하는 방법에 있어서,
상기 복수의 측정 포인트가 둘 이상의 그룹으로 그룹핑 된 복수의 측정 포인트 그룹 중 대상 측정 포인트를 포함하는 측정 포인트 그룹에 대응하는 제1 선택 신호를 대응하는 멀티플렉서로 전달하는 단계;
상기 측정 포인트 그룹 중에서 상기 대상 측정 포인트를 구별하는 제2 선택 신호를 상기 제1 선택 신호를 수신한 멀티플렉서로 전달하는 단계; 및
상기 제1 선택 신호를 수신한 멀티플렉서에서 상기 대상 측정 포인트로부터 수신한 측정 신호를 측정하는 단계
를 포함하는 것을 특징으로 하는 다중 신호 측정 방법. In the method for measuring multiple signals received from a plurality of measurement points provided in the BMS,
Transmitting a first selection signal corresponding to a measurement point group including a target measurement point among a plurality of measurement point groups in which the plurality of measurement points are grouped into two or more groups to a corresponding multiplexer;
Transmitting a second selection signal distinguishing the target measurement point from the group of measurement points to a multiplexer receiving the first selection signal; And
Measuring a measurement signal received from the target measurement point in a multiplexer receiving the first selection signal
Multi-signal measurement method comprising a.
KR1020180124719A 2018-10-18 2018-10-18 System and method for measuring multiple signal KR102593366B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180124719A KR102593366B1 (en) 2018-10-18 2018-10-18 System and method for measuring multiple signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180124719A KR102593366B1 (en) 2018-10-18 2018-10-18 System and method for measuring multiple signal

Publications (2)

Publication Number Publication Date
KR20200043845A true KR20200043845A (en) 2020-04-28
KR102593366B1 KR102593366B1 (en) 2023-10-23

Family

ID=70456224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180124719A KR102593366B1 (en) 2018-10-18 2018-10-18 System and method for measuring multiple signal

Country Status (1)

Country Link
KR (1) KR102593366B1 (en)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10503882A (en) * 1995-10-03 1998-04-07 マイクロチップ テクノロジー インコーポレイテッド Microcontroller with analog pre-circuit for intelligent battery management
JP2002042898A (en) * 2000-07-21 2002-02-08 Honda Motor Co Ltd Battery voltage detector
KR20040092943A (en) * 2003-04-30 2004-11-04 현대중공업 주식회사 Voltage sensing system and voltage sensing method of battery for Electric Vehicle and Fuel Cell
JP2008538408A (en) * 2005-04-05 2008-10-23 エナジーシーエス Multiplexer and switch-based electrochemical cell monitoring and management system and method
JP2009183025A (en) * 2008-01-29 2009-08-13 Hitachi Ltd Battery system for vehicle, on-vehicle battery module, and cell controller
KR20100027084A (en) * 2008-09-01 2010-03-10 주식회사 엘지화학 Apparatus and method for switch control between battery pack and load, and battery pack and battery management system including the same
JP2012181141A (en) * 2011-03-02 2012-09-20 Hitachi Vehicle Energy Ltd Voltage measuring device and voltage measuring system
JP2013529293A (en) * 2010-04-16 2013-07-18 エルジー・ケム・リミテッド Voltage management method and system for analog to digital conversion
KR20130091951A (en) * 2012-02-09 2013-08-20 삼성에스디아이 주식회사 Battery pack, controlling method of the same, and power storage system including the battery pack
KR20170069613A (en) * 2015-12-11 2017-06-21 현대오트론 주식회사 Battery management system
KR20180000234A (en) * 2016-06-22 2018-01-02 주식회사 엘지화학 Driver circuit for an electric vehicle and control method for the same
KR20180066337A (en) * 2016-12-07 2018-06-19 현대오트론 주식회사 Apparatus and method for monitoring battery cell

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10503882A (en) * 1995-10-03 1998-04-07 マイクロチップ テクノロジー インコーポレイテッド Microcontroller with analog pre-circuit for intelligent battery management
JP2002042898A (en) * 2000-07-21 2002-02-08 Honda Motor Co Ltd Battery voltage detector
KR20040092943A (en) * 2003-04-30 2004-11-04 현대중공업 주식회사 Voltage sensing system and voltage sensing method of battery for Electric Vehicle and Fuel Cell
JP2008538408A (en) * 2005-04-05 2008-10-23 エナジーシーエス Multiplexer and switch-based electrochemical cell monitoring and management system and method
JP2016197115A (en) * 2008-01-29 2016-11-24 株式会社日立製作所 Battery system and battery monitoring device
JP2009183025A (en) * 2008-01-29 2009-08-13 Hitachi Ltd Battery system for vehicle, on-vehicle battery module, and cell controller
KR20100027084A (en) * 2008-09-01 2010-03-10 주식회사 엘지화학 Apparatus and method for switch control between battery pack and load, and battery pack and battery management system including the same
JP2013529293A (en) * 2010-04-16 2013-07-18 エルジー・ケム・リミテッド Voltage management method and system for analog to digital conversion
JP2012181141A (en) * 2011-03-02 2012-09-20 Hitachi Vehicle Energy Ltd Voltage measuring device and voltage measuring system
KR20130091951A (en) * 2012-02-09 2013-08-20 삼성에스디아이 주식회사 Battery pack, controlling method of the same, and power storage system including the battery pack
KR20170069613A (en) * 2015-12-11 2017-06-21 현대오트론 주식회사 Battery management system
KR20180000234A (en) * 2016-06-22 2018-01-02 주식회사 엘지화학 Driver circuit for an electric vehicle and control method for the same
KR20180066337A (en) * 2016-12-07 2018-06-19 현대오트론 주식회사 Apparatus and method for monitoring battery cell

Also Published As

Publication number Publication date
KR102593366B1 (en) 2023-10-23

Similar Documents

Publication Publication Date Title
US20110140662A1 (en) Balancing system for a battery pack
US11689031B2 (en) Balancing apparatus, and battery management system and battery pack including the same
US11258274B2 (en) Apparatus and method for battery module balancing
JP7222488B2 (en) Switch diagnostic device and method
US9935472B2 (en) Battery pack
KR102591062B1 (en) Apparatus and method for balancing deterioration of battery
KR102364237B1 (en) Apparatus and method for pre-charging
KR102593366B1 (en) System and method for measuring multiple signal
US11072257B2 (en) Switch control apparatus
KR20200038818A (en) Apparatus and method for diagnosing current sensor
CN111886772B (en) Balancing device, battery management system including the same, and battery pack
US20230369877A1 (en) Battery management apparatus and battery system including the same
EP4016788A1 (en) Battery pack including plurality of current paths
EP3998690A1 (en) Relay control device
EP4040175A1 (en) Voltage sensing circuit, battery pack, and battery system
KR20200027907A (en) Apparatus for controlling switch
KR20200004650A (en) Apparatus and method for pre-charging dual battery
KR20190139066A (en) Apparatus for measuring voltage

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant