KR20200042221A - 모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법 - Google Patents

모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법 Download PDF

Info

Publication number
KR20200042221A
KR20200042221A KR1020180122535A KR20180122535A KR20200042221A KR 20200042221 A KR20200042221 A KR 20200042221A KR 1020180122535 A KR1020180122535 A KR 1020180122535A KR 20180122535 A KR20180122535 A KR 20180122535A KR 20200042221 A KR20200042221 A KR 20200042221A
Authority
KR
South Korea
Prior art keywords
processor
core
utilization
operating frequency
normalized
Prior art date
Application number
KR1020180122535A
Other languages
English (en)
Other versions
KR102118799B1 (ko
Inventor
김성조
박상오
이재환
남상혁
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020180122535A priority Critical patent/KR102118799B1/ko
Publication of KR20200042221A publication Critical patent/KR20200042221A/ko
Application granted granted Critical
Publication of KR102118799B1 publication Critical patent/KR102118799B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법이 개시된다. 개시된 프로세서의 전력 관리 장치는 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 장치로서, 현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률(utilization)에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 사용률 산출부; 상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 사용률 예측부; 및 상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 동작 주파수 설정부;를 포함하되, 상기 사용률 예측부는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측한다.

Description

모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법{Apparatus and Method for managing power of processor in a mobile terminal device}
본 발명의 실시예들은 모바일 단말 장치 내의 프로세서의 사용량을 정확하게 예측하여 모바일 단말 장치의 성능 저하를 방지하면서 전력 소모를 저감하는 프로세서의 전력 관리 장치 및 방법에 것이다.
스마트폰 등과 같은 모바일 단말 장치가 널리 보급됨에 따라 사용자들은 많은 시간을 스마트폰을 사용하는데 할당하고 있다. 스마트폰의 제조사들은 성능 향상, 사용 시간 연장, 사용자 편의성 향상 등 다양한 측면에서 스마트폰의 경쟁력 강화를 시도하고 있다. 이에 따라, 최근 스마트폰에는 높은 클럭(주파수)의 멀티코어 프로세서가 탑재되어 있다. 이 때, 하드웨어적으로 미세 공정 기술과 배터리 용량 증가를 통해 스마트폰 사용 시간을 늘리고 있으나, 프로세서의 성능이 증가하면서 소모 전력도 함께 증가하고 있어 이것만으로는 한계가 있다.
스마트폰의 운영체제에서는 소프트웨어적으로 프로세서의 전력 소모를 감소시키기 위해 다양한 기술들이 적용되고 있다. 최근 대부분의 스마트폰은 사용량에 따라 동작 주파수와 전압을 조절해 소비 전력을 줄이는 DVFS(Dynamic Voltage and Frequency Scaling) 기술과 프로세서 내의 개별 코어의 활성 상태를 조절할 수 있는 hotplug 기술을 사용하여 프로세서의 전력을 제어한다. 이와 같은 소프트웨어적 전력 저감 기법은 모든 애플리케이션에 동일한 프로세서 자원을 할당하는 스케줄링 방식 하에서 동작한다. 즉, 애플리케이션이 필요한 만큼 모든 자원을 할당하고 이에 따라 동작 주파수를 설정하거나 활성 코어의 개수를 설정한다.
한편, 스마트폰 환경에서는 전력 소모량과 함께 사용자 반응성을 중요하게 고려한다. 디스플레이 전면에서 사용자와 상호 작용하는 애플리케이션의 성능이 사용자 반응성에 가장 중요한 영향을 미치며, 백그라운드에서 실행 중인 애플리케이션은 상대적으로 사용자의 주의를 끌지 않는다. 이러한 특징을 이용하여, 전면에 실행중인 애플리케이션에 최대한의 프로세서 자원을 할당하고, 백그라운드에서 실행 중인 애플리케이션에 할당하는 자원을 제한하여 프로세서의 전력 소모량을 줄이고자 하는 연구들이 수행되었다.
그러나, 기존 기법은 사용자 체감 성능 저하를 막기 위해 필요 이상의 자원을 할당해 프로세서의 전력이 낭비되는 문제점이 있다. 즉, 기존의 기법의 경우, 현재 시점의 프로세서의 사용량을 추정하기 위해 직전의 프로세서의 사용량만을 샘플링하는데, 직전의 사용량만을 가지고 현재의 사용량을 정확하게 추정할 수 없다. 따라서, 기존의 기법은 프로세서의 사용량이 일정 수준을 넘어가면, 프로세서의 성능을 최대로 하여 사용자 반응성의 저하를 막는데, 이 경우 필요 이상의 자원을 할당함으로써 프로세서의 전력이 낭비되는 문제점이 있었다.
보다 상세하게, 기존의 방법은 프로세서의 소비 전력을 동적으로 관리하기 위해, 동작 주파수를 조절하거나 프로세서 내의 코어를 비활성 상태로 변경한다. 스마트폰에서 대표적으로 사용하는 안드로이드의 리눅스 커널에 있는 프로세서 전력 관리 시스템의 구조는 도 1와 같다.
도 1을 참조하면, Core controller는 프로세서 코어의 부하를 측정한 뒤 활성 코어 수를 조절하며, governor는 프로세서의 부하를 측정한 뒤 동작 주파수를 조절한다. 프로세서의 소비 전력은 코어의 동작 주파수와 입력 전압의 제곱에 비례하기 때문에, governor는 DVFS(Dynamic Voltage and Frequency Scaling) 기법을 수행함으로써 동작 주파수를 조절하여 소비 전력을 감소시킨다. 동작 주파수를 낮추면 성능 저하가 발생해 처리 시간이 길어지고, 동작 주파수를 높이면 전력 소모가 증가하므로, 적절하게 동작 주파수를 조절하는 것이 매우 중요하다.
기존의 스마트폰의 운영체제에 탑재된 전력 관리 시스템은, 짧은 시간 동안 샘플링된 직전 시점의 프로세서의 사용량을 이용해 현재 시점의 프로세서의 사용량을 추정하므로, 사용자 반응성과 전력 효율을 동시에 달성하기 힘들다. 안드로이드의 리눅스 커널의 Ondemand Governor와 Interactive Governor는 프로세서의 부하가 임계점을 넘는 경우에 동작 주파수를 최대로 설정하고 이후 부하에 따라 단계적으로 주파수를 낮추기 때문에 사용성이 저하되지 않으나, 필요 이상의 전력 소모가 발생하는 문제점이 있다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 모바일 단말 장치 내의 프로세서의 사용량을 정확하게 예측하여 모바일 단말 장치의 성능 저하를 방지하면서 전력 소모를 저감하는 프로세서의 전력 관리 장치 및 방법을 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 장치에 있어서, 현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률(utilization)에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 사용률 산출부; 상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 사용률 예측부; 및 상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 동작 주파수 설정부;를 포함하되, 상기 사용률 예측부는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측하는 것을 특징으로 하는 프로세서 전력 관리 장치가 제공된다.
상기 LSTM은 이전 시점들에서의 정규화된 프로세서의 사용률에 기초하여 미리 학습될 수 있다.
상기 이전 시점들에서의 정규화된 프로세서의 사용률을 저장하는 저장부; 및 상기 LSTM을 학습시키는 LSTM 훈련부;를 더 포함하되, 상기 모바일 단말 장치가 충전 중인 경우, 상기 LSTM 훈련부는 상기 저장부에서 상기 이전 시점들에서의 정규화된 프로세서의 사용률을 독출하고, 상기 독출된 이전 시점들에서의 정규화된 프로세서의 사용률에 기초하여 상기 LSTM를 학습시킬 수 있다.
상기 코어의 성능은 상기 코어의 동작 주파수와 선형적으로 대응될 수 있다.
상기 정규화된 프로세서의 사용률은, 상기 적어도 하나의 코어 각각의 최대 동작 주파수에 따른 상기 적어도 하나의 코어 모두의 최대 부하 처리량, 상기 적어도 하나의 코어 각각의 동작 주파수 및 상기 적어도 하나의 코어 각각의 사용률에 기초하여 정의될 수 있다.
상기 정규화된 프로세서의 사용률은 아래의 수학식과 같이 표현될 수 있다.
Figure pat00001
여기서, NU(Normalized Utilization)는 상기 정규화된 프로세서의 사용률, i는 상기 적어도 하나의 코어 각각의 인덱스, n는 상기 적어도 하나의 코어의 개수,
Figure pat00002
는 i번째 코어에서의 동작 주파수(
Figure pat00003
)에 따른 부하 처리량,
Figure pat00004
는 상기 i번째 코어에서의 최소 동작 주파수(
Figure pat00005
)에 따른 MIPS(Million Instruction Per Second),
Figure pat00006
는 상기 i번째 코어에서의 최대 동작 주파수(
Figure pat00007
)에 따른 MIPS,
Figure pat00008
는 상기 i번째 코어에서의 사용률,
Figure pat00009
는 상기 적어도 하나의 코어 모두의 최대 부하 처리량,
Figure pat00010
는 상기 i번째 코어의 최대 부하 처리량을 각각 의미함.
또한, 본 발명의 다른 실시예에 따르면, 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 장치에 있어서, 상기 적어도 하나의 코어의 활성화 상태를 조절하는 코어 제어부; 및 상기 적어도 하나의 코어의 동작 주파수를 조절하는 동작 주파수 제어부;를 포함하되, 상기 동작 주파수 제어부는, 현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률(utilization)에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 사용률 산출부; 상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 사용률 예측부; 및 상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 동작 주파수 설정부;를 포함하되, 상기 사용률 예측부는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측하는 것을 특징으로 하는 프로세서 전력 관리 장치가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 방법에 있어서, 현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 단계; 상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 단계; 및 상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 단계;를 포함하되, 상기 설정하는 단계는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측하는 것을 특징으로 하는 프로세서 전력 설정 방법이 제공된다.
본 발명에 따르면, 모바일 단말 장치 내의 프로세서의 사용량을 정확하게 예측하여 모바일 단말 장치의 성능 저하를 방지하면서 전력 소모를 저감하는 장점이 있다.
또한, 본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래의 기술을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 모바일 단말 장치의 전력 관리 장치의 개략적인 구성을 도시한 도면이다.
도 3은 LSTM의 구조를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 동작 주파수 제어부의 개략적인 구성을 도시한 도면이다.
도 5 내지 도 7은 본 발명에 따라서 LSTM의 설계의 개념을 설명하기 위한 도면이다.
도 8 및 도 9는 본 발명에 따른 프로세서 전력 관리 장치의 성능을 측정하기 위한 테스트 환경과 성능 측정 결과들을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 모바일 단말 장치 내의 프로세서의 전력 관리 방법의 흐름도를 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술한다.
도 2는 본 발명의 일 실시예에 따른 모바일 단말 장치의 전력 관리 장치의 개략적인 구성을 도시한 도면이다.
도 2을 참조하면, 본 발명의 일 실시예에 따른 모바일 단말 장치의 전력 관리 장치(200)는 코어 제어부(210) 및 동작 주파수 제어부(220)를 포함한다. 이 때, 모바일 단말 장치는 스마트폰, 태블릿 PC일 수 있으며, 안드로이드의 리눅스 기반의 운영체제를 사용할 수 있다.
이하, 각 구성 요소 별로 그 기능을 상세하게 설명하기로 한다.
코어 제어부(210)는 모바일 단말 장치에 포함된 프로세서 내의 적어도 하나의 코어 각각의 활성화 상태를 조절한다. 즉, 코어 제어부(210)는 활성화된 코어의 개수를 조절한다. 이 때, 코어 제어부(210)는 Dynamic hotplug 기술을 이용하여 활성화된 코어의 개수를 조절할 수 있다. 그리고, 동작 주파수 제어부(220)는 프로세서 내의 적어도 하나의 코어의 동작 주파수를 조절한다. 따라서, 본 발명은 활성화된 코어의 개수의 조절 및 적어도 하나의 코어의 동작 주파수를 조절을 통해 모바일 단말 장치의 전력 관리를 수행한다
특히, 본 발명의 동작 주파수 제어부(220)는 LSTM(Long Short-Term Memory)을 이용하여 동작 주파수를 설정할 수 있다. 따라서, 아래에서는 LSTM의 개념을 설명한 후 동작 주파수 제어부(220)의 구조 및 동작을 상세하게 설명하기로 한다.
도 3은 LSTM의 구조를 도시한 도면이다.
LSTM(Long Short-Term Memory)은 기존의 RNN의 그레이언트 소실(gradient vanishing)에 의한 장기 의존성 문제를 해결하고자 제안된 모델이다. 도 3을 참조하면, 하나의 LSTM의 뉴런은 기존 RNN 뉴런에, 상태 정보를 저장하는 메모리 셀(memory cell)과, 3종류 게이트 유닛인 입력 게이트(input gate), 망각 게이트(forget gate) 및 출력 게이트(output gate)가 추가되어 있다.
메모리 셀은 내부에 어떤 정보를 추가하거나 삭제할 수 있으며, 게이트 유닛으로 불리는 신경망 층을 이용해 정보의 흐름을 제어한다.
입력 게이트는 메모리 셀에 현재 정보를 기억시키기 위한 게이트이다.
망각 게이트는 메모리 셀에 저장된 과거 정보를 버리기 위한 게이트로서, 이전 시간의 히든 상태(hidden state) ht-1과, 현재 시간의 입력 xt에 시그모이드(sigmoid)를 취해준 값을 출력한다. 출력된 값은 아래의 수학식 1과 같이 표현된다.
Figure pat00011
이 때, 출력값은 0에서 1 사이의 값을 가지며, 이전 시간의 메모리 셀 ct-1과의 요소 별 곱셈(element-wise multiplication)을 통해 과거 정보를 얼마나 버릴지 결정한다.
한편, 도 3에 도시된 it, gt, ct는 아래의 수학식 2, 3 및 4와 같이 표현된다.
Figure pat00012
Figure pat00013
Figure pat00014
망각 게이트의 정보와 입력 게이트의 정보는 시간 t의 메모리 셀의 값으로 저장된다. 입력을 수학식 2 및 3와 같이 시그모이드 및 하이퍼볼릭 탄젠트(Hyperbolic Tangent)를 취한 뒤, 수학식 4와 같이 요소별 곱셈을 수행하여 메모리 셀에 얼마만큼의 정보를 저장할지 결정한다.
출력 게이트는 현재 시간 t의 메모리 셀에 저장된 값을 아래의 수학식 5 및 6와 같이 변환하여 히든 상태 값으로 출력한다.
Figure pat00015
Figure pat00016
한편, LSTM의 학습은 BPTT(Backpropagation Through Time) 알고리즘을 통해 진행된다. BPTT 알고리즘은 순환 구조 유닛을 학습 데이터의 길이만큼 언폴드(unfold)하여 순차 구조로 나타낸 다음 역전파(backpropagation) 알고리즘을 적용한다. 데이터 입력 처리 후 목표 출력과의 차이를 오차 함수를 통해 계산하고 계산된 오차값을 다시 역전파하여 가중치를 갱신한다.
도 4는 본 발명의 일 실시예에 따른 동작 주파수 제어부(220)의 개략적인 구성을 도시한 도면이다.
도 4를 참조하면, 동작 주파수 제어부(220)는 주기적으로 프로세서 사용량 정보를 수집하여 프로세서의 사용 패턴을 산출하고, 이에 기반하여 프로세서의 사용량을 예측하고 프로세서의 전력을 제어하는 기능을 수행한다. 이 때, 동작 주파수 제어부(220)는 사용률 산출부(221), 사용률 예측부(222), 동작 주파수 설정부(223), 저장부(224) 및 LSTM 훈련부(225)를 포함한다.
사용률 산출부(221)는 적어도 하나의 코어 각각의 사용률(utilization)에 기초하여 정규화된 프로세서의 사용률을 산출한다. 이 때, 사용률 산출부(221)는 주기적으로 프로세서 사용량 정보를 수집하고, 이에 기초하여 특정 시점 마다 정규화된 프로세서의 사용률을 산출할 수 있다.
여기서, 정규화된 프로세서의 사용률은 적어도 하나의 코어 각각의 성능을 고려하여 설정되며, 코어의 종류(타입) 및 코어의 동작 주파수에 기초하여 코어의 성능이 결정된다. 즉, 프로세서의 사용률은 각각의 코어의 종류 및 코어의 동작 주파수에 따라 다른 상대적인 값으로서, 사용률 산출부(221)는 적어도 하나의 코어 각각의 성능을 고려한 정규화된 프로세서의 사용률을 산출한다. 이 때, 코어의 성능은 코어의 동작 주파수와 선형적으로 대응될 수 있다. 즉, 동작 주파수가 높은 경우 코어의 성능이 우수하며, 이는 선형적 관계를 가질 수 있다.
일례로서, 2개의 코어에 대해, 제1 코어에서의 동작 주파수가 1GHz일 때 사용량이 20%이고, 제2 코어에서의 동작 주파수가 2GHz일 때 사용량이 20%인 경우, 사용량은 같지만 각각의 코어의 다른 동작 주파수로 인해 제2 코어가 제1 코어보다 더 많은 작업을 수행한다. 따라서, 사용률 산출부(221)는 적어도 하나의 코어 각각의 성능을 고려하여 프로세서의 사용률을 정규화한다.
정규화된 프로세서의 사용률에 대해서는 아래에서 보다 상세하게 설명하기로 한다.
사용률 예측부(222)는 사용률 산출부(221)에서 산출된 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측한다. 이 때, 사용률 예측부(222)는 학습된 LSTM(Long Short-Term Memory)을 이용하여 다음 시점의 프로세서의 사용률을 예측할 수 있다.
한편, LSTM의 학습은 미리 수행될 수 있으며, 이전 시점에서의 정규화된 프로세서의 사용률을 이용하여 LSTM의 학습이 수행될 수 있다. 이 때, 사용률 산출부(221)에서 산출된 이전 시점의 정규화된 프로세서의 사용률은 저장부(224)에 저장되며, LSTM 훈련부(225)는 이전 시점의 정규화된 프로세서의 사용률을 저장부(224)에서 독출하고, 이에 기초하여 LSTM를 학습시킨다. 이 때, LSTM의 학습 역시 프로세서를 통해 수행되는 것이므로, 모바일 단말 장치의 전력을 저감하기 위해 모바일 단말 장치가 충전 중인 경우에만, LSTM 훈련부(225)는 LSTM를 학습시킬 수 있다.
그리고, 동작 주파수 설정부(223)는 사용률 예측부(222)에서 예측된 다음 시점의 프로세서의 사용률을 이용하여 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정한다.
한편, 본 발명의 일 실시예에 따르면, 정규화된 프로세서의 사용률은, 적어도 하나의 코어 각각의 최대 동작 주파수에 따른 적어도 하나의 코어 모두의 최대 부하 처리량, 적어도 하나의 코어 각각의 동작 주파수 및 적어도 하나의 코어 각각의 사용률에 기초하여 정의될 수 있다.
보다 상세하게, 정규화를 위해 먼저 적어도 하나의 코어 각각에 대해, 최대 동작 주파수(클럭)에 따른 MIPS(Million Instruction Per Second)를
Figure pat00017
Figure pat00018
으로 정의한다. 즉,
Figure pat00019
는 i번째 코어의 최대 부하 처리량일 수 있다. 이 때, 적어도 하나의 코어 모두, 즉 프로세서의 최대 부하 처리량은 모든 코어에 대한
Figure pat00020
Figure pat00021
의 합으로 정의할 수 있으며, 이는 수학식 7과 같이 표현된다.
Figure pat00022
여기서,
Figure pat00023
는 적어도 하나의 코어 모두의 최대 부하 처리량, i는 적어도 하나의 코어 각각의 인덱스, n는 적어도 하나의 코어의 개수,
Figure pat00024
는 i번째 코어의 최대 부하 처리량을 각각 의미한다.
또한, 각각의 코어의 성능이 주파수에 따라 선형으로 변하므로, i번째 코어에서의 동작 주파수(
Figure pat00025
)에 따른 부하 처리량은 선형 보간법을 이용하여 아래의 수학식 8과 같이 표현될 수 있다.
Figure pat00026
여기서,
Figure pat00027
는 i번째 코어에서의 동작 주파수(
Figure pat00028
)에 따른 부하 처리량,
Figure pat00029
는 i번째 코어에서의 최소 동작 주파수(
Figure pat00030
)에 따른 MIPS,
Figure pat00031
는 i번째 코어에서의 최대 동작 주파수(
Figure pat00032
)에 따른 MIPS를 각각 의미한다.
따라서, 정규화된 프로세서의 사용률은 아래의 수학식 9과 같이 표현될 수 있다.
Figure pat00033
여기서, NU(Normalized Utilization)는 정규화된 프로세서의 사용률,
Figure pat00034
는 i번째 코어에서의 사용률을 각각 의미한다.
요컨대, LSTM는 현재 시점에서의 정규화된 프로세서의 사용률을 입력받고, 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 출력한다. 이 때, LSTM는 이전 시점에서의 정규화된 프로세서의 사용률을 통해 계속적으로 학습되어 있으므로, 다음 시점에서의 동작 주파수를 정확하게 산출할 수 있다.
한편, 프로세서의 사용 패턴을 인식하고 프로세서의 사용률을 정확하게 예측하기 위해, 본 발명에서는 도 5과 같은 LSTM 모델을 설계한다.
도 5를 참조하면, 본 발명에서 설계된 LSTM 모델은 L개 레이어와 N개 LSTM 뉴런으로 완전히 연결된(fully connected) 신경망이다. 시간 t의 LSTM의 입력 xt는 정규화된 프로세서 사용률에 대한 활성화(activation) 벡터로서, 101개 차원(dimension)을 가진다. 예를 들어, 시간 t에서 샘플링된 정규화 프로세서 사용률이 95%일 경우 u95=1이고 나머지는 0이다. 마지막 LSTM 뉴런의 레이어의 출력은 101개의 정규화 프로세서 사용률에 대한 확률을 출력하여, 가장 높은 확률의 정규화 프로세서 사용률을 결정한다. 이 때, LSTM 모델의 학습에 평균 제곱 오차(mean squared error)를 로스(loss) 함수로 사용하였다.
효율적인 LSTM 모델을 설계하기 위해, 먼저 LSTM 모델의 구조에 따른 예측 정확도를 수집한다. 정확도 수집에서는 프로세서의 사용률 샘플을 100만개 수집하여, 트레이닝 셋 80%, 테스트 셋 20%의 비율로 하여 테스트를 진행한다. 도 6을 참조하면, 정확도 측정 결과 레이어 당 LSTM의 뉴런을 100개로 구성한 경우, 최대 약 0.0053만큼의 에러 차이가 발생하며, LSTM 뉴런의 개수가 증가할수록 레이어의 개수에 따른 에러의 차이가 더 커지는 것을 확인할 수 있다.
또한, LSTM 모델의 설계 시, 프로세서의 전력 감소를 위해, LSTM의 모델의 오버헤드를 고려해야 한다. 따라서, LSTM의 레이어의 개수와, LSTM의 뉴런의 개수를 변화시키면서 LSTM의 예측 변수(Predictor) 코드의 연산 오버헤드를 분석한다.
도 7은 LSTM의 레이어의 개수와 LSTM 뉴런의 개수의 변화에 따른 LSTM의 예측 변수의 실행 사이클 수를 분석한 결과이다. 이 때, 기존 기법과 비교를 위해, 기존 기술의 Interactive Governor의 실행 사이클 수를 분석해 추가하였다. 여기서, Interactive Governor는 코드 분기로 인해 같은 양의 코드가 실행되지 않아, 모든 경우를 테스트한 뒤 그 중간값인 gov-med와 최대값인 gov-max를 수집하였다.
도 7을 참조하면, 실행 사이클 수는 LSTM의 뉴런의 개수에 지수적으로 증가하고, 레이어의 개수가 많을수록 실행 사이클 수가 더 빠르게 증가하는 것을 확인할 수 있다. Interactive Governor와 레이어를 한 개로 구성한 경우 30개 이상의 뉴런을 레이어에 포함시킬 때 gov-max보다 연산량이 높아졌고, 레이어를 두 개로 구성한 경우 20개 이상의 뉴런을 레이어에 포함시킬 때 gov-max보다 연산량이 높아졌다.
이하, 도 8 내지 도 9를 참조하여, 본 발명에 따른 프로세서 전력 관리 장치의 성능을 측정하기 위한 테스트 환경과 성능 측정 결과들을 설명하기로 한다.
이 때, 시중에 판매중인 안드로이드 스마트폰의 최신 프로세서인 스냅드래곤 800 시리즈를 탑재한 Google Nexus 6P 스마트폰을 이용하여 성능 결과들을 측정하였으며, 상기 스마트폰의 사양은 표 1과 같다.
Figure pat00035
그리고, 성능 측정 지표는 스마트폰이 벤치마크를 수행하는 동안 소모된 전력량 watt로 정의하였고, 스마트폰의 전력 소모량 측정을 위해 배터리를 제거하고 표 2와 같이 Hardkernel의 SmartPower2의 전력 모니터 장비를 접속하였다. 전력 모니터는 현재 소비되는 전력을 전달해 주는데, 수행된 벤치마크 별로 이 데이터를 누적해 총 소모 전력을 계산하였다. 또한 프로세서의 전력 소모 이외의 영향을 최소화하기 위해 스마트폰을 비행기 모드로 전환하였고 화면 밝기는 최소화하였다.
Figure pat00036
사용자의 스마트폰 사용 환경을 시뮬레이션하기 위해, 모바일 애플리케이션의 특성을 반영한 세 가지 벤치마크 도구를 적용하였다. 첫번째는 높은 프로세서의 사용률을 지속적으로 유지하는 애플리케이션을 시뮬레이션하는 동영상 재생 벤치마크이고, 두번째는 프로세서를 지속적으로 적게 사용하는 음악 재생 벤치마크이며, 세번째는 단기간 프로세서를 burst하게 사용한 뒤 나머지 시간에는 프로세서를 적게 사용하는 웹 브라우징 벤치마크이다.
이 때, 도 6 및 도 7에 설명한 내용을 토대로 테스트 대상이 되는 LSTM 구조를 선정하였다. 선정된 LSTM의 구조는, 1개 레이어에서 5, 10, 15, 20개의 뉴런, 2개 레이어에서 5, 10, 15개의 뉴런, 그리고 3개 레이어에서 5개, 10개의 뉴런으로 이루어진다. 비교 대상으로 안드로이드 리눅스 커널에서 기본적으로 동작하는 Interactive Governor를 선정하였고 이는 IG로 표기한다.
테스트 결과는 도 8에 도시된 바와 같다. 프로세서 사용률이 높은 비디오 벤치마크의 경우, IG를 사용할 때보다 본 발명의 LSTM 구조를 사용하는 것이 전력 소모가 더 적다. 또한, 1개 레이어에 5개의 LSTM의 뉴런이 구성된 구조(L1N5)보다 L1N10이 전력 저감 효과가 더 뛰어난 것을 확인할 수 있는데, 이는 예측 정확도가 올라갔기 때문으로 볼 수 있다. 또한, L1N15부터 L1N20까지는 소모량이 미세하게 증가하는데, 이는 L1에서 LSTM의 뉴런의 증가로 얻는 정확도 이득보다 오버헤드 증가량이 더 커졌기 때문인 것으로 해석할 수 있다. 또한, L2N10 구조가 정확도와 연산 오버헤드 이득이 맞물려 IG 대비 가장 큰 10%의 전력 저감 효과를 얻은 것을 볼 수 있다. 마지막으로 3개 레이어로 구성된 구조는 예측 정확도로 인한 이득보다 연산량으로 인한 전력소모가 더 큰 것을 확인할 수 있다.
그리고, 도 8을 참조하면, 음악 재생 벤치마크의 경우, 모든 구조가 IG보다 전력 소모가 큰 것을 볼 수 있는데, 이는 프로세서 사용률이 적은 경우 IG가 idle 상태로 들어가 연산량을 줄이기 때문이다. 이에 비해, 본 발명에 따른 LSTM 구조는 지속적으로 연산을 수행해 IG 대비 약 10%의 전력 소모량이 증가하였다. 웹 브라우징 벤치마크의 경우 비디오 벤치마크와 대체로 비슷한 양상을 보였다.
벤치마크를 종합한 결과는 도 9에 도시된 바와 같다. 도 9를 참조하면, 전력 소모량 측정을 통해 본 발명의 LSTM 기반의 동작 주파수 제어부(220)가 전력 소모량을 저감함을 확인할 수 있다. 또한, 예측 성능과 연산 오버헤드를 고려한 효율적인 LSTM 구조인 L2N10을 찾을 수 있다.
도 10은 본 발명의 일 실시예에 따른 모바일 단말 장치 내의 프로세서의 전력 관리 방법의 흐름도를 도시한 도면이다. 이하, 각 단계 별로 수행되는 과정을 설명하기로 한다.
먼저, 단계(1010)에서는, 현재 시점에서의 적어도 하나의 코어 각각의 사용률에 기초하여 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출한다.
이 때, 정규화된 프로세서의 사용률은, 적어도 하나의 코어 각각의 최대 동작 주파수에 따른 적어도 하나의 코어 모두의 최대 부하 처리량, 적어도 하나의 코어 각각의 동작 주파수 및 적어도 하나의 코어 각각의 사용률에 기초하여 정의될 수 있다.
다음으로, 단계(1020)에서는, 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측한다. 이 때, 현재 시점에서의 정규화된 프로세서의 사용률을 미리 학습된 LSTM를 입력하여 다음 시점의 프로세서의 사용률을 예측할 수 있다.
그 후, 단계(1030)에서는 예측된 다음 시점의 프로세서의 사용률을 이용하여 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정한다.
지금까지 본 발명에 따른 프로세서의 전력 관리 방법의 실시예들에 대하여 설명하였고, 앞서 도 1 내지 도 9에서 설명한 프로세서의 전력 관리 장치(200)에 관한 구성이 본 실시예에도 그대로 적용 가능하다. 이에, 보다 상세한 설명은 생략하기로 한다.
또한, 본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (8)

  1. 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 장치에 있어서,
    현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률(utilization)에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 사용률 산출부;
    상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 사용률 예측부; 및
    상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 동작 주파수 설정부;를 포함하되,
    상기 사용률 예측부는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측하는 것을 특징으로 하는 프로세서 전력 관리 장치.
  2. 제1항에 있어서,
    상기 LSTM은 이전 시점들에서의 정규화된 프로세서의 사용률에 기초하여 미리 학습된 것을 특징으로 하는 프로세서 전력 관리 장치.
  3. 제2항에 있어서,
    상기 이전 시점들에서의 정규화된 프로세서의 사용률을 저장하는 저장부; 및
    상기 LSTM을 학습시키는 LSTM 훈련부;를 더 포함하되,
    상기 모바일 단말 장치가 충전 중인 경우, 상기 LSTM 훈련부는 상기 저장부에서 상기 이전 시점들에서의 정규화된 프로세서의 사용률을 독출하고, 상기 독출된 이전 시점들에서의 정규화된 프로세서의 사용률에 기초하여 상기 LSTM를 학습시키는 것을 특징으로 하는 프로세서 전력 관리 장치.
  4. 제2항에 있어서,
    상기 코어의 성능은 상기 코어의 동작 주파수와 선형적으로 대응되는 것을 특징으로 하는 프로세서 전력 관리 장치.
  5. 제4항에 있어서,
    상기 정규화된 프로세서의 사용률은, 상기 적어도 하나의 코어 각각의 최대 동작 주파수에 따른 상기 적어도 하나의 코어 모두의 최대 부하 처리량, 상기 적어도 하나의 코어 각각의 동작 주파수 및 상기 적어도 하나의 코어 각각의 사용률에 기초하여 정의되는 것을 특징으로 하는 프로세서 전력 관리 장치.
  6. 제5항에 있어서,
    상기 정규화된 프로세서의 사용률은 아래의 수학식과 같이 표현되는 것을 특징으로 하는 프로세서 전력 관리 장치.

    Figure pat00037


    여기서, NU(Normalized Utilization)는 상기 정규화된 프로세서의 사용률, i는 상기 적어도 하나의 코어 각각의 인덱스, n는 상기 적어도 하나의 코어의 개수,
    Figure pat00038
    는 i번째 코어에서의 동작 주파수(
    Figure pat00039
    )에 따른 부하 처리량,
    Figure pat00040
    는 상기 i번째 코어에서의 최소 동작 주파수(
    Figure pat00041
    )에 따른 MIPS(Million Instruction Per Second),
    Figure pat00042
    는 상기 i번째 코어에서의 최대 동작 주파수(
    Figure pat00043
    )에 따른 MIPS,
    Figure pat00044
    는 상기 i번째 코어에서의 사용률,
    Figure pat00045
    는 상기 적어도 하나의 코어 모두의 최대 부하 처리량,
    Figure pat00046
    는 상기 i번째 코어의 최대 부하 처리량을 각각 의미함.
  7. 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 장치에 있어서,
    상기 적어도 하나의 코어의 활성화 상태를 조절하는 코어 제어부; 및
    상기 적어도 하나의 코어의 동작 주파수를 조절하는 동작 주파수 제어부;를 포함하되,
    상기 동작 주파수 제어부는,
    현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률(utilization)에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 사용률 산출부;
    상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 사용률 예측부; 및
    상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 동작 주파수 설정부;를 포함하되,
    상기 사용률 예측부는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측하는 것을 특징으로 하는 프로세서 전력 관리 장치.
  8. 모바일 단말 장치 내의 적어도 하나의 코어를 포함하는 프로세서의 전력 관리 방법에 있어서,
    현재 시점에서의 상기 적어도 하나의 코어 각각의 사용률에 기초하여 상기 적어도 하나의 코어 각각의 성능을 고려한 현재 시점에서의 정규화된 프로세서의 사용률을 산출하는 단계;
    상기 현재 시점에서의 정규화된 프로세서의 사용률을 이용하여 다음 시점의 프로세서의 사용률을 예측하는 단계; 및
    상기 예측된 다음 시점의 프로세서의 사용률을 이용하여 상기 적어도 하나의 코어의 다음 시점에서의 동작 주파수를 설정하는 단계;를 포함하되,
    상기 설정하는 단계는 미리 학습된 LSTM(Long Short-Term Memory)을 이용하여 상기 다음 시점의 프로세서의 사용률을 예측하는 것을 특징으로 하는 프로세서 전력 설정 방법.
KR1020180122535A 2018-10-15 2018-10-15 모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법 KR102118799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180122535A KR102118799B1 (ko) 2018-10-15 2018-10-15 모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180122535A KR102118799B1 (ko) 2018-10-15 2018-10-15 모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20200042221A true KR20200042221A (ko) 2020-04-23
KR102118799B1 KR102118799B1 (ko) 2020-06-03

Family

ID=70472290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122535A KR102118799B1 (ko) 2018-10-15 2018-10-15 모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102118799B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112633604A (zh) * 2021-01-04 2021-04-09 重庆邮电大学 一种基于i-lstm的短期用电量预测方法
CN117827466A (zh) * 2024-03-04 2024-04-05 南京宁麒智能计算芯片研究院有限公司 一种多核芯片的动态温度管理方法及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220079196A (ko) 2020-12-04 2022-06-13 삼성전자주식회사 Dvfs 동작을 수행하는 집적 회로 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090000592A (ko) * 2007-03-02 2009-01-08 세메스 주식회사 설비의 고장 진단 시스템 및 그 방법
JP2012150668A (ja) * 2011-01-19 2012-08-09 Fujitsu Ltd 情報処理装置、制御方法及びプログラム
KR101620103B1 (ko) * 2009-10-21 2016-05-13 삼성전자주식회사 멀티 코어 시스템에서 중앙 처리 장치의 전력 제어 장치 및 방법
KR20160137030A (ko) * 2015-05-22 2016-11-30 한국전자통신연구원 씨피유 주파수 제어 장치 및 방법
KR101812583B1 (ko) * 2011-07-21 2018-01-30 삼성전자주식회사 태스크 할당 장치, 태스크 할당 방법 및 컴퓨터로 읽을 수 있는 저장 매체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090000592A (ko) * 2007-03-02 2009-01-08 세메스 주식회사 설비의 고장 진단 시스템 및 그 방법
KR101620103B1 (ko) * 2009-10-21 2016-05-13 삼성전자주식회사 멀티 코어 시스템에서 중앙 처리 장치의 전력 제어 장치 및 방법
JP2012150668A (ja) * 2011-01-19 2012-08-09 Fujitsu Ltd 情報処理装置、制御方法及びプログラム
KR101812583B1 (ko) * 2011-07-21 2018-01-30 삼성전자주식회사 태스크 할당 장치, 태스크 할당 방법 및 컴퓨터로 읽을 수 있는 저장 매체
KR20160137030A (ko) * 2015-05-22 2016-11-30 한국전자통신연구원 씨피유 주파수 제어 장치 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112633604A (zh) * 2021-01-04 2021-04-09 重庆邮电大学 一种基于i-lstm的短期用电量预测方法
CN112633604B (zh) * 2021-01-04 2022-04-22 重庆邮电大学 一种基于i-lstm的短期用电量预测方法
CN117827466A (zh) * 2024-03-04 2024-04-05 南京宁麒智能计算芯片研究院有限公司 一种多核芯片的动态温度管理方法及系统
CN117827466B (zh) * 2024-03-04 2024-06-11 南京宁麒智能计算芯片研究院有限公司 一种多核芯片的动态温度管理方法及系统

Also Published As

Publication number Publication date
KR102118799B1 (ko) 2020-06-03

Similar Documents

Publication Publication Date Title
US11009836B2 (en) Apparatus and method for optimizing quantifiable behavior in configurable devices and systems
US8751854B2 (en) Processor core clock rate selection
US10949260B2 (en) Execution time prediction for energy-efficient computer systems
US9128721B2 (en) Closed loop CPU performance control
Singla et al. Predictive dynamic thermal and power management for heterogeneous mobile platforms
US8689220B2 (en) Job scheduling to balance energy consumption and schedule performance
KR102118799B1 (ko) 모바일 단말 장치 내의 프로세서의 전력을 관리하는 장치 및 방법
US8533719B2 (en) Cache-aware thread scheduling in multi-threaded systems
US20160077571A1 (en) Heuristic Processor Power Management in Operating Systems
US8364616B2 (en) Approach for solving a constrained optimization problem
Carvalho et al. Autonomous power management in mobile devices using dynamic frequency scaling and reinforcement learning for energy minimization
Lee et al. Energy-efficient control of mobile processors based on long short-term memory
Chantrapornchai et al. Two machine learning models for mobile phone battery discharge rate prediction based on usage patterns
Rapp et al. NPU-accelerated imitation learning for thermal-and QoS-aware optimization of heterogeneous multi-cores
US20140122403A1 (en) Loading prediction method and electronic device using the same
Tu et al. Unveiling energy efficiency in deep learning: Measurement, prediction, and scoring across edge devices
CN116185568A (zh) 一种容器扩容方法、装置、电子设备及存储介质
US11556685B1 (en) Time-based power analysis
KR102227644B1 (ko) 마이크로 데이터센터 환경에서의 학습형 워크로드 측정 방법
CN112199153A (zh) 一种虚拟网络功能vnf实例部署方法及装置
Shen Adaptive power management for computers and mobile devices
Draa et al. Machine learning for improving mobile user satisfaction
US20180107520A1 (en) Apparatus and method to control calculation resources of an information processing device based on predictive values of reference data
Draa et al. Application sequence prediction for energy consumption reduction in mobile systems
Paul et al. Dynamic power management for embedded ubiquitous systems

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant