KR20200030441A - Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same - Google Patents

Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same Download PDF

Info

Publication number
KR20200030441A
KR20200030441A KR1020190083407A KR20190083407A KR20200030441A KR 20200030441 A KR20200030441 A KR 20200030441A KR 1020190083407 A KR1020190083407 A KR 1020190083407A KR 20190083407 A KR20190083407 A KR 20190083407A KR 20200030441 A KR20200030441 A KR 20200030441A
Authority
KR
South Korea
Prior art keywords
probe
input channel
output channel
channel
electrode
Prior art date
Application number
KR1020190083407A
Other languages
Korean (ko)
Inventor
이재환
김문곤
Original Assignee
주식회사 메가프로브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 메가프로브 filed Critical 주식회사 메가프로브
Priority to KR1020190083407A priority Critical patent/KR20200030441A/en
Publication of KR20200030441A publication Critical patent/KR20200030441A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

Disclosed are a probe card, a manufacturing method thereof, and a method for inspecting a semiconductor element using the same. According to one embodiment of the present invention, the probe card tests electrical characteristics of a wafer including a plurality of semiconductor elements. The probe card comprises: a printed circuit board having an input channel and an output channel; a space transformer (STF) provided over one side of the printed circuit board and electrically connecting the input channel with the wafer; a plurality of input channel probes disposed on one side of the STF and contacting the input channel and the wafer to be connectable with the input channel; and a plurality of output channel probes provided on one side of the printed circuit board and directly contacting the output channel and the wafer to be electrically connectable with the output channel.

Description

프로브 카드와 그 제조 방법 및 이를 이용한 반도체 소자의 검사 방법{PROBE CARD AND METHOD FOR MANUFACTURING THE SAME, METHOD FOR DETECTING OF SEMICONDUCTOR DEVICE USING THE SAME}PROBE CARD AND METHOD FOR MANUFACTURING THE SAME, METHOD FOR DETECTING OF SEMICONDUCTOR DEVICE USING THE SAME

본 발명은 프로브 카드와 그 제조 방법 및 이를 이용한 반도체 소자의 검사 방법에 관련된 것으로, 보다 상세하게 반도체 소자의 전기적 요구 특성을 검사하기 위한 프로브 카드와 그 제조 방법 및 이를 이용한 반도체 소자의 검사 방법에 관한 것이다.The present invention relates to a probe card, a method for manufacturing the same, and a method for inspecting a semiconductor device using the same, in more detail, to a probe card for inspecting the electrical requirements of a semiconductor device, a method for manufacturing the same, and a method for inspecting a semiconductor device using the same will be.

일반적으로 반도체 소자는 웨이퍼 레벨(wafer level)에 회로 패턴(pattern)을 형성하는 패브리케이션(fabrication) 공정과 패턴이 형성된 웨이퍼를 각각의 반도체 소자로 조립하는 어셈블리(assembly) 공정을 거쳐 제조된다.In general, a semiconductor device is manufactured through a fabrication process of forming a circuit pattern at a wafer level and an assembly process of assembling the patterned wafer into each semiconductor device.

패브리케이션 공정과 어셈블리 공정 사이에는, 웨이퍼에 형성된 각각의 반도체 소자의 전기적 특성을 검사하는 EDS(electrical die sorting) 공정이 이루어진다. EDS 공정을 통해 웨이퍼에 형성된 반도체 소자들이 원하는 품질 수준에 도달했는지를 판별할 수 있다. 웨이퍼 위 반도체 소자에 전기적 신호를 인가하고 반도체 칩으로부터 응답하는 전기적 신호를 분석해 반도체 소자의 불량 여부를 판별하는 프로브 스테이션(probe station)이 EDS 공정에 주로 이용된다.Between the fabrication process and the assembly process, an electrical die sorting (EDS) process is performed to inspect the electrical properties of each semiconductor device formed on the wafer. Through the EDS process, it is possible to determine whether semiconductor devices formed on a wafer have reached a desired quality level. A probe station for determining whether a semiconductor device is defective by applying an electrical signal to a semiconductor device on a wafer and analyzing an electrical signal responding from a semiconductor chip is mainly used in the EDS process.

프로브 스테이션은, 반도체 소자와 테스트 장비(반도체 자동 시험 장비, ATE, automated test equipment)를 연결한 상태에서 반도체 소자의 전기적 특성을 측정하기 위한 장치이다. 이때 반도체 소자의 패드로 전기적 신호를 전달하기 위해 프로브 카드(probe card)를 장착하게 된다.A probe station is a device for measuring electrical characteristics of a semiconductor device in a state where a semiconductor device and a test equipment (semiconductor automatic test equipment, ATE, automated test equipment) are connected. At this time, a probe card is mounted to transmit an electrical signal to the pad of the semiconductor device.

프로브 카드는 접촉단자의 기계적 동작 원리에 따라 수직형, 캔틸레버형, 그리고 멤스(MEMS, micro-electro-mechanical systems)형 등으로 구분한다.The probe card is classified into a vertical type, a cantilever type, and a MEMS (micro-electro-mechanical systems) type according to the mechanical operation principle of the contact terminal.

그 중 와이어를 이용한 캔틸레버 구조인 캔틸레버형 프로브 카드에서는, 패드와의 접촉을 위한 팁들이 캔틸레버의 끝단에 부착되고, 캔틸레버는 패드의 상부면에 평행하게 인쇄회로기판에 부착된다. 캔틸레버형 프로브 카드는, 비교적 간단한 구조로 제작이 용이한 반면, 지나치게 길이가 길고 회로 특성상 와이어 구조의 신호 간섭이 발생하여 신호 전달 손실이 많이 발생하는 문제가 있었다. 또한 동작 주파수가 점차 높아짐에 따라 요구 특성을 충족하지 못하여 고속 주파수 동작에서 손실 발생이 큰 문제점이 있었다.In the cantilever type probe card, which is a cantilever structure using a wire, tips for contacting the pad are attached to the end of the cantilever, and the cantilever is attached to the printed circuit board parallel to the upper surface of the pad. While the cantilever type probe card is relatively simple in structure and easy to manufacture, there is a problem in that signal transmission loss occurs due to excessively long length and signal interference of the wire structure due to circuit characteristics. In addition, as the operating frequency gradually increased, the required characteristics were not satisfied, and thus, a loss occurred in a high-speed frequency operation.

멤스형 프로브 카드는 기판에 캔틸레버 형태의 프로브를 일괄공정으로 형성한 후, 기판에 접합함으로써 제조된다. 이러한 멤스형 프로브 카드는 기계적 높은 신뢰성과 전기적 우수함을 가지고 있다. 반면, 최근 반도체 소자의 고집적화로 접속 단자 사이즈가 작아지고 접촉 피치 간격이 좁아, 접촉 특성을 향상시키는데 한계가 있어 매우 좁은 영역을 검출할 수 없는 문제가 있었다.The MEMS type probe card is manufactured by forming a cantilever-type probe on a substrate in a batch process and then bonding it to the substrate. This MEMS type probe card has high mechanical reliability and electrical superiority. On the other hand, in recent years, due to the high integration of semiconductor devices, the connection terminal size is small and the contact pitch interval is narrow, so there is a limitation in improving the contact characteristics, and thus there is a problem that a very narrow area cannot be detected.

등록특허공보 제10-1058600호(2011.08.16.)Registered Patent Publication No. 10-1058600 (August 16, 2011) 특허공개공보 제10-2017-0012660호(2017.02.03.)Patent Publication No. 10-2017-0012660 (2017.02.03.)

본 발명이 해결하고자 하는 일 기술적 과제는, 고속 신호 전달과 정밀 피치 제어를 동시에 구현함으로써 반도체 소자의 작동여부에 관한 높은 요구 특성이 충족 가능한 프로브 카드와 그 제조 방법에 관한 것이다.One technical problem to be solved by the present invention relates to a probe card capable of meeting high demand characteristics of a semiconductor device by implementing high-speed signal transmission and precise pitch control simultaneously, and a method of manufacturing the same.

본 발명이 해결하고자 하는 다른 기술적 과제는, 높은 동작 주파수를 필요로 하는 입력 채널에 멤스 방식으로 고속 주파수의 구현이 가능해 반도체 소자의 작동여부를 신속하게 검출할 수 있는 프로브 카드와 그 제조 방법에 관한 것이다.Another technical problem to be solved by the present invention is a probe card capable of quickly detecting whether a semiconductor device is operating by enabling a high-speed frequency in a MEMS method on an input channel requiring a high operating frequency, and a method for manufacturing the same. will be.

본 발명이 해결하고자 하는 다른 기술적 과제는, 캔틸레버 방식의 프로브를 출력 채널에 마련함으로써 고집적화 미세 피치의 구현이 가능한 프로브 카드와 그 제조 방법에 관한 것이다.Another technical problem to be solved by the present invention relates to a probe card capable of realizing a highly integrated fine pitch by providing a cantilever type probe in an output channel and a manufacturing method thereof.

본 발명이 해결하고자 하는 다른 기술적 과제는, 입력 채널용 프로브와 웨이퍼 사이 구간에서의 손실을 효과적으로 보상시키는 프로브 카드와 그 제조 방법에 관한 것이다.Another technical problem to be solved by the present invention relates to a probe card for effectively compensating losses in a section between a probe for an input channel and a wafer, and a method for manufacturing the same.

상기 기술적 과제를 해결하기 위해, 본 발명은 프로브 카드를 제공한다.In order to solve the above technical problem, the present invention provides a probe card.

본 발명의 일 실시 예에 따른 프로브 카드는, 복수의 반도체 소자들을 포함하는 웨이퍼의 전기적 특성을 테스트하는 프로브 카드에 있어서, 입력 채널과 출력 채널을 가지는 인쇄 회로 기판; 상기 인쇄 회로 기판의 일면 상(over)에 마련되고, 상기 입력 채널과 상기 웨이퍼를 전기적으로 연결하는 공간 변환기(STF); 상기 공간 변환기(STF)의 일면에 배치되고, 상기 웨이퍼에 접촉하여 상기 입력 채널과 전기적으로 접속 가능한 복수의 입력 채널용 프로브; 및 상기 인쇄 회로 기판의 일면 상(on)에 마련되고, 상기 출력 채널과 상기 웨이퍼를 직접 접촉하여 상기 출력 채널과 전기적으로 접속 가능한 복수의 출력 채널용 프로브를 포함할 수 있다.A probe card according to an embodiment of the present invention includes: a probe card for testing electrical characteristics of a wafer including a plurality of semiconductor devices, comprising: a printed circuit board having an input channel and an output channel; A space converter (STF) provided on one side of the printed circuit board and electrically connecting the input channel and the wafer; A plurality of input channel probes disposed on one surface of the spatial converter (STF) and contacting the wafer to be electrically connected to the input channel; And a plurality of output channel probes provided on one side of the printed circuit board and directly contacting the output channel and the wafer to be electrically connected to the output channel.

일 실시 예에 따르면, 상기 입력 채널과 상기 공간 변환기(STF) 사이에 마련되어, 상기 입력 채널용 프로브를 상기 인쇄 회로 기판에 물리적, 전기적으로 연결하는 복수의 인터포저를 포함할 수 있다.According to an embodiment, a plurality of interposers may be provided between the input channel and the spatial converter (STF) to physically and electrically connect the probe for the input channel to the printed circuit board.

일 실시 예에 따르면, 상기 인터포저는 탄성을 가질 수 있다.According to one embodiment, the interposer may have elasticity.

일 실시 예에 따르면, 상기 인쇄 회로 기판의 타면에 마련되어, 상기 입력 채널에서 상기 공간 변환기(STF)까지의 전압 손실을 보상하는 부스터를 포함할 수 있다.According to an embodiment, a booster provided on the other surface of the printed circuit board to compensate for a voltage loss from the input channel to the spatial converter (STF).

일 실시 예에 따르면, 상기 부스터는, 전압을 생성하여 상기 입력 채널용 프로브에 상기 전압을 공급하는 전압증폭기를 포함할 수 있다.According to an embodiment, the booster may include a voltage amplifier that generates a voltage and supplies the voltage to the probe for the input channel.

일 실시 예에 따르면, 상기 전압증폭기는 연산증폭기로 이루어지며, 상기 연산증폭기의 입력단에 위치한 저항과 상기 연산증폭기의 입력단과 출력단 사이에 위치한 저항의 비를 조정하여 임계전압을 조정할 수 있다.According to an embodiment, the voltage amplifier is composed of an operational amplifier, and a threshold voltage may be adjusted by adjusting a ratio of a resistance located between an input terminal of the operational amplifier and an input terminal and an output terminal of the operational amplifier.

일 실시 예에 따르면, 상기 공간 변환기(STF)와 상기 인쇄 회로 기판을 전기적으로 연결하는 복수의 동축 케이블을 포함할 수 있다.According to one embodiment, the space converter (STF) may include a plurality of coaxial cables that electrically connect the printed circuit board.

일 실시 예에 따르면, 상기 공간 변환기(STF)는, 일면 및 상기 일면의 반대면인 타면을 갖는 단층 기판; 상기 일면 상에 배치된 복수의 신호 또는 전원 전극; 상기 일면의 동일 평면상에서 상기 신호 또는 전원 전극과 이격되어 배치된 그라운드 전극; 상기 단층 기판 내에 상기 그라운드 전극을 전기적으로 연결시키는 공통 그라운드 전극을 포함할 수 있다.According to one embodiment, the space converter (STF), a single-layer substrate having one surface and the other surface opposite to the one surface; A plurality of signal or power electrodes disposed on the one surface; A ground electrode spaced apart from the signal or power electrode on the same plane of the surface; A common ground electrode electrically connecting the ground electrode to the single layer substrate may be included.

일 실시 예에 따르면, 상기 단층 기판을 관통하는 복수의 비아들을 더 포함하며, 상기 비아들은 격자 형태를 이루도록 배치될 수 있다.According to an embodiment, the plurality of vias passing through the single layer substrate may be further included, and the vias may be arranged to form a lattice shape.

일 실시 예에 따르면, 상기 공통 그라운드 전극은 상기 비아들을 관통할 수 있다.According to one embodiment, the common ground electrode may penetrate the vias.

일 실시 예에 따르면, 상기 공간 변환기(STF)는, 신호 전극을 가지는 신호 전극층, 전원 전극을 가지는 전원 전극층 및 그라운드 전극을 가지는 그라운드 전극층이 하나 이상의 층을 이루는 다층 기판을 포함하며, 상기 그라운드 전극층은 상기 그라운드 전극층 내에 상기 그라운드 전극을 전기적으로 연결시키는 공통 그라운 전극을 더 포함할 수 있다.According to an embodiment, the spatial converter (STF) includes a signal electrode layer having a signal electrode, a power electrode layer having a power electrode, and a ground electrode layer having a ground electrode, and a multi-layer substrate comprising one or more layers, wherein the ground electrode layer is The ground electrode layer may further include a common ground electrode that electrically connects the ground electrode.

일 실시 예에 따르면, 상기 공간 변환기(STF)의 기판은 세라믹 재질로 이루어질 수 있다.According to one embodiment, the substrate of the space converter (STF) may be made of a ceramic material.

일 실시 예에 따르면, 상기 공통 그라운드 전극은 판 형상을 가지며 격자 형태의 단위 패턴을 이루며 반복 배치될 수 있다.According to an embodiment, the common ground electrode may have a plate shape and may be repeatedly arranged in a grid-like unit pattern.

일 실시 예에 따르면, 상기 공간 변환기(STF)는, 접지; 및 상기 접지 사이에 병렬로 이격된 전원을 더 포함할 수 있다.According to one embodiment, the space converter (STF), ground; And it may further include a power supply spaced in parallel between the ground.

일 실시 예에 따르면, 상기 출력 채널은 공간 변환기(STF)를 포함하지 아니하고 상기 출력 채널용 프로브와 연결될 수 있다.According to an embodiment, the output channel does not include a spatial converter (STF) and may be connected to a probe for the output channel.

상기 기술적 과제를 해결하기 위해, 본 발명은 프로브 카드의 제조 방법을 제공한다.In order to solve the above technical problem, the present invention provides a method of manufacturing a probe card.

본 발명의 일 실시 예에 따른 프로브 카드의 제조 방법은, 입력 채널과 출력 채널로 이루어진 프로브 카드의 제조 방법에 있어서, 인쇄 회로 기판에 상기 출력 채널을 설치하는 단계; 및 상기 인쇄 회로 기판에 상기 입력 채널을 설치하는 단계를 포함할 수 있다.A method of manufacturing a probe card according to an embodiment of the present invention includes: a method of manufacturing a probe card comprising an input channel and an output channel, the method comprising: installing the output channel on a printed circuit board; And installing the input channel on the printed circuit board.

상기 기술적 과제를 해결하기 위해, 본 발명은 프로브 카드를 이용한 반도체 소자 검사 방법을 제공한다.In order to solve the above technical problem, the present invention provides a semiconductor device inspection method using a probe card.

본 발명의 일 실시 예에 따른 프로브 카드를 이용한 반도체 소자 검사 방법은, 입력 채널과 출력 채널을 가지는 프로브 카드를 이용한 반도체 소자 검사 방법에 있어서, 입력 채널용 패드 전극과 출력 채널용 패드 전극을 포함한 반도체 소자를 마련하는 단계; 상기 입력 채널용 패드 전극에 입력 채널용 프로브를, 상기 출력 채널용 패드 전극에 출력 채널용 프로브를 접촉시키는 단계; 및 상기 입력 채널로부터 입력 채널용 패드 전극에 고속으로 전기적 신호를 전달하고, 미세 피치의 상기 출력 채널용 패드 전극으로부터 상기 출력 채널에 전기적 신호를 전달받아 상기 반도체 소자의 정상 작동 여부를 검사하는 단계를 포함할 수 있다.A semiconductor device inspection method using a probe card according to an embodiment of the present invention includes a semiconductor including a pad electrode for an input channel and a pad electrode for an output channel in a semiconductor device inspection method using a probe card having an input channel and an output channel. Providing a device; Contacting a probe for an input channel to a pad electrode for the input channel, and a probe for an output channel to the pad electrode for the output channel; And transmitting an electrical signal from the input channel to a pad electrode for an input channel at high speed, and receiving an electrical signal from the pad electrode for an output channel of a fine pitch to the output channel to check whether the semiconductor device is operating normally. It can contain.

본 발명의 실시 예에 따르면, 고속 신호를 전달할 수 있는 입력 채널과 미세 피치 영역의 검출이 가능한 출력 채널로 이원화시켜, 반도체 소자의 작동 여부를 효율적으로 검출할 수 있는 있는 이점이 있다.According to an embodiment of the present invention, the input channel capable of transmitting a high-speed signal and the output channel capable of detecting a fine pitch region are dualized, which has the advantage of efficiently detecting whether a semiconductor device is operating.

본 발명의 일 실시 예에 따른 입력 채널은 멤스(MEMS) 공정을 이용한 입력 채널용 프로브와 박막 다층 세라믹 기판으로 이루어진 공간 변환기(STF), 동축 케이블 또는 인터포저를 포함함으로써, 출력 채널용 프로브 방식과 달리 고속 주파수 동작시의 손실 발생을 최소화할 수 있는 이점이 있다.The input channel according to an embodiment of the present invention includes a probe for an input channel using a MEMS process, a space converter (STF) made of a thin film multilayer ceramic substrate, a coaxial cable or an interposer, and an output channel probe method. Alternatively, there is an advantage of minimizing the occurrence of loss during high-speed frequency operation.

본 발명의 일 실시 예에 따른 인터포저는 탄성체로. 수직 편차가 해소되어 검사 수율을 개선하고 반복적인 사용에도 불구하고 변형될 염려가 적으며, 접촉 불량을 최소화로 접촉성능을 향상시켜 양산성을 높일 수 있는 이점이 있다.The interposer according to an embodiment of the present invention is made of an elastic body. The vertical deviation is eliminated to improve the inspection yield and to be less likely to be deformed despite repeated use, and has the advantage of improving mass production by improving contact performance by minimizing contact defects.

본 발명의 일 실시 예에 따른 공간 변환기(STF)는 박막 세라믹 기판으로 유전율을 높여 신호적 길이는 짧게 함으로써, 고속 주파수 동작시 회로특성을 안정화할 수 있는 이점이 있다.The spatial converter (STF) according to an embodiment of the present invention has the advantage of stabilizing circuit characteristics during high-speed frequency operation by increasing the dielectric constant and shortening the signal length with a thin film ceramic substrate.

본 발명의 일 실시 예에 따른 공간 변환기(STF)는 박막 세라믹 기판으로 박막을 이루는 각 층의 두께를 물리적으로 얇게 구현함으로써, 경량화하면서도 손쉬운 제어가 가능한 이점이 있다.Spatial converter (STF) according to an embodiment of the present invention has the advantage of being able to control lightly and easily by physically implementing the thickness of each layer constituting a thin film with a thin film ceramic substrate.

본 발명의 일 실시 예에 따른 공간 변환기(STF)는 디커플링 커패시터를 마련함으로써, 전원면의 고주파로 인한 오작동 및 발열, 수명저하에 따른 성능저하를 막을 수 있는 이점이 있다.The space converter (STF) according to an embodiment of the present invention has an advantage of preventing a malfunction due to high frequency of the power supply surface, malfunction due to high frequency of the power supply surface, and performance degradation due to a decrease in life.

*본 발명의 일 실시 예에 따른 멤스(MEMS) 공정에 의해 공간 변환기(STF)를 얇게 제조함으로써, 미세 피치 구현이 가능한 이점이 있다.* By manufacturing the space converter (STF) thin by the MEMS process according to an embodiment of the present invention, there is an advantage that a fine pitch can be implemented.

본 발명의 일 실시 예에 따른 프로브 핀은 멤스(MEMS) 공정을 이용해 짧은 길이로 제조함으로써, 신호 전달 손실과 신호 간섭이 적어지며, 와이어 구조에 힘 균형을 조절하기 용이한 이점이 있다.Probe pins according to an embodiment of the present invention by using a MEMS (MEMS) process to produce a short length, signal transmission loss and signal interference is reduced, there is an advantage that it is easy to adjust the force balance in the wire structure.

도 1은 본 발명의 일 실시 예에 따른 프로브 카드를 개략적으로 도시한 정면도이다.
도 2는 본 발명의 일 실시 예에 따른 프로브 카드의 입력 채널을 개략적으로 도시한 좌측면도이다.
도 3은 도 2에 도시된 Ⅰ-Ⅰ'선을 따라 공간 변환기의 공통 그라운드 전극을 보여주는 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 프로브 카드의 입력 채널을 개략적으로 도시한 좌측면도이다.
도 5는 도 4에 도시된 Ⅱ-Ⅱ'선을 따라 공간 변환기의 공통 그라운드 전극을 보여주는 단면도이다.
도 6은 도 2의 A부분 확대 단면도이다.
도 7은 본 발명의 다른 실시 예에 따른 프로브 카드를 개략적으로 도시한 정면도이다.
도 8은 본 발명의 다른 실시 예에 따른 프로브 카드를 개략적으로 도시한 정면도이다.
도 9는 본 발명의 일 실시 예에 따른 입력 채널용 프로브와 출력 채널용 프로브의 삽입손실(insertion loss) 분석 결과를 나타낸 그래프이다.
도 10은 본 발명의 일 실시 예에 따른 입력 채널용 프로브와 출력 채널용 프로브 핀의 전원 저항 손실(power impedance loss) 분석 결과를 나타낸 그래프이다.
도 11은 본 발명의 일 실시 예에 따른 디커플링 커패시터의 설치 위치에 따른 주파수별 전원 저항의 상관관계를 나타낸 그래프이다.
도 12는 본 발명의 일 실시 예에 따른 프로브 카드의 제조 방법을 개략적으로 나타낸 순서도이다.
도 13은 본 발명의 일 실시 예에 따른 프로브 카드를 이용한 반도체 소자의 검사 방법을 개략적으로 나타낸 순서도이다.1 is a front view schematically showing a probe card according to an embodiment of the present invention.
2 is a left side view schematically showing an input channel of a probe card according to an embodiment of the present invention.
3 is a cross-sectional view showing a common ground electrode of the space converter along the line I-I 'shown in FIG. 2.
4 is a left side view schematically showing an input channel of a probe card according to another embodiment of the present invention.
5 is a cross-sectional view showing a common ground electrode of the space converter along the line II-II 'shown in FIG. 4.
6 is an enlarged cross-sectional view of part A of FIG. 2.
7 is a front view schematically showing a probe card according to another embodiment of the present invention.
8 is a front view schematically showing a probe card according to another embodiment of the present invention.
9 is a graph showing an insertion loss analysis result of an input channel probe and an output channel probe according to an embodiment of the present invention.
10 is a graph showing the results of power impedance loss analysis of the probe pin for the input channel and the probe for the output channel according to an embodiment of the present invention.
11 is a graph showing a correlation of power resistance for each frequency according to an installation location of a decoupling capacitor according to an embodiment of the present invention.
12 is a flowchart schematically showing a method of manufacturing a probe card according to an embodiment of the present invention.
13 is a flowchart schematically illustrating a method of inspecting a semiconductor device using a probe card according to an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed contents are thorough and complete and that the spirit of the present invention is sufficiently conveyed to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.In the present specification, when a component is referred to as being on another component, it means that it may be formed directly on another component, or a third component may be interposed between them. In addition, in the drawings, the shape and size are exaggerated for effective description of technical content.

또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Further, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another component. Therefore, what is referred to as the first component in one embodiment may be referred to as the second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. Also, in this specification, 'and / or' is used to mean including at least one of the components listed before and after.

명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.In the specification, a singular expression includes a plural expression unless the context clearly indicates otherwise. Also, terms such as “include” or “have” are intended to indicate the presence of features, numbers, steps, elements or combinations thereof described in the specification, and one or more other features, numbers, steps, or configurations. It should not be understood as excluding the possibility of the presence or addition of elements or combinations thereof. In addition, in this specification, "connecting" is used in a sense to include both indirectly connecting a plurality of components, and directly connecting.

또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, when it is determined that detailed descriptions of related well-known functions or configurations may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted.

도 1은 본 발명의 일 실시 예에 따른 프로브 카드(1)를 개략적으로 도시한 도면이다.1 is a view schematically showing a probe card 1 according to an embodiment of the present invention.

도 1을 참조하면 본 발명의 일 실시 예에 따른 프로브 카드(1)는, 테스터(tester, 미도시)로부터 소정의 반도체 소자에 전기적인 신호를 인가하여 정상적으로 작동하는지 여부를 확인하는 장치이다. 즉 프로브 카드(1)는, 반도체 소자의 특성 파악을 위해 반도체 소자의 검사 영역(패드)에 직접 접촉하여 회로적 특성 검사를 실시할 수 있다.Referring to FIG. 1, a probe card 1 according to an embodiment of the present invention is a device that checks whether a normal operation is performed by applying an electrical signal to a predetermined semiconductor element from a tester (not shown). That is, the probe card 1 may directly perform a circuit characteristic inspection by directly contacting an inspection area (pad) of the semiconductor element to grasp the characteristics of the semiconductor element.

이때 반도체 소자는, COG(chip on glass), COF(chip on film)와 같은 디스플레이 구동칩인 DDI(display drive ic) 등의 IC 칩과 LED 소자 등을 이루는 소자일 수 있다. 이 경우 반도체 소자는, 웨이퍼(wafer, 400) 단위로 반도체 공정을 거치며, 반도체 소자의 양, 불량 여부를 검사하기 위하여 웨이퍼 레벨에서 검사를 실시할 수 있다.In this case, the semiconductor device may be a device that forms an IC chip such as a display drive chip (DDI) such as a chip on glass (COG) or a chip on film (COF), and an LED device. In this case, the semiconductor device undergoes a semiconductor process in units of wafers (400), and inspection may be performed at a wafer level in order to inspect the quantity and defects of the semiconductor devices.

본 발명의 일 실시 예에 따른 반도체 소자는, 여러 종류의 반도체 소자 중에서도 특히 DDI일 수 있다. 이러한 DDI는, 테스터(미도시)로부터 입력된 신호가 인쇄 회로 기판(300)을 통해 할당된 채널(channel)로 연결시켜주는 역할을 할 수 있다.The semiconductor device according to an embodiment of the present invention may be DDI, among other types of semiconductor devices. The DDI may serve to connect a signal input from a tester (not shown) to a channel allocated through the printed circuit board 300.

보다 구체적으로 DDI는, 각각의 입출역 영역이 DDI 입력 채널과 DDI 출력 채널로 나누어져 있다. 이 때 프로브 카드(1)의 입력 채널(100)을 통해 입력 신호를 DDI의 DDI 입력 채널에 전달하며, 다시 DDI의 DDI 출력 채널로부터 프로브 카드(1)의 출력 채널(200)을 통해 출력 신호를 테스터(미도시)로 전달하여 반도체 소자의 회로 특성을 검사하게 된다.More specifically, in the DDI, each input / output area is divided into a DDI input channel and a DDI output channel. At this time, the input signal is transmitted to the DDI input channel of the DDI through the input channel 100 of the probe card 1, and the output signal is transmitted from the DDI output channel of the DDI through the output channel 200 of the probe card 1 again. It is delivered to a tester (not shown) to check the circuit characteristics of the semiconductor device.

또한 프로브 카드(1)는, 복수 개의 프로브(probe)를 포함할 수 있다. 프로브는, 예컨대 와이어 트레이스 또는 접점 패드 등의 접점(혹은 단자, 도선 등과 같은 임의의 다른 타입의 전기 접점을 포함한다)으로, 반도체 소자의 전극 단자와 직접 접촉하여 전류를 가할 수 있다.Also, the probe card 1 may include a plurality of probes. The probe may apply a current by directly contacting an electrode terminal of a semiconductor device, for example, with a contact such as a wire trace or a contact pad (or any other type of electrical contact such as a terminal, a conductor, or the like).

이때 서로 다른 종류의 프로브가 하나의 프로브 카드(1)를 구성할 수 있다. 프로브 카드(1)는, 서로 다른 종류의 프로브들로 이루어진 입력 채널(100)과 출력 채널(200)을 포함할 수 있다. 이 때 입력 채널(100)과 출력 채널(200)은, 각각 분리 배치된 한 쌍으로 프로브 카드(1)에 마련될 수 있다. 프로브는, 금속 재질로 이루어질 수 있다.At this time, different types of probes may constitute one probe card 1. The probe card 1 may include an input channel 100 and an output channel 200 made of different types of probes. At this time, the input channel 100 and the output channel 200 may be provided on the probe card 1 in pairs, each of which is disposed separately. The probe may be made of a metal material.

입력 채널(100)은, 프로브 카드(1)의 입력 신호를 반도체 소자에 전달할 수 있고, 출력 채널(200)은, 반도체 소자로부터 프로브 카드로 출력 신호를 전달받을 수 있다. 보다 구체적으로 반도체 소자의 검사 공정에서 테스터(미도시)가 검사 신호를 발생하여 인쇄 회로 기판(300)에서 입력 채널(100)을 거쳐 반도체 소자에 전달하고, 검사 신호를 통해 반도체 소자의 출력 신호를 출력 채널(200)에서 수신하여 검사 결과를 판단할 수 있다.The input channel 100 may transmit the input signal of the probe card 1 to the semiconductor device, and the output channel 200 may receive the output signal from the semiconductor device to the probe card. More specifically, in a semiconductor device inspection process, a tester (not shown) generates an inspection signal and transmits it from the printed circuit board 300 through the input channel 100 to the semiconductor device, and transmits the output signal of the semiconductor device through the inspection signal. The test result may be determined by receiving the output from the output channel 200.

인쇄 회로 기판(PCB, printed circuit board, 300)은, PEN, PET, PI 등의 플라스틱 필름으로 구성되며 적용되는 용도에 따라 하나 또는 둘 이상이 혼용될 수 있다. 인쇄 회로 기판(300)은, 대체로 원판 형상을 가지며, 일 측에 테스터(미도시)와 결합될 수 있다. 인쇄 회로 기판(300)은, 후술할 입력 채널(100)과 출력 채널(200)을 가질 수 있다.Printed circuit board (PCB, printed circuit board, 300) is composed of a plastic film, such as PEN, PET, PI, and one or more may be used depending on the application. The printed circuit board 300 has a disk shape, and may be combined with a tester (not shown) on one side. The printed circuit board 300 may have an input channel 100 and an output channel 200, which will be described later.

입력 채널(100)Input channel (100)

다시 도 1을 참조하면 입력 채널(100)은, 멤스(MEMS) 방식의 프로브가 마련될 수 있다. 즉 입력 채널(100)은, 인쇄 회로 기판(300)과 공간 변환기(STF, 110), 입력 채널용 프로브(120)를 포함하고, 인터포저(130)와 부스터(140)를 더 포함할 수 있다.Referring back to FIG. 1, the input channel 100 may be provided with a MEMS-type probe. That is, the input channel 100 includes a printed circuit board 300, a space converter (STF, 110), and an input channel probe 120, and may further include an interposer 130 and a booster 140. .

공간 변환기(STF, 110)Spatial converter (STF, 110)

도 2는 본 발명의 일 실시 예에 따른 프로브 카드의 입력 채널을 개략적으로 도시한 좌측면도이고, 도 3은 도 2에 도시된 Ⅰ-Ⅰ'선을 따라 공간 변환기의 공통 그라운드 전극을 보여주는 단면도이고, 도 4는 본 발명의 다른 실시 예에 따른 프로브 카드의 입력 채널을 개략적으로 도시한 좌측면도이고, 도 5는 도 4에 도시된 Ⅱ-Ⅱ'선을 따라 공간 변환기의 공통 그라운드 전극을 보여주는 단면도이다.2 is a left side view schematically showing an input channel of a probe card according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view showing a common ground electrode of a space converter along the line I-I 'shown in FIG. , FIG. 4 is a left side view schematically showing an input channel of a probe card according to another embodiment of the present invention, and FIG. 5 is a cross-sectional view showing a common ground electrode of the space converter along the line II-II 'shown in FIG. to be.

도 2 내지 도 5를 참조하면 공간 변환기(STF, space transformer, 110)는, 인쇄 회로 기판(300)의 회로 피치와 반도체 소자의 회로 피치의 차이값을 보상할 수 있다. 반도체 소자가 인쇄 회로 기판(300)에 비해 집적도가 높으므로, 공간 변환기(STF, 110)는, 반도체 소자의 집적도에 부응하는 검사 회로가 설계될 수 있다.2 to 5, a space transformer (STF) may compensate for a difference between a circuit pitch of the printed circuit board 300 and a circuit pitch of the semiconductor device. Since the semiconductor device has a higher degree of integration than the printed circuit board 300, the space converters STF 110 may be designed with an inspection circuit corresponding to the degree of integration of the semiconductor device.

공간 변환기(STF, 110)는, 인쇄 회로 기판(300)의 입력 채널(100)과 입력 채널용 프로브(120) 사이에 배치되어, 입력 채널(100)과 입력 채널용 프로브(120)를 전기적으로 연결하여, 테스트 신호를 전기적으로 전달할 수 있다. 이러한 공간 변환기(STF, 110)는, 후술할 인터포저(130)의 타단에 연결될 수 있다. 공간 변환기(STF, 110)는, 유리, 실리콘 등의 재질로 마련될 수 있으나, 특히 유전률이 좋은 세라믹(ceramic) 재질로 마련될 수 있다.Spatial transducers (STF, 110) are disposed between the input channel 100 and the probe 120 for the input channel of the printed circuit board 300 to electrically connect the input channel 100 and the probe 120 for the input channel. By connecting, the test signal can be transmitted electrically. The spatial converters (STF, 110) may be connected to the other end of the interposer 130, which will be described later. The space converters STF and 110 may be made of a material such as glass or silicon, but may be made of a ceramic material having a particularly good dielectric constant.

일 실시 예로서, 공간 변환기(STF, 110)는, 단층 기판(111) 또는 다층 기판(112), 전극 패드에 대응되도록 마련된 전극(111a 내지 111c, 112a 내지 112d), 접지(ground, 113), 그리고 각각의 접지(113) 사이에 병렬로 이격되어 마련된 전원(power, 114)을 포함할 수 있다.In one embodiment, the space converter (STF, 110), a single-layer substrate 111 or a multi-layer substrate 112, the electrodes 111a to 111c, 112a to 112d provided to correspond to the electrode pad, ground (ground, 113), And it may include a power (114) provided spaced in parallel between each ground (113).

본 발명의 일 실시 예에 따른 공간 변환기(STF, 110)는, 일면과 일면의 반대면인 타면을 갖는 평판 형상의 기판을 가질 수 있다. 기판의 개수에 따라 단층 또는 다층으로 이루어질 수 있다. 이때 기판의 일면은 웨이퍼(400)에 대향하는 면이고, 타면은 인터포저(130)에 대향되는 면일 수 있다.The space converters STF 110 according to an embodiment of the present invention may have a flat plate-like substrate having one surface and the other surface opposite to one surface. Depending on the number of substrates may be made of a single layer or multiple layers. In this case, one surface of the substrate may be a surface facing the wafer 400, and the other surface may be a surface facing the interposer 130.

다시 도 2와 도 3을 참조하면 단층 기판(111)으로 이루어진 공간 변환기(STF, 110)에서, 전극(111a 내지 111c)은 하나의 단층 기판(111) 상에 배치될 수 있다. 일 예로서, 전극(111a 내지 111c)은 일면 상에서 단층으로 배치되는 신호 또는 전원 전극(111a) 및 그라운드 전극(111b)을 포함할 수 있다. 공간 변환기(STF, 110)는, 단층 기판(111)을 관통(penetrate)하는 복수의 비아들을 더 포함하며, 비아들은 격자 형태를 이루도록 배치될 수 있다.Referring to FIGS. 2 and 3 again, in the spatial converters STF 110 formed of the single-layer substrate 111, the electrodes 111a to 111c may be disposed on one single-layer substrate 111. As an example, the electrodes 111a to 111c may include a signal or a power electrode 111a and a ground electrode 111b that are disposed in a single layer on one surface. The space converters STF and 110 further include a plurality of vias penetrating the single-layer substrate 111, and the vias may be arranged to form a lattice shape.

신호 또는 전원 전극(111a)은, 인터포저(130)로부터 검사 신호를 전달받는 회로 전극으로, 일면 상에서 관통홀과 연결될 수 있다. 신호 또는 전원 전극(111a)은, 그 기능에 따라 신호 전극 또는 전원 전극으로 구분될 수 있다. 신호 또는 전원 전극(111a)은, 단층 기판(111)에서 후술할 입력 채널용 프로브(120)에 검사 신호를 전달하거나 전원이 인가되는 전극일 수 있다.The signal or power electrode 111a is a circuit electrode that receives an inspection signal from the interposer 130 and may be connected to a through hole on one surface. The signal or power electrode 111a may be divided into a signal electrode or a power electrode according to its function. The signal or the power electrode 111a may be an electrode to which a test signal is transmitted from the single layer substrate 111 to the probe 120 for an input channel, which will be described later, or to which power is applied.

그라운드 전극(111b)은, 일면 상에서 신호 또는 전원 전극과 일정 간격으로 이격되어 배치될 수 있다. 그라운드 전극(111b)은, 복수개가 하나의 공통 전극으로 사용될 수 있다. 이를 위하여 그라운드 전극(111b)은, 단층 기판(111) 내에서 그라운드 전극(111b)과 연결된 관통홀을 전기적으로 연결시키는 공통 그라운드 전극(111c)을 더 포함할 수 있다. 그라운드 전극(111b)은, 사용 전극과 불용 전극으로 구분될 수 있다. 전극의 사용 여부에 따라, 소정의 반도체 소자에 따라 필요한 전극을 취사선택하여 전극의 사용 여부를 구분할 수 있다.The ground electrode 111b may be disposed to be spaced apart from the signal or power electrode at a predetermined interval on one surface. A plurality of ground electrodes 111b may be used as one common electrode. To this end, the ground electrode 111b may further include a common ground electrode 111c that electrically connects through holes connected to the ground electrode 111b in the single-layer substrate 111. The ground electrode 111b may be divided into a used electrode and an insoluble electrode. Depending on whether or not an electrode is used, it is possible to distinguish whether an electrode is used by selecting and selecting the required electrode according to a predetermined semiconductor element.

다시 도 3을 참조하면 공통 전극은, 단층 기판(111) 안에서 개별 전극에 비하여 큰 점유 면적을 가지도록 판(plate) 형상의 공통 그라운드 전극(111c)을 가질 수 있다. 공통 그라운드 전극(111c)은, 다수의 입력 채널용 프로브(120)를 하나의 그라운드 전극(111b)에 접속시킬 수 있다. 따라서 공통 그라운드 전극(111c)은, 신호 또는 전원 전극(111a)에 비해 상대적으로 큰 점유 면적을 가지면서 하나의 판 형태(plate)로 구비될 수 있다. 공통 전극으로의 사용이 가능한 복수의 그라운드 전극(111c)은, 단층 기판(111) 내에서 삽입 형성된 공통 그라운드 전극(111c)에 전기적으로 연결시킨 구조를 가질 수 있다.Referring back to FIG. 3, the common electrode may have a plate-shaped common ground electrode 111c to have a larger occupied area than the individual electrodes in the single-layer substrate 111. The common ground electrode 111c can connect a plurality of input channel probes 120 to one ground electrode 111b. Therefore, the common ground electrode 111c may be provided as a single plate while having a relatively large occupied area compared to the signal or power electrode 111a. The plurality of ground electrodes 111c that can be used as the common electrode may have a structure electrically connected to the common ground electrode 111c formed in the single-layer substrate 111.

단층 기판(111) 안에서는, 서로 다른 복수의 전극(111a 내지 111c)이 하나의 동일 평면상에 배치될 수 있다. 단층 기판(111)에 전극(111a 내지 111c)이 배치됨으로써, 단순화된 전극 구조로 제조 효율을 향상시킬 수 있다.In the single layer substrate 111, a plurality of different electrodes 111a to 111c may be disposed on one coplanar surface. By arranging the electrodes 111a to 111c on the single layer substrate 111, it is possible to improve manufacturing efficiency with a simplified electrode structure.

다시 도 4와 도 5를 참조하면 다층 기판(112)으로 이루어진 공간 변환기(STF, 110)에서, 전극은 각각 서로 다른 기판 상에 배치될 수 있다. 다층 기판(112)은, 제1 회로 패턴층과 제1 회로 패턴층에 대향하는 제2 회로패턴층을 포함하는 다층의 패턴층으로 이루어질 수 있다. 이러한 다층 기판(112)은, 고속 신호 전송을 위한 특성 개선을 위해 임피던스 정합(impedance matching)이 가능하도록 박막 형태(thin film)의 다층 세라믹 기판(MLS, multi-layer ceramic)일 수 있다.Referring back to FIGS. 4 and 5, in the spatial converters (STFs, 110) made of a multi-layer substrate 112, electrodes may be disposed on different substrates, respectively. The multilayer substrate 112 may be formed of a multi-layered pattern layer including a first circuit pattern layer and a second circuit pattern layer opposite to the first circuit pattern layer. The multilayer substrate 112 may be a thin film multi-layer ceramic substrate (MLS) to allow impedance matching to improve characteristics for high-speed signal transmission.

일 예로서, 전극은 신호 전극, 전원 전극 및 그라운드 전극이 각각의 층을 이루며 배치될 수 있다. 즉 공간 변환기(STF, 110)는, 신호 전극층(112a)과 전원 전극층(112b), 그라운드 전극층(112c)이 두 개 이상으로 이루어져 다층 기판을 이룰 수 있다. 공간 변환기(STF, 110)는, 다층 기판(112)을 이루는 신호 전극층(112a), 전원 전극층(112b) 및 그라운드 전극층(112c)을 관통하는 복수의 비아들을 더 포함하며, 비아들은 격자 형태를 이루도록 배치될 수 있다.As an example, the electrode, the signal electrode, the power electrode and the ground electrode may be arranged in a respective layer. That is, the spatial converters STF and 110 may include two or more signal electrode layers 112a, power electrode layers 112b, and ground electrode layers 112c to form a multi-layer substrate. The space converters STF 110 further include a plurality of vias penetrating the signal electrode layer 112a, the power electrode layer 112b, and the ground electrode layer 112c, which form the multilayer substrate 112, so that the vias form a grid. Can be deployed.

신호 전극은, 인터포저(130)로부터 검사 신호를 전달받는 회로 전극으로, 신호 전극층(112a) 하나 이상의 평면상에 포함될 수 있다. 신호 전극은, 신호 전극층(112a)과 대면한 관통홀과 연결될 수 있다. 신호 전극은, 입력 채널용 프로브(120)에 검사 신호를 전달하는 전극일 수 있다.The signal electrode is a circuit electrode that receives an inspection signal from the interposer 130 and may be included on one or more planes of the signal electrode layer 112a. The signal electrode may be connected to a through hole facing the signal electrode layer 112a. The signal electrode may be an electrode that transmits a test signal to the probe 120 for an input channel.

전원 전극은, 전원 전극층(112b)을 이루며 하나 이상의 평면상에 포함될 수 있다. 전원 전극을 포함하는 전원 전극층(112b)은, 신호 전극층(112a)과 후술할 그라운드 전극층(112c)과 대향하도록 적층될 수 있다. 전원 전극은, 다층 기판(112)에서 입력 채널용 프로브(120)에 전원을 인가하는 전극일 수 있다.The power electrode forms the power electrode layer 112b and may be included on one or more planes. The power electrode layer 112b including the power electrode may be stacked to face the signal electrode layer 112a and the ground electrode layer 112c, which will be described later. The power electrode may be an electrode that applies power to the probe 120 for an input channel in the multilayer substrate 112.

다시 도 5를 참조하면 그라운드 전극은, 그라운드 전극층(112c) 하나 이상의 평면상에 포함될 수 있다. 그라운드 전극을 포함하는 그라운드 전극층(112c)은, 신호 전극층(112a) 및/또는 전원 전극층(112b)과 대향하도록 적층될 수 있다. 그라운드 전극은, 복수개가 하나의 공통 전극으로 사용될 수 있다. 이를 위하여 그라운드 전극은, 그라운드 전극층(112c) 내에서 그라운드 전극과 연결된 관통홀을 전기적으로 연결시키는 공통 그라운드 전극을 더 포함할 수 있다. 이 경우 공통 그라운드 전극은, 그라운드 전극층(112c) 내 삽입 형성되는 판상 형태의 공통 그라운드 전극(112d)을 형성할 수 있다. 그라운드 전극은, 사용 전극과 불용 전극으로 구분될 수 있다. 전극의 사용 여부에 따라, 소정의 반도체 소자에 따라 필요한 전극을 취사선택하여 전극의 사용 여부를 구분할 수 있다.Referring to FIG. 5 again, the ground electrode may be included on one or more planes of the ground electrode layer 112c. The ground electrode layer 112c including the ground electrode may be stacked to face the signal electrode layer 112a and / or the power electrode layer 112b. A plurality of ground electrodes may be used as one common electrode. To this end, the ground electrode may further include a common ground electrode that electrically connects through holes connected to the ground electrode in the ground electrode layer 112c. In this case, the common ground electrode may form a common ground electrode 112d in the form of a plate that is inserted into the ground electrode layer 112c. The ground electrode can be divided into a used electrode and an insoluble electrode. Depending on whether or not an electrode is used, it is possible to distinguish whether an electrode is used by selecting and selecting the required electrode according to a predetermined semiconductor element.

다층 기판(112) 중에서 그라운드 전극층(112c)이 가지는 공통 그라운드 전극의 기능과 형태는 단층 기판(111)과 동일하므로, 이에 대한 설명은 생략하기로 한다.Since the function and form of the common ground electrode of the ground electrode layer 112c among the multilayer substrates 112 are the same as those of the single-layer substrate 111, a description thereof will be omitted.

이와 같이 다층 기판(112)을 이루는 서로 다른 복수의 전극이 각각 서로 다른 평면상에 배치되는데, 각각의 전극마다 다른 평면상에서 서로 다른 전극층들을 가지는 구조를 가짐으로써, 각 신호 처리 효율을 높일 수 있다.As described above, a plurality of different electrodes constituting the multi-layer substrate 112 are disposed on different planes, but each electrode has a structure having different electrode layers on different planes, thereby improving the efficiency of processing each signal.

기판(111, 112)을 관통하는 복수의 관통홀이 형성될 수 있다. 이때 관통홀의 일단은 전극 패드와 연결되고, 타단은 서로 다른 전극 중 어느 하나와 연결될 수 있다. 관통홀은, 일정 간격으로 이격되어 규칙적인 패턴으로 배치될 수 있다. 일 예로서, 관통홀은, 격자 형상(grid shape)으로 배치될 수 있다. 이 때 전극은 복수개가 관통홀에 대향되도록 연결되어, 격자 형상을 이룰 수 있다.A plurality of through holes penetrating the substrates 111 and 112 may be formed. At this time, one end of the through hole may be connected to the electrode pad, and the other end may be connected to any one of different electrodes. The through holes may be spaced apart at regular intervals and arranged in a regular pattern. As an example, the through hole may be arranged in a grid shape. At this time, a plurality of electrodes are connected so as to face the through-holes, thereby forming a lattice shape.

또한 관통홀은, 제1 회로 패턴층과 제2 회로 패턴층 각각을 관통하도록 형성될 수 있다. 관통홀은, 다수의 프로브 배열, 상호 간격, 프로브의 형상 등에 대응하여 공간 변환기(STF)에 마련될 수 있다. 관통홀에는 전도성 물질을 채워넣거나 박막으로 신호전달부를 형성할 수 있다.Further, the through hole may be formed to penetrate each of the first circuit pattern layer and the second circuit pattern layer. The through-holes may be provided in the space converter STF in correspondence with a plurality of probe arrangements, mutual spacings, and shapes of probes. The through hole may be filled with a conductive material or a signal transmission portion may be formed of a thin film.

다시 도 2와 도 4를 참조하면 접지(113)와 전원(114)은, 공간 변환기(STF, 110) 내의 관통홀 사이에 이격되어 면을 이루며 서로 병렬로 배열될 수 있다. 접지(113)와 전원(114)은, 일정 구간마다 반복적으로 배열되어 분할될 수 있다. 즉 관통홀은 접지(113)와 전원(114)에 각각 접속될 수 있다.Referring to FIGS. 2 and 4 again, the ground 113 and the power source 114 may be arranged in parallel with each other, forming a surface spaced between through holes in the space converters STF and 110. The ground 113 and the power source 114 may be divided by being repeatedly arranged at regular intervals. That is, the through-holes may be connected to the ground 113 and the power source 114, respectively.

입력 채널용 프로브(120)Probe for input channels (120)

다시 도 1을 참조하면 입력 채널용 프로브(120)는, 공간 변환기(STF, 110)의 일면에 마련되어, 반도체 소자에 전기적으로 접속될 수 있다. 입력 채널용 프로브(120)는, 인쇄 회로 기판(300)의 일면 상에 마련되고, 웨이퍼(400)에 접촉하여 입력 채널(100)과 전기적으로 접속 가능하도록 복수 개가 마련될 수 있다.Referring to FIG. 1 again, the input channel probe 120 is provided on one surface of the space converters STF and 110 and can be electrically connected to a semiconductor device. The input channel probe 120 may be provided on one surface of the printed circuit board 300 and may be provided in contact with the wafer 400 to be electrically connected to the input channel 100.

입력 채널용 프로브(120)는, 멤스(MEMS) 공정을 이용하여 짧은 길이와 정밀한 형상으로 제작할 수 있다. 이러한 입력 채널용 프로브(120)는, 멤스(MEMS) 공정으로 제작 시, 반도체 제조 공정에서 사용되는 포토리소그래피 기술을 이용할 수 있다. 즉, 원하는 형상으로 입력 채널용 프로브(120)를 제조하기 위하여 포토레지스트를 도포하고, 노광 및 현상 공정을 통해 포토레지스트 패턴을 형성한다. 이후 형성된 포토레지스트 패턴에 증착 또는 전기도금 기술을 이용하여 형성할 수 있다.The input channel probe 120 may be manufactured in a short length and a precise shape using a MEMS process. When the probe 120 for the input channel is manufactured by a MEMS process, a photolithography technique used in a semiconductor manufacturing process may be used. That is, a photoresist is applied to manufacture the probe 120 for an input channel in a desired shape, and a photoresist pattern is formed through exposure and development processes. Then, the formed photoresist pattern may be formed using deposition or electroplating techniques.

입력 채널용 프로브(120)는, 사용손실을 줄이기 위해 구리 등 전기전도도가 높은 재질로 이루어질 수 있다.The input channel probe 120 may be made of a material having high electrical conductivity, such as copper, to reduce use loss.

인터포저(130)Interposer (130)

도 6은 도 2의 A부분 확대 단면도이고, 도 7은 본 발명의 다른 실시 예에 따른 프로브 카드를 개략적으로 도시한 정면도이고, 도 8은 본 발명의 다른 실시 예에 따른 프로브 카드를 개략적으로 도시한 정면도이다.6 is an enlarged cross-sectional view of a portion A of FIG. 2, FIG. 7 is a front view schematically showing a probe card according to another embodiment of the present invention, and FIG. 8 is a schematic view of a probe card according to another embodiment of the present invention It is a front view.

도 2와 도 6 내지 도 8을 참조하면 인터포저(interposer, 130)는, 인쇄 회로 기판(300)과 공간 변환기(STF, 110)를 전기적으로 연결하여, 신호 경로를 형성한다. 인터포저(130)는, 복수개가 인쇄 회로 기판(300)의 일면에 실장되고, 공간 변환기(STF, 110)의 일면에 면접촉될 수 있다.2 and 6 to 8, the interposer 130 electrically connects the printed circuit board 300 and the space converters STF 110 to form a signal path. A plurality of interposers 130 may be mounted on one surface of the printed circuit board 300 and may be in surface contact with one surface of the space converters STF 110.

인터포저(130)는, 공간 변환기(STF, 110) 내에서 각각의 관통홀에 대응하여 배치될 수 있다. 즉 각각의 인터포저(130)는, 인쇄 회로 기판(300)과 공간 변환기(STF, 110) 사이에, 구체적으로 인쇄 회로 기판(300)과 공간 변환기(STF, 110) 각각의 관통홀 사이에 마련될 수 있다. 이 경우 인터포저(130)는, 인쇄 회로 기판(300)과 공간 변환기(STF, 110) 사이에 전기 신호를 전달하기 위한 경로를 제공할 수 있다.The interposer 130 may be disposed corresponding to each through hole in the space converters STF 110. That is, each interposer 130 is provided between the printed circuit board 300 and the space converters (STF, 110), specifically between the printed circuit board 300 and the space converter (STF, 110) through-holes, respectively. Can be. In this case, the interposer 130 may provide a path for transmitting electrical signals between the printed circuit board 300 and the space converters (STF, 110).

이러한 인터포저(130)는, 양산성을 높이기 위하여 탄성체이거나 탄성 재질의 것으로 러버(rubber), 포고 타입(pogo type), 실리콘 타입(silicon type) 또는 금형 타입일 수 있다. 본 발명의 일 실시 예에 따른 인터포저(130)는, 포고 인터포저(131), 봉 인터포저(132) 또는 동축 케이블(133) 중 어느 하나일 수 있다.The interposer 130 may be an elastic body or an elastic material to increase mass productivity, and may be a rubber, a pogo type, a silicon type, or a mold type. The interposer 130 according to an embodiment of the present invention may be any one of a pogo interposer 131, a rod interposer 132, or a coaxial cable 133.

다시 도 2와 도 6을 참조하면 일 실시 예에 따른 포고 인터포저(131)는, 스프링 타입으로, 포고 바디(pogo body, 131a)와 포고 스프링(pogo spring, 131b), 포고 헤드(pogo head, 131c)를 포함할 수 있다.Referring again to FIGS. 2 and 6, the pogo interposer 131 according to an embodiment is a spring type, a pogo body 131a, a pogo spring 131b, and a pogo head, 131c).

포고 바디(131a)는, 인쇄 회로 기판(300)에 고정 결합될 수 있다. 포고 바디(131a)는, 내측에 중공이 형성될 수 있다.The pogo body 131a may be fixedly coupled to the printed circuit board 300. The pogo body 131a may be formed with a hollow inside.

포고 스프링(131b)은, 포고 바디(131a)의 중공에 삽입될 수 있다. 포고 스프링(131b)은, 인쇄 회로 기판(300)의 수직 방향 이동에 의하여 가압 및 복원될 수 있다. 즉 포고 인터포저(131)는, 포고 스프링(131b)에 의해 상하 이동되는데, 외력에 의하여 하부로 이동하고, 포고 스프링(131b)에 의하여 상부로 이동할 수 있다.The pogo spring 131b may be inserted into the hollow of the pogo body 131a. The pogo spring 131b may be pressed and restored by vertical movement of the printed circuit board 300. That is, the pogo interposer 131 is moved up and down by the pogo spring 131b, and can be moved downward by an external force and can be moved upward by the pogo spring 131b.

포고 헤드(131c)는, 포고 스프링(131b)의 일단에 마련되어 공간 변환기(STF, 110)의 관통홀에 접속될 수 있다.The pogo head 131c may be provided at one end of the pogo spring 131b and connected to the through holes of the space converters STF and 110.

다시 도 7을 참조하면 다른 실시 예에 따른 봉(奉) 인터포저(132)는, 인쇄 회로 기판(300)과 공간 변환기(STF, 110) 간의 접촉 저항(contact resistance)을 낮추기 위하여, 환봉 형상일 수 있다. 또한 봉 인터포저(132)는, 인쇄 회로 기판(300)과 공간 변환기(STF, 110) 사이에 전기 신호를 전달하기 위하여, 전기 전도성 높은 구리 재질일 수 있다.Referring back to FIG. 7, the rod interposer 132 according to another embodiment may be formed in a round bar shape in order to lower contact resistance between the printed circuit board 300 and the space converters STF 110. You can. In addition, the rod interposer 132 may be made of a copper material having high electrical conductivity in order to transmit electrical signals between the printed circuit board 300 and the space converters STF 110.

다시 도 8을 참조하면 다른 실시 예에 따른 동축 케이블(133)은, 인쇄 회로 기판(300)과 연결되는 구간의 손실을 줄이기 위해, 인쇄 회로 기판(300)의 일면과 공간 변환기(STF, 110)의 일면에 각각 솔더링될 수 있다. 이러한 동축 케이블(133)은, 인쇄 회로 기판(300)과 공간 변환기(STF, 110) 사이에서 전기적으로 신호 경로를 형성할 수 있다. Referring back to FIG. 8, the coaxial cable 133 according to another embodiment, in order to reduce the loss of a section connected to the printed circuit board 300, a surface converter and a space converter (STF, 110) of the printed circuit board 300 It can be soldered to one side of each. The coaxial cable 133 may form a signal path electrically between the printed circuit board 300 and the space converters STF 110.

동축 케이블(133)의 내부 도체는, 인쇄 회로 기판(300)의 일면과 공간 변환기(STF, 110)의 일면을 전기적으로 연결시킬 수 있다. 즉 동축 케이블(133)의 내부 도체는, 인쇄 회로 기판(300)과 공간 변환기(STF, 110), 반도체 소자 상호간에 신호를 전달할 수 있다.The inner conductor of the coaxial cable 133 may electrically connect one surface of the printed circuit board 300 and one surface of the space converters STF and 110. That is, the inner conductor of the coaxial cable 133 may transmit signals between the printed circuit board 300, the space converters (STFs, 110), and semiconductor elements.

동축 케이블(133)은, 동축 케이블(133)을 지지 고정하기 위하여 인쇄 회로 기판(300)의 일면에 고정 결합되고 타단이 동축 케이블(133)과 결합된 인쇄 회로 기판 마운트(133a)를 포함할 수 있다. The coaxial cable 133 may include a printed circuit board mount 133a fixedly coupled to one surface of the printed circuit board 300 and the other end coupled with the coaxial cable 133 to support and secure the coaxial cable 133. have.

부스터(140)Booster (140)

부스터(140)는, 스프링 타입의 포고 인터포저(131)에 의해 발생하는 손실 전압을 보상하기 위하여, 인쇄 회로 기판(300)의 타면에 마련될 수 있다. 부스터(140)는, 전압증폭기를 포함할 수 있다. 전압증폭기는, 손실 전압에 상응하는 전압을 공급하여 입력 채널용 프로브에 공급할 수 있다.The booster 140 may be provided on the other surface of the printed circuit board 300 to compensate for the loss voltage generated by the spring-type pogo interposer 131. The booster 140 may include a voltage amplifier. The voltage amplifier may supply a voltage corresponding to the lost voltage to the probe for the input channel.

전압증폭기는, 연산증폭기로 이루어지며, 연산증폭기의 입력단에 위치한 저항과 연산증폭기의 입력단과 출력단 사이에 위치한 저항의 비를 조정하여 임계전압을 조정할 수 있다.The voltage amplifier is composed of an operational amplifier, and the threshold voltage can be adjusted by adjusting the ratio of the resistance located at the input terminal of the operational amplifier and the input terminal and output terminal of the operational amplifier.

디커플링 커패시터(decoupling capacitor, 150a, 150b)Decoupling capacitors (150a, 150b)

다시 도 2와 도 4를 참조하면 디커플링 커패시터(decoupling capacitor, 150a, 150b)는, 전원 또는 전자기기에서 발생하는 고주파 잡음을 차단하여 회로를 보호하고 원하는 동작을 원활히 실행하기 위하여, 접지(113)와 전원(114)을 서로 연결하는 커패시터이다. 이러한 디커플링 커패시터(150a, 150b)는, 공간 변환기(STF, 110)의 양 면에 각각 마련되어, 접지와 전원을 서로 연결시킬 수 있다. 즉, 디커플링 커패시터(150a, 150b)는, 인터포저와 연결되는 공간 변환기(STF, 110)의 일면에 배치되는 디커플링 커패시터(150a)와 입력 채널용 프로브(120)에 마주보는 공간 변환기(STF, 110)의 타면에 배치되는 디커플링 커패시터(150b)를 포함할 수 있다.Referring back to FIGS. 2 and 4, the decoupling capacitors 150a and 150b block the high-frequency noise generated from power or electronic devices to protect the circuit and smoothly execute a desired operation. It is a capacitor connecting the power supply 114 to each other. The decoupling capacitors 150a and 150b are respectively provided on both sides of the space converters STF and 110, so that ground and power can be connected to each other. That is, the decoupling capacitors 150a and 150b are spaced apart from the decoupling capacitor 150a disposed on one surface of the spatial converters STF and 110 connected to the interposer and the probe 120 for the input channel (STF, 110). ) May include a decoupling capacitor 150b disposed on the other surface.

출력 채널(200)Output channel (200)

다시 도 1을 참조하면 출력 채널(200)은, 캔틸레버(cantilever) 타입의 프로브가 마련될 수 있다. 이러한 출력 채널(200)은, 출력 채널용 프로브(210)를 포함하고, 나아가 인쇄 회로 기판 마운트(220)와 에폭시(epoxy, 230)를 더 포함할 수 있다. 다만 출력 채널(200)은, 공간 변환기(STF, 110)를 포함하지 아니하고 출력 채널용 프로브(210)와 연결될 수 있다.Referring back to FIG. 1, the output channel 200 may be provided with a cantilever type probe. The output channel 200 may include a probe 210 for an output channel, and further include a printed circuit board mount 220 and an epoxy (epoxy) 230. However, the output channel 200 does not include the spatial converters (STF, 110) and may be connected to the probe 210 for the output channel.

출력 채널용 프로브(210)는, 인쇄 회로 기판(300)의 일면에 연장 마련될 수 있다. 이러한 출력 채널용 프로브(210)는, 출력 채널(200)과 웨이퍼(400)를 직접 접촉하여 출력 채널(200)과 전기적으로 접속할 수 있다.The output channel probe 210 may be provided to extend on one surface of the printed circuit board 300. The output channel probe 210 may be in direct contact with the output channel 200 and the wafer 400 to be electrically connected to the output channel 200.

또한 출력 채널용 프로브(210)는, 폭과 높이 방향에 비하여 길이 방향으로 긴 길이를 가질 수 있다. 보다 구체적으로 출력 채널용 프로브(210)는, 인쇄 회로 기판(300)에 부착되는 프로브 부착부와, 프로브 부착부로부터 길이 방향으로 뻗어 있는 프로브 연장부, 프로브 연장부의 단부에 돌출 형성되어 반도체 소자의 패드와 접촉하는 팁을 가지는 프로브 접촉부를 포함할 수 있다. 또한 출력 채널용 프로브(210)는, 외주연이 절연 튜브에 의해 감싼 형태로 이루어질 수 있다.In addition, the probe 210 for the output channel may have a longer length in the length direction than the width and height directions. More specifically, the probe 210 for an output channel is formed by protruding from a probe attachment portion attached to the printed circuit board 300, a probe extension portion extending in the longitudinal direction from the probe attachment portion, and an end portion of the probe extension portion. It may include a probe contact having a tip in contact with the pad. In addition, the probe 210 for the output channel may be formed in a shape in which the outer periphery is wrapped by an insulating tube.

프로브 부착부는 높이 방향으로 길이를 가지고, 프로브 연장부는 길이 방향으로 길이를 가질 수 있다. 또한 프로브 접촉부는 반도체 소자와 수직하게 마련되며, 반도체 소자의 검사시 프로브 접촉부의 팁이 반도체 소자의 패드와 맞닿아 출력 채널용 프로브(210)에 하중이 가해질 수 있다.The probe attachment portion may have a length in the height direction, and the probe extension portion may have a length in the length direction. In addition, the probe contact portion is provided perpendicular to the semiconductor element, and when the semiconductor element is inspected, the tip of the probe contact portion contacts the pad of the semiconductor element, and a load may be applied to the probe 210 for the output channel.

인쇄 회로 기판 마운트(220)는, 인쇄 회로 기판(300)의 일면에 일단이 고정 결합되고 타단은 후술할 에폭시(230)와 결합될 수 있다.Printed circuit board mount 220, one end is fixedly coupled to one surface of the printed circuit board 300, the other end may be combined with the epoxy 230 to be described later.

에폭시(230)는, 인쇄 회로 기판 마운트(220)의 일단에 연장 형성되어 출력 채널용 프로브(210)를 지지 고정시킬 수 있도록, 출력 채널용 프로브(210)의 일단에 고정 결합될 수 있다.The epoxy 230 may be formed to extend on one end of the printed circuit board mount 220 to be fixedly coupled to one end of the output channel probe 210 to support and fix the probe 210 for the output channel.

도 9는 본 발명의 일 실시 예에 따른 입력 채널용 프로브(120)와 출력 채널용 프로브(210)의 삽입손실(insertion loss) 분석 결과를 나타낸 그래프이고, 도 10은 본 발명의 일 실시 예에 따른 입력 채널용 프로브(120)와 출력 채널용 프로브(210)의 전원 저항 손실(power impedance loss) 분석 결과를 나타낸 그래프이고, 도 11은 본 발명의 일 실시 예에 따른 디커플링 커패시터(150a, 150b)의 설치 위치에 따른 주파수별 전원 저항의 상관관계를 나타낸 그래프이다.9 is a graph showing an insertion loss analysis result of an input channel probe 120 and an output channel probe 210 according to an embodiment of the present invention, and FIG. 10 is a view showing an embodiment of the present invention. It is a graph showing the result of power impedance loss analysis of the input channel probe 120 and the output channel probe 210, and FIG. 11 shows decoupling capacitors 150a and 150b according to an embodiment of the present invention. It is a graph showing the correlation of power resistance for each frequency according to the installation location of.

도 9와 도 10은 회로 특성을 분석하기 위하여 상용 프로그램을 이용한 S-파라미터와 Z-파라미터를 분석한 결과이다.9 and 10 are results of analyzing S-parameters and Z-parameters using commercial programs to analyze circuit characteristics.

도 9는 입력 채널(100)과 출력 채널(200)을 1.5Gbps에서의 신호 전달에 따른 삽입손실(insertion loss)을 확인한 결과이다. 테스트 결과에 따라, 입력 채널(100)과 출력 채널(200)은 아래의 [표 1]과 같은 1.5Gbps에서의 전달에 따른 삽입손실을 가질 수 있다.9 is a result of confirming insertion loss according to signal transmission at 1.5 Gbps for the input channel 100 and the output channel 200. According to the test result, the input channel 100 and the output channel 200 may have an insertion loss according to transmission at 1.5 Gbps as shown in [Table 1] below.

삽입 손실[dB]Insertion loss [dB] 입력 채널(100)Input channel (100) 출력 채널(200)Output channel (200) 1.5Gbps1.5Gbps -0.21-0.21 -1.17-1.17

입력 채널용 프로브(120)의 삽입손실은 -0.21dB이고 출력 채널용 프로브(210)는 -1.17dB로, 입력 채널용 프로브(120)가 출력 채널용 프로브(210) 대비 대략 82% 적게 나온 것을 확인할 수 있다. 즉 멤스 타입의 프로브를 가지는 입력 채널(100)이 캔틸레버 타입의 프로브를 가지는 출력 채널(200)보다 고속 주파수에서의 삽입 손실이 적어 입력 채널의 요구 특성에 부합할 수 있다.도 10은 입력 채널(100)과 출력 채널(200)이 100MHz의 주파수일 때 각각의 전원 저항(power impedance)을 확인한 결과이다. 입력 채널(100)과 출력 채널(200)은 아래의 [표 2]와 같이 100MHz일 때 각각의 전원 저항을 가진다.The insertion loss of the input channel probe 120 is -0.21dB and the output channel probe 210 is -1.17dB, indicating that the input channel probe 120 is approximately 82% less than the output channel probe 210. Can be confirmed. That is, the input channel 100 having the MEMS type probe has less insertion loss at a higher frequency than the output channel 200 having the cantilever type probe, so that it can meet the required characteristics of the input channel. 100) and when the output channel 200 is at a frequency of 100 MHz, it is a result of confirming each power impedance. As shown in [Table 2] below, the input channel 100 and the output channel 200 each have a power resistance.

전원 저항[Ohm]Power resistance [Ohm] 입력 채널(100)Input channel (100) 출력 채널(100)Output channel (100) 100MHz100 MHz 1.81.8 5.75.7

입력 채널(100)의 전원 저항은 1.8Ω이고 출력 채널(200)의 전원 저항은 5.7Ω으로, 입력 채널(100)이 출력 채널(200) 대비 대략 68% 적게 나온 것을 확인할 수 있다. 즉 멤스 타입의 프로브를 가지는 입력 채널(100)이 캔틸레버 타입의 프로브를 가지는 출력 채널(200)보다 전원 저항이 적어 입력 채널의 요구 특성에 부합할 수 있다.도 11은 본 발명의 일 실시 예에 따른 디커플링 커패시터(150a, 150b)의 설치 위치에 따른 주파수별 전원 저항의 상관관계를 나타낸 그래프이다. 공간 변환기(STF, 110)의 양면 중 인터포저(130) 대향면에 배치된 디커플링 커패시터(150a) 또는 공간 변환기(STF, 110)의 양면 중 입력 채널용 프로브(120) 대향면에 배치된 디커플링 커패시터(150b), 공간 변환기(STF, 110) 양면 모두에 배치된 디커플링 커패시터(150a, 150b)는 아래의 [표 3]과 같이 주파수별 전원 저항의 값을 가진다.The power resistance of the input channel 100 is 1.8 Ω and the power resistance of the output channel 200 is 5.7 있다, which confirms that the input channel 100 is approximately 68% less than the output channel 200. That is, the input channel 100 having the MEMS type probe has less power resistance than the output channel 200 having the cantilever type probe, so that it can meet the required characteristics of the input channel. FIG. 11 shows an embodiment of the present invention. It is a graph showing the correlation of the power resistance for each frequency according to the installation position of the decoupling capacitors 150a and 150b. Decoupling capacitor 150a disposed on the opposite side of the interposer 130 among the two sides of the space converters STF, 110 or decoupling capacitor disposed on the opposite side of the probe 120 for the input channel among the two sides of the spatial converters STF, 110 (150b), the space converter (STF, 110) decoupling capacitors (150a, 150b) disposed on both sides have a value of the power resistance for each frequency as shown in [Table 3] below.

전원 저항
[Ohm]Power resistance
[Ohm] 인터포저 대향면 배치(150a)Interposer facing side arrangement (150a) 입력 채널용 프로브 대향면 배치(150b)Probe facing input channel placement (150b) 인터포저 대향면과
입력 채널용 프로브 대향면 배치(150a, 150b)Interposer facing
Placement of probe facing surfaces for input channels (150a, 150b) 0.10GHz0.10GHz 2.02.0 0.50.5 0.30.3 0.20GHz0.20GHz 4.84.8 1.01.0 0.60.6 0.33GHz0.33 GHz 7.17.1 1.61.6 1.01.0

디커플링 커패시터(150a, 150b)의 설치 위치에 따라 높은 주파수에서의 전원 저항에 미치는 영향이 달라질 수 있다. 디커플링 커패시터(150a)를 인터포저(130)와 연결되는 공간 변환기(STF, 110)의 타면에 마련하거나 입력 채널용 프로브(120)에 마주보는 공간 변환기(STF, 110)의 일면에 마련하는 경우보다, 공간 변환기(STF, 110)의 양 면에 마련함으로써 높은 대역의 주파수에서도 전원 저항을 적게 발생시킴으로써, 입력 채널(100)의 요구 특성인 고속 신호를 전달할 수 있다.도 12는 본 발명의 일 실시 예에 따른 프로브 카드의 제조 방법을 개략적으로 나타낸 순서도이다.Depending on the installation location of the decoupling capacitors 150a and 150b, the effect on the power supply resistance at a high frequency may vary. Decoupling capacitor (150a) is provided on the other surface of the space converter (STF, 110) connected to the interposer 130, or provided on one surface of the space converter (STF, 110) facing the input channel probe (120) , By providing on both sides of the space converters (STF, 110), by generating less power resistance even at a high band frequency, a high-speed signal, which is a required characteristic of the input channel 100, can be transmitted. FIG. 12 shows an embodiment of the present invention. It is a flowchart schematically showing a method of manufacturing a probe card according to an example.

아래에서는 본 발명의 일 실시 예에 따른 프로브 카드의 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a probe card according to an embodiment of the present invention will be described.

도 12를 참조하면 일 예에 따른 프로브 카드의 제조 방법은, 출력 채널을 설치하는 단계(S10)와 입력 채널을 설치하는 단계(S20)를 포함할 수 있다. 앞서 인쇄 회로 기판을 마련하는 단계를 더 포함할 수 있다.Referring to FIG. 12, a method of manufacturing a probe card according to an example may include a step (S10) of installing an output channel and a step (S20) of installing an input channel. The method of preparing a printed circuit board may be further included.

이 경우 출력 채널을 설치하는 단계(S10)는, 바람직하게 입력 채널(100)을 설치하는 단계에 선행될 수 있으나, 이와 달리 입력 채널을 설치하는 단계(S20)를 거친 후, 출력 채널을 설치하는 단계(S10)를 역순으로 수행할 수 있다.In this case, the step of installing the output channel (S10) may be preferably preceded by the step of installing the input channel 100. Alternatively, after passing through the step of installing the input channel (S20), the installation of the output channel is performed. Step S10 may be performed in reverse order.

인쇄 회로 기판을 마련하는 단계에서는, 플라스틱 필름의 표면을 개질하여 양 면의 플라스틱 필름 중 적어도 일면에 신호 라인과 금속막을 포함하는 마이크로 전기회로를 형성할 수 있다. 이때 신호 라인은, 구리(Cu), 니켈(Ni) 등의 다양한 금속으로 형성될 수 있고, 그 종류는 한정되지 않는다.In the step of preparing the printed circuit board, the surface of the plastic film may be modified to form a micro electric circuit including a signal line and a metal film on at least one surface of the plastic films on both sides. At this time, the signal line may be formed of various metals such as copper (Cu) and nickel (Ni), and the type is not limited.

보다 구체적으로 인쇄 회로 기판을 마련하는 단계에서는, 플라스틱 필름의 일면에 금속을 증착하여 금속막을 형성하는 단계와, 금속막 상면에 포토 레지스트를 도포하고 패터닝하여 마스크를 이용한 포토 리소그래피 공정으로 신호 라인을 형성하는 단계, 도금(또는 증착) 공장으로 신호 라인 위에 금속막을 형성하는 단계, 플라스틱 필름 상면에 잔류하는 포토 레지스트를 제거하는 단계를 포함할 수 있다. 이러한 일련의 공정들은 한 번 또는 수차례 진행하여 형성될 수 있다. 나아가 인쇄 회로 기판(300)의 타면에 표면 실장 기술(SMT, surface mounter technology) 공정을 이용하여 부스터(140)를 부착하는 단계를 더 포함할 수 있다.More specifically, in the step of preparing a printed circuit board, a metal film is formed on one surface of a plastic film to form a metal film, and a photoresist is applied and patterned on the metal film to form a signal line by a photolithography process using a mask. The method may include forming a metal film on the signal line by a plating (or deposition) plant, and removing photoresist remaining on the top surface of the plastic film. These series of processes can be formed once or several times. Furthermore, the method may further include attaching the booster 140 to the other surface of the printed circuit board 300 using a surface mounter technology (SMT) process.

출력 채널을 설치하는 단계(S10)에서는, 출력 채널용 프로브(210)의 와이어 끝단을 일정 각도로 변형하여 인쇄 회로 기판 마운트(220)에 안착시키는 단계, 와이어에 에폭시(230)를 바른 후 경화시켜 위치를 고정시키는 단계, 인쇄 회로 기판 마운트(220)를 인쇄 회로 기판(300)의 끼움 홀에 삽입 후 출력 채널용 프로브(210)를 납땜으로 고정시키는 단계, 인쇄 회로 기판 마운트(220)는 볼트(미도시)를 이용해 인쇄 회로 기판(300)을 통과하여 보강판(stiffener, 미도시)에 고정시키는 단계를 포함할 수 있다.In the step of installing the output channel (S10), the wire end of the probe 210 for the output channel is deformed at a certain angle to settle on the printed circuit board mount 220, the epoxy 230 is applied to the wire and then cured. Fixing the position, inserting the printed circuit board mount 220 into the fitting hole of the printed circuit board 300 and then fixing the probe 210 for the output channel by soldering, the printed circuit board mount 220 is a bolt ( It may include the step of fixing to a stiffener (not shown) through the printed circuit board 300 using (not shown) .

이 경우 보강판(미도시)은, 인쇄 회로 기판(300)과 입력 희생기판과 출력 마운트를 고정시키기 위해 테스터(미도시)와 마주보는 방향인 인쇄 회로 기판(300)의 일면에 위치할 수 있다. 보강판(미도시)은 입력 출력용 프로브 핀(120)과 출력 채널용 프로브(210)가 웨이퍼(400)에 접촉시 발생하는 반발력을 상쇄하는 역할을 할 수 있다.In this case, the reinforcing plate (not shown) may be located on one surface of the printed circuit board 300 in a direction facing the tester (not shown) to fix the printed circuit board 300 and the input sacrificial substrate and the output mount. . The reinforcing plate (not shown) may serve to counteract the repulsive force generated when the probe pin 120 for input output and the probe 210 for output channel contact the wafer 400.

입력 채널을 설치하는 단계(S20)에서는, 공간변환기(STF)의 표면에 표면 실장 기술(SMT)을 이용하여 디커플링 커패시터를 부착하는 단계, 공간변환기(STF)의 일면에 에폭시를 이용해 조절 볼트(control bolt)를 부착하는 단계, 공간변환기(STF)의 타면에 전도성 페이스트(paste)를 이용해 입력 채널용 프로브를 부착하는 단계, 공간변환기(STF)의 일면에 인터포저의 단부를 부착하는 단계, 공간변환기(STF)를 조절 볼트를 이용하여 인쇄 회로 기판과 보강판에 고정시키는 단계를 포함할 수 있다.In the step of installing the input channel (S20), a step of attaching a decoupling capacitor using a surface mount technology (SMT) to the surface of the space converter (STF), a control bolt (control) using epoxy on one surface of the space converter (STF) attaching the bolt), attaching the probe for the input channel using a conductive paste on the other surface of the space converter (STF), attaching the end of the interposer to one surface of the space converter (STF), space converter It may include the step of fixing the (STF) to the printed circuit board and the reinforcement plate using the adjustment bolt.

출력 채널을 설치하는 단계(S10)와 입력 채널을 설치하는 단계(S20)를 위와 같이 일련의 순서로 예시하였으나, 공정과 방식에 있어 상술한 단계는 달라질 수 있다.Although the steps of installing the output channel (S10) and the steps of installing the input channel (S20) are illustrated in a sequence as above, the steps described above in the process and method may be different.

도 13은 본 발명의 일 실시 예에 따른 프로브 카드를 이용한 반도체 소자의 검사 방법을 개략적으로 나타낸 순서도이다.13 is a flowchart schematically illustrating a method of inspecting a semiconductor device using a probe card according to an embodiment of the present invention.

아래에서는 본 발명의 일 실시 예에 따른 프로브 카드를 이용한 반도체 소자 겁사 방법을 설명하기로 한다.Hereinafter, a method for scaring a semiconductor device using a probe card according to an embodiment of the present invention will be described.

도 13을 참조하면 일 예에 따른 프로브 카드를 이용한 반도체 소자 검사 방법은, 입력 채널용 패드 전극과 출력 채널용 패드 전극을 포함한 반도체 소자를 마련하는 단계(S100)와 프로버에 프로브 카드를 장착하고 테스터의 헤드와 인쇄 회로 기판을 면접촉시키는 단계, 입력 채널용 패드 전극에 입력 채널용 프로브를, 출력 채널용 패드 전극에 출력 채널용 프로브를 접촉시키는 단계(S200), 입력 채널로부터 입력 채널용 프로브를 거쳐 고속으로 입력 채널용 패드 전극에 전기적 신호를 전달하고, 미세 피치의 출력 채널용 패드 전극으로부터 출력 채널용 프로브를 거쳐 출력 채널에 전기적 신호를 전달받아 반도체 소자의 정상 작동 여부를 검사하는 단계(S300)를 포함할 수 있다.Referring to FIG. 13, a method for inspecting a semiconductor device using a probe card according to an example includes preparing a semiconductor device including a pad electrode for an input channel and a pad electrode for an output channel (S100) and mounting a probe card in a prober Contacting the head of the tester with the printed circuit board, contacting the probe for the input channel to the pad electrode for the input channel, and contacting the probe for the output channel to the pad electrode for the output channel (S200), probe for the input channel from the input channel Passing the electrical signal to the pad electrode for the input channel at a high speed through the process, and checking whether the semiconductor device is operating normally by receiving the electrical signal from the pad electrode for the fine pitch output channel through the probe for the output channel and receiving the electrical signal to the output channel ( S300).

이와 같이 프로브 카드를 이용한 반도체 소자 검사 방법에서는 테스터(미도시)와 입력 채널(100)로부터 출력 채널(200)을 거쳐 도달한 동작 전압값 및 동작 전류값, 테스트 출력 채널에서 테스트 입력 채널까지 동작 전압 및 동작 전류가 도달한 도달 시간을 판독하여 웨이퍼(400)의 양, 불량 여부를 검사할 수 있다.In the semiconductor device inspection method using a probe card as described above, a tester (not shown) and an operating voltage value and an operating current value reached from the input channel 100 through the output channel 200, an operating voltage from a test output channel to a test input channel And reading the arrival time at which the operating current has reached, to check whether the wafer 400 is defective or not.

입력 채널용 패드 전극과 출력 채널용 패드 전극을 포함한 반도체 소자를 마련하는 단계(S100)에서는, 입력 채널용 패드 전극과 출력 채널용 패드 전극을 포함하는 반도체 소자를 마련한다. 반도체 소자의 일면에는 서로 마주하도록 입력 채널용 패드 전극과 출력 채널용 패드 전극이 구비될 수 있다. 이 경우 웨이퍼(400)는 복수의 반도체 소자들로 이루어질 수 있다. 또한 웨이퍼(400)는 프로버(미도시) 내부에 안착될 수 있다.In step S100 of preparing a semiconductor device including a pad electrode for an input channel and a pad electrode for an output channel, a semiconductor device including a pad electrode for an input channel and a pad electrode for an output channel is provided. A pad electrode for an input channel and a pad electrode for an output channel may be provided on one surface of the semiconductor device to face each other. In this case, the wafer 400 may be formed of a plurality of semiconductor elements. In addition, the wafer 400 may be seated inside a prober (not shown).

입력 채널용 패드 전극에 입력 채널용 프로브를, 상기 출력 채널용 패드 전극에 출력 채널용 프로브를 접촉시키는 단계(S200)에서는, 반도체 소자별 입력 채널용 패드 전극은 입력 채널용 프로브(120)와 접촉하고, 출력 채널용 패드 전극은 출력 채널용 프로브(210)에 접촉시킬 수 있다.In the step of contacting the probe for the input channel to the pad electrode for the input channel and the probe for the output channel to the pad electrode for the output channel, the pad electrode for the input channel for each semiconductor device contacts the probe 120 for the input channel. And, the pad electrode for the output channel may contact the probe 210 for the output channel.

멤스(MEMS) 공정을 이용해 제작된 입력 채널용 프로브(120)의 일단은 반도체 소자의 노출된 입력 채널용 패드 전극에 접촉될 수 있다. 캔틸레버 방식의 출력 채널용 프로브(210)의 일단은 반도체 소자의 출력 채널용 패드 전극에 접촉될 수 있다.One end of the probe 120 for an input channel manufactured using a MEMS process may be in contact with a pad electrode for an exposed input channel of a semiconductor device. One end of the probe 210 for the output channel of the cantilever method may contact the pad electrode for the output channel of the semiconductor device.

입력 채널로부터 입력 채널용 패드 전극에 고속으로 전기적 신호를 전달하고, 미세 피치의 출력 채널용 패드 전극으로부터 상기 출력 채널에 전기적 신호를 전달받아 상기 반도체 소자의 정상 작동 여부를 검사하는 단계(S300)에서는, 입력 채널(100)에서 입력 채널용 패드 전극으로 전기적 신호가 흐르고, 다시 출력 채널용 패드 전극에서 출력 채널(200)로 전기적 신호가 흐를 수 있다. 이때 전기적 신호를 전달받아 반도체 소자의 정상 작동 여부를 검사할 수 있다.In step S300, an electrical signal is transmitted from an input channel to a pad electrode for an input channel at a high speed, and an electrical signal is transmitted from the pad electrode for a fine pitch output channel to the output channel to check whether the semiconductor device is operating normally (S300). , Electrical signals may flow from the input channel 100 to the pad electrode for the input channel, and again, electrical signals may flow from the pad electrode for the output channel to the output channel 200. At this time, it is possible to check whether the semiconductor device is operating normally by receiving an electrical signal.

보다 구체적으로 입력 채널로부터 입력 채널용 패드 전극에 고속으로 전기적 신호를 전달하고, 미세 피치의 출력 채널용 패드 전극으로부터 상기 출력 채널에 전기적 신호를 전달받아 상기 반도체 소자의 정상 작동 여부를 검사하는 단계(S300)는, 테스터(미도시)의 테스트 출력 채널에서 동작 전압 및 동작 전류를 프로브 카드(1)를 거쳐 입력 채널(100)에 전달하는 단계(S310)와 입력 채널(100)에서 전달된 동작 전압 및 동작 전류를 고속으로 인터포저(130)와 공간 변환기(STF, 110), 입력 채널용 프로브(120)를 거쳐 웨이퍼(400)에 전달하는 단계(S320), 출력 채널용 프로브(210)와 인쇄 회로 기판(300)을 통과하여 웨이퍼(400)에 전달된 동작 전압 및 테스터(미도시)의 테스트 입력 채널에 전달하는 단계(S330)를 더 포함할 수 있다.More specifically, transmitting an electrical signal from the input channel to the pad electrode for the input channel at high speed, and receiving the electrical signal from the pad electrode for the output channel of the fine pitch to the output channel to check whether the semiconductor device is operating normally ( S300) is a tester (not shown) in the test output channel of the operating voltage and operating current through the probe card 1 to the input channel 100 (S310) and the operating voltage transmitted from the input channel 100 And transferring the operating current to the wafer 400 through the interposer 130 and the space converters (STF, 110), the probe 120 for the input channel (S320), the probe 210 for the output channel, and the printing. The operation voltage transmitted through the circuit board 300 and transferred to the wafer 400 and the test input channel of the tester (not shown) may be further included (S330).

위와 같은 프로브 카드를 이용한 반도체 소자 검사 방법은 입력 채널(100)에서 입력 채널용 패드 전극으로 전기적 신호를 고속으로 전달하고, 피치 간격이 좁은 출력 채널용 패드 전극에서 캔틸레버 방식의 출력 채널(200)로 프로빙하여 출력 채널(200)로 전기적 신호를 전달받음으로써, 반도체 소자의 양, 불량 여부를 정확하고 빠르게 검사할 수 있다.In the semiconductor device inspection method using the probe card as described above, an electrical signal is transmitted at a high speed from the input channel 100 to the pad electrode for the input channel, and from the pad electrode for the output channel having a narrow pitch interval to the cantilever-type output channel 200. By probing and receiving an electrical signal to the output channel 200, it is possible to accurately and quickly inspect the amount and defect of the semiconductor device.

이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.As described above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to specific embodiments, and should be interpreted by the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.

1 : 프로브 카드
100 : 입력 채널
110 : 공간 변환기(STF) 111 : 단층 기판
111a : 신호 또는 전원 전극 111b : 그라운드 전극
111c : 공통 그라운드 전극
112 : 다층 기판 112a : 신호 전극층
112b : 전원 전극층 112c : 그라운드 전극층
112d : 공통 그라운드 전극
113 : 접지 114 : 전원
115 : 전극 패드
120 : 입력 채널용 프로브
130 : 인터포저 131 : 포고 인터포저
131a : 포고 바디 131b : 포고 스프링
131c : 포고 헤드 132 : 봉 인터포저
133 : 동축 케이블
140 : 부스터 150a, 150b : 디커플링 커패시터
200 : 출력 채널
210 : 출력 채널용 프로브 220 : 인쇄 회로 기판 마운트
230 : 에폭시
300 : 인쇄 회로 기판1: Probe card
100: input channel
110: space converter (STF) 111: single-layer substrate
111a: signal or power electrode 111b: ground electrode
111c: common ground electrode
112: multilayer substrate 112a: signal electrode layer
112b: power electrode layer 112c: ground electrode layer
112d: common ground electrode
113: ground 114: power
115: electrode pad
120: probe for input channel
130: interposer 131: pogo interposer
131a: pogo body 131b: pogo spring
131c: pogo head 132: rod interposer
133: coaxial cable
140: booster 150a, 150b: decoupling capacitor
200: output channel
210: output channel probe 220: printed circuit board mount
230: epoxy
300: printed circuit board

Claims (2)

입력 채널과 출력 채널로 이루어진 프로브 카드의 제조 방법에 있어서,
인쇄 회로 기판에 상기 출력 채널을 설치하는 단계; 및
상기 인쇄 회로 기판에 상기 입력 채널을 설치하는 단계를 포함하는, 프로브 카드의 제조 방법.
In the method of manufacturing a probe card consisting of an input channel and an output channel,
Installing the output channel on a printed circuit board; And
And installing the input channel on the printed circuit board.
입력 채널과 출력 채널을 가지는 프로브 카드를 이용한 반도체 소자 검사 방법에 있어서,
입력 채널용 패드 전극과 출력 채널용 패드 전극을 포함한 반도체 소자를 마련하는 단계;
상기 입력 채널용 패드 전극에 입력 채널용 프로브를, 상기 출력 채널용 패드 전극에 출력 채널용 프로브를 접촉시키는 단계; 및
상기 입력 채널로부터 입력 채널용 패드 전극에 고속으로 전기적 신호를 전달하고, 미세 피치의 상기 출력 채널용 패드 전극으로부터 상기 출력 채널에 전기적 신호를 전달받아 상기 반도체 소자의 정상 작동 여부를 검사하는 단계를 포함하는, 프로브 카드를 이용한 반도체 소자 검사 방법.In the semiconductor device inspection method using a probe card having an input channel and an output channel,
Providing a semiconductor device including a pad electrode for an input channel and a pad electrode for an output channel;
Contacting a probe for an input channel to a pad electrode for the input channel, and a probe for an output channel to the pad electrode for the output channel; And
And transmitting an electrical signal from the input channel to a pad electrode for an input channel at high speed, and receiving an electrical signal from the pad electrode for an output channel of a fine pitch to the output channel to check whether the semiconductor device is operating normally. The semiconductor device inspection method using a probe card.
KR1020190083407A 2019-07-10 2019-07-10 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same KR20200030441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190083407A KR20200030441A (en) 2019-07-10 2019-07-10 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190083407A KR20200030441A (en) 2019-07-10 2019-07-10 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180108746A Division KR102012202B1 (en) 2018-09-12 2018-09-12 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same

Publications (1)

Publication Number Publication Date
KR20200030441A true KR20200030441A (en) 2020-03-20

Family

ID=69958307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190083407A KR20200030441A (en) 2019-07-10 2019-07-10 Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR20200030441A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058600B1 (en) 2011-05-11 2011-08-22 김재길 Probe card with a twisted cantilever
KR20170012660A (en) 2015-07-21 2017-02-03 비앤비산업 주식회사 Method of modifying surface of base film for mems-based film type probe and method of manufacturing mems-based film type probe for display inspection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058600B1 (en) 2011-05-11 2011-08-22 김재길 Probe card with a twisted cantilever
KR20170012660A (en) 2015-07-21 2017-02-03 비앤비산업 주식회사 Method of modifying surface of base film for mems-based film type probe and method of manufacturing mems-based film type probe for display inspection

Similar Documents

Publication Publication Date Title
US11204369B2 (en) Semiconductor device test socket
KR100454546B1 (en) Contact structure having silicon finger contactors and total stack-up structure using same
US8556638B2 (en) Electronic device socket
KR20000023293A (en) Packaging and interconnection of contact structure
US8613622B2 (en) Interconnection interface using twist pins for testing and docking
KR101384714B1 (en) Device for semiconductor test
KR101045671B1 (en) Probe Card with Spatial Transducer
KR20010006931A (en) Packaging and interconnection of contact structure
JP7198127B2 (en) Interposers, sockets, socket assemblies and wiring board assemblies
KR20000006268A (en) Probe contactor formed by photolithography process
EP1943528A1 (en) Probe card with stacked substrate
KR101126690B1 (en) Test Socket fabricated by MEMS technology for using to test of semiconductor devices and manufacturing method ath the same
US20110043238A1 (en) Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method and probe card comprising the needle
KR20000057821A (en) Packaging and interconnection of contact structure
KR102012202B1 (en) Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same
JP2023507917A (en) Coaxial via placement in probe cards for automatic test equipment
US11002760B1 (en) High isolation housing for testing integrated circuits
KR101112749B1 (en) A test socket for semiconductor devices and manufacuring method at the same
KR20090073745A (en) Probe card
KR20200030441A (en) Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same
US11215641B2 (en) Probe card assembly in automated test equipment
KR20090103002A (en) Substrate and probe card having the same
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer
JP2023507916A (en) Relocated via placement in probe cards for automatic test equipment
KR20090073747A (en) Probe unit and probe card