KR20200027897A - Ceramics substrate and electrostatic chuck - Google Patents

Ceramics substrate and electrostatic chuck Download PDF

Info

Publication number
KR20200027897A
KR20200027897A KR1020190108637A KR20190108637A KR20200027897A KR 20200027897 A KR20200027897 A KR 20200027897A KR 1020190108637 A KR1020190108637 A KR 1020190108637A KR 20190108637 A KR20190108637 A KR 20190108637A KR 20200027897 A KR20200027897 A KR 20200027897A
Authority
KR
South Korea
Prior art keywords
ceramic
aluminum oxide
tungsten
substrate
conductor pattern
Prior art date
Application number
KR1020190108637A
Other languages
Korean (ko)
Other versions
KR102659507B1 (en
Inventor
도모타케 미네무라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20200027897A publication Critical patent/KR20200027897A/en
Application granted granted Critical
Publication of KR102659507B1 publication Critical patent/KR102659507B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1077—Magnetic diluted [DMS]
    • H01L2924/10777—Nickel(II)oxide [NiO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

The present invention relates to a ceramic substrate which comprises: a substrate main body; and a conductor pattern provided in the substrate main body. The substrate main body is made of ceramics containing aluminum oxide. The conductor pattern is a sintered body containing tungsten as a main component and further containing nickel oxide, aluminum oxide and silicon dioxide.

Description

세라믹 기판 및 정전 척{CERAMICS SUBSTRATE AND ELECTROSTATIC CHUCK}Ceramic substrate and electrostatic chuck {CERAMICS SUBSTRATE AND ELECTROSTATIC CHUCK}

본 출원은 일본 특허출원 2018-165830(2018년 9월 5일에 출원) 및 2019-147509(2019년 8월 9일에 출원)에 대한 우선권을 주장하고, 그 전체 내용은 참조에 의해 본원에 포함된다.This application claims priority to Japanese patent applications 2018-165830 (filed on September 5, 2018) and 2019-147509 (filed on August 9, 2019), the entire contents of which are hereby incorporated by reference. do.

본 발명은 세라믹 기판 및 정전 척에 관한 것이다.The present invention relates to a ceramic substrate and an electrostatic chuck.

배경기술에서, 반도체 웨이퍼 등과 같은 기판을 처리하기 위한 반도체 제조 장치는 반도체 웨이퍼를 유지하기 위한 정전 척을 갖는다. 반도체 제조 장치는, 예를 들면, CVD 장치 또는 PVD 장치, 플라스마 에칭 장치 등과 같은 성막 장치이다. 정전 척은 세라믹 기판의 재치 테이블, 및 재치 테이블의 내부에 배치된 도체 패턴을 갖는다. 이 구성에서, 정전 척은 정전 전극으로서의 도체 패턴으로 재치 테이블에 기판을 유지할 수 있다. 예를 들면, 도체 패턴은, 텅스텐과 같은 고융점 재료를 함유하는 도전성 페이스트를 사용하여 세라믹 기판과 동시에 소성하는 방식으로 형성된다(예를 들면, PTL 1 및 PTL 2 참조). 또한, 반도체 디바이스용 세라믹 기판도 유사한 방식 또는 동일한 방식으로 형성된다(예를 들면, JP-A-H4-331779 및 JP-A-H6-290635 참조).In the background art, a semiconductor manufacturing apparatus for processing a substrate such as a semiconductor wafer has an electrostatic chuck for holding a semiconductor wafer. A semiconductor manufacturing apparatus is a film-forming apparatus, such as a CVD apparatus or a PVD apparatus, a plasma etching apparatus, for example. The electrostatic chuck has a placement table of a ceramic substrate, and a conductor pattern disposed inside the placement table. In this configuration, the electrostatic chuck can hold the substrate on the placement table in a conductor pattern as an electrostatic electrode. For example, the conductor pattern is formed by using a conductive paste containing a high-melting-point material such as tungsten to fire simultaneously with the ceramic substrate (see, for example, PTL 1 and PTL 2). Further, ceramic substrates for semiconductor devices are also formed in a similar manner or the same manner (for example, see JP-A-H4-331779 and JP-A-H6-290635).

상술한 정전 척은, 도전성 페이스트가 그린 시트 상에 인쇄되고, 그린 시트 및 도전성 페이스트가 동시에 소결되는 방식으로 형성된다. 예를 들면, 그린 시트는 산화알루미늄(알루미나)을 주성분으로 함유하는 세라믹(알루미나 세라믹)으로 이루어지고, 도전성 페이스트는 텅스텐으로 이루어진다고 상정한다. 이 경우에, 일반적으로 알루미나 세라믹에는 소결조제(예를 들면, 실리카, 마그네시아, 칼시아, 이트리아 등)가 종종 함유된다. 이 방식으로 소결조제를 함유하는 세라믹은, 사용 환경의 온도가 상승함에 따라 감소하기 쉬운 절연 저항값을 갖는다. 따라서, 절연 저항의 온도 의존성이 낮은 소결조제-비함유 알루미나 세라믹을 사용하는 것이 바람직하다. 그러나, 소성 중에 액상으로 변할 수 있는 소결조제가 없으므로, 세라믹과 도체로서 기능하는 텅스텐 사이의 본딩 강도를 얻는 것이 불가능할 수 있다.The electrostatic chuck described above is formed in such a way that the conductive paste is printed on the green sheet, and the green sheet and the conductive paste are sintered simultaneously. For example, it is assumed that the green sheet is made of a ceramic (alumina ceramic) containing aluminum oxide (alumina) as a main component, and the conductive paste is made of tungsten. In this case, in general, alumina ceramics often contain sintering aids (eg, silica, magnesia, calcia, yttria, etc.). In this way, the ceramic containing the sintering aid has an insulating resistance value that is easy to decrease as the temperature of the use environment increases. Therefore, it is preferable to use a sintering aid-free alumina ceramic having low temperature dependence of insulation resistance. However, since there is no sintering aid that can turn into a liquid phase during firing, it may be impossible to obtain a bonding strength between ceramic and tungsten functioning as a conductor.

특정 실시형태는 세라믹 기판을 제공한다 .Certain embodiments provide a ceramic substrate.

세라믹 기판은, Ceramic substrate,

기판 본체(substrate body); 및A substrate body; And

상기 기판 본체 내에 마련된 도전체 패턴을 포함한다.It includes a conductor pattern provided in the substrate body.

상기 기판 본체는 산화알루미늄을 함유하는 세라믹으로 이루어진다.The substrate body is made of ceramic containing aluminum oxide.

상기 도전체 패턴은, 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소를 더 함유하는 소결체이다.The conductor pattern is a sintered body containing tungsten as a main component and further containing nickel oxide, aluminum oxide and silicon dioxide.

도 1은 제1 실시형태에 따른 정전 척의 개략적인 단면도.
도 2는 정전 척의 개략적인 평면도.
도 3은 정전 척의 제조 프로세스를 나타내는 사시도.
도 4는 정전 척의 제조 프로세스를 나타내는 사시도.
도 5는 정전 척의 제조 프로세스를 나타내는 사시도.
도 6은 정전 척의 제조 프로세스를 나타내는 사시도.
도 7a는 스크래칭 테스트를 나타내는 사시도.
도 7b는 박리 테스트를 나타내는 사시도.
도 8은 시료 각각의 첨가량, 저항, 및 소결성 및 접착성의 평가 결과를 나타내는 설명도.
도 9a 및 도 9b는 시료의 세라믹 및 전극을 나타내는 단면 화상.
도 10은 분석된 시료의 2차 전자 화상(electron image).
도 11은 시료의 산소 분석 결과를 나타내는 단면 화상.
도 12는 시료의 텅스텐 분석 결과를 나타내는 단면 화상.
도 13은 시료의 니켈 분석 결과를 나타내는 단면 화상.
도 14는 시료의 알루미늄 분석 결과를 나타내는 단면 화상.
도 15는 시료의 실리콘 분석 결과를 나타내는 단면 화상.
도 16은 테스트 결과를 나타내는 설명도.
도 17은 세라믹의 온도와 저항값 사이의 관계를 나타내는 설명도.
도 18은 제2 실시형태에 따른 반도체 디바이스 패키지의 개략적인 단면도.
도 19는 반도체 디바이스 패키지의 개략적인 평면도.1 is a schematic sectional view of an electrostatic chuck according to a first embodiment.
2 is a schematic plan view of an electrostatic chuck.
3 is a perspective view showing a manufacturing process of the electrostatic chuck.
4 is a perspective view showing a manufacturing process of the electrostatic chuck.
5 is a perspective view showing a manufacturing process of the electrostatic chuck.
6 is a perspective view showing a manufacturing process of the electrostatic chuck.
7A is a perspective view showing a scratching test.
7B is a perspective view showing a peel test.
Fig. 8 is an explanatory diagram showing the evaluation results of the addition amount, resistance, and sinterability and adhesiveness of each sample.
9A and 9B are cross-sectional images showing ceramics and electrodes of a sample.
10 is a secondary electron image (electron image) of the analyzed sample.
11 is a cross-sectional image showing the results of oxygen analysis of a sample.
Fig. 12 is a cross-sectional image showing the results of tungsten analysis of a sample.
13 is a cross-sectional image showing the results of nickel analysis of a sample.
14 is a cross-sectional image showing the results of aluminum analysis of a sample.
Fig. 15 is a cross-sectional image showing a silicon analysis result of a sample.
16 is an explanatory diagram showing test results.
Fig. 17 is an explanatory view showing the relationship between the temperature and the resistance value of the ceramic.
18 is a schematic cross-sectional view of a semiconductor device package according to the second embodiment.
19 is a schematic plan view of a semiconductor device package.

이하, 실시형태를 기술한다.Hereinafter, an embodiment is described.

또한, 일부 첨부 도면은 구성 요소를 이해하기 쉽게 하기 위해 구성 요소를 확대해서 나타낸다. 일부 도면에서의 구성 요소는 실제의 것 또는 다른 도면 또는 다른 도면들에서의 것과 치수 비율이 다르다. 또한, 단면도에서, 구성 요소를 이해하기 쉽게 하기 위해 해칭될 일부 구성 요소를 해칭하지 않고 있다.In addition, some accompanying drawings enlarge components to make components easier to understand. The components in some drawings have different dimensional ratios from those in the actual or other drawings or other drawings. Also, in the cross-sectional view, some components to be hatched are not hatched in order to make the components easier to understand.

(제1 실시형태)(First embodiment)

도 1은 제1 실시형태에 따른 정전 척의 개략적인 단면도를 나타낸다. 도 1에 나타난 바와 같이, 정전 척(1)은 베이스 플레이트(10), 및 베이스 플레이트(10) 상에 배치된 재치 테이블(20)을 갖는다. 재치 테이블(20)은, 예를 들면, 실리콘 수지 등의 접착제에 의해 베이스 플레이트(10)의 상면에 고정된다. 또한, 재치 테이블(20)은 나사에 의해 베이스 플레이트(10)에 고정될 수 있다.1 shows a schematic cross-sectional view of an electrostatic chuck according to the first embodiment. As shown in FIG. 1, the electrostatic chuck 1 has a base plate 10 and a placement table 20 disposed on the base plate 10. The mounting table 20 is fixed to the upper surface of the base plate 10 by an adhesive such as silicone resin, for example. In addition, the mounting table 20 can be fixed to the base plate 10 by screws.

베이스 플레이트(10)의 재료는, 예를 들면, 알루미늄 또는 초경 합금과 같은 금속 재료, 또는 금속 재료 및 세라믹 재료를 함유하는 복합 재료이다. 예를 들면, 알루미늄 또는 그 합금이 사용되고 그 표면이 알루마이트 처리(절연층을 형성하기 위함)가 되는 방식으로 형성된 재료가, 이용 가능성, 가공 용이성, 우수한 열 전도성 등의 관점에서 사용된다. 예를 들면, 베이스 플레이트(10)에는, 재치 테이블(20)의 상면에 재치된 기판(W)을 냉각하기 위한 냉각제(가스, 냉각수 등)의 공급 경로가 또한 마련될 수 있다. 기판(W)은, 예를 들면, 반도체 웨이퍼이다.The material of the base plate 10 is, for example, a metal material such as aluminum or a cemented carbide, or a composite material containing a metal material and a ceramic material. For example, a material formed in such a way that aluminum or its alloy is used and its surface is anodized (to form an insulating layer) is used in terms of availability, ease of processing, and excellent thermal conductivity. For example, the base plate 10 may also be provided with a supply path of a coolant (gas, cooling water, etc.) for cooling the substrate W placed on the upper surface of the mounting table 20. The substrate W is, for example, a semiconductor wafer.

재치 테이블(20)은 기판 본체(21), 및 기판 본체(21) 내부에 마련된 정전 전극(22) 및 발열체(23)를 갖는다.The placement table 20 has a substrate body 21 and an electrostatic electrode 22 and a heating element 23 provided inside the substrate body 21.

기판 본체(21)는 기판(W)의 형상을 따른 디스크 형상으로 형성된다. 기판 본체(21)는 산화알루미늄(Al2O3)을 함유하는 세라믹으로 이루어진다. "산화알루미늄을 함유하는 세라믹"은, 산화알루미늄 이외에는 어떠한 다른 무기 성분의 첨가도 없는 세라믹을 의미한다. 세라믹으로 이루어진 기판 본체(21)용 산화알루미늄은 바람직하게는 순도 99.5% 이상이다. 순도 99.5% 이상은 어떠한 소결조제의 첨가도 없이 기판 본체(21)가 형성됨을 의미한다. 또한, 순도 99.5% 이상은 또한 제조 프로세스 등에서 기판 본체(21)가 의도하지 않은 불순물을 함유할 수 있음을 의미한다. 기판 본체(21)는 바람직하게는 상대 밀도가 98% 이상이다. 구체적으로, 산화알루미늄만을 함유하는 세라믹에 대한 기판 본체(21)의 상대 밀도는 바람직하게는 98% 이상이다. 기판 본체(21)에 대한 산화알루미늄의 평균 입도(grain size)는 바람직하게는 1.0㎛ 이상 및 3.0㎛ 이하이다.The substrate body 21 is formed in a disk shape along the shape of the substrate W. The substrate body 21 is made of ceramic containing aluminum oxide (Al 2 O 3 ). "Ceramic containing aluminum oxide" means a ceramic without addition of any other inorganic component other than aluminum oxide. The aluminum oxide for the substrate body 21 made of ceramic is preferably 99.5% or more in purity. A purity of 99.5% or more means that the substrate body 21 is formed without adding any sintering aid. In addition, a purity of 99.5% or more also means that the substrate body 21 may contain unintended impurities in a manufacturing process or the like. The substrate body 21 preferably has a relative density of 98% or more. Specifically, the relative density of the substrate body 21 to the ceramic containing only aluminum oxide is preferably 98% or more. The average grain size of aluminum oxide with respect to the substrate body 21 is preferably 1.0 µm or more and 3.0 µm or less.

재치 테이블(20)을 제조하기 위한 방법으로서, 정전 전극(22)용 금속 재료 및 발열체(23)용 전열(electric heating) 재료의 각각이 그린 시트 사이에 개재되고, 결과적인 그 적층체가 소결된다. 따라서, 기판 본체(21)에 정전 전극(22) 및 발열체(23)가 마련된 재치 테이블(20)이 얻어질 수 있다.As a method for manufacturing the placement table 20, each of the metallic material for the electrostatic electrode 22 and the electric heating material for the heating element 23 is interposed between the green sheets, and the resulting laminate is sintered. Therefore, the placement table 20 in which the electrostatic electrode 22 and the heating element 23 are provided on the substrate body 21 can be obtained.

정전 전극(22)은 필름 형상으로 형성된 도전체이다. 본 실시형태에 따른 정전 전극(22)은 바이폴라형이고, 제1 정전 전극(22a) 및 제2 정전 전극(22b)을 갖는다. 또한, 하나의 정전 전극으로 구성되는 유니폴라형 정전 전극이 정전 전극(22)으로서 사용될 수 있다. 텅스텐(W)을 주성분으로 함유하고 산화니켈(NiO), 산화알루미늄 및 이산화규소(SiO2)가 첨가된 도전성 페이스트가 정전 전극(22)의 재료로서 사용될 수 있다.The electrostatic electrode 22 is a conductor formed in a film shape. The electrostatic electrode 22 according to the present embodiment is bipolar and has a first electrostatic electrode 22a and a second electrostatic electrode 22b. Also, a unipolar electrostatic electrode composed of one electrostatic electrode can be used as the electrostatic electrode 22. A conductive paste containing tungsten (W) as a main component and nickel oxide (NiO), aluminum oxide and silicon dioxide (SiO 2 ) can be used as a material for the electrostatic electrode 22.

발열체(23)는 제1 정전 전극(22a) 및 제2 정전 전극(22b) 아래에 배치된다. 발열체(23)는 필름 형상으로 형성된 도전체이다. 발열체(23)는, 기판 본체(21)의 복수의 평면 영역(히터 존)에 대해 독립적으로 가열 제어할 수 있는 복수의 히터 전극으로서 마련된다. 또한, 발열체(23)는 하나의 히터 전극으로서 마련될 수 있다. 텅스텐(W)을 주성분으로 함유하고 산화니켈(NiO), 산화알루미늄 및 이산화규소(SiO2)가 첨가된 도전성 페이스트가 발열체(23)의 재료로서 사용될 수 있다.The heating element 23 is disposed under the first electrostatic electrode 22a and the second electrostatic electrode 22b. The heating element 23 is a conductor formed in a film shape. The heating element 23 is provided as a plurality of heater electrodes capable of independently heating and controlling a plurality of planar regions (heater zones) of the substrate body 21. Further, the heating element 23 may be provided as one heater electrode. A conductive paste containing tungsten (W) as a main component and nickel oxide (NiO), aluminum oxide and silicon dioxide (SiO 2 ) may be used as a material for the heating element 23.

도 2에 나타난 바와 같이, 정전 척(1)에 있어서, 재치 테이블(20)의 둘레에서 베이스 플레이트(10)의 둘레부가 노출되도록, 재치 테이블(20)이 디스크 형상의 베이스플레이트(10) 상에 배치된다. 베이스 플레이트(10)의 둘레부에는, 정전 척(1)을 반도체 제조 장치의 챔버에 부착하기 위한 부착 홀(11)이 둘레부를 따라 배열된다. 또한, 재치 테이블(20) 및 베이스 플레이트(10)의 각각은 그 중앙부에 복수의(도 1에서는 3개) 리프트 핀 개구부(12)를 갖는다. 리프트 핀 개구부(12) 내에는, 기판(W)을 상하 방향으로 움직이기 위한 리프트 핀이 삽입된다. 기판이 리프트 핀에 의해 재치 테이블로부터 들어 올려질 경우, 기판(W)은 반송 장치에 의해 자동적으로 반송될 수 있다.As shown in FIG. 2, in the electrostatic chuck 1, the mounting table 20 is mounted on a disk-shaped base plate 10 so that the periphery of the base plate 10 is exposed around the mounting table 20. Is placed. On the circumference of the base plate 10, an attachment hole 11 for attaching the electrostatic chuck 1 to the chamber of the semiconductor manufacturing apparatus is arranged along the circumference. In addition, each of the placement table 20 and the base plate 10 has a plurality of (three in Fig. 1) lift pin openings 12 in its central portion. In the lift pin opening 12, a lift pin for moving the substrate W in the vertical direction is inserted. When the substrate is lifted from the placement table by a lift pin, the substrate W can be automatically conveyed by a conveying device.

도 1에 나타난 바와 같이, 본 실시형태에 따른 정전 척(1)의 재치 테이블(20) 상에는 기판(W)이 재치된다. 양(+) 전압이 제1 정전 전극(22a)에 인가되고 음(-) 전압이 제2 정전 전극(22b)에 인가된다. 따라서, 제1 정전 전극(22a)에는 양(+) 전하가 축적되고, 제2 정전 전극(22b)에는 음(-) 전하가 축적된다. 이에 따라, 제1 정전 전극(22a)에 대응하는 기판(W)의 부분(Wa)에는 음(-) 전하가 유도되고, 제2 정전 전극(22b)에 대응하는 기판(W)의 부분(Wb)에는 양(+) 전하가 유도된다.As shown in FIG. 1, the substrate W is mounted on the placement table 20 of the electrostatic chuck 1 according to the present embodiment. A positive (+) voltage is applied to the first electrostatic electrode 22a and a negative (-) voltage is applied to the second electrostatic electrode 22b. Therefore, positive (+) charges are accumulated in the first electrostatic electrode 22a, and negative (-) charges are accumulated in the second electrostatic electrode 22b. Accordingly, a negative (-) charge is induced in the portion Wa of the substrate W corresponding to the first electrostatic electrode 22a, and the portion Wb of the substrate W corresponding to the second electrostatic electrode 22b ), A positive charge is induced.

기판(W), 정전 전극(22) 및 기판(W)과 정전 전극(22) 사이에 배치된 재치 테이블(20)의 세라믹 부분(24)(기판 본체(21))을 커패시터로 간주할 경우, 세라믹 부분(24)은 유전층에 대응한다. 기판(W)은, 정전 전극(22)과 기판(W) 사이에서 세라믹 부분(24)을 통해 발생된 쿨롱 힘에 의해, 재치 테이블(20) 상에 정전 흡착된다. 발열체(23)에 의해 재치 테이블(20)이 가열되도록, 미리 정해진 전압이 발열체(23)에 인가된다. 기판(W)은 재치 테이블(20)의 온도에 의해 미리 정해진 온도로 제어된다. 정전 척(1)의 가열 온도는 50℃ 내지 200℃의 범위로 설정되고, 예를 들면, 150℃로 설정된다.When the substrate W, the electrostatic electrode 22 and the ceramic portion 24 (substrate body 21) of the placement table 20 disposed between the substrate W and the electrostatic electrode 22 are regarded as capacitors, The ceramic portion 24 corresponds to the dielectric layer. The substrate W is electrostatically adsorbed onto the placement table 20 by the Coulomb force generated through the ceramic portion 24 between the electrostatic electrode 22 and the substrate W. A predetermined voltage is applied to the heating element 23 so that the placement table 20 is heated by the heating element 23. The substrate W is controlled to a predetermined temperature by the temperature of the placement table 20. The heating temperature of the electrostatic chuck 1 is set in the range of 50 ° C to 200 ° C, for example, 150 ° C.

(제조 방법)(Manufacturing method)

다음으로, 상술한 재치 테이블(20)의 제조 방법을 기술한다. 우선, 도 3에 나타난 바와 같이, 세라믹 재료 및 유기 재료로 이루어진 그린 시트(51 내지 53)를 준비한다. 그린 시트(51 내지 53)의 각각은 직사각형 플레이트 형상으로 형성된다. 그린 시트(51 내지 53)의 세라믹 재료는 산화알루미늄을 함유하고 어떠한 소결조제도 없다.Next, the manufacturing method of the above-mentioned placement table 20 is described. First, as shown in FIG. 3, green sheets 51 to 53 made of a ceramic material and an organic material are prepared. Each of the green sheets 51 to 53 is formed in a rectangular plate shape. The ceramic material of the green sheets 51 to 53 contains aluminum oxide and has no sintering aid.

그린 시트(51)에서, 유기 성분이 제거되며, 세라믹 재료는 치밀화되게 소결된다. 따라서, 결과적인 그린 시트(51)는, 도 1에 나타난 기판(W)을 재치할 기판 본체(21)의 부분으로서 기능한다. 그린 시트(52) 상에 도 1에 나타난 정전 전극(22)이 형성되도록, 그린 시트(52)를 소성하여 정전 전극(22)과 발열체(23) 사이의 기판 본체(21)의 부분을 형성한다. 그린 시트(53) 상에 도 1에 나타난 발열체(23)가 형성되도록, 그린 시트(53)를 소성하여 베이스 플레이트(10)에 본딩될 기판 본체(21)의 부분을 형성한다.In the green sheet 51, the organic component is removed, and the ceramic material is sintered densely. Therefore, the resulting green sheet 51 functions as a part of the substrate body 21 on which the substrate W shown in FIG. 1 is placed. The green sheet 52 is fired to form a portion of the substrate body 21 between the electrostatic electrode 22 and the heating element 23 so that the electrostatic electrode 22 shown in FIG. 1 is formed on the green sheet 52. . The green sheet 53 is fired to form a portion of the substrate body 21 to be bonded to the base plate 10 so that the heating element 23 shown in FIG. 1 is formed on the green sheet 53.

다음으로, 도전체 패턴(54)은, 예를 들면 도전성 페이스트를 이용한 인쇄법(스크린 인쇄)에 의해, 그린 시트(52)의 상면에 형성된다. 도전성 페이스트는 텅스텐을 주성분으로 함유하고, 산화니켈, 산화알루미늄, 이산화규소, 및 유기 재료의 혼합물을 더 함유한다. 후술하는 스텝에서, 도전체 패턴(54)을 소성해서, 도 1에 나타난 정전 전극(22)을 형성한다. 또한, 상술한 그린 시트(51)의 하면에 도전체 패턴(54)이 형성될 수 있다.Next, the conductor pattern 54 is formed on the upper surface of the green sheet 52 by, for example, a printing method (screen printing) using a conductive paste. The conductive paste contains tungsten as a main component, and further contains a mixture of nickel oxide, aluminum oxide, silicon dioxide, and organic materials. In the steps described later, the conductive pattern 54 is fired to form the electrostatic electrode 22 shown in FIG. 1. In addition, a conductor pattern 54 may be formed on the lower surface of the green sheet 51 described above.

도전체 패턴(54)의 형성을 위해 사용되는 도전성 페이스트는 텅스텐을 주성분으로 함유하고, 산화니켈, 산화알루미늄, 이산화규소 및 유기 재료의 혼합물을 더 함유한다. 텅스텐에 대한 산화니켈의 첨가량은 바람직하게는 0.2wt% 이상 및 1.0wt% 이하이다. 텅스텐의 소결성을 개선하기 위해, 산화니켈 0.2wt% 이상을 첨가하는 것이 바람직하다. 한편, 산화니켈 5wt% 이상을 첨가할 경우, 텅스텐의 결정이 너무 커져, 정전 전극(22)과 기판 본체(21) 사이에 충분한 접착력을 얻지 못한다. 도전성 페이스트 및 그린 시트의 동시 소성 시, 텅스텐의 평균 입도는 0.5㎛ 이상 및 3.0㎛ 이하일 수 있고, 산화니켈의 평균 입도는 5.0㎛ 이상 및 15.0㎛ 이하일 수 있다.The conductive paste used for the formation of the conductor pattern 54 contains tungsten as a main component, and further contains a mixture of nickel oxide, aluminum oxide, silicon dioxide and organic materials. The amount of nickel oxide added to tungsten is preferably 0.2 wt% or more and 1.0 wt% or less. In order to improve the sinterability of tungsten, it is preferable to add 0.2 wt% or more of nickel oxide. On the other hand, when 5 wt% or more of nickel oxide is added, the crystal of tungsten becomes too large, and sufficient adhesion between the electrostatic electrode 22 and the substrate body 21 cannot be obtained. Upon simultaneous firing of the conductive paste and the green sheet, the average particle size of tungsten may be 0.5 µm or more and 3.0 µm or less, and the average particle size of nickel oxide may be 5.0 µm or more and 15.0 µm or less.

텅스텐에 대한 산화알루미늄의 첨가량은 바람직하게는 0.2wt% 이상 및 3.0wt% 이하이다. 산화알루미늄을 함유하는 세라믹으로 이루어진 기판 본체(21)와 정전 전극(22) 사이의 접착성을 향상시키기 위해, 산화알루미늄 0.2wt% 이상을 첨가하는 것이 바람직하다. 한편, 산화알루미늄 3.0wt% 초과로 첨가할 경우, 소결성이 낮아진다. 또한, 저항이 증가한다. 도전성 페이스트 및 그린 시트의 동시 소성 시, 산화알루미늄의 평균 입도는 1.0㎛ 이상 및 4.0㎛ 이하일 수 있다.The amount of aluminum oxide added to tungsten is preferably 0.2 wt% or more and 3.0 wt% or less. In order to improve the adhesion between the substrate body 21 made of a ceramic containing aluminum oxide and the electrostatic electrode 22, it is preferable to add 0.2 wt% or more of aluminum oxide. On the other hand, when it is added in excess of 3.0 wt% aluminum oxide, the sinterability is lowered. Also, resistance increases. When the conductive paste and the green sheet are simultaneously fired, the average particle size of aluminum oxide may be 1.0 μm or more and 4.0 μm or less.

텅스텐에 대한 이산화규소의 첨가량은 바람직하게는 0.2wt% 이상 및 3.0 이하이다. 이산화규소는 소성 중에 액상으로 변한다. 텅스텐의 소결성 및 정전 전극(22)과 기판 본체(21) 사이의 접착성을 개선하기 위해, 이산화규소 0.2wt% 이상이 첨가되는 것이 바람직하다. 한편, 이산화규소 3.0wt% 초과로 첨가할 경우, 소결성 및 접착성이 낮아진다. 또한, 저항이 증가한다. 도전성 페이스트 및 그린 시트의 동시 소성 시, 이산화규소의 평균 입도는 1.0㎛ 이상 및 12.0㎛ 이하일 수 있다.The amount of silicon dioxide added to tungsten is preferably 0.2 wt% or more and 3.0 or less. Silicon dioxide turns into a liquid during firing. In order to improve the sinterability of tungsten and the adhesion between the electrostatic electrode 22 and the substrate body 21, 0.2 wt% or more of silicon dioxide is preferably added. On the other hand, when silicon dioxide is added in excess of 3.0 wt%, sinterability and adhesion are lowered. Also, resistance increases. Upon simultaneous firing of the conductive paste and the green sheet, the average particle size of silicon dioxide may be 1.0 µm or more and 12.0 µm or less.

다음으로, 도전체 패턴(55)이, 예를 들면, 도전성 페이스트를 이용하는 인쇄법(스크린 인쇄)에 의해, 그린 시트(53)의 상면에 형성된다. 도전체 패턴(55)을 형성하기 위한 도전성 페이스트는, 상술한 도전체 패턴(54)을 형성하기 위한 도전성 페이스트와 동일한 재료를 사용할 수 있다. 후술하는 스텝에서, 도전체 패턴(55)을 소성하여 발열체(23)를 형성한다. 또한, 도전체 패턴(55)은 상술한 그린 시트(52)의 하면에 형성될 수 있다.Next, the conductor pattern 55 is formed on the upper surface of the green sheet 53 by, for example, a printing method (screen printing) using a conductive paste. As the conductive paste for forming the conductor pattern 55, the same material as the conductive paste for forming the conductor pattern 54 described above can be used. In the steps described later, the conductor pattern 55 is fired to form the heating element 23. In addition, the conductor pattern 55 may be formed on the lower surface of the green sheet 52 described above.

다음으로, 도 4에 나타난 바와 같이, 구조체(71a)를 형성하도록, 그린 시트(51 내지 53)를 서로 적층한다. 그린 시트(51 내지 53)가 서로 본딩되도록, 그린 시트(51 내지 53)를 가열 가압한다.Next, as shown in FIG. 4, the green sheets 51 to 53 are stacked with each other so as to form the structure 71a. The green sheets 51 to 53 are heated and pressed so that the green sheets 51 to 53 are bonded to each other.

다음으로, 도 5에 나타난 바와 같이, 구조체(71a)의 둘레를 절단하여, 디스크 형상 구조체(71b)를 형성한다. 다음으로, 구조체(71b)를 소성하여, 도 6에 나타난 세라믹 기판(72a)을 얻는다. 소성 중의 온도는, 예를 들면, 1,600℃이다. 도 3 및 도 4에 나타난 도전체 패턴(54 및 55)을 소결함에 의해 얻어진 정전 전극(22) 및 발열체(23)(도 1 참조)는 세라믹 기판(72a)에 내장된다. 이러한 세라믹 기판(72a)은 다양하게 가공된다.Next, as shown in FIG. 5, the circumference of the structure 71a is cut to form a disk-shaped structure 71b. Next, the structure 71b is fired to obtain the ceramic substrate 72a shown in FIG. 6. The temperature during firing is, for example, 1,600 ° C. The electrostatic electrode 22 and the heating element 23 (see FIG. 1) obtained by sintering the conductor patterns 54 and 55 shown in FIGS. 3 and 4 are embedded in the ceramic substrate 72a. The ceramic substrate 72a is variously processed.

예를 들면, 세라믹 기판(72a)의 대향하는 상면 및 하면을 연마하여, 재치면 및 본딩면을 형성한다. 또한, 도 1에 나타난 리프트 핀 개구부(12)를 세라믹 기판(72a)에 형성한다.For example, the opposing upper and lower surfaces of the ceramic substrate 72a are polished to form a mounting surface and a bonding surface. Further, the lift pin opening 12 shown in Fig. 1 is formed on the ceramic substrate 72a.

상술한 프로세스에 의해, 재치 테이블(20)이 얻어진다.By the above-described process, the placement table 20 is obtained.

(효과)(effect)

(시료의 제조)(Production of sample)

도 7a에 나타난 시료(80)를 제조했다. 시료(80)는 세라믹 기판(81), 및 세라믹 기판(81)의 상면에 마련된 도전체 패턴(82)을 가졌다. 세라믹 기판(81)은 산화알루미늄을 함유하는 세라믹으로 이루어졌다. 또한, 세라믹 기판(81)은 어떠한 소결조제도 없는 원재료 조성을 가졌다. 세라믹 기판(81)의 산화알루미늄의 순도는 99.5% 이상이었다. 텅스텐을 함유한 도전성 페이스트, 또는 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소의 첨가량을 조정한 도전성 페이스트로 도전체 패턴(82)을 형성했다. 도전성 페이스트를 그린 시트 상에 인쇄하여, 일체로 동시에 소성시켰다. 결과적으로, 시료(80)가 형성되었다. 소결된 세라믹 기판(81)에서, 산화알루미늄의 평균 입도는 1.0㎛ 내지 3.0㎛의 범위였다.The sample 80 shown in FIG. 7A was prepared. The sample 80 had a ceramic substrate 81 and a conductor pattern 82 provided on the top surface of the ceramic substrate 81. The ceramic substrate 81 is made of a ceramic containing aluminum oxide. In addition, the ceramic substrate 81 had a raw material composition without any sintering aid. The purity of the aluminum oxide of the ceramic substrate 81 was 99.5% or more. The conductor pattern 82 was formed of a conductive paste containing tungsten or a conductive paste containing tungsten as a main component and adjusting the amount of nickel oxide, aluminum oxide and silicon dioxide added. The conductive paste was printed on a green sheet and fired integrally and simultaneously. As a result, a sample 80 was formed. In the sintered ceramic substrate 81, the average particle size of aluminum oxide was in the range of 1.0 µm to 3.0 µm.

도 7b에 나타난 바와 같이, 박리 테스트 중에, 시료(80)의 도전체 패턴(82)의 상면에 구리를 함유하는 은 솔더를 통해 코바르로 이루어진 링(83)을 가열 본딩했다. 장력 테스트 장치는 세라믹 기판(81)을 고정하고, 링(83)의 일 단부를 위로 당기고, 도전체 패턴(82)이 세라믹 기판(81)으로부터 박리될 수 있었던 테스트 힘을 기록했다.As shown in FIG. 7B, during the peel test, the ring 83 made of cobar was heat-bonded through a silver solder containing copper on the upper surface of the conductor pattern 82 of the sample 80. The tension test apparatus fixed the ceramic substrate 81, pulled one end of the ring 83 upward, and recorded the test force that the conductor pattern 82 could peel off from the ceramic substrate 81.

도 8은, 본 발명자에 의해 제조된 각각의 시료(80)의 도전체 패턴(82)을 형성하는 도전성 페이스트에 첨가된 산화니켈(NiO), 산화알루미늄(Al2O3) 및 이산화규소(SiO2)의 첨가량[wt%], 도전체 패턴(82)의 저항[Ωm], 및 도전체 패턴(82)의 소결성 및 접착성의 평가 결과를 나타낸다. 제조된 시료(80)의 도전체 패턴(82)에 대해, 스크래칭 테스트(스크래치 테스트)에 의해 소결성을 평가했고 박리 테스트에 의해 접착성을 평가했다. 또한, 다음 설명에서, 시료 번호 1 내지 시료 번호 20을 시료 1 내지 20으로서 기술한다.FIG. 8 shows nickel oxide (NiO), aluminum oxide (Al 2 O 3 ) and silicon dioxide (SiO) added to the conductive paste forming the conductor pattern 82 of each sample 80 prepared by the present inventor. The results of evaluation of the addition amount [wt%] of 2 ), the resistance [Ωm] of the conductor pattern 82, and the sinterability and adhesion of the conductor pattern 82 are shown. About the conductor pattern 82 of the produced sample 80, sinterability was evaluated by the scratching test (scratch test), and adhesiveness was evaluated by the peeling test. In addition, in the following description, sample numbers 1 to 20 are described as samples 1 to 20.

시료 1은, 텅스텐을 함유했지만 산화니켈, 산화알루미늄 및 이산화규소의 어느 것도 첨가하지 않은(즉 첨가가 없는) 도전성 재료의 사용에 의해 형성된 도전체 패턴(82)을 포함했다. 시료 1에서, 도전체 패턴(82)의 저항은 2.85×10-7[Ωm]이었다. 또한, 텅스텐의 저항은 5.29×10-8[Ωm]이다.Sample 1 contained a conductor pattern 82 formed by the use of a conductive material containing tungsten but none (i.e., no addition) of nickel oxide, aluminum oxide, or silicon dioxide. In Sample 1, the resistance of the conductor pattern 82 was 2.85 × 10 −7 [Ωm]. In addition, the resistance of tungsten is 5.29 × 10 −8 [Ωm].

그린 시트에 도전성 페이스트를 인쇄하고 그린 시트 및 도전성 페이스트를 소성함으로써 시료 1을 얻었다. 그린 시트는 산화알루미늄으로 이루어졌고 어떠한 소결조제도 없었다. 도전성 페이스트는 텅스텐만으로 이루어졌다. 시료 1에서, 액상 성분은 그린 시트 및 도전성 페이스트에 함유되지 않았다. 따라서, 도전성 페이스트에 함유된 텅스텐의 소성은 진행되지 않아 도전성 패턴(82)의 강도를 얻을 수 없었다. 또한, 세라믹 기판(81) 및 도전성 패턴(82) 사이의 접착력을 얻을 수 없었다.Sample 1 was obtained by printing a conductive paste on a green sheet and firing the green sheet and the conductive paste. The green sheet was made of aluminum oxide and had no sintering aid. The conductive paste consisted only of tungsten. In Sample 1, the liquid component was not contained in the green sheet and conductive paste. Therefore, the firing of tungsten contained in the conductive paste did not proceed, so that the strength of the conductive pattern 82 could not be obtained. In addition, the adhesive force between the ceramic substrate 81 and the conductive pattern 82 could not be obtained.

시료 2 내지 20의 각각은 도전성 페이스트의 사용에 의해 형성된 도전체 패턴을 포함한다. 도전성 페이스트는 텅스텐을 주성분으로 함유했고 산화니켈, 산화알루미늄 및 이산화규소가 첨가되었다. 시료 3 내지 12 및 시료 14 내지 20은 상술한 적절한 조성물(내용물)을 갖는 도전성 페이스트를 사용한 도전성 패턴(82)을 각각 포함한 시료였다. 시료 3 내지 12 및 시료 14 내지 20에서의 각각의 도전체 패턴(82)과 세라믹 기판(81) 사이의 도전성 패턴(82)의 소결성 및 접착성이 우수로 평가되었다.Each of samples 2 to 20 includes a conductor pattern formed by use of a conductive paste. The conductive paste contained tungsten as a main component, and nickel oxide, aluminum oxide, and silicon dioxide were added. Samples 3 to 12 and samples 14 to 20 were samples each containing a conductive pattern 82 using a conductive paste having the appropriate composition (content) described above. The sinterability and adhesiveness of the conductive pattern 82 between each of the conductor patterns 82 and the ceramic substrate 81 in Samples 3 to 12 and Samples 14 to 20 were evaluated as excellent.

시료 2에 대하여, 산화니켈, 산화알루미늄 및 이산화규소의 첨가량이 각각 0.1wt%인 도전성 페이스트를 사용했다. 시료 13에 대하여, 산화니켈의 첨가량이 0.1wt%이었고 산화알루미늄 및 이산화규소의 첨가량이 각각 1wt%인 도전성 페이스트를 사용했다. 산화니켈의 첨가량이 적었으므로(0.1wt%), 텅스텐의 소결성이 낮아 나쁨으로 평가되었다.For Sample 2, conductive pastes in which the amounts of nickel oxide, aluminum oxide, and silicon dioxide added were 0.1 wt%, respectively. For Sample 13, a conductive paste in which the amount of nickel oxide added was 0.1 wt% and the amount of aluminum oxide and silicon dioxide added was 1 wt%, respectively. Since the addition amount of nickel oxide was small (0.1 wt%), the sinterability of tungsten was low and evaluated as poor.

또한, 소결성이 나쁨이었던 각각의 도전체 패턴(82)(나쁨으로 평가된 각각의 시료 1, 2 및 13에 대해)에서, 박리 테스트용 시험편을 도전체 패턴(82)에 연결할 수 없었다. 따라서, 장력 테스트에 의한 도전체 패턴(82)의 접착성의 평가를 수행할 수 없었다.In addition, in each of the conductor patterns 82 having poor sinterability (for each of samples 1, 2, and 13 evaluated as bad), a test piece for peeling test could not be connected to the conductor pattern 82. Therefore, evaluation of the adhesiveness of the conductor pattern 82 by the tension test could not be performed.

도 9a는, 도전성 페이스트를 그린 시트의 전면에 인쇄하여, 일체로 동시에 소성한 시료의 SEM 화상을 나타낸다. 도전성 페이스트는 텅스텐을 주성분으로 함유했고 산화니켈 0.5wt%, 산화알루미늄 2.0wt%, 및 이산화규소 2.0wt%가 첨가되었다. 그린 시트는 상술한 세라믹 기판(81)을 형성했다. 도 9a에서, 도전체 패턴(82)은 중앙부에 배치되고, 세라믹 기판(81)은 도전체 패턴(82)의 하측에 배치된다. 시료에서, 우수한 소결성을 갖는 도전체 패턴(82)을 확인할 수 있다.Fig. 9A shows a SEM image of a sample which was printed on the entire surface of a green sheet with a conductive paste and fired integrally at the same time. The conductive paste contained tungsten as a main component, and 0.5 wt% of nickel oxide, 2.0 wt% of aluminum oxide, and 2.0 wt% of silicon dioxide were added. The green sheet formed the above-described ceramic substrate 81. In Fig. 9A, the conductor pattern 82 is disposed at the center, and the ceramic substrate 81 is disposed under the conductor pattern 82. In the sample, the conductor pattern 82 having excellent sinterability can be confirmed.

도 9b는, 텅스텐으로 이루어진 첨가제-비함유 도전성 재료의 사용에 의해 도전체 패턴(82)이 형성된 시료의 SEM 화상을 나타낸다. 시료에서, 도전체 패턴(82)은 소결성이 낮았고, 또한 강도가 낮았다.9B shows an SEM image of a sample in which the conductor pattern 82 is formed by the use of an additive-free conductive material made of tungsten. In the sample, the conductor pattern 82 had low sinterability and low strength.

도 9a에 나타난 시료를 EPMA(Electron Probe MicroAnalyzer)에 의해 분석했다. 도 10은 분석된 시료의 2차 전자 화상이다. The sample shown in FIG. 9A was analyzed by EPMA (Electron Probe MicroAnalyzer). 10 is a secondary electronic image of the analyzed sample.

도 11은 시료의 산소 분석 결과를 나타내는 단면 화상이다. 산소는 세라믹 기판(81) 및 도전체 패턴(82) 모두에 존재한다. 산소는 알루미늄 또는 실리콘(후술함)과 거의 동일한 위치에 존재하고, 이에 따라 알루미늄 및 실리콘이 소성 후에도 산화물로서 존재함이 밝혀졌다. 도 12는 시료의 텅스텐 분석 결과를 나타내는 단면 화상이다. 텅스텐은 도전체 패턴(82)에 로컬화되고, 세라믹 기판(81)으로 확산되지 않는다. 도전체 패턴(82)의 양호한 소결 특성 및 세라믹 기판(81)의 양호한 전기적 특성을 얻기 위해, 텅스텐은 도전체 패턴(82)에만 존재하는 것이 바람직하다.11 is a cross-sectional image showing the results of oxygen analysis of a sample. Oxygen is present in both the ceramic substrate 81 and the conductor pattern 82. It has been found that oxygen is present at approximately the same position as aluminum or silicon (described later), and thus aluminum and silicon are present as oxides even after firing. 12 is a cross-sectional image showing the results of tungsten analysis of a sample. Tungsten is localized to the conductor pattern 82 and does not diffuse into the ceramic substrate 81. In order to obtain good sintering properties of the conductor pattern 82 and good electrical properties of the ceramic substrate 81, tungsten is preferably present only in the conductor pattern 82.

도 13은 시료의 니켈 분석 결과를 나타내는 단면 화상이다. 니켈은 도전체 패턴(82)에 로컬화되고, 세라믹 기판(81)으로 확산되지 않는다. 도전체 패턴(82)의 양호한 소결 특성 및 세라믹 기판(81)의 양호한 전기적 특성을 얻기 위해, 니켈은 도전체 패턴(82)에만 존재하는 것이 바람직하다. 13 is a cross-sectional image showing the results of nickel analysis of a sample. Nickel is localized to the conductor pattern 82 and does not diffuse to the ceramic substrate 81. In order to obtain good sintering properties of the conductor pattern 82 and good electrical properties of the ceramic substrate 81, it is preferable that nickel is present only in the conductor pattern 82.

도 14는 시료의 알루미늄 분석 결과를 나타내는 단면 화상이다. 알루미늄은 도전체 패턴(82) 및 세라믹 기판(81)의 모두에 존재한다. 도전체 패턴(82)과 세라믹 기판(81) 사이의 본딩 강도가 개선된다고 여겨진다.14 is a cross-sectional image showing the results of aluminum analysis of a sample. Aluminum is present in both the conductor pattern 82 and the ceramic substrate 81. It is believed that the bonding strength between the conductor pattern 82 and the ceramic substrate 81 is improved.

도 15는 시료의 실리콘 분석 결과를 나타내는 단면 화상이다. 실리콘은 도전체 패턴(82) 및 세라믹 기판(81)의 모두에 존재한다. 이와 관련해서, 세라믹 기판(81) 내의 실리콘은 도전체 패턴(82)과 세라믹 기판(81) 사이의 계면으로부터 10㎛의 범위 내에만 존재했고 그 범위 넘어서는 존재하지 않았음을 확인했다. 따라서, 도전체 패턴(82)과 세라믹 기판(81) 사이의 본딩 강도는 세라믹 기판(81)의 전기적 특성의 열화 없이 개선된다고 여겨진다.15 is a cross-sectional image showing a silicon analysis result of a sample. Silicon is present in both the conductor pattern 82 and the ceramic substrate 81. In this regard, it was confirmed that the silicon in the ceramic substrate 81 existed only within the range of 10 μm from the interface between the conductor pattern 82 and the ceramic substrate 81 and did not exist beyond that range. Therefore, it is believed that the bonding strength between the conductor pattern 82 and the ceramic substrate 81 is improved without deterioration of the electrical properties of the ceramic substrate 81.

한편, 이산화규소 대신에 산화마그네슘을 사용했을 경우, 상술한 것에 가까운 분포를 얻었지만, 세라믹 기판(81)을 향한 마그네슘의 확산 양이 컸고, 도전체 패턴(82)과 세라믹 기판(81) 사이의 본딩 강도가 산화규소가 사용된 경우에서보다 약했음을 확인했다.On the other hand, when magnesium oxide was used instead of silicon dioxide, a distribution close to that described above was obtained, but the diffusion amount of magnesium toward the ceramic substrate 81 was large, and between the conductor pattern 82 and the ceramic substrate 81. It was confirmed that the bonding strength was weaker than when silicon oxide was used.

도 16에 나타난 바 B1, B2 및 B3은, 후술하는 시료의 도전체 패턴에 대한 접착 강도를 박리 테스트에 의해 확인한 경우의 테스트 힘[N]의 범위를 나타낸다. 바 B1는, 첨가제-비함유 도전성 페이스트의 사용에 의해 형성된 도전체 패턴의 테스트 결과를 나타낸다. 바 B2는, 산화니켈 0.5wt%, 산화알루미늄 1.0wt%, 및 이산화규소 1.0wt%가 첨가된 도전성 페이스트의 사용에 의해 형성된 도전체 패턴의 테스트 결과를 나타낸다. 바 B3은, 산화니켈 0.5wt%, 산화알루미늄 2.0wt%, 및 이산화규소 2.0wt%가 첨가된 도전성 페이스트의 사용에 의해 형성된 도전체 패턴의 테스트 결과를 나타낸다. 산화알루미늄 및 이산화규소가 첨가되므로, 도전체 패턴의 접착 강도가 개선될 수 있다. 또한, 산화알루미늄 및 이산화규소의 함유량이 증가될 경우, 도전체 패턴의 접착 강도가 보다 크게 개선될 수 있다.As shown in Fig. 16, B1, B2 and B3 represent the range of the test force [N] when the adhesive strength to the conductor pattern of the sample to be described later is confirmed by the peel test. Bar B1 shows the test result of the conductor pattern formed by the use of the additive-free conductive paste. Bar B2 shows the test results of the conductor pattern formed by the use of a conductive paste to which 0.5 wt% nickel oxide, 1.0 wt% aluminum oxide, and 1.0 wt% silicon dioxide were added. Bar B3 shows the test results of the conductor pattern formed by the use of a conductive paste in which 0.5 wt% of nickel oxide, 2.0 wt% of aluminum oxide, and 2.0 wt% of silicon dioxide were added. Since aluminum oxide and silicon dioxide are added, the adhesive strength of the conductor pattern can be improved. In addition, when the content of aluminum oxide and silicon dioxide is increased, the adhesive strength of the conductor pattern can be greatly improved.

도 17에서, 실선은, 어떠한 소결조제도 함유하지 않는 산화알루미늄의 그린 시트를 소결한 세라믹(이하 첨가제-비함유 세라믹이라고 함)의 저항값과 온도 사이의 관계를 나타내고, 일점 쇄선은 소결조제를 함유하는 조성물을 갖는 그린 시트를 소결한 세라믹(이하 첨가제 함유 세라믹이라고 함)의 저항값과 온도 사이의 관계를 나타낸다. 첨가제-비함유 세라믹은 온도 변화에 대한 저항값의 변화가 작지만, 첨가제 함유 세라믹은 첨가제-비함유 세라믹보다 온도 변화에 대한 저항값의 변화가 크다. 즉, 첨가제-비함유 세라믹은 절연 저항의 낮은 온도 의존성을 갖는다. 정전 척에 사용되는 세라믹의 요구 특성으로서, 사용 환경의 온도가 상승할 경우에도 절연 저항이 그다지 감소하지 않는 것이 바람직하다. 이러한 특성을 갖는 첨가제-비함유 세라믹은 정전 전극(22)을 포함하는 기판 본체(21)로서 효과적이다.In Fig. 17, the solid line represents the relationship between the resistance value and the temperature of the ceramic (hereinafter referred to as an additive-free ceramic) in which the green sheet of aluminum oxide containing no sintering aid is sintered, and the one-dot chain line indicates The relationship between the resistance value and the temperature of the sintered ceramic (hereinafter referred to as additive-containing ceramics) of the green sheet having the containing composition is shown. The additive-free ceramic has a small change in resistance to temperature change, but the additive-containing ceramic has a greater change in resistance to temperature change than the additive-free ceramic. That is, the additive-free ceramic has a low temperature dependence of insulation resistance. As a required characteristic of the ceramic used in the electrostatic chuck, it is preferable that the insulation resistance does not decrease so much even when the temperature of the use environment increases. The additive-free ceramic having such properties is effective as the substrate body 21 including the electrostatic electrode 22.

(다른 비교예)(Other comparative examples)

· 소결성의 확인· Confirmation of sinterability

산화니켈 5wt%를 함유하는 도전성 페이스트를 소결조제-비함유 그린 시트 상에 인쇄하고 일체로 동시에 소성하는 방식으로 시료를 제조했다. SEM(Scanning Electron Microscope) 및 EDX(Energy Dispersive X-ray spectrometry)에 기초한 시료의 단면 화상을 얻었다. 단면 화상에서, 소성 후의 전극에서 텅스텐의 결정이 너무 커졌다. 이러한 텅스텐의 결정은 세라믹 기판으로부터 박리되기 쉬웠다.A sample was prepared by printing a conductive paste containing 5 wt% of nickel oxide on a sintering aid-free green sheet and firing integrally and simultaneously. Cross-sectional images of samples based on SEM (Scanning Electron Microscope) and EDX (Energy Dispersive X-ray spectrometry) were obtained. In the cross-sectional image, the crystal of tungsten became too large in the electrode after firing. These tungsten crystals were easy to peel off from the ceramic substrate.

· 도전체 패턴의 저항의 확인· Confirmation of resistance of conductor pattern

산화니켈, 산화알루미늄 및 이산화규소가 없는 도전성 페이스트를 소결조제-비함유 그린 시트에 인쇄하여, 일체로 동시에 소성하는 방식으로 시료를 제조했다. 시료에서, 도전체 패턴의 저항은 2.85×10-7[Ωm]이었다.A sample was prepared by printing a conductive paste free of nickel oxide, aluminum oxide and silicon dioxide on a sintering aid-free green sheet, and firing integrally and simultaneously. In the sample, the resistance of the conductor pattern was 2.85 × 10 -7 [Ωm].

산화니켈 1wt%, 산화알루미늄 3wt% 및 이산화규소 3wt%를 함유하는 도전성 페이스트를 소결조제-비함유 그린 시트에 인쇄하고, 일체로 동시에 소성하는 방식으로 시료를 제조했다. 시료에서, 도전체 패턴의 저항은 2.84×10-7[Ωm]이어서, 상술한 시료와 동일한 수준의 저항을 얻을 수 있었다.A sample was prepared by printing a conductive paste containing 1 wt% of nickel oxide, 3 wt% of aluminum oxide and 3 wt% of silicon dioxide on a sintering aid-free green sheet, and firing integrally simultaneously. In the sample, the resistance of the conductor pattern was 2.84 × 10 −7 [Ωm], so that the same level of resistance as the sample described above could be obtained.

산화니켈 1wt% 및 산화알루미늄 10wt%를 함유하지만 이산화규소가 없는 도전성 페이스트를 소결조제-비함유 그린 시트에 인쇄하여, 일체로 동시에 소성하는 방식으로 시료를 제조했다. 시료에서, 도전체 패턴의 저항은 1.24×10-6[Ωm]이어서, 저항이 증가했다.A sample was prepared by printing a conductive paste containing 1% by weight of nickel oxide and 10% by weight of aluminum oxide but without silicon dioxide on a sintering aid-free green sheet, and firing integrally and simultaneously. In the sample, the resistance of the conductor pattern was 1.24 × 10 −6 [Ωm], so that the resistance increased.

본 실시형태에 따르면, 상술한 바와 같이, 다음 효과가 얻어질 수 있다.According to this embodiment, as described above, the following effects can be obtained.

(1) 정전 척(1)의 재치 테이블(20)은 기판 본체(21), 및 기판 본체(21) 내에 마련된 정전 전극(22)을 포함한다. 기판 본체(21)는 산화알루미늄(Al2O3)을 함유하는 세라믹으로 이루어진다. 정전 전극(22)은 텅스텐(W)을 주성분으로 함유하고 산화니켈(NiO), 산화알루미늄(Al2O3), 및 이산화규소(SiO2)를 더 함유하는 소결체이다. 정전 전극(22)이 이러한 구성을 갖도록 형성될 경우, 기판 본체(21)의 세라믹의 어떠한 특성도 저하시키지 않고 정전 전극(22)을 포함하는 재치 테이블(20)을 얻을 수 있다.(1) The mounting table 20 of the electrostatic chuck 1 includes a substrate body 21 and an electrostatic electrode 22 provided in the substrate body 21. The substrate body 21 is made of ceramic containing aluminum oxide (Al 2 O 3 ). The electrostatic electrode 22 is a sintered body containing tungsten (W) as a main component and further containing nickel oxide (NiO), aluminum oxide (Al 2 O 3 ), and silicon dioxide (SiO 2 ). When the electrostatic electrode 22 is formed to have such a configuration, a placement table 20 including the electrostatic electrode 22 can be obtained without degrading any properties of the ceramic of the substrate body 21.

(2) 텅스텐의 소결성은 산화니켈로 인해 개선된다. 세라믹과 텅스텐 사이의 접착성은 산화알루미늄 및 이산화규소로 인해 개선된다. 따라서, 어떠한 소결조제도 사용할 필요가 없다. 따라서, 세라믹의 어떠한 특성도 저하시키지 않고 정전 전극(22)을 포함하는 재치 테이블(20)을 얻을 수 있다.(2) The sinterability of tungsten is improved due to nickel oxide. The adhesion between ceramic and tungsten is improved due to aluminum oxide and silicon dioxide. Therefore, it is not necessary to use any sintering aid. Therefore, the placement table 20 including the electrostatic electrode 22 can be obtained without degrading any properties of the ceramic.

(3) 기판 본체(21)의 세라믹은 순도 99.5% 이상을 갖는다. 이러한 기판 본체(21)는 절연 저항의 낮은 온도 의존성을 갖고 온도 상승에 대해 절연 저항이 저하되는 것을 억제할 수 있다.(3) The ceramic of the substrate body 21 has a purity of 99.5% or more. The substrate body 21 has a low temperature dependence of the insulation resistance and can suppress the decrease in the insulation resistance against temperature rise.

(4) 기판 본체(21)의 세라믹은 상대 밀도 98% 이상을 갖는다. 이러한 기판 본체(21)는 그 전면 및 내부에 적은 수의 포어(pore)를 갖는다. 포어는 기판 본체(21)의 흡착에 영향을 미친다. 따라서, 상대 밀도가 높은 기판 본체(21)는 정전 척(1)으로서 특히 바람직하다.(4) The ceramic of the substrate body 21 has a relative density of 98% or more. This substrate body 21 has a small number of pores on its front and inside. The pores affect the adsorption of the substrate body 21. Therefore, the substrate body 21 having a high relative density is particularly preferable as the electrostatic chuck 1.

(제2 실시형태)(Second embodiment)

도 18은 제2 실시형태에 따른 반도체 디바이스 패키지의 개략적인 단면도이다. 도 13은 반도체 디바이스 패키지의 개략적인 평면을 나타낸다.18 is a schematic cross-sectional view of a semiconductor device package according to the second embodiment. 13 shows a schematic plan view of a semiconductor device package.

도 18에 나타난 바와 같이, 반도체 디바이스 패키지(100)는 세라믹 기판(110), 히트 싱크(150), 및 외부 접속 단자(160)를 갖는다. 히트 싱크(150)는 세라믹 기판(110)에 브레이징(brazing)된다.18, the semiconductor device package 100 has a ceramic substrate 110, a heat sink 150, and an external connection terminal 160. The heat sink 150 is brazed to the ceramic substrate 110.

세라믹 기판(110)은 복수의(본 실시형태에서는 4개) 적층된 세라믹 베이스재(111, 112, 113 및 114), 텅스텐으로 이루어진 배선 패턴(121, 122, 123 및 124), 및 세라믹 베이스재(112, 113 및 114)를 관통하는 비아(132, 133 및 134)를 갖는다. 비아(132)는 배선 패턴(121 및 122)을 서로 연결한다. 비아(133)는 배선 패턴(122 및 123)을 서로 연결한다. 비아(134)는 배선 패턴(123 및 124)을 서로 연결한다. 세라믹 기판(110)은 세라믹 베이스재(111 내지 114)에 의해 구성된 기판 본체, 및 텅스텐으로 이루어진 배선 패턴(121 내지 124)을 갖는다.The ceramic substrate 110 includes a plurality of (four in this embodiment) laminated ceramic base materials 111, 112, 113 and 114, wiring patterns made of tungsten (121, 122, 123 and 124), and a ceramic base material It has vias (132, 133 and 134) penetrating (112, 113 and 114). The vias 132 connect the wiring patterns 121 and 122 to each other. The vias 133 connect the wiring patterns 122 and 123 to each other. The vias 134 connect the wiring patterns 123 and 124 to each other. The ceramic substrate 110 has a substrate body composed of ceramic base materials 111 to 114, and wiring patterns 121 to 124 made of tungsten.

도 18 및 도 19에 나타난 바와 같이, 캐비티(170)가 세라믹 베이스재(112, 113 및 114)의 중앙부를 관통하도록 세라믹 기판(110) 내에 마련되어, 반도체 소자(200)가 캐비티(170) 내에 탑재될 수 있다. 배선 패턴(121)은, 캐비티(170)를 둘러싸도록, 세라믹 베이스재(112)의 상면에 배치된다. 배선 패턴(121)을 노출하는 개구부(111X)가 세라믹 베이스재(111) 내에 형성된다.18 and 19, the cavity 170 is provided in the ceramic substrate 110 so as to penetrate through the central portion of the ceramic base materials 112, 113, and 114, so that the semiconductor device 200 is mounted in the cavity 170. Can be. The wiring pattern 121 is disposed on the upper surface of the ceramic base material 112 so as to surround the cavity 170. An opening 111X exposing the wiring pattern 121 is formed in the ceramic base material 111.

세라믹 베이스재(111 내지 114)는 산화알루미늄을 함유하는 세라믹으로 이루어진다. 배선 패턴(121 내지 124) 및 비아(132 내지 134)는, 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소를 더 함유하는 소결체이다. 세라믹 기판(110)은, 제1 실시형태의 재치 테이블(20)과 유사한 또는 동일한 제조 방법으로 제조될 수 있다.The ceramic base materials 111 to 114 are made of ceramic containing aluminum oxide. The wiring patterns 121 to 124 and the vias 132 to 134 are sintered bodies containing tungsten as a main component and further containing nickel oxide, aluminum oxide and silicon dioxide. The ceramic substrate 110 can be manufactured by a manufacturing method similar or identical to the placement table 20 of the first embodiment.

반도체 디바이스 패키지(100)에서, 반도체 소자(200)가 히트 싱크(150) 상에 탑재된다. 반도체 소자(200)의 패드는 본딩 와이어 등에 의해 세라믹 기판(110)의 배선 패턴(121)에 전기적으로 접속된다. 따라서, 반도체 소자(200)는 배선 패턴(121 내지 124) 및 비아(132 및 134)를 통해 외부 접속 단자(160)에 접속된다.In the semiconductor device package 100, the semiconductor element 200 is mounted on the heat sink 150. The pad of the semiconductor element 200 is electrically connected to the wiring pattern 121 of the ceramic substrate 110 by a bonding wire or the like. Therefore, the semiconductor device 200 is connected to the external connection terminal 160 through the wiring patterns 121 to 124 and vias 132 and 134.

이러한 반도체 디바이스 패키지(100)에서, 제1 실시형태와 유사한 방식 또는 동일한 방식으로 기판 본체를 형성하는 세라믹 베이스재(111 내지 114)의 특성을 저하시키지 않고 배선 패턴(121 내지 124)을 포함하는 세라믹 기판(110)을 얻을 수 있다. 세라믹 기판(110)에서, 세라믹 기판(110) 내의 배선 패턴(121 내지 124)과 세라믹 베이스재(111 내지 114) 사이의 접착성이 개선될 수 있다.In such a semiconductor device package 100, a ceramic including wiring patterns 121 to 124 without deteriorating the properties of the ceramic base materials 111 to 114 forming the substrate body in a manner similar to or similar to the first embodiment The substrate 110 can be obtained. In the ceramic substrate 110, adhesion between the wiring patterns 121 to 124 in the ceramic substrate 110 and the ceramic base materials 111 to 114 may be improved.

(다른 실시형태)(Other embodiments)

또한, 상술한 실시형태는 다음 실시형태의 어느 하나로 수행될 수 있다. 상술한 제1 실시형태에서 정전 척에 포함되는 임의의 부재 또는 부재들 또는 그 배치는 적절히 변경될 수 있다.In addition, the above-described embodiment can be performed in any one of the following embodiments. In the above-described first embodiment, any member or members included in the electrostatic chuck or its arrangement can be changed as appropriate.

상술한 제1 실시형태에서의 히트 싱크(23)는 재치 테이블(20)과 베이스 플레이트(10) 사이에 배치될 수 있다. 또한, 히트 싱크(23)는 베이스 플레이트(10) 내부에 마련될 수 있다. 또한, 히트 싱크(23)는 정전 척의 하측에 외부 부착될 수 있다.The heat sink 23 in the above-described first embodiment may be disposed between the placement table 20 and the base plate 10. In addition, the heat sink 23 may be provided inside the base plate 10. Further, the heat sink 23 may be externally attached to the lower side of the electrostatic chuck.

제1 실시형태 및 변형예의 어느 하나에 따른 정전 척은 반도체 제조 장치, 예를 들면 드라이 에칭 장치(예를 들면, 평행 평판형 반응성 이온 에칭(RIE) 장치)에 적용될 수 있다.The electrostatic chuck according to any one of the first embodiment and modification can be applied to a semiconductor manufacturing apparatus, for example, a dry etching apparatus (for example, a parallel plate type reactive ion etching (RIE) apparatus).

바람직한 실시형태 등을 구체적으로 설명했지만, 본 발명의 개념은 상술한 실시형태 등에 제한되지 않고, 다양한 변형 및 치환이 특허청구범위의 범위에서 벗어나지 않고 상술한 실시형태 등에서 이루어질 수 있다.Although preferred embodiments and the like have been specifically described, the concept of the present invention is not limited to the above-described embodiments and the like, and various modifications and substitutions may be made in the above-described embodiments and the like without departing from the scope of the claims.

Claims (13)

세라믹 기판으로서,
기판 본체(substrate body); 및
상기 기판 본체 내에 마련된 도전체 패턴을 포함하고,
상기 기판 본체는 산화알루미늄을 함유하는 세라믹으로 이루어지고,
상기 도전체 패턴은, 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소를 더 함유하는 소결체인, 세라믹 기판.As a ceramic substrate,
A substrate body; And
It includes a conductor pattern provided in the substrate body,
The substrate body is made of a ceramic containing aluminum oxide,
The conductor pattern is a sintered chain, a ceramic substrate containing tungsten as a main component and further containing nickel oxide, aluminum oxide and silicon dioxide. 제1항에 있어서,
니켈이 상기 도전체 패턴에 로컬화되는, 세라믹 기판.According to claim 1,
A ceramic substrate in which nickel is localized to the conductor pattern. 제1항에 있어서,
상기 세라믹 기판이 반도체 디바이스 패키지에 사용되는, 세라믹 기판.According to claim 1,
The ceramic substrate is used in a semiconductor device package. 정전 척으로서,
기판 본체; 및
상기 기판 본체 내에 마련된 정전 전극을 포함하고,
상기 기판 본체는 산화알루미늄을 함유하는 세라믹으로 이루어지고,
상기 정전 전극은, 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄, 및 이산화규소를 더 포함하는 소결체인, 정전 척.As an electrostatic chuck,
A substrate body; And
It includes an electrostatic electrode provided in the substrate body,
The substrate body is made of a ceramic containing aluminum oxide,
The electrostatic electrode is a sintered chain, an electrostatic chuck, containing tungsten as a main component and further comprising nickel oxide, aluminum oxide, and silicon dioxide. 제4항에 있어서,
니켈이 상기 정전 전극에 로컬화되는, 정전 척.According to claim 4,
An electrostatic chuck, wherein nickel is localized to the electrostatic electrode. 제4항에 있어서,
상기 정전 전극은, 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소를 더 함유하는 도전성 페이스트의 소결체이고,
상기 도전성 페이스트에서, 상기 텅스텐에 대한 상기 산화니켈의 첨가량은 0.2wt% 내지 1.0wt%의 범위인, 정전 척.According to claim 4,
The electrostatic electrode is a sintered body of a conductive paste containing tungsten as a main component and further containing nickel oxide, aluminum oxide and silicon dioxide,
In the conductive paste, the amount of nickel oxide added to the tungsten is in the range of 0.2 wt% to 1.0 wt%, an electrostatic chuck. 제4항 내지 제6항 중 어느 한 항에 있어서,
상기 정전 전극은, 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소를 더 함유하는 도전성 페이스트의 소결체이고,
상기 도전성 페이스트에서, 상기 텅스텐에 대한 상기 산화알루미늄의 첨가량은 0.2wt% 내지 3.0wt%의 범위이고, 상기 텅스텐에 대한 상기 이산화규소의 첨가량은 0.2wt% 내지 3.0wt%의 범위인, 정전 척.The method according to any one of claims 4 to 6,
The electrostatic electrode is a sintered body of a conductive paste containing tungsten as a main component and further containing nickel oxide, aluminum oxide and silicon dioxide,
In the conductive paste, the addition amount of the aluminum oxide to the tungsten is in the range of 0.2wt% to 3.0wt%, and the addition amount of the silicon dioxide to the tungsten is in the range of 0.2wt% to 3.0wt%, electrostatic chuck. 제4항 내지 제6항 중 어느 한 항에 있어서,
상기 세라믹에 함유된 산화알루미늄의 순도는 99.5% 이상인, 정전 척.The method according to any one of claims 4 to 6,
The purity of the aluminum oxide contained in the ceramic is 99.5% or more, electrostatic chuck. 제4항 내지 제6항 중 어느 한 항에 있어서,
산화알루미늄만을 함유하는 세라믹에 대한 상기 기판 본체의 상대 밀도는 98% 이상인, 정전 척.The method according to any one of claims 4 to 6,
The electrostatic chuck, wherein the relative density of the substrate body to a ceramic containing only aluminum oxide is 98% or more. 제4항 내지 제6항 중 어느 한 항에 있어서,
상기 세라믹에 함유된 산화알루미늄의 평균 입도(grain size)는 1.0㎛ 내지 3.0㎛의 범위인, 정전 척.The method according to any one of claims 4 to 6,
The average grain size of aluminum oxide contained in the ceramic is in the range of 1.0 μm to 3.0 μm, electrostatic chuck. 기판 본체 및 상기 기판 본체 내에 마련된 정전 전극을 포함하는 정전 척을 제조하는 방법으로서,
산화알루미늄 및 유기 재료로 이루어지는 소결조제-비함유 그린 시트를 준비하는 스텝;
상기 그린 시트 상에 도전성 페이스트를 패터닝하여, 상기 그린 시트 상에 도전체 패턴을 형성하는 스텝 ― 상기 도전성 페이스트는 텅스텐을 주성분으로 함유하고 산화니켈, 산화알루미늄 및 이산화규소를 더 함유함 ―; 및
상기 그린 시트 및 상기 도전체 패턴을 소성하여, 상기 기판 본체 및 상기 정전 전극을 형성하는 스텝을 포함하는, 방법.A method for manufacturing an electrostatic chuck comprising a substrate body and an electrostatic electrode provided in the substrate body,
Preparing a sintering aid-free green sheet made of aluminum oxide and an organic material;
Patterning a conductive paste on the green sheet to form a conductor pattern on the green sheet, wherein the conductive paste contains tungsten as a main component and further contains nickel oxide, aluminum oxide and silicon dioxide; And
And firing the green sheet and the conductor pattern to form the substrate body and the electrostatic electrode. 제11항에 있어서,
상기 텅스텐에 대한 상기 산화니켈의 첨가량은 0.2wt% 내지 1.0wt%의 범위인, 방법.The method of claim 11,
The amount of the nickel oxide added to the tungsten is in the range of 0.2 wt% to 1.0 wt%. 제11항 또는 제12항에 있어서,
상기 텅스텐에 대한 상기 산화알루미늄의 첨가량은 0.2wt% 내지 3.0wt%의 범위이고, 상기 텅스텐에 대한 상기 이산화규소의 첨가량은 0.2wt% 내지 3.0wt%의 범위인, 방법.The method of claim 11 or 12,
The method in which the addition amount of the aluminum oxide to the tungsten is in the range of 0.2wt% to 3.0wt%, and the addition amount of the silicon dioxide to the tungsten is in the range of 0.2wt% to 3.0wt%.
KR1020190108637A 2018-09-05 2019-09-03 Ceramics substrate and electrostatic chuck KR102659507B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2018-165830 2018-09-05
JP2018165830 2018-09-05
JP2019147509A JP7306915B2 (en) 2018-09-05 2019-08-09 Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck
JPJP-P-2019-147509 2019-08-09

Publications (2)

Publication Number Publication Date
KR20200027897A true KR20200027897A (en) 2020-03-13
KR102659507B1 KR102659507B1 (en) 2024-04-23

Family

ID=69799411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190108637A KR102659507B1 (en) 2018-09-05 2019-09-03 Ceramics substrate and electrostatic chuck

Country Status (3)

Country Link
JP (1) JP7306915B2 (en)
KR (1) KR102659507B1 (en)
TW (1) TW202031625A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449768B2 (en) 2020-04-23 2024-03-14 新光電気工業株式会社 Ceramic substrates and their manufacturing methods, electrostatic chucks, substrate fixing devices, packages for semiconductor devices
JP2023141972A (en) 2022-03-24 2023-10-05 新光電気工業株式会社 Ceramic substrate, manufacturing method for the same, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2023170413A (en) 2022-05-19 2023-12-01 新光電気工業株式会社 Ceramic substrate and manufacturing method thereof, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2024020855A (en) 2022-08-02 2024-02-15 新光電気工業株式会社 Electrostatic chuck, substrate fixing device, and paste

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290635A (en) * 1993-04-01 1994-10-18 Toray Ind Inc Photosensitive conductive paste
JP2001230287A (en) * 1999-11-25 2001-08-24 Ibiden Co Ltd Wafer prober and testing stage used therefor
JP2003289027A (en) * 2002-11-26 2003-10-10 Ibiden Co Ltd Ceramic board
JP2017059771A (en) * 2015-09-18 2017-03-23 住友大阪セメント株式会社 Electrostatic chuck device and manufacturing method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331779A (en) * 1991-05-08 1992-11-19 Nippon Steel Corp Method for metallizing oxide based ceramics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290635A (en) * 1993-04-01 1994-10-18 Toray Ind Inc Photosensitive conductive paste
JP2001230287A (en) * 1999-11-25 2001-08-24 Ibiden Co Ltd Wafer prober and testing stage used therefor
JP2003289027A (en) * 2002-11-26 2003-10-10 Ibiden Co Ltd Ceramic board
JP2017059771A (en) * 2015-09-18 2017-03-23 住友大阪セメント株式会社 Electrostatic chuck device and manufacturing method therefor

Also Published As

Publication number Publication date
TW202031625A (en) 2020-09-01
KR102659507B1 (en) 2024-04-23
JP7306915B2 (en) 2023-07-11
JP2020043336A (en) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102659507B1 (en) Ceramics substrate and electrostatic chuck
US6272002B1 (en) Electrostatic holding apparatus and method of producing the same
US6891263B2 (en) Ceramic substrate for a semiconductor production/inspection device
JP3323135B2 (en) Electrostatic chuck
US20040140040A1 (en) Ceramic substrate and process for producing the same
US6122159A (en) Electrostatic holding apparatus
US11177152B2 (en) Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides
US11417558B2 (en) Ceramics substrate, method of manufacturing the same, electrostatic chuck, substrate fixing device, and semiconductor device package
JP2001077185A (en) Electrostatic chuck and its manufacture
JP2001358207A (en) Silicon wafer support member
JP7312712B2 (en) Ceramic substrate, electrostatic chuck, manufacturing method of electrostatic chuck
JP2003188247A (en) Electrostatic chuck and manufacturing method thereof
JP2001319967A (en) Method for manufacturing ceramic substrate
JP2012178415A (en) Electrostatic chuck
JP2000100919A (en) Electrostatic chuck and manufacture thereof
JP2001319966A (en) Electrostatic chuck
JP2023141972A (en) Ceramic substrate, manufacturing method for the same, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2001237304A (en) Ceramic substrate for semiconductor manufacturing/ inspecting device
TW202420491A (en) Ceramic substrate, method of manufacturing the ceramic substrate, electrostatic chuck, substrate fixing device, and package for semiconductor device
JP2001308168A (en) Ceramic substrate for semiconductor manufacturing and inspecting device
JP2003234262A (en) Ceramic substrate for semiconductor manufacturing and for testing device
JP2003249545A (en) Ceramic substrate for semiconductor manufacturing and inspection apparatus
JP2001351970A (en) Electrostatic chuck

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant