KR20200021568A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20200021568A
KR20200021568A KR1020180096649A KR20180096649A KR20200021568A KR 20200021568 A KR20200021568 A KR 20200021568A KR 1020180096649 A KR1020180096649 A KR 1020180096649A KR 20180096649 A KR20180096649 A KR 20180096649A KR 20200021568 A KR20200021568 A KR 20200021568A
Authority
KR
South Korea
Prior art keywords
data
reference data
memory
compensation
transmission
Prior art date
Application number
KR1020180096649A
Other languages
English (en)
Other versions
KR102537301B1 (ko
Inventor
한상면
박승호
이재훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180096649A priority Critical patent/KR102537301B1/ko
Priority to US16/453,192 priority patent/US10950181B2/en
Priority to CN201910762831.5A priority patent/CN110853587B/zh
Publication of KR20200021568A publication Critical patent/KR20200021568A/ko
Application granted granted Critical
Publication of KR102537301B1 publication Critical patent/KR102537301B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 표시 장치는 복수의 화소부들을 포함하는 표시 패널, 보상 참조 데이터를 저장하는 제1 메모리, 제2 메모리, 상기 제2 메모리에 저장된 상기 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 데이터 보상부 및 기동시 또는 초기화시 상기 보상 참조 데이터를 복수의 전송 데이터로 재구성하고 상기 복수의 전송 데이터를 상기 제2 메모리에 순차적으로 전송하고, 상기 복수의 전송 데이터 중 일부 전송 데이터가 상기 제2 메모리에 전송이 완료될 때 상기 표시 패널에 영상을 표시하는 타이밍 제어부를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND A METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 초기 구동 지연을 개선하기 위한 표시 장치 및 이의 구동 방법에 관한 것이다.
표시 장치로는 액정 표시 장치(Liquid Crystal Display: LCD) 및 유기 발광 표시 장치(Organic Light Emitting Display: OLED) 등이 있다.
상기 표시 장치는 대형화 및 고해상도화 되어 가고 있다. 상기 대형화 및 고해상도화 되어 갈수록 광 특성의 위치별 균일도 및 사용에 따른 광변화 특성 등에 의해 높은 표시 품질을 확보하기 어렵다.
이에 따라 표시 품질을 높이기 위해 다양한 화질 보상 구동 기술 등이 사용된다. 이러한 화질 보상 구동 기술은 영상 데이터를 보상하기 위한 보상 참조 데이터가 필요하다.
일반적으로 상기 보상 참조 데이터는 해상도 및 보상 정확도에 따라 용량이 증가할 수 있다. 이러한 보상 참조 데이터를 활용하기 위해서 비휘발성 메모리 등에 저장하여 사용하고, 이러한 비휘발성 메모리 제어시의 통신 대역폭 및 기입 회수 제한 등으로 시스템 기동시 또는 초기화시 등의 구동에서 램(RAM)과 같은 저장 장치에 저장하여 보상 구동시 참조한다.
상기 시스템 기동시 또는 초기화시 큰 용량의 보상 참조 데이터가 전송되는 시간이 소요되어 화면 표시가 지연된다. 이러한 표시 지연은 사용자에게 불편함을 야기한다.
본 발명의 일 목적은 기동시 또는 초기화시 표시 지연을 개선하기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소부들을 포함하는 표시 패널, 보상 참조 데이터를 저장하는 제1 메모리, 제2 메모리, 상기 제2 메모리에 저장된 상기 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 데이터 보상부 및 초기 기동 또는 초기화시, 상기 보상 참조 데이터를 복수의 전송 데이터로 재구성하고 상기 복수의 전송 데이터를 상기 제2 메모리에 순차적으로 전송하고, 상기 복수의 전송 데이터 중 일부 전송 데이터가 상기 제2 메모리에 전송이 완료될 때 상기 표시 패널에 영상을 표시하는 타이밍 제어부를 한다.
일 실시예에 의하면, 상기 보상 참조 데이터는 상기 표시 패널에 포함된 m 개(m은 자연수)의 보상 블록들에 대응하는 m 개의 보상 참조 데이터를 포함하고, 각 보상 블록은 적어도 하나의 화소부를 포함하고, 상기 화소부는 복수의 컬러 화소들을 포함한다.
일 실시예에 의하면, 상기 타이밍 제어부는 각 보상 참조 데이터를 k 개(k 는 자연수)의 부분 참조 데이터로 나누고, 상기 m 개의 보상 참조 데이터의 k 개의 부분 참조 데이터를 k 개의 전송 데이터로 재구성할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 보상 참조 데이터를 컬러 별 부분 참조 데이터로 나눌 수 있다.
일 실시예에 의하면, 상기 k 개의 부분 참조 데이터 중 제1 부분 참조 데이터는 최상위 비트(MSB)의 데이터일 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 k 개의 전송 데이터 중 제1 전송 데이터가 상기 제2 메모리에 전송이 완료되면 상기 표시 패널에 영상을 표시할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 전송된 전송 데이터를 상기 제2 메모리의 해당 자리에 기입하고, 전송되지 않은 전송 데이터에 대응하는 상기 제2 메모리의 해당 자리에는 디폴트 데이터를 기입할 수 있다.
일 실시예에 의하면, 상기 데이터 보상부는 한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상할 수 있다.
일 실시예에 의하면, 상기 데이터 보상부는 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상할 수 있다.
일 실시예에 의하면, 상기 데이터 보상부는 적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하고, 적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 복수의 화소부들을 포함하는 표시 패널을 포함하는 표시 장치의 구동방법은 기동시 또는 초기화시, 제1 메모리에 저장된 상기 보상 참조 데이터를 복수의 전송 데이터로 재구성하는 단계, 상기 복수의 전송 데이터를 상기 제2 메모리에 순차적으로 전송 및 저장하는 단계 및 상기 복수의 전송 데이터 중 일부 전송 데이터가 상기 제2 메모리에 전송이 완료될 때 상기 표시 패널에 영상을 표시하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 보상 참조 데이터는 상기 표시 패널에 포함된 m 개(m은 자연수)의 보상 블록들에 대응하는 m 개의 보상 참조 데이터를 포함하고, 각 보상 블록은 적어도 하나의 화소부를 포함하고, 상기 화소부는 복수의 컬러 화소들을 포함할 수 있다.
일 실시예에 의하면, 상기 방법은 각 보상 참조 데이터를 k 개(k 는 자연수)의 부분 참조 데이터로 나누는 단계 및 상기 m 개의 보상 참조 데이터의 k 개의 부분 참조 데이터를 k 개의 전송 데이터로 재구성하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 보상 참조 데이터는 컬러 별 부분 참조 데이터로 나눌 수 있다.
일 실시예에 의하면, 상기 k 개의 부분 참조 데이터 중 제1 부분 참조 데이터는 최상위 비트(MSB)의 데이터일 수 있다.
일 실시예에 의하면, 상기 k 개의 전송 데이터 중 제1 전송 데이터가 상기 제2 메모리에 전송이 완료되면 상기 표시 패널에 영상을 표시할 수 있다.
일 실시예에 의하면, 상기 방법은 전송된 전송 데이터를 상기 제2 메모리의 해당 자리에 기입하는 단계 및 전송되지 않은 전송 데이터에 대응하는 상기 제2 메모리의 해당 자리에는 디폴트 데이터를 기입하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 방법은 한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 방법은 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 방법은 적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계 및 적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계를 더 포함할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 표시 장치 및 이의 구동 방법에 따르면, 기동시 또는 초기화시, 제1 메모리에 저장된 보상 참조 데이터가 재구성된 복수의 전송 데이터 중 일부 전송 데이터가 제2 메모리에 전송이 완료될 때 화면을 표시함으로써 표시 지연을 개선할 수 있다. 또한, 상기 전송 데이터의 전송 순서에 따라 보상 참조 데이터의 적용 시점을 제어함으로써 표시되는 영상의 표시 품질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 보상 참조 데이터를 설명하기 위한 개념도이다.
도 3은 본 발명의 일 실시예에 따른 보상 참조 데이터의 구성을 설명하기 위한 개념도이다
도 4는 본 발명의 일 실시예에 따른 보상 참조 데이터의 전송 방법을 설명하기 위한 개념도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예 따른 전송 차수에 따른 제2메모리에 저장되는 보상 참조 데이터의 구성을 설명하기 위한 개념도들이다.
도 6은 발명의 일 실시예에 따른 보상 참조 데이터의 구성을 설명하기 위한 개념도이다.
도 7은 본 발명의 일 실시예에 따른 보상 참조 데이터의 전송 방법을 설명하기 위한 개념도이다.
도 8은 본 발명의 일 실시예에 따른 보상 참조 데이터의 적용 시점을 설명하기 위한 개념도이다.
도 9는 본 발명의 일 실시예에 따른 보상 참조 데이터의 적용 시점을 설명하기 위한 개념도이다.
도 10은 본 발명의 일 실시예에 따른 보상 참조 데이터의 적용 시점을 설명하기 위한 개념도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치(100)는 표시 패널(110), 타이밍 제어부(120), 제1 메모리(130), 제2 메모리(140), 데이터 보상부(150), 데이터 구동부(160) 및 스캔 구동부(160)를 포함한다.
상기 표시 패널(110)은 복수의 화소부들(P), 복수의 데이터 라인들(DL) 및 복수의 스캔 라인들(SL)을 포함한다. 상기 표시 패널은 액정 디스플레이(LCD) 패널, 유기 발광 다이오드(OLED) 디스플레이 패널 및 발광 다이오드(LED) 디스플레이 패널을 포함할 수 있다.
상기 복수의 화소부들(P)은 복수의 화소 행들 및 복수의 화소 열들을 포함하는 매트릭스 형태로 배열된다.
각 화소부(P)는 복수의 컬러 화소들을 포함한다. 상기 컬러 화소들은 제1 컬러를 표시하는 제1 컬러 화소(SP1), 제2 컬러를 표시하는 제2 컬러 화소(SP2) 및 제3 컬러를 표시하는 제3 컬러 화소(SP3)를 포함할 수 있다.
예를 들면, 상기 화소부(P)는 레드, 그린 및 블루 화소들을 포함할 수 있다. 또는 상기 화소부(P)는 레드, 그린, 블루 및 화이트 화소들을 포함할 수 있다.
상기 복수의 데이터 라인들(DL)은 열 방향(CD)으로 연장되고, 상기 열 방향(CD)과 교차하는 행 방향(RD)으로 배열된다.
상기 복수의 스캔 라인들(SL)은 상기 행 방향(CD)으로 연장되고, 상기 열 방향(RD)으로 배열된다.
상기 타이밍 제어부(120)는 전반적인 표시 장치의 구동을 제어한다. 상기 타이밍 제어부(200)는 외부 그래픽 장치로부터 영상 데이터(DATA) 및 제어 신호(CONT)를 수신한다.
상기 타이밍 제어부(200)는 상기 제어 신호(CONT)에 기초하여 복수의 제어 신호들을 생성한다. 상기 복수의 제어 신호들은 상기 제1 메모리 (130)의 읽기 및 쓰기를 제어하기 위한 제1 제어 신호(CONT1), 상기 제2 메모리(140)의 읽기 및 쓰기를 제어하기 위한 제2 제어 신호(CONT2), 상기 데이터 보상부(150)의 구동을 제어하기 위한 제3 제어 신호(CONT3), 상기 데이터 구동부(160)의 구동을 제어하기 위한 제4 제어 신호(CONT4) 및 상기 스캔 구동부(170)의 구동을 제어하기 위한 제5 제어 신호(CONT5)를 포함한다.
상기 제1 메모리 (130)는 화질 보상을 위한 보상 참조 데이터가 저장된다. 상기 보상 참조 데이터는 표시 패널(110)의 광 특성의 위치별 균일도 및 사용에 따른 광 변화 특성 등의 표시 품질을 보상하기 위한 보상 참조 데이터가 저장된다. 상기 제1 메모리(130)는 비휘발성 메모리로서, 플래쉬(Flash) 메모리 및 이이피롬(EEPROM) 등을 포함할 수 있다.
상기 제2 메모리(140)는 상기 표시 장치가 구동하는 동안 상기 제1 메모리(130)로부터 전송된 상기 보상 참조 데이터를 저장한다. 상기 제2 메모리(140)에 저장된 상기 보상 참조 데이터는 상기 데이터 보상부(150)의 구동시 영상 데이터를 보상하기 위한 참조 데이터로서 사용된다. 상기 제2 메모리(140)는 램(RAM)을 포함할 수 있다.
상기 타이밍 제어부(120)는 상기 표시 장치(100)의 초기 기동시 또는 초기화 구동시에 상기 제1 메모리(130)에 저장된 상기 보상 참조 데이터를 상기 제2 메모리(140)에 전송하고 저장한다. 상기 타이밍 제어부(120)는 상기 제1 메모리(130)에 저장된 상기 보상 참조 데이터를 복수의 전송 데이터로 재구성하고, 복수의 전송 데이터를 순차적으로 전송한다.
상기 데이터 보상부(150)는 상기 타이밍 제어부(120)의 제어에 따라서, 상기 제2 메모리(140)에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하여 보상 영상 데이터를 생성한다.
상기 데이터 구동부(160)는 상기 타이밍 제어부(120)의 제어에 따라서 상기 영상 데이터(DATA)에 대응하는 데이터 전압을 생성하고, 상기 데이터 전압을 상기 복수의 데이터 라인들(DL)에 제공한다.
상기 스캔 구동부(160)는 상기 타이밍 제어부(120)의 제어에 따라서 스캔 신호를 생성하고, 상기 복수의 스캔 라인들(SL)에 순차적으로 제공한다.
예를 들면, 상기 타이밍 제어부(120)는 상기 보상 참조 데이터에 대응하는 복수의 전송 데이터 중 일부 전송 데이터가 상기 제2 메모리(140)에 전송이 완료될 때, 상기 표시 패널(110)에 영상을 표시하도록 상기 데이터 구동부(150) 및 상기 스캔 구동부(160)를 제어할 수 있다.
예를 들면, 상기 타이밍 제어부(120)는 상기 보상 참조 데이터에 대응하는 복수의 전송 데이터 중 제1 전송 데이터가 상기 제2 메모리(140)에 전송이 완료될 때, 상기 데이터 구동부(150) 및 상기 스캔 구동부(160)는 상기 표시 패널(110)에 영상을 표시할 수 있다.
또한, 상기 타이밍 제어부(120)는 상기 보상 참조 데이터에 대응하는 복수의 전송 데이터의 전송 순서에 따라 상기 제2 메모리(140)에 저장된 보상 참조 데이터를 상기 데이터 보상부(150)의 구동에 적용하는 시점을 제어할 수 있다.
예를 들면, 상기 타이밍 제어부(120)는 각 차수의 전송 데이터가 상기 제2 메모리(140)에 전송 및 기입이 완료될 때, 상기 제2 메모리(140)에 저장된 보상 참조 데이터를 상기 데이터 보상부(150)의 구동에 적용할 수 있다.
즉, 상기 제2 메모리(140)에 1 차 전송 데이터의 전송 및 기입이 완료될 때부터 2 차 전송 데이터가 전송되기 전까지는 1 차 전송 데이터에 기초하여 상기 제2 메모리(140)에 저장된 보상 참조 데이터를 참조하여 데이터 보상부(150)는 구동하고, 2 차 전송 데이터의 전송 및 기입이 완료될 때부터 3차 전송 데이터가 전송되기 전까지는 2차 전송 데이터에 기초하여 업데이트된 상기 제2 메모리(140)에 저장된 보상 참조 데이터를 참조하여 데이터 보상부(150)는 구동한다.
또한, 상기 타이밍 제어부(120)는 복수의 전송 데이터 중 마지막 전송 데이터가 전송 및 기입될 때 실시간으로 상기 제2 메모리(140)에 저장된 보상 참조 데이터를 참조하여 상기 데이터 보상부(150)는 구동할 수 있다.
이와 같이, 시스템 기동 또는 초기화 등과 같은 표시 장치의 초기 구동에서, 제1 메모리에 저장된 보상 참조 데이터를 복수의 전송 데이터로 재구성하여 순차적으로 메모리에 전송 및 저장함으로써 상기 복수의 전송 데이터 중 일부 전송 데이터의 전송 및 저장이 완료 될 때부터 표시 패널에 영상을 표시할 수 있다. 이에 따라 초기 구동시 야기되는 표시 지연을 개선할 수 있다. 또한 전송 순서에 따라 상기 제2 메모리에 저장된 보상 참조 데이터를 전송 차수 마다 또는 실시간으로 상기 데이터 보상부에 적용함으로써 상기 초기 구동시 표시되는 영상의 보상 성능을 점진적으로 향상시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 보상 참조 데이터를 설명하기 위한 개념도이다.
도 1 및 도 2를 참조하면, 상기 제1 메모리(130)에는 표시 패널(110)의 복수의 보상 블록들(B1, B2,..., Bm) 각각에 대응하는 복수의 보상 참조 데이터가 저장될 수 있다.
상기 보상 블록은 다양하게 설정될 수 있다. 예를 들면, 상기 보상 블록은 하나의 화소부(P)에 대응될 수 있다. 또는, 상기 보상 블록은 도 2에 도시된 바와 같이, 복수의 화소부들(P1,.., PJ)에 대응할 수 있다(J는 자연수 임).
상기 제1 메모리(130)에는 제1 내지 제m 보상 블록들(B1, B2,..., Bm)에 각각 대응하는 제1 내지 제m 보상 참조 데이터가 저장된다. 제1 내지 제m 보상 참조 데이터의 각각은 해당하는 보상 블록에 포함된 복수의 화소부들의 영상 데이터를 보상하기 위한 참조 데이터로서 사용된다.
예를 들면, 제1 보상 참조 데이터(SD1)는 제1 보상 블록(B1)에 포함된 복수의 화소부들(P1,..., PJ)의 영상 데이터를 보상하기 위한 참조 데이터로서 사용된다.
상기 제1 보상 참조 데이터(SD1)는 화소부의 복수의 컬러 화소들, 예컨대, 레드, 그린 및 블루 참조 데이터를 포함할 수 있다. 각 컬러 참조 데이터는 복수의 샘플 계조들에 대응하여 복수의 참조 데이터를 포함할 수 있다.
예를 들면, 레드 참조 데이터는 16 계조, 32 계조, 64 계조 및 128 계조의 레드 참조 데이터를 포함할 수 있고, 그린 참조 데이터는 16 계조, 32 계조, 64 계조 및 128 계조의 그린 참조 데이터를 포함할 수 있고, 블루 참조 데이터는 16 계조, 32 계조, 64 계조 및 128 계조의 블루 참조 데이터를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 보상 참조 데이터의 구성을 설명하기 위한 개념도이다.
도 2 및 도 3을 참조하면, 상기 제1 메모리에는 제1 내지 제m 보상 블록들(B1, B2,..., Bm)에 각각 대응하는 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)가 저장된다. 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 용량은 보상 블록 수(m), 화소부의 컬러 화소 수(SP), 샘플링 계조 수(G) 및 보상 참조 데이터의 데이터 포맷(n bit)에 따라서 (m x SP x G x n) bit 와 같을 수 있다.
타이밍 제어부는 시스템 기동시 또는 초기화시, 상기 제1 메모리에 저장된 보상 참조 데이터를 복수의 부분 참조 데이터로 나눈다. 상기 복수의 부분 참조 데이터 각각의 비트는 다양하게 설정될 수 있다.
제1 보상 참조 데이터(SD1)는 n 비트(bit) 이고, 상기 n 비트의 제1 보상 참조 데이터(SD1)는 제1 내지 제k 부분 참조 데이터(D11, D12,..., D1k)로 나뉜다(k 는 자연수).
제1 부분 참조 데이터(D11)는 a 비트 이고, 제2 부분 참조 데이터(D12)는 b 비트이고, 제k 부분 참조 데이터(D1k)는 c 비트 일 수 있다. 상기 제1 부분 참조 데이터(D11)는 상기 제1 보상 참조 데이터(SD1)의 최상위 비트(MSB)의 데이터 일 수 있다.
제2 보상 참조 데이터(SD2)는 n 비트 이고, 상기 n 비트의 제2 보상 참조 데이터(SD1)는 제1 내지 제k 부분 참조 데이터(D21, D22,..., D2k)로 나뉜다.
제1 부분 참조 데이터(D21)는 a 비트 이고, 제2 부분 참조 데이터(D22)는 b 비트이고, 제k 부분 참조 데이터(D2k)는 c 비트 일 수 있다. 상기 제1 부분 참조 데이터(D21)는 상기 제2 보상 참조 데이터(SD2)의 최상위 비트(MSB)의 데이터 일 수 있다.
이와 같은 방식으로, 제m 보상 참조 데이터(SDm)는 n 비트 이고, 상기 n 비트의 제m 보상 참조 데이터(SDm)는 제1 내지 제k 부분 참조 데이터(Dm1, Dm2,... , Dmk)로 나뉜다.
제1 부분 참조 데이터(Dm1)는 a 비트 이고, 제2 부분 참조 데이터(Dm2)는 b 비트이고, 제k 부분 참조 데이터(Dmk)는 c 비트 일 수 있다. 상기 제1 부분 참조 데이터(Dm1)는 상기 제m 보상 참조 데이터(SDm)의 최상위 비트(MSB)의 데이터 일 수 있다.
상기 제1 내지 제k 부분 참조 데이터의 비트는 서로 같을 수 있거나, 서로 다를 수 있거나, 일부는 같고 일부는 다를 수 있거나, 또는 제1 부분 참조 데이터의 비트는 나머지 부분 참조 데이터의 비트 보다 클 수 있다.
도 4는 본 발명의 일 실시예에 따른 보상 참조 데이터의 전송 방법을 설명하기 위한 개념도이다.
도 3 및 도 4를 참조하면, 타이밍 제어부는 상기 제1 메모리에 저장된 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 도 3에 도시된 바와 같이 제1 내지 제k 부분 참조 데이터로 나눈다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서, m 개 제1 부분 참조 데이터(D11, D21,.., Dm1)를 하나로 묶어 제1 전송 데이터(TD1)로 구성한다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 m 개 제2 부분 참조 데이터(D21, D22,.., Dm2)를 하나로 묶어 제2 전송 데이터(TD2)로 구성한다.
같은 방식으로, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 m 개 제k 부분 참조 데이터(D2k, D2k,.., Dmk)를 하나로 묶어 제k 전송 데이터(TDk)로 구성한다.
상기 타이밍 제어부는 상기 제1 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 제1 내지 제k 전송 데이터(TD1, TD2,..., TDk)로 재구성하고, 상기 제1 내지 제k 전송 데이터(TD1, TD2,..., TDk)를 순서대로 상기 제2 메모리에 전송한다.
도 5a 내지 도 5c는 본 발명의 일 실시예 따른 전송 차수에 따른 제2 메모리에 저장되는 보상 참조 데이터의 구성을 설명하기 위한 개념도이다.
도 4 및 도 5a를 참조하면, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm) 중 제1 전송 데이터(TD1)를 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제2 메모리에 상기 제1 전송 데이터(TD1)를 이용하여 보상 참조 데이터의 n 비트 자리 수에 맞춰, 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 기록한다.
예를 들면, 1차 데이터 전송이 완료될 때, 제1 보상 참조 데이터(SD1)의 제1 내지 제k 부분 참조 데이터(D11, D12,..., D1k) 중 제1 부분 참조 데이터(D11)는 전송이 완료된 상태이고, 나머지 제2 내지 제k 부분 참조 데이터(D12,..., D1k)는 전송되지 않은 상태이다.
상기 타이밍 제어부는 제1 전송 데이터(TD1)를 이용하여 제1 보상 참조 데이터(SD1)의 제1 부분 참조 데이터(D11)에 대응하는 a 비트 데이터(x_(a-1),.., x_1, x_0)를 상기 제2 메모리에 기입하고, 나머지 제2 내지 제k 부분 참조 데이터(D12,..., D1k)는 기 설정된 디폴트(default) 데이터(d), 예컨대 0 또는 1 로 기입한다.
이어, 도 4 및 도 5b를 참조하면, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm) 중 제2 전송 데이터(TD2)를 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제2 전송 데이터(TD2)를 이용하여 상기 제2 메모리에 저장된 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm) 각각의 제2 부분 참조 데이터(D12, D22,..., Dm2)를 업데이트 한다.
예를 들면, 2 차 데이터 전송이 완료될 때, 제1 보상 참조 데이터(SD1)의 제1 내지 제k 부분 참조 데이터(D11, D12,..., D1k) 중 제1 및 제2 부분 참조 데이터(D11, D12)는 전송이 완료된 상태이고, 나머지 제3 내지 제k 부분 참조 데이터(D13,..., D1k)는 전송되지 않은 상태이다.
상기 타이밍 제어부는 제2 전송 데이터(TD2)를 이용하여 도 5b에 도시된 상기 제1 보상 참조 데이터(SD1) 중 제2 부분 참조 데이터(D2)에 대응하는 b 비트 데이터를 업데이트한다.
예를 들면, 상기 타이밍 제어부는 상기 제1 보상 참조 데이터(SD1)의 제2 부분 참조 데이터(D12)에 대응하는 b 비트 데이터(y_(b-1),.., y_1, y_0)를 상기 제2 메모리에 기입하고, 나머지 제3 내지 제k 부분 참조 데이터(D13,..., D1k)는 상기 디폴트 데이터(d)를 유지한다.
이와 같은 방식으로, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 제3 내지 제k-1 전송 데이터를 상기 제2 메모리에 순차적으로 전송하고 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제3 부분 참조 데이터 내지 제k-1 부분 참조 데이터를 순차적으로 업데이트 한다.
마지막으로, 도 4 및 도 5c를 참조하면, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm) 중 마지막 차수인 제k 전송 데이터(TDk)를 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제k 전송 데이터(TDk)를 이용하여 상기 제2 메모리에 저장된 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm) 각각의 제k 부분 참조 데이터(D1k, D2k,..., Dmk)를 업데이트 한다.
예를 들면, k차 데이터 전송이 완료될 때, 제1 보상 참조 데이터(SD1)의 모든 제1 내지 제k 부분 참조 데이터(D11, D12,..., D1k)가 전송이 완료된 상태이다.
상기 타이밍 제어부는 제k 전송 데이터(TDk)를 이용하여 도 5c에 도시된 상기 제1 보상 참조 데이터(SD1) 중 제k 부분 참조 데이터(D1k)에 대응하는 c 비트 데이터를 업데이트한다.
예를 들면, 상기 타이밍 제어부는 상기 제1 보상 참조 데이터(SD1)의 제k 부분 참조 데이터(D1k)에 대응하는 c 비트 데이터(z_(c-1) ,..., z_1, z_0)를 상기 제2 메모리에 기입한다.
본 실시예에 따르면, 시스템 기동시 또는 초기화시, 상기 제1 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 복수의 제1 내지 제k 전송 데이터(TD1, TD2,..., TDk)로 재구성하고, 상기 복수의 제1 내지 제k 전송 데이터(TD1, TD2,..., TDk)를 순차적으로 상기 제2 메모리에 전송할 수 있다.
이에 따라서, 상기 제2 메모리에 상기 복수의 제1 내지 제k 전송 데이터(TD1, TD2,..., TDk) 중 제1 전송 데이터(TD1)가 전송이 완료될 때 상기 데이터 보상부는 구동을 위한 셋팅을 완료할 수 있다. 따라서, 상기 제1 전송 데이터(TD1)가 전송이 완료될 때 상기 표시 패널(110)에 영상을 표시할 수 있다.
본 실시예에 따르면, 시스템 기동시 또는 초기화시, 상기 제1 메모리에 저장된 보상 참조 데이터를 복수의 전송 데이터로 재구성하여 순차적으로 상기 제2 메모리에 전송함으로써 상기 보상 참조 데이터가 상기 제2 메모리에 저장이 완료되기 전 상기 표시 패널(110)은 영상을 표시할 수 있다. 이에 따라서 시스템 기동시 또는 초기화시 표시 지연에 개선할 수 있다.
도 6은 발명의 일 실시예에 따른 보상 참조 데이터의 구성을 설명하기 위한 개념도이다.
도 2 및 도 6을 참조하면, 타이밍 제어부는 시스템 기동시 또는 초기화시, 상기 제1 메모리에 저장된 보상 참조 데이터를 3개의 부분 참조 데이터로 나눈다.
제1 보상 참조 데이터(SD1)는 n 비트 이고, 상기 n 비트의 제1 보상 참조 데이터(SD1)는 a 비트의 제1 부분 참조 데이터(D11), b 비트의 제2 부분 참조 데이터(D12) 및 c 비트의 제3 부분 참조 데이터(D13)로 나뉜다. 상기 제1 부분 참조 데이터(D11)는 상기 제1 보상 참조 데이터(SD1)의 최상위 비트(MSB)의 데이터 일 수 있다. 상기 a 는 상기 b 및 c 보다 큰 자연수 일 수 있다.
제2 보상 참조 데이터(SD2)는 n 비트 이고, 상기 n 비트의 제2 보상 참조 데이터(SD2)는 a 비트의 제1 부분 참조 데이터(D21), b 비트의 제2 부분 참조 데이터(D22) 및 c 비트의 제3 부분 참조 데이터(D23)로 나뉜다. 상기 제1 부분 참조 데이터(D21)는 상기 제2 보상 참조 데이터(SD2)의 최상위 비트(MSB)의 데이터 일 수 있다.
제3 보상 참조 데이터(SD3)는 n 비트 이고, 상기 n 비트의 제3 보상 참조 데이터(SD3)는 a 비트의 제1 부분 참조 데이터(D31), b 비트의 제2 부분 참조 데이터(D32) 및 c 비트의 제3 부분 참조 데이터(D33)로 나뉜다. 상기 제1 부분 참조 데이터(D21)는 상기 제2 보상 참조 데이터(SD2)의 최상위 비트(MSB)의 데이터 일 수 있다.
도 7은 본 발명의 일 실시예에 따른 보상 참조 데이터의 전송 방법을 설명하기 위한 개념도이다.
도 6 및 도 7을 참조하면, 타이밍 제어부는 상기 제1 메모리에 저장된 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm) 각각을 도 6에 도시된 바와 같이 제1, 제2 및 제3 부분 참조 데이터로 나눈다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 m 개 제1 부분 참조 데이터(D11, D21,.., Dm1)를 하나로 묶어 제1 전송 데이터(TD1)로 구성한다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 m 개 제2 부분 참조 데이터(D12, D22,.., Dm2)를 하나로 묶어 제2 전송 데이터(TD2)로 구성한다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 m 개 제3 부분 참조 데이터(D13, D23,..., Dm3)를 하나로 묶어 제3 전송 데이터(TD3)로 구성한다.
상기 타이밍 제어부는 상기 제1 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 제1, 제2 및 제3 전송 데이터(TD1, TD2, TD3)를 순차적으로 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제2 메모리에 상기 제1, 제2 및 제3 전송 데이터(TD1, TD2, TD3) 중 제1 전송 데이터(TD1)가 전송이 완료될 때 상기 데이터 보상부는 구동을 위한 셋팅을 완료할 수 있다.
따라서, 상기 제1 전송 데이터(TD1)가 전송이 완료될 때 상기 표시 패널(110)에 영상을 표시할 수 있다.
도 8은 본 발명의 일 실시예에 따른 보상 참조 데이터의 적용 시점을 설명하기 위한 개념도이다.
도 7 및 도 8을 참조하면, 상기 제2 메모리에 저장된 보상 참조 데이터의 적용 시점을 다양하게 설정할 수 있다.
일 실시예에 따르면, 상기 제2 메모리에 저장된 보상 참조 데이터가 데이터 보상을 위해 적용 시점은 제1 전송 데이터(TD1)가 전송 및 기록이 완료된 이후 제2 전송 데이터(TD2)부터 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 기록이 완료될 때 마다 적용될 수 있다.
또는 도시되지 않았으나, 제1 전송 데이터(TD1)부터 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 기록이 완료될 때 마다 적용될 수 있다.
일 실시예에 따르면, 도 8에 도시된 바와 같이, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서 제1 전송 데이터(TD1)을 상기 제2 메모리에 전송한다. 상기 타이밍 제어부는 상기 제1 전송 데이터(TD1)를 이용하여 상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제1 부분 참조 데이터(D11, D21, …, Dm1)을 기입하고 나머지 제2 및 제3 부분 참조 데이터로 디폴트 데이터를 기입한다.
이어, 상기 타이밍 제어부는 상기 제2 전송 데이터(TD2)을 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 각 제2 부분 참조 데이터가 업데이트 될 때 마다 상기 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)이용하여 영상 데이터를 실시간으로 보상한다.
예를 들면, 상기 제2 메모리에 상기 제1 보상 참조 데이터(SD1)의 제2 부분 참조 데이터(D12)가 기입이 완료된 제1 시점(t1)부터 상기 데이터 보상부는 상기 제1 시점(t1)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제1 시점(t1)에서 상기 제2 메모리는 제2 부분 참조 데이터 까지 업데이트가 완료된 제1 보상 참조 데이터(SD1)와 제1 부분 참조 데이터 까지만 업데이트된 제2 내지 제m 보상 참조 데이터(SD2,..., SDm-1, SDm)가 저장된 상태이다.
이어, 상기 제2 메모리에 상기 제2 보상 참조 데이터(SD2)의 제2 부분 참조 데이터(D22)가 기입이 완료된 제2 시점(t2)부터 상기 데이터 보상부는 상기 제2 시점(t2)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제2 시점(t2)에서 상기 제2 메모리는 제2 부분 참조 데이터 까지 업데이트가 완료된 제1 및 제2 보상 참조 데이터(SD1, SD2)와 제1 부분 참조 데이터 까지만 업데이트된 제3 내지 제m 보상 참조 데이터(SD3,..., SDm-1, SDm)가 저장된 상태이다.
이어, 상기 제2 메모리에 상기 제3 보상 참조 데이터(SD3)의 제2 부분 참조 데이터(D32)가 기입이 완료된 제3 시점(t3)부터 상기 데이터 보상부는 상기 제3 시점(t3)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제3 시점(t3)에서 상기 제2 메모리는 제2 부분 참조 데이터까지 업데이트가 완료된 제1, 제2 및 제3 보상 참조 데이터(SD1, SD2, SD3)와 제1 부분 참조 데이터 까지만 업데이트된 제4 내지 제m 보상 참조 데이터(SD4,..., SDm-1, SDm)가 저장된 상태이다.
이와 같은 방식으로 상기 제2 부분 참조 데이터가 상기 제2 메모리에 업데이트되는 실시간으로 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
이어, 상기 타이밍 제어부는 상기 제3 전송 데이터(TD3)을 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 각 제3 부분 참조 데이터가 업데이트 될 때 마다 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
예를 들면, 상기 제2 메모리에 상기 제1 보상 참조 데이터(SD1)의 제3 부분 참조 데이터(D13)가 기입이 완료된 제4 시점(t4)부터 상기 데이터 보상부는 상기 제4 시점(t4)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제4 시점(t4)에서 상기 제2 메모리는 제3 부분 참조 데이터 까지 업데이트가 완료된 제1 보상 참조 데이터(SD1)와 제2 부분 참조 데이터 까지만 업데이트된 제2 내지 제m 보상 참조 데이터(SD2,..., SDm-1, SDm)가 저장된 상태이다.
이어, 상기 제2 메모리에 상기 제2 보상 참조 데이터(SD2)의 제3 부분 참조 데이터(D23)가 기입이 완료된 제5 시점(t5)부터 상기 데이터 보상부는 상기 제5 시점(t5)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제5 시점(t5)에서 상기 제2 메모리는 제3 부분 참조 데이터 까지 업데이트가 완료된 제1 및 제2 보상 참조 데이터(SD1, SD2)와 제2 부분 참조 데이터 까지만 업데이트된 제3 내지 제m 보상 참조 데이터(SD3,..., SDm-1, SDm)가 저장된 상태이다.
이어, 상기 제2 메모리에 상기 제3 보상 참조 데이터(SD3)의 제3 부분 참조 데이터(D33)가 기입이 완료된 제6 시점(t6)부터 상기 데이터 보상부는 상기 제6 시점(t6)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제6 시점(t6)에서 상기 제2 메모리는 제3 부분 참조 데이터까지 업데이트가 완료된 제1, 제2 및 제3 보상 참조 데이터(SD1, SD2, SD3)와 제2 부분 참조 데이터 까지만 업데이트된 제4 내지 제m 보상 참조 데이터(SD4,..., SDm-1, SDm)가 저장된 상태이다.
이와 같은 방식으로 상기 제3 부분 참조 데이터가 상기 제2 메모리에 업데이트되는 실시간으로 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
이어, 상기 제2 메모리에 상기 제m 보상 참조 데이터(SDm)의 제3 부분 참조 데이터(Dm3)가 기입이 완료된 제7 시점(t7)부터 상기 데이터 보상부는 상기 제7 시점(t7)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
본 실시예에 따르면, 표시 패널(110)에 표시되는 제1 내지 제m 보상 블록들(B1,..., Bm)에 대응하는 제1 내지 제m 블록 영상들이 순차적으로 보상 성능이 향상되고 상기 제7 시점(t7)부터는 표시 패널(110)의 전체 영역에 표시되는 영상의 보상 성능이 향상될 수 있다.
도 9는 본 발명의 일 실시예에 따른 보상 참조 데이터의 적용 시점을 설명하기 위한 개념도이다.
도 7 및 도 9를 참조하면, 일 실시예에 따르면, 상기 제2 메모리에 저장된 보상 참조 데이터가 데이터 보상을 위해 적용 시점은 매 차수의 전송 데이터가 전송 및 저장이 완료될 때 마다 적용될 수 있다.
구체적으로, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서 제1 전송 데이터(TD1)을 상기 제2 메모리에 전송 및 기입한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제1 부분 참조 데이터(D11, D21,..., Dm1)의 기입이 완료된 제1 시점(t1)부터 상기 데이터 보상부는 상기 제1 시점(t1)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제1 시점(t1)에서, 상기 제2 메모리에는 제1 전송 데이터(TD1)에 기초하여 제1 부분 참조 데이터(D11, D21, …, Dm1)가 기입되고 나머지 제2 및 제3 부분 참조 데이터로 디폴트 데이터가 기입된다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서 제2 전송 데이터(TD2)을 상기 제2 메모리에 전송 및 기입한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제2 부분 참조 데이터(D12, D22, …, Dm2)의 기입이 완료된 제2 시점(t2)부터 상기 데이터 보상부는 상기 제2 시점(t2)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제2 시점(t2)에서, 상기 제2 메모리에는 제2 전송 데이터(TD2)에 기초하여 제2 부분 참조 데이터(D12, D22,..., Dm2)가 업데이트 된다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서 제3 전송 데이터(TD3)을 상기 제2 메모리에 전송 및 기입한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제3 부분 참조 데이터(D13, D23,..., Dm3)의 기입이 완료된 제3 시점(t3)부터 상기 데이터 보상부는 상기 제3 시점(t3)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제3 시점(t3)에서, 상기 제2 메모리에는 제3 전송 데이터(TD3)에 기초하여 제3 부분 참조 데이터(D13, D23,..., Dm3)가 업데이트 된다. 상기 제3 시점(t3) 이후, 상기 제2 메모리에는 완전한 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)가 저장된다.
본 실시예에 따르면, 표시 패널(110)에 표시되는 영상은 제1, 제2 및 제3 전송 데이터가 전송될 때 마다 점진적으로 보상 성능이 향상될 수 있다.
한편, 일 실시예에 따르면, 상기 타이밍 제어부는 상기 제1 메모리에 저장된 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 컬러별로 복수의 전송 데이터로 재구성하여 순차적으로 전송할 수 있다.
예를 들면, 도 8 및 도 9를 참조하면, 제1 보상 참조 데이터(SD1)는 제1 컬러 참조 데이터(D11), 제2 컬러 참조 데이터(D12) 및 제3 컬러 참조 데이터(D13)으로 나눈다.
이 경우, 제1 전송 데이터(TD1)는 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제1 컬러 부분 참조 데이터(D11, D21, …, Dm1)로 구성될 수 있다. 제2 전송 데이터(TD2)는 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제2 컬러 부분 참조 데이터(D12, D22, …, Dm2)로 구성될 수 있다. 제3 전송 데이터(TD3)는 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제3 컬러 부분 참조 데이터(D13, D23, …, Dm3)로 구성될 수 있다.
이 경우, 도 9를 참조하면, 상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제1 컬러 부분 참조 데이터(D11, D21, …, Dm1)의 기입이 완료된 제1 시점(t1)부터 상기 데이터 보상부는 상기 제1 시점(t1)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제2 컬러 부분 참조 데이터(D11, D21, …, Dm1)의 기입이 완료된 제2 시점(t2)부터 상기 데이터 보상부는 상기 제2 시점(t2)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제3 컬러 부분 참조 데이터(D11, D21, …, Dm1)의 기입이 완료된 제3 시점(t3)부터 상기 데이터 보상부는 상기 제3 시점(t3)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
본 실시예에 따르면, 표시 패널에 표시되는 영상은 상기 제1 시점(t1)이후부터는 제1 컬러 보상 성능이 향상되고, 제2 시점(t2)이후부터는 제2 컬러 보상 성능이 향상되고, 제3 시점(t3)이후부터는 제3 컬러 보상 성능이 향상될 수 있다.
도 10은 본 발명의 일 실시예에 따른 보상 참조 데이터의 적용 시점을 설명하기 위한 개념도이다.
도 7 및 도 10을 참조하면, 상기 제2 메모리에 저장된 보상 참조 데이터가 데이터 보상을 위해 적용 시점은 적어도 한 차수의 전송 데이터의 전송 및 저장이 완료될 때 마다 적용하고, 적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 각 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 실시간으로 적용할 수 있다.
구체적으로, 상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서 제1 전송 데이터(TD1)을 상기 제2 메모리에 전송 및 기입한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제1 부분 참조 데이터(D11, D21, …, Dm1)의 기입이 완료된 제1 시점(t1)부터 상기 데이터 보상부는 상기 제1 시점(t1)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제1 시점(t1)에서, 상기 제2 메모리에는 제1 전송 데이터(TD1)에 기초하여 제1 부분 참조 데이터(D11, D21, …, Dm1)가 기입되고 나머지 제2 및 제3 부분 참조 데이터로 디폴트 데이터가 기입된다.
상기 타이밍 제어부는 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)에 대해서 제2 전송 데이터(TD2)을 상기 제2 메모리에 전송 및 기입한다.
상기 제2 메모리에 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 제2 부분 참조 데이터(D12, D22,..., Dm2)의 기입이 완료된 제2 시점(t2)부터 상기 데이터 보상부는 상기 제2 시점(t2)에 업데이트된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제2 시점(t2)에서, 상기 제2 메모리에는 제2 전송 데이터(TD2)에 기초하여 제2 부분 참조 데이터(D12, D22,..., Dm2)가 업데이트 된다.
이어, 상기 타이밍 제어부는 상기 제3 전송 데이터(TD3)을 상기 제2 메모리에 전송한다.
상기 타이밍 제어부는 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)의 각 제3 부분 참조 데이터가 업데이트 될 때 마다 상기 제2 메모리에 저장된 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
상기 제2 메모리에 상기 제1 보상 참조 데이터(SD1)의 제3 부분 참조 데이터(D13)가 기입이 완료된 제3 시점(t3)부터 상기 데이터 보상부는 상기 제3 시점(t3)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
이어, 상기 제2 메모리에 상기 제2 보상 참조 데이터(SD2)의 제3 부분 참조 데이터(D23)가 기입이 완료된 제4 시점(t4)부터 상기 데이터 보상부는 상기 제4 시점(t4)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
이어, 상기 제2 메모리에 상기 제3 보상 참조 데이터(SD3)의 제3 부분 참조 데이터(D33)가 기입이 완료된 제5 시점(t5)부터 상기 데이터 보상부는 상기 제5 시점(t5)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
이와 같이, 상기 제2 메모리에 상기 제m 보상 참조 데이터(SDm)의 제3 부분 참조 데이터(Dm3)가 기입이 완료된 제7 시점(t7)부터 상기 데이터 보상부는 상기 제7 시점(t7)에 업데이트 된 상기 제2 메모리의 상기 제1 내지 제m 보상 참조 데이터(SD1, SD2,..., SDm-1, SDm)를 이용하여 영상 데이터를 보상한다.
본 실시예에 따르면, 제1 전송 데이터가 전송이 완료될 때 표시 패널에 표시되는 영상은 전반적으로 보상 성능이 개선되고, 이후, 제1 내지 제m 보상 블록들(B1,..., Bm)에 대응하는 제1 내지 제m 블록 영상들의 보상 성능이 순차적으로 향상될 수 있다.
이상의 실시예들에 따르면, 기동시 또는 초기화시, 제1 메모리에 저장된 보상 참조 데이터가 재구성된 복수의 전송 데이터 중 일부 전송 데이터가 제2 메모리에 전송이 완료될 때 화면을 표시함으로써 표시 지연을 개선할 수 있다. 또한, 상기 전송 데이터의 전송 순서에 따라 보상 참조 데이터의 적용 시점을 제어함으로써 표시되는 영상의 표시 품질을 개선할 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기, 영상 처리 장치, 정보 처리 장치 등에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100 : 표시 장치 110 : 표시 패널
120 : 타이밍 제어부 130 : 제1 메모리
140 : 제2 메모리 150 : 데이터 보상부
160 : 데이터 구동부 170 : 스캔 구동부
P : 화소부
SP1, SP2, SP3 : 제1, 제2 및 제3 컬러 화소들

Claims (20)

  1. 복수의 화소부들을 포함하는 표시 패널;
    보상 참조 데이터를 저장하는 제1 메모리;
    제2 메모리;
    상기 제2 메모리에 저장된 상기 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 데이터 보상부; 및
    초기 기동 또는 초기화시, 상기 보상 참조 데이터를 복수의 전송 데이터로 재구성하고 상기 복수의 전송 데이터를 상기 제2 메모리에 순차적으로 전송하고, 상기 복수의 전송 데이터 중 일부 전송 데이터가 상기 제2 메모리에 전송이 완료될 때 상기 표시 패널에 영상을 표시하는 타이밍 제어부를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 보상 참조 데이터는
    상기 표시 패널에 포함된 m 개(m은 자연수)의 보상 블록들에 대응하는 m 개의 보상 참조 데이터를 포함하고,
    각 보상 블록은 적어도 하나의 화소부를 포함하고,
    상기 화소부는 복수의 컬러 화소들을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 타이밍 제어부는 각 보상 참조 데이터를 k 개(k 는 자연수)의 부분 참조 데이터로 나누고,
    상기 m 개의 보상 참조 데이터의 k 개의 부분 참조 데이터를 k 개의 전송 데이터로 재구성하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 타이밍 제어부는 상기 보상 참조 데이터를 컬러 별 부분 참조 데이터로 나누는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서, 상기 k 개의 부분 참조 데이터 중 제1 부분 참조 데이터는 최상위 비트(MSB)의 데이터인 것을 특징으로 하는 표시 장치.
  6. 제3항에 있어서, 상기 타이밍 제어부는 상기 k 개의 전송 데이터 중 제1 전송 데이터가 상기 제2 메모리에 전송이 완료되면 상기 표시 패널에 영상을 표시하는 것을 특징으로 하는 표시 장치.
  7. 제3항에 있어서, 상기 타이밍 제어부는 전송된 전송 데이터를 상기 제2 메모리의 해당 자리에 기입하고, 전송되지 않은 전송 데이터에 대응하는 상기 제2 메모리의 해당 자리에는 디폴트 데이터를 기입하는 것을 특징으로 하는 표시 장치.
  8. 제3항에 있어서, 상기 데이터 보상부는
    한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치.
  9. 제3항에 있어서, 상기 데이터 보상부는
    한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치.
  10. 제3항에 있어서, 상기 데이터 보상부는
    적어도 한 차수의 전송 데이터가 상기 메모리에 전송 및 저장이 완료될 때 마다 상기 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하고,
    적어도 한 차수의 전송 데이터가 상기 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치.
  11. 복수의 화소부들을 포함하는 표시 패널을 포함하는 표시 장치의 구동방법에서,
    기동시 또는 초기화시, 제1 메모리에 저장된 상기 보상 참조 데이터를 복수의 전송 데이터로 재구성하는 단계;
    상기 복수의 전송 데이터를 상기 제2 메모리에 순차적으로 전송 및 저장하는 단계; 및
    상기 복수의 전송 데이터 중 일부 전송 데이터가 상기 제2 메모리에 전송이 완료될 때 상기 표시 패널에 영상을 표시하는 단계를 포함하는 표시 장치의 구동 방법.
  12. 제11항에 있어서, 상기 보상 참조 데이터는
    상기 표시 패널에 포함된 m 개(m은 자연수)의 보상 블록들에 대응하는 m 개의 보상 참조 데이터를 포함하고,
    각 보상 블록은 적어도 하나의 화소부를 포함하고, 상기 화소부는 복수의 컬러 화소들을 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제12항에 있어서, 각 보상 참조 데이터를 k 개(k 는 자연수)의 부분 참조 데이터로 나누는 단계; 및
    상기 m 개의 보상 참조 데이터의 k 개의 부분 참조 데이터를 k 개의 전송 데이터로 재구성하는 단계를 더 포함하는 표시 장치의 구동 방법.
  14. 제13항에 있어서, 상기 보상 참조 데이터는 컬러 별 부분 참조 데이터로 나눠지는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제13항에 있어서, 상기 k 개의 부분 참조 데이터 중 제1 부분 참조 데이터는 최상위 비트(MSB)의 데이터인 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제13항에 있어서, 상기 k 개의 전송 데이터 중 제1 전송 데이터가 상기 제2 메모리에 전송이 완료되면 상기 표시 패널에 영상을 표시하는 표시 장치의 구동 방법.
  17. 제13항에 있어서, 전송된 전송 데이터를 상기 제2 메모리의 해당 자리에 기입하는 단계; 및
    전송되지 않은 전송 데이터에 대응하는 상기 제2 메모리의 해당 자리에는 디폴트 데이터를 기입하는 단계를 더 포함하는 표시 장치의 구동 방법.
  18. 제13항에 있어서, 한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계를 더 포함하는 표시 장치의 구동 방법.
  19. 제13항에 있어서, 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계를 더 포함하는 표시 장치의 구동 방법.
  20. 제13항에 있어서, 적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계; 및
    적어도 한 차수의 전송 데이터가 상기 제2 메모리에 전송되는 동안 각 보상 참조 데이터의 부분 참조 데이터가 전송 및 저장이 완료될 때 마다 상기 제2 메모리에 저장된 보상 참조 데이터를 이용하여 영상 데이터를 보상하는 단계를 더 포함하는 표시 장치의 구동 방법.
KR1020180096649A 2018-08-20 2018-08-20 표시 장치 및 이의 구동 방법 KR102537301B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180096649A KR102537301B1 (ko) 2018-08-20 2018-08-20 표시 장치 및 이의 구동 방법
US16/453,192 US10950181B2 (en) 2018-08-20 2019-06-26 Display device for improving a display delay and a method of driving the display device
CN201910762831.5A CN110853587B (zh) 2018-08-20 2019-08-19 显示装置和驱动显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180096649A KR102537301B1 (ko) 2018-08-20 2018-08-20 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20200021568A true KR20200021568A (ko) 2020-03-02
KR102537301B1 KR102537301B1 (ko) 2023-05-30

Family

ID=69522980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180096649A KR102537301B1 (ko) 2018-08-20 2018-08-20 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US10950181B2 (ko)
KR (1) KR102537301B1 (ko)
CN (1) CN110853587B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040070934A (ko) * 2003-02-05 2004-08-11 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 로딩방법 및 장치
KR20150080214A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR20160036150A (ko) * 2014-09-24 2016-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372873B1 (en) * 2003-06-27 2008-05-13 Zoran Corporation Reconstructing a partial transport stream
US20070183452A1 (en) * 2006-02-03 2007-08-09 Mark Hryszko Transport stream dejittering
US20080068293A1 (en) * 2006-09-19 2008-03-20 Tvia, Inc. Display Uniformity Correction Method and System
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
KR102063313B1 (ko) * 2013-07-08 2020-03-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102045807B1 (ko) 2013-08-30 2019-12-02 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102014852B1 (ko) * 2013-08-30 2019-08-27 엘지디스플레이 주식회사 유기발광 표시장치의 화질 보상장치 및 보상방법
CN103500566B (zh) * 2013-09-29 2016-10-05 京东方科技集团股份有限公司 显示设备、显示亮度不均改善装置及改善方法
KR102135926B1 (ko) 2013-12-30 2020-07-20 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 보상 방법
KR102126548B1 (ko) 2013-12-31 2020-06-24 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 보상 방법
CN204810422U (zh) * 2015-06-05 2015-11-25 武汉精测电子技术股份有限公司 用于将LVDS转换为8LaneV-BY-ONE视频信号的系统
US10311791B2 (en) * 2015-07-10 2019-06-04 Sharp Kabushiki Kaisha Pixel circuit, display device, and method for driving same
KR102425795B1 (ko) 2016-01-22 2022-07-29 삼성디스플레이 주식회사 잔상 보상 장치 및 이를 포함하는 표시 장치
KR102645150B1 (ko) * 2016-12-30 2024-03-07 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040070934A (ko) * 2003-02-05 2004-08-11 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 로딩방법 및 장치
KR20150080214A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR20160036150A (ko) * 2014-09-24 2016-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
US10950181B2 (en) 2021-03-16
CN110853587B (zh) 2022-11-22
KR102537301B1 (ko) 2023-05-30
US20200058255A1 (en) 2020-02-20
CN110853587A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
US11257465B2 (en) Brightness-unevenness compensation method and device, and display panel
TW200923873A (en) Image displaying system and method of elimitating mura defect
CN109754751A (zh) 显示装置
US8159478B2 (en) Display device and electronic device using the same
US11062637B2 (en) Display device and method of driving the same
CN101292279B (zh) 用于图像处理的改进的存储器结构
US10614773B2 (en) Display method, image processing device, display device, and storage medium
KR20100075127A (ko) 표시 장치 및 이에 사용되는 타이밍 컨트롤러
CN108766350B (zh) 补偿数据传输方法及显示面板
KR20210022824A (ko) 데이터 보상 회로 및 이를 포함하는 표시 장치
CN114360436A (zh) 补偿显示画面的方法、装置、设备及显示屏驱动板
US20090102776A1 (en) Timing controller, liquid crystal display having the same, and method of driving liquid crystal display
US9620057B2 (en) Method and apparatus for adjusting driving voltage for pixel circuit, and display device
US10902822B2 (en) Display device and method of correcting mura in the same
KR102537301B1 (ko) 표시 장치 및 이의 구동 방법
US6646647B1 (en) Display of images from tiled memory
US9984643B2 (en) Data driver, display apparatus having the same and method of driving the display apparatus
US20210280111A1 (en) Method of generating correction data for display device, test device, and display device
US7847793B2 (en) Control circuit of display device, and display device and electronic appliance incorporating the same
US20090040214A1 (en) Signal processor, liquid crystal display device including the same, and method of driving liquid crystal display device
CN111681588A (zh) 显示面板的驱动装置和驱动方法
JP4974507B2 (ja) 表示装置
CN111787331A (zh) 显示数据的压缩方法、压缩装置及显示装置
KR102586957B1 (ko) 감마 보정 장치 및 이를 이용한 감마 보정 방법
US11875723B2 (en) Display device and method of driving display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant