KR20200009671A - Light emitting display apparatus - Google Patents
Light emitting display apparatus Download PDFInfo
- Publication number
- KR20200009671A KR20200009671A KR1020180084329A KR20180084329A KR20200009671A KR 20200009671 A KR20200009671 A KR 20200009671A KR 1020180084329 A KR1020180084329 A KR 1020180084329A KR 20180084329 A KR20180084329 A KR 20180084329A KR 20200009671 A KR20200009671 A KR 20200009671A
- Authority
- KR
- South Korea
- Prior art keywords
- dummy
- light emitting
- color filter
- pixel
- pixels
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims description 31
- 239000010410 layer Substances 0.000 description 140
- 230000008859 change Effects 0.000 description 54
- 238000003860 storage Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 16
- 238000005538 encapsulation Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 101100310335 Arabidopsis thaliana SIN2 gene Proteins 0.000 description 7
- 239000002096 quantum dot Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 101100331427 Arabidopsis thaliana DGP2 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229910017115 AlSb Inorganic materials 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H01L27/3244—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H01L27/322—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H01L51/52—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 출원은 발광 표시 장치에 관한 것이다.The present application relates to a light emitting display device.
발광 표시 장치는 고속의 응답 속도를 가지며, 소비 전력이 낮고, 액정 표시 장치와 달리 별도의 광원이 필요하지 않는 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목 받고 있다.The light emitting display device has a high response speed, low power consumption, and unlike the liquid crystal display device, since the light emitting device does not require a separate light source, there is no problem in viewing angle, and thus, the light emitting display device has attracted attention as a next-generation flat panel display device.
발광 표시 장치를 구성하는 복수의 화소 각각은 애노드 전극과 캐소드 전극 사이에 개재된 발광층을 포함하는 발광 소자, 및 발광 소자를 구동하는 화소 회로를 포함할 수 있다. 화소 회로는 주로 스위칭 박막 트랜지스터와 구동 트랜지스터 및 스토리지 커패시터를 포함할 수 있다.Each of the pixels constituting the light emitting display device may include a light emitting device including a light emitting layer interposed between an anode electrode and a cathode electrode, and a pixel circuit driving the light emitting device. The pixel circuit may mainly include a switching thin film transistor, a driving transistor, and a storage capacitor.
발광 표시 장치는 공정 편차(문턱 전압 및 이동도 등)와 구동 시간의 증가에 따른 열화 등의 이유로 화소들 간에 구동 트랜지스터의 특성 편차로 인하여 동일한 데이터 신호에 대해 화소들 간에 휘도 편차가 발생하게 된다. 또한, 화소의 발광 소자는 구동 시간의 증가에 따라 열화가 가속화되며, 화소별 발광 소자의 열화 편차(또는 특성 편차)로 인하여 동일한 데이터 신호에 대해 화소들 간에 휘도 편차가 발생하게 된다. 이러한 구동 트랜지스터 간의 특성 편차와 발광 소자 간의 특성 편차로 인한 화소 간의 특성 편차는 화소 간의 휘도 편차를 유발시킴으로써 화면 잔상 등의 화면 이상 현상 또는 화질 저하를 유발시키거나 휘도 불균일을 발생시킨다.In the light emitting display device, luminance deviation occurs between pixels for the same data signal due to variation in characteristics of the driving transistor between pixels due to process variations (such as threshold voltage and mobility) and deterioration due to an increase in driving time. In addition, the degradation of the light emitting device of the pixel is accelerated as the driving time is increased, and the luminance deviation is generated between the pixels for the same data signal due to the deterioration variation (or characteristic variation) of the light emitting device for each pixel. The characteristic variation between the pixels due to the characteristic variation between the driving transistors and the characteristic variation between the light emitting elements may cause luminance deviation between pixels, resulting in screen abnormalities such as afterimages or deterioration in image quality or luminance unevenness.
최근에는 화소 간의 특성 편차를 보상할 수 있는 외부 보상 방법이 제안되고 있다. 외부 보상 방법은 발광 표시 장치의 센싱 구동을 통해 각 화소의 구동 트랜지스터 및/또는 발광 소자의 특성 값을 센싱한 다음, 발광 표시 장치의 표시 구동시 센싱 구동에 의해 센싱된 특성 값을 기반으로 각 화소에 인가될 데이터를 보상하는 방식으로 이루어질 수 있다.Recently, an external compensation method capable of compensating for the characteristic deviation between pixels has been proposed. The external compensation method senses a characteristic value of a driving transistor and / or a light emitting element of each pixel through sensing driving of the light emitting display device, and then based on the characteristic value sensed by the sensing driving during display driving of the light emitting display device. It may be done in a manner to compensate for data to be applied to.
그러나, 발광 표시 장치의 센싱 구동시 각 화소의 센싱 값은 센싱 시점의 온도와 구동에 의한 경시 변화가 혼재되어 있기 때문에 각 화소 내 구동 트랜지스터의 특성 값 및/또는 발광 소자의 특성 값을 정확히 센싱하여 정확히 보상하는데 어려움이 있다.However, since the sensing value of each pixel during the sensing driving of the light emitting display device is mixed with the temperature at the time of sensing and the time-dependent change due to the driving, the characteristic value of the driving transistor and / or the characteristic value of the light emitting device in each pixel are accurately sensed. There is a difficulty in compensating correctly.
본 출원은 화소 내 구동 트랜지스터의 특성 값 및/또는 발광 소자의 특성 변화를 정확한 센싱하여 보상할 수 있는 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY The present application provides a light emitting display device capable of accurately sensing and compensating for a characteristic value of a driving transistor in a pixel and / or a characteristic change of a light emitting device.
본 출원의 일 예에 따른 발광 표시 장치는 활성 영역과 활성 영역을 둘러싸는 비활성 영역을 갖는 기판, 활성 영역에 배치되며 구동 트랜지스터를 포함하는 화소 회로 및 구동 트랜지스터와 전기적으로 연결된 발광 소자를 갖는 복수의 표시 화소, 및 비활성 영역에 배치되며 더미 구동 트랜지스터를 포함하는 더미 화소 회로 및 더미 구동 트랜지스터와 전기적으로 연결되거나 전기적으로 분리된 더미 발광 소자를 갖는 복수의 더미 화소를 포함하며, 복수의 더미 화소는 제 1 더미 화소 그룹 및 제 2 더미 화소 그룹으로 그룹화되며, 제 1 더미 화소 그룹과 제 2 더미 화소 그룹 중 제 1 더미 화소 그룹의 더미 화소는 더미 발광 소자와 중첩되는 컬러필터층을 더 포함할 수 있다.A light emitting display device according to an example of the present application has a plurality of substrates having an active region and an inactive region surrounding the active region, a pixel circuit disposed in the active region, including a driving transistor, and a light emitting element electrically connected to the driving transistor. And a plurality of dummy pixels having a display pixel, and a dummy pixel circuit disposed in an inactive region and including a dummy driving transistor, and a dummy light emitting element electrically connected to or electrically separated from the dummy driving transistor, wherein the plurality of dummy pixels include a plurality of dummy pixels. The dummy pixels of the first dummy pixel group and the second dummy pixel group, which are grouped into the first dummy pixel group and the second dummy pixel group, may further include a color filter layer overlapping the dummy light emitting device.
본 출원은 화소 내 구동 트랜지스터의 특성 값 및/또는 발광 소자의 특성 변화를 정확한 센싱하여 보상할 수 있다.The present application may accurately compensate for the characteristic value of the driving transistor in the pixel and / or the characteristic change of the light emitting device.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present application mentioned above, other features and advantages of the present application will be described below, or will be clearly understood by those skilled in the art from such description and description.
도 1은 본 출원의 일 예에 따른 발광 표시 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 표시 화소를 나타내는 회로도이다.
도 3은 도 1에 도시된 더미 화소를 나타내는 회로도이다.
도 4는 본 출원의 일 예에 따른 제 1 내지 제 3 표시 화소를 나타내는 단면도이다.
도 5는 본 출원의 일 예에 따른 제 4 표시 화소를 나타내는 단면도이다.
도 6 및 도 7은 도 1에 도시된 일 예에 따른 더미 화소열을 나타내는 도면이다.
도 8a는 도 6에 도시된 제 1 더미 화소 그룹에 포함된 다른 예에 따른 더미 화소를 나타내는 단면도이다.
도 8b는 도 6에 도시된 제 2 더미 화소 그룹에 포함된 다른 예에 따른 더미 화소를 나타내는 단면도이다.
도 9는 도 1에 도시된 다른 예에 따른 더미 화소열을 나타내는 도면이다.
도 10은 도 9에 도시된 제 1 더미 화소 그룹의 더미 화소를 나타내는 단면도이다.
도 11은 본 출원의 다른 예에 따른 더미 화소의 배치 구조를 설명하기 위한 도면이다.
도 12는 도 11에 도시된 더미 화소의 배치 구조를 나타내는 도면이다.
도 13은 본 출원의 일 예에 따른 발광 표시 장치에서, 표시 패널의 구동시 표시 패널의 온도 분포를 나타내는 도면이다.
도 14는 본 출원의 또 다른 예에 따른 더미 화소의 배치 구조를 설명하기 위한 도면이다.
도 15는 도 14에 도시된 더미 화소의 배치 구조를 나타내는 도면이다.
도 16a는 비교 예에 있어서, 표시 화소 내 구동 트랜지스터의 이동도에 대한 온도별 경시 변화를 설명하기 위한 그래프이다.
도 16b는 본 출원 일 예에 있어서, 표시 화소 내 구동 트랜지스터의 이동도에 대한 온도별 경시 변화를 설명하기 위한 그래프이다.1 is a diagram illustrating a light emitting display device according to an example of the present application.
FIG. 2 is a circuit diagram illustrating the display pixel illustrated in FIG. 1.
3 is a circuit diagram illustrating the dummy pixel illustrated in FIG. 1.
4 is a cross-sectional view illustrating first to third display pixels according to an example of the present application.
5 is a cross-sectional view illustrating a fourth display pixel according to an example of the present application.
6 and 7 are diagrams illustrating a dummy pixel column according to an example shown in FIG. 1.
8A is a cross-sectional view illustrating a dummy pixel according to another example included in the first dummy pixel group illustrated in FIG. 6.
8B is a cross-sectional view illustrating a dummy pixel according to another example included in the second dummy pixel group illustrated in FIG. 6.
9 is a diagram illustrating a dummy pixel column according to another example illustrated in FIG. 1.
FIG. 10 is a cross-sectional view illustrating dummy pixels of the first dummy pixel group illustrated in FIG. 9.
11 is a diagram for describing an arrangement structure of dummy pixels according to another example of the present application.
FIG. 12 is a diagram illustrating an arrangement structure of a dummy pixel illustrated in FIG. 11.
13 is a diagram illustrating a temperature distribution of a display panel when the display panel is driven in the light emitting display device according to an example of the present application.
14 is a diagram for describing an arrangement structure of a dummy pixel according to another example of the present application.
FIG. 15 is a diagram illustrating an arrangement structure of the dummy pixel illustrated in FIG. 14.
16A is a graph for explaining changes in temperature with respect to the mobility of a driving transistor in a display pixel in a comparative example.
FIG. 16B is a graph for explaining a change in temperature with respect to the mobility of a driving transistor in a display pixel in an example of the present application.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present application, and a method of achieving them will be apparent with reference to the examples described below in detail in conjunction with the accompanying drawings. However, the present application is not limited to the examples disclosed below, but may be implemented in various forms, and only one example of the present application is intended to complete the disclosure of the present application, and is commonly used in the art to which the present invention belongs. It is provided to fully inform those skilled in the art of the scope of the invention, and the invention of the present application is defined only by the scope of the claims.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. Shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the example of the present application are exemplary, and thus the present application is not limited to the illustrated items. Like reference numerals refer to like elements throughout. In addition, in describing the example of the present application, when it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present application, the detailed description thereof will be omitted.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. In the case where 'comprises', 'haves', 'consists of' and the like mentioned in the present specification are used, other parts may be added unless 'only' is used. In the case where the component is expressed in the singular, the plural includes the plural unless specifically stated otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting a component, it is interpreted to include an error range even if there is no separate description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of the description of the positional relationship, for example, if the positional relationship of the two parts is described as 'on', 'upper', 'lower', 'next to', etc. Alternatively, one or more other parts may be located between the two parts unless 'direct' is used.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal after-term relationship is described as 'after', 'following', 'after', 'before', or the like, 'directly' or 'direct' This may include cases that are not continuous unless used.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may be a second component within the technical spirit of the present application.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term "at least one" should be understood to include all combinations which can be presented from one or more related items. For example, the meaning of "at least one of the first item, the second item, and the third item" means two items of the first item, the second item, or the third item, as well as two of the first item, the second item, and the third item, respectively. It can mean a combination of all items that can be presented from more than one.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various examples of the present application may be combined or combined with each other, partly or wholly, and technically various interlocking and driving are possible, and each of the examples may be independently implemented with respect to each other or may be implemented in association with each other. .
이하에서는 본 출원에 따른 발광 표시 장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다Hereinafter, an example of a light emitting display device according to the present application will be described in detail with reference to the accompanying drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are shown in different drawings.
도 1은 본 출원의 일 예에 따른 발광 표시 장치를 나타내는 도면이고, 도 2는 도 1에 도시된 표시 화소를 나타내는 회로도이며, 도 3은 도 1에 도시된 더미 화소를 나타내는 회로도이다.1 is a diagram illustrating a light emitting display device according to an example of the present application, FIG. 2 is a circuit diagram illustrating a display pixel illustrated in FIG. 1, and FIG. 3 is a circuit diagram illustrating a dummy pixel illustrated in FIG. 1.
도 1 내지 도 3을 참조하면, 본 출원의 일 예에 따른 발광 표시 장치는 표시 패널(10) 및 패널 구동 회로부(30)를 포함할 수 있다.1 to 3, a light emitting display device according to an example of the present application may include a
상기 표시 패널(10)은 활성 영역(AA), 비활성 영역(IA), 복수의 표시 화소(P), 및 복수의 더미 화소(DP)를 포함할 수 있다.The
상기 활성 영역(AA)은 기판의 중간 영역에 마련되는 것으로, 영상을 표시하는 표시 영역으로 정의될 수 있다.The active area AA is provided in the middle area of the substrate and may be defined as a display area displaying an image.
일 예에 따른 활성 영역(AA)은 복수의 데이터 라인(DL), 복수의 게이트 라인(GL), 복수의 센싱 라인(SL), 및 복수의 화소 영역을 포함할 수 있다.The active area AA according to an example may include a plurality of data lines DL, a plurality of gate lines GL, a plurality of sensing lines SL, and a plurality of pixel areas.
상기 복수의 데이터 라인(DL) 각각은 제 1 방향을 따라 길게 연장되고, 제 1 방향과 교차하는 제 2 방향을 따라 서로 이격된다.Each of the plurality of data lines DL extends along a first direction and is spaced apart from each other along a second direction crossing the first direction.
상기 복수의 게이트 라인(GL) 각각은 제 2 방향을 따라 길게 연장되고, 제 1 방향을 따라 서로 이격된다.Each of the plurality of gate lines GL extends along a second direction and is spaced apart from each other along the first direction.
상기 복수의 센싱 라인(SL) 각각은 제 1 방향을 따라 길게 연장되고, 제 2 방향을 따라 서로 이격된다.Each of the plurality of sensing lines SL extends along the first direction and is spaced apart from each other along the second direction.
상기 복수의 화소 영역 각각은 제 1 방향을 따라 인접한 2개의 게이트 라인과 제 2 방향을 따라 인접한 데이터 라인(DL)과 센싱 라인(SL)의 교차에 의해 마련될 수 있다.Each of the plurality of pixel areas may be provided by an intersection of two gate lines adjacent in a first direction and a data line DL and a sensing line SL in a second direction.
상기 비활성 영역(IA)은 활성 영역(AA)을 둘러싸도록 기판의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 비표시 영역으로 정의될 수 있다. 일 예에 따른 비활성 영역(IA)은 기판의 제 1 가장자리에 정의된 제 1 비활성 영역(IA1), 제 1 비활성 영역(IA1)과 나란한 기판의 제 2 가장자리에 정의된 제 2 비활성 영역(IA2), 기판의 제 3 가장자리에 정의된 제 3 비활성 영역(IA3), 및 제 3 비활성 영역과 나란한 기판의 제 4 가장자리에 정의된 제 4 비활성 영역(IA4)을 포함할 수 있다. 예를 들어, 제 1 비활성 영역(IA1)은 표시 패널(10)의 상측(또는 하측) 가장자리 영역, 제 2 비활성 영역(IA2)은 표시 패널(10)의 하측(또는 상측) 가장자리 영역, 제 3 비활성 영역(IA3)은 표시 패널(10)의 좌측(또는 우측) 가장자리 영역, 그리고 제 4 비활성 영역(IA4)은 표시 패널(10)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.The inactive area IA is provided at an edge area of the substrate to surround the active area AA, and may be defined as a non-display area in which an image is not displayed. The non-active area IA according to an example may include a first non-active area IA1 defined at a first edge of the substrate and a second non-active area IA2 defined at a second edge of the substrate parallel to the first non-active area IA1. It may include a third inactive region (IA3) defined at the third edge of the substrate, and a fourth inactive region (IA4) defined at the fourth edge of the substrate parallel to the third inactive region. For example, the first non-active area IA1 is the upper (or lower) edge area of the
상기 복수의 표시 화소(P) 각각은 활성 영역(AA)에 정의된 화소 영역마다 마련된다. 복수의 표시 화소(P) 각각은 인접한 게이트 라인(GL)으로부터 공급되는 게이트 신호에 응답하여 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압과 인접한 센싱 라인(SL)으로부터 공급되는 레퍼런스 전압의 차 전압에 대응되는 데이터 전류에 따라 발광하여 영상을 표시한다.Each of the plurality of display pixels P is provided for each pixel area defined in the active area AA. Each of the plurality of display pixels P corresponds to a difference voltage between a data voltage supplied from an adjacent data line DL and a reference voltage supplied from an adjacent sensing line SL in response to a gate signal supplied from an adjacent gate line GL. The image is displayed by emitting light according to the corresponding data current.
일 예에 따른 복수의 표시 화소(P) 각각은 적색 화소, 녹색 화소, 청색 화소 및 백색 화소 중 어느 하나일 수 있다. 예를 들어, 게이트 라인(GL)(또는 데이터 라인(DL)의 길이 방향을 따라 배치된 제 1 내지 제 4 표시 화소는 하나의 영상을 표시하는 단위 화소를 구성할 수 있다. 여기서, 제 1 표시 화소는 적색 화소, 제 2 표시 화소는 녹색 화소, 제 3 표시 화소는 청색 화소, 그리고 제 4 표시 화소는 백색 화소일 수 있으나, 이에 한정되지 않는다.Each of the plurality of display pixels P may be one of a red pixel, a green pixel, a blue pixel, and a white pixel. For example, the first to fourth display pixels disposed along the length direction of the gate line GL (or the data line DL) may constitute a unit pixel displaying one image. The pixel may be a red pixel, the second display pixel is a green pixel, the third display pixel is a blue pixel, and the fourth display pixel is a white pixel, but is not limited thereto.
일 예에 따른 복수의 표시 화소(P) 각각은 발광 소자(ED) 및 화소 회로(PC)를 포함할 수 있다.Each of the display pixels P according to an example may include a light emitting device ED and a pixel circuit PC.
상기 발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류에 의해 발광하여 데이터 전류에 대응되는 휘도의 광을 방출한다. 일 예에 따른 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 제 1 전극(또는 애노드 전극), 제 1 전극 상에 형성된 발광층, 및 발광층에 전기적으로 연결된 제 2 전극(또는 캐소드 전극)을 포함할 수 있다. 여기서, 발광층은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다. 그리고, 발광 소자(ED)는 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.The light emitting device ED emits light by a data current supplied from the pixel circuit PC to emit light having a brightness corresponding to the data current. The light emitting device ED according to an example may include a first electrode (or anode) electrically connected to the pixel circuit PC, a light emitting layer formed on the first electrode, and a second electrode (or cathode electrode) electrically connected to the light emitting layer. It may include. The light emitting layer may include any one of an organic light emitting layer, an inorganic light emitting layer, and a quantum dot light emitting layer, or may include a stacked or mixed structure of an organic light emitting layer (or an inorganic light emitting layer) and a quantum dot light emitting layer. The light emitting device ED may further include a functional layer for improving light emission efficiency and / or lifespan of the light emitting layer.
상기 화소 회로(PC)는 인접한 게이트 라인(GL)으로부터 공급되는 게이트 신호에 응답하여 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압과 인접한 센싱 라인(SL)으로부터 공급되는 레퍼런스 전압의 차 전압에 대응되는 데이터 전류를 발광 소자(ED)에 제공한다. 일 예에 따른 화소 회로(PC)는 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2), 구동 트랜지스터(Tdr), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 여기서, 화소 회로(PC)의 트랜지스터(Tsw1, Tsw2, Tdr)는 박막 트랜지스터(TFT)로 이루어질 수 있으며, 트랜지스터(Tsw1, Tsw2, Tdr) 중 적어도 하나는 a-Si TFT, poly-Si TFT, Oxide TFT, 또는 Organic TFT일 수 있다.The pixel circuit PC corresponds to a difference voltage between a data voltage supplied from an adjacent data line DL and a reference voltage supplied from an adjacent sensing line SL in response to a gate signal supplied from an adjacent gate line GL. The data current is provided to the light emitting device ED. The pixel circuit PC according to an example may include a first switching transistor Tsw1, a second switching transistor Tsw2, a driving transistor Tdr, and a storage capacitor Cst. The transistors Tsw1, Tsw2, and Tdr of the pixel circuit PC may be formed of a thin film transistor TFT, and at least one of the transistors Tsw1, Tsw2, and Tdr may be an a-Si TFT, a poly-Si TFT, or an oxide. TFT, or Organic TFT.
상기 제 1 스위칭 트랜지스터(Tsw1)는 제 1 게이트 라인(GLa)에 접속된 게이트 전극, 인접한 데이터 라인(DL)에 접속된 제 1 전극, 및 구동 트랜지스터(Tdr)의 게이트 전극인 제 1 노드(n1)에 접속된 제 2 전극을 포함한다. 이러한 제 1 스위칭 트랜지스터(Tsw1)는 제 1 게이트 라인(GLa)에 공급되는 제 1 게이트 신호에 따라 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압을 제 1 노드(n1), 즉 구동 트랜지스터(Tdr)의 게이트 전극에 공급한다.The first switching transistor Tsw1 is a gate electrode connected to the first gate line GLa, a first electrode connected to the adjacent data line DL, and a first node n1 which is a gate electrode of the driving transistor Tdr. It includes a second electrode connected to). The first switching transistor Tsw1 receives the data voltage supplied from the adjacent data line DL according to the first gate signal supplied to the first gate line Gla, that is, the first node n1, that is, the driving transistor Tdr. Is supplied to the gate electrode.
상기 제 2 스위칭 트랜지스터(Tsw2)는 제 2 게이트 라인(GLb)에 접속된 게이트 전극, 구동 트랜지스터(Tdr)의 소스 전극인 제 2 노드(n2)에 접속된 제 1 전극, 및 인접한 센싱 라인(SL)에 접속된 제 2 전극을 포함한다. 이러한 제 2 스위칭 트랜지스터(Tsw2)는 제 2 게이트 라인(GLb)에 공급되는 제 2 게이트 신호에 따라 인접한 센싱 라인(SL)에 공급되는 레퍼런스 전압을 제 2 노드(n2), 즉 구동 트랜지스터(Tdr)의 소스 전극에 공급한다.The second switching transistor Tsw2 includes a gate electrode connected to the second gate line GLb, a first electrode connected to the second node n2 that is a source electrode of the driving transistor Tdr, and an adjacent sensing line SL. It includes a second electrode connected to). The second switching transistor Tsw2 receives the reference voltage supplied to the sensing line SL adjacent to the second node n2, that is, the driving transistor Tdr according to the second gate signal supplied to the second gate line GLb. Is supplied to the source electrode.
상기 스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극 사이에 형성된다. 일 예에 따른 스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극에 연결된 제 1 커패시터 전극, 구동 트랜지스터(Tdr)의 소스 전극에 연결된 제 2 커패시터 전극, 및 제 1 커패시터 전극과 제 2 커패시터 전극의 중첩 영역에 형성된 유전체층을 포함할 수 있다. 이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극 사이의 차 전압을 충전한 후, 충전된 전압에 따라 구동 트랜지스터(Tdr)를 스위칭시킨다.The storage capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor Tdr. The storage capacitor Cst according to an example may include a first capacitor electrode connected to a gate electrode of the driving transistor Tdr, a second capacitor electrode connected to a source electrode of the driving transistor Tdr, and a first capacitor electrode and a second capacitor electrode. It may include a dielectric layer formed in the overlap region of. The storage capacitor Cst charges the difference voltage between the gate electrode and the source electrode of the driving transistor Tdr, and then switches the driving transistor Tdr according to the charged voltage.
상기 구동 트랜지스터(Tdr)는 제 1 스위칭 트랜지스터(Tsw1)의 제 2 전극과 스토리지 커패시터(Cst)의 제 1 커패시터 전극에 공통적으로 접속된 게이트 전극, 제 2 스위칭 트랜지스터(Tsw2)의 제 1 전극과 스토리지 커패시터(Cst)의 제 2 전극 및 발광 소자(ED)의 제 1 전극에 공통적으로 연결된 소스 전극, 및 화소 구동 전원(EVDD)에 연결된 드레인 전극을 포함한다. 이러한 구동 트랜지스터(Tdr)는 스토리지 커패시터(Cst)의 전압에 의해 턴-온됨으로써 화소 구동 전원(EVDD)으로부터 발광 소자(ED)로 흐르는 전류 량을 제어한다.The driving transistor Tdr is a gate electrode commonly connected to the second electrode of the first switching transistor Tsw1 and the first capacitor electrode of the storage capacitor Cst, and the first electrode and the storage of the second switching transistor Tsw2. A source electrode commonly connected to the second electrode of the capacitor Cst and the first electrode of the light emitting device ED, and a drain electrode connected to the pixel driving power supply EVDD. The driving transistor Tdr is turned on by the voltage of the storage capacitor Cst to control the amount of current flowing from the pixel driving power supply EVDD to the light emitting device ED.
이와 같은, 복수의 표시 화소(P) 각각의 구동 트랜지스터(Tdr)는 문턱 전압(Threshold Voltage)과 이동도(Mobility) 등의 특성 값을 가지며, 구동 트랜지스터(Tdr)의 특성 값은 구동 트랜지스터(Tdr)의 구동 시간 및/또는 온도에 따른 열화로 인하여 변화될 수 있다. 그리고, 복수의 표시 화소(P) 각각의 발광 소자(ED)는 문턱 전압과 커패시턴스 등의 특성 값을 가지며, 발광 소자(ED)의 특성 값 역시 발광 소자(ED)의 구동 시간 및/또는 온도에 따른 열화로 인하여 변화될 수 있다. 이에 따라, 표시 패널(10)은 각 표시 화소(P)의 구동 트랜지스터(Tdr) 간의 특성 값 편차뿐만 아니라 각 표시 화소(P)의 발광 소자(ED) 간의 특성 값 편차에 따른 표시 화소(P) 간의 휘도 편차로 인해 화질이 저하될 수 있다.The driving transistor Tdr of each of the plurality of display pixels P has characteristic values such as threshold voltage and mobility, and the characteristic value of the driving transistor Tdr is the driving transistor Tdr. May change due to deterioration with temperature and / or drive time. The light emitting devices ED of the plurality of display pixels P have characteristic values such as threshold voltages and capacitances, and the characteristic values of the light emitting devices ED also depend on the driving time and / or temperature of the light emitting devices ED. May change due to deterioration. Accordingly, the
상기 복수의 더미 화소(DP) 각각은 비활성 영역(IA)에 마련되고, 활성 영역(IA)의 외곽부에 배치된다. 일 예에 따른 복수의 더미 화소(DP) 각각은 비활성 영역(IA)의 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4) 중 적어도 하나에 배치될 수 있다. 본 예에 따른 복수의 더미 화소(DP) 각각은 제 4 비활성 영역(IA4)에 마련된 더미 화소열(101)에 배치될 수 있다.Each of the plurality of dummy pixels DP is provided in the inactive region IA and is disposed at an outer portion of the active region IA. Each of the plurality of dummy pixels DP may be disposed in at least one of the first to fourth inactive regions IA1, IA2, IA3, and IA4 of the inactive region IA. Each of the plurality of dummy pixels DP according to the present example may be disposed in the
일 예에 따른 복수의 더미 화소(DP) 각각은 더미 발광 소자(ED') 및 더미 화소 회로(PC')를 포함할 수 있다.Each of the dummy pixels DP according to an example may include a dummy light emitting device ED ′ and a dummy pixel circuit PC ′.
상기 더미 발광 소자(ED')는 더미 화소 회로(PC')와 전기적으로 연결되어 더미 화소 회로(PC')로부터 공급되는 비발광 전류에 의해 비발광한다. 여기서, 비발광 전류는 블랙 계조에 대응되는 전류 값으로 설정될 수 있다. 이러한 더미 발광 소자(ED')는 표시 화소(P)의 발광 소자(ED)와 실질적으로 동일한 구조를 가지므로, 이에 대한 도면과 설명은 생략하기로 한다.The dummy light emitting device ED ′ is electrically connected to the dummy pixel circuit PC ′ and is non-emitted by a non-emitting current supplied from the dummy pixel circuit PC ′. Here, the non-emitting current may be set to a current value corresponding to the black gradation. Since the dummy light emitting device ED ′ has a structure substantially the same as the light emitting device ED of the display pixel P, the drawings and description thereof will be omitted.
상기 더미 화소 회로(PC')는 인접한 게이트 라인(GL)으로부터 공급되는 게이트 신호에 응답하여 인접한 데이터 라인(DL)으로부터 공급되는 비발광 데이터 전압과 인접한 센싱 라인(SL)으로부터 공급되는 레퍼런스 전압의 차 전압에 대응되는 비발광 데이터 전류를 더미 발광 소자(ED')에 제공한다. 일 예에 따른 더미 화소 회로(PC')는 제 1 더미 스위칭 트랜지스터(Tsw1'), 제 2 더미 스위칭 트랜지스터(Tsw2'), 더미 발광 소자(ED')와 전기적으로 연결된 더미 구동 트랜지스터(Tdr'), 및 더미 스토리지 커패시터(Cst')를 포함할 수 있다. 이러한 더미 화소 회로(PC')는 표시 화소(P)의 화소 회로(PC)와 실질적으로 동일한 구성을 가지므로, 이에 대한 도면과 설명은 생략하기로 한다.The dummy pixel circuit PC ′ may have a difference between a non-emitting data voltage supplied from an adjacent data line DL and a reference voltage supplied from an adjacent sensing line SL in response to a gate signal supplied from an adjacent gate line GL. The non-emission data current corresponding to the voltage is provided to the dummy light emitting device ED '. The dummy pixel circuit PC 'according to an example may be a dummy driving transistor Tdr' electrically connected to the first dummy switching transistor Tsw1 ', the second dummy switching transistor Tsw2', and the dummy light emitting device ED '. , And a dummy storage capacitor Cst '. Since the dummy pixel circuit PC 'has substantially the same configuration as the pixel circuit PC of the display pixel P, the drawings and description thereof will be omitted.
이와 같은, 복수의 더미 화소(DP) 각각의 더미 구동 트랜지스터(Tdr')는 문턱 전압과 이동도 등의 특성 값을 갖는다. 그러나, 더미 구동 트랜지스터(Tdr')는 비발광 데이터 전압(또는 블랙 전압)에 의해 구동되지 않기 때문에 더미 구동 트랜지스터(Tdr')의 특성 값은 표시 화소(P)의 구동 트랜지스터(Tdr)와 달리 구동 시간에 따라 변화되지 않는다. 다만, 더미 구동 트랜지스터(Tdr')의 특성 값은 온도 또는 외부 광에 의해서만 변화될 수 있다.As described above, each of the dummy driving transistors Tdr 'of the plurality of dummy pixels DP has characteristic values such as threshold voltage and mobility. However, since the dummy driving transistor Tdr 'is not driven by the non-emission data voltage (or black voltage), the characteristic value of the dummy driving transistor Tdr' is driven differently from the driving transistor Tdr of the display pixel P. It does not change over time. However, the characteristic value of the dummy driving transistor Tdr 'may be changed only by temperature or external light.
그리고, 복수의 더미 화소(DP) 각각의 더미 발광 소자(ED')는 문턱 전압과 커패시턴스(Ced) 등의 특성 값을 갖는다. 그러나, 더미 발광 소자(ED')는 비발광 데이터 전류에 의해 발광되지 않기 때문에 더미 발광 소자(ED')의 특성 값은 표시 화소(P)의 발광 소자(ED)와 달리 구동 시간에 따라 변화되지 않는다. 다만, 더미 발광 소자(ED')의 특성 값은 온도 또는 외부 광에 의해서만 변화될 수 있다.The dummy light emitting device ED ′ of each of the plurality of dummy pixels DP has characteristic values such as a threshold voltage and a capacitance Ced. However, since the dummy light emitting device ED 'does not emit light by the non-emission data current, the characteristic value of the dummy light emitting device ED' does not change depending on the driving time, unlike the light emitting device ED of the display pixel P. Do not. However, the characteristic value of the dummy light emitting device ED ′ may be changed only by temperature or external light.
상기 패널 구동 회로부(30)는 표시 패널(10)을 표시 모드와 센싱 모드를 구동할 수 있다. 패널 구동 회로부(30)는 표시 모드에 따른 표시 패널(10)의 표시 구동에서, 복수의 표시 화소(P) 각각의 발광 소자(ED)를 발광시킴과 동시에 복수의 더미 화소(DP) 각각의 더미 발광 소자(ED')를 비발광시킨다. 이때, 패널 구동 회로부(30)는 표시 패널(10)의 표시 모드에서, 비발광 데이터 전압(또는 블랙 데이터 전압)을 복수의 더미 화소(DP)에 공급할 수 있다. 그리고, 패널 구동 회로부(30)는 센싱 모드에 따른 표시 패널(10)의 센싱 구동에서, 복수의 센싱 라인(SL) 각각을 통해서 복수의 표시 화소(P) 각각의 특성 값과 복수의 더미 화소(DP)의 특성 값을 센싱하고, 이를 기반으로 각 표시 화소(P)에 공급될 화소 데이터를 보정한다.The panel
일 예에 따른 패널 구동 회로부(30)는 게이트 구동 회로(310), 데이터 구동 회로(330), 타이밍 제어 회로(350), 및 저장 회로(또는 메모리 회로) (370)를 포함할 수 있다.The panel
상기 게이트 구동 회로(310)는 표시 패널(10)의 비활성 영역(IA)에 마련되며, 표시 패널(10)의 활성 영역(AA)에 마련된 복수의 게이트 라인(GL)과 전기적으로 연결된다. 이러한 게이트 구동 회로(310)는 타이밍 제어 회로(350)의 게이트 제어 신호(GS)에 응답하여 정해진 순서에 따라 게이트 신호를 생성하여 해당하는 게이트 라인(GL)에 공급한다.The
일 예에 따른 게이트 구동 회로(310)는 박막 트랜지스터의 제조 공정에 따라 기판의 제 3 비활성 영역(IA3) 또는/및 제 4 비활성 영역(IA4)에 집적되어 복수의 게이트 라인(GL)과 일대일로 연결될 수 있다. 다른 예에 따른 게이트 구동 회로(310)는 집적 회로로 구성되어 기판의 제 3 비활성 영역(IA3) 또는/및 제 4 비활성 영역(IA4)에 실장(또는 본딩)되거나 연성 회로 필름에 실장되어 복수의 게이트 라인(GL)과 일대일로 연결될 수 있다.According to an example, the
상기 데이터 구동 회로(330)는 기판의 제 1 비활성 영역(IA1)에 마련된 패드부를 통해 활성 영역(AA)에 마련된 복수의 데이터 라인(DL) 및 복수의 센싱 라인(SL) 각각의 일단에 전기적으로 연결된다. 데이터 구동 회로(330)는 타이밍 제어 회로(350)로부터 제공되는 화소 데이터(Pdata)와 데이터 제어 신호(DCS)를 수신하고, 전원 회로로부터 제공되는 복수의 기준 감마 전압을 수신한다.The
상기 데이터 구동 회로(330)는 표시 구동시, 데이터 제어 신호(DCS)와 복수의 기준 감마 전압을 이용하여 화소 데이터(Pdata)를 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)을 통해 해당하는 화소(P, DP)에 공급한다. 이때, 데이터 구동 회로(330)는 표시 구동에서 실제 데이터 전압을 복수의 표시 화소(P)에 각각 공급하고, 비발광 데이터 전압(또는 블랙 데이터 전압)을 복수의 더미 화소(DP)에 각각 공급할 수 있다.The
그리고, 데이터 구동 회로(330)는 센싱 구동시, 센싱용 화소 데이터(Pdata)를 센싱용 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)을 통해 해당하는 화소(P, DP)에 공급하고, 복수의 센싱 라인(SL) 각각을 통해서 해당하는 표시 화소(P)와 더미 화소(DP) 각각의 특성 값을 센싱하고, 센싱된 화소별 센싱 데이터(Sdata)를 타이밍 제어 회로(350)에 제공한다. 여기서, 표시 화소(P)와 더미 화소(DP) 각각의 특성 값은 구동 트랜지스터(Tdr)의 문턱 전압 또는 이동도, 발광 소자(ED)의 문턱 전압 또는 커패시턴스(Ced)일 수 있다.In the sensing driving, the
상기 타이밍 제어 회로(350)는 외부, 즉 시스템 본체(또는 호스트 시스템) 또는 그래픽 카드로부터 입력되는 타이밍 동기 신호(TSS)에 기초하여 게이트 구동 회로(310)를 제어하기 위한 게이트 제어 신호(GCS)와 데이터 구동 회로(330)를 제어하기 위한 데이터 제어 신호(DCS)를 각각 생성한다.The
상기 타이밍 제어 회로(350)는 외부로부터 입력되는 적색, 녹색, 및 청색의 입력 데이터(Idata)를 표시 패널(10)의 화소 배치 구조에 대응되도록 적색, 녹색, 청색, 및 백색의 4색 데이터로 변환하고, 저장 회로(370)에 저장되어 있는 센싱 데이터(Sdata)에 기초하여 4색 데이터를 화소 데이터(Pdata)로 보정하여 데이터 구동 회로(330)에 제공한다. 예를 들어, 타이밍 제어 회로(350)는 대한민국 공개특허공보 제10-2013-0060476호 또는 제10-2013-0030598호에 개시된 데이터 변환 방법에 따라 적색, 녹색, 및 청색의 입력 데이터(Idata)를 적색, 녹색, 청색, 및 백색의 4색 데이터로 변환할 수 있다.The
상기 타이밍 제어 회로(350)는 게이트 구동 회로(310)와 데이터 구동 회로(330)를 표시 모드로 구동시키고, 사용자의 설정 또는 설정된 보상 구간 동안 게이트 구동 회로(310)와 데이터 구동 회로(330)를 센싱 모드로 구동시킨다. 여기서, 센싱 모드는 발광 표시 장치의 제품 출하 전의 검사 공정시, 표시 패널(10)의 최초 초기 구동시, 발광 표시 장치의 전원 온(power on)시, 발광 표시 장치의 전원 오프(power off)시, 표시 패널(10)의 장시간 구동 후 전원 오프(power off)시, 실시간 또는 주기적으로 설정된 프레임의 블랭크 기간에 수행될 수 있다.The
상기 타이밍 제어 회로(350)는 센싱 모드에 따라 데이터 구동 회로(330)로부터 제공되는 화소별 센싱 데이터(Sdata)를 저장 회로(370)에 저장한다. 그리고, 타이밍 제어 회로(350)는 표시 모드시, 저장 회로(370)에 저장된 센싱 데이터(Sdata)에 기초하여 각 표시 화소(P)에 공급될 화소 데이터를 보정하여 데이터 구동 회로(330)에 제공한다. 여기서, 화소별 센싱 데이터(Sdata)는 구동 트랜지스터와 발광 소자 각각의 경시적 변화뿐만 아니라 온도에 따른 변화를 포함한다. 이에 따라, 타이밍 제어 회로(350)는 센싱 구동에서, 경시적 변화를 제외한 온도 변화만을 포함하는 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값을 센싱하고, 이를 기반으로 각 표시 화소(P)에 공급될 화소 데이터를 보정함으로써 별도의 온도 센서 없이도 온도 변화에 따른 표시 화소(P) 내 구동 트랜지스터의 특성 값 및/또는 발광 소자의 특성 변화를 정확한 센싱하여 화소(P)의 특성 변화를 효과적으로 보상한다.The
일 예에 따른 타이밍 제어 회로(350)는 데이터 구동 회로(330)로부터 제공되는 복수의 더미 화소(DP) 각각의 현재 센싱 데이터(Sdata)를 기반으로 표시 패널(10)의 온도 정보를 예측하고, 예측한 온도 정보에 따른 온도 보상 게인 값을 산출할 수 있다. 예를 들어, 타이밍 제어 회로(350)는 저장 회로(370)에 저장되어 있는 더미 화소별 최초 센싱 데이터 또는 이전 센싱 데이터(Sdata)와 데이터 구동 회로(330)로부터 제공되는 더미 화소별 현재 센싱 데이터(Sdata) 간의 데이터 편차를 기반으로 온도 보상 게인 값을 산출할 수 있다. 이때, 타이밍 제어 회로(350)는 저장 회로(370)에 저장되어 있는 온도 보상 룩 업 테이블에서 더미 화소별 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata) 간의 데이터 편차에 대응되는 온도 보상 게인 값을 추출할 수 있다.The
화소의 휘도(또는 전류)는 온도에 비례하여 증가하는 특성을 가지므로, 온도 보상 룩 업 테이블에 맵핑된 온도 보상 게인 값은 온도에 따른 휘도 변화를 억제(또는 제거)할 수 있는 값으로 설정된다. 일 예로서, 타이밍 제어 회로(350)는 더미 화소별 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata) 간의 데이터 편차에 대한 평균값 또는 최대값에 대응되는 온도 보상 게인 값을 산출할 수 있다. 여기서, 온도 보상 게인 값은 1.0 ~ 2.0 사이의 값으로 설정될 수 있으나, 이에 한정되지 않는다.Since the luminance (or current) of the pixel has a characteristic of increasing in proportion to the temperature, the temperature compensation gain value mapped to the temperature compensation lookup table is set to a value capable of suppressing (or removing) the luminance change with temperature. . As an example, the
일 예에 따른 온도 보상 게인 값은 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr')의 문턱 전압에 대한 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata)에 따라 산출되는 제 1 온도 보상 게인 값, 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr')의 이동도에 대한 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata)에 따라 산출되는 제 2 온도 보상 게인 값, 더미 화소(DP) 내 더미 발광 소자(ED')의 문턱 전압에 대한 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata)에 따라 산출되는 제 3 온도 보상 게인 값, 및 더미 화소(DP) 내 더미 발광 소자(ED')의 커패시턴스에 대한 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata)에 따라 산출되는 제 4 온도 보상 게인 값 중 적어도 하나를 포함할 수 있다.According to an embodiment, the temperature compensation gain value may be a first temperature compensation gain value calculated based on previous sensing data Sdata and current sensing data Sdata of the threshold voltage of the dummy driving transistor Tdr 'in the dummy pixel DP. A second temperature compensation gain value calculated according to the previous sensing data Sdata and the current sensing data Sdata of the mobility of the dummy driving transistor Tdr 'in the dummy pixel DP, and a dummy in the dummy pixel DP. The third temperature compensation gain value calculated according to the previous sensing data Sdata and the current sensing data Sdata for the threshold voltage of the light emitting device ED ', and the dummy light emitting device ED' in the dummy pixel DP. And at least one of a fourth temperature compensation gain value calculated according to the previous sensing data Sdata and the current sensing data Sdata for the capacitance.
일 예에 따른 타이밍 제어 회로(350)는 데이터 구동 회로(330)로부터 제공되는 표시 화소별 현재 센싱 데이터(Sdata)와 이와 대응되는 저장 회로(370)에 저장된 표시 화소별 이전 센싱 데이터(Sdata) 간의 표시 화소별 편차 데이터를 산출하고, 표시 화소별 편차 데이터에 온도 보상 게인 값을 반영하여 표시 화소별 데이터 보상 값을 산출한 후, 산출된 표시 화소별 데이터 보상 값에 따라 해당하는 표시 화소(P)에 공급되는 화소 데이터(Pdata)를 보정하여 데이터 구동 회로(330)에 제공한다. 그리고, 타이밍 제어 회로(350)는 산출된 표시 화소별 데이터 보상 값을 저장 회로(370)에 저장하여 화소별 데이터 보상 값을 갱신한다.The
상기 데이터 보상 값은 보상 게인 값, 보상 오프셋, 열화 오프셋, 및 열화 게인 값 중 적어도 하나를 포함할 수 있다. 보상 게인 값은 표시 화소(P) 내 구동 트랜지스터(Tdr)의 이동도 보상과 관련된 파라미터, 보상 오프셋은 표시 화소(P) 내 구동 트랜지스터(Tdr)의 문턱 전압 보상과 관련된 파라미터, 열화 오프셋은 표시 화소(P) 내 발광 소자(ED)의 문턱 전압 보상과 관련된 파라미터, 및 열화 게인 값은 표시 화소(P) 내 발광 소자(ED)의 커패시턴스 보상과 관련된 파라미터일 수 있다.The data compensation value may include at least one of a compensation gain value, a compensation offset, a degradation offset, and a degradation gain value. The compensation gain value is a parameter related to mobility compensation of the driving transistor Tdr in the display pixel P, the compensation offset is a parameter related to threshold voltage compensation of the driving transistor Tdr in the display pixel P, and the degradation offset is a display pixel. The parameter related to the threshold voltage compensation and the deterioration gain value of the light emitting device ED in (P) may be a parameter related to the capacitance compensation of the light emitting device ED in the display pixel P.
일 예로서, 타이밍 제어 회로(350)는 데이터 구동 회로(330)로부터 제공되는 표시 화소별 구동 트랜지스터(Tdr)의 이동도에 대한 현재 센싱 데이터(Sdata)와 이와 대응되는 저장 회로(370)에 저장된 이전 센싱 데이터(Sdata) 간의 이동도 편차 데이터를 산출하고, 산출된 표시 화소별 편차 데이터에 제 2 온도 보상 게인 값을 반영하여 표시 화소별 보상 게인 값을 산출할 수 있다. 그리고, 타이밍 제어 회로(350)는 데이터 구동 회로(330)로부터 제공되는 표시 화소별 구동 트랜지스터(Tdr)의 문턱 전압에 대한 현재 센싱 데이터(Sdata)와 이와 대응되는 저장 회로(370)에 저장된 이전 센싱 데이터(Sdata) 간의 문턱 전압 편차 데이터를 산출하고, 산출된 표시 화소별 편차 데이터에 제 1 온도 보상 게인 값을 반영하여 표시 화소별 보상 오프셋을 산출할 수 있다. 그런 다음, 타이밍 제어 회로(350)는 해당하는 표시 화소(P)에 공급될 화소 데이터(Pdata)를 표시 화소별 보상 오프셋와 보상 게인 값에 따라 보정하여 데이터 구동 회로(330)에 제공한다. 여기서, 타이밍 제어 회로(350)는 표시 화소별 화소 데이터(Pdata)에 표시 화소별 보상 게인 값을 승산 연산하고, 그 승산 결과에 표시 화소별 보상 오프셋을 가산하는 방식으로 표시 화소별 화소 데이터(Pdata)를 보정할 수 있다.As an example, the
다른 예로서, 타이밍 제어 회로(350)는 표시 패널(10)의 각 수평 라인에 배치된 더미 화소별 이전 센싱 데이터(Sdata)와 현재 센싱 데이터(Sdata) 간의 데이터 편차에 대응되는 수평 라인별 온도 보상 게인 값을 산출할 수 있다. 이 경우, 타이밍 제어 회로(350)는 수평 라인별 온도 보상 게인 값을 기반으로 표시 화소별 센싱 데이터(Sdata)를 표시 패널(10)의 수평 라인 단위로 보상할 수 있다.As another example, the
한편, 본 출원에 따른 패널 구동 회로부(30)는 대한민국 공개특허공보 제 10-2016-0093179호, 제10-2017-0054654호, 또는 제10-2018-0002099호에 개시된 센싱 모드를 통해서 표시 화소(P)와 더미 화소(DP) 각각의 특성 값을 센싱할 수 있으며, 이에 따라 표시 화소(P)와 더미 화소(DP) 각각의 특성 값을 센싱하는 방법에 대한 설명은 생략하기로 한다.Meanwhile, the panel driving
도 4는 본 출원의 일 예에 따른 제 1 내지 제 3 표시 화소를 나타내는 단면도이다.4 is a cross-sectional view illustrating first to third display pixels according to an example of the present application.
도 4를 도 2와 결부하면, 본 출원의 일 예에 따른 제 1 내지 제 3 표시 화소(Pr/Rg/Rb)는 기판(100) 상에 정의된 화소 영역 내에 마련된 회로 영역(CA) 및 개구 영역(OA)을 포함할 수 있다.Referring to FIG. 4 and FIG. 2, the first to third display pixels Pr / Rg / Rb according to the example of the present application may include a circuit area CA and an opening provided in a pixel area defined on the
상기 기판(100)은 주로 유리 재질로 이루어지지만, 구부리거나 휠 수 있는 투명한 플라스틱 재질, 예로서, 폴리이미드 재질로 이루어질 수 있다. 이러한 기판(100)의 전면(前面) 전체는 1 이상의 버퍼층(110)에 의해 덮일 수 있다.The
상기 버퍼층(110)은 박막 트랜지스터의 제조 공정 중 고온 공정시 기판(100)에 함유된 물질이 트랜지스터층으로 확산되는 것을 차단하는 역할을 한다. 또한, 버퍼층(110)은 외부의 수분이나 습기가 발광 소자 쪽으로 침투하는 것을 방지하는 역할도 할 수 있다The
상기 회로 영역(CA)은 트랜지스터층, 보호층(130), 및 오버코트층(170)을 포함한다.The circuit area CA includes a transistor layer, a
상기 트랜지스터층은 구동 트랜지스터(Tdr)를 갖는 화소 회로(PC)를 포함한다.The transistor layer includes a pixel circuit PC having a driving transistor Tdr.
일 예에 따른 구동 트랜지스터(Tdr)는 액티브층(111), 게이트 절연막(113), 게이트 전극(115), 층간 절연막(117), 드레인 전극(119d), 및 소스 전극(119s)을 포함한다.The driving transistor Tdr according to an example includes an
상기 액티브층(111)은 기판(100) 또는 버퍼층(110) 상에 정의된 회로 영역(CA)의 구동 트랜지스터 영역에 형성된 채널 영역(111c)과 드레인 영역(111d) 및 소스 영역(111s)을 포함한다. 즉, 액티브층(111)은 게이트 절연막(113)의 에칭 공정시 에칭 가스에 의해 도체화되는 드레인 영역(111d)과 소스 영역(111s), 및 에칭 가스에 의해 도체화되지 않은 채널 영역(111c)을 포함한다. 이때, 드레인 영역(111d)과 소스 영역(111s)은 채널 영역(111c)을 사이에 두고 서로 나란하도록 이격될 수 있다.The
일 예에 따른 액티브층(111)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.The
상기 게이트 절연막(113)은 액티브층(111)의 채널 영역(111c) 상에 형성된다. 이러한 게이트 절연막(113)은 액티브층(111)을 포함하는 기판(100) 또는 버퍼층(110)의 전면(前面) 전체에 형성되지 않고, 액티브층(111)의 채널 영역(111c) 상에만 섬 형태로 형성될 수 있다.The
상기 게이트 전극(115)은 액티브층(111)의 채널 영역(111c)과 중첩되도록 게이트 절연막(113) 상에 형성된다. 게이트 전극(115)은 에칭 공정을 이용한 게이트 절연막(113)의 패터닝 공정시 에칭 가스에 의해 액티브층(111)의 채널 영역(111c)이 도체화되지 않도록 하는 마스크 역할을 한다.The
상기 층간 절연막(117)은 게이트 전극(115)과 액티브층(111)의 드레인 영역(111d) 및 소스 영역(111s) 상에 형성된다. 즉, 층간 절연막(117)은 기판(100) 또는 버퍼층(110)의 전면(前面) 전체에 형성되어 게이트 전극(115)과 액티브층(111)의 드레인 영역(111d) 및 소스 영역(111s)을 덮는다.The interlayer insulating
상기 드레인 전극(119d)은 액티브층(111)의 드레인 영역(111d)과 중첩되는 층간 절연막(117)에 마련된 제 1 콘택홀을 통해 액티브층(111)의 드레인 영역(111d)에 전기적으로 연결된다.The
상기 소스 전극(119s)은 액티브층(111)의 소스 영역(111s)과 중첩되는 층간 절연막(117)에 마련된 제 2 콘택홀을 통해 액티브층(111)의 소스 영역(111s)에 전기적으로 연결된다.The
상기 드레인 전극(119d)과 소스 전극(111s) 각각은 동일한 금속 재질로 이루어질 수 있다.Each of the
추가적으로, 회로 영역(CA)은 제 1 스위칭 트랜지스터(Tsw1), 제 2 스위칭 트랜지스터(Tsw2) 및 스토리지 커패시터(Cst)를 더 포함한다.In addition, the circuit area CA further includes a first switching transistor Tsw1, a second switching transistor Tsw2, and a storage capacitor Cst.
상기 제 1 스위칭 트랜지스터(Tsw1)와 제 2 스위칭 트랜지스터(Tsw2)는 구동 트랜지스터(Tdr)와 동일한 구조를 가지도록 회로 영역(CA) 상에 마련되므로, 이에 대한 설명은 생략하기로 한다.Since the first switching transistor Tsw1 and the second switching transistor Tsw2 are provided on the circuit area CA to have the same structure as the driving transistor Tdr, a description thereof will be omitted.
상기 스토리지 커패시터(Cst)는 층간 절연막(117)을 사이에 두고 서로 중첩되는 구동 트랜지스터(Tdr)의 게이트 전극(115)과 소스 전극(119s) 사이의 중첩 영역에 마련된다.The storage capacitor Cst is provided in an overlapping region between the
부가적으로, 회로 영역(CA)에 마련된 트랜지스터는 광에 의해 문턱 전압이 쉬프트되는 특성을 가질 수 있는데, 이를 방지하기 위하여, 본 출원에 따른 발광 표시 장치는 액티브층(111)의 아래에 마련된 차광층(LSL)을 더 포함할 수 있다.In addition, the transistor provided in the circuit area CA may have a characteristic in which a threshold voltage is shifted by light. In order to prevent this, the light emitting display device according to the present application may include light blocking provided under the
상기 차광층(LSL)은 기판(100)과 액티브층(111) 사이에 마련되어 기판(100)을 통해서 액티브층(111) 쪽으로 입사되는 광을 차단함으로써 외부 광에 의한 트랜지스터의 문턱 전압 변화를 최소화 내지 방지한다. 이러한 차광층(LSL)은 버퍼층(110)에 의해 덮인다. 선택적으로, 차광층(LSL)은 트랜지스터의 소스 전극에 전기적으로 연결되어 해당 트랜지스터의 하부 게이트 전극의 역할을 할 수도 있으며, 이 경우 광에 의한 특성 변화뿐만 아니라 바이어스 전압에 따른 트랜지스터의 문턱 전압 변화를 최소화 내지 방지한다.The light blocking layer LSL is provided between the
상기 보호층(130)은 트랜지스터층을 덮도록 기판(100) 상에 마련된다. 즉, 보호층(130)은 구동 트랜지스터(Tdr)의 드레인 전극(119d)과 소스 전극(119s) 및 층간 절연막(117)을 덮는다. 선택적으로, 보호층(130)은 패시베이션층의 용어로 표현될 수도 있다.The
상기 오버코트층(170)은 보호층(130)을 덮도록 기판(100) 상에 마련된다. 이러한 오버코트층(170)은 상대적으로 두꺼운 두께를 가지도록 형성되어 기판(100) 상에 평탄면을 제공하는 역할을 한다.The
상기 개구 영역(OA)은 발광 소자(ED) 및 컬러필터층(150)을 포함할 수 있다.The opening area OA may include a light emitting device ED and a
상기 발광 소자(ED)는 하부 발광(bottom emission) 방식에 따라 기판(100) 쪽으로 광을 방출한다. 일 예에 따른 발광 소자(ED)는 제 1 전극(E1), 발광층(EL), 및 제 2 전극(E2)을 포함한다.The light emitting device ED emits light toward the
상기 제 1 전극(E1)은 화소 영역(PA) 상의 오버코트층(170) 상에 형성되어 구동 트랜지스터(Tdr)의 소스 전극(119s)에 전기적으로 연결된다. 이때, 회로 영역(CA)에 인접한 제 1 전극(E1)의 일단은 구동 트랜지스터(Tdr)의 소스 전극(119s) 상으로 연장되고, 오버코트층(170)과 보호층(130)에 마련된 컨택홀(CH)을 통해서 구동 트랜지스터(Tdr)의 소스 전극(119s)에 전기적으로 연결된다.The first electrode E1 is formed on the
상기 제 1 전극(E1)은 발광 소자(ED)의 애노드 전극이 될 수 있다. 일 예에 따른 제 1 전극(E1)은 발광층(EL)에서 방출되는 광이 기판(100) 쪽으로 투과될 수 있도록 TCO(Transparent Conductive Oxide)와 같은 투명 도전 물질을 포함할 수 있다.The first electrode E1 may be an anode of the light emitting device ED. The first electrode E1 according to an example may include a transparent conductive material such as transparent conductive oxide (TCO) so that light emitted from the emission layer EL may be transmitted toward the
상기 발광층(EL)은 제 1 전극(E1) 상에 형성되어 제 1 전극(E1)에 직접적으로 접촉된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위한 2 이상의 발광부를 포함한다. 예를 들어, 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다. 여기서, 제 1 발광부는 제 1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제 2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제 1 광의 보색 관계를 갖는 광을 방출하는 발광부를 포함할 수 있다.The emission layer EL is formed on the first electrode E1 to directly contact the first electrode E1. The light emitting layer EL according to an example includes two or more light emitting parts for emitting white light. For example, the light emitting layer EL may include a first light emitting part and a second light emitting part for emitting white light by mixing the first light and the second light. Here, the first light emitting unit emits the first light and may include any one of a blue light emitting unit, a green light emitting unit, a red light emitting unit, a yellow light emitting unit, and an yellow green light emitting unit. The second light emitting unit may include a blue light emitting unit, a green light emitting unit, a red light emitting unit, a yellow light emitting unit, and a light emitting unit which emits light having a complementary color relationship among the first light among yellow green.
상기 제 2 전극(E2)은 발광층(EL) 상에 형성되어 발광층(EL)과 직접적으로 접촉된다. 일 예에 따른 제 2 전극(E2)은 발광 소자(ED)의 캐소드 전극이 될 수 있다. 일 예에 따른 제 2 전극(E2)은 발광층(EL)에서 방출되어 입사되는 광을 기판(100) 쪽으로 반사시키기 위해 반사율이 높은 금속 물질을 포함할 수 있다.The second electrode E2 is formed on the light emitting layer EL to directly contact the light emitting layer EL. The second electrode E2 according to an example may be a cathode of the light emitting device ED. According to an embodiment, the second electrode E2 may include a metal material having a high reflectance in order to reflect light emitted and emitted from the emission layer EL toward the
상기 컬러필터층(150)은 발광 소자(ED)(또는 개구 영역(OA))과 중첩되도록 기판(100)과 오버코트층(170) 사이에 마련될 수 있다.The
일 예에 따른 컬러필터층(150)은 개구 영역(OA)과 중첩되도록 보호층(130) 상에 마련된다. 즉, 컬러필터층(150)은 개구 영역(OA)과 중첩되도록 보호층(130) 상에 형성되어 오버코트층(170)에 의해 덮일 수 있다.The
다른 예에 따른 컬러필터층(150)은 층간 절연막(117)과 보호층(130) 사이에 마련되거나 기판(100)과 층간 절연막(117) 사이에 마련되어 개구 영역(OA)과 중첩될 수 있다.The
일 예에 따른 컬러필터층(150)은 발광 소자(ED)로부터 기판(100) 쪽으로 방출되는 광 중 화소에 설정된 색상의 파장만을 투과시키는 컬러필터를 포함한다. 예를 들어, 컬러필터층(150)은 적색, 녹색, 또는 청색의 파장만을 투과시킬 수 있다. 일 예로서, 제 1 표시 화소(Pr)에 마련된 컬러필터층(150)은 적색 컬러필터, 제 2 표시 화소(Pg)에 마련된 컬러필터층(150)은 녹색 컬러필터, 및 제 3 표시 화소(Pb)에 마련된 컬러필터층(150)은 청색 컬러필터를 각각 포함할 수 있다.The
추가적으로, 컬러필터층(150)은 발광 표시 장치의 높은 색재현율을 구현하기 위하여, 발광 소자(ED)로부터 기판(100) 쪽으로 방출되는 광에 따라 재발광하여 화소에 설정된 색상의 광을 방출하는 크기를 갖는 양자점을 포함할 수 있다. 여기서, 양자점은 CdS, CdSe, CdTe, ZnS, ZnSe, GaAs, GaP, GaAs-P, Ga-Sb, InAs, InP, InSb, AlAs, AlP, 또는 AlSb 등에서 선택될 수 있다. 예를 들어, 제 1 표시 화소(Pr)의 컬러필터층(150)은 CdSe 또는 InP의 양자점, 제 2 표시 화소(Pg)의 컬러필터층(150)은 CdZnSeS의 양자점, 및 제 3 표시 화소(Pb)의 컬러필터층(150)은 ZnSe의 양자점을 각각 포함할 수 있다.In addition, the
본 출원에 따른 발광 표시 장치는 뱅크(190) 및 봉지층(200)을 더 포함할 수 있다.The light emitting display device according to the present application may further include a
상기 뱅크(190)는 화소 영역(PA) 내의 개구 영역(OA)을 정의하는 것으로, 제 1 전극(E1)의 가장자리와 오버코트층(170) 상에 마련된다. 일 예에 따른 뱅크(190)는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지, 아크릴계(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 유기물로 형성될 수 있다. 다른 예에 따른 뱅크(190)는 검정색 안료를 포함하는 감광제로 형성될 수 있으며, 이 경우 뱅크(190)는 인접한 표시 화소 사이의 차광 부재의 역할을 할 수 있다.The
상기 발광 소자(ED)의 발광층(EL)과 제 2 전극(E2) 각각은 뱅크(190) 상에도 형성된다. 즉, 발광층(EL)은 제 1 전극(E1)과 뱅크(190) 상에 형성되고, 제 2 전극(E2)은 발광층(EL)을 덮도록 형성된다.Each of the light emitting layer EL and the second electrode E2 of the light emitting device ED is formed on the
상기 봉지층(encapsulation layer)(200)은 제 2 전극(E2), 즉 화소 전체를 덮도록 기판(100) 상에 형성된다. 이러한 봉지층(200)은 외부 충격으로부터 박막 트랜지스터 및 발광 소자(ED) 등을 보호하고, 산소 또는/및 수분 나아가 이물들(particles)이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 할 수 있다.The
일 예에 따른 봉지층(200)은 적어도 하나의 무기막을 포함할 수 있다. 그리고, 봉지층(200)은 적어도 하나의 유기막을 더 포함할 수 있다. 예를 들어, 봉지층(200)은 제 1 무기 봉지층, 유기 봉지층, 및 제 2 무기 봉지층을 포함할 수 있다. 제 1 및 제 2 무기 봉지층은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiON), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 무기 물질을 포함할 수 있다. 그리고, 유기 봉지층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리 아미드 수지(polyamide resin), 폴리 이미드 수지(polyimide resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 어느 하나의 유기 물질로 이루어질 수 있다. 유기 봉지층은 이물질 커버층(particle cover layer)으로 표현될 수 있다.The
선택적으로, 봉지층(200)은 화소 전체를 둘러싸는 충진재로 변경될 수 있으며, 이 경우, 본 출원에 따른 발광 표시 장치는 충진재를 매개로 하여 기판(100) 상에 부착되는 봉지 기판(210)을 더 포함한다. 봉지 기판(210)은 금속 재질로 이루어질 수 있다.Optionally, the
추가적으로, 본 출원에 따른 발광 표시 장치는 기판(100)의 후면(또는 광 추출면)(100a)에 부착된 편광 필름을 더 포함할 수 있다. 상기 편광 필름은 화소에 마련된 박막 트랜지스터 및/또는 라인들 등에 의해 반사된 외부 광을 원편광 상태로 변경하여 발광 표시 장치의 시인성과 명암비를 향상시킨다.Additionally, the light emitting display device according to the present application may further include a polarizing film attached to the rear surface (or light extraction surface) 100a of the
도 5는 본 출원의 일 예에 따른 제 4 표시 화소를 나타내는 단면도이다.5 is a cross-sectional view illustrating a fourth display pixel according to an example of the present application.
도 5를 도 2와 결부하면, 본 출원의 일 예에 따른 제 4 표시 화소(Pw)는 단위 화소의 백색 휘도를 증가시키기 위한 것으로, 도 4에 도시된 제 1 내지 제 3 표시 화소에서 컬러필터층(150)이 형성되지 않는 것을 제외하고는 모두 동일하므로, 이에 대한 중복 설명은 생략하기로 한다.Referring to FIG. 5 and FIG. 2, the fourth display pixel Pw according to an example of the present application is to increase the white luminance of the unit pixel, and the color filter layer in the first to third display pixels illustrated in FIG. 4. Since 150 is not formed all the same, duplicate description thereof will be omitted.
도 6 및 도 7은 도 1에 도시된 일 예에 따른 더미 화소열을 나타내는 도면이다.6 and 7 are diagrams illustrating a dummy pixel column according to an example shown in FIG. 1.
도 6을 도 1 및 도 3과 결부하면, 본 출원의 일 예에 따른 더미 화소열(101)은 활성 영역(AA)의 외곽부에 대응되는 기판의 비활성 영역(IA)에 배치된다. 예를 들어, 더미 화소열(101)은 비활성 영역(IA) 중 제 4 비활성 영역(IA4)에 배치되며, 제 1 방향, 즉 데이터 라인의 길이 방향과 나란하게 배치된다. Referring to FIG. 6 and FIGS. 1 and 3, the
먼저, 복수의 더미 화소(DP)는 제 1 더미 화소 그룹(DPG1) 및 제 2 더미 화소 그룹(DPG2)으로 그룹화될 수 있다.First, the plurality of dummy pixels DP may be grouped into a first dummy pixel group DPG1 and a second dummy pixel group DPG2.
상기 제 1 더미 화소 그룹(DPG1)과 상기 제 2 더미 화소 그룹(DPG2) 중 제 1 더미 화소 그룹(DPG1)의 더미 화소(DP)는 컬러필터층을 포함할 수 있다. 즉, 제 1 더미 화소 그룹(DPG1)은 복수의 더미 화소(DP) 중 적색 더미 화소(DPr)와 녹색 더미 화소(DPg) 및 청색 더미 화소(DPb)를 포함할 수 있다.The dummy pixel DP of the first dummy pixel group DPG1 among the first dummy pixel group DPG1 and the second dummy pixel group DPG2 may include a color filter layer. That is, the first dummy pixel group DPG1 may include a red dummy pixel DPr, a green dummy pixel DPg, and a blue dummy pixel DPb among the plurality of dummy pixels DP.
상기 적색 더미 화소(DPr)와 녹색 더미 화소(DPg) 및 청색 더미 화소(DPb) 각각은, 도 4에 도시된 제 1 내지 제 3 표시 화소(Pr, Pg, Pb)와 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 설명은 생략하기로 한다. 이에 따라, 제 1 더미 화소 그룹(DPG1)은 적색 컬러필터를 갖는 적색 더미 화소(DPr)와 녹색 컬러필터를 갖는 녹색 더미 화소(DPg) 및 청색 컬러필터를 갖는 청색 더미 화소(DPb)를 포함할 수 있다.Each of the red dummy pixels DPr, the green dummy pixels DPg, and the blue dummy pixels DPb has a pixel structure substantially the same as that of the first to third display pixels Pr, Pg, and Pb shown in FIG. 4. Since the description thereof will be omitted. Accordingly, the first dummy pixel group DPG1 may include a red dummy pixel DPr having a red color filter, a green dummy pixel DPg having a green color filter, and a blue dummy pixel DPb having a blue color filter. Can be.
상기 제 2 더미 화소 그룹(DPG2)의 더미 화소(DP)는 컬러필터층을 포함하지 않는다. 즉, 제 2 더미 화소 그룹(DPG2)은 복수의 더미 화소(DP) 중 백색 더미 화소(DPw)를 포함할 수 있다. 상기 백색 더미 화소(DPw)는 도 5에 도시된 제 4표시 화소(Pw)와 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 설명은 생략하기로 한다.The dummy pixel DP of the second dummy pixel group DPG2 does not include a color filter layer. That is, the second dummy pixel group DPG2 may include a white dummy pixel DPw among the plurality of dummy pixels DP. Since the white dummy pixel DPw has a pixel structure substantially the same as that of the fourth display pixel Pw shown in FIG. 5, a description thereof will be omitted.
일 예에 따른 더미 화소열(101)은 복수의 로컬 더미 그룹(LG1 내지 LGn)을 포함할 수 있다.The
상기 복수의 로컬 더미 그룹(LG1 내지 LGn) 각각은 데이터 라인의 길이 방향을 따라 연속적으로 배치된다. 복수의 로컬 더미 그룹(LG1 내지 LGn) 각각은 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다.Each of the plurality of local dummy groups LG1 to LGn is continuously disposed along the length direction of the data line. Each of the plurality of local dummy groups LG1 to LGn may include a first dummy pixel group DPG1 and a second dummy pixel group DPG2.
상기 복수의 로컬 더미 그룹(LG1 내지 LGn) 각각에서, 제 2 더미 화소 그룹(DPG2)은 제 1 더미 화소 그룹(DPG1) 내에 배치될 수 있다.In each of the plurality of local dummy groups LG1 to LGn, the second dummy pixel group DPG2 may be disposed in the first dummy pixel group DPG1.
도 6에 도시된 바와 같이, 일 예에 따른 복수의 로컬 더미 그룹(LG1 내지 LGn) 각각에서, 제 1 더미 화소 그룹(DPG1)은 하나의 적색 더미 화소(DPr)와 하나의 청색 더미 화소(DPb) 및 하나의 녹색 더미 화소(DPg)를 포함하며, 제 2 더미 화소 그룹(DPG2)은 제 1 더미 화소 그룹(DPG1)의 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 사이에 배치된 하나의 백색 더미 화소(DPw)를 포함할 수 있다. 여기서, 제 1 더미 화소 그룹(DPG1)의 더미 화소들은 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg)의 순서를 가지도록 데이터 라인의 길이 방향을 따라 배치될 수 있으나, 반드시 이에 한정되지 않는다. 이러한 일 예에 따른 복수의 로컬 더미 그룹(LG1 내지 LGn) 각각은 데이터 라인의 길이 방향을 따라 배열된 하나의 단위 화소일 수 있다.As shown in FIG. 6, in each of the plurality of local dummy groups LG1 to LGn according to an example, the first dummy pixel group DPG1 includes one red dummy pixel DPr and one blue dummy pixel DPb. ) And one green dummy pixel DPg, and the second dummy pixel group DPG2 is one disposed between the red dummy pixel DPr and the blue dummy pixel DPb of the first dummy pixel group DPG1. The white dummy pixel DPw may be included. Here, the dummy pixels of the first dummy pixel group DPG1 may be disposed along the length direction of the data line in order of the red dummy pixel DPr, the blue dummy pixel DPb, and the green dummy pixel DPg. However, the present invention is not limited thereto. Each of the plurality of local dummy groups LG1 to LGn according to this example may be one unit pixel arranged along the length direction of the data line.
한편, 도 7에 도시된 바와 같이, 일 예에 따른 복수의 로컬 더미 그룹(LG1 내지 LGn) 각각에서, 제 1 더미 화소 그룹(DPG1)은 연속적으로 배치된 2개 이상의 적색 더미 화소(DPr)와 연속적으로 배치된 2개 이상의 청색 더미 화소(DPb) 및 연속적으로 배치된 2개 이상의 녹색 더미 화소(DPg)를 포함하며, 제 2 더미 화소 그룹(DPG2)은 제 1 더미 화소 그룹(DPG1)의 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 사이에 연속적으로 배치된 2개 이상의 백색 더미 화소(DPw)를 포함할 수 있다. 여기서, 제 1 더미 화소 그룹(DPG1)의 더미 화소들은 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg)의 순서를 가지도록 데이터 라인의 길이 방향을 따라 배치될 수 있으나, 반드시 이에 한정되지 않는다.Meanwhile, as shown in FIG. 7, in each of the plurality of local dummy groups LG1 to LGn according to an example, the first dummy pixel group DPG1 may include two or more red dummy pixels DPr disposed in succession. Two or more blue dummy pixels DPb disposed in succession and two or more green dummy pixels DPg disposed in succession, wherein the second dummy pixel group DPG2 is a red color of the first dummy pixel group DPG1. Two or more white dummy pixels DPw consecutively disposed between the dummy pixel DPr and the blue dummy pixel DPb. Here, the dummy pixels of the first dummy pixel group DPG1 may be disposed along the length direction of the data line in order of the red dummy pixel DPr, the blue dummy pixel DPb, and the green dummy pixel DPg. However, the present invention is not limited thereto.
추가적으로, 본 예에 따른 더미 화소열(101)은 전술한 복수의 로컬 더미 그룹(LG1 내지 LGn)을 가지면서 데이터 라인(DL)과 나란하도록 비활성 영역(IA)의 제 3 비활성 영역(IA3)에 추가로 배치될 수도 있다. 추가로, 본 예에 따른 더미 화소열(101)은 전술한 복수의 로컬 더미 그룹(LG1 내지 LGn)을 가지면서 게이트 라인(GL)과 나란하도록 비활성 영역(IA)의 제 1 및 제 2 비활성 영역(IA1, IA2)에 추가로 배치될 수도 있다. 결과적으로, 본 예에 따른 더미 화소열(101)은 전술한 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함하는 복수의 로컬 더미 그룹(LG1 내지 LGn)을 가지면서 비활성 영역(IA)의 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4) 중 적어도 하나에 배치될 수 있다. 즉, 비활성 영역(IA)의 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4) 중 적어도 하나는 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함한다.In addition, the
이와 같은, 본 예에 따른 더미 화소열(101)을 포함하는 발광 표시 장치는 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 뿐만 아니라 백색 더미 화소(DPw) 각각에 대해 경시적 변화를 제외한 온도 변화만을 포함하는 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값을 위치별로 센싱할 수 있다. 예를 들어, 본 예에 따른 발광 표시 장치는 도 6에 도시된 더미 화소열(101)의 배치 구조에 따라 적어도 하나의 수평 화소열 및/또는 적어도 하나의 수직 화소열 단위로 더미 화소(DP)의 특성 값(더미 구동 트랜지스터(Tdr')의 특성 값 및/또는 더미 발광 소자(ED')의 특성 값)을 센싱할 수 있다. 특히, 본 예에 따른 발광 표시 장치가 2개 이상의 수평(또는 수직) 화소열 단위로 더미 화소(DP)의 특성 값을 센싱하는 경우, 센싱 값의 정확도가 증가될 수 있으며, 노이즈 성분에 의해 발생되는 센싱 정확도의 저하가 최소화될 수 있다.As described above, the light emitting display device including the
도 8a는 도 6에 도시된 제 1 더미 화소 그룹에 포함된 다른 예에 따른 더미 화소를 나타내는 단면도이며, 도 8b는 도 6에 도시된 제 2 더미 화소 그룹에 포함된 다른 예에 따른 더미 화소를 나타내는 단면도이다.8A is a cross-sectional view illustrating a dummy pixel according to another example included in the first dummy pixel group illustrated in FIG. 6, and FIG. 8B illustrates a dummy pixel according to another example included in the second dummy pixel group illustrated in FIG. 6. It is sectional drawing to show.
도 8a를 도 3과 도 6을 결부하면, 본 출원의 다른 예에 따른 제 1 더미 화소 그룹(DGP1)의 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 각각은 더미 구동 트랜지스터(Tdr')를 포함하는 더미 화소 회로(PC'), 및 더미 화소 회로(PC')와 전기적으로 분리된 더미 발광 소자(ED')를 포함할 수 있다. 이러한 제 1 더미 화소 그룹(DGP1)의 더미 화소(DPr, DPg, DPb)는 더미 화소 회로(PC')와 더미 발광 소자(ED')가 뱅크(190)에 의해 전기적으로 분리되고 컬러필터층(150)을 갖는 것을 제외하고는 도 4에 도시된 표시 화소와 실질적으로 동일한 화소 구조를 갖는다. 이에 따라, 제 1 더미 화소 그룹(DGP1)의 더미 화소(DPr, DPg, DPb)의 구성들 중 뱅크(190) 및 이와 관련된 구성을 제외한 나머지 구성들에 대한 중복 설명은 생략하기로 한다.Referring to FIG. 8A and FIGS. 3 and 6, each of the red dummy pixel DPr, the blue dummy pixel DPb, and the green dummy pixel DPg of the first dummy pixel group DGP1 according to another example of the present application may be used. The dummy pixel circuit PC ′ including the dummy driving transistor Tdr ′ and the dummy light emitting device ED ′ electrically separated from the dummy pixel circuit PC ′ may be included. In the dummy pixels DPr, DPg, and DPb of the first dummy pixel group DGP1, the dummy pixel circuit PC ′ and the dummy light emitting device ED ′ are electrically separated by the
제 1 더미 화소 그룹(DGP1)에서, 뱅크(190)는 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 각각의 개구 영역(OA)에 배치된 더미 발광 소자(ED')의 제 1 전극(E1)을 덮도록 형성된다. 즉, 뱅크(190)는 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 각각의 회로 영역(CA)을 덮도록 형성되고, 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 각각의 개구 영역(OA)과 중첩되는 더미 발광 소자(ED')의 제 1 전극(E1)과 발광층(EL) 사이에 추가로 형성된다. 이에 따라, 뱅크(190)는 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 각각에서 더미 발광 소자(ED')의 제 1 전극(E1)과 발광층(EL) 사이에 개재되어 더미 발광 소자(ED')의 제 1 전극(E1)과 발광층(EL)을 전기적으로 분리함으로써 더미 화소 회로(PC')와 더미 발광 소자(ED')를 전기적으로 분리한다.In the first dummy pixel group DGP1, the
한편, 제 1 더미 화소 그룹(DGP1)은 도 7에 도시된 바와 같이, 더미 화소 회로(PC')와 더미 발광 소자(ED')가 뱅크(190)에 의해 전기적으로 분리되도록 연속적으로 배치된 2개 이상의 적색 더미 화소(DPr)와 연속적으로 배치된 2개 이상의 청색 더미 화소(DPb) 및 연속적으로 배치된 2개 이상의 녹색 더미 화소(DPg)를 포함할 수도 있다.Meanwhile, as illustrated in FIG. 7, the first dummy pixel group DGP1 may include two pixels in which the dummy pixel circuit PC ′ and the dummy light emitting device ED ′ are continuously arranged to be electrically separated by the
도 8b를 도 3과 도 6을 결부하면, 본 예에 따른 제 2 더미 화소 그룹(DGP2)의 백색 더미 화소(DPw)는 더미 구동 트랜지스터(Tdr')를 포함하는 더미 화소 회로(PC'), 및 더미 화소 회로(PC')와 전기적으로 분리된 더미 발광 소자(ED')를 포함할 수 있다. 이러한 제 2 더미 화소 그룹(DGP2)의 백색 더미 화소(DPw)는 더미 화소 회로(PC')와 더미 발광 소자(ED')가 뱅크(190)에 의해 전기적으로 분리되고 컬러필터층(150)을 갖지 않는 것을 제외하고는 도 8a에 도시된 제 1 더미 화소 그룹(DGP1)의 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 각각과 실질적으로 동일한 구성을 가지므로, 이에 대한 중복 설명은 생략하기로 한다.8B and 3 and 6, the white dummy pixel DPw of the second dummy pixel group DGP2 according to the present example may include a dummy pixel circuit PC ′ including a dummy driving transistor Tdr ′; And a dummy light emitting device ED ′ electrically isolated from the dummy pixel circuit PC ′. In the white dummy pixel DPw of the second dummy pixel group DGP2, the dummy pixel circuit PC ′ and the dummy light emitting device ED ′ are electrically separated by the
한편, 제 2 더미 화소 그룹(DPG2)은 더미 화소 회로(PC')와 더미 발광 소자(ED')가 뱅크(190)에 의해 전기적으로 분리되도록 연속적으로 배치된 2개 이상의 백색 더미 화소(DPw)를 포함할 수 있다.On the other hand, the second dummy pixel group DPG2 includes two or more white dummy pixels DPw continuously disposed such that the dummy pixel circuit PC ′ and the dummy light emitting device ED ′ are electrically separated by the
이와 같은, 본 예에 따른 더미 화소를 포함하는 발광 표시 장치는 제 1 더미 화소 그룹(DGP1)에 포함된 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg) 뿐만 아니라 제 2 더미 화소 그룹(DGP2)에 포함된 백색 더미 화소(DPw) 각각에 대해 경시적 변화를 제외한 온도 변화만을 포함하는 더미 구동 트랜지스터(Tdr')의 특성 값을 위치별로 센싱할 수 있다.As such, the light emitting display device including the dummy pixel according to the present exemplary embodiment may include not only the red dummy pixel DPr, the blue dummy pixel DPb, and the green dummy pixel DPg included in the first dummy pixel group DGP1. For each of the white dummy pixels DPw included in the two dummy pixel groups DGP2, a characteristic value of the dummy driving transistor Tdr ′ including only a temperature change excluding a change over time may be sensed for each location.
도 9는 도 1에 도시된 다른 예에 따른 더미 화소열을 나타내는 도면이며, 도 10은 도 9에 도시된 제 1 더미 화소 그룹의 더미 화소를 나타내는 단면도이다.9 is a diagram illustrating a dummy pixel column according to another example illustrated in FIG. 1, and FIG. 10 is a cross-sectional view illustrating dummy pixels of the first dummy pixel group illustrated in FIG. 9.
도 9 및 도 10을 도 1 및 도 3과 결부하면, 본 출원의 다른 예에 따른 더미 화소열(101)은 활성 영역(AA)의 외곽부에 대응되는 기판의 비활성 영역(IA)에 배치된다. 예를 들어, 더미 화소열(101)은 비활성 영역(IA) 중 제 4 비활성 영역(IA4)에 배치되며, 제 1 방향, 즉 데이터 라인의 길이 방향과 나란하게 배치된다.9 and 10, the
본 출원의 다른 예에 따른 더미 화소열(101)은 데이터 라인의 길이 방향을 따라 교번적으로 배치된 복수의 제 1 더미 화소 그룹(DPG1)과 복수의 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다.The
상기 복수의 제 1 더미 화소 그룹(DPG1) 각각은 복수의 더미 화소(DP) 중 컬러필터층(150)을 갖는 복수의 제 1 더미 화소(DP1)를 포함할 수 있다. 여기서, 제 1 더미 화소 그룹(DPG1)은 2개 이상의 제 1 더미 화소(DP1)를 포함할 수 있으며, 예를 들어, 2개, 3개, 또는 4개의 제 1 더미 화소(DP1)를 포함할 수 있다.Each of the plurality of first dummy pixel groups DPG1 may include a plurality of first dummy pixels DP1 having the
상기 복수의 제 1 더미 화소(DP1)는 데이터 라인의 길이 방향을 따라 연속적으로 배치될 수 있다. 복수의 제 1 더미 화소(DP1)는 컬러필터층(150)을 제외하고는 도 4에 도시된 표시 화소(P)와 실질적으로 동일한 화소 구조를 갖는다. 이에 따라, 복수의 제 1 더미 화소(DP1)의 구성들 중 컬러필터층(150)을 제외한 나머지 구성들에 대한 중복 설명은 생략하기로 한다.The plurality of first dummy pixels DP1 may be continuously disposed along the length direction of the data line. The plurality of first dummy pixels DP1 has a pixel structure substantially the same as that of the display pixel P illustrated in FIG. 4 except for the
상기 복수의 제 1 더미 화소(DP1) 각각의 컬러필터층(150)은 더미 발광 소자(ED')(또는 개구 영역(OA))와 중첩되도록 상기 기판 상에 적층된 적색 컬러필터(150r)와 녹색 컬러필터(150g) 및 청색 컬러필터(150b)를 포함할 수 있다.The
상기 복수의 제 1 더미 화소(DP1)의 컬러필터층(150)은 더미 발광 소자(ED')에 입사되는 외부 광을 차단하는 차광층의 역할을 함으로써 복수의 제 1 더미 화소(DP1) 각각의 특성 값이 외부 광에 의해 변화되는 것을 방지하거나 최소화한다. 예를 들어, 복수의 제 1 더미 화소(DP1)의 컬러필터층(150)은 외부 광에 의한 더미 발광 소자(ED')의 열화를 방지하거나 최소화한다.The
상기 복수의 제 2 더미 화소 그룹(DPG2)은 복수의 제 1 더미 화소 그룹(DPG1) 사이에 배치될 수 있다. 복수의 제 2 더미 화소 그룹(DPG2) 각각은 복수의 더미 화소(DP) 중 컬러필터층(150)을 갖지 않는 복수의 제 2 더미 화소(DP2)를 포함할 수 있다. 즉, 복수의 제 2 더미 화소 그룹(DPG2) 각각은 복수의 더미 화소(DP)에서 제 1 더미 화소(DP1)를 제외한 나머지 더미 화소 중 2개 이상을 포함할 수 있다. 여기서, 제 2 더미 화소 그룹(DPG2)에 포함되는 제 2 더미 화소(DP)의 개수는 제 1 더미 화소 그룹(DPG1)에 포함되는 제 1 더미 화소(DP1)의 개수와 동일할 수 있다.The plurality of second dummy pixel groups DPG2 may be disposed between the plurality of first dummy pixel groups DPG1. Each of the plurality of second dummy pixel groups DPG2 may include a plurality of second dummy pixels DP2 having no
상기 복수의 제 2 더미 화소(DP2)는 데이터 라인의 길이 방향을 따라 연속적으로 배치될 수 있다. 복수의 제 2 더미 화소(DP2)는 도 10에 도시된 제 1 더미 화소(DP1)에서 컬러필터층(150)이 제거된 구조를 가지거나 도 5에 도시된 바와 같이, 제 4 표시 화소 또는 백색 더미 화소와 실질적으로 동일한 화소 구조를 갖는다. 이에 따라, 복수의 제 2 더미 화소(DP1)에 대한 중복 설명은 생략하기로 한다.The plurality of second dummy pixels DP2 may be continuously disposed along the length direction of the data line. The plurality of second dummy pixels DP2 have a structure in which the
상기 복수의 제 2 더미 화소(DP2) 각각은 복수의 제 1 더미 화소(DP1)와 달리 외부 광에 의해 특성 값이 변화될 수 있다. 복수의 제 2 더미 화소(DP2)는 외부 광에 의해 더미 발광 소자(ED')가 열화될 수 있다. 이러한 제 2 더미 화소(DP2)는 제 1 더미 화소(DP1)와 대비하여 외부 광에 의한 더미 화소(DP)의 특성 변화 여부를 센싱하기 위해 사용될 수 있다.Unlike the plurality of first dummy pixels DP1, each of the plurality of second dummy pixels DP2 may have a characteristic value changed by external light. In the plurality of second dummy pixels DP2, the dummy light emitting device ED ′ may be deteriorated by external light. The second dummy pixel DP2 may be used to sense whether a characteristic change of the dummy pixel DP is caused by external light as compared to the first dummy pixel DP1.
이와 같은, 본 예에 따른 더미 화소열(101)을 포함하는 발광 표시 장치는 복수의 제 1 더미 화소 그룹(DPG1) 각각의 제 1 더미 화소(DP1)에 대해 경시적 변화와 외부 광에 의한 변화를 제외한 온도 변화만을 포함하는 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값을 센싱할 수 있으며, 복수의 제 2 더미 화소 그룹(DPG2) 각각의 제 2 더미 화소(DP2)에 대해 경시적 변화를 제외한 외부 광에 의한 변화와 온도 변화를 포함하는 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값을 센싱할 수 있다. 이에 따라, 본 예에 따른 발광 표시 장치는 제 1 더미 화소(DP1)의 센싱 값과 제 2 더미 화소(DP2)의 센싱 값을 비교하여 광 보상 게인 값을 산출하여 화소 데이터(Pdata)를 추가로 보정할 수 있다.As described above, in the light emitting display device including the
도 11은 본 출원의 다른 예에 따른 더미 화소의 배치 구조를 설명하기 위한 도면이며, 도 12는 도 11에 도시된 더미 화소의 배치 구조를 나타내는 도면이다.FIG. 11 is a diagram illustrating an arrangement structure of dummy pixels according to another example of the present application, and FIG. 12 is a diagram illustrating an arrangement structure of the dummy pixels illustrated in FIG. 11.
도 11 및 도 12를 도 3과 결부하면, 본 출원의 다른 예에 따른 더미 화소(DP)는 표시 패널(10)의 제 1 비활성 영역(IA1)에 배치될 수 있다.11 and 12, the dummy pixel DP according to another example of the present application may be disposed in the first non-active area IA1 of the
상기 제 1 비활성 영역(IA1)은 복수의 제 1 로컬 더미 그룹(LG1)과 복수의 제 1 로컬 더미 그룹(LG1) 사이에 배치된 복수의 제 2 로컬 더미 그룹(LG2)을 갖는 더미 화소열(101)을 포함할 수 있다.The first non-active area IA1 has a dummy pixel column having a plurality of second local dummy groups LG2 disposed between the plurality of first local dummy groups LG1 and the plurality of first local dummy groups LG1. 101).
상기 복수의 제 1 및 제 2 로컬 더미 그룹(LG1, LG2) 각각은 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다.Each of the plurality of first and second local dummy groups LG1 and LG2 may include a first dummy pixel group DPG1 and a second dummy pixel group DPG2.
상기 복수의 제 1 로컬 더미 그룹(LG1) 각각에 포함된 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)의 더미 화소 각각은 더미 구동 트랜지스터(Tdr')를 포함하는 더미 화소 회로(PC'), 및 더미 화소 회로(PC')와 전기적으로 연결된 더미 발광 소자(ED')를 포함할 수 있다.Each of the dummy pixels of the first dummy pixel group DPG1 and the second dummy pixel group DPG2 included in each of the plurality of first local dummy groups LG1 includes a dummy driving transistor Tdr '. And a dummy light emitting device ED 'electrically connected to the dummy pixel circuit PC'.
상기 복수의 제 1 로컬 더미 그룹(LG1) 각각에 포함된 제 1 더미 화소 그룹(DPG1)은 도 6 또는 도 7에 도시된 제 1 더미 화소 그룹과 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.Since the first dummy pixel group DPG1 included in each of the plurality of first local dummy groups LG1 has substantially the same pixel structure as the first dummy pixel group shown in FIG. The description will be omitted.
상기 복수의 제 1 로컬 더미 그룹(LG1) 각각에 포함된 제 2 더미 화소 그룹(DPG2)은 도 6 또는 도 7에 도시된 제 2 더미 화소 그룹과 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.The second dummy pixel group DPG2 included in each of the plurality of first local dummy groups LG1 has a pixel structure substantially the same as that of the second dummy pixel group illustrated in FIG. 6 or 7, and thus overlaps with the second dummy pixel group DPG2. The description will be omitted.
상기 복수의 제 2 로컬 더미 그룹(LG2) 각각에 포함된 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)의 더미 화소 각각은 더미 구동 트랜지스터(Tdr')를 포함하는 더미 화소 회로(PC'), 및 더미 화소 회로(PC')와 전기적으로 분리된 더미 발광 소자(ED')를 포함할 수 있다.Each of the dummy pixels of the first dummy pixel group DPG1 and the second dummy pixel group DPG2 included in each of the plurality of second local dummy groups LG2 includes a dummy driving transistor Tdr '. And a dummy light emitting device ED 'electrically separated from the dummy pixel circuit PC'.
상기 복수의 제 2 로컬 더미 그룹(LG2) 각각에 포함된 제 1 더미 화소 그룹(DPG1)의 더미 화소는 도 8a에 도시된 적색 더미 화소(DPr)와 청색 더미 화소(DPb) 및 녹색 더미 화소(DPg)와 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.The dummy pixels of the first dummy pixel group DPG1 included in each of the plurality of second local dummy groups LG2 include the red dummy pixels DPr, the blue dummy pixels DPb, and the green dummy pixels shown in FIG. 8A. Since the pixel structure is substantially the same as DPg), duplicate description thereof will be omitted.
상기 복수의 제 2 로컬 더미 그룹(LG2) 각각에 포함된 제 2 더미 화소 그룹(DPG2)의 더미 화소는 도 8b에 도시된 백색 더미 화소(DPw)와 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.Since the dummy pixels of the second dummy pixel group DPG2 included in each of the plurality of second local dummy groups LG2 have substantially the same pixel structure as the white dummy pixel DPw shown in FIG. 8B, Duplicate explanations will be omitted.
도 13은 본 출원의 일 예에 따른 발광 표시 장치에서, 표시 패널의 구동시 표시 패널의 온도 분포를 나타내는 도면이다.13 is a view illustrating a temperature distribution of a display panel when the display panel is driven in the light emitting display device according to an example of the present application.
도 13을 도 1과 결부하면, 표시 패널(10)의 구동시, 표시 패널(10)의 온도는 표시 패널(10)과 데이터 구동 회로부(330) 간의 연결 부분에 대응되는 영역에서 상대적으로 높은 온도 분포를 갖는다. 예를 들어, 표시 패널(10)의 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4) 중 제 1 비활성 영역(IA1)은 데이터 구동 회로부(330)와 전기적으로 연결되면서 데이터 구동 회로부(330) 상에 배치됨으로써 데이터 구동 회로부(330)의 구동에 따라 발생되는 열 등에 의해 상대적으로 높은 온도 분포를 갖는다.Referring to FIG. 13 and FIG. 1, when the
따라서, 본 예에 따른 더미 화소의 배치 구조를 포함하는 발광 표시 장치는, 도 11 및 도 12에 도시된 바와 같이, 표시 패널(10)의 제 1 비활성 영역(IA1)에 배치된 복수의 더미 화소(DP)를 포함하며, 센싱 구동에서, 경시적 변화를 제외한 온도 변화만을 포함하는 복수의 더미 화소(DP) 각각의 특성 값을 센싱하고, 이를 기반으로 각 표시 화소(P)에 공급될 화소 데이터를 보정함으로써 별도의 온도 센서 없이도 표시 패널(10)의 온도를 센싱하여 온도 변화에 따른 화소(P)의 특성 변화를 효과적으로 보상할 수 있다.Accordingly, the light emitting display device including the dummy pixel arrangement structure according to the present exemplary embodiment includes a plurality of dummy pixels disposed in the first non-active area IA1 of the
도 14는 본 출원의 또 다른 예에 따른 더미 화소의 배치 구조를 설명하기 위한 도면이며, 도 15는 도 14에 도시된 더미 화소의 배치 구조를 나타내는 도면이다.FIG. 14 is a diagram illustrating an arrangement structure of dummy pixels according to another example of the present application, and FIG. 15 is a diagram illustrating an arrangement structure of dummy pixels illustrated in FIG. 14.
도 14 및 도 15를 도 3과 결부하면, 본 출원의 또 다른 예에 따른 더미 화소(DP)는 표시 패널(10)의 활성 영역(AA)을 둘러싸도록 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4)에 각각 배치될 수 있다.14 and 15, the dummy pixel DP according to another example of the present application may include the first to fourth non-active areas IA1, which surround the active area AA of the
상기 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4) 각각은 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다.Each of the first to fourth non-active areas IA1, IA2, IA3, and IA4 may include a first dummy pixel group DPG1 and a second dummy pixel group DPG2.
상기 제 1 내지 제 4 비활성 영역(IA1, IA2, IA3, IA4) 각각은 복수의 제 1 로컬 더미 그룹(LG1)과 복수의 제 1 로컬 더미 그룹(LG1) 사이에 배치된 복수의 제 2 로컬 더미 그룹(LG2)을 포함할 수 있다. 상기 제 2 내지 제 4 비활성 영역(IA2, IA3, IA4) 각각은 복수의 제 3 로컬 더미 그룹(LG3)을 더 포함할 수 있다. 그리고, 상기 복수의 제 1 내지 제 3 로컬 더미 그룹(LG1, LG2, LG3) 각각은 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다.Each of the first to fourth non-active areas IA1, IA2, IA3, and IA4 may include a plurality of second local dummy units disposed between the plurality of first local dummy groups LG1 and the plurality of first local dummy groups LG1. It may include a group LG2. Each of the second to fourth non-active areas IA2, IA3, and IA4 may further include a plurality of third local dummy groups LG3. Each of the first to third local dummy groups LG1, LG2, and LG3 may include a first dummy pixel group DPG1 and a second dummy pixel group DPG2.
상기 제 1 비활성 영역(IA1)은 복수의 제 1 로컬 더미 그룹(LG1)과 복수의 제 1 로컬 더미 그룹(LG1) 사이에 배치된 복수의 제 2 로컬 더미 그룹(LG2)을 포함할 수 있다. 제 1 비활성 영역(IA1)에 배치된 복수의 제 1 및 제 2 로컬 더미 그룹(LG1, LG2)은 표시 패널(10)의 제 1 중심 라인(CL1)(또는 가로 중심 라인)을 기준으로 좌우 대칭 구조를 가질 수 있다. 제 1 비활성 영역(IA1)에 배치된 복수의 제 1 및 제 2 로컬 더미 그룹(LG1, LG2) 각각은 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다. 이러한 제 1 비활성 영역(IA1)에 배치된 복수의 제 1 및 제 2 로컬 더미 그룹(LG1, LG2) 각각은 도 11 및 도 12에 도시된 복수의 제 1 및 제 2 로컬 더미 그룹(LG1, LG2) 각각과 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.The first non-active area IA1 may include a plurality of first local dummy groups LG1 and a plurality of second local dummy groups LG2 disposed between the plurality of first local dummy groups LG1. The plurality of first and second local dummy groups LG1 and LG2 disposed in the first non-active area IA1 are symmetrical with respect to the first center line CL1 (or the horizontal center line) of the
상기 제 2 내지 제 4 비활성 영역(IA2, IA3, IA4) 각각은 그 길이 방향을 따라 순차적으로 배치된 복수의 제 1 내지 제 3 로컬 더미 그룹(LG1, LG2, LG3)을 포함할 수 있다.Each of the second to fourth non-active areas IA2, IA3, and IA4 may include a plurality of first to third local dummy groups LG1, LG2, and LG3 sequentially disposed along the length direction.
상기 제 2 비활성 영역(IA2)에서, 제 1 로컬 더미 그룹(LG1)은 제 3 및 제 4 비활성 영역(IA3, IA4)에 인접하도록 배치되고, 제 2 로컬 더미 그룹(LG2)은 제 1 로컬 더미 그룹(LG1)에 인접하도록 배치되며, 제 3 로컬 더미 그룹(LG3)은 제 2 로컬 더미 그룹(LG2)에 인접하도록 배치될 수 있다. 이러한 제 2 비활성 영역(IA2)에 배치된 복수의 제 1 내지 제 3 로컬 더미 그룹(LG1, LG2, LG3)은 표시 패널(10)의 제 1 중심 라인(CL1)을 기준으로 좌우 대칭 구조를 가질 수 있다.In the second inactive area IA2, the first local dummy group LG1 is disposed to be adjacent to the third and fourth inactive areas IA3 and IA4, and the second local dummy group LG2 is disposed in the first local dummy. The third local dummy group LG3 may be disposed to be adjacent to the group LG1, and the third local dummy group LG3 may be disposed to be adjacent to the second local dummy group LG2. The plurality of first to third local dummy groups LG1, LG2, and LG3 disposed in the second non-active area IA2 may have a left-right symmetrical structure with respect to the first center line CL1 of the
상기 제 3 및 제 4 비활성 영역(IA3, IA4) 각각에서, 제 1 로컬 더미 그룹(LG1)은 제 1 및 제 2 비활성 영역(IA1, IA2)에 인접하도록 배치되고, 제 2 로컬 더미 그룹(LG2)은 제 1 로컬 더미 그룹(LG1)에 인접하도록 배치되며, 제 3 로컬 더미 그룹(LG3)은 제 2 로컬 더미 그룹(LG2)에 인접하도록 배치될 수 있다. 특히, 제 3 및 제 4 비활성 영역(IA3, IA4) 각각에서, 복수의 제 1 및 제 2 로컬 더미 그룹(LG1, LG2)은 제 1 비활성 영역(IA1)에 인접한 표시 패널(10)의 상단 영역, 제 2 비활성 영역(IA2)에 인접한 표시 패널(10)의 하단 영역, 및 상단 영역과 하단 영역 사이의 중간 영역에 각각 배치될 수 있다. 그리고, 제 3 및 제 4 비활성 영역(IA3, IA4) 각각에서, 복수의 제 3 로컬 더미 그룹(LG3)은 표시 패널(10)의 상단 영역과 중간 영역 사이의 영역, 및 표시 패널(10)의 하단 영역과 중간 영역 사이의 영역에 각각 배치될 수 있다. 이러한 제 3 및 제 4 비활성 영역(IA3, IA4)에 배치된 복수의 제 1 내지 제 3 로컬 더미 그룹(LG1, LG2, LG3)은 표시 패널(10)의 제 2 중심 라인(CL2)(또는 세로 중심 라인)을 기준으로 상하 대칭 구조를 가질 수 있다.In each of the third and fourth inactive regions IA3 and IA4, the first local dummy group LG1 is disposed to be adjacent to the first and second inactive regions IA1 and IA2, and the second local dummy group LG2. ) May be disposed adjacent to the first local dummy group LG1, and the third local dummy group LG3 may be disposed adjacent to the second local dummy group LG2. In particular, in each of the third and fourth inactive regions IA3 and IA4, the plurality of first and second local dummy groups LG1 and LG2 may be formed in the upper region of the
상기 제 2 내지 제 4 비활성 영역(IA2, IA3, IA4) 각각에 배치된 복수의 제 1 내지 제 3 로컬 더미 그룹(LG1, LG2, LG3) 각각은 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)을 포함할 수 있다.Each of the first to third local dummy groups LG1, LG2, and LG3 disposed in each of the second to fourth non-active areas IA2, IA3, and IA4 may have a first dummy pixel group DPG1 and a second dummy. The pixel group DPG2 may be included.
제 2 내지 제 4 비활성 영역(IA2, IA3, IA4) 각각에 배치된 복수의 제 1 로컬 더미 그룹(LG1) 각각의 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2) 각각은 도 11 및 도 12에 도시된 제 1 로컬 더미 그룹(LG1)의 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)과 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.Each of the first dummy pixel group DPG1 and the second dummy pixel group DPG2 of each of the plurality of first local dummy groups LG1 disposed in each of the second to fourth non-active areas IA2, IA3, and IA4 is illustrated in FIG. Since the first dummy pixel group DPG1 and the second dummy pixel group DPG2 of the first local dummy group LG1 illustrated in FIGS. 11 and 12 have substantially the same pixel structure, the description thereof will not be repeated. Shall be.
제 2 내지 제 4 비활성 영역(IA2, IA3, IA4) 각각에 배치된 복수의 제 2 로컬 더미 그룹(LG2) 각각의 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2) 각각은 도 11 및 도 12에 도시된 제 2 로컬 더미 그룹(LG2)의 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2)과 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.Each of the first dummy pixel group DPG1 and the second dummy pixel group DPG2 of each of the plurality of second local dummy groups LG2 disposed in each of the second to fourth non-active areas IA2, IA3, and IA4 is illustrated in FIG. Since the first dummy pixel group DPG1 and the second dummy pixel group DPG2 of the second local dummy group LG2 shown in FIGS. 11 and 12 have substantially the same pixel structures, redundant description thereof will be omitted. Shall be.
제 2 내지 제 4 비활성 영역(IA2, IA3, IA4) 각각에 배치된 복수의 제 3 로컬 더미 그룹(LG3) 각각의 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2) 각각은 도 9 및 도 10에 도시된 제 1 더미 화소 그룹(DPG1)과 제 2 더미 화소 그룹(DPG2) 각각과 실질적으로 동일한 화소 구조를 가지므로, 이에 대한 중복 설명은 생략하기로 한다.Each of the first dummy pixel group DPG1 and the second dummy pixel group DPG2 of each of the plurality of third local dummy groups LG3 disposed in each of the second to fourth non-active areas IA2, IA3, and IA4 is illustrated in FIG. Since the first dummy pixel group DPG1 and the second dummy pixel group DPG2 shown in FIGS. 9 and 10 have substantially the same pixel structure, overlapping description thereof will be omitted.
본 예에서, 복수의 제 1 로컬 더미 그룹(LG1) 각각은 경시 변화를 제외한 온도 변화에 따른 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값이 센싱될 수 있도록 표시 패널(10)의 구동시 상대적으로 높은 온도를 갖는 제 1 비활성 영역(IA1)뿐만 아니라 제 2 내지 제 4 비활성 영역(IA2, IA3, IA4)에도 배치된다. 그리고, 복수의 제 2 로컬 더미 그룹(LG2) 각각은 경시 변화를 제외한 온도 변화에 따른 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr')의 특성 값이 센싱될 수 있도록 표시 패널(10)의 구동시 상대적으로 높은 온도를 갖는 복수의 제 1 로컬 더미 그룹(LG1) 각각에 인접하게 배치된다. 또한, 복수의 제 3 로컬 더미 그룹(LG3) 각각은 경시적 변화와 외부 광에 의한 변화를 제외한 온도 변화만을 포함하는 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값과 경시적 변화를 제외한 외부 광에 의한 변화와 온도 변화를 포함하는 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값이 센싱될 수 있도록 표시 패널(10)의 구동시 상대적으로 낮은 온도를 갖는 제 2 내지 제 4 비활성 영역(IA2, IA3, IA4)에 배치된다.In the present example, each of the plurality of first local dummy groups LG1 may have characteristics of each of the dummy driving transistor Tdr 'and / or the dummy light emitting device ED' in the dummy pixel DP according to the temperature change except for the change over time. In order to sense the value, the
이와 같은, 본 예에 따른 더미 화소의 배치 구조를 포함하는 발광 표시 장치는 제 1 로컬 더미 그룹(LG1)의 더미 화소(DP)를 통해 경시 변화를 제외한 온도 변화에 따른 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값, 제 2 로컬 더미 그룹(LG2)의 더미 화소(DP)를 통해 경시 변화를 제외한 온도 변화에 따른 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr')의 특성 값, 및 제 3 로컬 더미 그룹(LG3)의 더미 화소(DP)를 통해 경시적 변화를 제외한 외부 광의 유무에 따른 광학적 변화와 온도 변화에 따른 더미 화소(DP) 내 더미 구동 트랜지스터(Tdr') 및/또는 더미 발광 소자(ED') 각각의 특성 값을 각각 센싱하여 온도 보상 게인 값을 산출해 표시 화소(P)에 표시될 화소 데이터(Pdata)의 보상 값에 반영함으로써 표시 화소(P) 내 구동 트랜지스터의 특성 값 및/또는 발광 소자의 특성 변화를 정확한 센싱하여 보상할 수 있다.In the light emitting display device including the dummy pixel arrangement structure according to the present exemplary embodiment, a dummy in the dummy pixel DP according to a temperature change excluding a change over time through the dummy pixel DP of the first local dummy group LG1 is provided. The dummy pixel DP according to the temperature change except for the change over time through the characteristic value of each of the driving transistor Tdr 'and / or the dummy light emitting device ED' and the dummy pixel DP of the second local dummy group LG2. Through the characteristic value of the internal dummy driving transistor Tdr 'and the dummy pixel DP of the third local dummy group LG3, the optical pixel according to the presence or absence of external light except the change over time and the dummy pixel DP according to the temperature change ) And a compensation value of the pixel data Pdata to be displayed on the display pixel P by calculating a temperature compensation gain value by sensing a characteristic value of each of the dummy driving transistor Tdr 'and / or the dummy light emitting device ED'. Driving transistor in the display pixel P The characteristic value and / or the characteristic variation of the light emitting element of the emitter can be compensated by accurate sensing.
도 16a는 비교 예에 있어서, 표시 화소 내 구동 트랜지스터의 이동도에 대한 온도별 경시 변화를 설명하기 위한 그래프이며, 도 16b는 본 출원 일 예에 있어서, 표시 화소 내 구동 트랜지스터의 이동도에 대한 온도별 경시 변화를 설명하기 위한 그래프이다. 도 16a 및 도 16b 각각에서, 가로 축은 표시 화소 내 구동 트랜지스터에 이동도 센싱 값, 세로 축은 센싱 값에 대한 보상 게인 값, 점선 그래프는 상온에서의 경시 변화, 일점 쇄선 그래프는 45°C에서의 경시 변화, 및 굵은 실선은 60°C에서의 경시 변화를 각각 나타낸다.FIG. 16A is a graph illustrating a change in temperature with respect to the mobility of a driving transistor in a display pixel in a comparative example, and FIG. 16B is a temperature of the mobility of the driving transistor in a display pixel in an example of the present application. This is a graph to explain the change over time. In each of FIGS. 16A and 16B, the horizontal axis shows the mobility sensing value in the driving transistor in the display pixel, the vertical axis shows the compensation gain value for the sensing value, the dotted line graph shows the change over time at room temperature, and the dashed-dotted graph shows the change over time at 45 ° C. Changes, and bold solid lines, respectively, represent changes over time at 60 ° C.
도 16a에 도시된 바와 같이, 비교 예는 표시 화소 내 구동 트랜지스터의 이동도에 대한 경시 변화의 기울기는 온도가 높아질수록 감소하는 것을 알 수 있다. 즉, 비교 예는 센싱 구동에서 표시 화소 내 구동 트랜지스터의 이동도를 센싱하고, 이를 기반으로 보상 게인 값을 산출하기 때문에 구동에 따른 구동 트랜지스터의 경시 변화와 온도에 따른 변화로 인하여 온도가 높아질수록 구동 트랜지스터의 이동도에 대한 경시 변화의 기울기가 감소한다. 따라서, 비교 예는 온도에 따른 경시 변화로 인하여 표시 화소 내 구동 트랜지스터의 이동도를 정확하게 센싱하여 보상할 없다.As shown in FIG. 16A, it can be seen that in the comparative example, the slope of the temporal change with respect to the mobility of the driving transistor in the display pixel decreases as the temperature increases. That is, the comparative example senses the mobility of the driving transistor in the display pixel in the sensing driving and calculates a compensation gain value based on the sensing. Therefore, as the temperature increases due to the change of the driving transistor over time and the temperature, the driving increases. The slope of the change over time with respect to the mobility of the transistor decreases. Therefore, the comparative example cannot accurately compensate for and compensate for the mobility of the driving transistor in the display pixel due to the change with time with temperature.
도 16b에 도시된 바와 같이, 본 출원의 일 예는 표시 화소 내 구동 트랜지스터의 이동도에 대한 경시 변화의 기울기는 온도가 높아지더라도 비교 예 대비 크게 감소하지 않는 것을 알 수 있다. 즉, 본 출원의 일 예는 센싱 구동에서 더미 화소 내 구동 트랜지스터의 이동도를 센싱하고, 이를 기반으로 표시 화소에 대한 보상 게인 값을 산출하기 때문에 온도가 높아지더라도 구동 트랜지스터의 이동도에 대한 경시 변화의 기울기가 감소하지 않는다. 따라서, 본 출원의 일 예는 더미 화소의 센싱 값을 기반으로 표시 화소 내 구동 트랜지스터의 이동도를 온도에 따른 변화와 경시 변화로 구분할 수 있기 때문에 표시 화소 내 구동 트랜지스터의 이동도를 정확하게 센싱하여 보상할 수 있다.As shown in FIG. 16B, it can be seen that, as an example of the present application, the slope of the temporal change with respect to the mobility of the driving transistor in the display pixel does not decrease significantly even when the temperature increases. That is, one example of the present application senses the mobility of the driving transistor in the dummy pixel in the sensing driving, and calculates a compensation gain value for the display pixel based on the sensing time, and thus changes over time with respect to the mobility of the driving transistor even when the temperature increases. The slope of does not decrease. Thus, in the present application, since the mobility of the driving transistor in the display pixel can be classified into a change according to temperature and a change over time based on the sensing value of the dummy pixel, the mobility of the driving transistor in the display pixel is accurately sensed and compensated. can do.
본 출원에 따른 발광 표시 장치는 아래와 같이 설명될 수 있다.The light emitting display device according to the present application may be described as follows.
본 출원의 일 예에 따른 발광 표시 장치는 활성 영역과 활성 영역을 둘러싸는 비활성 영역을 갖는 기판, 활성 영역에 배치되며 구동 트랜지스터를 포함하는 화소 회로 및 구동 트랜지스터와 전기적으로 연결된 발광 소자를 갖는 복수의 표시 화소, 및 비활성 영역에 배치되며 더미 구동 트랜지스터를 포함하는 더미 화소 회로 및 더미 구동 트랜지스터와 전기적으로 연결되거나 전기적으로 분리된 더미 발광 소자를 갖는 복수의 더미 화소를 포함하며, 복수의 더미 화소는 제 1 더미 화소 그룹 및 제 2 더미 화소 그룹으로 그룹화되며, 제 1 더미 화소 그룹과 제 2 더미 화소 그룹 중 제 1 더미 화소 그룹의 더미 화소는 더미 발광 소자와 중첩되는 컬러필터층을 더 포함할 수 있다.A light emitting display device according to an example of the present application has a plurality of substrates having an active region and an inactive region surrounding the active region, a pixel circuit disposed in the active region, including a driving transistor, and a light emitting element electrically connected to the driving transistor. And a plurality of dummy pixels having a display pixel, and a dummy pixel circuit disposed in an inactive region and including a dummy driving transistor, and a dummy light emitting element electrically connected to or electrically separated from the dummy driving transistor, wherein the plurality of dummy pixels include a plurality of dummy pixels. The dummy pixels of the first dummy pixel group and the second dummy pixel group, which are grouped into the first dummy pixel group and the second dummy pixel group, may further include a color filter layer overlapping the dummy light emitting device.
본 출원의 일 예에서, 기판의 비활성 영역은 기판의 제 1 가장자리에 정의된 제 1 비활성 영역, 제 1 비활성 영역과 나란한 기판의 제 2 가장자리에 정의된 제 2 비활성 영역, 기판의 제 3 가장자리에 정의된 제 3 비활성 영역, 및 제 3 비활성 영역과 나란한 기판의 제 4 가장자리에 정의된 제 4 비활성 영역을 포함하며, 제 1 내지 제 4 비활성 영역 중 적어도 하나는 제 1 더미 화소 그룹과 제 2 더미 화소 그룹을 포함할 수 있다.In one example of the present application, an inactive region of a substrate is defined by a first inactive region defined at a first edge of the substrate, a second inactive region defined at a second edge of the substrate parallel to the first inactive region, at a third edge of the substrate A third inactive region defined, and a fourth inactive region defined at a fourth edge of the substrate parallel to the third inactive region, wherein at least one of the first to fourth inactive regions is a first dummy pixel group and a second dummy It may include a pixel group.
본 출원의 일 예에서, 더미 발광 소자는 더미 구동 트랜지스터와 전기적으로 연결되고, 컬러필터층은 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터 중 적어도 하나를 포함하며, 제 1 더미 화소 그룹은 복수의 더미 화소 중 적색 컬러필터를 갖는 적어도 하나의 적색 더미 화소와 녹색 컬러필터를 갖는 적어도 하나의 녹색 더미 화소 및 청색 컬러필터를 갖는 적어도 하나의 청색 더미 화소를 포함하며, 제 2 더미 화소 그룹은 복수의 더미 화소 중 컬러필터층을 갖지 않는 적어도 하나의 백색의 더미 화소를 포함할 수 있다.In an example of the present application, the dummy light emitting device is electrically connected to the dummy driving transistor, and the color filter layer includes at least one of a red color filter, a green color filter, and a blue color filter, and the first dummy pixel group includes a plurality of dummy At least one red dummy pixel having a red color filter and at least one green dummy pixel having a green color filter and at least one blue dummy pixel having a blue color filter, wherein the second dummy pixel group includes a plurality of dummy pixels. At least one dummy pixel having no color filter layer among the pixels may be included.
본 출원의 일 예에서, 기판의 비활성 영역은 복수의 로컬 더미 그룹을 갖는 더미 화소열을 포함하며, 복수의 로컬 더미 그룹 각각은 제 1 더미 화소 그룹과 제 2 더미 화소 그룹을 포함할 수 있다.In an example of the present application, the inactive region of the substrate may include a dummy pixel column having a plurality of local dummy groups, and each of the plurality of local dummy groups may include a first dummy pixel group and a second dummy pixel group.
본 출원의 일 예에서, 기판의 비활성 영역은 복수의 더미 화소를 포함하는 더미 화소열을 포함하고, 제 1 더미 화소 그룹과 제 2 더미 화소 그룹은 더미 화소열의 길이 방향을 따라 교번적으로 배치되며, 컬러필터층은 기판 상에 적층된 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터를 포함할 수 있다.In an example of the present application, the inactive region of the substrate includes a dummy pixel column including a plurality of dummy pixels, and the first dummy pixel group and the second dummy pixel group are alternately disposed along the length direction of the dummy pixel column. The color filter layer may include a red color filter, a green color filter, and a blue color filter stacked on the substrate.
본 출원의 일 예에 발광 표시 장치는 복수의 더미 화소 각각의 더미 구동 트랜지스터와 더미 발광 소자를 전기적으로 분리하는 뱅크를 더 포함할 수 있다.The light emitting display device may further include a bank for electrically separating the dummy driving transistor and the dummy light emitting element of each of the plurality of dummy pixels.
본 출원의 일 예에서, 기판의 비활성 영역은 복수의 로컬 더미 그룹을 갖는 더미 화소열을 포함하며, 복수의 로컬 더미 그룹 각각은 제 1 더미 화소 그룹과 제 2 더미 화소 그룹을 포함할 수 있다.In an example of the present application, the inactive region of the substrate may include a dummy pixel column having a plurality of local dummy groups, and each of the plurality of local dummy groups may include a first dummy pixel group and a second dummy pixel group.
본 출원의 일 예에서, 기판의 비활성 영역은 기판의 제 1 가장자리에 정의된 제 1 비활성 영역을 포함하고, 제 1 비활성 영역은 복수의 제 1 로컬 더미 그룹과 복수의 제 1 로컬 더미 그룹 사이에 배치된 복수의 제 2 로컬 더미 그룹을 가지며, 복수의 제 1 및 제 2 로컬 더미 그룹 각각은 제 1 더미 화소 그룹과 제 2 더미 화소 그룹을 포함할 수 있다.In one example of the present application, an inactive region of a substrate includes a first inactive region defined at a first edge of the substrate, the first inactive region being between a plurality of first local dummy groups and a plurality of first local dummy groups Each of the plurality of first and second local dummy groups may include a first dummy pixel group and a second dummy pixel group.
본 출원의 일 예에서, 복수의 제 1 로컬 더미 그룹 각각의 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 더미 구동 트랜지스터와 전기적으로 연결되며, 복수의 제 2 로컬 더미 그룹 각각의 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 더미 구동 트랜지스터와 전기적으로 분리될 수 있다.In an example of the present application, the dummy light emitting devices of the dummy pixels disposed in the first and second dummy pixel groups of each of the plurality of first local dummy groups are electrically connected to the dummy driving transistor, and the plurality of second local dummy groups are provided. The dummy light emitting devices of the dummy pixels disposed in each of the first and second dummy pixel groups may be electrically separated from the dummy driving transistor.
본 출원의 일 예에서, 기판의 비활성 영역은 기판의 제 1 가장자리에 정의된 제 1 비활성 영역, 제 1 비활성 영역과 나란한 기판의 제 2 가장자리에 정의된 제 2 비활성 영역, 기판의 제 3 가장자리에 정의된 제 3 비활성 영역, 및 제 3 비활성 영역과 나란한 기판의 제 4 가장자리에 정의된 제 4 비활성 영역을 더 포함하고, 수의 제 1 내지 제 4 비활성 영역 각각은 제 1 더미 화소 그룹과 제 2 더미 화소 그룹을 포함할 수 있다.In one example of the present application, an inactive region of a substrate is defined by a first inactive region defined at a first edge of the substrate, a second inactive region defined at a second edge of the substrate parallel to the first inactive region, at a third edge of the substrate A third non-active area defined, and a fourth non-active area defined at a fourth edge of the substrate parallel to the third non-active area, each of the first to fourth non-active areas each comprising a first dummy pixel group and a second The dummy pixel group may be included.
본 출원의 일 예에서, 제 1 내지 제 4 비활성 영역 각각은 복수의 제 1 로컬 더미 그룹과 복수의 제 1 로컬 더미 그룹 사이에 배치된 복수의 제 2 로컬 더미 그룹을 포함하며, 제 2 내지 제 4 비활성 영역 각각은 복수의 제 3 로컬 더미 그룹을 더 포함하며, 복수의 제 1 내지 제 3 로컬 더미 그룹 각각은 제 1 더미 화소 그룹과 제 2 더미 화소 그룹을 포함할 수 있다.In one example of the present application, each of the first to fourth inactive regions includes a plurality of first local dummy groups and a plurality of second local dummy groups disposed between the plurality of first local dummy groups, Each of the four non-active areas may further include a plurality of third local dummy groups, and each of the first to third local dummy groups may include a first dummy pixel group and a second dummy pixel group.
본 출원의 일 예에서, 복수의 제 1 및 제 3 로컬 더미 그룹 각각의 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 더미 구동 트랜지스터와 전기적으로 연결되며, 복수의 제 2 로컬 더미 그룹 각각의 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 더미 구동 트랜지스터와 전기적으로 분리될 수 있다.In an example of the present application, the dummy light emitting devices of the dummy pixels disposed in the first and second dummy pixel groups of each of the plurality of first and third local dummy groups are electrically connected to the dummy driving transistor, and the plurality of second The dummy light emitting devices of the dummy pixels disposed in the first and second dummy pixel groups of each of the local dummy groups may be electrically separated from the dummy driving transistor.
본 출원의 일 예에서, 복수의 제 2 로컬 더미 그룹 각각의 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 구동 트랜지스터와 더미 발광 소자를 전기적으로 분리하는 뱅크를 더 포함할 수 있다.In an example of the present application, the method may further include a bank for electrically separating the dummy driving transistor and the dummy light emitting device of the dummy pixel disposed in the first and second dummy pixel groups of each of the plurality of second local dummy groups.
본 출원의 일 예에서, 복수의 제 3 로컬 더미 그룹 각각에 포함된 제 1 더미 화소 그룹의 더미 화소에 배치된 컬러필터층은 기판 상에 적층된 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터를 포함할 수 있다.In an example of the present application, the color filter layer disposed in the dummy pixel of the first dummy pixel group included in each of the plurality of third local dummy groups includes a red color filter, a green color filter, and a blue color filter stacked on the substrate. can do.
본 출원의 일 예에서, 컬러필터층은 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터 중 적어도 하나를 포함하고, 제 1 더미 화소 그룹은 복수의 더미 화소 중 적색 컬러필터를 갖는 적어도 하나의 적색 더미 화소와 녹색 컬러필터를 갖는 적어도 하나의 녹색 더미 화소 및 청색 컬러필터를 갖는 적어도 하나의 청색 더미 화소를 포함하며, 제 2 더미 화소 그룹은 복수의 더미 화소 중 컬러필터층을 갖지 않는 적어도 하나의 백색 더미 화소를 포함할 수 있다.In an example of the present application, the color filter layer includes at least one of a red color filter, a green color filter, and a blue color filter, and the first dummy pixel group includes at least one red dummy pixel having a red color filter among the plurality of dummy pixels. And at least one green dummy pixel having a green color filter and at least one blue dummy pixel having a blue color filter, wherein the second dummy pixel group includes at least one white dummy pixel having no color filter layer among the plurality of dummy pixels. It may include.
본 출원의 일 예에 따른 발광 표시 장치는 기판과 복수의 표시 화소 및 복수의 더미 화소를 포함하는 표시 패널, 및 표시 패널을 표시 모드 또는 센싱 모드로 구동하며 표시 패널의 센싱 모드에서 복수의 센싱 라인 각각을 통해서 복수의 표시 화소 각각의 특성 값과 복수의 더미 화소의 특성 값을 센싱하는 패널 구동 회로부를 더 포함할 수 있다.According to an exemplary embodiment, a light emitting display device includes a display panel including a substrate, a plurality of display pixels, and a plurality of dummy pixels, and a display panel in a display mode or a sensing mode, and a plurality of sensing lines in a sensing mode of the display panel. The display apparatus may further include a panel driving circuit configured to sense characteristic values of each of the plurality of display pixels and characteristic values of the plurality of dummy pixels through each of the plurality of display pixels.
본 출원의 일 예에서, 패널 구동 회로부는 표시 패널의 표시 모드에서, 복수의 표시 화소 각각의 발광 소자를 발광시킴과 동시에 복수의 더미 화소 각각의 더미 발광 소자를 비발광시킬 수 있다. 이때, 패널 구동 회로부는 표시 패널의 표시 구동에서, 비발광 데이터 전압을 복수의 더미 화소 각각에 공급할 수 있다.In an example of the present application, the panel driving circuit unit may emit light of the light emitting elements of each of the plurality of display pixels in the display mode of the display panel, and simultaneously emit non-light emitting of the dummy light emitting elements of each of the plurality of dummy pixels. In this case, the panel driving circuit unit may supply the non-emission data voltage to each of the plurality of dummy pixels in display driving of the display panel.
상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the examples of the present application described above are included in at least one example of the present application, and are not necessarily limited to one example. Furthermore, the features, structures, effects, and the like illustrated in at least one example of the present application may be combined or modified with respect to other examples by those skilled in the art to which the present application belongs. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the present application.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.The present application described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical matters of the present application. It will be apparent to those who have the knowledge of. Therefore, the scope of the present application is represented by the following claims, and it should be construed that all changes or modifications derived from the meaning and scope of the claims and equivalent concepts thereof are included in the scope of the present application.
10: 표시 패널 30: 패널 구동 회로부
100: 기판 101: 더미 화소열
150: 컬러필터층 190: 뱅크
330: 데이터 구동 회로 350: 타이밍 제어 회로10: display panel 30: panel drive circuit portion
100
150: color filter layer 190: bank
330: data driving circuit 350: timing control circuit
Claims (19)
상기 활성 영역에 배치되며 구동 트랜지스터를 포함하는 화소 회로 및 상기 구동 트랜지스터와 전기적으로 연결된 발광 소자를 갖는 복수의 표시 화소; 및
상기 비활성 영역에 배치되며 더미 구동 트랜지스터를 포함하는 더미 화소 회로 및 상기 더미 구동 트랜지스터와 전기적으로 연결되거나 전기적으로 분리된 더미 발광 소자를 갖는 복수의 더미 화소를 포함하며,
상기 복수의 더미 화소는 제 1 더미 화소 그룹 및 제 2 더미 화소 그룹으로 그룹화되며,
상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹 중 상기 제 1 더미 화소 그룹의 더미 화소는 상기 더미 발광 소자와 중첩되는 컬러필터층을 더 포함하는, 발광 표시 장치.A substrate having an active region and an inactive region surrounding the active region;
A plurality of display pixels disposed in the active region and having a pixel circuit including a driving transistor and a light emitting element electrically connected to the driving transistor; And
A dummy pixel circuit disposed in the inactive region and including a dummy driving transistor and a plurality of dummy pixels having a dummy light emitting device electrically connected to or electrically separated from the dummy driving transistor,
The plurality of dummy pixels are grouped into a first dummy pixel group and a second dummy pixel group.
The dummy pixel of the first dummy pixel group of the first dummy pixel group and the second dummy pixel group further includes a color filter layer overlapping the dummy light emitting element.
상기 기판의 비활성 영역은 상기 기판의 제 1 가장자리에 정의된 제 1 비활성 영역, 상기 제 1 비활성 영역과 나란한 상기 기판의 제 2 가장자리에 정의된 제 2 비활성 영역, 상기 기판의 제 3 가장자리에 정의된 제 3 비활성 영역, 및 상기 제 3 비활성 영역과 나란한 상기 기판의 제 4 가장자리에 정의된 제 4 비활성 영역을 포함하며,
상기 제 1 내지 제 4 비활성 영역 중 적어도 하나는 상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹을 포함하는, 발광 표시 장치.The method of claim 1,
The inactive region of the substrate is a first inactive region defined at a first edge of the substrate, a second inactive region defined at a second edge of the substrate parallel to the first inactive region, and defined at a third edge of the substrate. A third inactive region, and a fourth inactive region defined at a fourth edge of the substrate parallel to the third inactive region,
At least one of the first to fourth non-active areas includes the first dummy pixel group and the second dummy pixel group.
상기 더미 발광 소자는 상기 더미 구동 트랜지스터와 전기적으로 연결되고,
상기 컬러필터층은 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터 중 적어도 하나를 포함하며,
상기 제 1 더미 화소 그룹은 상기 복수의 더미 화소 중 상기 적색 컬러필터를 갖는 적어도 하나의 적색 더미 화소와 상기 녹색 컬러필터를 갖는 적어도 하나의 녹색 더미 화소 및 상기 청색 컬러필터를 갖는 적어도 하나의 청색 더미 화소를 포함하며,
상기 제 2 더미 화소 그룹은 상기 복수의 더미 화소 중 상기 컬러필터층을 갖지 않는 적어도 하나의 백색의 더미 화소를 포함하는, 발광 표시 장치.The method of claim 2,
The dummy light emitting device is electrically connected to the dummy driving transistor,
The color filter layer includes at least one of a red color filter, a green color filter, and a blue color filter.
The first dummy pixel group may include at least one red dummy pixel having the red color filter, at least one green dummy pixel having the green color filter, and at least one blue dummy having the blue color filter. Includes pixels,
And the second dummy pixel group includes at least one white dummy pixel that does not have the color filter layer among the plurality of dummy pixels.
상기 기판의 비활성 영역은 복수의 로컬 더미 그룹을 포함하며,
상기 복수의 로컬 더미 그룹 각각은 상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹을 포함하는, 발광 표시 장치.The method of claim 3, wherein
The non-active area of the substrate includes a plurality of local dummy groups,
And wherein each of the plurality of local dummy groups includes the first dummy pixel group and the second dummy pixel group.
상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹은 교번적으로 배치되며,
상기 컬러필터층은 상기 기판 상에 적층된 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터를 포함하는, 발광 표시 장치.The method of claim 2,
The first dummy pixel group and the second dummy pixel group are alternately arranged.
The color filter layer includes a red color filter, a green color filter, and a blue color filter stacked on the substrate.
상기 복수의 더미 화소 각각의 상기 더미 구동 트랜지스터와 상기 더미 발광 소자를 전기적으로 분리하는 뱅크를 더 포함하는, 발광 표시 장치.The method of claim 2,
And a bank for electrically separating the dummy driving transistor and the dummy light emitting element of each of the plurality of dummy pixels.
상기 컬러필터층은 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터 중 적어도 하나를 포함하고,
상기 제 1 더미 화소 그룹은 상기 복수의 더미 화소 중 상기 적색 컬러필터를 갖는 적어도 하나의 적색 더미 화소와 상기 녹색 컬러필터를 갖는 적어도 하나의 녹색 더미 화소 및 상기 청색 컬러필터를 갖는 적어도 하나의 청색 더미 화소를 포함하며,
상기 제 2 더미 화소 그룹은 상기 복수의 더미 화소 중 상기 컬러필터층을 갖지 않는 적어도 하나의 백색 더미 화소를 포함하는, 발광 표시 장치.The method of claim 6,
The color filter layer includes at least one of a red color filter, a green color filter, and a blue color filter.
The first dummy pixel group may include at least one red dummy pixel having the red color filter, at least one green dummy pixel having the green color filter, and at least one blue dummy having the blue color filter. Includes pixels,
And the second dummy pixel group includes at least one white dummy pixel having no color filter layer among the plurality of dummy pixels.
상기 기판의 비활성 영역은 복수의 로컬 더미 그룹을 포함하며,
상기 복수의 로컬 더미 그룹 각각은 상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹을 포함하는, 발광 표시 장치.The method of claim 7, wherein
The non-active area of the substrate includes a plurality of local dummy groups,
And wherein each of the plurality of local dummy groups includes the first dummy pixel group and the second dummy pixel group.
상기 기판의 비활성 영역은 상기 기판의 제 1 가장자리에 정의된 제 1 비활성 영역을 포함하고,
상기 제 1 비활성 영역은 복수의 제 1 로컬 더미 그룹과 상기 복수의 제 1 로컬 더미 그룹 사이에 배치된 복수의 제 2 로컬 더미 그룹을 가지며,
상기 복수의 제 1 및 제 2 로컬 더미 그룹 각각은 상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹을 포함하는, 발광 표시 장치.The method of claim 1,
The inactive area of the substrate comprises a first inactive area defined at a first edge of the substrate,
The first non-active area has a plurality of first local dummy groups and a plurality of second local dummy groups disposed between the plurality of first local dummy groups,
And each of the plurality of first and second local dummy groups includes the first dummy pixel group and the second dummy pixel group.
상기 복수의 제 1 로컬 더미 그룹 각각의 상기 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 상기 더미 구동 트랜지스터와 전기적으로 연결되며,
상기 복수의 제 2 로컬 더미 그룹 각각의 상기 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 상기 더미 구동 트랜지스터와 전기적으로 분리된, 발광 표시 장치.The method of claim 9,
The dummy light emitting devices of the dummy pixels disposed in the first and second dummy pixel groups of each of the plurality of first local dummy groups are electrically connected to the dummy driving transistors,
And a dummy light emitting element of the dummy pixels disposed in the first and second dummy pixel groups of each of the plurality of second local dummy groups is electrically separated from the dummy driving transistor.
상기 복수의 제 2 로컬 더미 그룹 각각의 상기 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 상기 더미 구동 트랜지스터와 상기 더미 발광 소자를 전기적으로 분리하는 뱅크를 더 포함하는, 발광 표시 장치.The method of claim 10,
And a bank for electrically separating the dummy driving transistor and the dummy light emitting element of the dummy pixel disposed in the first and second dummy pixel groups of each of the plurality of second local dummy groups.
상기 제 1 내지 제 4 비활성 영역 각각은 복수의 제 1 로컬 더미 그룹과 상기 복수의 제 1 로컬 더미 그룹 사이에 배치된 복수의 제 2 로컬 더미 그룹을 포함하며,
상기 제 2 내지 제 4 비활성 영역 각각은 복수의 제 3 로컬 더미 그룹을 더 포함하며,
상기 복수의 제 1 내지 제 4 로컬 더미 그룹 각각은 상기 제 1 더미 화소 그룹과 상기 제 2 더미 화소 그룹을 포함하는, 발광 표시 장치.The method of claim 2,
Each of the first to fourth non-active areas includes a plurality of first local dummy groups and a plurality of second local dummy groups disposed between the plurality of first local dummy groups,
Each of the second to fourth non-active areas further includes a plurality of third local dummy groups,
And each of the plurality of first to fourth local dummy groups includes the first dummy pixel group and the second dummy pixel group.
상기 복수의 제 1 및 제 3 로컬 더미 그룹 각각의 상기 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 상기 더미 구동 트랜지스터와 전기적으로 연결되며,
상기 복수의 제 2 로컬 더미 그룹 각각의 상기 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 더미 발광 소자는 상기 더미 구동 트랜지스터와 전기적으로 분리된, 발광 표시 장치.The method of claim 12,
The dummy light emitting devices of the dummy pixels disposed in the first and second dummy pixel groups of each of the plurality of first and third local dummy groups are electrically connected to the dummy driving transistors,
And a dummy light emitting element of the dummy pixels disposed in the first and second dummy pixel groups of each of the plurality of second local dummy groups is electrically separated from the dummy driving transistor.
상기 복수의 제 2 로컬 더미 그룹 각각의 상기 제 1 및 제 2 더미 화소 그룹에 배치된 더미 화소의 상기 더미 구동 트랜지스터와 상기 더미 발광 소자를 전기적으로 분리하는 뱅크를 더 포함하는, 발광 표시 장치.The method of claim 13,
And a bank for electrically separating the dummy driving transistor and the dummy light emitting element of the dummy pixel disposed in the first and second dummy pixel groups of each of the plurality of second local dummy groups.
상기 복수의 제 3 로컬 더미 그룹 각각에 포함된 상기 제 1 더미 화소 그룹의 더미 화소에 배치된 상기 컬러필터층은 상기 기판 상에 적층된 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터를 포함하는, 발광 표시 장치.The method of claim 13,
The color filter layer disposed on the dummy pixels of the first dummy pixel group included in each of the plurality of third local dummy groups includes a red color filter, a green color filter, and a blue color filter stacked on the substrate. Display device.
상기 컬러필터층은 적색 컬러필터와 녹색 컬러필터 및 청색 컬러필터 중 적어도 하나를 포함하고,
상기 제 1 더미 화소 그룹은 상기 복수의 더미 화소 중 상기 적색 컬러필터를 갖는 적어도 하나의 적색 더미 화소와 상기 녹색 컬러필터를 갖는 적어도 하나의 녹색 더미 화소 및 상기 청색 컬러필터를 갖는 적어도 하나의 청색 더미 화소를 포함하며,
상기 제 2 더미 화소 그룹은 상기 복수의 더미 화소 중 상기 컬러필터층을 갖지 않는 적어도 하나의 백색 더미 화소를 포함하는, 발광 표시 장치.The method according to any one of claims 9 to 14,
The color filter layer includes at least one of a red color filter, a green color filter, and a blue color filter.
The first dummy pixel group may include at least one red dummy pixel having the red color filter, at least one green dummy pixel having the green color filter, and at least one blue dummy having the blue color filter. Includes pixels,
And the second dummy pixel group includes at least one white dummy pixel having no color filter layer among the plurality of dummy pixels.
상기 기판과 상기 복수의 표시 화소 및 상기 복수의 더미 화소를 포함하는 표시 패널; 및
상기 표시 패널을 표시 모드 또는 센싱 모드로 구동하며 상기 표시 패널의 센싱 모드에서 복수의 센싱 라인 각각을 통해서 상기 복수의 표시 화소 각각의 특성 값과 상기 복수의 더미 화소의 특성 값을 센싱하는 패널 구동 회로부를 더 포함하는, 발광 표시 장치.The method according to any one of claims 1 to 15,
A display panel including the substrate, the plurality of display pixels, and the plurality of dummy pixels; And
A panel driving circuit unit driving the display panel in a display mode or a sensing mode and sensing characteristic values of each of the plurality of display pixels and characteristic values of the plurality of dummy pixels through each of the plurality of sensing lines in the sensing mode of the display panel; Further comprising a light emitting display device.
상기 패널 구동 회로부는 상기 표시 패널의 표시 모드에서, 상기 복수의 표시 화소 각각의 발광 소자를 발광시킴과 동시에 상기 복수의 더미 화소 각각의 더미 발광 소자를 비발광시키는, 발광 표시 장치.The method of claim 17,
And the panel driving circuit unit emits light emitting elements of each of the plurality of display pixels and non-emits the dummy light emitting elements of each of the plurality of dummy pixels in the display mode of the display panel.
상기 패널 구동 회로부는 상기 표시 패널의 표시 모드에서, 비발광 데이터 전압을 상기 복수의 더미 화소 각각에 공급하는, 발광 표시 장치.The method of claim 18,
And the panel driving circuit unit supplies a non-emission data voltage to each of the plurality of dummy pixels in a display mode of the display panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180084329A KR102563966B1 (en) | 2018-07-19 | 2018-07-19 | Light emitting display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180084329A KR102563966B1 (en) | 2018-07-19 | 2018-07-19 | Light emitting display apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200009671A true KR20200009671A (en) | 2020-01-30 |
KR102563966B1 KR102563966B1 (en) | 2023-08-04 |
Family
ID=69321640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180084329A KR102563966B1 (en) | 2018-07-19 | 2018-07-19 | Light emitting display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102563966B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11908407B2 (en) | 2021-12-31 | 2024-02-20 | Lg Display Co., Ltd. | Light emitting display device and compensation method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140075320A (en) * | 2012-12-11 | 2014-06-19 | 엘지디스플레이 주식회사 | ORGANIC LIGHT EMITTING DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME |
KR20160009176A (en) * | 2014-07-15 | 2016-01-26 | 삼성디스플레이 주식회사 | Organic light emitting display |
WO2017108962A1 (en) * | 2015-12-23 | 2017-06-29 | Avantama Ag | Display device |
-
2018
- 2018-07-19 KR KR1020180084329A patent/KR102563966B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140075320A (en) * | 2012-12-11 | 2014-06-19 | 엘지디스플레이 주식회사 | ORGANIC LIGHT EMITTING DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME |
KR20160009176A (en) * | 2014-07-15 | 2016-01-26 | 삼성디스플레이 주식회사 | Organic light emitting display |
WO2017108962A1 (en) * | 2015-12-23 | 2017-06-29 | Avantama Ag | Display device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11908407B2 (en) | 2021-12-31 | 2024-02-20 | Lg Display Co., Ltd. | Light emitting display device and compensation method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102563966B1 (en) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11908409B2 (en) | Display apparatus | |
US10714561B2 (en) | Display device | |
KR102334953B1 (en) | Display Device And Method For Driving Of The Same | |
US10741615B2 (en) | Display device | |
US11538893B2 (en) | Display device | |
US20170309227A1 (en) | Active matrix display device | |
KR20120134222A (en) | White organic light emitting diode display device | |
KR102437180B1 (en) | Transparent Organic Light Emitting Diode Display | |
CN111326673B (en) | Display device | |
US11793062B2 (en) | Carrier panel including dummy adhesive layer | |
US10621912B2 (en) | Display device to display images on rear and front surfaces independently of each other | |
US11751444B2 (en) | Display device | |
KR102563966B1 (en) | Light emitting display apparatus | |
KR20160042362A (en) | Organic light emitting diode display | |
JP2007010872A (en) | Display device and array substrate | |
US20230217768A1 (en) | Display device | |
KR102590336B1 (en) | Display device | |
KR20230095457A (en) | Organic Light Emitting Diode Display Device Including Low Level Line | |
KR20210016725A (en) | Organic electroluminescent display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |