KR20190143299A - Method for manufacturing optoelectronic device - Google Patents

Method for manufacturing optoelectronic device Download PDF

Info

Publication number
KR20190143299A
KR20190143299A KR1020180071069A KR20180071069A KR20190143299A KR 20190143299 A KR20190143299 A KR 20190143299A KR 1020180071069 A KR1020180071069 A KR 1020180071069A KR 20180071069 A KR20180071069 A KR 20180071069A KR 20190143299 A KR20190143299 A KR 20190143299A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
protective layer
encapsulation
Prior art date
Application number
KR1020180071069A
Other languages
Korean (ko)
Other versions
KR102577783B1 (en
Inventor
최수경
이현구
권병화
변춘원
조남성
조현수
한준한
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020180071069A priority Critical patent/KR102577783B1/en
Publication of KR20190143299A publication Critical patent/KR20190143299A/en
Application granted granted Critical
Publication of KR102577783B1 publication Critical patent/KR102577783B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

A method for manufacturing an optoelectronic device is provided. The method includes forming a first element layer including a first electrode, a second electrode, and a light emitting part disposed between the first electrode and the second electrode, forming a first encapsulation layer covering the first element layer on the second electrode, forming a first protective layer on the first encapsulation layer, and forming a second element layer on the first protective layer. The forming the second element layer may include applying a first conductive film on the first protective layer, and forming a third electrode by etching the first conductive film. The reliability of the optoelectronic device can be improved.

Description

광 전자 소자의 제조 방법{METHOD FOR MANUFACTURING OPTOELECTRONIC DEVICE}Manufacturing method of optoelectronic device {METHOD FOR MANUFACTURING OPTOELECTRONIC DEVICE}

본 발명은 광 전자 소자의 제조 방법에 관한 것으로, 상세하게는 적층형 광 전자 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an optoelectronic device, and more particularly, to a method for manufacturing a stacked photoelectronic device.

디스플레이는 다양한 정보를 볼 수 있도록 화면에 구현하는 영상표시 장치이며, 현대에 들어서는 가전제품이나 휴대용 전자기기 등에 다양하게 이용되고 있다. 최근 디스플레이 산업은 고해상도의 요구에 따라 연구 개발되고 있다. 디스플레이 해상도는 특정 영역에 화소 수가 많을수록 높아지는데, 기존의 화소 구조는 각각 다른 색을 발광하는 보조 화소가 수평으로 정렬되어 있다. 이에 따라, 하나의 화소를 위해 수평으로 정렬된 복수의 보조 화소가 필요하다.A display is an image display device that implements a screen for viewing various information, and is being used in a variety of household appliances and portable electronic devices in modern times. Recently, the display industry is being researched and developed according to the demand of high resolution. The display resolution increases as the number of pixels in a specific area increases. In the conventional pixel structure, auxiliary pixels emitting different colors are horizontally aligned. Accordingly, a plurality of auxiliary pixels horizontally aligned for one pixel are required.

본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 광 전자 소자의 제조 방법을 제공하는데 있다.The problem to be solved by the present invention is to provide a method for manufacturing a photoelectronic device with improved reliability.

본 발명이 해결하고자 하는 다른 과제는 미소한 크기의 광 전자 소자를 제공하는데 있다.Another object of the present invention is to provide a photoelectronic device of a small size.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above-mentioned problem, another task that is not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 광 전자 소자의 제조 방법은 제 1 전극, 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되는 발광부를 포함하는 제 1 소자층을 형성하는 것, 상기 발광부 상에서 상기 제 1 소자층을 덮는 제 1 봉지층을 형성하는 것, 상기 제 1 봉지층 상에 제 1 보호층을 형성하는 것, 및 상기 제 1 보호층 상에 제 2 소자층을 형성하는 것을 포함할 수 있다. 상기 제 2 소자층을 형성하는 것은 상기 제 1 보호층 상에 제 1 도전막을 도포하는 것, 및 상기 제 1 도전막을 식각하여 제 3 전극을 형성하는 것을 포함할 수 있다.According to embodiments of the present disclosure, a method of manufacturing an optoelectronic device includes a first electrode, a second electrode, and a light emitting part disposed between the first electrode and the second electrode. Forming a first device layer, forming a first encapsulation layer covering the first device layer on the light emitting portion, forming a first protective layer on the first encapsulation layer, and the first protective layer It may include forming a second device layer on the. Forming the second device layer may include applying a first conductive film on the first protective layer, and forming a third electrode by etching the first conductive film.

일 실시예에 따르면, 상기 제 1 보호층은 상기 제 1 봉지층의 상면과 직접적으로 접할 수 있다.In example embodiments, the first passivation layer may directly contact an upper surface of the first encapsulation layer.

일 실시예에 따르면, 상기 제 1 봉지층은 알루미늄 산화물(Al2O3)를 포함할 수 있다.In example embodiments, the first encapsulation layer may include aluminum oxide (Al 2 O 3).

일 실시예에 따르면, 상기 제 1 보호층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기물, 또는 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 테플론(teflon), 폴리비닐리덴 플로라이드(polyvinylidene fluoride; PVDF), 폴리에텔에텔 케톤(polyetherether ketone) 또는 폴리페닐렌 설파이드(polyphenylene sulfide)와 같은 유기물을 포함할 수 있다.According to one embodiment, the first protective layer is an inorganic material, such as silicon oxide (SiOx) or silicon nitride (SiNx), or polyethylene, polypropylene, polyethyleneterephthalate, teflon And organic materials such as polyvinylidene fluoride (PVDF), polyetherether ketone, or polyphenylene sulfide.

일 실시예에 따르면, 상기 제 2 소자층을 형성하는 것은 상기 제 3 전극을 형성한 후에, 상기 제 3 전극 상에 소자부를 형성하는 것, 및 상기 소자부 상에 제 4 전극을 형성하는 것을 포함할 수 있다. 상기 제 2 소자층을 형성한 후, 상기 소자부 상에 제 2 소자층을 덮는 제 2 봉지층을 형성하는 것을 더 포함할 수 있다.According to one embodiment, forming the second device layer includes forming an element portion on the third electrode after forming the third electrode, and forming a fourth electrode on the element portion. can do. After forming the second device layer, the method may further include forming a second encapsulation layer covering the second device layer on the device portion.

일 실시예에 따르면, 상기 소자부는 발광 다이오드, 태양 전지, 광 검출기 또는 트랜지스터를 포함할 수 있다.In example embodiments, the device unit may include a light emitting diode, a solar cell, a photo detector, or a transistor.

일 실시예에 따르면, 상기 제 2 소자층 상에 제 3 소자층을 형성하는 것을 더 포함할 수 있다. 상기 제 3 소자층을 형성하는 것은 상기 제 2 봉지층 상에 제 2 보호층을 형성한 후, 상기 제 2 보호층 상에 제 2 도전막을 도포하는 것, 및 상기 제 2 도전막을 식각하여 제 5 전극을 형성하는 것을 포함할 수 있다.In example embodiments, the method may further include forming a third device layer on the second device layer. The third element layer may be formed by forming a second protective layer on the second encapsulation layer, then coating a second conductive layer on the second protective layer, and etching the second conductive layer to form a fifth protective layer. It may include forming an electrode.

일 실시예에 따르면, 상기 제 2 전극 및 상기 제 3 전극은 투명 전극을 포함할 수 있다.In example embodiments, the second electrode and the third electrode may include a transparent electrode.

일 실시예에 따르면, 상기 제 3 전극의 측면은 상기 제 1 보호층의 상면에 대하여 경사질 수 있다.In example embodiments, a side surface of the third electrode may be inclined with respect to an upper surface of the first protective layer.

일 실시예에 따르면, 상기 제 1 도전막을 식각하는 것은 사진 식각 공정을 포함할 수 있다.In example embodiments, the etching of the first conductive layer may include a photolithography process.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 광 전자 소자는 제 1 전극, 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되는 발광부를 포함하는 제 1 전자 소자, 상기 제 2 전극 상에 배치되어 상기 제 1 전자 소자를 덮는 제 1 봉지층, 상기 제 1 봉지층 상에 배치되는 보호층, 및 상기 보호층 상에 배치되는 제 2 전자 소자를 포함할 수 있다. 상기 제 2 전자 소자는 상기 제 1 봉지층 상에 배치되는 제 3 전극, 상기 제 3 전극 상의 소자부, 상기 소자부 상의 제 4 전극 및 상기 제 4 전극 상의 제 2 봉지층을 포함할 수 있다. 상기 제 3 전극은 패터닝된 도전막을 포함할 수 있다.According to embodiments of the present disclosure, an electronic device includes a first electrode, a second electrode, and a light emitting part disposed between the first electrode and the second electrode. And a first encapsulation layer disposed on the second electrode to cover the first electronic element, a protective layer disposed on the first encapsulation layer, and a second electronic element disposed on the protective layer. . The second electronic device may include a third electrode disposed on the first encapsulation layer, an element portion on the third electrode, a fourth electrode on the element portion, and a second encapsulation layer on the fourth electrode. The third electrode may include a patterned conductive layer.

본 발명의 실시예들에 따른 광 전자 소자의 제조 방법에 따르면 소자층들 상에 봉지층들이 형성되어 있어, 봉지층들이 외부의 산소 또는 수분으로부터 소자층들을 보호할 수 있다. 즉, 광 전자 소자의 제조 공정 시 소자층들이 손상되지 않을 수 있으며, 신뢰성이 높은 광 전자 소자가 제조될 수 있다.According to the manufacturing method of the optoelectronic device according to the embodiments of the present invention, since the encapsulation layers are formed on the device layers, the encapsulation layers may protect the device layers from external oxygen or moisture. That is, the device layers may not be damaged during the manufacturing process of the optoelectronic device, and a highly reliable optoelectronic device may be manufactured.

더하여, 제 1 봉지층 상에 각각 제 1 보호층이 형성되어 있어, 제 1 보호층 상에 에칭 공정이 수행되어도 제 1 보호층 아래의 제 1 소자층이 손상되지 않을 수 있다. 이에 따라, 제 1 소자층 상의 제 2 소자층을 형성하는 후공정에서, 제 1 보호층 상에 제 2 소자층의 제 3 전극을 식각 공정을 통하여 형성할 수 있으며, 미세 패턴의 제 3 전극이 형성될 수 있다. 즉, 미세한 크기의 광 전자 소자를 제조할 수 있다.In addition, since the first passivation layer is formed on the first encapsulation layer, even if an etching process is performed on the first passivation layer, the first device layer under the first passivation layer may not be damaged. Accordingly, in a later process of forming the second device layer on the first device layer, the third electrode of the second device layer may be formed on the first protective layer through an etching process, and the third electrode of the fine pattern may be formed. Can be formed. That is, it is possible to manufacture a photoelectronic device of a fine size.

도 1은 본 발명의 실시예들에 따른 광 전자 소자를 설명하기 위한 개략도이다.
도 2는 본 발명의 실시예들에 따른 광 전자 소자를 설명하기 위한 분해 사시도들이다.
도 3 내지 도 13은 본 발명의 실시예들에 따른 광 전자 소자의 제조 방법을 설명하기 위한 사시도들이다.
도 14a 및 도 14b는 실시예 1의 제 3 전극의 SEM 사진들이다.
도 15는 실시예 1의 색좌표이다.
1 is a schematic view illustrating an optoelectronic device according to embodiments of the present invention.
2 is an exploded perspective view illustrating an optoelectronic device according to embodiments of the present invention.
3 to 13 are perspective views illustrating a method of manufacturing an optoelectronic device according to embodiments of the present invention.
14A and 14B are SEM photographs of the third electrode of Example 1. FIG.
15 is a color coordinate of Example 1. FIG.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.In order to fully understand the constitution and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various forms and various changes may be made. Only, the description of the embodiments are provided to make the disclosure of the present invention complete, and to provide a complete scope of the invention to those skilled in the art. Those skilled in the art will understand that the concept of the present invention may be carried out in any suitable environment.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, the words "comprises" and / or "comprising" refer to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.

본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.Where it is mentioned herein that a film (or layer) is on another film (or layer) or substrate, it may be formed directly on another film (or layer) or substrate or a third film ( Or layers) may be interposed.

본 명세서의 다양한 실시 예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제 1 막질로 언급된 막질이 다른 실시 예에서는 제 2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다. Although terms such as first, second, third, etc. are used to describe various regions, films (or layers), etc. in various embodiments of the present specification, these regions, films should not be limited by these terms. do. These terms are only used to distinguish any given region or film (or layer) from other regions or films (or layers). Thus, the film quality referred to as the first film quality in one embodiment may be referred to as the second film quality in other embodiments. Each embodiment described and illustrated herein also includes its complementary embodiment. Portions denoted by like reference numerals denote like elements throughout the specification.

본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.Unless otherwise defined, terms used in the embodiments of the present invention may be interpreted as meanings commonly known to those of ordinary skill in the art.

이하, 도면들 참조하여 본 발명의 개념에 따른 광 전자 소자를 설명한다.Hereinafter, an optoelectronic device according to a concept of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예들에 따른 광 전자 소자를 설명하기 위한 개략도로, 광 전자 소자의 일부의 단면도이다. 도 2는 본 발명의 실시예들에 따른 광 전자 소자를 설명하기 위한 분해 사시도들이다.1 is a schematic diagram illustrating an optoelectronic device according to embodiments of the present invention, and is a cross-sectional view of a portion of the optoelectronic device. 2 is an exploded perspective view illustrating an optoelectronic device according to embodiments of the present invention.

도 1 및 도 2를 참조하여, 광 전자 소자는 기판(100) 상에 배치되는 복수의 소자층들(200, 400, 600)을 포함할 수 있다. 예를 들어, 제 1 내지 제 3 소자층들(200, 400, 600)은 각각 RGB 화소일 수 있다. 또는, 제 1 내지 제 3 소자층들(200, 400, 600)은 발광 다이오드, 태양 전지, 광 검출기 또는 트랜지스터를 포함할 수 있다.1 and 2, the optoelectronic device may include a plurality of device layers 200, 400, and 600 disposed on the substrate 100. For example, the first to third device layers 200, 400, and 600 may be RGB pixels, respectively. Alternatively, the first to third device layers 200, 400, and 600 may include a light emitting diode, a solar cell, a photo detector, or a transistor.

기판(100)이 제공될 수 있다. 기판(100)은 투명 기판일 수 있다. 예를 들어, 기판(100)은 PET(polyethylene terephthalate), PC(poly carbonate), PEN(polyethylene naphthalate) 또는 PI(poly imide)를 포함할 수 있다. 또는 기판(100)은 유리 기판일 수 있다.Substrate 100 may be provided. The substrate 100 may be a transparent substrate. For example, the substrate 100 may include polyethylene terephthalate (PET), poly carbonate (PC), polyethylene naphthalate (PEN), or poly imide (PI). Alternatively, the substrate 100 may be a glass substrate.

기판(100) 상에 제 1 소자층(200)이 배치될 수 있다. 제 1 소자층(200)은 제 1 전극(210), 제 2 전극(230) 및 제 1 소자부(220)를 포함할 수 있다. 제 1 소자부(220)는 제 1 전극(210) 및 제 2 전극(230) 사이에 배치될 수 있다. 일 예로, 제 1 전극(210)은 제 1 소자부(220)의 하면 상으로 연장되고, 제 2 전극(230)은 제 1 소자부(220)의 상면 상으로 연장될 수 있다. 즉, 도 1에 도시된 바와 같이, 제 1 소자부(220)를 중심으로 제 1 전극(210), 제 1 소자부(220) 및 제 2 전극(230)이 순차적으로 적층될 수 있다. 이와는 다르게, 제 1 전극(210), 제 1 소자부(220) 및 제 2 전극(230)은 기판(100) 상에 평행하게 위치할 수 있다. 즉, 제 1 소자부(220)는 제 1 전극(210) 및 제 2 전극(230)과 동일한 레벨에 배치될 수도 있다. 이와는 또 다르게, 제 1 소자부(220)는 제 1 전극(210)의 상면으로부터 제 2 전극(230)의 상면에 걸쳐 배치될 수 있다. 이하, 도 2에 도시된 제 1 소자부(220)를 기준으로 계속 설명한다. 제 1 소자부(220)는 제 1 전극(210) 및 제 2 전극(230)과 전기적으로 연결될 수 있다. 예를 들어, 제 1 전극(210)은 제 1 소자부(220)의 양극이고, 제 2 전극(230)은 제 1 소자부(220)의 음극일 수 있다.The first device layer 200 may be disposed on the substrate 100. The first device layer 200 may include a first electrode 210, a second electrode 230, and a first device portion 220. The first device unit 220 may be disposed between the first electrode 210 and the second electrode 230. For example, the first electrode 210 may extend on the bottom surface of the first device portion 220, and the second electrode 230 may extend on the top surface of the first device portion 220. That is, as shown in FIG. 1, the first electrode 210, the first element 220, and the second electrode 230 may be sequentially stacked around the first element 220. Unlike this, the first electrode 210, the first device unit 220, and the second electrode 230 may be parallel to the substrate 100. That is, the first device unit 220 may be disposed at the same level as the first electrode 210 and the second electrode 230. Alternatively, the first device unit 220 may be disposed from an upper surface of the first electrode 210 to an upper surface of the second electrode 230. Hereinafter, the description will be continued with reference to the first device unit 220 illustrated in FIG. 2. The first device unit 220 may be electrically connected to the first electrode 210 and the second electrode 230. For example, the first electrode 210 may be an anode of the first device unit 220, and the second electrode 230 may be a cathode of the first device unit 220.

제 1 소자부(220)는 발광부를 포함할 수 있다. 발광부는 통상적으로 유기 발광 다이오드 또는 양자점 다이오드에 사용하는 것이라면 특별히 한정하지 않으나, 예를 들어, 폴리플루오렌(polyfluorene) 유도체, (폴리) 파라페닐렌비닐렌((poly) paraphenylenevinylene) 유도체, 폴리페닐렌(polyphenylene) 유도체, 폴리비닐카바졸(polyvinylcarbazole) 유도체, 폴리티오펜(polythiophene) 유도체, 안트라센(anthracene) 유도체, 부타디엔(butadiene) 유도체, 테트라센(tetracene) 유도체, 디스티릴아릴렌(distyrylarylene) 유도체, 벤자졸(benzazole) 유도체 또는 카바졸(carbazole) 중 적어도 어느 하나를 포함하는 유기 발광 물질일 수 있다. 또한, 발광부는 도펀트를 포함하는 유기 발광 물질일 수도 있다. 예를 들어, 도펀트는 크산텐(xanthene), 페릴렌(perylene), 쿠마린(cumarine), 로더민(rhodamine), 루브렌(rubrene), 디시아노메틸렌피란(dicyanomethylenepyran), 티오피란(thiopyran), (티아)피릴리움((thia)pyrilium), 페리플란텐(periflanthene) 유도체, 인데노페릴렌(indenoperylene) 유도체, 카보스티릴(carbostyryl), 나일레드(Nile red), 또는 퀴나크리돈(quinacridone) 중에서 선택되는 적어도 어느 하나를 포함할 수 있다. 발광부는 외부로부터 공급되는 정공 또는 전자의 재결합을 이용하여 광을 생성시킬 수 있다.The first device unit 220 may include a light emitting unit. The light emitting part is not particularly limited as long as it is typically used in an organic light emitting diode or a quantum dot diode. For example, a polyfluorene derivative, a (poly) paraphenylenevinylene derivative, a polyphenylene (polyphenylene) derivatives, polyvinylcarbazole derivatives, polythiophene derivatives, anthracene derivatives, butadiene derivatives, butadiene derivatives, tetratracene derivatives, distyrylarylene derivatives, It may be an organic light emitting material including at least one of a benzazole derivative or a carbazole. In addition, the light emitting unit may be an organic light emitting material including a dopant. For example, the dopant may be xanthene, perylene, cumarine, rhodamine, rubrene, dicyanomethylenepyran, thiopyran, ( Among thia pyrilium, periflanthene derivatives, indenoperylene derivatives, carbostyryl, nile red, or quinacridone It may include at least one selected. The light emitting unit may generate light using recombination of holes or electrons supplied from the outside.

제 1 전극(210) 및 제 2 전극(230)은 패터닝된 도전층일 수 있다. 예를 들어, 제 1 전극(210)은 제 1 소자부(220)의 일단으로부터 기판(100)의 외측으로 연장될 수 있다. 제 2 전극(230)은 제 1 소자부(220)의 타단으로부터 기판(100)의 외측으로 연장될 수 있다. 제 1 전극(210) 및 제 2 전극(230)은 투명 전극일 수 있다. 예를 들어, 투명 전극은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 주석 산화물, 그래핀(graphene), 금속 나노 와이어, 전도성 고분자 또는 미소 두께의 금속 박막을 포함할 수 있다. 금속 박막은 금(Au), 은(Ag), 구리(Gu), 알루미늄(Al), 니켈(Ni), 백금(Pt), 또는 팔라듐(Pd)을 포함할 수 있다.The first electrode 210 and the second electrode 230 may be a patterned conductive layer. For example, the first electrode 210 may extend from one end of the first device unit 220 to the outside of the substrate 100. The second electrode 230 may extend from the other end of the first element unit 220 to the outside of the substrate 100. The first electrode 210 and the second electrode 230 may be transparent electrodes. For example, the transparent electrode may include indium tin oxide (ITO), indium zinc oxide (IZO), tin oxide, graphene, metal nanowires, conductive polymers, or a thin metal thin film. The metal thin film may include gold (Au), silver (Ag), copper (Gu), aluminum (Al), nickel (Ni), platinum (Pt), or palladium (Pd).

제 1 소자층(200)은 제 1 소자부(220)와 제 1 전극(210)의 사이에 배치되는 정공 수송층 및 정공 주입층을 더 포함하거나, 제 1 소자부(220)와 제 2 전극(230)의 사이에 배치되는 전자 수송층 및 전자 주입층을 더 포함할 수 있다. 예를 들어, 정공 주입층은 HAT-CN, CuPc 또는 m-MTDATA를 포함할 수 있다. 예를 들어, 정공 수송층은 TcTa, αNPD, TPD, TAPC 또는 Teflon-AF를 포함할 수 있다. 예를 들어, 전자 수송층은 BmPyPB, 3TPYMB, Alq3 또는 TAZ를 포함할 수 있다. 예를 들어, 전자 주입층은 리튬(Li), 알루미늄(Al), 아연(Zn), 칼슘(Ca), 칼륨(K) 또는 세슘(Cs)의 이온을 포함(일 예로, LiF)하거나, 이의 혼화합물을 포함할 수 있다. 정공 수송층, 정공 주입층, 전자 수송층 및 전자 주입층은 필요에 따라 제공되지 않을 수 있다.The first device layer 200 further includes a hole transport layer and a hole injection layer disposed between the first device portion 220 and the first electrode 210, or the first device portion 220 and the second electrode ( It may further include an electron transport layer and the electron injection layer disposed between the 230. For example, the hole injection layer may include HAT-CN, CuPc or m-MTDATA. For example, the hole transport layer may comprise TcTa, αNPD, TPD, TAPC or Teflon-AF. For example, the electron transport layer may comprise BmPyPB, 3TPYMB, Alq3 or TAZ. For example, the electron injection layer includes ions of lithium (Li), aluminum (Al), zinc (Zn), calcium (Ca), potassium (K), or cesium (Cs) (eg, LiF), or Mixed compounds. The hole transport layer, the hole injection layer, the electron transport layer and the electron injection layer may not be provided as necessary.

제 1 소자층(200) 상에 제 1 봉지층(310)이 배치될 수 있다. 제 1 봉지층(310)은 제 1 소자층(200)을 덮을 수 있다. 제 1 전극(210), 제 2 전극(230) 및 제 1 소자부(220)는 제 1 봉지층(310)에 의해 매립될 수 있다. 제 1 봉지층(310)은 알루미늄 산화물(Al2O3)을 포함할 수 있다. 제 1 봉지층(310)은 외부의 산소 또는 수분으로부터 제 1 소자층(200)을 보호할 수 있다.The first encapsulation layer 310 may be disposed on the first device layer 200. The first encapsulation layer 310 may cover the first device layer 200. The first electrode 210, the second electrode 230, and the first device unit 220 may be filled by the first encapsulation layer 310. The first encapsulation layer 310 may include aluminum oxide (Al 2 O 3 ). The first encapsulation layer 310 may protect the first device layer 200 from external oxygen or moisture.

제 1 봉지층(310) 상에 제 1 보호층(320)이 배치될 수 있다. 제 1 보호층(320)은 제 1 봉지층(310)과 직접적으로 접할 수 있다. 제 1 보호층(320)은 무기 박막 또는 유기 박막을 포함할 수 있다. 예를 들어, 무기 박막은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)을 포함할 수 있다. 유기 박막은 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 테플론(teflon), 폴리비닐리덴 플로라이드(polyvinylidene fluoride; PVDF), 폴리에텔에텔 케톤(polyetherether ketone) 또는 폴리페닐렌 설파이드(polyphenylene sulfide)과 같은 고분자 물질을 포함할 수 있다. 일 실시예에 따르면, 제 1 보호층(320)은 상기의 물질들을 포함하는 다층 박막일 수도 있다. 제 1 보호층(320)은 광 전자 소자의 제조 공정 시, 식각액으로부터 제 1 소자층(200)을 보호할 수 있다.The first passivation layer 320 may be disposed on the first encapsulation layer 310. The first protective layer 320 may directly contact the first encapsulation layer 310. The first passivation layer 320 may include an inorganic thin film or an organic thin film. For example, the inorganic thin film may include silicon nitride (SiNx) or silicon oxide (SiOx). The organic thin film is polyethylene, polypropylene, polyethylene terephthalate, teflon, polyvinylidene fluoride (PVDF), polyetherether ketone or polyphenylene It may include a high molecular material such as polyphenylene sulfide. According to an embodiment, the first protective layer 320 may be a multilayer thin film including the above materials. The first protective layer 320 may protect the first device layer 200 from the etchant during the manufacturing process of the optoelectronic device.

제 1 보호층(320) 상에 제 2 소자층(400)이 배치될 수 있다. 제 2 소자층(400)은 제 3 전극(410), 제 4 전극(430) 및 제 2 소자부(420)를 포함할 수 있다. 제 2 소자부(420)는 제 3 전극(410) 및 제 4 전극(430) 사이에 배치될 수 있다. 일 예로, 제 3 전극(410)은 제 2 소자부(420)의 하면 상으로 연장되고, 제 4 전극(430)은 제 2 소자부(420)의 상면 상으로 연장될 수 있다. 또는, 제 3 전극(410), 제 2 소자부(420) 및 제 4 전극(430)은 기판(100) 상에 평행하게 위치하거나, 제 2 소자부(420)는 제 3 전극(410)의 상면으로부터 제 4 전극(430)의 상면에 걸쳐 배치될 수 있다. 제 2 소자부(420)는 제 3 전극(410) 및 제 4 전극(430)과 전기적으로 연결될 수 있다. 예를 들어, 제 3 전극(410)은 제 2 소자부(420)의 양극이고, 제 4 전극(430)은 제 2 소자부(420)의 음극일 수 있다.The second device layer 400 may be disposed on the first passivation layer 320. The second device layer 400 may include a third electrode 410, a fourth electrode 430, and a second device portion 420. The second device unit 420 may be disposed between the third electrode 410 and the fourth electrode 430. For example, the third electrode 410 may extend onto the bottom surface of the second device portion 420, and the fourth electrode 430 may extend onto the top surface of the second device portion 420. Alternatively, the third electrode 410, the second element portion 420, and the fourth electrode 430 may be disposed in parallel on the substrate 100, or the second element portion 420 may be formed on the third electrode 410. It may be disposed over the upper surface of the fourth electrode 430 from the upper surface. The second device unit 420 may be electrically connected to the third electrode 410 and the fourth electrode 430. For example, the third electrode 410 may be an anode of the second device portion 420, and the fourth electrode 430 may be a cathode of the second device portion 420.

제 2 소자부(420)는 발광부를 포함할 수 있다. 발광부는 통상적으로 유기 발광 다이오드 또는 양자점 다이오드에 사용하는 것이라면 특별히 한정하지 않을 수 있다. 발광부는 외부로부터 공급되는 정공 또는 전자의 재결합을 이용하여 광을 생성시킬 수 있다. 이와는 다르게, 제 2 소자부(420)는 발광 다이오드, 태양 전지, 광 검출기 또는 트랜지스터와 같은 소자일 수 있다.The second device unit 420 may include a light emitting unit. The light emitting unit may be not particularly limited as long as it is typically used for an organic light emitting diode or a quantum dot diode. The light emitting unit may generate light using recombination of holes or electrons supplied from the outside. Alternatively, the second device unit 420 may be a device such as a light emitting diode, a solar cell, a photo detector, or a transistor.

제 3 전극(410) 및 제 4 전극(430)은 패터닝된 도전층일 수 있다. 예를 들어, 제 3 전극(410)은 제 2 소자부(420)의 일단으로부터 기판(100)의 외측으로 연장될 수 있다. 제 4 전극(430)은 제 2 소자부(420)의 타단으로부터 기판(100)의 외측으로 연장될 수 있다. 도시된 바와는 달리, 제 3 전극(410)의 측면(410a)은 제 1 보호층(320)의 상면에 대하여 경사질 수 있다. 제 3 전극(410) 및 제 4 전극(430)은 투명 전극일 수 있다.The third electrode 410 and the fourth electrode 430 may be patterned conductive layers. For example, the third electrode 410 may extend from one end of the second element portion 420 to the outside of the substrate 100. The fourth electrode 430 may extend to the outside of the substrate 100 from the other end of the second device unit 420. Unlike shown, the side surface 410a of the third electrode 410 may be inclined with respect to the top surface of the first protective layer 320. The third electrode 410 and the fourth electrode 430 may be transparent electrodes.

제 2 소자층(400) 상에 제 2 봉지층(510)이 배치될 수 있다. 제 2 봉지층(510)은 제 2 소자층(400)을 덮을 수 있다. 제 3 전극(410), 제 4 전극(430) 및 제 2 소자부(420)는 제 2 봉지층(510)에 의해 매립될 수 있다. 제 2 봉지층(510)은 알루미늄 산화물(Al2O3)을 포함할 수 있다. 제 2 봉지층(510)은 외부의 산소 또는 수분으로부터 제 2 소자층(400)을 보호할 수 있다.The second encapsulation layer 510 may be disposed on the second device layer 400. The second encapsulation layer 510 may cover the second device layer 400. The third electrode 410, the fourth electrode 430, and the second element part 420 may be buried by the second encapsulation layer 510. The second encapsulation layer 510 may include aluminum oxide (Al 2 O 3). The second encapsulation layer 510 may protect the second device layer 400 from external oxygen or moisture.

제 2 봉지층(510) 상에 제 2 보호층(520)이 배치될 수 있다. 제 2 보호층(520)은 제 2 봉지층(510)과 직접적으로 접할 수 있다. 제 2 보호층(520)은 무기 박막 또는 유기 박막을 포함할 수 있다. 일 실시예에 따르면, 제 2 보호층(520)은 상기의 물질들을 포함하는 다층 박막일 수도 있다. 제 2 보호층(520)은 광 전자 소자의 제조 공정 시, 식각액으로부터 제 2 소자층(400)을 보호할 수 있다.The second passivation layer 520 may be disposed on the second encapsulation layer 510. The second protective layer 520 may directly contact the second encapsulation layer 510. The second protective layer 520 may include an inorganic thin film or an organic thin film. According to an embodiment, the second protective layer 520 may be a multilayer thin film including the above materials. The second protective layer 520 may protect the second device layer 400 from the etchant during the manufacturing process of the optoelectronic device.

제 2 보호층(520) 상에 제 3 소자층(600)이 배치될 수 있다. 제 3 소자층(600)은 제 5 전극(610), 제 6 전극(630) 및 제 3 소자부(620)를 포함할 수 있다. 제 3 소자부(620)는 제 5 전극(610) 및 제 6 전극(630) 사이에 배치될 수 있다. 일 예로, 제 5 전극(610)은 제 3 소자부(620)의 하면 상으로 연장되고, 제 6 전극(630)은 제 3 소자부(620)의 상면 상으로 연장될 수 있다. 또는, 제 5 전극(610), 제 3 소자부(620) 및 제 6 전극(630)은 기판(100) 상에 평행하게 위치하거나, 제 3 소자부(620)는 제 5 전극(610)의 상면으로부터 제 6 전극(630)의 상면에 걸쳐 배치될 수 있다. 제 3 소자부(620)는 제 5 전극(610) 및 제 6 전극(630)과 전기적으로 연결될 수 있다. 예를 들어, 제 5 전극(610)은 제 3 소자부(620)의 양극이고, 제 6 전극(630)은 제 3 소자부(620)의 음극일 수 있다.The third device layer 600 may be disposed on the second passivation layer 520. The third device layer 600 may include a fifth electrode 610, a sixth electrode 630, and a third device portion 620. The third device unit 620 may be disposed between the fifth electrode 610 and the sixth electrode 630. For example, the fifth electrode 610 may extend on the bottom surface of the third device portion 620, and the sixth electrode 630 may extend on the top surface of the third device portion 620. Alternatively, the fifth electrode 610, the third element portion 620, and the sixth electrode 630 may be disposed in parallel on the substrate 100, or the third element portion 620 may be formed on the fifth electrode 610. It may be disposed over the upper surface of the sixth electrode 630 from the upper surface. The third device unit 620 may be electrically connected to the fifth electrode 610 and the sixth electrode 630. For example, the fifth electrode 610 may be an anode of the third device portion 620, and the sixth electrode 630 may be a cathode of the third device portion 620.

제 3 소자부(620)는 발광부를 포함할 수 있다. 발광부는 통상적으로 유기 발광 다이오드 또는 양자점 다이오드에 사용하는 것이라면 특별히 한정하지 않을 수 있다. 발광부는 외부로부터 공급되는 정공 또는 전자의 재결합을 이용하여 광을 생성시킬 수 있다. 이와는 다르게, 제 3 소자부(620)는 발광 다이오드, 태양 전지, 광 검출기 또는 트랜지스터와 같은 소자일 수 있다.The third device unit 620 may include a light emitting unit. The light emitting unit may be not particularly limited as long as it is typically used for an organic light emitting diode or a quantum dot diode. The light emitting unit may generate light using recombination of holes or electrons supplied from the outside. Alternatively, the third device unit 620 may be a device such as a light emitting diode, a solar cell, a photo detector, or a transistor.

제 5 전극(610) 및 제 6 전극(630)은 패터닝된 도전층일 수 있다. 예를 들어, 제 5 전극(610)은 제 3 소자부(620)의 일단으로부터 기판(100)의 외측으로 연장될 수 있다. 제 6 전극(630)은 제 3 소자부(620)의 타단으로부터 기판(100)의 외측으로 연장될 수 있다. 도시된 바와는 달리, 제 5 전극(610)의 측면은 제 2 보호층(520)의 상면에 대하여 경사질 수 있다. 제 5 전극(610) 및 제 6 전극(630)은 투명 전극일 수 있다.The fifth electrode 610 and the sixth electrode 630 may be patterned conductive layers. For example, the fifth electrode 610 may extend from one end of the third element portion 620 to the outside of the substrate 100. The sixth electrode 630 may extend to the outside of the substrate 100 from the other end of the third device unit 620. Unlike shown, the side surface of the fifth electrode 610 may be inclined with respect to the top surface of the second protective layer 520. The fifth electrode 610 and the sixth electrode 630 may be transparent electrodes.

제 3 소자층(600) 상에 제 3 봉지층(710)이 배치될 수 있다. 제 3 봉지층(710)은 제 3 소자층(600)을 덮을 수 있다. 제 5 전극(610), 제 6 전극(630) 및 제 3 소자부(620)는 제 3 봉지층(710)에 의해 매립될 수 있다. 제 3 봉지층(710)은 알루미늄 산화물(Al2O3)을 포함할 수 있다. 제 3 봉지층(710)은 외부의 산소 또는 수분으로부터 제 3 소자층(600)을 보호할 수 있다.The third encapsulation layer 710 may be disposed on the third device layer 600. The third encapsulation layer 710 may cover the third device layer 600. The fifth electrode 610, the sixth electrode 630, and the third element part 620 may be buried by the third encapsulation layer 710. The third encapsulation layer 710 may include aluminum oxide (Al 2 O 3). The third encapsulation layer 710 may protect the third device layer 600 from external oxygen or moisture.

도 3 내지 도 13은 본 발명의 실시예들에 따른 광 전자 소자의 제조 방법을 설명하기 위한 사시도들이다.3 to 13 are perspective views illustrating a method of manufacturing an optoelectronic device according to embodiments of the present invention.

도 2 및 도 3을 참조하여, 기판(100) 상에 제 1 소자층(200)이 형성될 수 있다. 일 예로, 기판(100) 상에 도전막을 증착한 후, 상기 도전막을 패터닝하여 제 1 전극(210) 및 제 2 전극(230)의 일부가 형성될 수 있다. 제 1 소자부(220)가 발광부를 포함하는 경우, 기판(100) 상의 쉐도우 마스크 상에 유기막을 증착하여 제 1 소자부(220)가 형성될 수 있다. 이후, 제 1 소자부(220) 상에 쉐도우 마스크를 이용하여 도전층을 형성하여, 제 1 소자부(220)의 상면 상으로 연장되는 제 2 전극(230)의 나머지 일부(230a)가 형성될 수 있다.2 and 3, the first device layer 200 may be formed on the substrate 100. For example, after the conductive film is deposited on the substrate 100, a portion of the first electrode 210 and the second electrode 230 may be formed by patterning the conductive film. When the first device unit 220 includes a light emitting unit, the first device unit 220 may be formed by depositing an organic layer on a shadow mask on the substrate 100. Thereafter, a conductive layer is formed on the first device portion 220 using a shadow mask, so that the remaining portion 230a of the second electrode 230 extending on the top surface of the first device portion 220 is formed. Can be.

도 2 및 도 4를 참조하여, 제 1 소자부(220) 상에 제 1 봉지층(310)이 형성될 수 있다. 제 1 봉지층(310)은 원자층 증착 공정(atomic layer deposition; ALD)을 이용하여 형성될 수 있다. 이때, 제 1 소자부(220)의 손상을 방지하기 위하여, 제 1 봉지층(310)의 형성 공정은 저온(일 예로, 100℃ 이하의 온도) 공정으로 수행될 수 있다. 제 1 봉지층(310)은 제 1 소자층(200)을 덮을 수 있다.2 and 4, a first encapsulation layer 310 may be formed on the first device unit 220. The first encapsulation layer 310 may be formed using atomic layer deposition (ALD). In this case, in order to prevent damage to the first device unit 220, the process of forming the first encapsulation layer 310 may be performed at a low temperature (eg, a temperature of 100 ° C. or less). The first encapsulation layer 310 may cover the first device layer 200.

제 1 봉지층(310) 상에 제 1 보호층(320)이 형성될 수 있다. 제 1 보호층(320)은 물리적 기상 증착 공정(physical vapor deposition; PVD), 화학적 기상 증착 공정(chemical vapor deposition; CVD), 원자층 증착 공정(ALD), 스핀 코팅 공정(spin coating), 스프레이 코팅 공정(spray coating), 잉크젯 프린팅 공정(inkjet printing), 필름 라미네이션 공정(film lamination)을 이용하여 형성될 수 있다.The first passivation layer 320 may be formed on the first encapsulation layer 310. The first protective layer 320 may include physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD), spin coating, and spray coating. It may be formed using a spray coating, inkjet printing process, film lamination process.

도 2 및 도 5를 참조하여, 제 1 보호층(320) 상에 제 1 도전막(440)이 증착될 수 있다. 제 1 도전막(440)의 증착은 스퍼터링 공정(sputtering)을 포함할 수 있다. 제 1 도전막(440)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 주석 산화물, 그래핀(graphene), 금속 나노 와이어, 전도성 고분자 또는 미소 두께의 금속 박막을 포함할 수 있다. 금속 박막은 금(Au), 은(Ag), 구리(Gu), 알루미늄(Al), 니켈(Ni), 백금(Pt), 또는 팔라듐(Pd)을 포함할 수 있다.2 and 5, a first conductive layer 440 may be deposited on the first passivation layer 320. Deposition of the first conductive layer 440 may include a sputtering process. The first conductive layer 440 may include indium tin oxide (ITO), indium zinc oxide (IZO), tin oxide, graphene, metal nanowires, a conductive polymer, or a thin metal film. The metal thin film may include gold (Au), silver (Ag), copper (Gu), aluminum (Al), nickel (Ni), platinum (Pt), or palladium (Pd).

제 1 도전막(440) 상에 제 1 감광막(450)이 도포될 수 있다. 제 1 감광막(450)은 포토 레지스트 물질을 포함할 수 있다.The first photosensitive film 450 may be coated on the first conductive film 440. The first photoresist layer 450 may include a photoresist material.

도 2 및 도 6을 참조하여, 제 1 감광막(450)이 패터닝될 수 있다. 예를 들어, 제 1 감광막(450) 상의 제 1 포토 마스크(460)를 이용하는 노광 공정을 수행하여, 제 3 전극(410) 및 제 4 전극(430)이 형성될 영역을 정의하는 제 1 포토 레지스트 패턴(455)이 형성될 수 있다. 제 1 포토 레지스트 패턴(455)의 폭은 1um 내지 3000um일 수 있다. 일 실시예에 따르면, 제 1 포토 레지스트 패턴(455)에 베이킹 공정이 수행되어, 제 1 포토 레지스트 패턴(455)이 경화될 수 있다.2 and 6, the first photoresist layer 450 may be patterned. For example, a first photoresist defining an area in which the third electrode 410 and the fourth electrode 430 are to be formed by performing an exposure process using the first photo mask 460 on the first photoresist film 450. The pattern 455 may be formed. The width of the first photoresist pattern 455 may be 1 um to 3000 um. In example embodiments, a baking process may be performed on the first photoresist pattern 455 to cure the first photoresist pattern 455.

도 2 및 도 7을 참조하여, 제 1 도전막(440)이 패터닝될 수 있다. 예를 들어, 제 1 포토 레지스트 패턴(455)을 식각 마스크로 제 1 도전막(440)이 식각되어 제 3 전극(410) 및 제 4 전극(430)의 일부가 형성될 수 있다. 제 1 도전막(440)의 식각 공정은 습식 식각 또는 건식 식각일 수 있다. 제 1 도전막(440)의 식각 공정 중, 제 1 도전막(440) 상에 식각을 위한 에천트가 사용되거나, 물리적 충격이 가해질 수 있다. 이때, 제 1 소자층(200)의 제 1 소자부(220)는 제 1 보호층(320)에 의해 보호될 수 있다. 습식 식각을 위한 에천트는 산성 용액을 포함할 수 있다. 실시예들에 따르면, 도시된 바와는 다르게, 식각 공정을 통해 형성된 제 3 전극(410)의 측면(410a)은 제 1 보호층(320)의 상면에 대해 경사질 수 있다. 이는 공정 산포에 따라, 제 1 도전막(440)의 하부로 갈수록 식각이 어렵기 때문이며, 제 3 전극(410)의 하부는 제 1 포토 레지스트 패턴(455)의 측면으로부터 돌출될 수 있다.2 and 7, the first conductive layer 440 may be patterned. For example, the first conductive layer 440 may be etched using the first photoresist pattern 455 as an etching mask to form portions of the third electrode 410 and the fourth electrode 430. The etching process of the first conductive layer 440 may be wet etching or dry etching. During the etching process of the first conductive layer 440, an etchant for etching may be used or a physical impact may be applied to the first conductive layer 440. In this case, the first device unit 220 of the first device layer 200 may be protected by the first protective layer 320. The etchant for wet etching may include an acidic solution. According to the exemplary embodiment, the side surface 410a of the third electrode 410 formed through the etching process may be inclined with respect to the top surface of the first passivation layer 320. This is because the etching becomes harder toward the lower portion of the first conductive layer 440 according to the process dispersion, and the lower portion of the third electrode 410 may protrude from the side surface of the first photoresist pattern 455.

도 2 및 도 8을 참조하여, 제 1 포토 레지스트 패턴(455)이 제거될 수 있다. 제 1 포토 레지스트 패턴(455)은 캐톤(ketone) 계열의 공정 용제를 이용하여 제거될 수 있다.2 and 8, the first photoresist pattern 455 may be removed. The first photoresist pattern 455 may be removed using a ketone process solvent.

제 2 소자층(400)이 형성될 수 있다. 상세하게는, 이후, 제 3 전극(410) 상에 제 2 소자부(420)가 형성될 수 있다. 제 2 소자부(420)가 발광부를 포함하는 경우, 제 1 보호층(320) 상의 쉐도우 마스크 상에 유기막을 증착하여 제 2 소자부(420)가 형성될 수 있다. 이후, 제 2 소자부(420) 상에 도전층을 형성하여, 제 2 소자부(420)의 상면 상으로 연장되는 제 4 전극(430)의 나머지 일부(430a)가 형성될 수 있다.The second device layer 400 may be formed. In detail, the second device unit 420 may be formed on the third electrode 410. When the second device part 420 includes the light emitting part, the second device part 420 may be formed by depositing an organic layer on the shadow mask on the first protective layer 320. Thereafter, a conductive layer is formed on the second device portion 420, so that the remaining portion 430a of the fourth electrode 430 extending on the top surface of the second device portion 420 may be formed.

도 2 및 도 9를 참조하여, 제 2 소자부(420) 상에 제 2 봉지층(510)이 형성될 수 있다. 제 2 봉지층(510)은 원자층 증착 공정(ALD)을 이용하여 형성될 수 있다. 이때, 제 2 소자부(420)의 손상을 방지하기 위하여, 제 2 봉지층(510)의 형성 공정은 저온(일 예로, 100℃ 이하의 온도) 공정으로 수행될 수 있다. 제 2 봉지층(510)은 제 2 소자층(400)을 덮을 수 있다.2 and 9, a second encapsulation layer 510 may be formed on the second device unit 420. The second encapsulation layer 510 may be formed using an atomic layer deposition process (ALD). In this case, in order to prevent damage to the second device unit 420, the process of forming the second encapsulation layer 510 may be performed at a low temperature (eg, a temperature of 100 ° C. or less). The second encapsulation layer 510 may cover the second device layer 400.

제 2 봉지층(510) 상에 제 2 보호층(520)이 형성될 수 있다. 제 2 보호층(520)은 물리적 기상 증착 공정(PVD), 화학적 기상 증착 공정(CVD), 원자층 증착 공정(ALD), 스핀 코팅 공정(spin coating), 스프레이 코팅 공정(spray coating), 잉크젯 프린팅 공정(inkjet printing), 필름 라미네이션 공정(film lamination)을 이용하여 형성될 수 있다.The second passivation layer 520 may be formed on the second encapsulation layer 510. The second protective layer 520 may be formed by physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD), spin coating, spray coating, and inkjet printing. It may be formed using an inkjet printing, film lamination process (film lamination).

도 2 및 도 10을 참조하여, 제 2 보호층(520) 상에 제 2 도전막(640)이 증착될 수 있다. 제 2 도전막(640)의 증착은 스퍼터링 공정(sputtering)을 포함할 수 있다. 제 2 도전막(640)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 주석 산화물, 그래핀(graphene), 금속 나노 와이어, 전도성 고분자 또는 미소 두께의 금속 박막을 포함할 수 있다.2 and 10, a second conductive layer 640 may be deposited on the second passivation layer 520. Deposition of the second conductive layer 640 may include a sputtering process. The second conductive layer 640 may include indium tin oxide (ITO), indium zinc oxide (IZO), tin oxide, graphene, metal nanowires, conductive polymers, or a thin metal film.

제 2 도전막(640) 상에 제 2 감광막(650)이 도포될 수 있다. 제 2 감광막(650)은 포토 레지스트 물질을 포함할 수 있다.The second photosensitive film 650 may be coated on the second conductive film 640. The second photoresist layer 650 may include a photoresist material.

도 2 및 도 11을 참조하여, 제 2 감광막(650)이 패터닝될 수 있다. 예를 들어, 상기 제 2 감광막(650)에 노광 공정을 수행하여, 제 5 전극(610) 및 제 6 전극(630)이 형성될 영역을 정의하는 제 2 포토 레지스트 패턴(655)이 형성될 수 있다. 일 실시예에 따르면, 제 2 포토 레지스트 패턴(655)에 베이킹 공정이 수행되어, 제 2 포토 레지스트 패턴(655)이 경화될 수 있다.2 and 11, the second photoresist layer 650 may be patterned. For example, by performing an exposure process on the second photoresist layer 650, a second photoresist pattern 655 may be formed to define a region in which the fifth electrode 610 and the sixth electrode 630 are to be formed. have. According to an embodiment, a baking process may be performed on the second photoresist pattern 655 to cure the second photoresist pattern 655.

제 2 도전막(640)이 패터닝될 수 있다. 예를 들어, 제 2 포토 레지스트 패턴(655)을 식각 마스크로 제 2 도전막(640)이 식각되어 제 5 전극(610) 및 제 6 전극(630)의 일부가 형성될 수 있다. 제 2 도전막(640)의 식각 공정은 습식 식각 또는 건식 식각일 수 있다. 제 2 도전막(640)의 식각 공정 중, 제 2 도전막(640) 상에 식각을 위한 에천트가 사용되거나, 물리적 충격이 가해질 수 있다. 이때, 제 2 소자부(420)는 제 2 보호층(520)에 의해 보호될 수 있다. 실시예들에 따르면, 식각 공정을 통해 형성된 제 5 전극(610)의 측면은 제 2 보호층(520)의 상면에 대해 경사질 수 있다.The second conductive layer 640 may be patterned. For example, the second conductive layer 640 may be etched using the second photoresist pattern 655 as an etching mask to form a portion of the fifth electrode 610 and the sixth electrode 630. The etching process of the second conductive layer 640 may be wet etching or dry etching. During the etching process of the second conductive layer 640, an etchant for etching may be used or a physical impact may be applied on the second conductive layer 640. In this case, the second device unit 420 may be protected by the second protective layer 520. In example embodiments, a side surface of the fifth electrode 610 formed through the etching process may be inclined with respect to the top surface of the second protective layer 520.

도 2 및 도 12를 참조하여, 제 3 소자층(600)이 형성될 수 있다. 상세하게는, 제 2 포토 레지스트 패턴(655)이 제거된 후, 제 5 전극(610) 상에 제 3 소자부(620)가 형성될 수 있다. 일 예로, 제 3 소자부(620)가 발광부를 포함하는 경우, 제 2 보호층(520) 상의 쉐도우 마스크 상에 유기막을 증착하여 제 3 소자부(620)가 형성될 수 있다. 이후, 제 3 소자부(620) 상에 도전층을 형성하여, 제 3 소자부(620)의 상면 상으로 연장되는 제 6 전극(630)의 나머지 일부(630a)가 형성될 수 있다.Referring to FIGS. 2 and 12, a third device layer 600 may be formed. In detail, after the second photoresist pattern 655 is removed, the third device unit 620 may be formed on the fifth electrode 610. For example, when the third device unit 620 includes a light emitting unit, the third device unit 620 may be formed by depositing an organic layer on the shadow mask on the second protective layer 520. Subsequently, a conductive layer is formed on the third device portion 620 so that the remaining portion 630a of the sixth electrode 630 extending on the top surface of the third device portion 620 may be formed.

도 2 및 도 13을 참조하여, 제 3 소자부(620) 상에 제 3 봉지층(710)이 형성될 수 있다. 제 3 봉지층(710)은 원자층 증착 공정(ALD)을 이용하여 형성될 수 있다. 이때, 제 3 소자부(620)의 손상을 방지하기 위하여, 제 3 봉지층(710)의 형성 공정은 저온(일 예로, 100℃ 이하의 온도) 공정으로 수행될 수 있다. 제 3 봉지층(710)은 제 3 소자층(600)을 덮을 수 있다.2 and 13, a third encapsulation layer 710 may be formed on the third device portion 620. The third encapsulation layer 710 may be formed using an atomic layer deposition process (ALD). In this case, in order to prevent damage to the third device unit 620, the process of forming the third encapsulation layer 710 may be performed at a low temperature (eg, a temperature of 100 ° C. or less). The third encapsulation layer 710 may cover the third device layer 600.

본 발명의 실시예들에 따르면, 소자층들(200, 400, 600) 상에 봉지층들(310, 510, 710)이 형성되어 있어, 봉지층들(310, 510, 710)이 외부의 산소 또는 수분으로부터 소자층들(200, 400, 600)을 보호할 수 있다. 즉, 광 전자 소자의 제조 공정 시 소자층들(200, 400, 600)이 손상되지 않을 수 있으며, 신뢰성이 높은 광 전자 소자를 제조할 수 있다.According to the exemplary embodiments of the present invention, the encapsulation layers 310, 510, and 710 are formed on the device layers 200, 400, and 600, so that the encapsulation layers 310, 510, and 710 are external oxygen. Alternatively, the device layers 200, 400, and 600 may be protected from moisture. That is, the device layers 200, 400, and 600 may not be damaged during the manufacturing process of the optoelectronic device, and a highly reliable optoelectronic device may be manufactured.

더하여, 제 1 봉지층(310) 상에 각각 제 1 보호층(320)이 형성되어 있어, 제 1 보호층(320) 상에 에칭 공정이 수행되어도 제 1 보호층(320) 아래의 제 1 소자부(220)가 손상되지 않을 수 있다. 이에 따라, 후공정에서 제 1 보호층(320) 상에서 제 2 소자층(400)의 제 3 전극(410)을 식각 공정을 통하여 형성할 수 있으며, 미세 패턴의 제 3 전극(410)이 형성될 수 있다. 즉, 미세한 크기의 광 전자 소자를 제조할 수 있다.In addition, since the first passivation layer 320 is formed on the first encapsulation layer 310, the first device under the first passivation layer 320 even if an etching process is performed on the first passivation layer 320. The unit 220 may not be damaged. Accordingly, in the later process, the third electrode 410 of the second device layer 400 may be formed through the etching process on the first protective layer 320, and the third electrode 410 of the fine pattern may be formed. Can be. That is, it is possible to manufacture a photoelectronic device of a fine size.

이하 본 발명에 따른 구체적인 실시예로서, 광 전자 소자의 일부를 다음과 같이 제작하였다.Hereinafter, as a specific example according to the present invention, a part of the optoelectronic device was manufactured as follows.

실시예Example 1 One

기판은 유리를 사용하였다. 제 1 소자층, 제 2 소자층 및 제 3 소자층은 각각 청색, 녹색 및 적색의 화소가 되도록 제작하였다. 제 1 전극은 ITO를 이용하여 형성하였으며, 제 2 전극은 Ag 박막을 25nm 두께로 형성하였다. 제 1 소자부는 청색광을 발광하는 유기 발광 다이오드로 형성하였다. 제 1 봉지층은 Al2O3로 형성하였고, 제 1 보호층은 SiNx로 형성하였다.The substrate used glass. The first device layer, the second device layer, and the third device layer were fabricated so as to be blue, green, and red pixels, respectively. The first electrode was formed using ITO, and the second electrode formed an Ag thin film having a thickness of 25 nm. The first element portion was formed of an organic light emitting diode emitting blue light. The first encapsulation layer was formed of Al 2 O 3, and the first protective layer was formed of SiN x.

제 1 보호층 상에 제 1 도전막을 형성하였다. 제 1 도전막은 제 1 보호층 상에서 RF 스퍼터링 방법으로 IZO로 형성하였다. 제 1 도전막은 Ar 플라즈마 분위기, 45℃의 온도에서 증착되었다. 이후, 제 1 도전막에 사진 식각 공정을 수행하여 제 3 전극을 형성하였다. 상세하게는, 제 1 도전막 상의 제 1 포토 레지스트 패턴을 형성한 후, 90℃의 온도에서 베이킹 공정을 수행하였다. 제 1 포토 레지스트 패턴을 식각 마스크로, 제 1 도전막을 산성 식각액으로 식각하여 제 3 전극을 형성하였다. 이후, 제 3 전극 상의 제 1 포토 레지스트 패턴을 캐톤 계열의 공정 용제인 아세톤으로 제거하였다. 여기서, 실험 및 비교의 편의를 위하여 제 3 전극을 일자 형태로 형성하였다.A first conductive film was formed on the first protective layer. The first conductive film was formed of IZO on the first protective layer by the RF sputtering method. The first conductive film was deposited at an Ar plasma atmosphere at a temperature of 45 ° C. Thereafter, a photolithography process was performed on the first conductive layer to form a third electrode. In detail, after forming the first photoresist pattern on the first conductive film, a baking process was performed at a temperature of 90 ° C. The third electrode was formed by etching the first photoresist pattern with the etching mask and the first conductive layer with the acidic etching solution. Subsequently, the first photoresist pattern on the third electrode was removed with acetone, which is a kato-based process solvent. Here, the third electrode was formed in a straight shape for the convenience of experiment and comparison.

실시예Example 2 2

실시예 1과 동일하게 형성하되, 제 1 보호층을 polyethylene으로 형성하였다.It was formed in the same manner as in Example 1, but the first protective layer was formed of polyethylene.

비교예Comparative example

실시예 1과 동일하게 형성하되, 제 1 보호층을 형성하지 않았다. 즉, 제 1 봉지층 상에 제 1 도전막을 형성한 후, 제 1 도전막에 사진 식각 공정을 수행하여 제 3 전극을 형성하였다.Formed in the same manner as in Example 1, but did not form a first protective layer. That is, after the first conductive film is formed on the first encapsulation layer, a third electrode is formed by performing a photolithography process on the first conductive film.

도 14a 및 도 14b는 실시예 1의 제 3 전극의 SEM 사진들이다.14A and 14B are SEM photographs of the third electrode of Example 1. FIG.

도 14a 및 도 14b에 도시된 바와 같이, 실시예 1의 제 3 전극은 그의 측면이 제 1 보호층의 상면에 경사지도록 형성된 것을 확인할 수 있다.As shown in FIGS. 14A and 14B, it can be seen that the third electrode of Example 1 is formed such that its side surface is inclined to the upper surface of the first protective layer.

실시예 1, 실시예 2 및 비교예의 소자 안정성을 실험하였다. 제 3 전극을 형성 후, 제 1 포토 레지스트 패턴의 제거 전과 후의 제 3 전극의 손상 여부를 측정하였다.The device stability of Example 1, Example 2, and the comparative example was tested. After the formation of the third electrode, the damage of the third electrode before and after the removal of the first photoresist pattern was measured.

비교예는 공정 용제에 실제 공정 시간과 동일하게 약 10분간 노출되었다. 제 1 보호층을 포함하지 않는 비교예의 경우, 제 1 포토 레지스트 패턴의 제거 공정 시 제 1 소자부가 공정 용제에 의해 손상된 것을 확인할 수 있었다.The comparative example was exposed to the process solvent for about 10 minutes equal to the actual process time. In the comparative example not including the first protective layer, it was confirmed that the first device portion was damaged by the process solvent during the removal process of the first photoresist pattern.

실시예 1 및 2는 공정 용제에 실제 공정 시간보가 긴 약 1시간 노출되었다. 제 1 보호층을 포함하는 실시예 1의 경우, 제 1 포토 레지스트 패턴의 제거 공정 시 제 1 소자부가 공정 용제에 의해 손상되지 않을 것을 확인할 수 있었다.Examples 1 and 2 were exposed to process solvents for about 1 hour with a long actual process timeline. In Example 1 including the first protective layer, it was confirmed that the first device portion was not damaged by the process solvent during the removal process of the first photoresist pattern.

실시예 1을 따라 제조된 광 전자 소자의 구동 특성을 측정하여 보았다. 도 15는 실시예 1의 색좌표이다.Driving characteristics of the optoelectronic device manufactured according to Example 1 were measured. 15 is a color coordinate of Example 1. FIG.

도 15를 참조하여, 약 500nit의 광을 기준으로 실시예 1의 광 특성을 측정하였다. 제 1 소자층, 제 2 소자층 및 제 3 소자층을 각각 구동시켰을 때, 각각 청색, 녹색 및 적색의 광이 발광하는 것을 확인할 수 있다.Referring to FIG. 15, the optical properties of Example 1 were measured based on about 500 nits of light. When the 1st element layer, the 2nd element layer, and the 3rd element layer were respectively driven, it can be seen that blue, green, and red light emits light, respectively.

측정된 색좌표를 바탕으로 실시예 1의 색재현율을 계산한 결과, 135.1%의 높은 수치로 나타났다. 제 1 소자층, 제 2 소자층 및 제 3 소자층에 각각 3.3V, 2.5V 및 4.5V의 전압을 인가하였을 때, 실시예 1이 발하는 광의 휘도는 약 507.1nit를 나타내었다.The color reproducibility of Example 1 was calculated based on the measured color coordinates, and was found to be a high value of 135.1%. When voltages of 3.3 V, 2.5 V, and 4.5 V were applied to the first device layer, the second device layer, and the third device layer, respectively, the luminance of light emitted by Example 1 was about 507.1 nits.

또한, 청색과 녹색 광을 발광하는 제 1 소자층 및 제 2 소자층을 구동시킨 상태에서 적색 광을 발광하는 제 3 소자층의 전압을 증가시켰을 때, 도 20에 화살표로 표시된 바와 같이, 색좌표가 청색과 녹색의 중간에서 적색 쪽으로 이동하는 것을 확인할 수 있다.In addition, when the voltage of the third element layer emitting red light is increased while driving the first element layer and the second element layer emitting blue and green light, the color coordinates are indicated by arrows in FIG. 20. You can see the shift from blue to green to red.

이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

100: 기판 200: 제 1 소자층
310: 제 1 봉지층 320: 제 1 보호층
400: 제 2 소자층 510: 제 2 봉지층
520: 제 2 보호층 600: 제 3 소자층
710: 제 1 봉지층
100 substrate 200 first device layer
310: first encapsulation layer 320: first protective layer
400: second element layer 510: second encapsulation layer
520: second protective layer 600: third element layer
710: first encapsulation layer

Claims (10)

제 1 전극, 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치되는 발광부를 포함하는 제 1 소자층을 형성하는 것;
상기 발광부 상에서 상기 제 1 소자층을 덮는 제 1 봉지층을 형성하는 것;
상기 제 1 봉지층 상에 제 1 보호층을 형성하는 것; 및
상기 제 1 보호층 상에 제 2 소자층을 형성하는 것을 포함하되,
상기 제 2 소자층을 형성하는 것은:
상기 제 1 보호층 상에 제 1 도전막을 도포하는 것; 및
상기 제 1 도전막을 식각하여 제 3 전극을 형성하는 것을 포함하는 광 전자 소자의 제조 방법.
Forming a first device layer comprising a first electrode, a second electrode, and a light emitting portion disposed between the first electrode and the second electrode;
Forming a first encapsulation layer covering the first device layer on the light emitting part;
Forming a first protective layer on the first encapsulation layer; And
Forming a second device layer on the first protective layer,
Forming the second device layer is:
Applying a first conductive film on the first protective layer; And
Forming a third electrode by etching the first conductive film.
제 1 항에 있어서,
상기 제 1 보호층은 상기 제 1 봉지층의 상면과 직접적으로 접하는 광 전자 소자의 제조 방법.
The method of claim 1,
And the first protective layer is in direct contact with the top surface of the first encapsulation layer.
제 1 항에 있어서,
상기 제 1 봉지층은 알루미늄 산화물(Al2O3)를 포함하는 광 전자 소자의 제조 방법.
The method of claim 1,
The first encapsulation layer is a method of manufacturing an optoelectronic device containing aluminum oxide (Al2O3).
제 1 항에 있어서,
상기 제 1 보호층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기물, 또는 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate), 테플론(teflon), 폴리비닐리덴 플로라이드(polyvinylidene fluoride; PVDF), 폴리에텔에텔 케톤(polyetherether ketone) 또는 폴리페닐렌 설파이드(polyphenylene sulfide)와 같은 유기물을 포함하는 광 전자 소자의 제조 방법.
The method of claim 1,
The first protective layer is an inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx), or polyethylene, polypropylene, polyethyleneterephthalate, teflon, polyvinylidene fluoride (Polyvinylidene fluoride (PVDF), polyetherether ketone (polyetherether ketone) or a method for producing an optoelectronic device comprising an organic material, such as polyphenylene sulfide (polyphenylene sulfide).
제 1 항에 있어서,
상기 제 2 소자층을 형성하는 것은:
상기 제 3 전극을 형성한 후에, 상기 제 3 전극 상에 소자부를 형성하는 것; 및
상기 소자부 상에 제 4 전극을 형성하는 것을 포함하되,
상기 제 2 소자층을 형성한 후, 상기 소자부 상에 제 2 소자층을 덮는 제 2 봉지층을 형성하는 것을 더 포함하는 광 전자 소자의 제조 방법.
The method of claim 1,
Forming the second device layer is:
After forming the third electrode, forming an element portion on the third electrode; And
Forming a fourth electrode on the device portion,
And after forming the second device layer, forming a second encapsulation layer covering the second device layer on the device portion.
제 5 항에 있어서,
상기 소자부는 발광 다이오드, 태양 전지, 광 검출기 또는 트랜지스터를 포함하는 광 전자 소자의 제조 방법.
The method of claim 5,
The device unit comprises a light emitting diode, a solar cell, a photo detector or a transistor manufacturing method of the optoelectronic device.
제 5 항에 있어서,
상기 제 2 소자층 상에 제 3 소자층을 형성하는 것을 더 포함하되,
상기 제 3 소자층을 형성하는 것은:
상기 제 2 봉지층 상에 제 2 보호층을 형성한 후, 상기 제 2 보호층 상에 제 2 도전막을 도포하는 것; 및
상기 제 2 도전막을 식각하여 제 5 전극을 형성하는 것을 포함하는 광 전자 소자의 제조 방법.
The method of claim 5,
Further comprising forming a third device layer on the second device layer,
Forming the third device layer is:
Forming a second protective layer on the second encapsulation layer, and then applying a second conductive film on the second protective layer; And
And forming a fifth electrode by etching the second conductive layer.
제 1 항에 있어서,
상기 제 2 전극 및 상기 제 3 전극은 투명 전극을 포함하는 광 전자 소자의 제조 방법.
The method of claim 1,
The second electrode and the third electrode manufacturing method of the optoelectronic device comprising a transparent electrode.
제 1 항에 있어서,
상기 제 3 전극의 측면은 상기 제 1 보호층의 상면에 대하여 경사진 광 전자 소자의 제조 방법.
The method of claim 1,
The side surface of the third electrode is inclined with respect to the upper surface of the first protective layer manufacturing method of the optoelectronic device.
제 1 항에 있어서,
상기 제 1 도전막을 식각하는 것은 사진 식각 공정을 포함하는 광 전자 소자의 제조 방법.
The method of claim 1,
Etching the first conductive layer includes a photolithography process.
KR1020180071069A 2018-06-20 2018-06-20 Method for manufacturing optoelectronic device KR102577783B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180071069A KR102577783B1 (en) 2018-06-20 2018-06-20 Method for manufacturing optoelectronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180071069A KR102577783B1 (en) 2018-06-20 2018-06-20 Method for manufacturing optoelectronic device

Publications (2)

Publication Number Publication Date
KR20190143299A true KR20190143299A (en) 2019-12-30
KR102577783B1 KR102577783B1 (en) 2023-09-14

Family

ID=69103313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180071069A KR102577783B1 (en) 2018-06-20 2018-06-20 Method for manufacturing optoelectronic device

Country Status (1)

Country Link
KR (1) KR102577783B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120310A (en) * 2021-02-23 2022-08-30 주식회사 에스아이씨이노베이션 Laminate structure capable of achieving nano-level surface treatment using atomic layer deposition process, and a method for surface treatment of a substrate using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015092A (en) * 2008-07-07 2010-01-21 Fujifilm Corp Display device and method for manufacturing the same
JP2012114116A (en) * 2010-11-19 2012-06-14 Olympus Corp Light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015092A (en) * 2008-07-07 2010-01-21 Fujifilm Corp Display device and method for manufacturing the same
JP2012114116A (en) * 2010-11-19 2012-06-14 Olympus Corp Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120310A (en) * 2021-02-23 2022-08-30 주식회사 에스아이씨이노베이션 Laminate structure capable of achieving nano-level surface treatment using atomic layer deposition process, and a method for surface treatment of a substrate using the same

Also Published As

Publication number Publication date
KR102577783B1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
KR101871227B1 (en) Organic light emitting device and manufacturing method therof
US9991321B2 (en) Organic light emitting diode display device and method of fabricating the same
US8395160B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US8420423B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US8530268B2 (en) Organic light-emitting display device and method of manufacturing the same
US8716058B2 (en) Organic light-emitting display device and method of manufacturing the same
US7947518B2 (en) Method for forming electronic devices by using protecting layers
US7528543B2 (en) Display device and method of making display device
US8173485B2 (en) Method of manufacturing organic light emitting device
JP2007134327A (en) Display device and method of manufacturing same
TWI575791B (en) Organic light emitting display devices
US20120049191A1 (en) Organic Light Emitting Display Device and Method of Manufacturing the Same
JP2007123877A (en) Display apparatus and method of manufacturing display apparatus
KR102517127B1 (en) Thin film transistor array panel and organic light emitting diode display including the same
JP6585614B2 (en) High resolution patterning of juxtaposed multilayers
KR20090111530A (en) Method for manufacturing thin film pattern and optical device using the same
US20200243791A1 (en) Capping layer process with low temperature photoresist patterning
US9299754B2 (en) Organic light emitting display and manufacturing method thereof
KR102577783B1 (en) Method for manufacturing optoelectronic device
US20210376243A1 (en) Method of manufacturing organic light-emitting display device
US11171318B2 (en) Method for manufacturing electroluminescent device with sacrificial layer
US11398600B2 (en) Method for manufacturing electroluminescent device
US20220165995A1 (en) Selective filler patterning by lithography for oled light extraction
US20120028386A1 (en) Method of manufacturing organic light emitting display

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right