KR20190135246A - Test method and apparatus - Google Patents

Test method and apparatus Download PDF

Info

Publication number
KR20190135246A
KR20190135246A KR1020180060471A KR20180060471A KR20190135246A KR 20190135246 A KR20190135246 A KR 20190135246A KR 1020180060471 A KR1020180060471 A KR 1020180060471A KR 20180060471 A KR20180060471 A KR 20180060471A KR 20190135246 A KR20190135246 A KR 20190135246A
Authority
KR
South Korea
Prior art keywords
image processing
processing regions
reference pattern
regions
candidate patterns
Prior art date
Application number
KR1020180060471A
Other languages
Korean (ko)
Other versions
KR102593263B1 (en
Inventor
박정식
정명호
박성원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180060471A priority Critical patent/KR102593263B1/en
Publication of KR20190135246A publication Critical patent/KR20190135246A/en
Application granted granted Critical
Publication of KR102593263B1 publication Critical patent/KR102593263B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Manufacturing & Machinery (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • Quality & Reliability (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

According to one aspect of the present invention, an inspection method comprises: a step of acquiring an original image by photographing a partial region of an inspection object which is transferred in a first direction; a step of dividing the original image into a plurality of image processing regions; a step of determining a reference pattern necessary for aligning the plurality of image processing regions in each of the plurality of image processing regions; a step of selecting first image processing regions, in which a suitability of the reference pattern is lower than a threshold value, among the plurality of image processing regions; and a step of selecting candidate patterns different from the reference pattern in each of the first image processing regions and changing the reference pattern into one of the candidate patterns. Therefore, the present invention is capable of improving an accuracy of the inspection.

Description

검사 방법 및 검사 장치{TEST METHOD AND APPARATUS}Test method and test device {TEST METHOD AND APPARATUS}

본 발명은 검사 방법 및 검사 장치에 관한 것이다.The present invention relates to an inspection method and an inspection apparatus.

반도체 공정을 검사하기 위한 방법으로, 반도체 공정이 적용된 검사 대상을 촬영한 이미지를 이용하는 검사 방법이 제안된 바 있다. 반도체 공정이 적절히 진행되었는지 여부를 판단하기 위해서는, 상대적으로 높은 해상도와 좁은 화각을 갖는 카메라를 이용하여 검사 대상을 촬영할 수 있다. 이 경우, 한 번에 촬영된 이미지에는 검사 대상의 일부만이 포함될 수 있으며, 촬영한 이미지를 복수의 영역들로 분할하여 이미지 처리 프로세스를 적용함으로써 검사 대상에 적용된 반도체 공정의 적절성을 판단할 수 있다.As a method for inspecting a semiconductor process, an inspection method using an image photographing an inspection object to which a semiconductor process is applied has been proposed. In order to determine whether the semiconductor process is properly performed, the inspection object may be photographed using a camera having a relatively high resolution and a narrow angle of view. In this case, only a part of the inspection object may be included in the image photographed at one time, and the appropriateness of the semiconductor process applied to the inspection object may be determined by applying the image processing process by dividing the photographed image into a plurality of regions.

본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 검사 대상을 촬영하는 동안 의도치 않게 발생할 수 있는 검사 대상의 움직임에 따른 이미지의 편차를 보상하여, 검사의 정확도를 개선할 수 있는 검사 방법 및 검사 장치를 제공하고자 하는 데에 있다.One of the problems to be achieved by the technical idea of the present invention is an inspection method and inspection that can improve the accuracy of the inspection by compensating for the deviation of the image due to the movement of the inspection object, which may be inadvertently generated while photographing the inspection object. The intention is to provide a device.

본 발명의 일 실시예에 따른 검사 방법은, 제1 방향으로 이송되는 검사 대상의 일부 영역을 촬영하여 원본 이미지를 획득하는 단계, 상기 원본 이미지를 복수의 이미지 처리 영역들로 분할하는 단계, 상기 복수의 이미지 처리 영역들 각각에서 상기 복수의 이미지 처리 영역들을 정렬하는 데에 필요한 기준 패턴을 결정하는 단계, 상기 복수의 이미지 처리 영역들 중에서 상기 기준 패턴의 적합도가 임계값보다 낮은 제1 이미지 처리 영역들을 선택하는 단계, 및 상기 제1 이미지 처리 영역들 각각에서 상기 기준 패턴과 다른 후보 패턴들을 선정하고, 상기 기준 패턴을 상기 후보 패턴들 중 하나로 변경하는 단계를 포함한다.According to an exemplary embodiment, an inspection method may include: acquiring an original image by photographing a partial region of an inspection object conveyed in a first direction; dividing the original image into a plurality of image processing regions; Determining a reference pattern required for aligning the plurality of image processing regions in each of the image processing regions of the first image processing region, wherein among the plurality of image processing regions, first image processing regions having a goodness of fit of the reference pattern lower than a threshold value are determined; Selecting candidate patterns different from the reference pattern in each of the first image processing regions, and changing the reference pattern to one of the candidate patterns.

본 발명의 일 실시예에 따른 검사 장치는, 스테이지 상에서 검사 대상을 제1 방향으로 이송하는 이송부, 상기 스테이지의 상부에서 상기 검사 대상을 촬영하여, 복수의 이미지 처리 영역들을 갖는 원본 이미지를 생성하는 카메라부, 상기 복수의 이미지 처리 영역들 각각에서 기준 패턴을 결정하고, 상기 기준 패턴의 적합도가 소정의 임계값보다 낮은 영역을 제1 이미지 처리 영역들로 선택하며, 상기 제1 이미지 처리 영역들 각각에서 상기 기준 패턴과 다른 후보 패턴들을 선정하는 프로세서, 및 상기 제1 이미지 처리 영역들 각각에 대한 상기 후보 패턴들을 표시하는 디스플레이를 포함한다.An inspection apparatus according to an embodiment of the present invention includes a transfer unit for transferring an inspection object on a stage in a first direction, and a camera for photographing the inspection object on an upper portion of the stage to generate an original image having a plurality of image processing regions. A reference pattern may be determined in each of the plurality of image processing regions, and an area having a goodness of fit of the reference pattern below a predetermined threshold may be selected as first image processing regions, and in each of the first image processing regions. And a processor for selecting candidate patterns different from the reference pattern, and a display for displaying the candidate patterns for each of the first image processing regions.

본 발명의 일 실시예에 따른 검사 방법에 따르면, 검사 대상을 촬영하여 획득한 원본 이미지를 복수의 이미지 처리 영역들로 나누고 이미지 처리 영역들 각각에서 기준 패턴을 선택할 수 있다. 이때, 기준 패턴이 잘못 선택되어 이미지 처리 영역들이 잘못 정렬되는 것을 방지하기 위해, 기준 패턴으로부터 계산되는 오프셋 값들을 참조하여 기준 패턴을 다시 선택할 수 있다. 따라서, 검사 대상의 의도치 않은 움직임을 보상하기 위한 정렬 작업의 정확도를 개선하고, 검사 대상에 적용된 반도체 공정의 적절성을 정확히 판단할 수 있다.According to an inspection method according to an exemplary embodiment, an original image obtained by photographing an inspection object may be divided into a plurality of image processing regions, and a reference pattern may be selected in each of the image processing regions. In this case, the reference pattern may be selected again by referring to offset values calculated from the reference pattern in order to prevent the reference pattern from being incorrectly selected so that the image processing regions are misaligned. Therefore, it is possible to improve the accuracy of the alignment operation to compensate for the unintentional movement of the inspection object and to accurately determine the appropriateness of the semiconductor process applied to the inspection object.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention is not limited to the above description, it will be more readily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 검사 장치를 간단하게 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 검사 방법이 적용될 수 있는 검사 대상의 일례를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 검사 방법에서 발생할 수 있는 검사 대상의 움직임을 설명하기 위해 제공되는 도면이다.
도 4는 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 도면이다.
도 5는 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 흐름도이다.
도 6은 본 발명의 일 실시예에 따른 검사 방법에서 선택될 수 있는 기준 패턴들을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 그래프이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 검사 방법에서 기준 패턴을 변경하는 방법을 설명하기 위해 제공되는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 그래프이다.1 is a view simply showing a test apparatus according to an embodiment of the present invention.
2 is a diagram illustrating an example of an inspection target to which an inspection method according to an exemplary embodiment of the present invention may be applied.
3 is a view provided to explain the movement of an inspection object that may occur in the inspection method according to an embodiment of the present invention.
4 is a view provided to explain a test method according to an embodiment of the present invention.
5 is a flowchart provided to explain a test method according to an exemplary embodiment.
6 illustrates reference patterns that may be selected in an inspection method according to an exemplary embodiment of the present invention.
7 is a graph provided to explain an inspection method according to an embodiment of the present invention.
8 and 9 are graphs provided to explain a method of changing the reference pattern in the inspection method according to an embodiment of the present invention.
10 is a graph provided to explain an inspection method according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 검사 장치를 간단하게 나타낸 도면이다.1 is a view simply showing a test apparatus according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 검사 장치(10)는 카메라(11), 스테이지(12), 프로세서(13), 및 디스플레이(14) 등을 포함할 수 있다. 카메라(11)는 검사 대상(20)이 이동하는 스테이지(12)의 상부에서 검사 대상(20)을 촬영할 수 있다. 검사 대상(20)은 반도체 공정이 진행될 수 있는 웨이퍼, 또는 디스플레이용 모기판 등을 포함할 수 있으며, 이송부에 의해 스테이지(12)에서 제1 방향을 따라 이동할 수 있다. Referring to FIG. 1, an inspection apparatus 10 according to an exemplary embodiment may include a camera 11, a stage 12, a processor 13, a display 14, and the like. The camera 11 may photograph the inspection object 20 from an upper portion of the stage 12 where the inspection object 20 moves. The inspection target 20 may include a wafer on which a semiconductor process may proceed, or a display mother substrate, and may move along the first direction in the stage 12 by a transfer unit.

프로세서(13)는 카메라(11)가 촬영한 이미지를 이용하여, 검사 대상(20)에 적용된 반도체 공정에 의한 불량 발생 여부를 판단할 수 있다. 일례로, 카메라(11)는 검사 대상(20)의 일부 영역을 촬영하여 원본 이미지를 생성할 수 있으며, 검사 대상(20)이 웨이퍼인 경우, 원본 이미지는 웨이퍼에 형성된 복수의 칩들 중 일부를 촬영한 이미지일 수 있다. 카메라(11)의 화각(FOV)에 의해, 원본 이미지에는 둘 이상의 칩들이 일 방향을 따라 배열되는 형태로 나타날 수 있다. 상기 일 방향은, 검사 대상(20)인 웨이퍼가 스테이지(12)에서 이동하는 제1 방향과 같을 수 있다.The processor 13 may determine whether a defect occurs by a semiconductor process applied to the inspection target 20 by using the image photographed by the camera 11. For example, the camera 11 may generate an original image by photographing a portion of the inspection object 20, and when the inspection object 20 is a wafer, the original image captures some of a plurality of chips formed on the wafer. It can be an image. By the field of view (FOV) of the camera 11, two or more chips may appear in the original image arranged in one direction. The one direction may be the same as the first direction in which the wafer, which is the inspection target 20, moves in the stage 12.

프로세서(13)는 원본 이미지를 복수의 이미지 처리 영역들로 분할하여 반도체 공정에 의한 불량 발생 여부 등을 판단할 수 있다. 일례로 프로세서(13)는 원본 이미지를 복수의 단위 영역들로 먼저 나누고, 복수의 단위 영역들 각각을 복수의 이미지 처리 영역들로 나눌 수 있다. 검사 대상(20)이 웨이퍼인 경우, 복수의 단위 영역들 각각에는 하나의 칩이 포함될 수 있다.The processor 13 may divide the original image into a plurality of image processing regions and determine whether a defect occurs due to a semiconductor process. For example, the processor 13 may first divide the original image into a plurality of unit regions, and divide each of the plurality of unit regions into a plurality of image processing regions. When the inspection target 20 is a wafer, one chip may be included in each of the plurality of unit regions.

이상적인 경우를 가정하면, 검사 대상(20)은 스테이지(12)에서 제1 방향을 따라 이동하는 동안 제1 방향이 아닌 다른 방향에서는 움직이지 않을 수 있다. 그러나 현실적으로는 검사 대상(20)이 제1 방향을 따라 이동하는 동안 발생하는 진동 등의 요인에 의해 검사 대상(20)이 제1 방향이 아닌 다른 방향에서 움직일 수 있다. 따라서, 프로세서(13)에 의해 정의된 복수의 단위 영역들, 및/또는 복수의 이미지 처리 영역들 간의 정렬 오차가 나타날 수 있다. Assuming an ideal case, the inspection object 20 may not move in a direction other than the first direction while moving along the first direction in the stage 12. However, in reality, the inspection object 20 may move in a direction other than the first direction due to factors such as vibration generated while the inspection object 20 moves along the first direction. Accordingly, alignment errors between the plurality of unit regions defined by the processor 13 and / or the plurality of image processing regions may appear.

본 발명의 일 실시예에서는, 복수의 이미지 처리 영역들 각각에 대해, 검사 대상(20)의 의도치 않은 움직임을 보상하기 위한 오프셋 값을 부여할 수 있다. 일례로, 프로세서(13)는 복수의 이미지 처리 영역들 각각에 오프셋 값을 부여하고, 오프셋 값에 의해 복수의 이미지 처리 영역들을 이동시킴으로써 정렬 오차를 제거할 수 있다. 상기 오프셋 값은, 복수의 이미지 처리 영역들마다 부여되는 값으로, 제1 방향이 아닌 다른 방향에서 복수의 이미지 처리 영역들에 포함된 픽셀들을 이동시키기 위한 보정 값일 수 있다.In an embodiment of the present disclosure, an offset value may be assigned to each of the plurality of image processing regions to compensate for an unintended movement of the inspection object 20. In one example, the processor 13 may remove an alignment error by assigning an offset value to each of the plurality of image processing regions and moving the plurality of image processing regions by the offset value. The offset value is a value given to each of the plurality of image processing regions and may be a correction value for moving pixels included in the plurality of image processing regions in a direction other than the first direction.

도 2는 본 발명의 일 실시예에 따른 검사 방법이 적용될 수 있는 검사 대상의 일례를 나타낸 도면이다.2 is a diagram illustrating an example of an inspection target to which an inspection method according to an exemplary embodiment of the present invention may be applied.

도 2를 참조하면, 본 발명의 실시예에 따른 검사 대상은 웨이퍼(100)일 수 있다. 웨이퍼(100)는 복수의 반도체 소자들이 형성되는 복수의 반도체 칩들(101)과, 복수의 반도체 칩들(101) 사이에 정의되는 분할 영역(102)을 포함할 수 있다. 복수의 반도체 칩들(101) 각각은 복수의 소자들을 포함할 수 있다. 즉, 복수의 반도체 칩들(101) 각각에는 저항, 커패시터, 트랜지스터, 다이오드 등과 같은 다양한 회로 소자들이 형성될 수 있다. 복수의 반도체 칩들(101)은 복수의 행과 열을 따라 배열될 수 있다.Referring to FIG. 2, an inspection target according to an embodiment of the present invention may be a wafer 100. The wafer 100 may include a plurality of semiconductor chips 101 on which a plurality of semiconductor elements are formed, and a divided region 102 defined between the plurality of semiconductor chips 101. Each of the plurality of semiconductor chips 101 may include a plurality of devices. That is, various circuit elements such as resistors, capacitors, transistors, diodes, etc. may be formed in each of the plurality of semiconductor chips 101. The plurality of semiconductor chips 101 may be arranged along a plurality of rows and columns.

분할 영역(102)은 스크라이빙(Scribing) 공정 등에 의해 복수의 반도체 칩들(101)을 서로 분리하기 위한 영역일 수 있다. 따라서 분할 영역(102)에는 반도체 칩들(101)에 포함되는 소자들이 배치되지 않을 수 있다. 스크라이빙 공정의 효율성과 신뢰성 등을 고려하여, 분할 영역은 복수의 행과 열을 따라 배열된 복수의 반도체 칩들(101) 사이에 정의되는 복수의 직선들로 정의될 수 있다.The divided region 102 may be a region for separating the plurality of semiconductor chips 101 from each other by a scribing process or the like. Therefore, elements included in the semiconductor chips 101 may not be disposed in the divided region 102. In consideration of the efficiency and reliability of the scribing process, the divided region may be defined by a plurality of straight lines defined between the plurality of semiconductor chips 101 arranged along a plurality of rows and columns.

복수의 반도체 칩들(101)에 복수의 소자들을 형성하기 위해 포토 공정, 증착 공정, 식각 공정, 연마 공정 등과 같은 반도체 공정들이 진행될 수 있다. 반도체 공정들이 적절히 제어되지 않을 경우, 복수의 반도체 칩들(101) 중 적어도 일부에서 다양한 불량이 발생할 수 있다. 본 발명의 일 실시예에서는, 웨이퍼(100)가 검사 장치의 스테이지에서 이동하는 동안, 카메라가 웨이퍼(100)를 촬영하여 생성한 이미지를 이용하여, 반도체 공정이 적절히 진행되는지 여부를 판단할 수 있다.In order to form a plurality of devices on the plurality of semiconductor chips 101, semiconductor processes such as a photo process, a deposition process, an etching process, and a polishing process may be performed. If the semiconductor processes are not properly controlled, various defects may occur in at least some of the plurality of semiconductor chips 101. In one embodiment of the present invention, while the wafer 100 moves on the stage of the inspection apparatus, it is possible to determine whether the semiconductor process proceeds properly by using an image generated by the camera photographing the wafer 100. .

일례로, 카메라는 웨이퍼(100)의 일부 영역(110)을 촬영하여 원본 이미지를 생성할 수 있으며, 원본 이미지는 카메라와 연동된 프로세서에 의해 복수의 이미지 처리 영역들로 분할될 수 있다. 도 2를 참조하면, 카메라에 의해 한 번에 촬영되는 웨이퍼(100)의 일부 영역(110)에는, 스테이지에서 웨이퍼(100)의 이동 방향인 제1 방향(X축 방향)을 따라 배열되는 복수의 반도체 칩들(101)이 포함될 수 있다.For example, the camera may generate an original image by photographing a partial region 110 of the wafer 100, and the original image may be divided into a plurality of image processing regions by a processor linked to the camera. Referring to FIG. 2, in a partial region 110 of the wafer 100 photographed at a time by a camera, a plurality of regions arranged along a first direction (X-axis direction), which is a moving direction of the wafer 100 in a stage, may be used. Semiconductor chips 101 may be included.

웨이퍼(100)가 스테이지에서 제1 방향을 따라 이동하는 동안 의도치 않은 진동 등에 따른 움직임이 발생하지 않으면, 원본 이미지에서 복수의 반도체 칩들(101)은 제2 방향(Y축 방향)을 따라 같은 위치에 배열될 수 있다. 반면, 웨이퍼(100)가 이동하는 동안 의도치 않은 진동 등이 발생할 경우, 원본 이미지에서 복수의 반도체 칩들(101) 중 적어도 일부가 제2 방향을 따라 서로 다른 위치에 놓일 수 있다. 본 발명에서는, 원본 이미지를 복수의 이미지 처리 영역들로 분할하고, 복수의 이미지 처리 영역들 각각에 소정의 오프셋 값을 적용하여 픽셀들의 좌표를 보정함으로써, 상기와 같이 원본 이미지의 제2 방향에서 복수의 칩들(101)의 위치가 틀어지는 문제를 해결할 수 있다.When the wafer 100 does not move due to unintentional vibration or the like while the wafer 100 moves along the first direction in the stage, the plurality of semiconductor chips 101 are located at the same position along the second direction (Y-axis direction) in the original image. Can be arranged to. On the other hand, when an unintended vibration or the like occurs while the wafer 100 moves, at least some of the plurality of semiconductor chips 101 may be placed at different positions along the second direction in the original image. In the present invention, by dividing the original image into a plurality of image processing regions, and by applying a predetermined offset value to each of the plurality of image processing regions to correct the coordinates of the pixels, the plurality of image in the second direction of the original image as described above It is possible to solve the problem that the position of the chip 101 of the.

특히 본 발명의 일 실시예에서는, 복수의 이미지 처리 영역들 각각에서 기준 패턴을 선택하고, 기준 패턴을 이용하여 오프셋 값을 계산할 수 있다. 기준 패턴은 복수의 이미지 처리 영역들 각각을 구분할 수 있는 특유의 패턴일 수 있다. 또한 본 발명의 일 실시예에서는, 복수의 이미지 처리 영역들 각각의 기준 패턴에 따른 오프셋 값을 이용하여, 기준 패턴이 잘못 선정되었을 가능성이 있는 영역을 선택하고, 상기 영역들 각각의 기준 패턴을 변경함으로써 오프셋 값을 정확히 결정하고 복수의 이미지 처리 영역들을 정확히 정렬할 수 있다.In particular, in an embodiment of the present invention, a reference pattern may be selected in each of the plurality of image processing regions, and an offset value may be calculated using the reference pattern. The reference pattern may be a unique pattern that may distinguish each of the plurality of image processing regions. In addition, in an embodiment of the present invention, by using an offset value according to a reference pattern of each of the plurality of image processing regions, a region in which a reference pattern may be wrongly selected is selected, and the reference pattern of each of the regions is changed. By doing so, it is possible to accurately determine the offset value and to accurately align the plurality of image processing regions.

도 3은 본 발명의 일 실시예에 따른 검사 방법에서 발생할 수 있는 검사 대상의 움직임을 설명하기 위해 제공되는 도면이다.3 is a view provided to explain the movement of an inspection object that may occur in the inspection method according to an embodiment of the present invention.

먼저 도 3(a)는 웨이퍼(100)가 스테이지에서 제1 방향을 따라 이동하는 동안 의도치 않은 진동 등에 따른 움직임이 발생하지 않는 경우에 해당할 수 있다. 도 3(a)를 참조하면, 진동이 발생하지 않은 경우의 제1 원본 이미지(110A)에는 웨이퍼의 일부 영역(110)에 포함된 복수의 반도체 칩들(101)이 포함될 수 있다. 카메라가 촬영한 원본 이미지(110A)는 프로세서로 전송되며, 프로세서는 원본 이미지(110A)를 복수의 단위 영역들(111-118)로 분할하고, 이를 다시 복수의 이미지 처리 영역들로 분할할 수 있다. First, FIG. 3A may correspond to a case in which a movement due to an unintended vibration does not occur while the wafer 100 moves along a first direction in a stage. Referring to FIG. 3A, the first original image 110A when the vibration does not occur may include a plurality of semiconductor chips 101 included in the partial region 110 of the wafer. The original image 110A captured by the camera is transmitted to the processor, and the processor may divide the original image 110A into a plurality of unit regions 111-118, and then divide the original image 110A into a plurality of image processing regions. .

도 3(a)에 도시한 일 실시예에서는 웨이퍼의 이동 방향인 제1 방향(X축 방향)이 아닌 다른 방향에서 의도치 않은 움직임이 나타나지 않을 수 있다. 따라서, 도 3(a)에 도시한 바와 같이 제2 방향(Y축 방향)을 따라 복수의 반도체 칩들(101)이 같은 위치에 배열되고, 복수의 반도체 칩들(101)을 기준으로 정의되는 복수의 단위 영역들(111-118) 역시 제2 방향(Y축 방향)에서 같은 위치에 배열될 수 있다. 따라서, 별도의 정렬 프로세스가 필요하지 않을 수 있다.In the exemplary embodiment illustrated in FIG. 3A, unintentional movement may not appear in a direction other than the first direction (the X-axis direction) that is the moving direction of the wafer. Therefore, as illustrated in FIG. 3A, a plurality of semiconductor chips 101 are arranged at the same position along the second direction (Y-axis direction) and are defined based on the plurality of semiconductor chips 101. The unit regions 111-118 may also be arranged at the same position in the second direction (Y-axis direction). Thus, a separate alignment process may not be necessary.

다음으로 도 3(b)는 웨이퍼(100)가 스테이지에서 제1 방향을 따라 이동하는 동안 의도치 않은 진동 등에 따른 움직임이 발생하는 경우에 해당할 수 있다. 도 3(b)를 참조하면, 진동이 발생하는 경우의 제2 원본 이미지(110B)에는 웨이퍼의 일부 영역(110)에 포함된 복수의 반도체 칩들(101)이 포함될 수 있다. 카메라가 촬영한 원본 이미지(110B)는 프로세서에 의해 복수의 단위 영역들(111-118)로 분할될 수 있다. Next, FIG. 3B may correspond to a case in which movement due to unintentional vibration occurs while the wafer 100 moves along the first direction in the stage. Referring to FIG. 3B, the second original image 110B in the case where vibration occurs may include a plurality of semiconductor chips 101 included in some regions 110 of the wafer. The original image 110B captured by the camera may be divided into a plurality of unit regions 111-118 by the processor.

도 3(b)에 도시한 일 실시예에서는 웨이퍼의 이동 방향인 제1 방향(X축 방향)이 아닌 다른 방향에서 진동 등에 따른 의도치 않은 움직임이 나타날 수 있다. 따라서, 도 3(b)에 도시한 바와 같이 제2 방향(Y축 방향)을 따라 복수의 반도체 칩들(101) 중 적어도 일부가 서로 다른 위치에 놓일 수 있다. 따라서, 복수의 단위 영역들(111-118)이 제2 방향에서 서로 같은 위치에 놓이도록 수정하는 정렬 프로세스가 프로세서에 의해 진행될 수 있다.In the exemplary embodiment illustrated in FIG. 3B, unintentional movement may occur due to vibration in a direction other than the first direction (the X-axis direction) that is the movement direction of the wafer. Accordingly, as shown in FIG. 3B, at least some of the plurality of semiconductor chips 101 may be disposed at different positions along the second direction (Y-axis direction). Therefore, an alignment process for modifying the plurality of unit regions 111-118 to be at the same position in the second direction may be performed by the processor.

도 4는 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 도면이다.4 is a view provided to explain a test method according to an embodiment of the present invention.

도 4에 도시한 일 실시예는 프로세서가 원본 이미지에서 추출한 하나의 단위 영역(200)을 도시한 도면일 수 있다. 도 4를 참조하면, 하나의 단위 영역(200)에 하나의 반도체 칩(250)이 포함될 수 있으며, 단위 영역(200)은 복수의 이미지 처리 영역들(201-227)로 분할될 수 있다. 도 4에 도시한 일 실시예에서는 하나의 단위 영역(200)이 27개의 이미지 처리 영역들(201-227)로 분할되는 것을 가정하였으나, 이는 제한적인 것은 아니다. 즉, 하나의 단위 영역(200)에 포함되는 이미지 처리 영역들(201-227)의 개수는 다양하게 변형될 수 있다.4 may be a diagram illustrating one unit area 200 extracted by an processor from an original image. Referring to FIG. 4, one semiconductor chip 250 may be included in one unit area 200, and the unit area 200 may be divided into a plurality of image processing areas 201-227. In the exemplary embodiment illustrated in FIG. 4, it is assumed that one unit area 200 is divided into 27 image processing areas 201-227, but the present invention is not limited thereto. That is, the number of image processing areas 201-227 included in one unit area 200 may be variously modified.

반도체 칩(250)이 형성된 검사 대상이 스테이지에서 제1 방향(X축 방향)으로 이송되는 동안, 카메라가 검사 대상을 촬영하여 원본 이미지를 획득할 수 있다. 단위 영역(200)은 검사 대상이 이송되는 제1 방향으로 배열된 반도체 칩(250) 단위로 정의될 수 있다. 또한, 단위 영역(200)을 제1 방향과 교차하는 제2 방향(Y축 방향)을 따라 분할함으로써 이미지 처리 영역들(201-227)을 정의할 수 있다.While the inspection target on which the semiconductor chip 250 is formed is transferred in the first direction (X-axis direction) on the stage, the camera may capture the inspection target to obtain an original image. The unit area 200 may be defined as a unit of the semiconductor chip 250 arranged in the first direction in which the inspection object is transferred. In addition, the image processing regions 201-227 may be defined by dividing the unit region 200 along a second direction (Y-axis direction) crossing the first direction.

검사 대상이 제1 방향으로 이송되는 동안 의도치 않은 움직임이 발생하면, 제1 방향이 아닌 다른 방향, 예를 들어 제2 방향에서 정렬 오차가 발생할 수 있다. 본 발명의 일 실시예에서는, 이미지 처리 영역들(201-227) 각각에 대해 제2 방향의 오프셋 값을 생성하고, 상기 오프셋 값을 이용하여 이미지 처리 영역들(201-227) 각각에 포함된 픽셀들의 제2 방향 좌표를 수정함으로써 상기 정렬 오차를 수정할 수 있다.If unintentional movement occurs while the inspection object is conveyed in the first direction, an alignment error may occur in a direction other than the first direction, for example, in the second direction. In an embodiment of the present invention, an offset value in a second direction is generated for each of the image processing regions 201-227, and the pixel included in each of the image processing regions 201-227 using the offset value. The alignment error can be corrected by modifying their second direction coordinates.

도 5는 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 흐름도이다.5 is a flowchart provided to explain a test method according to an exemplary embodiment.

본 발명의 일 실시예에 따른 검사 방법은, 스테이지에서 일 방향으로 이동하는 검사 대상을 카메라가 촬영하여 원본 이미지를 획득하는 것으로 시작될 수 있다(S10). 일례로, 원본 이미지는 검사 대상의 일부 영역만을 촬영한 이미지일 수 있다. 프로세서는 카메라가 획득한 원본 이미지를 복수의 이미지 처리 영역들로 분할할 수 있다(S11). 앞서 설명한 바와 같이, 프로세서는 원본 이미지를 복수의 단위 영역들로 우선 나누고, 복수의 단위 영역들 각각을 복수의 이미지 처리 영역들로 분할할 수 있다.The inspection method according to an exemplary embodiment of the present invention may start by acquiring an original image by the camera photographing an inspection target moving in one direction on a stage (S10). For example, the original image may be an image photographing only a part of the inspection target. The processor may divide the original image acquired by the camera into a plurality of image processing regions (S11). As described above, the processor may first divide the original image into a plurality of unit regions, and divide each of the plurality of unit regions into a plurality of image processing regions.

프로세서는 복수의 이미지 처리 영역들 각각에서 기준 패턴을 결정할 수 있다(S12). 기준 패턴은 복수의 이미지 처리 영역들 각각에서 나타나는 특유의 패턴으로, 이미지 처리 영역들 각각을 다른 이미지 처리 영역들과 구분할 수 있는 패턴일 수 있다. The processor may determine a reference pattern in each of the plurality of image processing regions (S12). The reference pattern is a unique pattern that appears in each of the plurality of image processing regions, and may be a pattern that can distinguish each of the image processing regions from other image processing regions.

프로세서는 복수의 이미지 처리 영역들 중에서 기준 패턴의 적합도가 낮은 제1 이미지 처리 영역들을 선택할 수 있다(S13). 프로세서는 복수의 이미지 처리 영역들 각각에서 결정된 기준 패턴을 이용하여, 복수의 이미지 처리 영역들 각각에 포함된 픽셀들의 좌표를 보정하기 위한 오프셋 값을 결정할 수 있다. 하나의 단위 영역에 포함되는 이미지 처리 영역들에서 결정된 오프셋 값은, 서로 유사한 크기를 가질 수 있다. 따라서 프로세서는, 하나의 단위 영역에 포함된 이미지 처리 영역들 각각의 오프셋 값을 서로 비교하여, 제1 이미지 처리 영역들을 선택할 수 있다.The processor may select first image processing areas having a low suitability of the reference pattern from among the plurality of image processing areas (S13). The processor may determine an offset value for correcting the coordinates of pixels included in each of the plurality of image processing regions by using the reference pattern determined in each of the plurality of image processing regions. The offset values determined in the image processing areas included in one unit area may have similar sizes. Therefore, the processor may select the first image processing regions by comparing the offset values of each of the image processing regions included in one unit region.

프로세서는 제1 이미지 처리 영역들에서 후보 패턴들을 선정할 수 있다(S14). S14 단계에서 선정되는 후보 패턴들은, 제1 이미지 처리 영역들 각각에 대해 S12 단계에서 선택되었던 기준 패턴과 다른 패턴들일 수 있다. 제1 이미지 처리 영역들 각각에 대해, 프로세서는 기준 패턴을 후보 패턴들 중 하나로 변경할 수 있다(S15). The processor may select candidate patterns in the first image processing regions (S14). The candidate patterns selected in step S14 may be patterns different from the reference pattern selected in step S12 for each of the first image processing regions. For each of the first image processing regions, the processor may change the reference pattern to one of the candidate patterns (S15).

S15 단계의 동작은 다양하게 수행될 수 있다. 일례로, 프로세서는 후보 패턴들을 디스플레이에 표시하고, 표시된 후보 패턴들 중 하나를 작업 관리자가 선택하면, 기준 패턴을 선택된 후보 패턴으로 변경할 수 있다. 또는, 기계 학습을 통해 미리 만들어놓은 기준 패턴 선택 모델을 이용할 수도 있다. 즉, 미리 기계 학습으로 만든 기준 패턴 선택 모델에 후보 패턴들을 입력하면, 기준 패턴 선택 모델이 후보 패턴들 중에서 기준 패턴으로 가장 적합한 하나를 선택할 수 있다. Operation of step S15 may be variously performed. In one example, the processor may display the candidate patterns on the display and change the reference pattern to the selected candidate pattern when the task manager selects one of the displayed candidate patterns. Alternatively, a reference pattern selection model prepared in advance through machine learning may be used. That is, when candidate patterns are input to the reference pattern selection model previously made by machine learning, the reference pattern selection model may select one of the candidate patterns that is most suitable as the reference pattern.

프로세서는 기준 패턴들에 기초하여 복수의 이미지 처리 영역들 각각에 대한 오프셋 값을 결정할 수 있다(S16). S16 단계에서 결정되는 오프셋 값은, 이미지 처리 영역들 각각에 포함된 픽셀들의 좌표를 보정하기 위한 값일 수 있다. 일례로, 이미지 처리 영역들에 포함된 픽셀들은 제1 좌표 및 제2 좌표를 가질 수 있으며, 오프셋 값에 의해 제1 좌표와 제2 좌표 중 적어도 하나의 값이 바뀔 수 있다. The processor may determine an offset value for each of the plurality of image processing regions based on the reference patterns (S16). The offset value determined in step S16 may be a value for correcting the coordinates of the pixels included in each of the image processing regions. For example, the pixels included in the image processing regions may have a first coordinate and a second coordinate, and at least one of the first coordinate and the second coordinate may be changed by an offset value.

프로세서는 S16 단계에서 결정된 오프셋 값을 이용하여 복수의 이미지 처리 영역들에 대한 정렬 프로세스를 진행할 수 있다(S17). 앞서 설명한 바와 같이, 오프셋 값을 이용하여 복수의 이미지 처리 영역들에 포함된 픽셀들의 좌표를 보정함으로써, 정렬 프로세스가 진행될 수 있다. 정렬 프로세스가 완료되면, 프로세서는 정렬 미스의 발생 여부를 판단할 수 있다(S18).The processor may perform an alignment process on the plurality of image processing regions by using the offset value determined in operation S16 (S17). As described above, the alignment process may proceed by correcting the coordinates of the pixels included in the plurality of image processing regions by using the offset value. When the alignment process is completed, the processor may determine whether an alignment miss has occurred (S18).

정렬 프로세스가 완료되었음에도 불구하고 정렬 미스가 존재하는 것으로 판단되면, 프로세서는 정렬 미스가 나타난 이미지 처리 영역들 각각의 기준 패턴을 후보 패턴들 중 하나로 변경하고, 오프셋 값을 다시 계산하여 정렬 프로세스를 진행할 수 있다(S15-S17). 일례로, 하나의 이미지 처리 영역의 기준 패턴을 복수의 후보 패턴들 중 제1 후보 패턴으로 변경하고 정렬 프로세스를 진행했음에도 정렬 미스가 존재하면, 상기 이미지 처리 영역의 기준 패턴을 제1 후보 패턴과 다른 제2 후보 패턴으로 다시 변경하여 정렬 프로세스를 진행할 수 있다. 반면, 정렬 프로세스가 완료된 후 정렬 미스가 존재하지 않으면, 프로세서는 이후 투입되는 웨이퍼들에 대해 S16 단계에서 결정된 오프셋 값을 이용하여 라인 스캔 검사 공정을 진행할 수 있다(S19).If it is determined that an alignment miss exists despite the completion of the alignment process, the processor may change the reference pattern of each of the image processing regions in which the alignment miss appears to one of the candidate patterns, and calculate the offset value to proceed with the alignment process. (S15-S17). For example, if a misalignment exists even though the reference pattern of one image processing area is changed to the first candidate pattern among a plurality of candidate patterns and the alignment process is performed, the reference pattern of the image processing area is different from the first candidate pattern. The alignment process may proceed by changing back to the second candidate pattern. On the other hand, if there is no misalignment after the alignment process is completed, the processor may proceed to the line scan inspection process using the offset value determined in step S16 for the wafers to be subsequently added (S19).

도 6은 본 발명의 일 실시예에 따른 검사 방법에서 선택될 수 있는 기준 패턴들을 나타낸 도면이다.6 illustrates reference patterns that may be selected in an inspection method according to an exemplary embodiment of the present invention.

도 6은 적합도가 낮은 기준 패턴이 선택될 수 있는 이미지 처리 영역들(301-303)을 도시한 실시예일 수 있다. 도 6을 참조하면, 첫번째 이미지 처리 영역(301)에서는 반복적으로 나타나는 미세 패턴이 기준 패턴으로 선택될 수 있다. 이 경우, 반복적인 미세 패턴에서 정의되는 복수의 영역들이 서로 같은 특징을 가지므로, 미세 패턴을 기준 패턴으로 선택할 경우 오프셋 값이 잘못 결정될 수 있다.FIG. 6 may be an embodiment of the image processing regions 301-303 in which a reference pattern with low suitability may be selected. Referring to FIG. 6, a fine pattern repeatedly appearing in the first image processing area 301 may be selected as a reference pattern. In this case, since the plurality of regions defined in the repetitive fine pattern have the same characteristics, the offset value may be incorrectly determined when the fine pattern is selected as the reference pattern.

두번째 이미지 처리 영역(302)은 기준 패턴으로 선택될만한 패턴을 포함하지 않을 수 있다. 따라서, 두번째 이미지 처리 영역(302)에서 결정되는 오프셋 값은, 두번째 이미지 처리 영역(302)과 같은 단위 영역에 포함되는 다른 이미지 처리 영역들에 비해 상대적으로 큰 차이를 가질 수 있다. 한편 세번째 이미지 처리 영역(303)의 경우 카메라가 촬영한 이미지의 초점이 맞지 않은 경우에 해당할 수 있으며, 따라서 적합도가 낮은 기준 패턴이 잘못 선택될 수 있다.The second image processing area 302 may not include a pattern that may be selected as a reference pattern. Therefore, the offset value determined in the second image processing area 302 may have a relatively large difference compared to other image processing areas included in the same unit area as the second image processing area 302. Meanwhile, the third image processing area 303 may correspond to a case in which the image captured by the camera is out of focus, and thus a reference pattern with low suitability may be incorrectly selected.

도 7은 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 그래프이다.7 is a graph provided to explain an inspection method according to an embodiment of the present invention.

도 7은 하나의 단위 영역을 복수의 이미지 처리 영역들로 분할하고, 복수의 이미지 처리 영역들 각각에서 선택된 기준 패턴을 이용하여 계산된 오프셋 값들을 나타낸 그래프일 수 있다. 도 7을 참조하면, 대부분의 이미지 처리 영역들에서 오프셋 값이 1 이상 2 이하의 크기를 갖는 반면, 일부의 이미지 처리 영역들에서는 오프셋 값이 상기 범위를 크게 벗어날 수 있다. 일례로, 세번째 이미지 처리 영역의 오프셋 값은 6이며, 이는 다른 대부분의 이미지 처리 영역들의 오프셋 값들이 속하는 범위를 크게 벗어나는 크기일 수 있다.FIG. 7 may be a graph illustrating an offset value calculated by dividing one unit area into a plurality of image processing areas and using a reference pattern selected from each of the plurality of image processing areas. Referring to FIG. 7, in most image processing regions, an offset value may have a size of 1 or more and 2 or less, whereas in some image processing regions, an offset value may greatly exceed the range. As an example, the offset value of the third image processing area is 6, which may be a size that greatly exceeds the range to which the offset values of most other image processing areas belong.

검사 대상이 제1 방향으로 이동하는 동안 카메라가 검사 대상을 촬영하고, 이미지 처리 영역들은 하나의 단위 영역 내에서 제1 방향과 교차하는 제2 방향으로 분할되어 정의될 수 있다. 따라서, 하나의 단위 영역에 포함되는 이미지 처리 영역들에서 결정된 오프셋 값은, 서로 유사한 크기를 가질 수 있다. 본 발명의 일 실시예에서는, 하나의 단위 영역에 포함되는 이미지 처리 영역들의 오프셋 값을 모두 결정하고, 이를 서로 비교하여 적합도가 낮은 기준 패턴이 선택되었을 것으로 예상되는 제1 이미지 처리 영역들을 결정할 수 있다. The camera photographs the inspection object while the inspection object moves in the first direction, and the image processing areas may be divided and defined in a second direction crossing the first direction in one unit area. Therefore, the offset values determined in the image processing regions included in one unit region may have similar sizes. In an embodiment of the present disclosure, all offset values of the image processing regions included in one unit region may be determined, and the first image processing regions in which the reference pattern with low suitability may be selected may be determined by comparing them with each other. .

일례로, 가장 많은 오프셋 값들이 포함되는 구간을 기준 구간으로 정하고, 기준 구간을 벗어나는 오프셋 값들을 갖는 이미지 처리 영역들을 제1 이미지 처리 영역들로 결정할 수 있다. 도 7에 도시한 일 실시예에서 상기 기준 구간은 1이상 2이하의 구간으로 정의될 수 있다. 또는, 오프셋 값들의 평균 값을 계산한 후, 평균 값과의 차이가 소정의 임계값 이상인 오프셋 값들을 기준으로, 제1 이미지 처리 영역들을 결정할 수도 있다. 상기 제시한 방법들 외에 다양한 방법들로, 제1 이미지 처리 영역들이 결정될 수 있다.For example, a section including the most offset values may be defined as a reference section, and image processing regions having offset values outside the reference section may be determined as the first image processing regions. In the exemplary embodiment illustrated in FIG. 7, the reference section may be defined as one section or more and two sections or less. Alternatively, after calculating an average value of the offset values, the first image processing regions may be determined based on offset values whose difference from the average value is greater than or equal to a predetermined threshold value. In addition to the above-described methods, the first image processing regions may be determined in various ways.

프로세서는 제1 이미지 처리 영역들 각각에서, 적합도가 낮은 기준 패턴을 대체할 수 있는 후보 패턴들을 선정할 수 있다. 후보 패턴들은 특유의 패턴들이 나타나는 영역들로 정의될 수 있다. 이하, 도 8 및 도 9를 참조하여 설명하기로 한다.In each of the first image processing regions, the processor may select candidate patterns that may replace the reference pattern with low suitability. Candidate patterns may be defined as areas in which unique patterns appear. Hereinafter, a description will be given with reference to FIGS. 8 and 9.

도 8 및 도 9는 본 발명의 일 실시예에 따른 검사 방법에서 기준 패턴을 변경하는 방법을 설명하기 위해 제공되는 그래프이다.8 and 9 are graphs provided to explain a method of changing the reference pattern in the inspection method according to an embodiment of the present invention.

도 8을 참조하면, 제1 이미지 처리 영역에서 복수의 후보 패턴들(401-406)이 선정될 수 있다. 복수의 후보 패턴들(401-406)은 프로세서에 의해 선정된 후 디스플레이(400)에 표시될 수 있으며, 복수의 후보 패턴들(401-406) 각각의 하단에는 복수의 후보 패턴들(401-406) 각각의 위치가 좌표로 함께 표시될 수 있다.Referring to FIG. 8, a plurality of candidate patterns 401-406 may be selected in the first image processing region. The plurality of candidate patterns 401-406 may be selected by the processor and then displayed on the display 400. The plurality of candidate patterns 401-406 may be displayed at the bottom of each of the candidate patterns 401-406. Each position can be displayed together in coordinates.

검사 장치를 운영하는 작업 관리자는 디스플레이(400)에 표시된 복수의 후보 패턴들(401-406) 중 하나를 직접 선택할 수 있다. 또는, 앞서 설명한 바와 같이, 기계 학습을 통해 미리 준비된 기준 패턴 선택 모델이 복수의 후보 패턴들(401-406) 중 하나를 기준 패턴으로 선택할 수도 있다. 도 9를 참조하면, 복수의 후보 패턴들(401-406) 중에서 제5 후보 패턴(405)이 기준 패턴으로 선택되어, 기존의 기준 패턴을 대체할 수 있다.The task manager operating the inspection apparatus may directly select one of the plurality of candidate patterns 401-406 displayed on the display 400. Alternatively, as described above, the reference pattern selection model prepared in advance through machine learning may select one of the plurality of candidate patterns 401-406 as the reference pattern. Referring to FIG. 9, a fifth candidate pattern 405 may be selected as a reference pattern from among the plurality of candidate patterns 401-406 to replace an existing reference pattern.

프로세서는 제1 이미지 처리 영역들 각각에 대해 새롭게 선택된 기준 패턴을 이용하여 오프셋 값을 새로 계산할 수 있다. 후보 패턴들 중에서 적합도가 우수한 기준 패턴이 적절하게 선택될 경우, 하나의 단위 영역에 포함되는 복수의 이미지 처리 영역들의 오프셋 값들은 서로 대동소이한 크기를 가질 수 있다. 이하, 도 10을 참조하여 설명하기로 한다.The processor may newly calculate the offset value by using the newly selected reference pattern for each of the first image processing regions. When a reference pattern having good suitability among the candidate patterns is appropriately selected, offset values of the plurality of image processing regions included in one unit region may have sizes that are substantially the same. Hereinafter, a description will be given with reference to FIG. 10.

도 10은 본 발명의 일 실시예에 따른 검사 방법을 설명하기 위해 제공되는 그래프이다.10 is a graph provided to explain an inspection method according to an embodiment of the present invention.

도 10에 도시한 일 실시예는, 도 9에 도시한 일 실시예에서 제1 이미지 처리 영역들의 오프셋 값을 수정한 결과로부터 도출되는 그래프일 수 있다. 도 10을 참조하면, 하나의 단위 영역에 포함되는 모든 이미지 처리 영역들의 오프셋 값들이 1 이상 2 이하의 범위에 포함될 수 있다. 따라서, 하나의 단위 영역에 포함되는 모든 이미지 처리 영역들의 픽셀들이 비슷한 정도로 수정될 수 있으며, 정렬 프로세스가 정확하게 진행될 수 있다.10 may be a graph derived from a result of modifying offset values of the first image processing regions in the exemplary embodiment illustrated in FIG. 9. Referring to FIG. 10, offset values of all image processing regions included in one unit region may be included in a range of 1 or more and 2 or less. Therefore, the pixels of all the image processing regions included in one unit region can be modified to a similar degree, and the alignment process can be accurately performed.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

10: 검사 장치
11: 카메라
12: 스테이지
13: 프로세서
14: 디스플레이
20: 검사 대상
100: 웨이퍼
101: 반도체 칩
102: 분할 영역
111-118: 단위 영역들
201-227: 이미지 처리 영역들10: inspection device
11: camera
12: stage
13: processor
14: display
20: inspection target
100: wafer
101: semiconductor chip
102: partition
111-118: unit areas
201-227: Image Processing Areas

Claims (10)

제1 방향으로 이송되는 검사 대상의 일부 영역을 촬영하여 원본 이미지를 획득하는 단계;
상기 원본 이미지를 복수의 이미지 처리 영역들로 분할하는 단계;
상기 복수의 이미지 처리 영역들 각각에서 상기 복수의 이미지 처리 영역들을 정렬하는 데에 필요한 기준 패턴을 결정하는 단계;
상기 복수의 이미지 처리 영역들 중에서 상기 기준 패턴의 적합도가 임계값보다 낮은 제1 이미지 처리 영역들을 선택하는 단계; 및
상기 제1 이미지 처리 영역들 각각에서 상기 기준 패턴과 다른 후보 패턴들을 선정하고, 상기 기준 패턴을 상기 후보 패턴들 중 하나로 변경하는 단계; 를 포함하는 검사 방법.
Capturing a partial area of the inspection object transferred in the first direction to obtain an original image;
Dividing the original image into a plurality of image processing regions;
Determining a reference pattern required for aligning the plurality of image processing regions in each of the plurality of image processing regions;
Selecting first image processing regions from among the plurality of image processing regions, the suitability of the reference pattern being lower than a threshold value; And
Selecting candidate patterns different from the reference pattern in each of the first image processing regions, and changing the reference pattern to one of the candidate patterns; Inspection method comprising a.
제1항에 있어서,
상기 원본 이미지를 복수의 단위 영역들로 분할하는 단계; 및
상기 복수의 단위 영역들 각각을 상기 복수의 이미지 처리 영역들로 분할하는 단계; 를 더 포함하는 검사 방법.
The method of claim 1,
Dividing the original image into a plurality of unit regions; And
Dividing each of the plurality of unit regions into the plurality of image processing regions; Inspection method comprising more.
제2항에 있어서,
상기 복수의 단위 영역들 각각은 하나의 반도체 칩의 이미지인 검사 방법.
The method of claim 2,
And each of the plurality of unit regions is an image of one semiconductor chip.
제1항에 있어서,
상기 복수의 이미지 처리 영역들 각각에서 상기 기준 패턴을 이용하여, 상기 제1 방향과 교차하는 제2 방향에서 발생하는 상기 검사 대상의 움직임을 보상하는 단계; 를 더 포함하는 검사 방법.
The method of claim 1,
Compensating for the movement of the inspection object occurring in a second direction crossing the first direction by using the reference pattern in each of the plurality of image processing regions; Inspection method comprising more.
제1항에 있어서,
상기 제1 이미지 처리 영역들을 선택하는 단계는,
상기 기준 패턴을 이용하여, 상기 복수의 이미지 처리 영역들을 정렬하는 데에 필요한 오프셋 값들을 결정하는 단계; 및
상기 오프셋 값들을 이용하여 상기 제1 이미지 처리 영역들을 선택하는 단계; 를 포함하는 검사 방법.
The method of claim 1,
The selecting of the first image processing regions may include:
Determining offset values required for aligning the plurality of image processing regions using the reference pattern; And
Selecting the first image processing regions using the offset values; Inspection method comprising a.
제5항에 있어서,
상기 복수의 이미지 처리 영역들 중에서, 상기 오프셋 값이 소정의 기준 범위를 벗어나는 영역들을 상기 제1 이미지 처리 영역들로 선택하는 검사 방법.
The method of claim 5,
And among the plurality of image processing areas, areas in which the offset value is out of a predetermined reference range are selected as the first image processing areas.
제5항에 있어서,
상기 오프셋 값들을 이용하여 상기 제1 방향과 교차하는 제2 방향에서 상기 복수의 이미지 처리 영역들을 정렬하는 단계; 및
상기 복수의 이미지 처리 영역들을 정렬 결과에 기초하여, 상기 복수의 이미지 처리 영역들 각각의 기준 패턴의 변경 여부를 판단하는 단계; 를 더 포함하는 검사 방법.
The method of claim 5,
Aligning the plurality of image processing regions in a second direction crossing the first direction using the offset values; And
Determining whether the reference pattern of each of the plurality of image processing regions is changed based on an alignment result of the plurality of image processing regions; Inspection method comprising more.
제1항에 있어서,
상기 기준 패턴을 상기 후보 패턴들 중 하나로 변경하는 단계는,
상기 후보 패턴들을 화면에 표시하는 단계; 및
상기 후보 패턴들 중에서 관리자가 선택한 후보 패턴으로 상기 기준 패턴을 변경하는 단계; 를 포함하는 검사 방법.
The method of claim 1,
Changing the reference pattern to one of the candidate patterns,
Displaying the candidate patterns on a screen; And
Changing the reference pattern to a candidate pattern selected by an administrator among the candidate patterns; Inspection method comprising a.
제1항에 있어서,
상기 기준 패턴을 상기 후보 패턴들 중 하나로 변경하는 단계는,
미리 준비된 기계 학습 모델에 상기 후보 패턴들을 입력하는 단계; 및
상기 후보 패턴들 각각에 대한 상기 기계 학습 모델의 결과 값에 기초하여, 상기 후보 패턴들 중 하나로 상기 기준 패턴을 변경하는 단계; 를 포함하는 검사 방법.
The method of claim 1,
Changing the reference pattern to one of the candidate patterns,
Inputting the candidate patterns into a machine learning model prepared in advance; And
Changing the reference pattern to one of the candidate patterns based on a result of the machine learning model for each of the candidate patterns; Inspection method comprising a.
스테이지 상에서 검사 대상을 제1 방향으로 이송하는 이송부;
상기 스테이지의 상부에서 상기 검사 대상을 촬영하여, 복수의 이미지 처리 영역들을 갖는 원본 이미지를 생성하는 카메라;
상기 복수의 이미지 처리 영역들 각각에서 기준 패턴을 결정하고, 상기 기준 패턴의 적합도가 소정의 임계값보다 낮은 영역을 제1 이미지 처리 영역들로 선택하며, 상기 제1 이미지 처리 영역들 각각에서 상기 기준 패턴과 다른 후보 패턴들을 선정하는 프로세서; 및
상기 제1 이미지 처리 영역들 각각에 대한 상기 후보 패턴들을 표시하는 디스플레이; 를 포함하는 검사 장치.

A transfer unit configured to transfer the inspection object in a first direction on the stage;
A camera for photographing the inspection object from the top of the stage to generate an original image having a plurality of image processing regions;
A reference pattern is determined in each of the plurality of image processing regions, a region having a goodness of fit of the reference pattern lower than a predetermined threshold is selected as first image processing regions, and the reference in each of the first image processing regions. A processor for selecting candidate patterns different from the pattern; And
A display for displaying the candidate patterns for each of the first image processing regions; Inspection device comprising a.

KR1020180060471A 2018-05-28 2018-05-28 Test method and apparatus KR102593263B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180060471A KR102593263B1 (en) 2018-05-28 2018-05-28 Test method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060471A KR102593263B1 (en) 2018-05-28 2018-05-28 Test method and apparatus

Publications (2)

Publication Number Publication Date
KR20190135246A true KR20190135246A (en) 2019-12-06
KR102593263B1 KR102593263B1 (en) 2023-10-26

Family

ID=68837150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060471A KR102593263B1 (en) 2018-05-28 2018-05-28 Test method and apparatus

Country Status (1)

Country Link
KR (1) KR102593263B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086780A (en) * 2020-12-16 2022-06-24 서울시립대학교 산학협력단 Method, system and computer-readable medium of discrimiating diamond using deep learning model

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004317427A (en) * 2003-04-18 2004-11-11 Toshiba Corp Pattern inspection method and device, and manufacturing method for mask
JP2011070602A (en) * 2009-09-28 2011-04-07 Canon Inc Pattern detecting device, processing method for the same, and program
KR20120099481A (en) * 2010-02-08 2012-09-10 가부시키가이샤 히다치 하이테크놀로지즈 Defect inspection method and device thereof
JP2015192046A (en) * 2014-03-28 2015-11-02 東レエンジニアリング株式会社 Inspection condition data creating method for wafer inspection device and inspection condition data creating system
KR20160137564A (en) * 2014-03-25 2016-11-30 케이엘에이-텐코 코포레이션 Delta die and delta database inspection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004317427A (en) * 2003-04-18 2004-11-11 Toshiba Corp Pattern inspection method and device, and manufacturing method for mask
JP2011070602A (en) * 2009-09-28 2011-04-07 Canon Inc Pattern detecting device, processing method for the same, and program
KR20120099481A (en) * 2010-02-08 2012-09-10 가부시키가이샤 히다치 하이테크놀로지즈 Defect inspection method and device thereof
KR20160137564A (en) * 2014-03-25 2016-11-30 케이엘에이-텐코 코포레이션 Delta die and delta database inspection
JP2015192046A (en) * 2014-03-28 2015-11-02 東レエンジニアリング株式会社 Inspection condition data creating method for wafer inspection device and inspection condition data creating system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086780A (en) * 2020-12-16 2022-06-24 서울시립대학교 산학협력단 Method, system and computer-readable medium of discrimiating diamond using deep learning model

Also Published As

Publication number Publication date
KR102593263B1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
KR19990036608A (en) How to Create Wafer Measurement Information and How to Position Measurement
JP6980631B2 (en) Inspection method and inspection equipment
KR101756586B1 (en) A Test Device Contacting Each Connecter Of The Multi-connecter Display Module Simultaneously
JP2008014700A (en) Workpiece inspection method and workpiece inspection device
JPH1096613A (en) Defect detection method and device thereof
JP2006214816A (en) Semiconductor inspection device
JP2851022B2 (en) IC tilt inspection method
KR102593263B1 (en) Test method and apparatus
TW201239348A (en) Exterior inspection method and device for same
US20210407073A1 (en) Semiconductor Overlay Measurements using Machine Learning
JP7236535B2 (en) Defect localization using correction loop for pixel alignment
JP2000183122A (en) Method and device for inspecting semiconductor
TW202238796A (en) Processing apparatus
JP4313162B2 (en) Alignment mark detection method and inspection apparatus
JP2018146492A (en) Defect inspection system and inspection device and review device used for the same
JPH0645796A (en) Part mounting method
JP2009079915A (en) Method and device for measuring micro-dimension
TWI755460B (en) Appearance inspection method
KR102177329B1 (en) Method for sensing of fiducial Mark
JP2024070012A (en) Image inspection of semiconductor devices
JP3089786B2 (en) Check area setting method for multiple lands
JP4815630B2 (en) Chip inspection method and apparatus
JP3216123B2 (en) Bump inspection apparatus and bump inspection method for integrated circuit
KR100247998B1 (en) Method for aligning substrates using machine vision system
JP3097263B2 (en) Check area setting method of parallel land

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right