KR20190113708A - Organic Light Emitting Display Device - Google Patents

Organic Light Emitting Display Device Download PDF

Info

Publication number
KR20190113708A
KR20190113708A KR1020190118954A KR20190118954A KR20190113708A KR 20190113708 A KR20190113708 A KR 20190113708A KR 1020190118954 A KR1020190118954 A KR 1020190118954A KR 20190118954 A KR20190118954 A KR 20190118954A KR 20190113708 A KR20190113708 A KR 20190113708A
Authority
KR
South Korea
Prior art keywords
node
tft
signal
switched
terminal
Prior art date
Application number
KR1020190118954A
Other languages
Korean (ko)
Inventor
손병진
Original Assignee
아이프라임 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이프라임 리미티드 filed Critical 아이프라임 리미티드
Priority to KR1020190118954A priority Critical patent/KR20190113708A/en
Publication of KR20190113708A publication Critical patent/KR20190113708A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to an organic light emitting diode display device capable of a high resolution layout by reducing cross-talk and implementing a pixel without reference voltage (V_ref) wiring and initialization (V_init) wiring. The organic light emitting diode display device displays an image by emitting organic light emitting diodes disposed in each pixel.

Description

유기발광 표시 장치{Organic Light Emitting Display Device}Organic Light Emitting Display Device

본 발명은 유기발광 표시 장치에 관한 것으로, 보다 자세하게는 크로스토크(Cross-Talk)를 줄이고, 기준전압(Vref) 배선과 초기화(Vinit) 배선 없이 화소를 구현하여 고행상도 레이아웃(layout)이 가능한 유기발광 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device. More particularly, the present invention relates to an organic light emitting display device in which crosstalk is reduced and pixels can be implemented without a reference voltage (Vref) wiring and initialization (Vinit) wiring. The present invention relates to a light emitting display device.

최근에 들어 발광효율, 휘도, 시야각이 뛰어나며 응답속도가 빠른 발광 표시 장치가 주목 받고 있다. 평판 표시 장치로서 현재까지는 액정표시장치(Liquid Crystal Display Device)가 널리 이용되었지만, 액정표시장치는 별도의 광원으로 백라이트가 필요하고, 밝기, 명암비 및 시야각 등에서 기술적 한계가 있다. 이에, 자체발광이 가능하여 별도의 광원이 필요하지 않고, 밝기, 명암비 및 시야각 등에서 상대적으로 우수한 유기 발광장치(Organic Light Emitting Device)에 대한 관심이 증대되고 있다.Recently, attention has been paid to light emitting displays having excellent luminous efficiency, luminance, viewing angle, and fast response speed. Although liquid crystal displays have been widely used as flat panel displays, liquid crystal displays require a backlight as a separate light source and have technical limitations in brightness, contrast ratio, and viewing angle. As a result, self-light emission is possible, and a separate light source is not required, and interest in organic light emitting devices that are relatively excellent in brightness, contrast ratio, and viewing angle is increasing.

유기발광 표시 장치는, 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 구조로서, 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 일으킴으로써 화상을 표시하는 표시장치이다.An organic light emitting display device has a structure in which a light emitting layer is formed between a cathode for injecting electrons and an anode for injecting holes, wherein electrons generated from the cathode and holes generated in the anode are light emitting layers. When injected into the inside, the injected electrons and holes combine to generate an exciton, and the generated exciton falls from the excited state to the ground state, causing light emission to display an image. It is a display device.

종래 기술에 따른 유기발광 표시 장치는 상기 유기 발광 다이오드(OLED)에 인가되는 구동 전류의 크기를 드라이빙 TFT(thin film transistor)를 통해 제어하게 되는데, 발광이 지속적으로 이루어지면서 드라이빙 TFT가 열화되어 문턱 전압(Vth)이 변화되는 문제점이 있다.The organic light emitting diode display according to the related art controls the magnitude of a driving current applied to the organic light emitting diode (OLED) through a thin film transistor (TFT). As the light emission continues, the driving TFT deteriorates and the threshold voltage is reduced. There is a problem that Vth is changed.

이러한 문제점들을 개선하기 위해, TFT 또는 커패시터(Cap)를 추가로 형성시킨(예로서, 5TR 1Cap 구조, 5TR 2Cap 구조, 6TR 1Cap 구조) 유기발광 표시 장치가 제안되었다. 그러나, TFT와 커패시터(Cap)를 추가로 배치한 화소 구조에서도 드라이빙 TFT의 열화에 따른 문턱 전압(Vth) 편차의 문제점의 여전히 존재한다.To solve these problems, an organic light emitting display device in which a TFT or a capacitor Cap is additionally formed (for example, a 5TR 1Cap structure, a 5TR 2Cap structure, and a 6TR 1Cap structure) has been proposed. However, even in the pixel structure in which the TFT and the capacitor Cap are additionally disposed, there is still a problem in the variation of the threshold voltage Vth due to the deterioration of the driving TFT.

또한, 유기발광 표시 장치는 공정 편차 등의 이유로 화소들 간에 구동 TFT의 문턱 전압(Vth) 및 이동도(mobility)의 특성 차이가 발생하여, OLED(organic light emitting diode)를 구동시키는 전류량이 달라지고 화소들 간에 휘도 편차가 발생하게 된다. 일반적으로, 초기의 구동 TFT의 특성 차이는 화면에 얼룩이나 무늬를 발생시키고, OLED를 구동하면서 발생하는 구동 TFT의 열화로 인한 특성 차이는 유기발광 표시 장치의 수명을 감소시키거나 크로스토크(Cross-Talk)를 발생시키는 문제점이 있다. 또한, 유기발광 표시 장치의 크기가 대형화되고, 고해상도로 변하는 추세에 있어, 크로스토크를 개선하면서 고해상도를 구현할 수 있는 화소의 개발이 요구된다.In addition, the organic light emitting diode display may generate a characteristic difference between the threshold voltage (Vth) and the mobility of the driving TFT between the pixels due to process variation, and thus, the amount of current driving the organic light emitting diode (OLED) is changed. The luminance deviation occurs between the pixels. In general, the difference in characteristics of the initial driving TFTs causes stains or patterns on the screen, and the characteristic differences due to deterioration of the driving TFTs generated while driving OLEDs may reduce the lifespan of the organic light emitting display device or may cause crosstalk. Talk) is a problem that occurs. In addition, as the size of the organic light emitting display device increases in size and changes to high resolution, development of pixels capable of realizing high resolution while improving crosstalk is required.

대한민국 공개특허공보 10-2012-0061146(2012년 06월 13일)Republic of Korea Patent Publication 10-2012-0061146 (June 13, 2012)

본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, 크로스토크(Cross-Talk)를 줄일 수 있는 유기발광 표시 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an organic light emitting display device capable of reducing cross talk.

본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, 기준전압(Vref) 배선과 초기화(Vinit) 배선 없이 화소를 구현하여 고행상도 레이아웃(layout)이 가능한 유기발광 표시 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problem, and an object of the present invention is to provide an organic light emitting display device having a high resolution layout by implementing pixels without reference voltage Vref wiring and initialization wiring.

본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, 드라이빙 TFT의 문턱전압(Vth)의 보상 성능이 향상된 유기발광 표시 장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an organic light emitting display device having an improved performance of compensating a threshold voltage Vth of a driving TFT.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the technical task of the present invention mentioned above, other features and advantages of the present invention will be described below, or from such description and description will be clearly understood by those skilled in the art.

앞에서 설명한 목적을 달성하기 위한 본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및 리셋신호에 의해 스위칭되고, 초기화신호를 상기 제6 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함한다.In the organic light emitting diode display according to the embodiment of the present invention for achieving the above object, the organic light emitting diode display for emitting an organic light emitting diode disposed on each of the plurality of pixels to display an image, each of the plurality of pixels A first TFT including seven TFTs and at least one capacitor, the first TFTs being switched by a light emission signal and transferring VDD power to an N1 node; A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a seventh TFT switched by a reset signal and outputting an initialization signal to an N4 node to which an output terminal of the sixth TFT and the anode electrode are connected.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 스캔신호에 의해 스위칭되고, 소스 단자와 접속된 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 제6 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT; 및 제1 단자가 상기 N2 노드 접속되고, 제2 단자가 상기 초기화신호를 공급하는 초기화신호 라인, 상기 제4 TFT의 소스 단자 및 상기 제7 TFT의 소스 단자에 접속된 제1 커패시터;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A second TFT switched by the scan signal and transferring an output of the N2 node connected to the source terminal to the N1 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; A seventh TFT switched by a reset signal and outputting an initialization signal to an N4 node connected to an output terminal of the sixth TFT and the anode electrode; And a first capacitor having a first terminal connected to the N2 node and a second terminal connected to an initialization signal line supplying the initialization signal, a source terminal of the fourth TFT, and a source terminal of the seventh TFT. .

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 제6 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT; 및 제1 단자가 상기 N2 노드 접속되고, 제2 단자가 상기 초기화신호를 공급하는 초기화신호 라인, 상기 제4 TFT의 소스 단자 및 상기 제7 TFT의 소스 단자에 접속된 제2 커패시터;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; A seventh TFT switched by a reset signal and outputting an initialization signal to an N4 node connected to an output terminal of the sixth TFT and the anode electrode; And a second capacitor having a first terminal connected to the N2 node and a second terminal connected to an initialization signal line supplying the initialization signal, a source terminal of the fourth TFT, and a source terminal of the seventh TFT. .

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 리셋신호에 의해 스위칭되고, 초기화신호를 상기 제3 TFT의 출력단과 상기 제5 TFT의 입력단에 접속된 N3 노드로 출력하는 제7 TFT; 및 제1 단자가 상기 N2 노드 접속되고, 제2 단자가 상기 초기화신호를 공급하는 초기화신호 라인, 상기 제4 TFT의 소스 단자 및 상기 제7 TFT의 소스 단자에 접속된 제2 커패시터;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emission signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; a sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; A seventh TFT switched by a reset signal and outputting an initialization signal to an N3 node connected to an output terminal of the third TFT and an input terminal of the fifth TFT; And a second capacitor having a first terminal connected to the N2 node and a second terminal connected to an initialization signal line supplying the initialization signal, a source terminal of the fourth TFT, and a source terminal of the seventh TFT. .

본 발명의 실시 예에 따른 유기발광 표시 장치는, 초기화 기간에 상기 N1 노드, N2 노드, N3 노드 및 N4 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N2 노드에 저장시키고, 발광 기간에 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to the embodiment of the present invention initializes the N1 node, the N2 node, the N3 node, and the N4 node in an initialization period. The difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N2 node during a programming period, and the organic light emitting diode is emitted in the light emitting period.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 초기화 기간에 상기 N2 노드 및 N4 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N2 노드에 저장시키고, 발광 기간에 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to the embodiment of the present invention initializes the N2 node and the N4 node in an initialization period, The difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N2 node during a programming period, and the organic light emitting diode is emitted in the light emitting period.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 N3 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력되는 데이터 전압을 상기 N3 노드로 전달하는 제3 TFT; 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N1 노드로 출력하는 제6 TFT; 및 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 제5 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an output of the N2 node to an N3 node; A third TFT switched by the signal of the N2 node and transferring an output data voltage of the N1 node to the N3 node; A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N1 node; And a seventh TFT that is connected to the gate terminal and the source terminal by diode connection and is switched by a reset signal, and outputs the reset signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode are connected.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 상기 N3 노드로 전달하는 제3 TFT; 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 제5 TFT의 소스 단자로 출력하는 제6 TFT; 및 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 제5 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node; A third TFT switched by the signal of the N2 node and transferring an output of the N1 node to the N3 node; A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to a source terminal of the fifth TFT; And a seventh TFT that is connected to the gate terminal and the source terminal by diode connection and is switched by a reset signal, and outputs the reset signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode are connected.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N3 노드로 출력하는 제7 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a seventh TFT that is connected to the gate terminal and the source terminal by diode connection and is switched by a reset signal, and outputs the reset signal to the N3 node.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 VSS 전원에 접속되고, 제2 단자가 상기 N1 노드에 접속된 제1 커패시터; 스캔신호에 의해 스위칭되고, 상기 커패시터의 제2 단자가 접속된 제2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및 게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N3 노드로 출력하는 제7 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the VSS power supply and a second terminal connected to the N1 node; A second TFT switched by a scan signal and transferring an output of the second node to which the second terminal of the capacitor is connected to the N1 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring the reset signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a seventh TFT that is connected to the gate terminal and the source terminal by diode connection and is switched by a reset signal, and outputs the reset signal to the N3 node.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 초기화 기간에 상기 N2 노드 및 상기 N3 노드를 초기화 시키거나, 또는 상기 N2 노드 및 상기 N4 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N2 노드에 저장시키고, 발광 기간에 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to an exemplary embodiment of the present invention initializes the N2 node and the N3 node in an initialization period, or initializes the N2 node and the N4 node, and the data voltage Vdata in a programming period. The difference value Vdata-Vth of the threshold voltage Vth of the sixth TFT is stored in the N2 node, The organic light emitting diode emits light in a light emission period.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 6개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제2 TFT; 스캔신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제3 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제4 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제5 TFT; 및 리셋신호에 의해 스위칭되고, 상기 초기화신호를 상기 제5 TFT의 출력 단자와 상기 유기발광 다이오드의 애노드 전극이 접속된 N4 노드로 출력하는 제6 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of the plurality of pixels, each of the plurality of pixels is six TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node; A second TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A third TFT switched by a scan signal and transferring an initialization signal to the N2 node; A fourth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A fifth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a sixth TFT switched by a reset signal and outputting the initialization signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode of the organic light emitting diode are connected.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 초기화 기간에 상기 N4 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N1 노드에 저장시키고, 발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata - Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to an exemplary embodiment of the present invention initializes the N4 node in an initialization period, and a difference value (Vdata − Vth) between the data voltage Vdata and the threshold voltage Vth of the sixth TFT in a programming period. ) Is stored in the N1 node, the N1 node is converted to the VDD voltage during the light emission period, and the Vdata-Vth value is transferred to the N2 node via the first capacitor and emits the organic light emitting diode.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 스캔신호에 의해서 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제2 TFT; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT; 스캔신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및 리셋신호에 의해 스위칭되고, 상기 초기화신호를 상기 제5 TFT의 출력 단자와 상기 유기발광 다이오드의 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels, each of the plurality of pixels is a seven TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node; A second TFT switched by a scan signal and transferring an initialization signal to the N2 node; A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A fourth TFT switched by a scan signal and transferring an initialization signal to the N2 node; A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a seventh TFT switched by a reset signal and outputting the initialization signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode of the organic light emitting diode are connected.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 초기화 기간에 상기 N2 노드 및 상기 N4 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N1 노드에 저장시키고, 발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata - Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to an embodiment of the present invention initializes the N2 node and the N4 node in an initialization period, and a difference value between the data voltage Vdata and the threshold voltage Vth of the sixth TFT in a programming period. (Vdata-Vth) is stored in the N1 node, the N1 node is converted to a VDD voltage during a light emission period, and the Vdata-Vth value is transferred to the N2 node via the first capacitor, and the organic light emitting diode Emits light.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 6개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제2 TFT; 게이트 단자와 소스 단자가 다이오드 커넥션되어 스캔신호에 의해 스위칭되고, 상기 스캔신호를 상기 N2 노드로 전달하는 제3 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제4 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제5 TFT; 및 게이트 단자와 소스 단자가 다이오드 컨넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N3 노드로 출력하는 제6 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of the plurality of pixels, each of the plurality of pixels is six TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node; A second TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A third TFT having a gate terminal and a source terminal diode-connected to be switched by a scan signal and transferring the scan signal to the N2 node; A fourth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A fifth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a sixth TFT in which a gate terminal and a source terminal are diode-connected, switched by a reset signal, and outputting the reset signal to the N3 node.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 제1 초기화 기간에 상기 N3 노드 및 상기 N4 노드를 초기화 시키고, 제2 초기화 기간에 상기 N3 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 합(Vdata + Vth) 값을 상기 N1 노드에 저장시키고, 발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata + Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to an exemplary embodiment of the present invention initializes the N3 node and the N4 node in a first initialization period, initializes the N3 node in a second initialization period, and the data voltage Vdata in a programming period. And stores the sum (Vdata + Vth) of the threshold voltage (Vth) of the sixth TFT in the N1 node, converts the N1 node to a VDD voltage during a light emission period, and the Vdata + Vth value is the first capacitor. The organic light emitting diode is delivered to the N2 node via the light emitting diode.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서, 상기 복수의 화소 각각은 6개의 TFT와 적어도 1개의 커패시터를 포함하되, 발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT; 제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터; 상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제2 TFT; 게이트 단자와 소스 단자가 다이오드 커넥션되어 스캔신호에 의해 스위칭되고, 상기 스캔신호를 상기 N2 노드로 전달하는 제3 TFT; 발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제4 TFT; 스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제5 TFT; 및 게이트 단자와 소스 단자가 다이오드 컨넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 제5 TFT의 출력 단자와 상기 유기발광 다이오드의 애노드 전극이 접속된 N4 노드로 출력하는 제6 TFT;를 포함한다.In an organic light emitting display device according to an embodiment of the present invention, an organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of the plurality of pixels, each of the plurality of pixels is six TFT and at least one A first TFT including a capacitor, which is switched by a light emitting signal, and which transfers VDD power to the N1 node; A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node; A second TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node; A third TFT having a gate terminal and a source terminal diode-connected to be switched by a scan signal and transferring the scan signal to the N2 node; A fourth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode; A fifth TFT switched by a scan signal and outputting a data voltage to the N3 node; And a sixth TFT connected to a gate terminal and a source terminal and switched by a reset signal, and outputting the reset signal to an N4 node connected to an output terminal of the fifth TFT and an anode electrode of the organic light emitting diode. do.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 초기화 기간에 상기 N4 노드를 초기화 시키고, 프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 합(Vdata + Vth) 값을 상기 N1 노드에 저장시키고, 발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata + Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시킨다.The organic light emitting diode display according to an exemplary embodiment of the present invention initializes the N4 node in an initialization period, and a sum (Vdata + Vth) of the data voltage Vdata and the threshold voltage Vth of the sixth TFT in a programming period. A value is stored at the N1 node, the N1 node is converted to a VDD voltage during a light emission period, and the Vdata + Vth value is transferred to the N2 node via the first capacitor and emits the organic light emitting diode.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly understood through the embodiments of the present invention.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 드라이빙 TFT의 문턱전압(Vth)을 보상하기 위해 다이오드 커넥션(Diode connection) 방식을 채택하고, 소스(Source) 노드를 데이터(Vdata)의 입력단으로 이용하고, 문턱전압(Vth)의 센싱(sensing) 시간에 드라이빙 게이트(Driving gate) 노드에 계조표현을 위한 데이터를 저장시켜 크로스토크를 감소시킬 수 있다.The organic light emitting diode display according to an exemplary embodiment of the present invention adopts a diode connection method to compensate for the threshold voltage Vth of the driving TFT, and uses a source node as an input terminal of data Vdata. In addition, crosstalk may be reduced by storing data for gray scale expression in a driving gate node at a sensing time of the threshold voltage Vth.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 드라이빙 TFT의 문턱전압(Vth)을 보상하기 위해 소스 플로어(source follower) 방식을 채택하고, 소스(Source) 노드를 데이터(Vdata)의 입력단으로 이용하고, 문턱전압(Vth)의 센싱(sensing) 시간에 드라이빙 게이트(Driving gate) 노드에 계조표현을 위한 데이터를 저장시켜 크로스토크를 감소시킬 수 있다.The organic light emitting diode display according to an exemplary embodiment of the present invention adopts a source follower method to compensate for the threshold voltage Vth of the driving TFT, and uses a source node as an input terminal of data Vdata. In addition, crosstalk may be reduced by storing data for gray scale expression in a driving gate node at a sensing time of the threshold voltage Vth.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 기준전압(Vref) 배선과 초기화(Vinit) 배선 없이 화소를 구현하여 고행상도 레이아웃(layout)이 가능하게 한다.In the organic light emitting diode display according to the exemplary embodiment of the present invention, a pixel may be implemented without reference voltage (Vref) wiring and initialization (Vinit) wiring to enable high resolution layout.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 드라이빙 TFT의 문턱전압(Vth)의 보상 성능이 향상시켜 표시품질을 높일 수 있다.The organic light emitting diode display according to the exemplary embodiment of the present invention can improve display quality by improving the compensating performance of the threshold voltage Vth of the driving TFT.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects obtainable in the present invention are not limited to the above-mentioned effects, and other effects not mentioned above may be clearly understood by those skilled in the art from the following description. will be.

도 1은 본 발명의 실시 예에 따른 유기발광 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 3은 도 2에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.
도 4는 본 발명의 제2 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 5는 본 발명의 제3 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 6은 본 발명의 제4 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 7은 도 6에 도시된 화소를 구동시키기 위한 다른 구동 신호를 나타내는 도면이다.
도 8는 본 발명의 제5 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 9는 도 8에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.
도 10은 본 발명의 제6 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 11은 본 발명의 제7 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 12는 본 발명의 제8 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 13는 본 발명의 제9 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 14는 도 13에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.
도 15는 본 발명의 제10 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 16은 도 15에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.
도 17은 본 발명의 제11 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 18은 도 17에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.
도 19는 본 발명의 제12 실시 예에 따른 화소 구조를 나타내는 도면이다.
도 20은 도 19에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.
도 21은 종래 기술에 따른 유기발광 표시 장치의 드라이빙 TFT의 문턱전압(Vth)의 보상 성능을 나타내는 도면이다.
도 22는 본 발명의 실시 예에 따른 유기발광 표시 장치의 드라이빙 TFT의 문턱전압(Vth)의 보상 성능을 나타내는 도면이다.
도 23은 본 발명의 실시 예에 따른 유기발광 표시 장치의 N2 노드의 전압과 전류 변화를 나타내는 도면이다.1 is a diagram illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.
2 is a diagram illustrating a pixel circuit according to a first exemplary embodiment of the present invention.
3 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 2.
4 is a diagram illustrating a pixel circuit according to a second exemplary embodiment of the present invention.
5 is a diagram illustrating a pixel circuit according to a third exemplary embodiment of the present invention.
6 is a diagram illustrating a pixel circuit according to a fourth exemplary embodiment of the present invention.
FIG. 7 is a diagram illustrating another driving signal for driving the pixel illustrated in FIG. 6.
8 is a diagram illustrating a pixel circuit according to a fifth exemplary embodiment of the present invention.
9 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 8.
10 is a diagram illustrating a pixel circuit according to a sixth exemplary embodiment of the present invention.
11 is a diagram illustrating a pixel circuit according to a seventh exemplary embodiment of the present invention.
12 is a diagram illustrating a pixel circuit according to an eighth exemplary embodiment of the present invention.
13 is a diagram illustrating a pixel circuit according to a ninth exemplary embodiment of the present invention.
FIG. 14 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 13.
15 is a diagram illustrating a pixel circuit according to a tenth exemplary embodiment of the present invention.
FIG. 16 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 15.
17 is a diagram illustrating a pixel circuit according to an eleventh embodiment of the present invention.
FIG. 18 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 17.
19 is a diagram illustrating a pixel circuit according to a twelfth embodiment of the present invention.
20 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 19.
FIG. 21 is a diagram illustrating a compensation performance of a threshold voltage Vth of a driving TFT of an organic light emitting diode display according to the related art.
FIG. 22 is a diagram illustrating a compensation performance of a threshold voltage Vth of a driving TFT of an organic light emitting diode display according to an exemplary embodiment of the present invention.
FIG. 23 is a diagram illustrating voltage and current changes of an N2 node of an organic light emitting diode display according to an exemplary embodiment of the present disclosure.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and like reference numerals designate like elements throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 수반되지 않는다.When a portion is referred to as being "above" another portion, it may be just above the other portion or may be accompanied by another portion in between. In contrast, when a part is mentioned as "directly above" another part, no other part is involved between them.

제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.Terms such as first, second, and third are used to describe various parts, components, regions, layers, and / or sections, but are not limited to these. These terms are only used to distinguish one part, component, region, layer or section from another part, component, region, layer or section. Accordingly, the first portion, component, region, layer or section described below may be referred to as the second portion, component, region, layer or section without departing from the scope of the invention.

여기서 사용되는 전문 용어는 단지 특정 실시 예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms “a,” “an,” and “the” include plural forms as well, unless the phrases clearly indicate the opposite. As used herein, the meaning of "comprising" embodies a particular characteristic, region, integer, step, operation, element and / or component, and the presence of other characteristics, region, integer, step, operation, element and / or component It does not exclude the addition.

"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 보다 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용 중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면 중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90˚ 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.Terms indicating relative space such as "below" and "above" may be used to more easily explain the relationship of one part to another part shown in the drawings. These terms are intended to include other meanings or operations of the device in use with the meanings intended in the figures. For example, if the device in the figure is reversed, any parts described as being "below" of the other parts are described as being "above" the other parts. Thus, the exemplary term "below" encompasses both up and down directions. The device can be rotated 90 degrees or at other angles, the terms representing relative space being interpreted accordingly.

다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련 기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms including technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. Commonly defined terms used are additionally interpreted to have a meaning consistent with the related technical literature and the presently disclosed contents, and are not interpreted in an ideal or very formal sense unless defined.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도 1은 본 발명의 실시 예에 따른 유기발광 표시 장치를 나타내는 도면이고, 도 2는 본 발명의 제1 실시 예에 따른 화소 구조를 나타내는 도면이다.1 is a diagram illustrating an organic light emitting display device according to an exemplary embodiment of the present invention, and FIG. 2 is a diagram illustrating a pixel structure according to a first exemplary embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 유기발광 표시 장치는 복수의 스캔라인들(리셋, 초기화, 발광)에 스캔펄스를 순차적으로 공급하기 위한 게이트 드라이버(120), 데이터전압을 데이터라인들(D1~Dm)에 공급하기 위한 데이터 드라이버(130), 상기 게이트 드라이버(120)와 데이터 드라이버(130)를 제어하기 위한 타이밍 컨트롤러(110) 및 표시패널(160)을 포함한다.1 and 2, an organic light emitting display device according to an exemplary embodiment of the present invention includes a gate driver 120 and a data voltage for sequentially supplying scan pulses to a plurality of scan lines (reset, initialization, and emission). And a data driver 130 to supply the data lines to the data lines D1 to Dm, a timing controller 110 and a display panel 160 to control the gate driver 120 and the data driver 130.

표시패널(160)에는 m×n(m 및 n 각각은 양의 정수) 개의 화소(SP)가 매트릭스 형태로 배치되어 있다. 또한, 표시패널(160)에는 VDD 전압을 각 화소에 공급하기 위한 VDD 라인, 데이터 전압(DATA)을 각 화소(SP)에 공급하기 위한 복수의 데이터 라인, 발광신호(EM)를 각 화소에 공급하기 위한 복수의 발광신호 라인, 리셋신호(RST)를 각 화소에 공급하기 위한 복수의 리셋신호 라인, 초기화신호를 각 화소에 공급하기 위한 복수의 초기화신호 라인이 배치되어 있다.In the display panel 160, m × n pixels (where each of m and n are positive integers) are arranged in a matrix form. In addition, the display panel 160 supplies a VDD line for supplying a VDD voltage to each pixel, a plurality of data lines for supplying the data voltage DATA to each pixel SP, and a light emission signal EM to each pixel. A plurality of light emitting signal lines, a plurality of reset signal lines for supplying a reset signal RST to each pixel, and a plurality of initialization signal lines for supplying an initialization signal to each pixel are arranged.

복수의 화소(SP) 각각은 데이터라인들(D1~Dm)과 스캔라인들(S1~Sn, R1~Rn, E1~En)의 교차로 정의된 화소 영역들에 형성되며, 7개의 TFT(T1~T7)와 1개의 커패시터 및 유기발광 다이오드(OLED)를 포함한다. 모든 화소(SP)에는 고전위 전원전압인 VDD 전압 및 저전위 전원전압인 VSS가 공통으로 공급된다.Each of the plurality of pixels SP is formed in pixel areas defined by intersections of the data lines D1 to Dm and the scan lines S1 to Sn, R1 to Rn, and E1 to En, and each of the seven TFTs T1 to Dm. T7) and one capacitor and an organic light emitting diode (OLED). All the pixels SP are supplied with the high potential power supply voltage VDD and the low potential power supply voltage VSS in common.

제1 실시 예의 화소 구조Pixel structure of the first embodiment

도 2에 도시된 본 발명의 제1 실시 예에 따른 화소 구조를 살펴보면 7개의 TFT와 1개의 커패시터를 포함한다.Looking at the pixel structure according to the first embodiment of the present invention shown in Figure 2 includes seven TFTs and one capacitor.

본 발명의 제1 실시 예에 따른 화소에서 커패시터(C)는 VDD 라인과 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 VDD 라인과 접속되고, 제2 단자는 N2 노드에 접속된다. N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.In the pixel according to the first embodiment of the present invention, the capacitor C is connected between the VDD line and the second TFT T2. Specifically, the first terminal of the capacitor C is connected to the VDD line, and the second terminal is connected to the N2 node. The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 제2 TFT(T2)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT (T1) is connected to the drain terminal of the second TFT (T2) and the source terminal of the third TFT (T3).

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다. 제2 TFT(T2)의 소스 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The drain terminal of the second TFT (T2) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). The source terminal of the second TFT T2 is connected to the second terminal of the capacitor C and the N2 node.

N2 노드에는 커패시터(C)의 제2 단자, 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The second terminal of the capacitor C, the source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제3 TFT(T3)의 게이트 단자는 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 제1 TFT(T1)의 드레인 단자 및 제2 TFT(T2)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the N2 node. The source terminal of the third TFT (T3) is connected to the drain terminal of the first TFT (T1) and the drain terminal of the second TFT (T2). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 N2 노드에 접속된다. 제4 TFT(T4)의 소스 단자는 초기화신호(INIT) 라인에 접속되어 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT T4 is connected to the reset signal RST line to supply the reset signal to the gate terminal. The drain terminal of the fourth TFT (T4) is connected to the N2 node. The source terminal of the fourth TFT T4 is connected to the initialization signal INIT line, and the initialization signal INIT is supplied to the source terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 제7 TFT(T7)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3) and the drain terminal of the sixth TFT (T6). The drain terminal of the fifth TFT (T5) is connected to the drain terminal of the seventh TFT (T7) and the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자 및 제5 TFT(T5)의 소스 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3) and the source terminal of the fifth TFT (T5).

제7 TFT(T7)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제7 TFT(T7)의 소스 단자는 초기화신호 라인에 접속되고 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제5 TFT(T5)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the seventh TFT T7 is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal. The source terminal of the seventh TFT T7 is connected to the initialization signal line, and the initialization signal INIT is supplied to the source terminal. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the fifth TFT (T5) and the anode electrode of the OLED.

도 3은 도 2에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.3 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 2.

도 3을 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 3, the first section ① is an initialization section and initializes the N2 node and the N4 node.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1)의 게이트 단자 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminal of the first TFT T1 and the gate terminal of the fifth TFT T5 to emit the OLED.

제2 실시 예의 화소 구조Pixel structure of the second embodiment

도 4는 본 발명의 제2 실시 예에 따른 화소 구조를 나타내는 도면이다.4 is a diagram illustrating a pixel circuit according to a second exemplary embodiment of the present invention.

도 4를 참조하면, 본 발명의 제2 실시 예에 따른 화소는 커패시터(C)의 위치를 제외한 다른 TFT들이 도 2에 도시된 본 발명의 제1 실시 예에 따른 화소와 동일하게 배치되어 있다. 따라서, 도 2에 도시된 본 발명의 제1 실시 예에 따른 화소와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.Referring to FIG. 4, in the pixel according to the second embodiment of the present invention, other TFTs except for the position of the capacitor C are disposed in the same manner as the pixel according to the first embodiment of the present invention shown in FIG. 2. Therefore, a detailed description of the same configuration as the pixel according to the first embodiment of the present invention illustrated in FIG. 2 will be omitted.

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다. 제2 TFT(T2)의 소스 단자는 제4 TFT(T4)의 소스 단자 및 커패시터의 제1 단자에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The drain terminal of the second TFT (T2) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). The source terminal of the second TFT (T2) is connected to the source terminal of the fourth TFT (T4) and the first terminal of the capacitor.

N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자, 제4 TFT(T4)의 드레인 단자 및 커패시터의 제1 단자가 접속된다.The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), the drain terminal of the fourth TFT (T4), and the first terminal of the capacitor are connected to the N2 node.

제3 TFT(T3)의 게이트 단자는 커패시터의 제1 단자, 제4 TFT(T4)의 드레인 단자와 접속된다. 제3 TFT(T3)의 소스 단자는 제1 TFT의 드레인 단자 및 제2 TFT(T2)의 드레인 단자와 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT(T6)의 드레인 단자와 접속된다.The gate terminal of the third TFT (T3) is connected to the first terminal of the capacitor and the drain terminal of the fourth TFT (T4). The source terminal of the third TFT (T3) is connected with the drain terminal of the first TFT and the drain terminal of the second TFT (T2). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT (T6).

커패시터의 제1 단자는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자에 접속된다. 커패시터의 제2 단자는 초기화신호(INIT) 라인, 제4 TFT의 소스 단자, 제7 TFT(T7)의 소스 단자에 접속된다.The first terminal of the capacitor is connected to the source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4). The second terminal of the capacitor is connected to the initialization signal INIT line, the source terminal of the fourth TFT, and the source terminal of the seventh TFT (T7).

도 3에 도시된 구동 신호로 도 4에 도시된 본 발명의 제2 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the second exemplary embodiment of the present invention illustrated in FIG. 4 may be driven by the driving signal illustrated in FIG. 3.

도 3을 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 3, the first section ① is an initialization section and initializes the N2 node and the N4 node.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1)의 게이트 단자 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminal of the first TFT T1 and the gate terminal of the fifth TFT T5 to emit the OLED.

제3 실시 예의 화소 구조Pixel structure of the third embodiment

도 5는 본 발명의 제3 실시 예에 따른 화소 구조를 나타내는 도면이다.5 is a diagram illustrating a pixel circuit according to a third exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 제3 실시 예에 따른 화소는 커패시터의 개수와 위치를 제외한 다른 TFT들이 도 2에 도시된 본 발명의 제1 실시 예에 따른 화소 및 도 4에 도시된 본 발명의 제2 실시 예에 따른 화소와 동일하게 배치되어 있다. 따라서, 도 2에 도시된 본 발명의 제1 실시 예에 따른 화소 및 도 4에 도시된 본 발명의 제2 실시 예에 따른 화소와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.Referring to FIG. 5, a pixel according to a third exemplary embodiment of the present invention includes pixels according to the first exemplary embodiment of the present invention in which TFTs other than the number and position of capacitors are illustrated in FIG. 2, and the present invention illustrated in FIG. 4. Same as the pixel according to the second embodiment of the present invention. Therefore, a detailed description of the same configuration as the pixel according to the first embodiment of the present invention shown in FIG. 2 and the pixel according to the second embodiment of the present invention shown in FIG. 4 will be omitted.

본 발명의 제3 실시 예에 따른 화소는 7개의 TFT(T1~T7)와 2개의 커패시터(C1, C2)를 포함한다.The pixel according to the third embodiment of the present invention includes seven TFTs T1 to T7 and two capacitors C1 and C2.

본 발명의 제3 실시 예에 따른 화소에 배치된 제1 커패시터(C1)은 도 2에 도시된 본 발명의 제1 실시 예에 따른 화소의 커패시터와 동일하게 배치된다. 또한, 본 발명의 제3 실시 예에 따른 화소에 배치된 제2 커패시터(C2)은 도 4에 도시된 본 발명의 제2 실시 예에 따른 화소의 커패시터와 동일하게 배치된다.The first capacitor C1 disposed in the pixel according to the third exemplary embodiment of the present invention is disposed in the same manner as the capacitor of the pixel according to the first exemplary embodiment of the present invention illustrated in FIG. 2. In addition, the second capacitor C2 disposed in the pixel according to the third exemplary embodiment of the present invention is disposed in the same manner as the capacitor of the pixel according to the second exemplary embodiment of the present invention illustrated in FIG. 4.

도 5에 도시된 본 발명의 제3 실시 예에 따른 화소에서 제1 커패시터(C1)는 VDD 라인과 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 제1 커패시터(C1)의 제1 단자는 VDD 라인과 접속되고, 제2 단자는 N2 노드에 접속된다. N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.In the pixel according to the third embodiment of the present invention illustrated in FIG. 5, the first capacitor C1 is connected between the VDD line and the second TFT T2. Specifically, the first terminal of the first capacitor C1 is connected to the VDD line, and the second terminal is connected to the N2 node. The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

도 5에 도시된 본 발명의 제3 실시 예에 따른 화소에서 제2 커패시터(C2)의 제1 단자는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자에 접속된다. 제2 커패시터(C2)의 제2 단자는 초기화신호(INIT) 라인, 제4 TFT의 소스 단자, 제7 TFT(T7)의 소스 단자에 접속된다.In the pixel according to the third exemplary embodiment of the present invention illustrated in FIG. 5, the first terminal of the second capacitor C2 is a source terminal of the second TFT T2, a gate terminal of the third TFT T3, and a fourth TFT. It is connected to the drain terminal of T4. The second terminal of the second capacitor C2 is connected to the initialization signal INIT line, the source terminal of the fourth TFT, and the source terminal of the seventh TFT T7.

도 3에 도시된 구동 신호로 도 5에 도시된 본 발명의 제3 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the third exemplary embodiment of the present invention illustrated in FIG. 5 may be driven by the driving signal illustrated in FIG. 3.

도 3을 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 3, the first section ① is an initialization section and initializes the N2 node and the N4 node.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1)의 게이트 단자 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminal of the first TFT T1 and the gate terminal of the fifth TFT T5 to emit the OLED.

제4 실시 예의 화소 구조Pixel structure of the fourth embodiment

도 6은 본 발명의 제4 실시 예에 따른 화소 구조를 나타내는 도면이다.6 is a diagram illustrating a pixel circuit according to a fourth exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 제4 실시 예에 따른 화소는 제5 TFT(T5), 제6 TFT(T6) 및 제7 TFT(T7)의 접속 구조를 제외한 다른 TFT들이 도 5에 도시된 본 발명의 제3 실시 예에 따른 화소와 동일하게 배치되어 있다. 따라서, 도 5에 도시된 본 발명의 제3 실시 예에 따른 화소와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.Referring to FIG. 6, in the pixel according to the fourth exemplary embodiment, other TFTs except for the connection structure of the fifth TFT (T5), the sixth TFT (T6), and the seventh TFT (T7) are illustrated in FIG. 5. The pixels are arranged in the same manner as the pixel according to the third exemplary embodiment of the present invention. Therefore, a detailed description of the same configuration as the pixel according to the third embodiment of the present invention illustrated in FIG. 5 will be omitted.

본 발명의 제4 실시 예에 따른 화소는 7개의 TFT(T1~T7)와 2개의 커패시터(C1, C2)를 포함한다.The pixel according to the fourth embodiment of the present invention includes seven TFTs T1 to T7 and two capacitors C1 and C2.

본 발명의 제4 실시 예에 따른 화소에 배치된 제1 커패시터(C1)은 도 2에 도시된 본 발명의 제1 실시 예에 따른 화소의 커패시터와 동일하게 배치된다.The first capacitor C1 disposed in the pixel according to the fourth embodiment of the present invention is disposed in the same manner as the capacitor of the pixel according to the first embodiment of the present invention shown in FIG. 2.

도 6에 도시된 본 발명의 제4 실시 예에 따른 화소에서 제1 커패시터(C1)는 VDD 라인과 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 제1 커패시터(C1)의 제1 단자는 VDD 라인과 접속되고, 제2 단자는 N2 노드에 접속된다. N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.In the pixel according to the fourth embodiment of the present invention illustrated in FIG. 6, the first capacitor C1 is connected between the VDD line and the second TFT T2. Specifically, the first terminal of the first capacitor C1 is connected to the VDD line, and the second terminal is connected to the N2 node. The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

도 6에 도시된 본 발명의 제4 실시 예에 따른 화소에서 제2 커패시터(C2)의 제1 단자는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자에 접속된다. 제2 커패시터(C2)의 제2 단자는 초기화신호(INIT) 라인, 제4 TFT의 소스 단자, 제7 TFT(T7)의 소스 단자에 접속된다.In the pixel according to the fourth embodiment of the present invention illustrated in FIG. 6, the first terminal of the second capacitor C2 may be a source terminal of the second TFT T2, a gate terminal of the third TFT T3, and a fourth TFT. It is connected to the drain terminal of T4. The second terminal of the second capacitor C2 is connected to the initialization signal INIT line, the source terminal of the fourth TFT, and the source terminal of the seventh TFT T7.

N2 노드에는 제1 커패시터(C1)의 제2 단자, 제2 커패시터(C2)의 제1 단자, 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자, 제4 TFT(T4)의 드레인 단자가 접속된다.The N2 node has a second terminal of the first capacitor C1, a first terminal of the second capacitor C2, a source terminal of the second TFT T2, a gate terminal of the third TFT T3, and a fourth TFT T4. ) Is connected to the drain terminal.

제3 TFT(T3)의 게이트 단자는 제2 커패시터(C2)의 제1 단자, 제4 TFT(T4)의 드레인 단자와 접속된다. 제3 TFT(T3)의 소스 단자는 제1 TFT의 드레인 단자 및 제2 TFT(T2)의 드레인 단자와 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT(T6)의 드레인 단자와 접속된다.The gate terminal of the third TFT T3 is connected to the first terminal of the second capacitor C2 and the drain terminal of the fourth TFT T4. The source terminal of the third TFT (T3) is connected with the drain terminal of the first TFT and the drain terminal of the second TFT (T2). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT (T6).

제4 TFT(T4)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 N2 노드에 접속된다. 제4 TFT(T4)의 소스 단자는 제7 TFT(T7)의 소스 단자 및 초기화신호(INIT) 라인에 접속되어 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT T4 is connected to the reset signal RST line to supply the reset signal to the gate terminal. The drain terminal of the fourth TFT (T4) is connected to the N2 node. The source terminal of the fourth TFT T4 is connected to the source terminal of the seventh TFT T7 and the initialization signal INIT line, and the initialization signal INIT is supplied to the source terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자, 제6 TFT(T6)의 드레인 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3), the drain terminal of the sixth TFT (T6), and the drain terminal of the seventh TFT (T7). The drain terminal of the fifth TFT (T5) is connected to the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자, 제5 TFT(T5)의 소스 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3), the source terminal of the fifth TFT (T5), and the drain terminal of the seventh TFT (T7).

제7 TFT(T7)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제7 TFT(T7)의 소스 단자는 제2 커패시터(C2)의 제2 단자 및 초기화신호 라인에 접속되고 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제3 TFT(T3)의 드레인 단자, 제5 TFT(T5)의 소스 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다.The gate terminal of the seventh TFT T7 is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal. The source terminal of the seventh TFT T7 is connected to the second terminal and the initialization signal line of the second capacitor C2, and the initialization signal INIT is supplied to the source terminal. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the third TFT (T3), the source terminal of the fifth TFT (T5), and the drain terminal of the sixth TFT (T6).

도 3에 도시된 구동 신호로 도 6에 도시된 본 발명의 제4 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the fourth exemplary embodiment of the present invention illustrated in FIG. 6 may be driven by the driving signal illustrated in FIG. 3.

도 3을 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드를 초기화 시킨다. 이때, N4 노드는 초기화 시키지 않는다.Referring to FIG. 3, the first section ① is an initialization section and initializes the N2 node. At this time, N4 node is not initialized.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1)의 게이트 단자 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminal of the first TFT T1 and the gate terminal of the fifth TFT T5 to emit the OLED.

제4 실시 예의 화소를 구동시키기 위한 다른 구동 신호Another driving signal for driving the pixel of the fourth embodiment

도 7은 도 6에 도시된 화소를 구동시키기 위한 다른 구동 신호를 나타내는 도면이다. FIG. 7 is a diagram illustrating another driving signal for driving the pixel illustrated in FIG. 6.

도 7을 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N1 노드, N2 노드, N3 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 7, the first section ① is an initialization section and initializes N1 nodes, N2 nodes, N3 nodes, and N4 nodes.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1)의 게이트 단자 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminal of the first TFT T1 and the gate terminal of the fifth TFT T5 to emit the OLED.

제5 실시 예의 화소 구조Pixel structure of the fifth embodiment

도 8는 본 발명의 제5 실시 예에 따른 화소 구조를 나타내는 도면이다.8 is a diagram illustrating a pixel circuit according to a fifth exemplary embodiment of the present invention.

도 8을 참조하면, 커패시터(C)는 VDD 라인과 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 VDD 라인과 접속되고, 제2 단자는 N2 노드에 접속된다. N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.Referring to FIG. 8, the capacitor C is connected between the VDD line and the second TFT T2. Specifically, the first terminal of the capacitor C is connected to the VDD line, and the second terminal is connected to the N2 node. The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 제3 TFT(T3)의 소스 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT (T1) is connected to the source terminal of the third TFT (T3) and the drain terminal of the sixth TFT (T6).

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다. 제2 TFT(T2)의 소스 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The drain terminal of the second TFT (T2) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). The source terminal of the second TFT T2 is connected to the second terminal of the capacitor C and the N2 node.

N2 노드에는 커패시터(C)의 제2 단자, 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The second terminal of the capacitor C, the source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제3 TFT(T3)의 게이트 단자는 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 제1 TFT(T1)의 드레인 단자 및 제2 TFT(T2)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the N2 node. The source terminal of the third TFT (T3) is connected to the drain terminal of the first TFT (T1) and the drain terminal of the second TFT (T2). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 소스 단자와 다이오드 커넥션되어 있고, 제7 TFT(T7)의 소스 단자 및 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 N2 노드에 접속된다. 제4 TFT(T4)의 소스 단자는 초기화신호(INIT) 라인에 접속되어 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT T4 is diode-connected with the source terminal, and is connected to the source terminal and the reset signal RST line of the seventh TFT T7 to supply the reset signal to the gate terminal. The drain terminal of the fourth TFT (T4) is connected to the N2 node. The source terminal of the fourth TFT T4 is connected to the initialization signal INIT line, and the initialization signal INIT is supplied to the source terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 제7 TFT(T7)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3). The drain terminal of the fifth TFT (T5) is connected to the drain terminal of the seventh TFT (T7) and the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3).

제7 TFT(T7)의 게이트 단자와 소스 단자는 다이오드 커넥션되어 있고, 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제7 TFT(T7)의 소스 단자는 초기화신호 라인에 접속되고 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제5 TFT(T5)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal and the source terminal of the seventh TFT T7 are diode-connected, and the gate terminal is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal. The source terminal of the seventh TFT T7 is connected to the initialization signal line, and the initialization signal INIT is supplied to the source terminal. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the fifth TFT (T5) and the anode electrode of the OLED.

도 9는 도 8에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.9 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 8.

도 9를 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N3 노드를 초기화 시키거나, 또는 N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 9, the first section ① is an initialization section, and initializes N2 and N3 nodes, or initializes N2 and N4 nodes.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5 to emit the OLED.

제6 실시 예의 화소 구조Pixel structure of the sixth embodiment

도 10은 본 발명의 제6 실시 예에 따른 화소 구조를 나타내는 도면이다.10 is a diagram illustrating a pixel circuit according to a sixth exemplary embodiment of the present invention.

도 10을 참조하면, 커패시터(C)는 VDD 라인과 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 VDD 라인과 접속되고, 제2 단자는 N2 노드에 접속된다. N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.Referring to FIG. 10, the capacitor C is connected between the VDD line and the second TFT T2. Specifically, the first terminal of the capacitor C is connected to the VDD line, and the second terminal is connected to the N2 node. The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 제2 TFT(T2)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT (T1) is connected to the drain terminal of the second TFT (T2) and the source terminal of the third TFT (T3).

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다. 즉, 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자와 제3 TFT(T3)의 소스 단자 사이에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The drain terminal of the second TFT (T2) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). That is, the drain terminal of the second TFT (T2) is connected between the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3).

제2 TFT(T2)의 소스 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다.The source terminal of the second TFT T2 is connected to the second terminal of the capacitor C and the N2 node.

N2 노드에는 커패시터(C)의 제2 단자, 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The second terminal of the capacitor C, the source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제3 TFT(T3)의 게이트 단자는 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 제1 TFT(T1)의 드레인 단자 및 제2 TFT(T2)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the N2 node. The source terminal of the third TFT (T3) is connected to the drain terminal of the first TFT (T1) and the drain terminal of the second TFT (T2). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 소스 단자와 다이오드 커넥션되어 있고, 제7 TFT(T7)의 소스 단자, 게이트 단자 및 리셋신호(RST) 라인에 접속되어 제4 TFT(T4)의 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 N2 노드에 접속된다. 제4 TFT(T4)의 소스 단자는 초기화신호(INIT) 라인에 접속되어 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT (T4) is diode-connected with the source terminal, and is connected to the source terminal, gate terminal, and reset signal (RST) line of the seventh TFT (T7) to the gate terminal of the fourth TFT (T4). The reset signal is supplied. The drain terminal of the fourth TFT (T4) is connected to the N2 node. The source terminal of the fourth TFT T4 is connected to the initialization signal INIT line, and the initialization signal INIT is supplied to the source terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 제7 TFT(T7)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3) and the drain terminal of the sixth TFT (T6). The drain terminal of the fifth TFT (T5) is connected to the drain terminal of the seventh TFT (T7) and the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자 및 제5 TFT(T5)의 소스 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3) and the source terminal of the fifth TFT (T5).

제7 TFT(T7)의 게이트 단자와 소스 단자는 다이오드 커넥션되어 있고, 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제7 TFT(T7)의 소스 단자는 초기화신호 라인에 접속되고 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제5 TFT(T5)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal and the source terminal of the seventh TFT T7 are diode-connected, and the gate terminal is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal. The source terminal of the seventh TFT T7 is connected to the initialization signal line, and the initialization signal INIT is supplied to the source terminal. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the fifth TFT (T5) and the anode electrode of the OLED.

도 9에 도시된 구동 신호로 도 10에 도시된 본 발명의 제6 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the sixth exemplary embodiment of the present invention illustrated in FIG. 10 may be driven by the driving signal illustrated in FIG. 9.

도 9를 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N3 노드를 초기화 시키거나, 또는 N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 9, the first section ① is an initialization section, and initializes N2 and N3 nodes, or initializes N2 and N4 nodes.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5 to emit the OLED.

제7 실시 예의 화소 구조Pixel structure of the seventh embodiment

도 11은 본 발명의 제7 실시 예에 따른 화소 구조를 나타내는 도면이다.11 is a diagram illustrating a pixel circuit according to a seventh exemplary embodiment of the present invention.

도 11을 참조하면, 커패시터(C)는 VDD 라인과 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 VDD 라인과 접속되고, 제2 단자는 N2 노드에 접속된다. N2 노드에는 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.Referring to Fig. 11, the capacitor C is connected between the VDD line and the second TFT T2. Specifically, the first terminal of the capacitor C is connected to the VDD line, and the second terminal is connected to the N2 node. The source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 제2 TFT(T2)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT (T1) is connected to the drain terminal of the second TFT (T2) and the source terminal of the third TFT (T3).

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다. 즉, 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자와 제3 TFT(T3)의 소스 단자 사이에 접속된다. 제2 TFT(T2)의 소스 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The drain terminal of the second TFT (T2) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). That is, the drain terminal of the second TFT (T2) is connected between the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). The source terminal of the second TFT T2 is connected to the second terminal of the capacitor C and the N2 node.

N2 노드에는 커패시터(C)의 제2 단자, 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The second terminal of the capacitor C, the source terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제3 TFT(T3)의 게이트 단자는 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 제1 TFT(T1)의 드레인 단자 및 제2 TFT(T2)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the N2 node. The source terminal of the third TFT (T3) is connected to the drain terminal of the first TFT (T1) and the drain terminal of the second TFT (T2). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 소스 단자와 다이오드 커넥션되어 있고, 제7 TFT(T7)의 소스 단자, 게이트 단자 및 리셋신호(RST) 라인에 접속되어 제4 TFT(T4)의 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 커패시터(C)의 제2 단자, 제2 TFT(T2)의 소스 단자 및 제3 TFT(T3)의 게이트 단자(N2 노드)에 접속된다. 제4 TFT(T4)의 소스 단자는 제7 TFT(T7)의 게이트 단자, 소스 단자 및 초기화신호(INIT) 라인에 접속되어 제4 TFT(T4)의 소스 단자에 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT (T4) is diode-connected with the source terminal, and is connected to the source terminal, gate terminal, and reset signal (RST) line of the seventh TFT (T7) to the gate terminal of the fourth TFT (T4). The reset signal is supplied. The drain terminal of the fourth TFT (T4) is connected to the second terminal of the capacitor C, the source terminal of the second TFT (T2), and the gate terminal (N2 node) of the third TFT (T3). The source terminal of the fourth TFT (T4) is connected to the gate terminal, the source terminal, and the initialization signal (INIT) line of the seventh TFT (T7) to initialize the source signal (INIT) to the source terminal of the source terminal of the fourth TFT (T4). Is supplied.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자, 제6 TFT(T6)의 드레인 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3), the drain terminal of the sixth TFT (T6), and the drain terminal of the seventh TFT (T7). The drain terminal of the fifth TFT (T5) is connected to the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자, 제5 TFT(T5)의 소스 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3), the source terminal of the fifth TFT (T5), and the drain terminal of the seventh TFT (T7).

제7 TFT(T7)의 게이트 단자와 소스 단자는 다이오드 커넥션되어 있고, 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호가 공급된다. 제7 TFT(T7)의 소스 단자는 제4 TFT(T4)의 게이트 단자 및 초기화신호 라인에 접속되고 제7 TFT(T7)의 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제3 TFT(T3)의 드레인 단자, 제5 TFT(T5)의 소스 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다.The gate terminal and the source terminal of the seventh TFT T7 are diode-connected, and the gate terminal is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal. The source terminal of the seventh TFT T7 is connected to the gate terminal and the initialization signal line of the fourth TFT T4, and the initialization signal INIT is supplied to the source terminal of the seventh TFT T7. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the third TFT (T3), the source terminal of the fifth TFT (T5), and the drain terminal of the sixth TFT (T6).

도 9에 도시된 구동 신호로 도 11에 도시된 본 발명의 제7 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the seventh exemplary embodiment of the present invention illustrated in FIG. 11 may be driven by the driving signal illustrated in FIG. 9.

도 9를 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N3 노드를 초기화 시키거나, 또는 N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 9, the first section ① is an initialization section, and initializes N2 and N3 nodes, or initializes N2 and N4 nodes.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5 to emit the OLED.

제8 실시 예의 화소 구조Pixel structure of the eighth embodiment

도 12는 본 발명의 제8 실시 예에 따른 화소 구조를 나타내는 도면이다.12 is a diagram illustrating a pixel circuit according to an eighth exemplary embodiment of the present invention.

본 발명의 제8 실시 예에 따른 화소는 커패시터(C)의 위치를 제외한 다른 TFT들이 도 11에 도시된 본 발명의 제7 실시 예에 따른 화소와 동일하게 배치되어 있다. 따라서, 도 11에 도시된 본 발명의 제7 실시 예에 따른 화소와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.In the pixel according to the eighth embodiment of the present invention, other TFTs except for the position of the capacitor C are disposed in the same manner as the pixel according to the seventh embodiment of the present invention shown in FIG. 11. Therefore, a detailed description of the same configuration as the pixel according to the seventh exemplary embodiment of the present invention illustrated in FIG. 11 will be omitted.

도 12를 참조하면, 커패시터(C)는 VSS 라인과 N2 노드 및 제2 TFT(T2) 사이에 접속되어 있다. 구체적으로, 커패시터의 제1 단자는 VSS 라인과 접속되고, 제2 단자는 N2 노드 및 제2 TFT(T2)의 소스 단자에 접속된다.Referring to FIG. 12, the capacitor C is connected between the VSS line, the N2 node, and the second TFT T2. Specifically, the first terminal of the capacitor is connected to the VSS line, and the second terminal is connected to the N2 node and the source terminal of the second TFT (T2).

N2 노드에는 커패시터(C)의 제2 단자 제2 TFT(T2)의 소스 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The node N2 is connected to the source terminal of the second terminal T2 (T2) of the capacitor C, the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4).

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자에 접속된다. 즉, 제2 TFT(T2)의 드레인 단자는 제1 TFT(T1)의 드레인 단자와 제3 TFT(T3)의 소스 단자 사이에 접속된다. 제2 TFT(T2)의 소스 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The drain terminal of the second TFT (T2) is connected to the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). That is, the drain terminal of the second TFT (T2) is connected between the drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3). The source terminal of the second TFT T2 is connected to the second terminal of the capacitor C and the N2 node.

도 9에 도시된 구동 신호로 도 12에 도시된 본 발명의 제8 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the eighth embodiment of the present invention illustrated in FIG. 12 may be driven by the driving signal illustrated in FIG. 9.

도 9를 참조하면, 제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N3 노드를 초기화 시키거나, 또는 N2 노드 및 N4 노드를 초기화 시킨다.Referring to FIG. 9, the first section ① is an initialization section, and initializes N2 and N3 nodes, or initializes N2 and N4 nodes.

제2 구간(②)은 프로그래밍(programing) 구간으로, N2 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N2 node. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되어 OLED를 발광시킨다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5 to emit the OLED.

제9 실시 예의 화소 구조Pixel structure of the ninth embodiment

도 13는 본 발명의 제9 실시 예에 따른 화소 구조를 나타내는 도면이다.13 is a diagram illustrating a pixel circuit according to a ninth exemplary embodiment of the present invention.

도 13을 참조하면, 본 발명의 제9 실시 예에 따른 화소는 6개의 TFT와 1개의 커패시터를 포함한다.Referring to FIG. 13, a pixel according to a ninth embodiment of the present invention includes six TFTs and one capacitor.

커패시터(C)는 N1 노드와 N2 노드 사이에 배치되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 N1 노드에 접속되고, 제2 단자는 N2 노드에 접속된다.The capacitor C is disposed between the N1 node and the N2 node. Specifically, the first terminal of the capacitor C is connected to the N1 node, and the second terminal is connected to the N2 node.

N1 노드에는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자가 접속된다. N2 노드에는 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3) are connected to the N1 node. The gate terminal of the third TFT (T3) and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 커패시터(C)의 제1 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT T1 is connected to the first terminal of the capacitor C and the source terminal of the third TFT T3.

본 발명의 제9 실시 예에 따른 화소는 다른 실시 예에서 배치되었던 제2 TFT(T2)를 포함하지 않는다.The pixel according to the ninth embodiment of the present invention does not include the second TFT T2 that was disposed in another embodiment.

제3 TFT(T3)의 게이트 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 커패시터(C)의 제1 단자 및 제1 TFT(T1)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the second terminal of the capacitor C and the N2 node. The source terminal of the third TFT (T3) is connected to the first terminal of the capacitor C and the drain terminal of the first TFT (T1). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 제4 TFT(T4)의 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 커패시터(C)의 제2 단자 및 제3 TFT(T3)의 게이트 단자(N2 노드)에 접속된다. 제4 TFT(T4)의 소스 단자는 제7 TFT(T7)의 소스 단자 및 초기화신호(INIT) 라인에 접속되어 제4 TFT(T4)의 소스 단자에 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT T4 is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal of the fourth TFT T4. The drain terminal of the fourth TFT (T4) is connected to the second terminal of the capacitor C and the gate terminal (N2 node) of the third TFT (T3). The source terminal of the fourth TFT (T4) is connected to the source terminal and the initialization signal (INIT) line of the seventh TFT (T7) so that the initialization signal (INIT) is supplied to the source terminal to the source terminal of the fourth TFT (T4). .

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자, 제6 TFT(T6)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 제7 TFT(T7)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3) and the drain terminal of the sixth TFT (T6). The drain terminal of the fifth TFT (T5) is connected to the drain terminal of the seventh TFT (T7) and the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자 및 제5 TFT(T5)의 소스 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3) and the source terminal of the fifth TFT (T5).

제7 TFT(T7)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호(RST)가 공급된다. 제7 TFT(T7)의 소스 단자는 제4 TFT(T4)의 소스 단자 및 초기화신호 라인에 접속되고 제7 TFT(T7)의 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제5 TFT(T5)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the seventh TFT T7 is connected to the reset signal RST line, and the reset signal RST is supplied to the gate terminal. The source terminal of the seventh TFT (T7) is connected to the source terminal of the fourth TFT (T4) and the initialization signal line, and the initialization signal (INIT) is supplied to the source terminal of the seventh TFT (T7). The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the fifth TFT (T5) and the anode electrode of the OLED.

도 14는 도 13에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.FIG. 14 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 13.

도 14에 도시된 구동 신호로 도 13에 도시된 본 발명의 제9 실시 예에 따른 화소를 구동시킬 수 있다.The pixel according to the ninth exemplary embodiment of the present invention illustrated in FIG. 13 may be driven by the driving signal illustrated in FIG. 14.

도 14를 참조하면, 소스 플로어(source follower) 타입(type)으로 화소를 구동시킨다.Referring to FIG. 14, a pixel is driven by a source follower type.

제1 구간(①)은 초기화(initial) 구간으로, N4 노드를 초기화 시킨다.The first section ① is an initialization section and initializes the N4 node.

제2 구간(②)은 프로그래밍(programing) 구간으로, N1 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the node N1. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되고, N1 노드가 VDD 전압으로 전환되고, Vdata - Vth 값이 커패시터(C)를 경유하여 N2 노드로 전달되어 OLED가 발광한다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5, the N1 node is converted to the VDD voltage, and Vdata. The Vth value is passed to the N2 node via the capacitor C so that the OLED emits light.

제10 실시 예의 화소 구조Pixel structure of the tenth embodiment

도 15는 본 발명의 제10 실시 예에 따른 화소 구조를 나타내는 도면이다.15 is a diagram illustrating a pixel circuit according to a tenth exemplary embodiment of the present invention.

도 15를 참조하면, 본 발명의 제10 실시 예에 따른 화소는 7개의 TFT와 1개의 커패시터를 포함한다.Referring to FIG. 15, a pixel according to a tenth embodiment of the present invention includes seven TFTs and one capacitor.

커패시터(C)는 N1 노드와 N2 노드 사이에 배치되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 N1 노드에 접속되고, 제2 단자는 N2 노드에 접속된다.The capacitor C is disposed between the N1 node and the N2 node. Specifically, the first terminal of the capacitor C is connected to the N1 node, and the second terminal is connected to the N2 node.

N1 노드에는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자가 접속된다. N2 노드에는 제2 TFT(T2)의 드레인 단자, 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3) are connected to the N1 node. The drain terminal of the second TFT (T2), the gate terminal of the third TFT (T3), and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 커패시터(C)의 제1 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT T1 is connected to the first terminal of the capacitor C and the source terminal of the third TFT T3.

제2 TFT(T2)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제2 TFT(T2)의 소스 단자는 제4 TFT(T4)의 소스 단자 및 초기화신호(INIT) 라인에 접속되어 제2 TFT(T2)의 소스 단자에 초기화신호가 공급된다. 제2 TFT(T2)의 드레인 단자는 제4 TFT(T4)의 드레인 단자 및 N2 노드에 접속된다.The gate terminal of the second TFT T2 is connected to the scan line so that the scan signal is supplied to the gate terminal. The source terminal of the second TFT (T2) is connected to the source terminal of the fourth TFT (T4) and the initialization signal INIT line, and the initialization signal is supplied to the source terminal of the second TFT (T2). The drain terminal of the second TFT (T2) is connected to the drain terminal of the fourth TFT (T4) and the N2 node.

제3 TFT(T3)의 게이트 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 커패시터(C)의 제1 단자 및 제1 TFT(T1)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the second terminal of the capacitor C and the N2 node. The source terminal of the third TFT (T3) is connected to the first terminal of the capacitor C and the drain terminal of the first TFT (T1). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 제4 TFT(T4)의 게이트 단자에 리셋신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 커패시터(C)의 제1 단자, 제2 TFT(T2)의 드레인 단자, 제3 TFT(T3)의 게이트 단자(N2 노드)에 접속된다. 제4 TFT(T4)의 소스 단자는 제2 TFT(T2)의 소스 단자, 제7 TFT(T7)의 소스 단자 및 초기화신호(INIT) 라인에 접속되어 제4 TFT(T4)의 소스 단자에 소스 단자에 초기화신호(INIT)가 공급된다.The gate terminal of the fourth TFT T4 is connected to the reset signal RST line, and the reset signal is supplied to the gate terminal of the fourth TFT T4. The drain terminal of the fourth TFT (T4) is connected to the first terminal of the capacitor C, the drain terminal of the second TFT (T2), and the gate terminal (N2 node) of the third TFT (T3). The source terminal of the fourth TFT (T4) is connected to the source terminal of the second TFT (T2), the source terminal of the seventh TFT (T7), and the initialization signal (INIT) line, so as to source the source terminal of the fourth TFT (T4). The initialization signal INIT is supplied to the terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자, 제6 TFT(T6)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 제7 TFT(T7)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3) and the drain terminal of the sixth TFT (T6). The drain terminal of the fifth TFT (T5) is connected to the drain terminal of the seventh TFT (T7) and the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자 및 제5 TFT(T5)의 소스 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3) and the source terminal of the fifth TFT (T5).

제7 TFT(T7)의 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호(RST)가 공급된다. 제7 TFT(T7)의 소스 단자는 제4 TFT(T4)의 소스 단자 및 초기화신호 라인에 접속되고 제7 TFT(T7)의 소스 단자에 초기화신호(INIT)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제5 TFT(T5)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the seventh TFT T7 is connected to the reset signal RST line, and the reset signal RST is supplied to the gate terminal. The source terminal of the seventh TFT (T7) is connected to the source terminal of the fourth TFT (T4) and the initialization signal line, and the initialization signal (INIT) is supplied to the source terminal of the seventh TFT (T7). The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the fifth TFT (T5) and the anode electrode of the OLED.

도 16은 도 15에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다. 도 16에 도시된 구동 신호로 도 13에 도시된 본 발명의 제10 실시 예에 따른 화소를 구동시킬 수 있다.FIG. 16 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 15. The pixel according to the tenth exemplary embodiment of the present invention illustrated in FIG. 13 may be driven by the driving signal illustrated in FIG. 16.

도 16을 참조하면, 소스 플로어(source follower) 타입(type)으로 화소를 구동시킨다.Referring to FIG. 16, a pixel is driven by a source follower type.

제1 구간(①)은 초기화(initial) 구간으로, N2 노드 및 N4 노드를 초기화 시킨다.The first section ① is an initialization section and initializes the N2 node and the N4 node.

제2 구간(②)은 프로그래밍(programing) 구간으로, N1 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 저장한다. 이를 통해, 제6 TFT(T6)의 문턱전압(Vth)을 센싱할 수 있다.The second section ② is a programming section, and stores the difference value Vdata-Vth between the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the node N1. Through this, the threshold voltage Vth of the sixth TFT T6 may be sensed.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되고, N1 노드가 VDD 전압으로 전환되고, Vdata - Vth 값이 커패시터(C)를 경유하여 N2 노드로 전달되어 OLED가 발광한다.The third section ③ is an emission section, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5, the N1 node is converted to the VDD voltage, and Vdata. The Vth value is passed to the N2 node via the capacitor C so that the OLED emits light.

제11 실시 예의 화소 구조Pixel Structure of the Eleventh Embodiment

도 17은 본 발명의 제11 실시 예에 따른 화소 구조를 나타내는 도면이다.17 is a diagram illustrating a pixel circuit according to an eleventh embodiment of the present invention.

도 17을 참조하면, 본 발명의 제11 실시 예에 따른 화소는 6개의 TFT와 1개의 커패시터를 포함한다.Referring to FIG. 17, a pixel according to an eleventh embodiment of the present invention includes six TFTs and one capacitor.

커패시터(C)는 N1 노드와 N2 노드 사이에 배치되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 N1 노드에 접속되고, 제2 단자는 N2 노드에 접속된다.The capacitor C is disposed between the N1 node and the N2 node. Specifically, the first terminal of the capacitor C is connected to the N1 node, and the second terminal is connected to the N2 node.

N1 노드에는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자가 접속된다. N2 노드에는 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3) are connected to the N1 node. The gate terminal of the third TFT (T3) and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 커패시터(C)의 제1 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT T1 is connected to the first terminal of the capacitor C and the source terminal of the third TFT T3.

본 발명의 제11 실시 예에 따른 화소는 다른 실시 예에서 배치되었던 제2 TFT(T2)를 포함하지 않는다.The pixel according to the eleventh embodiment of the present invention does not include the second TFT T2 that was disposed in another embodiment.

제3 TFT(T3)의 게이트 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 커패시터(C)의 제1 단자 및 제1 TFT(T1)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자, 제6 TFT의 드레인 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the second terminal of the capacitor C and the N2 node. The source terminal of the third TFT (T3) is connected to the first terminal of the capacitor C and the drain terminal of the first TFT (T1). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5), the drain terminal of the sixth TFT, and the drain terminal of the seventh TFT (T7).

제4 TFT(T4)의 게이트 단자는 소스 단자와 다이오드 커넥션되어 있고, 게이트 단자는 스캔라인에 접속되어 제4 TFT(T4)의 게이트 단자에 스캔신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 커패시터(C)의 제2 단자 및 제3 TFT(T3)의 게이트 단자(N2 노드)에 접속된다. 제4 TFT(T4)의 소스 단자는 게이트 단자와 다이오드 커넥션되어 있다.The gate terminal of the fourth TFT (T4) is diode-connected with the source terminal, and the gate terminal is connected to the scan line so that the scan signal is supplied to the gate terminal of the fourth TFT (T4). The drain terminal of the fourth TFT (T4) is connected to the second terminal of the capacitor C and the gate terminal (N2 node) of the third TFT (T3). The source terminal of the fourth TFT T4 is diode-connected with the gate terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자, 제6 TFT(T6)의 드레인 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3), the drain terminal of the sixth TFT (T6), and the drain terminal of the seventh TFT (T7). The drain terminal of the fifth TFT (T5) is connected to the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자, 제5 TFT(T5)의 소스 단자 및 제7 TFT(T7)의 드레인 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3), the source terminal of the fifth TFT (T5), and the drain terminal of the seventh TFT (T7).

제7 TFT(T7)의 게이트 단자와 소스 단자는 다이오드 커넥션 되어 있고, 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호(RST)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제3 TFT(T3)의 드레인 단자, 제5 TFT(T5)의 소스 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다.The gate terminal and the source terminal of the seventh TFT T7 are diode-connected, and the gate terminal is connected to the reset signal RST line, and the reset signal RST is supplied to the gate terminal. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the third TFT (T3), the source terminal of the fifth TFT (T5), and the drain terminal of the sixth TFT (T6).

도 18은 도 17에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.FIG. 18 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 17.

도 18을 참조하면, 소스 플로어(source follower) 타입(type)으로 화소를 구동시킨다. Referring to FIG. 18, a pixel is driven by a source follower type.

제1 구간(①)은 제1 초기화(first initial) 구간으로, N3 노드 및 N4 노드를 초기화 시킨다. 이때, N2 노드는 초기화 시키지 않는다.The first section ① is a first initial section, and initializes the N3 node and the N4 node. At this time, N2 node is not initialized.

제2 구간(②)은 제2 초기화(second initial) 구간으로, N3 노드를 초기화 시킨다. 이때, N2 노드는 초기화 시키지 않는다.The second section ② is a second initial section and initializes the N3 node. At this time, N2 node is not initialized.

여기서, Vinit 라인을 줄이고, RST VGL로 초기화 시킨다.Here, shorten the Vinit line and initialize it to RST VGL.

제3 구간(③)은 프로그래밍(programing) 구간으로, N1 노드에 The third section ③ is a programming section, and the node N1

데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 합(Vdata + Vth)를 저장한다.A sum (Vdata + Vth) of the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 is stored.

여기서, 제1 구간(①)의 시작시점부터 제3 구간(③)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the third section ③ has a time of two horizontal periods 2H.

제4 구간(④)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되고, N1 노드가 VDD 전압으로 전환되고, Vdata + Vth 값이 커패시터(C)를 경유하여 N2 노드로 전달되어 OLED가 발광한다.The fourth period ④ is an emission period, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5, the N1 node is switched to the VDD voltage, and Vdata The + Vth value is passed to the N2 node via the capacitor C so that the OLED emits light.

제12 실시 예의 화소 구조Pixel Structure of the Twelfth Embodiment

도 19는 본 발명의 제12 실시 예에 따른 화소 구조를 나타내는 도면이다.19 is a diagram illustrating a pixel circuit according to a twelfth embodiment of the present invention.

도 19를 참조하면, 본 발명의 제12 실시 예에 따른 화소는 6개의 TFT와 1개의 커패시터를 포함한다.Referring to FIG. 19, a pixel according to a twelfth embodiment of the present invention includes six TFTs and one capacitor.

커패시터(C)는 N1 노드와 N2 노드 사이에 배치되어 있다. 구체적으로, 커패시터(C)의 제1 단자는 N1 노드에 접속되고, 제2 단자는 N2 노드에 접속된다.The capacitor C is disposed between the N1 node and the N2 node. Specifically, the first terminal of the capacitor C is connected to the N1 node, and the second terminal is connected to the N2 node.

N1 노드에는 제1 TFT(T1)의 드레인 단자 및 제3 TFT(T3)의 소스 단자가 접속된다. N2 노드에는 제3 TFT(T3)의 게이트 단자 및 제4 TFT(T4)의 드레인 단자가 접속된다.The drain terminal of the first TFT (T1) and the source terminal of the third TFT (T3) are connected to the N1 node. The gate terminal of the third TFT (T3) and the drain terminal of the fourth TFT (T4) are connected to the N2 node.

제1 TFT(T1)의 게이트 단자는 발광신호(EM) 라인과 접속되어 게이트 단자에 발광신호가 공급된다. 제1 TFT(T1)의 소스 단자는 VDD 라인에 접속되어 소스 단자에 VDD 전압이 공급된다. 제1 TFT(T1)의 드레인 단자는 커패시터(C)의 제1 단자 및 제3 TFT(T3)의 소스 단자에 접속된다.The gate terminal of the first TFT T1 is connected to the light emission signal EM line to supply the light emission signal to the gate terminal. The source terminal of the first TFT T1 is connected to the VDD line so that the VDD voltage is supplied to the source terminal. The drain terminal of the first TFT T1 is connected to the first terminal of the capacitor C and the source terminal of the third TFT T3.

본 발명의 제11 실시 예에 따른 화소는 다른 실시 예에서 배치되었던 제2 TFT(T2)를 포함하지 않는다.The pixel according to the eleventh embodiment of the present invention does not include the second TFT T2 that was disposed in another embodiment.

제3 TFT(T3)의 게이트 단자는 커패시터(C)의 제2 단자 및 N2 노드에 접속된다. 제3 TFT(T3)의 소스 단자는 커패시터(C)의 제1 단자 및 제1 TFT(T1)의 드레인 단자에 접속된다. 제3 TFT(T3)의 드레인 단자는 제5 TFT(T5)의 소스 단자 및 제6 TFT의 드레인 단자에 접속된다.The gate terminal of the third TFT T3 is connected to the second terminal of the capacitor C and the N2 node. The source terminal of the third TFT (T3) is connected to the first terminal of the capacitor C and the drain terminal of the first TFT (T1). The drain terminal of the third TFT (T3) is connected to the source terminal of the fifth TFT (T5) and the drain terminal of the sixth TFT.

제4 TFT(T4)의 게이트 단자는 소스 단자와 다이오드 커넥션되어 있고, 게이트 단자는 스캔라인에 접속되어 제4 TFT(T4)의 게이트 단자에 스캔신호가 공급된다. 제4 TFT(T4)의 드레인 단자는 커패시터(C)의 제2 단자 및 제3 TFT(T3)의 게이트 단자(N2 노드)에 접속된다. 제4 TFT(T4)의 소스 단자는 게이트 단자와 다이오드 커넥션되어 있다.The gate terminal of the fourth TFT (T4) is diode-connected with the source terminal, and the gate terminal is connected to the scan line so that the scan signal is supplied to the gate terminal of the fourth TFT (T4). The drain terminal of the fourth TFT (T4) is connected to the second terminal of the capacitor C and the gate terminal (N2 node) of the third TFT (T3). The source terminal of the fourth TFT T4 is diode-connected with the gate terminal.

제5 TFT(T5)의 게이트 단자는 발광신호(EM) 라인에 접속되어 게이트 단자에 발광신호(EM)가 공급된다. 제5 TFT(T5)의 소스 단자는 제3 TFT(T3)의 드레인 단자 및 제6 TFT(T6)의 드레인 단자에 접속된다. 제5 TFT(T5)의 드레인 단자는 제7 TFT(T7)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal of the fifth TFT T5 is connected to the light emitting signal EM line, and the light emitting signal EM is supplied to the gate terminal. The source terminal of the fifth TFT (T5) is connected to the drain terminal of the third TFT (T3) and the drain terminal of the sixth TFT (T6). The drain terminal of the fifth TFT (T5) is connected to the drain terminal of the seventh TFT (T7) and the anode electrode of the OLED.

제6 TFT(T6)의 게이트 단자는 스캔라인에 접속되어 게이트 단자에 스캔신호가 공급된다. 제6 TFT(T6)의 소스 단자는 데이터 라인과 접속되어 소스 단자에는 데이터 전압(DATA)이 공급된다. 제6 TFT(T6)의 드레인 단자는 제3 TFT(T3)의 드레인 단자 및 제5 TFT(T5)의 소스 단자에 접속된다.The gate terminal of the sixth TFT (T6) is connected to the scan line so that a scan signal is supplied to the gate terminal. The source terminal of the sixth TFT T6 is connected to the data line to supply the data voltage DATA to the source terminal. The drain terminal of the sixth TFT (T6) is connected to the drain terminal of the third TFT (T3) and the source terminal of the fifth TFT (T5).

제7 TFT(T7)의 게이트 단자와 소스 단자는 다이오드 커넥션 되어 있고, 게이트 단자는 리셋신호(RST) 라인에 접속되어 게이트 단자에 리셋신호(RST)가 공급된다. 제7 TFT(T7)의 드레인 단자는 제5 TFT(T5)의 드레인 단자 및 OLED의 애노드 전극에 접속된다.The gate terminal and the source terminal of the seventh TFT T7 are diode-connected, and the gate terminal is connected to the reset signal RST line, and the reset signal RST is supplied to the gate terminal. The drain terminal of the seventh TFT (T7) is connected to the drain terminal of the fifth TFT (T5) and the anode electrode of the OLED.

도 20은 도 19에 도시된 화소를 구동시키기 위한 구동 신호를 나타내는 도면이다.20 is a diagram illustrating a driving signal for driving the pixel illustrated in FIG. 19.

도 20을 참조하면, 소스 플로어(source follower) 타입(type)으로 화소를 구동시킨다.Referring to FIG. 20, a pixel is driven by a source follower type.

제1 구간(①)은 초기화(initial) 구간으로, N4 노드를 초기화 시킨다. 이때, N2 노드는 초기화 시키지 않는다.The first section ① is an initialization section and initializes the N4 node. At this time, N2 node is not initialized.

여기서, Vinit 라인을 줄이고, RST VGL로 초기화 시킨다.Here, shorten the Vinit line and initialize it to RST VGL.

제2 구간(②)은 프로그래밍(programing) 구간으로, N1 노드에 데이터 전압(Vdata)과 제6 TFT(T6)의 문턱전압(Vth)의 합(Vdata + Vth)을 저장한다.The second period ② is a programming period and stores the sum Vdata + Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT T6 at the N1 node.

여기서, 제1 구간(①)의 시작시점부터 제2 구간(②)의 종료시점까지는 2수평주기(2H)의 시간을 가진다.Here, the time from the start of the first section ① to the end of the second section ② has a time of two horizontal periods 2H.

제3 구간(③)은 발광(Emission) 구간으로, 제1 TFT(T1) 및 제5 TFT(T5)의 게이트 단자에 발광신호(EM)가 공급되고, N1 노드가 VDD 전압으로 전환되고, Vdata + Vth 값이 커패시터(C)를 경유하여 N2 노드로 전달되어 OLED가 발광한다.The third period ③ is an emission period, and the emission signal EM is supplied to the gate terminals of the first TFT T1 and the fifth TFT T5, the N1 node is switched to the VDD voltage, and Vdata The + Vth value is passed to the N2 node via the capacitor C so that the OLED emits light.

도 21은 종래 기술에 따른 유기발광 표시 장치의 드라이빙 TFT의 문턱전압(Vth)의 보상 성능을 나타내는 도면이다.FIG. 21 is a diagram illustrating a compensation performance of a threshold voltage Vth of a driving TFT of an organic light emitting diode display according to the related art.

도 21을 참조하면, 대한민국 공개특허공보 10-2012-0061146호에서 제시한 6TR 1C 화소에 배치된 드라이빙 TFT의 문턱전압(Vth)의 보상 성능 및 전류 변환율을 살펴보면, N2 노드(Node 2)의 전압이 완전히 리셋되지 않음을 알 수 있다. 또한, 전류 변화율을 살펴보면, 화소의 휘도가 63 그레이(63 gray)이고, 문턱전압(Vth)의 변화가 -0.5~+0.5V일 때, -15.1% ~ +18.4%의 전류 변화율을 가짐을 알 수 있다. 이로 인해, 드라이빙 TFT의 문턱전압(Vth)이 쉬프트하고, 문턱전압(Vth)의 보상 성능이 낮아지게 된다.Referring to FIG. 21, the compensation performance and the current conversion ratio of the threshold voltage Vth of the driving TFT disposed in the 6TR 1C pixel presented in Korean Patent Publication No. 10-2012-0061146 are described. It can be seen that this is not completely reset. In addition, the current change rate shows that when the luminance of the pixel is 63 gray and the change in the threshold voltage Vth is -0.5 to + 0.5V, the current change rate is -15.1% to + 18.4%. Can be. As a result, the threshold voltage Vth of the driving TFT is shifted, and the compensation performance of the threshold voltage Vth is lowered.

도 22는 본 발명의 실시 예에 따른 유기발광 표시 장치의 드라이빙 TFT의 문턱전압(Vth)의 보상 성능을 나타내는 도면이고, 도 23은 본 발명의 실시 예에 따른 유기발광 표시 장치의 N2 노드의 전압과 전류 변화를 나타내는 도면이다.FIG. 22 is a view illustrating compensation performance of a threshold voltage Vth of a driving TFT of an organic light emitting diode display according to an exemplary embodiment of the present invention, and FIG. 23 is a voltage of an N2 node of the organic light emitting diode display according to an exemplary embodiment of the present invention. It is a figure which shows the overcurrent change.

도 22 및 도 23을 참조하면, 본 발명의 제1 내지 제12 실시 예에 따른 화소에 배치된 드라이빙 TFT의 문턱전압(Vth)의 보상 성능 및 전류 변환율을 살펴보면, N2 노드(Node 2)의 전압이 리셋됨을 알 수 있다. 또한, 전류 변화율을 살펴보면, 화소의 휘도가 63 그레이(63 gray)이고, 문턱전압(Vth)의 변화가 -0.5~+0.5V일 때, -4.0% ~ +5.6%의 전류 변화율을 가짐을 알 수 있다. 따라서, 종래 기술 대비 드라이빙 TFT의 보상 성능을 향상시킬 수 있다.Referring to FIGS. 22 and 23, the compensation performance and the current conversion ratio of the threshold voltage Vth of the driving TFTs disposed in the pixels according to the first to twelfth embodiments of the present invention will be described. It can be seen that this is reset. In addition, the current change rate shows that when the luminance of the pixel is 63 gray and the change of the threshold voltage Vth is -0.5 to + 0.5V, the current change rate is -4.0% to + 5.6%. Can be. Therefore, it is possible to improve the compensating performance of the driving TFT compared to the prior art.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 드라이빙 TFT의 문턱전압(Vth)을 보상하기 위해 다이오드 커넥션(Diode connection) 방식을 채택하고, 소스(Source) 노드를 데이터(Vdata)의 입력단으로 이용하고, 문턱전압(Vth)의 센싱(sensing) 시간에 드라이빙 게이트(Driving gate) 노드에 계조표현을 위한 데이터를 저장시켜 크로스토크를 감소시킬 수 있다.The organic light emitting diode display according to an exemplary embodiment of the present invention adopts a diode connection method to compensate for the threshold voltage Vth of the driving TFT, and uses a source node as an input terminal of data Vdata. In addition, crosstalk may be reduced by storing data for gray scale expression in a driving gate node at a sensing time of the threshold voltage Vth.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 드라이빙 TFT의 문턱전압(Vth)을 보상하기 위해 소스 플로어(source follower) 방식을 채택하고, 소스(Source) 노드를 데이터(Vdata)의 입력단으로 이용하고, 문턱전압(Vth)의 센싱(sensing) 시간에 드라이빙 게이트(Driving gate) 노드에 계조표현을 위한 데이터를 저장시켜 크로스토크를 감소시킬 수 있다.The organic light emitting diode display according to an exemplary embodiment of the present invention adopts a source follower method to compensate for the threshold voltage Vth of the driving TFT, and uses a source node as an input terminal of data Vdata. In addition, crosstalk may be reduced by storing data for gray scale expression in a driving gate node at a sensing time of the threshold voltage Vth.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 기준전압(Vref) 배선과 초기화(Vinit) 배선 없이 화소를 구현하여 고행상도 레이아웃(layout)이 가능하게 한다.In the organic light emitting diode display according to the exemplary embodiment of the present invention, a pixel may be implemented without reference voltage (Vref) wiring and initialization (Vinit) wiring to enable high resolution layout.

본 발명의 실시 예에 따른 유기발광 표시 장치는, 드라이빙 TFT의 문턱전압(Vth)의 보상 성능이 향상시켜 표시품질을 높일 수 있다.The organic light emitting diode display according to the exemplary embodiment of the present invention can improve display quality by improving the compensating performance of the threshold voltage Vth of the driving TFT.

본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features, the embodiments described above are intended to be illustrative in all respects and should not be considered as limiting. Should be. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. .

하나 이상의 예시적인 실시 예에서, 설명한 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현된다면, 이 기능들은 컴퓨터 판독 가능 매체 상에 하나 이상의 명령 또는 코드로서 저장 또는 전송될 수 있다. 컴퓨터 판독 가능 매체는 한 장소에서 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체를 모두 포함한다. 저장 매체는 컴퓨터에 의해 액세스 가능한 임의의 이용 가능한 매체일 수 있다. 한정이 아닌 예시로, 이러한 컴퓨터 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM이나 다른 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스, 또는 명령이나 데이터 구조의 형태로 원하는 프로그램코드를 전달 또는 저장하는데 사용될 수 있으며 컴퓨터에 의해 액세스 가능한 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독 가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 꼬임 쌍선, 디지털 가입자 회선(DSL), 또는 적외선, 라디오 및 초고주파와 같은 무선 기술을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송된다면, 동축 케이블, 광섬유 케이블, 꼬임 쌍선, DSL, 또는 적외선, 라디오 및 초고주파와 같은 무선 기술들이 매체의 정의에 포함된다. 여기서 사용된 것과 같은 디스크(disk 및 disc)는 콤팩트 디스크(CD), 레이저 디스크, 광 디스크, 디지털 다목적 디스크(DVD), 플로피디스크 및 블루레이 디스크를 포함하며, 디스크(disk)들은 보통 데이터를 자기적으로 재생하는 반면, 디스크(disc)들은 데이터를 레이저에 의해 광학적으로 재생한다. 상기의 조합들 또한 컴퓨터 판독 가능 매체의 범위 내에 포함되어야 한다.In one or more example embodiments, the described functions may be implemented in hardware, software, firmware, or any combination thereof. If implemented in software, these functions may be stored on or transmitted over as one or more instructions or code on a computer-readable medium. Computer-readable media includes both computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. Storage media can be any available media that can be accessed by a computer. By way of example, and not limitation, such computer-readable media may deliver or transmit desired program code in the form of RAM, ROM, EEPROM, CD-ROM or other optical disk storage, magnetic disk storage or other magnetic storage device, or instruction or data structure. It can include any other medium that can be used for storage and accessible by a computer. Also, any connection is properly termed a computer readable medium. For example, if the software is transmitted from a website, server or other remote source using coaxial cable, fiber optic cable, twisted pair, digital subscriber line (DSL), or wireless technologies such as infrared, radio and microwave, Fiber technologies, twisted pair, DSL, or wireless technologies such as infrared, radio, and microwave are included in the definition of the medium. Discs as used herein (disks and discs) include compact discs (CDs), laser discs, optical discs, digital general purpose discs (DVDs), floppy discs and Blu-ray discs, which usually contain data In contrast, the discs optically reproduce the data by means of a laser. Combinations of the above should also be included within the scope of computer-readable media.

실시 예들이 프로그램 코드나 코드 세그먼트들로 구현될 때, 코드 세그먼트는 프로시저, 함수, 서브프로그램, 프로그램, 루틴, 서브루틴, 모듈, 소프트웨어 패키지, 클래스, 또는 명령들, 데이터 구조들, 또는 프로그램 명령문들의 임의의 조합을 나타낼 수 있는 것으로 인식해야 한다. 코드 세그먼트는 정보, 데이터, 인수(argument), 파라미터 또는 메모리 콘텐츠를 전달 및/또는 수신함으로써 다른 코드 세그먼트 또는 하드웨어 회로에 연결될 수 있다. 정보, 인수, 파라미터, 데이터 등은 메모리 공유, 메시지 전달, 토큰 전달, 네트워크 송신 등을 포함하는 임의의 적당한 수단을 이용하여 전달, 발송 또는 전송될 수 있다. 추가로, 어떤 측면들에서 방법 또는 알고리즘의 단계들 및/또는 동작들은 컴퓨터 프로그램 물건으로 통합될 수 있는 기계 판독 가능 매체 및/또는 컴퓨터 판독 가능 매체 상에 코드들 및/또는 명령들 중 하나 또는 이들의 임의의 조합이나 세트로서 상주할 수 있다.When embodiments are implemented as program code or code segments, the code segment may be a procedure, function, subprogram, program, routine, subroutine, module, software package, class, or instruction, data structure, or program statement. It should be appreciated that they can represent any combination of these. Code segments may be coupled to other code segments or hardware circuitry by passing and / or receiving information, data, arguments, parameters or memory content. Information, arguments, parameters, data, etc. may be delivered, sent or transmitted using any suitable means including memory sharing, message delivery, token delivery, network transmission, and the like. In addition, in some aspects the steps and / or operations of the method or algorithm may be one or more of codes and / or instructions on a machine-readable medium and / or computer-readable medium that may be incorporated into a computer program product. It can reside as any combination or set of.

소프트웨어에서 구현에서, 여기서 설명한 기술들은 여기서 설명한 기능들을 수행하는 모듈들(예를 들어, 프로시저, 함수 등)로 구현될 수 있다. 소프트웨어 코드들은 메모리 유닛들에 저장될 수 있으며 프로세서들에 의해 실행될 수 있다. 메모리 유닛은 프로세서 내에 구현될 수도 있고 프로세서 외부에 구현될 수 있으며, 이 경우 메모리 유닛은 공지된 바와 같이 다양한 수단에 의해 프로세서에 통신 가능하게 연결될 수 있다.In an implementation in software, the techniques described herein may be implemented in modules (eg, procedures, functions, etc.) that perform the functions described herein. Software codes may be stored in memory units and executed by processors. The memory unit may be implemented within the processor or external to the processor, in which case the memory unit may be communicatively coupled to the processor by various means as is known in the art.

하드웨어 구현에서, 처리 유닛들은 하나 이상의 주문형 집적 회로(ASIC), 디지털 신호 프로세서(DSP), 디지털 신호 처리 디바이스(DSPD), 프로그래밍 가능 로직 디바이스(PLD), 현장 프로그래밍 가능 게이트 어레이(FPGA), 프로세서, 제어기, 마이크로컨트롤러, 마이크로프로세서, 여기서 설명한 기능들을 수행하도록 설계된 다른 전자 유닛들, 또는 이들의 조합 내에 구현될 수 있다.In a hardware implementation, the processing units may include one or more application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable logic devices (PLDs), field programmable gate arrays (FPGAs), processors, It may be implemented in a controller, microcontroller, microprocessor, other electronic units designed to perform the functions described herein, or a combination thereof.

상술한 것은 하나 이상의 실시 예의 실례를 포함한다. 물론, 상술한 실시 예들을 설명할 목적으로 컴포넌트들 또는 방법들의 가능한 모든 조합을 기술할 수 있는 것이 아니라, 당 업자들은 다양한 실시 예의 많은 추가 조합 및 치환이 가능함을 인식할 수 있다. 따라서 설명한 실시 예들은 첨부된 청구범위의 진의 및 범위 내에 있는 모든 대안, 변형 및 개조를 포함하는 것이다. 더욱이, 상세한 설명 또는 청구범위에서 "포함한다"라는 용어가 사용되는 범위에 대해, 이러한 용어는 "구성되는"이라는 용어가 청구범위에서 과도적인 단어로 사용될 때 해석되는 것과 같이 "구성되는"과 비슷한 식으로 포함되는 것이다.The foregoing includes examples of one or more embodiments. Of course, not all possible combinations of components or methods may be described for the purpose of describing the above-described embodiments, but those skilled in the art may recognize that many further combinations and substitutions of the various embodiments are possible. Accordingly, the described embodiments are intended to embrace all such alterations, modifications and variations that fall within the spirit and scope of the appended claims. Moreover, for the scope in which the term "comprises" is used in the description or claims, these terms are similar to "consisting of" as interpreted when the term "consisting of" is used as a transitional word in the claims. It is included in the formula.

더욱이, 본 출원에서 사용된 바와 같이, "컴포넌트", "모듈", "시스템" 등의 용어는 이에 한정되는 것은 아니지만, 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어 또는 실행중인 소프트웨어와 같은 컴퓨터 관련 엔티티를 포함하는 것이다. 예를 들어, 컴포넌트는 이에 한정되는 것은 아니지만, 프로세서상에서 실행하는 프로세스, 프로세서, 객체, 실행 가능한 실행 스레드, 프로그램 및/또는 컴퓨터일 수도 있다. 예시로, 연산 디바이스 상에서 구동하는 애플리케이션과 연산 디바이스 모두 컴포넌트일 수 있다. 하나 이상의 컴포넌트가 프로세스 및/또는 실행 스레드 내에 상주할 수 있으며, 컴포넌트가 하나의 컴퓨터에 집중될 수도 있고 그리고/또는 2개 이상의 컴퓨터 사이에 분산될 수도 있다. 또한, 이들 컴포넌트는 각종 데이터 구조를 저장한 각종 컴퓨터 판독 가능 매체로부터 실행될 수 있다. 컴포넌트들은 하나 이상의 데이터 패킷(예를 들어, 로컬 시스템, 분산 시스템의 다른 컴포넌트와 그리고/또는 신호에 의해 다른 시스템들과 인터넷과 같은 네트워크를 거쳐 상호 작용하는 어떤 컴포넌트로부터의 데이터)을 갖는 신호에 따르는 등 로컬 및/또는 원격 프로세스에 의해 통신할 수 있다.Moreover, as used in this application, terms such as "component", "module", "system", and the like, include, but are not limited to, hardware, firmware, combinations of hardware and software, software, or software-related software such as running software. It includes an entity. For example, a component may be, but is not limited to being, a process running on a processor, a processor, an object, an executable thread of execution, a program, and / or a computer. By way of illustration, both an application running on a computing device and the computing device can be a component. One or more components can reside within a process and / or thread of execution and a component may be localized on one computer and / or distributed between two or more computers. In addition, these components can execute from various computer readable media having various data structures stored thereon. Components follow a signal with one or more data packets (e.g., data from a local system, other components of a distributed system, and / or a signal that interacts with other systems across a network such as the Internet by way of a signal). Etc. may be communicated by local and / or remote processes.

110: 타이밍 컨트롤러
120: 게이트 드라이버
130: 데이터 드라이버
160: 표시패널110: timing controller
120: gate driver
130: data driver
160: display panel

Claims (19)

복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및
리셋신호에 의해 스위칭되고, 초기화신호를 상기 제6 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
And a seventh TFT switched by a reset signal and outputting an initialization signal to an N4 node to which an output terminal of the sixth TFT and the anode electrode are connected.
OLED display device. 제1 항에 있어서,
복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
스캔신호에 의해 스위칭되고, 소스 단자와 접속된 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 제6 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT; 및
제1 단자가 상기 N2 노드 접속되고, 제2 단자가 상기 초기화신호를 공급하는 초기화신호 라인, 상기 제4 TFT의 소스 단자 및 상기 제7 TFT의 소스 단자에 접속된 제1 커패시터;를 포함하는,
유기발광 표시 장치.The method of claim 1,
An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A second TFT switched by the scan signal and transferring an output of the N2 node connected to the source terminal to the N1 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node;
A seventh TFT switched by a reset signal and outputting an initialization signal to an N4 node connected to an output terminal of the sixth TFT and the anode electrode; And
A first capacitor connected to the N2 node with a first terminal, and a second signal connected to an initialization signal line supplying the initialization signal, a source terminal of the fourth TFT, and a source terminal of the seventh TFT;
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 제6 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT; 및
제1 단자가 상기 N2 노드 접속되고, 제2 단자가 상기 초기화신호를 공급하는 초기화신호 라인, 상기 제4 TFT의 소스 단자 및 상기 제7 TFT의 소스 단자에 접속된 제2 커패시터;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node;
A seventh TFT switched by a reset signal and outputting an initialization signal to an N4 node connected to an output terminal of the sixth TFT and the anode electrode; And
A first capacitor connected to the N2 node, a second capacitor connected to an initialization signal line for supplying the initialization signal, a source terminal of the fourth TFT, and a source terminal of the seventh TFT;
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT;
리셋신호에 의해 스위칭되고, 초기화신호를 상기 제3 TFT의 출력단과 상기 제5 TFT의 입력단에 접속된 N3 노드로 출력하는 제7 TFT; 및
제1 단자가 상기 N2 노드 접속되고, 제2 단자가 상기 초기화신호를 공급하는 초기화신호 라인, 상기 제4 TFT의 소스 단자 및 상기 제7 TFT의 소스 단자에 접속된 제2 커패시터;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node;
A seventh TFT switched by a reset signal and outputting an initialization signal to an N3 node connected to an output terminal of the third TFT and an input terminal of the fifth TFT; And
A first capacitor connected to the N2 node, a second capacitor connected to an initialization signal line for supplying the initialization signal, a source terminal of the fourth TFT, and a source terminal of the seventh TFT;
OLED display device. 제4 항에 있어서,
초기화 기간에 상기 N1 노드, N2 노드, N3 노드 및 N4 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N2 노드에 저장시키고,
발광 기간에 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method of claim 4, wherein
Initialize the N1 node, N2 node, N3 node and N4 node in the initialization period,
In the programming period, a difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N2 node,
Emitting the organic light emitting diode in a light emitting period,
OLED display device. 1항 내지 4항 중 어느 한 항에 있어서,
초기화 기간에 상기 N2 노드 및 N4 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N2 노드에 저장시키고,
발광 기간에 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method according to any one of claims 1 to 4,
Initialize the N2 node and the N4 node in the initialization period,
In the programming period, a difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N2 node,
Emitting the organic light emitting diode in a light emitting period,
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 N3 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력되는 데이터 전압을 상기 N3 노드로 전달하는 제3 TFT;
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N1 노드로 출력하는 제6 TFT; 및
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 제5 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an output of the N2 node to an N3 node;
A third TFT switched by the signal of the N2 node and transferring an output data voltage of the N1 node to the N3 node;
A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N1 node; And
A gate terminal and a source terminal are diode-connected and switched by a reset signal, and a seventh TFT outputting the reset signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode are connected;
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 상기 N3 노드로 전달하는 제3 TFT;
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 제5 TFT의 소스 단자로 출력하는 제6 TFT; 및
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 제5 TFT의 출력단과 상기 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node;
A third TFT switched by the signal of the N2 node and transferring an output of the N1 node to the N3 node;
A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to a source terminal of the fifth TFT; And
A gate terminal and a source terminal are diode-connected and switched by a reset signal, and a seventh TFT outputting the reset signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode are connected;
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 VDD 전원에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 N2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N3 노드로 출력하는 제7 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VDD power supply and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an output of the N2 node to the N1 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
And a seventh TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and outputting the reset signal to the N3 node.
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 VSS 전원에 접속되고, 제2 단자가 상기 N1 노드에 접속된 제1 커패시터;
스캔신호에 의해 스위칭되고, 상기 커패시터의 제2 단자가 접속된 제2 노드의 출력을 상기 N1 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및
게이트 단자와 소스 단자가 다이오드 커넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N3 노드로 출력하는 제7 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the VSS power supply and a second terminal connected to the N1 node;
A second TFT switched by a scan signal and transferring an output of the second node to which the second terminal of the capacitor is connected to the N1 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and transferring the reset signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
And a seventh TFT having a gate terminal and a source terminal diode-connected to be switched by a reset signal and outputting the reset signal to the N3 node.
OLED display device. 7항 내지 10항 중 어느 한 항에 있어서,
초기화 기간에 상기 N2 노드 및 상기 N3 노드를 초기화 시키거나, 또는 상기 N2 노드 및 상기 N4 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N2 노드에 저장시키고,
발광 기간에 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method according to any one of claims 7 to 10,
Initialize the N2 node and the N3 node in an initialization period, or initialize the N2 node and the N4 node,
In the programming period, a difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N2 node,
Emitting the organic light emitting diode in a light emitting period,
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 6개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제2 TFT;
스캔신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제3 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제4 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제5 TFT; 및
리셋신호에 의해 스위칭되고, 상기 초기화신호를 상기 제5 TFT의 출력 단자와 상기 유기발광 다이오드의 애노드 전극이 접속된 N4 노드로 출력하는 제6 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes six TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node;
A second TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A third TFT switched by a scan signal and transferring an initialization signal to the N2 node;
A fourth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A fifth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
And a sixth TFT switched by a reset signal and outputting the initialization signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode of the organic light emitting diode are connected.
OLED display device. 제12 항에 있어서,
초기화 기간에 상기 N4 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N1 노드에 저장시키고,
발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata - Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method of claim 12,
Initialize the N4 node in the initialization period,
In the programming period, the difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N1 node,
Converting the N1 node to a VDD voltage during a light emission period, and transmitting the Vdata-Vth value to the N2 node via the first capacitor and emitting the organic light emitting diode,
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 7개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
스캔신호에 의해서 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제2 TFT;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제3 TFT;
스캔신호에 의해 스위칭되고, 초기화신호를 상기 N2 노드로 전달하는 제4 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제5 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제6 TFT; 및
리셋신호에 의해 스위칭되고, 상기 초기화신호를 상기 제5 TFT의 출력 단자와 상기 유기발광 다이오드의 애노드 전극이 접속된 N4 노드로 출력하는 제7 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes seven TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node;
A second TFT switched by a scan signal and transferring an initialization signal to the N2 node;
A third TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A fourth TFT switched by a scan signal and transferring an initialization signal to the N2 node;
A fifth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A sixth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
And a seventh TFT switched by a reset signal and outputting the initialization signal to an N4 node to which the output terminal of the fifth TFT and the anode electrode of the organic light emitting diode are connected.
OLED display device. 제14 항에 있어서,
초기화 기간에 상기 N2 노드 및 상기 N4 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 차이 값(Vdata - Vth)을 상기 N1 노드에 저장시키고,
발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata - Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method of claim 14,
Initialize the N2 node and the N4 node in the initialization period,
In the programming period, the difference value Vdata-Vth of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N1 node,
Converting the N1 node to a VDD voltage during a light emission period, and transmitting the Vdata-Vth value to the N2 node via the first capacitor and emitting the organic light emitting diode,
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 6개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제2 TFT;
게이트 단자와 소스 단자가 다이오드 커넥션되어 스캔신호에 의해 스위칭되고, 상기 스캔신호를 상기 N2 노드로 전달하는 제3 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제4 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제5 TFT; 및
게이트 단자와 소스 단자가 다이오드 컨넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 N3 노드로 출력하는 제6 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes six TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node;
A second TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A third TFT having a gate terminal and a source terminal diode-connected to be switched by a scan signal and transferring the scan signal to the N2 node;
A fourth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A fifth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
And a sixth TFT connected between the gate terminal and the source terminal and switched by a reset signal, and outputting the reset signal to the N3 node.
OLED display device. 제16 항에 있어서,
제1 초기화 기간에 상기 N3 노드 및 상기 N4 노드를 초기화 시키고,
제2 초기화 기간에 상기 N3 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 합(Vdata + Vth) 값을 상기 N1 노드에 저장시키고,
발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata + Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method of claim 16,
Initialize the N3 node and the N4 node in a first initialization period,
Initialize the N3 node in a second initialization period,
In the programming period, a sum (Vdata + Vth) of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N1 node,
Converting the N1 node to a VDD voltage during a light emission period, and transmitting the Vdata + Vth value to the N2 node via the first capacitor and emitting the organic light emitting diode;
OLED display device. 복수의 화소 각각에 배치된 유기발광 다이오드를 발광시켜 화상을 표시하는 유기발광 표시 장치에 있어서,
상기 복수의 화소 각각은 6개의 TFT와 적어도 1개의 커패시터를 포함하되,
발광 신호에 의해서 스위칭되고, VDD 전원을 N1 노드로 전달하는 제1 TFT;
제1 단자가 상기 N1 노드에 접속되고, 제2 단자가 N2 노드에 접속된 제1 커패시터;
상기 N2 노드의 신호에 의해 스위칭되고, 상기 N1 노드의 출력을 N3 노드로 전달하는 제2 TFT;
게이트 단자와 소스 단자가 다이오드 커넥션되어 스캔신호에 의해 스위칭되고, 상기 스캔신호를 상기 N2 노드로 전달하는 제3 TFT;
발광신호에 의해 스위칭되고, 상기 N3 노드에서 입력되는 데이터 전압을 유기발광 다이오드의 애노드 전극으로 전달하는 제4 TFT;
스캔신호에 의해 스위칭되고, 데이터 전압을 상기 N3 노드로 출력하는 제5 TFT; 및
게이트 단자와 소스 단자가 다이오드 컨넥션되어 리셋신호에 의해 스위칭되고, 상기 리셋신호를 상기 제5 TFT의 출력 단자와 상기 유기발광 다이오드의 애노드 전극이 접속된 N4 노드로 출력하는 제6 TFT;를 포함하는,
유기발광 표시 장치.An organic light emitting display device for displaying an image by emitting an organic light emitting diode disposed in each of a plurality of pixels.
Each of the plurality of pixels includes six TFTs and at least one capacitor,
A first TFT which is switched by the light emission signal and which transfers the VDD power to the N1 node;
A first capacitor having a first terminal connected to the N1 node and a second terminal connected to the N2 node;
A second TFT switched by a signal of the N2 node and transferring an output of the N1 node to an N3 node;
A third TFT having a gate terminal and a source terminal diode-connected to be switched by a scan signal and transferring the scan signal to the N2 node;
A fourth TFT switched by a light emitting signal and transferring a data voltage input from the N3 node to an anode of the organic light emitting diode;
A fifth TFT switched by a scan signal and outputting a data voltage to the N3 node; And
A sixth TFT connected to a gate terminal and a source terminal and switched by a reset signal, and outputting the reset signal to an N4 node connected to an output terminal of the fifth TFT and an anode electrode of the organic light emitting diode; ,
OLED display device. 제18 항에 있어서,
초기화 기간에 상기 N4 노드를 초기화 시키고,
프로그래밍 기간에 상기 데이터 전압(Vdata)과 상기 제6 TFT의 문턱전압(Vth)의 합(Vdata + Vth) 값을 상기 N1 노드에 저장시키고,
발광 기간에 상기 N1 노드를 VDD 전압으로 전환시키고, 상기 Vdata + Vth 값이 상기 제1 커패시터를 경유하여 상기 N2 노드로 전달되고, 상기 유기발광 다이오드를 발광시키는,
유기발광 표시 장치.The method of claim 18,
Initialize the N4 node in the initialization period,
In the programming period, a sum (Vdata + Vth) of the data voltage Vdata and the threshold voltage Vth of the sixth TFT is stored in the N1 node,
Converting the N1 node to a VDD voltage during a light emission period, and transmitting the Vdata + Vth value to the N2 node via the first capacitor and emitting the organic light emitting diode;
OLED display device.
KR1020190118954A 2019-09-26 2019-09-26 Organic Light Emitting Display Device KR20190113708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190118954A KR20190113708A (en) 2019-09-26 2019-09-26 Organic Light Emitting Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190118954A KR20190113708A (en) 2019-09-26 2019-09-26 Organic Light Emitting Display Device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029056A Division KR102096563B1 (en) 2017-03-07 2017-03-07 Organic Light Emitting Display Device

Publications (1)

Publication Number Publication Date
KR20190113708A true KR20190113708A (en) 2019-10-08

Family

ID=68208768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190118954A KR20190113708A (en) 2019-09-26 2019-09-26 Organic Light Emitting Display Device

Country Status (1)

Country Link
KR (1) KR20190113708A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099508A1 (en) * 2020-11-11 2022-05-19 京东方科技集团股份有限公司 Pixel driver circuit, and display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120061146A (en) 2010-10-26 2012-06-13 엘지디스플레이 주식회사 Organic light emitting device and driving method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120061146A (en) 2010-10-26 2012-06-13 엘지디스플레이 주식회사 Organic light emitting device and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099508A1 (en) * 2020-11-11 2022-05-19 京东方科技集团股份有限公司 Pixel driver circuit, and display panel
US11763730B2 (en) 2020-11-11 2023-09-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit having an initialization and compensation and display panel

Similar Documents

Publication Publication Date Title
KR102616033B1 (en) Pixel circuit and driving method thereof, and display device
KR102544555B1 (en) Pixel circuit and display apparatus having the same
TWI682380B (en) Organic light emitting display device and method for driving the same
KR102096563B1 (en) Organic Light Emitting Display Device
CN106057126B (en) A kind of pixel circuit and its driving method
JP6360906B2 (en) Drive circuit for organic light emitting diode
US9634070B2 (en) Organic light emitting display device
KR100846591B1 (en) Organic Light Emitting Diodes Display Device and a method for driving the Organic Light Emitting Diodes Display Device
CN107346654B (en) Pixel circuit, driving method thereof and display device
KR101868715B1 (en) Drive circuit and drive method for active-matrix organic light-emitting diode panel
KR102637292B1 (en) organic light emitting diode display device
KR101080350B1 (en) Display device and method of driving thereof
WO2021027514A1 (en) Pixel circuit and driving method therefor, and display panel
KR102540994B1 (en) Pixel and display device having the same
CN111354308A (en) Pixel driving circuit, organic light-emitting display panel and display device
KR102220553B1 (en) Display panel and display apparatus having them
CN109102775B (en) Organic light emitting diode compensation circuit, display panel and display device
WO2023272884A1 (en) Pixel circuit and display panel
KR101689323B1 (en) Organic Light Emitting Display and Driving Method Thereof
TWI569247B (en) Active matrix organic light emitting diode pixel unit and its driving method, active matrix organic light emitting diode display device
CN111739470B (en) Pixel driving circuit, driving method and display panel
KR20190113708A (en) Organic Light Emitting Display Device
KR20080079554A (en) Amoled including circuit for zero data voltage supplying and driving method thereof
KR102189556B1 (en) Organic light emitting display device
KR101380525B1 (en) Organic Light Emitting Display and Driving Method of the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application