KR20190110916A - Ge Semiconductor Device Having High-k Insulating Film and the Fabrication Method Thereof - Google Patents
Ge Semiconductor Device Having High-k Insulating Film and the Fabrication Method Thereof Download PDFInfo
- Publication number
- KR20190110916A KR20190110916A KR1020180037209A KR20180037209A KR20190110916A KR 20190110916 A KR20190110916 A KR 20190110916A KR 1020180037209 A KR1020180037209 A KR 1020180037209A KR 20180037209 A KR20180037209 A KR 20180037209A KR 20190110916 A KR20190110916 A KR 20190110916A
- Authority
- KR
- South Korea
- Prior art keywords
- germanium
- semiconductor device
- heat treatment
- insulating film
- channel
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 25
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 148
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 147
- 238000003949 trap density measurement Methods 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims description 55
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 50
- 229910052739 hydrogen Inorganic materials 0.000 claims description 50
- 239000001257 hydrogen Substances 0.000 claims description 50
- 229910052727 yttrium Inorganic materials 0.000 claims description 42
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 42
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 34
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 34
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 28
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 28
- 230000005527 interface trap Effects 0.000 claims description 15
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 6
- 229910052805 deuterium Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 description 116
- 238000002484 cyclic voltammetry Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Abstract
Description
본 발명은 고유전율 절연막이 구비되어 작은 등가 산화물 두께(EOT; equivalent oxide thickness)를 가지면서도 저마늄 채널과 우수한 계면 특성을 가지며, 높은 안정성을 갖는 저마늄 반도체 소자 및 이의 제조방법에 관한 것이다. The present invention relates to a germanium semiconductor device having a high dielectric constant insulating film having a small equivalent oxide thickness (EOT), having excellent interfacial properties with a germanium channel, and having high stability, and a method of manufacturing the same.
시스템 반도체와 메모리 반도체의 기반이 되는 실리콘(Silicon) 기반의 트랜지스터는 지속적인 스케일링(scaling)이 됨에 따라서 전기적인 특성이 향상됨과 동시에 동일 면적에 많은 소자를 넣을 수 있어서 경제적인 관점에서 유리하다.Silicon-based transistors, which are the basis of system semiconductors and memory semiconductors, are advantageous in terms of economics because they can be electrically scaled and put many devices in the same area.
그러나, 소자가 계속적으로 작아짐에 따라서 단채널효과(short channel effect)와 같은 문제점들이 나타났으며, 이는 소자의 구동전류(on-current)의 감소와 대기전류(off-current) 증가를 야기하며, 문턱전압의 변화를 일으켜 소자의 신뢰성을 감소시킨다.However, as devices continue to get smaller, problems such as short channel effects have emerged, which leads to a decrease in on-current and an increase in off-current of the device. The threshold voltage is changed to reduce the reliability of the device.
이러한 문제를 여러 가지 물질의 개발이나 공정의 개발을 통해 해결하면서 소자의 계속적인 스케일링을 진행하고 있으나, 현재 실리콘 고유의 물성적 한계에 이르러 새로운 채널 물질에 대한 요구가 증대되고 있다.While solving these problems through the development of various materials or the development of processes, the scaling of devices is progressing. However, the demand for new channel materials is increasing due to the limitations inherent in silicon.
대두되는 새로운 채널 물질 중에서 저마늄(Germaium)은 실리콘보다 전자의 이동도와 정공의 이동도가 각각 2배, 4배가 높기 때문에 차세대채널로 활발한 연구가 수행되고 있다(대한민국 공개특허 제2013-0088188호). Among the new channel materials that are emerging, germanium has been actively researched as a next-generation channel because electron mobility and hole mobility are two times and four times higher than those of silicon (Korean Patent Publication No. 2013-0088188) .
그러나, 저마늄 채널에 기반한 반도체 소자의 경우, 절연막과 저마늄 채널간 계면 특성이 매우 나쁘며 전기적인 특성의 열화가 발생하며, 특히 게이트의 누설 전류의 증가로 인해 소자가 정상적으로 동작하지 않는 문제가 발생한다.However, in the case of a semiconductor device based on germanium channels, the interface characteristics between the insulating film and the germanium channel are very poor, and the electrical properties are deteriorated. In particular, the device does not operate normally due to an increase in the leakage current of the gate. do.
나아가, 스케일링이 진행됨에 따라서 고유전율 절연막의 사용이 불가피하며,고유전율 절연막을 사용하는 경우 SiO2 절연막과 대비해서 계면 전하 밀도가 훨씬 높다. 일 예로, 저마늄을 채널로 이용하는 경우 고유전율 절연막을 사용했을 때, 실리콘 소자에 대비하여 계면 전하 밀도가 10-100배 이상 크다.Furthermore, as scaling progresses, use of the high dielectric constant insulating film is inevitable, and when the high dielectric constant insulating film is used, the interfacial charge density is much higher than that of the SiO 2 insulating film. For example, when germanium is used as a channel, when a high dielectric constant insulating film is used, the interfacial charge density is 10 to 100 times larger than that of a silicon device.
또한, 소자의 크기를 작게 하기 위해서(소자의 스케일링을 더욱 진행하기 위해서)게이트 절연막의 두께를 더욱 감소시키는 경우, 이러한 계면 전하 밀도가 더욱 커지게 되며 이로 인한 누설 전류의 증가 및 전기적 특성의 열화가 나타난다.In addition, when the thickness of the gate insulating film is further reduced in order to reduce the size of the device (to further advance the scaling of the device), the interfacial charge density becomes larger, thereby increasing leakage current and deteriorating electrical characteristics. appear.
본 발명의 목적은 저마늄 채널에 고유전율 절연막이 구비되어 작은 EOT를 가짐에도 우수한 계면특성을 갖는 저마늄 반도체 소자 및 이의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a germanium semiconductor device having a high dielectric constant insulating film in a germanium channel and having an excellent interfacial property even with a small EOT and a method of manufacturing the same.
본 발명의 다른 목적은 낮은 게이트 누설 전류 및 높은 안정성을 갖는 저마늄 반도체 소자 및 이의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a germanium semiconductor device having a low gate leakage current and high stability and a method of manufacturing the same.
본 발명에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 저마늄 채널상 위치하는 절연막;을 포함하되, 절연막의 유전상수는 40 이상이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1012 (eV-1cm- 2)이하의 계면트랩밀도(Dit)를 갖는다.The germanium semiconductor device according to the present invention includes a germanium (Ge) channel; And an insulating film positioned on the germanium channel, wherein the dielectric constant of the insulating film is 40 or more, and based on the center (Ei, eV) of the energy band gap of germanium constituting the germanium channel, Ei -0.2 eV to Ei +. in the range of 0.2 eV, 10 12 (eV -1 cm - 2) has an interface trap density (D it) below.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 절연막은 저마늄 채널과 접하여 위치하는 저마늄 산화물막; 및 저마늄 산화물 막상 위치하는 이트륨 함유 지르코늄 산화물의 고유전막을 포함할 수 있다.In a germanium semiconductor device according to an embodiment of the present invention, the insulating film is a germanium oxide film positioned in contact with the germanium channel; And a high dielectric film of yttrium-containing zirconium oxide positioned on the germanium oxide film.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 저마늄 산화물막의 두께는 0.1 내지 1nm일 수 있다.In the germanium semiconductor device according to the embodiment of the present invention, the thickness of the germanium oxide film may be 0.1 to 1 nm.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 고유전막은 3 내지 6 원자%(atomic%) 이트륨을 함유할 수 있다.In the germanium semiconductor device according to the embodiment of the present invention, the high dielectric film may contain 3 to 6 atomic% yttrium.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 고유전막의 두께는 1 내지 30nm일 수 있다.In the germanium semiconductor device according to the embodiment of the present invention, the thickness of the high dielectric film may be 1 to 30 nm.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 절연막은 가압 수소 열처리된 것일 수 있다.In the germanium semiconductor device according to an embodiment of the present invention, the insulating film may be a pressurized hydrogen heat treatment.
본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄 채널을 사이에 두고 서로 이격된 소스와 드레인을 더 포함할 수 있다.The germanium semiconductor device according to an embodiment of the present invention may further include a source and a drain spaced apart from each other with the germanium channel interposed therebetween.
본 발명에 따른 저마늄 반도체 소자의 제조방법은 a) 저마늄 산화물막이 형성된 저마늄 채널 상, 이트륨 함유 지르코늄 산화물막을 형성하여 절연막을 제조하는 단계;를 포함한다.The method of manufacturing a germanium semiconductor device according to the present invention includes a) forming an yttrium-containing zirconium oxide film on the germanium channel on which the germanium oxide film is formed to manufacture an insulating film.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, a) 단계 후, b) 절연막을 가압 수소 열처리하는 단계;를 더 포함할 수 있다.In the method of manufacturing a germanium semiconductor device according to an embodiment of the present invention, after step a), b) performing a pressure hydrogen heat treatment of the insulating film; may further include.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리는 적어도 90부피% 이상의 수소 또는 중수소에 의한 가압 열처리일 수 있다.In the method of manufacturing a germanium semiconductor device according to an embodiment of the present invention, the pressurized hydrogen heat treatment may be a pressurized heat treatment by hydrogen or deuterium at least 90% by volume or more.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리시 압력은 2 내지 30 atm일 수 있다.In the method of manufacturing a germanium semiconductor device according to an embodiment of the present invention, the pressure during the hydrogen heat treatment may be 2 to 30 atm.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리시 압력은 15 내지 30 atm일 수 있다.In the method of manufacturing a germanium semiconductor device according to an embodiment of the present invention, the pressure during the hydrogen heat treatment may be 15 to 30 atm.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리시 열처리 온도는 300 내지 500℃일 수 있다.In the method of manufacturing a germanium semiconductor device according to an embodiment of the present invention, the heat treatment temperature during the pressurized hydrogen heat treatment may be 300 to 500 ° C.
본 발명에 따른 저마늄 반도체 소자는전기적 특성에 영향을 미치는 게이트 계면의 트랩이 충분히 패시베이션되며 낮은 계면트랩 밀도를 가져, 소자의 전하이동도, 스위칭속도 및 구동전류 등의 전기적 특성이 향상되는 장점이 있다. The germanium semiconductor device according to the present invention has the advantage that the trap of the gate interface affecting the electrical characteristics is sufficiently passivated and has a low interface trap density, thereby improving the electrical characteristics such as charge mobility, switching speed and driving current of the device. have.
또한, 본 발명에 따른 저마늄 반도체 소자는 고압 수소 열처리에 의해, 절연막의 유전 상수가 40 이상으로 크게 증가하여, 전기적 특성이 같으면서도 물리적 두께를 두껍게 가져갈 수 있기 때문에 게이트의 누설 전류를 효과적으로 억제할 수 있는 장점이 있다.In addition, in the germanium semiconductor device according to the present invention, the dielectric constant of the insulating film is greatly increased to 40 or more by high-pressure hydrogen heat treatment, and thus the leakage current of the gate can be effectively suppressed because the physical thickness can be increased while the electrical characteristics are the same. There are advantages to it.
도 1은 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 단면을 관찰한 고배율투과전자현미경 사진이며,
도 2는 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 C-V 측정 결과를 도시한 도면이며,
도 3은 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 유전상수 값 및 EOT를 도시한 도면이며,
도 4는 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 C-V 측정 결과로부터 산출된 히스테리시스(hysteresis) 크기를 도시한 도면이며,
도 5는 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 C-V 측정 결과 및 C-V 측정 결과로부터 산출된 계면트랩밀도(Dit)를 도시한 도면이며,
도 6은 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 전계 크기에 따른 게이트 누설 전류를 도시한 도면이다. 1 is a high magnification transmission electron microscope photograph of a cross section of a germanium semiconductor device manufactured according to an embodiment of the present invention.
2 is a view showing a CV measurement result of a germanium semiconductor device manufactured according to an embodiment of the present invention,
3 is a diagram illustrating a dielectric constant value and an EOT of a germanium semiconductor device manufactured according to an embodiment of the present invention.
FIG. 4 is a diagram showing hysteresis magnitudes calculated from CV measurement results of a germanium semiconductor device manufactured according to an embodiment of the present invention.
5 is a view showing the interface trap density (D it ) calculated from the CV measurement results and CV measurement results of the germanium semiconductor device manufactured according to an embodiment of the present invention,
FIG. 6 is a diagram illustrating a gate leakage current according to an electric field size of a germanium semiconductor device manufactured according to an embodiment of the present invention.
이하 첨부한 도면들을 참조하여 본 발명에 따른 저마늄 반도체 소자 및 이의 제조방법을 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다. Hereinafter, a germanium semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. The drawings introduced below are provided by way of example so that the spirit of the invention to those skilled in the art can fully convey. Accordingly, the present invention is not limited to the drawings presented below and may be embodied in other forms, and the drawings presented below may be exaggerated to clarify the spirit of the present invention. At this time, if there is no other definition in the technical terms and scientific terms used, it has a meaning commonly understood by those of ordinary skill in the art to which the present invention belongs, the gist of the present invention in the following description and the accompanying drawings Descriptions of well-known functions and configurations that may be unnecessarily blurred are omitted.
저마늄(Ge)은 실리콘(Si)에 비해 뛰어난 전자 물성을 갖는 반도체이다. 저마늄 산화물(일 예로, GeO2)은 채널을 형성하는 저마늄과 우수한 계면을 형성하나, 저마늄 산화물은 수분 및 열에 불안정하기 때문에, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)등의 절연막 재료로 사용하기 어려운 문제가 있다. Germanium (Ge) is a semiconductor having excellent electronic properties compared to silicon (Si). Germanium oxide (eg, GeO 2 ) forms an excellent interface with germanium forming a channel, but germanium oxide is used as an insulating material such as MOSFET (Metal Oxide Semiconductor Field Effect Transistor) because it is unstable in moisture and heat. There is a problem that is difficult to do.
본 출원인은 저마늄 산화물을 열 및 수분으로부터 보호할 수 있는 절연소재 및 얇은 EOT(equivalent oxide thickness)가 구현될 수 있는 고유전율의 절연소재, 저마늄 채널과 우수한 계면 특성을 갖는 절연 소재 관련, 장기간 연구를 수행한 결과, 저마늄 산화물막 상 저마늄 산화물을 열 및 수분으로부터 보호할 수 있는 절연소재와 고유전율의 구현이 가능한 절연소재의 복합막을 형성한 후 가압 수소 열처리를 수행함으로써, 계면 트랩 밀도가 현저하게 작으며, 극히 높은 유전상수를 갖는 절연막을 제조하는 기술을 개발하여, 본 발명을 출원하기에 이르렀다.Applicant is concerned with insulation materials that can protect germanium oxide from heat and moisture, and high dielectric constant insulation materials that can achieve thin EOT (equivalent oxide thickness), and insulation materials having excellent interfacial properties with germanium channels. As a result of the research, an interfacial trap density was formed by forming a composite film of an insulating material that can protect germanium oxide from heat and moisture on the germanium oxide film and an insulating material that can realize high dielectric constant, and then performing pressurized hydrogen heat treatment. Has been significantly small and has developed a technique for producing an insulating film having an extremely high dielectric constant, and has now filed the present invention.
이하, 본 발명에 따른 저마늄 반도체 소자를 상술한다.Hereinafter, the germanium semiconductor device according to the present invention will be described in detail.
본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 저마늄 채널상 위치하는 절연막;을 포함하되, 절연막의 유전상수는 40 이상이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1012 (eV-1cm- 2)이하의 계면트랩밀도(Dit)를 갖는다. 이때, 계면트랩밀도는 저마늄 채널과 절연막 간의 계면을 의미함은 물론이다. 또한, 저마늄 채널은 절연막을 통해 인가되는 전압(게이트 전압)에 의해 전류이동 경로(채널)가 형성되는 저마늄 층의 영역(채널 영역)을 의미함은 물론이며, 저마늄 층은 단결정, 다결정 또는 비정질 저마늄의 박막 내지 후막 또는 웨이퍼 일 수 있음은 물론이다. The germanium semiconductor device according to the embodiment of the present invention may include a germanium (Ge) channel; And an insulating film positioned on the germanium channel, wherein the dielectric constant of the insulating film is 40 or more, and based on the center (Ei, eV) of the energy band gap of germanium constituting the germanium channel, Ei -0.2 eV to Ei +. in the range of 0.2 eV, 10 12 (eV -1 cm - 2) has an interface trap density (D it) below. At this time, the interface trap density means that the interface between the germanium channel and the insulating film. In addition, the germanium channel refers to the region (channel region) of the germanium layer in which the current movement path (channel) is formed by the voltage (gate voltage) applied through the insulating film, and the germanium layer is monocrystalline or polycrystalline. Alternatively, it may be a thin film or a thick film or a wafer of amorphous germanium.
상술한 바와 같이, 본 발명에 따른 저마늄 반도체 소자는 40 이상의 고 유전상수를 갖는 절연막이 구비됨에도 1012 (eV-1cm-2)이하의 현저하게 낮은 계면트랩밀도(Dit)를 가져, 소자의 전하이동도, 스위칭속도 및 구동전류 등의 전기적 특성이 향상되는 장점이 있다. 또한, 절연막이 40 이상의 고 유전상수를 가짐에 따라, 서브 나노미터 오더(10-1 nm order) 내지 수 나노미터 오더(nm order)의 매우 얇은 EOT를 가지면서도 물리적 두께가 두꺼운 절연막이 구현될 수 있음에 따라, 누설 전류를 크게 억제할 수 있는 장점이 있다.As described above, the germanium semiconductor device according to the present invention has a significantly lower interface trap density (D it ) of 10 12 (eV -1 cm -2 ) or less even when an insulating film having a high dielectric constant of 40 or more is provided. Electrical properties such as charge mobility, switching speed, and driving current of the device are improved. In addition, as the insulating film has a high dielectric constant of 40 or more, an insulating film having a very thin EOT while having a very thin EOT in a sub nanometer order (10 -1 nm order) to several nanometer orders (nm order) can be realized. As such, there is an advantage that can greatly suppress the leakage current.
절연막의 유전상수는 40 이상, 구체적으로 40 내지 60, 보다 구체적으로 45 내지 60, 보다 더 구체적으로 45 내지 55일 수 있다. 이때, 절연막의 유전상수는 저마늄(Ge) 채널; 저마늄 채널상 위치하는 절연막; 절연막 상부에 위치하는 게이트 전극; 및 저마늄 채널이 형성되는 저마늄층의 후면(절연막이 위치한 일면의 대향면)에 위치하는 후면 전극;을 포함하는 금속-절연막-반도체 캐패시터(MIS capacitor) 구조에서, 절연막(실질적으로, 후술하는 고유전막)을 여러 물리적 두께로 증착하고, 각각의 물리적 두께에 따라서 EOT를 추출한 후, 물리적두께-EOT 사이의 일차함수 기울기를 통해 산출된 것일 수 있다. The dielectric constant of the insulating film may be 40 or more, specifically 40 to 60, more specifically 45 to 60, even more specifically 45 to 55. In this case, the dielectric constant of the insulating film is a germanium (Ge) channel; An insulating layer on the germanium channel; A gate electrode positioned over the insulating film; And a rear electrode disposed on a rear surface (opposite side of one surface on which the insulating layer is located) of the germanium layer in which the germanium channel is formed, the insulating film (substantially, inherent to be described later) in a metal-insulating film-semiconductor capacitor structure. The entire film), and the EOT is extracted according to each physical thickness, and then calculated through the first function slope between the physical thickness and the EOT.
절연막과 저마늄 채널간 계면의 계면트랩밀도는 1012 (eV-1cm-2)이하, 구체적으로 1011 내지 1012(eV-1cm-2), 보다 더 구체적으로 1011 내지 8x1011(eV-1cm-2)일 수 있다. 이때, 저마늄 밴드갭 내의 계면트랩밀도는 저마늄(Ge) 채널; 저마늄 채널상 위치하는 절연막; 절연막 상부에 위치하는 게이트 전극; 및 저마늄 채널이 형성되는 저마늄층의 후면(절연막이 위치한 일면의 대향면)에 위치하는 후면 전극;을 포함하는 금속-절연막-반도체 캐패시터(MIS capacitor) 구조에서, -2~2V 게이트 전압 및 1kHz 내지 1MHz 조건에서 측정된 C-V(capacitance-voltage) 결과로부터 conductance method를 이용하여 산출된 것일 수 있다. 이때, C-V 측정시, 미드갭 영역을 측정하기 위해서는 200K 온도, 밴드 엣지 부분을 측정하기 위해서는 100K 온도에서 측정될 수 있다. The interface trap density at the interface between the insulating film and the germanium channel is 10 12 (eV -1 cm -2 ) or less, specifically 10 11 to 10 12 (eV -1 cm -2 ), and more specifically 10 11 to 8x10 11 ( eV -1 cm -2 ). At this time, the interfacial trap density in the germanium bandgap is a germanium (Ge) channel; An insulating layer on the germanium channel; A gate electrode positioned over the insulating film; And a rear electrode disposed on a rear surface of the germanium layer on which the germanium channel is formed (opposite side of one surface on which the insulating layer is located). In a metal-insulating-semiconductor capacitor structure, a gate voltage of -2 to 2V and 1 kHz It may be calculated by using the conductance method from the capacitance-voltage (CV) results measured in the 1 ~ 1MHz condition. At this time, in the CV measurement, it can be measured at 200K temperature to measure the mid-gap region, 100K temperature to measure the band edge portion.
상술한 절연막의 유전상수 및 계면트랩밀도와 함께, 또는 이와 독립적으로, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 저마늄 채널상 위치하는 절연막;을 포함하되, 절연막은 저마늄 채널과 접하여 위치하는 저마늄 산화물막; 및 저마늄 산화물 막상 위치하는 이트륨 함유 지르코늄 산화물의 고유전막;을 포함할 수 있다.In addition to or independently of the dielectric constant and interfacial trap density of the insulating film described above, the germanium semiconductor device according to the embodiment of the present invention may include a germanium (Ge) channel; And an insulating film positioned on the germanium channel, wherein the insulating film includes a germanium oxide film in contact with the germanium channel; And a high dielectric film of yttrium-containing zirconium oxide positioned on the germanium oxide film.
이트륨 산화물은 지르코늄 산화물 대비 낮은 유전율을 가지나, 열등의 외부 요인에 의한 손상(GeO desorption등)을 안정적으로 방지할 수 있다. 또한, 지르코늄 산화물은 이트륨 산화물 대비 높은 유전율을 가지나, 저마늄 산화물막을 보호하는 능력은 상대적으로 떨어진다. 고유전막이 지르코늄 산화물에 이트륨을 첨가한, 이트륨 함유 지르코늄 산화물인 경우, 열등의 외부 요인에 의해 저마늄 산화물막이 열화되는 것을 효과적으로 방지하면서도, 높은 유전상수 및 현재까지 보고된 수준에서 실질적으로 가장 낮은 계면트랩밀도를 갖는 우수한 계면 특성을 갖는 절연막의 구현이 가능하다.Yttrium oxide has a lower dielectric constant than zirconium oxide, but can stably prevent damage caused by inferior external factors such as Ge desorption. In addition, zirconium oxide has a higher dielectric constant than yttrium oxide, but the ability to protect the germanium oxide film is relatively inferior. If the high dielectric film is yttrium-containing zirconium oxide in which yttrium is added to zirconium oxide, the high dielectric constant and substantially the lowest interface at the level reported to date, while effectively preventing the germanium oxide film from being degraded by external factors such as inferiority It is possible to implement an insulating film having excellent interfacial properties with a trap density.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 저마늄 산화물막의 두께는 0.1 내지 1nm, 구체적으로는 0.1 내지 0.5nm일 수 있다. 이러한 저마늄 산화물 막의 두께는 절연막의 유전율 저하를 최소화하며 저마늄 채널과 고유전막 간 저 결함 중간층(계면층)의 역할을 수행할 수 있어 유리하다.In the germanium semiconductor device according to the embodiment of the present invention, the thickness of the germanium oxide film may be 0.1 to 1 nm, specifically 0.1 to 0.5 nm. The thickness of the germanium oxide film is advantageous because it can minimize the dielectric constant of the insulating film and can serve as a low defect intermediate layer (interface layer) between the germanium channel and the high dielectric film.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 고유전막의 두께(물리적 두께)는 1 내지 30nm, 두꺼운 물리적 두께에 의해 누설 전류를 효과적으로 방지하면서도 2nm 이하의 EOT를 가질 수 있도록 유리하게는 5 내지 20nm, 누설 전류를 효과적으로 방지하면서도 1.5nm 이하의 EOT를 가질 수 있도록 보다 유리하게는 5 내지 14nm일 수 있다. In the germanium semiconductor device according to the embodiment of the present invention, the thickness (physical thickness) of the high dielectric film is 1 to 30 nm, and effectively prevents leakage current by a thick physical thickness, but may advantageously have an EOT of 2 nm or less. 5 to 20 nm, it may be more advantageously 5 to 14 nm to have an EOT of 1.5 nm or less while effectively preventing leakage current.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 이트륨 함유 지르코늄 산화물의 고유전막은 3 내지 6 원자%(atomic%)의 이트륨을 함유하는 것이 유리하다. 이러한 특정 이트륨 함량 범위에서, 절연막과 저마늄 채널간 놀랍도록 우수한 계면 특성을 가질 수 있다. 구체적으로, 상술한 금속-절연막-반도체 캐패시터(MIS capacitor) 구조에서 측정된 C-V(capacitance-voltage) 그래프의 히스테리시스는 절연막과 저마늄 채널간 계면 특성을 직접적으로 지시하는 인자이다. 고유전막이 3 내지 6 원자%(atomic%)의 이트륨 함유 지르코늄 산화물인 경우, 이외의 범위로 이트륨을 함유하는 지르코늄 산화물의 히스테리시스(mV) 기준 20% 이하에 불과한 히스테리시스(mV)를 가질 수 있다.In the germanium semiconductor device according to the embodiment of the present invention, it is advantageous that the high-k dielectric film of yttrium-containing zirconium oxide contains 3 to 6 atomic% (yttrium) of yttrium. In this particular yttrium content range, it may have surprisingly good interfacial properties between the insulating film and the germanium channel. Specifically, the hysteresis of the capacitance-voltage (C-V) graph measured in the above-described metal-insulating film-semiconductor capacitor structure is a factor directly indicating the interface characteristics between the insulating film and the germanium channel. When the high dielectric film is 3 to 6 atomic% (atomic%) of yttrium-containing zirconium oxide, it may have a hysteresis (mV) of only 20% or less based on the hysteresis (mV) of the yttrium-containing zirconium oxide.
상술한 유리한 이트륨 함량 범위와 함께, 또는 이와 독립적으로, 저마늄 산화물막 및 이트륨 함유 지르코늄 산화물의 고유전막을 포함하는 절연막은 가압 수소 열처리된 것일 수 있으며, 이러한 가압 수소 열처리에 의해 효과적인 계면 트랩의 패시베이션(passivation)이 이루어져 보다 낮은 계면트랩밀도를 가지며, 절연막의 결정성이 크게 향상되며 현저하게 높은 유전상수를 가질 수 있다.An insulating film comprising a germanium oxide film and a high dielectric film of yttrium-containing zirconium oxide, together with or in addition to the advantageous yttrium content ranges described above, may be pressurized hydrogen heat treated and passivation of an effective interface trap by such pressurized hydrogen heat treatment. Passivation results in a lower interfacial trap density, greatly improves the crystallinity of the insulating film, and may have a significantly higher dielectric constant.
유리하게는, 저마늄 산화물막 및 3 내지 6 원자%(atomic%)의 이트륨 함유 지르코늄 산화물의 고유전막을 포함하는 절연막은 가압 수소 열처리된 것일 수 있으며, 이러한 가압 수소 열처리에 의해, 저마늄 반도체 소자는 1012 (eV-1cm-2)이하, 구체적으로 1011 내지 1012(eV-1cm-2), 보다 더 구체적으로 1011 내지 8x1011(eV-1cm-2)에 불과한 극히 낮은 계면트랩밀도를 가질 수 있다. 또한, 이러한 수소 가압 열처리에 의해 절연막이 40 이상, 구체적으로 40 내지 60, 보다 구체적으로 45 내지 60, 보다 더 구체적으로 45 내지 55의 높은 유전상수를 가질 수 있다.Advantageously, the insulating film including the germanium oxide film and the high dielectric film of 3 to 6 atomic% (atomic%) of yttrium-containing zirconium oxide may be pressurized hydrogen heat treatment, and by such pressure hydrogen heat treatment, the germanium semiconductor device Extremely low of 10 12 (eV -1 cm -2 ) or less, specifically 10 11 to 10 12 (eV -1 cm -2 ), and more specifically 10 11 to 8x10 11 (eV -1 cm -2 ) It may have an interface trap density. In addition, by the hydrogen pressurization heat treatment, the insulating film may have a high dielectric constant of 40 or more, specifically 40 to 60, more specifically 45 to 60, and more specifically 45 to 55.
이때, 가압 수소 열처리는 적어도 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소에 의한 가압 열처리일 수 있으며, 가압 수소 열처리시 압력은 2 내지 30 atm, 유리하게는 15 내지 30 atm일 수 있고, 열처리 온도는 500℃ 이하의 저온 열처리, 구체적으로는 300 내지 500℃의 저온 열처리일 수 있다.At this time, the pressurized hydrogen heat treatment may be at least 90% by volume, advantageously at least 95% by volume, more preferably at least 99% by volume of hydrogen or deuterium, and the pressure may be 2 to 30 atm, Advantageously it can be 15 to 30 atm, the heat treatment temperature can be a low temperature heat treatment of less than 500 ℃, specifically a low temperature heat treatment of 300 to 500 ℃.
본 발명의 일 실시예에 있어, 절연막은 게이트 절연막일 수 있으며, 저마늄 반도체 소자는 저마늄 채널 및 절연막(게이트 절연막)을 포함하는 반도체 소자일 수 있다. 반도체 소자의 구체예로, FET(Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor)등을 들 수 있으나, 본 발명이 이에 한정되는 것은 아니다.In an embodiment of the present invention, the insulating film may be a gate insulating film, and the germanium semiconductor device may be a semiconductor device including a germanium channel and an insulating film (gate insulating film). Specific examples of the semiconductor device may include a field effect transistor (FET), an insulated gate bipolar transistor (IGBT), and the like, but the present invention is not limited thereto.
실질적인 일 예로, 저마늄 반도체 소자는 FET일 수 있으며, 이때, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄 채널을 사이에 두고 서로 이격된 소스와 드레인을 더 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 채널을 형성하는 저마늄층; 저마늄층의 채널 영역(저마늄 채널)상에 위치하는 게이트 절연막 ; 저마늄층의 채널 영역 양 단에 위치하는 소스와 드레인;을 포함할 수 있다. 이때, 게이트 절연막, 소스 및 드레인 각각에는 게이트 전극, 소스 전극 및 드레인 전극이 위치할 수 있음은 물론이다.As a practical example, the germanium semiconductor device may be an FET, and in this case, the germanium semiconductor device according to an embodiment of the present invention may further include a source and a drain spaced apart from each other with the germanium channel interposed therebetween. That is, the germanium semiconductor device according to the embodiment of the present invention includes a germanium layer forming a channel; A gate insulating film located on the channel region (germanium channel) of the germanium layer; And a source and a drain positioned at both ends of the channel region of the germanium layer. In this case, the gate electrode, the source electrode and the drain electrode may be positioned in each of the gate insulating layer, the source and the drain.
다른 실질적인 일 예로, 저마늄 반도체 소자는 IGBT일 수 있으며, 이때, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄 채널을 사이에 두고 서로 이격된 에미터와 콜렉터를 더 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 채널을 형성하는 저마늄층; 저마늄층의 채널 영역(저마늄 채널)상에 위치하는 게이트 절연막 ; 저마늄층의 채널 영역 양 단에 위치하는 에미터와 콜렉터;를 포함할 수 있다.As another practical example, the germanium semiconductor device may be an IGBT, wherein the germanium semiconductor device according to an embodiment of the present invention may further include an emitter and a collector spaced apart from each other with a germanium channel interposed therebetween. . That is, the germanium semiconductor device according to the embodiment of the present invention includes a germanium layer forming a channel; A gate insulating film located on the channel region (germanium channel) of the germanium layer; And an emitter and a collector located at both ends of the channel region of the germanium layer.
또한, 본 발명은 저마늄 채널 및 게이트 절연막이 구비된 저마늄 반도체 소자를 포함하는 전자부품을 포함할 수 있다. In addition, the present invention may include an electronic component including a germanium semiconductor device having a germanium channel and a gate insulating layer.
구체적으로, 본 발명에 따른 저마늄 반도체 소자를 포함하는 전자 부품은, 저마늄 채널 및 저마늄 채널상 위치하는 게이트 절연막이 구비된 저마늄 반도체 소자를 포함하는 스위치; 인버터; 메모리; 논리 게이트; 래치; 레지스터; 증폭기; 및 신호처리기; 중 하나 이상 또는 둘 이상의 결합체를 포함할 수 있다. 이때, 인버터는 상보형 인버터를 포함할 수 있으며, 메모리는 다이나믹 메모리, 스태틱 메모리를 포함할 수 있고, 논리 게이트는 AND 게이트, NAND 게이트, EXCLUSIVE-AND 게이트, OR 게이트, NOR 게이트, EXCLUSIVE-OR 게이트를 포함할 수 있다.Specifically, the electronic component including the germanium semiconductor device according to the present invention includes a switch including a germanium semiconductor device having a germanium channel and a gate insulating layer positioned on the germanium channel; inverter; Memory; Logic gates; Latch; register; amplifier; And a signal processor; One or more or two or more combinations thereof. In this case, the inverter may include a complementary inverter, and the memory may include a dynamic memory and a static memory, and the logic gate may include an AND gate, a NAND gate, an EXCLUSIVE-AND gate, an OR gate, a NOR gate, and an EXCLUSIVE-OR gate. It may include.
이와 함께, 본 발명의 일 실시예에 따른 전자 부품은 전자 부품의 용도 및 목적하는 작용에 따라, 알려진 다른 구성요소를 더 포함할 수 있음은 물론이다. 구체적인 일 예로, 전자 부품은 발광 다이오드, 터널 다이오드, 쇼트키 다이오드, 광 센서나바이오 센서등의 센서, 레이저나 발광 소자등의 광원, 클럭 회로, 논리 어레이, 프로그램 가능한 회로, 변압기, 디지털 회로, 아날로그 회로, 정류기 및/또는 광발전 소자등을 더 포함할 수 있다.In addition, the electronic component according to an embodiment of the present invention may further include other known components, depending on the purpose and the intended action of the electronic component. As a specific example, the electronic component may be a light emitting diode, a tunnel diode, a Schottky diode, a sensor such as an optical sensor or a bio sensor, a light source such as a laser or a light emitting element, a clock circuit, a logic array, a programmable circuit, a transformer, a digital circuit, an analog The circuit may further include a rectifier and / or photovoltaic device.
이하, 본 발명에 따른 저마늄 반도체 소자의 제조방법을 상술한다. 본 발명에 따른 저마늄 반도체 소자의 제조방법을 상술함에 있어, 절연막, 저마늄 산화물막, 고유전율막, 저마늄 채널등은 앞서 저마늄 반도체 소자에서 상술한 바와 유사 내지 동일함에 따라, 본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법은 저마늄 반도체 소자에서 상술한 모든 내용을 포함한다.Hereinafter, a method of manufacturing a germanium semiconductor device according to the present invention will be described in detail. In describing the method for manufacturing a germanium semiconductor device according to the present invention, the insulating film, the germanium oxide film, the high dielectric constant film, the germanium channel, etc. are similar to or the same as those described above for the germanium semiconductor device, The method of manufacturing a germanium semiconductor device according to an embodiment includes all the above-described contents in the germanium semiconductor device.
본 발명에 따른 저마늄 반도체 소자의 제조방법은 a) 저마늄 산화물막이 형성된 저마늄 채널 상, 이트륨 함유 지르코늄 산화물막을 형성하여 절연막을 제조하는 단계;를 포함한다.The method of manufacturing a germanium semiconductor device according to the present invention includes a) forming an yttrium-containing zirconium oxide film on the germanium channel on which the germanium oxide film is formed to manufacture an insulating film.
이트륨 함유 지르코늄 산화물막은 반도체 분야에서 게이트 절연막을 형성하는데 통상적으로 사용하는 증착 방법에 의해 형성될 수 있다. 일 예로, 스퍼터(Sputter), PLD(Pulsed laser deposition), MOCVD(Metal-organic chemical vapor deposition), MBE(Molecular beam epitaxy), ALD(Atomic Layer Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition)등과 같이 반도체 분야에서 게이트 절연막을 형성시키는 데 사용되는 것으로 알려진 어떠한 방법을 사용하여도 무방하다. 다만, 지르코늄 산화물 막의 증착시 이트륨(또는 이트륨 전구체)을 동시 증착하여 이트륨 함유 지르코늄 산화물막을 형성할 수 있으며, 증착시 상술한 바와 같이, 3 내지 6 원자%(atomic%)의 이트륨 함유 지르코늄 산화물 막이 형성되도록 하는 것이 유리하다. The yttrium-containing zirconium oxide film may be formed by a deposition method commonly used to form a gate insulating film in the semiconductor field. For example, semiconductors such as sputter, pulsed laser deposition (PLD), metal-organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), atomic layer deposition (ALD), and plasma enhanced chemical vapor deposition (PECVD) Any method known in the art to be used to form the gate insulating film may be used. However, when depositing a zirconium oxide film, yttrium (or yttrium precursor) may be simultaneously deposited to form an yttrium-containing zirconium oxide film, and as described above, 3 to 6 atomic% (atomic%) of yttrium-containing zirconium oxide film is formed. It is advantageous to do so.
본 발명의 유리한 일 실시예에 따른 저마늄 반도체 소자의 제조방법은 a) 단계의 이트륨 함유 지르코늄 산화물막을 형성한 후, b) 저마늄 산화물 및 이트륨 함유 지르코늄 산화물 막을 포함하는 절연막을 가압 수소 열처리하는 단계;를 더 포함할 수 있다.In the method of manufacturing a germanium semiconductor device according to an exemplary embodiment of the present invention, after the formation of the yttrium-containing zirconium oxide film of step a), b) pressurized hydrogen heat treatment of the insulating film including the germanium oxide and the yttrium-containing zirconium oxide film It may further include;
절연막의 가압 수소 열처리에 의해 저마늄 채널과 절연막의 계면 결함들이 패시베이션되며 계면트랩밀도가 현저히 감소될 수 있으며, 이트륨 함유 지르코늄 산화물 막의 결정성이 크게 향상되며 높은 유전상수를 갖는 고유전막으로 전환될 수 있다. The interfacial defects of the germanium channel and the insulating film may be passivated by the pressurized hydrogen heat treatment of the insulating film, and the interface trap density may be significantly reduced. The crystallinity of the yttrium-containing zirconium oxide film may be greatly improved and converted into a high dielectric film having a high dielectric constant. have.
가압 수소 열처리는 적어도 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소에 의한 가압 열처리일 수 있다. 가압 가스이자 분위기를 형성하는 가스가 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소를 함유할 때, 비로소 수소에 의한 결함 패시베이션이 효과적으로 이루어질 수 있다. 또한, 적어도 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소에 의한 가압과 함께, 가압 압력은 2 내지 30 atm, 유리하게는 15 내지 30 atm인 것이 좋다. 이러한 수소 함량과 가압 압력에 의해 이트륨 함유 지르코늄 산화물의 결정성을 크게 향상되며, 40 이상, 구체적으로 40 내지 60, 보다 구체적으로 45 내지 60, 보다 더 구체적으로 45 내지 55의 높은 유전상수를 갖는 절연막이 제조될 수 있다.The pressurized hydrogen heat treatment may be pressurized heat treatment with at least 90% by volume, advantageously at least 95% by volume, more advantageously at least 99% by volume of hydrogen or deuterium. When the pressurized gas and the gas forming the atmosphere contain at least 90% by volume, advantageously at least 95% by volume, more advantageously at least 99% by volume of hydrogen or deuterium, defective passivation by hydrogen can be effectively achieved. Further, with pressurization by at least 90% by volume, advantageously at least 95% by volume, more advantageously at least 99% by volume of hydrogen or deuterium, the pressurizing pressure is between 2 and 30 atm, advantageously between 15 and 30 atm. good. The hydrogen content and the pressurized pressure greatly improve the crystallinity of the yttrium-containing zirconium oxide, and the insulating film having a high dielectric constant of 40 or more, specifically 40 to 60, more specifically 45 to 60, and more specifically 45 to 55. Can be prepared.
수소 가압 열처리시 열처리 온도는 500℃ 이하의 저온 열처리일 수 있으며, 구체적으로는 300 내지 500℃의 저온 열처리일 수 있다. 이러한 저온 열처리는 열에 취약한 저마늄의 손상을 방지하면서도 계면 특성을 효과적으로 향상시킬 수 있어 유리하다. In the hydrogen pressurized heat treatment, the heat treatment temperature may be a low temperature heat treatment of 500 ° C. or lower, and specifically, a low temperature heat treatment of 300 to 500 ° C. This low temperature heat treatment is advantageous because it can effectively improve the interfacial properties while preventing the damage of germanium vulnerable to heat.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법은 a) 단계 전, 또는 a) 단계 후, 저마늄 채널이 형성되는 저마늄 층에 불순물을 도핑하여 도핑 영역 형성 단계를 더 포함할 수 있다. 이때, 도핑 영역은 목적하는 반도체 소자의 설계에 따른 소스, 드레인, 에미터, 및/또는 콜렉터에 해당할 수 있으며, 필요시 저마늄 층의 채널에 해당하는 영역(채널 영역) 또한 도핑될 수 있다. 그러나, 저마늄층 자체가 이미 전체적으로 n 형 또는 p형으로 도핑된 상태일 수 있음에 따라, 채널 영역에의 도핑은 필요시 선택적으로 수행될 수 있음은 물론이다.The method of manufacturing a germanium semiconductor device according to an embodiment of the present invention may further include a step of forming a doped region by doping impurities into the germanium layer in which the germanium channel is formed before step a) or after step a). have. In this case, the doped region may correspond to a source, a drain, an emitter, and / or a collector according to the design of the desired semiconductor device, and if necessary, a region (channel region) corresponding to the channel of the germanium layer may also be doped. . However, as the germanium layer itself may already be doped entirely with n-type or p-type, doping to the channel region may be selectively performed if necessary.
도핑 영역 형성시, n형 불순물(P, As등) 및/또는 p형 불순물(B, Al등)을 이용하거나, 불순물의 도핑 농도를 달리하여, 서로 상이한 전기적 특성을 갖는 도핑 영역(n형 영역, p형 영역, 헤비 도핑 영역등)이 형성될 수 있음은 물론이다. 불순물의 도핑 및 활성화는 종래 실리콘이나 저마늄 소자 기반 공정에서 종래 알려진 어떠한 도핑 방법이나 활성화 방법을 사용하여도 무방하다. When forming the doped region, doped regions (n-type regions) having different electrical characteristics by using n-type impurities (P, As, etc.) and / or p-type impurities (B, Al, etc.) or by varying the doping concentration of the impurities , p-type region, heavy doped region, etc. may be formed. Doping and activating the impurities may use any known doping method or activation method in a conventional silicon or germanium device based process.
구체 예로, 저마늄 반도체 소자의 제조방법은 저마늄 채널 영역 상 저마늄 산화물막 및 이트륨 함유 지르코늄 산화물 막을 순차적으로 형성하는 단계; 채널 영역의 양 단 영역에 불순물을 도핑하여 소스 및 드레인을 형성하는 단계; 및 고압 수소 열처리하는 단계를 포함할 수 있다.As a specific example, a method of manufacturing a germanium semiconductor device may include sequentially forming a germanium oxide film and a yttrium-containing zirconium oxide film on a germanium channel region; Doping impurities at both ends of the channel region to form a source and a drain; And high pressure hydrogen heat treatment.
다른 구체예로, 저마늄 반도체 소자의 제조방법은 저마늄 채널 영역 상 저마늄 산화물막 및 이트륨 함유 지르코늄 산화물 막을 순차적으로 형성하는 단계; 채널 영역의 양 단 영역에 불순물을 도핑하여 소스 및 드레인을 형성하는 단계; 이트륨 함유 지르코늄 산화물 막 상, 소스 상 및 드레인 상 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계; 및 고압 수소 열처리하는 단계;를 포함할 수 있다. 이때, 도핑 농도나 도핑 영역의 위치등은, 제조하고자 하는 소자에 따라 적절히 설계 변경될 수 있음은 물론이다.In another embodiment, a method of manufacturing a germanium semiconductor device may include sequentially forming a germanium oxide film and an yttrium-containing zirconium oxide film on a germanium channel region; Doping impurities at both ends of the channel region to form a source and a drain; Forming a gate electrode, a source electrode and a drain electrode on the yttrium containing zirconium oxide film, the source phase and the drain phase; And performing a high pressure hydrogen heat treatment. In this case, the doping concentration or the location of the doped region may be appropriately changed according to the device to be manufactured.
게이트 전극, 소스 전극 또는 드레인 전극의 전극물질은 통상의 저마늄 기반 소자에서 저마늄과의 전기적 연결을 위해 사용되는 어떠한 물질이든 사용 가능하다. 구체적인 일 예로, 각 전극의 전극 물질은 Ni, Ti, Al, Pt, Au, Al, Zn, Cu등과 같은 금속 및/또는 플렉시블 소자에 유리한 그래핀이나 탄소나노튜브와 같은 전도성 나노 구조체를 포함할 수 있다. 게이트 전극, 소스 전극 및 드레인 전극은 각각 반도체 공정에서 전극을 형성하기 위해 통상적으로 사용하는 물리적 증착 또는 화학적 증착을 사용하여 수행될 수 있다. The electrode material of the gate electrode, the source electrode or the drain electrode may be any material used for electrical connection with germanium in a conventional germanium based device. As a specific example, the electrode material of each electrode may include conductive nanostructures such as graphene or carbon nanotubes, which are advantageous for metals and / or flexible devices such as Ni, Ti, Al, Pt, Au, Al, Zn, Cu, and the like. have. The gate electrode, the source electrode and the drain electrode may each be performed using physical vapor deposition or chemical vapor deposition which are commonly used to form electrodes in a semiconductor process.
반도체 소자의 특성 분석시, 절연막의 물리적 두께는 엘립소미터 및 투과전자현미경을 이용하여 분석하였으며, C-V(capacitance-voltage) 측정은 5kHz 내지 1MHz 주파수, 2~-2V 범위, 25mV의 진폭(amplitude) 및 300K의 온도(Dit 추출을 위한 측정시 100K 및 200K에서 수행)에서 수행되었다. I-V 측정은 B1500 semiconductor device analyzer (Agilent)를 사용하여 300K의 온도에서 수행되었다. In the characterization of the semiconductor device, the physical thickness of the insulating film was analyzed using an ellipsometer and transmission electron microscope, and the capacitance-voltage (CV) measurement was performed at a frequency of 5 kHz to 1 MHz, a range of 2 to 2 V, and an amplitude of 25 mV. And a temperature of 300K (performed at 100K and 200K when measured for D it extraction). IV measurements were performed at a temperature of 300K using a B1500 semiconductor device analyzer (Agilent).
도 1은 실 제조된 저마늄 반도체 소자의 단면을 관찰한 고배율투과전자현미경 사진이다. 상세하게, 도 1의 저마늄 반도체 소자는 저마늄 웨이퍼(p-type Ge wafer, ~1015cm-3 Ga 농도)를 2퍼센트의 불산 수용액과 증류수로 번갈아가면서 3회 세척한 후, 플라즈마 산화(plasma oxidation, 8W, 30sec, 상온)시켜 EOT 기준 0.2nm의 저마늄 산화물막을 형성한 후, 저마늄 산화물막 상 ZrO2와 Y2O3 타겟을 사용한 동시 스퍼터링법을 이용하여 4 원자%의 이트륨 함유 지르코늄 산화물막(3.7nm)을 증착한 후 질소 분위기 450℃에서 5분동안 어닐링(PDA)을 수행하고, 리소그래피 방법을 이용하여 이트륨 함유 지르코늄 산화물막 상 게이트 전극(Al/TiN)을 형성하고 저마늄 웨이퍼의 후면에 Al을 도포하여 후면 전극(backside electrode)을 형성한 후, 99.99부피%의 수소에서 19.7atm 압력으로 300℃ 온도에서 10분 동안 가압 수소 열처리(H2-HPA)하여 제조된 샘플(도 1의 After H2-HPA로 도시) 및 후면 전극 형성 후 가압 수소 열처리가 아닌 10부피% 수소와 90부피% 질소가 혼합된 혼합 가스에서 1atm압력으로 300℃ 온도에서 10분 동안 열처리(FGA)하여 제조된 샘플(도 1의 After FGA로 도시)이다. 도 1에서 알 수 있듯이 가압수소 열처리에 의해 이트륨 함유 지르코늄 산화물 막의 결정성이 크게 향상된 것을 확인할 수 있다.1 is a high magnification transmission electron micrograph observing a cross section of a real germanium semiconductor device. In detail, the germanium semiconductor device of FIG. 1 washes the germanium wafer (p-type Ge wafer, ~ 10 15 cm -3 Ga concentration) three times with alternating 2% hydrofluoric acid solution and distilled water, and then plasma oxidation ( plasma oxidation, 8W, 30sec, room temperature) to form a germanium oxide film having a thickness of 0.2 nm based on EOT, and then containing 4 atomic% of yttrium by simultaneous sputtering using ZrO 2 and Y 2 O 3 targets on the germanium oxide film. After depositing the zirconium oxide film (3.7 nm), annealing (PDA) was performed at 450 ° C. for 5 minutes in a nitrogen atmosphere, and a gate electrode (Al / TiN) was formed on the yttrium-containing zirconium oxide film by using a lithography method, and germanium After applying Al to the back of the wafer to form a backside electrode (backside electrode), a sample prepared by pressurized hydrogen heat treatment (H 2 -HPA) for 10 minutes at a temperature of 300 ℃ at 19.7atm pressure in 99.99% by volume of hydrogen ( After H 2 -HPA of Figure 1) and back Samples prepared by heat treatment (FGA) at 300 ° C. for 10 minutes at a temperature of 1 atm in a mixed gas mixed with 10 vol% hydrogen and 90 vol% nitrogen after formation of the electrode (not shown in FIG. 1) to be. As can be seen in Figure 1 it can be seen that the crystallinity of the yttrium-containing zirconium oxide film is greatly improved by the pressurized hydrogen heat treatment.
도 2는 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의 C-V를 300K에서 측정 도시한 도면이다. 이때, 도 2에서 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 C-V 측정 결과이며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리에 의해 제조된 샘플의 결과이다. 도 2에서 알 수 있듯이, 고압 수소 열처리에 의해 계면 트랩 밀도가 낮아지고 절연막이 결정화됨에 따라서 전기적인 특성이 향상되는 것을 확인할 수 있다.FIG. 2 is a diagram showing CVs of samples prepared in the same manner as the germanium semiconductor device of FIG. 1 at 300 K, except that a 4 atomic% yttrium-containing zirconium oxide film was manufactured to a thickness of 3.7 nm during simultaneous sputtering. At this time, 'After H 2 -HPA' in Figure 2 is the result of CV measurement of the sample prepared by the pressurized hydrogen heat treatment in the same manner as the sample of Figure 1, 'After FGA' is the same 10 vol% hydrogen mixed gas as in the sample Results of samples prepared by heat treatment performed under 1 atm pressure at. As can be seen in Figure 2, it can be seen that the electrical properties improve as the interface trap density is lowered by the high pressure hydrogen heat treatment and the insulating film is crystallized.
도 3은 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm, 7.4nm 또는 11.1nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의 게이트 절연막 유전상수 값 및 EOT를 도시한 도면이다. 도 3에서, 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 C-V 측정 결과이며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리에 의해 제조된 샘플이다.FIG. 3 shows gate dielectric constant values of samples prepared by the same method as the germanium semiconductor device of FIG. 1 except that a yttrium-containing zirconium oxide film having 4 atomic% of yttrium containing 3.7 nm, 7.4 nm, or 11.1 nm thickness was prepared during simultaneous sputtering And EOT. In FIG. 3, 'After H 2 -HPA' is the result of CV measurement of a sample prepared by pressurized hydrogen heat treatment in the same manner as in FIG. 1 sample, and 'After FGA' is the same as in FIG. A sample prepared by heat treatment performed under 1 atm pressure.
도 3에서 알 수 있듯이, 절연막의 품질 향상을 위해 일반적으로 수행되는 열처리(FGA) 대비, 고압 수소 열처리(H2-HPA)에 의해 절연막의 유전상수가 47.8로 크게 향상됨을 알 수 있으며, 이에 의해 20nm에 이르는 물리 두께를 가질 때에도 2.0 이하의 EOT가 구현됨을 알 수 있다.As can be seen in Figure 3, compared to the heat treatment (FGA) generally performed to improve the quality of the insulating film, it can be seen that the dielectric constant of the insulating film is significantly improved by 47.8 by high-pressure hydrogen heat treatment (H 2 -HPA), thereby It can be seen that an EOT of 2.0 or less is realized even with a physical thickness of 20 nm.
도 4는 동시 스퍼터링시 0, 2, 2.2, 3.6, 5.2, 7.1 원자%의 이트륨 함유 지르코늄 산화물 막을 18.5nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조되고 고압 수소 열처리(H2-HPA)된 샘플들의 C-V 측정 결과로부터 산출된 히스테리시스(hysteresis) 크기를 도시한 도면이다. 도 4에서 알 수 있듯이, 고유전막이 3~6 원자%의 이트륨 함유하는 경우 그 외의 범위 대비 히스테리시스가 급격하게 작아짐을 알 수 있으며, 고유전막이 3~6 원자%의 이트륨 함유하고 고압 수소 열처리 하는 경우 절연막과 저마늄 채널간 계면 결함이 작은 우수한 특성의 계면이 형성됨을 확인 할 수 있다. FIG. 4 is prepared by the same method as the germanium semiconductor device of FIG. 1 except that a yttrium-containing zirconium oxide film of 0, 2, 2.2, 3.6, 5.2, and 7.1 atomic percent in simultaneous sputtering is manufactured to a thickness of 18.5 nm, and is subjected to high pressure hydrogen heat treatment. The figure shows the hysteresis magnitude calculated from the CV measurement results of (H 2 -HPA) samples. As can be seen in Figure 4, when the high dielectric film contains 3 to 6 atomic% of yttrium it can be seen that the hysteresis is sharply reduced compared to the other range, the high dielectric film containing 3 to 6 atomic% of yttrium and the high pressure hydrogen heat treatment In this case, it can be seen that an interface having excellent characteristics with a small interface defect between the insulating layer and the germanium channel is formed.
도 5는 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의200K에서의 C-V 측정 결과를 도시한 도면 및 100K 또는 200K의 C-V 결과로부터 산출된 계면트랩밀도(Dit)를 도시한 도면이다. 도 5에서 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 결과를 의미하며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리에 의해 제조된 샘플의 결과를 의미한다. FIG. 5 shows the results of CV measurements at 200 K of samples fabricated in the same manner as the germanium semiconductor device of FIG. 1 except that a 4 atomic% yttrium containing zirconium oxide film was prepared at a thickness of 3.7 nm upon simultaneous sputtering. FIG. It is a figure which shows the interface trap density D it calculated from the CV result of 100K or 200K. In Figure 5 'After H 2 -HPA' means the result of the sample prepared by the pressurized hydrogen heat treatment in the same manner as the sample of Figure 1, 'After FGA' is the same as in Figure 1 sample 1atm in 10% by volume hydrogen mixed gas Means the result of a sample produced by a heat treatment performed under pressure.
도 5에서 알 수 있듯이, 고압 수소 열처리(HPA)에 의해 제조된 샘플의 경우 일반적인 열처리(FGA)에 의해 제조된 샘플의 계면트랩밀도 대비 65% 이상 감소된 계면트랩밀도를 가짐을 알 수 있으며, 계면트랩밀도가 4.2x011 eV-1cm-2에 불과하여 현재 보고된 최고 수준에 이르는 우수한 계면 특성을 가짐을 알 수 있다.As can be seen in Figure 5, in the case of the sample prepared by the high pressure hydrogen heat treatment (HPA) it can be seen that the interface trap density reduced by more than 65% compared to the interface trap density of the sample prepared by the general heat treatment (FGA), The interfacial trap density is only 4.2x0 11 eV -1 cm -2 , indicating excellent interfacial properties up to the highest level reported at present.
도 6은 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의 I-V를 측정하여, 전계 크기에 따른 게이트 누설 전류를 도시한 도면이다. 도 6에서 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 결과를 의미하며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리(FGA)에 의해 제조된 샘플의 결과를 의미한다. 또한, 도 6에서 Jg@VFB-1V의 점선은 플랫 밴드 전압 - 1V 지점에서의 게이트 누설 전류를 의미하는 것이다. FIG. 6 shows the measurement of IV of samples manufactured by the same method as the germanium semiconductor device of FIG. 1 except that a 4 atomic% yttrium-containing zirconium oxide film was manufactured to a thickness of 3.7 nm during simultaneous sputtering, and gate leakage according to electric field size was measured. It is a figure which shows electric current. In Figure 6 'After H 2 -HPA' means the result of the sample prepared by the pressurized hydrogen heat treatment in the same manner as the sample of Figure 1, 'After FGA' is the same as in Figure 1 sample 1atm in 10% by volume hydrogen mixed gas Means the result of a sample made by heat treatment (FGA) performed under pressure. In addition, the dotted line of J g @V FB -1V in FIG. 6 means the gate leakage current at the flat band voltage-1V point.
도 6에서 알 수 있듯이, EOT가 0.57nm에 불과함에도 불구하고, 두꺼운 물리적 두께 및 절연막의 고결정성에 의해, 게이트 누설 전류의 값이 매우 낮은 것을 확인할 수 있다.As can be seen from FIG. 6, although the EOT is only 0.57 nm, the gate leakage current value is very low due to the thick physical thickness and high crystallinity of the insulating film.
이상과 같이 본 발명에서는 특정된 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. In the present invention as described above has been described by specific embodiments and limited embodiments and drawings, but this is only provided to help a more general understanding of the present invention, the present invention is not limited to the above embodiments, the present invention Those skilled in the art can make various modifications and variations from this description.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and all the things that are equivalent to or equivalent to the claims as well as the following claims will belong to the scope of the present invention. .
Claims (13)
상기 저마늄 채널상 위치하는 절연막;
을 포함하되,
상기 절연막의 유전상수는 40 이상이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1012 (eV-1cm-2)이하의 계면트랩밀도(Dit)를 갖는 저마늄 반도체 소자.Germanium (Ge) channels; And
An insulating layer on the germanium channel;
Including,
The dielectric constant of the insulating layer is 40 or more and 10 12 (eV -1) in the range of Ei -0.2 eV to Ei + 0.2 eV based on the centers (Ei, eV) of the energy band gap of germanium constituting the germanium channel. Germanium semiconductor device having an interface trap density (D it ) of less than cm -2 ).
상기 절연막은 상기 저마늄 채널과 접하여 위치하는 저마늄 산화물막; 및 상기 저마늄 산화물 막상 위치하는 이트륨 함유 지르코늄 산화물의 고유전막;을 포함하는 저마늄 반도체 소자.The method of claim 1,
The insulating layer may include a germanium oxide layer in contact with the germanium channel; And a high dielectric film of yttrium-containing zirconium oxide positioned on the germanium oxide film.
저마늄 산화물막의 두께는 0.1 내지 1nm인 저마늄 반도체 소자.The method of claim 2,
A germanium semiconductor device having a germanium oxide film having a thickness of 0.1 to 1 nm.
상기 고유전막은 3 내지 6 원자%(atomic%) 이트륨을 함유하는 저마늄 반도체 소자.The method of claim 2,
The high dielectric film is a germanium semiconductor device containing 3 to 6 atomic% yttrium.
상기 고유전막의 두께는 1 내지 30nm인 저마늄 반도체 소자.The method of claim 2,
The germanium semiconductor device having a thickness of the high dielectric film is 1 to 30nm.
상기 절연막은 가압 수소 열처리된 저마늄 반도체 소자.The method of claim 1,
The insulating film is a germanium semiconductor device subjected to pressure hydrogen heat treatment.
상기 반도체 소자는 상기 저마늄 채널을 사이에 두고 서로 이격된 소스와 드레인을 더 포함하는 저마늄 반도체 소자.The method of claim 1,
The semiconductor device further comprises a source and a drain spaced apart from each other with the germanium channel interposed therebetween.
a) 단계 후, b) 상기 절연막을 가압 수소 열처리하는 단계;를 더 포함하는 저마늄 반도체 소자의 제조방법.The method of claim 8,
After the step a), b) pressurizing hydrogen heat treatment of the insulating film; manufacturing method of a germanium semiconductor device further comprising.
상기 가압 수소 열처리는 적어도 90부피% 이상의 수소 또는 중수소에 의한 가압 열처리인 저마늄 반도체 소자의 제조방법.The method of claim 9,
And the pressurized hydrogen heat treatment is a pressurized heat treatment by hydrogen or deuterium of at least 90% by volume or more.
상기 가압 수소 열처리시 압력은 2 내지 30 atm인 저마늄 반도체 소자의 제조방법.The method of claim 9,
The pressure of the pressurized hydrogen heat treatment method of manufacturing a germanium semiconductor device is 2 to 30 atm.
상기 가압 수소 열처리시 압력은 15 내지 30 atm인 저마늄 반도체 소자의 제조방법.The method of claim 11,
The pressure of the pressurized hydrogen heat treatment method of manufacturing a germanium semiconductor device is 15 to 30 atm.
상기 가압 수소 열처리시 열처리 온도는 300 내지 500℃인 저마늄 반도체 소자의 제조방법.The method of claim 10,
The heat treatment temperature during the pressurized hydrogen heat treatment method of manufacturing a germanium semiconductor device is 300 to 500 ℃.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20180032869 | 2018-03-21 | ||
| KR1020180032869 | 2018-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190110916A true KR20190110916A (en) | 2019-10-01 |
| KR102056312B1 KR102056312B1 (en) | 2019-12-16 |
Family
ID=68207553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180037209A KR102056312B1 (en) | 2018-03-21 | 2018-03-30 | Ge Semiconductor Device Having High-k Insulating Film and the Fabrication Method Thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102056312B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130088188A (en) | 2010-12-21 | 2013-08-07 | 인텔 코오퍼레이션 | Transistors with high concentration of boron doped germanium |
-
2018
- 2018-03-30 KR KR1020180037209A patent/KR102056312B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130088188A (en) | 2010-12-21 | 2013-08-07 | 인텔 코오퍼레이션 | Transistors with high concentration of boron doped germanium |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102056312B1 (en) | 2019-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2306497B1 (en) | Method for manufacturing a low defect interface between a dielectric and a III/V compound | |
| Eisenbeiser et al. | Field effect transistors with SrTiO 3 gate dielectric on Si | |
| Wang et al. | A physical model for the hysteresis phenomenon of the ultrathin ZrO 2 film | |
| US9530893B2 (en) | Semiconductor device, measurement apparatus, and measurement method of relative permittivity | |
| Azam et al. | Engineering a unified dielectric solution for AlGaN/GaN MOS-HFET gate and access regions | |
| Kim et al. | Dipole formation and electrical properties according to SiO2 layer thickness at an Al2O3/SiO2 interface | |
| Wu et al. | Characteristics of Self-Aligned Gate-First Ge p-and n-Channel MOSFETs Using CVD $\hbox {HfO} _ {2} $ Gate Dielectric and Si Surface Passivation | |
| Bak et al. | In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric | |
| Turut et al. | Effect of the Al2O3 interfacial layer thickness on the measurement temperature-induced I–V characteristics in Au/Ti/Al2O3/n-GaAs structures | |
| KR102056312B1 (en) | Ge Semiconductor Device Having High-k Insulating Film and the Fabrication Method Thereof | |
| JP2008053554A (en) | Electronic device, and manufacturing method thereof | |
| Xuan et al. | Minority-carrier characteristics of InGaAs metal-oxide-semiconductor structures using atomic-layer-deposited Al2O3 gate dielectric | |
| US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
| Ye et al. | Capacitance-voltage characterization of atomic-layer-deposited Al2O3/InGaAs and Al2O3/GaAs metal-oxide-semiconductor structures | |
| Liu et al. | Wet thermal annealing effect on TaN/HfO2/Ge metal—oxide—semiconductor capacitors with and without a GeO2 passivation layer | |
| Huang et al. | Interface Trap Density Reduction Due to AlGeO Interfacial Layer Formation by Al Capping on Al 2 O 3/GeO x/Ge Stack | |
| Dimoulas | Electrically active interface and bulk semiconductor defects in high-k/Germanium structures | |
| Joo et al. | Dependence of Chemical Composition Ratio on Electrical Properties of HfO2–Al2O3 Gate Dielectric | |
| Watanabe et al. | Gate stack technologies for SiC power MOSFETs | |
| Chen et al. | Electrical characteristics of thin HfO2 gate dielectrics prepared using different pre-deposition surface treatments | |
| Jiang et al. | Balanced Performance Improvement and Low-Frequency Noise of TMA-Passivated GaSb MOS Capacitors Using Bilayered HfO $ _ {\text {2}} $/Al $ _ {\text {2}} $ O $ _ {\text {3}} $ Gate Dielectrics | |
| Morisaki et al. | Effects of interface oxide layer on HfO 2 gate dielectrics [MISFETS] | |
| Lee et al. | High-quality HfO2/HfSe2 gate stack for low-power steep-switching computing devices | |
| Qingchun | Germanium MOSFETs with high-K gate dielectric and advanced source/drain structure | |
| Watanabe et al. | Design and control of interface reaction between Al-based dielectrics and AlGaN layer for hysteresis-free AlGaN/GaN MOS-HFETs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |