KR20190110504A - Resistance-change memory and method for switching the same - Google Patents
Resistance-change memory and method for switching the same Download PDFInfo
- Publication number
- KR20190110504A KR20190110504A KR1020190114608A KR20190114608A KR20190110504A KR 20190110504 A KR20190110504 A KR 20190110504A KR 1020190114608 A KR1020190114608 A KR 1020190114608A KR 20190114608 A KR20190114608 A KR 20190114608A KR 20190110504 A KR20190110504 A KR 20190110504A
- Authority
- KR
- South Korea
- Prior art keywords
- polarity
- voltage
- resistance change
- change layer
- reset
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000008859 change Effects 0.000 claims description 176
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910021389 graphene Inorganic materials 0.000 claims description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000395 magnesium oxide Substances 0.000 claims description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 4
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000004549 pulsed laser deposition Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 49
- 238000009826 distribution Methods 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H01L45/1253—
-
- H01L45/145—
-
- H01L45/1608—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 저항 변화 메모리 소자 및 이의 스위칭 방법에 관한 것으로, 보다 상세하게는, 리셋 과정 및 셋 과정의 인가 전압의 분포를 감소시키고, 필라멘트의 변화 폭을 감소시켜 내구성 및 균일성을 향상시킬 수 있는 저항 변화 메모리 소자 및 이의 스위칭 방법에 관한 것이다.The present invention relates to a resistance change memory device and a switching method thereof, and more particularly, to reduce the distribution of the applied voltage of the reset process and the set process, and to reduce the change width of the filament to improve durability and uniformity. A resistive change memory device and a switching method thereof.
반도체 메모리 소자는 단위 면적당 메모리 셀의 수(즉, 집적도)가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.Since semiconductor memory devices have a high number of memory cells per unit area (that is, an integration degree), a fast operation speed, and a low-power driving capability, many studies have been conducted. Various types of memory devices have been developed.
일반적으로 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, DRAM은 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 휘발성 메모리라는 단점이 있다.In general, semiconductor memory devices include many memory cells that are circuitry connected. In the case of DRAM (Dynamic Random Access Memory), a typical semiconductor memory device, a unit memory cell is generally composed of one switch and one capacitor. DRAM has the advantage of high integration and fast operation speed. However, DRAM has a disadvantage that it is a volatile memory in which all stored data is lost after the power is turned off.
반면, 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래시 메모리이다. 플래시 메모리는 비휘발성의 특성을 갖는 장점을 지니고 있으나, DRAM에 비해 동작 속도가 느리다는 단점이 있다. 이에 따라, 위와 같은 플래시 메모리의 단점을 극복하기 위하여 많은 연구가 진행되고 있다.On the other hand, a flash memory is a representative example of a nonvolatile memory device in which stored data can be preserved even after the power is turned off. Flash memory has the advantage of having a non-volatile characteristic, but has a disadvantage in that the operating speed is slower than DRAM. Accordingly, many studies have been conducted to overcome the disadvantages of the flash memory.
그 결과, 최근에는 저항 변환 물질의 저항 변환 특성을 이용한 저항성 메모리 소자(resistive random access memory; ReRAM)가 개발되고 있다. 즉, ReRAM은 일부 금속산화물에 적당한 전기적 신호를 가하면 저항이 큰 상태(OFF state)에서 저항이 작은 상태(ON state)로 바뀌는 현상을 이용한 것이다. 보다 상세하게는, 저항 변환 물질에 셋 전압(set voltage; SV) 이상의 전압을 인가하면 저항이 작아져 ON 상태가 되고, 저항 변환 물질에 리셋 전류(reset current; RC) 이상의 전류를 인가하면 다시 저항이 커져서 OFF 상태가 되는 특징을 이용하는 것이 ReRAM의 원리이다.As a result, in recent years, a resistive random access memory (ReRAM) using a resistance conversion characteristic of a resistance conversion material has been developed. In other words, ReRAM uses a phenomenon in which, when an appropriate electrical signal is applied to some metal oxides, the resistance is changed from the OFF state to the ON state. More specifically, applying a voltage greater than or equal to a set voltage (SV) to the resistance converting material causes the resistance to become small and becomes ON, and applying a current equal to or greater than a reset current (RC) to the resistance converting material causes the resistance to recur. It is the principle of ReRAM to use this feature that becomes larger and becomes OFF.
ReRAM 소자는 안정적인 스위칭 동작 전에 포밍(forming) 과정이 필요 하다. 일반적으로 스위칭 동작의 읽기, 쓰기, 지우기 전압보다 훨씬 큰 전압 바이어스에서 포밍 현상이 나타나게 되므로 고집적 어레이 구조로 적용 시 회로 구성에 있어서 어려움을 가져올 뿐만 아니라 인접 셀에 영향을 줄 가능성을 내포하고 있다. 또한 고 전압과정에서 소자가 터져버리는 하드 브레이크다운 (Hard breakdown) 현상이 나타나기도 하므로 수율에도 문제를 주며 이를 막기 위해 제한 전류를 설정하는 것 역시 또 다른 추가 설계가 개입 되어야 하는 불편함이 있다. 더욱이 포밍 현상을 유도하는 전압의 크기, 제한 전류, 극성에 따라 포밍 현상 이후에 나타나는 스위칭 특성이 달라지는 문제점도 발견되고 있다.ReRAM devices require a forming process before a stable switching operation. In general, foaming occurs at a voltage bias that is much larger than the read, write, and erase voltages of the switching operation. Therefore, when applied to the highly integrated array structure, the circuit configuration may not only cause difficulty but also affect adjacent cells. In addition, hard breakdown, which causes the device to burst during high voltages, can also lead to problems in yield, and setting the limit current to prevent this is also inconvenient to involve another additional design. In addition, there is a problem in that switching characteristics appearing after the forming phenomenon vary depending on the magnitude, the limiting current, and the polarity of the forming voltage.
본 발명의 실시예의 목적은 저항 변화 메모리 소자의 포밍 전압과 다른 극성을 갖는 스위칭 전압을 인가하여 필라멘트의 변화 폭을 감소시킴으로써, 소자의 안정성 및 내구성을 향상시키기 위한 것이다.An object of the embodiment of the present invention is to improve the stability and durability of the device by applying a switching voltage having a polarity different from the forming voltage of the resistance change memory device to reduce the change width of the filament.
본 발명의 실시예의 목적은 저항 변화 메모리 소자의 포밍 전압과 다른 극성을 갖는 스위칭 전압을 인가하여 저저항 상태 및 고저항 상태에서의 전류 산포를 감소시켜 소자의 균일성을 향상시키기 위한 것이다.An embodiment of the present invention is to improve the uniformity of the device by applying a switching voltage having a different polarity from the forming voltage of the resistance change memory device to reduce the current distribution in the low and high resistance state.
본 발명의 일 실시예에 따른 저항 변화 메모리 소자는 하부 전극, 상기 하부 전극 상에 형성되는 저항 변화층, 상기 저항 변화층 상에 형성되는 상부 전극을 포함하고, 상기 저항 변화층은 상기 상부 전극에 제1 극성의 포밍 전압이 인가되어 양전하를 띄는 산소 공공이 반대쪽으로 밀려나 상기 저항 변화층 내에 상기 하부 전극에서부터 상기 상부 전극 방향으로 콘(cone) 모양의 필라멘트(filament)가 생성되도록 포밍(forming)되고, 상기 저항 변화층은 상기 상부 전극에 상기 제1 극성의 전압과 반대의 극성을 갖는 제2 극성의 리셋 전압이 인가되어 상기 저항 변화층이 셋(set) 상태에서 리셋(reset) 상태로 전환되거나, 상기 상부 전극에 제2 극성의 셋 전압이 인가되어 리셋 상태에서 셋 상태로 전환되도록 스위칭(switching)된다.A resistance change memory device according to an embodiment of the present invention includes a lower electrode, a resistance change layer formed on the lower electrode, and an upper electrode formed on the resistance change layer, wherein the resistance change layer is formed on the upper electrode. A positive polarity forming voltage is applied to push the positively charged oxygen vacancies to the opposite side to form a conical filament from the lower electrode toward the upper electrode in the resistance change layer. The resistance change layer is applied with a reset voltage of a second polarity having a polarity opposite to the voltage of the first polarity to the upper electrode such that the resistance change layer is switched from a set state to a reset state. The set voltage of the second polarity is applied to the upper electrode and switched to switch from the reset state to the set state.
상기 스위칭은 상기 상부 전극에 상기 제1 극성과 다른 극성을 갖는 상기 제2 극성의 리셋 전압을 인가하여 넓게 형성된 상기 콘 모양 필라멘트의 하부 부분이 상기 하부 전극으로부터 밀려나서 필라멘트가 끊어지게 하고, 상기 상부 전극에 상기 제2 극성의 셋 전압을 인가하여 상기 끊어진 필라멘트가 하부전극에 다시 연결되며, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 동일한 극성을 갖도록 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압을 인가할 수 있다.The switching causes the lower part of the cone-shaped filament formed by applying a reset voltage of the second polarity having a polarity different from the first polarity to the upper electrode to be pushed out of the lower electrode to break the filament, The broken filament is connected to the lower electrode again by applying the set voltage of the second polarity to the electrode, and the reset voltage of the second polarity and the reset voltage of the second polarity have the same polarity. And a set voltage of the second polarity.
상기 제1 극성의 포밍 전압은 음의 전압이고, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 양의 전압일 수 있다.The forming voltage of the first polarity may be a negative voltage, and the reset voltage of the second polarity and the set voltage of the second polarity may be positive voltages.
상기 제1 극성의 포밍 전압은 양의 전압이고, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 음의 전압일 수 있다.The forming voltage of the first polarity may be a positive voltage, and the reset voltage of the second polarity and the set voltage of the second polarity may be negative voltages.
상기 저항 변화층의 두께는 10 nm 내지 50 nm일 수 있다.The resistance change layer may have a thickness of about 10 nm to about 50 nm.
상기 저항 변화층은 마그네슘 산화물(MgO), 아연 산화물(ZnO), 티타늄 산화물(TiO2), 니켈 산화물(NiO), 실리콘 산화물(SiO2), 니오븀 산화물(Nb2O5), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 이리듐 산화물(Y2O3) 및 탄탈륨 산화물(Ta2O5) 중 적어도 어느 하나를 포함할 수 있다.The resistance change layer may include magnesium oxide (MgO), zinc oxide (ZnO), titanium oxide (TiO 2), nickel oxide (NiO), silicon oxide (SiO 2), niobium oxide (Nb 2 O 5), aluminum oxide (Al 2 O 3), and hafnium oxide ( HfO 2), zirconium oxide (ZrO 2), iridium oxide (Y 2 O 3), and tantalum oxide (Ta 2 O 5).
상기 상부 전극 및 하부 전극은 알루미늄(Al), 티타늄(Ti), 니켈(Ni), 크롬(Cr), 은(Ag), 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 하프늄(Hf), 텅스텐(W), 구리(Cu), 티타늄질화물(TiN), 탄탈륨질화물(TaN) 및 그래핀(graphene) 중 적어도 어느 하나를 포함할 수 있다.The upper electrode and the lower electrode are aluminum (Al), titanium (Ti), nickel (Ni), chromium (Cr), silver (Ag), platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru) ), Hafnium (Hf), tungsten (W), copper (Cu), titanium nitride (TiN), tantalum nitride (TaN) and graphene (graphene).
상기 저항 변화층은 물리적 기상 증착법(Physical Vapordeposition: PVD), 화학적 기상 증착법(Chemical Vapor Deposition: CVD), 스퍼터링(Sputtering), 펄스 레이저 증착법(Pulsed Laser Deposition: PLD), 증발법(Thermal Evaporation), 전자빔 증발법(Electron Beam Evaporation), 원자층 증착법(Atomic Layer Deposition: ALD) 및 분자선 에피택시 증착법(Molecular Beam Epitaxy: MBE) 중 어느 하나를 이용하여 형성할 수 있다.The resistive change layer may include physical vapor deposition (PVD), chemical vapor deposition (CVD), sputtering, pulsed laser deposition (PLD), thermal evaporation, and electron beam. It can be formed using any one of the evaporation method (Electron Beam Evaporation), atomic layer deposition (ALD) and molecular beam epitaxy (MBE).
본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 하부 전극, 상기 하부 전극 상에 형성되는 저항 변화층, 상기 저항 변화층 상에 형성되는 상부 전극을 포함하는 저항 변화 메모리 스위칭 방법에 있어서, 상기 상부 전극에 제1 극성의 포밍 전압을 인가하여 양전하를 띄는 산소 공공이 반대쪽으로 밀려나 상기 저항 변화층 내에 상기 하부 전극에서부터 상기 상부 전극 방향으로 콘(cone) 모양의 필라멘트(filament)가 생성되도록 상기 저항 변화층을 포밍(forming)시키는 단계, 및 상기 상부 전극에 상기 제1 극성의 포밍 전압과 반대의 극성을 갖는 제2 극성의 리셋 전압을 인가하여 상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭 및 상기 상부 전극에 상기 제2 극성의 셋 전압을 인가하여 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭을 적어도 2회 이상 교차 수행하여 상기 저항 변화층을 스위칭 시키는 단계를 포함하고, 상기 저항 변화층은 상기 상부 전극에 제1 극성의 포밍 전압이 인가되어 양전하를 띄는 산소 공공이 반대쪽으로 밀려나 상기 저항 변화층 내에 상기 하부 전극에서부터 상기 상부 전극 방향으로 콘(cone) 모양의 필라멘트(filament)가 생성되도록 포밍(forming)되고, 상기 저항 변화층은 상기 상부 전극에 상기 제1 극성의 전압과 반대의 극성을 갖는 제2 극성의 리셋 전압이 인가되어 상기 저항 변화층이 셋(set) 상태에서 리셋(reset) 상태로 전환되거나, 상기 상부 전극에 제2 극성의 셋 전압이 인가되어 리셋 상태에서 셋 상태로 전환되도록 스위칭(switching)되며, 상기 스위칭은 상기 상부 전극에 상기 제1 극성과 다른 극성을 갖는 상기 제2 극성의 리셋 전압을 인가하여 넓게 형성된 상기 콘 모양 필라멘트의 하부 부분이 상기 하부 전극으로부터 밀려나서 필라멘트가 끊어지게 하고, 상기 상부 전극에 상기 제2 극성의 셋 전압을 인가하여 상기 끊어진 필라멘트가 하부전극에 다시 연결되며, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 동일한 극성을 갖도록 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압을 인가한다.In the method of switching a resistance change memory device according to an embodiment of the present invention, in the resistance change memory switching method comprising a lower electrode, a resistance change layer formed on the lower electrode, the upper electrode formed on the resistance change layer, By applying a forming voltage having a first polarity to the upper electrode, positively charged oxygen vacancies are pushed to the opposite side so that a cone-shaped filament is generated from the lower electrode toward the upper electrode in the resistance change layer. Forming a resistance change layer, and applying a reset voltage of a second polarity having a polarity opposite to that of the first polarity to the upper electrode to reset the resistance change layer in a set state. Reset switching to switch to a reset state and a set voltage of the second polarity is applied to the upper electrode to reset the set state. Switching the resistance change layer by performing cross switching at least two times of switching, wherein the resistance change layer has a positive polarity formed by applying a forming voltage having a first polarity to the upper electrode toward the opposite side. It is pushed to form a conical filament from the lower electrode toward the upper electrode in the resistance change layer, and the resistance change layer is formed at the upper electrode with the voltage of the first polarity. A reset voltage of a second polarity having an opposite polarity is applied so that the resistance change layer is changed from a set state to a reset state, or a set voltage of a second polarity is applied to the upper electrode in a reset state. Switching to a set state, wherein the switching is performed before the reset of the second polarity having a polarity different from the first polarity to the upper electrode. The lower portion of the cone-shaped filament formed by applying a wider is pushed out of the lower electrode to break the filament, by applying a set voltage of the second polarity to the upper electrode, the broken filament is connected to the lower electrode again, The reset voltage of the second polarity and the set voltage of the second polarity are applied to the reset voltage of the second polarity and the set voltage of the second polarity so as to have the same polarity.
본 발명의 실시예에 따르면 저항 변화 메모리 소자의 포밍 전압과 다른 극성을 갖는 스위칭 전압을 인가하여 필라멘트의 변화 폭을 감소시킴으로써, 소자의 안정성 및 내구성을 향상시킬 수 있다.According to the exemplary embodiment of the present invention, by changing the filament by applying a switching voltage having a different polarity from the forming voltage of the resistance change memory device, the stability and durability of the device may be improved.
본 발명의 실시예에 따르면 저항 변화 메모리 소자의 포밍 전압과 다른 극성을 갖는 스위칭 전압을 인가하여 저저항 상태 및 고저항 상태에서의 전류 산포를 감소시켜 소자의 균일성을 향상시킬 수 있다.According to an embodiment of the present invention, by applying a switching voltage having a different polarity from the forming voltage of the resistance change memory device, current uniformity may be reduced in the low resistance state and the high resistance state to improve device uniformity.
도 1a 내지 도 1c는 종래의 저항 변화 메모리 소자의 스위칭 방법을 도시한 단면도이다.
도 1d는 포밍 전압 및 스위칭 전압이 양(+)의 전압인 경우의 종래의 저항 변화 메모리의 단극성 스위칭 방법을 도시한 그래프이고, 도 1e는 포밍 전압 및 스위칭 전압이 음(-)의 전압인 경우의 종래의 저항 변화 메모리의 단극성 스위칭 방법을 도시한 그래프이며, 도 1f는 포밍 전압 및 스위칭 전압이 양(+)의 전압인 경우의 종래의 저항 변화 메모리의 이극성 스위칭 방법을 도시한 그래프이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법을 도시한 단면도이다
도 3a 내지 도 3d는 제1 극성의 포밍 전압이 음(-)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법을 도시한 그래프이다.
도 4a 내지 도 4d는 제1 극성의 포밍 전압이 양(+)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법을 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 셋 과정 및 리셋 과정의 전압 분포를 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 저저항 상태 및 고저항 상태의 전류 산포를 도시한 그래프이다.
도 7a는 포밍 전압과 스위칭 전압의 극성이 동일한 종래의 저항 변화 메모리 소자의 내구성을 도시한 그래프이고, 도 7b는 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 내구성을 도시한 그래프이다.1A to 1C are cross-sectional views illustrating a switching method of a conventional resistance change memory device.
FIG. 1D is a graph illustrating a unipolar switching method of a conventional resistance change memory when the forming voltage and the switching voltage are positive voltages, and FIG. 1E is a negative voltage of the forming voltage and the switching voltages. FIG. 1F is a graph illustrating a bipolar switching method of a conventional resistance change memory when the forming voltage and the switching voltage are a positive voltage. FIG. to be.
2A to 2C are cross-sectional views illustrating a switching method of a resistance change memory device according to an exemplary embodiment of the present invention.
3A to 3D are graphs illustrating a switching method of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a negative voltage.
4A to 4D are graphs illustrating a switching method of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a positive voltage.
5 is a graph illustrating a voltage distribution of a set process and a reset process of a switching method of a resistance change memory device according to an exemplary embodiment of the present invention.
FIG. 6 is a graph illustrating a current distribution in a low resistance state and a high resistance state of a switching method of a resistance change memory device according to an exemplary embodiment of the present invention.
FIG. 7A is a graph illustrating the durability of a conventional resistance change memory device having the same polarity of the forming voltage and the switching voltage, and FIG. 7B is a graph illustrating the durability of the switching method of the resistance change memory device according to an exemplary embodiment of the present invention. .
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.Meanwhile, terms such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only to distinguish one component from another.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In addition, when a part such as a film, layer, area, configuration request, etc. is said to be "on" or "on" another part, the other film, layer, area, component in the middle, as well as when it is directly above another part. It also includes the case where it is interposed.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.On the other hand, in describing the present invention, when it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terminology used herein is a term used to properly express an embodiment of the present invention, which may vary according to a user, an operator's intention, or a custom in the field to which the present invention belongs. Therefore, the definitions of the terms should be made based on the contents throughout the specification.
도 1a 내지 도 1c는 종래의 저항 변화 메모리 소자의 스위칭 방법을 도시한 단면도이다.1A to 1C are cross-sectional views illustrating a switching method of a conventional resistance change memory device.
도 1a는 종래의 저항 변화 메모리 소자의 포밍 과정을 도시한 단면도이고, 도 1b는 종래의 저항 변화 메모리 소자의 리셋 과정을 도시한 단면도이며, 도 1c는 종래의 저항 변화 메모리 소자의 셋 과정을 도시한 단면도이다.1A is a cross-sectional view illustrating a conventional forming process of a resistance change memory device, FIG. 1B is a cross-sectional view illustrating a resetting process of a conventional resistance change memory device, and FIG. 1C illustrates a set process of a conventional resistive change memory device. One cross section.
저항 변화 메모리 소자는 하부 전극(10), 저항 변화층(20) 및 상부 전극(30)을 순차적으로 포함한다.The resistance change memory device sequentially includes a
저항 변화 메모리 소자를 동작시키는 경우, 저항 변화층(20)의 저항이 변화 가능한 상태로 만들어 주는 포밍 과정을 진행하게 된다.When the resistance change memory device is operated, a forming process is performed to make the resistance of the
보다 구조체적으로, 포밍 과정은 저항 변화 메모리 소자에 고저항 상태(high resistance state, HRS)와 저저항 상태(low resistance state, LRS)를 가역적으로 변화 가능한 저항 기억 특성을 부여하기 위해서 행해지는 것으로, 저항 변화층(20)에 절연 파괴 전압 상당의 전압을 인가하는 것이다. 저항 변화 메모리 소자에 전압을 인가하여 저항 변화층(20)을 소프트 브레이크다운(soft breakdown)시킴으로써, 저항 변화층(20) 중에 전도성 필라멘트(F)가 형성되고, 상술한 전도성 필라멘트(F)에 의해 저항 기억 특성이 발현되는 것이라 여겨지고 있다.More structurally, the forming process is performed to give the resistance change memory device a resistance memory characteristic that is reversibly changeable between a high resistance state (HRS) and a low resistance state (LRS). The voltage corresponding to the dielectric breakdown voltage is applied to the
포밍 과정을 진행한 다음, 상부 전극(30)에 전압을 인가하여 저항 변화층(20) 내에 전도성 필라멘트(F)가 다시 소멸 상태가 되어서 금속 이온이 저항 변화층(20) 내에서 흩어져 저항 변화층(300)이 저항이 높은 상태가 되게 하는 것이 리셋(reset) 과정이고, 상부 전극(30)에 전압을 인가하여 저항 변화층(20) 내에 필라멘트(F) 다시 전류 경로를 생성시켜 저항 변화층(20)이 저항이 낮은 상태가 되게 하는 것이 셋(set) 과정이다.After the forming process, a voltage is applied to the
따라서, 인가되는 전압에 따라 저항 변화층(20) 내부의 산소 공공(oxygen vacancy)에 의하여 필라멘트(F)가 생성 및 소멸되는 과정을 반복함으로써 저항 변화가 발생한다.Therefore, the resistance change occurs by repeating the process of generating and extinguishing the filament F by oxygen vacancy in the
그러나, 종래의 저항 변화 메모리는 안정적인 스위칭 동작을 하기 전에 스위칭 전압(+)과 동일한 극성을 갖는 포밍 전압(+)을 인가하여 포밍 과정을 진행하였다.However, the conventional resistance change memory performs a forming process by applying a forming voltage (+) having the same polarity as the switching voltage (+) before performing a stable switching operation.
종래의 저항 변화 메모리의 스위칭 방법의 전압 변화에 대해서는 도 1d 내지 도 1f를 참조하여 설명하기로 한다.Voltage changes of the conventional switching method of the resistance change memory will be described with reference to FIGS. 1D to 1F.
도 1d는 포밍 전압 및 스위칭 전압이 양(+)의 전압인 경우의 종래의 저항 변화 메모리의 단극성 스위칭 방법을 도시한 그래프이고, 도 1e는 포밍 전압 및 스위칭 전압이 음(-)의 전압인 경우의 종래의 저항 변화 메모리의 단극성 스위칭 방법을 도시한 그래프이며, 도 1f는 포밍 전압 및 스위칭 전압이 양(+)의 전압인 경우의 종래의 저항 변화 메모리의 이극성 스위칭 방법을 도시한 그래프이다.FIG. 1D is a graph illustrating a unipolar switching method of a conventional resistance change memory when the forming voltage and the switching voltage are positive voltages, and FIG. 1E is a negative voltage of the forming voltage and the switching voltages. FIG. 1F is a graph illustrating a bipolar switching method of a conventional resistance change memory when the forming voltage and the switching voltage are a positive voltage. FIG. to be.
도 1d 내지 도 1e에 도시된 종래의 저항 변화 메모리의 단극성 스위칭 방법은 스위칭 동작의 읽기, 쓰기, 지우기 전압보다 훨씬 큰 전압 바이어스에서 포밍 현상이 나타나기 때문에 고집적 어레이 구조로 적용 시 회로 구성에 있어서 어려움을 가져올 뿐만 아니라 인접 셀에 영향을 준다.In the conventional unipolar switching method of the resistance change memory shown in FIGS. 1D to 1E, since a foaming phenomenon occurs at a voltage bias much larger than the read, write, and erase voltages of the switching operation, it is difficult to construct a circuit when applied to a highly integrated array structure. In addition to importing, it affects adjacent cells.
또한, 고 전압과정에서 소자가 터져버리는 하드 브레이크다운(Hard breakdown) 현상이 발생하여 수율에도 문제를 주고, 이를 막기 위해 제한 전류를 설정하는 것 역시 또 다른 추가 설계가 개입 되어야 하는 문제가 있었다.In addition, a hard breakdown phenomenon that causes the device to burst during the high voltage process causes a problem in yield, and setting a limit current to prevent this also requires another additional design to be involved.
더욱이, 포밍 과정을 유도하는 전압의 크기, 제한 전류에 따라 포밍 현상 이후에 나타나는 스위칭 특성이 달라져 저저항 상태 및 고저항 상태에서의 균일성이 감소되는 문제가 있다. In addition, switching characteristics appearing after the forming phenomenon vary depending on the magnitude of the voltage and the limit current inducing the forming process, thereby reducing the uniformity in the low and high resistance states.
이하에서는, 도 2a 내지 도 2c를 참조하면 본 발명의 일 실시예에 따른 저항 변화 메모리 소자 및 이의 스위칭 방법에 대해 설명하기로 한다.Hereinafter, referring to FIGS. 2A to 2C, a resistance change memory device and a switching method thereof according to an exemplary embodiment will be described.
도 2b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 리셋 과정을 도시한 단면도이다.2B is a cross-sectional view illustrating a reset process of a resistance change memory device according to an exemplary embodiment of the present invention.
본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 상부 전극(130)에 제1 극성(+)의 포밍 전압과 반대의 극성을 갖는 제2 극성(-)의 리셋 전압을 인가하여 저항 변화층(120)을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭(이하, '리셋 과정'으로 표기)시킨다.In the method of switching a resistance change memory device according to an exemplary embodiment of the present invention, a resistance change is performed by applying a reset voltage of a second polarity (−) having a polarity opposite to that of the first polarity (+) to the
포밍 과정의 상태(셋 상태)에서 하부 전극(110)을 접지시키고, 상부 전극(130)에 제2 극성(-)의 리셋 전압을 인가하면, 하부 전극(120)과 인접한 부분의 필라멘트(F)가 끊어지게 되어(소멸), 저항 변화층(120)은 리셋 상태로 전환된다.When the
보다 구체적으로, 리셋 과정에서 상부 전극(130)과 저항 변화층(120)의 계면으로 이동하였던 산소 이온은 저항 변화층(120)으로 다시 이동하여, 산소 공공은 재이동해 온 산소 이온과 재결합될 수 있다. 따라서, 재결합에 의해 셋(set) 과정에서 생성된 필라멘트(F)는 소멸될 수 있다.More specifically, the oxygen ions that have moved to the interface between the
리셋 상태는 상부 전극(130)에 제2 극성의 리셋 전압을 인가하여 저항 변화층(120) 내의 필라멘트(F)가 소멸되어 전류가 적게 흐르는 고저항 상태(High Resistance State, HRS)일 수 있다.The reset state may be a high resistance state (HRS) in which the filament F in the
리셋 과정은 제1 극성(+)의 포밍 전압과 반대의 극성을 갖는 제2 극성(-)의 리셋 전압이 인가될 수 있다. 보다 구체적으로, 제1 극성의 포밍 전압이 양(+)의 전압일 경우, 제2 극성의 리셋 전압은 음(-)의 전압을 가질 수 있고, 제1 극성의 포밍 전압이 음(-)의 전압일 경우, 제2 극성의 리셋 전압은 양(+)의 전압을 가질 수 있다.In the reset process, a reset voltage of a second polarity (−) having a polarity opposite to that of the first polarity (+) may be applied. More specifically, when the forming voltage of the first polarity is a positive voltage, the reset voltage of the second polarity may have a negative voltage, and the forming voltage of the first polarity is negative In the case of a voltage, the reset voltage of the second polarity may have a positive voltage.
종래에는 포밍 전압을 인가하면, 저항 변화층(120)은 하부 전극(110)에서 상부 전극(130) 방향으로 콘 모양의 필라멘트가 생성되었는데, 그 후, 포밍 전압과 동일한 극성의 스위칭 전압(리셋 전압 및 셋 전압)을 인가하면 얇게 형성된 상부 전극(130) 방향의 필라멘트(F; 콘 형상의 상부 부분)에서 산소 공공이 밀려나 필라멘트(F)가 끊어지게 됐다.Conventionally, when a forming voltage is applied, the
따라서, 종래의 저항 변화 메모리 소자는 소자를 반복적으로 스위칭 과정을 진행할 때, 저저항 상태 및 고저항 상태들 각각의 저항 산포가 매우 커 불균일한 저항 스위칭 특성이 나타날 수 있고, 나아가 두 저항 상태들 각각의 큰 저항 산포로 인해 두 저항 상태를 구분하기 어려워질 수 있다.Therefore, in the conventional resistance change memory device, when the device is repeatedly switched, the resistance distribution of each of the low resistance state and the high resistance states is very large, resulting in uneven resistance switching characteristics. The large resistance spread of can make it difficult to distinguish between two resistance states.
그러나, 본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 포밍 전압(제1 극성)과 다른 극성을 갖는 리셋 전압(제2 극성)을 인가함으로써, 넓게 형성된 하부 전극 방향의 필라멘트(F; 콘 형성의 하부 부분)에서 산소 공공이 밀려나기 때문에 종래와 동일한 양의 산소 공공이 소멸되더라도 필라멘트(F)는 끊어지지 않고 길이의 변화가 적다.However, the switching method of the resistance change memory device according to the embodiment of the present invention, by applying a reset voltage (second polarity) having a different polarity from the forming voltage (first polarity), the filament (F) in the direction of the wide electrode formed; Since the oxygen vacancies are pushed out from the lower portion of the cone formation, the filament F is not broken and the change in the length is small even if the same amount of oxygen vacancies disappears.
따라서, 본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 포밍 전압과 다른 극성을 갖는 리셋 전압을 인가하여 필라멘트(F)의 변화 폭을 감소시킴으로써, 필라멘트(F)가 분리되고 연결되는 과정을 쉽게 반복하여 소자의 안정성 및 내구성을 향상시킬 수 있다.Accordingly, in the method of switching the resistance change memory device according to the exemplary embodiment of the present invention, a process in which the filament F is separated and connected by applying a reset voltage having a polarity different from the forming voltage to reduce the change width of the filament F It can be easily repeated to improve the stability and durability of the device.
보다 구체적으로, 저항 변화 메모리 소자의 내구성(endurance)과 유지성(retention)은 저항 변화층(120)의 산소 공공의 농도와 산포(분포)에 따라 민감하게 변화한다. 본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 포밍 전압과 스위칭 전압의 극성을 다르게 인가하여 넓게 형성된 하부 전극(110) 방향의 필라멘트(F; 콘 형성의 하부 부분)에서 산소 공공이 밀려나기 때문에 저항 변화층(120)의 산소 공공의 산포(분포)를 감소시켜 저항 변화 메모리 소자의 내구성(endurance)과 유지성(retention)을 향상시킬 수 있다.More specifically, the endurance and retention of the resistance change memory device are sensitively changed depending on the concentration and distribution (distribution) of oxygen vacancies in the
또한, 본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 포밍 전압과 다른 극성을 갖는 리셋 전압을 인가하여 저저항 상태 및 고저항 상태에서의 전류 산포를 감소시켜 소자의 균일성을 향상시킬 수 있다.In addition, the switching method of the resistance change memory device according to an embodiment of the present invention by applying a reset voltage having a different polarity from the forming voltage to reduce the current distribution in the low and high resistance state to improve the uniformity of the device Can be.
도 2c는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 셋 과정을 도시한 단면도이다.2C is a cross-sectional view illustrating a set process of a resistance change memory device according to an exemplary embodiment of the present invention.
본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 상부 전극(130)에 제2 극성(-)의 셋 전압을 인가하여 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭(이하, '셋 과정'으로 표기)시킨다.In the method of switching a resistance change memory device according to an exemplary embodiment of the present invention, a set switching (hereinafter, referred to as a 'set process') is performed by applying a set voltage having a second polarity (−) to the
리셋 상태에서 하부 전극(110)을 접지시킨 상태에서 상부 전극(130)에 제2 극성(-)의 셋 전압을 인가하면, 산소 공공에 의해 끊어진 필라멘트(F)가 다시 연결되어 저항 변화층(120)은 셋 상태로 전환된다.When the set voltage of the second polarity (−) is applied to the
보다 구체적으로, 셋 과정에서, 산소 이온(O2-)은 상부 전극(130)과 저항 변화층(120)의 계면으로 이동하고, 산소 이온이 이동된 자리에 산소 공공이 형성될 수 있다. 따라서, 산소 공공에 의해 하부 전극(110)으로부터 상부 전극(130)을 연결하는 전도성 경로인 필라멘트(F)가 생성될 수 있다.More specifically, in the set process, the oxygen ions O 2- move to the interface between the
셋 상태는 상부 전극에 제2 극성(-)의 셋 전압을 인가하여 저항 변화층(120) 내의 필라멘트(F)가 다시 연결되어 전류가 많이 흐르는 저저항 상태(Low Resistance State, LRS)일 수 있다.The set state may be a low resistance state (LRS) in which the filament F in the
저항 변화 메모리 소자는 크게 두 가지의 동작 형태로 구분될 수 있는데, 셋과 리셋이 서로 반대 극성에서 동작하는 이극성(bipolar), 셋과 리셋 동작이 하나의 극성에서 모두 이루어지는 단극성(unipolar) 동작으로 나눠진다.Resistance change memory devices can be classified into two types of operation, bipolar operation in which the set and reset operate at opposite polarities, and unipolar operation in which the set and reset operations are performed at one polarity. Divided by.
이극성 저항변화 메모리 소자는 산소이온의 이동에 의해 메커니즘을 설명하고, 단극성 동작을 하는 저항변화 메모리 소자는 필라멘트(F)의 형성으로써 그 메카니즘을 설명한다.The bipolar resistive change memory element explains the mechanism by the movement of oxygen ions, and the resistive change memory element with monopolar operation explains its mechanism by forming the filament (F).
특히, 단극성 저항 변화 메모리 소자는 전극으로부터 전압을 가했을 때 발생하는 줄 히팅에 의해서 필라멘트(F)의 형성 및 소멸에 의해 1 또는 0의 신호를 검출하는 방식으로 정보를 저장한다.In particular, the monopolar resistance change memory device stores information in a manner of detecting a signal of 1 or 0 by the formation and disappearance of the filament F by Joule heating generated when a voltage is applied from the electrode.
본 발명의 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 셋 전압과 리셋 전압이 동일한 극성(제2 극성(-))을 갖도록 형성할 수 있다.The switching method of the resistance change memory device according to the exemplary embodiment of the present invention may be formed such that the set voltage and the reset voltage have the same polarity (second polarity (−)).
도 3a 내지 도 3d는 제1 극성의 포밍 전압이 음(-)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법을 도시한 그래프이다.3A to 3D are graphs illustrating a switching method of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a negative voltage.
도 3a는 제1 극성의 포밍 전압이 음(-)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 전압 변화를 도시한 그래프이다.FIG. 3A is a graph illustrating a voltage change of a switching method of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a negative voltage.
본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 제1 극성의 포밍 전압은 음(-)의 전압이고, 제2 극성의 리셋 전압 및 제2 극성의 셋 전압은 양(+)의 전압일 수 있다.In the switching method of the resistance change memory device according to the exemplary embodiment of the present invention, the forming voltage of the first polarity is a negative voltage, and the reset voltage of the second polarity and the set voltage of the second polarity are positive. Voltage.
도 3b는 제1 극성의 포밍 전압이 음(-)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 포밍 과정의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.FIG. 3B is a diagram illustrating a voltage-current graph illustrating characteristics of a forming process of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a negative voltage.
포밍 과정은 갓 형성된 저항 변화층에 브렉다운(breakdown)이 일어나는 음(-)의 포밍 전압을 인가하고, 컴플라이언스 전류(Icompliance current_f)를 인가하여, 저항 변화층을 통해 흐르는 전류가 컴플라이언스 전류 이상 흐르지 않도록 제약을 가해준다.The forming process applies a negative forming voltage that causes breakdown to a freshly formed resistance change layer, and applies a compliance current (I compliance current_f ) so that the current flowing through the resistance change layer does not flow beyond the compliance current. Constraints to avoid
컴플라이언스 전류를 인가하지 않은 상태로 브렉다운이 일어나는 전압을 인가하면 지나치게 많은 전류가 흐르게 되어 저항 변화층의 절연 특성이 파괴되고 회복되지 않게 된다.If a breakdown voltage is applied without applying a compliance current, too much current flows and the insulation characteristic of the resistance change layer is destroyed and not restored.
도 3c는 제1 극성의 포밍 전압이 음(-)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 리셋 과정의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.FIG. 3C is a diagram illustrating a voltage-current graph illustrating characteristics of a reset process of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a negative voltage.
고저항 상태에 있던 저항 변화층에 셋 전압보다 작은 제2 극성(+)의 리셋 전압을 인가하면, 저항 변화층은 고저항 상태가 되어 상대적으로 작은 전류가 흐르게 된다.When the reset voltage of the second polarity (+) smaller than the set voltage is applied to the resistance change layer in the high resistance state, the resistance change layer becomes a high resistance state and relatively small current flows.
도 3d는 제1 극성의 포밍 전압이 음(-)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 셋 과정의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.3D is a diagram illustrating a voltage-current graph illustrating characteristics of a set process of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a negative voltage.
고저항 상태에 있는 저항 변화층에 리셋(reset) 전압보다 큰 제2 극성(+)의 셋 전압을 인가하면, 전류 점프(current jump)가 나타난다. 따라서, 저항 변화층은 저저항 상태가 되어 상대적으로 많은 전류가 흐르게 된다.When a set voltage of a second polarity (+) greater than the reset voltage is applied to the resistance change layer in the high resistance state, a current jump appears. Therefore, the resistance change layer is in a low resistance state, so that a relatively large amount of current flows.
리셋 과정과 셋 과정은 반복적으로 진행될 수 있고, 저항 변화 메모리 소자는 저저항 상태를 온(on) 상태로, 고저항 상태를 오프(off) 상태로 하여 정보를 기록하고 판독할 수 있다.The reset process and the set process may be repeatedly performed, and the resistance change memory device may record and read information by turning the low resistance state on and the high resistance state off.
도 4a 내지 도 4d는 제1 극성의 포밍 전압이 양(+)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법을 도시한 그래프이다.4A to 4D are graphs illustrating a switching method of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a positive voltage.
도 4a는 제1 극성의 포밍 전압이 양(+)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 전압 변화를 도시한 그래프이다.4A is a graph illustrating a voltage change of a method of switching a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a positive voltage.
본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법은 제1 극성의 포밍 전압은 양의 전압이고, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 음의 전압일 수 있다.In the method of switching the resistance change memory device according to the exemplary embodiment of the present invention, the forming voltage of the first polarity may be a positive voltage, and the reset voltage of the second polarity and the set voltage of the second polarity may be negative voltages. .
도 4b는 제1 극성의 포밍 전압이 양(+)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 포밍 과정의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.4B is a diagram illustrating a voltage-current graph illustrating characteristics of a forming process of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a positive voltage.
포밍 과정은 갓 형성된 저항 변화층에 브렉다운(breakdown)이 일어나는 양의 포밍 전압을 인가하고, 컴플라이언스 전류(Icompliance current_f)를 인가하여, 저항 변화층을 통해 흐르는 전류가 컴플라이언스 전류 이상 흐르지 않도록 제약을 가해준다.The forming process applies a positive forming voltage in which breakdown occurs to the freshly formed resistance change layer, and applies a compliance current (I compliance current_f ) so that the current flowing through the resistance change layer does not flow beyond the compliance current. Add.
컴플라이언스 전류를 인가하지 않은 상태로 브렉다운이 일어나는 전압을 인가하면 지나치게 많은 전류가 흐르게 되어 저항 변화층의 절연 특성이 파괴되고 회복되지 않게 된다.If a breakdown voltage is applied without applying a compliance current, too much current flows and the insulation characteristic of the resistance change layer is destroyed and not restored.
도 4c는 제1 극성의 포밍 전압이 양(+)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 리셋 과정의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.4C is a diagram illustrating a voltage-current graph illustrating characteristics of a reset process of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a positive voltage.
*고저항 상태에 있던 저항 변화층에 셋 전압보다 작은 제2 극성(-)의 리셋 전압을 인가하면, 저항 변화층은 고저항 상태가 되어 상대적으로 작은 전류가 흐르게 된다. When the reset voltage of the second polarity (-) smaller than the set voltage is applied to the resistance change layer in the high resistance state, the resistance change layer becomes a high resistance state so that a relatively small current flows.
도 4d는 제1 극성의 포밍 전압이 양(+)의 전압인 경우의 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 셋 과정의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.4D is a diagram illustrating a voltage-current graph illustrating characteristics of a set process of a resistance change memory device according to an exemplary embodiment of the present invention when the forming voltage of the first polarity is a positive voltage.
고저항 상태에 있는 저항 변화층에 리셋(reset) 전압보다 큰 제2 극성(-)의 셋 전압을 인가하면, 전류 점프(current jump)가 나타난다. 따라서, 저항 변화층은 저저항 상태가 되어 상대적으로 많은 전류가 흐르게 된다.When a set voltage of a second polarity (−) greater than the reset voltage is applied to the resistance change layer in the high resistance state, a current jump appears. Therefore, the resistance change layer is in a low resistance state, so that a relatively large amount of current flows.
리셋 과정과 셋 과정은 반복적으로 진행될 수 있고, 저항 변화 메모리 소자는 저저항 상태를 온(on) 상태로, 고저항 상태를 오프(off) 상태로 하여 정보를 기록하고 판독할 수 있다.The reset process and the set process may be repeatedly performed, and the resistance change memory device may record and read information by turning the low resistance state on and the high resistance state off.
도 5는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 셋 과정 및 리셋 과정의 전압 산포를 도시한 그래프이다.5 is a graph illustrating a voltage distribution of a set process and a reset process of a switching method of a resistance change memory device according to an exemplary embodiment of the present invention.
도 5는 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN) 및 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)에 대해 특정하였다.5 shows a conventional resistance change memory element NN in which the forming voltage has a negative polarity, the switching voltage has the negative polarity, and the forming voltage has the negative polarity, and the switching voltage has the positive polarity. The resistance change memory device NP according to the exemplary embodiment of the present invention has been specified.
도 5를 참조하면, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN)는 셋 과정 및 리셋 과정에서 모두 전압 산포가 크고, 특히, 셋 과정에서 전압 산포가 극대화되는 것을 알 수 있다.Referring to FIG. 5, the conventional resistance change memory device NN in which the forming voltage has a negative polarity and the switching voltage has a negative polarity has a large voltage distribution in both the set process and the reset process. It can be seen that the voltage distribution is maximized in the process.
그러나, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)는 포밍 전압 및 스위칭 전압이 다른 극성을 갖도록 형성하고, 스위칭 전압의 셋 과정 및 리셋 과정은 동일한 극성을 갖도록 함(단극성)으로써, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN) 대비 셋 과정 및 리셋 과정에서의 전압 산포가 감소 되는 것을 알 수 있다.However, the resistance change memory device NP according to an embodiment of the present invention in which the forming voltage has a negative polarity and the switching voltage has a positive polarity is formed such that the forming voltage and the switching voltage have different polarities, The set process and the reset process of the switching voltage are made to have the same polarity (unipolarity), so that the voltage distribution in the set process and the reset process is compared with the conventional resistance change memory device NN in which the switching voltage has a negative polarity. It can be seen that the decrease.
특히, 셋 상태에서 전압 산포가 매우 안정적인 것을 알 수 있다.In particular, it can be seen that the voltage distribution is very stable in the set state.
도 6은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 저저항 상태 및 고저항 상태의 전류 산포를 도시한 그래프이다.FIG. 6 is a graph illustrating a current distribution in a low resistance state and a high resistance state of a switching method of a resistance change memory device according to an exemplary embodiment of the present invention.
도 6은 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN) 및 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)에 대해 특정하였다.6 shows a conventional resistance change memory element NN in which the forming voltage has a negative polarity, the polarity of the switching voltage has a negative polarity, and the forming voltage has the negative polarity, and the polarity of the switching voltage has a positive polarity. The resistance change memory device NP according to the exemplary embodiment of the present invention has been specified.
도 6을 참조하면, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN)는 고저항 상태(High Resistance State, HRS) 및 저저항 상태(Low Resistance State, LRS)에서 모두 전류 산포가 크고, 특히, 고저항 상태에서 전류 산포가 극대화되는 것을 알 수 있다.Referring to FIG. 6, the conventional resistance change memory device NN having a forming voltage having a negative polarity and a switching voltage having a negative polarity has a high resistance state (HRS) and a low resistance state (HRS). In the Low Resistance State (LRS), the current distribution is large, and in particular, the current distribution is maximized in the high resistance state.
그러나, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)는 포밍 전압 및 스위칭 전압이 다른 극성을 갖도록 형성하고, 스위칭 전압의 셋 과정 및 리셋 과정은 동일한 극성을 갖도록 함(단극성)으로써, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN) 대비 고저항 상태 및 저저항 상태에서의 전류 산포가 감소 되는 것을 알 수 있다.However, the resistance change memory device NP according to an embodiment of the present invention in which the forming voltage has a negative polarity and the switching voltage has a positive polarity is formed such that the forming voltage and the switching voltage have different polarities, The set process and the reset process of the switching voltage are made to have the same polarity (unipolarity), so that the current in the high resistance state and the low resistance state compared to the conventional resistance change memory device NN in which the switching voltage polarity is negative polarity. It can be seen that the dispersion is reduced.
특히, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)는 고저항 상태 및 저저항 상태에서의 전류 산포가 거의 나타나지 않는 것을 알 수 있다.In particular, the resistance change memory device NP according to the exemplary embodiment of the present invention in which the forming voltage has a negative polarity and the switching voltage has a positive polarity has almost no current distribution in a high resistance state and a low resistance state. It can be seen that it does not appear.
도 7a는 포밍 전압과 스위칭 전압의 극성이 동일한 종래의 저항 변화 메모리 소자의 내구성을 도시한 그래프이고, 도 7b는 발명의 일 실시예에 따른 저항 변화 메모리 소자의 스위칭 방법의 내구성을 도시한 그래프이다.FIG. 7A is a graph illustrating the durability of a conventional resistance change memory device having the same polarity of the forming voltage and the switching voltage, and FIG. 7B is a graph illustrating the durability of the switching method of the resistance change memory device according to an exemplary embodiment of the present invention. .
도 7a 및 도 7b는 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN) 및 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)의 저저항 상태와 고저항 상태로 스위칭이 가능한 횟수를 도시하였다.7A and 7B show a conventional resistance change memory element NN in which the forming voltage has a negative polarity, the switching voltage has a negative polarity, and the forming voltage has the negative polarity, and the switching voltage has a positive polarity. The number of times that switching between the low resistance state and the high resistance state of the resistance change memory device NP according to the exemplary embodiment of the present invention having the polarity is shown is shown.
도 7a를 참조하면, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN)는 약 10번까지는 안정적으로 스위칭이 가능하나, 약 10번 이후부터는 소자의 파괴가 일어나 저항값이 측정되지 않을 정도로 저항값이 급속하게 증가하였다.Referring to FIG. 7A, the conventional resistance change memory device NN in which the forming voltage has a negative polarity and the switching voltage has a negative polarity can be stably switched up to about 10 times, but after about 10 times. From then on, the resistance value rapidly increased to the point where the device was destroyed and the resistance value could not be measured.
따라서, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 음의 극성을 갖는 종래의 저항 변화 메모리 소자(NN)는 약 10번 정도 안정적인 스위칭이 가능하고, 반복적인 스위칭에서 일정한 저항값을 유지하지 못하여 내구성이 약한 것을 알 수 있다.Therefore, the conventional resistance change memory device NN having a negative polarity of the forming voltage and a negative polarity of the switching voltage enables stable switching about 10 times, and maintains a constant resistance value in repetitive switching. It can be seen that the durability is weak.
그러나, 도 7b를 참조하면, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)는 약 85번까지는 안정적으로 스위칭이 가능하나, 약 85번 이후부터는 소자의 파괴가 일어나 저항값이 측정되지 않을 정도로 저항값이 급속하게 증가하였다.However, referring to FIG. 7B, the resistance change memory device NP according to the exemplary embodiment in which the forming voltage has a negative polarity and the switching voltage has a positive polarity is stably switched up to about 85 times. However, since about 85, the resistance value rapidly increased to the point that the device was destroyed and the resistance value was not measured.
따라서, 포밍 전압이 음의 극성을 갖고, 스위칭 전압의 극성이 양의 극성을 갖는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자(NP)는 약 85번 정도 안정적인 스위칭이 가능하고, 반복적인 스위칭에 일정한 저항값을 유지하여 내구성이 향상되는 것을 알 수 있다.Therefore, the resistance change memory device NP according to the exemplary embodiment of the present invention in which the forming voltage has a negative polarity and the switching voltage has a positive polarity can perform stable switching about 85 times, and the repetitive switching can be performed. It can be seen that durability is improved by maintaining a constant resistance value.
따라서, 도 7a 및 도 7b를 참조하면, 본 발명의 일 실시예에 따른 저항 변화 메모리 소자는 종래의 저항 변화 메모리 소자보다 내구성이 향상되는 것을 알 수 있다.Therefore, referring to FIGS. 7A and 7B, it can be seen that the resistance change memory device according to the embodiment of the present invention has improved durability than the conventional resistance change memory device.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples for clarity and are not intended to limit the scope of the present invention. It is apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.
10, 110: 하부 전극 20, 120: 저항 변화층
30, 130: 상부 전극 F: 필라멘트10, 110:
30, 130: upper electrode F: filament
Claims (8)
상기 하부 전극 상에 형성되는 저항 변화층;
상기 저항 변화층 상에 형성되는 상부 전극
을 포함하고,
상기 저항 변화층은 상기 상부 전극에 제1 극성의 포밍 전압이 인가되어 양전하를 띄는 산소 공공이 반대쪽으로 밀려나 상기 저항 변화층 내에 상기 하부 전극에서부터 상기 상부 전극 방향으로 콘(cone) 모양의 필라멘트(filament)가 생성되도록 포밍(forming)되고,
상기 저항 변화층은 상기 상부 전극에 상기 제1 극성의 전압과 반대의 극성을 갖는 제2 극성의 리셋 전압이 인가되어 상기 저항 변화층이 셋(set) 상태에서 리셋(reset) 상태로 전환되거나, 상기 상부 전극에 제2 극성의 셋 전압이 인가되어 리셋 상태에서 셋 상태로 전환되도록 스위칭(switching)되며,
상기 스위칭은 상기 상부 전극에 상기 제1 극성과 다른 극성을 갖는 상기 제2 극성의 리셋 전압을 인가하여 넓게 형성된 상기 콘 모양 필라멘트의 하부 부분이 상기 하부 전극으로부터 밀려나서 필라멘트가 끊어지게 하고, 상기 상부 전극에 상기 제2 극성의 셋 전압을 인가하여 상기 끊어진 필라멘트가 하부전극에 다시 연결되며, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 동일한 극성을 갖도록 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압을 인가하는 저항 변화 메모리 소자.
Lower electrode;
A resistance change layer formed on the lower electrode;
An upper electrode formed on the resistance change layer
Including,
The resistance change layer has a positive polarity forming voltage applied to the upper electrode to push positively charged oxygen vacancies to the opposite side, and a conical filament flies from the lower electrode toward the upper electrode in the resistance change layer. ) Is formed to be generated,
The resistance change layer is applied to a reset voltage of a second polarity having a polarity opposite to the voltage of the first polarity to the upper electrode to switch the resistance change layer from a set state to a reset state, A set voltage of a second polarity is applied to the upper electrode and switched to switch from a reset state to a set state,
The switching causes the lower part of the cone-shaped filament formed by applying a reset voltage of the second polarity having a polarity different from the first polarity to the upper electrode to be pushed out of the lower electrode to break the filament, The broken filament is connected to the lower electrode again by applying the set voltage of the second polarity to the electrode, and the reset voltage of the second polarity and the reset voltage of the second polarity have the same polarity. And a resistance change memory device applying the set voltage of the second polarity.
상기 제1 극성의 포밍 전압은 음의 전압이고, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 양의 전압인 것을 특징으로 하는 저항 변화 메모리 소자.
The method of claim 1,
And the forming voltage of the first polarity is a negative voltage, and the reset voltage of the second polarity and the set voltage of the second polarity are positive voltages.
상기 제1 극성의 포밍 전압은 양의 전압이고, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 음의 전압인 것을 특징으로 하는 저항 변화 메모리 소자.
The method of claim 1,
And the forming voltage of the first polarity is a positive voltage, and the reset voltage of the second polarity and the set voltage of the second polarity are negative voltages.
상기 저항 변화층의 두께는 10 nm 내지 50 nm인 것을 특징으로 하는 저항 변화 메모리 소자.
The method of claim 1,
The thickness of the resistance change layer is a resistance change memory device, characterized in that 10 nm to 50 nm.
상기 저항 변화층은 마그네슘 산화물(MgO), 아연 산화물(ZnO), 티타늄 산화물(TiO2), 니켈 산화물(NiO), 실리콘 산화물(SiO2), 니오븀 산화물(Nb2O5), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 이리듐 산화물(Y2O3) 및 탄탈륨 산화물(Ta2O5) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
The method of claim 1,
The resistance change layer may include magnesium oxide (MgO), zinc oxide (ZnO), titanium oxide (TiO 2), nickel oxide (NiO), silicon oxide (SiO 2), niobium oxide (Nb 2 O 5), aluminum oxide (Al 2 O 3), and hafnium oxide ( HfO 2), zirconium oxide (ZrO 2), iridium oxide (Y 2 O 3), and tantalum oxide (Ta 2 O 5).
상기 상부 전극 및 하부 전극은 알루미늄(Al), 티타늄(Ti), 니켈(Ni), 크롬(Cr), 은(Ag), 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 하프늄(Hf), 텅스텐(W), 구리(Cu), 티타늄질화물(TiN), 탄탈륨질화물(TaN) 및 그래핀(graphene) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.
The method of claim 1,
The upper electrode and the lower electrode are aluminum (Al), titanium (Ti), nickel (Ni), chromium (Cr), silver (Ag), platinum (Pt), iridium (Ir), gold (Au), ruthenium (Ru) ), Hafnium (Hf), tungsten (W), copper (Cu), titanium nitride (TiN), tantalum nitride (TaN), and graphene (graphene).
상기 저항 변화층은 물리적 기상 증착법(Physical Vapordeposition: PVD), 화학적 기상 증착법(Chemical Vapor Deposition: CVD), 스퍼터링(Sputtering), 펄스 레이저 증착법(Pulsed Laser Deposition: PLD), 증발법(Thermal Evaporation), 전자빔 증발법(Electron Beam Evaporation), 원자층 증착법(Atomic Layer Deposition: ALD) 및 분자선 에피택시 증착법(Molecular Beam Epitaxy: MBE) 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 저항 변화 메모리 소자.
The method of claim 1,
The resistive change layer may include physical vapor deposition (PVD), chemical vapor deposition (CVD), sputtering, pulsed laser deposition (PLD), thermal evaporation, and electron beam. A resistive change memory device formed using any one of Evaporation (Electron Beam Evaporation), Atomic Layer Deposition (ALD) and Molecular Beam Epitaxy (MBE).
상기 상부 전극에 제1 극성의 포밍 전압을 인가하여 양전하를 띄는 산소 공공이 반대쪽으로 밀려나 상기 저항 변화층 내에 상기 하부 전극에서부터 상기 상부 전극 방향으로 콘(cone) 모양의 필라멘트(filament)가 생성되도록 상기 저항 변화층을 포밍(forming)시키는 단계; 및
상기 상부 전극에 상기 제1 극성의 포밍 전압과 반대의 극성을 갖는 제2 극성의 리셋 전압을 인가하여 상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭 및 상기 상부 전극에 상기 제2 극성의 셋 전압을 인가하여 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭을 적어도 2회 이상 교차 수행하여 상기 저항 변화층을 스위칭 시키는 단계를 포함하고,
상기 저항 변화층은 상기 상부 전극에 제1 극성의 포밍 전압이 인가되어 양전하를 띄는 산소 공공이 반대쪽으로 밀려나 상기 저항 변화층 내에 상기 하부 전극에서부터 상기 상부 전극 방향으로 콘(cone) 모양의 필라멘트(filament)가 생성되도록 포밍(forming)되고,
상기 저항 변화층은 상기 상부 전극에 상기 제1 극성의 전압과 반대의 극성을 갖는 제2 극성의 리셋 전압이 인가되어 상기 저항 변화층이 셋(set) 상태에서 리셋(reset) 상태로 전환되거나, 상기 상부 전극에 제2 극성의 셋 전압이 인가되어 리셋 상태에서 셋 상태로 전환되도록 스위칭(switching)되며,
상기 스위칭은 상기 상부 전극에 상기 제1 극성과 다른 극성을 갖는 상기 제2 극성의 리셋 전압을 인가하여 넓게 형성된 상기 콘 모양 필라멘트의 하부 부분이 상기 하부 전극으로부터 밀려나서 필라멘트가 끊어지게 하고, 상기 상부 전극에 상기 제2 극성의 셋 전압을 인가하여 상기 끊어진 필라멘트가 하부전극에 다시 연결되며, 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압은 동일한 극성을 갖도록 상기 제2 극성의 리셋 전압 및 상기 제2 극성의 셋 전압을 인가하는 저항 변화 메모리 소자의 스위칭 방법.In the resistance change memory switching method comprising a lower electrode, a resistance change layer formed on the lower electrode, the upper electrode formed on the resistance change layer,
By applying a forming voltage having a first polarity to the upper electrode, positively charged oxygen vacancies are pushed to the opposite side so that a cone-shaped filament is generated from the lower electrode toward the upper electrode in the resistance change layer. Forming a resistance change layer; And
Reset switching for switching the resistance change layer from a set state to a reset state by applying a reset voltage having a second polarity opposite to the forming voltage of the first polarity to the upper electrode; Applying the set voltage of the second polarity to an electrode and performing a set switching to switch from a reset state to a set state at least two times to switch the resistance change layer;
The resistance change layer has a positive polarity forming voltage applied to the upper electrode to push positively charged oxygen vacancies to the opposite side, and a conical filament flies from the lower electrode toward the upper electrode in the resistance change layer. ) Is formed to be generated,
The resistance change layer is applied to a reset voltage of a second polarity having a polarity opposite to the voltage of the first polarity to the upper electrode to switch the resistance change layer from a set state to a reset state, A set voltage of a second polarity is applied to the upper electrode and switched to switch from a reset state to a set state,
The switching causes the lower part of the cone-shaped filament formed by applying a reset voltage of the second polarity having a polarity different from the first polarity to the upper electrode to be pushed out of the lower electrode to break the filament, The broken filament is connected to the lower electrode again by applying the set voltage of the second polarity to the electrode, and the reset voltage of the second polarity and the reset voltage of the second polarity have the same polarity. And switching the resistance change memory device to apply the set voltage of the second polarity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190114608A KR20190110504A (en) | 2019-09-18 | 2019-09-18 | Resistance-change memory and method for switching the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190114608A KR20190110504A (en) | 2019-09-18 | 2019-09-18 | Resistance-change memory and method for switching the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190007430A Division KR20190070309A (en) | 2019-01-21 | 2019-01-21 | Resistance-change memory and method for switching the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190110504A true KR20190110504A (en) | 2019-09-30 |
Family
ID=68098277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190114608A KR20190110504A (en) | 2019-09-18 | 2019-09-18 | Resistance-change memory and method for switching the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20190110504A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220015823A (en) | 2020-07-31 | 2022-02-08 | 세종대학교산학협력단 | Resistance Change Device and Method of Fabricating the Same |
| KR20230030276A (en) * | 2021-08-25 | 2023-03-06 | 포항공과대학교 산학협력단 | 2 Terminal Atom-based Switching Device and Manufacturing Method for the Same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101520221B1 (en) | 2014-02-28 | 2015-05-13 | 포항공과대학교 산학협력단 | Resistive random access memory device |
| KR101764983B1 (en) | 2015-12-17 | 2017-08-07 | 한양대학교 산학협력단 | Method of manufacturing Resistance Random Access Memory Device and Resistance Random Access Memory Device manufactured by the same |
-
2019
- 2019-09-18 KR KR1020190114608A patent/KR20190110504A/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101520221B1 (en) | 2014-02-28 | 2015-05-13 | 포항공과대학교 산학협력단 | Resistive random access memory device |
| KR101764983B1 (en) | 2015-12-17 | 2017-08-07 | 한양대학교 산학협력단 | Method of manufacturing Resistance Random Access Memory Device and Resistance Random Access Memory Device manufactured by the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220015823A (en) | 2020-07-31 | 2022-02-08 | 세종대학교산학협력단 | Resistance Change Device and Method of Fabricating the Same |
| KR20230030276A (en) * | 2021-08-25 | 2023-03-06 | 포항공과대학교 산학협력단 | 2 Terminal Atom-based Switching Device and Manufacturing Method for the Same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101239962B1 (en) | Variable resistive memory device comprising buffer layer on lower electrode | |
| JP5230955B2 (en) | Resistive memory element | |
| JP5154138B2 (en) | Variable resistance random access memory device with n + interface layer | |
| US7943920B2 (en) | Resistive memory structure with buffer layer | |
| KR101136870B1 (en) | Method for fabricating resistance storage element | |
| CN1953230B (en) | Nonvolatile memory device comprising nanodot and manufacturing method for the same | |
| JP5687978B2 (en) | Resistance variable nonvolatile memory device, semiconductor device, and resistance variable nonvolatile memory operating method | |
| KR20090126530A (en) | Resistance random access memory | |
| US20130328006A1 (en) | Switching device and memory device including the same | |
| EP2842163B1 (en) | Nonlinear memristors | |
| US9252189B2 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device | |
| KR20190110504A (en) | Resistance-change memory and method for switching the same | |
| KR101520221B1 (en) | Resistive random access memory device | |
| US11211555B2 (en) | Memory device and a method for forming the memory device | |
| US10074695B2 (en) | Negative differential resistance (NDR) device based on fast diffusive metal atoms | |
| US20170141306A1 (en) | Memory structure | |
| US8546781B2 (en) | Nitrogen doped aluminum oxide resistive random access memory | |
| US10263184B2 (en) | Switching device and non-volatile memory device including the same | |
| JP2007335869A (en) | NONVOLATILE VARIABLE RESISTANCE MEMORY DEVICE INCLUDING Cu2O | |
| KR102072091B1 (en) | Resistance Random Access Memory with Selector Device | |
| JP2023552511A (en) | In-memory resistive memory XOR logic using complementary switching | |
| KR20190070309A (en) | Resistance-change memory and method for switching the same | |
| JP2013197504A (en) | Variable resistive element and nonvolatile semiconductor memory device | |
| KR20080112878A (en) | Resistive memory device and manufacturing method for the same | |
| WO2016153516A1 (en) | Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination |