KR20190105937A - 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법 - Google Patents

발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법 Download PDF

Info

Publication number
KR20190105937A
KR20190105937A KR1020180026719A KR20180026719A KR20190105937A KR 20190105937 A KR20190105937 A KR 20190105937A KR 1020180026719 A KR1020180026719 A KR 1020180026719A KR 20180026719 A KR20180026719 A KR 20180026719A KR 20190105937 A KR20190105937 A KR 20190105937A
Authority
KR
South Korea
Prior art keywords
light emitting
solder
emitting device
lead frame
electrode
Prior art date
Application number
KR1020180026719A
Other languages
English (en)
Inventor
심승환
허민영
조윤건
오승현
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020180026719A priority Critical patent/KR20190105937A/ko
Publication of KR20190105937A publication Critical patent/KR20190105937A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 출원은 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법에 관한 것으로서, 본 발명의 일 실시예에 의한 발광소자 패키지 모듈은, 전극분리선을 기준으로 일측에 제1 전극이 형성되고, 타측에 제2 전극이 형성되며, 제1 본딩영역을 포함하는 리드프레임(lead frame); 상기 제1 본딩영역에 형성되며, 상기 리드프레임의 상부면과 하부면을 연결하도록 형성되는 복수의 통공을 포함하는 솔더패스(solder path)부; 상기 제1 전극 및 제2 전극과 전기적으로 연결되며, 상기 제1 본딩영역에 도포된 제1 솔더(solder)에 의하여, 상기 리드프레임의 상부면에 형성되는 발광소자; 및 제2 본딩영역을 포함하며 상기 제2 본딩영역에 제2 솔더가 도포된 회로기판을 포함하며, 상기 회로기판의 상기 제2 본딩 영역 상에 상기 리드프레임의 하부면이 상기 제2 솔더를 통해 고정되며, 상기 솔더패스부를 통해 상기 제1 솔더 및 제2 솔더가 상기 통공 내부로 인입되어, 상기 통공 내에서 상기 제1 솔더 및 제2 솔더가 일체로 결합할 수 있다.

Description

발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법 {light emitting device package and method for manufacturing the same}
본 출원은 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법에 관한 것으로서, 리플로우(reflow) 과정에서 발생하는 재용융(remelting)에 의한 불량을 개선할 수 있는 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법에 관한 것이다.
발광소자(Light Emitting Diode; LED)는 화합물 반도체(compound semiconductor)의 PN 다이오드 형성을 통해 발광원을 구성함으로써, 다양한 색의 광을 구현할 수 있는 일종의 반도체 소자를 말한다. 이러한 발광 소자는 수명이 길고, 소형화 및 경량화가 가능하며, 저전압 구동이 가능하다는 장점이 있다.
또한, 발광소자는 충격 및 진동에 강하고, 예열시간과 복잡한 구동이 불필요하며, 다양한 형태로 기판이나 리드프레임에 실장된 후, 패키징될 수 있어서 여러 가지 용도로 모듈화하여 백라이트 유닛(backlight unit)이나 각종 조명 장치 등에 적용할 수 있다.
본 출원은, 리플로우 과정에서 발생하는 재용융(remelting)에 의한 불량을 개선할 수 있는 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법을 제공하고자 한다.
본 출원은, 리드 프레임을 관통하는 통공을 포함하여, 발광소자를 고정하는 제1 솔더와 리드 프레임을 연결하는 제2 솔더를 직접 연결할 수 있는 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법을 제공하고자 한다.
본 발명의 일 실시예에 의한 발광소자 패키지 모듈은, 전극분리선을 기준으로 일측에 제1 전극이 형성되고, 타측에 제2 전극이 형성되며, 제1 본딩영역을 포함하는 리드프레임(lead frame); 상기 제1 본딩영역에 형성되며, 상기 리드프레임의 상부면과 하부면을 연결하도록 형성되는 복수의 통공을 포함하는 솔더패스(solder path)부; 상기 제1 전극 및 제2 전극과 전기적으로 연결되며, 상기 제1 본딩영역에 도포된 제1 솔더(solder)에 의하여, 상기 리드프레임의 상부면에 형성되는 발광소자; 및 제2 본딩영역을 포함하며 상기 제2 본딩영역에 제2 솔더가 도포된 회로기판을 포함하며, 상기 회로기판의 상기 제2 본딩 영역 상에 상기 리드프레임의 하부면이 상기 제2 솔더를 통해 고정되며, 상기 솔더패스부를 통해 상기 제1 솔더 및 제2 솔더가 상기 통공 내부로 인입되어, 상기 통공 내에서 상기 제1 솔더 및 제2 솔더가 일체로 결합할 수 있다.
여기서, 상기 제1 솔더는 제1차 리플로우공정을 통하여 상기 발광소자를 상기 리드프레임의 상부면에 형성시키고, 상기 제2 솔더는 상기 제1차 리플로우공정이 완료된 이후에 수행되는 제2차 리플로우공정을 통하여, 상기 리드프레임을 상기 회로기판의 상부면에 형성시킬 수 있다.
여기서, 상기 제1 솔더는 상기 제2 솔더에 비하여 높은 용융점을 가질 수 있으며, 상기 제1차 리플로우공정의 피크온도값은 상기 제2차 리플로우공정의 피크온도값보다 더 높을 수 있다.
여기서 상기 리드프레임은 상기 제1 본딩영역이 상기 발광소자의 일 부분을 수용할 수 있는 단차를 포함하고, 상기 단차의 저면에 상기 솔더패스부가 형성될 수 있다.
여기서 상기 발광소자는, 상기 단차의 내측면과 이에 대응되는 상기 발광소자의 측면이 이격거리를 두고 안착될 수 있다.
여기서 상기 리드프레임은, 상기 제1 본딩영역의 하부방향으로 단차를 가지도록 형성될 수 있다.
여기서 상기 제1 본딩영역은 상기 단차에 의하여 형성되는 측면부가 30~85도 기울기의 경사를 가질 수 있으며, 상기 단차에 의하여 형성되는 측면부는 오목한 곡면을 포함하고, 상기 곡면의 곡률반지름은 상기 리드프레임의 두께의 50~100%로 설정될 수 있다.
여기서, 상기 리드프레임의 두께는 150um, 상기 제1 본딩영역의 두께는 100um이고, 상기 제1 본딩영역의 너비가 1,100um일 때, 상기 솔더패스부에 포함된 각각의 통공의 단면은 0.01 mm^2 이상 0.04mm^2 이하일 수 있다.
여기서, 본 발명의 일 실시예에 의한 발광소자 패키지 모듈은, 상기 발광 소자의 측면 둘레를 둘러싸는 형상으로 구비되며, 상기 리드 프레임과 연결되어 상부가 개방된 오목한 형상의 개구를 형성하는 반사부를 더 포함할 수 있다.
여기서 상기 솔더패스부는, 상기 제1 전극 및 제2 전극에 동일한 개수의 통공을 포함하고, 상기 통공은 상기 전극분리선을 기준으로 상기 제1 전극 및 제2 전극에 서로 대칭되는 위치에 형성할 수 있다.
본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 제조 방법은, 전극분리선을 기준으로 일측에 제1 전극이 형성되고, 타측에 제2 전극이 형성되며, 상기 제1 전극 및 제2 전극 상의 제1 본딩영역에 복수의 통공을 포함하는 솔더 패스(solder path)부가 형성된 리드 프레임(lead frame)을 준비하는 리드 프레임 준비 단계; 상기 제1 본딩 영역에 제1 솔더(solder)가 도포되고, 발광 소자가 상기 제1 솔더 상에 안착되는 발광 소자 안착 단계; 제1차 리플로우 공정에 따라, 상기 제1 솔더를 통해 발광 소자가 상기 리드 프레임 상에 고정되는 제1차 리플로우 단계; 회로 기판 상의 제2 본딩영역에 제2 솔더가 도포되고, 상기 리드 프레임이 상기 제2 본딩영역 상에 안착되는 리드 프레임 안착 단계; 및 제2차 리플로우 공정에 따라, 상기 제2 솔더를 통해 상기 리드 프레임이 회로기판에 고정되며, 상기 제2차 리플로우 공정에 의하여 용융된 상기 제1 솔더 및 제2 솔더가 상기 솔더 패스부의 통공 내부로 인입되어, 상기 통공 내에서 일체로 결합되는 제2차 리플로우 단계를 포함할 수 있다.
여기서, 상기 제 1 솔더는 상기 제 2 솔더에 비하여 높은 용융점을 가지며, 상기 제 1 차 리플로우의 피크 온도값은 상기 제 2 차 리플로우의 피크 온도값 보다 더 높을 수 있다.
여기서, 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 제조방법은, 상기 발광 소자의 측면 둘레를 둘러싸는 형상으로 구비되며, 상기 리드 프레임과 연결되어 상부가 개방된 오목한 형상의 개구를 포함하는 반사부를 형성하는 반사부 형성 단계를 더 포함할 수 있다.
여기서 상기 리드프레임은 상기 제1 본딩영역이 상기 발광소자의 일부분을 수용할 수 있는 단차가 형성되고, 상기 단차의 저면에 상기 솔더패스부가 형성될 수 있다.
여기서 상기 발광소자 안착 단계는, 상기 단차의 내측면과 이에 대응되는 상기 발광소자의 측면이 이격 거리를 두고 안착될 수 있다.
덧붙여 상기한 과제의 해결수단은, 본 발명의 특징을 모두 열거한 것이 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의한 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법에 의하면, 리플로우 과정에서 발생하는 재용융에 의한 불량을 개선할 수 있다.
본 발명의 일 실시예에 의한 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법에 의하면, 리드 프레임을 관통하는 통공을 포함하여, 발광소자를 고정하는 제1 솔더와 리드 프레임을 연결하는 제2 솔더를 직접 연결하므로, 결합력을 강화할 수 있다. 또한, 각각의 객체들 사이의 안정적인 결합에 의하여, 접촉불량이나 점등 불량 등의 불량율을 감소시킬 수 있으며, 제품에 대한 신뢰성을 향상시킬 수 있다.
도1은 본 발명의 일 실시예에 의한 발광소자 패키지 모듈을 나타내는 사시도이다.
도2는 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 단면도이다.
도3은 본 발명의 일 실시예에 의한 리드 프레임을 나타내는 평면도이다.
도4는 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 솔더패스부를 나타내는 개략도이다.
도5는 본 발명의 일 실시예에 의한 리드 프레임을 나타내는 단면도이다.
도6은 본 발명의 다른 실시예에 의한 발광소자 패키지 모듈의 단면도이다.
도7은 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 제조방법을 나타내는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명은 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제 1, 제 2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에서 '~부(유닛)', '모듈' 등으로 표현되는 구성요소는 2개 이상의 구성요소가 하나의 구성요소로 합쳐지거나 또는 하나의 구성요소가 보다 세분화된 기능별로 2개 이상으로 분화될 수도 있다. 또한, 이하에서 설명할 구성요소 각각은 자신이 담당하는 주기능 이외에도 다른 구성요소가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성요소 각각이 담당하는 주기능 중 일부 기능이 다른 구성요소에 의해 전담되어 수행될 수도 있음은 물론이다.
이하의 설명에서는 '발광 소자 패키지 모듈'를 중심으로 하여 본 발명의 실시예들에 대해 설명하지만, 이하의 '발광 소자 패키지 모듈'는 디스플레이를 위한 백라이트로 활용될 수 있으며, 디스플레이 자체로도 활용될 수 있다. LED 소자들이 배치된 '발광 소자 패키지 모듈'를 이용하여 백라이트, 디스플레이 등으로 활용하는 것은 당업계에 자명한 사항인바, 이하에서 '발광 소자 패키지 모듈'를 중심으로 설명하더라도, 이러한 내용들이 백라이트 및 디스플레이에도 적용될 수 있음을 알 수 있을 것이다.
도1은 본 발명의 일 실시예에 의한 발광소자 패키지 모듈을 나타내는 사시도이고, 도2는 본 발명의 일 실시예에 의한 발광 소자 패키지 모듈의 단면도이다.
도1 및 도2를 참조하면, 본 발명의 일 실시예에 의한 발광소자 패키지 모듈(100)는 리드프레임(10), 솔더패스부(20), 발광소자(30) 및 회로기판(40)을 포함할 수 있다.
이하, 도1 및 도2를 참조하여 본 발명의 일 실시예에 의한 발광소자 패키지 모듈을 설명한다.
리드프레임(10, lead frame)은 전극분리선(13)을 기준으로 일측에 제1 전극(11)이 형성되고, 타측에 제2 전극(12)이 형성될 수 있다. 전극분리선(13)은 절연체로 형성될 수 있으며, 제1 전극(11)과 제2 전극(12)을 전기적으로 분리시킬 수 있다. 실시예에 따라서는, 전극분리선(13)의 양 측면을 제1 전극(11)과 제2 전극(12)이 각각 덮은 형태로 리드프레임(10)을 구현할 수 있다. 이때, 절연체의 상부면에 형성되는 전극들은 발광소자(30)와 접하고, 하부면에 형성되는 전극은 회로기판(40)과 접할 수 있다. 또한, 전극분리선(13)의 상부면과 하부면에 각각 도체를 형성한 후, 절연체에 비아(via)를 형성하여 각각의 도체를 연결하는 방식으로, 각각 제1 전극(11) 및 제2 전극(12)을 형성하는 실시예도 가능하다.
다만, 전극분리선(13)의 양측면에 제1 전극(11)과 제2 전극(12)을 각각 덮는 형태로 구현하는 경우에는, 제1 전극(11) 및 제2 전극(12)이 구부러지는 형태를 가져야 하므로, 제1 전극(11) 및 제2 전극(12)이 부서지는 등 회로기판(40)과의 전기적 결합이 끊어질 위험이 존재한다. 또한, 비아를 이용하여 제1 전극(11) 및 제2 전극(12)을 구현하는 경우에는, 비아를 형성하는데 비용이 소요되는 등의 문제가 발생할 수 있다.
따라서, 도2에 도시한 바와 같이, 리드프레임(10)을 단일층으로 형성할 수 있으며, 간단한 구조를 통하여 제1 전극(11)과 제2 전극(12)에 발광소자(30)와 회로기판(40)을 안정적으로 접하도록 할 수 있다. 여기서, 전극분리선(13)은 절연체일 수 있으며, 실시예에 따라서는 제1 전극(11)과 제2 전극(12) 사이를 이격하여 형성되는 공극으로 구현할 수 있다. 리드프레임(10) 상에는 적어도 하나 이상의 발광소자(30)가 수용될 수 있으며, 제1 전극(11) 및 제2 전극(12)에 의하여 발광소자(30)와 전기적으로 연결될 수 있다. 여기서, 리드프레임(10)은 발광소자(30)를 지지할 수 있도록 적당한 기계적 강도를 갖는 재료로 제작될 수 있다.
예를들어, 리드프레임(10)은 알루미늄, 구리, 아연, 주석, 납, 금, 은 등의 금속 재질이 적용될 수 있으며, 천공되거나 절곡된 플레이트 형태일 수 있다. 이외에도, 리드프레임(10)은 레진, 글래스 에폭시 등의 합성 수지 기판이나 열전도성을 고려하여 세라믹 기판이 적용될 수 있으며, 가공성을 향상시키기 위하여 부분적 또는 전체적으로 적어도 EMC(Epoxy Mold Compound), PI(Polyimide), 세라믹, 그래핀, 유리합성섬유 및 이들의 조합들 중 어느 하나 이상을 선택하여 이루어지는 것일 수 있다.
한편, 도3을 참조하면, 리드프레임(10)의 기 설정된 영역에 제1 본딩영역(14)이 설정될 수 있다. 여기서, 제1 본딩영역(14)은 발광소자(30)가 고정되는 위치일 수 있으며, 실시예에 따라서는, 제1 본딩영역(14)이 기 설정된 깊이만큼 하부 방향으로 단차를 가지도록 형성될 수 있다. 즉, 제1 본딩영역에는 발광소자(30)의 적어도 일 부분을 수용할 수 있는 단차가 포함될 수 있다. 또한, 리드프레임(10)의 본딩영역(14) 상에는 솔더 패스(20, solder path)부가 포함될 수 있으며, 단차를 가지는 경우, 단차의 저면에 솔더패스부(20)가 형성될 수 있다.
솔더패스부(20)는 제1 본딩영역(14)에 형성될 수 있으며, 리드프레임(10)의 상부면과 하부면을 연결하도록 형성되는 복수의 통공을 포함할 수 있다. 여기서, 각각의 통공은 솔더패스(21, 22)에 해당한다. 도3에 도시한 바와 같이, 각각의 솔더패스(21, 22, 23, 24)는 제1 전극(11) 및 제2 전극(12)에 동일한 개수로 구비될 수 있으며, 전극분리선(13)을 기준으로 제1 전극(11) 및 제2 전극(12)에 서로 대칭되는 위치에 형성될 수 있다. 도3에서는, 4개의 솔더패스(21, 22, 23, 24)를 포함하는 경우를 예시하고 있으나, 이에 한정되는 것은 아니며, 실시예에 따라 다양한 개수의 솔더패스(21, 22, 23, 24)를 포함할 수 있다.
한편, 도4(a)에 도시한 바와 같이, 먼저 솔더패스(21, 22, 23, 24)의 상부에는 제1차 리플로우 공정에 의하여 발광소자(30)가 제1 솔더(S11, S12)로 고정될 수 있으며, 솔더패스(21, 22, 23, 24)의 하부는 회로기판(40) 상의 제2 솔더(S21, S22)에 안착될 수 있다. 이후, 도4(b)에 도시한 바와 같이, 제2차 리플로우 공정에서 용융된 제1 솔더(S11, S12) 및 제2 솔더(S21, S22)는 각각 제1 솔더패스(21) 및 제2 솔더패스(22) 내로 인입될 수 있으며, 제1 솔더(S11, S12) 및 제2 솔더(S21, S22)는 제1 솔더패스(21) 및 제2 솔더패스(22) 내에서 일체로 결합되어 고정될 수 있다. 즉, 용융된 제1 솔더(S11, S12) 및 제2 솔더(S21, S22)는 솔더패스(21, 22)를 통하여 이동하여, 각각 발광소자(30)를 제1 전극(11) 및 제2 전극(12) 상에 고정시키고, 리드프레임(10)을 회로기판(40) 상에 고정시킬 수 있다. 따라서, 발광소자(30), 리드프레임(10) 등의 객체들에 대한 결합력을 강화시킬 수 있으며, 이를 통하여 발광소자 패키지 모듈(100)의 제조과정에서 발생하는 불량률을 감소시키고, 신뢰성을 향상시킬 수 있다.
발광소자(30)는 제1 전극(11) 및 제2 전극(12)과 전기적으로 연결될 수 있으며, 제1 본딩영역(14)에 도포된 제1 솔더(S11, S12)에 의하여 고정될 수 있다. 여기서, 발광소자(30)는, 도2에 도시한 바와 같이, 하부에 돌출된 전극패드를 포함하는 플립칩(flip chip) 형태로 구현될 수 있다. 발광소자(30)의 전극패드는 제1 솔더(S11, S12)에 의하여 제1 전극(11) 및 제2 전극(12)에 각각 전기적으로 연결될 수 있으며, 제1 솔더(S11, S12)에 의하여 제1 전극(11) 및 제2 전극(12) 상에 고정될 수 있다.
제1 솔더(S11, S12)는 전도성 재질로 이루어질 수 있으며, 제1 용융점을 가질 수 있다. 제1 솔더(S11, S12)는 제1 본딩영역(14) 상에 도포될 수 있으며, 도포된 제1 솔더(S11, S12) 상에 발광소자(30)가 안착할 수 있다. 이후, 제1차 리플로우 공정을 통해 제1 용융점 이상으로 가열하면 제1 솔더(S11, S12)가 용융될 수 있으며, 용융된 제1 솔더(S11, S12)는 전극패드와 제1 전극(11) 또는 제2 전극(12) 사이에서 냉각되어 고화될 수 있다. 즉, 제1 솔더(S11, S12)에 의하여 전극패드는 제1 전극(11) 및 제2 전극(12)에 각각 고정되고 전기적으로 연결될 수 있다. 여기서, 제1차 리플로우 공정은 기 설정된 온도 프로파일에 따라 가열 및 냉각할 수 있다.
한편, 발광소자(30)는 반도체로 구현되는 것으로, 예를들어, 질화물 반도체로 이루어지는 청색, 녹색, 적색, 황색 발광의 LED(Light emitting Diode)나, 자외선 발광의 LED 등이 발광소자(30)에 해당할 수 있다. 질화물 반도체는, 일반식이 AlxGayInzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 나타낼 수 있다. 발광소자(30)는 MOCVD법 등의 기상성장법에 의해, 성장용 사파이어 기판이나 실리콘 카바이드 기판 상에 InN, AIN, InGaN, AlGaN, InGaAIN 등의 질화물 반도체를 에피택셜 성장시켜 구성하는 것일 수 있다. 이외에도, 발광소자(30)는 ZnO, ZnS, ZnSe, SiC, GaP, GaAlAs, AlInGaP 등의 반도체를 이용해서 형성하는 것도 가능하다. 여기서, 이들 반도체를 n형 반도체층, 발광층, p형 반도체층의 순으로 형성한 적층체를 이용하여 발광소자(30)를 구현할 수 있으며, 발광층(활성층)은 다중 양자웰 구조나 단일 양자웰 구조를 포함한 적층 반도체 또는 더블 헤테로 구조의 적층 반도체를 이용하여 구현할 수 있다.
발광소자(30)는 디스플레이 용도나 조명용도 등 용도에 따라 임의의 파장을 선택하여 사용할 수 있다. 또한, 여기서는 리드프레임(10) 상에 하나의 발광 소자(30)가 안착되는 경우를 예시하였으나, 실시예에 따라서는 복수의 발광소자(30)를 안착시키는 것도 가능하다.
회로기판(40)은 기 설정된 제2 본딩영역을 포함할 수 있으며, 제2 본딩영역에 도포된 제2 솔더(S21, S22)를 이용하여, 리드프레임(10)의 하부면을 제2 본딩영역 상에 고정시킬 수 있다. 회로기판(40)은 외부 전원을 리드프레임(10)으로 공급할 수 있으며, 리드프레임(10)은 발광소자(30)에 외부 전원을 공급하여 발광소자(30)가 빛을 출력하도록 할 수 있다.
회로기판(40)은 외부 전원과의 연결을 위한 배선층을 포함할 수 있으며, 이때 회로기판(40)은 에폭시계 수지 시트를 다층 형성시킨 인쇄회로기판(PCB: Printed Circuit Board)이나, 연성 재질의 플랙서블 인쇄회로기판(FPCB: Flexible Printed Circuit Board) 등 일 수 있다. 또한, 실시예에 따라서는, 레진, 글래스 에폭시 등의 합성 수지 기판, 열전도율을 고려한 세라믹 기판(ceramic) 등을 회로기판(40)으로 활용할 수 있으며, 절연처리된 알루미늄, 구리, 아연, 주석, 납, 금, 은 등의 금속 기판이나, 플레이트 형태의 기판 등을 활용하는 것도 가능하다.
제2 솔더(S21, S22)는 전도성 재질로 이루어질 수 있으며, 제1 솔더(S11, S12)의 제1 용융점 보다 낮은 제2 용융점을 가질 수 있다. 제2 솔더(S21, S22)는 회로기판(40) 상에 기 설정된 제2 본딩영역 상에 도포될 수 있으며, 도포된 제2 솔더(S21, S22) 상에 리드 프레임(10)이 안착될 수 있다. 이때, 리드프레임(10)은 제1차 리플로우 공정에 의하여 발광소자(30)가 고정되어 있는 상태일 수 있다.
이후, 도4(a)에 도시한 바와 같이, 리드프레임(10)의 하부면이 회로기판(40) 상에 안착되면, 제2차 리플로우 공정을 통하여 제2 용융점 이상으로 가열하여 제2 솔더(S21, S22)를 용융할 수 있다. 여기서, 제2차 리플로우 공정에서 수행하는 가열 및 냉각은 기 설정된 온도 프로파일에 따라 수행되는 것일 수 있으며, 이때 제2차 리플로우 공정에서의 피크온도값은 제1차 리플로우공정의 피크온도값보다 더 낮을 수 있다. 즉, 제2차 리플로우 공정에서는 제2 용융점 이상 제1 용융점 미만으로 가열을 진행하여, 제2 솔더(S21, S22)만을 용융시킬 수 있으며 이후 용융된 제2 솔더(S21, S22)는 리드프레임(10)의 하부면과 회로기판(40) 사이에서 냉각되어 고화될 수 있다. 제2 솔더(S21, S22)에 의하여 리드프레임(10)은 회로기판(40) 상에 고정되고, 전기적으로 연결될 수 있다.
다만, 제2차 리플로우 공정에서 제1 솔더(S11, S12)가 가열되어 다시 용융되는 경우가 발생할 수 있으며, 이 때 솔더패스부(20) 등의 구성이 없는 경우에는, 제1 솔더(S11, S12)의 용융에 의하여 발광소자(30)과 제1 전극(11) 또는 제2 전극(12) 사이에서 접촉면적 변화 등이 일어날 수 있다. 즉, 접촉면적 변화에 따른 발광소자(30)의 오작동이나 점등 불량 등 각종 문제가 발생할 수 있다.
그러나, 도4(b)에 도시한 바와 같이, 솔더 패스(21, 22)를 구비하는 경우에는, 제2차 리플로우 공정에서 용융된 제1 솔더(S11, S22)가 솔더 패스(21, 22)로 인입될 수 있다. 여기서, 제2차 리플로우 공정에서 용융된 제2 솔더(S21, S22)도 함께 솔더 패스(21, 22) 내로 인입되므로, 솔더 패스(21, 22) 내에서 제1 솔더(S11, S12) 및 제2 솔더(S21, S22)가 일체로 결합하여 고정될 수 있다. 따라서, 발광소자(30)와 제1 전극(11) 및 제2 전극(12) 사이의 결합력이 증가될 수 있으며, 이를 통해 종래의 리플로우 과정에서 발생하는 재용융(remelting) 등에 의한 불량률 감소 및 신뢰성 향상을 도모할 수 있다.
도5는 본 발명의 일 실시예에 의한 리드프레임을 나타내는 단면도이다. 리드프레임(10)은 도2 등에 나타난 바와 같이, 단차없이 일정한 평면으로 구현될 수 있으나, 실시예에 따라서는 도5에 도시한 바와 같이 단차를 가질 수 있다.
구체적으로, 리드프레임(10)에 포함되는 제1 본딩영역(14)이 기 설정된 깊이만큼 하부방향으로 단차를 가지도록 형성될 수 있으며, 이를 통하여 솔더 패스부(20)에 포함되는 통공의 깊이를 낮출 수 있다. 즉, 통공의 깊이가 깊은 경우에는, 용융된 제1 솔더 또는 제2 솔더가 용이하게 이동하지 못할 수 있으므로, 제1 본딩영역(14)에 단차를 형성하는 방식으로 통공의 깊이를 낮출 수 있다.
한편, 도5(a)에 도시한 바와 같이 제1 본딩영역(14)에 단차가 형성되는 경우에는, 단차에 의하여 형성되는 측면부(P)에 대하여 기 설정된 기울기의 경사를 가지도록 할 수 있다. 여기서 발광소자(30)는 측면에서도 빛을 발산하므로, 측면부(P)가 직각으로 형성되는 경우에는 광 효율이 떨어질 수 있다. 따라서, 제1 본딩영역(14)에 단차를 형성하는 경우에는, 측면부(P)가 적어도 30~85도 기울기의 경사를 가지도록 하여, 발광소자(30)에서 발산하는 빛이 측면부(P)에서 반사되어 외부로 용이하게 발산되도록 유도할 수 있다.
또한, 도5(b)에 도시한 바와 같이, 측면부(P)는 오목한 곡면을 더 포함할 수 있다. 즉, 발광소자(30)가 측면으로 발산하는 빛의 반사각을 증가시키기 위하여 곡면을 더 포함할 수 있으며, 이를 통해 광 효율을 높일 수 있다. 구체적으로, 측면부(P)에 형성되는 곡면의 곡률반지름은 리드프레임(10)의 전체 두께의 50~100%로 설정될 수 있다.
실시예에 따라서는, 리드프레임(10)의 전체 두께는 150um, 단차를 가지는 제1 본딩영역(14)의 두께는 100um로 설정될 수 있다. 또한, 제1 본딩영역의 너비가 1,100um일 때 솔더패스부(20)에 포함된 각각의 통공들의 단면은 적어도 0.04mm2 이하로 설정할 수 있다. 다만, 통공의 단면은 적어도 0.01mm2 이상일 수 있다.
추가적으로, 제1 본딩영역(14)에 단차를 가지는 발광소자 패키지 모듈의 경우에는 도6과 같은 단면을 가질 수 있다. 도6에서는 측면부(P)의 기울기가 90도인 경우를 예시하고 있으나, 실시예에 따라서는, 도6의 리드프레임(10)이 도5와 같이 기울기를 가지거나 곡면을 포함하는 것도 가능하다.
한편, 도6에 도시한 바와 같이, 발광소자 패키지 모듈은 반사부의 구성을 더 포함할 수 있다. 반사부(5)는 리드프레임(10) 상에 위치하여, 발광소자(30)를 둘러싸는 형상으로 구비될 수 있으며, 리드프레임(10)과 연결되어 상부가 개방된 오목한 형상의 개구를 형성할 수 있다. 반사부(50)는 발광소자(30)에서 발산되는 빛을 반사하여 외부로 방출시킬 수 있으며, 반사부(50)에 의하여 발광소자의 광 효율을 높일 수 있다.
반사부(50)는 다양한 방식으로 형성될 수 있으며, 이에 따라 개구가 원형, 타원형, 다각형, 사다리꼴형, 복합형 등 다양한 형상을 가질 수 있다. 구체적으로, 반사부(50)는 알루미늄 등의 금속으로 구현될 수 있으며, 실시예에 따라서는 에폭시 수지 조성물, 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등 다양한 재질로 구현될 수 있다. 또한, 이들 수지 중에, 산화 티타늄, 이산화 규소, 이산화 티탄, 이산화 지르코늄, 티타늄 산 칼륨, 알루미나, 질화 알루미늄, 질화 붕소, 멀라이트, 크롬, 화이트 계열이나 금속 계열의 성분 등 광 반사성 반사 물질을 함유시킬 수 있다. 여기서, 리드프레임(10)이 알루미늄 재질의 금속으로 구현되는 경우에는 리드프레임(10)과 반사부(50)를 일체형으로 구현하는 것도 가능하다.
도7은 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 제조방법을 나타내는 순서도이다.
도7을 참조하면, 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 제조방법은 리드프레임 준비단계(S10), 발광소자 안착단계(S20), 제1차 리플로우 단계(S30), 리드프레임 안착 단계(S40) 및 제2차 리플로우 단계(S50)를 포함할 수 있다.
이하, 도7을 참조하여 본 발명의 일 실시예에 의한 발광소자 패키지 모듈의 제조방법을 설명한다.
리드프레임 준비단계(S10)에서는, 발광소자 패키지 모듈의 제조를 위한 리드프레임을 준비할 수 있다. 여기서 리드프레임은, 전극분리선을 기준으로 일측에 제1 전극을 형성하고, 타측에 제2 전극을 형성하는 것일 수 있으며, 제1 전극 및 제2 전극 상의 기 설정된 영역을 제1 본딩영역으로 설정할 수 있다. 여기서, 제1 본딩영역은 리드프레임 상에 고정되는 발광소자가 위치하는 영역이며, 제1 본딩영역 내에는 복수의 통공을 포함하는 솔더 패스(solder path)부가 형성되어 있을 수 있다. 솔더패스부는 리드프레임의 상부면과 하부면을 연결하도록 형성되는 복수의 통공을 포함하는 것으로서, 제1 전극과 제2 전극에 동일한 개수의 통공이 각각 포함될 수 있다. 또한, 각각의 통공들은 전극분리선을 기준으로 제1 전극 및 제2 전극에 서로 대칭되는 위치에 형성될 수 있다. 한편, 제1 본딩영역은 리드프레임 상에서 하부 방향으로 단차를 가지도록 형성될 수 있다.
발광소자 안착단계(S20)에서는, 제1 본딩 영역에 제1 솔더(solder)를 도포하고, 발광 소자를 상기 제1 솔더 상에 안착시킬 수 있다. 여기서, 발광 소자는 하부에 돌출된 전극패드를 포함하는 플립칩 형태로 구현된 것일 수 있으며, 전극패드를 페이스트(paste) 또는 크림(cream) 형태로 구현된 제1 솔더 상에 안착시킬 수 있다.
제1차 리플로우 단계(S30)에서는, 기 설정된 제1차 리플로우 공정에 따라 제1 솔더를 용융시킬 수 있으며, 용융된 제1 솔더는 발광소자의 전극패드와 제1 전극 및 제2 전극 사이에 위치할 수 있다. 이후, 제1 솔더를 냉각시킬 수 있으며, 고화된 제1 솔더에 의하여 발광 소자가 리드 프레임 상에 고정될 수 있다. 제1 솔더는 전도성 물질로 형성되므로, 발광소자는 제1 전극 및 제2 전극과 전기적으로 연결될 수 있으며, 동시에 고정될 수 있다. 여기서, 제1차 리플로우 공정은 기 설정된 온도 프로파일에 따라 가열 및 냉각할 수 있으며, 제1차 리플로우 공정에서의 피크 온도값은 미리 설정되어 있을 수 있다. 제1 솔더는 제1 용융점을 가질 수 있으며, 제1차 리플로우공정에서의 피크 온도값은 제1 용융점을 초과할 수 있다.
리드프레임 안착 단계(S40)에서는, 회로 기판 상의 기 설정된 제2 본딩영역에 제2 솔더를 도포하고, 상기 리드 프레임을 상기 제2 본딩영역 상에 안착시킬 수 있다. 제1차 리플로우 단계(S30)를 통하여 리드프레임 상에 발광소자를 고정시킨 이후에는, 리드프레임을 회로기판 상에 고정시킬 수 있다. 이를 위하여, 회로기판 상의 기 설정된 본딩영역에 페이스트 또는 크림 형태의 제2 솔더를 도포할 수 있으며, 제2 솔더 상에 리드 프레임의 하부면을 안착시킬 수 있다. 여기서, 제2 솔더는 전도성 물질로 구현되는 것으로, 제2 용융점을 가지는 것일 수 있으며, 제2 용융점은 제1 용융점 보다 낮은 온도일 수 있다.
제2차 리플로우 단계(S50)에서는, 기 설정된 제2차 리플로우 공정에 따라 제2 솔더를 용융시킬 수 있으며, 용융된 제2 솔더는 리드 프레임의 하부면과 제2 본딩영역 사이에 위치할 수 있다. 이후 제2 솔더를 냉각시킬 수 있으며, 고화된 제2 솔더에 의하여 리드 프레임의 하부면을 회로기판 상에 고정될 수 있다. 여기서, 제2차 리플로우 공정은 기 설정된 온도 프로파일에 따라 가열 및 냉각할 수 있으며, 제2차 리플로우 공정에서의 피크 온도값은 제1차 리플로우 공정에서의 피크 온도값보다 낮게 설정되어 있을 수 있다. 다만, 제2차 리플로우 공정에서도 제1 솔더가 용융될 수 있으며, 이 경우, 용융된 제1 솔더 및 제2 솔더는 솔더 패스부의 통공 내부로 인입될 수 있다. 여기서, 통공 내에서 제1 솔더 및 제2 솔더가 일체로 결합하여 고정될 수 있으며, 이를 통하여 발광소자와 리드프레임, 리드프레임과 회로기판 사이의 결합력을 증가시킬 수 있다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
100: 발광소자 패키지 모듈 10: 리드프레임
11: 제1 전극 12: 제2 전극
13: 전극분리선 14: 제1 본딩영역
20: 솔더패스부 30: 발광소자
40: 회로기판 50: 반사부
S10: 리드프레임 준비단계 S20: 발광소자 안착단계
S30: 제1차 리플로우 단계 S40: 리드프레임 안착단계
S50: 제2차 리플로우 단계

Claims (17)

  1. 전극분리선을 기준으로 일측에 제1 전극이 형성되고, 타측에 제2 전극이 형성되며, 제1 본딩영역을 포함하는 리드프레임(lead frame);
    상기 제1 본딩영역에 형성되며, 상기 리드프레임의 상부면과 하부면을 연결하도록 형성되는 복수의 통공을 포함하는 솔더패스(solder path)부;
    상기 제1 전극 및 제2 전극과 전기적으로 연결되며, 상기 제1 본딩영역에 도포된 제1 솔더(solder)에 의하여, 상기 리드프레임의 상부면에 형성되는 발광소자; 및
    제2 본딩영역을 포함하며 상기 제2 본딩영역에 제2 솔더가 도포된 회로기판을 포함하며,
    상기 회로기판의 상기 제2 본딩 영역 상에 상기 리드프레임의 하부면이 상기 제2 솔더를 통해 고정되며,
    상기 솔더패스부를 통해 상기 제1 솔더 및 제2 솔더가 상기 통공 내부로 인입되어, 상기 통공 내에서 상기 제1 솔더 및 제2 솔더가 일체로 결합하는 것을 특징으로 하는 발광소자 패키지 모듈.
  2. 제1항에 있어서,
    상기 제1 솔더는 제1차 리플로우공정을 통하여 상기 발광소자를 상기 리드프레임의 상부면에 형성시키고,
    상기 제2 솔더는 상기 제1차 리플로우공정이 완료된 이후에 수행되는 제2차 리플로우공정을 통하여, 상기 리드프레임을 상기 회로기판의 상부면에 형성시키는 것을 특징으로 하는 발광소자 패키지 모듈.
  3. 제2항에 있어서,
    상기 제1 솔더는 상기 제2 솔더에 비하여 높은 용융점을 가지는 것을 특징으로 하는 발광소자 패키지 모듈.
  4. 제2항에 있어서,
    상기 제1차 리플로우공정의 피크온도값은 상기 제2차 리플로우공정의 피크온도값보다 더 높은 것을 특징으로 하는 발광소자 패키지 모듈.
  5. 제1항에 있어서, 상기 리드프레임은
    상기 제1 본딩영역이 상기 발광소자의 일 부분을 수용할 수 있는 단차를 포함하고,
    상기 단차의 저면에 상기 솔더패스부가 형성되는 것을 특징으로 하는 발광소자 패키지 모듈.
  6. 제5항에 있어서, 상기 발광소자는
    상기 단차의 내측면과 이에 대응되는 상기 발광소자의 측면이 이격거리를 두고 안착되는 것을 특징으로 하는 발광소자 패키지 모듈.
  7. 제1항에 있어서, 상기 리드프레임은
    상기 제1 본딩영역의 하부방향으로 단차를 가지도록 형성되는 것을 특징으로 하는 발광소자 패키지 모듈.
  8. 제7항에 있어서, 상기 제1 본딩영역은
    상기 단차에 의하여 형성되는 측면부가 30~85도 기울기의 경사를 가지는 것을 특징으로 하는 발광소자 패키지 모듈.
  9. 제7항에 있어서, 상기 제1 본딩영역은
    상기 단차에 의하여 형성되는 측면부가 오목한 곡면을 포함하며, 상기 곡면의 곡률반지름은 상기 리드프레임의 두께의 50~100%로 설정되는 것을 특징으로 하는 발광소자 패키지 모듈.
  10. 제1항에 있어서,
    상기 리드프레임의 두께는 150um, 상기 제1 본딩영역의 두께는 100um이고, 상기 제1 본딩영역의 너비가 1,100um일 때, 상기 솔더패스부에 포함된 각각의 통공의 단면은 0.01 mm^2 이상 0.04mm^2 이하인 것을 특징으로 하는 발광소자 패키지 모듈.
  11. 제1항에 있어서,
    상기 발광 소자의 측면 둘레를 둘러싸는 형상으로 구비되며, 상기 리드 프레임과 연결되어 상부가 개방된 오목한 형상의 개구를 형성하는 반사부를 더 포함하는 것을 특징으로 하는 발광소자 패키지 모듈.
  12. 제1항에 있어서, 상기 솔더패스부는
    상기 제1 전극 및 제2 전극에 동일한 개수의 통공을 포함하고, 상기 통공은 상기 전극분리선을 기준으로 상기 제1 전극 및 제2 전극에 서로 대칭되는 위치에 형성하는 것을 특징으로 하는 발광소자 패키지 모듈.
  13. 전극분리선을 기준으로 일측에 제1 전극이 형성되고, 타측에 제2 전극이 형성되며, 상기 제1 전극 및 제2 전극 상의 제1 본딩영역에 복수의 통공을 포함하는 솔더 패스(solder path)부가 형성된 리드 프레임(lead frame)을 준비하는 리드 프레임 준비 단계;
    상기 제1 본딩 영역에 제1 솔더(solder)가 도포되고, 발광 소자가 상기 제1 솔더 상에 안착되는 발광 소자 안착 단계;
    제1차 리플로우 공정에 따라, 상기 제1 솔더를 통해 발광 소자가 상기 리드 프레임 상에 고정되는 제1차 리플로우 단계;
    회로 기판 상의 제2 본딩영역에 제2 솔더가 도포되고, 상기 리드 프레임이 상기 제2 본딩영역 상에 안착되는 리드 프레임 안착 단계; 및
    제2차 리플로우 공정에 따라, 상기 제2 솔더를 통해 상기 리드 프레임이 회로기판에 고정되며, 상기 제2차 리플로우 공정에 의하여 용융된 상기 제1 솔더 및 제2 솔더가 상기 솔더 패스부의 통공 내부로 인입되어, 상기 통공 내에서 일체로 결합되는 제2차 리플로우 단계를 포함하는 발광 소자 패키지 모듈의 제조 방법.
  14. 제 13항에 있어서,
    상기 제 1 솔더는 상기 제 2 솔더에 비하여 높은 용융점을 가지며,
    상기 제 1 차 리플로우의 피크 온도값은 상기 제 2 차 리플로우의 피크 온도값 보다 더 높은 것을 특징으로 하는 발광소자 패키지 모듈의 제조 방법.
  15. 제 13항에 있어서,
    상기 발광 소자의 측면 둘레를 둘러싸는 형상으로 구비되며, 상기 리드 프레임과 연결되어 상부가 개방된 오목한 형상의 개구를 포함하는 반사부를 형성하는 반사부 형성 단계를 더 포함하는 것을 특징으로 하는 발광소자 패키지 모듈의 제조 방법.
  16. 제13항에 있어서, 상기 리드프레임은
    상기 제1 본딩영역이 상기 발광소자의 일부분을 수용할 수 있는 단차가 형성되고, 상기 단차의 저면에 상기 솔더패스부가 형성된 것을 특징으로 하는 발광소자 패키지 모듈의 제조 방법.
  17. 제 16항에 있어서, 상기 발광소자 안착 단계는
    상기 단차의 내측면과 이에 대응되는 상기 발광소자의 측면이 이격 거리를 두고 안착되는 것을 특징으로 하는 발광소자 패키지 모듈의 제조 방법.
KR1020180026719A 2018-03-07 2018-03-07 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법 KR20190105937A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180026719A KR20190105937A (ko) 2018-03-07 2018-03-07 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180026719A KR20190105937A (ko) 2018-03-07 2018-03-07 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법

Publications (1)

Publication Number Publication Date
KR20190105937A true KR20190105937A (ko) 2019-09-18

Family

ID=68070759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180026719A KR20190105937A (ko) 2018-03-07 2018-03-07 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법

Country Status (1)

Country Link
KR (1) KR20190105937A (ko)

Similar Documents

Publication Publication Date Title
TWI459581B (zh) 用於半導體發光裝置封裝之子基板及包含子基板之半導體發光裝置封裝
US7161190B2 (en) Semiconductor light-emitting device and method of manufacturing the same
EP2551903B1 (en) Light emitting device package and lighting system including the same
US10163870B2 (en) Light emitting device package and light emitting device package module
US20090050921A1 (en) Light Emitting Diode Array
US20060243986A1 (en) RGB thermal isolation substrate
KR101682631B1 (ko) 발광 소자 패키지와, 발광 소자 패키지 조합과, 발광 소자 패키지 모듈과, 백라이트 유닛 및 조명 장치
KR101606818B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
US10222539B2 (en) Light emitting device package, backlight unit, and method of manufacturing light emitting apparatus
KR101713685B1 (ko) 발광 소자 패키지, 백라이트 유닛 및 발광 장치의 제조 방법
KR20190105937A (ko) 발광소자 패키지 모듈 및 발광 소자 패키지 모듈의 제조방법
KR101553341B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR20160003429A (ko) 발광 소자 패키지, 발광 소자 패키지 모듈, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR101504276B1 (ko) 발광 소자용 기판 및 이를 이용한 발광 소자 패키지 제작 방법
KR101690207B1 (ko) 발광 소자 패키지, 발광 소자 패키지 모듈 및 백라이트 유닛
KR101675909B1 (ko) 발광 소자 패키지
KR101637328B1 (ko) 발광 소자 패키지 및 조명 장치
KR101649298B1 (ko) 멀티칩 발광 소자와, 멀티칩 발광 소자 패키지 및 백라이트 유닛
KR101557949B1 (ko) 발광 소자 패키지, 발광 소자 패키지 모듈 및 백라이트 유닛

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application