KR20190096227A - 저잡음 증폭 회로 및 그 증폭 방법 - Google Patents

저잡음 증폭 회로 및 그 증폭 방법 Download PDF

Info

Publication number
KR20190096227A
KR20190096227A KR1020180015901A KR20180015901A KR20190096227A KR 20190096227 A KR20190096227 A KR 20190096227A KR 1020180015901 A KR1020180015901 A KR 1020180015901A KR 20180015901 A KR20180015901 A KR 20180015901A KR 20190096227 A KR20190096227 A KR 20190096227A
Authority
KR
South Korea
Prior art keywords
input
switch
circuit
output
signal
Prior art date
Application number
KR1020180015901A
Other languages
English (en)
Other versions
KR102026557B1 (ko
Inventor
배준성
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020180015901A priority Critical patent/KR102026557B1/ko
Publication of KR20190096227A publication Critical patent/KR20190096227A/ko
Application granted granted Critical
Publication of KR102026557B1 publication Critical patent/KR102026557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/271—Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses capacitive isolation means, e.g. capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Abstract

저잡음 증폭 회로 및 그 증폭 방법이 개시된다. 일 실시예에 따른 증폭 회로는, 입력 신호의 전송을 제어하기 위한 복수의 입력 스위치와, 상기 복수의 입력 스위치와 연결된 제1 초퍼(chopper) 회로와, 상기 제1 초퍼 회로의 출력 신호를 수신하는 OTA(Operational Transconductance Amplifier) 회로와, 상기 OTA 회로의 출력 신호를 수신하는 제2 초퍼 회로와, 상기 제2 초퍼 회로와 연결되고, 상기 제2 초퍼 회로의 출력 신호의 전송을 제어하기 위한 복수의 출력 스위치를 포함한다.

Description

저잡음 증폭 회로 및 그 증폭 방법{LOW NOISE AMPLIFIER CIRCUIT AND AMPLIFYING METHOD THEROF}
아래 실시예들은 저잡음 증폭 회로 및 그 증폭 방법에 관한 것이다.
전극을 통해 생체 신호를 감지하는 응용 분야에 있어서, 전극을 통해 들어오는 미약한 신호를 증폭하여 디지털 신호로 변환시키기 위해서는 신호 대 잡음비(Signal to Noise Ratio, SNR)를 키우는 것이 중요하고 이를 위해서는 전극과 연결된 증폭기의 잡음 특성이 뛰어나야 한다.
일반적으로 잡음 특성은 증폭기가 소모하는 전류의 크기가 클수록 좋아지기 때문에, 저잡음 특성을 갖기 위해서는 전력 소모가 커질 수 밖에 없는 문제점이 있다.
특히 뉴럴 인터페이스와 같이 신경 신호를 감지해 내는 응용분야의 경우, 전극과 증폭기가 사람의 몸 내부에 위치하고 다수의 전극으로부터 수십에서 수천 채널에 이르는 신호를 동시에 증폭해야 하기 때문에 저잡음 특성과 저전력 특성을 동시에 만족시키가 어렵다.
따라서, 생체 신호 감지용 증폭기의 경우에, 주어진 전력 안에서 가능한 좋은 잡음 특성, 즉, NEF(Noise Efficiency Factor)를 얻는 것이 중요한 설계 지침이다. 전력 대비 잡음 특성이 좋을수록 생체 신호 감지 응용에 있어서 전체 시스템의 성능이 좋아질 수 있다.
실시예들은 복수의 스위치를 이용하여 저잡음 특성 및 저전력 특성을 갖는 증폭 기술을 제공할 수 있다.
일 실시예에 따른 증폭 회로는, 입력 신호의 전송을 제어하기 위한 복수의 입력 스위치와, 상기 복수의 입력 스위치와 연결된 제1 초퍼(chopper) 회로와, 상기 제1 초퍼 회로의 출력 신호를 수신하는 OTA(Operational Transconductance Amplifier) 회로와, 상기 OTA 회로의 출력 신호를 수신하는 제2 초퍼 회로와, 상기 제2 초퍼 회로와 연결되고, 상기 제2 초퍼 회로의 출력 신호의 전송을 제어하기 위한 복수의 출력 스위치를 포함한다.
상기 입력 신호는 제1 입력 신호 및 제2 입력 신호를 포함하고, 복수의 입력 스위치 중 한 쌍의 스위치는 상기 제1 입력 신호 및 상기 제2 입력 신호를 동시에 스위칭할 수 있다.
상기 제1 초퍼 회로 및 상기 제2 초퍼 회로 각각은 복수의 초퍼 회로를 포함하고, 각각의 초퍼 회로는 한 쌍의 신호를 초핑할 수 있다.
상기 복수의 초퍼 회로 중 하나의 초퍼 회로의 동작 주파수와 상기 복수의 초퍼 회로 중 다른 하나의 초퍼 회로의 동작 주파수는 상이할 수 있다.
상기 OTA 회로의 출력 신호는 제1 출력 신호 및 제2 출력 신호를 포함하고, 상기 복수의 출력 스위치 중 한 쌍의 스위치는 제2 초핑된 제1 출력 신호 및 제2 초핑된 제2 출력 신호를 동시에 스위칭할 수 있다.
상기 복수의 입력 스위치는 제1 입력 스위치 및 제2 입력 스위치를 포함하고, 상기 복수의 출력 스위치는 제1 출력 스위치 및 제2 출력 스위치를 포함하고, 상기 제1 입력 스위치 및 상기 제1 출력 스위치는 동시에 열리거나 닫히고, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 동시에 닫히거나 열릴 수 있다.
상기 제1 입력 스위치 및 상기 제1 출력 스위치가 열릴 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 닫히고, 상기 제1 입력 스위치 및 상기 제1 출력 스위치가 닫힐 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 열릴 수 있다.
상기 제1 초퍼 회로와 상기 OTA 회로 사이에 접속되는 입력 캐패시터를 더 포함할 수 있다.
상기 OTA 회로는, 증폭기, 피드백 저항 및 피드백 캐패시터를 포함하고, 상기 피드백 저항 및 상기 피드백 캐패시터는 상기 증폭기의 출력단과 입력단 사이에 접속될 수 있다.
상기 피드백 저항 및 상기 피드백 캐패시터는 복수일 수 있다.
일 실시예에 따른 증폭 방법은, 복수의 입력 스위치로 입력 신호의 전송을 제어하는 단계와, 상기 입력 신호를 제1 초핑(chopping)하는 단계와, 제1 초핑된 신호를 OTA(Operational Transconductance Amplifier) 회로로 증폭하는 단계와, 증폭된 상기 OTA 회로의 출력 신호를 제2 초핑하는 단계와, 복수의 출력 스위치로 제2 초핑된 신호의 전송을 제어하는 단계를 포함한다.
상기 입력 신호는 제1 입력 신호 및 제2 입력 신호를 포함하고, 상기 입력 신호의 전송을 제어하는 단계는, 복수의 입력 스위치 중 한 쌍의 스위치로 상기 제1 입력 신호 및 상기 제2 입력 신호를 동시에 스위칭하는 단계를 포함할 수 있다.
상기 제1 초핑하는 단계는, 복수의 초퍼 회로로 상기 입력 신호를 제1 초핑하는 단계를 포함하고, 상기 제2 초핑하는 단계는, 복수의 초퍼 회로로 상기 OTA 회로의 출력 신호를 제2 초핑하는 단계를 포함하고, 각각의 초퍼 회로는 한 쌍의 신호를 초핑할 수 있다.
상기 복수의 초퍼 회로 중 하나의 초퍼 회로의 동작 주파수와 상기 복수의 초퍼 회로 중 다른 하나의 초퍼 회로의 동작 주파수는 상이할 수 있다.
상기 OTA 회로의 출력 신호는 제1 출력 신호 및 제2 출력 신호를 포함하고, 상기 복수의 출력 스위치 중 한 쌍의 스위치는 제2 초핑된 제1 출력 신호 및 제2 초핑된 제2 출력 신호를 동시에 스위칭할 수 있다.
상기 복수의 입력 스위치는 제1 입력 스위치 및 제2 입력 스위치를 포함하고, 상기 복수의 출력 스위치는 제1 출력 스위치 및 제2 출력 스위치를 포함하고, 상기 제1 입력 스위치 및 상기 제1 출력 스위치는 동시에 열리거나 닫히고, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 동시에 닫히거나 열릴 수 있다.
상기 제1 입력 스위치 및 상기 제1 출력 스위치가 열릴 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 닫히고, 상기 제1 입력 스위치 및 상기 제1 출력 스위치가 닫힐 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 열릴 수 있다.
상기 증폭하는 단계는, 상기 제1 초핑된 신호를 입력 캐패시터에 통과시키는 단계와, 상기 입력 캐패시터를 통과한 제1 초핑된 신호를 상기 OTA 회로로 증폭하는 단계를 포함할 수 있다.
상기 OTA 회로는, 증폭기, 피드백 저항 및 피드백 캐패시터를 포함하고, 상기 피드백 저항 및 상기 피드백 캐패시터는 상기 증폭기의 출력단과 입력단 사이에 접속될 수 있다.
상기 피드백 저항 및 상기 피드백 캐패시터는 복수일 수 있다.
도 1은 일 실시예에 따른 증폭 회로의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 OTA 회로의 개략적인 블록도를 나타낸다.
도 3은 도 1에 도시된 증폭 회로의 회로도의 예를 나타낸다.
도 4는 도 1에 도시된 입력 스위치 및 출력 스위치의 스위칭 동작의 예를 나타낸다.
도 5는 도 1에 도시된 제1 초퍼 회로 및 제2 초퍼 회로의 동작 주파수의 예를 나타낸다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1 또는 제2등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해서 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 실시예의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 일 실시예에 따른 증폭 회로의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 증폭 회로(10)는 주어진 전력 안에서 가능한 좋은 잡음 특성을 가지고 입력 신호를 증폭할 수 있다. 증폭 회로(10)는 복수의 스위치들을 이용하여 잡음 특성을 향상 시키면서 입력 신호를 증폭할 수 있다.
증폭 회로(10)는 전극을 통해 입력 신호를 수신할 수 있다. 입력 신호는 생체 신호를 포함할 수 있다. 증폭 회로(10)는 미약한 생체 신호를 증폭하여 디지털 신호로 변환시킬 수 있다.
증폭 회로(10)는 다수의 전극을 통해 인체를 센싱하고 증폭해야 하는 모든 증폭기에 적용될 수 있다. 증폭 회로(10)는 인체 외부 신호인 EEG(Electroencephalography), ECG(Electrocardiogram), EMG(Electromyogram) 등의 신호 검출뿐만 아니라, AP(Action Potential) 및 LFP(Local Field Potential) 같은 신경 신호 검출에도 적용될 수 있다.
증폭 회로(10)는 전류 소모를 극소화 시켜야 하는 임플란터블 응용에서 적은 전류 소모 대비 뛰어난 노이즈 특성을 얻을 수 있어서, 인체 내장형 기기의 전력 소모를 획기적으로 줄일 수 있다.
단일 BJT(Bipolar Junction Transistor) 소자를 이용한 증폭기에서 이론적인 한계 NEF 값은 1일 수 있다. 증폭 회로(10)는 간단한 스위치 회로를 이용하여 단일 증폭기를 사용하여 얻을 수 있는 NEF(Noise Efficiency Factor) 값의 이론적 한계치인 1보다 낮은 NEF 값을 가질 수 있다.
증폭 회로(10)는 수천 개의 채널이 필요한 신경 신호 검출 시스템에 응용됨으로써, 낮은 전력 소모와 뛰어난 잡음 특성을 이용하여 전체 시스템의 전력 소모를 크게 낮출 수 있다.
증폭 회로(10)는 입력 스위치(100), 제1 초퍼(chopper) 회로(200), 입력 캐패시터(300), OTA(Operational Transconductance Amplifier) 회로(400), 제2 초퍼 회로(500) 및 출력 스위치(600)를 포함할 수 있다.
입력 스위치(100)는 입력 신호의 전송을 제어할 수 있다. 입력 신호는 복수의 입력 신호를 포함할 수 있다. 예를 들어, 입력 신호는 제1 입력 신호 및 제2 입력 신호를 포함할 수 있다.
입력 스위치(100)의 입력단은 입력 신호를 수신할 수 있다. 입력 스위치(100)는 복수로 이루어질 수 있다.
복수의 입력 스위치(100) 중 한 쌍의 스위치는 제1 입력 신호 및 제2 입력 신호를 동시에 스위칭할 수 있다. 입력 스위치(100)는 입력 신호를 수신하여 입력 신호들을 제1 초퍼 회로(200)에 선택적으로 출력하도록 제어할 수 있다.
제1 초퍼 회로(200)는 복수의 입력 스위치(100)와 연결될 수 있다. 예를 들어, 복수의 입력 스위치(100)의 출력단은 제1 초퍼 회로(200)의 입력단과 연결될 수 있다. 제1 초퍼 회로(200)는 복수의 초퍼 회로를 포함할 수 있다. 각각의 초퍼 회로는 한 쌍의 입력 신호를 초핑(chopping)할 수 있다.
제1 초퍼 회로(200)에 포함된 복수의 초퍼 회로 중 하나의 초퍼 회로의 동작 주파수와 복수의 초퍼 회로 중 다른 하나의 초퍼 회로의 동작 주파수는 상이할 수 있다.
입력 캐패시터(300)는 제1 초퍼 회로(200)와 OTA 회로(400) 사이에 접속될 수 있다. 예를 들어, 입력 캐패시터(300)는 제1 초퍼 회로(200)의 출력단과 OTA 회로(400)의 입력단 사이에 접속될 수 있다.
입력 캐패시터(300)는 증폭 회로(10)의 잡음 특성에 영향을 미칠 수 있다. 입력 캐패시터(300)와 증폭 회로의 잡음 특성의 관계는 도 3을 참조하여 자세하게 설명할 것이다.
OTA 회로(400)는 제1 초퍼 회로(200)의 출력 신호를 수신할 수 있다. OTA 회로(400)는 제1 초핑된 신호를 증폭할 수 있다. OTA 회로(400)는 증폭한 신호를 제2 초퍼 회로로 출력할 수 있다.
OTA 회로(400)의 출력 신호는 복수일 수 있다. 예를 들어, OTA 회로(400)의 출력 신호는 제1 출력 신호 및 제2 출력 신호를 포함할 수 있다. OTA 회로(400)는 제1 출력 신호 및 제2 출력 신호를 제2 초퍼 회로(500)로 출력할 수 있다. OTA 회로의 동작은 도 2를 참조하여 자세하게 설명할 것이다.
제2 초퍼 회로(500)는 OTA 회로(400)의 출력을 수신할 수 있다. 예를 들어, 제2 초퍼 회로(500)의 입력단은 OTA 회로(400)의 출력단과 접속될 수 있다.
제2 초퍼 회로(500)는 복수의 초퍼 회로를 포함할 수 있다. 각각의 초퍼 회로는 한 쌍의 OTA 출력 신호를 초핑할 수 있다. 제2 초퍼 회로(500)에 포함된 복수의 초퍼 회로 중 하나의 초퍼 회로의 동작 주파수와 복수의 초퍼 회로 중 다른 하나의 초퍼 회로의 동작 주파수는 상이할 수 있다.
출력 스위치(600)는 제2 초퍼 회로(500)와 연결될 수 있다. 예를 들어, 출력 스위치(600)의 입력단은 제2 초퍼 회로(500)의 출력단과 연결될 수 있다. 출력 스위치(600)는 복수일 수 있다. 복수의 출력 스위치(600)는 제2 초퍼 회로(500)의 출력 신호의 전송을 제어할 수 있다.
예를 들어, 복수의 출력 스위치(600) 중 한 쌍의 스위치는 제2 초핑된 제1 출력 신호 및 제2 초핑된 제2 출력신호를 동시에 스위칭할 수 있다. 제2 초퍼 회로(500)의 출력 신호는 증폭 회로(10)의 출력 신호일 수 있다.
도 2는 도 1에 도시된 OTA 회로의 개략적인 블록도를 나타낸다.
도 2를 참조하면, OTA 회로(400)는 피드백 저항(410), 증폭기(430) 및 피드백 캐패시터(450)를 포함할 수 있다.
피드백 저항(410)은 증폭기(430)의 출력단과 입력단 사이에 접속될 수 있다. 피드백 저항(410) 및 피드백 캐패시터(450)는 복수일 수 있다.
증폭기(430)는 복수의 입력단 및 복수의 출력단을 포함할 수 있다. 예를 들어, 피드백 저항(410)은 복수의 입력단과 복수의 출력단 사이에 각각 접속될 수 있고, 피드백 캐패시터(450)는 복수의 입력단과 복수의 출력단 사이에 각각 접속될 수 있다.
피드백 저항(410) 및 피드백 캐패시터(450)는 병렬로 연결될 수 있다.
OTA 회로(400)는 Cin/Cfb의 전압 이득을 가질 수 있다. 여기서 Cin은 입력 캐패시터(300)의 캐패시턴스를 의미하고, Cfb는 피드백 캐패시터(450) 의 캐패시턴스를 의미할 수 있다. OTA 회로(400)는 큰 저항 값을 갖는 피드백 저항(410)을 사용함으로써 높은 임피던스를 갖는 소자들로 피드백을 이루어서 저전력으로 증폭기를 구현할 수 있다.
OTA회로(400)의 잡음 특성은 입력 기준 잡음(input-referred noise)의 형태로 수치화 될 수 있다. OTA 회로(400) 자체의 잡음(noise) 전압을 VOTA라고 하면, 입력 기준 잡음은 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
여기서 Cin은 입력 캐패시터(300)의 캐패시턴스를 의미하고, Cfb는 피드백 캐패시터(450)의 캐패시턴스를 의미할 수 있다.
수학식 1을 참조하면, OTA 회로(400)의 잡음 특성이 증폭기(430) 자체의 잡음 특성보다 좋아질 수 없음을 의미할 수 있다. 증폭기(430) 자체의 잡음 특성 보다 좋은 잡음 특성을 갖기 위해서는 전력 소모가 증가되어야 할 수 있다.
도 3은 도 1에 도시된 증폭 회로의 회로도의 예를 나타내고, 도 4는 도 1에 도시된 입력 스위치 및 출력 스위치의 스위칭 동작의 예를 나타내고, 도 5는 도 1에 도시된 제1 초퍼 회로 및 제2 초퍼 회로의 동작 주파수의 예를 나타낸다.
도 3내지 도 5를 참조하면, 입력 신호는 제1 입력 신호 및 제2 입력 신호를 포함할 수 있다. 도 3의 예시와 같이, 제1 입력 신호는 INP이고 제2 입력 신호는 INN일 수 있다. 입력 신호의 수는 도면에 제한되지 않고, 3 개 이상의 입력 신호를 수신할 수 있다.
한 쌍의 입력 신호는 복수의 입력 스위치(100)로 전송될 수 있다. 복수의 입력 스위치(100)는 제1 입력 스위치 및 제2 입력 스위치를 포함할 수 있다. 제1 입력 스위치 및 제2 입력 스위치는 복수의 입력 신호에 대응되는 입력 스위치 쌍을 포함할 수 있다. 입력 스위치의 수는 도면에 제한되지 않고, 증폭 회로(10)는 3 쌍 이상의 입력 스위치를 가질 수 있다.
제1 입력 스위치는 제1 입력 신호 및 제2 입력 신호를 수신하고, 제1 입력 신호 및 제2 입력 신호를 선택적으로 출력하도록 제어할 수 있다. 예를 들어, 제1 입력 스위치는 제1 입력 신호만을 선택적으로 제1 초퍼 회로(200)로 출력할 수 있다.
도 4의 예시와 같이, 제1 입력 스위치가 열릴 때, 제2 입력 스위치는 닫힐 수 있다. 반대로, 제1 입력 스위치가 닫힐 때, 제2 입력 스위치는 열릴 수 있다.
제1 입력 스위치 및 제2 입력 스위치 중 하나의 스위치만 열려 있을 수 있다. 3 개 이상의 입력 스위치를 사용하는 경우, 복수의 입력 스위치(100) 중 한 쌍의 스위치 만 열려있고, 나머지 스위치는 닫혀있을 수 있다.
제1 초퍼 회로(200)는 복수의 입력 스위치(100)로부터 입력된 신호를 초핑(chopping)할 수 있다. 제1 초퍼 회로(200)는 입력 신호에 다른 주파수 성분을 곱해서 입력 신호를 다른 주파수 대역으로 이동시킬 수 있다. 제1 초퍼 회로(200)는 복수의 초퍼 회로를 포함할 수 있다. 예를 들어, 제1 초퍼 회로(200)는 2 개의 초퍼 회로를 포함할 수 있다.
제1 초퍼 회로(200)에 포함된 복수의 초퍼 회로 각각은 상이한 동작 주파수를 가질 수 있다. 예를 들어, 도 5의 예시와 같이 복수의 초퍼 회로 중 하나의 초퍼 회로는 제1 초핑 주파수(fchop1)를 가지고, 복수의 초퍼 회로 중 다른 하나의 초퍼 회로는 제2 초핑 주파수(fchop2)를 가질 수 있다.
제1 초퍼 회로(200)의 출력단은 입력 캐패시터(300)와 연결될 수 있다. 입력 캐패시터(300)는 상술한 바와 같이 OTA 회로(400)의 이득에 영향을 미칠 수 있다. 입력 캐패시터(300)는 OTA 회로(400)의 입력단과 연결될 수 있다.
OTA 회로(400)는 피드백 저항(410), 증폭기(430) 및 패드백 캐패시터(450)를 포함할 수 있다. 피드백 저항(410) 및 피드백 캐패시터(450)는 증폭기(430)의 출력단과 입력단 사이에 연결될 수 있다.
피드백 저항(410) 및 피드백 캐패시터(450)는 복수일 수 있다. 예를 들어 피드백 저항(410) 및 피드백 캐패시터(450)는 각각 2개일 수 있다.
OTA 회로(400)는 복수의 입력 스위치(100)에 의해 선택된 신호만을 입력 받을 수 있다. 예를 들어, OTA 회로(400)는 제1 스위치가 닫혀있을 때, 제1 스위치로 입력된 신호만을 수신할 수 있고, 제2 스위치가 닫혀있을 때, 제2 스위치로 입력된 신호만을 수신할 수 있다.
OTA 회로(400)는 복수의 신호를 입력 받고, 복수의 신호를 출력할 수 있다. 예를 들어, 복수의 신호는 2 개의 신호일 수 있다. OTA 회로(400)의 출력단은 제2 초퍼 회로(500)의 입력단과 연결될 수 있다.
제2 초퍼 회로(500)는 OTA 회로(400)의 출력 신호를 초핑(chopping)할 수 있다. 제2 초퍼 회로(500)는 OTA 회로(400)의 출력 신호에 다른 주파수 성분을 곱해서 OTA 회로(400)의 출력 신호를 다른 주파수 대역으로 이동시킬 수 있다. 제2 초퍼 회로(500)는 복수의 초퍼 회로를 포함할 수 있다. 예를 들어, 제2 초퍼 회로(500)는 2 개의 초퍼 회로를 포함할 수 있다.
제2 초퍼 회로(500)에 포함된 복수의 초퍼 회로 각각은 상이한 동작 주파수를 가질 수 있다. 예를 들어, 복수의 초퍼 회로 중 하나의 초퍼 회로는 제1 초핑 주파수(fchop1)를 가지고, 복수의 초퍼 회로 중 다른 하나의 초퍼 회로는 제2 초핑 주파수(fchop2)를 가질 수 있다.
제2 초퍼 회로(500)에 의해 초핑된 OTA회로(400)의 출력 신호는 복수의 출력 스위치(600)로 전송될 수 있다. 한 쌍의 제2 초핑된 OTA 회로(400)의 출력 신호는 복수의 출력 스위치(600)로 전송될 수 있다.
복수의 출력 스위치(600)는 제1 출력 스위치 및 제2 출력 스위치를 포함할 수 있다. 제1 출력 스위치 및 제2 출력 스위치는 복수의 출력 신호에 대응되는 출력 스위치 쌍을 포함할 수 있다. 출력 스위치의 수는 도면에 제한되지 않고, 증폭 회로(10)는 3 쌍 이상의 출력 스위치를 가질 수 있다.
제1 출력 스위치는 OTA 회로(400)의 제1 출력 신호 및 제2 출력 신호를 수신하고, 제1 출력 신호 및 제2 출력 신호를 선택적으로 출력하도록 제어할 수 있다. 예를 들어, 제1 출력 스위치는 OTA 회로(400)의 제1 출력 신호만을 선택적으로 출력할 수 있다.
도 4의 예시와 같이, 제1 출력 스위치가 열릴 때, 제2 출력 스위치는 닫힐 수 있다. 반대로, 제1 출력 스위치가 닫힐 때, 제2 출력 스위치는 열릴 수 있다.
제1 출력 스위치 및 제2 출력 스위치 중 하나의 스위치만 열려 있을 수 있다. 3 개 이상의 입력 스위치를 사용하는 경우, 복수의 출력 스위치(600) 중 한 쌍의 스위치 만 열려있고, 나머지 스위치는 닫혀있을 수 있다.
제1 입력 스위치 및 제1 출력 스위치는 동시에 동작할 수 있다. 또한, 제2 입력 스위치 및 제2 출력 스위치는 동시에 동작할 수 있다. 예를 들어, 제1 입력 스위치 및 제1 출력 스위치 는 동시에 열리거나 닫히고, 제2 입력 스위치 및 상기 제2 출력 스위치는 동시에 닫히거나 열릴 수 있다.
제1 입력 스위치 및 제1 출력 스위치는 도 4의 fSW1에 따라 스위치를 열고 닫을 수 있고, 제2 입력 스위치 및 제2 출력 스위치는 도 4의 fSW2에 따라 스위치를 닫고 열 수 있다.
예를 들어, 제1 입력 스위치 및 제1 출력 스위치가 열릴 때, 제2 입력 스위치 및 제2 출력 스위치는 닫힐 수 있다. 또한, 제1 입력 스위치 및 제1 출력 스위치가 닫힐 때, 제2 입력 스위치 및 제2 출력 스위치는 열릴 수 있다.
입력 스위치(100) 및 출력 스위치(600)를 연결시키지 않고, 제1 초퍼 회로(200) 및 제2 초퍼 회로(500)만을 OTA 회로(400)의 입력단 및 출력단에 연결시킨 경우의 입력 기준 잡음은 수학식 2와 같이 나타낼 수 있다.
Figure pat00002
이 경우, 증폭기(430) 자체 잡음보다 큰 입력 기준 잡음을 가질 수 있다.
제1 초핑 주파수(fchop1)와 제2 초핑 주파수(fchop2)를 동일하게 하여 증폭하는 경우 입력 기준 잡음은 수학식 3과 같이 나타낼 수 있다.
Figure pat00003
이 경우, 제1 초퍼 회로(200) 및 제2 초퍼 회로(500)를 연결하지 않았을 때에 비하여 잡음 특성이 좋아지지만 증폭기(430) 자체의 잡음 특성보다 좋지 않을 수 있다.
증폭 회로(10)는 복수의 입력 스위치(100) 및 복수의 출력 스위치(600)를 제1 초퍼 회로(200)와 제2 초퍼 회로(500)에 연결함으로써 증폭기(430) 자체의 잡음 특성보다 좋은 잡음 특성을 가질 수 있다.
입력 스위치(100) 및 출력 스위치(600)가 연결된 증폭 회로(10)의 입력 기준 잡음은 수학식 4와 같이 나타낼 수 있다.
Figure pat00004
여기서 α는 수학식 5와 같이 나타낼 수 있다.
Figure pat00005
여기서, T1은 제1 입력 스위치 및 제1 출력 스위치가 열려 있는 시간을 의미하고, T2는 제2 입력 스위치 및 제2 출력 스위치가 열려 있는 시간을 의미할 수 있다.
수학식 4에 따라서, 증폭 회로(10)의 잡음 특성은 증폭기(430) 자체의 잡음 특성의 α배가 될 수 있다. 즉, 증폭 회로(10)는 잡음 신호의 세기를 α만큼 감소시킴으로써 스위치가 없는 증폭 회로에 비하여 입력 기준 잡음을 감소시킬 수 있다. 따라서, 증폭 회로(10)는 추가적인 전력 소모 없이 잡음을 크게 감소시킬 수 있다.
또한, 입력 스위치(100) 및 출력 스위치(600)가 없는 경우에는 출력 단에서 두 신호를 더하는 아날로그 덧셈기 회로가 추가로 필요하지만, 증폭 회로(10)는 스위치를 이용하여 시간에 따라 신호를 선택함으로써, 아날로그 덧셈기 회로 없이도 입력 신호를 증폭시킬 수 있다.
증폭 회로(10)는 입력 스위치(100)의 출력단에 제1 초퍼 회로(200)를 위치시킴으로써, 스위치 회로와 입력 캐패시터(300)가 생성하는 샘플링 잡음(sampling noise)와 잡음 폴딩(noise folding)에 의한 영향을 최소화 시킴으로써, 증폭기(430)만 존재하는 회로에 비하여 잡음을 α배 감소시킬 수 있다.
입력 스위치(100) 및 출력 스위치(600)는 3 쌍 이상의 스위치를 포함할 수 있고, 이 경우에 스위칭 시간을 T1, T2, …, Tn과 같이 n 등분하여 T1 시간에는 첫 번째 스위치 쌍만 닫히고, T2 시간에는 두 번째 스위치 쌍만 닫히고, Tn 시간에는 n 번째 스위치 쌍만 닫히도록 하면 신호이득을 일정하게 유지시키면서 입력 기준 잡음을 수학식 6과 같이 감소시킬 수 있다.
Figure pat00006
여기서 β는 수학식 7과 같이 나타낼 수 있다.
Figure pat00007
이 때, 제1 초퍼 회로(200) 및 제2 초퍼 회로(600)에 포함된 복수의 초퍼 회로들 간의 동작 주파수가 도 5와 같이 상이한 경우에도 입력 기준 잡음을 감소시키면서 입력 신호를 추가적인 전력 소모 없이 증폭시킬 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (20)

  1. 입력 신호의 전송을 제어하기 위한 복수의 입력 스위치;
    상기 복수의 입력 스위치와 연결된 제1 초퍼(chopper) 회로;
    상기 제1 초퍼 회로의 출력 신호를 수신하는 OTA(Operational Transconductance Amplifier) 회로;
    상기 OTA 회로의 출력 신호를 수신하는 제2 초퍼 회로; 및
    상기 제2 초퍼 회로와 연결되고, 상기 제2 초퍼 회로의 출력 신호의 전송을 제어하기 위한 복수의 출력 스위치
    를 포함하는 증폭 회로.
  2. 제1항에 있어서,
    상기 입력 신호는 제1 입력 신호 및 제2 입력 신호를 포함하고,
    복수의 입력 스위치 중 한 쌍의 스위치는 상기 제1 입력 신호 및 상기 제2 입력 신호를 동시에 스위칭하는
    증폭 회로.
  3. 제1항에 있어서,
    상기 제1 초퍼 회로 및 상기 제2 초퍼 회로 각각은 복수의 초퍼 회로를 포함하고,
    각각의 초퍼 회로는 한 쌍의 신호를 초핑하는
    증폭 회로.
  4. 제3항에 있어서,
    상기 복수의 초퍼 회로 중 하나의 초퍼 회로의 동작 주파수와 상기 복수의 초퍼 회로 중 다른 하나의 초퍼 회로의 동작 주파수는 상이한
    증폭 회로.
  5. 제1항에 있어서,
    상기 OTA 회로의 출력 신호는 제1 출력 신호 및 제2 출력 신호를 포함하고,
    상기 복수의 출력 스위치 중 한 쌍의 스위치는 제2 초핑된 제1 출력 신호 및 제2 초핑된 제2 출력 신호를 동시에 스위칭하는
    증폭 회로.
  6. 제1항에 있어서,
    상기 복수의 입력 스위치는 제1 입력 스위치 및 제2 입력 스위치를 포함하고, 상기 복수의 출력 스위치는 제1 출력 스위치 및 제2 출력 스위치를 포함하고,
    상기 제1 입력 스위치 및 상기 제1 출력 스위치는 동시에 열리거나 닫히고, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 동시에 닫히거나 열리는
    증폭 회로.
  7. 제6항에 있어서,
    상기 제1 입력 스위치 및 상기 제1 출력 스위치가 열릴 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 닫히고,
    상기 제1 입력 스위치 및 상기 제1 출력 스위치가 닫힐 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 열리는
    증폭 회로.
  8. 제1항에 있어서,
    상기 제1 초퍼 회로와 상기 OTA 회로 사이에 접속되는 입력 캐패시터
    를 더 포함하는 증폭 회로.
  9. 제1항에 있어서,
    상기 OTA 회로는,
    증폭기, 피드백 저항 및 피드백 캐패시터를 포함하고,
    상기 피드백 저항 및 상기 피드백 캐패시터는 상기 증폭기의 출력단과 입력단 사이에 접속되는
    증폭 회로.
  10. 제9항에 있어서,
    상기 피드백 저항 및 상기 피드백 캐패시터는 복수인
    증폭 회로.
  11. 복수의 입력 스위치로 입력 신호의 전송을 제어하는 단계;
    상기 입력 신호를 제1 초핑(chopping)하는 단계;
    제1 초핑된 신호를 OTA(Operational Transconductance Amplifier) 회로로 증폭하는 단계;
    증폭된 상기 OTA 회로의 출력 신호를 제2 초핑하는 단계; 및
    복수의 출력 스위치로 제2 초핑된 신호의 전송을 제어하는 단계
    를 포함하는 증폭 방법.
  12. 제11항에 있어서,
    상기 입력 신호는 제1 입력 신호 및 제2 입력 신호를 포함하고,
    상기 입력 신호의 전송을 제어하는 단계는,
    복수의 입력 스위치 중 한 쌍의 스위치로 상기 제1 입력 신호 및 상기 제2 입력 신호를 동시에 스위칭하는 단계
    를 포함하는 증폭 방법.
  13. 제11항에 있어서,
    상기 제1 초핑하는 단계는,
    복수의 초퍼 회로로 상기 입력 신호를 제1 초핑하는 단계를 포함하고,
    상기 제2 초핑하는 단계는,
    복수의 초퍼 회로로 상기 OTA 회로의 출력 신호를 제2 초핑하는 단계를 포함하고,
    각각의 초퍼 회로는 한 쌍의 신호를 초핑하는
    증폭 방법.
  14. 제13항에 있어서,
    상기 복수의 초퍼 회로 중 하나의 초퍼 회로의 동작 주파수와 상기 복수의 초퍼 회로 중 다른 하나의 초퍼 회로의 동작 주파수는 상이한
    증폭 방법.
  15. 제11항에 있어서,
    상기 OTA 회로의 출력 신호는 제1 출력 신호 및 제2 출력 신호를 포함하고,
    상기 복수의 출력 스위치 중 한 쌍의 스위치는 제2 초핑된 제1 출력 신호 및 제2 초핑된 제2 출력 신호를 동시에 스위칭하는
    증폭 방법.
  16. 제11항에 있어서,
    상기 복수의 입력 스위치는 제1 입력 스위치 및 제2 입력 스위치를 포함하고, 상기 복수의 출력 스위치는 제1 출력 스위치 및 제2 출력 스위치를 포함하고,
    상기 제1 입력 스위치 및 상기 제1 출력 스위치는 동시에 열리거나 닫히고, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 동시에 닫히거나 열리는
    증폭 방법.
  17. 제16항에 있어서,
    상기 제1 입력 스위치 및 상기 제1 출력 스위치가 열릴 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 닫히고,
    상기 제1 입력 스위치 및 상기 제1 출력 스위치가 닫힐 때, 상기 제2 입력 스위치 및 상기 제2 출력 스위치는 열리는
    증폭 방법.
  18. 제11항에 있어서,
    상기 증폭하는 단계는,
    상기 제1 초핑된 신호를 입력 캐패시터에 통과시키는 단계; 및
    상기 입력 캐패시터를 통과한 제1 초핑된 신호를 상기 OTA 회로로 증폭하는 단계
    를 포함하는 증폭 방법.
  19. 제11항에 있어서,
    상기 OTA 회로는,
    증폭기, 피드백 저항 및 피드백 캐패시터를 포함하고,
    상기 피드백 저항 및 상기 피드백 캐패시터는 상기 증폭기의 출력단과 입력단 사이에 접속되는
    증폭 방법.
  20. 제19항에 있어서,
    상기 피드백 저항 및 상기 피드백 캐패시터는 복수인
    증폭 방법.
KR1020180015901A 2018-02-08 2018-02-08 저잡음 증폭 회로 및 그 증폭 방법 KR102026557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180015901A KR102026557B1 (ko) 2018-02-08 2018-02-08 저잡음 증폭 회로 및 그 증폭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015901A KR102026557B1 (ko) 2018-02-08 2018-02-08 저잡음 증폭 회로 및 그 증폭 방법

Publications (2)

Publication Number Publication Date
KR20190096227A true KR20190096227A (ko) 2019-08-19
KR102026557B1 KR102026557B1 (ko) 2019-09-27

Family

ID=67807265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015901A KR102026557B1 (ko) 2018-02-08 2018-02-08 저잡음 증폭 회로 및 그 증폭 방법

Country Status (1)

Country Link
KR (1) KR102026557B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110693482A (zh) * 2019-08-23 2020-01-17 西安电子科技大学 一种应用于心电信号采集的模拟前端电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999710B2 (en) * 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999710B2 (en) * 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110693482A (zh) * 2019-08-23 2020-01-17 西安电子科技大学 一种应用于心电信号采集的模拟前端电路
CN110693482B (zh) * 2019-08-23 2020-12-22 西安电子科技大学 一种应用于心电信号采集的模拟前端电路

Also Published As

Publication number Publication date
KR102026557B1 (ko) 2019-09-27

Similar Documents

Publication Publication Date Title
EP2893873B1 (en) Biosignal amplifying circuit
CN108494370A (zh) 斩波稳定仪表放大器
CN216437157U (zh) 自适应线性偏置电路、射频功率放大器及射频芯片
Nagulapalli et al. An OTA gain enhancement technique for low power biomedical applications
KR102026557B1 (ko) 저잡음 증폭 회로 및 그 증폭 방법
KR102509819B1 (ko) 신호 처리 장치 및 신호 처리 방법
US11617531B2 (en) Circuit applied to biopotential acquisition system
Fan et al. A 2.1 μW area-efficient capacitively-coupled chopper instrumentation amplifier for ECG applications in 65 nm CMOS
CN115664405A (zh) 基于电流域频分复用的多通道模拟前端传感接口电路
Nagulapalli et al. A low noise amplifier suitable for biomedical recording analog front-end in 65 nm CMOS technology
KR101764603B1 (ko) 생체 신호 리드 아웃 회로
CN106549645A (zh) 前置放大器
Huang et al. Design of a low electrode offset and high CMRR instrumentation amplifier for ECG acquisition systems
Li et al. Analysis of op-amp power-supply current sensing current-mode instrumentation amplifier for biosignal acquisition system
Tu et al. Analog front-end amplifier for ECG applications with feed-forward EOS cancellation
Shukla et al. Study of Novel Small-Signal JFET Amplifiers in Sziklai pair Topology
Venishetty et al. A power efficient low-noise source degenerated bio-potential amplifier
Tang et al. A− 110 dB THD rail-to-rail class-AB programmable gain amplifier with common-mode-detection-based transconductance linearization scheme
EP3719993A1 (en) A radio frequency power amplifier system and a method of linearizing an output signal thereof
TWI587624B (zh) 前端放大器電路
Bansal et al. LNA Architectures for ECG analog front end in CMOS technology
Varga et al. Design of an integrated CMOS highly sensitive true RMS RF power detector for cognitive radio applications
KR102658505B1 (ko) 저역 통과 필터를 포함하는 베이스밴드 처리 장치
Li et al. An ultra-low-power bioamplifier for implantable large-scale recording of neural activity
KR101937677B1 (ko) 신호 증폭 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant