KR20190090205A - Doherty combiner - Google Patents
Doherty combiner Download PDFInfo
- Publication number
- KR20190090205A KR20190090205A KR1020180008778A KR20180008778A KR20190090205A KR 20190090205 A KR20190090205 A KR 20190090205A KR 1020180008778 A KR1020180008778 A KR 1020180008778A KR 20180008778 A KR20180008778 A KR 20180008778A KR 20190090205 A KR20190090205 A KR 20190090205A
- Authority
- KR
- South Korea
- Prior art keywords
- bandwidth
- power amplifier
- doherty
- circuit
- doherty power
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
- H03F3/604—Combinations of several amplifiers using FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 도허티 결합기에 관한 것으로, 보다 구체적으로는 도허티 전력 증폭기를 구성하는 적어도 하나의 증폭기의 출력 단에 하나 이상의 공진회로를 추가하여 도허티 전력 증폭기의 대역폭을 개선할 수 있는 도허티 결합기에 관한 것이다.The present invention relates to a Doherty coupler, and more particularly, to a Doherty coupler capable of improving the bandwidth of a Doherty power amplifier by adding one or more resonant circuits to an output terminal of at least one amplifier constituting a Doherty power amplifier.
현대의 이동 통신 시스템은 한정된 주파수 대역을 보다 효율적으로 사용할 수 있는 디지털 변조 통신 방식을 사용하고 있다. 이렇게 디지털 변조된 신호는 원하는 송신 출력까지 RF(Radio Frequency) 전력 증폭기를 이용하여 증폭시키게 되는데, 신호의 왜곡 없는 전달을 위해서는 전력 증폭기가 고선형 특성을 가지고 있어야 한다.[0002] Modern mobile communication systems use a digital modulation communication scheme that can more efficiently use a limited frequency band. The digitally modulated signal is amplified to a desired transmission power using a radio frequency (RF) power amplifier. In order to transmit the signal without distortion, the power amplifier must have a high linear characteristic.
그리고 전력 증폭기의 전력 레벨 증가 및 소형화에 따른 열 문제로 인해 최근에는 증폭기의 고선형뿐만 아니라 고효율 특성도 점차 중요한 특성 항목이 되어가고 있다. 이러한 고선형 특성 및 고효율 특성을 동시에 성취할 수 있는 방법으로 Doherty 전력 증폭기에 대한 관심이 점차 증가하고 있다.In addition, due to the increase in the power level of the power amplifier and the heat problem due to the miniaturization, not only the high linearity of the amplifier but also the high efficiency characteristic are becoming increasingly important. Interest in Doherty power amplifiers is increasing as a way to simultaneously achieve these high linearity and high efficiency characteristics.
Doherty 전력 증폭기는 전력을 보존하거나 효율을 증대시키는 방법으로 처음 제안되었으며, 용이한 구현 방식과 높은 전력 효율을 갖는 장점이 있으나 좁은 대역폭을 갖는 단점이 있다. Doherty 전력 증폭기의 좁은 대역폭을 개선하기 위한 다양한 연구들이 진행되고 있다.Doherty power amplifiers have been proposed as a way to conserve power or increase efficiency, and have advantages of easy implementation and high power efficiency, but they have a disadvantage of having a narrow bandwidth. Various studies are underway to improve the narrow bandwidth of Doherty power amplifiers.
도 1은 종래 기술에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 도 1에 도시된 바와 같이, 도허티 전력 증폭기(100)는 커플러(110), 캐리어 증폭기(120), 피킹 증폭기(130) 및 도허티 결합기(140)를 포함한다. 상기 도허티 결합기(140)는 90도 위상 천이부(90°phase shift section)와 매칭부(matching section)로 이루어진다.1 is a diagram showing a configuration of a conventional Doherty power amplifier. 1, the Doherty
캐리어 증폭기(120)의 출력 단인 지점에서 도허티 결합기(140)와 결합되고, 피킹 증폭기(130)의 출력 단인 지점에서 도허티 결합기(140)와 결합되며, 도허티 전력 증폭기(100)의 출력 단인 지점에서 전력이 결합되어 출력된다.The output of the
그런데, 종래 도허티 결합기(100)의 경우, 90도 위상 천이부로 인해 지점과 지점 사이의 위상 차이가 중심 주파수에서만 90°의 위상 차이(phase difference)를 가지고 있기 때문에 매우 좁은 위상 대역폭을 갖는다는 문제점이 있다. 따라서, 중심 주파수를 벗어난 주파수 대역에서도 동일한 위상 차이를 갖도록 하기 위한(즉, 위상 대역폭을 개선하기 위한) 도허티 결합기를 개발할 필요가 있다.However, in the conventional Doherty combiner 100, due to the 90-degree phase shift portion Branch office There is a problem that the phase difference between the points has a very narrow phase bandwidth because it has a phase difference of only 90 degrees at the center frequency. Therefore, there is a need to develop Doherty combiners to have the same phase difference (i.e., to improve the phase bandwidth) in frequency bands off the center frequency.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 적어도 하나의 증폭기의 출력 단에 직렬공진회로를 추가하여 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있는 도허티 결합기를 제공함에 있다.The present invention is directed to solving the above-mentioned problems and other problems. Another object is to provide a Doherty coupler that can improve the phase bandwidth of a Doherty power amplifier by adding a serial resonant circuit to the output stage of at least one amplifier.
또 다른 목적은 적어도 하나의 증폭기의 출력 단에 직렬공진회로와 등가인 회로를 추가하여 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있는 도허티 결합기를 제공함에 있다.Another object of the present invention is to provide a Doherty coupler capable of improving a phase bandwidth of a Doherty power amplifier by adding a circuit equivalent to a serial resonant circuit at an output end of at least one amplifier.
또 다른 목적은 적어도 하나의 증폭기의 출력 단에 직렬공진회로 및 병렬공진회로를 추가하여 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭을 개선할 수 있는 도허티 결합기를 제공함에 있다.Another object is to provide a Doherty coupler which can improve the phase bandwidth and the size bandwidth of a Doherty power amplifier by adding a serial resonant circuit and a parallel resonant circuit to the output stage of at least one amplifier.
또 다른 목적은 적어도 하나의 증폭기의 출력 단에 직렬공진회로 및 병렬공진회로와 등가인 회로를 추가하여 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭을 개선할 수 있는 도허티 결합기를 제공함에 있다.Another object of the present invention is to provide a Doherty coupler which can improve the phase bandwidth and the size bandwidth of a Doherty power amplifier by adding a circuit equivalent to a serial resonant circuit and a parallel resonant circuit at the output end of at least one amplifier.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 캐리어 증폭기의 일 단에 연결되어, 상기 캐리어 증폭기에서 출력되는 RF 신호의 위상을 변경하기 위한 제1 전송선로를 구비하는 위상 천이부; 도허티 전력 증폭기의 출력 단에 연결되어, 상기 도허티 전력 증폭기의 출력을 임피던스 매칭하기 위한 제2 전송선로를 구비하는 매칭부; 및 피킹 증폭기의 일 단에 연결되어, 상기 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭 중 적어도 하나를 가변시키는 대역폭 개선부를 포함하는 도허티 결합기를 제공한다.According to an aspect of the present invention, there is provided a phase shifter comprising: a phase shifter connected to one end of a carrier amplifier and having a first transmission line for changing a phase of an RF signal output from the carrier amplifier; And a second transmission line connected to an output terminal of the Doherty power amplifier for impedance matching the output of the Doherty power amplifier. And a bandwidth enhancer coupled to one end of the peaking amplifier to vary at least one of a phase bandwidth and a size bandwidth of the Doherty power amplifier.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로를 포함하는 것을 특징으로 한다. 상기 직렬공진회로는 인덕터와 커패시터로 구성될 수 있다.More preferably, the bandwidth improving unit includes a serial resonant circuit for increasing the phase bandwidth of the Doherty power amplifier. The series resonant circuit may comprise an inductor and a capacitor.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 제3 전송선로 및 병렬공진회로를 포함하는 것을 특징으로 한다. 또한, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 관한 등가 회로를 포함하고, 상기 등가회로는 제3 전송선로 및 쇼트 스터브를 포함하는 것을 특징으로 한다.More preferably, the bandwidth improving section includes an equivalent circuit relating to a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier, and the equivalent circuit includes a third transmission line and a parallel resonance circuit do. The bandwidth improving unit includes an equivalent circuit relating to a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier, and the equivalent circuit includes a third transmission line and a short stub.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 관한 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고, 상기 등가 회로는 제3 전송선로 및 제2 병렬공진회로를 포함하는 것을 특징으로 한다.More preferably, the bandwidth improving unit includes an equivalent circuit for a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier, and a first parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, And the equivalent circuit includes a third transmission line and a second parallel resonance circuit.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 관한 제1 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 제2 등가 회로를 포함하고, 상기 제1 등가 회로는 제3 전송선로 및 제1 쇼트 스터브를 포함하고, 상기 제2 등가 회로는 제2 쇼트 스터브임을 특징으로 한다. More preferably, the bandwidth improving unit includes: a first equivalent circuit relating to a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier; and a second equivalent circuit relating to a second resonance circuit for increasing the size bandwidth of the Doherty power amplifier. Wherein the first equivalent circuit includes a third transmission line and a first short stub, and the second equivalent circuit is a second short stub.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 관한 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고, 상기 등가 회로는 제2 병렬공진회로 및 J 인버터(L)를 포함하는 것을 특징으로 한다. 또한, 상기 J 인버터(L)는, 양의 값을 갖는 제1 인버터와 음의 값을 갖는 제2 및 제3 인버터가 π 형태로 연결되는 회로임을 특징으로 한다. More preferably, the bandwidth improving unit includes an equivalent circuit for a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier, and a first parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, And the equivalent circuit includes a second parallel resonant circuit and a J inverter (L). The J inverter L is a circuit in which a first inverter having a positive value and a second and a third inverter having a negative value are connected in the form of?.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 제1 쇼트 스터브, 제2 쇼트 스터브, 상기 제1 쇼트 스터브와 상기 제2 쇼트 스터브 사이에 위치하는 인덕터를 포함하는 것을 특징으로 한다. More preferably, the bandwidth improving unit includes a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier and an equivalent circuit for a parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, A first short stub, a second short stub, and an inductor positioned between the first short stub and the second short stub.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 관한 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고, 상기 등가 회로는 제2 병렬공진회로 및 J 인버터(C)를 포함하는 것을 특징으로 한다. 또한, 상기 J 인버터(C)는, 양의 값을 갖는 제1 커패시터와 음의 값을 갖는 제2 및 제3 커패시터가 π 형태로 연결되는 회로임을 특징으로 한다. More preferably, the bandwidth improving unit includes an equivalent circuit for a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier, and a first parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, And the equivalent circuit includes a second parallel resonant circuit and a J inverter (C). The J inverter (C) is a circuit in which a first capacitor having a positive value and a second capacitor and a third capacitor having a negative value are connected in the form of?.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 제1 쇼트 스터브, 제2 쇼트 스터브, 상기 제1 쇼트 스터브와 상기 제2 쇼트 스터브 사이에 위치하는 커패시터를 포함하는 것을 특징으로 한다. More preferably, the bandwidth improving unit includes a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier and an equivalent circuit for a parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, A first short stub, a second short stub, and a capacitor positioned between the first short stub and the second short stub.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 π형 LCL 집중소자를 포함하는 것을 특징으로 한다. More preferably, the bandwidth improving unit includes a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier and an equivalent circuit for a parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, A first parallel resonance circuit, a second parallel resonance circuit, and a? -Type LCL concentration element positioned between the first parallel resonance circuit and the second parallel resonance circuit.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 π형 CLC 집중소자를 포함하는 것을 특징으로 한다. More preferably, the bandwidth improving unit includes a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier and an equivalent circuit for a parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, A first parallel resonant circuit, a second parallel resonant circuit, and a? -Type CLC concentration element positioned between the first parallel resonant circuit and the second parallel resonant circuit.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 하이 임피던스(high impedance) 전송선로를 포함하는 것을 특징으로 한다.More preferably, the bandwidth improving unit includes a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier and an equivalent circuit for a parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, A first parallel resonant circuit, a second parallel resonant circuit, and a high impedance transmission line positioned between the first parallel resonant circuit and the second parallel resonant circuit.
좀 더 바람직하게는, 상기 대역폭 개선부는, 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 관한 등가 회로를 포함하고, 상기 등가 회로는 커플드 라인 구조(coupled line structure)를 갖는 비대칭 혹은 대칭 결합선로를 포함하는 것을 특징으로 한다.More preferably, the bandwidth improving unit includes a series resonance circuit for increasing the phase bandwidth of the Doherty power amplifier and an equivalent circuit for a parallel resonance circuit for increasing the size bandwidth of the Doherty power amplifier, And an asymmetric or symmetrical coupling line having a coupled line structure.
본 발명의 실시 예들에 따른 도허티 결합기의 효과에 대해 설명하면 다음과 같다.The effect of the Doherty coupler according to the embodiments of the present invention will be described as follows.
본 발명의 실시 예들 중 적어도 하나에 의하면, 피킹 증폭기의 출력 단에 직렬공진회로를 추가함으로써, 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있다는 장점이 있다.According to at least one of the embodiments of the present invention, the phase bandwidth of the Doherty power amplifier can be improved by adding a serial resonant circuit to the output stage of the peaking amplifier.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 피킹 증폭기의 출력 단에 직렬공진회로와 등가인 회로를 추가함으로써, 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있다는 장점이 있다.In addition, according to at least one of the embodiments of the present invention, the phase bandwidth of the Doherty power amplifier can be improved by adding a circuit equivalent to a serial resonant circuit to the output stage of the peaking amplifier.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 피킹 증폭기의 출력 단에 직렬공진회로 및 병렬공진회로를 추가함으로써, 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭을 개선할 수 있다는 장점이 있다.In addition, according to at least one of the embodiments of the present invention, the phase bandwidth and the size bandwidth of the Doherty power amplifier can be improved by adding a series resonant circuit and a parallel resonant circuit to the output stage of the peaking amplifier.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 피킹 증폭기의 출력 단에 직렬공진회로 및 병렬공진회로와 등가인 회로를 추가함으로써, 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭을 개선할 수 있다는 장점이 있다.In addition, according to at least one of the embodiments of the present invention, the phase bandwidth and size bandwidth of the Doherty power amplifier can be improved by adding a circuit equivalent to a series resonant circuit and a parallel resonant circuit at the output stage of the peaking amplifier have.
다만, 본 발명의 실시 예들에 따른 도허티 결합기가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the effect that the Doherty coupler according to the embodiments of the present invention can achieve is not limited to those described above, and other effects not mentioned can be obtained from the following description, It will be clear to those who have it.
도 1은 종래 기술에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 2는 본 발명과 관련된 도허티 전력 증폭기(200)의 구성을 나타내는 도면;
도 3은 본 발명의 제1 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 4는 도 3의 도허티 결합기에 관한 등가회로를 나타내는 도면;
도 5는 종래의 도허티 결합기와 도 3의 도허티 결합기의 성능을 비교한 도면;
도 6은 본 발명의 제2 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 7은 직렬공진회로와 등가 관계인 전송선로 및 병렬공진회로를 구하기 위해 참조되는 도면;
도 8a는 도 6의 도허티 결합기의 크기(magnitude) 특성을 시뮬레이션한 결과를 나타내는 도면;
도 8b는 도 6의 도허티 결합기의 위상 차이(phase difference) 특성을 시뮬레이션한 결과를 나타내는 도면;
도 9는 본 발명의 제3 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 10은 본 발명의 제4 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 11a는 도 10의 도허티 결합기의 크기(magnitude) 특성을 시뮬레이션한 결과를 나타내는 도면;
도 11b는 도 10의 도허티 결합기의 위상 차이(phase difference) 특성을 시뮬레이션한 결과를 나타내는 도면;
도 12a는 본 발명의 제5 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 12b는 도 12a의 대역폭 개선부와 등가인 회로를 포함하는 도허티 결합기의 구성을 나타내는 도면;
도 12c는 도 12a의 쇼트 스터브 구조와 등가인 커플드 라인 구조를 나타내는 도면;
도 13은 본 발명의 제6 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 14는 전송선로와 등가 관계인 J 인버터(L)를 구하기 위해 참조되는 도면;
도 15는 본 발명의 제7 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 16은 본 발명의 제8 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 17a 내지 도 17c는 인덕터를 하이 임피던스를 갖는 전송선로로 변환하는 과정을 설명하기 위해 참조되는 도면;
도 18은 본 발명의 제9 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 19는 전송선로와 등가 관계인 J 인버터(C)를 구하기 위해 참조되는 도면;
도 20은 본 발명의 제10 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 21은 본 발명의 제11 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 22a 및 도 22b는 전송선로와 등가인 π 형 LCL 집중소자를 구하기 위해 참조되는 도면;
도 23은 본 발명의 제12 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 24는 본 발명의 제13 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 25는 본 발명의 제14 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면;
도 26은 본 발명의 제15 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면.1 is a diagram showing a configuration of a Doherty power amplifier according to the related art;
2 is a diagram showing a configuration of a Doherty
3 is a diagram illustrating a configuration of a Doherty power amplifier according to a first embodiment of the present invention;
Figure 4 shows an equivalent circuit for the Doherty combiner of Figure 3;
Figure 5 compares the performance of a conventional Doherty combiner and a Doherty combiner of Figure 3;
6 is a diagram illustrating a configuration of a Doherty power amplifier according to a second embodiment of the present invention;
FIG. 7 is a diagram for referencing a transmission line and a parallel resonant circuit which are equivalent to a serial resonant circuit;
FIG. 8A is a diagram showing a result of simulating the magnitude characteristic of the Doherty coupler of FIG. 6; FIG.
FIG. 8B is a diagram showing a result of simulating the phase difference characteristic of the Doherty coupler of FIG. 6; FIG.
9 is a diagram illustrating a configuration of a Doherty power amplifier according to a third embodiment of the present invention;
10 is a diagram illustrating a configuration of a Doherty power amplifier according to a fourth embodiment of the present invention;
11A is a diagram showing a result of simulating the magnitude characteristic of the Doherty coupler of FIG. 10; FIG.
FIG. 11B is a diagram showing a result of simulating the phase difference characteristic of the Doherty coupler of FIG. 10; FIG.
12A is a diagram illustrating a configuration of a Doherty power amplifier according to a fifth embodiment of the present invention;
12B is a diagram showing a configuration of a Doherty combiner including a circuit equivalent to the bandwidth improving unit of FIG. 12A;
12C shows a coupled line structure equivalent to the short stub structure of FIG. 12A; FIG.
13 is a diagram illustrating a configuration of a Doherty power amplifier according to a sixth embodiment of the present invention;
14 is a diagram referred to for obtaining a J inverter L equivalent to a transmission line;
15 is a diagram illustrating a configuration of a Doherty power amplifier according to a seventh embodiment of the present invention;
16 is a diagram showing a configuration of a Doherty power amplifier according to an eighth embodiment of the present invention;
17A to 17C are diagrams referred to explain a process of converting an inductor into a transmission line having a high impedance;
18 is a diagram showing a configuration of a Doherty power amplifier according to a ninth embodiment of the present invention;
FIG. 19 is a diagram referred to for obtaining a J inverter C that is equivalent to a transmission line; FIG.
20 is a diagram illustrating a configuration of a Doherty power amplifier according to a tenth embodiment of the present invention;
21 is a diagram illustrating a configuration of a Doherty power amplifier according to an eleventh embodiment of the present invention;
22A and 22B are diagrams for referring to a π-type LCL concentration device equivalent to a transmission line;
23 is a diagram illustrating a configuration of a Doherty power amplifier according to a twelfth embodiment of the present invention;
24 is a diagram illustrating a configuration of a Doherty power amplifier according to a thirteenth embodiment of the present invention;
25 is a diagram illustrating a configuration of a Doherty power amplifier according to a fourteenth embodiment of the present invention;
26 shows a configuration of a Doherty power amplifier according to a fifteenth embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals are used to designate identical or similar elements, and redundant description thereof will be omitted. The suffix "module" and " part "for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.In the following description of the embodiments of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the embodiments disclosed herein may be blurred. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. , ≪ / RTI > equivalents, and alternatives.
본 발명은 도허티 전력 증폭기를 구성하는 적어도 하나의 증폭기의 출력 단에 직렬공진회로를 추가하여 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있는 도허티 결합기를 제안한다. 또한, 본 발명은 도허티 전력 증폭기를 구성하는 적어도 하나의 증폭기의 출력 단에 직렬공진회로와 등가인 회로를 추가하여 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있는 도허티 결합기를 제안한다. 또한, 본 발명은 도허티 전력 증폭기를 구성하는 적어도 하나의 증폭기의 출력 단에 직렬공진회로 및 병렬공진회로를 추가하여 도허티 전력 증폭기의 위상 및 크기 대역폭을 개선할 수 있는 도허티 결합기를 제안한다. 또한, 본 발명은 도허티 전력 증폭기를 구성하는 적어도 하나의 증폭기의 출력 단에 직렬공진회로 및 병렬공진회로와 등가인 회로를 추가하여 도허티 전력 증폭기의 위상 및 크기 대역폭을 개선할 수 있는 도허티 결합기를 제안한다.The present invention proposes a Doherty coupler capable of improving the phase bandwidth of a Doherty power amplifier by adding a serial resonant circuit to the output stage of at least one amplifier constituting a Doherty power amplifier. Also, the present invention proposes a Doherty coupler capable of improving a phase bandwidth of a Doherty power amplifier by adding a circuit equivalent to a series resonant circuit to an output end of at least one amplifier constituting a Doherty power amplifier. In addition, the present invention proposes a Doherty coupler capable of improving the phase and size bandwidth of a Doherty power amplifier by adding a series resonant circuit and a parallel resonant circuit to an output end of at least one amplifier constituting a Doherty power amplifier. Further, the present invention proposes a Doherty combiner capable of improving the phase and amplitude bandwidth of a Doherty power amplifier by adding a circuit equivalent to a serial resonant circuit and a parallel resonant circuit to the output stage of at least one amplifier constituting a Doherty power amplifier do.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the drawings.
도 2는 본 발명과 관련된 도허티 전력 증폭기(200)의 구성을 나타내는 도면이다.2 is a diagram showing the configuration of a
도 2를 참조하면, 도허티 전력 증폭기(200)는, 커플러(210), 캐리어 증폭기(220), 피킹 증폭기(230) 및 도허티 결합기(240)를 포함할 수 있다.2, the
커플러(210)는 통신 모뎀(미도시)으로부터 수신한 RF 신호를 커플링하여 캐리어 증폭기(220)와 피킹 증폭기(230)로 출력할 수 있다.The
캐리어 증폭기(220)와 피킹 증폭기(230)는 커플러(210)로부터 수신한 RF 신호를 증폭하여 도허티 결합기(240)로 출력할 수 있다. 도허티 전력 증폭기(200)의 고효율을 유지하기 위해, 저출력에서는 캐리어 증폭기(220)만 동작하고, 고출력에서는 두 증폭기(220, 230)가 병행해서 동작할 수 있다. 이하 본 실시 예들에서, 캐리어 증폭기(220)의 트랜지스터는 클래스 AB로 바이어스(bias)될 수 있고, 피킹 증폭기(230)의 트랜지스터는 클래스 C로 바이어스(bias)될 수 있으며 반드시 이에 제한되지는 않는다.The
도허티 결합기(240)는 캐리어 증폭기(220)로부터 출력되는 제1 RF 신호와 피킹 증폭기(230)로부터 출력되는 제2 RF 신호를 결합하여 안테나 단 방향으로 출력하는 기능을 수행할 수 있다.The
도허티 결합기(240)는 캐리어 증폭기(220)의 출력 단(P1)과 연결되는 위상 천이부(241), 도허티 전력 증폭기(200)의 출력 단(P3)과 연결되는 매칭부(242), 피킹 증폭기(230)의 출력 단(P2)과 연결되는 대역폭 개선부(243)를 포함할 수 있다. 상기 위상 천이부(241), 매칭부(242) 및 대역폭 개선부(243)는 P2 ' 지점에서 서로 만나도록 구성할 수 있다.The
위상 천이부(241)는 캐리어 증폭기(220)와 피킹 증폭기(230)의 출력을 결합하기 위한 위상 천이(phase shift) 기능을 수행할 수 있다. 상기 위상 천이부(241)는 전송선로(transmission line) 또는 집중 소자들(Lumped Elements)로 구성될 수 있으며 반드시 이에 제한되지는 않는다.The
매칭부(242)는 도허티 전력 증폭기(200)의 출력을 임피던스 매칭(impedance matching)하는 기능을 수행할 수 있다. 마찬가지로, 상기 매칭부(242)는 전송선로(transmission line) 또는 집중 소자들(Lumped Elements)로 구성될 수 있으며 반드시 이에 제한되지는 않는다.The
대역폭 개선부(243)는 도허티 전력 증폭기(200)의 위상 대역폭 및/또는 크기 대역폭을 개선하는 기능을 수행할 수 있다. 상기 대역폭 개선부(243)는 전송선로(transmission line), 하나 이상의 공진회로(resonant circuit) 또는 상기 공진회로와 등가인 회로 등으로 구성될 수 있으며 반드시 이에 제한되지는 않는다.The
도허티 결합기(240)는 대역폭 개선부(243)를 이용하여 캐리어 증폭기(220)에서 출력되는 RF 신호와 피킹 증폭기(230)에서 출력되는 RF 신호의 위상 차이를 개선할 수 있다. 또한, 도허티 결합기(240)는 대역폭 개선부(243)를 피킹 증폭기(230)의 출력단(P2)에 추가함으로써, 도허티 전력 증폭기(200)의 크기(magnitude) 대역폭을 개선할 수 있을 뿐만 아니라, 피킹 증폭기(230)의 출력 단을 50 옴(ohm)과 다른 임피던스로 구현할 수 있다.The
이하에서는, 본 발명의 다양한 실시 예에 따른 도허티 결합기들에 대해 상세히 설명하도록 한다. Hereinafter, Doherty couplers according to various embodiments of the present invention will be described in detail.
<제1 실시 예>≪
도 3은 본 발명의 제1 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다.3 is a diagram illustrating a configuration of a Doherty power amplifier according to a first embodiment of the present invention.
도 3을 참조하면, 본 발명의 제1 실시 예에 따른 도허티 전력 증폭기(300)는, 커플러(310), 캐리어 증폭기(320), 피킹 증폭기(330) 및 도허티 결합기(340)를 포함할 수 있다. 상기 커플러(310), 캐리어 증폭기(320) 및 피킹 증폭기(330)는 상술한 도 2에 도시된 커플러(210), 캐리어 증폭기(220) 및 피킹 증폭기(230)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 이하, 본 발명의 다른 실시 예들에 따른 도허티 전력 증폭기의 커플러, 캐리어 증폭기 및 피킹 증폭기 역시 상술한 도 2에 도시된 커플러(210), 캐리어 증폭기(220) 및 피킹 증폭기(230)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.3, the
본 발명에 따른 도허티 결합기(340)는 캐리어 증폭기(320)의 출력 단(P1)과 연결되는 위상 천이부(341), 도허티 전력 증폭기(300)의 출력 단(P3)과 연결되는 매칭부(342), 피킹 증폭기(330)의 출력 단(P2)과 연결되는 대역폭 개선부(343)를 포함할 수 있다. 상기 위상 천이부(341)는 제1 전송선로를 포함하고, 상기 매칭부(342)는 제2 전송선로를 포함하며, 상기 대역폭 개선부(343)는 직렬공진회로(343)를 포함할 수 있다.The
제1 전송선로(341)는 캐리어 증폭기(320)와 피킹 증폭기(330)의 출력을 결합하기 위한 90도 위상 천이 선로(90° phase shift line)로 구성될 수 있다. 상기 제1 전송선로(341)는 Z0의 특성 임피던스와 θ(=)의 전기적 길이(electrical length)를 가질 수 있다.The
제2 전송선로(342)는 도허티 전력 증폭기(300)의 출력을 매칭하기 위한 전송선로로 구성될 수 있다. 상기 제2 전송선로(342)는 의 특성 임피던스와 θ(=)의 전기적 길이를 가질 수 있다.The
직렬공진회로(343)는 도허티 전력 증폭기(300)의 위상 대역폭을 개선하기 위하여 L/C 수동소자들로 구성될 수 있다. 이때, 인덕터(L)와 커패시터(C)는 직렬로 연결될 수 있다.The serial
본 발명에 따른 도허티 결합기(340)는 직렬공진회로(343)를 이용하여 캐리어 증폭기(320)에서 들어오는 RF 신호와 피킹 증폭기(330)에서 들어오는 RF 신호의 위상 차이를 개선할 수 있다.The
직렬공진회로(343)는 중심 주파수()에서 단락회로를 제공하고, 중심 주파수()를 벗어난 선택 주파수 대역에서 과 간에 약 90° 위상 차이를 제공할 수 있다. 중심 주파수() 이외의 선택 주파수()에서 약 90° 위상 차이를 제공하기 위한 직렬공진회로(343)의 L, C 값을 계산할 수 있다. 상기 직렬공진회로(343)의 L, C 값을 계산하는 방법은 도 4를 참조하여 상세히 설명하도록 한다.The series
도 4는 도 3의 도허티 전력 증폭기(300)에 관한 등가회로를 나타내는 도면이다. 4 is a diagram showing an equivalent circuit relating to the
도 4의 (a)에 도시된 바와 같이, 제1 등가회로(410)는 의 위상 차이를 보기 위한 등가회로로서, 피킹 증폭기(330)의 지점이 로 종단(terminated)되어 구성된 등가회로이다.As shown in Fig. 4 (a), the first
의 위상 차이를 보기 위해, 캐리어 증폭기(320)의 종단()에서부터 지점까지의 위상 θ과 지점에서부터 도허티 전력 증폭기(300)의 출력 단()까지의 위상을 합산한다. To see the phase difference of the
지점에서부터 도허티 전력 증폭기(300)의 출력 단()까지의 위상은 아래 수학식 1와 같은 ABCD-Parameter를 구할 수 있다. The output terminal of the Doherty power amplifier 300 ), The ABCD-parameter as shown in the following
한편, 도 4의 (b)에 도시된 바와 같이, 제2 등가회로(420)는 의 위상 차이를 보기 위한 등가회로로서, 캐리어 증폭기(320)의 지점이 로 종단(terminated)되어 구성된 등가회로이다.On the other hand, as shown in Fig. 4 (b), the second
의 위상 차이를 보기 위해, 피킹 증폭기(330)의 종단 지점()에서부터 도허티 전력 증폭기(300)의 출력 단()까지의 위상을 아래 수학식 2와 같은 ABCD-파라미터를 통해 구할 수 있다. To see the phase difference of the peaking
상술한 수학식 1 및 2의 ABCD-파라미터를 이용하여, 본 발명의 일 실시 예에 따른 도허티 결합기(340)의 위상 확인이 가능하다. 가령, 캐리어 증폭기 단이 입력으로 사용될 경우, 지점에서 지점까지의 위상(즉, 위상 천이 선로(341)의 전기적 길이 θ)을 구할 수 있고, 상술한 수학식 1로부터 얻어진 ABCD-파라미터의 파라미터 변환을 통해 지점에서부터 지점까지의 출력 위상()을 구할 수 있다.Using the ABCD-parameters of equations (1) and (2) above, phase identification of the
위의 두 위상을 합산하여 캐리어 증폭기(320)로부터의 출력 위상()을 구할 수 있고, 상기 출력 위상()은 아래 수학식 3과 같이 정의될 수 있다.The two phases are summed to produce the output phase (< RTI ID = 0.0 > ), And the output phase ( Can be defined as Equation (3) below.
한편, 피킹 증폭기 단이 입력으로 사용될 경우, 피킹 증폭기(330)로부터의 출력 위상()은 피킹 증폭기(330)의 종단()에서부터 도허티 전력 증폭기(300)의 출력 단()까지의 위상에 대응한다. 따라서, 상기 출력 위상()은 상술한 수학식 2의 파라미터 변환을 통해 아래 수학식 4와 같이 정의될 수 있다.On the other hand, when the peaking amplifier stage is used as an input, the output phase from the peaking
상술한 수학식 3 및 4를 기반으로, 캐리어 증폭기(320)로부터의 출력 위상()과 피킹 증폭기(330)로부터의 출력 위상 ()의 위상 차이를 라고 하면, 는 아래 수학식 5와 같이 정의될 수 있다.Based on equations (3) and (4) above, the output phase from the
상술한 수학식 5를 이용하여 중심 주파수()에서의 위상 차이()와 중심 주파수()를 벗어난 선택 주파수()에서의 위상 차이()를 구할 수 있다.Using Equation (5), the center frequency ) Of the phase difference ( ) And center frequency ( ) ≪ / RTI > ) Of the phase difference ( ) Can be obtained.
즉, 중심 주파수()에서의 위상 차이()는 아래 수학식 6을 통해 정의될 수 있고, 선택 주파수()에서의 위상 차이()는 아래 수학식 7을 통해 정의될 수 있다.That is, ) Of the phase difference ( ) Can be defined by the following equation (6), and the selection frequency ) Of the phase difference ( ) Can be defined by Equation (7) below.
, , 라는 조건을 이용하여 상술한 수학식 7을 정리하면, 아래와 같은 수학식 8을 얻을 수 있다. , , (7), the following equation (8) can be obtained.
마지막으로, 중심 주파수()와 선택 주파수()에서 , 간의 위상 차이가 정해지면, 상술한 수학식 8을 이용하여 직렬공진회로(343)의 커패시터 값(C)을 구할 수 있고, 공진 조건(즉, )에 의해 인덕터 값(L)을 구할 수 있다.Finally, the center frequency ( ) And the selected frequency ( )in , The capacitor value C of the series
도 5는 종래의 도허티 결합기와 도 3의 도허티 결합기의 성능을 비교한 도면이다. 좀 더 구체적으로, 도 5의 (a)는 종래의 도허티 결합기와 본 발명의 도허티 결합기의 크기(magnitude) 특성을 시뮬레이션한 결과를 나타내는 도면이고, 도 5의 (b)는 종래의 도허티 결합기와 본 발명의 도허티 결합기의 위상 차이(phase difference) 특성을 시뮬레이션한 결과를 나타내는 도면이다.5 is a graph comparing the performance of a conventional Doherty coupler and a Doherty coupler of FIG. 5 (a) is a graph showing a result of simulation of magnitude characteristics of a conventional Doherty coupler and a Doherty coupler of the present invention, and FIG. 5 (b) FIG. 5 is a graph showing a result of simulating phase difference characteristics of a Doherty coupler of the present invention. FIG.
본 시뮬레이션에서, 본 발명에 따른 도허티 결합기는 Z0 = 50ohm, θ = 90°의 제1 전송선로와, , θ = 90°의 제2 전송선로와, C=2.671pF, L=2.371nH 의 직렬공진회로로 설계되어 있음을 가정한다.In this simulation, the Doherty coupler according to the present invention has a first transmission line with Z 0 = 50 ohm, θ = 90 °, , a second transmission line of? = 90 占 and a series resonant circuit of C = 2.671 pF and L = 2.371 nH.
도 5의 (a)에 도시된 바와 같이, 종래의 도허티 결합기와 본 발명의 도허티 결합기 모두 중심 주파수(2GHz)에서 -3.01dB로 전력이 분배되는 것을 확인할 수 있다. 또한, 도 5의 (b)에 도시된 바와 같이, 종래의 도허티 결합기의 경우, 의 위상 대역폭은 1.98GHz ~ 2.02GHz로 2%의 좁은 대역폭을 갖는 반면, 본 발명에 따른 도허티 결합기의 경우, 의 위상 대역폭은 1.9GHz ~ 2.09GHz로 9.5%의 넓은 대역폭을 갖는 것을 확인할 수 있다. 따라서, 본 발명에 따른 도허티 결합기의 경우, 원하는 주파수 영역에서 위상 대역폭을 개선할 수 있고, 전력이 적절하게 분배되는 것을 확인할 수 있다.As shown in FIG. 5A, it can be seen that the power is distributed to -3.01 dB at the center frequency (2 GHz) in both the conventional Doherty coupler and the Doherty coupler of the present invention. Further, as shown in Fig. 5 (b), in the case of the conventional Doherty coupler, Has a narrow bandwidth of 2% from 1.98 GHz to 2.02 GHz, whereas in the case of the Doherty coupler according to the present invention, The phase bandwidth of 1.9 GHz to 2.09 GHz has a wide bandwidth of 9.5%. Accordingly, in the case of the Doherty coupler according to the present invention, it can be seen that the phase bandwidth can be improved in a desired frequency region and power is appropriately distributed.
<제2 실시 예>≪
도 6은 본 발명의 제2 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 6은 도 3의 직렬공진회로를 등가 회로인 병렬공진회로 및 전송선로로 변환한 도허티 전력 증폭기를 나타내는 도면이다.6 is a diagram illustrating a configuration of a Doherty power amplifier according to a second embodiment of the present invention. That is, FIG. 6 is a diagram showing a Doherty power amplifier obtained by converting the series resonant circuit of FIG. 3 into an equivalent circuit, a parallel resonant circuit, and a transmission line.
도 6을 참조하면, 본 발명의 제2 실시 예에 따른 도허티 전력 증폭기(600)는, 커플러(610), 캐리어 증폭기(620), 피킹 증폭기(630) 및 도허티 결합기(640)를 포함할 수 있다.6, the
본 발명에 따른 도허티 결합기(640)는 캐리어 증폭기(620)의 출력 단(P1)과 연결되는 위상 천이부(650), 도허티 전력 증폭기(600)의 출력 단(P3)과 연결되는 매칭부(660), 피킹 증폭기(630)의 출력 단(P2)과 연결되는 대역폭 개선부(670)를 포함할 수 있다. 상기 위상 천이부(650)는 제1 전송선로(651) 및 제2 전송선로(652)를 포함하고, 상기 매칭부(660)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(670)는 제4 전송선로(671) 및 병렬공진회로(672)를 포함할 수 있다.The
제1 전송선로(651)는 캐리어 증폭기(620)와 피킹 증폭기(630)의 출력을 결합하기 위한 90도 위상 천이 선로(90° phase shift line)로 구성될 수 있다. 상기 제1 전송선로(651)는 Z0의 특성 임피던스와 θ(=)의 전기적 길이(electrical length)를 가질 수 있다.The
제2 전송선로(652)는 피킹 증폭기(630)의 출력 단(P2)에 연결되는 제4 전송선로로 인한 위상 지연(phase delay)을 보상하기 위해 캐리어 증폭기(620)의 출력 단(P1)에 추가적으로 삽입될 수 있다. 상기 제2 전송선로(652)는 Za1의 특성 임피던스와 θa1의 전기적 길이(electrical length)를 가질 수 있다.The
제3 전송선로(660)는 도허티 전력 증폭기(600)의 출력을 매칭하기 위한 전송선로로 구성될 수 있다. 상기 제3 전송선로(660)는 의 특성 임피던스와 θ(=)의 전기적 길이를 가질 수 있다.The
제4 전송선로(671) 및 병렬공진회로(672)는 상술한 도 3의 직렬공진회로(343)와 등가인 회로로 구성될 수 있다. 상기 제4 전송선로(671)는 Za의 특성 임피던스와 θa의 전기적 길이를 가질 수 있다. 상기 병렬공진회로(672)는 L/C 수동소자들로 구성될 수 있다. 제4 전송선로(671)의 특성 임피턴스 값(Za)과 병렬공진회로(672)의 수동소자 값(Lp, Cp)을 계산하는 방법에 대해서는 도 7을 참조하여 후술하도록 한다.The
본 발명에 따른 도허티 결합기(640)는 상술한 도 3의 직렬공진회로(343)와 등가인 제4 전송선로(671) 및 병렬공진회로(672)를 이용하여 캐리어 증폭기(620)에서 들어오는 RF 신호와 피킹 증폭기(630)에서 들어오는 RF 신호의 위상 차이를 개선할 수 있다. 즉, 도허티 결합기(640)는 중심 주파수()를 벗어난 선택 주파수 대역에서도 과 간에 약 90° 위상 차이를 제공함으로써, 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있다.The
도 7은 직렬공진회로와 등가 관계인 전송선로 및 병렬공진회로를 구하기 위해 참조되는 도면이다. 좀 더 구체적으로, 도 7의 (a)는 도 3의 도허티 전력 증폭기(300)에 관한 제1 등가회로를 나타내고, 도 7의 (b)는 도 6의 도허티 전력 증폭기(600)에 관한 제2 등가회로를 나타낸다.FIG. 7 is a diagram for referencing a transmission line and a parallel resonant circuit which are equivalent to a serial resonant circuit. 7 shows a first equivalent circuit of the
도 7의 (a)에 도시된 바와 같이, 제1 등가회로(710)는 Pa 지점에서 피킹 증폭기(330) 방향을 바라본 입력 임피던스(Zin)를 계산하기 위한 등가회로로서, 피킹 증폭기(330)의 지점이 포트 임피던스인 로 종단(terminated)되어 구성된다.As shown in FIG. 7A, the first
한편, 도 7의 (b)에 도시된 바와 같이, 제2 등가회로(720)는 Pb 지점에서 피킹 증폭기(630) 방향을 바라본 입력 임피던스(Z'in)를 계산하기 위한 등가회로로서, 피킹 증폭기(330)의 지점이 포트 임피던스인 로 종단(terminated)되어 구성된다.7 (b), the second
제1 등가회로(710)의 입력 임피던스(Zin)는 아래 수학식 9와 같이 정의될 수 있고, 제2 등가회로(720)의 입력 임피던스(Z'in)는 아래 수학식 10과 같이 정의될 수 있다.A first input impedance (Z in) of the
여기서, 이고, 임.here, ego, being.
제1 등가회로(710)의 '직렬공진회로'와 제2 등가회로(720)의 '전송선로 및 병렬공진회로'가 서로 등가인 관계를 만족하기 위해서는, 제1 등가회로(710)의 입력 임피던스(Zin)와 제2 등가회로(720)의 입력 임피던스(Z'in)가 아래 수학식 11을 만족하여야 한다.The input impedance of the first
위 수학식 11에서, 좌측 수학식의 실수부와 우측 수학식의 실수부가 서로 동일하기 때문에, 전송선로의 특성 임피던스(Za)는 아래 수학식 12와 같이 계산될 수 있다.In Equation (11), since the real part of the left equation and the real part of the right equation are the same, the characteristic impedance Z a of the transmission line can be calculated by Equation (12).
또한, 위 수학식 11에서, 좌측 수학식의 허수부와 우측 수학식의 허수부가 서로 동일하기 때문에, 병렬공진회로의 인덕터(Lp)와 커패시터(Cp) 값은 아래 수학식 13과 같이 계산될 수 있다.Since the imaginary part of the left equation and the imaginary part of the right equation are the same in the equation (11), the values of the inductor L p and the capacitor C p of the parallel resonant circuit are calculated as shown in the following equation .
도 8a는 도 6의 도허티 결합기의 크기(magnitude) 특성을 시뮬레이션한 결과를 나타내는 도면이고, 도 8b는 도 6의 도허티 결합기의 위상 차이(phase difference) 특성을 시뮬레이션한 결과를 나타내는 도면이다.FIG. 8A is a graph illustrating a simulation result of the magnitude characteristic of the Doherty coupler of FIG. 6, and FIG. 8B is a graph illustrating a simulation result of phase difference characteristics of the Doherty coupler of FIG.
본 시뮬레이션에서, 본 발명에 따른 도허티 결합기(640)는 Z0 = 50ohm, θ = 90°의 제1 전송선로(651)와, Za1 = 50ohm, θa1 = 90°의 제2 전송선로(652), , θ = 90°의 제3 전송선로(660), Za = 50ohm, θa = 90°의 제4 전송선로(671), Lp = 6.6775nH, Cp = 0.948pF의 병렬공진회로(672)로 설계되어 있음을 가정한다. 여기서, 제4 전송선로(671) 및 병렬공진회로(672)는 상술한 도 3의 직렬공진회로(Ls = 2.371nH, Cs = 2.671pF)와 등가인 회로이다.In this simulation, the
도 8a에 도시된 바와 같이, 본 발명에 따른 도허티 결합기(640)의 경우, 중심 주파수(2GHz)를 벗어난 선택 주파수(2.26GHz)에서 S31 = -3.22dB와 S32 = -2.89dB로 전력이 분배되는 것을 확인할 수 있다. 또한, 도 8b에 도시된 바와 같이, 본 발명에 따른 도허티 결합기(640)의 경우, 중심 주파수(2GHz)를 기준으로 의 위상 대역폭은 1.62GHz ~ 2.31GHz의 주파수 대역폭을 갖는 것을 확인할 수 있다. As shown in Figure 8a, the power in the case of a Doherty coupler (640), S 31 = -3.22dB and S 32 = -2.89dB at the center frequency (2GHz) selected frequency (2.26GHz) out-of the present invention Distribution can be confirmed. 8B, in the case of the
이러한 시뮬레이션 결과를 통해, 본 발명에 따른 도허티 결합기(640)는 상술한 도 3의 도허티 결합기(340)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.Through these simulation results, it can be seen that the
<제3 실시 예>≪ Third Embodiment >
도 9는 본 발명의 제3 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 9는 도 6의 병렬공진회로를 등가 회로인 쇼트 스터브(short stub)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.9 is a diagram showing a configuration of a Doherty power amplifier according to a third embodiment of the present invention. That is, FIG. 9 is a diagram showing a Doherty power amplifier in which the parallel resonant circuit of FIG. 6 is converted into a short stub, which is an equivalent circuit.
도 9를 참조하면, 본 발명의 제3 실시 예에 따른 도허티 전력 증폭기(900)는, 커플러(910), 캐리어 증폭기(920), 피킹 증폭기(930) 및 도허티 결합기(940)를 포함할 수 있다. 9, the
본 발명에 따른 도허티 결합기(940)는 캐리어 증폭기(920)의 출력 단(P1)과 연결되는 위상 천이부(950), 도허티 전력 증폭기(900)의 출력 단(P3)과 연결되는 매칭부(960), 피킹 증폭기(930)의 출력 단(P2)과 연결되는 대역폭 개선부(970)를 포함할 수 있다. 상기 위상 천이부(950)는 제1 전송선로(951) 및 제2 전송선로(952)를 포함하고, 상기 매칭부(960)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(970)는 제4 전송선로(971) 및 제5 전송선로(972)를 포함할 수 있다.The
도허티 결합기(940)의 제1 내지 제4 전송선로(951, 952, 960, 971)는 상술한 도 6에 도시된 제1 내지 제4 전송선로(651, 652, 660, 671)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(940)의 제5 전송선로(972)는 상술한 도 6의 병렬공진회로(672)와 등가인 쇼트 스터브(Short stub)로 구성될 수 있다. 상기 제5 전송선로(972)는 Zb의 특성 임피던스와 θb의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zb)는 아래 수학식 14를 통해 계산될 수 있다.The
여기서, f는 중심 주파수이고, C는 병렬공진회로(672)의 커패시터 값임.Here, f is the center frequency and C is the capacitor value of the parallel resonant circuit 672.
도허티 결합기(940)의 제4 전송선로(971) 및 제5 전송선로(972)는 상술한 도 6의 제4 전송선로(671) 및 병렬공진회로(672)와 등가인 회로로 구성될 수 있고, 상기 제4 전송선로(671) 및 병렬공진회로(672)는 상술한 도 3의 직렬공진회로(343)와 등가인 회로로 구성될 수 있다. 따라서, 도허티 결합기(940)의 제4 전송선로(971) 및 제5 전송선로(972)는 상술한 도 3의 직렬공진회로(343)와 등가인 회로로 구성될 수 있다.The
본 발명에 따른 도허티 결합기(940)는 상술한 도 6의 병렬공진회로(672)와 등가인 제5 전송선로(972)를 이용하여 캐리어 증폭기(920)에서 들어오는 RF 신호와 피킹 증폭기(930)에서 들어오는 RF 신호의 위상 차이를 개선할 수 있다. 즉, 도허티 결합기(940)는 중심 주파수()를 벗어난 선택 주파수 대역에서도 과 간에 약 90° 위상 차이를 제공함으로써, 도허티 전력 증폭기의 위상 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(940)의 크기(magnitude) 및 위상 차이(phase difference) 특성을 시뮬레이션한 결과, 상기 도허티 결합기(940)는 도 6의 도허티 결합기(640)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.6, the
<제4 실시 예><Fourth Embodiment>
도 10은 본 발명의 제4 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 10은 도 6의 도허티 결합기에 병렬공진회로를 추가하여 크기 대역폭을 개선할 수 있는 도허티 전력 증폭기를 나타내는 도면이다.10 is a diagram illustrating a configuration of a Doherty power amplifier according to a fourth embodiment of the present invention. 10 is a diagram illustrating a Doherty power amplifier capable of improving the size bandwidth by adding a parallel resonant circuit to the Doherty combiner of FIG.
도 10을 참조하면, 본 발명의 제4 실시 예에 따른 도허티 전력 증폭기(1000)는, 커플러(1010), 캐리어 증폭기(1020), 피킹 증폭기(1030) 및 도허티 결합기(1040)를 포함할 수 있다. 10, a
본 발명에 따른 도허티 결합기(1040)는 캐리어 증폭기(1020)의 출력 단(P1)과 연결되는 위상 천이부(1050), 도허티 전력 증폭기(1000)의 출력 단(P3)과 연결되는 매칭부(1060), 피킹 증폭기(1030)의 출력 단(P2)과 연결되는 대역폭 개선부(1070)를 포함할 수 있다. 상기 위상 천이부(1050)는 제1 전송선로(1051) 및 제2 전송선로(1052)를 포함하고, 상기 매칭부(1060)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1070)는 제4 전송선로(1071), 제1 병렬공진회로(1072) 및 제2 병렬공진회로(1073)를 포함할 수 있다.The
도허티 결합기(1040)의 제1 내지 제3 전송선로(1051, 1052, 1060)는 상술한 도 6에 도시된 제1 내지 제3 전송선로(651, 652, 660)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(1040)의 제4 전송선로(1071) 및 제1 병렬공진회로(1072)는 상술한 도 3의 직렬공진회로(343)와 등가인 회로로 구성될 수 있다. 상기 제4 전송선로(1071)는 Za의 특성 임피던스와 θa의 전기적 길이를 가질 수 있다. 상기 제1 병렬공진회로(1072)는 제1 인덕터(Lp1)와 제1 커패시터(Cp1)로 구성될 수 있다. 제4 전송선로(1071)의 특성 임피던스 값과 제1 병렬공진회로(1072)의 수동소자 값은 상술한 도 7에서 설명한 방법을 사용하여 계산할 수 있다.The
한편, 도허티 결합기(1040)의 제2 병렬공진회로(1073)는 도허티 전력 증폭기(1000)의 크기(magnitude) 대역폭을 개선하기 위한 L/C 수동소자들로 구성될 수 있다. 이때, 제2 인덕터(Lp2)와 제2 커패시터(Cp2)는 병렬로 연결될 수 있다. 상기 제2 병렬공진회로(1073)의 Lp2, Cp2 값은 제1 병렬공진회로(1072)의 Lp1, Cp1 값과 무관하다. (단, 동일한 값을 가져도 관계 없다.)Meanwhile, the second parallel
본 발명에 따른 도허티 결합기(1040)는 상술한 도 3의 직렬공진회로(343)와 등가인 제4 전송선로(1071) 및 제1 병렬공진회로(1072)를 이용하여 도허티 전력 증폭기(1000)의 위상 대역폭을 개선할 수 있고, 제2 병렬공진회로(1073)를 이용하여 도허티 전력 증폭기(1000)의 크기 대역폭을 개선할 수 있다.The
도 11a는 도 10의 도허티 결합기의 크기(magnitude) 특성을 시뮬레이션한 결과를 나타내는 도면이고, 도 11b는 도 10의 도허티 결합기의 위상 차이(phase difference) 특성을 시뮬레이션한 결과를 나타내는 도면이다.FIG. 11A is a graph showing a result of simulating the magnitude characteristic of the Doherty coupler of FIG. 10, and FIG. 11B is a graph showing a simulation result of phase difference characteristics of the Doherty coupler of FIG.
본 시뮬레이션에서, 본 발명에 따른 도허티 결합기(1040)는 Z0 = 50ohm, θ = 90°의 제1 전송선로(1051)와, Za = 50ohm, θa = 90°의 제2 전송선로(1052), , θ = 90°의 제3 전송선로(1060)와, Za1 = 50ohm, θa1 = 90°의 제4 전송선로(1071)와, Lp = 6.6775nH, Cp = 0.948pF의 제1 병렬공진회로(1072)와 Lp = 2.3712nH, Cp = 2.671pF의 제2 병렬공진회로(1073)로 설계되어 있음을 가정한다. 여기서, 제4 전송선로(1071) 및 제1 병렬공진회로(1072)는 상술한 도 3의 직렬공진회로(Ls = 2.371nH, Cs = 2.671pF)를 등가 관계로 변환한 회로이다.In this simulation, the
도 11a에 도시된 바와 같이, 본 발명에 따른 도허티 결합기(1040)의 경우, 직렬공진회로를 사용하는 도허티 결합기(340) 또는 직렬공진회로와 등가인 전송선로 및 병렬공진회로를 사용하는 도허티 결합기(640)에 비해, 크기 대역폭이 약 580MHz 정도 증가함을 확인할 수 있다. 또한, 도 11b에 도시된 바와 같이, 본 발명에 따른 도허티 결합기(1040)의 경우, 직렬공진회로를 사용하는 도허티 결합기(340) 또는 직렬공진회로와 등가인 전송선로 및 병렬공진회로를 사용하는 도허티 결합기(640)와 위상 차이가 거의 동일함을 확인할 수 있다.11A, in the case of the
이러한 시뮬레이션 결과를 통해, 본 발명에 따른 도허티 결합기(1040)는 상술한 도 6의 도허티 결합기(640)에 병렬공진회로를 추가함으로써, 도허티 전력 증폭기(1000)의 위상 대역폭을 유지하면서 해당 증폭기(1000)의 크기 대역폭이 개선되는 것을 확인할 수 있다.Through the simulation results, the
<제5 실시 예><Fifth Embodiment>
도 12a는 본 발명의 제5 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 12a는 도 10의 병렬공진회로를 등가 회로인 쇼트 스터브(short stub)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.12A is a diagram illustrating a configuration of a Doherty power amplifier according to a fifth embodiment of the present invention. 12A is a diagram showing a Doherty power amplifier obtained by converting the parallel resonant circuit of FIG. 10 into a short stub, which is an equivalent circuit.
도 12a를 참조하면, 본 발명의 제5 실시 예에 따른 도허티 전력 증폭기(1200)는, 커플러(1210), 캐리어 증폭기(1220), 피킹 증폭기(1230) 및 도허티 결합기(1240)를 포함할 수 있다.12A, a
본 발명에 따른 도허티 결합기(1240)는 캐리어 증폭기(1220)의 출력 단(P1)과 연결되는 위상 천이부(1250), 도허티 전력 증폭기(1200)의 출력 단(P3)과 연결되는 매칭부(1260), 피킹 증폭기(1230)의 출력 단(P2)과 연결되는 대역폭 개선부(1270)를 포함할 수 있다. 상기 위상 천이부(1250)는 제1 전송선로(1251) 및 제2 전송선로(1252)를 포함하고, 상기 매칭부(1260)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1270)는 제4 전송선로(1271), 제5 전송선로(1272) 및 제6 전송선로(1273)를 포함할 수 있다.The
도허티 결합기(1240)의 제1 내지 제4 전송선로(1251, 1252, 1260, 1271)는 상술한 도 10에 도시된 제1 내지 제4 전송선로(1051, 1052, 1060, 1071)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(1240)의 제5 전송선로(1272)는 상술한 도 10의 제1 병렬공진회로(1072)와 등가인 제1 쇼트 스터브(Short stub)로 구성될 수 있다. 상기 제5 전송선로(1272)는 Zb의 특성 임피던스와 θb의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zb)는 아래 수학식 15를 통해 계산될 수 있다.The
여기서, Cp1은 제1 병렬공진회로(1072)의 커패시터 값임.Here, C p1 is the capacitor value of the first parallel
도허티 결합기(1240)의 제6 전송선로(1273)는 상술한 도 10의 제2 병렬공진회로(1073)와 등가인 제2 쇼트 스터브로 구성될 수 있다. 상기 제6 전송선로(1273)는 Zc의 특성 임피던스와 θc의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zc)는 아래 수학식 16을 통해 계산될 수 있다.The
여기서, Cp2은 제2 병렬공진회로(1073)의 커패시터 값임.Here, C p2 is the capacitor value of the second parallel
본 발명에 따른 도허티 결합기(1240)는 상술한 도 10의 제1 및 제2 병렬공진회로(1072, 1073)와 등가인 제5 전송선로(1272) 및 제6 전송선로(1273)를 이용하여 도허티 전력 증폭기(1200)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(1240)의 크기(magnitude) 및 위상 차이(phase difference) 특성을 시뮬레이션한 결과, 상기 도허티 결합기(1240)는 도 10의 도허티 결합기(1040)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.10, the
도 12b는 도 12a의 대역폭 개선부와 등가인 회로를 포함하는 도허티 결합기의 구성을 나타내는 도면이고, 도 12c는 도 12a의 쇼트 스터브 구조와 등가인 커플드 라인 구조를 나타내는 도면이다.FIG. 12B is a diagram showing a configuration of a Doherty combiner including a circuit equivalent to the bandwidth improving unit of FIG. 12A, and FIG. 12C is a diagram showing a coupled line structure equivalent to the short stub structure of FIG. 12A.
도 12b 및 도 12c를 참조하면, 본 발명에 따른 도허티 결합기(1240)는 캐리어 증폭기(1220)의 출력 단(P1)과 연결되는 위상 천이부(1250), 도허티 전력 증폭기(1200)의 출력 단(P3)과 연결되는 매칭부(1260), 피킹 증폭기(1230)의 출력 단(P2)과 연결되는 대역폭 개선부(1270)를 포함할 수 있다. 상기 위상 천이부(1250)는 제1 전송선로(1251) 및 제2 전송선로(1252)를 포함하고, 상기 매칭부(1260)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1280)는 커플드 라인 구조(coupled line structure)를 갖는 비대칭 혹은 대칭 결합선로(1281, 1282)를 포함할 수 있다.12B and 12C, the
도허티 결합기(1240)의 제1 내지 제3 전송선로(1251, 1252, 1260)는 상술한 도 10에 도시된 제1 내지 제3 전송선로(1051, 1052, 1060)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
본 실시 예에 따른 도허티 결합기(1240)에서는, 상술한 도 12a의 쇼트 스터브 구조와 등가인 커플드 라인 구조를 이용하여 대역폭 개선부(1280)를 설계할 수 있다. In the
상기 대역폭 개선부(1280)는 피킹 증폭기(1230)의 출력단(P2)과 매칭부(1260)의 입력단(P1')의 사이에 연결되는 비대칭 결합선로(1281, 1282)를 포함할 수 있다.The
도 12a의 쇼트 스터브 구조와 등가인 관계를 만족하기 위해, 도허티 결합기(1240)의 비대칭 결합선로(1281, 1282)의 임피던스 값들(, , , )은 수학식 와, 수학식 와, 수학식 와, 수학식 를 통해 계산될 수 있다. 본 발명에 따른 도허티 결합기(1240)는 상술한 도 12a의 쇼트 스터브 구조와 등가인 커플드 라인 구조를 이용하여 도허티 전력 증폭기(1200)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.12A, the impedance values of the
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(1240)의 크기(magnitude) 및 위상 차이(phase difference) 특성을 시뮬레이션한 결과, 상기 도허티 결합기(1240)는 상술한 도 12a의 도허티 결합기(1240)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.12, the
<제6 실시 예><Sixth Embodiment>
도 13은 본 발명의 제6 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 13은 도 10의 제4 전송선로(1071)를 등가 회로인 J 인버터(L)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.13 is a diagram showing a configuration of a Doherty power amplifier according to a sixth embodiment of the present invention. 13 is a diagram showing a Doherty power amplifier obtained by converting the
도 13을 참조하면, 본 발명의 제6 실시 예에 따른 도허티 전력 증폭기(1300)는, 커플러(1310), 캐리어 증폭기(1320), 피킹 증폭기(1330) 및 도허티 결합기(1340)를 포함할 수 있다. 13, the
본 발명에 따른 도허티 결합기(1340)는 캐리어 증폭기(1320)의 출력 단(P1)과 연결되는 위상 천이부(1350), 도허티 전력 증폭기(1300)의 출력 단(P3)과 연결되는 매칭부(1360), 피킹 증폭기(1330)의 출력 단(P2)과 연결되는 대역폭 개선부(1370)를 포함할 수 있다. 상기 위상 천이부(1350)는 제1 전송선로(1351) 및 제2 전송선로(1352)를 포함하고, 상기 매칭부(1360)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1370)는 J 인버터(1371), 제1 병렬공진회로(1372) 및 제2 병렬공진회로(1373)를 포함할 수 있다.The
도허티 결합기(1340)의 제1 내지 제3 전송선로(1351, 1352, 1360)는 상술한 도 10에 도시된 제1 내지 제3 전송선로(1051, 1052, 1060)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(1340)의 제1 및 제2 병렬공진회로(1372, 1373)는 상술한 도 10에 도시된 제1 및 제2 병렬공진회로(1072, 1073)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(1340)의 J 인버터(1371)는 상술한 도 10의 제4 전송선로(1071)와 등가인 회로로 구성될 수 있다. 상기 J 인버터(1371)는 양의 값을 갖는 하나의 인덕터(Li)와 음의 값을 갖는 두 개의 인덕터(-Li, -Li)가 π형태로 연결된 회로이다. 상기 J 인버터(1371)를 구성하는 인덕터들의 값을 계산하는 방법은 도 14를 참조하여 상세히 설명하도록 한다.The
도 14에 도시된 바와 같이, 전송선로(1410)의 ABCD 파라미터는 아래 수학식 17과 같이 정의될 수 있고, J 인버터(1420)의 ABCD 파라미터는 아래 수학식 18과 같이 정의될 수 있다.As shown in FIG. 14, the ABCD parameter of the
전송선로(1410)와 J 인버터(1420)가 서로 등가인 관계를 만족하기 위해서는, 전송선로(1410)의 ABCD 파라미터와 J 인버터(1420)의 ABCD 파라미터가 서로 동일하여야 한다. 따라서, J 인버터(1420)를 구성하는 인덕터들(Li)의 값은 아래 수학식 19와 같이 계산될 수 있다.The ABCD parameter of the
도허티 결합기(1340)의 제1 병렬공진회로(1372)와 음의 값을 갖는 인덕터(-Li)는 새로운 병렬공진회로를 구성할 수 있다. 또한, 도허티 결합기(1340)의 제2 병렬공진회로(1373)와 음의 값을 갖는 인덕터(-Li)는 새로운 병렬공진회로를 구성할 수 있다.A first parallel resonant circuit of the
본 발명에 따른 도허티 결합기(1340)는 상술한 도 10의 제4 전송선로(1071)와 등가인 J 인버터(1371)를 이용하여 도허티 전력 증폭기(1300)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(1340)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(1340)는 도 10의 도허티 결합기(1040)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulation of the size and phase difference characteristics of the
<제7 실시 예><Seventh Embodiment>
도 15는 본 발명의 제7 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 15는 도 13의 병렬공진회로를 등가 회로인 쇼트 스터브(short stub)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.15 is a diagram showing a configuration of a Doherty power amplifier according to a seventh embodiment of the present invention. That is, Fig. 15 is a diagram showing a Doherty power amplifier in which the parallel resonant circuit of Fig. 13 is converted into a short stub, which is an equivalent circuit.
도 15를 참조하면, 본 발명의 제7 실시 예에 따른 도허티 전력 증폭기(1500)는, 커플러(1510), 캐리어 증폭기(1520), 피킹 증폭기(1530) 및 도허티 결합기(1540)를 포함할 수 있다.15, a
본 발명에 따른 도허티 결합기(1540)는 캐리어 증폭기(1520)의 출력 단(P1)과 연결되는 위상 천이부(1550), 도허티 전력 증폭기(1500)의 출력 단(P3)과 연결되는 매칭부(1560), 피킹 증폭기(1530)의 출력 단(P2)과 연결되는 대역폭 개선부(1570)를 포함할 수 있다. 상기 위상 천이부(1550)는 제1 전송선로(1551) 및 제2 전송선로(1552)를 포함하고, 상기 매칭부(1560)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1570)는 인덕터(1571), 제4 전송선로(1572) 및 제5 전송선로(1573)를 포함할 수 있다.The
도허티 결합기(1540)의 제1 내지 제3 전송선로(1551, 1552, 1560)는 상술한 도 13에 도시된 제1 내지 제3 전송선로(1351, 1352, 1360)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(1540)의 인덕터(1571)는 상술한 도 13의 J 인버터(1371) 중 양의 값을 갖는 인덕터(Li)로 구성될 수 있다. 도허티 결합기(1540)의 제4 전송선로(1572)는 도 13의 제1 병렬공진회로(1372) 및 음의 값을 갖는 인덕터(-Li)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제4 전송선로(1572)는 Zb의 특성 임피던스와 θb의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zb)는 아래 수학식 20을 통해 계산될 수 있다.The
여기서, Cp1은 제1 병렬공진회로(1372)의 커패시터 값임.Here, C p1 is the capacitor value of the first parallel
마찬가지로, 도허티 결합기(1540)의 제5 전송선로(1573)는 도 13의 제2 병렬공진회로(1373) 및 음의 값을 갖는 인덕터(-Li)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제5 전송선로(1573)는 Zc의 특성 임피던스와 θc의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zc)는 아래 수학식 21을 통해 계산될 수 있다.Likewise, the
여기서, Cp2은 제2 병렬공진회로(1373)의 커패시터 값임.Here, C p2 is the capacitor value of the second parallel
본 발명에 따른 도허티 결합기(1540)는 상술한 도 13의 병렬공진회로들(1372, 1373) 및 인덕터들(-Li)과 등가인 제4 및 제5 전송선로(1572, 1573)를 이용하여 도허티 전력 증폭기(1500)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(1540)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(1540)는 도 13의 도허티 결합기(1340)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulating the size and phase difference characteristics of the
<제8 실시 예>≪ Eighth Embodiment >
도 16은 본 발명의 제8 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 16은 도 13의 양의 값을 갖는 인덕터를 하이 임피던스(high impedance)를 갖는 전송선로로 변환한 도허티 전력 증폭기를 나타내는 도면이다.16 is a diagram showing a configuration of a Doherty power amplifier according to an eighth embodiment of the present invention. That is, FIG. 16 shows a Doherty power amplifier in which an inductor having a positive value in FIG. 13 is converted into a transmission line having a high impedance.
도 16을 참조하면, 본 발명의 제8 실시 예에 따른 도허티 전력 증폭기(1600)는, 커플러(1610), 캐리어 증폭기(1620), 피킹 증폭기(1630) 및 도허티 결합기(1640)를 포함할 수 있다.16, a
본 발명에 따른 도허티 결합기(1640)는 캐리어 증폭기(1620)의 출력 단(P1)과 연결되는 위상 천이부(1650), 도허티 전력 증폭기(1600)의 출력 단(P3)과 연결되는 매칭부(1660), 피킹 증폭기(1630)의 출력 단(P2)과 연결되는 대역폭 개선부(1670)를 포함할 수 있다. 상기 위상 천이부(1650)는 제1 전송선로(1651) 및 제2 전송선로(1652)를 포함하고, 상기 매칭부(1660)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1670)는 제4 전송선로(1671), 제1 병렬공진회로(1672), 제2 병렬공진회로(1673), 동일한 소자 값을 갖는 제1 및 제2 인버터(1674, 1675), 동일한 소자 값을 갖는 제1 및 제2 커패시터(1676, 1677)를 포함할 수 있다.The
도허티 결합기(1640)의 제1 내지 제3 전송선로(1651, 1652, 1660)는 상술한 도 13에 도시된 제1 내지 제3 전송선로(1351, 1352, 1360)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(1640)의 제1 및 제2 병렬공진회로(1672, 1673)는 상술한 도 13에 도시된 제1 및 제2 병렬공진회로(1372, 1373)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(1640)의 제1 및 제2 인덕터(1674, 1675)는 상술한 도 13에 도시된 J 인버터(1371)의 음의 값을 갖는 인덕터(-Li)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(1640)의 제4 전송선로(1671), 제1 커패시터(1676) 및 제2 커패시터(1677)는 상술한 도 13에 도시된 J 인버터(1371)의 양의 값을 갖는 인덕터(Li)와 등가인 회로로 구성될 수 있다. 상기 제4 전송선로(1671)는 ZA의 특성 임피던스와 θA의 전기적 길이를 가질 수 있다. 상기 제1 커패시터(1676)와 제2 커패시터(1677)는 서로 동일한 소자 값을 가질 수 있다. 상기 양의 값을 갖는 인덕터(Li)를 하이 임피던스를 갖는 전송선로로 변환하는 방법에 관한 자세한 설명은 도 17a 내지 도 17c를 참조하여 후술하도록 한다.The
도허티 결합기(1640)의 제1 병렬공진회로(1672), 제1 인덕터(1674) 및 제1 커패시터(1676)는 새로운 병렬공진회로를 구성할 수 있다. 또한, 도허티 결합기(1640)의 제2 병렬공진회로(1673), 제2 인덕터(1675) 및 제2 커패시터(1677)는 새로운 병렬공진회로를 구성할 수 있다. The first parallel
본 발명에 따른 도허티 결합기(1640)는 상술한 도 13의 양의 값을 갖는 인덕터와 등가인 전송선로(1671) 및 커패시터들(1676, 1677)을 이용하여 도허티 전력 증폭기(1600)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(1640)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(1640)는 도 13의 도허티 결합기(1340)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulating the size and phase difference characteristics of the
도 17a 내지 도 17c는 인덕터를 하이 임피던스를 갖는 전송선로로 변환하는 과정을 설명하기 위해 참조되는 도면이다. 도 17a 및 도 17b는 전송선로와 등가인 π형 CLC 회로를 구하기 위해 참조되는 도면이고, 도 17c는 인덕터와 등가인 회로를 구하기 위해 참조되는 도면이다.17A to 17C are diagrams for explaining a process of converting an inductor into a transmission line having a high impedance. 17A and 17B are diagrams for referring to a π-type CLC circuit equivalent to a transmission line, and FIG. 17C is a diagram for referring to a circuit equivalent to an inductor.
도 17a에 도시된 바와 같이, Even 모드에서, 전송선로(1710)의 입력 어드미턴스(Yin)는 아래 수학식 22와 같이 정의될 수 있고, π형 CLC 회로(1720)의 입력 어드미턴스(Y'in)는 아래 수학식 23과 같이 정의될 수 있다. 상기 전송선로(1710)의 입력 어드미턴스(Yin)와 π형 CLC 회로(1720)의 입력 어드미턴스(Y'in)가 서로 동일하기 때문에, 상기 π형 CLC 회로(1720)의 커패시터 값은 아래 수학식 24와 같이 계산될 수 있다.17A, in the Even mode, the input admittance Y in of the
한편, 도 17b에 도시된 바와 같이, Odd 모드에서, 전송선로(1710)의 입력 어드미턴스(Yin)는 아래 수학식 25와 같이 정의될 수 있고, π형 CLC 회로(1720)의 입력 어드미턴스(Y'in)는 아래 수학식 26과 같이 정의될 수 있다. 상기 전송선로(1710)의 입력 어드미턴스(Yin)와 π형 CLC 회로(1720)의 입력 어드미턴스(Y'in)가 서로 동일하기 때문에, 상기 π형 CLC 회로(1720)의 인덕터 값은 아래 수학식 27과 같이 계산될 수 있다.17B, in the Odd mode, the input admittance Y in of the
상술한 Even 모드 및 Odd 모드에서 획득한 수학식 22 내지 27을 이용하여, 전송선로(1710)와 등가인 π형 CLC 회로(1720)의 소자 값들을 구할 수 있다.The element values of the? -
도 17c에 도시된 바와 같이, 전송선로(1710)와 π형 CLC 회로(1720)는 서로 등가인 관계를 만족한다. 이러한 등가 관계를 이용하여 인덕터(1730)의 등가회로(1740)를 획득할 수 있다. 즉, 상기 인덕터(1730)의 등가회로(1740)는 하이 임피던스를 갖는 전송선로(1741)와 제1 및 제2 커패시터(1742, 1743)가 π 형태로 연결된 회로로 구성될 수 있다.As shown in FIG. 17C, the
<제9 실시 예>≪ Example 9 &
도 18은 본 발명의 제9 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 18은 도 10의 전송선로를 등가 회로인 J 인버터(C)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.18 is a diagram showing a configuration of a Doherty power amplifier according to a ninth embodiment of the present invention. 18 is a diagram showing a Doherty power amplifier obtained by converting the transmission line shown in Fig. 10 into a J inverter C, which is an equivalent circuit.
도 18을 참조하면, 본 발명의 제9 실시 예에 따른 도허티 전력 증폭기(1800)는, 커플러(1810), 캐리어 증폭기(1820), 피킹 증폭기(1830) 및 도허티 결합기(1840)를 포함할 수 있다.18, a
본 발명에 따른 도허티 결합기(1840)는 캐리어 증폭기(1820)의 출력 단(P1)과 연결되는 위상 천이부(1850), 도허티 전력 증폭기(1800)의 출력 단(P3)과 연결되는 매칭부(1860), 피킹 증폭기(1830)의 출력 단(P2)과 연결되는 대역폭 개선부(1870)를 포함할 수 있다. 상기 위상 천이부(1850)는 제1 전송선로(1851) 및 제2 전송선로(1852)를 포함하고, 상기 매칭부(1860)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(1870)는 J 인버터(1871), 제1 병렬공진회로(1872) 및 제2 병렬공진회로(1873)를 포함할 수 있다.The
도허티 결합기(1840)의 제1 내지 제3 전송선로(1851, 1852, 1860)는 상술한 도 10에 도시된 제1 내지 제3 전송선로(1051, 1052, 1060)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(1840)의 제1 및 제2 병렬공진회로(1872, 1873)는 상술한 도 10에 도시된 제1 및 제2 병렬공진회로(1072, 1073)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(1840)의 J 인버터(1871)는 상술한 도 10의 제4 전송선로(1071)와 등가인 회로로 구성될 수 있다. 상기 J 인버터(1871)는 양의 값을 갖는 하나의 커패시터(Ci)와 음의 값을 갖는 두 개의 커패시터(-Ci, -Ci)가 π형태로 연결된 회로이다. 상기 J 인버터(1871)를 구성하는 커패시터들의 값을 계산하는 방법은 도 19를 참조하여 설명하도록 한다.The
도 19에 도시된 바와 같이, 전송선로(1910)의 ABCD 파라미터는 아래 수학식 28과 같이 정의될 수 있고, J 인버터(1920)의 ABCD 파라미터는 아래 수학식 29과 같이 정의될 수 있다.The ABCD parameter of the
전송선로(1910)와 J 인버터(1920)가 서로 등가인 관계를 만족하기 위해서는, 전송선로(1910)의 ABCD 파라미터와 J 인버터(1920)의 ABCD 파라미터가 서로 동일하여야 한다. 따라서, J 인버터(1920)를 구성하는 커패시터들(Ci)의 값은 아래 수학식 30과 같이 계산될 수 있다.The ABCD parameter of the
도허티 결합기(1840)의 제1 병렬공진회로(1872)와 음의 값을 갖는 커패시터(-Ci)는 새로운 병렬공진회로를 구성할 수 있다. 또한, 도허티 결합기(1840)의 제2 병렬공진회로(1873)와 음의 값을 갖는 커패시터(-Ci)는 새로운 병렬공진회로를 구성할 수 있다.The first parallel
본 발명에 따른 도허티 결합기(1840)는 도 10의 제4 전송선로(1071)와 등가인 J 인버터(1871)를 이용하여 도허티 전력 증폭기(1800)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(1840)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(1840)는 도 10의 도허티 결합기(1040)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulation of the size and phase difference characteristics of the
<제10 실시 예><Tenth Embodiment>
도 20은 본 발명의 제10 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 20은 도 18의 병렬공진회로를 등가 회로인 쇼트 스터브(short stub)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.20 is a diagram showing a configuration of a Doherty power amplifier according to a tenth embodiment of the present invention. That is, FIG. 20 shows a Doherty power amplifier in which the parallel resonant circuit of FIG. 18 is converted into a short stub, which is an equivalent circuit.
도 20을 참조하면, 본 발명의 제10 실시 예에 따른 도허티 전력 증폭기(2000)는, 커플러(2010), 캐리어 증폭기(2020), 피킹 증폭기(2030) 및 도허티 결합기(2040)를 포함할 수 있다.20, a
본 발명에 따른 도허티 결합기(2040)는 캐리어 증폭기(2020)의 출력 단(P1)과 연결되는 위상 천이부(2050), 도허티 전력 증폭기(2000)의 출력 단(P3)과 연결되는 매칭부(2060), 피킹 증폭기(2030)의 출력 단(P2)과 연결되는 대역폭 개선부(2070)를 포함할 수 있다. 상기 위상 천이부(2050)는 제1 전송선로(2051) 및 제2 전송선로(2052)를 포함하고, 상기 매칭부(2060)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(2070)는 커패시터(2071), 제4 전송선로(2072) 및 제5 전송선로(2073)를 포함할 수 있다.The
도허티 결합기(2040)의 제1 내지 제3 전송선로(2051, 2052, 2060)는 상술한 도 18에 도시된 제1 내지 제3 전송선로(1851, 1852, 1860)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(2040)의 커패시터(2071)는 상술한 도 18의 J 인버터(1871) 중 양의 값을 갖는 커패시터(Ci)로 구성될 수 있다. 도허티 결합기(2040)의 제4 전송선로(2072)는 도 18의 제1 병렬공진회로(1872) 및 음의 값을 갖는 커패시터(-Ci)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제4 전송선로(2072)는 Zb의 특성 임피던스와 θb의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zb)는 아래 수학식 31을 통해 계산될 수 있다.The
여기서, Cp1은 제1 병렬공진회로(1872)의 커패시터 값임.Here, C p1 is the capacitor value of the first parallel
마찬가지로, 도허티 결합기(2040)의 제5 전송선로(2073)는 도 18의 제2 병렬공진회로(1873) 및 음의 값을 갖는 커패시터(-Ci)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제5 전송선로(2073)는 Zc의 특성 임피던스와 θc의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zc)는 아래 수학식 32를 통해 계산될 수 있다.Likewise, the
여기서, Cp2은 제2 병렬공진회로(1873)의 커패시터 값임.Here, C p2 is the capacitor value of the second parallel
본 발명에 따른 도허티 결합기(2040)는 상술한 도 18의 병렬공진회로들(1872, 1873) 및 커패시터들(-Ci)과 등가인 제4 및 제5 전송선로(2072, 2073)를 이용하여 도허티 전력 증폭기(2000)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(2040)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(2040)는 도 18의 도허티 결합기(1840)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulation of the size and phase difference characteristics of the
<제11 실시 예>≪ Eleventh Embodiment >
도 21은 본 발명의 제11 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 21은 도 10의 전송선로를 π형 LCL 집중 소자로 변환한 도허티 전력 증폭기를 나타내는 도면이다.21 is a diagram showing a configuration of a Doherty power amplifier according to an eleventh embodiment of the present invention. That is, FIG. 21 is a diagram showing a Doherty power amplifier obtained by converting the transmission line of FIG. 10 into a? -Type LCL concentration device.
도 21을 참조하면, 본 발명의 제11 실시 예에 따른 도허티 전력 증폭기(2100)는, 커플러(2110), 캐리어 증폭기(2120), 피킹 증폭기(2130) 및 도허티 결합기(2140)를 포함할 수 있다.21, a
본 발명에 따른 도허티 결합기(2140)는 캐리어 증폭기(2120)의 출력 단(P1)과 연결되는 위상 천이부(2150), 도허티 전력 증폭기(2100)의 출력 단(P3)과 연결되는 매칭부(2160), 피킹 증폭기(2130)의 출력 단(P2)과 연결되는 대역폭 개선부(2170)를 포함할 수 있다. 상기 위상 천이부(2150)는 제1 전송선로(2151) 및 제2 전송선로(2152)를 포함하고, 상기 매칭부(2160)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(2170)는 π 형 LCL 집중소자(2171), 제1 병렬공진회로(2172) 및 제2 병렬공진회로(2173)를 포함할 수 있다.The
도허티 결합기(2140)의 제1 내지 제3 전송선로(2151, 2152, 2160)는 상술한 도 10에 도시된 제1 내지 제3 전송선로(1051, 1052, 1060)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(2140)의 제1 및 제2 병렬공진회로(2172, 2173)는 상술한 도 10에 도시된 제1 및 제2 병렬공진회로(1072, 1073)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(2140)의 π 형 LCL 집중소자(2171)는 상술한 도 10의 제4 전송선로(1071)와 등가인 회로로 구성될 수 있다. 상기 π 형 LCL 집중소자(2171)는 하나의 커패시터(Ca)와 두 개의 인덕터(La, La)가 π형태로 연결되어 구성된다. 도 10의 제4 전송선로(1071)를 π 형 LCL 집중소자(2171)로 변환하는 방법에 관한 자세한 설명은 도 22를 참조하여 후술하도록 한다.The? -Type
도허티 결합기(2140)의 제1 병렬공진회로(2172)와 인덕터(La)는 새로운 병렬공진회로를 구성할 수 있다. 또한, 도허티 결합기(2140)의 제2 병렬공진회로(2173)와 인덕터(La)는 새로운 병렬공진회로를 구성할 수 있다.The first parallel
본 발명에 따른 도허티 결합기(2140)는 상술한 도 10의 전송선로와 등가인 π 형 LCL 집중소자(2171)를 이용하여 도허티 전력 증폭기(2100)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(2140)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(2140)는 도 10의 도허티 결합기(1040)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulation of the size and phase difference characteristics of the
도 22a 및 도 22b는 전송선로와 등가인 π 형 LCL 집중소자를 구하기 위해 참조되는 도면이다. 22A and 22B are diagrams for referring to a π type LCL concentration element equivalent to a transmission line.
도 22a에 도시된 바와 같이, Even 모드에서, 전송선로(2210)의 입력 어드미턴스(Yin)는 아래 수학식 33과 같이 정의될 수 있고, π 형 LCL 회로(2220)의 입력 어드미턴스(Y'in)는 아래 수학식 34와 같이 정의될 수 있다. 상기 전송선로(2210)의 입력 어드미턴스(Yin)와 π 형 LCL 회로(2220)의 입력 어드미턴스(Y'in)가 서로 동일하기 때문에, 상기 π 형 LCL 회로(2220)의 인덕터 값은 아래 수학식 35와 같이 계산될 수 있다.22A, in the Even mode, the input admittance Y in of the
한편, 도 22b에 도시된 바와 같이, Odd 모드에서, 전송선로(2210)의 입력 어드미턴스(Yin)는 아래 수학식 36과 같이 정의될 수 있고, π 형 LCL 회로(2220)의 입력 어드미턴스(Y'in)는 아래 수학식 37과 같이 정의될 수 있다. 상기 전송선로(2210)의 입력 어드미턴스(Yin)와 π 형 LCL 회로(2220)의 입력 어드미턴스(Y'in)가 서로 동일하기 때문에, 상기 π 형 LCL 회로(2220)의 커패시터 값은 아래 수학식 38과 같이 계산될 수 있다.22B, in the Odd mode, the input admittance Y in of the
상술한 Even 모드 및 Odd 모드에서 획득한 수학식 33 내지 38을 이용하여, 전송선로(2210)와 등가인 π형 LCL 집중소자(2220)의 L/C 값들을 구할 수 있다.The L / C values of the? -Type
<제12 실시 예><Twelfth Embodiment>
도 23은 본 발명의 제12 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 23은 도 21의 병렬공진회로를 등가 회로인 쇼트 스터브(short stub)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.23 is a diagram showing a configuration of a Doherty power amplifier according to a twelfth embodiment of the present invention. That is, FIG. 23 is a diagram showing a Doherty power amplifier obtained by converting the parallel resonant circuit of FIG. 21 into a short stub, which is an equivalent circuit.
도 23을 참조하면, 본 발명의 제12 실시 예에 따른 도허티 전력 증폭기(2300)는, 커플러(2310), 캐리어 증폭기(2320), 피킹 증폭기(2330) 및 도허티 결합기(2340)를 포함할 수 있다.23, a
본 발명에 따른 도허티 결합기(2340)는 캐리어 증폭기(2320)의 출력 단(P1)과 연결되는 위상 천이부(2350), 도허티 전력 증폭기(2300)의 출력 단(P3)과 연결되는 매칭부(2360), 피킹 증폭기(2330)의 출력 단(P2)과 연결되는 대역폭 개선부(2370)를 포함할 수 있다. 상기 위상 천이부(2350)는 제1 전송선로(2351) 및 제2 전송선로(2352)를 포함하고, 상기 매칭부(2360)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(2370)는 커패시터(2371), 제4 전송선로(2372) 및 제5 전송선로(2373)를 포함할 수 있다.The
도허티 결합기(2340)의 제1 내지 제3 전송선로(2351, 2352, 2360)는 상술한 도 21에 도시된 제1 내지 제3 전송선로(2151, 2152, 2160)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(2340)의 커패시터(2371)는 상술한 도 21의 π 형 LCL 집중소자의 커패시터(Ca)로 구성될 수 있다. 도허티 결합기(2340)의 제4 전송선로(2372)는 도 21의 제1 병렬공진회로(2172) 및 π 형 LCL 집중소자의 인덕터(La)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제4 전송선로(2372)는 Zb의 특성 임피던스와 θb의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zb)는 상술한 수학식 31을 통해 계산될 수 있다.The
마찬가지로, 도허티 결합기(2340)의 제5 전송선로(2373)는 도 21의 제2 병렬공진회로(2173) 및 π 형 LCL 집중소자의 인덕터(La)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제5 전송선로(2373)는 Zc의 특성 임피던스와 θc의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zc)는 상술한 수학식 32를 통해 계산될 수 있다.Likewise, the
본 발명에 따른 도허티 결합기(2340)는 상술한 도 21의 병렬공진회로들(2172, 2173) 및 인덕터들(La)과 등가인 제4 및 제5 전송선로(2372, 2373)를 이용하여 도허티 전력 증폭기(2300)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(2340)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(2340)는 도 21의 도허티 결합기(2140)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulating the size and phase difference characteristics of the
<제13 실시 예>≪ Thirteenth Embodiment &
도 24는 본 발명의 제13 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 24는 도 10의 전송선로를 π형의 CLC 집중소자로 변환한 도허티 전력 증폭기를 나타내는 도면이다.24 is a diagram showing the configuration of a Doherty power amplifier according to a thirteenth embodiment of the present invention. That is, FIG. 24 is a diagram showing a Doherty power amplifier obtained by converting the transmission line of FIG. 10 into a? -Type CLC concentration device.
도 24를 참조하면, 본 발명의 제13 실시 예에 따른 도허티 전력 증폭기(2400)는, 커플러(2410), 캐리어 증폭기(2420), 피킹 증폭기(2430) 및 도허티 결합기(2440)를 포함할 수 있다. 24, a
본 발명에 따른 도허티 결합기(2440)는 캐리어 증폭기(2420)의 출력 단(P1)과 연결되는 위상 천이부(2450), 도허티 전력 증폭기(2400)의 출력 단(P3)과 연결되는 매칭부(2460), 피킹 증폭기(2430)의 출력 단(P2)과 연결되는 대역폭 개선부(2470)를 포함할 수 있다. 상기 위상 천이부(2450)는 제1 전송선로(2451) 및 제2 전송선로(2452)를 포함하고, 상기 매칭부(2460)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(2470)는 π 형 CLC 집중소자(2471), 제1 병렬공진회로(2472) 및 제2 병렬공진회로(2473)를 포함할 수 있다.The
도허티 결합기(2440)의 제1 내지 제3 전송선로(2451, 2452, 2460)는 상술한 도 10에 도시된 제1 내지 제3 전송선로(1051, 1052, 1060)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(2440)의 제1 및 제2 병렬공진회로(2472, 2473)는 상술한 도 10에 도시된 제1 및 제2 병렬공진회로(1072, 1073)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(2440)의 π 형 CLC 집중소자(2471)는 상술한 도 10의 제4 전송선로(1071)와 등가인 회로로 구성될 수 있다. 상기 π 형 CLC 집중소자(2471)는 하나의 인덕터(La)와 두 개의 커패시터(Ca, Ca)가 π형태로 연결되어 구성된다. 상술한 도 17a 및 도 17b에 도시된 방법들을 이용하여 전송선로와 등가인 π 형 CLC 집중소자의 L/C 값들을 획득할 수 있다. The? -Type
도허티 결합기(2440)의 제1 병렬공진회로(2472)와 커패시터(Ca)는 새로운 병렬공진회로를 구성할 수 있다. 또한, 도허티 결합기(2440)의 제2 병렬공진회로(2473)와 커패시터(Ca)는 새로운 병렬공진회로를 구성할 수 있다.The first parallel
본 발명에 따른 도허티 결합기(2440)는 상술한 도 10의 전송선로와 등가인 π 형 CLC 집중소자(2471)를 이용하여 도허티 전력 증폭기(2400)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(2440)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(2440)는 도 10의 도허티 결합기(1040)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulation of the size and phase difference characteristics of the
<제14 실시 예><Fourteenth Embodiment>
도 25는 본 발명의 제14 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 25는 도 24의 병렬공진회로를 등가 회로인 쇼트 스터브(short stub)로 변환한 도허티 전력 증폭기를 나타내는 도면이다.25 is a diagram showing a configuration of a Doherty power amplifier according to a fourteenth embodiment of the present invention. 25 is a diagram showing a Doherty power amplifier in which the parallel resonant circuit of Fig. 24 is converted into a short stub, which is an equivalent circuit.
도 25를 참조하면, 본 발명의 제14 실시 예에 따른 도허티 전력 증폭기(2500)는, 커플러(2510), 캐리어 증폭기(2520), 피킹 증폭기(2530) 및 도허티 결합기(2540)를 포함할 수 있다. A
본 발명에 따른 도허티 결합기(2540)는 캐리어 증폭기(2520)의 출력 단(P1)과 연결되는 위상 천이부(2550), 도허티 전력 증폭기(2500)의 출력 단(P3)과 연결되는 매칭부(2560), 피킹 증폭기(2530)의 출력 단(P2)과 연결되는 대역폭 개선부(2570)를 포함할 수 있다. 상기 위상 천이부(2550)는 제1 전송선로(2551) 및 제2 전송선로(2552)를 포함하고, 상기 매칭부(2560)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(2570)는 커패시터(2571), 제4 전송선로(2572) 및 제5 전송선로(2573)를 포함할 수 있다.The
도허티 결합기(2540)의 제1 내지 제3 전송선로(2551, 2552, 2560)는 상술한 도 24에 도시된 제1 내지 제3 전송선로(2451, 2452, 2460)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(2540)의 인덕터(2571)는 상술한 도 24의 π 형 CLC 집중소자의 인덕터(La)로 구성될 수 있다. 도허티 결합기(2540)의 제4 전송선로(2572)는 도 24의 제1 병렬공진회로(2472) 및 π 형 CLC 집중소자의 커패시터(Ca)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제4 전송선로(2572)는 Zb의 특성 임피던스와 θb의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zb)는 아래 수학식 39를 통해 계산될 수 있다.The
여기서, Cp1은 제1 병렬공진회로(2472)의 커패시터 값이고, Ca는 π 형 CLC 집중소자의 커패시터 값임.Here, C p1 is the capacitor value of the first parallel
마찬가지로, 도허티 결합기(2540)의 제5 전송선로(2573)는 도 24의 제2 병렬공진회로(2473) 및 π 형 CLC 집중소자의 커패시터(Ca)와 등가인 쇼트 스터브로 구성될 수 있다. 상기 제5 전송선로(2573)는 Zc의 특성 임피던스와 θc의 전기적 길이를 가질 수 있다. 상기 특성 임피던스(Zc)는 아래 수학식 40을 통해 계산될 수 있다.Likewise, the
여기서, Cp2은 제2 병렬공진회로(2473)의 커패시터 값이고, Ca는 π 형 CLC 집중소자의 커패시터 값임.Here, C p2 is the capacitor value of the second parallel
본 발명에 따른 도허티 결합기(2540)는 상술한 도 24의 병렬공진회로들(2472, 2473) 및 커패시터 값들(Ca)과 등가인 제4 및 제5 전송선로(2572, 2573)를 이용하여 도허티 전력 증폭기(2500)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(2540)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(2540)는 도 24의 도허티 결합기(2440)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulation of the size and phase difference characteristics of the
<제15 실시 예>≪ Embodiment 15 &
도 26은 본 발명의 제15 실시 예에 따른 도허티 전력 증폭기의 구성을 나타내는 도면이다. 즉, 도 26은 도 24의 인덕터를 하이 임피던스(high impedance)를 갖는 전송선로로 변환한 도허티 전력 증폭기를 나타내는 도면이다.26 is a diagram showing the configuration of a Doherty power amplifier according to a fifteenth embodiment of the present invention. 26 is a diagram showing a Doherty power amplifier obtained by converting the inductor of FIG. 24 into a transmission line having a high impedance.
도 26을 참조하면, 본 발명의 제15 실시 예에 따른 도허티 전력 증폭기(2600)는, 커플러(2610), 캐리어 증폭기(2620), 피킹 증폭기(2630) 및 도허티 결합기(2640)를 포함할 수 있다. 26, a
본 발명에 따른 도허티 결합기(2640)는 캐리어 증폭기(2620)의 출력 단(P1)과 연결되는 위상 천이부(2650), 도허티 전력 증폭기(2600)의 출력 단(P3)과 연결되는 매칭부(2660), 피킹 증폭기(2630)의 출력 단(P2)과 연결되는 대역폭 개선부(2670)를 포함할 수 있다. 상기 위상 천이부(2650)는 제1 전송선로(2651) 및 제2 전송선로(2652)를 포함하고, 상기 매칭부(2660)는 제3 전송선로를 포함하며, 상기 대역폭 개선부(2670)는 제4 전송선로(2671), 제1 병렬공진회로(2672), 제2 병렬공진회로(2673), 제1 및 제2 커패시터(2674, 2675), 제3 및 제4 커패시터(2676, 2677)를 포함할 수 있다.The
도허티 결합기(2640)의 제1 내지 제3 전송선로(2651, 2652, 2660)는 상술한 도 24에 도시된 제1 내지 제3 전송선로(2451, 2452, 2460)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(2640)의 제1 및 제2 병렬공진회로(2672, 2673)는 상술한 도 24에 도시된 제1 및 제2 병렬공진회로(2472, 2473)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다. 또한, 도허티 결합기(2640)의 제1 및 제2 커패시터(2674, 2675)는 상술한 도 24에 도시된 π 형 CLC 집중소자(2471)의 커패시터들(Ca)과 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The first to
도허티 결합기(2640)의 제4 전송선로(2671), 제3 커패시터(2676) 및 제4 커패시터(2677)는 상술한 도 24에 도시된 π 형 CLC 집중소자(2471)의 인덕터(La)와 등가인 회로로 구성될 수 있다. 상기 제4 전송선로(2671)는 ZA의 특성 임피던스와 θA의 전기적 길이를 가질 수 있다. 상기 제3 커패시터(2676)와 제4 커패시터(2677)는 서로 동일한 소자 값을 가질 수 있다. 상술한 도 17a 내지 도 17c에 도시된 방법들을 이용하여 인덕터(La)와 등가인 전송선로 및 커패시터들의 소자 값들을 획득할 수 있다.The
도허티 결합기(2640)의 제1 병렬공진회로(2672), 제1 커패시터(1674) 및 제3 커패시터(2676)는 새로운 병렬공진회로를 구성할 수 있다. 또한, 도허티 결합기(2640)의 제2 병렬공진회로(2673), 제2 커패시터(2675) 및 제4 커패시터(2677)는 새로운 병렬공진회로를 구성할 수 있다. The first parallel
본 발명에 따른 도허티 결합기(2640)는 상술한 도 24의 인덕터와 등가인 전송선로(2671) 및 커패시터들(2676, 2677)을 이용하여 도허티 전력 증폭기(2600)의 위상 대역폭 및 크기 대역폭을 개선할 수 있다.The
한편, 도면에 도시되고 있지 않지만, 본 발명에 따른 도허티 결합기(2640)의 크기 및 위상 차이 특성을 시뮬레이션한 결과, 상기 도허티 결합기(2640)는 도 24의 도허티 결합기(2440)와 동일한 대역폭 개선 효과를 제공하는 것을 확인할 수 있다.As a result of simulating the size and phase difference characteristics of the
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by equivalents to the appended claims, as well as the appended claims.
200: 도허티 전력 증폭기 210: 커플러
220: 캐리어 증폭기 230: 피킹 증폭기
240: 도허티 결합기 241: 위상 천이부
242: 매칭부 243: 대역폭 개선부200: Doherty power amplifier 210: Coupler
220: Carrier amplifier 230: Peaking amplifier
240: Doherty combiner 241: Phase shifter
242: matching unit 243: bandwidth improving unit
Claims (16)
도허티 전력 증폭기의 출력 단에 연결되어, 상기 도허티 전력 증폭기의 출력을 임피던스 매칭하기 위한 제2 전송선로를 구비하는 매칭부; 및
피킹 증폭기(peaking amplifier)의 일 단에 연결되어, 상기 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭 중 적어도 하나를 가변시키는 대역폭 개선부를 포함하는 도허티 결합기.A phase shifter connected to one end of a carrier amplifier and having a first transmission line for changing a phase of an RF signal output from the carrier amplifier;
And a second transmission line connected to an output terminal of the Doherty power amplifier for impedance matching the output of the Doherty power amplifier. And
And a bandwidth enhancer coupled to one end of a peaking amplifier to vary at least one of a phase bandwidth and a size bandwidth of the Doherty power amplifier.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing the phase bandwidth of the Doherty power amplifier.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 제3 전송선로 및 병렬공진회로를 포함하는 것을 특징으로 하는 도허티 결합기. The method according to claim 1,
Wherein the bandwidth improving unit includes an equivalent circuit corresponding to a series resonance circuit for increasing a phase bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit comprises a third transmission line and a parallel resonant circuit.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가회로는 제3 전송선로 및 쇼트 스터브를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes an equivalent circuit corresponding to a series resonance circuit for increasing a phase bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit comprises a third transmission line and a short stub.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고,
상기 등가 회로는 제3 전송선로 및 제2 병렬공진회로를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes an equivalent circuit corresponding to a serial resonance circuit for increasing a phase bandwidth of the Doherty power amplifier and a first parallel resonance circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit comprises a third transmission line and a second parallel resonant circuit.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 제1 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 제2 등가 회로를 포함하고,
상기 제1 등가 회로는 제3 전송선로 및 제1 쇼트 스터브를 포함하고, 상기 제2 등가 회로는 제2 쇼트 스터브임을 특징으로 하는 도허티 결합기.The method according to claim 1,
The bandwidth improving unit includes a first equivalent circuit corresponding to a series resonance circuit for increasing a phase bandwidth of the Doherty power amplifier and a second equivalent circuit corresponding to a parallel resonance circuit for increasing a size bandwidth of the Doherty power amplifier Including,
Wherein the first equivalent circuit includes a third transmission line and a first short stub, and the second equivalent circuit is a second short stub.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고,
상기 등가 회로는 제2 병렬공진회로 및 J 인버터(L)를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes an equivalent circuit corresponding to a serial resonance circuit for increasing a phase bandwidth of the Doherty power amplifier and a first parallel resonance circuit for increasing a size bandwidth of the Doherty power amplifier,
Characterized in that said equivalent circuit comprises a second parallel resonant circuit and a J inverter (L).
상기 J 인버터(L)는, 양의 값을 갖는 제1 인버터와 음의 값을 갖는 제2 및 제3 인버터가 π 형태로 연결되는 회로임을 특징으로 하는 도허티 결합기.8. The method of claim 7,
Wherein the J inverter (L) is a circuit in which a first inverter having a positive value and a second inverter and a third inverter having a negative value are connected in a form of?.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 제1 쇼트 스터브, 제2 쇼트 스터브, 상기 제1 쇼트 스터브와 상기 제2 쇼트 스터브 사이에 위치하는 인덕터를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing a phase bandwidth of the Doherty power amplifier and an equivalent circuit corresponding to a parallel resonant circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit comprises a first short stub, a second short stub, and an inductor located between the first short stub and the second short stub.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고,
상기 등가 회로는 제2 병렬공진회로 및 J 인버터(C)를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes an equivalent circuit corresponding to a serial resonance circuit for increasing a phase bandwidth of the Doherty power amplifier and a first parallel resonance circuit for increasing a size bandwidth of the Doherty power amplifier,
Characterized in that the equivalent circuit comprises a second parallel resonant circuit and a J inverter (C).
상기 J 인버터(C)는, 양의 값을 갖는 제1 커패시터와 음의 값을 갖는 제2 및 제3 커패시터가 π 형태로 연결되는 회로임을 특징으로 하는 도허티 결합기.11. The method of claim 10,
Wherein the J inverter (C) is a circuit in which a first capacitor having a positive value and a second and a third capacitor having a negative value are connected in a form of?.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 제1 쇼트 스터브, 제2 쇼트 스터브, 상기 제1 쇼트 스터브와 상기 제2 쇼트 스터브 사이에 위치하는 커패시터를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing a phase bandwidth of the Doherty power amplifier and an equivalent circuit corresponding to a parallel resonant circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit comprises a first short stub, a second short stub, and a capacitor located between the first short stub and the second short stub.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 π형 LCL 집중소자를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing a phase bandwidth of the Doherty power amplifier and an equivalent circuit corresponding to a parallel resonant circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit includes a first parallel resonance circuit, a second parallel resonance circuit, and a? -Type LCL concentration element positioned between the first parallel resonance circuit and the second parallel resonance circuit.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 π형 CLC 집중소자를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing a phase bandwidth of the Doherty power amplifier and an equivalent circuit corresponding to a parallel resonant circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit includes a first parallel resonance circuit, a second parallel resonance circuit, and a pi CLC concentration element positioned between the first parallel resonance circuit and the second parallel resonance circuit.
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 하이 임피던스(high impedance) 전송선로를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing a phase bandwidth of the Doherty power amplifier and an equivalent circuit corresponding to a parallel resonant circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit includes a first parallel resonant circuit, a second parallel resonant circuit, and a high impedance transmission line located between the first parallel resonant circuit and the second parallel resonant circuit. .
상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,
상기 등가 회로는 커플드 라인 구조(coupled line structure)를 갖는 비대칭 결합선로를 포함하는 것을 특징으로 하는 도허티 결합기.The method according to claim 1,
Wherein the bandwidth improving unit includes a serial resonant circuit for increasing a phase bandwidth of the Doherty power amplifier and an equivalent circuit corresponding to a parallel resonant circuit for increasing a size bandwidth of the Doherty power amplifier,
Wherein the equivalent circuit comprises an asymmetric coupling line having a coupled line structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180008778A KR102020618B1 (en) | 2018-01-24 | 2018-01-24 | Doherty combiner |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180008778A KR102020618B1 (en) | 2018-01-24 | 2018-01-24 | Doherty combiner |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190090205A true KR20190090205A (en) | 2019-08-01 |
KR102020618B1 KR102020618B1 (en) | 2019-11-04 |
Family
ID=67615737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180008778A KR102020618B1 (en) | 2018-01-24 | 2018-01-24 | Doherty combiner |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102020618B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8836432B2 (en) * | 2012-02-29 | 2014-09-16 | Fujitsu Limited | Amplifier |
US9209511B2 (en) * | 2011-10-14 | 2015-12-08 | Anaren, Inc. | Doherty power amplifier network |
-
2018
- 2018-01-24 KR KR1020180008778A patent/KR102020618B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9209511B2 (en) * | 2011-10-14 | 2015-12-08 | Anaren, Inc. | Doherty power amplifier network |
US8836432B2 (en) * | 2012-02-29 | 2014-09-16 | Fujitsu Limited | Amplifier |
Non-Patent Citations (3)
Title |
---|
A. Grebennikov 외, "High-Efficiency Doherty Power Amplifiers: Historical Aspect and Modern Trends," Proceedings of the IEEE, vol. 100, no. 12, pp. 3190-3219, 2012. 12. * |
C. You 외, "Efficiency-Enhanced Inverted Doherty Power Amplifier with Class-E Peaking Amplifier," Proceedings of International Symposium on Signals, Systems and Electronics (ISSSE2010), 2010. 09.* * |
K. K. Pang, "Normal Transmission-Line Networks and Their Lumped LC Presentation," IEEE Transactions on Microwave Theory and Techniques, vol. MTT-21, no. 10, pp. 601-607, 1973. 10. * |
Also Published As
Publication number | Publication date |
---|---|
KR102020618B1 (en) | 2019-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101934933B1 (en) | Doherty combiner | |
US8487703B2 (en) | Radiofrequency amplifier | |
KR102244796B1 (en) | Quasi-differential rf power amplifier with high level of harmonics rejection | |
JP4486620B2 (en) | Multiband Doherty amplifier | |
US6396349B2 (en) | Traveling wave power combiner and radio base station | |
KR20090071834A (en) | Harmonic turned doherty amplifier | |
KR20100068227A (en) | Integrated power amplifier for use in wireless communication devices | |
EP2660973B1 (en) | Doherty amplifier | |
CN114915266A (en) | Radio frequency amplifying circuit and radio frequency front end module | |
CN113206677B (en) | Self-interference canceller | |
CN102308475A (en) | Radio-frequency power amplifier | |
CN116015227B (en) | Parallel differential power amplifier | |
CN115800936B (en) | Amplifying circuit, wireless communication module and electronic device | |
US20220045654A1 (en) | Power amplifier | |
KR20190090205A (en) | Doherty combiner | |
US20210288616A1 (en) | Power amplifier circuit | |
Bogusz et al. | A waveform-engineered outphasing RFPA using a broadband balun combiner | |
EP0266198A2 (en) | A distributed balanced frequency multiplier | |
CN115700998A (en) | Doherty power amplifier and radio frequency front end module | |
CN220440677U (en) | Radio frequency power amplifier | |
KR20210072403A (en) | MMIC Power Amplifier using Power Matching with Asymmetric Transmission Lines | |
US11522500B2 (en) | Dual-path amplifier having reduced harmonic distortion | |
CN216122359U (en) | Power output circuit and radio frequency power amplifier | |
US20230216456A1 (en) | Power amplifier circuit | |
CN112968672B (en) | Symmetrical Doherty power amplifier structure and radio frequency transceiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |