KR20190088996A - 전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티 - Google Patents

전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티 Download PDF

Info

Publication number
KR20190088996A
KR20190088996A KR1020197016488A KR20197016488A KR20190088996A KR 20190088996 A KR20190088996 A KR 20190088996A KR 1020197016488 A KR1020197016488 A KR 1020197016488A KR 20197016488 A KR20197016488 A KR 20197016488A KR 20190088996 A KR20190088996 A KR 20190088996A
Authority
KR
South Korea
Prior art keywords
exclusively
cache line
repository
operand request
type
Prior art date
Application number
KR1020197016488A
Other languages
English (en)
Other versions
KR102313021B1 (ko
Inventor
브루스 콘래드 지아메이
크리스찬 자코비
청-렁 슘
도날드 윌리엄 슈미트
다니엘 로사
앤서니 사포리또
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20190088996A publication Critical patent/KR20190088996A/ko
Application granted granted Critical
Publication of KR102313021B1 publication Critical patent/KR102313021B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6042—Allocation of cache space to multiple users or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Abstract

전용 캐시의 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티
저장소 오퍼랜드 요청을 처리한 후에 전용(또는 로컬) 캐시의 홀드를 배타적으로 연장하기 위한 컴퓨팅 환경 퍼실리티가 제공된다. 상기 퍼실리티는
컴퓨팅 환경의 다수 처리 장치들에 의해 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 결정하는 단계를 포함한다. 또한, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었는지에 관한 결정이 내려진다. 상기 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계를 포함한다. 상기 계속적으로 홀드 하는 단계는 원하는, 세트 구간 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함할 수 있다.

Description

전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티
[0001] 본 발명의 하나 또는 그 이상의 실시 예들은, 일반적으로, 컴퓨팅 환경 내에서의 처리에 관한 것으로, 특히 그러한 처리를 개선하는 것에 관한 것이다.
[0002] 다수 처리 컴퓨팅 시스템(a multiprocessing computing environment)에서, 중앙 처리 장치들(CPUs) 또는 코어들과 같은, 다수 처리 장치들(multiple processing units)은, 공동 주 저장소 위치들(common main storage locations)과 같은 공동 저장소에 대한 액세스를 공유하기 위해 연결된다. 구성을 가로지르는 저장소 계층 구조(the storage hierarchy across the configuration) 는 각 처리 장치에 전용 또는 로컬인(private or local) 다양한 캐시 수준들(cache levels), 여러 처리 장치들 사이에 공유인 다양한 캐시 수준들, 및 주 저장소(main storage)를 포함할 수 있다. 처리 장치가 저장소 위치(storage location)를 갱신(update)할 때, 저장소의 라인(a line of storage)은 저장소 계층 구조에 의하여 처리 장치로 넘어가고 (transferred), 상기 라인은 상기 갱신을 수행하는 처리 장치에 전용인(private) 캐시 수준 내에서 배타적으로 홀드 된다(exclusively held). 저장소의 라인이 처리 장치에 의해서 배타적으로 홀드 될 때, 다른 처리 장치들은, 상기 라인이 릴리스 된(released) 후 더 이상 상기 처리 장치에 의해서 배타적으로 홀드 되지 않을 때까지, 그 저장소의 라인을 갱신하거나 또는 읽는 것이 허용되지 않는다.
[0003] 여러 컴퓨터 프로세스들이 주 저장소의 한 영역에 대한 액세스를 공유할 때, 상기 영역에 대한 액세스를 제어하기 위해 시머포어(the semaphore)(또는 lock)가 사용될 수 있다. 상기 시머포어는 통상적으로 주 저장소의 워드 또는 더블워드이고, 상기 시머포어 내용들은 구성 내의 어느 처리 장치가 현재 저장소의 대응 영역에 대한 액세스가 허용되는 지를 지시한다. 처리 장치에서 실행 중인 프로세스가 저장소 영역에 대한 액세스를 요구할 때, 상기 프로세스는 시머포어를 갱신하여 공유 영역이 사용 중임을 표시하게 하고, 공유 영역을 액세스하는 작업들을 완료하며, 그 다음 시머포어를 다시 갱신하여 공유 영역이 더 이상 사용 중이지 않음을 표시하게 한다.
[0004] 컴퓨팅 환경에서 처리를　용이하게 하기　위한 컴퓨터 프로그램 제품의 제공을 통해, 본 발명의 하나 또는 그 이상의 실시 예에서, 종래 기술의 특정 단점들이 해결되고　부가적인 장점들이 제공된다.　상기 컴퓨터 프로그램 제품은 방법을 수행하기 위해 처리 회로에 의해 판독 가능하고 처리 회로에 의한 실행을 위한 명령들을 저장하는 저장 매체를 포함한다. 상기 방법은, 예를 들어, 컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청(a storage operand request )이 홀드로 지정되었는지를 결정하는 단계(determining)를 포함한다. 또한, 상기 방법은 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었는지 확인하는 단계 (ascertaining)를 포함한다. 상기 저장소 오퍼랜드 요청이 홀드로 지정되었다는 것을 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 방법은 상기 저장소 오퍼랜드 요청을 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계(continuing to hold)를 더 포함한다. 상기 계속적으로 홀드 하는 단계는 원하는 구간 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계(initiating)를 포함한다.
[0005] 바람직하게도, 컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대응하는, 특정 저장소 오퍼랜드 요청, 또는 액세스가 홀드로 지정되는 것을 프로그램이 처리 장치에 신호하는 퍼실리티(또는 기능)를 제공하는 것에 의해서 컴퓨팅 환경 처리는 향상된다. 특정 저장소 오퍼랜드 요청을 홀드로(as hold) 식별하는 것에 기초하고, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 처리 장치는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 원하는 구간 동안 배타적으로 홀드 하는 것을 계속한다. 따라서, 상기 처리 장치는 표준 메모리 관리 프로토콜들로부터 벗어나서, 종래 기술보다 더 오랜 기간 동안, 컴퓨터 환경 내내 캐시 라인을 배타적으로 홀드 하고, 이에 의해서 상기 캐시 라인을 릴리스 하기 전에 상기 처리장치에서 실행 중인 프로세스를 완료할 확률을 증가시킬 수 있다. 이 것은 바람직하게도 잠재적으로 시머포어(또는 락)를 포함하는 캐시 라인이 컴퓨팅 환경을 비생산적으로 횡단(traverse)하는 횟수를 감소시켜, 이에 의해서 전체 시스템 성능을 증가시킨다.
[0006] 본 발명의 하나 또는 그 이상의 구현들에서, 상기 카운터를 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간(a set interval)을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달한 후에 전용 캐시의 상기 대응 캐시라인의 배타적으로 홀드 하는 것을 중단하는 단계 (discontinuing)를 포함한다. 본 발명의 하나 또는 그 이상의 실시 예들에서, 상기 세트 구간의 길이는 상기 저장소 오퍼랜드 요청의 액세스 유형(an access type)에 따라 결정되고, 상기 액세스 유형은 페치-유형(a fetch-type), 저장-유형(store-type) 또는 갱신-유형(update-type) 액세스 중 하나일 수 있다. 본 발명의 특정 실시 예들에서, 상기 세트 구간의 길이는 상기 페치-유형 액세스에 대해서 보다는 상기 저장-유형 및 갱신-유형 액세스들에 대해서 더 클 수 있다.
[0007] 본 발명의 하나 또는 그 이상의 구현들에서, 상기 세트 구간은 타임-기반 구간(a time-based interval) 및 사이클-기반 구간(a cycle-based interval)으로 구성되는 그룹으로부터 선택될 수 있다. 또한, 본 발명의 하나 또는 그 이상의 실시 예들에서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 페치-유형 액세스라고 결정하는 것에 기초하여, 전용 캐시에서 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 상기 카운터가 상기 세트 구간에 도달하는 것에 기초하여 중단하는 단계를 포함할 수 있다.
[0008] 본 발명의 특정 실시 예들에서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계를 더 포함할 수 있고, 그리고 상기 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 상기 방법은 후속 저장소 오퍼랜드 요청(a subsequent storage operand request )이 상기 대응 캐시 라인에 대해서 릴리스로 지정되었는지를 결정하는 단계를 포함할 수 있다. 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정된 것에 기초하여, 상기 방법은 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함할 수 있다. 또한, 상기 카운터를 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계를 포함할 수 있다. 또한, 상기 대응 캐시 라인을 홀드 하는 것을 중단하는 단계는 상기 카운터가 상기 세트 구간에 도달하는 것 또는 상기 대응 캐시 라인을 위해 릴리스로 지정된 상기 후속 저장소 오퍼랜드 요청을 수신하는 것 중 더 앞선 것에 따라서 발생할 수 있다.
[0009] 본 발명의 하나 또는 그 이상의 구현들에서, 전용 캐시의 상기 대응 캐시 라인에 대한 컴퓨팅 환경의 시스템 제어로부터의 모든 캐시 무효 커맨드들(any cache invalidate commands)은 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 동안 거절된다(rejected).
[0010] 본 발명의 다른 실시 예에서, 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 시스템이 제공된다. 상기 컴퓨터 시스템은 메모리; 및 상기 메모리와 통신하게 결합된 처리 장치를 포함하고, 상기 컴퓨터 시스템은 방법을 수행하도록 구성된다. 상기 방법은, 예를 들어, 컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 결정하는 단계를 포함한다. 또한, 상기 방법은 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었는지 확인하는 단계를 포함한다. 상기 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 방법은 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계를 더 포함한다. 상기 계속적으로 홀드 하는 단계는 원하는 구간(a desired interval) 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함한다.
[0011] 본 발명의 추가의 실시 예에서, 컴퓨팅 환경 내에서 처리를 용이하게　하는　컴퓨터 구현 방법(a computer-implemented method)이 제공된다. 상기 컴퓨터 구현 방법은, 예를 들어, 컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 처리 장치에 의해서 결정하는 단계를 포함한다. 또한, 상기 방법은 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었는지 확인하는 단계를 포함한다. 상기 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 방법은 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계를 포함한다. 상기 계속적으로 홀드 하는 단계는 원하는 구간 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함한다.
[0012] 추가적인 특징들 및 장점들은 본 명세서에 기술 된 기술을 통해 실현된다.　다른 실시 예들도 본 명세서에 상세히 설명되고 청구범위에 기재된다.
[0013] 본 발명의 하나 또는 그 이상의 실시 예들이 본 명세서에 특별하게 설명되고 청구범위의 청구항들에서 예들로서 명확하게 청구된다.　본 발명의 하나 또는 그 이상의 실시 예들의 전술한 목적, 특징들 및 장점들은 첨부 된 도면들과 함께 설명하는 다음의 상세한 설명으로부터 명백하다.
[0014] 도 1는 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 일 예를 도시한다;
[0015] 도 2는, 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 다른 예를 도시한다;
[0016] 도 3은 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 다수처리 장치 환경의 일 예를 도시한다;
[0017] 도 4는 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 저장소 오퍼랜드 요청-관련된 처리의 일 예를 도시한다;
[0018] 도 5a-5b는, 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 저장소 오퍼랜드 요청-관련된 처리의 더 상세한 예를 도시한다;
[0019] 도 6a는, 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 유용한 명령 포맷의 일 실시 예를 도시한다;
[0020] 도 6b는, 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 도 6a에 도시한 바와 같은 명령 포맷의 액세스 의도 제어 필드의 일 실시 예를 도시한다;
[0021] 도 7은, 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 도 6a-6b에 도시한 바와 같은 명령을 사용하여 처리 동작을 제어하는 데에 사용될 수 있는 흐름도의 일 실시 예를 도시한다;
[0022] 도 8a-8b는, 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 저장소 오퍼랜드 요청-관련된 처리의 추가의 예를 도시한다;
[0023] 도 9a는 본 발명의 하나 또는 그 이상의 실시 예들을 구체화하고 사용하기 위한 컴퓨팅 환경의 다른 예를 도시한다;
[0024] 도 9b는 도 9a의 메모리의 더 상세한 사항을 도시한다.
[0025] 도 10은 클라우드 컴퓨팅 환경의 일 실시 예를 도시한다; 그리고
[0026] 도 11은 추상화 모델 계층(abstraction model layers)의 일 예를 도시한다
[0027] 언급 한 바와 같이, 개별 처리 장치 성능, 예를 들어, 파이프라이닝(pipelining), 수퍼스칼러(superscalar), 비순차적 실행(out-of-order execution), 및 분기 예측(branch prediction)과 같은, 개별 처리 장치 성능을 향상시키기 위한 처리 장치 특징들은 추측 메모리 요청들(speculative memory requests)을 초래할 수 있다.　전용　저장소 위치들에　대한 추측 요청은 바람직할 수 는 있지만, 공동　저장소 위치들에　대한 과도한 추측 요청은 시머포어 (또는 락) 처리에 해로울 수 있다.
[0028] 시머포어가 공동의 공유 저장소 위치를 제어하는 처리 장치들 사이의 충돌(contention)은 다음의 경우에 증가한다:　컴퓨팅 환경(또는 컴퓨팅 구성)에서 처리 장치에 의해　추측 메모리 요청　수가 증가하는 경우, 컴퓨팅 환경에서 처리 장치의 수가 증가　하는 경우, 또는 잠재적으로 메모리 서브 시스템 토폴로지(memory subsystem topology)에 기초하는 경우.　처리 장치들　간의 충돌이 증가함에 따라, 각각의 개별 처리 장치가 특정 공유 메모리 위치를 포함하는 저장소의 라인을 성공적으로 획득하고 홀드 하는 것이 점점 더 어려워진다. 따라서 전체 시스템 성능이 저하 될 수 있다.
[0029] 예를 들어, 다수 처리 장치들이 시머포어에 대응하는 저장소 위치를 갱신하려고 시도 할 때,　시스템 제어들은 캐시 무효　커맨드들을　컴퓨팅 환경 내의 모든 처리 장치들에 방송　할 수 있고, 이들 처리 장치들은, 배타적인 상태로 시머포어를 포함할 수 있는, 저장소의 라인을 현재 홀드 하는, 처리 장치를 포함할 수 있다. 표준 메모리 관리 프로토콜들은, 락을 소유하는 프로세스를 현재 실행하는, 처리 장치로 하여금, 상기 프로세스가 모든 작업들을 완료할 수 있기 전에, 그리고, 상기 프로세스가 공유 영역이 더 이상 사용되지 않음을 표시하도록 상기 락을 갱신할 수 있기 전에, 저장소 라인의 배타적 소유권을 릴리스　하게 할 수 있다. 이 경우, 상기 처리 장치는　나중에 상기 프로세스를 완료하기 위해 상기 저장소 라인을 다시 배타적으로 검색해야 할 수도 있다. 이 때문에, 시머포어를 포함하는 캐시 라인은　개별적인 프로세스에 아무런 이득을 주지 않으면서, 종종 컴퓨팅　환경을　횡단(traverse) 할 수 있다.
[0030] 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 프로그램이 특정 저장소 오퍼랜드 액세스가 시머포어(또는 락)를 포함하는 공동 저장소 위치에 대응하는 것과 연장된 홀드를 가질 것이라는 것을 처리 장치에 신호하는 퍼실리티가 제공된다. 신호를 하였을 때, 상기 처리 장치는 캐시 라인을 배타적으로 홀드 하기 위해서 표준 메모리 관리 프로토콜들을 벗어날 수 있는데, 이는 컴퓨팅 환경 전체를 통해서, 종래보다 더 오랫동안 이루어질 수 있고, 이에 의해서 상기 캐시 라인을 릴리스 하기 전에 상기 처리 장치에서 실행중인 프로세스를 완료할 확률을 증가시킨다. 그 결과, 시머포어를 포함하는, 상기 캐시 라인이 컴퓨팅 환경을 비생산적으로 횡단하는 횟수가 감소되고, 이 때문에 시스템 성능이 증가된다.
[0031] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 일 실시 예가 도 1를 참조하여 기술된다.　한 예에서, 컴퓨팅　환경은, 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는, z/아키텍처에 기초할 수 있다. z/아키텍처의 한 실시 예는, 2015년 3월 발표된 IBM　공보 No. SA22-7832-10의 "z/아키텍처 작동 원리"에 기술되어 있고, 이는 전체로서 참조로 본 명세서에 포함된다. Z/ARCHITECTURE는 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다.
[0032] 또 다른 예에서, 컴퓨팅 환경은 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는 파우어 아키텍처(Power Architecture)를 기반으로 할 수 있다.　파우어 아키텍처의 한 실시 예는　2015 년 4 월 9 일 발표된 인터내셔널 비즈니스 머신즈 코포레이션"Power ISA　™　Version 2.07B　"에 설명되어　있고, 이는 전체로서 본 명세서에서 참조로 포함된다. POWER ARCHITECTURE 는 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션의 등록 상표이다.
[0033] 컴퓨팅 환경은 또한 Intel x86 아키텍처를 포함하되, 이에 국한되지 않는 다른 아키텍처를 기반으로 할 수도 있다.　　다른 예들도 또한 있다.
[0034] 도 1에 도시 된 바와 같이,　컴퓨팅 환경(100)은, 예를 들어, 노드(10)을 포함하고, 노드(10)은, 예를 들어, 다수의 다른 범용 또는 특수 목적 컴퓨팅 시스템 환경 또는 구성과 동작 가능한, 컴퓨터 시스템/서버(12)를 갖는다.　컴퓨터 시스템/서버(12)와 함께 사용하기에 적합 할 수 있는 잘 알려진 컴퓨팅 시스템들, 환경들 및/또는 구성들의 예로는 퍼스널 컴퓨터(PC) 시스템들, 서버 컴퓨터 시스템들, 씬(thin) 클라이언트들, 씩(thick) 클라이언트들, 핸드헬드 또는 랩탑 장치들, 멀티프로세서 시스템들, 마이크로프로세서-기반 시스템들, 셋톱 박스들, 프로그램 가능 가전 제품들, 네트워크 PC들, 미니 컴퓨터 시스템들, 메인 프레임 컴퓨터 시스템들 및, 상기 시스템들 또는 장치들 중 어느 하나를 포함하는 분산 형 클라우드 컴퓨팅 환경 등을 포함하지만 이에 한정되는 것은 아니다.
[0035] 컴퓨터 시스템/서버(12)는, 컴퓨터 시스템에 의해 실행되는, 프로그램 모듈들과 같은, 컴퓨터 시스템-실행 가능 명령들의 일반적인 관점에서 설명 될 수 있다.　 일반적으로, 프로그램 모듈들은 특정 작업들(particular tasks)을 수행하거나 특정 추상 데이터 유형들(particular abstract data types)을 구현하는 루틴들, 프로그램들, 객체들, 구성 요소들, 논리들, 데이터 구조들 등을 포함 할 수 있다.　컴퓨터 시스템/서버(12)는 통신 네트워크를 통해 링크 된 원격 처리 장치들에 의해 작업들이 수행되는 분산형 클라우드 컴퓨팅 환경들을 포함하는 많은 컴퓨팅 환경에서 실시될 수 있지만, 이에 국한되지는 않는다.　분산형 클라우드 컴퓨팅 환경에서, 프로그램 모듈들은 메모리 저장 장치들을 포함하는 로컬 및 원격 컴퓨터 시스템 저장 매체 모두에 위치 할 수 있다.
[0036] 도 1에 도시 된 바와 같이,　컴퓨터 시스템/서버(12)는 범용 컴퓨팅 장치의 형태로 도시되어 있다.　컴퓨터 시스템/서버(12)의 컴포넌트들은 하나 또는 그 이상의 프로세서들 또는 처리 장치들(16), 시스템 메모리(28), 및 시스템 메모리(28)를 포함하는 다양한 시스템 컴포넌트들을 프로세서(16)에 연결시키는 버스(18)를　포함 할 수 있지만,　이에 한정되는　것은　아니다.
[0037] 버스(18)는, 메모리 버스 또는 메모리 제어기, 주변장치 버스(a peripheral bus), 가속 그래픽 포트(an accelerated graphics port), 및 다양한 종류의 버스 아키텍처들 중 어느 하나를 사용하는 프로세서 또는 로컬 버스를 포함하는, 여러 유형의 버스 구조들 중 하나 또는 그 이상을 나타낸다.　예를 들어, 이러한 아키텍처들에는 ISA(Industry Standard Architecture) 버스, MCA(Micro Channel Architecture) 버스, EISA(Enhanced ISA) 버스, VESA(Video Electronics Standards Association) 로컬 버스, 및 PCI(Peripheral Component Interconnect) 버스가 포함되지만, 이에 한정되는 것은 아니다.
[0038] 컴퓨터 시스템/서버(12)는 일반적으로 다양한 컴퓨터 시스템 판독 가능 매체를 포함한다.　이러한 매체는 컴퓨터 시스템/서버(12)에 의해 액세스 가능한 모든 이용 가능한 매체 일 수 있으며, 휘발성(volatile) 및 비 휘발성 매체, 착탈식(removable) 및 비착탈식 매체를 모두 포함한다.
[0039] 시스템 메모리(28)는 RAM(30) 및/또는 캐시 메모리(32)와 같은 휘발성 메모리 형태의 컴퓨터 시스템 판독 가능 매체를 포함 할 수 있다. 컴퓨터 시스템/서버(12)는 다른 착탈식/비착탈식, 휘발성/비휘발성 컴퓨터 시스템 저장 매체를 더 포함할 수 있다.　단지 예시로서, 저장 시스템(34)은 비착탈식, 비휘발성 자기 매체(도시되지 않았고 일반적으로 "하드 드라이브"로 지칭 됨)로부터의 판독 및 이들로의 기록을 위해 제공 될 수 있다.　도시되지는 않았지만, 착탈식, 비휘발성 자기 디스크(예를 들어, "플로피 디스크")로부터의 판독 및 그 자기 디스크에의 기록을 위한 자기 디스크 드라이브, 및, CD-ROM, DVD-ROM 또는 다른 광 매체와 같은, 착탈식, 비휘발성 광 디스크로부터의 판독 또는 그 광 디스크에의 기록을 위한 광 디스크 드라이브가 제공 될 수 있다.　그러한 경우들에서, 각각은 하나 또는 그 이상의 데이터 매체 인터페이스들에 의해 버스(18)에 접속 될 수 있다.　후술하는 바와 같이, 메모리(28)는 본 발명의 실시 예들의 기능들을 수행하도록 구성된 프로그램 모듈들의 세트(예를 들어, 적어도 하나)를 갖는 적어도 하나의 프로그램 제품을 포함 할 수 있다.
[0040] 프로그램 모듈들(42)의 세트(적어도 하나)를 갖는 프로그램/유틸리티 (40)는 메모리(28)에 저장될 수 있으며, 이 들의 예에는 운영 체제뿐만 아니라, 하나 또는 그 이상의 애플리케이션 프로그램들, 다른 프로그램 모듈들, 및 프로그램 데이터가 포함되나, 이에 한정되지는 않는다.　운영 체제, 하나 또는 그 이상의 애플리케이션 프로그램들, 다른 프로그램 모듈들, 및 프로그램 데이터 또는 이들의　조합의 각각은 네트워킹 환경의 구현을 포함 할 수 있다.　프로그램 모듈들(42)은 일반적으로 본 명세서에서 설명 된 바와 같은 본 발명의 실시 예들의 기능들 및/또는 방법들을 수행한다.
[0041] 컴퓨터 시스템/서버(12)는 또한, 키보드, 포인팅 장치, 디스플레이(24) 등과 같은, 하나 또는 그 이상의 외부 장치들(14)과 통신 할 수 있다.　이들 외부 장치들(14)에는 사용자가 컴퓨터 시스템/서버(12)와 상호 작용할 수 있게 하는 하나 또는 그 이상의 장치들;　및/또는 컴퓨터 시스템/서버(12)가 하나 또는 그 이상의 다른 컴퓨팅 장치와 통신 할 수 있게 하는 모든 장치들(예를 들어, 네트워크 카드, 모뎀 등)이 포함될 수 있다. 통신은 입력/출력(I/O) 인터페이스들(22)을 통해서 일어난다. 또한, 컴퓨터 시스템/서버(12)는 네트워크 어댑터(20)를 통해서 근거리 통신망(LAN), 일반 광역 통신망(WAN) 및/또는 공중 네트워크(예를 들어, 인터넷)과 같은 하나 또는 그 이상의 네트워크들과 통신 할 수 있다. 도시 된 바와 같이, 네트워크 어댑터(20)는 버스(18)를 통해 컴퓨터 시스템/서버(12)의 다른 구성 요소들과 통신한다. 도시되지는 않았지만, 다른 하드웨어 및/또는 소프트웨어 컴포넨트들이 컴퓨터 시스템/서버(12)와 함께 사용될 수 있음을 이해하여야 한다. 이들의 예에는 마이크로 코드, 장치 드라이버들, 리던던트 처리 장치들, 외장형 디스크 드라이브 어레이들, RAID 시스템들, 테이프 드라이브들 및 데이터 아카이브 저장 시스템들이 포함되지만 이에 한정되지는 않는다.
[0042] 예를 들어, 처리 장치(16)는 명령들을 실행하는데 사용되는 복수의 기능 컴포넌트들을 포함할 수 있다.　이들 기능 컴포넌트들은, 예를 들어, 실행될 명령들을 페치 하기 위한 명령 페치 컴포넌트;　페치 된 명령들을 디코드 하기 위한 명령 디코드 장치;　디코된 명령들을 실행하기 위한　명령실행 컴포넌트들;　필요한 경우, 명령 실행을 위해 메모리에 액세스하는 메모리 액세스 컴포넌트;　및 실행 된 명령들의 결과들을 제공하기 위한 라이트 백 컴포넌트를 포함한다. 이들 컴포넌트들 중 하나 또는 그 이상은, 본 발명의 일 실시 예에 따라, 홀드로서 식별된 저장소-오퍼랜드 요청에 대응하는 캐시라인에 대한 통상적인 메모리 관리 프로토콜들로부터의 일탈들(deviations)과, 릴리스로서 식별된 저장소-오퍼랜드 요청에 대응하는 캐시라인에 대한 통상적인 메모리 관리 프로토콜들을 재개하는 것을 구현하기 위해 사용될 수 있고, 이에 관해서는 이하에서 더 설명한다.
[0043] 처리 장치(16)는 또한, 일 실시 예에서, 하나 또는 그 이상의 기능 컴포넌트들에 의해 사용될 하나 또는 그 이상의 레지스터들을 포함한다.
[0044] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 다른 실시 예가 도 2를 참조하여 설명된다.　일 예에서, 컴퓨팅 환경은 미국 뉴욕 주 아몽크에 있는 인터내셔널 비즈니스 머신즈 코포레이션이 공급하는 전술한 z/Architecture 에 기초할 수 있다. 다른 예에서, 컴퓨팅 환경은 미국 뉴욕 주 아몽크에 있는 인터내셔널 비즈니스 머신즈 코포레이션이 공급하는 전술한 Power Architecture 에 기초할 수 있다. 컴퓨팅 환경은, 또한, Intel 64 및 IA-32를 포함하지만, 이에 한정하지 않는, 다른 아키텍처들에 기초할 수 있다. 기타 예들도 존재한다.　
[0045] 도 2를 참조하면, 일 예에서, 컴퓨팅 환경(200)은　하나　또는 그 이상의 상위 수준 캐시들(205)에 연결된, CPU(central processing unit)와 같은, 적어도 하나의 처리 장치 (PU)을 포함한다. 중앙 처리 장치(16)는, 예를 들어, 데이터를 요청하고 소비하기 위한 하나 또는 그 이상의 실행 장치들(201)을 포함한다.　실행 장치들(201)은,　로드/저장 큐(LSQ)(203)를 포함하는, 로드/저장 장치(LSU) (202)에　결합　된다. 로드/저장 장치(202)는, 프리페치 된 데이터를 검색하는 또는 데이터가 메모리 서브 시스템 혹은 상위 수준 캐시들로부터 페치 되도록 하는, 메모리 액세스 연산들을 발행한다.　LSU(202)는, 예를 들어, 변환　룩어 사이드 버퍼(a translation look-aside buffer: TLB) 또는 실제 주소 유효 변환 테이블(an effective-to-real address translation table: ERAT)과 같은,　변환 메카니즘을 통해 로컬(또는 전용) 캐시(들)(204)에 결합될 수 있다.
[0046] 처리 장치(16)는 메모리 계층 구조(a memory hierarchy)에 연결되고 메모리 계층 구조와 통신한다. 메모리 계층 구조는, 예를 들어, L1 데이터 캐시를　포함 할 수 있는, 로컬 (또는 전용) 캐시(들) (204); 단일 수준의 두 (L2)　캐시 또는 다수의 다른 순차적으로 번호 매겨진 상위 수준들, 예를 들어, L3, L4를　포함 할 수 있는 하나 또는 그 이상의 상위 수준 캐시들(205);　메모리 (215); 및 메모리 (215)에 대한 액세스를 제어하는 관련 메모리 제어기(210)를 포함한다. 로컬　캐시(들)(204)는 프리 페치 되는 데이터(및/또는 데이터 스트림)에 대한 프리 페치 버퍼로서의 역할을 한다.　로컬 캐시(들)(204)는 대응 로드 미스 큐 (LMQ)를 가지며, 이는 캐시가　진행 중인 프리 페치 요청들에 관한 정보를 저장하기 위해　이용한다.
[0047]　또한, 일 실시 예에서, 로컬 캐시(들)(204)는 연관된 캐시　디렉토리를 가질 수 있고, 이는, 캐시의 일부로서 구현되거나 그로부터 분리되어 유지 될 수 있다.　상기 캐시 디렉토리는 로컬 캐시의 각 캐시 라인에 대해 태그를 포함 할 수 있다.　상기 태그는 캐시 라인에 관한 정보를 제공하는데, 이 정보는, 데이터가 배타적으로 또는 공유로 홀드 되고 있는 지와 같은, 상태 정보; 데이터가 가장 최근에 사용되었는지, 가장 최근에 사용되지 않았는지, 또는 그 중간 어디에 있는 지와 같은, 데이터의 사용 정보; 및/또는 기타 상태 정보뿐만 아니라, 캐시 라인의 데이터의 실제 또는　절대 주소의　적어도 일부를 포함 할 수 있다. 상기 태그는 또한　캐시 라인의 데이터에 관한　추가 정보　를　포함 할 수 있다.　각 캐시 수준은, 자체 캐시 디렉토리 또는 공유 디렉토리 어느 쪽이던지, 관련 캐시 디렉토리를 가질 수 있다.
[0048] 예시적인 메모리 계층 구조에 추가하여, 컴퓨팅 환경(200)은 또한 처리 장치(16)의 관점에서　메모리 계층 구조의 일부를 형성하는 추가 저장 장치들을 포함 할 수도 있다. 상기 저장 장치는,　플로피 디스크, 하드 드라이브, CD-ROM 또는 DVD와 같은,　하나 또는 그 이상의　전자 저장 매체 일　수 있다.　CPU (102)는, 예를 들어, 비아 버스들 및/또는 직접 채널들을 포함하는, 다양한 메커니즘들에 의해 메모리 계층 구조 내의 상기 장치들 각각과 통신한다.
[0049] 상기 버스들은 여러 유형의 버스 구조들 중 하나 또는 그 이상을 나타낼 수 있으며,　상기 여러 유형의 버스 구조들은 메모리 버스 또는 메모리 컨트롤러, 주변 장치 버스, 가속 그래픽　포트, 및 다양한 버스 아키텍처 중 임의의 것을 사용하는 프로세서 또는 로컬 버스를　포함할 수 있다.　예를　들어, 그러한 아키텍처들은 ISA(Industry Standard Architecture) 버스, VESA(Video Electronics Standards Association) 로컬 버스, 및　PCI(Peripheral　Component Interconnect) 버스를　포함하지만, 이에 국한되지는 않는다.
[0050] 추가 실시 예에서, 본 명세서에 개시된 처리는,　도 3을 참조하여 이하에서 설명되는 것과 같은, 다수 프로세서 환경에서 사용될 수 있다. 일 예에서, 다수 프로세서 환경(300)은 복수의 코어들(302a ? 302n)을　포함한다. 각각의 코어는L1 캐시 (306a, 306n)와 같은, 로컬 (또는 전용) 캐시를 포함하는　적어도 하나의 하드웨어 스레드 또는 처리 장치(304a,　304n)를 포함한다.　각각의 코어(302a, 302n)는 0 또는 그 이상의 상위 수준 전용 캐시(들)(예를 들어, L2 캐시(들))에 결합된다.　또한, 다수 프로세서 환경 (300)은,　코어들 간에 공유되는, 더 구체적으로는 처리 장치들　사이에서 공유되는, L3 및/또는 L4 캐시와 같은,　0또는 그 이상의 공유 캐시들(310)을　포함한다. 다른 토폴로지들도 또한 존재할 수도 있다.
[0051] 다수 프로세서 환경의 각 처리 장치 (또는　처리 장치들의 서브세트)는 또한　캐시　잔류 상태(cache residency status) 및/또는 선택된 데이터의 다른 정보를 획득하기 위해, 이용 가능하다면, 하나 또는 그 이상의 공유 캐시(들)를 포함하는, 하나 또는 그 이상의 캐시들을 질의하는데 사용되는 질의 함수(a query function)를　포함 할 수 있다.
[0052] 전술 한 바와 같이, 본 발명의 하나 또는 이상의 실시 예들에 따라,　컴퓨팅 환경 내에서 처리를 향상시키기 위한 퍼실리티가 본 명세서에서 제공된다.　도 4에 도시 된　바와 같이,　상기 퍼실리티는　컴퓨팅　환경의 다수의 처리 장치들에 의해 공유되는 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 결정하는 기능을 포함 할 수 있다(400). 또한, 상기 퍼실리티는 상기 저장소 오퍼랜드 요청을 처리 하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유 되었는지를 확인하는 단계를 포함할 수 있다(410). 상기 저장소 오퍼랜드 요청이 홀드로 지정되었고, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유된다고 결정하는 것에 기초하여,　상기 퍼실리티는 상기 저장소 오퍼랜드 요청의 처리를 완료 한 후에 전용 캐시의 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계를 포함한다.　상기 계속 홀드 하는 단계는 원하는　구간　동안 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함 할 수 있다.
[0053] 하나 또는 그 이상의 구현들에서, 상기 카운터를 시작 하는 단계는　상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달한 후에 전용 캐시의 상기 대응 캐시라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함한다. 하나 또는 그 이상의 실시 예들에서, 상기 세트 구간의 길이는 상기 저장소 오퍼랜드 요청의 액세스 유형에 따라 결정된다. 상기 액세스 유형은. 예를 들어, 페치-유형, 저장-유형 또는 갱신-유형 액세스일 수 있다. 특정 실시 예들에서, 상기 세트 구간의 길이는 페치-유형 액세스에 대해서 보다는 저장-유형 또는 갱신-유형 액세스에 대해서 더 클 수 있다. 예로서, 상기 세트 구간은 타임-기반 구간 또는 사이클-기반 구간이 될 수 있고, 상기 대응 캐시 라인을 계속 홀드 하는 단계는 상기 카운터가 상기 세트 카운트 구간까지 카운트 다운(또는 업)하는 것에 기초하여 릴리스 될 수 있다.
[0054] 하나 또는 그 이상의 구현들에서, 상기 퍼실리티는 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계를 포함할 수 있고, 및 상기 액세스 유형이 페치-유형 액세스라고 결정하는 것에 기초하여, 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 단계는 상기 카운터가 상기 세트 구간에 도달하는 것에 기초하여 릴리스 될 수 있다.
[0055] 하나 또는 그 이상의 실시 예들에서, 상기 퍼실리티는 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정할 수 있고, 상기 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 후속 오퍼랜드 요청이 상기 대응 캐시 라인에 대해서 릴리스로 지정되었는지를 추가로 결정할 수 있다. 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정된 것에 기초하여, 전용 캐시의 상기 대응 캐시 라인에 관한 배타적 홀드는 중단된다. 또한, 상기 카운터를 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정되는 것, 또는 상기 카운터가 상기 세트 구간에 도달하는 것 중 가장 앞선 것에 따라 상기 대응 캐시 라인을 홀드 하는 것을 중단하는 단계를 포함할 수 있다.
[0056] 하나 또는 그 이상의 실시 예들에서, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 동안 전용 캐시의 상기 대응 캐시 라인에 대한 모든 캐시 무효 커맨드들(예를 들어, 컴퓨팅 환경의 시스템 제어로부터의)은 거절된다.
[0057] 도 5a-5b는 본 발명의 하나 또는 그 이상의 실시 예들에 따른　프로세스 흐름의 더 상세한 실시 예를 묘사한다. 먼저 도 5a를 참조하면,　처리 장치는 명령(500)을 패치하고, 예를 들어, 오퍼랜드 관련 신호들, 실행 장치(LSU, FXU 등), "홀드"　지정, "릴리스"지정 등　을 결정하기 위해 상기 명령을 디코드 할 수 있다(505). 언급한 바와 같이, 홀드 지정 및 릴리스 지정을 제공하는 기능은 명령 세트 아키텍처(ISA)에서 구현될 수 있고, 이에 관해서는 도6a-7을 참조하여 아래에서 설명된다.
[0058] 상기 명령은 실행을 위해 큐 되고(queued)(510), 처리 장치는 상기 명령이 발행될 준비가 되었는지를 결정한다(515). 　만일 "아니오"라면, 상기 명령은 큐에 남아 있는다(510). 그렇지 않으면, 상기 명령은 실행 장치로 발행된다. 이 예에서, 상기 명령은 저장소 오퍼랜드 요청 또는 액세스를 포함하는 것으로 가정되고, 처리를 위해 로드 저장 장치(LSU)(501)로 발행된다(도 5b).　　　
[0059] 도 5b를 참조하면, LSU(501)는 상기 저장소 오퍼랜드 어드레스를 결정하고(530), 전체 저장소 계층 구조(L1 캐시와 같은, 처리 장치에 대한 전용 캐시를 포함하는)로부터 저장소 오퍼랜드 액세스를 요청한다(535).　　
[0060] 도시된 구현에서, LSU(501)는 상기 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 결정한다(540). 만일"아니오"라면, 표준 메모리 관리 프로토콜들이 상기 저장소 오퍼랜드 요청을 처리하는데 채용된다(595). 만일"예"라면, LSU(501)는 저장소 액세스의 유형을 결정한다(545). 도시 된 예에서, 저장소 액세스의 관심 유형은 페치-유형의 액세스를 포함 할 수 있거나, 대신에, 상기 저장소 오퍼랜드 요청과 관련이 있는 저장-유형 액세스 또는 갱신-유형 액세스를 포함 할 수 있다.　
[0061] 페치-유형 액세스인 경우를 가정하면, 상기 요청이 처리를 완료한 후에 처리는 전용 캐시라인의 상태를 결정한다(550). 상기 상태는 읽기전용(read-only)(RO) 또는 배타적(EX) 중 어느 하나일 수 있다. 만일 읽기전용이라면, LSU(501)는 표준　메모리 관리 프로토콜들을 계속한다(595).　그러나, 만일 전용　캐시　내의 대응 캐시 라인이 배타적(EX)으로 유지되면, 카운터는 원하는(또는 세트) 구간 동안 캐시 라인을 홀드 하는 것을 용이하게 하기 위해 시작 된다. 특히, 하나 또는 그 이상의 구현들에서, 타이머가 타이밍 구간 T1을 시작할 수 있다(555). 하나 또는 그 이상의 다른 실시 예들에서, 타임-기반 구간 보다는 사이클-기반 구간이 사용될 수 있음을 주목해야 한다.　　
[0062] LSU(501)는 시간 구간 T1이 만료되었는지를 결정하고(560), 만일 "아니오"라면, 예를 들어, 특정 전용 캐시 라인과 관련된 시스템 제어(SC)로부터의 모든 캐시 무효(XI) 커맨드들을 거절함으로써, 전용 캐시의 대응 캐시 라인을 배타적으로 홀드 하는 것을 계속한다(565). 일단 타이밍 기간 또는 구간이 만료되면, 처리는 표준 메모리 관리 프로토콜들로 반환된다(595). 연장된 홀드 구간 동안, 상기 저장소 오퍼랜드 요청의 처리가 완료될 수 있지만, 상기 요청과 관련된 명령의 처리는 완료되지 않을 수도 있고, 따라서, 본 명세서에 개시된 상기 퍼실리티는 달리 종래기술에서 수행되는 것보다 캐시 라인의 홀드를 더 길게 계속하기 위한 옵션을 가지고 있는 프로그램을 제공함에 주목해야 한다. 특정 예로서, 이 처리는 바람직하고, 상기 명령은 로드 및 테스트 명령이며, 이하에서 설명한다.
[0063] 질의(545)로 되돌아가서, 저장소 액세스 유형이 저장-유형 또는 갱신-유형 액세스인지가 결정되고, 그 다음 처리는 상기 요청이 처리를 완료한 후 전용 캐시 라인의 상태를 결정한다(570). 만일 읽기-전용(RO)이라면, 처리는 표준　메모리 프로토콜들로 되돌아 간다(595). 만일 배타적(EX)이라면, 원하는 구간 동안 전용 캐시의 대응 캐시 라인을　배타적으로 계속 홀드 하는 것을 용이하게 하기 위해 카운터가 시작된다. 　타임-기반 구간 예에서, 이는 T2 타이밍 기간 또는 구간을　시작하는 것을 포함 할 수 있다(575). 하나 또는 그 이상의 실시 예들에서, 타이밍 기간 T2는　타이밍 기간 T1보다　상당히　클 수 있음에 주목해야 한다. 또한, 하나 또는 그 이상의 다른 실시 예에서, 타임-기반 구간보다는 사이클-기반 구간을 사용할 수 있다.
[0064] 그 다음,　LSU(501)는 타이밍 구간 T2가 만료되었는지 여부를 결정하고(580),　만일 "예"이면, 표준 메모리 관리 프로토콜들로 복귀하여(595),　상기 대응 캐시 라인의 홀드를 릴리스 한다.　만일 타이밍 구간 T2가 만료되지 않았다면, 처리는 릴리스로 지정된 후속 저장소 오퍼랜드 요청이 대응(예를 들어, L1) 캐시 라인에 대해서 완료되었는지를 결정한다(585). 만일 "예"이면, 처리는 표준 메모리 관리 프로토콜들로 복귀한다(595). 만일 "아니오"이면, LSU(501)는 특정　전용(예를 들어, L1) 캐시 라인과 연관된 시스템 제어(들)로부터의　모든　캐시 무효(XI) 명령을　거절하고(590), 타이밍 구간 T2가 만료되었는지를 결정하기 위해 복귀한다 (580).
[0065] 본 발명의 하나 또는 그 이상의 실시 예들에 따라 사용될 수 있는 명령 포맷의 일 실시 예가　도　6a-7　를 참조　하여　아래에서 설명　된다.　도 6a에서,　NIAI (Next Instruction　Access Intent) 명령으로　알려진 명령 포맷이 도시되어 있다.　이 명령 포맷은　이것이 다음 명령 액세스 의도 명령임을 나타내는　연산 코드　필드(601)를　포함 할 수 있다.　또한,　하나 또는 그 이상의 실시 예들에서,　0들을 포함 할 수　있는,　유보 필드 (602)가 제공 될 수 있다.　상기 명령 포맷은 또한, 액세스 의도 제어 필드(603)(I1), 및 다른 액세스 의도 제어 필드(604)(I2)와 같은, 필드들 또는 오퍼랜드들을 포함할 수 있다.
[0066] 이 명령 포맷을 위해, 용어 1차-액세스 오퍼랜드(primary-access operand)는 명령의 최저 번호의 저장소 오퍼랜드(the lowest numbered storage operand)를 의미한다. 유사하게, 용어 2 차-액세스 오퍼랜드(secondary-access operand)는 상기 명령의 다음 최저 번호의 저장소 오퍼랜드를 의미한다. 이들 용어들은, 제1오퍼랜드와 제2오퍼랜드라는 용어들과, 비록 일부 상관 관계가 있을 수는 있지만, 동일 의미를 갖지는 않는다.
[0067] 상기 I1(603) 및 I2(604) 필드들의 제어들에 종속되어, CPU는 다음 순차 명령의 1차-액세스 및 2차-액세스 오퍼랜드들 중 하나 또는 모두를 위해 미래의 액세스 의도에 대해 신호를 받는다. 상기 다음 순차 명령은　NIAI 명령 후에 검색되어 실행되는　명령 일 수 있다. 상기 I1(603) 필드는 상기 다음 순차 명령의 1차-액세스 오퍼랜드를 위해 액세스 의도를 CPU에 신호하는 코드를 포함할 수 있다. 상기 I2(604) 필드는 상기 다음 순차 명령의 2차-액세스 오퍼랜드를 위해 액세스 의도를 CPU에 신호하는 코드를 포함할 수 있다. 상기 다음 순차 명령이 단일의 저장소 오퍼랜드를 가질 때, 상기 I2(604) 필드는 무시될 수 있다.　
[0068] 명령 포맷의 일 실시 예는 단일의 액세스 의도 필드(a single access intent field)를 포함 할 수 있다. 명령 포맷의 다른 실시 예는 2 개의 액세스 의도 필드들을 포함 할 수 있다.　명령 포맷의 또 다른 실시 예는 다수의 액세스 의도 필드들을 포함 할 수 있다.　명령 포맷의 또 다른 실시 예는　후속하는 다음 순차 명령들의 수를 명시하는 값을 포함하는 필드 또는 오퍼랜드를 포함　할 수 있다.　액세스 의도 제어 필드들 I1(603) 및 I2(604)는, 도 6b에 도시 된 바와 같은, 포맷(610)을 가질 수 있고, 이 포맷에서 I1(603) 및 I2(604) 필드들의 비트들의 세트 수는 부호 없는 정수를 포함하고, 이 부호 없는 정수는 다음 순차 명령의 대응 오퍼랜드를 위해 CPU에 액세스 의도를 신호하는 코드로 사용된다.
[0069] 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 새로운 액세스　의도 코드가, 예를 들어, 다음 명령 액세스 의도 명령(the Next Instruction Access Intent instruction)을 위해 제공 될 수 있고, 상기 다음 명령 액세스 의도 명령은 프로그램 및 처리 장치가 저장소 계층 구조를 통해 오퍼랜드 참조의 저장소 위치와 연관된 캐시 라인의 홀드를 만일 배타적으로 획득하였다면 이를 연장 할 수 있게 한다. 상기 홀드는　통상적인 또는 종래의 저장소 오퍼랜드 프로토콜들과 비교하여 원하는 시간 기간과 같은 임의의 연장된 구간일 수 있다. 이러한 방식으로,　공유 저장소 자원을 사용하는　프로그램은, 다수의 처리 장치들이 저장소 영역을 공유하는, 컴퓨팅 환경의 다른 처리 장치로　잠재적으로 공유 저장소 자원의 제어를 잃어 버리기 전에 추가 진행을 위한 추가　시간을 획득 할 수 있는 능력을 제공받게 된다. 또한, 만일 상기 액세스 의도 제어 필드가 다른, 세트 값(릴리스를 표시하는)을 포함하면, 상기 처리장치는 캐시 라인이 저장소 계층 구조 전체를 통해 배타적으로 홀드 되는　상기 연장된　시간 구간을　종료 할 수 있다(즉, 상기 연장된 시간 구간은　홀드로 지정된 코드와 함께 다음 명령 액세스 의도를 포함하는 이전의 명령들 쌍(a prior pair of instructions)에 의해서 시작되었다). 이 경우, 상기 의도는 다른　처리 장치들이 활용할 수　있도록 공유 저장소 자원의 제어를 포기하는 것이다. 특정 예에서, 홀드 값에 대한 상기 액세스 의도 제어　필드는, 예를 들어, 값 8 일 수 있으며, 여기서　다음 순차 명령의 대응 오퍼랜드　참조는　다수 처리 환경에서의 공동 저장소 영역을 위한 것이다. 또한, 릴리스 값에 대한 상기 액세스 의도 제어 필드는, 예를 들어, 값 7 일 수 있으며, 여기서　다음 순차 명령의 대응 오퍼랜드 참조는 다수 처리　환경에서의 공동 저장소 영역을 위한 것이다.
[0070] 언급한 바와 같이, 제어 필드(들)의 홀드 및 릴리스 값들을 사용함으로써, 저장소 서브 시스템에서 불필요한 연산들을 최소화 할 수 있다. "홀드"로 지정된 액세스 의도 제어 필드(an access intent control field designated "hold")는 페치-유형(fetch-type), 저장-유형(store　-type) 또는 갱신-유형(update-type)의　오퍼랜드 참조를 위해 사용할 수 있다. 액세스 의도 홀드 값을 사용한　결과로서 캐시 라인이 배타적으로 홀드 될 수 있는 연장된 구간은　페치-유형의 오퍼랜드들에 대해서 보다　저장-유형 및　갱신-유형 오퍼랜드들에 대해서 상당히 더 길 수 있다. 프로그램이 액세스 의도 값"홀드"를 대응저장-유형 또는 갱신-유형 오퍼랜드(특정 캐시 라인을 홀드 하기 위해 처리 장치에　신호를 보내는)와 함께 사용　하고, 상기 캐시 라인이 성공적으로 갱신될 때, 상기 프로그램은 나중에　동일한 특정 캐시 라인을 참조하는 대응 저장-유형 또는 갱신-유형 오퍼랜드와 함께 액세스 의도 "릴리스"값을 명시하는　후속의 다음　명령 액세스 의도 명령을 사용함에 의해서 상기 배타적 홀드를 명시적으로 종료 할 수 있다.
[0071]　프로그램이 액세스 의도 홀드 값을 대응 페치-유형 오퍼랜드와 함께 사용하여, 처리 정치가 상기 특정 캐시 라인을 배타적으로 홀드 하도록 신호할 때, 상기 처리 장치는, 전술한 바와 같이, 상기 프로그램으로부터의 어떠한 추가 지시도 없이 상기 홀드를 종료할 때를 결정한다.　
[0072]　프로그램이 저장소 위치를 조건적으로 갱신하는 대응 오퍼랜드 참조에 액세스 의도 홀드 값을 사용하고, 저장소 갱신을 가능하게 하는 조건이 만족되지 않을 때, 처리 장치는 연장된 시간 구간 동안 저장소 계층 구조 전체에 걸쳐 대응 캐시 라인을 배타적으로 홀드 하지 않는다. 비교 및 스왑 명령(the compare and swap instruction )은　저장소 위치를 조건적으로 갱신하는 저장소 오퍼랜드 참조의 예이다.　액세스 의도 릴리스 값에 대응하는 오퍼랜드는 저장-유형 또는 갱신-유형　오퍼랜드　여야 함에 주목해야 한다. 또한, 액세스 의도 홀드 또는 릴리스 값은, I1　필드에　의해서 명시된 바와 같이, 1차　액세스 오퍼랜드에 사용될 수 있다.　　　　　　　　　　　　　　　　
[0073] 세마포어 지원(a semaphore assist)(또는 락 지원)이 사용될 때, 다음 명령 액세스 의도 명령을 액세스 의도 홀드 및 릴리스 값들에 사용하는 것의 구체적 예를 아래에서 설명한다.　바람직하게도, 이들 액세스 의도 값들을 사용하는 공유 저장소 영역에 대해　다수 처리 구성의 다수 CPU들 사이에서 충돌(contention)은 감소된다.
Figure pct00001
Figure pct00002
Figure pct00003
[0074] 전술한 자료에서, 다음 명령 액세스 의도(NIAI)명령에서, 액세스 의도 홀드 및 릴리스 값들을 사용하고, 락과 언락(unlock) 기능들로 구성되는, 프로그램을 보강하는 것의 예가 제공되었다. 상기 예는 다음 명령 액세스 의도 명령을 사용할 수 있는 프로그램 내의 위치들을 보여주고　그 장점들을 설명한다.　위의 예는 몇 가지 가정들을 포함한다.
[0075]　예를 들면, 심볼릭 어드레스 LOCKADDR는, 락 워드를 포함하는, 자원의 헤더에 대한 저장소 위치이다. 락이 0일 때, 락 및 자원은 이용 가능하다. 락이 0이 아닐 때, 락 및 자원은 이용 가능하지 않으며, LOCKADDR은 다수의 CPU들에 의해서 자주 참조되는 저장 위치이다.
[0076]　또한, 일반 레지스터(5)는, 락 값으로 사용될, CPU ID와 같은, 0이 아닌 값을 포함한다.
[0077]　전술한 예에서 NIAI 명령의 사용은 다음의 결과를 가져옴에 주목해야 한다:　CPU의 로컬 캐시 수준들 외부의 저장소 계층 구조에 대해 LT명령의 오퍼랜드 참조를 위한 추측 질의들을 피할 수 있고, 이에 의해서 저장소 서브 시스템 전체에 걸쳐서 불필요한 질의들을 제거할 수 있음;　상기 LT 명령의 오퍼랜드 참조에 대응하는, 캐시 라인을, 만일 배타적으로 획득한다면, CPU 로컬 캐시에 의해서 배타적으로, 홀드 할 수 있고, 만일 락이 이용 가능하다면, 상기 락을 세트 할 수 있기에 충분히 길게 홀드 할 수 있음. 상기 NIAI 홀드는 페치-유형 오퍼랜드 참조에 대응하기 때문에, 후속 NIAI-릴리스는 요구되지 않음에 주목해야 한다.
[0078]　비교 및 스왑 명령(the compare and swap instruction)과 연관된 NIAI 명령을 사용하면, 다음의 결과를 가져옴에 주목해야 한다: CPU의 로컬 캐시 수준에 대한 외부의 저장소 계층 구조에 대해 CS명령의 오퍼랜드 참조를 위한 추측 질의들을 피할 수 있고, 대응 캐시 라인이 이미 배타적으로 획득되지 않은 경우에는, 이에 의해서 저장소 서브 시스템 전체에 걸쳐서 불필요한 질의들을 제거할 수 있음;　목적은 LOCKACQUIRED 및 LOCKRELEASE로 라벨이 붙은 프로그램들 사이에서 많은 명령들을 실행하기 위해, 상대적으로 긴 연장된 시간 구간 동안 CPU의 로컬 캐시에서 캐시 라인(CS명령의 오퍼랜드 참조에 대응하는)을 배타적으로 홀드 하는 것임; CS 명령의 최종 조건 코드가 0일 때, 저장소 위치 LOCKADDR는 갱신되고, CPU는 연장된 시간 구간 동안 LOCKADDR에 대응하는 캐시 라인을 배타적으로 홀드 하는 것을 시도하며, 상기 캐시 라인의 연장된 홀드를 종료하기 위해 프로그램은 LOCKADDR에 대응하는 후속 NIAI-릴리스를 사용함; CS 명령의 최종 조건 코드가 1일 때,위치LOCKADDR에서 저장소의 내용은 수정되지 않고, CPU는 연장된 시간 구간 동안 LOCKADDR에 대응하는 캐시 라인을 홀드 하지 않으며, LOCKADDR에 대응하는 후속 NIAI-릴리스는 요구되지 않음.
[0079]　MVHI명령과 연관된 NIAI 명령을 사용하면, 다음의 결과를 가져옴에 주목해야 한다: CPU의 로컬 캐시 수준에 대한 외부의 저장소 계층 구조에 대해 MVHI명령의 오퍼랜드 참조를 위한 추측 질의들을 피할 수 있고, 대응 캐시 라인이 더 이상 배타적으로 홀드 되지 않은 경우에는, 이에 의해서 저장소 서브 시스템 전체에 걸쳐서 불필요한 질의들을 제거할 수 있음; 그리고 CPU가, LOCKADDR에 대응하는, 캐시 라인을 배타적으로 홀드 하는 것을 시도하는 연장된 시간 구간은 종료됨.
[0080]　만일 다음 조건들이 충족된다면, LT명령과 연관된 NIAI명령을 사용하는 것의 의도된 장점들을 위태롭게 함이 없이, 제1 BRNZ명령과 LOCKAVAIL 프로그램 수준 사이에서, 하나 또는 그 이상의 명령들이 프로그램에 추가 될 수 있음에 주목해야 한다: 몇 개의 명령들만 추가될 것; 그리고 추가된 명령들 중 어느 것도 CPU 캐시 미스를 마주치지 않을 것.
[0081]　또한, 하나 또는 그 이상의 특정 실시 예들에서, 일단 CPU가, 대응 저장-유형 또는 갱신-유형 오퍼랜드를 위한, 캐시 라인을 홀드 하는 요청을 존중한다면, 대응 저장-유형 또는 갱신-유형 오퍼랜드를 위한 모든 후속 NIAI-홀드 요청은 상기 시작 요청이 완료된 후가 될 때까지 받아들여 지지 않을 수 있다. 그러나, CPU는　대응하는 페치-유형 오퍼랜드를 위한 캐시 라인을 홀드 하는 요청은 존중할 수 있다. 하나 또는 그 이상의　실시 예들에서, 임의의 주어진 시간에, 처리 장치 또는 CPU는　대응하는 오퍼랜드들, 예를 들어, 대응 페치-유형 오퍼랜드들을 위한 캐시 라인들을 홀드 하는 많은　요청들을 존중할 수 있다. 조건적으로 오퍼랜드 위치를 갱신하는 대응 저장-유형 또는 갱신-유형 오퍼랜드를 위해, 캐시 라인을 홀드 하는 요청은, 만일 캐시 라인이 갱신되지 않았다면, 존중될 필요가 없다. 저장된 값이 원래 값과 동일한 때에 갱신이 포함된다. 비교 및 스왑 명령은　저장소 위치를 조건적으로 갱신하는 저장소 오퍼랜드 참조의 예이다.
[0082]　NIAI-홀드 다음에 대응 저장-유형 오퍼랜드가 오는 경우, 동일한 캐시 라인에 대해 후속 NIAI-릴리스는 요구되지 않는다. 　대응 페치-유형 오퍼랜드를 갖는 NIAI-홀드로부터 발생되는, 캐시 라인이 홀드 되는 연장된 시간 구간은 동일한 캐시 라인에 대해 NIAI-릴리스를 시도한 결과로서 종료되지 않는다. 또한,　NIAI-홀드 다음에 오퍼랜드 위치를 조건적으로 갱신하는 대응 저장-유형 또는 갱신-유형 오퍼랜드가 오고, 캐시 라인이 갱신되지 않는 경우, 상기 동일한 캐시 라인에 대해 후속 NIAI- 릴리스는 요구 될 필요가 없다.
[0083]　본 발명의 일 실시 예에 따른 흐름도의 일 실시 예가 도 7을 참조하여 설명된다. 도시 된 바와 같이, 하나 또는 그 이상의 구현들에서, CPU는　액세스 의도를 표시하는 액세스 의도 명령을　획득한다(700).　상기 액세스 의도는 다음 순차 명령의 오퍼랜드와 관련　될 수 있다. 상기 액세스 의도는 또한 다음 순차　명령에　후속하는 명령(들)에 의해 오퍼랜드의 사용을 표시할 수 있다. 그 다음, CPU는 액세스 의도 명령을 실행한다(710). 일　실시 예에서, 처리 장치는,　예를 들어, 액세스 의도를 내부 메모리 또는 내부 제어 레지스터에 내부적으로 저장함으로써 액세스 의도를 기억할 수 있다. CPU는 다음 순차 명령을 획득한다(720). 다음 순차 명령이 실행되고, 실행의 일부로서, 처리 장치 동작이 상기 액세스　의도 명령의 액세스 의도에 기초하여 제어된다(730).
[0084]　하나 또는 그 이상의 실시 예들에서, 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 대응 캐시 라인을 배타적으로 홀드 하는 것을 선택적으로 계속하기 위해, 처리 장치 동작 제어가 이하에서 기술된다. 여기서, 상기 저장소 오퍼랜드 요청은 홀드로 지정되고, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인은 상기 처리 장치에 의해서 배타적으로 소유된다. 언급한 바와 같이, 상기 홀드 하는 것을 계속하는 단계는 원하는 구간 동안 상기 홀드 하는 것을 용이하게 하기 위해 카운터를 시작 하는 단계를 포함한다. 또한, 상기 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 후속 저장소 오퍼랜드 요청은 전용 캐시의 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하기 위해서 대응 캐시 라인에 대해 릴리스로 지정될 수 있다. 전술한 바와 같이, 하나 또는 그 이상의 구현들에서, 상기 액세스 의도 명령의 하나 또는 그 이상의 제어 필드들의 지정된 액세스 의도 코드를 활용하여, 저장소 오퍼랜드 요청을 "홀드' 또는 "릴리스"로 식별할 수 있다.
[0085]　환언하면,　홀드로 지정된 저장 오퍼랜드가 성공적으로 처리될 때, 본 명세서에서 설명한 상기 퍼실리티의 1차 결과는 처리 장치가 처리 장치에 의해서 배타적으로 홀드 된 특정 캐시 라인과 연관된 시스템 제어로부터의 캐시 무효 커맨드들을 거절하는 것이다. 이들　명령을 거절하는 것의 부산물은　상기 대응 캐시 라인이　통상적인 프로토콜들이 허용하는 것보다 더 오래 동안 처리 장치에 의해서 저장소　계층 구조　전체에 걸쳐 배타적으로 홀드 된다는　것이다. 상기 연장된 홀드 구간이 만료 된 때에도, 상기 처리 장치는 여전히 캐시 라인을 홀드 하고 있지만, 상기 세트 구간이 만료된 후, 상기 처리 장치는 통상적인 저장소 계층 구조 프로토콜들을 재개한다. 그러한 경우, 시스템 제어로부터 캐시 무효(XI) 명령을 수신하면,　상기 처리 장치는 캐시로부터 상기 라인을 릴리스 할 것이고, 그 캐시 무효화가　존중 된 후에, 상기 처리 장치는 더 이상 상기 캐시 라인을 홀드 하지 않을 것이다.
[0086] 도 8a 및 도 8b를　참조하면, 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 컴퓨팅　환경내에서 처리를 용이하게 하는 것은 다음 단계들을 포함한다: 컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 결정하는 단계; 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 처리 장치에 의해서 배타적으로 소유되었는지를 확인하는 단계; 및 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계를 포함한다. 상기 계속적으로 홀드 하는 단계는 원하는 구간 동안 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함한다.
[0087] 하나 또는 그 이상의 구현들에서, 상기 카운터를 시작 하는 단계는 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 카운터가 세트 구간에 도달한 후에 전용 캐시의 대응 캐시라인의 배타적으로 홀드 하는 것을 중단하는 단계를 포함한다(805). 하나 또는 그 이상의 실시 예들에서, 상기 세트 구간의 길이는 저장소 오퍼랜드 요청의 액세스 유형에 따라 결정되고, 상기 액세스 유형은 페치-유형, 저장-유형 및 갱신-유형 액세스가 될 수 있다(810). 특정 실시 예들에서, 상기 세트 구간의 길이는 페치-유형 액세스에 대해서 보다는 저장-유형 및 상기 갱신-유형 액세스들에 대해서 더 클 수 있다(815). 또한, 상기 세트 구간은 타임-기반 구간 또는 사이클-기반 구간 중에 어느 것이 될 수 있다(820).
[0088]　하나 또는 그 이상의 실시 예들에서, 상기 처리 장치는 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 액세스 유형이 페치-유형 액세스라고 결정하는 것에 기초하여, 전용 캐시의 대응 캐시 라인을 배타적으로 홀드 하는 것을 상기 카운터가 세트 구간에 도달하는 것에 기초하여 중단하는 단계를 포함한다(825).
[0089]　하나 또는 그 이상의 실시 예들에서, 상기 처리는 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 후속 저장소 오퍼랜드 요청이 대응 캐시 라인에 대해서 릴리스로 지정되었는지를 결정하는 단계, 및 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정된 것에 기초하여, 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함한다(830). 하나 또는 그 이상의 실시 예들에서, 상기 시작 하는 단계는 저장소 오퍼랜드 요청의 처리를 완료한 후 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 카운터가 세트 구간에 도달하는 것 또는 대응 캐시 라인을 위해 릴리스로 지정된 상기 후속 저장소 오퍼랜드 요청을 수신하는 것 중 더 앞선 것의 발생에 따라 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함한다(835).
[0090] 전용 캐시의 대응 캐시 라인에 대한 모든 캐시 무효 명령들은 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 대응 캐시 라인을 계속 배타적으로 홀드 하는 동안 거절 된다(840).
[0091] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 다른 실시 예가 도 9a를 참조하여 설명된다.　이 예에서, 컴퓨팅 환경(900)은, 예컨대, 네이티브 중앙 처리 장치(CPU)(902), 메모리(904), 및, 예를 들어, 하나 또는 그 이상의 버스들(908) 및/또는 다른 접속들을 통해, 서로 연결된 하나 또는 그 이상의 입출력 장치들 및/또는 인터페이스들(906)을 포함한다.　예로서, 컴퓨팅 환경(900)은 미국 뉴욕 주 아몽크에 있는 인터내셔널 비즈니스 머신즈 코포레이션이 공급하는 PowerPC 프로세서 또는 pSeries 서버를 포함 할 수 있으며;　미국 캘리포니아 주 팔로 알토에 있는 Hewlett Packard Co.가 공급하는 Intel Itanium II 프로세서들이 장착 된 HP Superdome;　및/또는 인터내셔널 비즈니스 머신즈 코포레이션, Hewlett Packard, Intel, Oracle 또는 기타 회사들이 공급하는 아키텍처들에 기초하는 기타 머신들을 포함할 수 있다.　
[0092] 네이티브 중앙 처리 장치(902)는, 환경 내에서 처리 중에 사용되는 하나 또는 그 이상의 일반 레지스터들 및/또는 하나 또는 그 이상의 특수 목적 레지스터들과 같은 하나 또는 그 이상의 네이티브 레지스터들(910)을 포함한다.　이들 레지스터들은 특정 시점에서 환경 상태를 나타내는 정보를 포함한다.
[0093] 더 나아가서, 네이티브 중앙 처리 장치(902)는 메모리(904)에 저장된 명령들 및 코드를 실행한다. 하나의 특정 예에서, 상기 중앙 처리 장치는 메모리 (904)에 저장된 에뮬레이터 코드(912)를 실행한다. 이 코드는 한 아키텍처에서 구성된 컴퓨팅 환경이 다른 아키텍처를 에뮬레이트 할 수 있게 해 준다.　예를 들어, 에뮬레이터 코드(912)는　z/아키텍처가 아닌 아키텍처들에 기초한 머신들, 예를 들어 PowerPC 프로세서들, pSeries　서버들, HP Superdome 서버들, 또는 다른 서버들이 z/아키텍처를 에뮬레이트 하여 z/아키텍처에 기초하여 개발된 소프트웨어 및 명령들을　실행할 수 있게 해 준다.
[0094] 에뮬레이터 코드(912)에 관한 더 상세한 설명은 도 9b를 참조하여 기술된다.　도 9a-9b를 함께 참조하면, 메모리(904)에 저장된 게스트 명령들(950)은 네이티브 CPU(902)의 아키텍쳐가 아닌 아키텍쳐에서 실행되도록 개발 된 소프트웨어 명령들(예를 들어, 머신 명령들에 관련되는)을 포함한다. 예를 들어, 게스트 명령들(950)은 z/아키텍처 프로세서 상에서 실행하도록 설계되었지만, 예를 들어 Intel Itanium II 프로세서인, 네이티브 CPU(902)상에서 에뮬레이트 될 수 있다.　한 예에서, 에뮬레이터 코드(912)는 메모리(904)로부터 하나 또는 그 이상의 게스트 명령들 (950)을 획득하고 획득 된 명령들에 대한 로컬 버퍼링을 선택적으로 제공하기 위한 명령 페치 루틴(952)을 포함한다.　또한, 획득 된 게스트 명령의 유형을 결정하고 상기 게스트 명령을 하나 또는 그 이상의 대응하는 네이티브 명령들 (956)로 변환하기 위한 명령 변환 루틴(954)을 포함한다. 이 변환은, 예를 들어, 상기 게스트 명령에 의해 수행 될 기능을 식별하는 것과 그 기능을 수행하기 위한 네이티브 명령(들)을 선택하는 것을 포함한다.
[0095] 또한, 에뮬레이터 코드(912)는 네이티브 명령들이 실행되도록 하는 에뮬레이션 제어 루틴(960)을 포함한다.　에뮬레이션 제어 루틴(960)은 네이티브 CPU(902)로 하여금 하나 또는 그 이상의 이전에 획득 된 게스트 명령들을 에뮬레이트하는 네이티브 명령들의 루틴을 실행하게 하고, 그러한 실행의 종료 시에, 다음 게스트 명령 또는 일 군의 게스트 명령들을 획득하는 것을 에뮬레이트 하기 위해 상기 명령 페치 루틴에 제어를 반환(return)하게 할 수 있다.　네이티브 명령들(956)의 실행은 메모리(904)로부터 레지스터로 데이터를 로드하는 단계(loading);　레지스터로부터 데이터를 메모리에 다시 저장하는 단계(storing);　또는 변환 루틴에 의해 결정되는 어떤 유형의 산술 또는 논리 연산을 수행하는 단계(performing)를 포함 할 수 있다.
[0096] 각 루틴은, 예를 들어, 소프트웨어로 구현되고, 상기 소프트웨어는 메모리에 저장되며, 네이티브 중앙 처리 장치(902)에 의해 실행된다. 다른 예에서, 하나 또는 그 이상의 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어 또는 이들의 조합으로 구현된다.　에뮬레이트된 프로세서의 레지스터들은 상기 네이티브 CPU의 레지스터들(910)을 사용하여 또는 메모리(904) 내의 위치들을 사용하여 에뮬레이트 될 수 있다. 실시 예들에서, 게스트 명령들(950), 네이티브 명령들(956) 및 에뮬레이터 코드(912)는 동일한 메모리 내에 상주 하거나 또는 다른 메모리들 사이에서 분산 될 수 있다.
[0097] 본 명세서에서 사용 된 바와 같이, 펌웨어는, 예를 들어, 프로세서의 마이크로 코드, 밀리 코드 및/또는 매크로 코드를 포함한다.　펌웨어는, 예를 들어, 하드웨어 수준 명령들(the hardware-level instructions) 및/또는 상위 수준 머신 코드의 구현에 사용 되는 데이터 구조(data structures used in implementation of higher level machine code)를 포함한다. 일 실시 예에서, 펌웨어는, 예를 들어, 소유권 있는 코드(proprietary code)를 포함하며, 이 소유권 있는 코드는 통상적으로 마이크로 코드로 전달되며, 하부의 하드웨어(the underlying hardware)에 특정된 신뢰 소프트웨어 또는 마이크로 코드를 포함하고 시스템 하드웨어에 대한 운영 체제 액세스를 제어한다.
[0098] 획득되고, 변환되고 실행되는 게스트 명령(950)은, 예를 들어, 본 명세서에서 기술한 하나 또는 그 이상의 명령들이다. 상기 명령은, 하나의 아키텍처(예: z/Architecture)를 가지고 있고, 메모리에서 페치되어, 다른 아키텍처 (예: PowerPC, pSeries, Intel 등)의 네이티브 명령들(956)의 시퀀스로 변환되어 표현된다. 그런 다음 이들 네이티브 명령들은 실행된다.
[0099] 다양한 실시 예들이 제공되었지만, 청구 범위의 정신을 벗어남이 없이 다양한 변형들이 가능하다.　예를 들어, 상기 명령에 의해서 사용되는 레지스터들 및/또는 필드들에 포함되는 값들은, 다른 실시 예들에서는, 다른 위치들, 예를 들어, 메모리 위치들에 포함될 수 있다. 많은 다른 변형들도 능하다.
[00100] 본 발명의 하나 또는 그 이상의 실시 예들은 클라우드 컴퓨팅과 관련될 수 있다.
[00101] 본 명세서에서 클라우드 컴퓨팅에 관해서 상세한 설명들을 포함하지만, 그러한 설명들의 구현은 클라우드 컴퓨팅 환경에만 한정되는 것은 아님을 이해 하여야 한다. 오히려, 본 발명의 실시 예들은 지금 알려져 있거나 또는 나중에 개발될 모든 다른 유형의 컴퓨팅 환경과 함께 구현될 수 있다.
[00102] 클라우드 컴퓨팅은, 최소한의 관리 노력 또는 서비스 제공자와의 상호작용으로 빠르게 제공되고 릴리스될 수 있는, 구성 가능한(configurable) 컴퓨팅 리소스들(예를 들어, 네트워크, 네트워크 대역폭, 서버, 처리, 메모리, 저장소, 애플리케이션, 가상 머신, 및 서비스)의 공유 풀에 대한 편리한 주문형(on-demand) 네트워크 액세스를 가능하게 하는 서비스 전달 모델이다. 이 클라우드 모델은 적어도 5가지의 특성(characteristics), 적어도 3가지 서비스 모델(service models), 및 적어도 4가지 배치 모델(deployment models)을 포함할 수 있다.
[00103] 클라우드 컴퓨팅 특성들은 다음과 같다:
[00104] 주문형 셀프-서비스(On-demand self-service): 클라우드 소비자는, 서비스 제공자와의 인적 상호작용을 필요로 하지 않고 필요한 만큼 자동적으로, 서버 시간(server time) 및 네트워크 스토리지 같은 컴퓨팅 기능들을 일방적으로 제공(provision)할 수 있다.
[00105] 광역 네트워크 액세스(Broad network access): 혼성의 씬 또는 씩 클라이언트 플랫폼들(heterogeneous thin or thick client platforms)(예를 들어, 모바일폰, 랩탑, 및 PDA)에 의한 사용을 장려하는 표준 메커니즘들을 통해 액세스되는 기능들을 네트워크를 통해서 이용할 수 있다.
[00106] 리소스 풀링(Resource pooling): 제공자의 컴퓨팅 리소스들은 멀티-테넌트 모델(a multi-tenant model)을 이용하여, 각기 다른 물리적 및 가상 리소스들을 요구(demand)에 따라 동적으로 할당 및 재할당하면서, 다수의 소비자들에게 서비스할 수 있도록 풀에 넣어둔다(pooled). 소비자는 일반적으로 제공된 리소스들의 정확한 위치를 제어할 수 없거나 그에 대한 지식이 없지만 더 높은 추상 수준에서(예를 들어, 국가, 주, 또는 데이터센터) 위치를 명시할 수 있다는 점에서 위치 독립성이 있다.
[00107] 기민한 탄력성(Rapid elasticity): 용량들(capabilities)이 기민하게 탄력적으로 제공되어 (어떤 경우엔 자동으로) 신속히 규모를 확장할 수도 있고(scale out) 그리고 탄력적으로 릴리스 되어 신속히 규모를 축소할 수도 있다(scale in). 소비자에게 제공할 수 있는 가능성이 종종 무제한이고 언제든지 얼마든 구매할 수 있는 것처럼 보인다.
[00108] 측정 가능한 서비스(Measured service): 클라우드 시스템은 리소스 사용을 자동으로 제어하고 최적화하는데, 서비스의 유형(예를 들어, 저장소, 처리, 대역폭, 및 활성 사용자 계정)에 적절한 추상화 수준에서(at some level of abstraction) 계측 기능을 이용하여서 그렇게 한다. 리소스 사용량은 모니터 되고, 제어되고, 그리고 보고될 수 있으며 이로써 이용하는 서비스의 제공자와 사용자 모두에게 투명성을 제공한다.
[00109] 서비스 모델들(Service Models)은 다음과 같다:
[00110] 소프트웨어 서비스(Software as a Service)(SaaS): 소비자에게 제공되는 서비스는 클라우드 인프라스트럭처 상에서 실행되는 제공자의 애플리케이션들을 사용하게 해주는 것이다. 애플리케이션들은 웹 브라우저(예를 들어, 웹기반 이메일) 같은 씬(thin) 클라이언트 인터페이스를 통해 여러 클라이언트 장치들에서 액세스 가능하다. 소비자는 네트워크, 서버, 운영체제, 스토리지, 또는 개별 애플리케이션 성능을 포함하는 하부 클라우드 인프라스트럭처를 관리하거나 제어하지 않는다. 단, 제한된 사용자-특화 애플리케이션 구성 세팅들은 예외로서 가능하다.
[00111] 플랫폼 서비스(Platform as a Service)(PaaS): 소비자에게 제공되는 서비스는 제공자에 의해 지원되는 프로그래밍 언어들 및 도구들을 이용하여 생성된 소비자-생성 또는 획득 애플리케이션들을 클라우드 인프라스트럭처에 배치하게 해주는 것이다. 소비자는 네트워크, 서버, 운영체제, 또는 저장소를 포함하는 하부 클라우드 인프라스트럭처를 관리하거나 제어하지 않는다. 그러나 배치된 애플리케이션들에 대해서 그리고 가능한 경우 애플리케이션 호스팅 환경 구성들에 대해서 제어할 수 있다.
[00112] 인프라스트럭처 서비스(Infrastructure as a Service)(IaaS): 소비자에게 제공되는 서비스는 처리, 저장소, 네트워크, 및 기타 기본 컴퓨팅 리소스들을 제공하여 주는 것이며, 여기서 소비자는 임의의 소프트웨어를 배치 및 실행할 수 있고, 이 소프트웨어에는 운영체제와 애플리케이션들이 포함될 수 있다. 소비자는 하부 클라우드 인프라스트럭처를 관리하거나 제어하지 않지만, 운영체제, 스토리지, 배치된 애플리케이션들, 및 가능한 경우 선택된 네트워킹 컴포넌트들의 제한적인 제어(예를 들어, 호스트 방화벽)에 대하여 제어할 수 있다.
[00113] 배치 모델들(Deployment Models)은 다음과 같다:
[00114] 사설 클라우드(Private cloud): 클라우드 인프라스트럭처는 오직 한 조직(an organization)을 위해서 운영되고, 그 조직 또는 제3자에 의해 관리될 수 있으며 옥내(on-premises) 또는 옥외(on-premises)에 위치할 수 있다
[00115] 커뮤니티 클라우드(Community cloud): 클라우드 인프라스트럭처는 여러 조직들에 의해 공유되고 관심사(예를 들어, 선교, 보안 요건, 정책, 및 규정 준수 심사)를 공유하는 특정 커뮤니티를 지원하며, 여러 조직들 또는 제3자에 의해 관리될 수 있으며 옥내(on-premises) 또는 옥외(off-premises)에 위치할 수 있다.
[00116] 공공 클라우드(Public cloud): 클라우드 인프라스트럭처는 일반 대중 또는 대규모 산업 집단에서 이용할 수 있으며 클라우드 서비스를 판매하는 조직이 소유한다.
[00117] 하이브리드 클라우드(Hybrid cloud): 클라우드 인프라스트럭처는 둘 또는 그 이상의 클라우드들(사설, 커뮤니티, 또는 공공)이 혼합된 구성이며, 이들은 고유한 독립체들로 있지만 데이터 및 애플리케이션 이식가능성(portability)을 가능하게 해주는 표준화된 또는 소유권 있는 기술(예를 들어, 클라우드들 사이의 부하 균형을 위한 클라우드 버스팅(cloud bursting))에 의해 서로 결합되어 있다.
[00118] 클라우드 컴퓨팅 환경은 무국적(statelessness), 낮은 결합(low coupling), 모듈 방식(modularity), 및 의미적 상호 운용성(semantic interoperability)에 집중하는 서비스를 지향한다. 클라우드 컴퓨팅의 중심에는 상호 연결된 노드들의 네트워크를 포함하는 인프라스트럭처가 있다. 하나의 그러한 노드가 도 1에 도시한 노드(10)이다.
[00119] 컴퓨팅 노드(10)는 적절한 클라우드 컴퓨팅 노드의 한 예일 뿐이며 본 명세서에서 기술된 본 발명의 실시 예들의 사용 또는 기능의 범위를 한정하려는 의도가 있는 것은 아니다. 여하간, 클라우드 컴퓨팅 노드(10)는 전술한 모든 기능이 구현가능하고 그리고/또는 수행하는 것이 가능하다.
[00120] 이제 도 10을 참조하면, 예시적인 클라우드 컴퓨팅 환경(50)이 도시된다. 도시된 바와 같이, 클라우드 컴퓨팅 환경(50)은 하나 또는 그 이상의 클라우드 컴퓨팅 노드들(10)을 포함하며, 이들은 예를 들어 개인 휴대 정보 단말기(PDA) 또는 휴대폰(54A), 데스크탑 컴퓨터(54B), 랩탑 컴퓨터(54C), 및/또는 자동차용 컴퓨터 시스템(54N)과 통신할 수 있다. 노드들(10)은 서로 통신할 수 있다. 이들은 여기에 기술된 바와 같은 사설, 커뮤니티, 공공, 또는 하이브리드 클라우드들 또는 이들의 조합 등의 하나 또는 그 이상의 네트워크들에서 물리적으로 또는 가상으로 그룹화될 수 있다(도시되지 않음). 이것은 클라우드 소비자가 로컬 컴퓨팅 장치 상에 리소스들을 유지할 필요가 없게 클라우드 컴퓨팅 환경(50)이 인프라스트럭처, 플랫폼들 및/또는 소프트웨어를 서비스로서 제공할 수 있게 해준다. 도 10에 도시된 컴퓨팅 장치들(54A-N)의 유형들은 단지 예시의 목적으로 기술한 것이며 컴퓨팅 노드들(10)과 클라우드 컴퓨팅 환경(50)은 모든 유형의 네트워크 및/또는 네트워크 주소지정가능 연결을 통해서 (예를 들어, 웹 브라우저를 사용하여) 모든 유형의 컴퓨터화된 장치와 통신할 수 있다는 것을 이해해야 한다.
[00121] 이제 도 11을 참조하면, 클라우드 컴퓨팅 환경(50) (도 10)에 의해 제공되는 일 세트의 기능별 추상화 계층들이 도시된다. 도 11에 도시된 컴포넌트들, 계층들, 및 기능들은 단지 예시의 목적이며 본 발명의 바람직한 실시 예들은 이것에 한정되지 않는다는 것을 미리 이해해야 한다. 도시된 바와 같이, 다음의 계층들과 그에 대응하는 기능들이 제공된다:
[00122] 하드웨어 및 소프트웨어 계층(60)은 하드웨어 및 소프트웨어 컴포넌트들을 포함한다. 하드웨어 컴포넌트들의 예들에는 메인프레임들(61); RISC(Reduced Instruction Set Computer) 아키텍처 기반 서버들(62); 서버들(63); 블레이드 서버들(64); 저장장치들(65); 그리고 네트워크 및 네트워킹 컴포넌트들(66)이 포함된다. 일부 실시 예들에서, 소프트웨어 컴포넌트들은 네트워크 애플리케이션 서버 소프트웨어(67) 및 데이터베이스 소프트웨어(68)를 포함한다.
[00123] 가상화 계층(70)은 추상화 계층을 제공하며 이로부터 다음의 가상 실체들의 예들이 제공될 수 있다: 가상 서버들(71); 가상 저장소(72); 가상 사설 네트워크를 포함하는, 가상 네트워크들(73); 가상 애플리케이션들 및 운영체제들(74); 및 가상 클라이언트들(75).
[00124] 한 예에서, 관리 계층(80)은 아래에 기술하는 기능들을 제공한다. 리소스 제공(Resource provisioning)(81)은 클라우드 컴퓨팅 환경 내에서 작업들을 수행하는 데 이용되는 컴퓨팅 리소스들 및 기타 리소스들의 동적 조달을 제공한다. 계측 및 가격 책정(Metering and Pricing)(82)은 리소스들이 클라우드 컴퓨팅 환경 내에서 이용될 때 비용 추적, 및 이 리소스들의 소비에 대한 요금 청구를 제공한다. 한 예에서, 이 리소스들은 애플리케이션 소프트웨어 라이센스를 포함할 수 있다. 보안(Security)은 데이터 및 기타 리소스들뿐 아니라 클라우드 소비자들과 작업들에 대한 신원 확인을 제공한다. 사용자 포털(User portal)(83)은 소비자들 및 시스템 관리자들에게 클라우드 컴퓨팅 환경에 대한 액세스를 제공한다. 서비스 수준 관리(Service level management)(84)는 요구되는 서비스 수준이 충족되도록 클라우드 컴퓨팅 리소스 할당 및 관리를 제공한다. 서비스 수준 협약서(SLA) 계획 및 충족(planning and fulfillment)(85)은 SLA에 부합하는 예상되는 미래 요건에 맞는 클라우드 컴퓨팅 리소스들의 사전-배치(pre-arrangement) 및 조달(procurement)을 제공한다.
[00125] 워크로드 계층(90)은 클라우드 컴퓨팅 환경이 이용될 수 있는 기능들의 예들을 제공한다. 이 계층에서 제공될 수 있는 워크로드들과 기능들의 예들은 다음과 같다: 맵핑 및 네비게이션(91); 소프트웨어 개발 및 라이프사이클 관리(92); 가상 교실 교육 전달(93); 데이터 분석 처리(94); 트랜잭션 처리(95); 및 명령 처리(96).
[00126] 본 발명은 시스템, 방법, 및/또는 통합의 모든 가능한 기술적 세부 수준에서 컴퓨터 프로그램 제품이 될 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 저장 매체를 포함할 수 있으며, 이 매체 상에 프로세서가 본 발명의 실시 예들을 수행하도록 하는 컴퓨터 판독 가능 프로그램 명령들을 갖는다.
[00127] 상기 컴퓨터 판독 가능 저장 매체는 명령 실행 장치에 의해 사용될 명령들을 유지 및 저장할 수 있는 유형의(tangible) 장치일 수 있다. 상기 컴퓨터 판독 가능 저장 매체는, 예를 들면, 전자 저장 장치, 자기 저장 장치, 광 저장 장치, 전자기 저장 장치, 반도체 저장 장치, 또는 전술한 것들의 모든 적절한 조합일 수 있으며, 그러나 이에 한정되지는 않는다. 컴퓨터 판독 가능 저장 매체의 더 구체적인 예들의 비포괄적인 목록에는 다음이 포함될 수 있다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 디지털 다용도 디스크(DVD), 메모리 스틱, 플로피 디스크, 천공-카드들 또는 명령들이 기록된 홈에 있는 융기된 구조들 같이 기계적으로 인코딩된 장치, 및 전술한 것들의 모든 적절한 조합. 본 명세서에서 사용될 때, 컴퓨터 판독 가능 저장 매체는 무선 전파들이나 다른 자유롭게 전파되는 전자기파들, 도파관이나 기타 전송 매체(예를 들어, 광섬유 케이블을 통해 전달되는 광 펄스들)를 통해 전파되는 전자기파들, 또는 선(wire)을 통해 전송되는 전기 신호들 같이 그 자체로 일시적인(transitory) 신호들로 해석되지는 않는다.
[00128] 본 명세서에 기술되는 컴퓨터 판독 가능 명령들은, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/또는 무선 네트워크 등의 통신망(네트워크)을 통해 컴퓨터 판독 가능 저장 매체로부터 각각 컴퓨팅/처리 디바이스들로 또는 외부 저장 장치로부터 외부 컴퓨터로 다운로드 될 수 있다. 상기 통신망은 구리 전송 케이블들, 광 전송 섬유들, 무선 전송, 라우터들, 방화벽들, 스위치들, 게이트웨이 컴퓨터들 및/또는 엣지 서버들을 포함할 수 있다. 각 컴퓨팅/처리 장치 내 네트워크 어댑터 카드 또는 네트워크 인터페이스는 상기 통신망으로부터 컴퓨터 판독 가능 프로그램 명령들을 수신하고 그 컴퓨터 판독 가능 프로그램 명령들을 각각의 컴퓨팅/처리 장치 내의 컴퓨터 판독 가능 저장 매체에 저장하기 위해 전송한다.
[00129] 본 발명의 연산들을 실행하기 위한 컴퓨터 판독 가능 프로그램 명령들은 Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성된(written) 어셈블러 명령들, 명령-세트-아키텍처(ISA) 명령들, 머신 명령들, 머신 종속 명령들, 마이크로코드, 펌웨어 명령들, 상태-셋팅 데이터, 집적회로를 위한 구성 데이터, 또는 소스 코드나 목적 코드일 수 있다. 상기 컴퓨터 판독 가능 프로그램 명령들은 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다. 일부 실시 예들에서, 예를 들어 프로그램 가능 로직 회로, 필드-프로그램 가능 게이트 어레이들(FPGA), 또는 프로그램 가능 로직 어레이들(PLA)을 포함한 전자 회로는 본 발명의 실시 예들을 수행하기 위해 전자 회로를 맞춤화하도록 상기 컴퓨터 판독 가능 프로그램 명령들의 상태 정보를 활용하여 상기 컴퓨터 판독 가능 프로그램 명령들을 실행할 수 있다.--
[00130] 본 명세서에서는 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들), 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 본 발명의 실시 예들을 기술한다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 판독 가능 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다.
[00131] 이들 컴퓨터 판독 가능 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다. 이들 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터 판독 가능 저장 매체에 저장될 수 있으며, 컴퓨터, 프로그램가능 데이터 처리 장치 및/또는 기타 장치들에 지시하여 명령들이 저장된 상기 컴퓨터 판독 가능 저장 매체가 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작의 특징들을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 포함하도록 특정한 방식으로 기능하게 할 수 있다.
[00132] 상기 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스에 로드 되어, 상기 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터, 기타 프로그램가능 장치, 또는 다른 장치 상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현할 수 있다.
[00133] 도면들 내 순서도 및 블록도들은 본 발명의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 연산(operation)을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 명령들의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의한다.
[00134] 전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 실시 예들은 고객 환경들의 관리를 공급하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 실시 예들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는, 예를 들어, 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있다. 추가적으로 또는 선택적으로, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.
[00135] 한 실시 예에서, 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 하나의 애플리케이션이 배치될 수 있다. 한 예로서, 하나의 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 동작 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함할 수 있다.
[00136] 추가의 예로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 상기 컴퓨팅 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[00137] 추가 예로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처를 통합하기 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 실시 예들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[00138] 위에서 다양한 실시 예들이 기술되었지만, 이들은 단지 예시들일 뿐이다. 예를 들면, 다른 아키텍처들의 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 실시 예들을 포함하고 사용하는 데 사용될 수 있다. 또한, 다른(different) 명령들, 명령 포맷들, 명령 필드들 및/또는 명령 값들이 사용될 수 있다. 많은 변형들이 가능하다.
[00139] 또한, 다른 유형의 컴퓨팅 환경들도 유익을 얻을 수 있고 사용될 수 있다. 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어, 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 저장소(bulk storage), 및 코드가 실행 동안에 대용량 저장소로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장(temporary storage)을 제공하는 캐시 메모리를 포함한다.
[00140] 입력/출력 또는 I/O 장치들(키보드, 디스플레이, 포인팅 장치, DASD, 테이프, CD들, DVD들, 썸 드라이브들 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 제어기들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 저장 장치에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 유형의 네트워크 어댑터들의 단지 일부 예이다.
[00141] 본 명세서 내에 사용된 용어들은 단지 본 발명의 특정 실시 예들을 기술할 목적으로 사용된 것이지 한정하려는 의도로 사용된 것은 아니다. 본 명세서에서 사용할 때, 단수 형태는 그 컨텍스트에서 그렇지 않은 것으로 명시되어 있지 않으면, 복수 형태도 또한 포함할 의도로 기술된 것이다. 또한, "포함한다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 이해할 수 있을 것이다.
[00142] 이하의 청구항들에서, 대응하는 구조들(structures), 재료들(materials), 동작들(acts), 및 모든 수단의 등가물들 또는 단계 플러스 기능 엘리먼트들은, 만일 있다면, 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 기능을 수행하기 위한 구조, 재료, 또는 동작을 포함할 의도가 있다. 본 발명의 하나 또는 그 이상의 실시 예들에 대한 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 빠짐없이 총 망라하거나 한정하려는 의도가 있는 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 많은 수정들 및 변형들이 있을 수 있다는 것을 알 수 있다. 본 발명의 실시 예는 여러 특징들 및 실제 응용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 용도에 적합하게 여러 수정들을 갖는 다양한 실시 예들을 이 기술 분야에서 통상의 지식을 가진 자들이 이해할 수 있도록 하기 위해, 선택되고 기술되었다.

Claims (25)

  1. 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 프로그램 제품은:
    처리 회로에 의해 판독 가능하고, 방법을 수행하기 위해 상기 처리 회로에 의한 실행 명령들을 저장하는 컴퓨터 판독 가능 저장 매체를 포함하고, 상기 방법은:
    컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청(a storage operand request )이 홀드로 지정되었는지를 결정하는 단계;
    상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시(private cache)의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었는지를 확인하는 단계; 및
    상기 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계-상기 계속적으로 홀드 하는 단계는 원하는 구간 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 것을 포함함-를 포함하는
    컴퓨터 프로그램 제품.
  2. 제 1 항에 있어서, 상기 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달한 후 전용 캐시의 상기 대응 캐시라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함하는
    컴퓨터 프로그램 제품.
  3. 제 2 항에 있어서, 상기 세트 구간의 길이는 상기 저장소 오퍼랜드 요청의 액세스 유형에 따라 결정되고, 상기 액세스 유형은 페치-유형, 저장-유형 및 갱신-유형으로 구성되는 그룹으로부터 선택되는
    컴퓨터 프로그램 제품.
  4. 제 3 항에 있어서, 상기 세트 구간의 길이는 상기 페치-유형에 대해서 보다는 상기 저장-유형 및 상기 갱신-유형에 대해서 더 큰
    컴퓨터 프로그램 제품.
  5. 제 2 항에 있어서, 상기 세트 구간은 타임-기반 구간 및 사이클-기반 구간으로 구성되는 그룹으로부터 선택되는
    컴퓨터 프로그램 제품.
  6. 제 2 항에 있어서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 페치-유형 액세스라고 결정하는 것에 기초하여, 전용 캐시의 대응 캐시 라인을 배타적으로 홀드 하는 것을 상기 카운터가 상기 세트 구간에 도달하는 것에 기초하여 중단하는 단계를 더 포함하는
    컴퓨터 프로그램 제품.
  7. 제 1 항에 있어서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 후속 저장소 오퍼랜드 요청이 상기 대응 캐시 라인에 대해서 릴리스로 지정되었는지를 결정하는 단계, 및 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정된 것에 기초하여, 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 더 포함하는
    컴퓨터 프로그램 제품.
  8. 제 7 항에 있어서, 상기 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달하는 것 또는 상기 대응 캐시 라인을 위한 릴리스로 지정된 상기 후속 저장소 오퍼랜드 요청을 수신하는 것 중 더 앞선 것의 발생에 따라 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함하는
    컴퓨터 프로그램 제품.
  9. 제 1 항에 있어서, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 동안 전용 캐시의 상기 대응 캐시 라인에 대한 캐시 무효 커맨드들은 거절되는
    컴퓨터 프로그램 제품.
  10. 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은:
    메모리; 및
    상기 메모리와 통신하게 결합된 처리 장치를 포함하고, 상기 컴퓨터 시스템은 방법을 수행하도록 구성되며, 상기 방법은:
    컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 결정하는 단계;
    상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었는지를 확인하는 단계; 및
    상기 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계-상기 계속적으로 홀드 하는 단계는 원하는 구간 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함함-를 포함하는
    컴퓨터 시스템.
  11. 제 10 항에 있어서, 상기 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달한 후에 전용 캐시의 상기 대응 캐시라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함하는
    컴퓨터 시스템.
  12. 제 11 항에 있어서, 상기 세트 구간의 길이는 상기 저장소 오퍼랜드 요청의 액세스 유형에 따라 결정되고, 상기 액세스 유형은 페치-유형, 저장-유형 및 갱신-유형으로 구성되는 그룹으로부터 선택되는
    컴퓨터 시스템.
  13. 제 12 항에 있어서, 상기 세트 구간의 길이는 상기 페치-유형에 대해서 보다 상기 저장-유형 및 상기 갱신-유형에 대해서 더 큰
    컴퓨터 시스템.
  14. 제 11 항에 있어서, 상기 세트 구간은 타임-기반 구간 및 사이클-기반 구간으로 구성되는 그룹으로부터 선택되는
    컴퓨터 시스템.
  15. 제 11 항에 있어서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 페치-유형 액세스라고 결정하는 것에 기초하여, 전용 캐시에서 대응 캐시 라인을 배타적으로 홀드 하는 것을 상기 카운터가 상기 세트 구간에 도달하는 것에 기초하여 중단하는 단계를 더 포함하는
    컴퓨터 시스템.
  16. 제 10 항에 있어서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 후속 저장소 오퍼랜드 요청이 상기 대응 캐시 라인에 대해서 릴리스로 지정되었는지를 결정하는 단계, 및 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정된 것에 기초하여, 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 더 포함하는
    컴퓨터 시스템.
  17. 제 16 항에 있어서, 상기 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달하는 것 또는 상기 대응 캐시 라인을 위해 릴리스로 지정된 상기 후속 저장소 오퍼랜드 요청을 수신하는 것 중 더 앞선 것의 발생에 따라 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함하는
    컴퓨터 시스템.
  18. 제 10 항에 있어서, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 동안 전용 캐시의 상기 대응 캐시 라인에 대한 캐시 무효 커맨드들은 거절되는
    컴퓨터 시스템.
  19. 컴퓨팅 환경 내에서 처리를 용이하게　하는　컴퓨터 구현 방법(a computer-implemented method)에 있어서, 상기 컴퓨터 구현 방법은:　
    컴퓨팅 환경의 다수 처리 장치들에 의해서 공유된 저장소 위치에 대한 저장소 오퍼랜드 요청이 홀드로 지정되었는지를 처리 장치에 의해서 결정하는 단계;
    상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 상기 처리 장치에 의해서 배타적으로 소유되었는지를 확인하는 단계; 및
    상기 저장소 오퍼랜드 요청이 홀드로 지정되었다고 결정하는 것과, 상기 저장소 오퍼랜드 요청을 처리하기 위해 사용되는 전용 캐시의 대응 캐시 라인의 상태가 배타적으로 소유되었다는 것을 결정하는 것에 기초하여, 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하는 단계-상기 계속적으로 홀드 하는 단계는 원하는 구간 동안 상기 계속적인 홀드를 용이하게 하기 위해 카운터를 시작 하는 단계를 포함함-를 포함하는
    컴퓨터 구현 방법.
  20. 제 19 항에 있어서, 상기 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함하는
    컴퓨터 구현 방법.
  21. 제 20 항에 있어서, 상기 세트 구간의 길이는 상기 저장소 오퍼랜드 요청의 액세스 유형에 따라 결정되고, 상기 액세스 유형은 페치-유형, 저장-유형 및 갱신-유형으로 구성되는 그룹으로부터 선택되는
    컴퓨터 구현 방법.
  22. 제 21 항에 있어서, 상기 세트 구간의 길이는 상기 페치-유형에 대해서 보다 상기 저장-유형 및 상기 갱신-유형에 대해서 더 큰
    컴퓨터 구현 방법.
  23. 제 20 항에 있어서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 페치-유형 액세스라고 결정하는 것에 기초하여, 전용 캐시에서 대응 캐시 라인을 배타적으로 홀드 하는 것을 상기 카운터가 상기 세트 구간에 도달하는 것에 기초하여 중단하는 단계를 더 포함하는
    컴퓨터 구현 방법.
  24. 제 19 항에 있어서, 상기 방법은 상기 저장소 오퍼랜드 요청의 액세스 유형을 결정하는 단계, 및 상기 액세스 유형이 저장-유형 또는 갱신-유형인 것에 기초하여, 후속 저장소 오퍼랜드 요청이 상기 대응 캐시 라인에 대해서 릴리스로 지정되었는지를 결정하는 단계, 및 상기 후속 저장소 오퍼랜드 요청이 릴리스로 지정된 것에 기초하여, 전용 캐시의 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 더 포함하는
    컴퓨터 구현 방법.
  25. 제 24 항에 있어서, 상기 시작 하는 단계는 상기 저장소 오퍼랜드 요청의 처리를 완료한 후에 전용 캐시의 상기 대응 캐시 라인을 배타적으로 계속 홀드 하기 위해 세트 구간을 시작 하는 단계, 및 상기 카운터가 상기 세트 구간에 도달하는 것 또는 상기 대응 캐시 라인을 위해 릴리스로 지정된 상기 후속 저장소 오퍼랜드 요청을 수신하는 것 중 더 앞선 것의 발생에 따라 상기 대응 캐시 라인을 배타적으로 홀드 하는 것을 중단하는 단계를 포함하는
    컴퓨터 구현 방법.
KR1020197016488A 2017-01-12 2018-01-03 전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티 KR102313021B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/404,247 US10621090B2 (en) 2017-01-12 2017-01-12 Facility for extending exclusive hold of a cache line in private cache
US15/404,247 2017-01-12
PCT/EP2018/050112 WO2018130440A1 (en) 2017-01-12 2018-01-03 Facility for extending exclusive hold of a cache line in private cache

Publications (2)

Publication Number Publication Date
KR20190088996A true KR20190088996A (ko) 2019-07-29
KR102313021B1 KR102313021B1 (ko) 2021-10-14

Family

ID=60953858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197016488A KR102313021B1 (ko) 2017-01-12 2018-01-03 전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티

Country Status (13)

Country Link
US (1) US10621090B2 (ko)
EP (1) EP3568769B1 (ko)
JP (1) JP7064268B2 (ko)
KR (1) KR102313021B1 (ko)
CN (1) CN110168510B (ko)
AU (1) AU2018208419B2 (ko)
CA (1) CA3037433A1 (ko)
IL (1) IL265556B (ko)
MX (1) MX2019012410A (ko)
RU (1) RU2730440C1 (ko)
TW (1) TWI659305B (ko)
WO (1) WO2018130440A1 (ko)
ZA (1) ZA201904863B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10521351B2 (en) 2017-01-12 2019-12-31 International Business Machines Corporation Temporarily suppressing processing of a restrained storage operand request
US10572387B2 (en) 2018-01-11 2020-02-25 International Business Machines Corporation Hardware control of CPU hold of a cache line in private cache where cache invalidate bit is reset upon expiration of timer
US11216315B2 (en) * 2018-02-21 2022-01-04 Rubrik, Inc. Distributed semaphore with a different keys to reduce contention for dynamic reservation of disk space
US11681567B2 (en) * 2019-05-09 2023-06-20 International Business Machines Corporation Method and processor system for executing a TELT instruction to access a data item during execution of an atomic primitive
US11947456B2 (en) * 2021-09-30 2024-04-02 Advanced Micro Devices, Inc. Weak cache line invalidation requests for speculatively executing instructions
TWI796943B (zh) * 2022-01-27 2023-03-21 凌群電腦股份有限公司 利用緩存鏡射資料實現高效運算之處理系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110093422A1 (en) * 2009-10-20 2011-04-21 Oracle International Corporation Time-based conflict resolution
US20140310480A1 (en) * 2013-04-12 2014-10-16 Arm Limited Data processing apparatus and method for performing load-exclusive and store-exclusive operations

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225921A (en) * 1978-10-02 1980-09-30 Honeywell Information Systems Inc. Transfer control technique between two units included in a data processing system
US5175829A (en) * 1988-10-25 1992-12-29 Hewlett-Packard Company Method and apparatus for bus lock during atomic computer operations
US5623632A (en) * 1995-05-17 1997-04-22 International Business Machines Corporation System and method for improving multilevel cache performance in a multiprocessing system
US5761712A (en) * 1995-06-07 1998-06-02 Advanced Micro Devices Data memory unit and method for storing data into a lockable cache in one clock cycle by previewing the tag array
US5963974A (en) 1997-04-14 1999-10-05 International Business Machines Corporation Cache intervention from a cache line exclusively holding an unmodified value
US6728866B1 (en) 2000-08-31 2004-04-27 International Business Machines Corporation Partitioned issue queue and allocation strategy
JP3729087B2 (ja) 2001-05-23 2005-12-21 日本電気株式会社 マルチプロセッサシステム、データ依存投機実行制御装置およびその方法
US6801986B2 (en) * 2001-08-20 2004-10-05 Hewlett-Packard Development Company, L.P. Livelock prevention by delaying surrender of ownership upon intervening ownership request during load locked / store conditional atomic memory operation
JP3970705B2 (ja) 2002-07-05 2007-09-05 富士通株式会社 アドレス変換装置、アドレス変換方法および２階層アドレス変換装置
US8892821B2 (en) 2003-12-10 2014-11-18 International Business Machines Corporation Method and system for thread-based memory speculation in a memory subsystem of a data processing system
US7606998B2 (en) 2004-09-10 2009-10-20 Cavium Networks, Inc. Store instruction ordering for multi-core processor
CN100414518C (zh) 2004-11-24 2008-08-27 中国科学院计算技术研究所 改进的虚拟地址变换方法及其装置
US7392351B2 (en) * 2005-03-29 2008-06-24 International Business Machines Corporation Method and apparatus for filtering snoop requests using stream registers
US20070271450A1 (en) 2006-05-17 2007-11-22 Doshi Kshitij A Method and system for enhanced thread synchronization and coordination
US8190859B2 (en) * 2006-11-13 2012-05-29 Intel Corporation Critical section detection and prediction mechanism for hardware lock elision
US8321637B2 (en) 2007-05-14 2012-11-27 International Business Machines Corporation Computing system with optimized support for transactional memory
US7849290B2 (en) 2007-07-09 2010-12-07 Oracle America, Inc. Store queue architecture for a processor that supports speculative execution
US20090138220A1 (en) * 2007-11-28 2009-05-28 Bell Jr Robert H Power-aware line intervention for a multiprocessor directory-based coherency protocol
US7975130B2 (en) 2008-02-20 2011-07-05 International Business Machines Corporation Method and system for early instruction text based operand store compare reject avoidance
US8032709B2 (en) 2008-02-22 2011-10-04 International Business Machines Corporation System, method and computer program product for handling shared cache lines in a multi-processor environment
US20090254712A1 (en) * 2008-04-02 2009-10-08 Naveen Cherukuri Adaptive cache organization for chip multiprocessors
US20100058034A1 (en) 2008-08-29 2010-03-04 International Business Machines Corporation Creating register dependencies to model hazardous memory dependencies
US20100205609A1 (en) 2009-02-11 2010-08-12 Sun Microsystems, Inc. Using time stamps to facilitate load reordering
US8850166B2 (en) 2010-02-18 2014-09-30 International Business Machines Corporation Load pair disjoint facility and instruction therefore
US8601240B2 (en) 2010-05-04 2013-12-03 Oracle International Corporation Selectively defering load instructions after encountering a store instruction with an unknown destination address during speculative execution
US8516200B2 (en) 2010-09-07 2013-08-20 International Business Machines Corporation Avoiding cross-interrogates in a streaming data optimized L1 cache
US8549504B2 (en) 2010-09-25 2013-10-01 Intel Corporation Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region
US8683129B2 (en) 2010-10-21 2014-03-25 Oracle International Corporation Using speculative cache requests to reduce cache miss delays
US9767025B2 (en) * 2012-04-18 2017-09-19 Qualcomm Incorporated Write-only dataless state for maintaining cache coherency
JP2013246496A (ja) 2012-05-23 2013-12-09 Renesas Electronics Corp 半導体装置
US10656945B2 (en) 2012-06-15 2020-05-19 International Business Machines Corporation Next instruction access intent instruction for indicating usage of a storage operand by one or more instructions subsequent to a next sequential instruction
US9563425B2 (en) * 2012-11-28 2017-02-07 Intel Corporation Instruction and logic to provide pushing buffer copy and store functionality
GB2509830B (en) 2013-02-11 2014-12-24 Imagination Tech Ltd Speculative load issue
US9223699B2 (en) * 2013-03-15 2015-12-29 Intel Corporation Cache management in managed runtime environments
US9606806B2 (en) 2013-06-25 2017-03-28 Advanced Micro Devices, Inc. Dependence-based replay suppression
US10802987B2 (en) 2013-10-15 2020-10-13 Mill Computing, Inc. Computer processor employing cache memory storing backless cache lines
CN105579978B (zh) * 2013-10-31 2020-06-09 英特尔公司 用于动态控制高速缓存存储器的寻址模式的方法、设备和系统
CN103714288B (zh) 2013-12-26 2016-05-25 华中科技大学 一种数据流跟踪方法
US9411644B2 (en) 2014-03-07 2016-08-09 Cavium, Inc. Method and system for work scheduling in a multi-chip system
US9817693B2 (en) 2014-03-14 2017-11-14 International Business Machines Corporation Coherence protocol augmentation to indicate transaction status
US20150378900A1 (en) * 2014-06-27 2015-12-31 International Business Machines Corporation Co-processor memory accesses in a transactional memory
US9501284B2 (en) 2014-09-30 2016-11-22 Apple Inc. Mechanism for allowing speculative execution of loads beyond a wait for event instruction
US9569265B2 (en) * 2014-10-07 2017-02-14 Check Point Software Technologies Ltd. Optimization of data locks for improved write lock performance and CPU cache usage in multi core architectures
US20160328237A1 (en) 2015-05-07 2016-11-10 Via Alliance Semiconductor Co., Ltd. System and method to reduce load-store collision penalty in speculative out of order engine
US10185564B2 (en) 2016-04-28 2019-01-22 Oracle International Corporation Method for managing software threads dependent on condition variables

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110093422A1 (en) * 2009-10-20 2011-04-21 Oracle International Corporation Time-based conflict resolution
US20140310480A1 (en) * 2013-04-12 2014-10-16 Arm Limited Data processing apparatus and method for performing load-exclusive and store-exclusive operations

Also Published As

Publication number Publication date
KR102313021B1 (ko) 2021-10-14
ZA201904863B (en) 2022-04-28
JP7064268B2 (ja) 2022-05-10
MX2019012410A (es) 2022-04-18
CN110168510B (zh) 2023-05-26
WO2018130440A1 (en) 2018-07-19
TW201830251A (zh) 2018-08-16
EP3568769B1 (en) 2023-02-22
US10621090B2 (en) 2020-04-14
AU2018208419B2 (en) 2020-10-01
JP2020514856A (ja) 2020-05-21
TWI659305B (zh) 2019-05-11
IL265556A (en) 2019-05-30
CA3037433A1 (en) 2018-07-19
IL265556B (en) 2021-02-28
CN110168510A (zh) 2019-08-23
AU2018208419A1 (en) 2019-06-13
RU2730440C1 (ru) 2020-08-21
EP3568769A1 (en) 2019-11-20
US20180196751A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
KR102313021B1 (ko) 전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티
US9798663B2 (en) Granting exclusive cache access using locality cache coherency state
US11366759B2 (en) Temporarily suppressing processing of a restrained storage operand request
US11194580B2 (en) Selective suppression of instruction translation lookaside buffer (ITLB) access
US10769068B2 (en) Concurrent modification of shared cache line by multiple processors
US10572387B2 (en) Hardware control of CPU hold of a cache line in private cache where cache invalidate bit is reset upon expiration of timer
US10657091B2 (en) Speculative execution in a distributed streaming system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant