KR20190081809A - Tiled display and luminance compensation method thereof - Google Patents

Tiled display and luminance compensation method thereof Download PDF

Info

Publication number
KR20190081809A
KR20190081809A KR1020170184608A KR20170184608A KR20190081809A KR 20190081809 A KR20190081809 A KR 20190081809A KR 1020170184608 A KR1020170184608 A KR 1020170184608A KR 20170184608 A KR20170184608 A KR 20170184608A KR 20190081809 A KR20190081809 A KR 20190081809A
Authority
KR
South Korea
Prior art keywords
deterioration
display panel
sensing
measurement value
display
Prior art date
Application number
KR1020170184608A
Other languages
Korean (ko)
Other versions
KR102417424B1 (en
Inventor
궁세민
정해인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184608A priority Critical patent/KR102417424B1/en
Publication of KR20190081809A publication Critical patent/KR20190081809A/en
Application granted granted Critical
Publication of KR102417424B1 publication Critical patent/KR102417424B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/02Composition of display devices
    • G09G2300/026Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Abstract

The present invention relates to a tiled display and compensating method thereof. The tiled display calculates a first degradation measurement value representing a degradation level of a first display panel based on a result sensing the degradation of the first display panel and calculates a second degradation measurement value representing a degradation level of a second display panel based on a result sensing the degradation of the second display panel. A target luminance defining the maximum luminance of the first and second display panels is selected according to a larger degradation measurement value among the first and second degradation measurement values. The tiled display of the preset invention may implement the uniform image quality without the luminance difference between the display panels.

Description

타일드 디스플레이와 그 휘도 보상 방법{TILED DISPLAY AND LUMINANCE COMPENSATION METHOD THEREOF}[0001] TILED DISPLAY AND LUMINANCE COMPENSATION METHOD THEREOF [0002]

본 발명은 다수의 표시패널들을 이용하여 대화면을 구현하는 타일드 디스플레이와 그 휘도 보상 방법에 관한 것이다.The present invention relates to a tiled display that realizes a large screen using a plurality of display panels and a luminance compensation method thereof.

디지털 사이니지(Digital Signage)는 상업 공간에서 대화면으로 시각 정보를 재현한다. 디지털 사이니지는 타일드 디스플레이를 이용한 멀티 비젼(multi vision) 또는 비디오월(video wall)로 알려진 대화면 디스플레이이다. Digital Signage reproduces visual information from a commercial space to a large screen. Digital signage is a large-screen display known as multi-vision or video wall using tiled displays.

타일드 디스플레이는 대화면으로 접합된 다수의 표시패널들을 포함한다. 디지털 사이니지의 화질을 높이기 위하여, 표시패널들 간의 경계가 최소화되도록 표시패널들의 베젤(bezel)이 최소화되어야 하고 표시패널들 간 화질 차이가 없어야 한다. 디지털 사이니지는 옥외에 설치될 수 있기 때문에 가혹한 외부 환경에 적합한 표시패널의 신뢰성을 요구하고 있고 태양빛에서도 선명한 화면을 제공할 수 있도록 높은 휘도를 요구하고 있다.The tiled display includes a plurality of display panels bonded to a large surface. In order to improve the quality of the digital signage, the bezel of the display panels should be minimized so that the boundary between the display panels is minimized, and there should be no image quality difference between the display panels. Since digital signage can be installed outdoors, it requires reliability of a display panel suitable for a harsh outside environment and requires a high luminance to provide a clear screen even in the sunlight.

타일드 디스플레이를 구성하는 표시패널들이 제품 출하시에 동일한 휘도 특성을 가지더라도 구동 중에 표시패널들 간의 입력 영상 차이와 주변 온도 차이로 인하여 표시패널들 간 열화 정도에서 차이가 발생할 수 있다. 표시패널들 간의 열화 정도의 차이는 표시패널들 간의 휘도 차이를 초래한다. 타일드 디스플레이를 구성하는 표시패널들 중 어느 하나가 고장나거나 수명이 다한 경우 그 표시패널이 교체될 수 있다. 이 경우, 열화가 많이 진행된 표시패널과 교체된 새로운 표시패널 간에 휘도 차이가 발생할 수 있다. Even if the display panels constituting the tiled display have the same luminance characteristics at the time of shipment, differences in the degree of deterioration between display panels due to input image difference between the display panels and ambient temperature difference may occur. The difference in the degree of deterioration between the display panels results in a luminance difference between the display panels. The display panel may be replaced if any one of the display panels constituting the tiled display fails or reaches its end of life. In this case, a luminance difference may occur between the display panel with much deterioration and the new display panel with replacement.

따라서, 본 발명은 표시패널들 간의 휘도 차이를 자동으로 보상할 수 있는 타일드 디스플레이와 그 휘도 보상 방법을 제공한다. Accordingly, the present invention provides a tiled display capable of automatically compensating for a luminance difference between display panels and a luminance compensation method thereof.

본 발명의 타일드 디스플레이는 제1 표시패널을 구동하는 제1 표시패널 구동부, 상기 제1 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제1 열화 보상부, 제2 표시패널을 구동하는 제2 표시패널 구동부. 및 상기 제1 표시패널의 열화를 센싱한 결과를 바탕으로 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제2 열화 보상부를 구비한다. The tiled display of the present invention includes a first display panel driving unit for driving a first display panel, a second display panel driving unit for compensating pixel data to be written to pixels of the first display panel based on a result of sensing deterioration of the first display panel A first deterioration compensating unit, and a second display panel driving unit for driving the second display panel. And a second deterioration compensating unit compensating for pixel data to be written to the pixels of the second display panel based on a result of sensing deterioration of the first display panel.

상기 제1 열화 보상부는 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하여 상기 제2 열화 보상부로 전송한다. 상기 제2 열화 보상부는 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하여 상기 제1 열화 보상부로 전송한다. The first deterioration compensator calculates a first deterioration measurement value representing a deterioration level of the first display panel and transmits the first deterioration measurement value to the second deterioration compensator. The second deterioration compensator calculates a second deterioration measurement value representing the deterioration level of the second display panel and transmits the second deterioration measurement value to the first deterioration compensator.

상기 타일드 디스플레이의 휘도 보상 방법은 제1 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하는 단계, 제2 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하는 단계, 상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 선택하는 단계, 및 상기 선택된 열화 측정값에 따라 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도를 선택한다. The luminance compensation method of the tiled display may include calculating a first deterioration measurement value representing a deterioration level of the first display panel based on a result of sensing deterioration of the first display panel, Calculating a second deterioration measurement value representative of a deterioration level of the second display panel based on a result of the sensing, selecting a larger deterioration measurement value among the first and second deterioration measurement values, And selects the target luminance that defines the maximum luminance of the first and second display panels according to the selected degradation measurement value.

본 발명은 타일드 디스플레이를 구동하는 표시패널들 각각의 열화 보상부들 간에 표시패널들의 열화 측정값(DM)을 공유하고, 가장 큰 열화 측정값을 기준으로 표시패널들의 최대 휘도를 제한한다. 그 결과, 본 발명의 타일드 디스플레이는 표시패널들 간의 휘도 차이 없는 균일한 화질을 구현할 수 있다. The present invention shares the degradation measurement value (DM) of the display panels between degradation compensation units of each of the display panels driving the tiled display, and limits the maximum luminance of the display panels based on the largest degradation measurement value. As a result, the tiled display of the present invention can realize a uniform image quality without luminance difference between display panels.

도 1은 본 발명의 실시예에 따른 타일드 디스플레이 화면을 개략적으로 보여 주는 도면이다.
도 2는 타일드 디스플레이의 후면을 보여 주는 도면들이다.
도 3은 표시패널과 표시패널 구동부를 보여 주는 블록도이다.
도 4는 열화 보상부를 보여 주는 회로도이다.
도 5a 및 도 5b는 픽셀 회로와 열화 보상부의 일 예를 상세히 보여 주는 회로도들이다.
도 6은 보상부를 상세히 보여 주는 블록도이다.
도 7은 보상 룩업 테이블을 보여 주는 도면이다.
도 8은 휘도 룩업 테이블을 보여 주는 도면이다.
도 9는 타이밍 콘트롤러들 간에 열화 측정값이 공유되는 예를 보여 주는 도면이다.
도 10은 타일드 디스플레이의 통합 콘트롤 박스에서 표시패널들의 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.
도 11은 타일드 디스플레이의 콘트롤 보드들에 실장된 타이밍 콘트롤러들 각각에서 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.
1 is a diagram schematically showing a tiled display screen according to an embodiment of the present invention.
2 is a view showing the rear surface of the tiled display.
3 is a block diagram showing a display panel and a display panel driving unit.
4 is a circuit diagram showing the deterioration compensating unit.
5A and 5B are circuit diagrams showing details of an example of a pixel circuit and a deterioration compensating unit.
6 is a detailed block diagram of the compensation unit.
7 is a view showing a compensation look-up table.
8 is a view showing a luminance lookup table.
9 is a diagram showing an example in which a deterioration measurement value is shared between timing controllers.
FIG. 10 is a view showing an example in which the deterioration measurement values of the display panels in the integrated control box of the tiled display are compared and the target brightness is selected.
11 is a diagram illustrating an example in which the degradation measurement values are compared in each of the timing controllers mounted on the control boards of the tiled display to select the target brightness.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims and their equivalents. To fully disclose the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited to those shown in the drawings. Like reference numerals refer to like elements throughout the specification. In the following description of the present invention, detailed description of known related arts will be omitted when it is determined that the gist of the present invention may be unnecessarily blurred.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다. Where the term "comprises", "comprising", "having", "having", or the like is used herein, other parts may be added as long as "only" is not used. The singular forms of the components may be construed in plural unless otherwise expressly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다. In the case of a description of the positional relationship, for example, if the positional relationship between two components is described as 'on', 'on top', 'under', or 'next to' Quot; directly " or " direct " may be interposed between those components that are not used.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. The first, second, etc. may be used to distinguish the components, but these components are not limited to the function or structure of the component or the names of components attached to the components.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.The following embodiments can be combined or combined with each other partly or entirely, and technically various interlocking and driving are possible. Each embodiment may be feasible independently of one another and may be feasible in conjunction.

본 발명의 타일드 디스플레이는 표시패널의 열화를 센싱하거나 측정한 값을 바탕으로 가장 많이 열화된 표시패널의 휘도를 기준으로 다른 표시패널들의 휘도를 자동 조정한다. 본 발명의 타일드 디스플레이는 표시패널의 열화를 센싱하여 휘도를 보상할 수 있는 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display)를 기반으로 구현될 수 있으나 이에 한정되지 않는다. The tiled display of the present invention senses deterioration of the display panel or automatically adjusts the brightness of the other display panels based on the measured brightness of the display panel that is most deteriorated based on the measured value. The tiled display of the present invention can be implemented based on an organic light emitting display (OLED display) capable of sensing the deterioration of a display panel to compensate for luminance, but the present invention is not limited thereto.

액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 서브 픽셀 각각에 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 이용하여 입력 영상을 재현하기 때문에, 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 크다. 유기 발광 표시장치는 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율에서 월등한 수준으로 영상을 재현할 수 있다. An active matrix type organic light emitting display device reproduces an input image using an organic light emitting diode (OLED) that emits light to each of subpixels, And the luminous efficiency, luminance, viewing angle, and the like are large. Since the organic light emitting display device can express black gradation in full black, the image can be reproduced at a level superior to the contrast ratio and color gamut.

유기 발광 표시장치의 픽셀 회로는 발광 소자인 OLED를 구동하는 트랜지스터들을 포함한다. 트랜지스터들은 MOSFET(metal oxide semiconductor field effect transistor) 구조의 TFT로 구현될 수 있다. 트랜지스터는 픽셀 어레이에 형성된 트랜지스터와 실질적으로 동일한 구조의 TFT(thin film transistor)로 구현될 수 있다. 트랜지스터들은 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS) TFT, Oxide TFT, a-Si TFT 중 하나 이상으로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.The pixel circuit of the organic light emitting display includes transistors for driving the OLED which is a light emitting element. The transistors may be implemented as TFTs of a metal oxide semiconductor field effect transistor (MOSFET) structure. The transistor may be implemented with a TFT (thin film transistor) having substantially the same structure as the transistor formed in the pixel array. The transistors may be implemented by one or more of a low temperature polysilicon (LTPS) TFT, an oxide TFT, and an a-Si TFT. A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. Within the transistor, the carriers begin to flow from the source. The drain is an electrode from which the carrier exits from the transistor. The flow of carriers from the transistor flows from the source to the drain. In the case of an n-channel transistor (NMOS), since the carrier is an electron, the source voltage has a voltage lower than the drain voltage so that electrons can flow from the source to the drain. The direction of the current in the n-channel transistor (NMOS) flows from the drain to the source side. In the case of a p-channel transistor (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. Since the holes flow from the source to the drain in the p-channel transistor (PMOS), current flows from the source to the drain. It should be noted that the source and drain of the transistor are not fixed. For example, the source and the drain may be changed depending on the applied voltage. Therefore, the invention is not limited by the source and the drain of the transistor. In the following description, the source and the drain of the transistor will be referred to as first and second electrodes.

트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터가 턴-온(turn-on)되는 전압으로 설정되며, 게이트 오프 전압은 트랜지스터가 턴-오프(turn-off)되는 전압으로 설정된다. n 채널 트랜지스터(NMOS)의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 하이 전압(VGH) 보다 낮은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터(PMOS)의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.The gate signal of the transistor swings between the gate on voltage and the gate off voltage. The gate-on voltage is set to a voltage at which the transistor is turned-on, and the gate-off voltage is set at a voltage at which the transistor is turned off. In the case of an n-channel transistor (NMOS), the gate-on voltage is a gate high voltage (VGH) and the gate-off voltage is a gate low voltage (VGL) have. In the case of a p-channel transistor (PMOS), the gate-on voltage may be the gate-low voltage (VGL) and the gate-off voltage may be the gate high voltage (VGH).

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 본 발명의 전계 발광 표시장치는 외부 보상 회로가 적용된 예를 중심으로 설명하기로 한다. Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings. In the following embodiments, the electroluminescent display device of the present invention will be described focusing on an example in which an external compensation circuit is applied.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 타일드 디스플레이는 다수의 표시패널들(PNL1~PNL12)을 포함한다. 표시패널들(PNL1~PNL12)은 대화면을 구현한다. Referring to FIGS. 1 and 2, a tiled display according to an embodiment of the present invention includes a plurality of display panels PNL1 to PNL12. The display panels (PNL1 to PNL12) implement a large screen.

본 발명의 타일드 디스플레이는 통합 콘트롤 박스(이하 "SET"라 함, 200)와, 다수의 콘트롤 보드(control board, 204)를 포함한다.The tiled display of the present invention includes an integrated control box (hereinafter referred to as "SET ") 200 and a plurality of control boards 204.

SET(200)는 호스트 시스템, 호스트 시스템에 외부 주변 기기를 인터페이스, 및 메인 전원을 발생하는 메인 전원부를 포함한다. 호스트 시스템은 입력 영상의 픽셀 데이터를 표시패널들(PNL1~PNL12) 각각의 해상도로 변환하여 표시패널들(PNL1~PNL12)에 1:1로 대응하는 콘트롤 보드들(204)로 분배한다. 호스트 시스템은 표시패널들(PNL1~PNL12)의 콘트롤 보드들(204)을 통합 관리한다. 호스트 시스템은 도 10에 도시된 바와 같이 콘트롤 보드들(204) 상에 실장된 타이밍 콘트롤러들로부터 수신되는 열화 측정값들을 비교하여 타겟 휘도를 선정할 수 있다. The SET 200 includes a host system, an interface for an external peripheral device to the host system, and a main power supply for generating a main power. The host system converts the pixel data of the input image into the resolution of each of the display panels PNL1 to PNL12 and distributes the converted pixel data to the corresponding control boards 204 in a one-to-one correspondence with the display panels PNL1 to PNL12. The host system integrally manages the control boards 204 of the display panels (PNL1 to PNL12). The host system may compare the deterioration measurements received from the timing controllers mounted on the control boards 204 to select the target brightness as shown in FIG.

SET(200)는 케이블을 통해 콘트롤 보드들(204)에 연결된다. SET(200)는 호스트 시스템에 의해 분배된 입력 영상의 픽셀 데이터를 콘트롤 보드들(204)로 분배한다. SET(200)는 표시패널들(PNL1~PNL12)에서 재현되는 영상이 동기되도록 콘트롤 보드들(204)의 동기를 제어한다. The SET 200 is connected to the control boards 204 via a cable. The SET 200 distributes the pixel data of the input image distributed by the host system to the control boards 204. The SET 200 controls the synchronization of the control boards 204 so that the images reproduced in the display panels PNL1 to PNL12 are synchronized.

콘트롤 보드들(204) 각각은 하나의 표시패널과, 이 표시패널을 구동하는 표시패널 구동부를 제어한다. 예를 들어, 제N(N은 자연수) 콘트롤 보드는 제N 표시패널(PNL(N))과, 제N 표시패널(PNL(N))을 구동하는 제N 표시패널 구동부를 담당한다. 제N 콘트롤 보드는 SET(200)로부터 수신된 입력 영상의 픽셀 데이터를 제N 표시패널 구동부에 공급한다. 제N 표시패널 구동부는 제N 표시패널(PNL(N))의 픽셀들에 픽셀 데이터를 기입한다. 제N 표시패널 구동부는 제N 표시패널(PNL(N))의 픽셀들 각각의 전기적 특성을 센싱하여 픽셀들의 열화를 센싱하여 이 센싱 결과를 바탕으로 제N 표시패널(PNL(N))의 열화 수준을 계산한다. 이렇게 표시패널 구동부들로부터 산출된 열화 측정값들은 유/무선 인터페이스를 통해 콘트롤 보드들(204) 간에 공유되거나 SET(200)로 전송되어 SET(200)를 통해 공유된다. Each of the control boards 204 controls one display panel and a display panel driver for driving the display panel. For example, the N (N is a natural number) control board is responsible for the N-th display panel PNL (N) and the N-th display panel driver for driving the N-th display panel PNL (N). The N-th control board supplies the pixel data of the input image received from the SET 200 to the N-th display panel driving unit. The N th display panel driver writes the pixel data to the pixels of the N th display panel PNL (N). The N-th display panel driving unit senses the electrical characteristics of each of the pixels of the N-th display panel PNL (N) to sense deterioration of the pixels, and detects degradation of the N-th display panel PNL (N) Calculate the level. Thus, the deterioration measurement values calculated from the display panel driving units are shared between the control boards 204 through the wired / wireless interface, or transmitted to the SET 200 and shared via the SET 200.

콘트롤 보드들(204) 각각은 자신이 담당하는 표시패널의 열화 측정값과 주변 표시패널들의 열화 측정값을 비교하여 열화 측정값(Degradation Measure, DM)이 가장 큰 표시패널을 기준으로 타겟 휘도(target luminance)를 결정하고, 타겟 휘도를 기준으로 픽셀 데이터의 휘도를 보상한다. 열화 측정값이 가장 큰 표시패널은 표시패널들 중 픽셀들의 열화가 가장 심한 표시패널로서 같은 데이터 전압을 인가할 때 휘도가 가장 낮은 표시패널이다. 타겟 휘도는 열화후 표시패널의 평균 휘도를 나타낸다. 표시패널의 수명을 개선하기 위하여, 표시패널의 열화가 클수록 타겟 휘도는 낮아지도록 설정된다. 커질수록 콘트롤 보드들(204)에 의해 표시패널들(PNL1~PNL12)은 가장 열화가 큰 표시패널의 타겟 휘도에 맞추어 휘도가 자동 조정된다. 따라서, 본 발명의 타일드 디스플레이를 구성하는 표시패널들(PNL1~PNL12) 간에 열화 수준에서 차이가 있거나 표시패널의 교차가 있더라도 모든 표시패널들(PNL1~PNL12)의 휘도가 자동으로 동일하게 된다. Each of the control boards 204 compares the deterioration measurement value of the display panel of its own with the deterioration measurement value of the peripheral display panels and determines the deterioration value of the target display panel based on the target brightness luminance, and compensates the luminance of the pixel data based on the target luminance. The display panel having the largest deterioration measurement value is a display panel having the worst deterioration of pixels among the display panels, and the display panel having the lowest luminance when the same data voltage is applied. The target luminance represents the average luminance of the display panel after deterioration. In order to improve the lifetime of the display panel, the larger the deterioration of the display panel, the lower the target luminance is set. The luminance of the display panels PNL1 to PNL12 is automatically adjusted by the control boards 204 in accordance with the target luminance of the display panel having the largest deterioration. Therefore, the brightness of all the display panels PNL1 to PNL12 is automatically the same even if the display panels PNL1 to PNL12 constituting the tiled display of the present invention are different in deterioration level or there is a crossing of the display panel.

본 발명의 실시예에 따른 타일드 디스플레이는 제1 표시패널을 구동하는 제1 표시패널 구동부, 제1 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제1 열화 보상부, 제2 표시패널을 구동하는 제2 표시패널 구동부, 및 상기 제1 표시패널의 열화를 센싱한 결과를 바탕으로 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제2 열화 보상부를 구비한다. 열화 보상부들은 도 3 및 도 4에 도시된 바와 같이, 표시패널 구동부 내에 설치될 수 있다. 제1 열화 보상부는 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하여 상기 제2 열화 보상부로 전송하고, 제2 열화 보상부는 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하여 제1 열화 보상부로 전송한다. 따라서, 열화 보상부들 간에 열화 측정값들이 공유된다. The tiled display according to an embodiment of the present invention includes a first display panel driving unit for driving the first display panel, a second display panel driving unit for driving the pixel data to be written to the pixels of the first display panel based on the result of sensing deterioration of the first display panel A second display panel driver for driving the second display panel, and pixel data to be written to the pixels of the second display panel on the basis of the result of sensing the deterioration of the first display panel, And a second deterioration compensating unit for compensating the second deterioration compensating unit. The deterioration compensating units may be installed in the display panel driving unit, as shown in Figs. The first deterioration compensating unit calculates a first deterioration measurement value representative of a deterioration level of the first display panel and transmits the first deterioration measurement value to the second deterioration compensating unit and the second deterioration compensating unit compares the deterioration level of the second display panel, The measured value is calculated and transmitted to the first deterioration compensating unit. Thus, degradation measurements are shared between degradation compensators.

제1 열화 측정값은 제1 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값이다. 제2 열화 측정값이 제2 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값이다. 제1 및 제2 열화 보상부들 각각은 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 기준으로 제1 및 제2 표시패널들의 최대 휘도를 정의한다. 제1 및 제2 열화 보상부들에 의해 선택된 열화 측정값이 클수록 타겟 휘도가 감소된다. The first deterioration measurement value is an average value of sensing data obtained from all the subpixels of the first display panel. And the second deterioration measurement value is an average value of the sensing data obtained from all the subpixels of the second display panel. Each of the first and second deterioration compensators defines a maximum luminance of the first and second display panels based on a larger one of the first and second degradation measurements. The larger the deterioration measurement value selected by the first and second deterioration compensation units is, the smaller the target brightness is.

제1 열화 보상부는 타겟 휘도에 의해 제한되는 보상값을 선택하고, 선택된 보상값으로 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 픽셀들의 열화를 보상한다. 마찬가지로, 제2 열화 보상부는 타겟 휘도에 의해 제한되는 보상값을 선택하고, 선택된 보상값으로 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 픽셀들의 열화를 보상한다. 보상값은 픽셀 데이터에 곱해지는 게인(gain)일 수 있다. 센싱 데이터가 클수록 보상값이 커진다. 이러한 본 발명의 특징에 대하여 이하의 실시에에서 상세히 설명될 것이다.The first deterioration compensating unit compensates the deterioration of the pixels by selecting the compensation value limited by the target luminance and modulating the pixel data to be written to the pixels of the first display panel with the selected compensation value. Likewise, the second deterioration compensating unit compensates the deterioration of the pixels by selecting a compensation value limited by the target luminance and modulating pixel data to be written to the pixels of the second display panel with the selected compensation value. The compensation value may be a gain multiplied by the pixel data. The larger the sensing data, the larger the compensation value. The features of the present invention will be described in detail in the following embodiments.

도 3은 표시패널과 표시패널 구동부를 보여 주는 블록도이다. 도 4는 열화 보상부를 보여 주는 회로도이다. 3 is a block diagram showing a display panel and a display panel driving unit. 4 is a circuit diagram showing the deterioration compensating unit.

도 3 및 도 4를 참조하면, 제N(N은 자연수) 표시패널(PNL(N))의 화면(AA)은 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(104), 데이터 라인들(102)과 나란한 다수의 센싱 라인들(103) 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 3 and 4, a screen AA of an Nth (N is a natural number) display panel PNL (N) includes a pixel array for displaying an input image. The pixel array includes a plurality of data lines 102, a plurality of gate lines 104 intersecting with the data lines 102, a plurality of sensing lines 103 arranged in parallel with the data lines 102, And pixels to be disposed.

픽셀들 각각은 컬러 구현을 위하여 컬러가 다른 다수의 서브 픽셀들(101)을 포함한다. 서브 픽셀들(101)은 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로(101A)를 포함한다. Each of the pixels includes a plurality of sub-pixels 101 of different colors for color implementation. The subpixels 101 may be divided into a red subpixel, a green subpixel, and a blue subpixel. Each of the pixels may further include a white subpixel. Each of the subpixels 101 includes a pixel circuit 101A.

제N 표시패널 구동부는 입력 영상을 화면 상에 표시하는 노멀 구동 모드(Normal driving mode)와, 도 4와 같은 열화 보상부를 이용하여 서브 픽셀별로 서브 픽셀의 전기적 특성을 센싱하기 위한 센싱 모드(sensing mode)로 동작한다. 노멀 구동 모드에서, 제N 표시패널 구동부는 타이밍 콘트롤러(Timing controller, 이하, “TCON”이라 함)(130)의 제어 하에 입력 영상의 픽셀 데이터를 제N 표시패널(PNL(N))의 픽셀들에 기입한다. 센싱 모드에서 표시패널 구동부는 TCON(130)의 제어 하에 서브 픽셀별로 구동 소자의 전기적 특성을 센싱하고, 그 센싱 결과에 따라 보상값을 선택하여 서브 픽셀들 각각의 열화를 보상한다. The N th display panel driver may include a normal driving mode for displaying an input image on a screen and a sensing mode for sensing electrical characteristics of sub pixels for each subpixel using the deterioration compensator shown in FIG. ). In the normal driving mode, the Nth display panel driving unit supplies pixel data of the input image to the pixels of the Nth display panel PNL (N) under control of a timing controller (hereinafter referred to as " TCON & . In the sensing mode, the display panel driving unit senses the electrical characteristics of the driving device for each subpixel under the control of the TCON 130, and compensates for the deterioration of each of the subpixels by selecting a compensation value according to the sensing result.

제N 표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 멀티플렉서(Multiplexer, 이하 “MUX”라 함(112)가 배치될 수 있다. MUX(112)는 TCON(130)의 제어 하에 센싱 모드에서 열화 보상부에 연결되는 데이터 라인(102)과 센싱 라인(103)을 선택한다.The N th display panel driver includes a data driver 110 and a gate driver 120. A multiplexer (hereinafter referred to as a "MUX") 112 disposed between the data driver 110 and the data lines 102 may be disposed in the sensing mode under the control of the TCON 130. The multiplexer And selects the data line 102 and the sensing line 103 connected to the deterioration compensating unit.

데이터 구동부(110)는 도 4에 도시된 같이 디지털-아날로그 변환기(Digital to Analog converter, 이하 “DAC”라 함)를 이용하여 매 프레임 기간마다 TCON(130)로부터 수신되는 입력 영상의 픽셀 데이터(디지털 데이터)를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 MUX(112)와 데이터 라인(102)을 통해 픽셀들에 인가된다. 데이터 구동부(110)의 IC(integrated circuit)에 도 4에 도시된 바와 같이 DAC와 열화 보상부의 센싱부(111)가 집적될 수 있다. The data driver 110 receives the pixel data (digital data) of the input image received from the TCON 130 every frame period using a digital-to-analog converter (DAC) Data) to a gamma compensation voltage to output a data voltage Vdata. The data voltage (Vdata) is applied to the pixels through the MUX 112 and the data line 102. The DAC and the sensing unit 111 of the deterioration compensating unit may be integrated into an IC (integrated circuit) of the data driver 110 as shown in FIG.

게이트 구동부(120)는 TCON(130)의 제어 하에 게이트 신호(또는 스캔 신호)를 게이트 라인들(104)로 출력한다. 게이트 신호는 도 4에 도시된 바와 같이 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 발광 신호(EM)를 포함할 수 있으나 이에 한정되지 않는다. 게이트 신호(SCAN1, SCAN2, EM)는 데이터 구동부(110)로부터 출력되는 데이터 전압(Vdata)에 동기된다. 게이트 신호(SCAN1, SCAN2, EM)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙(swing)하는 펄스로 발생될 수 있다. 픽셀 회로(101A)의 트랜지스터들은 게이트 신호(SCAN1, SCAN2, EM)의 게이트 하이 전압(VGH)에 따라 턴-온(turn-on)될 수 있다. 게이트 구동부(120)는 화면(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤(bezel) 영역 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다.The gate driver 120 outputs a gate signal (or a scan signal) to the gate lines 104 under the control of the TCON 130. The gate signal may include, but is not limited to, a first scan signal SCAN1, a second scan signal SCAN2, and a light emission signal EM as shown in FIG. The gate signals SCAN1, SCAN2 and EM are synchronized with the data voltage Vdata output from the data driver 110. [ The gate signals SCAN1, SCAN2 and EM can be generated as pulses swinging between the gate high voltage VGH and the gate low voltage VGL. The transistors of the pixel circuit 101A may be turned on according to the gate high voltage VGH of the gate signals SCAN1, SCAN2 and EM. The gate driver 120 may be implemented as a gate in panel (GIP) circuit formed directly on the bezel region on the display panel 100 together with the TFT array of the screen AA.

제N 표시패널 구동부는 디스플레이 모듈 전원부를 더 포함한다. 디스플레이 모듈 전원부는 SET(200)로부터 메인 전원을 입력 받아 제N 표시패널 구동부의 구동 전원과, 표시패널(PNL(N))의 아날로그 전원을 발생한다. 예를 들어, 디스플레이 모듈 전원부는 제N 표시패널 구동부와 TCON의 구동 전원, 감마 기준 전압, 기준 전압(이하 “VPREO”라 함), 게이트 하이 전압(VGH). 게이트 로우 전압(VGL) 등의 전원을 출력한다. 감마 기준 전압은 분압 회로에 의해 분압되어 픽셀 데이터의 계조 전압에 해당하는 감마 보상 전압으로 변환되어 데이터 구동부(110)에 공급된다. VPREO는 서브 픽셀별로 OLED의 열화 수준을 측정하기 위하여 OLED의 턴-온 전압 이상의 전압으로 설정된다. VPREO은 모든 픽셀들에서 같은 전압으로 설정될 수 있다. 디스플레이 모듈 전원부는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함한다.The Nth display panel driving unit further includes a display module power unit. The display module power unit receives the main power from the SET 200 and generates the driving power of the Nth display panel driving unit and the analog power of the display panel PNL (N). For example, the power supply of the display module includes a drive power source of the N-th display panel driver and the TCON, a gamma reference voltage, a reference voltage (VPREO), and a gate high voltage (VGH). And a gate low voltage (VGL). The gamma reference voltage is divided by a voltage divider circuit and converted into a gamma compensation voltage corresponding to the gradation voltage of the pixel data and supplied to the data driver 110. [ VPREO is set to a voltage higher than the turn-on voltage of the OLED in order to measure the degradation level of the OLED for each subpixel. VPREO can be set to the same voltage on all pixels. The display module power supply includes a charge pump, a regulator, a buck converter, a boost converter, and the like.

TCON(130)은 노멀 구동 모드(Normal driving mode)와 센싱 모드(sensing mode)에서 제N 표시패널 구동부의 동작 타이밍을 제어한다. TCON(130)은 SET(200) 로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. TCON(130)은 SET(200) 로부터 입력 영상의 픽셀 데이터를 데이터 구동부(110)로 전송한다. TCON(130)은 SET(200)로부터 수신된 타이밍 신호를 이용하여 표시패널 구동부의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생하여 표시패널 구동부의 동작 타이밍을 제어한다. The TCON 130 controls the operation timing of the Nth display panel driving unit in the normal driving mode and the sensing mode. The TCON 130 receives the pixel data of the input image and the timing signal synchronized with the pixel data from the SET 200. The TCON 130 transmits the pixel data of the input image from the SET 200 to the data driver 110. The TCON 130 generates timing control signals for controlling the operation timing of the display panel driving unit using the timing signals received from the SET 200 to control the operation timing of the display panel driving unit.

TCON(130)는 도 4에 도시된 열화 보상부의 보상부(131)를 포함할 수 있다.The TCON 130 may include a compensator 131 of the deterioration compensator shown in FIG.

열화 보상부는 제N 표시패널(PNL(N))의 서브 픽셀들 각각을 센싱하고, 서브 픽셀들의 센싱 결과를 바탕으로 서브 픽셀들 각각에 기입될 픽셀 데이터를 보상한다. 열화 보상부는 제N 표시패널(PNL(N))과 그 주변 표시패널들(PNL(N-1), PNL(N+1))의 열화 측정값(Degradation Measure, DM)을 비교하여 열화 측정값(DM)이 가장 큰 표시패널의 열화 측정값으로 타겟 휘도를 결정한다. 타겟 휘도는 제N 표시패널(PNL(N))의 최대 휘도를 정의한다. 열화 측정값(DM)이 클수록 타겟 휘도가 감소된다. 타겟 휘도에 의해 제N 표시패널(PNL(N))의 모든 픽셀들에서 최대 휘도가 제한된다. 타겟 휘도는 픽셀들의 열화에 따른 수명 감소를 방지하기 위하여 표시패널의 열화 측정값(Degradation Measure, DM)에 반비례하는 값이다. 타겟 휘도는 룩업 테이블(Look-up table)로 구현되어 TCON(130)에 연결된 메모리에 저장된다. The deterioration compensating unit senses each of the subpixels of the Nth display panel PNL (N) and compensates pixel data to be written to each of the subpixels based on the sensing result of the subpixels. The degradation compensation unit compares the degradation measurement (DM) of the Nth display panel PNL (N) with the peripheral display panels PNL (N-1) and PNL (N + 1) (DM) determines the target brightness as the deterioration measurement value of the largest display panel. The target luminance defines the maximum luminance of the Nth display panel PNL (N). The larger the deterioration measurement value DM is, the smaller the target luminance is. The maximum luminance is limited in all the pixels of the Nth display panel PNL (N) by the target luminance. The target luminance value is inversely proportional to the degradation measurement (DM) of the display panel in order to prevent a decrease in lifetime due to deterioration of pixels. The target luminance is implemented in a look-up table and stored in a memory connected to the TCON 130.

열화 측정값(Degradation Measure, DM)은 표시패널의 열화 수준을 대표하는 값이다. 센싱 모드의 열화 센싱시에 표시패널들 각각에서 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값으로 산출된다. 열화 측정값(DM)은 열화 센싱때마다 업데이트되어 TCON(130)에 연결된 메모리에 저장된다. 열화 보상부는 표시패널의 열화 측정값에 따라 선택된 타겟 휘도를 기준으로 서브 픽셀의 센싱 데이터에 기반한 열화 수준을 보상하기 위하여 서브 픽셀 각각에서 픽셀 데이터의 게인을 조정하여 서브 픽셀들 각각의 열화를 보상한다. 열화 보상부는 표시패널 구동부에 전원이 발생되기 시작하는 파워 온 시퀀스(Power ON sequence) 마다 실시되고 또한, 영상이 표시되는 기간 내에서 소정 시간 주기로 실시될 수 있다. The Degradation Measure (DM) is a value representative of the deterioration level of the display panel. Is calculated as an average value of sensing data obtained from all the subpixels of the display panel in each of the display panels at the time of sensing the deterioration of the sensing mode. The deterioration measurement value DM is updated at every degradation sensing and stored in a memory connected to the TCON 130. [ The deterioration compensator compensates the deterioration of each of the subpixels by adjusting the gain of the pixel data in each of the subpixels in order to compensate the deterioration level based on the sensing data of the subpixel based on the target luminance selected according to the deterioration measurement value of the display panel . The deterioration compensating unit may be implemented every power ON sequence in which power is generated at the display panel driving unit and at predetermined time intervals within a period in which the image is displayed.

열화 보상부는 도 4에 도시된 바와 같이 서브 픽셀들(101) 각각에서 픽셀 회로(101A)에 연결된 센싱 라인(103), 센싱부(111), 및 센싱부(111)로부터 센싱 데이터(디지털 데이터)를 수신하는 보상부(131)를 포함한다. 보상부(131)는 TCON(130)에 내장될 수 있다. The deterioration compensating section includes a sensing line 103 connected to the pixel circuit 101A in each of the subpixels 101, a sensing section 111 and sensing data (digital data) from the sensing section 111, And a compensating unit 131 for receiving the signal. The compensation unit 131 may be embedded in the TCON 130. [

TCON(130)에 연결된 메모리는 서브 픽셀들 각각에서 제품 출하 당시 즉, 열화가 진행되기 전의 OLED 센싱값을 저장하고 있다. 센싱부(111)는 센싱 모드의 열화 센싱시에 센싱 라인(103)을 통해 서브 픽셀들 각각에서 OLED의 전압을 센싱하고, 아날로그-디지털 변환기(Analog to Digital converter, 이하 “ADC”라 함)를 이용하여 OLED의 센싱값을 센싱 데이터(디지털 데이터)로 변환하여 보상부(131)에 전송한다. 보상부(131)는 열화후 OLED의 센싱값과 열화전 초기 센싱값의 비교하여 서브 픽셀들 각각에서 OLED의 열화 정도를 판단할 수 있다. 열화가 많이 진행될수록 OLED의 센싱 전압이 높아진다. 따라서, OLED의 센싱 데이터가 클수록 OLED의 열화가 커지기 때문에 픽셀 데이터의 보상값 즉, 게인(Gain)이 더 큰 값으로 결정된다. The memory connected to the TCON 130 stores the OLED sensing value at the time of shipment of the product, that is, before the deterioration progresses, in each of the subpixels. The sensing unit 111 senses the voltage of the OLED in each of the subpixels through the sensing line 103 at the time of sensing the deterioration of the sensing mode and outputs the sensed voltage to an analog-to-digital converter And converts the sensed value of the OLED into sensing data (digital data) and transmits it to the compensating unit 131. [ The compensation unit 131 may compare the sensing value of the OLED with the initial sensing value before deterioration to determine the deterioration degree of the OLED in each of the subpixels. As the deterioration progresses much more, the sensing voltage of the OLED increases. Therefore, as the sensing data of the OLED increases, the deterioration of the OLED increases, so that the compensation value of the pixel data, that is, the gain is determined to be a larger value.

보상부(131)는 서브 픽셀별 센싱 결과를 바탕으로 제N 표시패널(PNL(N))의 열화 측정값(DM)을 산출하고, 다른 TCON들(130)로부터 수신된 주변 표시패널들(PNL(N-1), PNL(N+1))의 열화 측정값들(DM)과 제N 표시패널(PNL(N))의 열화 측정값(DM)을 비교한다. 보상부(131)는 가장 큰 열화 측정값(DM)에 대응하는 타겟 휘도를 선택한다. 그리고 보상부(131)는 선택된 타겟 휘도 이상 픽셀의 휘도가 높아지지 않도록 게인(gain)을 제한하여 픽셀 데이터의 휘도를 보상한다.The compensating unit 131 calculates the deterioration measurement value DM of the N th display panel PNL (N) based on the result of sensing by the subpixels, (N-1) and PNL (N + 1) with the degradation measurement values DM of the Nth display panel PNL (N). The compensation unit 131 selects the target luminance corresponding to the largest deterioration measurement value DM. The compensating unit 131 compensates the luminance of the pixel data by limiting the gain so that the luminance of the pixel over the selected target luminance is not increased.

도 5a 및 도 5b는 픽셀 회로와 열화 보상부의 일 예를 상세히 보여 주는 회로도들이다. 5A and 5B are circuit diagrams showing details of an example of a pixel circuit and a deterioration compensating unit.

도 5a 및 도 5b를 참조하면, 픽셀 회로(101A)는 픽셀 구동 전압(이하 “VDD”라 함), 저전위 전원 전압(이하 “VSS”라 함)가 공급된다. 센싱 모드의 열화 센싱시에 픽셀 회로(101A)에 OLED를 턴-온시키기 위한 VPREO가 공급된다.5A and 5B, the pixel circuit 101A is supplied with a pixel driving voltage (hereinafter referred to as "VDD") and a low potential power source voltage (hereinafter referred to as "VSS"). VPREO for turning on the OLED is supplied to the pixel circuit 101A at the time of deterioration sensing in the sensing mode.

픽셀 회로(101A)는 OLED, 다수의 트랜지스터들(T1~T5, DT), 및 커패시터(Cst)를 포함한다. 트랜지스터들(T1~T5, DT)은 p 채널 트랜지스터(PMOS)로 구현될 수 있다. The pixel circuit 101A includes an OLED, a plurality of transistors T1 to T5, DT, and a capacitor Cst. The transistors T1 to T5, DT may be implemented as p-channel transistors (PMOS).

OLED는 데이터 전압(Vdata)에 따라 변하는 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs)에 따라 발생되는 전류로 발광된다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL), 전자주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드는 제4 및 제5 트랜지스터들(T4, T5)에 연결되고, OLED의 캐소드는 저전위 전원 전압(이하, “VSS”라 함)이 인가되는 VSS 노드에 연결된다. The OLED emits light with a current generated in accordance with the gate-source voltage Vgs of the driving transistor DT which varies depending on the data voltage Vdata. The OLED includes an organic compound layer formed between the anode and the cathode. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer EIL), and the like. The anode of the OLED is connected to the fourth and fifth transistors T4 and T5 and the cathode of the OLED is connected to the VSS node to which a low potential power supply voltage (hereinafter referred to as " VSS ") is applied.

제1 트랜지스터(T1)는 제1 스캔 신호(SCAN1)에 따라 턴-온되어 데이터 라인(102)을 커패시터(Cst)의 제1 전극에 연결하여 데이터 전압(Vdata)을 커패시터(Cst)에 공급한다. 제1 트랜지스터(T1)는 제1 스캔 신호(SCAN1)가 인가되는 제1 게이트 라인(1041)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된 제2 전극을 포함한다. The first transistor T1 is turned on according to the first scan signal SCAN1 to connect the data line 102 to the first electrode of the capacitor Cst to supply the data voltage Vdata to the capacitor Cst . The first transistor T1 is connected to the gate of the first gate line 1041 to which the first scan signal SCAN1 is applied, the first electrode connected to the data line 102 and the first electrode of the capacitor Cst And a second electrode.

제2 트랜지스터(T2)는 제2 스캔 신호(SCAN2)에 따라 턴-온되어 구동 트랜지스터(DT)의 게이트와 제2 전극을 연결한다. 제2 트랜지스터(T2)는 제2 스캔 신호(SCAN2)가 인가되는 제2 게이트 라인(1042)에 연결된 게이트, 커패시터(Cst)의 제2 전극과 구동 트랜지스터(DT)의 게이트 사이의 노드에 연결된 제1 전극, 및 제2 구동 트랜지스터(DT)의 제2 전극과 제4 트랜지스터(T4)의 제1 전극 사이의 노드에 연결된 제2 전극을 포함한다. The second transistor T2 is turned on according to the second scan signal SCAN2 to connect the gate of the driving transistor DT to the second electrode. The second transistor T2 has a gate connected to the second gate line 1042 to which the second scan signal SCAN2 is applied, a second electrode connected to the node between the second electrode of the capacitor Cst and the gate of the driving transistor DT And a second electrode connected to a node between the second electrode of the second driving transistor DT and the first electrode of the fourth transistor T4.

제3 및 제4 트랜지스터(T3, T4)는 노멀 구동 모드에서 턴-온되어 VDD와 OLED 사이의 전류 패스를 형성하는 반면, 센싱 모드에서 오프 상태를 유지한다. 제3 트랜지스터(T3)는 발광 신호(EM)에 따라 턴-온되어 제1 트랜지스터(T1)의 제1 전극과 커패시터(Cst)의 제1 전극 사이의 노드를 센싱 라인(103)에 연결한다. 제3 트랜지스터(T1)는 발광 신호(EM)가 인가되는 제3 게이트 라인(1043)에 연결된 게이트, 제1 트랜지스터(T1)의 제1 전극과 커패시터(Cst)의 제1 전극 사이의 노드에 연결된 제1 전극, 및 센싱 라인(103)에 연결된 제2 전극을 포함한다. The third and fourth transistors T3 and T4 are turned on in the normal drive mode to form a current path between the VDD and the OLED while maintaining the off state in the sensing mode. The third transistor T3 is turned on according to the emission signal EM to connect the node between the first electrode of the first transistor T1 and the first electrode of the capacitor Cst to the sensing line 103. [ The third transistor T1 is connected to the node between the first electrode of the first transistor T1 and the first electrode of the capacitor Cst connected to the third gate line 1043 to which the emission signal EM is applied A first electrode, and a second electrode coupled to the sensing line 103.

제4 트랜지스터(T4)는 발광 신호(EM)에 따라 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 제2 트랜지스터(T2)의 제2 전극 사이의 노드를 OLED의 애노드에 연결한다. 제4 트랜지스터(T4)는 제3 게이트 라인(1043)에 연결된 게이트, 구동 트랜지스터(DT)의 제2 전극과 제2 트랜지스터(T2)의 제2 전극 사이의 노드에 연결된 제1 전극, 및 OLED의 애노드와 제5 트랜지스터(T5)의 제2 전극 사이의 노드에 연결된 제2 전극을 포함한다. The fourth transistor T4 is turned on according to the emission signal EM to connect the node between the second electrode of the driving transistor DT and the second electrode of the second transistor T2 to the anode of the OLED. The fourth transistor T4 has a gate connected to the third gate line 1043, a first electrode connected to a node between the second electrode of the driving transistor DT and the second electrode of the second transistor T2, And a second electrode connected to a node between the anode and the second electrode of the fifth transistor T5.

제5 트랜지스터(T5)는 제2 스캔 신호(SCAN2)에 따라 턴-온되어 센싱 라인(103)을 OLED의 애노드에 연결한다. 제5 트랜지스터(T5)는 제2 게이트 라인(1042)에 연결된 게이트, 센싱 라인(103)에 연결된 제1 전극, 및 OLED의 애노드와 제4 트랜지스터(T4)의 제2 전극 사이의 노드에 연결된 제2 전극을 포함한다.The fifth transistor T5 is turned on according to the second scan signal SCAN2 to connect the sensing line 103 to the anode of the OLED. The fifth transistor T5 includes a gate coupled to the second gate line 1042, a first electrode coupled to the sensing line 103, and a second transistor coupled to the node between the anode of the OLED and the second electrode of the fourth transistor T4. Two electrodes.

구동 트랜지스터(DT)는 게이트-소스간 전압(Vgs)에 따라 OLED에 전류를 공급한다. 구동 트랜지스터(DT)는 커패시터(Cst)의 제1 전극과 제2 트랜지스터(T2)의 제1 전극 사이의 노드에 연결된 게이트, VDD가 인가되는 VDD 라인에 연결된 제2 전극, 및 제2 트랜지스터(T2)의 제2 전극과 제4 트랜지스터(T4)의 제1 전극 사이의 노드에 연결된 제2 전극을 포함한다.The driving transistor DT supplies current to the OLED in accordance with the gate-source voltage Vgs. The driving transistor DT has a gate connected to the node between the first electrode of the capacitor Cst and the first electrode of the second transistor T2, a second electrode connected to the VDD line to which VDD is applied, And a second electrode connected to a node between the second electrode of the fourth transistor T4 and the first electrode of the fourth transistor T4.

센싱 모드의 열화 센싱 방법은 OLED 발광 단계와, OLED 전압 센싱 단계를 포함한다. 센싱부(111)는 센싱 모드에서 동작한다. The sensing mode deterioration sensing method includes an OLED light emission step and an OLED voltage sensing step. The sensing unit 111 operates in the sensing mode.

센싱부(111)는 제1 내지 제3 스위치 소자(SCS, PRE, SEN), 커패시터(Cs) 및 ADC를 포함한다. 제1 스위치(SCS)는 서브 픽셀의 컬러별로 구분하여 센싱될 때 이용된다. 적색 서브 픽셀들의 OLED 열화가 센싱될 때, 적색 서브 픽셀들에 연결된 제1 스위치(SCS)가 OLED 발광 단계에서 턴-온되는 반면, 적색 이외의 다른 색의 서브 픽셀들에 연결된 제1 스위치(SCS)는 OLED 발광 단계에서 턴-오프된다. 녹색 서브 픽셀들의 OLED 열화가 센싱될 때, 녹색 서브 픽셀들에 연결된 제1 스위치(SCS)가 OLED 발광 단계에서 턴-온되는 반면, 녹색 이외의 다른 색의 서브 픽셀들에 연결된 제1 스위치(SCS)는 OLED 발광 단계에서 턴-오프된다. 청색 서브 픽셀들의 OLED 열화가 센싱될 때, 청색 서브 픽셀들에 연결된 제1 스위치(SCS)가 OLED 발광 단계에서 턴-온되는 반면, 청색 이외의 다른 색의 서브 픽셀들에 연결된 제1 스위치(SCS)는 OLED 발광 단계에서 턴-오프된다. 모든 제1 스위치들(SCS)은 OLED 전압 센싱 단계에서 턴-오프된다. The sensing unit 111 includes first to third switch elements SCS, PRE, SEN, a capacitor Cs, and an ADC. The first switch (SCS) is used when it is sensed separately for each color of subpixels. When the OLED deterioration of the red subpixels is sensed, the first switch SCS connected to the red subpixels is turned on in the OLED emission step, while the first switch SCS connected to the subpixels of other colors other than red Is turned off in the OLED emission step. When the OLED deterioration of the green subpixels is sensed, the first switch SCS connected to the green subpixels is turned on in the OLED emission step, while the first switch SCS connected to the subpixels of other colors other than green Is turned off in the OLED emission step. When the OLED deterioration of blue subpixels is sensed, a first switch (SCS) connected to the blue subpixels is turned on in the OLED emission step, while a first switch (SCS) connected to subpixels of other colors other than blue Is turned off in the OLED emission step. All the first switches SCS are turned off in the OLED voltage sensing step.

제2 스위치(PRE)는 OLED 발광 단계에서 턴-온되어 VPREO를 OLED에 공급한다. 제2 스위치(PRE)는 OLED 전압 센싱 단계에서 턴-오프된다. The second switch PRE is turned on in the OLED light emission stage to supply VPREO to the OLED. The second switch PRE is turned off in the OLED voltage sensing step.

제3 스위치(SEN)는 OLED 발광 단계에서 턴-오프된다. 제3 스위치(SEN)는 OLED 전압 센싱 단계에서 턴-온되어 센싱 라인(103)의 커패시터(Cps)의 전압으로 커패시터(Cs)를 충전시킨다. ADC는 센싱 단계에서 커패시터(Cs)의 전압 즉, OLED의 전압을 디지털 데이터로 변환하여 센싱 데이터를 출력한다. The third switch SEN is turned off in the OLED light emission step. The third switch SEN is turned on in the OLED voltage sensing step to charge the capacitor Cs with the voltage of the capacitor Cps of the sensing line 103. [ In the sensing step, the ADC converts the voltage of the capacitor Cs, that is, the voltage of the OLED, into digital data to output sensing data.

멀티플렉서(112)는 센싱부(111)를 센싱 라인(103)에 연결하는 제1 트랜지스터(M1)와, 센싱부(111)를 데이터 라인(102)에 연결하는 제2 트랜지스터(M2)를 포함한다. 제1 트랜지스터(M1)는 제1 MUX 신호(SMUX)에 따라 턴-온되어 센싱부(111)를 센싱 라인(103)에 연결한다. 제2 트랜지스터(M2)는 제2 MUX 신호(DMUX)에 따라 턴-온되어 센싱부(111)를 데이터 라인(102)에 연결한다.The multiplexer 112 includes a first transistor M1 for connecting the sensing unit 111 to the sensing line 103 and a second transistor M2 for connecting the sensing unit 111 to the data line 102 . The first transistor M1 is turned on according to the first MUX signal SMUX to connect the sensing unit 111 to the sensing line 103. [ The second transistor M2 is turned on according to the second MUX signal DMUX to connect the sensing unit 111 to the data line 102. [

도 5a는 센싱 모드의 OLED 발광 단계에서 센싱부(111)와 픽셀 회로(101A)의 전류 패스를 나타낸다. 도 5b는 센싱 모드의 센싱 단계에서 센싱부(111)와 픽셀 회로(101A)의 전류 패스를 나타낸다. OLED 발광 단계에서, VPEO는 OLED의 애노드에 인가되어 OLED가 턴-온된다. 이 때, OLED에 전류가 흐른다. OLED가 열화되지 않았다면 OLED 발광 단계에서 OLED를 통해 흐르는 전류양이 많기 때문에 센싱 라인(103)의 커패시터(Cps)에 충전되는 전하가 작다. 반면에, OLED가 열화되면 OLED의 저항이 증가하여, OLED 발광 단계에서 면 VPRE와 VSS 사이에서 OLED를 통해 흐르는 전류양이 감소되고 센싱 라인(103)의 커패시터(Cps)에 충전되는 전하양이 많아진다. 따라서, OLED의 열화가 커질수록 커패시터(Cps)의 전압이 커진다. 센싱 단계에서 센싱 라인(103)의 커패시터(Cps)에 충전된 전압으로 센싱부(111)의 커패시터(Cs)가 충전된다. OLED의 열화가 클수록 커패시터(Cs)의 전압이 커진다. 따라서, ADC를 통해 얻어진 센싱 데이터는 OLED의 열화가 클수록 커진다. 5A shows a current path of the sensing unit 111 and the pixel circuit 101A in the OLED light emission step of the sensing mode. 5B shows the current paths of the sensing unit 111 and the pixel circuit 101A in the sensing step of the sensing mode. In the OLED emission step, VPEO is applied to the anode of the OLED so that the OLED is turned on. At this time, current flows through the OLED. If the OLED is not deteriorated, the amount of current flowing through the OLED in the OLED emission step is large, so that the charge charged in the capacitor (Cps) of the sensing line 103 is small. On the other hand, when the OLED is deteriorated, the resistance of the OLED increases, and the amount of current flowing through the OLED between the surfaces VPRE and VSS in the OLED light emission step is reduced and the charge amount of the capacitor Cps of the sensing line 103 is increased Loses. Therefore, as the deterioration of the OLED increases, the voltage of the capacitor Cps increases. The capacitor Cs of the sensing unit 111 is charged with the voltage charged in the capacitor Cps of the sensing line 103 in the sensing step. The larger the deterioration of the OLED, the larger the voltage of the capacitor Cs becomes. Therefore, the larger the deterioration of the OLED, the larger the sensing data obtained through the ADC.

도 6은 보상부(131)를 상세히 보여 주는 블록도이다. 도 7은 보상 룩업 테이블(Look-up table, LUT1)을 보여 주는 도면이다. 도 8은 휘도 룩업 테이블(LUT2)을 보여 주는 도면이다. 6 is a block diagram showing the compensation unit 131 in detail. 7 is a diagram showing a look-up table (LUT1). 8 is a diagram showing a luminance lookup table (LUT2).

도 6을 참조하면, 보상부(131)는 타겟 휘도 판정부(72), 및 픽셀 데이터 보상부(74)를 포함한다. 6, the compensation unit 131 includes a target brightness determination unit 72, and a pixel data compensation unit 74. [

픽셀 데이터 보상부(74)는 타겟 휘도 판정부(72)로부터 휘도 룩업 테이블(LUT1)의 타겟 휘도와, 센싱부(111)로부터 센싱 데이터를 수신 받는다. 픽셀 데이터 보상부(74)는 서브 픽셀별 센싱 데이터를 바탕으로 서브 픽셀별로 픽셀 데이터를 보상해야하는지 결정한다. 픽셀 데이터를 보상하기 위하여, 픽셀 데이터 보상부(74)는 보상 룩업 테이블(LUT2)에 센싱 데이터를 입력하여 보상 룩업 테이블(LUT2)로부터 출력된 게인(Gain)을 픽셀 데이터에 곱하여 픽셀 데이터의 휘도 저하를 보상한다. 도 6에서 “DATA”는 보상전 픽셀 데이터이고, “DATA'”는 픽셀 데이터 보상부(74)로부터 출력되는 보상후 픽셀 데이터이다. 보상후 픽셀 데이터(DATA')가 데이터 구동부(110)로 전송된다. The pixel data compensating section 74 receives the target luminance of the luminance lookup table LUT1 and the sensing data from the sensing section 111 from the target luminance determining section 72. [ The pixel data compensating unit 74 determines whether to compensate the pixel data for each subpixel based on the sensing data for each subpixel. In order to compensate the pixel data, the pixel data compensator 74 inputs the sensing data to the compensation lookup table LUT2, multiplies the pixel data by the gain Gain output from the compensation lookup table LUT2, Lt; / RTI > 6, "DATA" is pixel data before compensation, and "DATA '" is pixel data after compensation output from the pixel data compensator 74. After the compensation, the pixel data (DATA ') is transferred to the data driver 110.

픽셀 데이터 보상부(74)는 타겟 휘도 판정부(72)에 의해 선정된 휘도 룩업 테이블(LUT1)에 따라 보상 룩업 테이블(LUT2)의 게인 커브를 선택하고, 선택된 게인 커브로 픽셀 데이터를 보상한다. 보상 룩업 테이블(LUT2)은 도 7에 도시된 바와 같이, 센싱 데이터가 커질수록 게인(gain)이 높아지는 게인 커브로 설정된다. 전술한 바와 같이 OLED의 열화가 심해질수록 센싱 데이터가 큰 값을 갖는다. 보상 룩업 테이블(LUT2)의 게인은 도 7에 도시된 바와 같이 타겟 휘도(TL1, TL2)에 따라 제한된다. 타겟 휘도가 낮을수록 최대 게인 값이 낮아진다. 예를 들어, 타겟 휘도가 TL1일 때의 최대 게인 값 보다 타겟 휘도가 TL2일 때 최대 게인 값이 낮아진다. 따라서, 보상 룩업 테이블(LUT2)은 타겟 휘도에 따라 최대 게인값이 다르게 설정된 다수의 게인 커브들로 설정된다. The pixel data compensation section 74 selects the gain curve of the compensation lookup table LUT2 according to the luminance lookup table LUT1 selected by the target luminance determination section 72 and compensates the pixel data with the selected gain curve. As shown in FIG. 7, the compensation lookup table LUT2 is set to a gain curve such that the gain increases as the sensing data increases. As described above, as the deterioration of the OLED increases, the sensing data has a large value. The gain of the compensation look-up table LUT2 is limited according to the target luminances TL1 and TL2 as shown in Fig. The lower the target luminance, the lower the maximum gain value. For example, when the target luminance is TL2, the maximum gain value is lower than the maximum gain value when the target luminance is TL1. Therefore, the compensation look-up table LUT2 is set to a plurality of gain curves with different maximum gain values according to the target luminance.

한편, 제품 출하 당시 타겟 휘도는 디폴트 값으로 메모리에 저장된다. 제품 출하후 첫 번째 프레임 기간에서 열화 센싱 결과를 바탕으로 열화 측정값(DM)이 산출되면 이 열화 측정값(DM)으로 타겟 휘도가 업데이트되고, 매 프레임 기간마다 실시간 산출된 열화 측정값으로 타겟 휘도가 실시간 업데이트된다. 파워 오프 시퀀스에서 메모리에 저장된 타겟 휘도는 다음 파워 온 시퀀스에 읽혀진다.On the other hand, the target luminance at the time of shipment of the product is stored in the memory as a default value. When the deterioration measurement value DM is calculated based on the deterioration sensing result in the first frame period after the product is shipped, the target luminance is updated by the deterioration measurement value DM, and the target luminance Is updated in real time. The target luminance stored in the memory in the power off sequence is read in the next power on sequence.

픽셀 데이터 보상부(74)는 제N 표시패널(PNL(N))의 모든 서브 픽셀들에 대한 센싱 데이터의 평균값으로 제N 표시패널(PNL(N))에 대한 열화 측정값(DM(N))을 산출한다. 제N 표시패널(PNL(N))의 열화 측정값(DM(N))은 제N 표시패널(PNL(N))의 열화후 평균 휘도를 나타낸다.The pixel data compensator 74 compares the deterioration measurement value DM (N) with respect to the Nth display panel PNL (N) as an average value of sensing data for all the subpixels of the Nth display panel PNL (N) ). The deterioration measurement value DM (N) of the Nth display panel PNL (N) represents the average brightness after deterioration of the Nth display panel PNL (N).

타겟 휘도 판정부(72)는 주변 표시패널들(PNL(N-1), PNL(N+1)의 열화후 평균 휘도를 지시하는 열화 측정값(DA(N-1), DM(N+1)과, 픽셀 데이터 보상부(74)로부터 제N 표시패널(PNL(N))에 대한 열화 측정값(PNL(N))을 수신한다. 타겟 휘도 판정부(72)는 열화 측정값들(DM(N-1), DM(N), DM(N+1))을 비교하여 가장 큰 열화 측정값(DM)을 선택한다. 타겟 휘도 판정부(72)는 가장 큰 열화 측정값(DM)을 휘도 룩업 테이블(LUT1)에 입력하여 타겟 휘도를 선정한다. 휘도 룩업 테이블(LUT1)은 도 8에 도시된 바와 같이 휘도 측정값(DM)과 반비례 관계를 갖는 타겟 휘도가 설정된다. 전술한 바와 같이, 휘도 측정값(DM)은 표시패널의 열화후 평균 휘도를 나타내기 때문에 휘도 측정값(DM)이 클수록 표시패널의 열화가 심한 상태를 나타낸다. 열화가 심한 표시패널의 수명 감소를 방지하기 위하여 타겟 휘도는 열화 측정값이 클수록 작은 값으로 설정된다. 타겟 휘도는 픽셀들의 최대 휘도를 정의한다. 따라서, 픽셀 데이터 보상부(74)에 의해 보상된 픽셀 데이터의 최대 휘도는 타겟 휘도에 의해 제한된다. 타겟 휘도는 전술한 바와 같이 표시패널들(PNL(N-1), PNL(N), PNL(N+1)의 열화 측정값들의 비교 결과를 바탕으로 타겟 휘도 판정부(72)에서 결정된다. The target brightness determination section 72 determines the deterioration measurement values DA (N-1) and DM (N + 1) indicating the average brightness after deterioration of the peripheral display panels PNL (N-1) and PNL And the deterioration measurement value PNL (N) for the Nth display panel PNL (N) from the pixel data compensating section 74. The target brightness determining section 72 compares the deterioration measurement values DM (N) (N-1), DM (N), DM (N + 1)) to select the largest deterioration measurement value DM. The target brightness determination section 72 determines the largest deterioration measurement value DM And the target luminance is selected by inputting to the luminance lookup table LUT 1. The luminance lookup table LUT1 is set to the target luminance having an inversely proportional relationship with the luminance measurement value DM as shown in Figure 8. As described above , And the luminance measurement value DM indicates the average luminance after deterioration of the display panel, the display panel deteriorates more severely as the luminance measurement value DM is larger. In order to prevent the deterioration of the life of the display panel, Hui The maximum luminance of the pixel data compensated by the pixel data compensator 74 is limited by the target luminance. The luminance is determined in the target brightness determination section 72 based on the comparison result of the deterioration measurement values of the display panels PNL (N-1), PNL (N), and PNL (N + 1) as described above.

보상부(131)는 표시패널들 각각의 TCON(130)에 배치될 수 있다. 따라서, 도 9에 도시된 바와 같이, TCON들(TCON(N-1), TCON(N), TCON(N+1)) 간에 열화 측정값들(DM(N-1), DM(N), DM(N+1))이 공유된다. TCON들(TCON(N-1), TCON(N), TCON(N+1))은 도 2에 도시된 콘트롤 보드(204) 상에 1:1로 실장될 수 있다. 예를 들어, 제N 표시패널(PNL(N))에 대응하는 제N 콘트롤 보드(204)에 제N TCON(TCON(N))이 실장된다.The compensation unit 131 may be disposed in the TCON 130 of each of the display panels. Therefore, as shown in FIG. 9, the degradation measurement values DM (N-1), DM (N), and DM (N) between the TCONs TCON DM (N + 1) are shared. The TCONs TCON (N-1), TCON (N), and TCON (N + 1) may be implemented in a 1: 1 manner on the control board 204 shown in FIG. For example, the N-th TCON (TCON (N)) is mounted on the N-th control board 204 corresponding to the N-th display panel PNL (N).

도 10은 타일드 디스플레이의 SET(200) 에서 표시패널들의 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다. FIG. 10 is a diagram showing an example in which the deterioration measurement values of the display panels in the SET 200 of the tiled display are compared and the target luminance is selected.

도 10을 참조하면, 콘트롤 보드들(204)에 실장된 TCON들(TCON(N-1), TCON(N), TCON(N+1))은 열화 측정값(DM(N-1), DM(N), DM(N+1))만 산출하여 SET(200)로 전송할 수 있다. SET(200)는 콘트롤 보드들(204)로부터 수신된 열화 측정값들(DM(N-1), DM(N), DM(N+1))을 비교하여 휘도 룩업 테이블(LUT1)에서 가장 큰 열화 측정값이 지시하는 타겟 휘도를 선정한다. SET(200)는 열화 측정값에 따라 선택된 타겟 휘도를 콘트롤 보드들(204)의 TCON들(TCON(N-1), TCON(N), TCON(N+1))로 전송한다. 이 실시예는 SET(200)의 메모리에 휘도 룩업 테이블(LUT1)이 저장되고, 콘트롤 보드들(204)의 메모리는 휘도 룩업 테이블(LUT1)을 저장할 필요가 없다. 10, TCONs (TCON (N-1), TCON (N), and TCON (N + 1)) mounted on the control boards 204 are connected to deterioration measurement values DM (N) and DM (N + 1), and transmits the calculated data to the SET 200. The SET 200 compares the deterioration measurement values DM (N-1), DM (N), and DM (N + 1) received from the control boards 204, The target luminance indicated by the deterioration measurement value is selected. The SET 200 transmits the selected target brightness according to the deterioration measurement value to the TCONs TCON (N-1), TCON (N), and TCON (N + 1) of the control boards 204. In this embodiment, the luminance lookup table LUT1 is stored in the memory of the SET 200, and the memory of the control boards 204 does not need to store the luminance lookup table LUT1.

도 11은 타일드 디스플레이의 콘트롤 보드들에 실장된 타이밍 콘트롤러들 각각에서 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.11 is a diagram illustrating an example in which the degradation measurement values are compared in each of the timing controllers mounted on the control boards of the tiled display to select the target brightness.

도 11을 참조하면, 콘트롤 보드들(204)에 실장된 TCON들(TCON(N-1), TCON(N), TCON(N+1)) 각각에서 열화 측정값을 산출하여 다른 TCON으로 전송하고, TCON들(TCON(N-1), TCON(N), TCON(N+1)) 각각에서 열화 측정값들(DM(N-1), DM(N), DM(N+1))을 비교하여 가장 큰 열화 측정값에 대응하는 타겟 휘도를 선정한다. 이 실시예는 콘트롤 보드들(204)의 메모리에 보상 룩업 테이블(LUT2)과 함께 휘도 룩업 테이블(LUT1)이 저장되어야 한다. 이 실시예는 SET(200)에서 타겟 휘도 선정 기능을 지원할 필요가 없기 때문에 기존 SET 보드로 구현될 수 있다. 11, the deterioration measurement value is calculated in each of the TCONs (TCON (N-1), TCON (N), and TCON (N + 1)) mounted on the control boards 204 and transmitted to the other TCON (N-1), DM (N), and DM (N + 1) in each of the TCONs TCON (N-1), TCON And the target luminance corresponding to the largest deterioration measurement value is selected. This embodiment requires that the luminance lookup table LUT1 be stored in the memory of the control boards 204 together with the compensation lookup table LUT2. Since this embodiment does not need to support the target brightness selecting function in the SET 200, it can be implemented in the existing SET board.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

72 : 타겟 휘도 판정부 74 : 픽셀 데이터 보상부
110 : 데이터 구동부 111 : 센싱부
120 : 게이트 구동부 131 : 보상부
130, TCON, TCON(N-1), TCON(N), TCON(N+1) : 타이밍 콘트롤러
200 : 통합 콘트롤 박스(SET) 202 : 케이블
204 : 콘트롤 보드 DM : 열화 측정값
PNL1~PNL12, PNL(N-1), PNL(N), PNL(N+1) : 표시패널
72: target luminance determining section 74: pixel data compensating section
110: Data driver 111:
120: Gate driver 131:
130, TCON, TCON (N-1), TCON (N), TCON (N +
200: Integrated control box (SET) 202: Cable
204: Control board DM: Deterioration measurement value
PNL1 to PNL12, PNL (N-1), PNL (N), and PNL (N +

Claims (9)

제1 표시패널을 구동하는 제1 표시패널 구동부;
상기 제1 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제1 열화 보상부;
제2 표시패널을 구동하는 제2 표시패널 구동부; 및
상기 제1 표시패널의 열화를 센싱한 결과를 바탕으로 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제2 열화 보상부를 구비하며,
상기 제1 열화 보상부는 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하여 상기 제2 열화 보상부로 전송하고,
상기 제2 열화 보상부는 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하여 상기 제1 열화 보상부로 전송하는 타일드 디스플레이.
A first display panel driver driving the first display panel;
A first deterioration compensating unit compensating pixel data to be written to the pixels of the first display panel based on a result of sensing deterioration of the first display panel;
A second display panel driver driving the second display panel; And
And a second deterioration compensating unit compensating for pixel data to be written to the pixels of the second display panel based on a result of sensing deterioration of the first display panel,
Wherein the first deterioration compensating unit calculates a first deterioration measurement value representative of a deterioration level of the first display panel and transmits the first deterioration measurement value to the second deterioration compensating unit,
Wherein the second deterioration compensating unit calculates a second deterioration measurement value representing the deterioration level of the second display panel and transmits the second deterioration measurement value to the first deterioration compensating unit.
제 1 항에 있어서,
상기 제1 열화 측정값은 상기 제1 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값이고,
상기 제2 열화 측정값이 상기 제2 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값인 타일드 디스플레이.
The method according to claim 1,
Wherein the first deterioration measurement value is an average value of sensing data obtained from all the subpixels of the first display panel,
Wherein the second deterioration measurement value is an average value of sensing data obtained from all the subpixels of the second display panel.
제 1 항에 있어서,
상기 제1 및 제2 열화 보상부들 각각은 상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 기준으로 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도를 선택하는 타일드 디스플레이.
The method according to claim 1,
Wherein each of the first and second deterioration compensating units selects a target luminance that defines a maximum luminance of the first and second display panels based on a larger deterioration measurement value among the first and second deterioration measurement values Idle display.
제 2 항에 있어서,
상기 제1 및 제2 열화 보상부들에 의해 선택된 열화 측정값이 클수록 상기 타겟 휘도가 감소되는 타일드 디스플레이.
3. The method of claim 2,
Wherein the target luminance is reduced as the deterioration measurement value selected by the first and second deterioration compensation units is larger.
제 2 항에 있어서,
상기 제1 열화 보상부는 타겟 휘도에 의해 제한되는 제1 보상값을 선택하고, 선택된 제1 보상값으로 상기 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 상기 제1 표시패널의 픽셀 열화를 보상하고,
상기 제2 열화 보상부는 타겟 휘도에 의해 제한되는 제2 보상값을 선택하고, 선택된 제2 보상값으로 상기 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 상기 제2 표시패널의 픽셀 열화를 보상하는 타일드 디스플레이.
3. The method of claim 2,
Wherein the first deterioration compensator selects a first compensation value limited by the target luminance and modulates pixel data to be written to the pixels of the first display panel with the selected first compensation value, Lt; / RTI >
Wherein the second deterioration compensator selects a second compensation value that is limited by the target luminance and modulates pixel data to be written to the pixels of the second display panel with the selected second compensation value, Lt; / RTI > display.
제 5 항에 있어서,
상기 제1 및 제2 보상값의 최대값이 상기 타겟 휘도에 의해 제한되는 타일드 디스플레이.
6. The method of claim 5,
Wherein the maximum value of the first and second compensation values is limited by the target luminance.
제 6 항에 있어서,
상기 센싱 데이터가 클수록 상기 제1 및 제2 보상값이 커지는 타일드 디스플레이.
The method according to claim 6,
Wherein the first and second compensation values become larger as the sensing data is larger.
제1 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하는 단계;
제2 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하는 단계;
상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 선택하는 단계; 및
상기 선택된 열화 측정값에 따라 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도를 선택하는 단계를 포함하는 타일드 디스플레이의 휘도 보상 방법.
Calculating a first deterioration measurement value representing a deterioration level of the first display panel based on a result of sensing deterioration of the first display panel;
Calculating a second deterioration measurement value representing a deterioration level of the second display panel based on a result of sensing deterioration of the second display panel;
Selecting a larger deterioration measurement value among the first and second deterioration measurement values; And
And selecting a target luminance that defines a maximum luminance of the first and second display panels according to the selected degradation measurement value.
제 8 항에 있어서,
상기 타겟 휘도에 의해 제한되는 제1 보상값을 선택하고, 선택된 제1 보상값으로 상기 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 상기 제1 표시패널의 픽셀 열화를 보상하는 단계; 및
상기 타겟 휘도에 의해 제한되는 제2 보상값을 선택하고, 선택된 제2 보상값으로 상기 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 상기 제2 표시패널의 픽셀 열화를 보상하는 단계를 더 포함하는 타일드 디스플레이의 휘도 보상 방법.
9. The method of claim 8,
Selecting a first compensation value limited by the target luminance and compensating for pixel deterioration of the first display panel by modulating pixel data to be written to pixels of the first display panel with the selected first compensation value; And
And compensating pixel deterioration of the second display panel by modulating pixel data to be written to the pixels of the second display panel with the selected second compensation value by selecting a second compensation value limited by the target luminance Lt; RTI ID = 0.0 > a < / RTI > tiled display.
KR1020170184608A 2017-12-29 2017-12-29 Tiled display and luminance compensation method thereof KR102417424B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184608A KR102417424B1 (en) 2017-12-29 2017-12-29 Tiled display and luminance compensation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184608A KR102417424B1 (en) 2017-12-29 2017-12-29 Tiled display and luminance compensation method thereof

Publications (2)

Publication Number Publication Date
KR20190081809A true KR20190081809A (en) 2019-07-09
KR102417424B1 KR102417424B1 (en) 2022-07-06

Family

ID=67261325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184608A KR102417424B1 (en) 2017-12-29 2017-12-29 Tiled display and luminance compensation method thereof

Country Status (1)

Country Link
KR (1) KR102417424B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022173117A1 (en) * 2021-02-15 2022-08-18 삼성전자 주식회사 Electronic device and method for correcting pixel data in electronic device
CN116206576A (en) * 2023-03-20 2023-06-02 百润生科技(深圳)有限公司 Light leakage compensation method, device, equipment and storage medium for spliced display system
US11955074B2 (en) 2021-02-15 2024-04-09 Samsung Electronics Co., Ltd. Electronic device and method for calibrating image data in electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120135946A (en) * 2011-06-08 2012-12-18 주식회사 오리온 Large display apparatus and method for brightness control thereof
KR20170030119A (en) * 2015-09-08 2017-03-17 삼성디스플레이 주식회사 Display device and method of driving the same
KR20170036938A (en) * 2015-09-24 2017-04-04 삼성디스플레이 주식회사 Degradation compensation device and display device having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120135946A (en) * 2011-06-08 2012-12-18 주식회사 오리온 Large display apparatus and method for brightness control thereof
KR20170030119A (en) * 2015-09-08 2017-03-17 삼성디스플레이 주식회사 Display device and method of driving the same
KR20170036938A (en) * 2015-09-24 2017-04-04 삼성디스플레이 주식회사 Degradation compensation device and display device having the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022173117A1 (en) * 2021-02-15 2022-08-18 삼성전자 주식회사 Electronic device and method for correcting pixel data in electronic device
US11955074B2 (en) 2021-02-15 2024-04-09 Samsung Electronics Co., Ltd. Electronic device and method for calibrating image data in electronic device
CN116206576A (en) * 2023-03-20 2023-06-02 百润生科技(深圳)有限公司 Light leakage compensation method, device, equipment and storage medium for spliced display system
CN116206576B (en) * 2023-03-20 2023-11-14 百润生科技(深圳)有限公司 Light leakage compensation method, device, equipment and storage medium for spliced display system

Also Published As

Publication number Publication date
KR102417424B1 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
KR102312348B1 (en) Display panel and electroluminescence display using the same
US11087698B2 (en) Display device
KR101961424B1 (en) Display device and driving method of the same
US11195474B2 (en) Display device having a compensation power generator for adjusting input voltages and driving method thereof
KR101935588B1 (en) Display device and driving method of the same
US20110205250A1 (en) Organic Light Emitting Display and Driving Method Thereof
KR20170051630A (en) Luminance control device and display device including the same
US10769980B2 (en) Tiled display and optical compensation method thereof
KR20190074546A (en) Electroluminescence display and managing method of defective pixel of the display
KR20140058283A (en) Display device and method of driving thereof
KR20140134047A (en) Pixel and organic light emitting display device using the same
KR20160082752A (en) Data converter device and drving method thereof
KR20110038496A (en) Organic light emitting diode display and driving method thereof
KR20080060886A (en) Driving method of oled display and driving device of the same
KR20170072994A (en) Organic light emitting display, device and method for driving the same
KR20170021406A (en) Degradation Sensing Method For Emitting Device Of Organic Light Emitting Display
KR102042531B1 (en) Organic light emitting diode display device and method of driving the same
KR20210007508A (en) Display device and driving method thereof
KR102546309B1 (en) Image Quality Compensation Device And Method Of Display Device
KR102417424B1 (en) Tiled display and luminance compensation method thereof
KR101885824B1 (en) Data converter device and drving method thereof
KR102282171B1 (en) Orgainc emitting diode display device and sensing method thereof
KR20210082601A (en) Organic light emitting diode display device
KR102387346B1 (en) Display Device and Driving Method thereof
KR20210001047A (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right