KR20190075385A - Apparatus and method for treating surface of multi-layer ceramic capacitor - Google Patents

Apparatus and method for treating surface of multi-layer ceramic capacitor Download PDF

Info

Publication number
KR20190075385A
KR20190075385A KR1020170176929A KR20170176929A KR20190075385A KR 20190075385 A KR20190075385 A KR 20190075385A KR 1020170176929 A KR1020170176929 A KR 1020170176929A KR 20170176929 A KR20170176929 A KR 20170176929A KR 20190075385 A KR20190075385 A KR 20190075385A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic capacitor
pulse beam
stage
conductive tape
Prior art date
Application number
KR1020170176929A
Other languages
Korean (ko)
Other versions
KR102045535B1 (en
Inventor
박형욱
김지수
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170176929A priority Critical patent/KR102045535B1/en
Publication of KR20190075385A publication Critical patent/KR20190075385A/en
Application granted granted Critical
Publication of KR102045535B1 publication Critical patent/KR102045535B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02Details
    • H01J37/04Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/06Electron sources; Electron guns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

According to an embodiment of the present invention, an apparatus for treating the surface of a multilayer ceramic capacitor is provided. The apparatus includes a chamber where a plasma is formed; a stage which is positioned in the chamber, has a conductive tape layer disposed on an upper surface thereof, and has a space for accommodating a multilayer ceramic capacitor (MLCC) on the upper surface of the conductive tape layer; and an electron gun which includes an acceleration electrode including a cathode and an anode and a solenoid coil, and for irradiating a pulse beam on the stage through the plasma, and a control part for controlling the electron gun and the stage. The control part adjusts the voltage of the acceleration electrode to 12 kV to 13 kV. It is possible to improve stability and yield.

Description

적층 세라믹 콘덴서 표면 처리 장치 및 방법{APPARATUS AND METHOD FOR TREATING SURFACE OF MULTI-LAYER CERAMIC CAPACITOR}TECHNICAL FIELD [0001] The present invention relates to a multilayer ceramic capacitor surface treatment apparatus and method,

본 발명의 일실시예는 적층 세라믹 콘덴서 표면 처리 장치 및 방법에 관한 것이다.An embodiment of the present invention relates to an apparatus and a method for treating a multilayer ceramic capacitor.

최근 전자기기의 다기능화 소형화 추세가 급속히 진행됨에 따라 전자부품의 소형화와 성능향상도 빠른 속도로 진행되고 있으며, 자동차, 네트워크 장비 등 전장품 및 산업용에 대응하는 고신뢰성을 요구하는 전자부품의 채용도 크게 증가하고 있다. 이와 같은 시장요구에 부응하기 위한 수동부품(인덕터, 커패시터, 저항)의 기술 개발이 경쟁이 가속화 되고 있으며, 특히 적층 세라믹 콘덴서(MLCC, Multilayer Ceramic Chip Capacitor)의 경우에 유전체층과 내부전극층의 박층화에 기반한 초고용량제품개발로 시장을 선점하기 위한 노력이 경주되고 있다.Recently, as the trend toward miniaturization of electronic devices has progressed rapidly, miniaturization and performance improvement of electronic parts are progressing at a rapid pace. Also, electronic parts requiring high reliability corresponding to electrical products and industrial applications such as automobiles and network equipments . Competition is accelerating in the development of passive components (inductors, capacitors, and resistors) to meet these market demands. Particularly in the case of multilayer ceramic chip capacitors (MLCCs), thinner dielectric layers and internal electrode layers Efforts are being made to preoccupy the market by developing ultra-high-capacity products.

적층 세라믹 콘덴서는 세라믹 그린시트 위에 내부전극용 페이스트를 인쇄, 건조한 인쇄 시트를 수백 층 겹쳐 적층하고, 이를 소성시켜 제조한다. 내부 전극용 페이스트는 내부 전극의 재료가 되는 금속 분말과 세라믹 분말, 분산제, 첨가제, 바인더 및 용제 등을 포함한다. 상기 내부 전극용 페이스트를 세라믹 그린시트 위에 인쇄하게 되면, 금속 분말, 세라믹 분말, 및 용제 및 기타 유기물 등이 도포된 상태로 존재한다.A multilayer ceramic capacitor is manufactured by laminating a printed sheet obtained by printing and drying an internal electrode paste on a ceramic green sheet, and laminating it. The internal electrode paste includes a metal powder, a ceramic powder, a dispersant, an additive, a binder and a solvent, which are materials of the internal electrode. When the internal electrode paste is printed on the ceramic green sheet, metal powder, ceramic powder, solvent, and other organic materials are present in a coated state.

그러나, 페이스트 건조시, 페이스트에 포함된 용제와 같은 성분들이 휘발되면서 부분적으로 건조 표면에 빈 공간이 생기게 되고(porous), 치밀도가 감소하며, 인쇄 두께 단면의 곡선이 불규칙적인 형태를 띄게 된다.However, when the paste is dried, the components such as the solvent contained in the paste are volatilized, resulting in a porous space partially on the dry surface, reduced density, and irregular curves of the print thickness section.

따라서, 내부 전극층의 인쇄 두께를 균일하게 하기 위해서 내부 전극 페이스트 제조에 사용되는 금속 분말과 세라믹 분말, 분산제, 첨가제, 바인더, 및 용제의 혼합 과정에서 분산성을 높임으로써 미분산 응집체나 뭉침을 최소화하는 것이 중요하다. Therefore, in order to make the printing thickness of the internal electrode layer uniform, the dispersibility is increased in the mixing process of the metal powder used for manufacturing the internal electrode paste, the ceramic powder, the dispersant, the additive, the binder and the solvent, It is important.

한편, 인쇄 단면 곡선의 건조 표면 형상을 나타내는 척도인 표면 거칠기(조도)는 주로 단면곡선의 중심선 평균 거칠기 Ra와 중심선으로부터 높이가 가장 낮은 부분과 가장 높은 부분을 취한 최고값 거칠기 Rmax로 많이 표현된다.On the other hand, the surface roughness (roughness), which is a measure indicating the dry surface shape of the printing section curve, is mainly expressed by the centerline average roughness Ra of the cross-sectional curve and the highest value roughness Rmax obtained by taking the highest portion from the centerline and the highest portion.

여기서 조도 Ra가 높을수록 건조 표면이 불균일하여 높이 차가 많이 나고, Rmax가 높을수록 측정 부위별 두께 편차가 심하고 건조 표면이 불균일하다고 할 수 있다. 미세 표면을 확대 관찰하여 등고선의 형태로 높낮이를 구분하여 조도를 확인할 수도 있다.Here, the higher the roughness Ra, the more uneven the dry surface and the higher the difference in height. The higher the Rmax, the more uneven the thickness of each measurement site and the irregularity of the dry surface. It is also possible to check the illuminance by dividing the height in the form of a contour line by observing the microscopic surface enlarged.

적층 세라믹 콘덴서의 제조 공정상 세라믹 그린시트 위에 페이스트를 인쇄, 건조한 인쇄시트를 수백 층 겹쳐 적층하게 되는데, 이 경우 국부적으로 페이스트의 건조 표면 조도가 높을 경우 쇼트(short) 불량이 발생할 수 있다.In the manufacturing process of a multilayer ceramic capacitor, a paste is printed on a ceramic green sheet, and a dried printed sheet is stacked with a stack of hundreds of layers. In this case, a short defect may occur when the dry surface roughness of the paste is locally high.

본 발명이 이루고자 하는 기술적 과제는 표면 거칠기의 평탄화를 통하여 안정성과 수율을 향상시킬 수 있는 적층 세라믹 콘덴서 표면 처리 장치 및 방법을 제공하는데 있다.An object of the present invention is to provide a multilayer ceramic capacitor surface treatment apparatus and method capable of improving stability and yield through planarization of surface roughness.

본 발명의 실시예에 따르면, 내부에 플라즈마가 형성되는 챔버; 상기 챔버내에 위치하며 상부면에 전도성 테이프층이 배치되고, 상기 전도성테이프층의 상부면에는 적층 세라믹 콘덴서(MLCC, Multi-Layer Ceramic Capacitor)를 수용하기 위한 공간이 마련되는 스테이지; 캐소드 및 애노드를 포함하는 가속 전극 및 솔레노이드 코일을 포함하며 상기 플라즈마를 통하여 상기 스테이지상에 펄스빔을 조사하는 전자총 및 상기 전자총 및 상기 스테이지를 제어하는 제어부를 포함하며, 상기 제어부는 상기 가속 전극의 전압을 12kV 내지 13kV로 조절하는 적층 세라믹 콘덴서 표면 처리 장치를 제공한다.According to an embodiment of the present invention, there is provided a plasma processing apparatus including: a chamber in which a plasma is formed; A stage disposed in the chamber and having a conductive tape layer disposed on an upper surface thereof and a space for accommodating a multi-layer ceramic capacitor (MLCC) on an upper surface of the conductive tape layer; And a control unit for controlling the electron gun and the stage, wherein the controller controls the voltage of the accelerating electrode and the voltage of the accelerating electrode, Is adjusted to 12 kV to 13 kV.

상기 전도성 테이프층은 카본 테이프를 포함할 수 있다.The conductive tape layer may include a carbon tape.

복수개의 적층 세라믹 콘덴서가 상기 전도성 테이프층 상부에 소정 간격 이격하여 배치될 수 있다.A plurality of multilayer ceramic capacitors may be disposed on the conductive tape layer at a predetermined interval.

상기 제어부는 상기 전자총 및 상기 스테이지를 제어하여 상기 적층 세라믹 콘덴서의 마감 부분(termination)에 상기 펄스빔이 조사되도록 제어할 수 있다.The control unit may control the electron gun and the stage to control the pulse beam to be irradiated to the termination of the multilayer ceramic capacitor.

상기 제어부는 상기 솔레노이드 코일의 전압을 0.5 내지 1.5kV로 조절하여 상기 펄스빔 가속 전자의 회전 반경을 조절할 수 있다.The controller may adjust the voltage of the solenoid coil to 0.5 to 1.5 kV to adjust the radius of rotation of the pulse beam accelerator electron.

본 발명의 실시예에 따르면, 챔버 내의 스테이지상에 전도성 테이프층을 배치하는 단계; 상기 전도성 테이프층 상부에 적층 세라믹 콘덴서를 배치하는 단계; 솔레노이드 코일에 펄스 전류를 인가하여 챔버내에 플라즈마를 생성하는 단계; 챔버내의 캐소드 및 애노드를 포함하는 가속 전극의 전압을 12kV 내지 13kV로 조절하는 단계; 상기 가속 전극 사이에 펄스빔이 생성되는 단계; 상기 펄스빔이 솔레노이드 코일에 의하여 나선형으로 가속되어 스테이지상의 적층 세라믹 콘덴서에 조사되는 단계를 포함하는 적층 세라믹 콘덴서 처리 방법을 제공한다.According to an embodiment of the present invention, there is provided a method comprising: placing a conductive tape layer on a stage in a chamber; Disposing a multilayer ceramic capacitor on the conductive tape layer; Generating a plasma in the chamber by applying a pulse current to the solenoid coil; Adjusting the voltage of the acceleration electrode including the cathode and the anode in the chamber from 12 kV to 13 kV; Generating a pulse beam between the acceleration electrodes; And the pulse beam is spirally accelerated by a solenoid coil and irradiated to the multilayer ceramic capacitor on the stage.

상기 전도성 테이프층은 카본 테이프를 포함할 수 있다.The conductive tape layer may include a carbon tape.

복수개의 적층 세라믹 콘덴서가 상기 전도성 테이프층 상부에 소정 간격 이격하여 배치될 수 있다.A plurality of multilayer ceramic capacitors may be disposed on the conductive tape layer at a predetermined interval.

상기 제어부가 상기 솔레노이드 코일의 전압을 0.5 내지 1.5kV로 조절하여 상기 펄스빔 가속 전자의 회전 반경을 조절하는 단계를 더 포함할 수 있다.The controller may further include adjusting a rotation radius of the pulse beam accelerator electron by adjusting a voltage of the solenoid coil to 0.5 to 1.5 kV.

상기 전자총 및 상기 스테이지를 제어하여 상기 적층 세라믹 콘덴서의 마감(termination) 부분에 상기 펄스빔이 조사되도록 제어하는 단계를 더 포함할 수 있다.Controlling the electron gun and the stage to control the pulse beam to be irradiated to a termination portion of the multilayer ceramic capacitor.

상기 펄스빔이 조사된 적층 세라믹 콘덴서 표면을 코팅하는 단계를 더 포함할 수 있다.And coating the surface of the multilayer ceramic capacitor irradiated with the pulse beam.

본 발명인 적층 세라믹 콘덴서 표면 처리 장치 및 방법은 적층 세라믹 콘덴서의 표면 조도를 평탄화하여 안정성 및 수율을 향상킬 수 있다.The multilayer ceramic capacitor surface treatment apparatus and method of the present invention can improve the stability and yield by flattening the surface roughness of the multilayer ceramic capacitor.

또한, 최적의 세기를 가지는 펄스빔을 조사하여 적층 세라믹 콘덴서의 크랙을 방지할 수 있다.In addition, cracks in the multilayer ceramic capacitor can be prevented by irradiating a pulse beam having an optimum intensity.

또한, 친환경적인 기술로 화학적 유해 물질을 사용하지 않고 피처리물의 표면 성능을 향상시킬 수 있다.In addition, an environmentally friendly technique can improve the surface performance of a material to be treated without using chemical harmful substances.

도1은 본 발명의 일실시예에 따른 적층 세라믹 콘덴서의 단면도이다.
도 2는 본 발명의 일실시예에 따른 적층 세라믹 콘덴서 표면 처리 장치의 단면도이다.
도3 은 본 발명의 실시예에 따른 적층 세라믹 콘덴서 표면 처리 결과를 설명하기 위한 이미지이다.
도4 내지 도9는 본 발명의 실시예에 따른 적층 세라믹 콘덴서의 마감 처리 결과와 비교하기 위한 비교예를 설명하기 위한 도면이다.
도10은 본 발명의 일실시예에 따른 적층 세라믹 콘덴서의 표면 처리 방법의 순서도이다.
1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a cross-sectional view of a multilayer ceramic capacitor surface treatment apparatus according to an embodiment of the present invention.
3 is an image for explaining the result of the multilayer ceramic capacitor surface treatment according to the embodiment of the present invention.
4 to 9 are views for explaining a comparative example for comparison with the result of the finishing treatment of the multilayer ceramic capacitor according to the embodiment of the present invention.
10 is a flowchart of a surface treatment method of a multilayer ceramic capacitor according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated and described in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. The terms including ordinal, such as second, first, etc., may be used to describe various elements, but the elements are not limited to these terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as a first component, and similarly, the first component may also be referred to as a second component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings, wherein like or corresponding elements are denoted by the same reference numerals, and redundant description thereof will be omitted.

도1은 본 발명의 일실시예에 따른 적층 세라믹 콘덴서의 단면도이다. 도1을 참조하면, 적층 세라믹 콘덴서(100)는 몸체(110)를 포함하고 있다. 몸체(110)는 육면체 형상일 수 있다. 몸체(110)의 가장자리는 모서리나 능선이 둥근 형상을 포함하고, 표면에 요철이 형성될 수 있다.1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. Referring to FIG. 1, the multilayer ceramic capacitor 100 includes a body 110. The body 110 may have a hexahedral shape. The edges of the body 110 include rounded corners or ridges, and irregularities may be formed on the surface.

몸체(110)는 복수의 적층된 세라믹(120)층과, 복수의 세라믹층(120) 간의 특정 계면을 따라 형성된 복수의 내부전극(130)을 포함할 수 있다.The body 110 may include a plurality of stacked ceramic layers 120 and a plurality of internal electrodes 130 formed along a specific interface between the plurality of ceramic layers 120.

세라믹층(120)은 예를 들면 티탄산바륨(BaTiO3), 티탄산칼슘(CaTiO3), 티탄산스트론튬(SrTiO3), 또는 지르콘산칼슘(CaZrO3) 등을 주성분으로 하는 유전체 세라믹으로 이루어질 수 있다. 세라믹층(120)은, 또한 부성분으로 Mn, Mg, Si, Co, Ni, 또는 희토류 원소 등을 포함할 수 있다.The ceramic layer 120 may be made of a dielectric ceramic containing barium titanate (BaTiO3), calcium titanate (CaTiO3), strontium titanate (SrTiO3), or calcium zirconate (CaZrO3) as a main component. The ceramic layer 120 may further contain Mn, Mg, Si, Co, Ni, rare earth elements, or the like as a subcomponent.

몸체(110)의 서로 대향하는 측면에는, 각각 내부전극(130)에 전기적으로 접속되는 외부전극(140)이 형성될 수 있다. 외부전극(140)은, 예를 들면 Ni 분말 및 세라믹 분말을 포함하는 도전성 페이스트의 베이킹에 의해 형성될 수 있다.External electrodes 140, which are electrically connected to the internal electrodes 130, may be formed on the side surfaces of the body 110 facing each other. The external electrode 140 may be formed by baking, for example, a conductive paste containing Ni powder and ceramic powder.

또한, 외부전극(140)은 몸체(110)의 가장자리 또는 모서리를 덮는 형태로 형성될 수 있다.The external electrodes 140 may be formed to cover the edges or corners of the body 110.

외부전극(140) 상에는 도금막이 형성될 수 있다. 도금막은, 예를 들면 Cu 도금막으로 구성되거나, Cu 도금층, 그 위의 Ni 도금층 및 그 위의 Sn 도금층으로 구성될 수 있다. 예를 들어, 적층 세라믹 콘덴서(100)가 다층 기판에 설치되는 경우에는 Cu 도금막이 형성될 수 있고, 표면 실장부품으로 이용되는 경우에는 Cu 도금층, Ni 도금층 및 Sn 도금층으로 이루어지는 도금막이 형성될 수 있다.A plating film may be formed on the external electrode 140. The plated film may be composed of, for example, a Cu plated film, or may be composed of a Cu plated layer, a Ni plated layer thereon, and a Sn plated layer thereon. For example, when the multilayer ceramic capacitor 100 is provided on a multilayer substrate, a Cu plated film may be formed, and in the case where the multilayer ceramic capacitor 100 is used as a surface mounted component, a plated film composed of a Cu plating layer, a Ni plating layer, and a Sn plating layer may be formed .

본 발명에서는 적층 세라믹 콘덴서(100)의 외부전극(140)을 실장하는 도금막을 마감 부분(termination)으로 설명하기로 한다.In the present invention, the plating film for mounting the external electrode 140 of the multilayer ceramic capacitor 100 will be described as a termination.

도 2는 본 발명의 일실시예에 따른 적층 세라믹 콘덴서 표면 처리 장치의 단면도이다.2 is a cross-sectional view of a multilayer ceramic capacitor surface treatment apparatus according to an embodiment of the present invention.

도1 및 도 2를 참조하면, 본 발명에 따른 적층 세라믹 콘덴서 표면 처리 장치는 챔버(10), 스테이지(20), 전도성 테이프층(21), 전자총(30) 및 제어부(40)를 포함하여 구성될 수 있다.1 and 2, a multilayer ceramic capacitor surface treatment apparatus according to the present invention includes a chamber 10, a stage 20, a conductive tape layer 21, an electron gun 30, and a control unit 40, .

챔버(10)는 진공 상태(Vacuum)로 내부에는 아르곤 가스가 충진되어 있다. 챔버(10) 내부는 0.03Pa로 진공배기된 후, 아르곤(Ar) 가스가 주입되어 진공도가 0.05Pa 유지될 수 있다.The chamber 10 is in a vacuum state and is filled with argon gas. The inside of the chamber 10 is evacuated to 0.03 Pa, and argon (Ar) gas is injected to maintain the degree of vacuum at 0.05 Pa.

스테이지(20)는 챔버(10) 내부에 위치하며 적층 세라믹 콘덴서(100)를 수용할 수 있다. 스테이지(20)는 펄스빔이 조사될 수 있도록 펄스빔의 조사 방향에 위치할 수 있다. 스테이지(20)는 제어부(40)의 제어에 따라 회전 및 이동이 가능하도록 마련되어 있다.The stage 20 is located inside the chamber 10 and can accommodate the multilayer ceramic capacitor 100. The stage 20 may be positioned in the irradiation direction of the pulse beam so that the pulse beam can be irradiated. The stage 20 is provided so as to be rotatable and movable under the control of the control unit 40.

스테이지(20)의 상부에는 전도성 테이프층(21)이 배치될 수 있다. 전도성 테이프층(21)은 스테이지(20)의 상부면을 따라 스테이지(20) 상부면 표면의 일부 또는 전면을 커버할 수 있도록 배치될 수 있다. 전도성 테이프층(21)의 상부면에는 적층 세라믹 콘덴서(100)를 수용하기 위한 공간이 마련될 수 있다. 전도성 테이프층(21)은 스테이지(20)상에서 발생한 열을 적층 세라믹 콘덴서(100)로 전달할 수 있다. 전도성 테이프층(21)은 우수한 열전도 특성을 가지고 있는 재료로 구성될 수 있으며, 예를 들면, 카본 테이프로 이루어질 수 있다.A conductive tape layer 21 may be disposed on the top of the stage 20. The conductive tape layer 21 may be arranged to cover a part or the entire surface of the upper surface of the stage 20 along the upper surface of the stage 20. [ A space for accommodating the multilayer ceramic capacitor 100 may be provided on the upper surface of the conductive tape layer 21. The conductive tape layer 21 can transfer heat generated on the stage 20 to the multilayer ceramic capacitor 100. The conductive tape layer 21 may be made of a material having excellent heat conduction characteristics, and may be made of, for example, carbon tape.

적층 세라믹 콘덴서(100)는 전도성 테이프층(21) 상부면을 따라 배치될 수 있다. 적층 세라믹 콘덴서(100)는 복수개의 적층 세라믹 콘덴서(100)가 전도성 테이프(21)층 상부에 소정 간격 이격하여 배치될 수 있다. 적층 세라믹 콘덴서(100)의 배열 면적과 이격 간격은 펄스빔 가속 전자의 회전 반경에 따라 달라질 수 있다.The multilayer ceramic capacitor 100 may be disposed along the upper surface of the conductive tape layer 21. [ The multilayer ceramic capacitor 100 may have a plurality of multilayer ceramic capacitors 100 spaced apart from the conductive tape 21 by a predetermined distance. The arrangement area and the spacing distance of the multilayer ceramic capacitor 100 may vary depending on the radius of rotation of the pulse beam accelerating electrons.

전자총(30)은 캐소드(31) 및 애노드(32)를 포함하는 가속 전극(33) 및 솔레노이드 코일(34)을 포함하며 플라즈마를 통하여 스테이지(20)상에 펄스빔을 조사할 수 있다. 솔레노이드 코일(34)은 챔버(10)의 외부를 따라 배치될 수 있다. 솔레노이드 코일(34)에 펄스 전류를 인가하면 자장인가에 의해 챔버 내의 전자를 이용하여 플라즈마를 발생 유지한다. 충분한 플라즈마가 생긴 후, 애노드(31) 및 캐소드(32)사이에 가속 전극 전압을 인가하면 폭발적으로 전자가 발생하고, 인가한 가속 전극 전압에 대응하여 전자는 가속된다. 이 때 전자들은 솔레노이드 코일(34)에 의해 유도된 전기 및 자기장을 이용하여 나선형 통로로 가속된다.The electron gun 30 includes an acceleration electrode 33 and a solenoid coil 34 including a cathode 31 and an anode 32 and is capable of irradiating a pulse beam onto the stage 20 through plasma. The solenoid coil 34 may be disposed along the exterior of the chamber 10. When a pulse current is applied to the solenoid coil 34, electrons in the chamber are generated and maintained by application of a magnetic field. When an accelerating electrode voltage is applied between the anode 31 and the cathode 32 after sufficient plasma has been generated, electrons are generated explosively and electrons are accelerated corresponding to the applied accelerating electrode voltage. At this time, the electrons are accelerated to the helical path by using the electric and magnetic fields induced by the solenoid coil 34.

제어부(40)는 전자총(30) 및 스테이지(20)를 제어할 수 있다. The control unit 40 can control the electron gun 30 and the stage 20. [

제어부(40)는 가속 전극(33)의 전압을 12kV 내지 13kV로 조절할 수 있다. The control unit 40 can adjust the voltage of the accelerating electrode 33 from 12 kV to 13 kV.

또한, 제어부(40)는 솔레노이드 코일(34)의 전압을 0.5 내지 1.5kV로 조절하여 펄스빔 가속 전자의 회전 반경을 조절할 수 있다. In addition, the controller 40 may adjust the voltage of the solenoid coil 34 to 0.5 to 1.5 kV to adjust the radius of rotation of the pulse beam accelerator electrons.

또한, 제어부(40)는 펄스빔이 1 내지 10회의 펄스를 가지도록 제어할 수 있다.In addition, the control unit 40 can control the pulse beam to have 1 to 10 pulses.

이 때, 제어부(40)는 전자총 및 스테이지를 제어하여 적층 세라믹 콘덴서(100)의 마감 부분(140)에 펄스빔이 조사되도록 제어할 수 있다. 즉, 제어부(40)는 적층 세라믹 콘덴서(100)의 몸체(110) 및 마감 부분(140) 중 적어도 하나에 펄스빔이 조사되도록 전자총(30) 및 스테이지(20)를 제어할 수 있다. 제어부(40)는 표면 조도(roughness)를 개선하기 위하여 적층 세라믹 콘덴서(100)의 몸체(110)및 마감 부분(140) 전체에 펄스빔을 조사하거나, 몸체(110)에만 펄스빔을 조사하거나 또는 마감 부분(140)에만 펄스빔을 조사하도록 하여 선택적으로 표면 거칠기를 개선할 수 있다. 이 때, 제어부(40)는 적층 세라믹 콘덴서(100)의 몸체(110)에 조사되는 펄스빔의 가속 전극 전압 및 펄스빔의 조사 횟수와 마감 부분(140)에 조사되는 펄스빔의 가속 전극 전압 및 펄스빔의 조사 횟수를 상이하게 조절할 수 있다. 이에 의하여, 적층 세라믹 콘덴서(100)의 몸체(110)와 마감 부분(140)의 표면 거칠기를 원하는 스펙에 따라 다양하게 조절할 수 있다.At this time, the control unit 40 controls the electron beam gun and the stage to control the pulse beam to be irradiated to the finishing portion 140 of the multilayer ceramic capacitor 100. That is, the control unit 40 may control the electron gun 30 and the stage 20 so that a pulse beam is irradiated to at least one of the body 110 and the finishing portion 140 of the multilayer ceramic capacitor 100. The control unit 40 irradiates the entire body 110 and the finishing portion 140 of the multilayer ceramic capacitor 100 with a pulse beam or irradiates a pulse beam only to the body 110 to improve the surface roughness, It is possible to selectively enhance the surface roughness by irradiating only the finishing portion 140 with a pulse beam. At this time, the controller 40 controls the acceleration electrode voltage of the pulse beam irradiated on the body 110 of the multilayer ceramic capacitor 100 and the number of irradiation of the pulse beam, the acceleration electrode voltage of the pulse beam irradiated on the finishing portion 140, The number of irradiation times of the pulse beam can be adjusted differently. Thus, the surface roughness of the body 110 and the finishing portion 140 of the multilayer ceramic capacitor 100 can be variously adjusted according to a desired specification.

도3 은 본 발명의 실시예에 따른 적층 세라믹 콘덴서 표면 처리 결과를 설명하기 위한 이미지이다. 3 is an image for explaining the result of the multilayer ceramic capacitor surface treatment according to the embodiment of the present invention.

도3은 가속 전극 전압(Va)을 변화시켜 펄스빔을 조사한 경우 적층 세라믹 콘덴서의 몸체와 마감 부분의 SEM(Scanning Electron Microscope)이미지이다. 도3을 참조하면, 가속 전극 전압(Va)이 15kV, 14kV에서 13kV로 감소되었을 때 몸체의 크랙(crack)이 현저하게 감소되었음을 확인할 수 있다. 또한, 가속 전극 전압(Va)이 11kV인 경우, 12kV인 경우와 비교하여 몸체와 마감 부분의 광택이 현저하게 낮아지는 것을 확인할 수 있다. 따라서, 가속 전극 전압(Va)을 12kV 내지 13kV로 하여 펄스빔을 조사할 때, 적층 세라믹 콘덴서의 몸체와 마감 부분의 광택이 현저하게 개선됨과 동시에 크랙 발생을 유의미하게 억제할 수 있음을 확인할 수 있다.3 is an SEM (Scanning Electron Microscope) image of a body and a closed portion of the multilayer ceramic capacitor when a pulse beam is irradiated by varying the accelerating electrode voltage Va. Referring to FIG. 3, when the accelerating electrode voltage Va is decreased from 15 kV and 14 kV to 13 kV, it can be seen that the crack of the body is remarkably reduced. Further, when the accelerating electrode voltage Va is 11 kV, it can be confirmed that the gloss of the body and the finish portion is remarkably lower than that in the case of 12 kV. Therefore, it can be confirmed that when the pulse beam is irradiated with the accelerating electrode voltage Va of 12 kV to 13 kV, the luster of the body and the finishing portion of the multilayer ceramic capacitor is remarkably improved and the generation of cracks can be significantly suppressed .

도4 내지 도9는 본 발명의 실시예에 따른 적층 세라믹 콘덴서의 마감 처리 결과와 비교하기 위한 비교예를 설명하기 위한 도면이다.4 to 9 are views for explaining a comparative example for comparison with the result of the finishing treatment of the multilayer ceramic capacitor according to the embodiment of the present invention.

도4는 30kV의 가속 전극 전압(Va), 1.5kV의 솔레노이드 전압에 따라 30mm의조사 높이에서 10회의 펄스빔이 도금 처리 되지 않은 마감 부분에 조사된 경우의 표면 이미지이다. 도4를 참조하면, 펄스빔의 조사에 의하여 너무 높은 에너지 밀도로 인해 도금 처리 되지 않은 세라믹에 표면 공극이 생성되고, 표면(surface), 상단 가장자리(edge) 및 측면 가장자리(side edge) 모두 손상되어 있는 것을 확인할 수 있다.Fig. 4 is a surface image in the case where ten pulsed beams at 30 mm irradiation height are irradiated to a non-plated finish portion in accordance with an accelerating electrode voltage Va of 30 kV and a solenoid voltage of 1.5 kV. Referring to FIG. 4, by irradiation of the pulse beam, surface voids are generated in the unplated ceramic due to too high an energy density, and both the surface, the upper edge and the side edge are damaged .

도5는 30kV의 가속 전극 전압(Va), 1.5kV의 솔레노이드 전압에 따라 30mm의 조사 높이에서 10회의 펄스빔이 Cu 및 Glass로 도금 처리된 마감 부분에 조사된 경우의 표면 이미지이다. 도5를 참조하면, 빠른 용융 및 재응고로 인해 마감 부분이 용해 및 수축되었음을 확인할 수 있다. 또한, 마감 부분의 표면(surface의 우측부분)은 연마(polished) 되었으나, 몸체의 표면(surface의 좌측 부분)은 LPEB 조사에 의해 큰 손상을 입었음을 확인할 수 있다.FIG. 5 is a surface image when 10 pulsed beams at 30 mm irradiation height are irradiated to Cu and glass-finished portions, according to an accelerating electrode voltage (Va) of 30 kV and a solenoid voltage of 1.5 kV. Referring to FIG. 5, it can be confirmed that the finished portion is dissolved and shrunk due to rapid melting and re-solidification. In addition, the surface of the finishing portion (right portion of the surface) was polished, but the surface of the body (the left portion of the surface) was found to be severely damaged by LPEB irradiation.

도6은 30kV의 가속 전극 전압(Va), 1.5kV의 솔레노이드 전압에 따라 30mm의 조사 높이에서 10회의 펄스빔이 Cu, Glass및 Sn로 도금 처리된 마감 부분에 조사된 경우의 표면 이미지이다. 도6을 참조하면, 마감 부분은 펄스빔 조사로 양호한 상태로 연마되으나, 몸체 표면(surface의 좌측 부분)은 크게 손상되었음을 확인할 수 있다. 따라서, 마감 부분과 몸체 표면이 동시에 양호하게 연마되기 위해서는 가속 전극 전압(Va)의 크기를 감소시켜야 한다.FIG. 6 is a surface image when 10 pulsed beams are irradiated to Cu, Glass and Sn-finished portions at an irradiation height of 30 mm according to an accelerating electrode voltage (Va) of 30 kV and a solenoid voltage of 1.5 kV. Referring to FIG. 6, it can be seen that the finishing portion is polished in a good state by the pulse beam irradiation, but the surface of the body (the left portion of the surface) is greatly damaged. Therefore, the size of the accelerating electrode voltage Va must be reduced in order for the finishing portion and the body surface to be simultaneously polished well.

도7은 30kV의 가속 전극 전압(Va), 1.5kV의 솔레노이드 전압에 따라 30mm의 조사 높이에서 1회의 펄스빔이 몸체에 조사된 경우의 단면 SEM 이미지이다. 도7을 참조하면, 세라믹으로 이루어진 몸체 표면은 펄스빔 조사에 의하여 수많은 균열이 발생하고 치명적으로 손상되었음을 확인할 수 있다. 또한, 세라믹과 내부 전극 사이는 큰 열경사(thermal gradient)에 의하여 갈라져있는 것을 확인할 수 있으며, 균질 구조를 나타내는 몸체 표면에 펄스빔이 조사된 후 기공이 적은 재응고층이 형성되었음을 확인할 수 있다.FIG. 7 is a cross-sectional SEM image obtained when one pulse beam is irradiated onto the body at an irradiation height of 30 mm according to an accelerating electrode voltage Va of 30 kV and a solenoid voltage of 1.5 kV. Referring to FIG. 7, it can be seen that the surface of the body made of ceramics is cracked and fatally damaged by the pulse beam irradiation. In addition, it can be seen that the ceramic and the internal electrode are separated by a large thermal gradient, and it can be confirmed that after the pulse beam is irradiated on the surface of the body showing the homogeneous structure, a re-adherence layer with less pores is formed.

도8은 20kV의 가속 전극 전압(Va), 1.2kV의 솔레노이드 전압에 따라 30mm의 조사 높이에서 1회의 펄스빔이 몸체에 조사된 경우의 단면 SEM 이미지이다. 도8을 참조하면, 가속 전극 전압(Va)을 20kV로 감소시킴으로써 펄스빔 조사 후 균질 비정질 재응고층이 형성되었으며, 크랙의 크기가 대부분 감소되었음을 확인할 수 있다. 그러나, 여전히 고밀도 미세 균열이 펄스빔 조사에 의하여 생성되었으며, 몸체와 내부전극의 계면에서 미세한 박리가 관찰되었다.Fig. 8 is a cross-sectional SEM image obtained when one pulse beam is irradiated onto the body at an irradiation height of 30 mm according to an accelerating electrode voltage Va of 20 kV and a solenoid voltage of 1.2 kV. Referring to FIG. 8, by decreasing the acceleration electrode voltage Va to 20 kV, a homogeneous amorphous recoat layer was formed after the pulse beam irradiation, and it was confirmed that the size of the crack was mostly reduced. However, high-density microcracks were still generated by the pulse beam irradiation, and minute delamination was observed at the interface between the body and the internal electrode.

도9는 15kV의 가속 전극 전압(Va), 1.0kV의 솔레노이드 전압에 따라 30mm의 조사 높이에서 1회의 펄스빔이 몸체에 조사된 경우의 단면 SEM 이미지이다. 도9를 참조하면, 가속 전극 전압(Va)을 15kV로 감소시킴으로써 미세한 크랙이 간헐적으로만 생성되었으며, 몸체와 내부전극의 계면에서 박리가 관찰되지 않았다. 또한, 펄스빔 조사 후 크랙 밀도가 크게 감소하였으나 크랙 발생을 더 억제시키기 위해서는 가속 전극 전압(Va)의 추가적인 감소가 필요함을 확인할 수 있다.Fig. 9 is a cross-sectional SEM image obtained when one pulse beam is irradiated onto the body at an irradiation height of 30 mm according to an accelerating electrode voltage Va of 15 kV and a solenoid voltage of 1.0 kV. Referring to FIG. 9, by decreasing the accelerating electrode voltage Va to 15 kV, fine cracks were only generated intermittently, and no peeling was observed at the interface between the body and the internal electrode. In addition, although the crack density greatly decreases after the pulse beam irradiation, it can be confirmed that further reduction of the accelerating electrode voltage Va is required to further suppress the occurrence of cracks.

다시 도3을 참조하면, 본 발명의 실시예에 따라 12kV 내지 13kV의 가속 전극 전압에 따라 펄스빔을 조사할 경우 적층 세라믹 콘덴서의 몸체와 마감 부분 모두에서 크랙 발생이 현저하게 억제되는 것을 확인할 수 있다. 또한, 다른 가속 전극 전압의 범위와 비교하여 연마 정도가 현저하게 개선되었음을 확인할 수 있다.Referring again to FIG. 3, when a pulse beam is irradiated according to an accelerating electrode voltage of 12 kV to 13 kV according to an embodiment of the present invention, cracks are remarkably suppressed in both the body and the finishing portion of the multilayer ceramic capacitor . In addition, it can be confirmed that the degree of polishing is remarkably improved as compared with the range of other accelerating electrode voltages.

도10은 본 발명의 일실시예에 따른 적층 세라믹 콘덴서의 표면 처리 방법의 순서도이다.10 is a flowchart of a surface treatment method of a multilayer ceramic capacitor according to an embodiment of the present invention.

도10을 참조하면, 먼저, 챔버 내의 스테이지상에 전도성 테이프층을 배치한다. 전도성 테이프층은 스테이지의 상부면을 따라 연속적으로 배치될 수 있으며, 예를 들면 카본 테이프로 이루어질 수 있다(S1001).Referring to Fig. 10, first, a conductive tape layer is disposed on a stage in a chamber. The conductive tape layer may be disposed continuously along the upper surface of the stage, and may be made of, for example, carbon tape (S1001).

다음으로, 전도성 테이프층 상부에 적층 세라믹 콘덴서를 배치한다. 적층 세라믹 콘덴서는 복수개의 적층 세라믹 콘덴서가 상호간 소정 간격 이격하여 배치될 수 있다(S1002).Next, a multilayer ceramic capacitor is disposed on the conductive tape layer. The multilayer ceramic capacitor may be arranged such that a plurality of multilayer ceramic capacitors are spaced apart from each other by a predetermined distance (S1002).

다음으로, 제어부는 솔레노이드 코일에 펄스 전류를 인가하여 챔버내에 플라즈마를 생성한다. 챔버는 진공 상태로 내부에는 아르곤 가스가 충진되어 있다. 챔버 내부는 0.03Pa로 진공배기된 후, 아르곤(Ar) 가스가 주입되어 진공도가 0.05Pa 유지되어 있다. 이 때, 솔레노이드 코일에 펄스 전류가 인가되면 자장인가에 의해 챔버 내의 전자를 이용하여 플라즈마가 발생 유지된다(S1003).Next, the control unit applies a pulse current to the solenoid coil to generate a plasma in the chamber. The chamber is in a vacuum state and is filled with argon gas. The interior of the chamber was evacuated to 0.03 Pa and then argon (Ar) gas was injected to maintain the degree of vacuum at 0.05 Pa. At this time, when a pulse current is applied to the solenoid coil, plasma is generated and maintained using electrons in the chamber by application of a magnetic field (S1003).

다음으로, 제어부는 챔버내의 캐소드 및 애노드를 포함하는 가속 전극의 전압을 12kV 내지 13kV로 조절한다. 제어부는 캐소드에 고전압을 인가하여 애노드 및 캐소드 사이에 12kV 내지 13kV 가속 전압을 형성한다(S1004).Next, the control unit adjusts the voltage of the acceleration electrode including the cathode and the anode in the chamber from 12 kV to 13 kV. The control unit applies a high voltage to the cathode to form an acceleration voltage of 12 kV to 13 kV between the anode and the cathode (S1004).

다음으로, 가속 전극 사이에 펄스빔이 생성된다. 충분한 플라즈마가 생긴 후, 애노드 및 캐소드 사이에 가속 전압을 인가하면 폭발적으로 전자가 발생하고, 인가한 가속 전압에 대응하여 전자가 가속되어 펄스빔이 생성된다(S1005).Next, a pulse beam is generated between the acceleration electrodes. After sufficient plasma is generated, when an acceleration voltage is applied between the anode and the cathode, electrons are generated explosively, and electrons are accelerated corresponding to the applied acceleration voltage to generate a pulse beam (S1005).

다음으로, 펄스빔이 솔레노이드 코일에 의하여 나선형으로 가속되어 스테이지상의 적층 세라믹 콘덴서에 조사된다. 전자들은 솔레노이드 코일에 의해 유도된 전기 및 자기장을 이용하여 나선형 통로로 가속되어 스테이지상의 적층 세라믹 콘덴서에 조사된다(S1006).Next, the pulse beam is spirally accelerated by the solenoid coil and irradiated to the multilayer ceramic capacitor on the stage. The electrons are accelerated by the helical path using the electric and magnetic fields induced by the solenoid coil and irradiated to the multilayer ceramic capacitor on the stage (S1006).

본 실시예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA(field-programmable gate array) 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.As used in this embodiment, the term " portion " refers to a hardware component such as software or an FPGA (field-programmable gate array) or ASIC, and 'part' performs certain roles. However, 'part' is not meant to be limited to software or hardware. &Quot; to " may be configured to reside on an addressable storage medium and may be configured to play one or more processors. Thus, by way of example, 'parts' may refer to components such as software components, object-oriented software components, class components and task components, and processes, functions, , Subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays, and variables. The functions provided in the components and components may be further combined with a smaller number of components and components or further components and components. In addition, the components and components may be implemented to play back one or more CPUs in a device or a secure multimedia card.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that

10: 챔버
20: 스테이지
30: 전자총
40: 제어부
100: 적층 세라믹 콘덴서
110: 몸체
120: 세라믹층
130: 내부전극
140: 외부전극
10: chamber
20: stage
30: Electron gun
40:
100: Multilayer Ceramic Capacitor
110: Body
120: Ceramic layer
130: internal electrode
140: external electrode

Claims (11)

내부에 플라즈마가 형성되는 챔버;
상기 챔버내에 위치하며 상부면에 전도성 테이프층이 배치되고, 상기 전도성테이프층의 상부면에는 적층 세라믹 콘덴서(MLCC, Multi-Layer Ceramic Capacitor)를 수용하기 위한 공간이 마련되는 스테이지;
캐소드 및 애노드를 포함하는 가속 전극 및 솔레노이드 코일을 포함하며 상기 플라즈마를 통하여 상기 스테이지상에 펄스빔을 조사하는 전자총 및
상기 전자총 및 상기 스테이지를 제어하는 제어부를 포함하며,
상기 제어부는 상기 가속 전극의 전압을 12kV 내지 13kV로 조절하는 적층 세라믹 콘덴서 표면 처리 장치.
A chamber in which a plasma is formed;
A stage disposed in the chamber and having a conductive tape layer disposed on an upper surface thereof and a space for accommodating a multi-layer ceramic capacitor (MLCC) on an upper surface of the conductive tape layer;
An electron gun including an accelerating electrode including a cathode and an anode and a solenoid coil and irradiating a pulse beam onto the stage through the plasma,
And a control unit for controlling the electron gun and the stage,
Wherein the controller adjusts the voltage of the acceleration electrode to 12 kV to 13 kV.
제1항에 있어서,
상기 전도성 테이프층은 카본 테이프를 포함하는 적층 세라믹 콘덴서 표면 처리 장치.
The method according to claim 1,
Wherein the conductive tape layer comprises a carbon tape.
제2항에 있어서,
복수개의 적층 세라믹 콘덴서가 상기 전도성 테이프층 상부에 소정 간격 이격하여 배치되는 적층 세라믹 콘덴서 표면 처리 장치.
3. The method of claim 2,
Wherein a plurality of multilayer ceramic capacitors are disposed above the conductive tape layer at a predetermined distance.
제1항에 있어서, 상기 제어부는
상기 전자총 및 상기 스테이지를 제어하여 상기 적층 세라믹 콘덴서의 마감 부분(termination)에 상기 펄스빔이 조사되도록 제어하는 적층 세라믹 콘덴서 표면 처리 장치.
The apparatus of claim 1, wherein the control unit
And controls the electron gun and the stage to control the pulse beam to be irradiated to the termination of the multilayer ceramic capacitor.
제1항에 있어서,
상기 제어부는 상기 솔레노이드 코일의 전압을 0.5 내지 1.5kV로 조절하여 상기 펄스빔 가속 전자의 회전 반경을 조절하는 적층 세라믹 콘덴서 표면 처리 장치.
The method according to claim 1,
Wherein the controller adjusts the voltage of the solenoid coil to 0.5 to 1.5 kV to adjust the radius of rotation of the pulse beam accelerator electron.
챔버 내의 스테이지상에 전도성 테이프층을 배치하는 단계;
상기 전도성 테이프층 상부에 적층 세라믹 콘덴서를 배치하는 단계;
솔레노이드 코일에 펄스 전류를 인가하여 챔버내에 플라즈마를 생성하는 단계;
챔버내의 캐소드 및 애노드를 포함하는 가속 전극의 전압을 12kV 내지 13kV로 조절하는 단계;
상기 가속 전극 사이에 펄스빔이 생성되는 단계;
상기 펄스빔이 솔레노이드 코일에 의하여 나선형으로 가속되어 스테이지상의 적층 세라믹 콘덴서에 조사되는 단계를 포함하는 적층 세라믹 콘덴서 표면 처리 방법.
Disposing a conductive tape layer on the stage in the chamber;
Disposing a multilayer ceramic capacitor on the conductive tape layer;
Generating a plasma in the chamber by applying a pulse current to the solenoid coil;
Adjusting the voltage of the acceleration electrode including the cathode and the anode in the chamber from 12 kV to 13 kV;
Generating a pulse beam between the acceleration electrodes;
Wherein the pulse beam is spirally accelerated by a solenoid coil and irradiated to the multilayer ceramic capacitor on the stage.
제6항에 있어서,
상기 전도성 테이프층은 카본 테이프를 포함하는 적층 세라믹 콘덴서 표면 처리 방법.
The method according to claim 6,
Wherein the conductive tape layer comprises a carbon tape.
제7항에 있어서,
복수개의 적층 세라믹 콘덴서가 상기 전도성 테이프층 상부에 소정 간격 이격하여 배치되는 적층 세라믹 콘덴서 표면 처리 방법.
8. The method of claim 7,
Wherein a plurality of multilayer ceramic capacitors are disposed on the conductive tape layer at a predetermined interval.
제6항에 있어서,
상기 제어부가 상기 솔레노이드 코일의 전압을 0.5 내지 1.5kV로 조절하여 상기 펄스빔 가속 전자의 회전 반경을 조절하는 단계를 더 포함하는 적층 세라믹 콘덴서 표면 처리 방법.
The method according to claim 6,
Wherein the control unit adjusts the voltage of the solenoid coil to 0.5 to 1.5 kV to adjust the radius of rotation of the pulse beam accelerating electrons.
제6항에 있어서,
상기 전자총 및 상기 스테이지를 제어하여 상기 적층 세라믹 콘덴서의 마감(termination) 부분에 상기 펄스빔이 조사되도록 제어하는 단계를 더 포함하는 적층 세라믹 콘덴서 표면 처리 방법.
The method according to claim 6,
And controlling the electron gun and the stage to control the pulse beam to be irradiated to a termination portion of the multilayer ceramic capacitor.
제6항에 있어서,
상기 펄스빔이 조사된 적층 세라믹 콘덴서 표면을 코팅하는 단계를 더 포함하는 적층 세라믹 콘덴서 표면 처리 방법.
The method according to claim 6,
Further comprising the step of coating the surface of the multilayer ceramic capacitor irradiated with the pulse beam.
KR1020170176929A 2017-12-21 2017-12-21 Apparatus and method for treating surface of multi-layer ceramic capacitor KR102045535B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170176929A KR102045535B1 (en) 2017-12-21 2017-12-21 Apparatus and method for treating surface of multi-layer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170176929A KR102045535B1 (en) 2017-12-21 2017-12-21 Apparatus and method for treating surface of multi-layer ceramic capacitor

Publications (2)

Publication Number Publication Date
KR20190075385A true KR20190075385A (en) 2019-07-01
KR102045535B1 KR102045535B1 (en) 2019-11-15

Family

ID=67255666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170176929A KR102045535B1 (en) 2017-12-21 2017-12-21 Apparatus and method for treating surface of multi-layer ceramic capacitor

Country Status (1)

Country Link
KR (1) KR102045535B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005011A (en) * 2005-06-21 2007-01-11 Sodick Co Ltd Electron beam irradiation apparatus for reforming surface
JP2013161647A (en) * 2012-02-06 2013-08-19 Hitachi High-Technologies Corp Charged particle beam device and wiring method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005011A (en) * 2005-06-21 2007-01-11 Sodick Co Ltd Electron beam irradiation apparatus for reforming surface
JP2013161647A (en) * 2012-02-06 2013-08-19 Hitachi High-Technologies Corp Charged particle beam device and wiring method

Also Published As

Publication number Publication date
KR102045535B1 (en) 2019-11-15

Similar Documents

Publication Publication Date Title
US7838133B2 (en) Deposition of perovskite and other compound ceramic films for dielectric applications
US9336952B2 (en) Multilayer ceramic electronic part and method of manufacturing the same
JP5148488B2 (en) Multilayer thin film capacitor and method and apparatus for manufacturing the same
CN102568822A (en) Multilayer ceramic condenser and method of manufacturing the same
JP2013048208A (en) Multilayer ceramic electronic component
KR20030051352A (en) Method and apparatus for forming semiconductor wire, method and apparatus for fabricating semiconductor device, and wafer
WO2011013525A1 (en) Plasma processing device and printed wiring board manufacturing method
WO2021029333A1 (en) Resin surface hydrophilization method, plasma treatment device, laminate body and laminate body production method
JP3853565B2 (en) Thin film laminate, capacitor and manufacturing method and manufacturing apparatus thereof
JP2000277373A (en) Manufacture of electronic component having terminal electrodes
KR102045535B1 (en) Apparatus and method for treating surface of multi-layer ceramic capacitor
JPH09205038A (en) Production of multilayered ceramic electronic element
KR20090099275A (en) Green sheet for multi-layered electronics parts and manufacturing method for green chip using thereof
JP2001313228A (en) Method and device for manufacturing laminate
US6954350B2 (en) Ceramic layered product and method for manufacturing the same
JP7471074B2 (en) Film forming method and film forming apparatus
CN209798085U (en) Plasma surface treatment device
KR20220067267A (en) Grid apparatus having a beam control function in semiconductor processing system
WO1999030336A1 (en) A method and apparatus for the production of multilayer electrical components
JP2004031940A (en) Manufacturing method of laminate and manufacturing apparatus for laminate
JP3461751B2 (en) Laminated body manufacturing method and laminated body manufacturing apparatus
JP7382809B2 (en) Film-forming method and film-forming equipment
US11854748B2 (en) Thin film high polymer laminated capacitor manufacturing method
US11996240B2 (en) Electronic component having a body and sealing thin film disposed in a microhole of the body
TWI435689B (en) Complex insulating layer and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant