KR20190074543A - Apparatus for chechking a connection falut and display device having the same - Google Patents

Apparatus for chechking a connection falut and display device having the same Download PDF

Info

Publication number
KR20190074543A
KR20190074543A KR1020170175981A KR20170175981A KR20190074543A KR 20190074543 A KR20190074543 A KR 20190074543A KR 1020170175981 A KR1020170175981 A KR 1020170175981A KR 20170175981 A KR20170175981 A KR 20170175981A KR 20190074543 A KR20190074543 A KR 20190074543A
Authority
KR
South Korea
Prior art keywords
circuit board
cable
line
test signal
terminal
Prior art date
Application number
KR1020170175981A
Other languages
Korean (ko)
Other versions
KR102445432B1 (en
Inventor
김현욱
김상윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170175981A priority Critical patent/KR102445432B1/en
Publication of KR20190074543A publication Critical patent/KR20190074543A/en
Application granted granted Critical
Publication of KR102445432B1 publication Critical patent/KR102445432B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Substances (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

According to the present invention, a display device comprises: a connection fault checking determination unit, a master circuit board, a data driving unit, first and second slave circuit boards, and connectors. The connection fault checking determination unit generates a test signal, transmits the test signal to a first terminal, and is fed back the test signal to a second terminal. The master circuit board includes: an insertion line connected to the first terminal; and an out line connected to the second terminal. The first and second slave circuit boards are individually connected to the master circuit board connected via a first cable group including a plurality of cables. The data driving unit is individually connected to the first and second slave circuit boards via a second cable group including a plurality of cables. The connectors connect the cables belonging to the first and the second cable group and the master circuit board or the first or second slave circuit boards. The cables and the first and second circuit boards include a connection checking loop on which wires connected to each other to connect the insertion line and the out line are arranged.

Description

체결 불량 확인 장치 및 이를 포함하는 표시장치{APPARATUS FOR CHECHKING A CONNECTION FALUT AND DISPLAY DEVICE HAVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a device for confirming a fastening failure and a display device including the same. BACKGROUND OF THE INVENTION [0002]

본 발명은 커넥터들의 체결 불량을 확인할 수 있는 체결 불량 확인 장치 및 이를 포함하는 표시장치에 관한 것이다.The present invention relates to a fastening failure confirmation device capable of confirming a failure in fastening of connectors and a display device including the same.

표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고 픽셀들이 매트릭스 형태로 배치된다. 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트펄스가 순차적으로 공급된다. 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다. The display device is arranged such that the data lines and the gate lines are orthogonal and the pixels are arranged in a matrix form. Video data voltages to be displayed are supplied to the data lines and gate pulses are sequentially supplied to the gate lines. The video data voltage is supplied to the pixels of the display line to which the gate pulse is supplied and all of the display lines are sequentially scanned by the gate pulse to display the video data.

근래에는 해상도가 높아지고 대화면을 갖는 표시패널이 등장하면서, 표시패널을 구동하는 구동 회로부를 분할하는 방법을 이용하고 있다. 각각의 구동 회로부들은 마스터 구동회로부와 커넥터 및 케이블을 통해서 구동신호들을 공급받는다. 구동 회로부들이 늘어나면서 커넥터로 연결되는 케이블의 개수도 늘어난다. 커넥터들과 케이블들 간의 물리적 결합이 완전치 않을 경우에는 구동전압이 정상적인 경로로 흐르지 못하고 특정 영역에서 과전류로 인한 번트(Burnt) 현상이 발생할 뿐 아니라, 구동 불량이 발생하는 문제점이 나타난다. 또한, 유기발광 다이오드 표시장치에서 케이블들 간의 체결 불량이 발생하면, 유기발광 다이오드 및 이를 구동하는 구동 트랜지스터의 열화 보상 및 문턱전압 등의 특성 보상을 진행할 수 없게 된다.In recent years, a method of dividing a drive circuit portion for driving a display panel while using a display panel having a large resolution and a large surface appearance is used. Each of the driving circuit portions is supplied with driving signals through a master driving circuit portion, a connector, and a cable. As the driving circuit portions are stretched, the number of cables connected to the connector also increases. If the physical connection between the connectors and the cables is not perfect, the driving voltage does not flow through the normal path, and a burnt phenomenon occurs due to an overcurrent in a specific region, and a driving failure occurs. In addition, if the connection failure between the cables occurs in the organic light emitting diode display device, degradation compensation of the organic light emitting diode and the driving transistor for driving the organic light emitting diode and characteristics compensation such as threshold voltage can not be performed.

본 발명은 체결 불량으로 인한 번트 현상, 구동 불량, 보상 불능이 발생하는 것을 방지하기 위한 체결 불량 확인 장치 및 이를 포함하는 표시장치를 제공하기 위한 것이다.An object of the present invention is to provide a fastening failure checking device for preventing occurrence of a bunt phenomenon, a driving failure, and an incapability compensation due to a fastening failure, and a display device including the same.

본 발명에 의한 표시장치는 체결 불량 확인 판단부, 마스터 회로기판, 데이터 구동부, 제1 및 제2 슬레이브 회로기판들과 커넥터들을 포함한다. 체결 불량 확인 판단부는 테스트 신호를 생성하고, 제1 단자로 테스트 신호를 송신하고 제2 단자로 테스트 신호를 피드백 받는다. 마스터 회로기판은 제1 단자와 연결된 인입 라인; 및 제2 단자와 연결된 아웃 라인을 포함한다. 제1 및 제2 슬레이브 회로기판은 복수의 케이블을 포함하는 제1 케이블 그룹을 통해서 연결되는 마스터 회로기판과 개별적으로 연결된다. 데이터 구동부는 복수의 케이블을 포함하는 제2 케이블 그룹을 통해서 제1 및 제2 슬레이브 회로기판과 개별적으로 연결된다. 커넥터들은 제1 및 제2 케이블 그룹들에 속하는 각각의 케이블과 마스터 회로기판 또는 제1 슬레이브 회로기판 또는 제2 슬레이브 회로기판을 연결시킨다. 케이블들 및 1 및 제2 회로기판은, 인입 라인과 아웃 라인을 연결하도록 서로 접속되는 배선들을 배치된 체결 확인 루프를 포함한다. The display device according to the present invention includes a fastening failure confirmation unit, a master circuit board, a data driver, first and second slave circuit boards and connectors. The fastening failure confirmation determiner generates a test signal, and transmits a test signal to the first terminal and a test signal to the second terminal. The master circuit board includes an inlet line connected to the first terminal; And an outline connected to the second terminal. The first and second slave circuit boards are individually connected to a master circuit board connected through a first cable group comprising a plurality of cables. The data driver is separately connected to the first and second slave circuit boards through a second cable group including a plurality of cables. The connectors connect each of the cables belonging to the first and second cable groups to the master circuit board or the first slave circuit board or the second slave circuit board. The cables and the first and second circuit boards include a fastening confirmation loop in which wires are connected to each other to connect the incoming line and the outline.

본 발명은 구동전압을 인가하기 이전에 커넥터 연결 상태를 미리 확인하여, 커넥터 연결 불량이 의심스러운 상황에서는 불량 유무를 다시 확인할 수 있다. 따라서, 표시패널의 제작 과정에서 커넥터 불량으로 인한 제품 파손을 방지할 수 있다. 또한, 본 발명은 체결 불량으로 인한 구동 불량이 발생하는 것을 미연에 방지할 수 있다.The present invention can check the connector connection state before applying the driving voltage in advance and confirm whether there is a defect in a situation where the connector connection failure is suspicious. Therefore, it is possible to prevent damage to the product due to connector failure during the manufacturing process of the display panel. Further, the present invention can prevent the occurrence of a driving failure due to a poor engagement.

도 1 및 도 2는 제1 실시 예에 의한 체결 불량 확인 장치를 나타내는 도면이다.
도 3은 FPGA에서의 파워 시퀀스를 나타내는 도면이다.
도 4는 체결 불량 확인 판단부의 동작을 설명하는 도면이다.
도 5는 제2 실시 예에 의한 체결 불량 확인 장치를 나타내는 도면이다.
도 6은 본 발명에 의한 표시장치를 나타내는 도면이다.Figs. 1 and 2 are views showing a fastening failure checking apparatus according to the first embodiment. Fig.
3 is a diagram showing a power sequence in an FPGA.
Fig. 4 is a view for explaining the operation of the engagement failure confirmation determiner; Fig.
5 is a view showing a fastening failure checking device according to the second embodiment.
6 is a view showing a display device according to the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 1은 본 발명에 의한 커넥터 체결 불량 확인 장치를 나타내는 도면이다. 도 2는 케이블과 제1 회로기판 및 제2 회로기판을 연결시키는 커넥터를 나타내는 도면이다.1 is a view showing an apparatus for confirming connector fastening failure according to the present invention. 2 is a view showing a connector for connecting a cable to a first circuit board and a second circuit board.

도 1 및 도 2를 참조하면, 제1 실시 예에 의한 커넥터 체결 불량 확인 장치는 체결 불량 확인 판단부(10), 제1 회로기판(100), 제2 회로기판(200) 및 케이블(300)을 포함한다. 1 and 2, an apparatus for confirming the connector fastening failure according to the first embodiment includes a fastening failure confirmation determiner 10, a first circuit board 100, a second circuit board 200, and a cable 300, .

체결 불량 확인 판단부(10)는 테스트 신호(Sc)를 생성하고, 제1 단자(Out)로 테스트 신호를 송신한다. 체결 불량 확인 판단부(10)는 제2 단자(In)로 테스트 신호(Sc)를 피드백 받는다. The engagement failure confirmation determiner 10 generates the test signal Sc and transmits the test signal to the first terminal Out. The fastening defect confirmation determiner 10 receives the test signal Sc as a feedback signal to the second terminal In.

제1 회로기판(100)은 제1 단자(Out)와 연결된 인입 라인(IL) 및 상기 제2 단자(In)와 연결된 아웃 라인(OL)을 포함한다.The first circuit board 100 includes an incoming line IL connected to a first terminal Out and an out line OL connected to the second terminal In.

케이블(300)은 제1 커넥터(CON1)를 통해서 제1 회로기판(100)과 연결되고, 제2 커넥터(CON2)를 통해서 제2 회로기판(200)과 연결된다. 케이블(300)은 제1 회로기판(100)의 인입 라인(IL)과 연결된 제1 연결 라인(CL1) 및 제1 회로기판(100)의 아웃 라인(OL)과 연결된 제2 연결 라인(CL2)을 포함한다. The cable 300 is connected to the first circuit board 100 through the first connector CON1 and to the second circuit board 200 through the second connector CON2. The cable 300 is connected to the first connection line CL1 connected to the lead line IL of the first circuit board 100 and the second connection line CL2 connected to the outline OL of the first circuit board 100, .

제2 회로기판(200)은 제2 커넥터(CON2)를 통해서 케이블(300)과 연결된다. 제2 회로기판(200)은 케이블(300)의 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)을 서로 연결시키기 위한 라우팅 라인(RL)을 포함한다.The second circuit board 200 is connected to the cable 300 through the second connector CON2. The second circuit board 200 includes a routing line RL for connecting the first connection line CL1 and the second connection line CL2 of the cable 300 to each other.

제1 커넥터(CON1)는 제1 더미 핀(DP1) 및 제2 더미 핀(DP2)을 포함한다. 제1 더미 핀(DP1)은 인입 라인(IL)과 제1 연결 라인(CL1)을 접속시킨다. 제2 더미 핀(DP2)은 아웃 라인(OL)과 제2 연결 라인(CL2)을 접속시킨다. The first connector CON1 includes a first dummy pin DP1 and a second dummy pin DP2. The first dummy pin DP1 connects the lead line IL and the first connection line CL1. The second dummy pin DP2 connects the outline OL and the second connection line CL2.

제2 커넥터(CON2)는 제3 더미 핀(DP3) 및 제4 더미 핀(DP4)을 포함한다. 제3 더미 핀(DP3)은 제1 연결 라인(CL1)과 라우팅 라인(RL)의 일단을 접속시킨다. 제4 더미 핀(DP4)은 제2 연결 라인(CL2)과 라우팅 라인(RL)의 타단을 접속시킨다. The second connector CON2 includes a third dummy pin DP3 and a fourth dummy pin DP4. The third dummy pin DP3 connects the first connection line CL1 and one end of the routing line RL. The fourth dummy pin DP4 connects the second connection line CL2 and the other end of the routing line RL.

제1 회로기판(100)은 마스터 FPGA(field programmablegate array) 일 수 있고, 제2 회로기판(200)은 슬레이브 FPGA 일 수 있다. 마스터 FPGA 및 슬레이브 FPGA는 표시패널에 데이터전압을 공급하는 데이터 구동부의 타이밍 신호 및 영상 데이터를 전송하는 타이밍 콘트롤러일 수 있다. The first circuit board 100 may be a master FPGA (field programmable gate array), and the second circuit board 200 may be a slave FPGA. The master FPGA and the slave FPGA may be timing controllers for transmitting timing signals and image data of a data driver for supplying data voltages to the display panel.

FPGA는 내부 논리회로 구조를 재설정할 수 있는 집적회로이며, 논리곱(AND), 논리합(OR), 배타적 논리합(XOR), 부정(NOT) 등의 프로그래밍 가능한 논리요소와 논리요소를 연결하는 프로그래밍 가능한 연결선을 포함한다.An FPGA is an integrated circuit that can reconfigure an internal logic circuit structure and is a programmable logic element that connects logic elements with programmable logic elements such as AND, OR, XOR, Includes connection lines.

도 3은FPGA 에서 신호 전송 시퀀스를 나타내는 도면이다. 3 is a diagram showing a signal transmission sequence in an FPGA.

도 3을 참조하면, FPGA로 구현된 타이밍 콘트롤러는 디지털 고전위전압(VCC)을 공급받고, 일정 기간이 경과된 후에 아날로그 고전위전압(VDD) 및 감마전압(Gamma)을 데이터 구동부로 공급한다. 그리고, 타이밍 콘트롤러는 아날로그 하프 고전위전압(HVDD)을 데이터 구동부로 공급한다. HVDD를 전송한 이후, 타이밍 콘트롤러는 소스출력인에이블(source output enable: SOE)을 출력한다.Referring to FIG. 3, the timing controller implemented in the FPGA receives the digital high-potential voltage VCC and supplies the analog high-potential voltage VDD and the gamma voltage Gamma to the data driver after a predetermined period of time elapses. Then, the timing controller supplies the analog half high-potential voltage (HVDD) to the data driver. After transmitting the HVDD, the timing controller outputs a source output enable (SOE).

도 4는 체결 불량 확인 판단부의 동작을 설명하는 도면이다.Fig. 4 is a view for explaining the operation of the engagement failure confirmation determiner; Fig.

도 4를 참조하면, 체결 불량 확인 판단부(10)는 제1 타이밍(t1)에 제1 단자(Out)를 통해서 테스트 신호(Sc)를 인가한다. 테스트 신호(Sc)는 일정 주기를 갖는 구형파일 수 있지만, 이에 한정되지 않는다. Referring to FIG. 4, the fastening failure confirmation determiner 10 applies the test signal Sc to the first terminal Out at the first timing t1. The test signal Sc may be a spherical file having a certain period, but is not limited thereto.

체결 불량 확인 판단부(10)는 제1 단자(Out)를 통해서 전송한 테스트 신호(Sc)를 제2 단자(In)를 통해서 피드백 받는다. 체결 불량 확인 판단부(10)는 카운터(미도시)를 이용해서 제2 단자(In)로 피드백되는 테스트 신호(Sc)의 타이밍을 카운트한다. 체결 불량 확인 판단부(10)는 제1 타이밍(t1)에서부터 테스트 신호(Sc)가 피드백되는 제2 타이밍(t2)까지의 기간이 미리 설정된 기준 시간 이내이면 제1 및 제2 커넥터(CON2)를 통해서 연결된 제1 회로기판(100)과 케이블(300), 및 제2 회로기판(200)들이 정상적으로 체결된 것으로 간주한다. The engagement failure confirmation determiner 10 receives the test signal Sc transmitted through the first terminal Out through the second terminal In. The engagement failure confirmation determiner 10 counts the timing of the test signal Sc fed back to the second terminal In using a counter (not shown). If the period from the first timing t1 to the second timing t2 at which the test signal Sc is fed back is within the preset reference time, the fastening failure confirmation determiner 10 determines that the first and second connectors CON2 The first circuit board 100, the cable 300, and the second circuit board 200 connected to each other are regarded as normally connected.

만약, 제1 커넥터(CON1) 또는 제2 커넥터(CON2)의 연결이 원활하지 않다면, 제1 내지 제4 더미 핀들(DP1~DP4) 중에서 어느 하나가 접촉 불량이 발생하였다는 것을 의미한다. 이처럼, 제1 커넥터(CON1) 또는 제2 커넥터(CON2)가 정상적으로 체결되지 않은 상태에서는 테스트 신호(Sc)가 제2 단자(In)로 피드백되지 않는다. 체결 불량 확인 판단부(10)는 테스트 신호(Sc)가 일정 기간 이내에 피드백되지 않으면, 제1 커넥터(CON1) 또는 제2 커넥터(CON2)가 정상적으로 체결되지 않은 것으로 간주한다.If the connection of the first connector CON1 or the second connector CON2 is not smooth, it means that any one of the first to fourth dummy pins DP1 to DP4 has a contact failure. In this way, the test signal Sc is not fed back to the second terminal IN when the first connector CON1 or the second connector CON2 is not normally fastened. The engagement failure confirmation determiner 10 regards that the first connector CON1 or the second connector CON2 is not properly engaged unless the test signal Sc is fed back within a predetermined period.

표시패널이 대형화되면서 하나의 타이밍 콘트롤러를 이용하여 표시패널을 구동하기 어려운 경우도 발생한다. 이러한 경우, 표시패널을 둘 이상의 패널 영역으로 구분하여, 각각의 패널 영역을 구동하기 위한 데이터 구동부를 별개로 구분하기도 한다. 또한, 각각의 데이터 구동부에 타이밍 제어신호 및 영상데이터를 공급하는 슬레이브 회로기판을 별개로 구성하기도 한다. It may be difficult to drive the display panel using one timing controller while the display panel is becoming large. In this case, the display panel may be divided into two or more panel areas, and the data driver for driving the respective panel areas may be separately classified. Further, a slave circuit board for supplying a timing control signal and image data to each data driver may be separately formed.

2 개의 타이밍 콘트롤러가 제1 및 제2 슬레이브 회로기판으로 구현된 표시장치에 적용될 수 있는 체결 불량 확인 장치를 살펴보면 다음과 같다.The following will describe a fastening failure checking device that can be applied to a display device in which two timing controllers are implemented as first and second slave circuit boards.

도 5는 제2 실시 예에 의한 체결 불량 확인 장치를 나타내는 도면이다. 5 is a view showing a fastening failure checking device according to the second embodiment.

도 5를 참조하면, 제2 실시 예에 의한 커넥터 체결 불량 확인 장치는 체결 불량 확인 판단부(10), 제1 회로기판(100), 제2 회로기판(200), 제1 및 제2 케이블(310,320)을 포함한다. Referring to FIG. 5, the apparatus for confirming the connector fastening failure according to the second embodiment includes a fastening failure confirmation determiner 10, a first circuit board 100, a second circuit board 200, first and second cables 310, 320).

체결 불량 확인 판단부(10)는 테스트 신호(Sc)를 생성하고, 제1 단자(Out)로 테스트 신호를 송신한다. 그리고 체결 불량 확인 판단부(10)는 제2 단자(In)로 테스트 신호(Sc)를 피드백 받는다. 제1 회로기판(100)은 제1 단자(Out)와 연결된 인입 라인(IL) 및 상기 제2 단자(In)와 연결된 아웃 라인(OL)을 포함한다.The engagement failure confirmation determiner 10 generates the test signal Sc and transmits the test signal to the first terminal Out. Then, the engagement failure confirmation determiner 10 receives the feedback of the test signal Sc to the second terminal In. The first circuit board 100 includes an incoming line IL connected to a first terminal Out and an out line OL connected to the second terminal In.

제1 케이블(310)은 제1 커넥터(CON1)를 통해서 제1 회로기판(100)과 연결되고, 제2 커넥터(CON2)를 통해서 제2 회로기판(200)과 연결된다. 제1 케이블(310)은 제1 회로기판(100)의 인입 라인(IL) 및 제2 회로기판(200)의 라우팅 라인(RL)의 일단과 연결된 제1 연결 라인(CL1)을 포함한다. The first cable 310 is connected to the first circuit board 100 through the first connector CON1 and is connected to the second circuit board 200 through the second connector CON2. The first cable 310 includes a first connection line CL1 connected to one end of an inlet line IL of the first circuit board 100 and one end of a routing line RL of the second circuit board 200.

제2 케이블(320)은 제3 커넥터(CON3)를 통해서 제1 회로기판(100)과 연결되고, 제4 커넥터(CON4)를 통해서 제2 회로기판(200)과 연결된다. 제2 케이블(320)은 제1 회로기판(100)의 아웃 라인(OL) 및 제2 회로기판(200)의 라우팅 라인(RL)의 타단과 연결된 제2 연결 라인(CL2)을 포함한다. The second cable 320 is connected to the first circuit board 100 through the third connector CON3 and to the second circuit board 200 through the fourth connector CON4. The second cable 320 includes a second connection line CL2 connected to the outline OL of the first circuit board 100 and the other end of the routing line RL of the second circuit board 200.

제2 회로기판(200)은 제1 케이블(310)의 제1 연결 라인(CL1) 및 제2 케이블(320)의 제2 연결 라인(CL2)을 서로 연결시키기 위한 라우팅 라인(RL)을 포함한다.The second circuit board 200 includes a routing line RL for connecting the first connection line CL1 of the first cable 310 and the second connection line CL2 of the second cable 320 to each other .

이에 따라, 제1 단자(Out)로부터의 테스트 신호(Sc)는 인입 라인(IL), 제1 연결 라인(CL1), 라우팅 라인(RL), 제2 연결 라인(CL2) 및 아웃 라인(OL)을 경유하여 제2 단자(In)로 인가된다. 체결 불량 확인 판단부(10)는 제1 실시 예와 마찬가지로 일정 시간 이내에 제2 단자(In)로 테스트 신호(Sc)가 수신되는지 여부를 바탕으로 제1 내지 제4 커넥터(CON1~CON4)들의 체결 여부를 확인한다.Accordingly, the test signal Sc from the first terminal Out passes through the lead line IL, the first connection line CL1, the routing line RL, the second connection line CL2, and the outline OL. To the second terminal (In). The fastening failure confirmation determiner 10 determines whether or not the test signal Sc is received at the second terminal In within a predetermined time as in the first embodiment by fastening the first through fourth connectors CON1 through CON4 .

도 6은 본 발명에 의한 표시장치를 나타내는 도면이다. 특히 본 발명에 의한 체결 확인 감지장치가 적용된 실시 예를 도시하고 있다. 6 is a view showing a display device according to the present invention. Particularly, an embodiment in which the engagement confirmation sensing device according to the present invention is applied.

전술한 제1 및 제2 실시 예의 체결 불량 확인 장치와 결부하여 도 6을 참조하면, 본 발명의 표시장치는 제1 및 제2 표시패널(PNL1,PNL2), 마스터 회로기판(Master), 제1 및 제2 슬레이브 회로기판들(Slave1, Slave2), 체결 불량 확인 판단부(10)를 포함한다. 6, the display device of the present invention includes first and second display panels PNL1 and PNL2, a master circuit board (Master), a first display panel (first display panel) And second slave circuit boards (Slave1, Slave2) and a fastening failure confirmation determiner (10).

제1 및 제2 표시패널(PNL1, PNL2)는 데이터라인들(DL), 데이터라인들(DL)과 직교하는 게이트라인들(GL), 및 데이터라인들(DL)과 게이트라인들(GL)에 의해 정의된 매트릭스 형태로 픽셀(P)들을 포함한다. 표시패널(PNL)의 표시부(AA)는 TFT 어레이와 컬러 필터 어레이로 나뉘어질 수 있다. 표시패널(PNL)의 상판 또는 하판에 TFT 어레이가 형성될 수 있다. TFT 어레이는 데이터라인들(DL)과 게이트라인들(GL)의 교차부들에 형성된 TFT들(Thin Film Transistor, T), 데이터 신호의 전압을 충전하는 액정셀(Clc)의 픽셀 전극, 공통전압(Vcom)이 공급되는 액정셀(Clc)의 공통전극, 픽셀전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst)(미도시) 등을 포함하여 입력 영상을 표시한다. The first and second display panels PNL1 and PNL2 include data lines DL and gate lines GL orthogonal to the data lines DL and data lines DL and gate lines GL. (P) in the form of a matrix defined by < / RTI > The display portion AA of the display panel PNL can be divided into a TFT array and a color filter array. A TFT array may be formed on an upper plate or a lower plate of the display panel (PNL). The TFT array includes TFTs (Thin Film Transistors, T) formed at the intersections of the data lines DL and the gate lines GL, pixel electrodes of the liquid crystal cell Clc filling the voltage of the data signal, And a storage capacitor (Cst) (not shown) connected to the pixel electrode and holding a data voltage, and the like, and displays the input image.

표시패널(PNL)은 픽셀들이 배치된 표시부와 표시부를 둘러싸는 베젤 영역으로 구분될 수 있다. 베젤 영역에는 게이트 구동부(미도시)가 형성될 수 있다. 게이트 구동부는 드라이브 IC(DIC)를 통해 입력되는 게이트 타이밍 제어신호에 응답하여 데이터 신호에 동기되는 게이트펄스를 출력하는 시프트 레지스터(shift register)를 포함한다. 게이트 타이밍 제어신호는 스타트펄스와 시프트 클럭을 포함한다. 시프트 레지스터는 스타트펄스를 시프트 클럭 타이밍에 맞추어 게이트펄스를 시프트함으로써 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.The display panel PNL may be divided into a display portion in which pixels are arranged and a bezel region surrounding the display portion. A gate driver (not shown) may be formed in the bezel region. The gate driver includes a shift register that outputs a gate pulse synchronized with the data signal in response to a gate timing control signal input through the drive IC (DIC). The gate timing control signal includes a start pulse and a shift clock. The shift register sequentially supplies gate pulses to the gate lines GL by shifting the gate pulses by adjusting the start pulse to the shift clock timing.

표시패널(PNL)의 TFT들(T)은 게이트펄스에 따라 턴-온되어 입력 영상의 데이터가 기입되는 표시패널(PNL)의 라인을 선택한다. 시프트 레지스터는 픽셀 어레이의 TFT 어레이와 함께 동일 공정으로 표시패널(PNL)의 기판 상에 직접 형성될 수 있다.The TFTs T of the display panel PNL are turned on according to the gate pulse to select a line of the display panel PNL into which the data of the input image is written. The shift register can be formed directly on the substrate of the display panel (PNL) in the same process together with the TFT array of the pixel array.

마스터 회로기판(Master)은 타이밍 콘트롤러(101)를 포함한다. 타이밍 콘트롤러(101)는 도시하지 않은 호스트 시스템으로부터 수신되는 영상 데이터를 제1 및 제2 슬레이브 회로기판(Slave1,Slave2)으로 전송한다. 타이밍 콘트롤러(101)는 픽셀 데이터에 동기하여 수신되는 타이밍신호를 입력 받아, 데이터 구동부의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와 게이트 구동부의 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 발생한다. The master circuit board (Master) includes a timing controller (101). The timing controller 101 transfers image data received from a host system (not shown) to the first and second slave circuit boards (Slave 1 and Slave 2). The timing controller 101 receives a timing signal received in synchronization with the pixel data, and generates a data timing control signal for controlling the operation timing of the data driver and a gate timing control signal for controlling the operation timing of the gate driver.

제1 및 제2 슬레이브 회로기판(Slave1,Slave2)은 마스터 회로기판(Master)으로부터 제공받는 타이밍 제어신호 및 영상 데이터를 데이터 구동부로 전송한다. The first and second slave circuit boards Slave1 and Slave2 transmit the timing control signal and the image data provided from the master circuit board Master to the data driver.

데이터 구동부는 제1 슬레이브 회로기판(Slave1,Slave2)으로부터 제공받는 타이밍 제어신호 및 영상 데이터를 바탕으로 제1 표시패널(PNL1)을 구동하고, 제2 슬레이브 회로기판(Slave2)으로부터 제공받는 타이밍 제어신호 및 영상 데이터를 바탕으로 제2 표시패널(PNL2)을 구동한다. 데이터 구동부는 영상 데이터를 아날로그 형태의 데이터전압으로 변환하는 디지털 아날로그 변환기(Digital-to- Analog Converter, 이하 "DAC"라 함)를 포함한다. DAC는 픽셀 데이터를 감마보상전압으로 변환하여 데이터 신호의 전압을 발생한다.The data driver drives the first display panel PNL1 on the basis of the timing control signal and the image data provided from the first slave circuit boards Slave1 and Slave2 and outputs the timing control signal supplied from the second slave circuit board Slave2, And the second display panel PNL2 based on the image data. The data driver includes a digital-to-analog converter (DAC) for converting image data into an analog data voltage. The DAC converts the pixel data into a gamma compensation voltage to generate a voltage of the data signal.

도 6에 도시된 체결 확인 감지장치의 신호 전송 루프를 살펴보면 다음과 같다. The signal transmission loop of the engagement confirmation sensing apparatus shown in FIG. 6 will be described below.

체결 불량 확인 판단부(10)에서 전송한 테스트 신호(Sc)는 마스터 회로기판(Master)의 인입 라인(In)으로 전송된다. 테스트 신호(Sc)는 인입 라인(IL)과 연결된 제1 커넥터(CON1)를 경유하여 제1 케이블(311)의 제1 연결 라인(CL1)으로 전송된다. The test signal Sc transmitted from the fastening failure confirmation determiner 10 is transferred to the lead line In of the master circuit board Master. The test signal Sc is transmitted to the first connection line CL1 of the first cable 311 via the first connector CON1 connected to the lead line IL.

제1 연결 라인(CL1)은 제2 커넥터(CON2)를 통해서 제1 슬레이브 회로기판(Slave1)의 라운팅 라인(RL)과 연결된다. 라우팅 라인(RL)은 제2 케이블(312)을 통해서 데이터 구동부(S-IC)의 라우팅 라인(RL)과 연결된다. 제2 케이블(312)은 제3 및 제4 커넥터들(CON3,,CON4)을 통해서 제1 슬레이브 회로기판(Slave1)과 데이터 구동부(S-IC)를 연결시킨다. 그리고 제2 케이블(312)은 테스트 신호(Sc)를 전송하기 위한 연결 라인(CCL)을 포함한다. The first connection line CL1 is connected to the running line RL of the first slave circuit board Slave1 through the second connector CON2. The routing line RL is connected to the routing line RL of the data driver S-IC through the second cable 312. The second cable 312 connects the first slave circuit board Slave1 and the data driver S-IC through the third and fourth connectors CON3, CON4. And the second cable 312 includes a connection line CCL for transmitting the test signal Sc.

제1 및 제2 슬레이브 회로기판(Slave1, Slave2)들은 제1 내지 제8 케이블들(311~318)의 연결 라인(CL1,CL,CL2)들을 연결시키기 위한 라우팅 배선(RL)을 포함한다. 제2 내지 제7 케이블들(312~317)은 라우팅 배선(RL)들을 연결시키기 위한 연결 라인(CL)을 포함한다. 또한 마스터 회로기판(Master)은 제1 슬레이브 회로기판(Slave1)과 제2 슬레이브 회로기판(Slave2) 간의 루프를 연결하기 위한 라우팅 배선(RL)을 포함한다.The first and second slave circuit boards Slave1 and Slave2 include a routing wiring RL for connecting the connection lines CL1, CL and CL2 of the first to eighth cables 311 to 318. The second to seventh cables 312 to 317 include a connection line CL for connecting the routing lines RL. The master circuit board Master includes a routing wiring RL for connecting a loop between the first slave circuit board Slave1 and the second slave circuit board Slave2.

이와 같이, 마스터 회로기판(Master)의 인입 라인(IL)은 제1 내지 제8 케이블(311~318)의 연결 라인들(CL1,CL,CL2)을 통해서 제1 및 제2 슬레이브 회로기판들(Slave1, Slave2)의 라우팅 라인(RL) 및 데이터 구동부(S-IC)의 라우팅 라인(RL)들과 연결된다. 그리고 제8 케이블(318)의 연결 라인(CL2)은 마스터 회로기판(Master)의 아웃 라인(OL)과 연결된다. Thus, the lead-in line IL of the master circuit board Master is connected to the first and second slave circuit boards (not shown) through the connection lines CL1, CL and CL2 of the first to eighth cables 311 to 318 And the routing line RL of the data driver S-IC and the routing line RL of the data driver S-IC. The connection line CL2 of the eighth cable 318 is connected to the outline OL of the master circuit board Master.

체결 불량 확인 판단부(10)는 아웃 라인(OL)으로부터 피드백 받는 테스트 신호(Sc)를 바탕으로 커넥터들의 연결 상태 이상 유무를 확인할 수 있다. 이처럼 본 발명은 체결 확인 루프를 통해서 커넥터들의 연결 상태를 확인할 수 있기 때문에, 번트(Burnt) 현상을 미연에 방지할 수 있다. 번트 현상은 커넥터 연결 불량 상태에서 구동전압을 인가하면, 구동전압이 정상적인 경로로 전달되지 못하고 연결 불량이 발생한 지점에서 과전압으로 인한 회로 등이 파손되는 현상을 일컫는다. 이에 반해서, 본 발명은 구동전압을 인가하기 이전에 커넥터 연결 상태를 미리 확인하여, 커넥터 연결 불량이 의심스러운 상황에서는 불량 유무를 다시 확인할 수 있다. 따라서, 표시패널의 제작 과정에서 커넥터 불량으로 인한 제품 파손을 방지할 수 있다.The engagement failure confirmation determiner 10 can check whether or not the connectors are connected to each other based on the test signal Sc fed back from the outline OL. As described above, since the connection state of the connectors can be confirmed through the engagement confirmation loop, the present invention can prevent a burnt phenomenon in advance. The bunt phenomenon refers to the phenomenon that when the driving voltage is applied in the state of poor connector connection, the driving voltage can not be transmitted through the normal path and the circuit due to overvoltage is broken at the point of connection failure. In contrast, according to the present invention, the connector connection state can be checked in advance before the driving voltage is applied, and it is possible to confirm whether there is a defect in a state where the connector connection failure is suspicious. Therefore, it is possible to prevent damage to the product due to connector failure during the manufacturing process of the display panel.

본 발명의 기술적 사상은 도면을 바탕으로 설명된 상세한 설명의 기재에 한정되지 않는다. 예컨대, 본 명세서는 액정표시장치를 중심으로 설명되어 있지만, 유기발광 표시장치에 적용될 수도 있다. The technical spirit of the present invention is not limited to the description of the detailed description based on the drawings. For example, although the present specification is described mainly on a liquid crystal display device, it may be applied to an organic light emitting display device.

또한, 본 발명에서 체결 불량 확인 판단부가 마스터 회로기판의 외부에 배치된 것을 도시하고 있지만 체결 불량 확인 판단부의 위치는 이에 한정되지 않는다. 예컨대, 체결 불량 확인 판단부는 마스터 회로기판의 내부에 배치되어, 인입 라인으로 테스트 신호를 송신하고 피드백 받을 수 있다. In the present invention, it is shown that the fastening failure confirmation determination unit is disposed outside the master circuit board, but the position of the fastening failure confirmation determination unit is not limited thereto. For example, the fastening failure confirmation section may be disposed inside the master circuit board to transmit a test signal to the lead-in line and receive feedback.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

PNL: 표시패널 10: 체결 불량 확인 판단부
100, 200: 제1 및 제2 회로기판 CON: 커넥터
300, 310, 320, 311~318: 케이블PNL: Display panel 10: Fastening confirmation confirmation unit
100, 200: first and second circuit boards CON: connector
300, 310, 320, 311 to 318: Cable

Claims (12)

테스트 신호를 생성하고, 제1 단자로 상기 테스트 신호를 송신하고 제2 단자로 상기 테스트 신호를 피드백 받는 체결 불량 확인 판단부;
상기 제1 단자와 연결된 인입 라인; 및 상기 제2 단자와 연결된 아웃 라인을 포함하는 제1 회로기판; 및
하나 이상의 케이블을 통해서 연결되는 상기 제1 회로기판과 연결된 제2 회로기판을 포함하고,
상기 케이블 및 제2 회로기판은, 상기 인입 라인과 상기 아웃 라인을 연결하도록 서로 접속되는 배선들을 배치된 체결 확인 루프를 포함하는 체결 불량 확인 장치.A connection failure confirmation unit for generating a test signal, transmitting the test signal to the first terminal, and feeding back the test signal to the second terminal;
An inlet line connected to the first terminal; And an outline connected to the second terminal; And
And a second circuit board connected to the first circuit board connected via at least one cable,
Wherein the cable and the second circuit board include a tightening confirmation loop in which wires connected to each other are connected to connect the lead line and the outline. 제 1 항에 있어서,
상기 제1 회로기판 및 상기 제2 회로기판은 제1 케이블을 통해서 연결되고,
상기 체결 확인 루프는
상기 제1 케이블에 배치되고, 상기 인입 라인과 연결되는 제1 연결 라인;
상기 제1 케이블에 배치되고, 상기 아웃 라인과 연결되는 제2 연결 라인; 및
상기 제2 회로기판에 배치되고, 상기 제1 및 제2 연결 라인을 잇는 라우팅 라인을 포함하는 체결 불량 확인 장치.The method according to claim 1,
The first circuit board and the second circuit board are connected through a first cable,
The tightening confirmation loop
A first connection line disposed in the first cable and connected to the lead-in line;
A second connection line disposed on the first cable and connected to the outline; And
And a routing line disposed on the second circuit board and connecting the first and second connection lines. 제 2 항에 있어서,
상기 제1 회로기판과 상기 제1 케이블을 연결하는 제1 커넥터; 및
상기 제2 회로기판과 상기 제1 케이블이 연결하는 제2 커넥터를 더 포함하는 체결 불량 확인 장치.3. The method of claim 2,
A first connector for connecting the first circuit board and the first cable; And
And a second connector to which the second circuit board and the first cable are connected. 제 3 항에 있어서,
상기 제1 커넥터는
상기 인입 라인과 상기 제1 연결 라인을 접속시키는 제1 더미 핀; 및
상기 아웃 라인과 상기 제2 연결 라인을 접속시키는 제2 더미 핀을 포함하고,
상기 제2 커넥터는
상기 인입 라인과 상기 라우팅 라인의 일단을 접속시키는 제3 더미 핀; 및
상기 아웃 라인과 상기 라우팅 라인의 타단을 접속시키는 제4 더미 핀을 포함하는 체결 불량 확인 장치.The method of claim 3,
The first connector
A first dummy pin connecting the inlet line and the first connection line; And
And a second dummy pin connecting the outline and the second connection line,
The second connector
A third dummy pin connecting one end of the routing line to the incoming line; And
And a fourth dummy pin connecting the outline and the other end of the routing line. 제 1 항에 있어서,
상기 제1 회로기판 및 상기 제2 회로기판은 제1 및 제2 케이블을 통해서 연결되고,
상기 체결 확인 루프는
상기 제1 케이블에 배치되고, 상기 인입 라인과 연결되는 제1 연결 라인;
상기 제2 케이블에 배치되고, 상기 아웃 라인과 연결되는 제2 연결 라인; 및
상기 제2 회로기판에 배치되고, 상기 제1 및 제2 연결 라인을 잇는 라우팅 라인을 포함하는 체결 불량 확인 장치.The method according to claim 1,
The first circuit board and the second circuit board are connected through first and second cables,
The tightening confirmation loop
A first connection line disposed in the first cable and connected to the lead-in line;
A second connection line disposed on the second cable and connected to the outline; And
And a routing line disposed on the second circuit board and connecting the first and second connection lines. 제 5 항에 있어서,
상기 제1 회로기판과 상기 제1 케이블을 연결하는 제1 커넥터;
상기 제2 회로기판과 상기 제1 케이블을 연결하는 제2 커넥터;
상기 제1 회로기판과 상기 제2 케이블을 연결하는 제3 커넥터;
상기 제2 회로기판과 상기 제2 케이블을 연결하는 제4 커넥터를 더 포함하는 체결 불량 확인 장치.6. The method of claim 5,
A first connector for connecting the first circuit board and the first cable;
A second connector for connecting the second circuit board and the first cable;
A third connector for connecting the first circuit board and the second cable;
And a fourth connector for connecting the second circuit board and the second cable. 제 6 항에 있어서,
상기 제1 내지 제4 커넥터는
상기 제1 회로기판 또는 상기 제2 회로기판을 상기 제1 케이블 또는 상기 제2 케이블과 연결시키는 더미 핀을 포함하는 체결 불량 확인 장치.The method according to claim 6,
The first through fourth connectors
And a dummy pin connecting the first circuit board or the second circuit board to the first cable or the second cable. 제 1 항에 있어서,
상기 체결 불량 확인 판단부는
상기 테스트 신호를 상기 인입 라인으로 송신한 이후에, 미리 설정된 일정 시간 이내에 상기 아웃 라인으로부터 상기 테스트 신호를 피드백받지 못할 경우에 상기 체결 확인 루프가 연결된 상태가 아니라고 판단하는 체결 불량 확인 장치. The method according to claim 1,
The tightening failure confirmation unit
When the test signal is not fed back from the outline within a predetermined time after the test signal is transmitted to the lead line, it is determined that the check confirmation loop is not connected. 테스트 신호를 생성하고, 제1 단자로 상기 테스트 신호를 송신하고 제2 단자로 상기 테스트 신호를 피드백 받는 체결 불량 확인 판단부;
상기 제1 단자와 연결된 인입 라인; 및 상기 제2 단자와 연결된 아웃 라인을 포함하는 마스터 회로기판;
복수의 케이블을 포함하는 제1 케이블 그룹을 통해서 연결되는 상기 마스터 회로기판과 개별적으로 연결된 제1 및 제2 슬레이브 회로기판;
복수의 케이블을 포함하는 제2 케이블 그룹을 통해서 상기 제1 및 제2 슬레이브 회로기판과 개별적으로 연결되는 데이터 구동부; 및
상기 제1 및 제2 케이블 그룹들에 속하는 각각의 케이블과 상기 마스터 회로기판 또는 상기 제1 슬레이브 회로기판 또는 상기 제2 슬레이브 회로기판을 연결시키는 커넥터들을 포함하고,
상기 케이블들 및 상기 제1 및 제2 슬레이브 회로기판은, 상기 인입 라인과 상기 아웃 라인을 연결하도록 서로 접속되는 배선들을 배치된 체결 확인 루프를 포함하는 표시장치.A connection failure confirmation unit for generating a test signal, transmitting the test signal to the first terminal, and feeding back the test signal to the second terminal;
An inlet line connected to the first terminal; And an outline connected to the second terminal;
First and second slave circuit boards individually connected to the master circuit board through a first cable group including a plurality of cables;
A data driver connected to the first and second slave circuit boards through a second cable group including a plurality of cables; And
And connectors for connecting each cable belonging to the first and second cable groups to the master circuit board, the first slave circuit board or the second slave circuit board,
Wherein the cables and the first and second slave circuit boards each include a coupling confirmation loop in which wires are connected to each other to connect the incoming line and the outline. 제 9 항에 있어서,
상기 마스터 회로기판은 상기 제1 및 제2 표시패널에 기입되는 영상 데이터를 입력받고, 상기 데이터 구동부를 구동하는 타이밍 제어신호를 생성하는 표시장치.10. The method of claim 9,
Wherein the master circuit board receives image data written in the first and second display panels and generates a timing control signal for driving the data driver. 제 9 항에 있어서,
상기 커넥터들 각각은 상기 체결 확인 루프의 상기 배선들을 연결시키는 더미 핀을 포함하는 표시장치.10. The method of claim 9,
Each of the connectors including a dummy pin connecting the wires of the engagement confirmation loop. 제 9 항에 있어서,
상기 체결 불량 확인 판단부는
상기 테스트 신호를 상기 인입 라인으로 송신한 이후에, 미리 설정된 일정 시간 이내에 상기 아웃 라인으로부터 상기 테스트 신호를 피드백받지 못할 경우에 상기 체결 확인 루프가 연결된 상태가 아니라고 판단하는 표시장치.10. The method of claim 9,
The tightening failure confirmation unit
When the test signal is not fed back from the outline within a predetermined time after the test signal is transmitted to the lead line, it is determined that the check confirmation loop is not connected.
KR1020170175981A 2017-12-20 2017-12-20 Apparatus for chechking a connection falut and display device having the same KR102445432B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170175981A KR102445432B1 (en) 2017-12-20 2017-12-20 Apparatus for chechking a connection falut and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170175981A KR102445432B1 (en) 2017-12-20 2017-12-20 Apparatus for chechking a connection falut and display device having the same

Publications (2)

Publication Number Publication Date
KR20190074543A true KR20190074543A (en) 2019-06-28
KR102445432B1 KR102445432B1 (en) 2022-09-20

Family

ID=67066100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175981A KR102445432B1 (en) 2017-12-20 2017-12-20 Apparatus for chechking a connection falut and display device having the same

Country Status (1)

Country Link
KR (1) KR102445432B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230053759A (en) * 2021-10-14 2023-04-24 (주)베러셀 Multi-cell lighting signal generator capable of long-distance signal transmission

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078440A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Method for inspecting display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078440A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Method for inspecting display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230053759A (en) * 2021-10-14 2023-04-24 (주)베러셀 Multi-cell lighting signal generator capable of long-distance signal transmission

Also Published As

Publication number Publication date
KR102445432B1 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
KR102396469B1 (en) Display device
US10726766B2 (en) Display device and interface method thereof
CN109696984A (en) Touch display unit
US20080036715A1 (en) Display device, display device testing system and method for testing a display device using the same
US8363198B2 (en) Liquid crystal display device
US20180018910A1 (en) Display driver device
US20150054801A1 (en) Display device and driving method thereof
KR20160053070A (en) Display device
KR20170062573A (en) Display device
KR20120009632A (en) Display Device and Method for Manufacturing thereof
US7821286B2 (en) Testing device for performing a test on a liquid crystal display and a method of driving the testing device
US20160189653A1 (en) Display Device
CN112133256A (en) Display device
KR102445432B1 (en) Apparatus for chechking a connection falut and display device having the same
US9697781B2 (en) Liquid crystal display device with a plurality of synchronized timing controllers and display driving method thereof
CN105788550A (en) Grid side fan-out area circuit
KR102113620B1 (en) Test apparatus for display device
KR20180025446A (en) Display device, controller
US9965997B2 (en) Sequence controlled timing controller, bridge integrated circuit, and method of driving thereof
KR20170037300A (en) Image display device and driving method thereof
CN106251795B (en) Test board
KR20160092146A (en) Display Panel and Display Device having the Same
US20190088189A1 (en) Display apparatus
KR101143603B1 (en) Driving device, display device and driving method thereof
KR20110003156A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant