KR20190061877A - Method of depositing thin film - Google Patents
Method of depositing thin film Download PDFInfo
- Publication number
- KR20190061877A KR20190061877A KR1020170160700A KR20170160700A KR20190061877A KR 20190061877 A KR20190061877 A KR 20190061877A KR 1020170160700 A KR1020170160700 A KR 1020170160700A KR 20170160700 A KR20170160700 A KR 20170160700A KR 20190061877 A KR20190061877 A KR 20190061877A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amine
- gas adsorption
- adsorption step
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
본 발명은 박막 증착 방법에 관한 것으로, 더욱 상세하게는 원자층 증착법을 이용하여 실리콘 산화막을 증착하는 방법에 관한 것이다.The present invention relates to a thin film deposition method, and more particularly, to a method of depositing a silicon oxide film using an atomic layer deposition method.
반도체는 웨이퍼 상에 형성된 수 많은 전자소자들의 조합품이라 할 수 있다. 반도체 제조 공정에서 박막 증착은 웨이퍼 상에 도전성, 절연성, 반도체 물질 등을 물리적으로 형성하는 공정을 의미한다. 박막 증착을 위한 대표적인 방법으로 원자층 증착(ALD: Atomic Layer Deposition) 방식 및 화학적 기상 증착(CVD; Chemical Vapor Deposition) 방식을 들 수 있다. CVD 방식은 두 가지 가스를 반응시켜 박막을 증착하는 방식이며 LPCVD(Low Pressure CVD), PECVD(Plasma Enhanced CVD) 등으로 세분화될 수 있다. ALD 방식은 원자를 한 층씩 증착시키는 공정으로 미세화 공정이 더욱 요구되는 곳에 이용될 수 있다. 반도체 장치의 디자인 룰은 계속해서 감소하고 있으며, 이러한 조건에서 요구되는 막 특성을 만족할 수 있는 박막 증착 방법이 계속 요구되고 있는 실정이다. 특히, 단차를 가지는 패턴에서 상부와 하부에 형성되는 박막의 도포율 차이는 해결해야 하는 과제로 대두되고 있다.Semiconductors are a combination of many electronic devices formed on a wafer. In the semiconductor manufacturing process, thin film deposition refers to a process of physically forming conductive, insulating, or semiconductor materials on a wafer. Representative methods for thin film deposition include an atomic layer deposition (ALD) method and a chemical vapor deposition (CVD) method. The CVD method is a method of depositing a thin film by reacting two gases, and can be subdivided into LPCVD (Low Pressure CVD) and PECVD (Plasma Enhanced CVD). The ALD method is a process for depositing atoms one layer at a time and can be used where a micronization process is more demanded. The design rule of a semiconductor device is continuously decreasing, and a thin film deposition method capable of satisfying the film characteristics required under these conditions is continuously required. Particularly, in the pattern having a step, difference in coating rate of the thin film formed on the upper and lower sides is a problem to be solved.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 단차를 가지는 패턴에서 심(seam)이 형성되지 않으면서 갭필할 수 있는 박막 증착 방법을 제공하는 것을 목적으로 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film deposition method capable of capturing without forming a seam in a pattern having a step difference to solve various problems including the above problems. However, these problems are illustrative and do not limit the scope of the present invention.
본 발명의 일 관점에 따르면 박막 증착 방법이 제공된다. 상기 박막 증착 방법은 기판 상에 아민 계열의 리간드를 포함하는 실리콘 전구체를 함유하는 제1 공정가스를 흡착시키는 제1 공정가스 흡착 단계; 기판 상에 흡착된 상기 제1 공정가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급함으로써 상기 기판 상에 단위 실리콘 산화막을 형성하는 박막형성 단계; 및 기판 상에 상기 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터(inhibitor)를 함유하는 증착조절가스를 흡착시키는 증착조절가스 흡착 단계;를 포함하는 단위사이클을 복수회 반복하여 수행할 수 있다. According to one aspect of the present invention, a thin film deposition method is provided. The thin film deposition method includes: a first process gas adsorption step of adsorbing a first process gas containing a silicon precursor including an amine-based ligand on a substrate; A thin film forming step of forming a unit silicon oxide film on the substrate by supplying a second process gas containing oxygen atoms reacting with the first process gas adsorbed on the substrate; And a deposition control gas adsorption step of adsorbing a deposition control gas containing an amine-based inhibitor having the same structure as the amine-based ligand on the substrate, have.
상기 박막 증착 방법에서, 상기 실리콘 전구체는 DIPAS (Di(isopropyl)aminosilane)이고, 상기 인히비터는 iPr2NH (Di(isopropyl)amine), iPrNH2 (Isoprophylamine), iPr3N (Tris(isoprophyl)amine) 및 nPr3N (Tris(normalprophyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. In the thin film deposition method, the silicon precursor is DIPAS (di (isopropyl) aminosilane), and the phosphorus is iPr2NH (di (isopropyl) amine), iPrNH2 (isoprophylamine), iPr3N (isoprophyl) amine and nPr3N (normalprophyl) amine).
상기 박막 증착 방법에서, 상기 실리콘 전구체는 BDEAS (Bis(diethylamino)silane)이고, 상기 인히비터는 Et2NH (Di(ethyl)amine) 및 Et3N (Tris(ethyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. In the thin film deposition method, the silicon precursor is BDEAS (diethylamino) silane, and the phosphorus atom may be at least one selected from Et2NH (Di (ethyl) amine) and Et3N (Tris (ethyl) amine).
상기 박막 증착 방법에서, 상기 실리콘 전구체는 3DMAS (Tris(dimethylamino)silane)이고, 상기 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. In the thin film deposition method, the silicon precursor is 3DMAS (Tris (dimethylamino) silane), and the phosphorus atom may be at least one selected from Me2NH (Di (methyl) amine) and Me3N (Tris (methyl) amine).
상기 박막 증착 방법에서, 상기 실리콘 전구체는 4DMAS (Tetrakis(dimethylamino)silane)이고, 상기 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. In the thin film deposition method, the silicon precursor may be at least one selected from 4DMAS (Tetrakis (dimethylamino) silane), and the phosphorus is selected from Me2NH (Di (methyl) amine) and Me3N (Tris (methyl) amine).
상기 박막 증착 방법에서, 상기 실리콘 전구체는 BTBAS (Bis(tertiarybutylamino)silane)이고, 상기 인히비터는 tBuNH2 (Tertiarybutyl amine)일 수 있다. In the thin film deposition method, the silicon precursor may be BTBAS (tertiarybutylamino) silane, and the phosphorous may be tBuNH2 (tertiarybutyl amine).
상기 박막 증착 방법에서, 상기 단위사이클은 상기 제1 공정가스 흡착 단계, 상기 박막형성 단계 및 상기 증착조절가스 흡착 단계를 순차적으로 포함할 수 있다. In the thin film deposition method, the unit cycle may sequentially include the first process gas adsorption step, the thin film formation step, and the deposition control gas adsorption step.
상기 박막 증착 방법에서, 상기 단위사이클은 상기 증착조절가스 흡착 단계, 상기 제1 공정가스 흡착 단계 및 상기 박막형성 단계를 순차적으로 포함할 수 있다. In the thin film deposition method, the unit cycle may sequentially include the deposition control gas adsorption step, the first process gas adsorption step, and the thin film formation step.
상기 박막 증착 방법에서, 상기 단위사이클은 상기 증착조절가스 흡착 단계, 상기 제1 공정가스 흡착 단계 및 상기 박막형성 단계의 각각의 사이에 퍼지 및 펌핑 단계;를 더 포함할 수 있다. In the thin film deposition method, the unit cycle may further include purging and pumping steps between each of the deposition control gas adsorption step, the first process gas adsorption step and the thin film formation step.
상기 박막 증착 방법에서, 상기 단위사이클은, 상기 증착조절가스 흡착 단계 전에, 기판 상에 N, O 및 H 중에서 적어도 어느 하나를 포함하는 플라즈마를 이용하여 전처리하는 단계;를 더 포함할 수 있다. In the thin film deposition method, the unit cycle may further include a step of pre-treating the substrate with a plasma containing at least one of N, O, and H on the substrate before the deposition control gas adsorption step.
상기 박막 증착 방법에서, 상기 증착조절가스 흡착 단계에서 상기 증착조절가스는 펄스 형태로 복수회 반복하여 주입될 수 있다. In the thin film deposition method, the deposition control gas may be injected repeatedly in a pulse form in a plurality of times in the deposition control gas adsorption step.
상기 박막 증착 방법에서, 상기 기판은 홀, 비아홀, 콘택홀 또는 트렌치를 포함하는 단차 구조를 가지며, 상기 실리콘 산화막은 상기 단위사이클을 복수회 반복하여 수행함으로써 상기 단차 구조를 메우면서 형성되되, 상기 증착조절가스 흡착 단계를 조절함으로써 상기 단차 구조의 상하부에서 상기 단위 실리콘 산화막의 증착속도를 제어할 수 있다. In the thin film deposition method, the substrate has a step structure including a hole, a via hole, a contact hole or a trench, and the silicon oxide film is formed by filling the step structure by repeating the unit cycle a plurality of times, The deposition rate of the unit silicon oxide film can be controlled at the upper and lower portions of the step structure by controlling the regulating gas adsorption step.
상기 박막 증착 방법에서, 상기 제1 공정가스 흡착 단계, 상기 박막형성 단계 및 상기 증착조절가스 흡착 단계를 포함하는 상기 단위사이클을 수행하여 증착되는 상기 단위 실리콘 산화막의 상기 단차 구조의 상부에서의 증착속도는, 상기 증착조절가스 흡착 단계를 제외하고, 상기 제1 공정가스 흡착 단계 및 상기 박막형성 단계를 포함하는 가상의 단위사이클을 수행하여 증착되는 단위 실리콘 산화막의 상기 단차 구조의 상부에서의 증착속도 보다는 상대적으로 느릴 수 있다. In the thin film deposition method, the deposition rate at the upper portion of the step structure of the unit silicon oxide film deposited by performing the unit cycle including the first process gas adsorption step, the thin film formation step, and the deposition control gas adsorption step Of the unit silicon oxide film formed by performing the imaginary unit cycle including the first process gas adsorption step and the thin film forming step except for the deposition control gas adsorption step, It can be relatively slow.
상기 박막 증착 방법에서, 상기 단위 실리콘 산화막은 상기 단차 구조의 하부에 형성된 두께가 상기 단차 구조의 상부에 형성된 두께 보다 더 두꺼울 수 있다.In the thin film deposition method, the thickness of the unit silicon oxide film formed at the bottom of the step structure may be thicker than the thickness formed at the top of the step structure.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 단차를 가지는 패턴에서 도포율을 개선할 수 있는 심리스(seamless) 박막 증착 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention as described above, a seamless thin film deposition method capable of improving a coating rate in a pattern having a step difference can be realized. Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 박막 증착 방법에서 원자층 증착 공정의 단위사이클을 도해하는 순서도이다.
도 2는 본 발명의 다른 실시예에 따른 박막 증착 방법에서 원자층 증착 공정의 단위사이클을 도해하는 순서도이다.
도 3은 본 발명의 실시예에 따른 박막 증착 방법으로 단차 구조를 충전하는 과정을 도해하는 도면이다.
도 4는 인히비터가 iPr2NH, 실리콘 전구체가 DIPAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이다.
도 5는 인히비터가 iPr2NH, 실리콘 전구체가 BDEAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이다.
도 6은 iPr2NH와 Et2NH의 표면반응을 살펴보기 위하여 물리적 흡착(physisorption)과 화학적 흡착(chemisorption)의 양상을 도해하는 그래프이다.
도 7a는 DIPAS 소스와 Et2NH의 반응에너지 및 반응과정을 도해하는 도면이고, 도 7b는 DIPAS 소스와 iPr2NH의 반응에너지 및 반응과정을 도해하는 도면이다.
도 8은 인히비터가 Et2NH, 실리콘 전구체가 BDEAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이다.
도 9는 인히비터가 Et2NH, 실리콘 전구체가 DIPAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이다.1 is a flowchart illustrating a unit cycle of an atomic layer deposition process in a thin film deposition method according to an embodiment of the present invention.
2 is a flowchart illustrating a unit cycle of an atomic layer deposition process in a thin film deposition method according to another embodiment of the present invention.
3 is a view illustrating a process of filling a step structure by a thin film deposition method according to an embodiment of the present invention.
4 is a graph illustrating the inhibitor is a deposition thickness of iPr2NH, the silicon precursor is DIPAS, the reaction gas is a silicon oxide film according to the injection time of the inhibitor in terms of O 3.
5 is a graph illustrating the inhibitor is a deposition thickness of iPr2NH, the silicon precursor is BDEAS, the reaction gas is a silicon oxide film according to the injection time of the inhibitor in terms of O 3.
Figure 6 is a graph illustrating the physisorption and chemisorption patterns of iPr2NH and Et2NH in order to examine the surface reaction.
FIG. 7A is a diagram illustrating the reaction energy and reaction process of the DIPAS source and Et2NH, and FIG. 7B is a diagram illustrating the reaction energy and reaction process of the DIPAS source and iPr2NH.
8 is a graph illustrating the inhibitor is a deposition thickness of Et2NH, the silicon precursor is BDEAS, the reaction gas is a silicon oxide film according to the injection time of the inhibitor in terms of O 3.
9 is a graph illustrating the inhibitor is a deposition thickness of Et2NH, the silicon precursor is DIPAS, the reaction gas is a silicon oxide film according to the injection time of the inhibitor in terms of O 3.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.It is to be understood that throughout the specification, when an element such as a film, an area, or a substrate is referred to as being "on" another element, the element may directly "contact" It is to be understood that there may be other components intervening between the two. On the other hand, when an element is referred to as being "directly on" another element, it is understood that there are no other elements intervening therebetween.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions shown herein, but should include, for example, changes in shape resulting from manufacturing. Further, the thickness and the size of each layer in the drawings may be exaggerated for convenience and clarity of explanation. Like numbers refer to like elements.
본 발명의 실시예들에서 설명하는 박막은 소소가스, 퍼지가스, 반응가스 등을 기판 상에 제공하는 원자층 증착법(ALD; Atomic Layer Deposition)에 의하여 형성된 박막으로 이해될 수 있다. 본 발명의 기술적 구성은, 소스가스, 퍼지가스 및 반응가스 등을 기판이 배치된 챔버 내에 시간에 따라 불연속적으로 공급함으로써 증착이 구현되는 시분할 방식뿐만 아니라, 소스가스, 퍼지가스 및 반응가스 등이 공간적으로 이격되면서 연속적으로 공급되는 시스템 내에 기판이 순차적으로 이동함으로써 증착이 구현되는 공간분할 방식에도 적용될 수 있다.The thin film described in the embodiments of the present invention can be understood as a thin film formed by ALD (Atomic Layer Deposition) which provides a small gas, a purge gas, a reactive gas, or the like on a substrate. The technical structure of the present invention is not limited to the time division mode in which the deposition is realized by supplying the source gas, the purge gas and the reaction gas or the like discontinuously in the chamber in which the substrate is disposed over time, The present invention can also be applied to a space division method in which deposition is realized by sequentially moving a substrate in a system continuously supplied while spaced apart.
본 발명의 기술적 사상은 아민 계열의 리간드로 이루어진 실리콘 전구체를 이용한 실리콘 산화막을 만드는 원자층 증착 방법에 있어서 실리콘 산화막의 증착속도를 제어하는 인히비터(Inhibitor) 사용을 포함하는 것을 주요한 특징으로 한다. 상기 인히비터는 아민 계열의 구조로 이루어진 것을 포함하고, 특히 실리콘 전구체에 포함되는 아민구조와 동일한 것을 인히비터로 사용하는 것을 특징으로 한다. The technical idea of the present invention is characterized by using an inhibitor for controlling the deposition rate of a silicon oxide film in an atomic layer deposition method of forming a silicon oxide film using a silicon precursor made of an amine-based ligand. The phosphorus-based phosphor includes an amine-based structure. In particular, the phosphorus-based phosphor has the same structure as the amine structure contained in the silicon precursor.
본 발명의 일 관점에 따른 박막 증착 방법은 기판 상에 아민 계열의 리간드를 포함하는 실리콘 전구체를 함유하는 제1 공정가스를 흡착시키는 제1 공정가스 흡착 단계; 기판 상에 흡착된 상기 제1 공정가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급함으로써 상기 기판 상에 단위 실리콘 산화막을 형성하는 박막형성 단계; 및 기판 상에 상기 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터(inhibitor)를 함유하는 증착조절가스를 흡착시키는 증착조절가스 흡착 단계; 를 포함하는 단위사이클을 복수회 반복하여 수행할 수 있다. According to an aspect of the present invention, a thin film deposition method includes: a first process gas adsorption step of adsorbing a first process gas containing a silicon precursor including an amine-based ligand on a substrate; A thin film forming step of forming a unit silicon oxide film on the substrate by supplying a second process gas containing oxygen atoms reacting with the first process gas adsorbed on the substrate; A deposition control gas adsorption step of adsorbing a deposition control gas containing an amine-based inhibitor having the same structure as the amine-based ligand on the substrate; May be repeated a plurality of times.
상기 단위 실리콘 산화막을 형성하는 박막형성 단계에서 상기 기판 상에 공급되는 제2 공정가스는 가열되거나 플라즈마 상태일 수 있다. The second process gas supplied onto the substrate in the thin film forming step for forming the unit silicon oxide film may be heated or in a plasma state.
상기 박막 증착 방법에서, 상기 증착조절가스 흡착 단계에서 상기 증착조절가스는 펄스(pulse) 형태로 복수회 반복하여 주입될 수 있다. 즉, 인히비터의 주입 방식은 웨이퍼 표면이나 실리콘 산화막 표면에 잘 흡착할 수 있도록 펄스 형태로 여러번 반복하여 주입하는 방식을 포함할 수 있다. In the thin film deposition method, in the deposition control gas adsorption step, the deposition control gas may be injected repeatedly in a pulse form a plurality of times. That is, the implantation method of the inhibitor may include a method of repeatedly injecting the wafer in a pulse form so as to be adsorbed well on the wafer surface or the silicon oxide film surface.
또한, 인히비터가 웨이퍼 표면이나 실리콘 산화막 표면에 잘 흡착할 수 있도록, 상기 단위사이클은, 증착조절가스 흡착 단계(S150) 전에, 기판 상에 N, O 및 H 중에서 적어도 어느 하나를 포함하는 플라즈마를 이용하여 전처리하는 단계;를 더 포함할 수 있다. Further, in order to allow the inhibitor to be well adsorbed on the surface of the wafer or the silicon oxide film, the unit cycle may be performed by supplying a plasma containing at least one of N, O and H onto the substrate before the deposition control gas adsorption step (S150) And performing preprocessing using the above-mentioned method.
한편, 앞에서 설명한 본 발명의 일 실시예에 따른 박막 증착 방법은 박막 증착 이후에 박막에 잔류하는 불순물을 제거하기 위해 추가 박막 처리를 수행할 수 있다. 또는 박막을 증착하기 위하여 복수회의 단위사이클을 수행하는 중에 하나의 단위사이클과 다른 하나의 단위사이클 사이에 박막에 잔류하는 불순물을 제거하기 위해 추가 박막 처리를 수행할 수 있다. 상기 추가 박막 처리 단계 시 공급되는 가스는 H2O, H2O2, O2, O3, NH3, N2H2 및 H2 중 하나를 포함할 수 있으며, 챔버 내에 공급되는 상기 가스는 가열되거나 플라즈마 상태일 수 있다. Meanwhile, in the thin film deposition method according to an embodiment of the present invention described above, additional thin film processing can be performed to remove impurities remaining in the thin film after the thin film deposition. Or further thin film processing may be performed to remove impurities remaining in the thin film between one unit cycle and another unit cycle while performing a plurality of unit cycles to deposit the thin film. The gas supplied in the additional thin film processing step may comprise one of H 2 O, H 2 O 2 , O 2 , O 3 , NH 3 , N 2 H 2 and H 2 , It can be heated or in a plasma state.
이하에서는, 실리콘 전구체와 인히비터의 구체적인 예를 설명한다. Hereinafter, specific examples of the silicon precursor and the inhibitor will be described.
제 1 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 DIPAS (Di(isopropyl)aminosilane)일 수 있으며, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 iPr2NH (Di(isopropyl)amine), iPrNH2 (Isoprophylamine), iPr3N (Tris(isoprophyl)amine) 및 nPr3N (Tris(normalprophyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. As a first example, the silicon precursor composed of an amine-based ligand may be DIPAS (di (isopropyl) aminosilane). In this case, an amine-based phosphorous compound having a homologous structure with an amine-based ligand constituting the silicon precursor at least one selected from the group consisting of iPr2NH (Di (isopropyl) amine), iPrNH2 (Isoprophylamine), iPr3N (Tris (isoprophyl) amine) and nPr3N (Tris (normalprophyl) amine).
제 2 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 BDEAS (Bis(diethylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 Et2NH (Di(ethyl)amine) 및 Et3N (Tris(ethyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. As a second example, the silicon precursor made of an amine-based ligand is BDEAS (diethylamino) silane. In this case, the amine-based phosphorous compound having the same structure as that of the amine-based ligand constituting the silicon precursor may be Et2NH Di (ethyl) amine) and Et3N (Tris (ethyl) amine).
제 3 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 3DMAS (Tris(dimethylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. As a third example, the silicon precursor made of an amine-based ligand is 3DMAS (Tris (dimethylamino) silane). In this case, the amine-based phosphorous compound having the same structure as the amine-based ligand constituting the silicon precursor is Me2NH Di (methyl) amine) and Me3N (Tris (methyl) amine).
제 4 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 4DMAS (Tetrakis(dimethylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나일 수 있다. As a fourth example, a silicon precursor consisting of an amine-based ligand is 4DMAS (tetramethylsilane (TMA) (dimethylamino) silane). In this case, amine-type phosphorous compounds having the same structure as the amine- Di (methyl) amine) and Me3N (Tris (methyl) amine).
제 5 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 BTBAS (Bis(tertiarybutylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 tBuNH2 (Tertiarybutyl amine)일 수 있다. As a fifth example, the silicon precursor made of the amine-based ligand is Bis (tertiarybutylamino) silane (BTBAS). In this case, the amine-based phosphorous compound having the same structure as the amine-based ligand constituting the silicon precursor is
본 발명에 따른 박막 증착 방법에서 원자층 증착 공정의 단위사이클은 다양한 구성이 가능하다. The unit cycle of the atomic layer deposition process in the thin film deposition method according to the present invention can be variously configured.
도 1은 본 발명의 일 실시예에 따른 박막 증착 방법에서 원자층 증착 공정의 단위사이클을 도해하는 순서도이다. 도 1을 참조하면, 상기 단위사이클(S100)은 제1 공정가스 흡착 단계(S110), 박막형성 단계(S130) 및 증착조절가스 흡착 단계(S150)를 순차적으로 포함한다. 각각의 단계들에 대한 구체적인 설명은 앞에서 상술한 내용으로 대체한다. 한편, 상기 단위사이클(S100)은 제1 공정가스 흡착 단계(S110), 박막형성 단계(S130) 및 증착조절가스 흡착 단계(S150)의 각각의 사이에 퍼지 및 펌핑 단계(S120, S140, S160)를 더 포함할 수 있다. 1 is a flowchart illustrating a unit cycle of an atomic layer deposition process in a thin film deposition method according to an embodiment of the present invention. Referring to FIG. 1, the unit cycle S100 includes a first process gas adsorption step (S110), a thin film formation step (S130), and a deposition control gas adsorption step (S150). The detailed description of each step is replaced with the one described above. The unit cycle S100 includes purging and pumping steps S120, S140, and S160 between the first process gas adsorption step S110, the thin film formation step S130, and the deposition control gas adsorption step S150, As shown in FIG.
도 2는 본 발명의 다른 실시예에 따른 박막 증착 방법에서 원자층 증착 공정의 단위사이클을 도해하는 순서도이다. 도 2를 참조하면, 상기 단위사이클(S200)은 증착조절가스 흡착 단계(S210), 제1 공정가스 흡착 단계(S230) 및 박막형성 단계(S250)를 순차적으로 포함한다. 각각의 단계들에 대한 구체적인 설명은 앞에서 상술한 내용으로 대체한다. 한편, 상기 단위사이클(S200)은 증착조절가스 흡착 단계(S210), 제1 공정가스 흡착 단계(S230) 및 박막형성 단계(S250)의 각각의 사이에 퍼지 및 펌핑 단계(S220, S240, S260)를 더 포함할 수 있다. 2 is a flowchart illustrating a unit cycle of an atomic layer deposition process in a thin film deposition method according to another embodiment of the present invention. Referring to FIG. 2, the unit cycle S200 includes a deposition control gas adsorption step (S210), a first process gas adsorption step (S230), and a thin film formation step (S250). The detailed description of each step is replaced with the one described above. The unit cycle S200 includes purging and pumping steps S220, S240 and S260 between the deposition control gas adsorption step S210, the first process gas adsorption step S230 and the thin film formation step S250, As shown in FIG.
한편, 도 1 및 도 2에 도시된, 퍼지 단계는 불활성가스(예를 들어, N2)로 퍼지하는 단계를 포함할 수 있다. 상기 불활성가스는 질소(N2) 외에도 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe) 및 라돈(Rn) 중 적어도 어느 하나일 수 있다. 한편, 상기 불활성가스는 단위사이클 동안에도 계속 챔버 내에 공급될 수 있다. 이 경우, 상기 불활성가스는 캐리어 가스(carrier gas)의 역할도 담당할 수 있다. On the other hand, the purging step shown in FIGS. 1 and 2 may include purging with an inert gas (e.g., N 2 ). The inert gas may be at least any one of nitrogen (N 2) in addition to helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe) and radon (Rn). On the other hand, the inert gas can be continuously supplied into the chamber even during a unit cycle. In this case, the inert gas may also serve as a carrier gas.
상술한 본 발명의 실시예에 따른 박막 증착 방법은 단차 구조를 가지는 기판 상에 적용될 수 있다. The thin film deposition method according to the embodiment of the present invention described above can be applied on a substrate having a stepped structure.
도 3은 본 발명의 실시예에 따른 박막 증착 방법으로 단차 구조를 충전하는 과정을 도해하는 도면이다. 3 is a view illustrating a process of filling a step structure by a thin film deposition method according to an embodiment of the present invention.
도 3을 참조하면, 기판(10)은 홀, 비아홀, 콘택홀 또는 트렌치를 포함하는 단차 구조를 가진다. 상술한 원자층 증착 방법의 단위사이클을 복수회 반복하여 수행함으로써 상기 단차 구조를 메우면서 실리콘 산화막이 형성된다. 특히, 상기 단위사이클의 증착조절가스 흡착 단계를 조절함으로써 상기 단차 구조의 상하부에서 상기 단위 실리콘 산화막의 증착속도를 제어할 수 있다. 즉, 아민 계열의 리간드로 이루어진 실리콘 전구체를 이용하되, 실리콘 전구체에 포함되는 아민구조와 동일한 인히비터를 증착조절가스로 적용하여 단위 실리콘 산화막의 증착속도를 조절한다. Referring to FIG. 3, the
도 3의 그래프를 참조하면, 가로축은 원자층 증착 공정의 단위사이클 반복횟수를 나타내고 세로축은 실리콘 산화막의 두께를 나타낸다. B 라인은 본 발명의 실시예로서 인히비터로 처리된 실리콘 산화막에 관한 것이며(On inhibitor-treated SiO2; Seamless ALD), A 라인은 비교예로서 인히비터로 처리되지 않은 실리콘 산화막에 관한 것이다.Referring to the graph of FIG. 3, the horizontal axis represents the number of repetitions of the unit cycle of the atomic layer deposition process, and the vertical axis represents the thickness of the silicon oxide film. Line B relates to a silicon oxide film treated with an inhibitor as an embodiment of the present invention (On inhibitor-treated SiO2; Seamless ALD), and the A line relates to a silicon oxide film not treated with an inhibitor as a comparative example.
이를 살펴보면, 본 발명의 실시예에서는 상대적으로 단차 구조의 패턴 하부(bottom)의 증착속도를 높여 패턴 상부에서 생기는 오버행(overhang)을 없애거나 입구가 좁아짐으로써 생기는 높은 종횡비(aspect ratio)를 줄여줄 수 있어 심(seam)이 없는 갭필 공정이 가능하게 된다. As a result, in the embodiment of the present invention, the deposition rate at the bottom of the pattern of the step structure is relatively increased, thereby eliminating the overhang on the pattern or reducing the high aspect ratio caused by narrowing the entrance A gap fill process without seam becomes possible.
상기 박막 증착 방법에서, 상기 제1 공정가스 흡착 단계, 상기 박막형성 단계 및 상기 증착조절가스 흡착 단계를 포함하는 상기 단위사이클을 수행하여 증착되는 상기 단위 실리콘 산화막의 상기 단차 구조의 상부에서의 증착속도는, 상기 증착조절가스 흡착 단계를 제외하고, 상기 제1 공정가스 흡착 단계 및 상기 박막형성 단계를 포함하는 가상의 단위사이클을 수행하여 증착되는 단위 실리콘 산화막의 상기 단차 구조의 상부에서의 증착속도 보다는 상대적으로 느릴 수 있다. In the thin film deposition method, the deposition rate at the upper portion of the step structure of the unit silicon oxide film deposited by performing the unit cycle including the first process gas adsorption step, the thin film formation step, and the deposition control gas adsorption step Of the unit silicon oxide film formed by performing the imaginary unit cycle including the first process gas adsorption step and the thin film forming step except for the deposition control gas adsorption step, It can be relatively slow.
경우에 따라서는, 상기 박막 증착 방법에서, 상기 단위 실리콘 산화막(20)은 상기 단차 구조의 하부에 형성된 두께(21)가 상기 단차 구조의 상부에 형성된 두께(22, 23) 보다 더 두꺼울 수도 있다.In some cases, in the thin film deposition method, the unit
이하에서는 이하 본 발명의 이해를 돕기 위해 예시적인 실험예를 설명한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다. Hereinafter, exemplary experiments will be described in order to facilitate understanding of the present invention. It should be understood, however, that the following examples are intended to aid in the understanding of the present invention and are not intended to limit the scope of the present invention.
도 4는 인히비터가 iPr2NH, 실리콘 전구체가 DIPAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이고, 도 5는 인히비터가 iPr2NH, 실리콘 전구체가 BDEAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이다. Figure 4 is an inhibitor that iPr2NH, the silicon precursor is DIPAS, reaction gas O 3 is a graph showing the deposition thickness of the silicon oxide film according to the injection time of the inhibitor in the condition, Figure 5 is the inhibitor is iPr2NH, the silicon precursor BDEAS And the thickness of the silicon oxide film according to the injection time of the inhibitor under the condition that the reaction gas is O 3 .
본 실험예에서는, 공정온도 200℃에서 DIPAS (Diisopropylamino silane) 실리콘 전구체와 반응가스로 O3을 사용하여 원자층 증착 방식으로 단위사이클을 50회 반복하여 실리콘 산화막을 증착함에 있어, 도 1의 공정과 같이, 매 단위사이클에 DIPAS 소스의 리간드와 동일한 원자구조를 갖는 인히비터인 iPr2NH (Diisopropyl amine)을 주입하는 단계를 수행하였다. 주입되는 인히비터는 막 표면에 흡착되어 이후에 들어오는 DIPAS의 표면 흡착을 방해함으로써 증착속도를 제어하는 역할을 한다. 도 4의 그래프와 같이, iPr2NH 주입 시간(feeding time)이 0초에서 5초까지 증가함에 따라 증착 두께가 줄어드는 것을 확인할 수 있다. 반면, 도 5와 같이, 인히비터로 iPr2NH를 이용하고 실리콘 전구체로 BDEAS를 이용했을 경우에는 감소 효과를 볼 수 없었다.In this experiment, in the deposition of a silicon oxide film by repeating a
이하에서는, DIPAS 소스에 대하여 iPr2NH와 Et2NH를 비교하여 인히비터로서 어떠한 물질이 적합한지 여부를 살펴본다. Hereinafter, iPr2NH and Et2NH are compared with respect to the DIPAS source, and it is examined whether or not any substance is suitable as an inhibitor.
도 6은 iPr2NH와 Et2NH의 표면반응을 살펴보기 위하여 물리적 흡착(physisorption)과 화학적 흡착(chemisorption)의 양상을 도해하는 그래프이다. 도 6을 참조하면, iPr2NH와 Et2NH 인히비터는 화학적 흡착 보다 물리적 흡착이 우세함을 확인할 수 있다. Figure 6 is a graph illustrating the physisorption and chemisorption patterns of iPr2NH and Et2NH in order to examine the surface reaction. Referring to FIG. 6, it can be seen that the iPr2NH and Et2NH hydrocarbons predominate in physical adsorption rather than chemical adsorption.
도 7a는 DIPAS 소스와 Et2NH의 반응에너지 및 반응과정을 도해하는 도면이고, 도 7b는 DIPAS 소스와 iPr2NH의 반응에너지 및 반응과정을 도해하는 도면이다. FIG. 7A is a diagram illustrating the reaction energy and reaction process of the DIPAS source and Et2NH, and FIG. 7B is a diagram illustrating the reaction energy and reaction process of the DIPAS source and iPr2NH.
도 7a를 참조하면, Et2NH가 DIPAS와의 반응(ΔE: -0.372eV)을 통해 떨어지면서 인히비터(inhibitor)로서 역할을 못함을 이해할 수 있다. 도 7b를 참조하면, iPr2NH가 DIPAS와 반응(ΔE: -0.075eV)이 적어 인히비터(Inhibition) 역할을 함을 이해할 수 있다. 이로부터, DIPAS 소스에서 iPr2NH만 인히비터로서 작용하는 이유를 확인할 수 있다. Referring to FIG. 7A, it can be understood that Et2NH does not act as an inhibitor as it falls through the reaction with DIPAS (? E: -0.372 eV). Referring to FIG. 7B, it can be understood that iPr2NH plays a role of inhibition due to a small reaction (ΔE: -0.075 eV) with DIPAS. From this, it can be seen why only iPr2NH acts as an inhibitor in the DIPAS source.
도 8은 인히비터가 Et2NH, 실리콘 전구체가 BDEAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이고, 도 9는 인히비터가 Et2NH, 실리콘 전구체가 DIPAS, 반응가스가 O3인 조건에서 인히비터의 주입 시간에 따른 실리콘 산화막의 증착 두께를 나타낸 그래프이다. FIG. 8 is a graph showing the deposition thickness of a silicon oxide film according to the time of injection of an inhibitor in the condition that the inhibitor is
본 실험예에서는, 공정온도 400℃에서 BDEAS(Bisdiethylamino silane)과 O3 을 이용한 실리콘 산화물의 경우에도, 인히비터로 Et2NH(Diethylamine)을 사용할 경우 Et2NH 주입 시간(Feeding time)이 증가할수록 실리콘 산화막 두께가 줄어듬을 확인할 수 있다(도 8). 반면, 인히비터로 Et2NH와 DIPAS 실리콘 전구체를 이용했을 경우에는 두께 감소 효과를 볼 수 없었다(도 9). BDEAS 소스에서 Et2NH만 인히비터 로서 작용하는 메커니즘은 상술한 iPr2NH 인히비터와 DIPAS 소스의 메커니즘과 동일하다. In the case of using silicon dioxide using BDEAS (Bdiasteramino silane) and O 3 at the process temperature of 400 ° C., when
이러한 메커니즘을 이용한 본 발명의 기술적 사상은 아민 계열의 리간드로 이루어진 실리콘 전구체를 이용한 실리콘 산화막을 만드는 원자층 증착 방법에 있어서 실리콘 산화막의 증착속도를 제어하는 인히비터(Inhibitor) 사용에 있으며, 상기 인히비터는 아민 계열의 구조로 이루어진 것을 포함하고, 특히 실리콘 전구체에 포함되는 아민구조와 동일한 것을 인히비터로 사용하는 것을 특징으로 한다.The technical idea of the present invention using this mechanism is the use of an inhibitor for controlling the deposition rate of the silicon oxide film in the atomic layer deposition method of forming a silicon oxide film using a silicon precursor comprising an amine series ligand, The term " amide structure " includes amines of the amine structure, and particularly, the same amine structure as the silicon precursor is used as the inhibitor.
본 발명은, 상술한 메커니즘에 의한 실리콘 전구체와 인히비터의 예시적인 조합을 제공하는 바, 제 1 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 DIPAS (Di(isopropyl)aminosilane)일 수 있으며, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 iPr2NH (Di(isopropyl)amine), iPrNH2 (Isoprophylamine), iPr3N (Tris(isoprophyl)amine) 및 nPr3N (Tris(normalprophyl)amine) 중에서 선택된 적어도 어느 하나일 수 있으며, 제 2 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 BDEAS (Bis(diethylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 Et2NH (Di(ethyl)amine) 및 Et3N (Tris(ethyl)amine) 중에서 선택된 적어도 어느 하나일 수 있으며, 제 3 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 3DMAS (Tris(dimethylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나일 수 있으며, 제 4 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 4DMAS (Tetrakis(dimethylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나일 수 있으며, 제 5 예로서, 아민 계열의 리간드로 이루어진 실리콘 전구체는 BTBAS (Bis(tertiarybutylamino)silane)이고, 이 경우, 상기 실리콘 전구체를 구성하는 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터는 tBuNH2 (Tertiarybutyl amine)일 수 있다. The present invention provides an exemplary combination of a silicon precursor and an inhibitor by the above-described mechanism. As a first example, a silicon precursor comprising an amine series ligand may be DIPAS (di (isopropyl) aminosilane) In this case, the amine precursors having the same structure as the amine-based ligands constituting the silicon precursor are selected from the group consisting of iPr2NH (Di (isopropyl) amine), iPrNH2 (Isoprophylamine), iPr3N (Tris (isoprophyl) amine) and nPr3N and the silicon precursor is a BDEAS (diethylamino) silane. In this case, the amine precursor may be at least one selected from the group consisting of amine-based ligands And an amine-based phosphorous compound having a homogeneous structure may be at least one selected from Et2NH (Di (ethyl) amine) and Et3N (Tris (ethyl) amine) The amine precursor of the amine type having a structure homologous to the amine-based ligand constituting the silicon precursor is Me2NH (di (methyl) amine) and In the fourth example, the silicon precursor composed of an amine-based ligand is tetramethylsilane (TDM) (tetramethylsilane). In this case, the silicon precursor may be at least one selected from the group consisting of The amine-based phosphorus ligand having the same structure as the amine-based ligand may be at least one selected from the group consisting of Me2NH (Di (methyl) amine) and Me3N (Tris (methyl) amine) Is a BTBAS (tertiarybutylamino) silane. In this case, the silicon precursor is an amine-based one having a homologous structure with an amine-based ligand constituting the silicon precursor The inhibitor may be tBuNH2 (Tertiarybutyl amine).
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (12)
기판 상에 흡착된 상기 제1 공정가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급함으로써 상기 기판 상에 단위 실리콘 산화막을 형성하는 박막형성 단계; 및
기판 상에 상기 아민 계열의 리간드와 동종 구조를 가지는 아민 계열의 인히비터(inhibitor)를 함유하는 증착조절가스를 흡착시키는 증착조절가스 흡착 단계;
를 포함하는 단위사이클을 복수회 반복하여 수행하는 것을 특징으로 하는,
박막 증착 방법.A first process gas adsorption step of adsorbing a first process gas containing a silicon precursor including an amine-based ligand on a substrate;
A thin film forming step of forming a unit silicon oxide film on the substrate by supplying a second process gas containing oxygen atoms reacting with the first process gas adsorbed on the substrate; And
A deposition control gas adsorption step of adsorbing a deposition control gas containing an amine-based inhibitor having the same structure as the amine-based ligand on the substrate;
And a plurality of unit cycles,
Thin film deposition method.
상기 실리콘 전구체는 DIPAS (Di(isopropyl)aminosilane)이고,
상기 인히비터는 iPr2NH (Di(isopropyl)amine), iPrNH2 (Isoprophylamine), iPr3N (Tris(isoprophyl)amine) 및 nPr3N (Tris(normalprophyl)amine) 중에서 선택된 적어도 어느 하나인,
박막 증착 방법.The method according to claim 1,
The silicon precursor is DIPAS (di (isopropyl) aminosilane)
Wherein the phosphorus atom is at least one selected from the group consisting of iPr2NH (Di (isopropyl) amine), iPrNH2 (Isoprophylamine), iPr3N (Tris (isoprophyl) amine) and nPr3N (Tris (normalprophyl)
Thin film deposition method.
상기 실리콘 전구체는 BDEAS (Bis(diethylamino)silane)이고,
상기 인히비터는 Et2NH (Di(ethyl)amine) 및 Et3N (Tris(ethyl)amine) 중에서 선택된 적어도 어느 하나인,
박막 증착 방법.The method according to claim 1,
The silicon precursor is BDEAS (bis (diethylamino) silane)
Wherein the phosphorus atom is at least one selected from the group consisting of Et2NH (Di (ethyl) amine) and Et3N (Tris (ethyl) amine)
Thin film deposition method.
상기 실리콘 전구체는 3DMAS (Tris(dimethylamino)silane)이고,
상기 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나인,
박막 증착 방법.The method according to claim 1,
The silicon precursor is 3DMAS (Tris (dimethylamino) silane)
Wherein the phosphorus atom is at least one selected from the group consisting of Me2NH (Di (methyl) amine) and Me3N (Tris (methyl) amine)
Thin film deposition method.
상기 실리콘 전구체는 4DMAS (Tetrakis(dimethylamino)silane)이고,
상기 인히비터는 Me2NH (Di(methyl)amine) 및 Me3N (Tris(methyl)amine) 중에서 선택된 적어도 어느 하나인,
박막 증착 방법.The method according to claim 1,
The silicon precursor is 4DMAS (Tetrakis (dimethylamino) silane)
Wherein the phosphorus atom is at least one selected from the group consisting of Me2NH (Di (methyl) amine) and Me3N (Tris (methyl) amine)
Thin film deposition method.
상기 실리콘 전구체는 BTBAS (Bis(tertiarybutylamino)silane)이고,
상기 인히비터는 tBuNH2 (Tertiarybutylamine)인,
박막 증착 방법.The method according to claim 1,
The silicon precursor is BTBAS (tertiarybutylamino) silane,
The inhibitor is tBuNH2 (Tertiarybutylamine)
Thin film deposition method.
상기 단위사이클은 상기 제1 공정가스 흡착 단계, 상기 박막형성 단계 및 상기 증착조절가스 흡착 단계를 순차적으로 포함하는 것을 특징으로 하는,
박막 증착 방법.The method according to claim 1,
Wherein the unit cycle includes the first process gas adsorption step, the thin film formation step, and the deposition control gas adsorption step,
Thin film deposition method.
상기 단위사이클은 상기 증착조절가스 흡착 단계, 상기 제1 공정가스 흡착 단계 및 상기 박막형성 단계를 순차적으로 포함하는 것을 특징으로 하는,
박막 증착 방법.The method according to claim 1,
Wherein the unit cycle includes the deposition control gas adsorption step, the first process gas adsorption step, and the thin film formation step in sequence.
Thin film deposition method.
상기 단위사이클은 상기 증착조절가스 흡착 단계, 상기 제1 공정가스 흡착 단계 및 상기 박막형성 단계의 각각의 사이에 퍼지 및 펌핑 단계;를 더 포함하는,
박막 증착 방법.9. The method according to claim 7 or 8,
Wherein said unit cycle further comprises purging and pumping between each of said deposition regulating gas adsorption step, said first process gas adsorption step and said thin film forming step.
Thin film deposition method.
상기 단위사이클은, 상기 증착조절가스 흡착 단계 전에, 기판 상에 N, O 및 H 중에서 적어도 어느 하나를 포함하는 플라즈마를 이용하여 전처리하는 단계;를 더 포함하는 것을 특징으로 하는,
박막 증착 방법.The method according to claim 1,
Wherein the unit cycle further comprises pretreating the substrate with a plasma containing at least one of N, O and H on the substrate before the deposition control gas adsorption step.
Thin film deposition method.
상기 증착조절가스 흡착 단계에서 상기 증착조절가스는 펄스 형태로 복수회 반복하여 주입되는 것을 특징으로 하는,
박막 증착 방법.The method according to claim 1,
Wherein the deposition control gas is injected in a pulse form repeatedly a plurality of times in the deposition control gas adsorption step.
Thin film deposition method.
상기 기판은 홀, 비아홀, 콘택홀 또는 트렌치를 포함하는 단차 구조를 가지며, 상기 실리콘 산화막은 상기 단위사이클을 복수회 반복하여 수행함으로써 상기 단차 구조를 메우면서 형성되되, 상기 증착조절가스 흡착 단계를 통해 상기 단차 구조의 상하부에서 상기 단위 실리콘 산화막의 증착속도를 제어하는 것을 특징으로 하는,
박막 증착 방법.
The method according to claim 1,
Wherein the substrate has a step structure including a hole, a via hole, a contact hole or a trench, the silicon oxide film being formed by filling the step structure by repeating the unit cycle a plurality of times, And the deposition rate of the unit silicon oxide film is controlled at the upper and lower portions of the step structure.
Thin film deposition method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170160700A KR20190061877A (en) | 2017-11-28 | 2017-11-28 | Method of depositing thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170160700A KR20190061877A (en) | 2017-11-28 | 2017-11-28 | Method of depositing thin film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190061877A true KR20190061877A (en) | 2019-06-05 |
Family
ID=66845373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170160700A KR20190061877A (en) | 2017-11-28 | 2017-11-28 | Method of depositing thin film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20190061877A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210000925A (en) | 2019-06-26 | 2021-01-06 | 한국화학연구원 | Chemical Vapor Deposition Reactor |
| WO2022010214A1 (en) * | 2020-07-08 | 2022-01-13 | 솔브레인 주식회사 | Growth inhibitor for forming pellicle protective thin film, method for forming pellicle protective thin film by using same, and mask manufactured therefrom |
| WO2022015098A1 (en) * | 2020-07-16 | 2022-01-20 | 솔브레인 주식회사 | Growth inhibitor for thin film formation, method for forming thin film by using same, and semiconductor substrate manufactured thereby |
| WO2022015099A1 (en) * | 2020-07-17 | 2022-01-20 | 솔브레인 주식회사 | Growth inhibitor for forming thin film, thin film forming method using same, and semiconductor substrate manufactured therefrom |
| KR20220092440A (en) | 2020-12-24 | 2022-07-01 | 주식회사 유피케미칼 | Method of forming a thin film using upper surface modified agent |
| KR20220116688A (en) * | 2021-02-15 | 2022-08-23 | 한양대학교 에리카산학협력단 | thin film structure including inhibitor pattern and method of fabricating of the same |
-
2017
- 2017-11-28 KR KR1020170160700A patent/KR20190061877A/en unknown
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210000925A (en) | 2019-06-26 | 2021-01-06 | 한국화학연구원 | Chemical Vapor Deposition Reactor |
| WO2022010214A1 (en) * | 2020-07-08 | 2022-01-13 | 솔브레인 주식회사 | Growth inhibitor for forming pellicle protective thin film, method for forming pellicle protective thin film by using same, and mask manufactured therefrom |
| WO2022015098A1 (en) * | 2020-07-16 | 2022-01-20 | 솔브레인 주식회사 | Growth inhibitor for thin film formation, method for forming thin film by using same, and semiconductor substrate manufactured thereby |
| WO2022015099A1 (en) * | 2020-07-17 | 2022-01-20 | 솔브레인 주식회사 | Growth inhibitor for forming thin film, thin film forming method using same, and semiconductor substrate manufactured therefrom |
| KR20220092440A (en) | 2020-12-24 | 2022-07-01 | 주식회사 유피케미칼 | Method of forming a thin film using upper surface modified agent |
| KR20220116688A (en) * | 2021-02-15 | 2022-08-23 | 한양대학교 에리카산학협력단 | thin film structure including inhibitor pattern and method of fabricating of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20190061877A (en) | Method of depositing thin film | |
| US10580645B2 (en) | Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors | |
| KR20210057664A (en) | Method of forming a structure including silicone oxide | |
| KR102280318B1 (en) | Cyclic aluminum oxynitride deposition | |
| US8784951B2 (en) | Method for forming insulation film using non-halide precursor having four or more silicons | |
| JP2023027062A (en) | Si precursor for deposition of SiN at low temperature | |
| US10381217B2 (en) | Method of depositing a thin film | |
| US6867152B1 (en) | Properties of a silica thin film produced by a rapid vapor deposition (RVD) process | |
| KR20180073483A (en) | Method of forming a structure on a substrate | |
| US20130224964A1 (en) | Method for Forming Dielectric Film Containing Si-C bonds by Atomic Layer Deposition Using Precursor Containing Si-C-Si bond | |
| US7202185B1 (en) | Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer | |
| KR20140141521A (en) | Cyclic aluminum nitride deposition in a batch reactor | |
| KR20090033482A (en) | Ald of metal silicate films | |
| US7129189B1 (en) | Aluminum phosphate incorporation in silica thin films produced by rapid surface catalyzed vapor deposition (RVD) | |
| KR101682109B1 (en) | A method for filling high aspect ratio structure | |
| JP2013542581A (en) | Deposition method of cyclic thin film | |
| KR20230040902A (en) | Air gap forming method and selective deposition method | |
| US20170092503A1 (en) | Method of manufacturing a semiconductor device | |
| KR102179753B1 (en) | Method of fabricating nitride film and method of controlling compressive stress of the same | |
| US20150249004A1 (en) | Method of fabricating nitride film and method of controlling compressive stress of the same | |
| KR20220115784A (en) | Method and system for forming boron nitride on a surface of a substrate | |
| US20220267903A1 (en) | Methods of forming phosphosilicate glass layers, structures formed using the methods and systems for performing the methods | |
| US20220319832A1 (en) | Method and system for depositing silicon nitride with intermediate treatment process | |
| US11189486B2 (en) | Method for depositing an insulating material into a via | |
| KR102652485B1 (en) | Method for processing substrate |