KR20190057932A - Activation Device for Neuromorphic Network Processor - Google Patents

Activation Device for Neuromorphic Network Processor Download PDF

Info

Publication number
KR20190057932A
KR20190057932A KR1020170155424A KR20170155424A KR20190057932A KR 20190057932 A KR20190057932 A KR 20190057932A KR 1020170155424 A KR1020170155424 A KR 1020170155424A KR 20170155424 A KR20170155424 A KR 20170155424A KR 20190057932 A KR20190057932 A KR 20190057932A
Authority
KR
South Korea
Prior art keywords
threshold
transistor
layer
gate
gate lines
Prior art date
Application number
KR1020170155424A
Other languages
Korean (ko)
Other versions
KR102072090B1 (en
Inventor
유인경
황현상
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170155424A priority Critical patent/KR102072090B1/en
Priority to PCT/KR2018/013528 priority patent/WO2019103361A1/en
Publication of KR20190057932A publication Critical patent/KR20190057932A/en
Application granted granted Critical
Publication of KR102072090B1 publication Critical patent/KR102072090B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)

Abstract

Provided is an activation device which comprises: an input terminal; a plurality of gate lines of which one end is electrically connected to the input terminal while including a selection transistor and a threshold switch connected to a source electrode of the selection transistor in series; a steep transistor electrically connected to the gate lines to receive a gate voltage from the gate lines so as to steeply increase a source-drain current at a threshold voltage or higher; and an output terminal for outputting the source-drain current of the steep transistor. The threshold switch has different threshold values for each gate line. According to the present invention, the activation device can fire an output signal reflecting a size of an input signal while having a structure beneficial to miniaturization and integration.

Description

인공신경망 프로세서용 활성화 소자{Activation Device for Neuromorphic Network Processor}[0001] The present invention relates to an activation device for a neural network processor,

본 발명은 인공 신경망 프로세서용 활성화 소자에 관한 것으로, 보다 상세하게는 다층 레이어를 갖는 인공 신경망 프로세서용 활성화 소자에서 하나의 레이어에서 다음 레이어로 전달하기 위한 신호를 활성화 시키는 활성화 소자에 관한 것이다.The present invention relates to an activation element for an artificial neural network processor, and more particularly, to an activation element for activating a signal for transferring from one layer to a next layer in an activation element for an artificial neural network processor having a multilayered layer.

인간의 신경망(Neural Network)을 모사한 인공 신경망의 일종인 딥 러닝(Deep Learning)이 주목받고 있다. 딥 러닝 모델은 입력 레이어(Input layer)와 출력 레이어(Output layer) 사이에 하나 이상의 숨겨진 레이어(Hidden layer)를 포함하는 심층 신경망(Deep Neural Network)을 이용하는 기계학습을 의미한다. 신경망을 구성하는 하나의 레이어(layer)로부터 나오는 출력은 다음 레이어의 입력 노드에 인가된다.Deep Learning, which is a type of artificial neural network that simulates a human neural network, is attracting attention. Deep learning model implies machine learning using a Deep Neural Network that includes one or more hidden layers between the input and output layers. The output from one layer constituting the neural network is applied to the input node of the next layer.

인간의 신경 세포(Neuron)는 일반적으로 다른 신경 세포들로부터 신호를 받기 위한 가지(dendrite)과, 다른 신경 세포들로 신호를 전달하기 위한 축삭(Axon)을 가진다. 하나의 신경 세포는 여러 개의 신경 세포들로부터 입력 신호를 인가받아 여러 개의 신경 세포들로 신호를 출력하는 병렬적 구조를 갖는다. 이 때 신경 세포들 사이를 연결하는 각각의 시냅스(synapse)는 서로 다른 연결 강도를 가지고 있어 출력 신호의 활성화 여부를 결정하게 된다.Human neurons generally have a dendrite for signaling from other neurons and an axon for signaling to other neurons. One nerve cell has a parallel structure that receives input signals from several nerve cells and outputs signals to several nerve cells. At this time, each synapse connecting neurons has different connection strengths, which determines the activation of the output signal.

인간의 신경 세포와 유사하게, 인공 신경망에서도 하나의 레이어에 입력 신호가 인가되면 입력 신호의 강도 및 빈도에 따라 가중치가 결정된다. 가중치에 의하여 변환된 새로운 입력 신호는 합산되어 일정한 값 이상이 될 경우 출력 신호로 활성화(activation)된다. 이 때 활성화 여부를 결정하는 활성화 함수는 Sigmoid, tanh, ReLU(rectified linear unit)과 같은 여러 함수를 사용할 수 있다.Similar to human neurons, when an input signal is applied to a layer in an artificial neural network, the weight is determined according to the intensity and frequency of the input signal. The new input signals converted by the weights are activated as an output signal when they are summed and equal to or greater than a certain value. In this case, several functions such as Sigmoid, tanh, and ReLU (rectified linear unit) can be used as the activation function for determining whether or not to activate.

이러한 딥 러닝 시스템에 적합한 하드웨어 프로세서의 개발이 요구되고 있다. 본 발명은 가중치를 부여받아 변환된 입력 신호들을 합산하여 문턱값(threshold) 이상이 되었을 때, 출력 신호를 활성화하는 활성화 소자(activation device)에 관한 발명이다.Development of a hardware processor suitable for such a deep running system is required. The present invention relates to an activation device for activating an output signal when a weighted value is input and the converted input signals are summed up to reach a threshold value or more.

본 발명이 해결하고자 하는 기술적 과제는 문턱값 이상의 신호를 인가받았을 때 출력 신호를 활성화 하는 활성화 소자를 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an activation device for activating an output signal when a signal of a threshold value or more is applied.

상술한 기술적 과제를 해결하기 위하여 본 발명은 입력 단자, 일단이 상기 입력 단자와 전기적으로 연결되고, 선택 트랜지스터 및 상기 선택 트랜지스터의 소오스 전극에 직렬로 연결되는 문턱 스위치를 포함하는 복수 개의 게이트 라인들, 상기 게이트 라인들과 전기적으로 연결되어 상기 게이트 라인들로부터 게이트 전압을 인가받아 문턱 전압 이상에서 소오스-드레인 전류가 급격히 증가하는 급경사 트랜지스터 및 상기 급경사 트랜지스터의 소오스-드레인 전류를 출력하여 다음 레이어의 입력이 되는 출력 단자를 포함하고, 상기 문턱 스위치는 각 게이트 라인마다 서로 다른 문턱값을 갖는 문턱스위칭(threshold switching) 소자로서, 금속-절연체 전이(Metal-insulator transition) 스위치와 같은 활성화 소자를 제공한다.According to an aspect of the present invention, there is provided a semiconductor memory device including an input terminal, a plurality of gate lines, one end of which is electrically connected to the input terminal, and includes a selection transistor and a threshold switch connected in series to a source electrode of the selection transistor, Drain currents of the steep-sloping transistor and the steep sloping transistor, which are electrically connected to the gate lines and are supplied with the gate voltage from the gate lines and whose source-drain current rapidly increases above a threshold voltage, The threshold switch is a threshold switching device having a different threshold value for each gate line, and provides an activating device such as a metal-insulator transition switch.

본 발명의 일 실시예에 따르면, 상기 문턱 스위치는 하부 전극층, 상기 하부 전극층 상에 형성된 문턱스위칭층 및 상기 문턱스위칭층 상에 형성된 상부 전극층을 포함하고, 상기 문턱스위칭층은 상기 게이트 라인들 각각 마다 서로 다른 두께를 가질 수 있다.According to an embodiment of the present invention, the threshold switch includes a lower electrode layer, a threshold switching layer formed on the lower electrode layer, and an upper electrode layer formed on the threshold switching layer, They can have different thicknesses.

상기 문턱스위칭층은 금속-절연 전이 물질을 포함할 수 있다. 일 실시예에 따르면 상기 금속-절연 전이 물질을 포함하는 문턱스위칭층은 NbOx층이고, 상기 하부 전극층 및 상기 상부 전극층은 텅스텐층일 수 있다.The threshold switching layer may comprise a metal-insulated transition material. According to one embodiment, the threshold switching layer including the metal-insulated transition material may be a NbO x layer, and the lower electrode layer and the upper electrode layer may be a tungsten layer.

상기 문턱스위칭층은 상기 게이트 라인들마다 서로 다른 두께를 가질 수 있다.The threshold switching layer may have a different thickness for each of the gate lines.

본 발명의 일 실시예를 따르면, 상기 게이트 라인들 중 하나의 게이트 라인을 구성하는 상기 선택 트랜지스터가 온(On) 되고, 상기 온 된 선택 트랜지스터와 직렬로 연결된 문턱 스위치에 의하여 상기 급경사 트랜지스터에 인가되는 게이트 전압이 결정되고, 문턱 스위치의 문턱값에 따라서 상기 급경사 트랜지스터에 인가되는 게이트 전압의 크기가 변화할 수 있다.According to an embodiment of the present invention, the selection transistor constituting one gate line of the gate lines is turned on and applied to the steep-sloped transistor by a threshold switch connected in series with the on- The gate voltage is determined, and the magnitude of the gate voltage applied to the steeply-sharply-varying transistor may vary according to the threshold value of the threshold switch.

종래의 인공 신경망 프로세스를 구성하는 활성화 소자는 가중치가 부여된 신호들의 합산 값이 지정된 전압 값 이상이 되었는지 여부를 확인하기 위하여 비교기(Comparator)를 사용한다. 비교기를 사용할 경우 두 가지의 문제가 존재한다. 먼저 비교기 회로가 공간을 차지한다. 또한, 비교기는 지정된 전압 값 이상의 모든 신호에 대하여 동일한 크기의 출력 신호를 출력한다. 그러나 가중치가 부여된 신호들의 합산 값이 가지고 있는 크기와 같은 정보를 다음 레이어에 입력할 수 있다면 인공 신경망 시스템의 효율을 높일 수 있다. 따라서 이러한 출력 신호에 입력신호의 크기를 반영할 수 있는 활성화 소자가 요구된다.The activating elements constituting the conventional artificial neural network process use a comparator to check whether the sum of weighted signals exceeds a specified voltage value. There are two problems when using comparators. First, the comparator circuit takes up space. The comparator also outputs an output signal of the same magnitude for all signals above a specified voltage value. However, it is possible to increase the efficiency of the artificial neural network system if information such as the size of the sum of the weighted signals can be input to the next layer. Therefore, an active element capable of reflecting the magnitude of the input signal is required in such an output signal.

본 발명은 선택 트랜지스터 및 상기 선택 트랜지스터의 소오스 전극 또는 드레인 전극에 직렬로 연결되는 문턱 스위치를 포함하는 복수 개의 게이트 라인들과, 상기 게이트 라인들로부터 게이트 전압을 인가받은 급경사 트랜지스터를 포함하는 활성화 소자를 제공하여 상술한 두 가지 문제점을 해결할 수 있다.The present invention provides an organic electroluminescent device comprising a plurality of gate lines including a selection transistor and a threshold switch connected in series to a source electrode or a drain electrode of the selection transistor and an activation element including a steep- The above two problems can be solved.

즉, 비교기를 포함하지 않아 면적 및 부피를 감소시킬 수 있으며, 레이어를 통과하며 가중치가 부여된 신호들의 합산 값이 가지고 있는 크기를 출력신호에 반영할 수 있다.That is, the area and the volume can be reduced without including the comparator, and the magnitude of the sum of the weighted signals passing through the layer can be reflected in the output signal.

각각의 문턱문턱 스위치는 서로 다른 문턱값을 가질 수 있으며, 문턱 스위치가 금속-절연 전이층과 같은 물질층을 포함하는 이단자 소자일 경우, 문턱스위칭층의 두께를 조절함으로써 문턱값을 달리할 수 있다.Each threshold-threshold switch can have a different threshold value, and if the threshold switch is a two-terminal device including a layer of material such as a metal-insulator transition layer, the threshold can be varied by adjusting the thickness of the threshold- .

본 발명의 일 실시예에서는, 특정한 문턱값을 갖는 문턱 스위치만이 선택되도록 선택 트랜지스터를 온(On)하여 급경사 트랜지스터에 게이트 전압을 인가하도록 할 수 있다. 이를 통하여 인공 신경망 프로세서가 수행하는 동작에 적합한 문턱값을 가지도록 조절할 수 있다.In one embodiment of the present invention, the selection transistor may be turned on so that only the threshold switch having a specific threshold value is selected, and the gate voltage may be applied to the steeply shaded transistor. Thereby allowing the artificial neural network processor to have a threshold value suitable for the operation performed by the artificial neural network processor.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 입력 신호가 전압 펄스인 인공 신경망 프로세서의 벡터-매트릭스 곱(Vector-matrix multiplication)을 이루는 입력-출력(input-output) 어레이 구조를 도시하는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 활성화 소자를 도시하는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 문턱 스위치의 구조를 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 활성화 소자의 게이트 인가 전압에 따른 출력 전류를 도시하는 그래프이다.
도 5는 본 발명의 일 실시예에 따라 문턱스위칭층의 두께를 달리하였을 때 게이트 인가 전압에 따른 출력 전류를 도시하는 그래프이다.FIG. 1 is a circuit diagram showing an input-output array structure that forms a vector-matrix multiplication of an artificial neural network processor in which an input signal is a voltage pulse.
2 is a circuit diagram showing an activation device according to an embodiment of the present invention.
3 is a cross-sectional view showing the structure of a threshold switch according to an embodiment of the present invention.
4 is a graph showing an output current according to a gate application voltage of an activation device according to an embodiment of the present invention.
5 is a graph showing an output current according to a gate applied voltage when the thickness of a threshold switching layer is changed according to an embodiment of the present invention.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.

이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. In the following description, the same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 입력 신호가 전압 펄스인 인공 신경망 프로세서의 벡터-매트릭스 곱(Vector-matrix multiplication)을 이루는 입력-출력(input-output) 어레이 구조를 도시하는 회로도이다.FIG. 1 is a circuit diagram showing an input-output array structure that forms a vector-matrix multiplication of an artificial neural network processor in which an input signal is a voltage pulse.

도 1a를 참조하면, 인공 신경망 프로세서의 레이어를 이루는 크로스-포인트 어레이 구조는 복수 개의 입력 라인들, 상기 입력 라인들을 가로지르는 복수 개의 출력 라인들 및 상기 각 입력 라인과 상기 각 출력 라인 사이에 각각 접속된 양단들을 갖는 저항가중치를 갖는다.Referring to FIG. 1A, a cross-point array structure constituting a layer of an artificial neural network processor includes a plurality of input lines, a plurality of output lines crossing the input lines, and a plurality of input lines Lt; RTI ID = 0.0 > of < / RTI >

도 1b를 참조하면, 인공 신경망 프로세서의 벡터-매트릭스 곱(Vector-matrix multiplication)을 이루는 입력-출력(input-output) 어레이 구조는 복수 개의 입력 라인들, 상기 입력 라인들을 가로지르는 복수 개의 출력 라인들 및 상기 각 입력 라인과 상기 각 출력 라인 사이에 각각 접속된 양단들을 갖는 캐패시턴스 가중치를 갖는다.Referring to FIG. 1B, an input-output array structure comprising a vector-matrix multiplication of an artificial neural network processor includes a plurality of input lines, a plurality of output lines And a capacitance weight having both ends connected between the respective input lines and the respective output lines, respectively.

상기 저항 가중치 및 캐패시턴스 가중치는 인공지능 학습에 의하여 결정되는 가중치 값에 대응하는 저항 또는 캐패시턴스 값을 가진다. 입력 노드로부터 입력된 전압은, 상기 상기 저항 가중치 또는 상기 캐패시턴스 가중치를 지나면서 전류 및 전하로 각각 변환된다. 따라서 도 1에 도시된 것과 같은 입력-출력 어레이 구조에 펄스 전압 등이 입력되면, 가중치 값에 의하여 변환된 변환 신호들이 출력되고, 출력된 신호들을 연산증폭기(integrator)를 이용하여 합산하고 전압으로 변환하여 다음 레이어로 전달하게 된다. 이 때 출력된 신호들 전부가 다음 레이어로 전달되는 것이 아니라, 인간 뇌 신경망의 신경 세포들과 동일하게 문턱 값 이상의 출력 신호가 있는 경우 선택적으로 신호를 전달하게 된다. 출력 신호의 전달, 다시 말해 출력 신호의 발화(fire)여부를 결정하기 위한 소자가 활성화(activation) 소자이다.The resistance weight and the capacitance weight have a resistance or a capacitance value corresponding to a weight value determined by artificial intelligence learning. The voltage input from the input node is converted into current and charge, respectively, through the resistance weight or the capacitance weight. Accordingly, when a pulse voltage or the like is input to the input-output array structure as shown in FIG. 1, the converted signals are output by the weight value, and the output signals are summed using an operational amplifier To the next layer. In this case, not all of the output signals are transmitted to the next layer, but the signal is selectively transmitted when there is an output signal equal to or higher than a threshold value, like the neurons of the human brain neural network. An element for determining the transmission of the output signal, i. E., Whether to fire the output signal, is an activation element.

실시예Example

도 2는 본 발명의 일 실시예에 따른 활성화 소자를 도시하는 회로도이다.2 is a circuit diagram showing an activation device according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 활성화 소자는 앞의 레이어로부터 출력되어 현재의 레이어로 입력되는 신호를 인가받는 입력 단자(10), 상기 입력 단자(10)와 일단이 전기적으로 연결되고, 선택 트랜지스터(21) 및 상기 선택 트랜지스터(21)의 소오스 전극에 직렬로 연결되는 문턱 스위치(23)를 포함하는 복수 개의 게이트 라인(20)들, 상기 게이트 라인(20)들과 전기적으로 연결되어 상기 게이트 라인(20)들로부터 게이트 전압을 인가받는 급경사 트랜지스터(30) 및 상기 급경사 트랜지스터(30)의 소오스-드레인 전류를 출력하는 출력단자를 포함한다. 임의의 레이어의 출력 합은 다음 레이어의 입력 노드에 입력된다.2, an active element according to an exemplary embodiment of the present invention includes an input terminal 10 for receiving a signal input from a previous layer and input to a current layer, an input terminal 10 electrically connected to the input terminal 10, A plurality of gate lines 20 connected to the gate line 20 and including a selection transistor 21 and a threshold switch 23 connected in series to a source electrode of the selection transistor 21, A steeper transistor 30 connected to the gate line 20 and receiving a gate voltage from the gate line 20; and an output terminal for outputting a source-drain current of the steeper transistor 30. The output sum of any layer is input to the input node of the next layer.

상기 입력 단자(10)는 도 1에 도시된 것과 같은 인공 지능 신경망의 레이어로부터 출력되는 변환 신호들을 수용하여 활성화 소자에 인가하기 위한 단자이다.The input terminal 10 is a terminal for receiving converted signals output from the layer of the artificial intelligence network as shown in Fig. 1 and applying the converted signals to the activation element.

상기 게이트 라인(20)들은 일단이 상기 입력 단자(10)에 전기적으로 연결되고, 다른 일단은 상기 급경사 트랜지스터(30)의 게이트 전극에 전기적으로 연결된다. 다시 말해, 상기 게이트 라인(20)들은 상기 입력 단자(10)와 상기 급경사 트랜지스터(30)의 사이에서 병렬(parallel) 연결을 이룬다,One end of the gate line 20 is electrically connected to the input terminal 10 and the other end is electrically connected to the gate electrode of the steepening transistor 30. [ In other words, the gate lines 20 are connected in parallel between the input terminal 10 and the steepest transistor 30,

상기 게이트 라인(20)들은 선택 트랜지스터(21) 및 문턱 스위치(23)를 포함한다. 상기 선택 트랜지스터(21)는 외부에서 선택 게이트 전압을 인가함에 따라 채널을 형성함으로써 선택된 게이트 라인(20)에 전류를 도통하게 하거나 차단하게 한다. 상기 선택 트랜지스터(21)는 선택적인 전류의 도통이 가능한 트랜지스터라면 공지의 트랜지스터를 제한 없이 사용 가능하다.The gate lines 20 include a selection transistor 21 and a threshold switch 23. The selection transistor 21 applies a selection gate voltage from the outside to form a channel, thereby causing the selected gate line 20 to conduct or interrupt a current. If the selection transistor 21 is a transistor capable of conducting a selective current, a known transistor can be used without limitation.

상기 문턱 스위치(23)는 양 단에 인가되는 전압 차가 문턱값 이상이 될 경우 통전하여 전류가 흐르는 금속-절연체 전이(Metal-insulator transition) 스위치일 수 있다. 상기 문턱 스위치(23)는 각 게이트 라인(20) 마다 서로 다른 문턱값을 가질 수 있다. 구체적으로, 각 게이트 라인(20)들의 위치에 따라 순차적으로 문턱 스위치(23)의 문턱값이 작아지거나, 반대로 커지는 구성을 가질 수 있다.The threshold switch 23 may be a metal-insulator transition switch in which a current flows when a voltage difference applied to both ends exceeds a threshold value. The threshold switch 23 may have a different threshold value for each gate line 20. Concretely, the threshold value of the threshold switch 23 may be sequentially decreased or increased in accordance with the position of each gate line 20.

상기 문턱 스위치(23)의 일단은 상기 선택 트랜지스터(21)의 소오스 전극과 연결되고, 다른 일단은 상기 급경사 트랜지스터(30)의 게이트 전극에 전기적으로 연결된다.One end of the threshold switch 23 is connected to the source electrode of the selection transistor 21 and the other end thereof is electrically connected to the gate electrode of the steepening transistor 30. [

상기 급경사 트랜지스터(30)는 채널, 상기 채널의 양 단에 형성되는 소오스 전극 및 드레인 전극, 상기 채널의 상부에 형성된 게이트 절연층 및 상기 게이트 절연층 상에 형성된 게이트 전극을 갖는 트랜지스터이다. 상기 급경사 트랜지스터(30)는 상술한 구조를 갖는 3단자 트랜지스터이면 특별한 제한 없이 공지의 트랜지스터를 사용할 수 있다. 상기 급경사 트랜지스터(30)는 n형(NMOS) 또는 p형(PMOS) 트랜지스터일 수 있다.The steep graded transistor 30 is a transistor having a channel, a source electrode and a drain electrode formed at both ends of the channel, a gate insulating layer formed on the channel, and a gate electrode formed on the gate insulating layer. The steep-sloping transistor 30 can be a known transistor without any particular limitation if it is a three-terminal transistor having the above-described structure. The steep graded transistor 30 may be an n-type (NMOS) transistor or a p-type (PMOS) transistor.

본 발명의 일 실시예를 따르면, 선택 트랜지스터(21)에 인가되는 선택 게이트 전압을 조절하여 하나의 선택 트랜지스터(21a)만을 온(On) 시키고 나머지 선택 트랜지스터(21b, 21c...)들을 모두 오프(Off)시킬 수 있다.According to an embodiment of the present invention, the selection gate voltage applied to the selection transistor 21 is adjusted so that only one selection transistor 21a is turned on and all the remaining selection transistors 21b, 21c, (Off).

입력 단자(10)에 전 레이어(pre-layer)로부터 변환된 변환 신호가 인가되면, 변환 신호는 온 상태의 선택 트랜지스터(21a)와 직렬로 연결된 문턱 스위치(23a)에 도달한다. 이 때 변환 신호의 값이 문턱 스위치(23a)의 문턱값보다 큰 경우 문턱 스위치(23a)는 온 상태가 되어 전류가 도통하고, 급경사 트랜지스터(30)의 게이트 전극에 전압이 인가되게 된다. 변환 신호의 값이 문턱 스위치(23a)의 문턱값에 도달할 때 까지 급경사 트랜지스터(30)의 게이트 전극에는 전압이 인가되지 않으므로, 급경사 트랜지스터(30)의 소오스-드레인에는 전류가 흐르지 않는다. 만일 문턱 스위치의 문턱 값을 넘는 전압이 인가되면 급경사 트랜지스터(30)에 전압이 갑자기 인가되어, 급경사 트랜지스터의 소스-드레인 사이에 흐르는 전류는 매우 급한 경사(Steep-slope)를 갖게 된다. 또한, 변환 신호가 문턱값 이상의 크기를 갖는 경우에는 변환 신호의 크기가 증가함에 따라 게이트에 인가되는 전압도 상승하게 되고, 이는 채널 형성을 강화시켜 출력 전류의 크기를 증가시킨다. 따라서 전-레이어에서 변환된 변환 신호의 크기 정보를 후-레이어(post-layer)에 전달하는 출력 신호에 반영 가능하다.When the converted signal from the pre-layer is applied to the input terminal 10, the converted signal reaches the threshold switch 23a connected in series with the on-state selection transistor 21a. At this time, when the value of the converted signal is larger than the threshold value of the threshold switch 23a, the threshold switch 23a is turned on to conduct the current, and the voltage is applied to the gate electrode of the steeply- No voltage is applied to the gate electrode of the steep sloped transistor 30 until the value of the converted signal reaches the threshold value of the threshold switch 23a, so that no current flows through the source-drain of the steep sloped transistor 30. [ If a voltage exceeding the threshold value of the threshold switch is applied, the voltage is suddenly applied to the steep-sloping transistor 30, and the current flowing between the source and the drain of the steep sloped transistor has a steep slope. Also, when the converted signal has a magnitude larger than the threshold value, the voltage applied to the gate increases as the magnitude of the converted signal increases, which increases the size of the output current by enhancing the channel formation. Therefore, it is possible to reflect the size information of the converted signal converted in the pre-layer to an output signal that transmits to the post-layer.

도 3은 본 발명의 일 실시예에 따른 문턱 스위치의 구조를 도시하는 단면도이다.3 is a cross-sectional view showing the structure of a threshold switch according to an embodiment of the present invention.

도 3을 참조하면, 문턱 스위치는 하부 전극(41), 상기 하부 전극(41) 상에 형성된 문턱스위칭층(43) 및 상기 문턱스위칭층(43) 상에 형성된 상부 전극(45)을 포함한다. 상기 문턱스위칭층(43)은 문턱값 이상의 전압이 인가되면 전도체가 되거나, 도전 통로를 형성하는 물질을 포함한다. 예를 들면, 상기 문턱스위칭층(43)은 금속-절연 전이 특성을 갖는 바나듐 산화물 또는 니오븀 산화물일 수 있다.Referring to FIG. 3, the threshold switch includes a lower electrode 41, a threshold switching layer 43 formed on the lower electrode 41, and an upper electrode 45 formed on the threshold switching layer 43. The threshold switching layer 43 includes a material that becomes a conductor when a voltage equal to or higher than a threshold value is applied, or forms a conductive path. For example, the threshold switching layer 43 may be vanadium oxide or niobium oxide having metal-insulated transition properties.

상기 문턱스위칭층(43)이 동일한 물질로 형성되는 경우, 상기 문턱스위칭층(43)의 두께에 따라 문턱값이 결정될 수 있다. 즉, 각 게이트 라인들은 서로 다른 문턱값을 갖도록 하기 위하여 서로 다른 문턱스위칭층(43)의 두께를 갖는 문턱 스위치를 포함할 수 있다.When the threshold switching layer 43 is formed of the same material, the threshold value may be determined according to the thickness of the threshold switching layer 43. That is, each of the gate lines may include a threshold switch having a thickness of a different threshold switching layer 43 so as to have different threshold values.

금속-절연 전이 물질을 문턱스위칭층(43)으로 사용할 경우, 상기 하부 전극(41) 및 상기 상부 전극(45)은 질화 티타늄(TiN), 텅스텐(W), 텅스텐 산화물(WOx) 및 백금(Pt)일 수 있다. 상기 문턱스위칭층(43)을 이루는 물질에 따라 상기 하부 전극(41) 및 상기 상부 전극(45)의 전극 물질이 결정된다. When the metal-insulated transition material is used as the threshold switching layer 43, the lower electrode 41 and the upper electrode 45 are formed of titanium nitride (TiN), tungsten (W), tungsten oxide (WO x ) Pt). The electrode material of the lower electrode 41 and the upper electrode 45 is determined according to the material of the threshold switching layer 43.

실험예 1Experimental Example 1

70×70 nm2의 넓이를 갖는 텅스텐 하부 전극을 RF 스퍼터링(radio frequency)을 이용하여 형성하였다. 상기 텅스텐 하부 전극 상에 25 nm 두께의 니오븀 산화물 막을 마찬가지로 RF 스퍼터링을 통하여 성막하였다. 그 후 실온에서 텅스텐 상부 전극을 형성하여 문턱 스위치를 제작하였다. 상기 문턱 스위치를 n-MOSFET 구조의 게이트 전극 상에 형성되었다.A tungsten bottom electrode with a width of 70 x 70 nm 2 was formed using RF sputtering. A 25 nm thick niobium oxide film was similarly formed on the tungsten lower electrode through RF sputtering. Then, a tungsten upper electrode was formed at room temperature to fabricate a threshold switch. The threshold switch was formed on the gate electrode of the n-MOSFET structure.

도 4는 본 발명의 일 실시예에 따른 활성화 소자의 인가 전압에 따른 출력 전류를 도시하는 그래프이다.4 is a graph showing an output current according to an applied voltage of the active element according to an embodiment of the present invention.

도 4를 참조하면, 하나의 선택 트랜지스터 만이 온 되어 있을 때, 본 발명에 따른 활성화 소자는 드레인 전압(VD)의 크기와 무관하게 입력되는 변환 신호(VG)가 일전 전압값 이상일 때 급격한 경사를 갖고 전류가 증가하는 것을 확인할 수 있다. 변환 신호와 출력 전류의 관계를 도시하는 그래프의 경사는 5 mV/dec으로 매우 급경사를 이루며, 이러한 급경사는 매우 높은 온도에서도 유지되는 것을 확인하였다.Referring to FIG. 4, when only one selection transistor is ON, the active element according to the present invention has a steep slope when the converted signal V G inputted thereto is equal to or higher than the pre-charge voltage value regardless of the magnitude of the drain voltage V D And the current increases. The slope of the graph showing the relationship between the converted signal and the output current was very steep at 5 mV / dec, and it was confirmed that the steep slope was maintained at a very high temperature.

실험예 2Experimental Example 2

70×70 nm2의 넓이를 갖는 텅스텐 하부 전극을 RF 스퍼터링(radio frequency)을 이용하여 형성하였다. 상기 텅스텐 하부 전극 상에 25 nm 두께의 니오븀 산화물 막을 마찬가지로 RF 스퍼터링을 통하여 성막하였다. 그 후 실온에서 텅스텐 상부 전극을 형성하여 문턱 스위치를 제작하였다. 상기 문턱 스위치는 p-MOSFET 구조의 게이트 전극 상에 형성되었다. 또한, 동일한 조건에서 니오븀 산화물 막이 15 nm일 경우, 20 nm일 경우 및 25 nm일 경우의 출력 전류에 대하여 시뮬레이션 하여 그 결과를 실험 값과 비교하였다.A tungsten bottom electrode with a width of 70 x 70 nm 2 was formed using RF sputtering. A 25 nm thick niobium oxide film was similarly formed on the tungsten lower electrode through RF sputtering. Then, a tungsten upper electrode was formed at room temperature to fabricate a threshold switch. The threshold switch was formed on the gate electrode of the p-MOSFET structure. Also, under the same conditions, the output currents of 20 nm and 25 nm were simulated when the niobium oxide film was 15 nm, and the results were compared with experimental values.

도 5는 본 발명의 일 실시예에 따라 문턱스위칭층의 두께를 달리하였을 때 인가 전압에 따른 출력 전류를 도시하는 그래프이다.5 is a graph showing an output current according to an applied voltage when a thickness of a threshold switching layer is changed according to an embodiment of the present invention.

도 5를 참조하면, 문턱스위칭층의 두께에 따른 변환 신호의 크기에 따를 출력 신호의 변화의 시뮬레이션 결과와 실험 결과를 확인할 수 있다. 니오븀 산화물 막의 두께가 점점 두꺼워질수록 트랜지스터를 턴-온 시키는 게이트 전압(VG)의 임계값도 커지는 것을 확인할 수 있다. 따라서 각 게이트 라인의 금속-절연 전이층의 두께를 달리함으로 문턱값이 서로 다른 활성화 스위치를 형성할 수 있다.Referring to FIG. 5, the simulation result and the experimental result of the change of the output signal according to the magnitude of the converted signal according to the thickness of the threshold switching layer can be confirmed. It can be seen that as the thickness of the niobium oxide film becomes thicker, the threshold voltage of the gate voltage V G for turning on the transistor becomes larger. Therefore, the activation switch having different threshold values can be formed by varying the thickness of the metal-insulated transition layer of each gate line.

10 : 입력 단자 20 : 게이트 라인
21 : 선택 트랜지스터 23 : 문턱 스위치
30 : 급경사 트랜지스터 41 : 하부 전극
43 : 문턱스위칭층 45 : 상부 전극10: Input terminal 20: Gate line
21: selection transistor 23: threshold switch
30: steepest transistor 41: lower electrode
43: threshold switching layer 45: upper electrode

Claims (7)

입력 단자;
일단이 상기 입력 단자와 전기적으로 연결되고, 선택 트랜지스터 및 상기 선택 트랜지스터의 소오스 전극에 직렬로 연결되는 문턱 스위치를 포함하는 복수 개의 게이트 라인들;
상기 게이트 라인들과 전기적으로 연결되어 상기 게이트 라인들로부터 게이트 전압을 인가받아 문턱 전압 이상에서 소오스-드레인 전류가 급격히 증가하는 급경사 트랜지스터; 및
상기 급경사 트랜지스터의 소오스-드레인 전류를 출력하는 출력 단자를 포함하고,
상기 문턱 스위치는 각 게이트 라인마다 서로 다른 문턱값을 갖는 문턱 스위칭 소자인 활성화 소자.An input terminal;
A plurality of gate lines, one end of which is electrically connected to the input terminal, and including a selection transistor and a threshold switch connected in series to a source electrode of the selection transistor;
A steep-sloped transistor electrically connected to the gate lines and receiving a gate voltage from the gate lines, wherein a source-drain current rapidly increases above a threshold voltage; And
And an output terminal for outputting a source-drain current of the steep-sloped transistor,
Wherein the threshold switch is a threshold switching device having a different threshold value for each gate line. 제1항에 있어서,
상기 문턱 스위치는
하부 전극층;
상기 하부 전극층 상에 형성된 문턱스위칭층; 및
상기 문턱스위칭층 상에 형성된 상부 전극층을 포함하고,
상기 문턱스위칭층은 상기 게이트 라인들 각각 마다 서로 다른 두께를 갖는 활성화 소자.The method according to claim 1,
The threshold switch
A lower electrode layer;
A threshold switching layer formed on the lower electrode layer; And
And an upper electrode layer formed on the threshold switching layer,
Wherein the threshold switching layer has a different thickness for each of the gate lines. 제2항에 있어서,
상기 문턱스위칭층은 금속-절연 전이 물질을 포함하는 활성화 소자.3. The method of claim 2,
Wherein the threshold switching layer comprises a metal-insulated transition material. 제2항에 있어서,
상기 문턱스위칭층은 NbOx층이고,
상기 하부 전극층 및 상기 상부 전극층은 텅스텐층인 활성화 소자.3. The method of claim 2,
The threshold switching layer is a NbO x layer,
Wherein the lower electrode layer and the upper electrode layer are tungsten layers. 제2항에 있어서,
상기 문턱스위칭층은 상기 게이트 라인들마다 서로 다른 두께를 갖는 활성화 소자.3. The method of claim 2,
Wherein the threshold switching layer has a different thickness for each of the gate lines. 제1항에 있어서,
상기 게이트 라인들 중 하나의 게이트 라인을 구성하는 상기 선택 트랜지스터가 온(On) 되고,
상기 온 된 선택 트랜지스터와 직렬로 연결된 문턱 스위치에 의하여 상기 급경사 트랜지스터에 인가되는 게이트 전압이 결정되는 활성화 소자.The method according to claim 1,
The selection transistor constituting one of the gate lines is turned on,
Wherein the gate voltage applied to the steep sloped transistor is determined by a threshold switch connected in series with the on-state selection transistor. 제6항에 있어서,
상기 문턱 스위치의 문턱값에 따라서 상기 급경사 트랜지스터에 인가되는 게이트 전압의 크기가 변화하는 활성화 소자.The method according to claim 6,
Wherein a magnitude of a gate voltage applied to the steeply-sharply-varying transistor varies according to a threshold value of the threshold switch.
KR1020170155424A 2017-11-21 2017-11-21 Activation Device for Neuromorphic Network Processor KR102072090B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170155424A KR102072090B1 (en) 2017-11-21 2017-11-21 Activation Device for Neuromorphic Network Processor
PCT/KR2018/013528 WO2019103361A1 (en) 2017-11-21 2018-11-08 Activation element for artificial neural network processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170155424A KR102072090B1 (en) 2017-11-21 2017-11-21 Activation Device for Neuromorphic Network Processor

Publications (2)

Publication Number Publication Date
KR20190057932A true KR20190057932A (en) 2019-05-29
KR102072090B1 KR102072090B1 (en) 2020-01-31

Family

ID=66631101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170155424A KR102072090B1 (en) 2017-11-21 2017-11-21 Activation Device for Neuromorphic Network Processor

Country Status (2)

Country Link
KR (1) KR102072090B1 (en)
WO (1) WO2019103361A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220056983A (en) * 2020-10-29 2022-05-09 포항공과대학교 산학협력단 Threshold adaptive leaky integrate and fire neuron and neuron circuit based 3-terminal resistive switching device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080892A (en) * 2007-09-26 2009-04-16 Toshiba Corp Semiconductor storage device
WO2017171860A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Transistor threshold voltage variation optimization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010151260A1 (en) * 2009-06-25 2010-12-29 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diodes with different switching thresholds
KR101257365B1 (en) * 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 Resistive RAM of having threshold switching operation and Method of fabricating the same
KR101798766B1 (en) * 2016-05-11 2017-11-16 포항공과대학교 산학협력단 Threshold switching device having rapid subthreshold slope and Metal-oxide semiconductor resistance change device having the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080892A (en) * 2007-09-26 2009-04-16 Toshiba Corp Semiconductor storage device
WO2017171860A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Transistor threshold voltage variation optimization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220056983A (en) * 2020-10-29 2022-05-09 포항공과대학교 산학협력단 Threshold adaptive leaky integrate and fire neuron and neuron circuit based 3-terminal resistive switching device

Also Published As

Publication number Publication date
WO2019103361A1 (en) 2019-05-31
KR102072090B1 (en) 2020-01-31

Similar Documents

Publication Publication Date Title
US11875249B2 (en) Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
US10078800B2 (en) Artificial neuron comprising a resistive memory having a stochastic behavior
US20140122402A1 (en) Network of artificial neurons based on complementary memristive devices
US20220207338A1 (en) Neuron simulation circuit and neural network apparatus
US5010512A (en) Neural network having an associative memory that learns by example
CN113196307B (en) Neuron and neuromorphic system including same
US11699721B2 (en) Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor
KR20180020078A (en) Low power analog or multi-level memory for neuromorphic computing
CN111967589A (en) Neuron analog circuit, driving method thereof and neural network device
Nawrocki et al. Neurons in polymer: Hardware neural units based on polymer memristive devices and polymer transistors
Mahalanabis et al. Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons
KR20190059397A (en) Neural networks using cross-point array and pattern readout method thereof
Zhu et al. Harnessing adaptive dynamics in neuro-memristive nanowire networks for transfer learning
US9846838B2 (en) Semiconductor circuit using floating body device for emulating neuron firing process
US20220138546A1 (en) Expandable neuromorphic circuit
CN114792130A (en) Artificial neuron with leakage-integration-emission function
KR20190057932A (en) Activation Device for Neuromorphic Network Processor
US11625590B2 (en) Memristive multi-terminal spiking neuron
US5444821A (en) Artificial neuron element with electrically programmable synaptic weight for neural networks
US20210406650A1 (en) Artificial neuromorphic circuit and operation method
KR101510991B1 (en) Neuromorphic Pattern Classifier of using Resistance Changing Memory and Method of Classifying the Pattern
KR101965795B1 (en) Semiconductor circuit using positive feedback field effect transistor for emulating neuron firing process
US11551070B2 (en) Artificial neuromorphic circuit and operation method
US11443177B2 (en) Artificial neuromorphic circuit and operation method
KR102415183B1 (en) 3-terminal resistive switching device based integrate-and-fire neuron circuit and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right