KR20190056475A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20190056475A
KR20190056475A KR1020170153372A KR20170153372A KR20190056475A KR 20190056475 A KR20190056475 A KR 20190056475A KR 1020170153372 A KR1020170153372 A KR 1020170153372A KR 20170153372 A KR20170153372 A KR 20170153372A KR 20190056475 A KR20190056475 A KR 20190056475A
Authority
KR
South Korea
Prior art keywords
refractive index
layer
layers
index layers
light
Prior art date
Application number
KR1020170153372A
Other languages
English (en)
Other versions
KR102418609B1 (ko
Inventor
정용빈
이상욱
이명한
임화수
허성권
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170153372A priority Critical patent/KR102418609B1/ko
Priority to US16/124,067 priority patent/US11189671B2/en
Priority to EP18206604.3A priority patent/EP3495858B1/en
Priority to CN201811364086.0A priority patent/CN109799564B/zh
Publication of KR20190056475A publication Critical patent/KR20190056475A/ko
Application granted granted Critical
Publication of KR102418609B1 publication Critical patent/KR102418609B1/ko

Links

Images

Classifications

    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/208—Filters for use with infrared or ultraviolet radiation, e.g. for separating visible light from infrared and/or ultraviolet radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G02B5/283—Interference filters designed for the ultraviolet
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H01L27/3225—
    • H01L27/323—
    • H01L27/3262—
    • H01L51/5203—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치는 제1 굴절률층들, 상기 제1 굴절률층들과 다른 굴절률을 갖고 상기 제1 굴절률층들과 교번하게 배치된 제2 굴절률층들, 및 상기 제1 굴절률층들과 상기 제2 굴절률층들 중 최상측의 굴절률층에 접촉하도록 상기 최상측의 굴절률층의 상측에 배치되거나 최하측의 굴절률층에 접촉하도록 상기 최하측의 굴절률층의 하측에 배치되며 상기 제1 굴절률층들 및 상기 제2 굴절률층들보다 작은 두께를 갖는 적어도 하나의 광학 보상층을 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 좀 더 상세히는 다층 구조의 광학 구조물을 포함하는 표시장치에 관한 것이다.
스마트 폰, 테블릿, 노트북 컴퓨터, 네비게이션 및 스마트 텔레비젼 등과 같은 전자장치들이 개발되고 있다. 이러한 전자장치들은 정보제공을 위해 표시장치를 구비한다. 전자장치들은 표시장치 이외에 다양한 전자모듈들을 더 포함한다.
전자장치들은 각각의 사용 목적에 부합하는 내구성 조건을 만족시켜야 된다. 예컨대, 자동차에 적용되는 표시장치는 혹한 기후에 대한 내구성을 다른 표시장치에 비해 더 엄격하게 요구한다.
따라서, 본 발명의 목적은 내구성이 향상된 표시장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시장치는 베이스층, 상기 베이스층 상에 배치된 회로층, 상기 회로층 상에 배치된 표시소자층 및 상기 표시소자층 상에 배치된 광학 제어유닛을 포함한다. 상기 광학 제어유닛은 제1 굴절률층들, 제2 굴절률층들, 및 광학 보상층을 포함한다. 상기 제2 굴절률층은 상기 제1 굴절률층들과 다른 굴절률을 갖고 상기 제1 굴절률층들과 교번하게 배치된다. 상기 광학 보상층은 적어도 상기 제1 굴절률층들과 상기 제2 굴절률층들 중 최상측의 굴절률층에 접촉하도록 상기 최상측의 굴절률층의 상측에 배치되거나 최하측의 굴절률층에 접촉하도록 상기 최하측의 굴절률층의 하측에 배치되며, 상기 제1 굴절률층들 및 상기 제2 굴절률층들보다 작은 두께를 갖는다.
상기 제1 굴절률층들 각각은 아래의 수학식 1을 만족하고, 상기 제2 굴절률층들 각각은 아래의 수학식 2를 만족한다.
[수학식 1]
Figure pat00001
[수학식 2]
Figure pat00002
여기서 λ는 광의 파장을 의미하며 390nm 내지 420nm이고, m은 0 및 자연수이고, Ta는 상기 제1 굴절률층들 각각의 두께이며, Tb는 상기 제2 굴절률층들 각각의 두께이며, n1은 상기 제1 굴절률층들 각각의 상기 λ파장에서의 굴절률이고, n2은 상기 제2 굴절률층들 각각의 상기 λ파장에서의 굴절률이다.
상기 n1은 1.4 내지 1.6이고, 상기 n2는 1.9 내지 2.1일 수 있다.
상기 제1 굴절률층들은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함하고, 상기 제2 굴절률층들은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 다른 하나를 포함할 수 있다.
상기 광학 보상층은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함할 수 있다. 상기 최하측의 굴절률층의 하측에 배치된 상기 광학 보상층은 상기 최하측의 굴절률층과 다른 물질을 포함할 수 있다.
상기 광학 보상층은 상기 최하측의 굴절률층의 하측에 배치된 하부 광학 보상층 및 상기 최상측의 굴절률층의 상측에 배치된 상부 광학 보상층을 포함할 수 있다. 상기 하부 광학 보상층은 상기 최하측의 굴절률층과 다른 물질을 포함하고, 상기 최하측의 굴절률층의 바로 상측에 배치된 굴절률층과 같은 물질을 포함할 수 있다.
상기 상부 광학 보상층은 상기 최상측의 굴절률층과 다른 물질을 포함하고, 상기 최상측의 굴절률층의 바로 하측에 배치된 굴절률층과 같은 물질을 포함할 수 있다. 상기 하부 광학 보상층의 두께는 상기 최하측의 굴절률층의 바로 상측에 배치된 굴절률층의 두께의 45% 내지 55%일 수 있다.
상기 하부 광학 보상층의 굴절률은 상기 최하측의 굴절률층의 바로 상측에 배치된 굴절률층의 굴절률과 실질적으로 동일할 수 있다.
상기 표시소자층은, 제1 중심 파장범위에서 피크를 갖는 제1 광을 생성하는 제1 유기발광 다이오드, 상기 제1 중심 파장범위보다 장파장 범위에서 피크를 갖는 제2 광을 생성하는 제2 유기발광 다이오드, 및 상기 제2 광보다 장파장 범위에서 피크를 갖는 제3 광을 생성하는 제3 유기발광 다이오드를 포함할 수 있다.
상기 광학 보상층은 390nm 초과 내지 420nm 미만의 파장의 광을 30% 이하 투과시키고, 상기 제1 중심 파장범위는 440nm 이상 내지 460 nm 이하일 수 있다.
상기 광학 보상층을 투과하는 상기 제1 광, 상기 제2 광, 및 상기 제3 광의 투과율 편차는 7% 미만일 수 있다.
상기 광학 제어유닛은 상기 표시소자층 상에 직접 배치될 수 있다.
상기 표시장치는 상기 표시소자층 상에 배치된 박막 봉지층을 더 포함하고, 상기 광학 제어유닛은 상기 박막 봉지층 상에 배치될 수 있다.
외부 입력을 감지하는 감지전극을 더 포함할 수 있다. 상기 광학 제어유닛은 상기 감지전극과 접촉할 수 있다.
상기 제1 굴절률층들은 5 내지 15개의 실리콘 나이트라이드층들을 포함하고, 상기 제2 굴절률층들은 5 내지 15개의 실리콘 옥사이드층들을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 베이스층, 상기 베이스층 상에 배치된 제1 내지 제3 구동 트랜지스터들, 상기 제1 내지 제3 트랜지스터들에 각각 연결되고 서로 다른 파장의 제1 내지 제3 광을 각각 생성하는 제1 내지 제3 발광 다이오드들, 및 광학 제어유닛을 포함한다. 상기 광학 제어유닛은 제1 굴절률층들, 제2 굴절률층들, 및 광학 보상층을 포함한다. 상기 제2 굴절률층은 상기 제1 굴절률층들과 다른 굴절률을 갖고 상기 제1 굴절률층들과 교번하게 배치된다. 상기 광학 보상층은 적어도 상기 제1 굴절률층들과 상기 제2 굴절률층들 중 최상측의 굴절률층에 접촉하도록 상기 최상측의 굴절률층의 상측에 배치되거나 최하측의 굴절률층에 접촉하도록 상기 최하측의 굴절률층의 하측에 배치되며, 상기 제1 굴절률층들 및 상기 제2 굴절률층들보다 작은 두께를 갖는다.
상기 광학 제어유닛은 390nm 내지 420nm의 파장의 광을 약 30% 미만 투과시키고, 상기 제1 내지 제3 광을 약 80% 이상 투과시킬 수 있다.
상기 제1 광의 피크는 390nm 내지 420nm의 파장보다 장파장에 위치하고, 상기 제2 광은 상기 제1 광보다 장파장이고, 상기 제3 광은 상기 제2 광보다 장파장일 수 있다.
상기 광학 보상층을 투과하는 상기 제1 내지 제3 광의 투과율 편차는 7% 미만일 수 있다.
상기 제1 굴절률층들은 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함하고, 상기 제2 굴절률층들은 실리콘 나이트라이드, 실리콘 옥사이드 중 다른 하나를 포함할 수 있다.
상술한 바에 따르면, 오랜 시간 자연광에 노출되더라도 화소의 불량을 방지할 수 있다. 상기 광학 제어유닛이 화소의 유기물을 손상시키는 단파장 범위의 광을 차단할 수 있기 때문이다.
광학 제어유닛이 다른 굴절률층들 대비 두께가 얇은 광학 보상층을 포함함으로써 화소들에서 생성된 제1 광, 상기 제2 광, 및 상기 제3 광의 광학 제어유닛에 대한 투과율 편차를 감소시킬 수 있다. 따라서 사용자에게 표시품질이 향상된 이미지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자장치가 설치된 자동차의 내부를 도시하였다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 3a 내지 3h는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 화소들의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 7은 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 입력감지유닛의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 입력감지유닛의 제1 단면도이다.
도 10b는 본 발명의 일 실시예에 따른 입력감지유닛의 제2 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 광학 제어유닛의 단면도이다.
도 11b는 본 발명의 일 실시예에 따른 광학 제어유닛의 적층구조에 따라 결정되는 자연광의 투과율을 도시한 그래프이다.
도 11c는 본 발명의 일 실시예에 따른 광학 제어유닛의 적층구조에 따라 결정되는 자연광의 투과율을 도시한 그래프이다.
도 11d는 본 발명의 일 실시예에 따른 광학 제어유닛로부터 반사되는 광들의 경로를 도시한 도면이다.
도 11e는 본 발명의 일 실시예에 따른 광학 제어유닛을 통과하는 광들의 투과율들 도시한 그래프이다.
도 11f 내지 도 11i는 제3 박막 그룹의 변경에 따른 광학 제어유닛을 통과하는 광들의 투과율들 도시한 그래프이다.
도 12a는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 12b는 본 발명의 일 실시예에 따른 박막 봉지층의 단면도이다.
도 13a은 본 발명의 일 실시예에 따른 입력감지유닛의 단면도이다.
도 13b는 본 발명의 일 실시예에 따른 입력감지유닛의 확대된 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 전자장치(MM)가 설치된 자동차(VH)의 내부를 도시하였다. 도 2는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다.
도 1에 도시된 것과 같이, 본 발명의 일 실시예에 따른 전자장치(MM)는 자동차의 센터페시아에 배치된 멀티미디어 장치일 수 있다. 이러한 멀티미이어 장치는 도 2에 도시된 표시장치(DD)를 포함할 수 있다. 별도로 도시하지 않았으나, 멀티미이어 장치는 메인보드, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등을 더 포함할 수 있다.
본 실시예에서 센터페시아에 배치된 멀티미디어 장치에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 게임기, 스마트 와치 등과 같은 다양한전자장치 등에 적용될 수 있다.
도 2에 도시된 것과 같이, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다.
이미지가 표시되는 방향을 상기 제3 방향축과(DR3) 동일하게 설정된 상태에서, 각 부재들 또는 유닛들의 상면(또는 전면)과 하면(또는 배면)이 제3 방향축(DR3)에 의해 구분된다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각이 지시하는 방향으로써 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 표시장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시장치(DD)는 플렉서블 표시장치일 수 있다.
도 2에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다. 비표시영역(DD-NDA)은 통상적으로 전자장치의 베젤을 이룬다.
도 2에 도시된 것과 같이, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다. 예컨대, 제1 방향(DR1)에서 마주하는 영역에만 비표시영역(DD-NDA)이 배치될 수 있다.
도 3a 내지 3h는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 3a 내지 3h는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다. 도 3a 내지 3h는 표시장치(DD)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널, 입력감지유닛, 반사방지유닛, 광학 제어유닛 및 윈도우유닛을 포함할 수 있다. 표시패널, 입력감지유닛, 반사방지유닛, 광학 제어유닛 및 윈도우유닛 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 3a 내지 도 3h에는 접착부재로써 감압접착필름(PSA, Pressure Sensitive Adhesive film)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있고 특별히 제한되지 않는다. 본 발명의 일 실시예에서 반사방지유닛 및 광학 제어유닛은 다른 구성으로 대체되거나 생략될 수 있다. 본 발명의 일 실시예에서 입력감지유닛은 생략될 수 있다.
도 3a 내지 도 3h에 있어서, 입력감지유닛, 반사방지유닛, 광학 제어유닛 및 윈도우유닛 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력감지유닛, 반사방지유닛, 광학 제어유닛 및 윈도우유닛 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다. 입력감지유닛, 반사방지유닛, 광학 제어유닛 및 윈도우유닛은 베이스층의 유/무에 따라 입력감지패널(ISP), 반사방지패널(RPP), 광학 제어패널(LCP), 윈도우패널(WP) 또는 입력감지층(ISL), 반사방지층(RPL), 광학 제어층(LCL), 윈도우층(WL)로 지칭될 수 있다.
도 3a에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 광학 제어패널(LCP), 반사방지패널(RPP), 윈도우패널(WP), 및 보호부재(PF)를 포함할 수 있다. 입력감지층(ISL)은 표시패널(DP)에 직접 배치된다. 본 명세서에서 "B1의 구성이 A1의 구성 상에 직접 배치된다"는 것은 A1의 구성과 B1의 구성 사이에 별도의 접착부재가 배치되지 않는 것을 의미한다. B1 구성은 A1 구성이 형성된 이후에 A1 구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시패널(DP)과 표시패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 광학 제어패널(LCP) 사이, 광학 제어패널(LCP)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 감압접착필름(PSA)이 배치된다.
표시패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 보호부재(PF)는 표시패널(DP)을 지지하고, 외부의 충격으로부터 표시패널(DP)을 보호한다.
보호부재(PF)은 플라스틱 필름을 베이스층으로써 포함할 수 있다. 보호부재(PF)는 열가소성 수지, 예컨대, 폴리에틸렌 테레프탈레이드(PET, polyethyleneterepthalate), 폴리에틸렌(PE, polyethylene), 폴리비닐클로라이드(PVC, polyvinylchloride), 폴리프로필렌(PP, polypropylene), 폴리스티렌(PS, polystyrene), 폴리아크릴로니트릴(PAN, polyacrylonitrile), 스틸렌-아크릴로니트릴 코폴리머(SAN, styrene-acrylonitrile copolymer), 아크릴로니트릴-부타디엔-스티렌(ABS, acrylonitrile-butadiene-styrene), 폴리메틸메타크릴레이트(PMMA, polymethyl methacrylate) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다. 특히, 폴리에틸렌 테레프탈레이드는 내열성이 매우 우수하고 피로강도, 전기적 특성 등이 우수하며 온도와 습도의 영향을 덜 받는다.
보호부재(PF)를 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 보호부재(PF)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
광학 제어패널(LCP)은 외부에서 표시패널(DP)로 입사되는 자연광(또는 태양광)의 특정 파장범위를 차단한다. 또한, 광학 제어패널(LCP)은 표시패널(DP)에서 생성된 광(이하, 이미지 광)을 파장 범위 무관하게 균일한 휘도로 외부에 제공한다. 여기서 "외부"란 표시장치의 기준으로 설정되고 사용자가 존재하는 공간을 의미한다.
광학 제어패널(LCP)은 복수 개의 박막을 포함할 수 있다. 광학 제어패널(LCP)은 굴절률이 다른 제1 그룹의 박막과 제2 그룹의 박막을 포함할 수 있다. 광학 제어패널(LCP)은 상기 제1 그룹의 박막 또는 상기 제2 그룹의 박막보다 얇은 제3 그룹의 박막을 포함할 수 있다. 광학 제어패널(LCP)에 대한 상세한 설명은 후술한다.
반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 자연광(또는 태양광)의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스층(WP-BS) 및 차광 패턴(WP-BZ)을 포함한다. 베이스층(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스층(WP-BS)은 단층으로 제한되지 않는다. 베이스층(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광 패턴(WP-BZ)은 베이스층(WP-BS)에 부분적으로 중첩한다. 차광 패턴(WP-BZ)은 베이스층(WP-BS)의 배면에 배치되어 표시장치(DD)의 베젤영역 즉, 비표시영역(DD-NDA, 도 1 참조)을 정의할 수 있다.
차광 패턴(WP-BZ)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스층(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다.
도 3b 내지 도 3h에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스층(WP-BS) 및 차광 패턴(WP-BZ)의 구분없이 간략히 도시되었다.
도 3b 및 도 3c에 도시된 것과 같이, 표시장치(DD)는 보호부재(PF), 표시패널(DP), 입력감지패널(ISP), 광학 제어패널(LCP), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지패널(ISP), 반사방지패널(RPP)의 적층 순서는 변경될 수 있다. 별도로 도시하지 않았으나, 광학 제어패널(LCP)의 적층 순서는 변경될 수 있다. 예컨대, 입력감지패널(ISP), 반사방지패널(RPP), 광학 제어패널(LCP)의 위치가 서로 변경될 수 있다.
도 3d에 도시된 것과 같이, 표시장치(DD)는 보호부재(PF), 표시패널(DP), 입력감지층(ISL), 반사방지층(RPL), 광학 제어층(LCL) 및 윈도우층(WL)을 포함할 수 있다. 표시장치(DD)로부터 접착부재들이 생략되고, 표시패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 광학 제어층(LCL) 및 윈도우층(WL)이 연속공정으로 형성될 수 있다. 입력감지층(ISL)과 반사방지층(RPL), 광학 제어층(LCL)의 적층 순서는 변경될 수 있다.
이때, 반사방지층(RPL)은 액정 코팅타입의 위상지연자 및 액정 코팅타입의 편광자를 포함할 수 있다. 위상지연자와 편광자는 한 쪽 방향으로 틸트각(Tilt Angle)을 가지는 디스코틱액정층을 포함할 수 있다.
도 3e 및 도 3f에 도시된 것과 같이, 표시장치(DD)는 별도의 반사방지유닛을 포함하지 않을 수 있다. 도 3a 내지 도 3d에 도시된 입력감지패널(ISP) 또는 입력감지층(ISL)과 달리, 도 3e에 도시된 입력감지층(ISL-1)은 반사방지 기능을 갖는 컬러필터을 더 포함할 수 있다. 도 3a 내지 도 3d에 도시된 표시패널(DP)과 달리, 도 3f에 도시된 표시패널(DP-1)은 반사방지 기능을 갖는 컬러필터를 더 포함할 수 있다.
도 3g 및 도 3h에 도시된 것과 같이, 표시장치(DD)는 별도의 광학 제어유닛을 포함하지 않을 수 있다. 도 3a 내지 도 3d에 도시된 입력감지패널(ISP) 또는 입력감지층(ISL)과 달리, 도 3g에 도시된 입력감지층(ISL-2)은 후술하는 광학제어 기능을 갖는 제1 그룹 내지 제3 그룹의 박막을 포함할 수 있다. 도 3a 내지 도 3d에 도시된 표시패널(DP)과 달리, 도 3h에 도시된 표시패널(DP-2)은 후술하는 광학제어 기능을 갖는 제1 그룹 내지 제3 그룹의 박막을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 5a는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 화소들(PX-R, PX-G, PX-B)의 평면도이다. 도 6은 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 도 7은 본 발명의 일 실시예에 따른 표시패널(DP)의 확대된 단면도이다. 이하에서 설명되는 표시패널(DP)은 도 3a 내지 도 3h를 참조하여 설명한 표시장치(DD)에 모두 적용될 수 있다. 도 4 및 도 7에는 표시패널(DP)의 배면에 배치된 보호부재(PF)가 같이 도시되었다.
도 4에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다. 별도로 도시되지 않았으나, 표시패널(DP)은 버퍼층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 표시패널(DP)의 제조시에 이용되는 작업기판 상에 합성수지층을 형성한다. 이후 합성수지층 상에 도전층 및 절연층 등을 형성한다. 작업기판이 제거되면 합성수지층은 베이스층(BL)에 대응한다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로 소자층(DP-CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막 및/또는 적어도 하나의 중간 유기막을 포함할 수 있다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
표시 소자층(DP-OLED)은 발광소자를 포함한다. 표시 소자층(DP-OLED)은 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막) 및/또는 적어도 하나의 유기막(이하, 봉지 유기막)을 포함할 수 있다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴 계열 유기막을 포함할 수 있고, 특별히 제한되지 않는다.
도 4에 있어서 박막 봉지층(TFE)이 표시패널(DP)에 전면적을 배치된 것으로 도시하였으나, 이에 제한되지 않는다. 박막 봉지층(TFE)은 화소영역(DP-PX)에만 배치될 수 있다. 박막 봉지층(TFE)은 화소영역(DP-PX) 및 주변영역(DP-SA)의 일부에만 배치될 수 있다. 본 발명의 일 실시예에서 박막 봉지층(TFE)은 생략될 수 있다. 유리기판과 같은 봉지기판이 상기 박막 봉지층(TFE)을 대체할 수 있다. 봉지기판은 실런트에 의해 표시패널(DP)에 결합될 수 있다. 주변영역(DP-SA)에 배치된 실런트는 유리기판과 회로 소자층(DP-CL)을 직접 결합할 수 있다.
도 5a에 도시된 것과 같이, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 신호패드들(DP-PD, 이하 신호패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD) 및 화소 구동회로는 도 4에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
화소들(PX)은 발광하는 컬러에 따라 복수 개의 그룹으로 구분될 수도 있다. 화소들(PX)은 예컨대, 레드 화소들, 그린 화소들, 블루 화소들을 포함할 수 있다. 화소들(PX)은 화이트 화소들을 더 포함할 수 있다. 서로 다른 그룹의 화소들은 서로 다른 물질의 유기발광층을 포함하거나, 서로 다른 컬러의 컬러필터를 포함할 수 있다.
도 5b에 도시된 것과 같이, 레드 화소(PX-R), 그린 화소(PX-G), 블루 화소(PX-B)의 발광 면적 및 형상은 서로 다를 수 있다. 레드 화소(PX-R), 그린 화소(PX-G), 블루 화소(PX-B)의 발광 면적이 점선으로 표시되었다. 도 5b에 도시된 것과 같이, 블루 화소(PX-B)가 가장 큰 면적을 갖고, 그린 화소(PX-G)가 가장 작은 면적을 가질 수 있다. 블루 화소(PX-B)와 레드 화소(PX-R)는 정사각형에 유사한 형상을 갖되, 그린 화소(PX-G)는 직사각형에 유사한 형상을 가질 수 있다.
도 5a에 도시된 것과 같이, 구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다. 신호패드들(DP-PD)은 신호라인들(SGL) 중 대응하는 신호라인에 연결된다.
도 5a에는 표시패널(DP)에 전기적으로 연결되는 회로기판이 미도시되었다. 회로기판은 리지드 회로기판 또는 플렉서블 회로기판일 수 있다. 회로기판에는 구동칩이 실장될 수 있다.
미 도시되었으나, 구동칩은 표시패널(DP)에 실장될 수도 있다. 구동칩은 데이터 라인들(DL)에 연결될 수 있고, 신호패드들(DP-PD)에 연결될 수 있다. 결과적으로 데이터 라인들(DL)은 구동칩을 거쳐 신호패드들(DP-PD)에 전기적으로 연결될 수 있다.
표시패널(DP)은 평면상에서 화소영역(DP-PX)과 주변영역(DP-SA)을 포함할 수 있다. 화소영역(DP-PX)은 화소들(PX)이 배치된 영역이고, 주변영역(DP-SA)은 화소들(PX)이 미배치된 영역일 수 있다.
본 실시예에서 주변영역(DP-SA)은 화소영역(DP-PX)의 테두리를 따라 정의될 수 있다. 화소영역(DP-PX)은 도 1에 도시된 표시영역(DD-DA)보다 더 넓은 영역일 수 있고, 주변영역(DP-SA)은 도 1에 도시된 비표시영역(DD-NDA)보다 더 좁은 영역일 수 있다. 주변영역(DP-SA)에는 구동회로(GDC), 신호패드들(DP-PD) 및 일부의 신호라인들이 배치된다. 전원 라인(PL)은 화소들(PX)의 유기발광 다이오드들에 전원전압을 제공할 수 있다. 유기발광 다이오드들의 애노드와 전원 라인(PL)이 전기적으로 연결될 수 있다.
도 6에는 어느 하나의 주사 라인(GL), 어느 하나의 데이터 라인(DL), 전원 라인(PL), 및 이들에 연결된 화소(PX)를 도시하였다. 화소(PX)의 구성은 도 6에 제한되지 않고 변형되어 실시될 수 있다.
유기발광 다이오드(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동회로로써 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.
제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. 제2 트랜지스터(T2)는 유기발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어한다.
등가회로는 하나의 일 실시예에 불과하며 이에 제한되지 않는다. 화소(PX)는 복수 개의 트랜지스터들을 더 포함할 수 있고, 더 많은 개수의 커패시터들을 포함할 수 있다. 유기발광 다이오드(OLED)는 전원 라인(PL)과 제2 트랜지스터(T2) 사이에 접속될 수도 있다.
도 7은 도 6에 도시된 등가회로에 대응하는 표시패널(DP)의 부분 단면을 도시하였다.
베이스층(BL) 상에 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)이 순차적으로 배치된다. 본 실시예에서 회로 소자층(DP-CL)은 무기막인 버퍼막(BFL), 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 포함하고, 유기막인 중간 유기막(30)을 포함할 수 있다. 무기막 및 유기막의 재료는 특별히 제한되지 않고, 본 발명의 일 실시예에서 버퍼막(BFL)은 선택적으로 배치/생략될 수 있다.
버퍼막(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.
제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2) 상에 제1 중간 무기막(10)이 배치된다. 제1 중간 무기막(10) 상에는 제1 트랜지스터(T1)의 제어전극(GE1: 이하, 제1 제어전극) 및 제2 트랜지스터(T2)의 제어전극(GE2: 이하, 제2 제어전극)이 배치된다. 제1 제어전극(GE1) 및 제2 제어전극(GE2)은 주사 라인들(GL, 도 5a 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 중간 무기막(10) 상에는 제1 제어전극(GE1) 및 제2 제어전극(GE2)을 커버하는 제2 중간 무기막(20)이 배치된다. 제2 중간 무기막(20) 상에 제1 트랜지스터(T1)의 입력전극(DE1: 이하, 제1 입력전극) 및 출력전극(SE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(DE2: 이하, 제2 입력전극) 및 출력전극(SE2: 제2 출력전극)이 배치된다.
제1 입력전극(DE1)과 제1 출력전극(SE1)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(DE2)과 제2 출력전극(SE2)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 중 일부는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 중간 무기막(20) 상에 제1 입력전극(DE1), 제2 입력전극(DE2), 제1 출력전극(SE1), 및 제2 출력전극(SE2)을 커버하는 중간 유기막(30)이 배치된다. 중간 유기막은 평탄면을 제공할 수 있다.
중간 유기막(30) 상에는 표시 소자층(DP-OLED)이 배치된다. 표시 소자층(DP-OLED)은 화소 정의막(PDL) 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 정의막(PDL)은 유기물질을 포함할 수 있다. 중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 생략될 수도 있다.
화소(PX)는 표시영역(DP-DA)에 배치될 수 있다. 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
본 발명의 일 실시예에서 발광영역(PXA)은 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나에 중첩할 수 있다. 개구부(OP)가 더 넓어지고, 제1 전극(AE), 및 후술하는 발광층(EML)도 더 넓어질 수 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 화소들(PX, 도 5a 참조)에 공통으로 형성될 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX) 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광을 생성할 수도 있다. 또한, 발광층(EML)은 텐덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 화소들(PX, 도 5a 참조)에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
본 발명의 일 실시예에서 유기발광 다이오드(OLED)는 발광층(EML)에서 생성된 광의 공진 거리를 제어하기 위한 공진 구조물을 더 포함할 수 있다. 공진 구조물은 제1 전극(AE)과 제2 전극(CE) 사이에 배치되며, 공진 구조물의 두께는 발광층(EML)에서 생성된 광의 파장에 따라 결정될 수 있다.
도 8은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 단면도이다. 도 9는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 10a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제1 단면도이다. 도 10b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제2 단면도이다.
도 8 내지 도 10b는 도 3a 내지 도 3f를 참조하여 설명한 "층" 타입의 입력감지유닛을 예시적을 도시하였다. 또한, 도 8에는 베이스 면을 제공하는 박막 봉지층(TFE)이 추가로 도시되었다.
"패널" 타입이든, "층" 타입이든 입력감지유닛(ISU)은 다층구조를 가질 수 있다. 입력감지유닛(ISU)은 감지전극, 감지전극에 연결된 신호라인 및 적어도 하나의 절연층을 포함한다. 입력감지유닛(ISU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 입력감지유닛(ISU) 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 입력감지유닛(ISU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 8에 도시된 것과 같이, 본 발명의 일 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(IS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소된다, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소된다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킨다.
금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하기 위해 메쉬 형상을 가질 수도 있다. 한편, 박막 봉지층(TFE)의 두께는 표시 소자층(DP-OLED)의 구성들에 의해 발생한 노이즈가 입력감지유닛(ISU)에 영향을 주지 않도록 조절될 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 9에 도시된 것과 같이, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-4), 제1 감지전극들(IE1-1 내지 IE1-4)에 연결된 제1 신호라인들(SL1-1 내지 SL1-4), 제2 감지전극들(IE2-1 내지 IE2-5), 및 제2 감지전극들(IE2-1 내지 IE2-5)에 연결된 제2 신호라인들(SL2-1 내지 SL2-5)을 포함할 수 있다. 도시되지 않았으나, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-4)과 제2 감지전극들(IE2-1 내지 IE2-5) 사이의 경계영역에 배치된 광학적 더미전극을 더 포함할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-4)과 제2 감지전극들(IE2-1 내지 IE2-5)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-4)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된 형상이다. 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다. 제1 구간 동안에 뮤추얼 캡 방식 외부 입력의 좌표를 산출한 후 제2 구간 동안에 셀프 캡 방식으로 외부 입력의 좌표를 재 산출할 수도 있다.
제1 감지전극들(IE1-1 내지 IE1-4) 각각은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-5) 각각은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 9에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-4)과 제2 감지전극들(IE2-1 내지 IE2-5)을 도시하였으나, 그 형상은 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-5)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 1 센서부들(SP1)과 제2 센서부들(SP2)은 또 다른 다각형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다.
제1 신호라인들(SL1-1 내지 SL1-4)은 제1 감지전극들(IE1-1 내지 IE1-4)의 일단에 각각 연결된다. 제2 신호라인들(SL2-1 내지 SL2-5)은 제2 감지전극들(IE2-1 내지 IE2-5)의 일단에 연결된다. 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-4)은 제1 감지전극들(IE1-1 내지 IE1-4)의 타단에 연결된 신호라인들을 더 포함할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-4) 및 제2 신호라인들(SL2-1 내지 SL2-5)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 패드부(SL-P)는 패드영역(NDA-PD)에 정렬될 수 있다. 미 도시되었으나 입력감지유닛(ISU)은 도 5에 도시된 신호패드들(DP-PD)에 대응하게 연결되는 더미 신호패드들을 포함할 수 있다.
도 9, 도 10a 및 도 10b에 도시된 것과 같이, 제1 도전층(IS-CL1)은 제1 연결부들(CP1)을 포함한다. 또한, 제1 도전층(IS-CL1)은 제1 신호라인들(SL1-1 내지 SL1-4)의 제1 라인부들(예컨대, 제1 신호라인들(SL1-1)의 제1 라인부(SL1-11))을 포함할 수 있다.
제1 연결부들(CP1)과 제1 신호라인들(SL1-1 내지 SL1-4)의 제1 라인부들은 동일한 공정을 통해 형성될 수 있다. 제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-4)의 제1 라인부들은 동일한 재료를 포함할 수 있고, 동일한 적층 구조를 가질 수 있다. 다만 이에 제한되지 않고, 제1 연결부들(CP1)는 제1 신호라인들(SL1-1 내지 SL1-4)의 제1 라인부들과 다른 공정을 통해 형성될 수도 있다. 제1 신호라인들(SL1-1 내지 SL1-4)의 제1 라인부들과 동일한 적층구조를 갖되, 제1 연결부들(CP1)은 이들과 다른 적층구조를 가질 수도 있다.
제2 도전층(IS-CL2)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함할 수 있다. 또한, 제2 도전층(IS-CL2)은 제1 신호라인들(SL1-1 내지 SL1-4)의 제2 라인부들(예컨대, 제1 신호라인들(SL1-1)의 제2 라인부(SL1-12))을 포함할 수 있다.
제1 절연층(IS-IL1)에는 제1 연결부들(CP1)을 부분적으로 노출시키는 제1 연결 컨택홀들(CNT-I) 및 제1 신호라인들(SL1-1 내지 SL1-4)의 제1 라인부들을 부분적으로 노출시키는 제2 연결 컨택홀들(CNT-S)이 정의될 수 있다. 제1 연결부(CP1)는 제1 연결 컨택홀들(CNT-I)을 통해 제1 센서부들(SP1)에 연결될 수 있다. 제1 라인부(SL1-11)는 제2 연결 컨택홀(CNT-S)을 통해 제2 라인부(SL1-12)에 연결될 수 있다.
본 발명의 일 실시예에서 제1 도전층(IS-CL1)은 제2 연결부들(CP2)을 포함할 수도 있다. 이때, 제1 연결부들(CP1)은 제2 도전층(IS-CL2)으로부터 형성된다. 그에 따라 제1 감지전극들(IE1-1 내지 IE1-4) 각각은 일체의 형상(single body)을 가질 수 있다.
본 발명의 일 실시예에서 제1 도전층(IS-CL1)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함할 수 있다. 이때, 제2 도전층(IS-CL2)은 제1 연결부들(CP1)을 포함할 수 있다.
제1 절연층(IS-IL1)은 제1 연결부들(CP1)을 커버하고, 제1 연결부들(CP1)과 제2 연결부들(CP2)을 절연시키면 충분하다. 따라서 제1 절연층(IS-IL1)은 감지전극들의 교차영역들마다 배치된 복수 개의 절연패턴들을 포함할 수 있다. 본 발명의 일 실시예에서 제1 라인부(SL1-11) 및 제2 라인부(SL1-12) 중 어느 하나는 생략될 수 있다.
본 발명의 일 실시예에서 제1 도전층(IS-CL1)은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함할 수 있다. 이때, 제2 도전층(IS-CL2)은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함할 수 있다.
본 발명의 일 실시예에서 입력감지유닛(ISU)은 제1 도전층(IS-CL1)과 제1 절연층(IS-IL1)을 포함할 수도 있다. 이때, 감지전극들은 서로 이격된 도트형상으로, 매트릭스 형태로 배열될 수 있다. 감지전극들마다 신호라인들이 연결될 수 있다. 이러한 입력감지유닛(ISU)은 셀프캡 방식으로 외부 입력을 감지할 수 있다.
도 11a는 본 발명의 일 실시예에 따른 광학 제어유닛(LCU)의 단면도이다. 도 11b는 본 발명의 일 실시예에 따른 광학 제어유닛(LCU)의 적층구조에 따라 결정되는 자연광의 투과율을 도시한 그래프이다. 도 11c는 본 발명의 일 실시예에 따른 광학 제어유닛의 적층구조에 따라 결정되는 자연광의 투과율을 도시한 그래프이다. 도 11d는 본 발명의 일 실시예에 따른 광학 제어유닛(LCU)으로부터 반사되는 광들의 경로를 도시한 도면이다. 도 11e는 본 발명의 일 실시예에 따른 광학 제어유닛(LCU)을 통과하는 광들의 투과율들 도시한 그래프이다. 도 11f 내지 도 11i는 제3 박막 그룹의 변경에 따른 광학 제어유닛을 통과하는 광들의 투과율들 도시한 그래프이다.
도 11a에 도시된 것과 같이, 광학 제어유닛(LCU)은 베이스층(LCU-BS) 상에 배치된 제1 박막 그룹(IRL-G1), 제2 박막 그룹(IRL-G2), 및 제3 박막 그룹(IRL-G3) 을 포함할 수 있다.
제1 박막 그룹(IRL-G1)은 n개의 제1 굴절률층들(IRL1-1 내지 IRL1-n)을 포함할 수 있다. 여기서 n은 2 이상의 자연수이다. 제2 박막 그룹(IRL-G2)은 제1 굴절률층들(IRL1-1 내지 IRL1-n)과 교번하게 배치된 복수개의 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))을 포함할 수 있다. 본 실시예와 같이, 제2 박막 그룹(IRL-G2)은 제1 박막 그룹(IRL-G1)보다 적은 개수인, n-1개의 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))을 포함할 수 있다.
본 발명의 일 실시예에서, 제2 박막 그룹(IRL-G2)은 제1 굴절률층들(IRL1-1 내지 IRL1-n)과 동일한 개수의 제2 굴절률층들을 포함할 수도 있다.
제1 굴절률층들(IRL1-1 내지 IRL1-n)은 서로 동일한 두께를 가질 수 있고, 서로 동일한 굴절률을 가질 수 있다. 제1 굴절률층들(IRL1-1 내지 IRL1-n)은 서로 동일한 물질을 포함할 수 있다. 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))은 서로 동일한 두께를 가질 수 있고, 서로 동일한 굴절률을 가질 수 있다. 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))은 서로 동일한 물질을 포함할 수 있다. 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2)은 서로 다른 굴절률을 가질 수 있다.
서로 교번하게 적층된 제1 굴절률층들(IRL1-1 내지 IRL1-n)과 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))은 밴드패스 필터(또는 각 필터(Angular Filter))의 기능을 갖는다. 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2) 사이의 굴절률 차이가 크면 자연광의 차단율(또는 반사율)은 높아지고, 상기 차단하고자 하는 특정 파장범위의 폭이 넓어진다. 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2) 사이의 굴절률 차이가 작으면 차단율은 높이기 위해 적층수는 증가된다. 다만, 상기 특정 파장범위의 폭은 좁아질 수 있다.
본 실시예에서 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2) 중 어느 한 그룹의 굴절률은 1.4 내지 1.6 일 수 있다. 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2) 중 어느 한 그룹의 굴절률은 1.9 내지 2.1 일 수 있다. 박막의 증착조건에 따라 굴절률층들의 굴절률이 상술한 범위에서 오차를 가질 수 있다.
제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2) 중 어느 한 그룹의 굴절률층들은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함하고, 다른 한 그룹은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 다른 하나를 포함할 수 있다. 본 실시예에서 제1 박막 그룹(IRL-G1)은 실리콘 옥사이드층들을 포함하고, 제2 박막 그룹(IRL-G2)은 실리콘 나이트라이드층들을 포함할 수 있다.
도 11b 및 도 11c에 도시된 것과 같이, 적층수가 증가할수록 특정 파장범위의 투과율이 감소하는 것을 알 수 있다. 제1 그래프(GH1)는 5층 구조 광학 제어유닛(LCU)의 투과율을, 제8 그래프(GH8)는 19층 구조 광학 구조물의 투과율을 나타낸다. 제1 그래프(GH1)와 제8 그래프(GH8) 사이의 그래프들은 7층~17층 구조의 광학 구조물의 투과율을 나타낸다. 도 11b 및 도 11c에 도시된 그래프의 투과율을 갖는 광학 제어유닛들(LCU)은 도 11a에 도시된 구조를 갖되, 광학 제어유닛들(LCU)은 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2)의 적층구조가 상이하다. 5층 구조의 광학 제어유닛(LCU)은 은 2개의 제1 굴절률층들, 그 사이에 배치된 1개의 제2 굴절률층 및 최상측과 최하측에 배치된 2개의 제1 굴절률층들을 포함할 수 있다.
상기 광학 구조물은 제1 굴절률층으로 1.497 굴절률 및 684 옹스트롱 두께의 실리콘 옥사이드층을 적용하였고, 제2 굴절률층으로 1.998 굴절률 및 462 옹스트롱 두께의 실리콘 나이트라이드층을 적용하였다. 제3 굴절률층으로 1.998 굴절률 및 231 옹스트롱 두께의 실리콘 나이트라이드층을 적용하였다.
다시 말해, 5층 구조의 광학구조물은 베이스층(LCU-BS)으로부터 순차적으로 적층된 1.998 굴절률 및 231 옹스트롱 두께의 실리콘 나이트라이드층/1.497 굴절률 및 684 옹스트롱 두께의 실리콘 옥사이드층/1.998 굴절률 및 462 옹스트롱 두께의 실리콘 나이트라이드층/1.497 굴절률 및 684 옹스트롱 두께의 실리콘 옥사이드층/1.998 굴절률 및 231 옹스트롱 두께의 실리콘 나이트라이드층을 포함한다. 상기 광학 구조물은 중심파장을 400nm로 설정하였다.
본 실시예에서 상기 광학 구조물에 차단하고자 하는 파장범위는 390nm 내지 420nm일 수 있다. 표시장치가 자연광에 오랜 시간 노출되면 화소의 불량이 발생하는 것을 확인하였다. 도 7을 참조하여 설명한 유기발광 다이오드의 유기물층(예컨대 발광층)은 오랜 시간 자연광에 노출되면 수축(shrinkage)되는 현상이 발생할 수 있는데, 390nm 내지 420nm의 파장범위가 유기물층의 수축에 가장 큰 영향을 미치는 것으로 확인되었다. 상술한 광학 구조물이 표시장치에 적용됨으로써, 자연광 중 390nm 내지 420nm의 파장을 차단하여 화소의 불량을 방지할 수 있다.
화소의 불량을 방지하기 위해, 광학 구조물은 390nm 내지 420nm의 파장의 광을 약 30% 미만 투과시키는 것이 바람직하다. 표시패널(DP)에서 생성된 이미지를 외부에 표시하기 위해 자연광은 약 80% 이상 투과시키는 것이 바람직하다. 상기 조건을 동시에 만족시키기 위해서, 본 실시예에 따른 광학 구조물은 11층을 초과하는 것이 바람직하고, 이때, 제1 굴절률층과 제2 굴절률층의 적층구조는 9층을 초과하는 것이 바람직하다. 광학 구조물의 굴절률층들의 적층수는 상기 굴절률층들의 굴절률에 따라 조금 더 많거나 조금 더 줄어들 수 있다.
도 11d에 도시된 것과 같이, 제1 박막 그룹(IRL-G1)과 제2 박막 그룹(IRL-G2)에 반사된 제1 광(L1)과 제2 광(L2)이 사용자에게 반사되지 않고 소멸시키기 위해서(상쇄 간섭), 제1 굴절률층들(IRL1-1 내지 IRL1-n)은 아래의 수학식 1 조건을 만족하고, 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))은 아래의 수학식 2 조건을 만족하는 것이 바람직하다.
[수학식 1]
Figure pat00003
[수학식 2]
Figure pat00004
여기서 λ는 차단시키고자 하는 특정 파장범위 내의 파장을 의미하며 390nm 내지 420nm이고, m은 0 및 자연수이다. Ta는 제1 굴절률층들(IRL1-1 내지 IRL1-n) 각각의 두께이며, Tb는 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1)) 각각의 두께이다. n1은 제1 굴절률층들(IRL1-1 내지 IRL1-n) 각각의 상기 λ파장에서의 굴절률이고, n2은 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1)) 각각의 상기 λ파장에서의 굴절률이다.
제1 굴절률층들(IRL1-1 내지 IRL1-n)의 두께는 수학식 1을 만족시키지 않더라도 수학식 1에 의한 두께와 -5% 내지 +5% 범위인 것이 바람직하고, 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))의 두께는 수학식 2를 만족시키지 않더라도 수학식 2에 의한 두께와 -5% 내지 +5% 범위인 것이 바람직하다. 제1 굴절률층들(IRL1-1 내지 IRL1-n)의 두께 및 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))의 두께가 상기 수학식들의 두께보다 얇으면 도 11b의 그래프들이 좌측으로 시프트되고, 제1 굴절률층들(IRL1-1 내지 IRL1-n)의 두께가 수학식 1의 두께보다 두꺼우면 도 11b의 그래프들이 우측으로 시프트된다.제3 박막 그룹(IRL-G3)은 제1 굴절률층들(IRL1-1 내지 IRL1-n)과 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1)) 중 최상측의 굴절률층에 접촉하도록 상기 최상측의 굴절률층의 상측에 배치되거나 최하측의 굴절률층에 접촉하도록 상기 최하측의 굴절률층의 하측에 배치된 광학 보상층을 포함한다.
도 11a에는 최하측의 제1 굴절률층(IRL1-1)과 베이스층(LCU-BS) 사이에 배치된 하부 광학 보상층(IRL3-L)과 최상측의 제1 굴절률층(IRL1-n)과 접촉하는 상부 광학 보상층(IRL3-U)이 모두 도시되었다. 본 발명의 일 실시예에서 하부 광학 보상층(IRL3-L)과 상부 광학 보상층(IRL3-U) 중 어느 하나만 배치될 수 도 있다.
하부 광학 보상층(IRL3-L)은 최하측의 굴절률층(본 실시예에서 최하측의 제1 굴절률층(IRL1-1))과 다른 굴절률을 갖는다. 이를 위해 하부 광학 보상층(IRL3-L)은 최하측의 제1 굴절률층(IRL1-1)과 다른 물질을 포함할 수 있다. 하부 광학 보상층(IRL3-L)은 최하측의 굴절률층의 바로 상측에 배치된 굴절률층(본 실시예에서 최하측의 제2 굴절률층(IRL2-1))과 같은 굴절률을 가질 수 있다. 하부 광학 보상층(IRL3-L)은 최하측의 굴절률층의 바로 상측에 배치된 굴절률층(본 실시예에서 최하측의 제2 굴절률층(IRL2-1))과 동일한 물질을 포함할 수 있다.
상부 광학 보상층(IRL3-U)은 최상측의 굴절률층(본 실시예에서 최상측의 제1 굴절률층(IRL1-n))과 다른 굴절률을 갖는다. 상부 광학 보상층(IRL3-U)은 최상측의 제1 굴절률층(IRL1-n)과 다른 물질을 포함할 수 있다. 상부 광학 보상층(IRL3-U)은 최상측의 굴절률층의 바로 하측에 배치된 굴절률층(본 실시예에서 최상측의 제2 굴절률층(IRL2-(n-1)))과 같은 굴절률을 가질 수 있다. 상부 광학 보상층(IRL3-U)은 최상측의 굴절률층의 바로 하측에 배치된 굴절률층(본 실시예에서 최상측의 제2 굴절률층(IRL2-(n-1)))과 동일한 물질을 포함할 수 있다.
광학 보상층(IRL3-L, IRL3-U)은 제1 굴절률층들(IRL1-1 내지 IRL1-n)과 제2 굴절률층들(IRL2-1 내지 IRL2-(n-1))보다 작은 두께를 갖는다. 상부 광학 보상층(IRL3-U)은 최상측의 굴절률층의 바로 하측에 배치된 굴절률층 대비 45% 내지 55%의 두께를 갖는 것이 바람직하다. 하부 광학 보상층(IRL3-L)은 최하측의 굴절률층의 바로 상측에 배치된 굴절률층 대비 45% 내지 55%의 두께를 갖는 것이 바람직하다.
더 얇은 두께의 광학 보상층(IRL3-L, IRL3-U)은 화소들에서 생성된 제1 광, 상기 제2 광, 및 상기 제3 광의 광학 제어유닛에 대한 투과율 편차를 감소시킬 수 있다. 따라서 사용자에게 표시품질이 향상된 이미지를 제공할 수 있다. 이하, 그래프를 참조하여 좀 더 상세히 설명한다.
도 11e의 제1 그래프(L-B)는 제1 유기발광 다이오드에서 생성된 제1 광의 휘도 분포를 나타낸다. 제1 광은 제1 중심 파장범위에서 피크를 갖는다. 제2 그래프(L-G)는 제2 유기발광 다이오드에서 생성된 제2 광의 휘도 분포를 나타내고, 제3 그래프(L-R)는 제3 유기발광 다이오드에서 생성된 제3 광의 휘도 분포를 나타낸다. 여기서 중심 파장범위란 유기발광 다이오드에서 생성된 광의 피크가 위치하는 파장범위이다.
제1 광은 적어도 410nm 이상 내지 480 nm 이하의 파장을 갖고, 제1 중심 파장범위는 440nm 이상 내지 460 nm 이하일 수 있다. 제2 광은 적어도 500nm 이상 내지 570 nm 이하의 파장을 갖고, 제2 중심 파장범위는 525nm 이상 내지 545 nm 이하일 수 있다. 제3 광은 적어도 580nm 이상 내지 675 nm 이하의 파장을 갖고, 제3 중심 파장범위는 625nm 이상 내지 645 nm 이하일 수 있다. 도 11e에서 제1 광의 피크는 451nm에서 제2 광의 피크는 534nm에서 제3 광의 피크는 633nm에서 형성되었다.
도 11e에는 제3 박막 그룹(IRL-G3)의 두께에 따라 달라지는 광학 제어유닛(LCU)의 파장에 따른 투과율을 도시하였다. 제1 그래프(GH10)는 제2 박막 그룹(IRL-G2)의 굴절률층과 동일한 두께를 갖는 제3 박막 그룹(IRL-G3)이 적용된 광학 제어유닛(LCU)의 투과율이고, 제2 그래프(GH20)는 제2 박막 그룹(IRL-G2)의 굴절률층 대비 50%의 두께를 갖는 제3 박막 그룹(IRL-G3)이 적용된 광학 제어유닛(LCU)의 투과율이고, 제3 그래프(GH30)는 제2 박막 그룹(IRL-G2)의 굴절률층 대비 25%의 두께를 갖는 제3 박막 그룹(IRL-G3)이 적용된 광학 제어유닛(LCU)의 투과율을 나타낸다.
제1 그래프(GH10)의 광학 제어유닛(LCU)은 실질적으로 제3 박막 그룹(IRL-G3)이 적용되지 않은 것과 같다. 다시 말해 광학 제어유닛(LCU)은 최상측과 최하측에 제2 굴절률층들이 배치되고, 최상측 굴절률층과 최상측 굴절률층 사이에 제1 굴절률층들과 제2 굴절률층들이 교번하게 배치된 것과 같다.
도 11e의 그래프들은 제1 박막 그룹(IRL-G1)의 굴절률층으로 1.497 굴절률 및 684 옹스트롱 두께의 실리콘 옥사이드층을 포함하고, 제2 박막 그룹(IRL-G2)의 굴절률층으로 1.998 굴절률 및 513 옹스트롱 두께의 실리콘 나이트라이드층을 포함하는 19층의 광학 제어유닛(LCU)으로부터 측정되었다.
제1 그래프(GH10)와 제3 그래프(GH30)는 파장에 따른 투과율의 변동이 큰 것을 알 수 있다. 제2 그래프(GH20)가 제1 그래프(GH10)와 제3 그래프(GH30) 대비 진폭이 좁은 것을 알 수 있다. 제1 그래프(GH10)는 제1 광의 투과율이 상대적으로 낮고, 제3 그래프(GH30)는 제2 광의 투과율이 상대적으로 낮다. 그에 비하여 제2 그래프(GH20)는 제1 광 내지 제3 광의 투과율 편차가 좁다. 제3 그래프(GH30)는 제1 그래프(GH10) 대비 변동이 상대적으로 작은 것을 알 수 있다.
제3 박막 그룹(IRL-G3)의 굴절류층의 두께가 제2 박막 그룹(IRL-G2)의 굴절률층 대비 상술한 범위를 가짐으로써 제1 내지 제3 유기발광 다이오드들에서 생성된 광들의 투과율 편차가 10% 바람직하게는 7% 미만일 수 있다.
도 11f 내지 도 11i에서 기준 그래프(GH100)는 도 11b의 제8 그래프(GH8)에 대응한다. 하부 광학 보상층(IRL3-L)과 상부 광학 보상층(IRL3-U)를 포함하여 19층의 광학구조물을 갖는 광학 제어유닛(LCU)의 파장에 따른 투과율을 나타낸다.
도 11f 내지 도 11i의 그래프들은 제1 굴절률층으로 1.497 굴절률 및 684 옹스트롱 두께의 실리콘 옥사이드층 및 제2 굴절률층으로 1.998 굴절률 및 462 옹스트롱 두께의 실리콘 나이트라이드층을 포함하는 상기 광학 구조물로부터 측정되었다. 1.998 굴절률 및 231 옹스트롱 두께의 실리콘 나이트라이드층은 제3 굴절률층으로써 실험예 및 비교예에 따라 선택적으로 적용되었다.
도 11f의 비교예 그래프(GH200)는 기준 그래프(GH100)의 광학 제어유닛(LCU) 대비 하부 광학 보상층(IRL3-L)과 상부 광학 보상층(IRL3-U)이 생략된 광학 제어유닛(LCU)의 파장에 따른 투과율을 나타낸다. 도 11f에 따르면, 비교 그래프(GH200)는 제1 그래프(L-B)의 중심 파장범위(440nm~460nm)에 대부분 비중첩한다. 따라서 비교예에 따른 광학 제어유닛은 제1 광의 투과율이 낮고, 파장에 따른 투과율 편차가 크게 나타난다. 비교예 그래프(GH200)는 진폭이 큰 것을 알 수 있다.
도 11g의 실험예 그래프(GH100-1)는 기준 그래프(GH100)의 광학 제어유닛(LCU) 대비 하부 광학 보상층(IRL3-L)이 생략된 광학 제어유닛(LCU)의 파장에 따른 투과율을 나타내고, 도 11h의 실험예 그래프(GH100-2)는 기준 그래프(GH100)의 광학 제어유닛(LCU) 대비 상부 광학 보상층(IRL3-U)이 생략된 광학 제어유닛(LCU)의 파장에 따른 투과율을 나타낸다. 도 11g 및 도 11h의 실험예 그래프들(GH100-1, GH100-2)에 따르면 제1 내지 제3 광의 중심 파장범위에서 대부분 투과율이 80% 이상이고, 투과율 편차가 작게 나타난다..
도 11i의 실험예 그래프(GH300)는 18층의 광학 제어유닛(LCU)의 파장에 따른 투과율을 나타낸다. 18층의 광학 제어유닛(LCU)은 하부 광학 보상층(IRL3-L), 8개의 제1 굴절률층들, 제1 굴절률층들과 교번하게 적층된 8개의 제2 굴절률층들, 및 상부 광학 보상층(IRL3-U)을 포함한다.
18층의 광학 제어유닛(LCU)은 제1 굴절률층으로써, 1.497 굴절률 및 684 옹스트롱 두께의 실리콘 옥사이드층을, 제2 굴절률층으로 1.998 굴절률 및 462 옹스트롱 두께의 실리콘 나이트라이드층을, 하부 광학 보상층(IRL3-L)으로 1.998 굴절률 및 231 옹스트롱 두께의 실리콘 나이트라이드층, 상부 광학 보상층(IRL3-U)으로 1.497 굴절률 및 342 옹스트롱 두께의 실리콘 옥사이드층을 포함한다.
실험예 그래프(GH300)는 기준 그래프(GH100) 대비 제1 광의 중심 파장범위에서 투과율이 낮지만, 투과율이 80% 이상이다. 실험예 그래프(GH300)는 비교예 그래프(GH200) 대비 제1 그래프(L-B)의 중심 파장범위(440nm~460nm)에 많은 부분 중첩한다.
도 12a는 본 발명의 일 실시예에 따른 표시패널(DP-2)의 단면도이다. 도 12b는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)의 단면도이다. 도 13a은 본 발명의 일 실시예에 따른 입력감지유닛(ISU-2)의 단면도이다. 도 13a은 본 발명의 일 실시예에 따른 입력감지유닛(ISU-2)의 확대된 단면도이다. 이하, 도 1 내지 도 11i를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 12a 및 도 12b는 도 3h를 참조하여 설명한 표시패널(DP-2)을 구체적으로 도시하였다. 도 11a 내지 도 11i를 참조하여 설명한 광학 제어유닛(LCU)은 별도의 표시패널과 별도로 표시장치(DD)를 구성하였으나, 본 실시예에 따르면, 광학 제어유닛(LCU)은 표시패널(DP-2)의 일부를 구성할 수 있다.
도 12a 및 도 12b에 도시된 것과 같이, 박막 봉지층(TFE)은 복수 개의 박막들을 포함할 수 있고, 복수 개의 박막들은 도 11a 내지 도 11i를 참조하여 설명한 제1 박막 그룹(IRL-G1), 제2 박막 그룹(IRL-G2), 및 제3 박막 그룹(IRL-G3)을 포함할 수 있다.
도 12b에 도시된 것과 같이, 유기층(OL1)의 하측에 제1 박막 그룹(IRL-G1), 제2 박막 그룹(IRL-G2), 및 제3 박막 그룹(IRL-G3)이 배치될 수 있다. 박막 봉지층(TFE)은 유기층(OL1)의 상측에 배치된 적어도 하나의 무기 박막(IOL2)을 더 포함할 수 있다.
도 13a 및 도 13b는 도 3g를 참조하여 설명한 입력감지유닛(ISL-2)을 구체적으로 도시하였다. 광학 제어유닛(LCU)은 입력감지유닛(ISL-2)의 일부를 구성할 수 있다.
도 13a 및 도 13b에 도시된 것과 같이, 제2 절연층(IS-IL2)은 복수 개의 박막들을 포함할 수 있고, 복수 개의 박막들은 도 11a 내지 도 11i를 참조하여 설명한 제1 박막 그룹(IRL-G1), 제2 박막 그룹(IRL-G2), 및 제3 박막 그룹(IRL-G3)을 포함할 수 있다.
도 13b에 도시된 것과 같이, 제1 절연층(IS-IL1)의 상측에 제1 센서부들(SP1)를 커버하도록 제1 박막 그룹(IRL-G1), 제2 박막 그룹(IRL-G2), 및 제3 박막 그룹(IRL-G3)이 배치될 수 있다. 본 발명의 일 실시예에서 제1 절연층(IS-IL1)이 제1 박막 그룹(IRL-G1), 제2 박막 그룹(IRL-G2), 및 제3 박막 그룹(IRL-G3)을 포함할 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ED: 전자장치 DM: 표시모듈
EM: 전자모듈 PM: 전원공급 모듈
ADP1, ADP2, ADP3: 접착부재 ARU: 반사방지유닛

Claims (20)

  1. 베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 회로층 상에 배치된 표시소자층; 및
    제1 굴절률층들, 상기 제1 굴절률층들과 다른 굴절률을 갖고 상기 제1 굴절률층들과 교번하게 배치된 제2 굴절률층들, 및 적어도 상기 제1 굴절률층들과 상기 제2 굴절률층들 중 최상측의 굴절률층에 접촉하도록 상기 최상측의 굴절률층의 상측에 배치되거나 최하측의 굴절률층에 접촉하도록 상기 최하측의 굴절률층의 하측에 배치되며, 상기 제1 굴절률층들 및 상기 제2 굴절률층들보다 작은 두께를 갖는 광학 보상층을 포함하고, 상기 표시소자층 상에 배치된 광학 제어유닛을 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 제1 굴절률층들 각각은 아래의 수학식 1을 만족하고, 상기 제2 굴절률층들 각각은 아래의 수학식 2를 만족하는 표시장치.
    [수학식 1]
    Figure pat00005

    [수학식 2]
    Figure pat00006

    여기서 λ는 광의 파장을 의미하며 390nm 내지 420nm이고, m은 0 및 자연수이고, Ta는 상기 제1 굴절률층들 각각의 두께이며, Tb는 상기 제2 굴절률층들 각각의 두께이며, n1은 상기 제1 굴절률층들 각각의 상기 λ파장에서의 굴절률이고, n2은 상기 제2 굴절률층들 각각의 상기 λ파장에서의 굴절률이다.
  3. 제2 항에 있어서,
    상기 n1은 1.4 내지 1.6이고, 상기 n2는 1.9 내지 2.1인 표시장치.
  4. 제1 항에 있어서,
    상기 제1 굴절률층들은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함하고, 상기 제2 굴절률층들은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 다른 하나를 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 광학 보상층은 실리콘 옥시 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함하고,
    상기 최하측의 굴절률층의 하측에 배치된 상기 광학 보상층은 상기 최하측의 굴절률층과 다른 물질을 포함하는 표시장치.
  6. 제1 항에 있어서,
    상기 광학 보상층은 상기 최하측의 굴절률층의 하측에 배치된 하부 광학 보상층 및 상기 최상측의 굴절률층의 상측에 배치된 상부 광학 보상층을 포함하고,
    상기 하부 광학 보상층은 상기 최하측의 굴절률층과 다른 물질을 포함하고, 상기 최하측의 굴절률층의 바로 상측에 배치된 굴절률층과 같은 물질을 포함하는 표시장치.
  7. 제6 항에 있어서,
    상기 상부 광학 보상층은 상기 최상측의 굴절률층과 다른 물질을 포함하고, 상기 최상측의 굴절률층의 바로 하측에 배치된 굴절률층과 같은 물질을 포함하는 표시장치.
  8. 제6 항에 있어서,
    상기 하부 광학 보상층의 두께는 상기 최하측의 굴절률층의 바로 상측에 배치된 굴절률층의 두께의 45% 내지 55%인 표시장치.
  9. 제8 항에 있어서,
    상기 하부 광학 보상층의 굴절률은 상기 최하측의 굴절률층의 바로 상측에 배치된 굴절률층의 굴절률과 실질적으로 동일한 표시장치.
  10. 제1 항에 있어서,
    상기 표시소자층은,
    제1 중심 파장범위에서 피크를 갖는 제1 광을 생성하는 제1 유기발광 다이오드;
    상기 제1 중심 파장범위보다 장파장 범위에서 피크를 갖는 제2 광을 생성하는 제2 유기발광 다이오드; 및
    상기 제2 광보다 장파장 범위에서 피크를 갖는 제3 광을 생성하는 제3 유기발광 다이오드를 포함하는 표시장치.
  11. 제10 항에 있어서,
    상기 광학 보상층은 390nm 초과 내지 420nm 미만의 파장의 광을 30% 이하 투과시키고,
    상기 제1 중심 파장범위는 440nm 이상 내지 460 nm 이하인 표시장치.
  12. 제10 항에 있어서,
    상기 광학 보상층을 투과하는 상기 제1 광, 상기 제2 광, 및 상기 제3 광의 투과율 편차는 7% 미만인 표시장치.
  13. 제1 항에 있어서,
    상기 광학 제어유닛은 상기 표시소자층 상에 직접 배치된 표시장치.
  14. 제1 항에 있어서,
    상기 표시장치는 상기 표시소자층 상에 배치된 박막 봉지층을 더 포함하고,
    상기 광학 제어유닛은 상기 박막 봉지층 상에 배치된 표시장치.
  15. 제1 항에 있어서,
    외부 입력을 감지하는 감지전극을 더 포함하고,
    상기 광학 제어유닛은 상기 감지전극과 접촉하는 표시장치.
  16. 제1 항에 있어서,
    상기 제1 굴절률층들은 5 내지 15개의 실리콘 나이트라이드층들을 포함하고, 상기 제2 굴절률층들은 5 내지 15개의 실리콘 옥사이드층들을 포함하는 표시장치.
  17. 베이스층;
    상기 베이스층 상에 배치된 제1 내지 제3 구동 트랜지스터들;
    상기 제1 내지 제3 트랜지스터들에 각각 연결되고 서로 다른 파장의 제1 내지 제3 광을 각각 생성하는 제1 내지 제3 발광 다이오드들; 및
    제1 굴절률층들, 상기 제1 굴절률층들과 다른 굴절률을 갖고 상기 제1 굴절률층들과 교번하게 배치된 제2 굴절률층들, 및 적어도 상기 제1 굴절률층들과 상기 제2 굴절률층들 중 최상측의 굴절률층에 접촉하도록 상기 최상측의 굴절률층의 상측에 배치되거나 최하측의 굴절률층에 접촉하도록 상기 최하측의 굴절률층의 하측에 배치되며, 상기 제1 굴절률층들 및 상기 제2 굴절률층들보다 작은 두께를 갖는 광학 보상층을 포함하고, 상기 제1 내지 제3 발광 다이오드들 상에 배치된 광학 제어유닛을 포함하고,
    상기 광학 제어유닛은 390nm 내지 420nm의 파장의 광을 약 30% 미만 투과시키고, 상기 제1 내지 제3 광을 약 80% 이상 투과시키는 표시장치.
  18. 제17 항에 있어서,
    상기 제1 광의 피크는 390nm 내지 420nm의 파장보다 장파장에 위치하고, 상기 제2 광은 상기 제1 광보다 장파장이고, 상기 제3 광은 상기 제2 광보다 장파장인 표시장치.
  19. 제17 항에 있어서,
    상기 광학 보상층을 투과하는 상기 제1 내지 제3 광의 투과율 편차는 7% 미만인 표시장치.
  20. 제1 항에 있어서,
    상기 제1 굴절률층들은 실리콘 나이트라이드, 실리콘 옥사이드 중 어느 하나를 포함하고, 상기 제2 굴절률층들은 실리콘 나이트라이드, 실리콘 옥사이드 중 다른 하나를 포함하는 표시장치.


KR1020170153372A 2017-11-16 2017-11-16 표시장치 KR102418609B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170153372A KR102418609B1 (ko) 2017-11-16 2017-11-16 표시장치
US16/124,067 US11189671B2 (en) 2017-11-16 2018-09-06 Display device
EP18206604.3A EP3495858B1 (en) 2017-11-16 2018-11-15 Display device
CN201811364086.0A CN109799564B (zh) 2017-11-16 2018-11-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170153372A KR102418609B1 (ko) 2017-11-16 2017-11-16 표시장치

Publications (2)

Publication Number Publication Date
KR20190056475A true KR20190056475A (ko) 2019-05-27
KR102418609B1 KR102418609B1 (ko) 2022-07-08

Family

ID=64331841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170153372A KR102418609B1 (ko) 2017-11-16 2017-11-16 표시장치

Country Status (4)

Country Link
US (1) US11189671B2 (ko)
EP (1) EP3495858B1 (ko)
KR (1) KR102418609B1 (ko)
CN (1) CN109799564B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017056A (ko) * 2019-08-06 2021-02-17 엘지디스플레이 주식회사 발광 표시 장치
CN110518146B (zh) * 2019-08-30 2022-02-25 京东方科技集团股份有限公司 薄膜封装结构及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105308A (ko) * 2007-05-30 2008-12-04 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR20170050850A (ko) * 2015-10-31 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888305B2 (en) 2001-11-06 2005-05-03 Universal Display Corporation Encapsulation structure that acts as a multilayer mirror
JP2004317701A (ja) * 2003-04-15 2004-11-11 Alps Electric Co Ltd 多層膜光フィルタ及び光学部品
KR100830590B1 (ko) 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
KR100953658B1 (ko) 2008-06-05 2010-04-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101022155B1 (ko) 2009-01-16 2011-03-17 삼성모바일디스플레이주식회사 터치 스크린 패널
KR20110058126A (ko) 2009-11-25 2011-06-01 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9470941B2 (en) 2011-08-19 2016-10-18 Apple Inc. In-cell or on-cell touch sensor with color filter on array
KR20130140462A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 포토루미네슨스 표시 장치
JP2014056666A (ja) 2012-09-11 2014-03-27 Sony Corp 表示装置およびその製造方法、並びに電子機器
KR20140079074A (ko) 2012-12-18 2014-06-26 (주)인터플렉스 반사방지 필름을 포함하는 터치 패널
TW201502892A (zh) 2013-07-05 2015-01-16 Wintek Corp 觸控面板
KR102107108B1 (ko) * 2013-09-13 2020-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102179691B1 (ko) 2013-11-11 2020-11-18 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치
ES2536827B1 (es) * 2013-11-27 2015-12-18 Indo Optical S.L. Lente oftálmica que comprende una base de material polimérico con un recubrimiento con una estructura multicapa interferencial antireflejante, antiiridiscente y con filtro IR
JP6311426B2 (ja) * 2014-04-16 2018-04-18 東海光学株式会社 光学製品及び眼鏡レンズ
KR102205858B1 (ko) 2014-04-25 2021-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160083986A (ko) 2015-01-02 2016-07-13 삼성디스플레이 주식회사 유기발광 표시장치
KR102480902B1 (ko) 2015-09-18 2022-12-22 삼성전자주식회사 표시 장치
KR102477262B1 (ko) * 2016-08-05 2022-12-14 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR102706612B1 (ko) * 2016-09-09 2024-09-19 삼성디스플레이 주식회사 표시모듈 및 헤드 장착 표시장치
KR20190075190A (ko) * 2017-12-20 2019-07-01 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105308A (ko) * 2007-05-30 2008-12-04 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR20170050850A (ko) * 2015-10-31 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
CN109799564B (zh) 2022-07-12
US20190148467A1 (en) 2019-05-16
EP3495858A1 (en) 2019-06-12
KR102418609B1 (ko) 2022-07-08
CN109799564A (zh) 2019-05-24
US11189671B2 (en) 2021-11-30
EP3495858B1 (en) 2024-09-04

Similar Documents

Publication Publication Date Title
KR102351618B1 (ko) 표시장치
KR102386894B1 (ko) 표시장치 및 그 제조방법
CN109388280B (zh) 具有输入感测单元的显示装置
JP7156808B2 (ja) 入力検知ユニットを備える表示装置
KR102521879B1 (ko) 표시장치
CN112567322A (zh) 显示装置
KR102400648B1 (ko) 표시장치 및 그 제조방법
CN112599566B (zh) 显示设备
US20240281081A1 (en) Input sensing unit and display apparatus including the same
KR102418609B1 (ko) 표시장치
KR102464268B1 (ko) 표시장치
KR102519478B1 (ko) 발광표시패널 및 이를 포함하는 전자장치
KR20210145877A (ko) 표시장치
US12133442B2 (en) Display device
KR20240143773A (ko) 입력 센서 및 이를 포함하는 전자 장치
CN118829282A (zh) 显示设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant