KR20190037974A - Semiconductor Package of using the Printed Circuit Board - Google Patents
Semiconductor Package of using the Printed Circuit Board Download PDFInfo
- Publication number
- KR20190037974A KR20190037974A KR1020170127865A KR20170127865A KR20190037974A KR 20190037974 A KR20190037974 A KR 20190037974A KR 1020170127865 A KR1020170127865 A KR 1020170127865A KR 20170127865 A KR20170127865 A KR 20170127865A KR 20190037974 A KR20190037974 A KR 20190037974A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- semiconductor chip
- circuit board
- printed circuit
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 299
- 238000000465 moulding Methods 0.000 claims abstract description 86
- 238000009413 insulation Methods 0.000 claims description 85
- 239000012778 molding material Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 33
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 206
- 239000000463 material Substances 0.000 description 29
- 239000012790 adhesive layer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지 내부에 인쇄회로기판이 실장되고, 인쇄회로기판과 반도체 칩의 배선을 통해 하나의 구조 내에 다양한 배선이 수행되는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package in which a printed circuit board is mounted in a semiconductor package, and various wirings are performed in one structure through a printed circuit board and a wiring of the semiconductor chip.
반도체 제조공정에서 웨이퍼 또는 칩 상태의 반도체는 다양한 전자부품과 전기적으로 연결된다. 또한, 전자부품과의 전기적 연결 및 외부환경으로부터의 보호를 위해 반도체 칩은 패키지 형태로 제공된다. 전통적인 패키지는 반도체 칩 상에 형성된 패드를 이용하여 와이어 본딩이 수행되고, 와이어는 리드 프레임과 연결된다. 반도체 칩, 와이어 및 리드 프레임은 에폭시 몰딩 컴파운드로 지칭되는 몰딩재료에 의해 외부와 차폐된다.In a semiconductor manufacturing process, a semiconductor in a wafer or chip state is electrically connected to various electronic components. In addition, semiconductor chips are provided in a package form for electrical connection with electronic components and protection from the external environment. In the conventional package, wire bonding is performed using a pad formed on a semiconductor chip, and the wire is connected to the lead frame. The semiconductor chip, wire and leadframe are shielded from the exterior by a molding material referred to as an epoxy molding compound.
최근 반도체 소자 또는 반도체 패키지는 경량화 및 박형화될 것이 요구되며, 이러한 요구를 만족하기 위해 웨이퍼 레벨의 패키지가 제안된 바 있다. 또한, 하나의 반도체 칩은 다양한 동작을 수행할 필요가 있으며, 외부와의 입출력 단자의 수는 증가하는 경향이 있다. 따라서, 신호라인의 수가 증가함에 따라 반도체 칩의 표면 상에 형성되는 패드들의 수도 증가한다.Recently, a semiconductor device or a semiconductor package is required to be lightweight and thin, and a wafer level package has been proposed to satisfy such a demand. Also, one semiconductor chip needs to perform various operations, and the number of input / output terminals to the outside tends to increase. Therefore, as the number of signal lines increases, the number of pads formed on the surface of the semiconductor chip also increases.
증가된 패드들에도 불구하고, 반도체 패키지 사이즈는 일정하게 유지되거나 박형화되어야 한다. 이를 위해 팬-아웃 타입의 패키지가 제안된 바 있다. 팬-아웃 타입의 패키지는 반도체 칩이 차지하는 영역 이외에 형성된 범프 또는 볼 등의 외부접속단자를 가진다. 즉, 외부접속단자가 형성되는 영역은 반도체 칩이 차지하는 영역의 외곽에도 형성되는 특징이 있다. 또한, 반도체 칩의 패드와 외부접속단자 사이의 전기적 연결을 위해 재배선층이 사용된다.Despite the increased pads, the semiconductor package size must remain constant or thin. To this end, a fan-out type package has been proposed. The package of the fan-out type has an external connection terminal such as a bump or a ball formed outside the area occupied by the semiconductor chip. That is, the region where the external connection terminal is formed is also formed in the outer portion of the area occupied by the semiconductor chip. Further, a re-wiring layer is used for electrical connection between the pad of the semiconductor chip and the external connection terminal.
재배선층의 사용은 다수개의 패드들을 가지는 반도체 패키지에서 유용한 수단이 된다. 다만, 백그라인딩을 통해 경량화 및 박형화된 반도체 칩은 약한 기계적 강도를 가진다. 제조공정에서 반도체 칩은 몰딩되고 몰딩재에 의해 기계적 강도가 보완되고 있다.The use of a re-wiring layer is a useful means in a semiconductor package having a plurality of pads. However, light weight and thinned semiconductor chips through back grinding have weak mechanical strength. In the manufacturing process, the semiconductor chip is molded and the mechanical strength is complemented by the molding material.
상술한 재배선층을 이용하는 반도체 패키지는 제조공정상 기계적 강도의 보완은 몰딩재에 의해 수행된다. 몰딩재는 절연성 고분자 소재에 실리카 입자가 혼입된 것으로 약한 기계적 강도를 가지므로 반도체 패키지의 기계적 강도는 충분치 못하다.In the semiconductor package using the rewiring layer described above, the complement of the normal mechanical strength of the manufacturing process is performed by the molding material. The mechanical strength of the semiconductor package is not sufficient because the molding material has a low mechanical strength due to the incorporation of silica particles into the insulating polymer material.
또한, 반도체 칩의 전면에 형성된 패드는 반도체 칩의 배면 영역에 형성된 외부접속단자와 전기적으로 연결될 필요가 있다. 이를 위해서는 반도체 칩의 전면 영역과 배면 영역을 관통하고, 이를 전기적으로 연결하는 비아가 형성될 필요가 있다. 비아의 형성은 기 형성된 인터포저에 이를 관통하는 비아홀을 형성하고, 비아홀을 도전재로 매립하는 비아를 형성함에 의해 달성될 수 있다. 다만, 인터포저는 개별화된 상태로 반도체 패키지에 제공되고, 실리콘 등의 재질을 가진다. 제조공정에서 인터포저는 반도체 칩과 함께 몰딩되며, 전기적 연결을 위해 비아를 오픈하여야 하는 공정상의 부담이 다른다.In addition, the pad formed on the front surface of the semiconductor chip needs to be electrically connected to the external connection terminal formed on the back surface region of the semiconductor chip. For this purpose, it is necessary to form vias that penetrate the front and back regions of the semiconductor chip and electrically connect them. The formation of the vias can be accomplished by forming a via hole through the already formed interposer and forming a via filling the via hole with a conductive material. However, the interposer is provided in a semiconductor package in an individualized state, and has a material such as silicon. In the manufacturing process, the interposer is molded with the semiconductor chip, and the burden of the process of opening the vias for electrical connection is different.
또한, 외부접속단자와 비아를 연결하기 위해 몰딩재에 대한 재배선 공정이 추가적으로 요구된다. 이는 반도체 패키지의 제조공정 상 매우 부담이 따르며, 패키지 제조공정에서 수율을 저하시키는 일 요인이 된다.Further, a re-wiring process for the molding material is further required to connect the external connection terminal and the via. This is very burdensome in the manufacturing process of the semiconductor package and is a cause of lowering the yield in the package manufacturing process.
즉, 추가적인 배선 공정이 진행됨에 따라 반도체 패키지의 불량률은 상승하는 경향이 있다.That is, as the additional wiring process proceeds, the defect rate of the semiconductor package tends to increase.
본 발명이 이루고자 하는 제1 기술적 과제는 반도체 패키지가 인쇄회로기판을 수용하고, 인쇄회로기판 내부 또는 상부에 반도체 칩이 하나의 패키지로 일체화되는 반도체 패키지를 제공하는데 있다.A first aspect of the present invention is to provide a semiconductor package in which a semiconductor package accommodates a printed circuit board, and semiconductor chips are integrated into a single package in or on a printed circuit board.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 반도체 패키지의 제조방법을 제공하는데 있다.According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor package to achieve the first technical object.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 양면을 관통하는 배선을 가지는 배선부 및 표면으로부터 함몰된 수용부를 가지는 인쇄회로기판; 상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부로 둘러싸이는 반도체 칩; 상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간을 매립하는 몰딩부; 상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및 상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지를 제공한다.According to a first aspect of the present invention, there is provided a printed circuit board comprising: a printed circuit board having a wiring portion having wirings penetrating both surfaces thereof and a receiving portion recessed from the surface; A semiconductor chip disposed in the receiving portion of the printed circuit board and surrounded by the wiring portion; A molding part for filling a space between the side surface of the semiconductor chip and the wiring part; A re-wiring layer formed on the molding portion and the semiconductor chip, the re-wiring layer connecting the semiconductor chip to the wiring portion; And an external connection terminal formed on the printed circuit board, the external connection terminal being opposed to the re-wiring layer with the printed circuit board as a center.
본 발명의 상기 제1 기술적 과제는, 양면을 관통하는 배선을 가지고 상호간에 이격공간을 가지는 배선부 및 표면으로부터 함몰된 영역을 가지는 인쇄회로기판; 상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부의 측면에 배치되는 반도체 칩; 상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간 및 상기 배선부들 사이의 이격공간을 매립하는 몰딩부; 상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및 상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지의 제공을 통해서도 달성된다.According to a first aspect of the present invention, there is provided a printed circuit board comprising: a printed circuit board having a wiring portion having wirings penetrating both surfaces thereof and spaced apart from each other; A semiconductor chip disposed in a receiving portion of the printed circuit board and disposed on a side surface of the wiring portion; A molding part for burying a spacing space between the side surface of the semiconductor chip and the wiring part and a spacing space between the wiring parts; A re-wiring layer formed on the molding portion and the semiconductor chip, the re-wiring layer connecting the semiconductor chip to the wiring portion; And an external connection terminal formed on the printed circuit board, the semiconductor package being opposed to the re-wiring layer with the printed circuit board as a center.
또한, 본 발명의 제1 기술적 과제는 양면을 관통하는 배선을 가지는 인쇄회로기판; 상기 인쇄회로기판 상에 형성된 컨택 포스트; 상기 컨택 포스트의 측면 및 상기 인쇄회로기판 상에 배치되는 반도체 칩; 상기 반도체 칩의 측면과 상기 컨택 포스트 사이의 이격공간 및 상기 건택 포스트들 사이의 이격공간을 매립하는 몰딩부; 상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 인쇄회로기판의 배선에 연결하는 재배선층; 및 상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지의 제공을 통해서 달성된다.According to a first aspect of the present invention, there is provided a printed circuit board comprising: a printed circuit board having wiring traversing both sides; A contact post formed on the printed circuit board; A semiconductor chip disposed on a side surface of the contact post and on the printed circuit board; A molding space for filling a space between the side surface of the semiconductor chip and the contact post and a space between the side surfaces of the semiconductor chip; A re-wiring layer formed on the molding portion and the semiconductor chip, the re-wiring layer connecting the semiconductor chip to the wiring of the printed circuit board; And an external connection terminal formed on the printed circuit board, the semiconductor package being opposed to the re-wiring layer around the printed circuit board.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 절연성을 가지는 절연 바디의 표면 상에 배선, 컨택 또는 외부접속단자가 형성된 인쇄회로기판을 제공하는 단계; 상기 인쇄회로기판의 표면 일부를 식각하여 표면으로부터 함몰된 수용부 및 잔류하는 배선부를 형성하는 단계; 상기 수용부에 반도체 칩을 배치하는 단계; 상기 반도체 칩의 측면과 배선부 사이의 이격공간을 매립하는 몰딩부를 형성하는 단계; 및 상기 반도체 칩, 상기 몰딩부 및 상기 배선부 상에 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법을 제공하는데 있다.According to a second aspect of the present invention, there is provided a method of manufacturing a printed circuit board, comprising the steps of: providing a printed circuit board on which a wiring, a contact, or an external connection terminal is formed on a surface of an insulating body having insulation; Etching a part of the surface of the printed circuit board to form a recessed receiving portion and a remaining wiring portion from the surface; Disposing a semiconductor chip in the accommodating portion; Forming a molding part for filling a space between the side surface of the semiconductor chip and the wiring part; And forming a re-wiring layer on the semiconductor chip, the molding portion, and the wiring portion.
또한, 본 발명의 상기 제2 기술적 과제는, 절연성을 가지는 절연 바디를 관통하는 비아, 상기 비아 상에 형성된 비아 컨택, 상기 비아 컨택에 대향하고 상기 비아에 연결된 하부 배선 및 상기 하부 배선에 연결된 외부접속단자가 형성된 인쇄회로기판을 제공하는 단계; 상기 인쇄회로기판의 상기 비아 컨택 상에 표면으로부터 돌출된 컨택 포스트를 형성하는 단계; 상기 컨택 포스트 사이의 이격공간에 반도체 칩을 배치하는 단계; 상기 반도체 칩의 측면과 컨택 포스트 사이의 이격공간을 매립하는 몰딩부를 형성하는 단계; 및 상기 반도체 칩, 상기 몰딩부 및 상기 컨택 포스트 상에 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법의 제공을 통해서도 달성된다.According to a second aspect of the present invention, there is provided a semiconductor device comprising: a via through an insulating body having an insulating property; a via contact formed on the via; a lower wiring opposite to the via contact and connected to the via; Providing a printed circuit board on which terminals are formed; Forming a contact post protruding from the surface on the via contact of the printed circuit board; Disposing a semiconductor chip in a spacing space between the contact posts; Forming a molding part for filling a space between the side surface of the semiconductor chip and the contact post; And forming a re-wiring layer on the semiconductor chip, the molding portion, and the contact post.
상술한 본 발명에 따르면, 인쇄회로기판 내에 비아, 비아 컨택 및 하부 배선이 형성된다. 통상이 비아 및 비아 컨택은 재배선층의 형성시 다른 배선층의 형성과 함께 제작된다. 특히, 비아는 비아홀을 매립하는 공정이므로 공정을 통한 불량의 발생가능성이 높다. 종래에는 이를 해결하기 위해 별도의 인터포저 등을 사용하여 왔으나, 이 또한 인터포저 내에서 반도체 칩의 이격의 유동성으로 인한 불량이 발생된다. 본 발명에서는 인쇄회로기판 자체가 비아 및 비아 컨택을 가지고, 반도체 칩 상에 간단한 재배선 공정을 통해 복잡하고 다양한 배선을 구현할 수 있다.According to the present invention described above, vias, via contacts, and lower wirings are formed in a printed circuit board. Normally, the vias and the via contacts are formed together with the formation of another wiring layer when the re-wiring layer is formed. In particular, since the via is a process of filling a via hole, there is a high possibility of occurrence of defects through the process. Conventionally, a separate interposer or the like has been used to solve this problem, but this also causes defects due to the fluidity of the spacing of the semiconductor chips in the interposer. In the present invention, the printed circuit board itself has vias and via contacts, and complicated and various wiring can be realized through a simple rewiring process on the semiconductor chip.
또한, 반도체 패키지에 대한 박형화 요구는 증가하고 있다. 패키지가 박형화될 경우, 패키지가 가지는 기계적 강도는 감소한다. 이는 패키지의 기계적 강도를 위해 도입되는 몰딩재의 두께가 감소하는데 기인한다. 이를 해결하기 위해 반도체 칩의 외곽에 프레임을 배치하나, 반도체 칩의 상하부로 기계적 응력이 작용할 경우, 반도체 패키지는 쉽게 손상된다. 이러한 문제는 본 발명에서 패키지에 인쇄회로기판이 도입됨을 통해 해결된다. 인쇄회로기판은 단층 또는 다층의 배선구조를 가질 수 있으며, 인쇄회로기판의 가공 등을 통해 인쇄회로기판의 함몰된 부위 또는 인쇄회로기판 상에 반도체 칩이 배치되고 실장될 수 있다. 이를 통해 외부에서 인가되는 기계적 응력에도 신뢰성있는 반도체 패키지를 제작할 수 있다.In addition, there is an increasing demand for thinner semiconductor packages. When the package is made thin, the mechanical strength of the package is reduced. This is due to the reduction in the thickness of the molding material introduced for the mechanical strength of the package. To solve this problem, a frame is disposed outside the semiconductor chip. However, when mechanical stress acts on the upper and lower portions of the semiconductor chip, the semiconductor package is easily damaged. This problem is solved by introducing a printed circuit board into the package in the present invention. The printed circuit board may have a single-layer or multi-layer wiring structure, and the semiconductor chip may be disposed and mounted on the recessed portion of the printed circuit board or the printed circuit board through processing of the printed circuit board or the like. This makes it possible to fabricate a reliable semiconductor package even with externally applied mechanical stress.
특히, 반도체 칩은 집적화가 진행됨에 따라 패드의 수가 증가하고, 외부접속단자의 수도 증가한다. 패드와 외부접속단자를 연결하기 위한 배선의 수도 증가할 수 밖에 없다. 본 발명의 실시예들에서는 인쇄회로기판의 배면 등에 배선들이 배치되고, 인쇄회로기판을 관통하는 복수개의 비아들이 형성되어 배선 공정이 용이해진다.Particularly, as semiconductor chips are being integrated, the number of pads increases, and the number of external connection terminals also increases. The number of wirings for connecting the pads and the external connection terminals must be increased. In the embodiments of the present invention, the wirings are disposed on the back surface of the printed circuit board, and a plurality of vias penetrating the printed circuit board are formed, thereby facilitating the wiring process.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따라 상기 도 1의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 제1 실시예에 따른 다른 반도체 패키지의 단면도이다.
도 8 내지 도 12는 본 발명의 제1 실시예에 따라 상기 도 7의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 제2 실시예에 따른 반도체 패키지의 단면도이다.
도 14 내지 도 18은 본 발명의 제2 실시예에 따라 상기 도 13의 반도체 패키지의 제조방법을 설명하기 위한 단면도들 및 사시도이다.
도 19는 본 발명의 제2 실시예에 따른 다른 반도체 패키지의 단면도이다.
도 20 내지 도 24는 본 발명의 제2 실시예에 따라 상기 도 19의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 25는 본 발명의 제2 실시예에 따른 또 다른 반도체 패키지의 단면도이다.
도 26 내지 도 30은 본 발명의 제2 실시예에 따라 상기 도 25의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.
2 to 6 are cross-sectional views illustrating a method of manufacturing the semiconductor package of FIG. 1 according to a first embodiment of the present invention.
7 is a cross-sectional view of another semiconductor package according to the first embodiment of the present invention.
8 to 12 are cross-sectional views illustrating a method of manufacturing the semiconductor package of FIG. 7 according to the first embodiment of the present invention.
13 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.
FIGS. 14 to 18 are cross-sectional views and perspective views illustrating a method of manufacturing the semiconductor package of FIG. 13 according to a second embodiment of the present invention.
19 is a cross-sectional view of another semiconductor package according to the second embodiment of the present invention.
20 to 24 are cross-sectional views illustrating a method of manufacturing the semiconductor package of FIG. 19 according to a second embodiment of the present invention.
25 is a cross-sectional view of another semiconductor package according to the second embodiment of the present invention.
26 to 30 are sectional views for explaining the method of manufacturing the semiconductor package of FIG. 25 according to the second embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1 실시예First Embodiment
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.
도 1을 참조하면, 인쇄회로기판(100), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)가 제공된다.Referring to FIG. 1, a printed
상기 인쇄회로기판(100)은 몰딩부(300) 및 반도체 칩(200)을 수용하고, 인쇄회로기판(100)의 전면과 배면을 전기적으로 연결하여 반도체 칩(200)의 패드(210)가 외부접속단자(500)와 전기적 연결이 이루어지도록 한다. 이를 위해 인쇄회로기판(100)은 수용부(110) 및 배선부(120)를 가진다. The printed
수용부(110)는 인쇄회로기판(100)의 표면으로부터 함몰된 형상을 가지고, 절연 바디(121)가 신장된 형태로 제공된다. 상기 수용부(110)에는 반도체 칩(200) 및 몰딩부(300)가 수용된다. The
배선부(120)는 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다. 배선부(120)는 반도체 칩(200) 및 몰딩부(300)의 외곽의 적어도 일부를 둘러싸는 형태로 제공된다. 배선부(120)를 통해 반도체 칩(200)의 패드(210)는 외부접속단자(500)와 전기적으로 연결되고, 재배선 공정도 배선부(120)의 표면을 통해 형성될 수 있다. The
이를 위해 절연 바디(121)를 관통하는 비아홀이 형성되고, 비아홀을 매립하는 비아(122)가 형성된다. 상기 비아(122)의 상부에는 비아 컨택(123)이 형성되고, 비아(122)의 하부에는 하부 배선(124)이 형성된다. 비아 컨택(123)은 재배선층(400)과 전기적으로 연결되고, 하부 배선(124)은 외부접속단자(500)와 전기적으로 연결된다. 또한, 상기 하부 배선(124)은 절연 바디(121)에 매립된 형태로 제공될 수 있다.For this purpose, a via hole is formed through the insulating
즉, 배선부(120)의 제1면 상에는 재배선층(400)이 형성되고, 제1면에 대향하는 제2면 상에는 외부접속단자(500)가 형성된다. 제2면 상에 형성되는 외부접속단자(500)는 제2면으로부터 함몰된 부위를 통해 노출된 하부 배선(124) 상에 형성된다. 즉, 하부 배선(124)은 인쇄회로기판(100)의 제2면으로부터 매몰된 형태로 제공되고, 특정 부위에서 인쇄회로기판(100)은 하부 배선(124)의 일부를 노출한다. 노출된 하부 배선(124) 상에는 외부접속단자(500)가 형성된다.That is, the
반도체 칩(200)은 인쇄회로기판(100)의 수용부(110) 내에 수용된다. 또한, 반도체 칩(200)의 배면은 칩 고정층(220)을 통해 수용부(110)에 고정된다. 반도체 칩(200)은 제1면 및 상기 제1면에 대향하는 제2면을 가지며, 제1면 상에는 패드(210)가 형성되고, 제2면은 칩 고정층(220)과 접합된다.The
반도체 칩(200)의 측면과 인쇄회로기판(100)의 배선부(120)의 측면 사이의 이격공간은 몰딩부(300)로 충진된다. 충진된 몰딩부(300)는 반도체 칩(200)의 측면을 둘러싸는 양상으로 형성됨이 바람직하다.The space between the side surface of the
재배선층(400)은 제1 유전층(410) 및 제1 배선라인(420)을 포함한다. The
먼저, 제1 유전층(410)은 절연성 물질로 구성되며, 필름의 형태로 제공될 수 있다. 또한, 제1 유전층(410)은 반도체 칩(200)의 패드(210)를 노출하고, 상기 인쇄회로기판(100)의 비아 컨택(123)을 오픈하고, 반도체 칩(200)의 활성 영역을 차폐한다.First, the
제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 제1 배선라인(420)의 일부는 반도체 칩(200)의 패드(210)를 노출하는 제1 유전층(410)의 개방 공간을 매립하여 반도체 칩(200)의 패드(210)와 연결된다. 또한, 상기 제1 배선라인(420)은 인쇄회로기판(100)의 배선부(120)를 구성하는 비아 컨택(123)과 전기적으로 연결된다.A
또한, 제1 배선라인(420)의 상부에는 제2 유전층이 형성될 수 있다. 제2 유전층은 제1 배선라인(420)을 차폐하는 양상으로 제공된다. 다만, 실시의 형태에 따라 상기 제2 유전층(430)은 제1 배선라인(420)의 일부를 개방할 수 있으며, 개방된 영역 및 제2 유전층(430) 상에는 추가적인 배선라인이 형성될 수 있다.In addition, a second dielectric layer may be formed on the
외부접속단자(500)는 인쇄회로기판(100)의 배면 영역에 형성된다. 즉, 인쇄회로기판(100)의 제2면과 동일 평면을 형성하거나, 인쇄회로기판(100)의 제2면으로부터 돌출되거나 함몰된 형태로 외부접속단자(500)가 형성된다.The
도 2 내지 도 6은 본 발명의 제1 실시예에 따라 상기 도 1의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing the semiconductor package of FIG. 1 according to a first embodiment of the present invention.
도 2를 참조하면, 인쇄회로기판(100)이 제공된다. 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다.Referring to Fig. 2, a printed
절연 바디(121)는 인쇄회로기판(100)의 절연성을 제공하며, 반도체 패키지의 기계적 강도를 보장하거나 필요에 따라 가요성을 부여하여 반도체 패키지의 제조공정에서 작업성을 향상할 수 있는 재료로 선택된다. 절연 바디(121)는 통상의 인쇄회로기판의 재질을 가진다. 이를 위해 FR-1, FR-2, FR-4 또는 FR-5의 재질이 사용될 수 있으며, 통상 에폭시 계열의 소재가 사용되거나 에폭시와 글라스가 혼합된 재질이 사용될 수 있다. 이외에도 가요성 재질로 절연 바디가 사용될 수 있으며, 가요성을 위해 폴리이미드 필름이 사용될 수 있다. 이하 다른 실시예에서도 본 실시예에 언급한 절연 바디(121)의 재질은 동일하게 적용된다.The
상기 절연 바디(121)를 관통하여 비아(122)가 형성된다. 상기 비아(122)는 절연 바디(121)를 관통하는 비아홀을 완전히 충진하는 형태로 제공되거나, 비아홀의 외곽을 감싸는 형태로 제공될 수 있다. 또한, 비아(122)의 상부에는 비아 컨택(123)이 제공된다. 비아 컨택(123)은 비아(122)와 물리적으로 연결되고, 비아(122)와 일체화며, 동일 재질로 제공됨이 바람직하다.A via 122 is formed through the
또한, 비아(122)의 하부에는 하부 배선(124)이 형성된다. 하부 배선(124)은 비아(122)로부터 일정 거리 신장된 형태로 제공될 수 있으며, 하부 배선(124)은 외부로 노출된다. 노출된 부위에는 외부접속단자(500)가 형성된다.A
상기 절연 바디(121)는 인쇄회로기판(100)의 제조공정 상 구분된 형태로 제공될 수 있다. 즉, 제1 절연 바디(101)와 제2 절연 바디(111)로 절연 바디(121)가 구성될 수 있다.The
설명의 편의상 본 실시예의 도 1에서는 제1 절연 바디(101) 및 제2 절연 바디(111)를 절연 바디(121)로 통칭한다. 상기 제1 절연 바디(101)는 제2 절연 바디(111)와 동일 물질로 구성될 수 있으며, 필요에 따라 상기 제1 절연 바디(101)는 일정한 경도를 가진 비가요성 재질이 사용되고, 제2 절연 바디(111)는 가요성 재질을 가질 수 있다.1, the first and
제1 절연 바디(101)를 관통하여 비아(122)가 형성되고, 비아(122)의 상부면에 형성되는 비아 컨택(123)의 하부는 제1 절연 바디(101)와 동일 평면을 형성한다. 또한, 비아(122)의 하부면과 접촉하는 하부 배선(124)은 제1 절연 바디(101)의 배면 상에 형성된다.A via 122 is formed through the first
상기 제1 절연 바디(101) 상에는 제2 절연 바디(111)가 형성될 수 있다. 제2 절연 바디(111)는 제1 절연 바디(101) 상에 형성된 비아 컨택(122) 또는 하부 배선(124)의 일부를 차폐하는 양상으로 형성된다. 특히, 상기 제2 절연 바디(111)는 비아 컨택(122)의 상부면과 동일 평면을 형성할 수도 있다. 또한, 제2 절연 바디(111)는 하부 배선(124)의 일부를 노출하고 노출된 부위에는 외부접속단자(500)가 형성된다.A
다만, 상기 외부접속단자(500)는 상기 도 2의 단계에서 제공되지 않고, 이후의 단계에서 형성될 수도 있다.However, the
또한, 상기 외부접속단자(500)는 오픈된 제2 절연 바디(111)를 통해 하부 배선(124)과 전기적으로 연결된다.Also, the
도 3을 참조하면, 상기 도 2에서 제공된 인쇄회로기판에 대한 식각 공정을 통해 인쇄회로기판의 중심부의 일부를 제거한다. 즉, 인쇄회로기판의 제1면으로부터 식각을 통해 절연 바디(121)의 내부를 노출하여, 수용부(110)를 형성한다.Referring to FIG. 3, a part of the central portion of the printed circuit board is removed through the etching process for the printed circuit board provided in FIG. That is, the inside of the insulating
이를 통해 절연 바디(121)의 표면으로부터 함몰된 수용부(110)가 형성되고, 수용부(110)의 외곽을 둘러싸는 배선부(120)가 형성된다. 배선부(120)는 상기 도 2에서 제공된 인쇄회로기판에서 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)이 잔류하는 양상으로 제공된다.A receiving
도 4를 참조하면, 상기 도 3의 구조물은 제1 캐리어 기판(10) 상에 실장된다. 제1 캐리어 기판(10) 상에는 제1 접착층(11)이 형성된다. 따라서, 도 3의 인쇄회로기판은 제1 접착층(11)에 고정된다.Referring to FIG. 4, the structure of FIG. 3 is mounted on the
이어서, 수용부(110)의 노출된 절연 바디(121) 표면에 칩 고정층(220)이 형성된다. 상기 칩 고정층(220)은 접착성 또는 점착성의 특징을 가지며, 필름의 형태 또는 접착/점착성 페이스트의 형태로 제공될 수 있다. 또한, 상기 칩 고정층(220)은 절연성의 특징을 가짐이 바람직하다.Next, a
또한, 반도체 칩(200)은 제2 캐리어 기판(20)에 접착된다. 제2 캐리어 기판(20)과 반도체 칩(200)의 접착을 위해 제2 캐리어 기판(20) 상에는 제2 접착층(21)이 형성된다. 제2 접착층(21)은 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면과 접한다. 반도체 칩(200)이 접착된 제2 캐리어 기판(20)은 칩 고정층(220)이 형성된 수용부(110) 상에 배치되고, 일정한 압력으로 칩 고정층(220)에 반도체 칩(200)을 부착한다.Further, the
바람직하게는 제2 접착층(21)이 형성된 제2 캐리어 기판(20)은 인쇄회로기판의 배선부(120)의 최상면인 제1면과 접함이 바람직하다. 이를 통해 배선부(120)의 제1면은 반도체 칩(200)의 패드(210)와 동일 평면을 형성할 수 있다. 제조과정에서 반도체 칩(200) 하부의 칩 고정층(220)이 절연성 페이스트인 경우, 칩 고정층(220)은 반도체 칩(200)의 배면으로부터 일부 돌출될 수 있다.Preferably, the
상기 도 4의 공정을 통해 반도체 칩(200)은 수용부(110) 내에 배치되고, 반도체 칩(200)의 패드(210)는 인쇄회로기판의 제1면과 동일 평면을 형성할 수 있다.4, the
도 5를 참조하면, 반도체 칩(200)의 상부에 배치된 제2 캐리어 기판은 제거된다. 따라서, 반도체 칩(200)의 제1면과 인쇄회로기판의 제1면은 노출된다. 또한, 반도체 칩(200)과 인쇄회로기판의 배선부(120) 사이의 이격공간인 수용부의 여백도 노출된다.Referring to FIG. 5, the second carrier substrate disposed on the
이어서, 반도체 칩(200) 및 인쇄회로기판 상에 몰딩 마스크(30)가 배치된다. 상기 몰딩 마스크(30)는 반도체 칩(200)의 제1면에 소정 간격으로 이격되어 배치될 수 있으며, 반도체 칩(200)의 제1면과 접할 수 있다. 다만, 몰딩 마스크(30)는 반도체 칩(200)의 측면과 배선부(120)의 측면 사이의 이격공간에 상응하는 홀이 형성되고, 형성된 홀을 통해 몰딩재가 투입된다. 상기 몰딩재는 액상의 형태를 가지며, 몰딩재는 반도체 칩(200)의 측면과 배선부(120) 사이의 이격공간을 매립한다. 이격공간을 매립하는 몰딩재에 의해 몰딩부(300)가 형성된다. 상기 몰딩부(300)는 반도체 칩(200)의 패드(210)와 동일 평면을 형성함이 바람직하다.Subsequently, a
도 6을 참조하면, 몰딩 마스크가 제거되고, 노출된 반도체 칩(200)의 제1면 및 인쇄회로기판의 제1면 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성을 위해 반도체 칩(200) 및 배선부(120)를 차폐하는 제1 유전층(410)이 형성된다. 제1 유전층(410)은 절연물의 증착 또는 절연성 필름의 부착을 통해 형성될 수 있다. 또한, 제1 유전층(410)의 일부 제거를 통해 반도체 칩(200) 상의 패드(210) 또는 배선부(120)의 비아 컨택(123)은 오픈될 수 있다.Referring to FIG. 6, the molding mask is removed, and a
제1 유전층(410)에 의해 오픈된 패드(210) 또는 비아 컨택(123)에는 제1 배선라인(420)이 형성된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에도 형성된다. 이외 제1 배선라인(420)의 상부에 새로운 유전층인 제2 유전층(430)이 형성되고, 새로운 배선라인인 제2 배선라인이 형성될 수도 있다.A
상술한 재배선층(400)에 의해 반도체 칩(200)의 패드(210)와 비아 컨택(123)은 전기적으로 연결된다. 또한, 비아 컨택(123)은 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.The
마지막으로 원장 기판 형태의 상기 도 6에 개시된 구조물에 대해 패키지 단위로의 분리작업이 진행된다. 분리작업을 통해 개별적인 반도체 패키지로 형성된다.Finally, the separation operation in the package unit is carried out for the structure shown in FIG. 6 in the form of a long substrate. And is formed into a separate semiconductor package by a separating operation.
실시의 형태에 따라 외부접속단자(500)의 형성은 도 6의 과정에서 형성될 수 있다. 즉, 하부에 형성된 제1 캐리어 기판(10)을 제거하고, 인쇄회로기판의 절연 바디(121)를 통해 오픈된 하부 배선(124) 상에 외부접속단자(500)가 형성될 수 있다. 통상의 하부 배선 또는 재배선은 증착 공정 또는 프린팅 공정에 유리한 Cu, Al, Ag 또는 이들이 합금이 사용될 수 있다. 또한, 외부접속단자는 단자들 사이의 전기적 접합에 유리한 Cu 등이 사용될 수 있으며, Ni 또는 Cr로 도금될 수 있으나 반드시 이에 한정되지 않고, 전기적 연결이 수행될 수 있는 재질이라면 선택가능할 것이다. 외부접속단자(500)의 생성과 재질은 이하 다른 형태의 패키지 구조나 다른 실시예에서 동일하게 적용된다.The formation of the
도 7은 본 발명의 제1 실시예에 따른 다른 반도체 패키지의 단면도이다.7 is a cross-sectional view of another semiconductor package according to the first embodiment of the present invention.
도 7을 참조하면, 본 실시예의 반도체 패키지는 인쇄회로기판(100), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.Referring to FIG. 7, the semiconductor package of this embodiment has a printed
반도체 칩(200), 재배선층(400) 및 외부접속단자(500)의 구성은 상기 도 1에 개시된 바와 동일하다. 다만, 인쇄회로기판(100) 및 몰딩부(300)의 구성은 상기 도 1에 비해 상이한 구성을 가진다.The configuration of the
인쇄회로기판(100)은 수용부(110)와 배선부(120)를 가진다.The printed
수용부(110)에는 반도체 칩(200)이 수용되고, 몰딩부(300)를 구성하는 몰딩재가 공급되는 몰딩재 공급공(230)이 형성된다. 몰딩재 공급공(230)은 상기 인쇄회로기판(100)을 관통하면 형성된다. 다만, 몰딩재 공급공(230)은 반도체 칩(200)이 수용되는 수용부(110)의 면적을 초과할 수 없으며, 수용부(110)의 상부 영역에 대해 중심 부위에 형성됨이 바람직하다. 또한, 배선부(120)는 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다. 배선부(120)의 구성은 상기 도 1에 도시된 바와 동일하다.The
다만, 배선부(120)의 하부 배선(124)은 수용부(110)에 구비된 몰딩재 공급공(230)에 의해 그 배치구조가 제약받을 수 있다.However, the arrangement of the
몰딩부(300)는 몰딩재 공급공(230)을 충진하고, 반도체 칩(200)의 측면 및 배면과 인쇄회로기판(100)의 수용부(110) 사이의 이격공간을 충진한다. 따라서, 반도체 칩(200)의 배면인 제2면은 몰딩부(300)에 접하는 양상으로 제공된다. 따라서, 반도체 칩(200)의 제2면은 수용부(110)의 절연 바디(121)의 저면과 이격 공간을 형성하고, 그 이격 공간은 몰딩부(300)로 충진된다.The
도 8 내지 도 12는 본 발명의 제1 실시예에 따라 상기 도 7의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.8 to 12 are cross-sectional views illustrating a method of manufacturing the semiconductor package of FIG. 7 according to the first embodiment of the present invention.
도 8을 참조하면, 인쇄회로기판(100)이 제공된다. 인쇄회로기판(100)에는 몰딩재 공급공(230)이 형성된 상태이다. 상기 몰딩재 공급공(230)은 단면도 상으로는 인쇄회로기판(100)을 분리하는 것으로 도시되나, 평면도로 표현할 경우, 대략 사각형 또는 원형의 인쇄회로기판(100)에 적어도 하나의 관통공이 형성된 것으로 도시된다. 따라서, 개시된 인쇄회로기판(100)은 분리된 상태가 아니며, 중심부위에 몰딩재 공급공(230)이 형성된 것으로 이해되어야 한다. 또한, 상기 몰딩재 공급공(230)은 하나 이상 구비될 수 있으므로 복수개의 몰딩재 공급공(230)이 형성될 수도 있다.Referring to Fig. 8, a printed
인쇄회로기판(100)에는 제1 절연바디(101) 및 제2 절연바디(111)를 포함하는 절연바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 포함한다. 또한, 제2 절연바디(111)에 의해 오픈되는 영역에 외부접속단자(500)가 형성될 수 있다.The printed
도 9를 참조하면, 인쇄회로기판(100)에 대한 식각이 수행되고, 수용부(110)가 형성된다. 수용부(110)의 측면에서는 비아(122) 등이 형성된 상태이다. 수용부(110)는 인쇄회로기판(100)의 중심 영역의 표면으로부터 함몰된 상태로 제공되며, 하부에는 절연 바디(121)가 노출되고, 수용부(110)의 공간은 몰딩재 공급공(230)과 연결된다. 다만, 수용부(110)의 저면은 절연성을 가진 절연 바디(121)의 일부가 노출될 필요가 있다.Referring to FIG. 9, etching is performed on the printed
도 10을 참조하면, 제1 접착층(11)이 형성된 제1 캐리어 기판(10) 상에 반도체 칩(200)이 배치된다. 제1 접착층(11)에 의해 반도체 칩(200)은 제1 캐리어 기판(10) 상에서 유동성이 상실되어 부착된다. 또한, 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 제1 캐리어 기판(10)을 향하도록 배치된다.Referring to FIG. 10, a
이어서, 반도체 칩(200)이 배치된 제1 캐리어 기판(10) 상에 상기 도 9의 인쇄회로기판을 배치한다. 인쇄회로기판의 제1면은 제1 캐리어 기판(10)을 향하고, 인쇄회로기판에 대향하는 제2면은 제1 캐리어 기판(10)을 대향하도록 배치된다. 또한, 인쇄회로기판의 수용부(110)의 공간 내에는 반도체 칩(200)이 배치되도록 한다. 이를 통해 인쇄회로가판의 수용부(110)와 반도체 칩(200)의 측면 및 배면 사이에는 이격공간이 형성된다. 또한, 이격공간과 연결되어 몰딩재 공급공(230)은 상부를 향해 노출된다.Then, the printed circuit board of FIG. 9 is disposed on the
도 11을 참조하면, 상기 도 10의 구조물 상에 몰딩 마스크(30)가 도입된다. 몰딩 마스크(30)는 홀을 가지며, 상기 홀은 몰딩재 공급공과 대응되어 설치된다. 즉, 몰딩 마스크(30)의 홀은 몰딩재 공급공과 일치되는 위치 또는 평면상으로 동일한 위치에 생성된다. 몰딩 마스크(30)의 홀을 통해 몰딩재가 투입되며, 투입된 몰딩재는 몰딩재 공급공을 통해 수용부와 반도체 칩(200) 사이의 이격공간을 충진한다. 따라서, 반도체 칩(200)의 패드(210), 몰딩부(300) 및 인쇄회로기판의 배선부(120)는 동일 평면을 형성한다. 공급되는 몰딩재는 몰딩재 공급공을 충진한다.Referring to FIG. 11, a
또한, 인쇄회로기판의 배면인 제2면과 몰딩부(300)는 동일 평면을 형성할 수 있다.In addition, the second surface, which is the back surface of the printed circuit board, and the
도 12를 참조하면, 몰딩 마스크와 제1 캐리어 기판은 제거되고, 인쇄회로기판의 제2면은 제2 접합층(21)이 구비된 제2 캐리어 기판(20) 상에 배치된다. 제2 접합층(21)을 통해 반도체 칩(200)이 실장된 인쇄회로기판은 제2 캐리어 기판(20) 상에 부착된다. 또한, 제1 캐리어 기판의 제거를 통해 반도체 칩(200)의 패드(210), 몰딩부(300) 및 인쇄회로기판의 배선부(120)의 제1면은 노출된다.Referring to FIG. 12, the molding mask and the first carrier substrate are removed, and the second side of the printed circuit board is disposed on the
상기 노출된 패드(210), 몰딩부(300) 및 배선부(120) 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성은 상기 도 6에서 설명된 바와 동일하다. 즉, 반도체 칩(200)의 일부 등을 차폐하는 제1 유전층(410)이 형성되고, 제1 유전층(410) 상에는 패드(210) 및 비아 컨택(123)을 전기적으로 연결하는 제1 배선라인(420)이 형성될 수 있다. 또한, 제1 배선라인(420)을 차폐하는 제2 유전층(430)이 형성되며, 실시의 형태에 따라 제2 유전층(430) 상에 별도의 배선라인이 형성될 수도 있다.A
이후에는 반도체 패키지의 개별화 공정을 통해 원장 단위의 반도체 패키지를 개별적으로 분리한다. 이를 통해 상기 도 7의 반도체 패키지를 얻을 수 있다.Thereafter, the individual semiconductor packages are separated from each other by the individualization process of the semiconductor package. Thus, the semiconductor package of FIG. 7 can be obtained.
본 실시예에서 반도체 패키지에는 인쇄회로기판이 포함된다. 인쇄회로기판은 비아, 비아 컨택 및 하부 배선을 가진다. 인쇄회로기판은 다양한 형태의 배선이 형성될 수 있으며, 반도체 칩이 가지는 다수의 패드에 대한 전기적 연결을 효과적으로 수행할 수 있다. 또한, 몰딩부에 의해 제공되는 패키지의 경도가 약할 경우, 제공되는 인쇄회로기판은 반도체 패키지의 기계적 강도를 제공하여 다른 회로와의 전기적 연결을 위한 적용이 용이해진다.In this embodiment, the semiconductor package includes a printed circuit board. The printed circuit board has vias, via contacts and lower wiring. Various types of wiring can be formed on the printed circuit board, and the electrical connection to the plurality of pads of the semiconductor chip can be effectively performed. In addition, when the hardness of the package provided by the molding portion is weak, the provided printed circuit board provides the mechanical strength of the semiconductor package, which facilitates application for electrical connection with other circuits.
제2 실시예Second Embodiment
도 13은 본 발명의 제2 실시예에 따른 반도체 패키지의 단면도이다.13 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.
도 13을 참조하면, 본 실시예의 반도체 패키지는 인쇄회로기판(100), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.Referring to FIG. 13, the semiconductor package of this embodiment has a printed
인쇄회로기판(100)의 재질은 상술한 제1 실시예와 동일하다. 또한, 상기 인쇄회로기판(100)은 수용부(110) 및 배선부(120)를 가진다.The material of the printed
수용부(110)에는 반도체 칩(200)이 실장되고, 수용부(110)의 이격공간은 몰딩부(300)로 충진된다. 반도체 칩(200)의 배면인 제2면은 칩 고정층(220)을 통해 수용부(110)의 절연 바디(121)와 접합된다.The
또한, 수용부(110)의 적어도 하나의 측면에는 배선부(120)가 형성된다. 상기 배선부(120)는 복수개로 형성될 수 있으며, 각각의 배선부(120)는 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다. 또한, 하나의 배선부(120)는 적어도 하나의 비아(122) 및 비아 컨택(123)을 가짐이 바람직하다. 상기 배선부(120)의 절연 바디(121)는 수용부(110)까지 신장되며, 수용부(110)는 절연 바디(121)의 표면으로부터 함몰된 상태로 제공된다.The
또한, 인접한 배선부(120) 사이에는 이격공간이 형성된다. 상기 배선부(120)는 반도체 칩(200)의 적어도 하나의 측면 영역에 배치될 수 있으며, 상기 도 13에서는 반도체 칩(200)의 2개의 측면 영역에 형성된 것으로 도시되나 이에 한정되지 않는다.Further, a spacing space is formed between the
또한, 상기 배선부(120)는 수용부(110)의 저면으로부터 상부를 향해 돌출된 형태로 제공된다. 상기 배선부(120)는 반도체 칩(200)의 제1면 상에 형성된 패드(210)와 외부접속단자(500) 사이의 전기적 연결을 위해 비아 컨택(123), 비아(122) 및 하부 배선(124)을 가지고, 상기 배선부(120)의 제1면은 몰딩부(300) 또는 반도체 칩(200)의 패드(210)와 동일 평면을 형성함이 바람직하다.The
배선부(120)의 제1면 및 반도체 칩(200)의 패드(210) 상에는 재배선층(400)이 형성된다. 재배선층(400)은 제1 유전층(410), 제1 배선라인(420) 및 제2 유전층(430)을 가진다. 제1 유전층(410)은 반도체 칩(200)의 일부, 몰딩부(300)의 적어도 일부 및 배선부(120)의 일부를 차폐하고, 패드(210) 및 비아 컨택(123)을 오픈할 수 있다. 또한, 제1 유전층(410) 상에 형성되는 제1 배선라인(420)은 제1 유전층(410)에 의해 오픈된 패드(210) 및 비아 컨택(123)을 전기적으로 연결한다. 이를 위해 제1 배선라인(420)은 제1 유전층(410) 상에 형성되고, 몰딩부(300)를 가로질러 형성된다. 이외, 제1 배선라인(420) 상에는 제2 유전층(430) 및 제2 배선라인 등이 추가로 형성될 수 있다.A
배선부(120)의 비아(122)의 하부 영역과 연결된 하부 배선(124)은 절연 바디(121)의 저면을 따라 형성되며, 일부는 절연 바디(121)에 의해 매립된 양상으로 제공된다. 또한, 절연 바디(121)에 의해 오프된 하부 배선(124) 상에는 외부접속단자(500)가 형성된다. 상기 외부접속단자(500)는 인쇄회로기판(100)의 배면과 동일 평면을 이루거나 인쇄회로기판(100)의 배면인 제2면으로부터 일정 부분 함몰된 형태로 제공되거나 돌출된 형태로 제공될 수 있다.A
도 14 내지 도 18은 본 발명의 제2 실시예에 따라 상기 도 13의 반도체 패키지의 제조방법을 설명하기 위한 단면도들 및 사시도이다.FIGS. 14 to 18 are cross-sectional views and perspective views illustrating a method of manufacturing the semiconductor package of FIG. 13 according to a second embodiment of the present invention.
도 14를 참조하면, 인쇄회로기판(100)이 제공된다.Referring to Fig. 14, a printed
인쇄회로기판(100)은 절연 바디(121), 절연 바디(121)를 관통하는 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다.The printed
절연 바디(121)는 제조공정 상 제1 절연 바디(101) 및 제2 절연 바디(111)로 구성될 수 있다. 즉, 제1 절연 바디(101)를 관통하여 비아(122)가 형성되고, 제1 절연 바디(101)의 표면 상에 비아 컨택(123) 및 하부 배선(124)이 형성된다. The insulating
또한, 비아 컨택(123)의 일부는 제2 절연 바디(111)에 의해 매립될 수 있으며, 하부 배선(124)의 일부는 제2 절연 바디(111)에 의해 매립된다. 제2 절연 바디(111)에 의해 오픈된 하부 배선 영역 상에는 외부접속단자(500)가 형성된다.A part of the via
도 15를 참조하면, 인쇄회로기판(100)의 식각을 통해 인쇄회로기판(100)의 수용부(110) 및 배선부(120)가 형성된다.Referring to FIG. 15, a receiving
상기 인쇄회로기판(100)의 식각을 위해 비아 컨택(123) 및 비아 컨택(123) 주변의 절연 바디(121)를 커버하는 마스크층(40)이 형성될 수 있다. 식각을 통해 비아(122)가 형성된 영역 사이의 절연 바디(121)의 일부는 제거될 수 있다. 또한, 식각을 통해 배선부(120)는 복수개로 형성되며, 배선부들(120) 사이에는 이격공간이 형성될 수 있다.A
이외에도 마스크층(40)의 사용없이 마이크로 드릴링 등 다양한 공법을 통해 수용부(110)가 형성될 수 있으며, 수용부(110)를 정의하는 복수개의 배선부들(120)이 형성될 수 있다.The receiving
도 16을 참조하면, 식각을 통해 형성된 수용부(110) 및 배선부(120)가 도시된다. 또한, 마스크층은 제거된 상태로 도시된다.Referring to FIG. 16, a receiving
배선부(120)는 저면의 수용부(110) 표면 상에 상부를 통해 돌출된 형태로 형성되며, 각각의 배선부(120)는 이를 관통하는 비아가 형성된 상태이다. 또한, 비아 상부에는 비아 컨택(123)이 형성된 상태이다. 각각의 배선부(120)에는 하나의 비아 또는 복수개의 비아들이 형성될 수 있다. 다만, 배선부(120)는 인접한 배선부와 이격공간을 가지고, 반도체 칩의 적어도 일 측면에 형성된다. 즉, 배선부(120)는 수용부(110)를 형성하는 절연 바디의 저면으로부터 돌출된 포스트 형태로 제공되며, 절연 바디가 신장된 상태로 제공된다.The
도 17을 참조하면, 수용부의 절연 바디(121) 상에 칩 고정층(220)이 형성된다. 칩 고정층(220)은 접착/점착성 필름일 수 있으며, 절연성 페이스트일 수 있다.Referring to FIG. 17, a
또한, 제1 접착층(11)이 형성된 제1 캐리어 기판(10) 상에 반도체 칩(200)이 부착된다. 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 제1 캐리어 기판(10)을 향한다. 계속해서 반도체 칩(200)이 부착된 제1 캐리어 기판(10)은 인쇄회로기판(100)의 수용부 상에 배치되고, 수용부 내에 반도체 칩(200)이 수용된다.Further, the
반도체 칩(200)의 배면인 제2면은 형성된 칩 고정층(220) 상에 배치된다. 또한, 접착을 위한 압력의 인가에 의해 반도체 칩(200)의 패드(210)는 배선부(120)의 상부면과 동일 평면을 형성함이 바람직하다. 반도체 칩(200)이 수용부에 실장됨에 따라 반도체 칩(200)의 측면과 수용부의 측면 사이에는 이격공간이 형성된다.The second surface, which is the back surface of the
계속해서 몰딩재가 공급된다. 몰딩재의 공급은 액상 또는 과립 형태의 몰딩재가 인쇄회로기판(100)의 배선부들(120) 사이의 이격공간을 통해 공급됨을 통해 달성된다. 즉, 배선부들(120) 사이는 이격공간을 가지므로 이격공간을 통해 인쇄회로기판(100)의 측면으로부터 몰딩재가 공급된다. 몰딩재의 공급에 의해 배선부들(120)과 반도체 칩(200) 측면 사이의 이격공간은 충진되고, 배선부들(120) 사이의 이격공간도 충진되어 몰딩부(300)가 형성된다.The molding material is continuously supplied. The supply of the molding material is achieved by supplying the molding material in liquid or granular form through the spacing space between the
형성된 몰딩부(300)의 상부 평면은 반도체 칩(200)의 패드(210) 또는 배선부(120)의 상부면인 제1면과 동일 평면을 유지함이 바람직하다.The upper surface of the
도 18을 참조하면, 제1 캐리어 기판이 제거되고, 도 17에 개시된 구조물은 제2 접착층(21)이 구비된 제2 캐리어 기판(20) 상에 배치된다. 제1 캐리어 기판의 제거에 의해 배선부(120)의 제1면, 몰딩부(300)의 상부 표면 및 반도체 칩(200)의 패드(210)는 개방된다.Referring to FIG. 18, the first carrier substrate is removed, and the structure disclosed in FIG. 17 is disposed on the
이어서 개방된 영역에 재배선층(400)이 형성된다. 먼저, 제1 유전층(410)이 증착, 코팅 또는 필름 접합의 형태로 형성되고, 비아 컨택(123) 및 패드(210)가 오픈된다. 또한, 오픈된 비아 컨택(123) 및 패드(210)를 전기적으로 연결하는 제1 배선라인(420)이 제1 유전층(410) 상에 형성된다. 상기 제1 유전층(210)은 몰딩부(300)의 노출된 표면을 차폐한다.A
또한, 실시의 형태에 따라 제1 배선라인(420) 상에 제2 유전층(430) 및 제2 배선라인이 형성될 수 있다.In addition, the
마지막으로 쏘잉 또는 개별 단위의 반도체 패키지에 대한 분리 공정이 실시되어 상기 도 13에 도시된 반도체 패키지를 얻을 수 있다.Finally, the semiconductor package shown in FIG. 13 can be obtained by performing the separation process for the sawing or the individual semiconductor package.
도 19는 본 발명의 제2 실시예에 따른 다른 반도체 패키지의 단면도이다.19 is a cross-sectional view of another semiconductor package according to the second embodiment of the present invention.
도 19를 참조하면, 반도체 패키지는 인쇄회로기판(100), 컨택 포스트(150), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.19, the semiconductor package has a printed
인쇄회로기판(100)의 재질은 상술한 제1 실시예에서 설명된 바와 동일하다. 또한, 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부배선(124)을 가진다. 절연 바디(121)를 관통하여 도전성의 비아(122)가 형성되고, 상부인 제1면에는 비아 컨택(123)이 형성된다. 비아 컨택(123) 상에는 컨택 포스트(150)가 형성된다. 하부배선(124)은 비아(122)와 연결되고, 인쇄회로기판(100)의 배면에 형성된다. 하부배선(124)의 일부는 절연 바디(121)에 의해 차폐되고, 절연 바디(121)에 의해 오픈된 영역에는 외부접속단자(500)가 형성된다.The material of the printed
컨택 포스트(150)는 인쇄회로기판(100)의 비아 컨택(123) 상에 형성된다. 상기 컨택 포스트(150)의 수는 반도체 칩(200)의 패드(210)의 수에 상응하여 설치될 수 있으며, 인접한 컨택 포스트들(150) 사이에는 이격공간이 형성된다. 또한, 상기 컨택 포스트(150)는 인쇄회로기판의(100) 표면으로부터 돌출된 형태로 제공된다. 컨택 포스트(150)는 반도체 칩(200)의 적어도 일 측면에 배치될 수 있다.A
상기 컨택 포스트(150)는 포스트 절연층(151) 및 포스트 도전층(152)을 포함한다. 포스트 절연층(151)은 절연성 재질로 컨택 포스트(150)의 외형을 이루며, 내부에 포스트 도전층(152)을 수용한다. 절연성 재질로 구성된 포스트 절연층(151)은 에폭시 재질, 산화물 또는 질화물 재질을 가지며, 절연성을 가진 재질로 증착 또는 코팅 공정을 통해 성형이 가능한 물질이라면 여하한 소재가 사용되어도 무방하다. 또한, 포스트 도전층(152)는 대략 반구형의 형상을 가지며, 상부로 갈수록 넓은 단면적을 가짐이 바람직하다. 포스트 도전층(152)은 하부의 비아 컨택(123)과 직접 접촉되며, 도전성 재질을 가진다. 따라서, 상기 포스트 도전층(152)은 금속 재질로 Al, Cu, Ag 또는 이들의 합금이 사용될 수 있으며, 이외 도전성 재질이라면 여하한 소재도 사용가능하다 할 것이다.The contact posts 150 include a
반도체 칩(200)은 인쇄회로기판(100)의 절연 바디(121) 상에 형성되며, 칩 고정층(220)을 통해 절연 바디(121)에 접합된다. 상기 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 인쇄회로기판(100)이 절연 바디(121)에 대향하며, 컨택 포스트(150)의 상부와 동일 평면을 형성할 수 있다. 또한, 본 실시예에서는 반도체 칩(200)의 양측면에 컨택 포스트(150)가 형성된 것으로 도시되나, 반도체 칩(200)의 일측면에만 컨택 포스트(150)가 형성될 수 있다.The
재배선층(400)은 반도체 칩(200)의 패드(210)가 형성된 제1면, 몰딩부(300) 및 컨택 포스트(150) 상에 형성된다. 이를 위해 재배선층(400)은 제1 유전층(410) 및 제1 배선라인(420)을 포함한다. 또한, 실시의 형태에 따라 제1 배선라인(420) 상에 추가적인 제2 유전층(430) 및 배선라인이 형성될 수 있다. The
제1 유전층(410)은 반도체 칩(200)의 일부 및 몰딩부(300)를 차폐하고, 패드(210) 및 컨택 포스트(150)의 포스트 도전층(152)을 개방한다. 개방된 패드(210) 및 포스트 도전층(152)은 제1 배선라인(420)과 접촉된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 재배선층(400)의 제1 배선라인(420)을 통해 패드(210)는 포스트 도전층(152)과 전기적으로 연결된다. 포스트 도전층(152)은 비아 컨택(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.The
몰딩부(300)는 컨택 포스트(150)와 반도체 칩(200)의 측면 사이의 이격공간을 매립하고, 컨택 포스트들(150) 사이의 이격공간도 매립하여 형성된다. 상기 몰딩부(300)의 상면은 반도체 칩(200)의 패드와 동일 평면을 이룸이 바람직하다. 또한, 컨택 포스트(150)의 외곽영역으로 인쇄회로기판(100)의 절연 바디(121) 상부의 공간도 매립한다. 이를 통해 반도체 칩(200)은 인쇄회로기판(100) 상에 몰딩된다.The
외부접속단자(500)는 인쇄회로기판(100)의 배면인 제2면에 형성되며, 하부 배선(124) 상에 형성된다. 상기 외부접속단자(500)는 도전성 금속재질을 가짐이 바람직하며, 상기 도 19에서는 노출된 하부 배선(124) 상에 일정한 두께의 층으로 개시되나, 이외 볼 형상 또는 돌출된 형상 등 다양한 형상이 적용가능하다 할 것이다.The
도 20 내지 도 24는 본 발명의 제2 실시예에 따라 상기 도 19의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.20 to 24 are cross-sectional views illustrating a method of manufacturing the semiconductor package of FIG. 19 according to a second embodiment of the present invention.
도 20을 참조하면, 인쇄회로기판(100)이 제공된다.Referring to Fig. 20, a printed
인쇄회로기판(100)은 제1 절연 바디(101), 제2 절연 바디(111), 비아(122), 비아컨택(123) 및 하부 배선(124)을 가진다.The printed
제1 절연 바디(101) 및 제2 절연 바디(111)는 동일 물질로 구성됨이 바람직하며, 설명의 편의상 이를 절연 바디(121)로 통칭한다. 또한, 상기 제1 절연 바디(101) 및 제2 절연 바디(111)는 다른 재질로도 구성될 수 있다. 다만, 제1 절연 바디(101)는 통상적인 인쇄회로기판을 구성하는 재질로 구성될 수 있으며, 일정한 경도를 가진 재질로 구성될 수 있다.]The
상기 제1 절연 바디(101)를 관통하여 비아(122)가 형성된다. 비아(122)는 제1 절연 바디(101)를 관통하고, 제1 절연 바디(101)의 상부 표면에 비아 컨택(123)이 형성되고, 제1 절연 바디(101)의 하부 표면 상에는 하부 배선(124)이 형성된다.
제2 절연 바디(111)는 제1 절연 바디(101) 상에 형성되며, 비아 컨택(123)의 일부를 차폐할 수 있다. 또한, 상기 제2 절연 바디(111)는 하부 배선(124)의 일부를 차폐하며, 하부 배선(124)의 다른 일부를 오픈한다. 제2 절연 바디(111)에 의해 오픈된 하부 배선 영역 상에는 외부접속단자(500)가 형성된다.The
도 21을 참조하면, 노출된 비아 컨택(123) 상에 볼(153)이 형성된다. 상기 볼(153)은 도전성 금속으로 구성되며, 유텍틱 본딩, 도전성 페이스트 또는 솔더링 등의 적절한 수단을 동원하여 비아 컨택(123)에 접합된다. 예컨대, 상기 볼(153)은 Cu, Al, Cr, Ni 또는 이들이 합금일 수 있다.Referring to FIG. 21, a
이어서, 볼(153)이 접합된 비아 컨택(123) 및 제2 절연 바디(111) 상에 절연층(154)이 형성된다. 상기 절연층(154)은 고분자 재질의 몰딩재일 수 있으며, 용액 공정이 가능한 절연성 고분자일 수 있으며, 증착이 가능한 산화물 또는 질화물일 수 있다. 상기 절연층(154)은 볼(153)을 완전히 커버할 수 있으며, 볼(153)의 일부를 노출하는 양상으로 형성될 수도 있다. 다만, 절연층(154)의 형성을 통해 절연 바디(121)의 상부는 차폐됨이 바람직하다.An insulating
도 22를 참조하면, 형성된 절연층 및 볼에 대한 전면 식각이 수행된다. 전면 식각은 에치 백으로 명칭되는 것으로 선택적 식각이 아닌 표면에 대한 일률적 식각을 지칭한다. 이를 통해 볼의 일부는 제거되고, 대략 반원형의 볼의 표면이 노출된다. 다만, 볼에 대한 식각은 볼의 내부 표면이 노출되는 양상이라면 반원형이 아니라도 가능할 것이다. 일부가 식각되고 잔류하는 반원형의 볼은 포스트 도전층(152)으로 명명된다.Referring to FIG. 22, front etching is performed on the formed insulating layer and the ball. The front etch refers to a uniform etch on the surface, not selective etch, denominated etch back. This removes a portion of the ball and exposes the surface of the approximately semicircular ball. However, if the inner surface of the ball is exposed, etching for the ball may be possible without a semicircle. The semicircular ball, which is partially etched and remaining, is named post
또한, 절연층 및 볼에 대한 제거는 그라인딩 등의 다양한 방법을 통해서 수행될 수 있다. 이를 통해 절연층의 두께는 감소하고, 볼의 일부는 외부로 노출된다.Further, removal of the insulating layer and the balls may be performed by various methods such as grinding. This reduces the thickness of the insulating layer and exposes some of the balls to the outside.
이어서 절연층의 일부에 대한 선택적 식각을 통해 컨택 포스트(150)가 형성된다. 식각되지 않은 부분은 컨택 포스트(150)로 형성되는 바, 비아 컨택(123) 상에 형성된 포스트 도전층(152) 및 상기 포스트 도전층(152)을 측면으로 감싸는 포스트 절연층(151)이 형성된다. 상기 컨택 포스트(150)는 패드의 숫자에 따라 복수개로 형성될 수 있으며, 인접한 컨택 포스트들(150) 사이에는 이격공간이 형성된다. 또한, 선택적 식각은 상기 도 21에 도시된 절연층의 표면으로부터 소정 깊이 까지 진행된다. 선택적 식각의 깊이는 실장되는 반도체 칩의 두께에 의해 결정되는 바, 상기 도 21에 개시된 절연층의 표면으로부터 반도체 칩의 두께에 해당하는 깊이 또는 반도체 칩의 두께를 상회하는 깊이까지 식각될 수 있다.A
따라서, 선택적 식각을 통해 절연층의 표면이 노출될 수 있거나 절연 바디(121)가 노출될 수 있다. 즉, 반도체 칩의 두께에 따라 선택적 식각은 절연층의 일부에 대해 진행되거나, 절연층이 제거되고, 절연 바디(121)의 일부가 제거되는 양상으로 진행될 수도 있다.Accordingly, the surface of the insulating layer can be exposed through the selective etching or the insulating
상기 도 22에서는 선택적 식각에 의해 제1 절연 바디(101)가 노출되는 것으로 도시되나 이는 예시적인 사항에 불과하다. 따라서, 본 발명을 실시하고자 하는 당업자라면, 형성되는 절연층의 두께, 볼의 사이즈 및 반도체 칩의 두께를 감안하여 적절한 깊이로 선택적 식각을 수행하여 컨택 포스트(150)의 측부에 반도체 칩이 수용될 수 있는 공간을 형성할 수 있을 것이다.In FIG. 22, the
도 23을 참조하면, 컨택 포스트(150) 측면에 선택적 식각을 통해 절연층의 표면이 함몰된 부위에 칩 고정층(220)이 형성된다. 상기 칩 고정층(220)은 절연 테이프 또는 절연 페이스트의 형태로 제공될 수 있다.Referring to FIG. 23, the
이어서, 제1 접합층(11)이 형성된 제1 캐리어 기판(10)에 반도체 칩(200)이 실장된다. 제1 캐리어 기판(10) 상에 접합된 반도체 칩(200)은 칩 고정층(220) 상에 일정한 압력으로 부착된다. 바람직하게는 반도체 칩(200)의 패드(210)는 컨택 포스트(150)의 상부와 동일 평면을 형성할 수 있다. 이를 통해 인쇄회로기판(100)의 상부 및 컨택 포스트(150)의 측면에 반도체 칩(200)이 실장된다.Then, the
계속해서 컨택 포스트들(150) 사이의 이격공간을 통해 몰딩재가 투입된다. 액상 또는 과립 형태의 몰딩재의 투입을 통해 반도체 칩(200)의 측면과 컨택 포스트(150) 사이의 이격공간은 충진되고, 컨택 포스트(150) 사이의 이격공간도 충진된다. 이를 통해 몰딩부(300)가 형성된다. 상기 몰딩부(300)는 반도체 칩(200)의 패드(210)와 동일 평면을 형성함이 바람직하다. 또한, 상기 몰딩부(300)는 컨택 포스트(150)의 상부 평면과 동일 평면을 형성함이 바람직하다.Subsequently, the molding material is injected through the spacing space between the contact posts (150). The space between the side surfaces of the
도 24를 참조하면, 제1 캐리어 기판이 제거되고, 인쇄회로기판(100)의 저면 또는 제2면에 제2 접착층(21)을 가지는 제2 캐리어 기판(20)이 접합된다. 또한, 제1 캐리어 기판의 제거에 의해 노출된 반도체 층(200)의 제1면, 몰딩부(300) 및 컨택 포스트(150)의 상부에 재배선층(400)이 형성된다.24, the first carrier substrate is removed, and the
재배선층(400)의 형성을 위해 제1 유전층(410)이 형성되며, 제1 유전층(410)은 반도체 층(200)의 패드(210) 및 포스트 도전층(152)의 일부를 오픈한다. 이어서, 제1 유전층(410) 상에 제1 배선 라인(420)이 형성된다. 제1 배선 라인(420)은 개방된 패드(210) 및 포스트 도전층(152)과 연결된다. 이를 통해 패드(210)는 포스트 도전층(152)과 전기적으로 연결되고, 포스트 도전층(152)은 컨택 비아(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.A
또한, 제1 배선 라인(420) 상에는 제2 유전층(430)이 형성되며, 필요에 따라 제2 유전층(430) 상에 새로운 배선라인이 형성될 수 있다.A
재배선층(400)이 형성되면, 반도체 패키지를 개별적으로 분리하는 공정이 수행되고, 이를 통해 상기 도 19의 반도체 패키지가 제작된다.When the
도 25는 본 발명의 제2 실시예에 따른 또 다른 반도체 패키지의 단면도이다.25 is a cross-sectional view of another semiconductor package according to the second embodiment of the present invention.
도 25를 참조하면, 반도체 패키지는 인쇄회로기판(100), 컨택 포스트(150), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.Referring to FIG. 25, a semiconductor package has a printed
인쇄회로기판(100)의 재질은 상술한 제1 실시예에서 설명된 바와 동일하다. 또한, 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부배선(124)을 가진다. 절연 바디(121)를 관통하여 도전성의 비아(122)가 형성되고, 상부인 제1면에는 비아 컨택(123)이 형성된다. 비아 컨택(123) 상에는 컨택 포스트(150)가 형성된다. 하부배선(124)은 비아(122)와 연결되고, 인쇄회로기판(100)의 배면에 형성된다. 하부배선(124)의 일부는 절연 바디(121)에 의해 차폐되고, 절연 바디(121)에 의해 오픈된 영역에는 외부접속단자(500)가 형성된다.The material of the printed
컨택 포스트(150)는 인쇄회로기판(100)의 비아 컨택(123) 상에 형성된다. 상기 컨택 포스트(150)는 반도체 칩(200)의 패드(210)에 상응하여 설치될 수 있으며, 인접한 컨택 포스트들(150) 사이에는 이격공간이 형성된다. 또한, 상기 컨택 포스트(150)는 인쇄회로기판(100)의 표면으로부터 돌출된 형태로 제공된다. 컨택 포스트(150)는 반도체 칩(200)의 적어도 일 측면에 배치될 수 있다.A
상기 컨택 포스트(150)는 포스트 절연층(151) 및 포스트 도전층(152)을 포함한다. 포스트 절연층(151)은 절연성 재질로 컨택 포스트(150)의 외형을 이루며, 내부에 포스트 도전층(152)을 수용한다. 절연성 재질로 구성된 포스트 절연층(151)은 에폭시 재질, 산화물 또는 질화물 재질을 가지며, 절연성을 가진 재질로 증착 또는 코팅 공정을 통해 성형이 가능한 물질이라면 여하한 소재가 사용되어도 무방하다. The contact posts 150 include a
또한, 포스트 도전층(152)은 포스트 절연층(151)을 관통하여 형성되고, 실시의 형태에 따라 비아 컨택(123)을 관통하여 형성될 수 있다. 다만, 포스트 도전층(152)은 포스트 절연층(151)을 관통하여 비아 컨택(123)과 물리적으로 연결되고, 전기적으로 연결되어야 한다.In addition, the post
상기 도 25에서는 포스트 도전층(152)이 비아 컨택(123)을 관통하여 형성된 것으로 도시하나 반드시 이에 한정되지 않으며, 상기 포스트 도전층(152)은 비아 컨택(123)의 상부 또는 비아 컨택(123)을 일부 침범하여 형성될 수 있다. 또한, 상기 포스트 도전층(152)은 도전성 재질을 가진다. 따라서, 상기 포스트 도전층(152)은 금속 재질로 Al, Cu, Ag 또는 이들의 합금이 사용될 수 있으며, 이외 도전성 재질이라면 여하한 소재도 사용가능하다 할 것이다.25, the post
반도체 칩(200)은 인쇄회로기판(100)의 절연 바디(121) 상에 형성되며, 칩 고정층(220)을 통해 절연 바디(121)에 접합된다. 상기 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 인쇄회로기판(100)의 절연 바디(121)에 대향하며, 컨택 포스트(150)의 상부와 동일 평면을 형성할 수 있다. 또한, 본 실시예에서는 반도체 칩(200)의 양측면에 컨택 포스트(150)가 형성된 것으로 도시되나, 반도체 칩(200)의 일측면에만 컨택 포스트(150)가 형성될 수 있다.The
재배선층(400)은 반도체 칩(200)의 패드(210)가 형성된 제1면, 몰딩부(300) 및 컨택 포스트(150) 상에 형성된다. 이를 위해 재배선층(400)은 제1 유전층(410), 제1 배선라인(420) 및 제2 유전층(430)을 포함한다. 또한, 실시의 형태에 따라 제2 유전층(430) 상에 추가적인 배선라인이 형성될 수 있다. The
제1 유전층(410)은 반도체 칩(200)의 일부 및 몰딩부(300)를 차폐하고, 패드(210) 및 컨택 포스트(150)의 포스트 도전층(152)을 개방한다. 개방된 패드(210) 및 포스트 도전층(152)은 제1 배선라인(420)과 접촉된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 재배선층(400)의 제1 배선라인(420)을 통해 패드(210)는 포스트 도전층(152)과 전기적으로 연결된다. 포스트 도전층(152)은 비아 컨택(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.The
몰딩부(300)는 컨택 포스트(150)와 반도체 칩(200)의 측면 사이의 이격공간을 매립하고, 컨택 포스트들(150) 사이의 이격공간도 매립하여 형성된다. 상기 몰딩부(300)의 상면은 반도체 칩(200)의 패드(210)와 동일 평면을 이룸이 바람직하다. 또한, 컨택 포스트(150)의 외곽영역으로 인쇄회로기판(100)의 절연 바디(121) 상부의 공간도 매립한다. 이를 통해 반도체 칩(200)은 인쇄회로기판(100) 상에 몰딩된다.The
외부접속단자(500)는 인쇄회로기판(100)의 배면인 제2면에 형성되며, 하부 배선(124) 상에 형성된다. 상기 외부접속단자(500)는 도전성 금속재질을 가짐이 바람직하며, 상기 도 25에서는 노출된 하부 배선(124) 상에 일정한 두께의 층으로 개시되나, 이외 볼 형상 또는 돌출된 형상 등 다양한 형상이 적용가능하다 할 것이다.The
도 26 내지 도 30은 본 발명의 제2 실시예에 따라 상기 도 25의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.26 to 30 are sectional views for explaining the method of manufacturing the semiconductor package of FIG. 25 according to the second embodiment of the present invention.
도 26을 참조하면, 인쇄회로기판(100)이 준비된다.Referring to FIG. 26, a printed
상기 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부배선(124)을 가진다. 절연 바디(121)는 비아(122)가 관통하는 제1 절연 바디(101)와 비아 컨택(123) 및 하부 배선(124)의 일부를 매립하는 제2 절연 바디(111)를 가진다. 본 실시예에서는 설명의 편의상 제1 절연 바디(101)와 제2 절연 바디(111)를 절연 바디(121)로 통칭한다.The printed
제1 절연 바디(101) 상에는 비아 컨택(123)이 형성되고, 하부에는 하부 배선(124)이 형성된다. 하부 배선(124)의 일부는 제2 절연 바디(111)에 의해 차폐되고, 비아 컨택(123)은 제2 절연 바디(111)에 의해 완전히 차폐된다. 다만, 제1 절연 바디(101) 상의 비아 컨택(123)은 제2 절연 바디(111)에 의해 완전히 차폐되지 않고 일부가 노출되어도 무방하다.A via
또한, 비아(122)를 통해 상부의 비아 컨택(123)과 하부 배선(124)은 상호 전기적으로 연결된다. 하부 배선(124)은 비아(122)로부터 신장되며, 하부 배선(124)의 일부는 제2 절연 바디(111)에 의해 차폐된다. 또한, 제2 절연 바디(111)에 의해 개방된 하부 배선(124) 상에는 외부접속단자(500)가 구비된다.In addition, the upper via
도 27을 참조하면, 절연 바디(121) 상에 절연층(154)이 형성된다. 또한, 형성된 절연층(154) 및 절연 바디(121)의 일부를 식각하여 홀을 형성하고, 비아 컨택(123)을 관통하여 하부의 제1 절연 바디(111)를 노출하거나, 비아 컨택(123)의 표면을 노출한다. 형성되는 절연층(154)은 용액 공정이 가능한 고분자 절연물 또는 증착이 가능한 산화물 또는 질화물일 수 있다.Referring to FIG. 27, an insulating
또한, 절연층(154)과 절연 바디(121)의 선택적 식각은 습식, 건식 또는 마이크로 드릴링 등 다양한 방법을 통해 수행될 수 있다. 이를 통해 비아 컨택(123)의 측면 또는 표면이 노출된다.The selective etching of the insulating
계속해서 홀을 매립하고, 포스트 도전층(152)을 형성한다. 포스트 도전층(152)은 금속물로 구성된다. 홀을 매립하는 포스트 도전층(152)의 형성을 통해 포스트 도전층(152)은 비아 컨택(123)과 전기적으로 연결된다.Subsequently, holes are buried and a post
도 28을 참조하면, 포스트 도전층(152)이 형성된 영역 이외의 절연층 또는 하부의 절연 바디(121)의 일부를 식각 또는 그라인딩 등의 다양한 공법을 사용하여 반도체 칩이 수용되는 공간을 형성한다. 이를 통해 잔류하는 영역에는 컨택 포스트(150)가 형성된다. 즉, 기 형성된 포스트 도전층(152)의 외곽을 감싸는 포스트 절연층(151)이 형성된다.28, a space in which a semiconductor chip is accommodated is formed by using various methods such as etching or grinding a part of the insulating
상기 도 28에서는 포스트 절연층(151) 하부의 제1 절연 바디(101)가 잔류하고, 반도체 칩이 수용되는 공간은 제2 절연 바디(111)가 제거되어 제1 절연 바디(101)가 노출되는 것으로 도시된다. 그러나, 실시의 형태에 따라 절연층의 일부만이 식각되어 반도체 칩이 수용되는 공간은 식각에 의해 하부에 잔류하는 절연층으로 정의될 수 있다. 또한, 식각이 심화되어 제2 절연 바디(111)의 일부가 제거된 상태로 반도체 칩이 수용되는 공간은 정의될 수 있다.28, the
상기 도 28에서 형성된 컨택 포스트(150)는 복수개로 구비됨이 바람직하다. 또한, 복수개로 구비되는 컨택 포스트(150)는 반도체 칩이 배치되는 영역의 적어도 일 측면에 형성되며, 컨택 포스트들(150) 사이에는 이격공간이 형성된다.It is preferable that a plurality of
도 29를 참조하면, 컨택 포스트들(150) 사이에 형성되고, 반도체 칩이 실장되는 공간에 칩 고정층(220)이 형성된다. 상기 도 29에서는 제1 절연 바디(101)의 표면 상에 칩 고정층(220)이 형성된다. 다만, 반도체 칩이 배치되는 영역의 형성을 위한 식각의 양상에 따라 칩 고정층(220)은 제1 절연 바디(101) 이외에 제2 절연 바디(111) 또는 일부 식각된 절연층(154) 상에 형성될 수도 있다. 즉, 상기 도 28에서 식각을 통해 반도체 칩이 수용되는 공간이 형성될 때, 식각을 통해 노출되는 부위가 제2 절연 바디(111), 제1 절연 바디(101) 또는 절연층(154)인가에 따라 칩 고정층(220)이 형성되는 부위도 달리 설정된다.Referring to FIG. 29, a
상기 칩 고정층(220)은 절연성 페이스트 또는 절연성 접착 필름으로 구성될 수 있다.The
계속해서 제1 접착층(11)이 형성된 제1 캐리어 기판(10)에 반도체 칩(200)이 부착되고, 부착된 반도체 칩(200)은 칩 고정층(220) 상에 배치된다.The
또한, 인쇄회로기판(100)의 배면에 해당하는 영역은 제2 접착층(21)이 형성된 제2 캐리어 기판(20)에 부착된다.In addition, a region corresponding to the back surface of the printed
이어서, 컨택 포스트(150) 사이의 이격공간을 통해 몰딩재가 투입되고, 컨택 포스트(150)와 반도체 칩(200)의 측면을 매립하는 몰딩부(300)가 형성된다. 몰딩재는 컨택 포스트들(150) 사이의 이격공간도 매립한다. 이를 통해 반도체 칩(200)의 패드(210)와 동일 평면을 이루는 몰딩부(300)가 형성된다. 상기 몰딩부(300)는 컨택 포스트(150)의 상부 평면과 동일 평면을 형성함이 바람직하다.Then, the molding material is inserted through the spacing space between the contact posts 150, and the
도 30을 참조하면, 제1 캐리어 기판은 제거된다. 따라서, 반도체 칩(200)의 패드(210)가 형성된 제1면, 몰딩부(300)의 표면 및 컨택 포스트(150)의 상부 평면은 노출된다.Referring to FIG. 30, the first carrier substrate is removed. Accordingly, the first surface of the
계속해서, 노출된 반도체 칩(200), 몰딩부(300) 및 컨택 포스트(150) 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성을 위해 제1 유전층(410)이 형성된다. 제1 유전층(410)은 몰딩부(300)를 차폐하고, 패드(210)를 제외한 반도체 칩(200)의 제1면을 차페한다. 또한, 제1 유전층(410)은 패드(210) 및 포스트 도전층(152)의 일부를 오픈한다. 오픈된 패드(210) 및 포스트 도전층(152) 상에는 제1 배선라인(420)이 형성된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 또한, 실시의 형태에 따라 제1 배선라인(420) 상에 제2 유전층(430)과 다른 배선라인들이 형성될 수 있다. 형성된 제1 배선라인(420)을 통해 반도체 칩(200)의 패드(210)는 포스트 도전층(152)과 전기적으로 연결된다. 포스트 도전층(152)은 비아 컨택(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.Subsequently, a
이후에는 형성된 패키지에 대한 분리공정이 실시되고 개별적으로 분할된 반도체 패키지가 형성된다. 이를 통해 상기 도 25에 개시된 반도체 패키지를 제작할 수 있다.Thereafter, a separation process for the formed package is performed and a separately divided semiconductor package is formed. Thus, the semiconductor package shown in FIG. 25 can be manufactured.
본 발명의 실시예들에서는 인쇄회로기판 내에 비아, 비아 컨택 및 하부 배선이 형성된다. 통상이 비아 및 비아 컨택은 재배선층의 형성시 다른 배선층의 형성과 함께 제작된다. 특히, 비아는 비아홀을 매립하는 공정이므로 공정을 통한 불량의 발생가능성이 높다. 종래에는 이를 해결하기 위해 별도의 인터포저 등을 사용하여 왔으나, 이 또한 인터포저 내에서 반도체 칩의 이격의 유동성으로 인한 불량이 발생된다. 본 발명에서는 인쇄회로기판 자체가 비아 및 비아 컨택을 가지고, 반도체 칩 상에 간단한 재배선 공정을 통해 복잡하고 다양한 배선을 구현할 수 있다.In the embodiments of the present invention, vias, via contacts and lower wiring are formed in the printed circuit board. Normally, the vias and the via contacts are formed together with the formation of another wiring layer when the re-wiring layer is formed. In particular, since the via is a process of filling a via hole, there is a high possibility of occurrence of defects through the process. Conventionally, a separate interposer or the like has been used to solve this problem, but this also causes defects due to the fluidity of the spacing of the semiconductor chips in the interposer. In the present invention, the printed circuit board itself has vias and via contacts, and complicated and various wiring can be realized through a simple rewiring process on the semiconductor chip.
또한, 반도체 패키지에 대한 박형화 요구는 증가하고 있다. 패키지가 박형화될 경우, 패키지가 가지는 기계적 강도는 감소한다. 이는 패키지의 기계적 강도를 위해 도입되는 몰딩재의 두께가 감소하는데 기인한다. 이를 해결하기 위해 반도체 칩의 외곽에 프레임을 배치하나, 반도체 칩의 상하부로 기계적 응력이 작용할 경우, 반도체 패키지는 쉽게 손상된다. 이러한 문제는 본 발명에서 패키지에 인쇄회로기판이 도입됨을 통해 해결된다. 인쇄회로기판은 단층 또는 다층의 배선구조를 가질 수 있으며, 인쇄회로기판의 가공 등을 통해 인쇄회로기판의 함몰된 부위 또는 인쇄회로기판 상에 반도체 칩이 배치되고 실장될 수 있다. 이를 통해 외부에서 인가되는 기계적 응력에도 신뢰성있는 반도체 패키지를 제작할 수 있다.In addition, there is an increasing demand for thinner semiconductor packages. When the package is made thin, the mechanical strength of the package is reduced. This is due to the reduction in the thickness of the molding material introduced for the mechanical strength of the package. To solve this problem, a frame is disposed outside the semiconductor chip. However, when mechanical stress acts on the upper and lower portions of the semiconductor chip, the semiconductor package is easily damaged. This problem is solved by introducing a printed circuit board into the package in the present invention. The printed circuit board may have a single-layer or multi-layer wiring structure, and the semiconductor chip may be disposed and mounted on the recessed portion of the printed circuit board or the printed circuit board through processing of the printed circuit board or the like. This makes it possible to fabricate a reliable semiconductor package even with externally applied mechanical stress.
특히, 반도체 칩은 집적화가 진행됨에 따라 패드의 수가 증가하고, 외부접속단자의 수도 증가한다. 패드와 외부접속단자를 연결하기 위한 배선의 수도 증가할 수 밖에 없다. 본 발명의 실시예들에서는 인쇄회로기판의 배면 등에 배선들이 배치되고, 인쇄회로기판을 관통하는 복수개의 비아들이 형성되어 배선 공정이 용이해진다.Particularly, as semiconductor chips are being integrated, the number of pads increases, and the number of external connection terminals also increases. The number of wirings for connecting the pads and the external connection terminals must be increased. In the embodiments of the present invention, the wirings are disposed on the back surface of the printed circuit board, and a plurality of vias penetrating the printed circuit board are formed, thereby facilitating the wiring process.
100 : 인쇄회로기판
200 : 반도체 칩
300 : 몰딩부
400 : 재배선층
500 : 외부접속단자100: printed circuit board 200: semiconductor chip
300: molding part 400: re-wiring layer
500: External connection terminal
Claims (34)
상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부로 둘러싸이는 반도체 칩;
상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간을 매립하는 몰딩부;
상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및
상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지.A printed circuit board having a wiring portion having wirings penetrating both surfaces and a receiving portion recessed from the surface;
A semiconductor chip disposed in the receiving portion of the printed circuit board and surrounded by the wiring portion;
A molding part for filling a space between the side surface of the semiconductor chip and the wiring part;
A re-wiring layer formed on the molding portion and the semiconductor chip, the re-wiring layer connecting the semiconductor chip to the wiring portion; And
And an external connection terminal formed on the printed circuit board, the external connection terminal being opposed to the redistribution layer with the printed circuit board as a center.
절연성 재질의 절연 바디;
상기 절연 바디를 관통하는 비아;
상기 비아 상에 형성되고, 상기 재배선층과 연결되는 비아 컨택; 및
상기 절연 바디를 중심으로 상기 비아 컨택과 대향하고, 상기 비아 및 상기 외부접속단자와 연결되는 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지.3. The semiconductor device according to claim 2,
Insulating body of insulating material;
A via through the insulating body;
A via contact formed on the via and connected to the re-wiring layer; And
And a lower wiring which is opposed to the via contact with the insulating body as a center and connected to the via and the external connection terminal.
상기 비아가 관통하는 제1 절연 바디; 및
상기 제1 절연 바디를 중심으로 상부 및 하부에 형성되고, 상기 하부 배선의 일부를 차폐하는 제2 절연 바디를 포함하는 것을 특징으로 하는 반도체 패키지.4. The apparatus of claim 3, wherein the insulating body
A first insulation body through which the vias pass; And
And a second insulation body formed on upper and lower sides of the first insulation body and shielding a part of the lower wiring.
상기 반도체 칩의 활성면 및 상기 몰딩부의 표면을 차폐하고, 상기 반도체 칩의 패드 및 상기 비아 컨택을 개방하는 제1 유전층; 및
상기 제1 유전층 상에 형성되고, 상기 패드 및 상기 비아 컨택을 전기적으로 연결하는 제1 배선라인을 포함하는 것을 특징으로 하는 반도체 패키지.4. The semiconductor device according to claim 3, wherein the redistribution layer
A first dielectric layer that shields the active surface of the semiconductor chip and the surface of the molding portion and opens the pads of the semiconductor chip and the via contacts; And
And a first wiring line formed on the first dielectric layer and electrically connecting the pad and the via contact.
상기 인쇄회로기판의 표면 일부를 식각하여 표면으로부터 함몰된 수용부 및 잔류하는 배선부를 형성하는 단계;
상기 수용부에 반도체 칩을 배치하는 단계;
상기 반도체 칩의 측면과 배선부 사이의 이격공간을 매립하는 몰딩부를 형성하는 단계; 및
상기 반도체 칩, 상기 몰딩부 및 상기 배선부 상에 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법.Providing a printed circuit board on which a wiring, a contact, or an external connection terminal is formed on a surface of an insulating body having an insulating property;
Etching a part of the surface of the printed circuit board to form a recessed receiving portion and a remaining wiring portion from the surface;
Disposing a semiconductor chip in the accommodating portion;
Forming a molding part for filling a space between the side surface of the semiconductor chip and the wiring part; And
And forming a re-wiring layer on the semiconductor chip, the molding portion, and the wiring portion.
상기 수용부의 표면으로부터 돌출된 상기 절연 바디;
상기 절연 바디를 관통하는 비아;
상기 비아 상에 형성된 비아 컨택; 및
상기 비아 컨택에 대향하고 상기 비아 상에 형성된 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.13. The semiconductor device according to claim 12, wherein the wiring portion
The insulating body protruding from the surface of the accommodating portion;
A via through the insulating body;
A via contact formed on the via; And
And a lower wiring layer formed on the via and facing the via contact.
상기 수용부의 저면에 칩 고정층을 형성하는 단계; 및
상기 반도체 칩의 활성면에 대향하는 면을 상기 칩 고정층에 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.13. The method of claim 12, wherein the step of disposing the semiconductor chip
Forming a chip fixing layer on a bottom surface of the accommodating portion; And
And attaching a surface opposed to an active surface of the semiconductor chip to the chip fixing layer.
제1 캐리어 기판에 상기 반도체 칩의 패드가 향하도록 상기 반도체 칩을 배치하는 것을 특징을 하는 반도체 패키지의 제조방법.13. The method of claim 12, wherein the step of disposing the semiconductor chip
Wherein the semiconductor chip is disposed such that the pad of the semiconductor chip faces the first carrier substrate.
상기 수용부가 상기 반도체 칩을 감싸고, 상기 수용부 하부의 상기 인쇄회로기판을 관통하는 몰딩재 공급공이 외부로 오픈되도록 상기 식각된 인쇄회로기판을 상기 제1 캐리어 기판 상에 배치하는 단계; 및
상기 몰딩재 공급공을 통해 몰딩재가 투입되고, 상기 몰딩재는 상기 반도체 칩의 측면과 배선부 사이의 이격공간 및 상기 몰딩재 공급공을 충진하는 것을 특징으로 하는 반도체 패키지의 제조방법.17. The method of claim 16, wherein forming the molding portion
Disposing the etched printed circuit board on the first carrier substrate such that the housing portion surrounds the semiconductor chip and a molding material supply hole penetrating the printed circuit board under the housing portion is opened to the outside; And
Wherein the molding material is injected through the molding material supply hole, and the molding material fills the space between the side surface of the semiconductor chip and the wiring portion and the molding material supply hole.
상기 인쇄회로기판의 표면을 부분식각하여 상기 인쇄회로기판의 상부의 제2 절연 바디의 일부를 식각하고, 상기 제2 절연 바디에 의해 차폐된 제1 절연 바디의 일부를 노출하여 수용부를 형성하고,
잔류하고 상호간에 이격공간을 가지는 배선부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.13. The method of claim 12, wherein forming the wiring portion
Partially etching a surface of the printed circuit board to partially etch a second insulating body on the printed circuit board to expose a portion of the first insulating body shielded by the second insulating body to form a receiving portion,
And forming a wiring portion having a remaining space and a space therebetween.
상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부의 측면에 배치되는 반도체 칩;
상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간 및 상기 배선부들 사이의 이격공간을 매립하는 몰딩부;
상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및
상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지.A printed circuit board having wirings passing through both sides and having spacing spaces therebetween and recessed regions from the surface;
A semiconductor chip disposed in a receiving portion of the printed circuit board and disposed on a side surface of the wiring portion;
A molding part for burying a spacing space between the side surface of the semiconductor chip and the wiring part and a spacing space between the wiring parts;
A re-wiring layer formed on the molding portion and the semiconductor chip, the re-wiring layer connecting the semiconductor chip to the wiring portion; And
And an external connection terminal formed on the printed circuit board, the external connection terminal being opposed to the redistribution layer with the printed circuit board as a center.
절연성 재질의 절연 바디;
상기 절연 바디를 관통하는 비아;
상기 비아 상에 형성되고, 상기 재배선층과 연결되는 비아 컨택; 및
상기 절연 바디를 중심으로 상기 비아 컨택과 대향하고, 상기 비아 및 상기 외부접속단자와 연결되는 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지.21. The semiconductor device according to claim 20, wherein the wiring portion
Insulating body of insulating material;
A via through the insulating body;
A via contact formed on the via and connected to the re-wiring layer; And
And a lower wiring which is opposed to the via contact with the insulating body as a center and connected to the via and the external connection terminal.
상기 비아가 관통하는 제1 절연 바디; 및
상기 제1 절연 바디를 중심으로 상부 및 하부에 형성되고, 상기 하부 배선의 일부를 차폐하는 제2 절연 바디를 포함하는 것을 특징으로 하는 반도체 패키지.22. The apparatus of claim 21, wherein the insulating body
A first insulation body through which the vias pass; And
And a second insulation body formed on upper and lower sides of the first insulation body and shielding a part of the lower wiring.
상기 인쇄회로기판 상에 형성된 컨택 포스트;
상기 컨택 포스트의 측면 및 상기 인쇄회로기판 상에 배치되는 반도체 칩;
상기 반도체 칩의 측면과 상기 컨택 포스트 사이의 이격공간 및 상기 건택 포스트들 사이의 이격공간을 매립하는 몰딩부;
상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 인쇄회로기판의 배선에 연결하는 재배선층; 및
상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지.A printed circuit board having wiring traversing both sides;
A contact post formed on the printed circuit board;
A semiconductor chip disposed on a side surface of the contact post and on the printed circuit board;
A molding space for filling a space between the side surface of the semiconductor chip and the contact post and a space between the side surfaces of the semiconductor chip;
A re-wiring layer formed on the molding portion and the semiconductor chip, the re-wiring layer connecting the semiconductor chip to the wiring of the printed circuit board; And
And an external connection terminal formed on the printed circuit board, the external connection terminal being opposed to the redistribution layer with the printed circuit board as a center.
절연성을 가지는 제1 절연 바디;
상기 제1 절연 바디의 상부 및 하부에 형성된 제2 절연 바디;
상기 제1 절연 바디를 관통하는 비아;
상기 비아 상에 형성되고, 상기 제1 절연 바디의 상부에 형성된 비아 컨택; 및
상기 비아 컨택과 대향하과, 상기 비아 상에 형성되어 상기 외부접속단자와 전기적으로 연결되는 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지.26. The method of claim 25, wherein the printed circuit board
A first insulation body having an insulation property;
A second insulation body formed on upper and lower portions of the first insulation body;
A via through the first insulation body;
A via contact formed on the via, the via contact formed on the first insulating body; And
And a lower wiring formed on the via opposite to the via contact and electrically connected to the external connection terminal.
상기 제2 절연 바디 상에 형성된 포스트 절연층; 및
상기 포스트 절연층으로 측면이 둘러싸이고, 반구형의 도전체로 구성되어 상기 비아 컨택 상에 형성된 포스트 도전층을 포함하는 것을 특징으로 하는 반도체 패키지.27. The method of claim 26, wherein the contact posts
A post insulation layer formed on the second insulation body; And
And a post conductive layer formed on the via contact, the post conductive layer being surrounded by the post insulating layer and consisting of a hemispherical conductor.
상기 제2 절연 바디 상에 형성된 포스트 절연층; 및
상기 포스트 절연층을 관통하여 형성되고, 상기 비아 컨택과 전기적으로 연결되는 포스트 도전층을 포함하는 것을 특징을 하는 반도체 패키지.27. The method of claim 26, wherein the contact posts
A post insulation layer formed on the second insulation body; And
And a post conductive layer formed through the post insulating layer and electrically connected to the via contact.
상기 인쇄회로기판의 상기 비아 컨택 상에 표면으로부터 돌출된 컨택 포스트를 형성하는 단계;
상기 컨택 포스트 사이의 이격공간에 반도체 칩을 배치하는 단계;
상기 반도체 칩의 측면과 컨택 포스트 사이의 이격공간을 매립하는 몰딩부를 형성하는 단계; 및
상기 반도체 칩, 상기 몰딩부 및 상기 컨택 포스트 상에 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법.Providing a printed circuit board on which a via through a dielectric body having insulation, a via contact formed on the via, a lower wiring opposite to the via contact and connected to the via, and an external connection terminal connected to the lower wiring;
Forming a contact post protruding from the surface on the via contact of the printed circuit board;
Disposing a semiconductor chip in a spacing space between the contact posts;
Forming a molding part for filling a space between the side surface of the semiconductor chip and the contact post; And
And forming a re-wiring layer on the semiconductor chip, the molding portion, and the contact post.
상기 비아 컨택 상에 도전성 볼을 배치하는 단계;
상기 도전성 볼의 적어도 일부를 매립하고, 상기 인쇄회로기판을 구성하는 제1 절연 바디 상에 형성된 제2 절연 바디를 차폐하는 절연층을 형성하는 단계;
상기 도전성 볼 및 상기 절연층의 일부를 식각하여 상기 도전성 볼의 표면을 노출시키는 단계; 및
상기 도전성 볼 사이의 공간의 상기 절연층을 식각하여 상기 제2 절연 바디 또는 상기 제1 절연 바디를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.32. The method of claim 31, wherein forming the contact posts comprises:
Disposing a conductive ball on the via contact;
Forming an insulating layer for covering at least a part of the conductive ball and shielding a second insulating body formed on the first insulating body constituting the printed circuit board;
Exposing a surface of the conductive ball by etching the conductive ball and a portion of the insulating layer; And
And etching the insulating layer in a space between the conductive balls to expose the second insulating body or the first insulating body.
상기 비아 컨택 또는 상기 인쇄회로기판의 상기 절연 바디 상에 절연층을 형성하는 단계;
상기 절연층의 일부를 식각하여 홀을 형성하고, 상기 홀을 도전재로 매립하여 상기 비아 컨택과 전기적으로 연결되는 포스트 도전층을 형성하는 단계; 및
상기 포스트 도전층 측면의 절연층을 식각하여 상기 절연 바디를 구성하는 제2 절연 바디 또는 상기 비아가 관통하는 제1 절연 바디를 노출하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.32. The method of claim 31, wherein forming the contact posts comprises:
Forming an insulating layer on the via contact or the insulating body of the printed circuit board;
Etching a part of the insulating layer to form a hole, and filling the hole with a conductive material to form a post conductive layer electrically connected to the via contact; And
And etching the insulating layer on the side of the post conductive layer to expose the second insulating body constituting the insulating body or the first insulating body passing through the via.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170127865A KR102040171B1 (en) | 2017-09-29 | 2017-09-29 | Semiconductor Package of using the Printed Circuit Board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170127865A KR102040171B1 (en) | 2017-09-29 | 2017-09-29 | Semiconductor Package of using the Printed Circuit Board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190058876A Division KR102058247B1 (en) | 2019-05-20 | 2019-05-20 | Semiconductor Package of using the Printed Circuit Board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190037974A true KR20190037974A (en) | 2019-04-08 |
| KR102040171B1 KR102040171B1 (en) | 2019-11-27 |
Family
ID=66164228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170127865A KR102040171B1 (en) | 2017-09-29 | 2017-09-29 | Semiconductor Package of using the Printed Circuit Board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102040171B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230053378A (en) * | 2021-10-14 | 2023-04-21 | 주식회사 네패스라웨 | Semiconductor package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321439A (en) * | 1996-05-31 | 1997-12-12 | Nec Corp | Lamination circuit board |
| KR20080046120A (en) * | 2006-11-21 | 2008-05-26 | 어드벤스드 칩 엔지니어링 테크놀로지, 인크. | Wafer level package with die receiving cavity and method of the same |
| KR20160059125A (en) * | 2014-11-18 | 2016-05-26 | 삼성전기주식회사 | Element embedded printed circuit board and method of manufacturing the same |
-
2017
- 2017-09-29 KR KR1020170127865A patent/KR102040171B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321439A (en) * | 1996-05-31 | 1997-12-12 | Nec Corp | Lamination circuit board |
| KR20080046120A (en) * | 2006-11-21 | 2008-05-26 | 어드벤스드 칩 엔지니어링 테크놀로지, 인크. | Wafer level package with die receiving cavity and method of the same |
| KR20160059125A (en) * | 2014-11-18 | 2016-05-26 | 삼성전기주식회사 | Element embedded printed circuit board and method of manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230053378A (en) * | 2021-10-14 | 2023-04-21 | 주식회사 네패스라웨 | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102040171B1 (en) | 2019-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107701B2 (en) | Stiffener package and method of fabricating stiffener package | |
| CN106711094B (en) | Semiconductor package and method of manufacturing the same | |
| US8097494B2 (en) | Method of making an integrated circuit package with shielding via ring structure | |
| US9165878B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| US10714431B2 (en) | Semiconductor packages with electromagnetic interference shielding | |
| US20220336399A1 (en) | Semiconductor device | |
| US7547965B2 (en) | Package and package module of the package | |
| KR100926002B1 (en) | Semiconductor package device and method of formation and testing | |
| KR20080076854A (en) | Semiconductor device package with multi-chips and method of the same | |
| US20170092595A1 (en) | Methods to Improve BGA Package Isolation in Radio Frequency and Millimeter Wave Products | |
| KR20170029055A (en) | Semiconductor package and method of manufacturing the same | |
| CN111933591B (en) | Fan-out type electromagnetic shielding packaging structure and packaging method | |
| US20180053753A1 (en) | Stackable molded packages and methods of manufacture thereof | |
| US20220293482A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20140007659A (en) | Multi-chip package and method of manufacturing the same | |
| US7745260B2 (en) | Method of forming semiconductor package | |
| US20120133053A1 (en) | Surface mount semiconductor device | |
| US12062597B2 (en) | Three dimensional package for semiconductor devices and external components | |
| US20240170355A1 (en) | Electronic package and manufacturing method thereof | |
| KR102058247B1 (en) | Semiconductor Package of using the Printed Circuit Board | |
| KR102040171B1 (en) | Semiconductor Package of using the Printed Circuit Board | |
| US20190252325A1 (en) | Chip package structure and manufacturing method thereof | |
| US9786515B1 (en) | Semiconductor device package and methods of manufacture thereof | |
| KR101659354B1 (en) | Semiconductor package and method for manufacturing the same | |
| US20240038683A1 (en) | Semiconductor device with stress relief feature and method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |