KR20190036381A - Memory apparatus having SCRS and method of remapping column address in the memory apparatus - Google Patents
Memory apparatus having SCRS and method of remapping column address in the memory apparatus Download PDFInfo
- Publication number
- KR20190036381A KR20190036381A KR1020170125512A KR20170125512A KR20190036381A KR 20190036381 A KR20190036381 A KR 20190036381A KR 1020170125512 A KR1020170125512 A KR 1020170125512A KR 20170125512 A KR20170125512 A KR 20170125512A KR 20190036381 A KR20190036381 A KR 20190036381A
- Authority
- KR
- South Korea
- Prior art keywords
- column
- sub
- main
- array
- spare
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 개시의 여러 실시예들은, 일반적으로 메모리 장치에 관한 것으로서, 특히 스페어 컬럼 리맵 스토리지(SCRS; Spare Column Remap Storage)를 갖는 메모리 장치 및 그 메모리 장치의 컬럼 어드레스 리맵핑 방법에 관한 것이다.BACKGROUND OF THE INVENTION [0002] Various embodiments of the present disclosure generally relate to memory devices, and more particularly, to memory devices having Spare Column Remap Storage (SCRS) and a column address remapping method for the memory devices.
최근 메모리 장치가 고집적 및 대용량화 됨에 따라 메모리 장치의 신뢰성에 의해 메모리 장치를 포함하는 시스템 전체의 신뢰성이 좌우되는 경향이 있다. 메모리 장치의 신뢰성을 높이기 위해, 메모리 장치의 메모리 셀에 고장이 있으면 리던던트(redundant) 회로를 이용하여 자가적으로 고장을 치유하게 하는 자가치유(Built-In-Self-Refair; BISR)를 채용할 수 있다. 이에 따르면 메모리 장치의 고장난 메모리 셀을 포함하는 코어 컬럼을 스페어 컬럼(spare column)을 이용하여 셀들을 재구성함으로써 고장이 치유되도록 할 수 있다. 그러나 이 경우 스페어 컬럼의 개수가 제한적이며, 고장난 메모리 셀들의 개수가 스페어 컬럼을 통해 치유할 수 있는 한계 이상인 경우 치유 자체가 어렵다.BACKGROUND OF THE INVENTION [0002] As recent memory devices become highly integrated and large capacity, the reliability of the memory device tends to depend on the reliability of the whole system including the memory device. In order to increase the reliability of the memory device, it is possible to adopt a built-in self-rehearser (BISR) that automatically heals a failure by using a redundant circuit if a memory cell of the memory device has a failure have. According to this, it is possible to remedy the failure by reconstructing the cells using the spare column in the core column including the failed memory cell of the memory device. However, in this case, the number of spare columns is limited, and healing itself is difficult when the number of failed memory cells exceeds the limit that can be healed through the spare column.
본 출원이 해결하고자 하는 과제는, 고장 단위셀을 갖는 메인 컬럼의 개수가 스페어 컬럼의 개수보다 많은 경우에도, 고장 단위셀을 갖는 메인 컬럼이 모두 스페어 컬럼에 의해 리페어되고, 그에 따른 컬럼 어드레스 리맵핑이 제한된 저장 영역을 갖는 스페어 컬럼 리맵 스토리지 내에서 효율적으로 이루어지도록 할 수 있는 메모리 장치를 제공하는 것이다.The problem to be solved by the present application is that even if the number of main columns having fault unit cells is larger than the number of spare columns, all the main columns having fault unit cells are repaired by spare columns, In a spare column remap storage having a limited storage area.
본 출원이 해결하고자 하는 다른 과제는, 위와 같은 메모리 장치의 컬럼 어드레스 리맵핑 방법을 제공하는 것이다.Another problem to be solved by the present application is to provide a method of remapping column addresses in a memory device as described above.
본 개시의 일 예에 따른 스페어 컬럼 리맵 스토리지를 갖는 메모리 장치는, 데이터 저장 영역 및 스페어 컬럼 리맵 스토리지를 포함한다. 데이터 저장 영역은, 복수개의 섭-어레이들을 포함한다. 섭-어레이들 각각은 복수개의 메인 컬럼들 및 스페어 컬럼들을 갖는다. 스페어 컬럼 리맵 스토리지는, 스페어 컬럼들에 의해 리페어되는 메인 컬럼들의 컬럼 어드레스 정보를 저장하는 복수개의 저장소들을 갖는다. 저장소들 각각은 복수개의 어드레스 저장 영역들을 갖는다. 스페어 컬럼 리맵 스토리지의 복수개의 저장소들 중 적어도 어느 하나의 저장소는, 제1 어드레스 저장 영역 및 제2 어드레스 저장 영역을 포함한다. 제1 어드레스 저장 영역은, 복수개의 섭-어레이들 중 어느 하나의 섭-어레이 내의 스페어 컬럼에 의해 컬럼 단위로 리페어되는 어느 하나의 섭-어레이 내의 메인 컬럼의 컬럼 어드레스 정보를 저장한다. 제2 어드레스 저장 영역은, 어느 하나의 섭-어레이 내의 스페어 컬럼에 의해 로우 그룹 단위로 리페어되는 어느 하나의 섭-어레이 내의 메인 컬럼의 컬럼 어드레스 정보를 저장한다.A memory device having a spare column remap storage according to an example of the present disclosure includes a data storage area and a spare column remap storage. The data storage area includes a plurality of sub-arrays. Each of the sub-arrays has a plurality of main columns and spare columns. The spare column remap storage has a plurality of repositories for storing column address information of main columns that are repaired by spare columns. Each of the reservoirs has a plurality of address storage areas. At least one of the plurality of depots of the spare column remap storage includes a first address storage area and a second address storage area. The first address storage area stores column address information of a main column in any sub-array that is repaired in columns by a spare column in any sub-array of the plurality of sub-arrays. The second address storage area stores column address information of the main column in any sub-array that is repaired in row group units by a spare column in any sub-array.
본 개시의 일 예에 따른 메모리 장치의 컬럼 어드레스 리맵핑 방법은, 각각 복수개의 메인 컬럼들 및 스페어 컬럼들을 갖는 복수개의 섭-어레이들을 갖는 데이터 저장 영역과, 그리고 복수개의 저장소들을 갖는 스페어 컬럼 리맵 스토리지를 포함하는 메모리 장치의 컬럼 어드레스 리맵핑 방법에 관한 것으로서, 스페어 컬럼 리맵 스토리지의 복수개의 저장소들 중 적어도 어느 하나의 저장소에, 컬럼 단위로의 리페어가 수행된 메인 컬럼의 컬럼 어드레스 정보와, 로우 그룹 단위로의 리페어가 수행된 메인 컬럼의 컬럼 어드레스 정보가 저장되도록 하는 단계를 포함한다.A method of remapping column addresses in a memory device according to an example of the present disclosure includes a data storage area having a plurality of sub-arrays each having a plurality of main columns and spare columns, and a spare column remap storage The column address information of the main column in which the repair is performed on a column-by-column basis, and the row address of the column address of the row group in the row group in the row group, And storing the column address information of the main column in which the repair has been performed.
여러 실시예들에 따르면, 고장 단위셀을 갖는 메인 컬럼의 개수가 스페어 컬럼의 개수보다 많은 경우에도, 고장 단위셀을 갖는 메인 컬럼이 모두 스페어 컬럼에 의해 리페어되고, 그에 따른 컬럼 어드레스 리맵핑이 제한된 저장 영역을 갖는 스페어 컬럼 리맵 스토리지 내에서 효율적으로 이루어지도록 할 수 있다는 이점이 제공된다.According to various embodiments, even if the number of main columns having a fault unit cell is larger than the number of spare columns, the main columns having fault unit cells are all repaired by the spare column, and the column address re- There is an advantage in that it can be efficiently performed in the spare column remap storage having the storage area.
도 1은 본 개시의 일 예에 다른 메모리 장치를 나타내 보인 블록도이다.
도 2는 도 1의 메모리장치의 데이터 저장 영역을 구성하는 제1 섭-어레이 및 제2 섭-어레이를 나타내 보인 도면이다.
도 3은 메모리 장치의 스페어 컬럼 리맵 스토리지를 이용한 리페어 과정에서의 일반적인 컬럼 어드레스 리맵핑 과정을 설명하기 위해 나타내 보인 도면이다.
도 4는 본 개시의 일 예에 따른 메모리 장치의 리페어 과정에서의 스페어 컬럼 리맵 스토리지를 이용한 컬럼 어드레스 리맵핑 과정을 설명하기 위해 나타내 보인 플로 챠트이다.
도 5 내지 도 10은 본 개시의 일 예에 따른 메모리 장치의 리페어 과정 및 그에 따른 컬럼 어드레스 리맵핑 과정을 보다 구체적으로 설명하기 위해 나타내 보인 도면들이다.
도 11은 본 개시의 일 예에 따라 컬럼 단위 및 로우 그룹 단위의 리페어가 이루어진 제1 스페어 컬럼 영역 및 제2 스페어 컬럼 영역과, 스페어 컬럼 리맵 스토리지를 나타내 보인 도면이다.
도 12 내지 도 18은 본 개시의 다른 예에 따른 메모리 장치의 리페어 과정 및 그에 따른 컬럼 어드레스 리맵핑 과정을 보다 구체적으로 설명하기 위해 나타내 보인 도면들이다.
도 19는 본 개시의 다른 예에 따라 컬럼 단위 및 로우 그룹 단위의 리페어가 이루어진 제1 스페어 컬럼 영역 및 제2 스페어 컬럼 영역과, 스페어 컬럼 리맵 스토리지를 나타내 보인 도면이다.1 is a block diagram showing another memory device according to an example of the present disclosure.
2 is a diagram illustrating a first sub-array and a second sub-array that constitute a data storage area of the memory device of FIG.
FIG. 3 is a diagram for explaining a general column address re-mapping process in a repair process using a spare column remap storage of a memory device.
FIG. 4 is a flowchart illustrating a column address re-mapping process using spare column remap storage in a repair process of a memory device according to an example of the present disclosure.
FIGS. 5 to 10 are diagrams illustrating a repair process and a column address remapping process of the memory device according to an example of the present disclosure in more detail.
FIG. 11 is a diagram illustrating a first spare column area, a second spare column area, and a spare column remap storage that are repaired by column unit and row group unit according to an example of the present disclosure.
12 to 18 are diagrams for illustrating a repair process of the memory device and a column address remapping process according to another example of the present disclosure in more detail.
FIG. 19 is a diagram showing a first spare column area, a second spare column area, and a spare column remap storage in which column and row group units are repaired according to another example of this disclosure; FIG.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.In the description of the examples of the present application, descriptions such as " first " and " second " are for distinguishing members, and are not used to limit members or to denote specific orders. Further, the description that a substrate located on the "upper", "lower", or "side" of a member means a relative positional relationship means that the substrate is in direct contact with the member, or another member The present invention is not limited to a particular case. It is also to be understood that the description of " connected " or " connected " to one component may be directly or indirectly electrically or mechanically connected to another component, Separate components may be interposed to form a connection relationship or a connection relationship.
도 1은 본 개시의 일 예에 다른 메모리 장치(100)를 나타내 보인 블록도이다. 도 1을 참조하면, 본 예에 따른 메모리 장치(100)는, 데이터 저장 영역(memory for storing data)(200) 및 스페어 컬럼 리맵 스토리지(Spare Column Remap Storage)(SCRS)(300)를 포함하여 구성될 수 있다. 데이터 저장 영역(200)은, 정상 데이터(normal data)가 실제로 저장되는 영역으로 정의될 수 있다. 스페어 컬럼 리맵 스토리지(300)는, 데이터 저장 영역(200) 내의 고장 단위셀에 대한 리페어 과정에서 리맵핑(remapping)된 컬럼 어드레스 정보를 저장하는 저장 영역으로 정의될 수 있다. 데이터 저장 영역(200)은, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)를 포함하는 복수개의 섭-어레이들을 가질 수 있다. 일 예에서 복수개의 섭-어레이들 각각은 물리 어드레스(physical address)에 의해 구분될 수 있다. 예컨대 제1 섭-어레이(sub-array 0)(210)의 단위셀들은 "0"의 이진값을 첫번째 비트값으로 시작하는 물리 어드레스를 가질 수 있다. 그리고 제2 섭-어레이(sub-array 1)(220)의 단위셀들은 "1"의 이진값을 첫번째 비트값으로 시작하는 물리 어드레스를 가질 수 있다.1 is a block diagram showing another
스페어 컬럼 리맵 스토리지(300)는, 제1 저장소(310) 및 제2 저장소(320)를 포함하는 복수개의 저장소들을 갖는다. 스페어 컬럼 리맵 스토리지(300)를 구성하는 저장소들의 개수는, 데이터 저장 영역(200)에 포함되는 섭-어레이들의 개수와 동일할 수 있다. 본 예에서와 같이 섭-어레이들의 개수가 두 개인 경우, 스페어 컬럼 리맵 스토리지(300)를 구성하는 저장소들 또한 두 개가 배치된다. 스페어 컬럼 리맵 스토리지(300)의 저장소들 각각은 복수개의 어드레스 저장 영역들을 가질 수 있다. 저장소들 각각이 갖는 어드레스 저장 영역들의 개수는, 데이터 저장 영역(200)의 구성에 따라 결정될 수 있는데, 이에 대해서는 아래에서 설명하기로 한다. 본 예의 경우, 제1 저장소(310)는 제1 어드레스 저장 영역(311) 및 제2 어드레스 저장 영역(312)을 포함한다. 제2 저장소(320) 또한 제1 어드레스 저장 영역(321) 및 제2 어드레스 저장 영역(322)을 포함한다.The spare
도 2는 도 1의 메모리 장치(100)의 데이터 저장 영역(200)을 구성하는 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)를 나타내 보인 도면이다. 도 2를 참조하면, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220) 각각은, 복수개의 로우들(rows)과 복수개의 컬럼들(columns)의 교차점들에 배치되는 복수개의 단위셀들을 포함할 수 있다. 일 예에서 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)는 복수개의 단위셀들이 동일하게 배치되는 동일한 셀 어레이 구조를 갖는다. 본 예에서 제1 섭-어레이(sub-array 0)(210)은, 첫번째 로우부터 네번째 로우까지 모두 4개의 로우들을 갖는다. 마찬가지로 제2 섭-어레이(sub-array 1)(220) 또한, 첫번째 로우부터 네번째 로우까지 모두 4개의 로우들을 갖는다. 그러나 이는 단지 하나의 예시로서 다른 예에서 제1 섭-어레이(210) 및 제2 섭-어레이(220) 각각은 4개보다 많은 로우들을 가질 수도 있다.2 illustrates a
로우들은 서로 구분되는 로우 어드레스를 갖는다. 어느 하나의 로우에 속하는 단위셀들은 공통의 로우 어드레스(row address)를 갖는다. 일 예에서 제1 섭-어레이(sub-array 0)(210)의 첫번째 로우의 단위셀들은 "000"의 로우 어드레스를 공통으로 갖는다. 제1 섭-어레이(sub-array 0)(210)의 두번째 로우의 단위셀들은 "001"의 로우 어드레스를 공통으로 갖는다. 제1 섭-어레이(sub-array 0)(210)의 세번째 로우의 단위셀들은 "010"의 로우 어드레스를 공통으로 갖는다. 그리고 제1 섭-어레이(sub-array 0)(210)의 네번째 로우의 단위셀들은 "011"의 로우 어드레스를 공통으로 갖는다. 본 예에서 각각의 로우 어드레스를 구성하는 이진 데이터 중에서 첫번째 비트 값인 "0"은 제1 섭-어레이(sub-array 0)(210)를 지정할 수 있다. 그리고 나머지 두번째 비트 값 및 세번째 비트 값의 조합은, 제1 섭-어레이(sub-array 0)(210) 내에서의 로우들 각각을 지정할 수 있다.The rows have distinct row addresses. Unit cells belonging to any one row have a common row address. In one example, the unit cells of the first row of the
유사하게, 제2 섭-어레이(sub-array 1)(220)의 첫번째 로우의 단위셀들은 "100"의 로우 어드레스를 공통으로 갖는다. 제2 섭-어레이(sub-array 1)(220)의 두번째 로우의 단위셀들은 "101"의 로우 어드레스를 공통으로 갖는다. 제2 섭-어레이(sub-array 1)(220)의 세번째 로우의 단위셀들은 "110"의 로우 어드레스를 공통으로 갖는다. 그리고 제2 섭-어레이(sub-array 1)(220)의 네번째 로우의 단위셀들은 "111"의 로우 어드레스를 공통으로 갖는다. 본 예에서 각각의 로우 어드레스를 구성하는 이진 데이터 중에서 첫번째 비트 값인 "1"은 제2 섭-어레이(sub-array 1)(220)를 지정할 수 있다. 그리고 나머지 두번째 비트 값 및 세번째 비트 값의 조합은, 제2 섭-어레이(sub-array 1)(220) 내에서의 로우들 각각을 지정할 수 있다.Similarly, the unit cells of the first row of the second sub-array 1 (220) commonly have a row address of " 100 ". The unit cells of the second row of the second sub-array 1 (220) commonly have a row address of " 101 ". The unit cells of the third row of the second sub-array 1 (220) commonly have a row address of " 110 ". And the unit cells of the fourth row of the second sub-array 1 (220) commonly have a row address of " 111 ". In this example, the first bit value " 1 " in the binary data constituting each row address can designate the second sub-array 1 (220). And the combination of the remaining second bit value and the third bit value may specify each of the rows in the
제1 섭-어레이(sub-array 0)(210)는, 제1 메인 컬럼 영역(231) 및 제1 스페어 컬럼 영역(232)을 갖는다. 제2 섭-어레이(sub-array 1)(220)는, 제2 메인 컬럼 영역(241) 및 제2 스페어 컬럼 영역(242)을 갖는다. 제1 메인 컬럼 영역(231) 및 제2 메인 컬럼 영역(231)에는 각각 첫번째 메인 컬럼에서 n번째 메인 컬럼까지 모두 n개의 메인 컬럼들이 배치된다. 메인 컬럼들 각각은 서로 구별되는 컬럼 어드레스를 갖는다. 예컨대 첫번째 메인 컬럼에서 n번째 메인 컬럼에 이르기까지 0, 1, 2, ..., n-2, n-1의 컬럼 어드레스를 갖는다. 본 예에서 편의상 컬럼 어드레스들 각각을 십진수로 표기하였지만, 컬럼 어드레스들 각각은, 로우 어드레스와 유사하게 이진 데이터 값을 가질 수 있다. 제1 스페어 컬럼 영역(232) 및 제2 스페어 컬럼 영역(242)은, 각각 제1 스페어 컬럼(SC0) 및 제2 스페어 컬럼(SC1)을 갖는다. 본 예에서 섭-어레이 내의 스페어 컬럼 영역에 배치되는 스페어 컬럼들의 개수는 2개이지만, 이는 하나의 예시로서 2개보다 더 많을 수도 있다.The
섭-어레이 내의 스페어 컬럼 영역에 배치되는 스페어 컬럼들의 개수는, 스페어 컬럼 리맵 스토리지(300)를 구성하는 저장소들 각각의 어드레스 저장 영역들의 개수를 결정할 수 있다. 즉 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310) 및 제2 저장소(320) 각각의 어드레스 저장 영역들의 개수는, 섭-어레이 내의 스페어 컬럼들의 개수와 동일할 수 있다. 본 예에서와 같이, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)가 각각 두 개의 스페어 컬럼들을 갖는 경우, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310) 및 제2 저장소(320)는 각각 두 개의 어드레스 저장 영역들을 포함한다.The number of spare columns arranged in the spare column area in the sub-array may determine the number of address storage areas of each of the reservoirs that constitute the spare
제1 섭-어레이(sub-array 0)(210)에서 제1 메인 컬럼 영역(231) 내의 특정 메인 단위셀의 선택은 로우 어드레스 및 컬럼 어드레스에 의해 이루어질 수 있다. 예컨대 두번째 로우 및 (n-1)번째 컬럼의 교차점에 배치되는 메인 단위셀은, 제1 섭-어레이(210)의 두번째 로우를 지정하는 로우 어드레스인 "001"와, (n-1)번째 컬럼에 대응되는 컬럼 어드레스인 "n-2"의 조합에 의해 선택될 수 있다. 마찬가지로 제2 섭-어레이(220)에서 제1 메인 컬럼 영역(241) 내의 특정 메인 단위셀의 선택 또한 로우 어드레스 및 컬럼 어드레스에 의해 이루어질 수 있다. 예컨대 두번째 로우 및 (n-1)번째 컬럼의 교차점에 배치되는 메인 단위셀은, 제2 섭-어레이(220)의 두번째 로우를 지정하는 로우 어드레스인 "101"와, (n-1)번째 컬럼에 대응되는 컬럼 어드레스인 "n-2"의 조합에 의해 선택될 수 있다.Selection of a specific main unit cell in the first
도 3은 메모리 장치의 스페어 컬럼 리맵 스토리지를 이용한 리페어 과정에서의 일반적인 컬럼 어드레스 리맵핑 과정을 설명하기 위해 나타내 보인 도면들이다. 도 3을 참조하면, 데이터 저장 영역을 구성하는 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)는 도 1 및 도 2를 참조하여 설명한 바와 동일한 것으로 간주한다. 기존의 스페어 컬럼 리맵 스토리지(400)는 제1 저장소(410) 및 제2 저장소(420)를 갖는다. 스페어 컬럼 리맵 스토리지(400)의 제1 저장소(410)는 제1 섭-어레이(sub-array 0)(210)에 물리적으로 할당된다. 스페어 컬럼 리맵 스토리지(400)의 제2 저장소(420)는 제2 섭-어레이(sub-array 1)(220)에 물리적으로 할당된다. 이에 따라 제1 저장소(410)에는 제1 섭-어레이(sub-array 0)(210)에서 리페어된 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제2 저장소(420)에는 제2 섭-어레이(sub-array 1)(220)에서 리페어된 메인 컬럼의 컬럼 어드레스 정보가 저장된다.3 is a diagram illustrating a general column address re-mapping process in a repair process using a spare column remap storage of a memory device. Referring to FIG. 3, a
기존의 스페어 컬럼 리맵 스토리지(400)의 제1 저장소(410)는, 제1 섭-어레이(sub-array 0)(210)에서의 스페어 컬럼들(SC0, SC1)의 개수와 동일한 개수의 물리 어드레스 저장 영역들(411, 412)을 포함한다. 제1 저장소(410)의 제1 물리 어드레스 저장 영역(411)에는 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 의해 대체되는 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제1 저장소(410)의 제2 물리 어드레스 저장 영역(412)에는 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 의해 대체되는 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제2 저장소(420) 또한, 제2 섭-어레이(sub-array 1)(220)에서의 스페어 컬럼들(SC0, SC1)의 개수와 동일한 개수의 물리 어드레스 저장 영역들(421, 422)을 포함한다. 제2 저장소(420)의 제1 물리 어드레스 저장 영역(421)에는 제2 섭-어레이(sub-array 1)(220)에서 제1 스페어 컬럼(SC0)에 의해 대체되는 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제2 저장소(420)의 제2 물리 어드레스 저장 영역(422)에는 제2 섭-어레이(sub-array 1)(220)에서 제2 스페어 컬럼(SC1)에 의해 대체되는 메인 컬럼의 컬럼 어드레스 정보가 저장된다.The
리페어 과정 및 그에 따른 컬럼 어드레스 리맵핑 과정을 수행하기 위해서는, 먼저 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231) 내의 메인 단위셀들과, 제2 섭-어레이(sub-array 1)(220)의 제2 메인 컬럼 영역(241) 내의 메인 단위셀들에 대한 테스트를 수행하여 메인 단위셀들 각각의 고장 여부를 파악한다. 테스트는 다양한 방법으로 수행될 수 있다. 일 예에서 테스트 패턴을 생성하고, 생성된 테스트 패턴을 메인 단위셀들에 쓴다. 메인 단위셀들에 저장된 테스트 패턴에 대한 읽기 동작을 수행한 후 읽은 데이터와 테스트 패턴을 비교한다. 읽은 데이터와 테스트 패턴이 일치하면 해당 메인 단위셀은 정상 단위셀로 판정할 수 있다. 읽은 데이터와 테스트 패턴이 다르면 해당 메인 단위셀은 고장 단위셀로 판정할 수 있다.In order to perform the repair process and the corresponding column address remapping process, the main unit cells in the first
본 예에서는 테스트 결과, 제1 메인 컬럼 영역(231) 내에서 5개의 고장 단위셀이 존재하고, 제2 메인 컬럼 영역(241)에 3개의 고장 단위셀이 존재하는 경우를 예로 들어 설명하기로 한다. 구체적으로 도면에서 "x"로 나타낸 바와 같이, 제1 메인 컬럼 영역(231) 내에서 첫번째 메인 컬럼의 메인 단위셀들 중 두번째 로우의 메인 단위셀, 세번째 로우의 메인 단위셀, 및 네번째 로우의 메인 단위셀을 각각 제1 고장 단위셀(251), 제2 고장 단위셀(252), 및 제3 고장 단위셀(253)로 명명하기로 한다. (n-1)번째 메인 컬럼의 메인 단위셀들 중 두번째 로우의 메인 단위셀을 제4 고장 단위셀(254)로 명명하기로 한다. n번째 메인 컬럼의 메인 단위셀들 중 세번째 로우의 메인 단위셀을 제5 고장 단위셀(255)로 명명하기로 한다. 그리고 제2 메인 컬럼 영역(241) 내에서 내에서 두번째 메인 컬럼의 메인 단위셀들 중 두번째 로우의 메인 단위셀, 세번째 로우의 메인 단위셀, 및 네번째 로우의 메인 단위셀을 각각 제6 고장 단위셀(256), 제7 고장 단위셀(257), 및 제8 고장 단위셀(258)로 명명하기로 한다.In this example, it is assumed that five fault unit cells exist in the first
위와 같이 테스트 결과에 따라 고장 단위셀들의 분포가 파악된 후에는 리페어 과정을 수행한다. 통상적으로 리페어 과정은 스페어 컬럼을 이용한 컬럼 단위로 이루어진다. 이와 같은 컬럼 단위의 리페어 과정을 일괄적으로 적용하는 경우, 제1 섭-어레이(sub-array 0) 내에서 제1 고장 단위셀(251), 제2 고장 단위셀(252), 및 제3 고장 단위셀(253)을 갖는 첫번째 메인 컬럼(컬럼 어드레스 "0")의 모든 메인 단위셀들은, 제1 섭-어레이(sub-array 0)(210) 내의 제1 스페어 컬럼(SC0)의 모든 스페어 단위셀들로 대체될 수 있다. 그리고 제1 섭-어레이(sub-array 0)(210) 내에서 제4 고장 단위셀(254)을 갖는 (n-1)번째 메인 컬럼의 모든 메인 단위셀들은, 제1 섭-어레이(sub-array 0) 내의 제2 스페어 컬럼(SC1)의 모든 스페어 단위셀들로 대체될 수 있다. 그런데, 제1 섭-어레이(sub-array 0)(210) 내의 제1 스페어 컬럼(SC0) 및 제2 스페어 컬럼(SC1)이 모두 리페어 과정에 사용되었으므로, 제1 섭-어레이(sub-array 0)(210) 내에서 제5 고장 단위셀(255)을 갖는 n번째 메인 컬럼은 리페어될 수 없다. 제2 섭-어레이(sub-array 1)(220) 내에서 제6 고장 단위셀(256), 제7 고장 단위셀(257), 및 제8 고장 단위셀(258)을 갖는 두번째 메인 컬럼(컬럼 어드레스 "1")의 모든 메인 단위셀들은, 제2 섭-어레이(sub-array 1)(220) 내의 제1 스페어 컬럼(SC0)의 모든 스페어 단위셀들로 대체될 수 있다.After the distribution of the fault unit cells is determined according to the test result as described above, the repair process is performed. Usually, the repair process is performed on a column-by-column basis using a spare column. In a case where such a repair process in a column unit is applied collectively, the first
기존의 스페어 컬럼 리맵 스토리지(400)의 제1 저장소(410)를 구성하는 제1 물리 어드레스 저장 영역(411)에는 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 컬럼 어드레스인 "0"이 저장된다. 기존의 스페어 컬럼 리맵 스토리지(400)의 제1 저장소(410)를 구성하는 제2 물리 어드레스 저장 영역(412)에는 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 (n-1)번째 메인 컬럼의 컬럼 어드레스인 "n-2"가 저장된다. 기존의 스페어 컬럼 리맵 스토리지(400)의 제2 저장소(420)를 구성하는 제1 물리 어드레스 저장 영역(421)에는 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 의해 대체되는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 컬럼 어드레스인 "1"이 저장된다. 제2 섭-어레이(sub-array 1)(220) 내에 더 이상 리페어된 메인 컬럼이 존재하지 않으므로, 기존의 스페어 컬럼 리맵 스토리지(400)의 제2 저장소(420)를 구성하는 제2 물리 어드레스 저장 영역(422)에는 어떤 컬럼 어드레스 정보도 저장되지 않는다.The first
이와 같은 일반적인 컬럼 단위의 리페어 과정 및 그에 따른 어드레스 리맵핑 과정을 수행하는데 있어서, 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231)의 경우, 고장 단위셀을 포함하는 메인 컬럼의 개수가 3개인 반면, 스페어 컬럼의 개수는 2개이다. 따라서 이 경우 2개의 메인 컬럼들만이 리페어될 수 있고, 나머지 1개의 메인 컬럼은 리페어될 수 없다. 반면에 제2 섭-어레이(sub-array 1)(220)의 제2 메인 컬럼 영역(241)의 경우, 고장 단위셀을 포함하는 메인 컬럼의 개수는 1개이고, 스페어 컬럼의 개수는 2개이다. 이 경우 스페어 컬럼 리맵 스토리지(400)의 제2 저장소(420)를 구성하는 제2 물리 어드레스 저장 영역(422)은 비어 있게 된다.In the general column-by-column repair process and the address re-mapping process, in the case of the first
도 3을 참조하여 설명한 일반적인 컬럼 어드레스 리맵핑 과정에서, 스페어 컬럼 리맵 스토리지를 구성하는 저장소들 각각은 섭-어레이들 각각에 물리적으로 1:1로 할당되며, 리페어 과정은 컬럼 단위로 일괄적으로 수행된다. 그러나 본 예에 따른 어드레스 리맵핑 과정에서는 스페어 컬럼 리맵 스토리지를 구성하는 저장소들 각각을 구성하는 어드레스 저장 영역들 중 일부는 섭-어레이들 각각과의 물리적인 1:1 할당 관계가 유지되지만, 다른 일부는 섭-어레이들 각각과의 물리적인 1:1 할당 관계가 아닌 가상의 할당 관계를 갖는 하이브리드(hybrid) 리맵핑 구조가 채택된다. 특히 스페어 컬럼 리맵 스토리지의 복수개의 저장소들 중 적어도 어느 하나의 저장소는, 섭-어레이와의 물리적 1:1 할당 관계가 유지되는 제1 어드레스 저장 영역과, 섭-어레이와의 물리적 1:1 할당 관계가 유지되지 않고, 로우 그룹 단위로 가상으로 할당되는 제2 어드레스 저장 영역을 갖는다. 이에 따라 제1 어드레스 저장 영역에는, 물리적 1:1 할당 관계를 갖는 제1 섭-어레이 내의 스페어 컬럼에 의해 리페어되는 제1 섭-어레이 내의 메인 컬럼의 어드레스 정보가 저장된다. 반면에 제2 어드레스 저장 영역은, 제1 섭-어레이와 다른 제2 섭-어레이 내에서 리페어되는 메인 컬럼의 어드레스 정보가 저장될 수 있다. 고장 단위셀들의 분포에 따라 제2 어드레스 저장 영역에는, 제1 섭-어레이 내에서 리페어되는 메인 컬럼의 어드레스 정보가 저장될 수도 있다.In the general column address re-mapping process described with reference to FIG. 3, each of the reservoirs constituting the spare column remap storage is physically allocated 1: 1 to each of the sub-arrays, and the repair process is collectively performed in columns do. However, in the address re-mapping process according to this example, some of the address storage areas constituting each of the reservoirs constituting the spare column remap storage maintain a physical 1: 1 allocation relation with each of the sub-arrays, A hybrid remapping scheme is employed that has a virtual allocation relationship that is not a physical 1: 1 allocation relationship with each of the sub-arrays. In particular, at least one of the plurality of repositories of the spare column remap storage has a first address storage area in which a physical 1: 1 allocation relation with the sub-array is maintained, and a physical 1: 1 allocation relation with the sub- And a second address storage area that is virtually allocated on a row group basis. Thus, in the first address storage area, the address information of the main column in the first sub-array that is repaired by the spare column in the first sub-array having the physical 1: 1 allocation relation is stored. While the second address storage area may store address information of the main column that is being repaired in the second sub-array other than the first sub-array. The address information of the main column to be repaired in the first sub-array may be stored in the second address storage area according to the distribution of the fault unit cells.
도 4는 본 개시의 일 예에 따른 메모리 장치의 리페어 과정에서의 스페어 컬럼 리맵 스토리지를 이용한 컬럼 어드레스 리맵핑 과정을 설명하기 위해 나타내 보인 플로 챠트이다. 도 4를 참조하면, 섭-어레이들 각각에 대한 테스트를 수행하여 섭-어레이 내의 고장 단위셀들의 분포를 파악한다(단계 451). 섭-어레이들 각각의 로우들을 복수개의 로우 그룹들로 할당한다(단계 452). 이에 따라 섭-어레이들 각각의 메인 컬럼들 각각의 메인 단위셀들 및 스페어 컬럼들 각각의 스페어 단위셀들은 복수개의 로우 그룹들에 속하게 된다. 섭-어레이 내의 메인 컬럼들 중 고장 단위셀들이 임계값 이상인 메인 컬럼에 대해서 동일 섭-어레이 내의 제1 스페어 컬럼을 이용하여 컬럼 단위의 리페어를 수행한다(단계 453). 여기서 임계값은 섭-어레이의 로우들의 개수를 L이라 하고 스페어 컬럼들의 개수를 S라 할 때, (L/S)를 초과하는 자연수로 설정할 수 있다. 단계 453에서의 컬럼 단위의 리페어에 의해, 메인 컬럼의 모든 메인 단위셀들은, 로우 그룹에 상관없이 동일 섭-어레이 내의 제1 스페어 컬럼의 모든 스페어 단위셀들로 대체된다.FIG. 4 is a flowchart illustrating a column address re-mapping process using spare column remap storage in a repair process of a memory device according to an example of the present disclosure. Referring to FIG. 4, a test is performed for each of the sub-arrays to determine the distribution of the fault unit cells in the sub-array (step 451). Assign each of the rows of sub-arrays to a plurality of row groups (step 452). Accordingly, the spare unit cells of each of the main unit cells and the spare columns of each of the main columns of the sub-arrays belong to a plurality of row groups. In
섭-어레이 내의 메인 컬럼들 중 고장 단위셀들이 임계값 미만인 메인 컬럼들에 대해서는 동일 섭-어레이 내의 제2 스페어 컬럼을 이용하여 로우 그룹 단위의 리페어를 수행한다(단계 454). 이에 따라 고장 단위셀이 제1 로우 그룹에 속하는 메인 컬럼의 경우, 메인 컬럼의 제1 로우 그룹의 메인 단위셀들은 제2 스페어 컬럼의 제1 로우 그룹의 스페어 단위셀들로 대체된다. 고장 단위셀이 제2 로우 그룹에 속하는 메인 컬럼의 경우, 메인 컬럼의 제2 로우 그룹의 메인 단위셀들은 제2 스페어 컬럼의 제2 로우 그룹의 스페어 단위셀들로 대체된다.For the main columns of the main columns in the sub-array that are less than the threshold value, the repair of the row group is performed using the second spare column in the same sub-array (step 454). Accordingly, in the case of the main column belonging to the first row group, the main unit cells of the first row group of the main column are replaced with the spare unit cells of the first row group of the second spare column. If the fault unit cell is the main column belonging to the second row group, the main unit cells of the second row group of the main column are replaced by the spare unit cells of the second row group of the second spare column.
리페어 과정이 수행되면 컬럼 어드레스 리맵핑 과정이 수행된다. 구체적으로 컬럼 단위로 리페어된 메인 컬럼의 컬럼 어드레스 정보를 스페어 컬럼 리페어 스토리지(SCRS)의 제1 저장소의 제1 어드레스 저장 영역에 저장한다(단계 455). 고장 단위셀이 제1 로우 그룹에 속하는 메인 컬럼의 컬럼 어드레스 정보를 스페어 컬럼 리페어 스토리지(SCRS)의 제1 저장소의 제2 어드레스 저장 영역에 저장한다(단계 456). 고장 단위셀이 제2 로우 그룹에 속하는 메인 컬럼의 컬럼 어드레스 정보를 스페어 컬럼 리페어 스토리지(SCRS)의 제2 저장소의 제2 어드레스 저장 영역에 저장한다(단계 457). 이와 같은 컬럼 어드레스 리맵핑 과정에 의해, 제1 저장소의 경우, 제1 어드레스 저장 영역에는 제1 섭-어레이에서 컬럼 단위로 리페어된 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제1 저장소의 제2 어드레스 저장 영역에는 고장 단위셀이 제1 로우 그룹에 속하여 로우 그룹 단위로 리페어된 제1 섭-어레이의 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제2 저장소의 경우, 제1 어드레스 저장 영역에는 제2 섭-어레이에서 컬럼 단위로 리페어된 메인 컬럼의 컬럼 어드레스 정보가 저장된다. 제2 저장소의 제2 어드레스 저장 영역에는 고장 단위셀이 제2 로우 그룹에 속하여 로우 그룹 단위로 리페어된 제1 섭-어레이의 메인 컬럼의 컬럼 어드레스 정보가 저장된다.When the repair process is performed, a column address re-mapping process is performed. Specifically, the column address information of the main column, which is repaired in units of columns, is stored in the first address storage area of the first storage of the spare column repair storage (SCRS) (step 455). The column address information of the main column in which the fault unit cell belongs to the first row group is stored in the second address storage area of the first storage of the spare column repair storage (SCRS) (step 456). The column address information of the main column in which the fault unit cell belongs to the second row group is stored in the second address storage area of the second storage of the spare column repair storage (SCRS) (step 457). According to the column address remapping process, in the first storage, the column address information of the main column, which is repaired in the column by column in the first sub-array, is stored in the first address storage area. In the second address storage area of the first storage unit, the column address information of the main column of the first sub-array in which the failed unit cell belongs to the first row group and is repaired in the row group unit is stored. In the case of the second reservoir, the column address information of the main column, which is repaired in columns in the second sub-array, is stored in the first address storage area. In the second address storage area of the second storage, the column address information of the main column of the first sub-array, which is repaired in the row group unit, belongs to the second row group and is stored in the second row group.
도 5 내지 도 10은 본 개시의 일 예에 따른 메모리 장치의 리페어 과정 및 그 리페어 과정에 따른 컬럼 어드레스 리맵핑 과정의 일 예를 보다 구체적으로 설명하기 위해 나타내 보인 도면들이다. 도 5 내지 도 10에서 도 1 및 도 2와 동일한 참조부호는 동일한 구성요소를 나타낸다. 본 예에서는 메모리 장치(100)가 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)를 포함하는 경우를 예로 들어 설명하기로 한다. 그러나 본 예에서의 컬럼 어드레스 리맵핑 과정은, 메모리 장치(100)가 2개 보다 많은 섭-어레이들을 포함하는 경우에도 동일하게 적용될 수 있다.FIGS. 5 to 10 are diagrams illustrating a repair process of the memory device and an example of the column address remapping process according to the repair process according to an example of the present disclosure in more detail. In Figs. 5 to 10, the same reference numerals as those in Figs. 1 and 2 denote the same components. In this example, the
도 5를 참조하면, 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231) 내의 메인 단위셀들과, 제2 섭-어레이(sub-array 1)(220)의 제2 메인 컬럼 영역(241) 내의 메인 단위셀들에 대한 테스트를 통해 고장 단위셀들의 분포를 파악한다. 본 예에 따른 컬럼 어드레스 리맵핑 과정을 설명하기 위해, 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231) 내의 메인 단위셀들과, 제2 섭-어레이(220)의 제2 메인 컬럼 영역(241) 내의 메인 단위셀들에 대한 테스트를 통해 파악되는 고장 단위셀들의 분포가 도 3을 참조하여 설명한 경우와 동일한 경우를 예로 들기로 한다. 이에 따라 도 5에서 "x"로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231) 내에서 두번째 로우, 세번째 로우 및 네번째 로우와 첫번째 메인 컬럼의 교차점들 각각에 제1 내지 제3 고장 단위셀(251, 252, 253)이 배치된다. 두번째 로우 및 (n-1)번째 메인 컬럼의 교차점에는 제4 고장 단위셀(254)이 배치된다. 세번째 로우 및 n번째 메인 컬럼의 교차점에는 제5 고장 단위셀(255)이 배치된다. 제2 섭-어레이(sub-array 1)(220)의 제2 메인 컬럼 영역(241) 내에서는 두번째 로우, 세번째 로우 및 네번째 로우와 두번째 메인 컬럼의 교차점들 각각에 제6 내지 제8 고장 단위셀(256, 257, 258)이 배치된다. 제1 내지 제8 고장 단위셀(251-258)을 제외한 나머지 메인 단위셀들은 모두 정상 단위셀로 간주한다.5, the main unit cells in the first
고장 단위셀들의 분포를 확인한 후에는 리페어 과정 및 이 리페어 과정에 따른 컬럼 어드레스 리맵핑 과정을 수행한다. 이를 위해 먼저 섭-어레이들 각각의 로우들을 복수개의 로우 그룹들로 할당한다. 이에 따라 제1 섭-어레이(sub-array 0)(210)의 로우들 및 제2 섭-어레이(sub-array 1)(220)의 로우들은, 각각 제1 로우 그룹 및 제2 로우 그룹으로 할당된다. 로우들을 로우 그룹들로 할당하는 과정은 고장 단위셀들의 분포에 따라 다양하게 이루어질 수 있다. 본 예에서 제1 로우 그룹은, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)의 로우들 중 홀수번째 로우들을 포함할 수 있다. 제2 로우 그룹은, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)의 로우들 중 짝수번째 로우들을 포함할 수 있다.After confirming the distribution of the fault unit cells, a repair process and a column address remapping process according to the repair process are performed. To do this, we first assign the rows of each sub-array to a plurality of row groups. Accordingly, the rows of the
본 예에 따르면, 제1 섭-어레이(sub-array 0)(210)의 로우 어드레스 "000"를 갖는 첫번째 로우와 로우 어드레스 "010"을 갖는 세번째 로우가 제1 로우 그룹으로 할당된다. 마찬가지로 제2 섭-어레이(sub-array 1)(220)의 로우 어드레스 "100"를 갖는 첫번째 로우와 로우 어드레스 "110"을 갖는 세번째 로우가 제1 로우 그룹으로 할당된다. 또한 제1 섭-어레이(sub-array 0)(210)의 로우 어드레스 "001"를 갖는 두번째 로우와 로우 어드레스 "011"을 갖는 네번째 로우가 제2 로우 그룹으로 할당된다. 마찬가지로 제2 섭-어레이(sub-array 1)(220)의 로우 어드레스 "101"를 갖는 두번째 로우와 로우 어드레스 "111"을 갖는 네번째 로우가 제2 로우 그룹으로 할당된다.According to this example, the first row with the row address " 000 " of the
이와 같은 본 예의 경우, 제1 로우 그룹에 속하는 제1 섭-어레이(sub-array 0)(210)의 로우들과 제2 섭-어레이(sub-array 1)(220)의 로우들은, 공통적으로 세번째 비트 값이 "0"인 로우 어드레스를 갖는다. 반면에 제2 로우 그룹에 속하는 제1 섭-어레이(sub-array 0)(210)의 로우들과 제2 섭-어레이(sub-array 1)(220)의 로우들은, 공통적으로 세번째 비트 값이 "1"인 로우 어드레스를 갖는다. 제1 섭-어레이(sub-array 0)(210)의 제1 로우 그룹과 제2 로우 그룹에 속하는 로우들 각각은, 공통적으로 첫번째 비트값이 "0"인 로우 어드레스를 갖는다. 반면에 제2 섭-어레이(sub-array 1)(220)의 제3 로우 그룹과 제4 로우 그룹에 속하는 로우들 각각은, 공통적으로 첫번째 비트값이 "1"인 로우 어드레스를 갖는다.In this example, the rows of the
고장 단위셀의 분포를 파악하고, 로우 그룹들을 할당한 후에는, 도 4의 단계 530 및 단계 540을 참조하여 설명한 바와 같이, 고장 단위셀에 대한 리페어를 수행한다. 이때 리페어는 컬럼 단위의 리페어 및 로우 그룹 단위의 리페어가 함께 이루어지는 하이브리드(hybrid) 리페어로 수행될 수 있다. 구체적으로 컬럼 단위의 리페어는, 고장 단위셀들의 개수가 임계값 이상인 메인 컬럼에 대해 수행된다. 반면에 로우 그룹 단위의 리페어는, 고장 단위셀들의 개수가 임계값 미만인 메인 컬럼에 대해 수행된다. 임계값은, 도 4를 참조하여 설명한 바와 같이, 섭-어레이의 로우들의 개수를 L이라 하고 스페어 컬럼들의 개수를 S라 할 때, (L/S)를 초과하는 자연수로 설정할 수 있다. 본 예에서 섭-어레이의 로우들의 개수(L)는 "4"이고, 스페어 컬럼들의 개수(S)는 "2"이므로, 임계값은 (4/2)를 초과하는 자연수, 예컨대 "3"으로 설정할 수 있다.After the distribution of the fault unit cells is grasped and the row groups are allocated, repair is performed on the fault unit cells as described with reference to steps 530 and 540 of FIG. At this time, the repair may be performed as a hybrid repair in which the repair in the column unit and the repair in the low group unit are performed together. Specifically, the repair in the column unit is performed on the main column in which the number of fault unit cells is equal to or greater than the threshold value. On the other hand, repairs on a row group basis are performed on the main column where the number of fault unit cells is less than the threshold value. The threshold value can be set to a natural number exceeding (L / S) when the number of rows of the sub-array is L and the number of spare columns is S, as described with reference to FIG. In this example, since the number of rows L of the sub-array is "4" and the number S of spare columns is "2", the threshold value is a natural number exceeding (4/2) Can be set.
임계값으로서 "3"을 적용하면, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 3개의 고장 단위셀들을 갖는 첫번째 메인 컬럼은 컬럼 단위의 리페어 대상이 된다. 마찬가지로 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼들 중 3개의 고장 단위셀들(256, 257, 258)을 갖는 두번째 메인 컬럼 또한 컬럼 단위의 리페어 대상이 된다. 반면에 임계값인 "3"보다 적은 개수의 고장 단위셀을 갖는 메인 컬럼들, 즉 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 제4 고장 단위셀(254)을 갖는 (n-1)번째 메인 컬럼과, 제5 고장 단위셀(255)을 갖는 n번째 메인 컬럼은 로우 그룹 단위의 리페어 대상이 된다.Applying " 3 " as the threshold value, the first main column having three failure unit cells among the main columns of the first sub-array 0 (210) becomes a column-by-column repair target. Similarly, a second main column having three fault unit cells (256, 257, 258) among the main columns of the second sub-array 1 (220) is also a column-by-column repair target. On the other hand, the fourth
도면을 참조하여 보다 구체적으로 설명하면, 먼저 도 6에 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "0"의 컬럼 어드레스를 갖는 첫번째 메인 컬럼은, 3개의 고장 단위셀들(251, 252, 253)을 갖는다. 이 메인 컬럼은, 임계값인 "3" 이상의 고장 단위셀들의 개수를 가짐으로써, 컬럼 단위의 리페어 대상에 해당된다. 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "0"의 컬럼 어드레스를 갖는 첫번째 메인 컬럼의 모든 메인 단위셀들은 제1 섭-어레이(sub-array 0)(210)의 스페어 컬럼들 중 하나, 예컨대 제1 스페어 컬럼(SC0)의 스페어 단위셀들로 대체된다. 즉 도면에서 화살표(601)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 첫번째 로우의 정상 단위셀(261)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 첫번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(602)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 두번째 로우의 제1 고장 단위셀(251)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 두번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(603)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 세번째 로우의 제2 고장 단위셀(252)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 세번째 로우의 스페어 단위셀로 대체된다. 또한 도면에서 화살표(604)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 네번째 로우의 제3 고장 단위셀(253)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 네번째 로우의 스페어 단위셀로 대체된다.6, the first main column having a column address of " 0 " in the main columns of the
마찬가지로, 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼들 중 "1"의 컬럼 어드레스를 갖는 두번째 메인 컬럼도, 3개의 고장 단위셀들(256, 257, 258)을 갖는다. 이 메인 컬럼 또한, 임계값인 "3" 이상의 고장 단위셀들의 개수를 가짐으로써, 컬럼 단위의 리페어 대상에 해당된다. 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼들 중 "1"의 컬럼 어드레스를 갖는 두번째 메인 컬럼의 모든 메인 단위셀들은 제2 섭-어레이(sub-array 1)(220)의 스페어 컬럼들 중 하나, 예컨대 제1 스페어 컬럼(SC0)의 스페어 단위셀들로 대체된다. 즉 도면에서 화살표(605)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 첫번째 로우의 정상 단위셀(262)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 첫번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(606)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 두번째 로우의 제6 고장 단위셀(256)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 두번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(607)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 세번째 로우의 제7 고장 단위셀(257)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 세번째 로우의 스페어 단위셀로 대체된다. 또한 도면에서 화살표(608)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 네번째 로우의 제8 고장 단위셀(258)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 네번째 로우의 스페어 단위셀로 대체된다.Likewise, a second main column having a column address of " 1 " in the main columns of the second sub-array 1 (220) also has three
다음에 도 7에 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "(n-2)"의 컬럼 어드레스를 갖는 (n-1)번째 메인 컬럼은, 1개의 고장 단위셀(254)을 갖는다. 이 (n-1)번째 메인 컬럼은, 임계값인 "3"보다 작은 개수의 고장 단위셀(254)을 가짐으로써, 로우 그룹 단위의 리페어 대상에 해당된다. 마찬가지로, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "(n-1)"의 컬럼 어드레스를 갖는 n번째 메인 컬럼도, 1개의 고장 단위셀(255)을 갖는다. 이 n번째 메인 컬럼 또한, 임계값인 "3"보다 작은 개수의 고장 단위셀(255)을 가짐으로써, 로우 그룹 단위의 리페어 대상에 해당된다.7, the (n-1) -th main column having the column address of "(n-2)" among the main columns of the
먼저 제1 로우 그룹 내에 1개의 고장 단위셀(255)을 갖는 n번째 메인 컬럼에 대해서도 로우 그룹 단위의 리페어가 수행된다. 구체적으로 제1 섭-어레이(sub-array 0)(210)의 제1 로우 그룹의 제5 고장 단위셀(255)을 포함하는 n번째 메인 컬럼을 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)으로 대체시킨다. 리페어가 로우 그룹 단위로 수행되므로, n번째 컬럼의 모든 메인 단위셀들이 제2 스페어 컬럼(SC1)의 모든 스페어 단위셀들로 대체되지 않고, 제1 로우 그룹 내의 메인 단위셀들만 제2 스페어 컬럼(SC1-0)의 동일한 로우의 스페어 단위셀들로 대체된다. 이에 따라 도면에서 화살표들(611, 612)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 첫번째 로우의 정상 단위셀(263)과 세번째 로우의 제5 고장 단위셀(255)이, 각각 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)의 첫번째 로우 및 세번째 로우의 스페어 단위셀로 대체된다.Group repair is performed for the n-th main column having one
제1 섭-어레이(sub array 0)(210)의 제1 로우 그룹에 대한 로우 그룹 단위의 리페어 동작은 제2 섭-어레이(sub-array 1)(220)의 제1 로우 그룹에 대해서도 동일하게 수행될 수 있다. 이에 따라 도면에서 화살표(613)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 제1 로우 그룹에 속하는 n번째 메인 컬럼의 첫번째 로우의 정상 단위셀(265)은, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)의 첫번째 로우의 스페어 단위셀로 대체될 수 있다. 그리고 도면에서 화살표(614)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 제1 로우 그룹에 속하는 n번째 메인 컬럼의 세번째 로우의 정상 단위셀(266)은, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)의 세번째 로우의 스페어 단위셀로 대체될 수 있다.The repair operation on the row group basis for the first row group of the
제1 로우 그룹에 대한 리페어가 수행되면, 제2 로우 그룹 내에 고장 단위셀(254)을 갖는 (n-1)번째 메인 컬럼에 대해 로우 그룹 단위의 리페어가 수행된다. 구체적으로 제1 섭-어레이(sub-array 0)(210)의 제2 로우 그룹의 제4 고장 단위셀(254)을 포함하는 (n-1)번째 메인 컬럼을 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)으로 대체시킨다. 이 경우에도 리페어가 로우 그룹 단위로 수행되므로, (n-1)번째 컬럼의 모든 메인 단위셀들이 제2 스페어 컬럼(SC1)의 모든 스페어 단위셀들로 대체되지 않고, 제2 로우 그룹 내의 메인 단위셀들만 제2 스페어 컬럼(SC1)의 동일한 로우의 스페어 단위셀들로 대체된다. 이에 따라 도면에서 화살표들(621, 622)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 (n-1)번째 메인 컬럼의 두번째 로우의 제4 고장 단위셀(254)과 네번째 로우의 정상 단위셀(264)이, 각각 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)의 두번째 로우 및 네번째 로우의 스페어 단위셀로 대체된다.When the repair for the first row group is performed, a row group repair is performed for the (n-1) th main column having the
제1 섭-어레이(sub array-0)(210)의 제2 로우 그룹에 대한 로우 그룹 단위의 리페어 동작은 제2 섭-어레이(sub-array1)(220)의 제2 로우 그룹에 대해서도 동일하게 수행될 수 있다. 즉 도면에서 화살표(623)로 나타낸 바와 같이, 제2 섭-어레이(sub-array1)(220)의 제2 로우 그룹에 속하는 (n-1)번째 메인 컬럼의 두번째 로우의 메인 단위셀(267)은, 제2 섭-어레이(sub-array1)(220)의 제2 스페어 컬럼(SC1)의 두번째 로우의 스페어 단위셀로 대체될 수 있다. 그리고 도면에서 화살표(624)로 나타낸 바와 같이, 제2 섭-어레이(sub-array1)(220)의 제2 로우 그룹에 속하는 (n-1)번째 메인 컬럼의 네번째 로우의 메인 단위셀(268)은, 제2 섭-어레이(sub-array1)(220)의 제2 스페어 컬럼(SC1)의 네번째 로우의 스페어 단위셀로 대체될 수 있다.The repair operation in the row group unit for the second row group of the
고장 단위셀을 갖는 메인 컬럼에 대한 리페어를 수행한 후에는, 리페어된 메인 컬럼의 컬럼 어드레스를 스페어 컬럼 리맵 스토리지(300)를 이용하여 컬럼 어드레스를 리맵핑하는 과정을 수행한다. 일 예에서 컬럼 어드레스 리맵핑은, 컬럼 단위의 리페어가 이루어진 메인 컬럼에 대해 수행할 수 있고, 이어서 로우 그룹 단위의 리페어가 이루어진 메인 컬럼에 대해 수행할 수 있다. 그러나 이는 하나의 예로서 그 순서는 반대가 될 수도 있다.After the repair of the main column having the fault unit cell is performed, the column address of the repaired main column is remapped to the column address using the spare
도 8에 나타낸 바와 같이, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제1 어드레스 저장 영역(311)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼(C11)의 컬럼 어드레스를 저장하는 영역으로 설정된다. 그리고 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제1 어드레스 저장 영역(321)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 첫번째 메인 컬럼(C22)의 컬럼 어드레스를 저장하는 영역으로 설정된다. 따라서 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제1 어드레스 저장 영역(311) 및 제2 저장소(320)의 제1 어드레스 저장 영역(321)은, 각각 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)에 물리적으로 1:1로 할당된다.8, the first
컬럼 단위의 컬럼 어드레스 리맵핑 과정에 의해, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)를 구성하는 제1 어드레스 저장 영역(311)에는, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼(C11)의 컬럼 어드레스인 "0"이 저장된다. 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)를 구성하는 제1 어드레스 저장 영역(321)에는, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼(C22)의 컬럼 어드레스인 "1"이 저장된다.The first
스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)은, 제1 로우 그룹의 스페어 단위셀들에 의해 리페어된 제1 로우 그룹의 메인 단위셀들을 갖는 메인 컬럼의 컬럼 어드레스를 저장하는 영역으로 설정된다. 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제2 어드레스 저장 영역(322)은, 제2 로우 그룹의 스페어 단위셀들에 의해 리페어된 제2 로우 그룹의 메인 단위셀들을 갖는 메인 컬럼의 컬럼 어드레스를 저장하는 영역으로 설정된다. 따라서 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(320)의 제2 어드레스 저장 영역(312) 및 제2 저장소(320)의 제2 어드레스 저장 영역(322)은, 제1 섭-어레이(sub-array 0)(210)와 제2 섭-어레이(sub-array 1)(220)의 구분 없이, 각각 제1 로우 그룹 및 제2 로우 그룹에 가상적으로 할당된다.The second
도 9에 나타낸 바와 같이, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)에는, 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 의해 제1 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 컬럼 어드레스인 "n-1"이 저장된다. 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)에 저장되는 컬럼 어드레스 "n-1"은, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)에 의해 제1 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 n번째 메인 컬럼의 컬럼 어드레스와도 일치된다.9, the second
도 10에 나타낸 바와 같이, 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제2 어드레스 저장 영역(322)에는, 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 의해 제2 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 (n-1)번째 메인 컬럼의 컬럼 어드레스인 "n-2"가 저장된다. 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제2 어드레스 저장 영역(322)에 저장되는 컬럼 어드레스 "n-2"는, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)에 의해 제2 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 (n-1)번째 메인 컬럼의 컬럼 어드레스와도 일치된다.10, in the second
도 11은 본 개시의 일 예에 따라 리페어에 따른 컬럼 어드레스 리맵핑이 이루어진 스페어 컬럼 영역들과 스페어 컬럼 리맵 스토리지에 저장되는 컬럼 어드레스 정보를 나타내 보인 도면이다. 도 11을 참조하면, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제1 어드레스 저장 영역(311)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 컬럼 단위로 리페어된 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼의 컬럼 어드레스 정보에 할당된다. 제1 저장소(310)의 제1 어드레스 저장 영역(311)에 데이터 "0"이 저장되었다는 것은, "0"의 컬럼 어드레스를 갖는 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 모든 메인 단위셀들이 제1 스페어 컬럼 영역(232)의 제1 스페어 컬럼(SC0)의 모든 스페어 단위셀들로 대체되었다는 것을 의미한다. 즉 제1 스페어 컬럼 영역(232)의 제1 스페어 컬럼(SC0)의 스페어 단위셀들에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 메인 단위셀들은, 각각 "000"의 로우 어드레스 및 "0"의 컬럼 어드레스와, "001"의 로우 어드레스 및 "0"의 컬럼 어드레스와, "010"의 로우 어드레스 및 "0"의 컬럼 어드레스와, 그리고 "011"의 로우 어드레스 및 "0"의 컬럼 어드레스를 갖는다. 따라서 "0"의 컬럼 어드레스에 의해 지정된 메인 단위셀들 중 어느 하나의 로우의 메인 단위셀, 예컨대 "010"의 로우 어드레스 및 "0"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제1 어드레스 저장 영역(311)에 저장된 컬럼 어드레스 리맵핑 정보에 따라서, 제1 섭-어레이(sub-array 0)(210) 내에서 "0"의 컬럼 어드레스를 갖는 첫번째 메인 컬럼 대신에 제1 스페어 컬럼 영역(232)의 제1 스페어 컬럼(SC0)의 스페어 단위셀들 중 "010"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다.FIG. 11 is a diagram illustrating column address information stored in a spare column area and a spare column remap storage in which column address re-mapping is performed according to an example of the present disclosure. Referring to FIG. 11, a first
스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제1 어드레스 저장 영역(321)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 컬럼 단위로 리페어된 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼의 컬럼 어드레스에 할당된다. 제2 저장소(320)의 제1 어드레스 저장 영역(321)에 데이터 "1"이 저장되었다는 것은, "1"의 컬럼 어드레스를 갖는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 모든 메인 단위셀들이 제2 스페어 컬럼 영역(242)의 제1 스페어 컬럼(SC0)의 모든 스페어 단위셀들로 대체되었다는 것을 의미한다. 즉 제2 스페어 컬럼 영역(242)의 제1 스페어 컬럼(컬럼 어드레스 "SC0-1")의 스페어 단위셀들에 의해 대체되는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 메인 단위셀들은, 각각 "100"의 로우 어드레스 및 "1"의 컬럼 어드레스와, "101"의 로우 어드레스 및 "1"의 컬럼 어드레스와, "110"의 로우 어드레스 및 "1"의 컬럼 어드레스와, 그리고 "111"의 로우 어드레스 및 "1"의 컬럼 어드레스를 갖는다. 따라서 "1"의 컬럼 어드레스에 의해 지정된 메인 단위셀들 중 어느 하나의 로우의 메인 단위셀, 예컨대 "110"의 로우 어드레스 및 "1"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제1 어드레스 저장 영역(321)에 저장된 컬럼 어드레스 리맵핑 정보에 따라서, 제2 섭-어레이(sub-array 1)(220) 내에서 "1"의 컬럼 어드레스를 갖는 두번째 메인 컬럼 대신에 제2 스페어 컬럼 영역(242)의 제1 스페어 컬럼(SC0)의 스페어 단위셀들 중 "110"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다.The first
스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)과 제2 저장소(320)의 제2 어드레스 저장 영역(322)은, 각각 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 로우 그룹 단위로 리페어된 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들의 컬럼 어드레스들 각각에 할당된다. 특히 제1 저장소(310)의 제2 어드레스 저장 영역(312)은, 제1 로우 그룹 단위로 리페어된 메인 컬럼의 컬럼 어드레스에 할당된다. 그리고 제2 저장소(320)의 제2 어드레스 저장 영역(322)은, 제2 로우 그룹 단위로 리페어된 메인 컬럼의 컬럼 어드레스에 할당된다.The second
구체적으로 제1 저장소(310)의 제2 어드레스 저장 영역(312)에 데이터 "n-1"이 저장되었다는 것은, "n-1"의 컬럼 어드레스를 갖는 n번째 메인 컬럼의 단위셀들 중 제1 로우 그룹의 메인 단위셀들이 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들로 대체되었다는 것을 의미한다. 즉 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 제1 로우 그룹의 메인 단위셀들은, 각각 "000"의 로우 어드레스 및 "n-1"의 컬럼 어드레스와, 그리고 "010"의 로우 어드레스 및 "n-1"의 컬럼 어드레스를 갖는다. 마찬가지로 제2 스페어 컬럼 영역(242)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들에 의해 대체되는 제2 섭-어레이(sub-array 1)(220)의 n번째 메인 컬럼의 제1 로우 그룹의 메인 단위셀들은, 각각 "100"의 로우 어드레스 및 "n-1"의 컬럼 어드레스와, 그리고 "110"의 로우 어드레스 및 "n-1"의 컬럼 어드레스를 갖는다.Specifically, the fact that data "n-1" is stored in the second
따라서 "n-1"의 컬럼 어드레스에 의해 지정된 제1 로우 그룹의 단위셀들 중 어느 하나의 메인 단위셀, 예컨대 "010"의 로우 어드레스 및 "n-1"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)에 저장된 컬럼 어드레스 정보에 따라서, 제1 섭-어레이(sub-array 0)(210) 내에서 "n-1"의 컬럼 어드레스를 갖는 n번째 메인 컬럼의 제1 로우 그룹의 메인 단위셀들 대신에 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 단위셀들 중 "010"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다. 또한 "n-1"의 컬럼 어드레스에 의해 지정된 제1 로우 그룹의 메인 단위셀들 중 제2 섭-어레이(sub-array 1)(220) 내의 제1 로우 그룹의 메인 단위셀들 중 어느 하나의 메인 단위셀, 예컨대 "110"의 로우 어드레스 및 "n-1"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)에 저장된 컬럼 어드레스 정보에 따라서, 제2 섭-어레이(sub-array 1)(220) 내에서 "n-1"의 컬럼 어드레스를 갖는 n번째 메인 컬럼의 제1 로우 그룹의 메인 단위셀들 대신에 제2 스페어 컬럼 영역(242)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 단위셀들 중 "110"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다.Therefore, for the main unit cell of any one of the unit cells of the first row group designated by the column address of " n-1 ", for example, the row address of " 010 " When a read command is generated, a first sub-array 0 (" 0 ") is generated according to the column address information stored in the second
유사하게 제2 저장소(320)의 제2 어드레스 저장 영역(322)에 데이터 "n-2"가 저장되었다는 것은, "n-2"의 컬럼 어드레스를 갖는 (n-1)번째 메인 컬럼의 메인 단위셀들 중 제2 로우 그룹의 메인 단위셀들이 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 스페어 단위셀들로 대체되었다는 것을 의미한다. 즉 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 스페어 단위셀들에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 (n-1)번째 메인 컬럼의 제2 로우 그룹의 메인 단위셀들은, 각각 "001"의 로우 어드레스 및 "n-2"의 컬럼 어드레스와, 그리고 "011"의 로우 어드레스 및 "n-2"의 컬럼 어드레스를 갖는다. 마찬가지로 제2 스페어 컬럼 영역(242)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 스페어 단위셀들에 의해 대체되는 제2 섭-어레이(sub-array 1)(220)의 (n-1)번째 메인 컬럼의 제2 로우 그룹의 메인 단위셀들은, 각각 "101"의 로우 어드레스 및 "n-2"의 컬럼 어드레스와, 그리고 "111"의 로우 어드레스 및 "n-2"의 컬럼 어드레스를 갖는다.Similarly, the fact that the data " n-2 " is stored in the second
따라서 "n-2"의 컬럼 어드레스에 의해 지정된 제2 로우 그룹의 메인 단위셀들 중 어느 하나의 메인 단위셀, 예컨대 "011"의 로우 어드레스 및 "n-2"의 컬럼 어드레스의 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제2 어드레스 저장 영역(322)에 저장된 컬럼 어드레스 정보에 따라서, 제1 섭-어레이(sub-array 0)(210) 내에서 "011"의 로우 어드레스 및 "n-2"의 컬럼 어드레스를 갖는 (n-1)번째 메인 컬럼의 메인 단위셀 대신에, 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 단위셀들 중 "011"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다. 또한 "n-2"의 컬럼 어드레스에 의해 지정된 제2 로우 그룹의 메인 단위셀들 중 제2 섭-어레이(sub-array 1)(220) 내의 제2 로우 그룹의 메인 단위셀들 중 어느 하나의 메인 단위셀, 예컨대 "111"의 로우 어드레스 및 "n-2"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제2 저장소(320)의 제2 어드레스 저장 영역(322)에 저장된 컬럼 어드레스 정보에 따라서, 제2 섭-어레이(sub-array 1)(220) 내에서 "111"의 로우 어드레스 및 "n-2"의 컬럼 어드레스를 갖는 (n-1)번째 메인 컬럼의 메인 단위셀 대신에, 제2 스페어 컬럼 영역(242)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 단위셀들 중 "111"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다.Therefore, for the main unit cell of the main unit cell of the second row group specified by the column address of " n-2 ", for example, the row address of " 011 " and the unit address of the column address of & Array 0 (" 0 ") according to the column address information stored in the second
도 12 내지 도 17은 도 4를 참조하여 설명한 하이브리드 리페어 과정 및 그에 따른 어드레스 리맵핑 과정의 다른 예를 설명하기 위해 나타내 보인 도면들이다. 도 12 내지 도 17에서 도 1 및 도 2와 동일한 참조부호는 동일한 구성요소를 나타낸다. 본 예에서도 메모리 장치(100)가 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)를 포함하는 경우를 예로 들어 설명하기로 한다. 그러나 본 예에서의 어드레스 맵핑 과정은, 메모리 장치(100)가 2개 보다 많은 섭-어레이들을 포함하는 경우에도 동일하게 적용될 수 있다.12 through 17 are diagrams for explaining another example of the hybrid repair process and the address re-mapping process according to the hybrid repair process described with reference to FIG. 12 to 17, the same reference numerals as in Figs. 1 and 2 denote the same elements. In this example, the
도 12를 참조하면, 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231) 내의 단위셀들과, 제2 섭-어레이(sub-array 1)(220)의 제2 메인 컬럼 영역(241) 내의 메인 단위셀들에 대한 테스트를 통해 고장 단위셀들의 분포를 파악한다. 본 예에 따르면, 도 12에서 "x"로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 제1 메인 컬럼 영역(231) 내에서 두번째 로우, 세번째 로우 및 네번째 로우와 첫번째 메인 컬럼(컬럼 어드레스 "0")의 교차점들 각각에 제1 내지 제3 고장 단위셀(271, 272, 273)이 배치된다. 두번째 로우 및 두번째 메인 컬럼(컬럼 어드레스 "1")의 교차점에는 제4 고장 단위셀(274)이 배치된다. 세번째 로우 및 n번째 메인 컬럼의 교차점에는 제5 고장 단위셀(275)이 배치된다. 제2 섭-어레이(sub-array 1)(220)의 제2 메인 컬럼 영역(241) 내에서는 첫번째 로우, 두번째 로우, 및 세번째 로우와 두번째 메인 컬럼(컬럼 어드레스 "1")의 교차점들 각각에 제6 내지 제8 고장 단위셀(276, 277, 278)이 배치된다. 제1 내지 제8 고장 단위셀(271-278)을 제외한 나머지 단위셀들은 모두 정상 단위셀로 간주한다.Referring to FIG. 12, the unit cells in the first
고장 단위셀들의 분포를 확인한 후에는 리페어 과정 및 이 리페어 과정에 따른 어드레스 리맵핑 과정을 수행한다. 이를 위해 먼저 섭-어레이들 각각의 로우들을 복수개의 로우 그룹들로 할당한다. 이에 따라 제1 섭-어레이(sub-array 0)(210)의 로우들 및 제2 섭-어레이(sub-array 1)(220)의 로우들은 제1 로우 그룹 및 제2 로우 그룹으로 할당된다. 로우들을 로우 그룹들로 할당하는 과정은 고장 단위셀들의 분포에 따라 다양하게 이루어질 수 있다. 본 예에서 제1 로우 그룹은, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)의 로우들 중 홀수번째 로우들을 포함할 수 있다. 제2 로우 그룹은, 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)의 로우들 중 짝수번째 로우들을 포함할 수 있다.After the distribution of the fault unit cells is confirmed, a repair process and an address re-mapping process according to the repair process are performed. To do this, we first assign the rows of each sub-array to a plurality of row groups. Accordingly, the rows of the sub-array 0 210 and the rows of the
본 예에 따르면, 제1 섭-어레이(sub-array 0)(210)의 로우들 중, 로우 어드레스 "000"를 갖는 첫번째 로우와 로우 어드레스 "010"을 갖는 세번째 로우가 제1 로우 그룹으로 할당된다. 마찬가지로 제2 섭-어레이(sub-array 1)(220)의 로우들 중, 로우 어드레스 "100"를 갖는 첫번째 로우와 로우 어드레스 "110"을 갖는 세번째 로우가 제1 로우 그룹으로 할당된다. 제1 섭-어레이(sub-array 0)(210)의 로우들 중, 로우 어드레스 "001"를 갖는 두번째 로우와 로우 어드레스 "011"을 갖는 네번째 로우는 제2 로우 그룹으로 할당된다. 마찬가지로 제2 섭-어레이(sub-array 1)(220)의 로우들 중, 로우 어드레스 "101"를 갖는 두번째 로우와 로우 어드레스 "111"을 갖는 네번째 로우도 제2 로우 그룹으로 할당된다.According to this example, among the rows of the
이와 같은 본 예의 경우, 제1 로우 그룹에 속하는 제1 섭-어레이(sub-array 0)(210)의 로우들과 제2 섭-어레이(sub-array 1)(220)의 로우들은, 공통적으로 세번째 비트 값이 "0"인 로우 어드레스를 갖는다. 반면에 제2 로우 그룹에 속하는 제1 섭-어레이(sub-array 0)(210)의 로우들과 제2 섭-어레이(sub-array 1)(220)의 로우들은, 공통적으로 세번째 비트 값이 "1"인 로우 어드레스를 갖는다. 제1 섭-어레이(sub-array 0)(210)의 제1 로우 그룹과 제2 로우 그룹에 속하는 로우들 각각은, 공통적으로 첫번째 비트값이 "0"인 로우 어드레스를 갖는다. 반면에 제2 섭-어레이(sub-array 1)(220)의 제3 로우 그룹과 제4 로우 그룹에 속하는 로우들 각각은, 공통적으로 첫번째 비트값이 "1"인 로우 어드레스를 갖는다.In this example, the rows of the
고장 단위셀의 분포를 파악하고, 로우 그룹들을 할당한 후에는, 도 4의 단계 530 및 단계 540을 참조하여 설명한 바와 같이, 고장 단위셀에 대한 리페어를 수행한다. 이때 리페어는 컬럼 단위의 리페어 및 로우 그룹 단위의 리페어가 함께 이루어지는 하이브리드(hybrid) 리페어로 수행될 수 있다. 구체적으로 컬럼 단위의 리페어는, 고장 단위셀들의 개수가 임계값 이상인 메인 컬럼에 대해 수행된다. 반면에 로우 그룹 단위의 리페어는, 고장 단위셀들의 개수가 임계값 미만인 메인 컬럼에 대해 수행된다. 임계값은, 도 4를 참조하여 설명한 바와 같이, 섭-어레이의 로우들의 개수를 L이라 하고 스페어 컬럼들의 개수를 S라 할 때, (L/S)를 초과하는 자연수로 설정할 수 있다. 본 예에서 섭-어레이의 로우들의 개수(L)는 "4"이고, 스페어 컬럼들의 개수(S)는 "2"이므로, 임계값은 (4/2)를 초과하는 자연수, 예컨대 "3"으로 설정할 수 있다.After the distribution of the fault unit cells is grasped and the row groups are allocated, repair is performed on the fault unit cells as described with reference to steps 530 and 540 of FIG. At this time, the repair may be performed as a hybrid repair in which the repair in the column unit and the repair in the low group unit are performed together. Specifically, the repair in the column unit is performed on the main column in which the number of fault unit cells is equal to or greater than the threshold value. On the other hand, repairs on a row group basis are performed on the main column where the number of fault unit cells is less than the threshold value. The threshold value can be set to a natural number exceeding (L / S) when the number of rows of the sub-array is L and the number of spare columns is S, as described with reference to FIG. In this example, since the number of rows L of the sub-array is "4" and the number S of spare columns is "2", the threshold value is a natural number exceeding (4/2) Can be set.
임계값으로서 "3"을 적용하면, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 3개의 고장 단위셀들(271-273)을 갖는 첫번째 메인 컬럼(컬럼 어드레스 "0")은 컬럼 단위의 리페어 대상이 된다. 마찬가지로 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼들 중 3개의 고장 단위셀들(276, 277, 278)을 갖는 두번째 메인 컬럼(컬럼 어드레스 "1") 또한 컬럼 단위의 리페어 대상이 된다. 반면에 임계값인 "3"보다 적은 개수의 고장 단위셀을 갖는 메인 컬럼들, 즉 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 제4 고장 단위셀(274)을 갖는 두번째 메인 컬럼(컬럼 어드레스 "1")과, 제5 고장 단위셀(275)을 갖는 n번째 메인 컬럼(컬럼 어드레스 "n-1")은 로우 그룹 단위의 리페어 대상이 된다.Applying " 3 " as the threshold value causes the first main column (column address " 0 ") having three fault unit cells 271-273 of the main columns of the first sub- ") Is a column-by-column repair target. Similarly, a second main column (column address " 1 ") having three
도 13을 참조하여 보다 구체적으로 설명하면, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "0"의 컬럼 어드레스를 갖는 첫번째 메인 컬럼은, 3개의 고장 단위셀들(271, 272, 273)을 갖는다. 이 첫번째 메인 컬럼은, 고장 단위셀들의 개수가 임계값인 "3" 이상이므로 컬럼 단위의 리페어 대상에 해당된다. 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "0"의 컬럼 어드레스를 갖는 첫번째 메인 컬럼의 모든 메인 단위셀들은 제1 섭-어레이(sub-array 0)(210)의 스페어 컬럼들 중 하나, 예컨대 제1 스페어 컬럼(SC0)의 단위셀들로 대체된다. 즉 도면에서 화살표(641)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 첫번째 로우의 정상 단위셀(281)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 첫번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(642)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 두번째 로우의 제1 고장 단위셀(271)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 두번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(643)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 세번째 로우의 제2 고장 단위셀(272)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 세번째 로우의 스페어 단위셀로 대체된다. 또한 도면에서 화살표(644)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 네번째 로우의 제3 고장 단위셀(273)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)의 네번째 로우의 스페어 단위셀로 대체된다.13, the first main column having a column address of " 0 " among the main columns of the first sub-array 0 (210) is divided into three
마찬가지로, 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼들 중 "1"의 컬럼 어드레스를 갖는 두번째 메인 컬럼도, 3개의 고장 단위셀들(276, 277, 278)을 갖는다. 이 메인 컬럼 또한, 임계값인 "3" 이상의 고장 단위셀들의 개수를 가짐으로써, 컬럼 단위의 리페어 대상에 해당된다. 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼들 중 "1"의 컬럼 어드레스를 갖는 두번째 메인 컬럼의 모든 메인 단위셀들은 제2 섭-어레이(sub-array 1)(220)의 스페어 컬럼들 중 하나, 예컨대 제1 스페어 컬럼(SC0)의 단위셀들로 대체된다. 즉 도면에서 화살표(645)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 첫번째 로우의 제6 고장 단위셀(276)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 첫번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(646)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 두번째 로우의 제7 고장 단위셀(277)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 두번째 로우의 스페어 단위셀로 대체된다. 도면에서 화살표(647)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 세번째 로우의 제8 고장 단위셀(278)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 세번째 로우의 스페어 단위셀로 대체된다. 또한 도면에서 화살표(648)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 네번째 로우의 정상 단위셀(278)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)의 네번째 로우의 스페어 단위셀로 대체된다.Similarly, a second main column having a column address of " 1 " in the main columns of the second sub-array 1 (220) also has three
도 14를 참조하면, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "1"의 컬럼 어드레스를 갖는 두번째 메인 컬럼은, 1개의 제4 고장 단위셀(274)을 갖는다. 이 두번째 메인 컬럼은, 임계값인 "3"보다 작은 개수의 고장 단위셀을 가짐으로써, 로우 그룹 단위의 리페어 대상에 해당된다. 마찬가지로, 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들 중 "(n-1)"의 컬럼 어드레스를 갖는 n번째 메인 컬럼도, 1개의 제5 고장 단위셀(275)을 갖는다. 이 n번째 메인 컬럼 또한, 임계값인 "3"보다 작은 개수의 고장 단위셀을 가짐으로써, 로우 그룹 단위의 리페어 대상에 해당된다.Referring to Fig. 14, the second main column having the column address of " 1 " in the main columns of the
먼저 제1 로우 그룹 내에 1개의 제5 고장 단위셀(275)을 갖는 n번째 메인 컬럼에 대해서도 로우 그룹 단위의 리페어가 수행된다. 구체적으로 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)을 이용하여, 제1 섭-어레이(sub-array 0)(210)의 제1 로우 그룹의 제5 고장 단위셀(275)을 포함하는 n번째 메인 컬럼을 리페어시킨다. 리페어가 로우 그룹 단위로 수행되므로, n번째 컬럼의 모든 메인 단위셀들이 제2 스페어 컬럼(SC1)의 모든 스페어 단위셀들로 대체되지 않고, 제1 로우 그룹 내의 메인 단위셀들만 제2 스페어 컬럼(SC1-0)의 동일한 로우의 스페어 단위셀들로 대체된다. 이에 따라 도면에서 화살표들(651, 652)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 첫번째 로우의 정상 단위셀(283)과 세번째 로우의 제5 고장 단위셀(275)이, 각각 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)의 첫번째 로우 및 세번째 로우의 스페어 단위셀로 대체된다.Group repair is performed for the n-th main column having one fifth
제1 섭-어레이(sub array 0)(210)의 제1 로우 그룹에 대한 로우 그룹 단위의 리페어 동작은 제2 섭-어레이(sub-array 1)(220)의 제1 로우 그룹에 대해서도 동일하게 수행될 수 있다. 이에 따라, 도면에서 화살표(653)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 제1 로우 그룹에 속하는 n번째 메인 컬럼의 메인 단위셀들 중 첫번째 로우의 정상 단위셀(284)은, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)의 첫번째 로우의 스페어 단위셀로 대체될 수 있다. 그리고 도면에서 화살표(654)로 나타낸 바와 같이, 제2 섭-어레이(sub-array 1)(220)의 제1 로우 그룹에 속하는 n번째 메인 컬럼의 메인 단위셀들 중 세번째 로우의 정상 단위셀(285)은, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)의 세번째 로우의 스페어 단위셀로 대체될 수 있다.The repair operation on the row group basis for the first row group of the
도 15를 참조하면, 제1 로우 그룹에 대한 리페어가 수행되면, 제2 로우 그룹 내에 제4 고장 단위셀(274)을 갖는 두번째 메인 컬럼에 대해 로우 그룹 단위의 리페어가 수행된다. 구체적으로 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)을 이용하여, 제1 섭-어레이(sub-array 0)(210)의 제2 로우 그룹의 제4 고장 단위셀(274)을 포함하는 두번째 메인 컬럼을 리페어시킨다. 리페어가 로우 그룹 단위로 수행되므로,두번째 컬럼의 모든 메인 단위셀들이 제2 스페어 컬럼(SC1)의 모든 스페어 단위셀들로 대체되지 않고, 제2 로우 그룹 내의 메인 단위셀들만 제2 스페어 컬럼(SC1)의 동일한 로우의 스페어 단위셀들로 대체된다. 이에 따라 도면에서 화살표들(661, 662)로 나타낸 바와 같이, 제1 섭-어레이(sub-array 0)(210)의 두번째 메인 컬럼의 두번째 로우의 제4 고장 단위셀(274)과 네번째 로우의 정상 단위셀(286)이, 각각 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)의 두번째 로우 및 네번째 로우의 스페어 단위셀로 대체된다.Referring to FIG. 15, when repair for the first row group is performed, row group basis repair is performed for the second main column having the fourth
제1 섭-어레이(sub array 0)(210)의 제2 로우 그룹에 대한 로우 그룹 단위의 리페어 동작은 제2 섭-어레이(sub-array 1)(220)의 제2 로우 그룹에 대해서도 동일하게 수행될 수 있다. 그러나 본 예의 경우, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼(컬럼 어드레스 "1")은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)으로 컬럼 단위로 이미 리페어된 상태이다. 따라서 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼에 대해서는 로우 그룹 단위의 리페어가 생략될 수 있다.The repair operation on the row group basis for the second row group of the
고장 단위셀을 갖는 메인 컬럼에 대한 리페어를 수행한 후에는, 리페어된 메인 컬럼의 컬럼 어드레스를 스페어 컬럼 리맵 스토리지(500)를 이용하여 컬럼 어드레스를 리맵핑하는 과정을 수행한다. 일 예에서 컬럼 어드레스 리맵핑은, 컬럼 단위의 리페어가 이루어진 메인 컬럼에 대해 수행할 수 있고, 이어서 로우 그룹 단위의 리페어가 이루어진 메인 컬럼에 대해 수행할 수 있다. 그러나 이는 하나의 예로서 그 순서는 반대가 될 수도 있다.After the repair of the main column having the fault unit cell is performed, the column address of the repaired main column is remapped to the column address using the spare
도 16에 나타낸 바와 같이, 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제1 어드레스 저장 영역(511)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼(C11')의 컬럼 어드레스를 저장하는 영역으로 설정된다. 그리고 스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)의 제1 어드레스 저장 영역(521)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼(C22')의 컬럼 어드레스를 저장하는 영역으로 설정된다. 따라서 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제1 어드레스 저장 영역(511) 및 제2 저장소(520)의 제1 어드레스 저장 영역(521)은, 각각 제1 섭-어레이(sub-array 0)(210) 및 제2 섭-어레이(sub-array 1)(220)에 물리적으로 1:1로 할당된다.16, the first
컬럼 단위의 컬럼 어드레스 리맵핑 과정에 의해, 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)를 구성하는 제1 어드레스 저장 영역(511)에는, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼(C11')의 컬럼 어드레스인 "0"이 저장된다. 스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)를 구성하는 제1 어드레스 저장 영역(521)에는, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 의해 컬럼 단위의 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼(C22')의 컬럼 어드레스인 "1"이 저장된다.The first
컬럼 단위로 리페어된 메인 컬럼들의 컬럼 어드레스 리맵핑이 수행되면, 로우 그룹 단위로 리페어된 메인 컬럼들의 컬럼 어드레스 리맵핑이 수행된다. 이를 위해 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제2 어드레스 저장 영역(512)은, 제1 로우 그룹의 스페어 단위셀들에 의해 리페어된 제1 로우 그룹의 메인 단위셀들을 갖는 메인 컬럼의 컬럼 어드레스를 저장하는 영역으로 설정된다. 스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)의 제2 어드레스 저장 영역(522)은, 제2 로우 그룹의 스페어 단위셀들에 의해 리페어된 제2 로우 그룹의 메인 단위셀들을 갖는 메인 컬럼의 컬럼 어드레스를 저장하는 영역으로 설정된다. 따라서 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(520)의 제2 어드레스 저장 영역(512) 및 제2 저장소(520)의 제2 어드레스 저장 영역(522)은, 제1 섭-어레이(sub-array 0)(210)와 제2 섭-어레이(sub-array 1)(220)의 구분 없이, 각각 제1 로우 그룹 및 제2 로우 그룹에 가상적으로 할당된다.When the column address remapping of the main columns that are repaired in units of columns is performed, column address remapping of the repaired main columns is performed on a row group basis. To this end, the second
도 17에 나타낸 바와 같이, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(510)의 제2 어드레스 저장 영역(512)에는, 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 의해 제1 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 컬럼 어드레스인 "n-1"이 저장된다. 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제2 어드레스 저장 영역(512)에 저장되는 컬럼 어드레스 "n-1"은, 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)에 의해 제1 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제2 섭-어레이(sub-array 1)(220)의 n번째 메인 컬럼의 컬럼 어드레스와도 일치된다.17, the second
도 18에 나타낸 바와 같이, 스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)의 제2 어드레스 저장 영역(522)에는, 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 의해 제2 로우 그룹의 메인 단위셀들에 대한 리페어가 이루어진 제1 섭-어레이(sub-array 0)(210)의 두번째 메인 컬럼의 컬럼 어드레스인 "1"이 저장된다. 컬럼 어드레스 "1"을 갖는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼에 대해서는 로우 그룹 단위의 리페어가 이루어지지 않았으므로, 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼에 대한 컬럼 어드레스 리맵핑은 수행되지 않는다.18, in the second
도 19는 본 개시의 다른 예에 따라 리페어에 따른 컬럼 어드레스 리맵핑이 이루어진 스페어 컬럼 영역들과 스페어 컬럼 리맵 스토리지에 저장되는 컬럼 어드레스 정보를 나타내 보인 도면이다. 도 19를 참조하면, 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제1 어드레스 저장 영역(511)은, 제1 섭-어레이(sub-array 0)(210)의 제1 스페어 컬럼(SC0)에 컬럼 단위로 리페어된 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼의 컬럼 어드레스 정보에 할당된다. 제1 저장소(510)의 제1 어드레스 저장 영역(511)에 데이터 "0"이 저장되었다는 것은, "0"의 컬럼 어드레스를 갖는 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 모든 메인 단위셀들이 제1 스페어 컬럼 영역(232)의 제1 스페어 컬럼(SC0)의 모든 스페어 단위셀들로 대체되었다는 것을 의미한다. 즉 제1 스페어 컬럼 영역(232)의 제1 스페어 컬럼(SC0)의 스페어 단위셀들에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 첫번째 메인 컬럼의 메인 단위셀들은, 각각 "000"의 로우 어드레스 및 "0"의 컬럼 어드레스와, "001"의 로우 어드레스 및 "0"의 컬럼 어드레스와, "010"의 로우 어드레스 및 "0"의 컬럼 어드레스와, 그리고 "011"의 로우 어드레스 및 "0"의 컬럼 어드레스를 갖는다. 따라서 "0"의 컬럼 어드레스에 의해 지정된 메인 단위셀들 중 어느 하나의 로우의 메인 단위셀, 예컨대 "010"의 로우 어드레스 및 "0"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제1 어드레스 저장 영역(511)에 저장된 컬럼 어드레스 리맵핑 정보에 따라서, 제1 섭-어레이(sub-array 0)(210) 내에서 "0"의 컬럼 어드레스를 갖는 첫번째 메인 컬럼 대신에 제1 스페어 컬럼 영역(232)의 제1 스페어 컬럼(SC0)의 스페어 단위셀들 중 "010"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다.FIG. 19 is a diagram showing column address information stored in spare column regions and spare column remap storage in which column address re-mapping is performed according to another example of the present disclosure; FIG. 19, the first
스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)의 제1 어드레스 저장 영역(521)은, 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 컬럼 단위로 리페어된 제2 섭-어레이(sub-array 1)(220)의 메인 컬럼의 컬럼 어드레스에 할당된다. 제2 저장소(520)의 제1 어드레스 저장 영역(521)에 데이터 "1"이 저장되었다는 것은, "1"의 컬럼 어드레스를 갖는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 모든 메인 단위셀들이 제2 스페어 컬럼 영역(242)의 제1 스페어 컬럼(SC0)의 모든 스페어 단위셀들로 대체되었다는 것을 의미한다. 즉 제2 스페어 컬럼 영역(242)의 제1 스페어 컬럼(컬럼 어드레스 "SC0-1")의 스페어 단위셀들에 의해 대체되는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 메인 단위셀들은, 각각 "100"의 로우 어드레스 및 "1"의 컬럼 어드레스와, "101"의 로우 어드레스 및 "1"의 컬럼 어드레스와, "110"의 로우 어드레스 및 "1"의 컬럼 어드레스와, 그리고 "111"의 로우 어드레스 및 "1"의 컬럼 어드레스를 갖는다.The first
스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제2 어드레스 저장 영역(512)과 제2 저장소(520)의 제2 어드레스 저장 영역(522)은, 각각 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)에 로우 그룹 단위로 리페어된 제1 섭-어레이(sub-array 0)(210)의 메인 컬럼들의 컬럼 어드레스들 각각에 할당된다. 특히 제1 저장소(510)의 제2 어드레스 저장 영역(512)은, 제1 로우 그룹 단위로 리페어된 메인 컬럼의 컬럼 어드레스에 할당된다. 그리고 제2 저장소(520)의 제2 어드레스 저장 영역(522)은, 제2 로우 그룹 단위로 리페어된 메인 컬럼의 컬럼 어드레스에 할당된다.The second
구체적으로 제1 저장소(510)의 제2 어드레스 저장 영역(512)에 데이터 "n-1"이 저장되었다는 것은, "n-1"의 컬럼 어드레스를 갖는 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 메인 단위셀들 중 제1 로우 그룹의 메인 단위셀들이 제1 섭-어레이(sub-array 0)(210)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들로 대체되었다는 것을 의미한다. 이는 또한 "n-1"의 컬럼 어드레스를 갖는 제2 섭-어레이(sub-array 1)(220)의 n번째 메인 컬럼의 메인 단위셀들 중 제1 로우 그룹의 메인 단위셀들이 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들로 대체되었다는 것도 의미한다. 이에 따라 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 n번째 메인 컬럼의 제1 로우 그룹의 메인 단위셀들은, 각각 "000"의 로우 어드레스 및 "n-1"의 컬럼 어드레스와, 그리고 "010"의 로우 어드레스 및 "n-1"의 컬럼 어드레스를 갖는다. 마찬가지로 제2 스페어 컬럼 영역(242)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들에 의해 대체되는 제2 섭-어레이(sub-array 1)(220)의 n번째 메인 컬럼의 제1 로우 그룹의 메인 단위셀들은, 각각 "100"의 로우 어드레스 및 "n-1"의 컬럼 어드레스와, 그리고 "110"의 로우 어드레스 및 "n-1"의 컬럼 어드레스를 갖는다.Specifically, the fact that data "n-1" is stored in the second
따라서 "n-1"의 컬럼 어드레스에 의해 지정된 메인 단위셀들 중 제1 로우 그룹의 메인 단위셀들 중 어느 하나의 단위셀, 예컨대 "010"의 로우 어드레스 및 "n-1"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(500)의 제1 저장소(510)의 제2 어드레스 저장 영역(512)에 저장된 컬럼 어드레스 정보에 따라서, 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들 중 "010"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다. 또한 "n-1"의 컬럼 어드레스에 의해 지정된 제1 로우 그룹의 메인 단위셀들 중 제2 섭-어레이(sub-array 1)(220) 내의 제1 로우 그룹의 메인 단위셀들 중 어느 하나의 메인 단위셀, 예컨대 "110"의 로우 어드레스 및 "n-1"의 컬럼 어드레스의 메인 단위셀에 대한 읽기 명령이 발생되는 경우, 스페어 컬럼 리맵 스토리지(300)의 제1 저장소(310)의 제2 어드레스 저장 영역(312)에 저장된 컬럼 어드레스 정보에 따라서, 제2 스페어 컬럼 영역(242)의 제2 스페어 컬럼(SC1)의 제1 로우 그룹의 스페어 단위셀들 중 "110"의 로우 어드레스를 갖는 스페어 단위셀에 대해 읽기 동작이 수행된다.Therefore, the row address of any of the main unit cells of the first row group of the main unit cells specified by the column address of " n-1 ", for example, " 010 " When a read command for the main unit cell is generated, in accordance with the column address information stored in the second
유사하게 제2 저장소(520)의 제2 어드레스 저장 영역(522)에 데이터 "1"이 저장되었다는 것은, "1"의 컬럼 어드레스를 갖는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼의 단위셀들 중 제2 로우 그룹의 단위셀들이 제2 섭-어레이(sub-array 1)(220)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 스페어 단위셀들로 대체되었다는 것을 의미한다. 이에 따라 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 스페어 단위셀들에 의해 대체되는 제1 섭-어레이(sub-array 0)(210)의 두번째 메인 컬럼의 제2 로우 그룹의 단위셀들은, 각각 "001"의 로우 어드레스 및 "1"의 컬럼 어드레스와, 그리고 "011"의 로우 어드레스 및 "1"의 컬럼 어드레스를 갖는다.Similarly, the fact that the data " 1 " is stored in the second
지금까지 설명한 바와 같이, 하이브리드 컬럼 어드레스 리맵핑을 적용한 결과, 스페어 컬럼 리페어 스토리지(500)의 제2 저장소(520)의 제1 어드레스 저장 영역(521) 및 제2 어드레스 저장 영역(522)에 동일한 컬럼 어드레스가 중복되어 저장된다. 이는, 도 18을 참조하여 설명한 바와 같이, 컬럼 어드레스 "1"을 갖는 제1 섭-어레이(sub-array 0)(210)의 두번째 메인 컬럼이 로우 그룹 단위로 리페어된 반면, 동일한 컬럼 어드레스 "1"을 갖는 제2 섭-어레이(sub-array 1)(220)의 두번째 메인 컬럼은 컬럼 단위로 리페어되었기 때문에 발생되는 현상이다. 이 경우, "1"의 컬럼 어드레스를 갖는 메인 컬럼의 메인 단위셀들에 대한 읽기 요청시, 읽기 요청된 메인 컬럼이 컬럼 단위로 리페어된 상태인지, 아니면 그룹 단위로 리페어된 상태인지 구분할 수 없다.As described above, as a result of applying the hybrid column address remapping, the first and second
따라서 본 실시예에서는 스페어 컬럼 리페어 스토리지(500)의 제2 저장소(520)의 제1 어드레스 저장 영역(521) 및 제2 어드레스 저장 영역(522)에 동일한 컬럼 어드레스가 중복되어 저장되는 경우, 제2 섭-어레이(sub-array 1)(220)에 대해서는 컬럼 단위로의 리페어에 따른 컬럼 어드레스 리맵핑에 우선권을 부여한다. 이에 따라 제2 섭-어레이(sub-array 1)(220)에서 컬럼 어드레스 "1"을 갖는 메인 컬럼에 대한 읽기 요청이 발생되면, 스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)의 제1 어드레스 저장 영역(521) 및 제2 어드레스 자장 영역(522)에 동일한 컬럼 어드레스 "1"이 저장되어 있지만, 기설정된 우선권에 따라 제2 섭-어레이(sub-array 1)(220)에서 두번째 메인 컬럼 대신에 컬럼 단위로 리페어된 제2 섭-어레이(sub-array 1)(220)의 제1 스페어 컬럼(SC0)에 대해 읽기 동작을 수행한다. 반면에 제1 섭-어레이(sub-array 0)(210)에서 컬럼 어드레스 "1"을 갖는 메인 컬럼의 제2 로우 그룹에 속한 단위셀에 대한 읽기 요청이 발생되면, 스페어 컬럼 리맵 스토리지(500)의 제2 저장소(520)의 제2 어드레스 저장 영역(322)에 저장된 컬럼 어드레스 정보에 따라서, 로우 그룹 단위로 리페어된 제1 스페어 컬럼 영역(232)의 제2 스페어 컬럼(SC1)의 제2 로우 그룹의 단위셀에 대해 읽기 동작이 수행된다.Therefore, in the present embodiment, when the same column address is stored in the first
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.Although the embodiments of the present application as described above illustrate and describe the drawings, it is intended to illustrate what is being suggested in the present application and is not intended to limit what is presented in the present application in a detailed form.
100...메모리장치
200...데이터 저장 영역
210...제1 섭-어레이
220...제2 섭-어레이
231...제1 메인 컬럼 영역
232...제1 스페어 컬럼 영역
241...제2 메인 컬럼 영역
242...제2 스페어 컬럼 영역
300...스페어 컬럼 리맵 스토리지
310...제1 저장소
311, 321...제1 가상 어드레스 저장 영역
312, 322...제2 가상 어드레스 저장 영역
320...제2 저장소100 ...
210 ... first sub-array 220 ... second sub-array
231 ... first
241 ... second
300 ... spare
311, 321 ... First virtual address storage area
312, 322 ... second virtual address storage area
320 ... Second storage
Claims (21)
상기 스페어 컬럼들에 의해 리페어되는 메인 컬럼들의 컬럼 어드레스 정보를 저장하는 복수개의 저장소들을 갖되, 상기 저장소들 각각은 복수개의 어드레스 저장 영역들을 갖는 스페어 컬럼 리맵 스토리지를 포함하되,
상기 스페어 컬럼 리맵 스토리지의 복수개의 저장소들 중 적어도 어느 하나의 저장소는,
상기 복수개의 섭-어레이들 중 어느 하나의 섭-어레이 내의 스페어 컬럼에 의해 컬럼 단위로 리페어되는 상기 어느 하나의 섭-어레이 내의 메인 컬럼의 컬럼 어드레스 정보를 저장하는 제1 어드레스 저장 영역; 및
상기 어느 하나의 섭-어레이 내의 스페어 컬럼에 의해 로우 그룹 단위로 리페어되는 상기 어느 하나의 섭-어레이 내의 메인 컬럼의 컬럼 어드레스 정보를 저장하는 제2 어드레스 저장 영역 포함하는 메모리 장치.Each sub-array including a plurality of sub-arrays, each sub-array having a plurality of main columns and spare columns; And
A plurality of depots for storing column address information of main columns to be repaired by the spare columns, each of the depots including a spare column remap storage having a plurality of address storage areas,
At least one of the plurality of repositories of the spare column remap storage,
A first address storage area for storing column address information of a main column in any one of the sub-arrays to be repaired on a column-by-column basis by a spare column in any sub-array of the plurality of sub-arrays; And
And a second address storage area for storing column address information of a main column in any one of the sub-arrays to be repaired in a row group unit by a spare column in any one of the sub-arrays.
상기 복수개의 섭-어레이들 각각은, 복수개의 로우들 및 복수개의 메인 컬럼들의 교차점들에 각각 배치되는 메인 단위셀과, 상기 복수개의 로우들 및 복수개의 스페어 컬럼들의 교차점들에 각각 배치되는 스페어 단위셀을 포함하는 메모리 장치.The method according to claim 1,
Each of the plurality of sub-arrays includes a main unit cell arranged at each of intersections of a plurality of rows and a plurality of main columns, and a plurality of spare units arranged at intersections of the plurality of rows and the plurality of spare columns Cell.
상기 복수개의 섭-어레이들 각각은, 동일한 개수의 메인 컬럼들 및 동일한 개수의 스페어 컬럼들을 포함하는 메모리 장치.3. The method of claim 2,
Wherein each of the plurality of sub-arrays comprises the same number of main columns and the same number of spare columns.
상기 복수개의 저장소들 각각이 갖는 상기 어드레스 저장 영역들의 개수는 상기 복수개의 섭-어레이들 각각이 갖는 스페어 컬럼들의 개수와 동일한 메모리 장치.The method according to claim 1,
Wherein the number of address storage areas of each of the plurality of reservoirs is equal to the number of spare columns of each of the plurality of sub-arrays.
상기 컬럼 단위로 리페어되는 메인 컬럼은, 상기 메인 컬럼의 모든 메인 단위셀들이 스페어 컬럼의 모든 스페어 단위셀들로 대체되고, 그리고
상기 로우 그룹 단위로 리페어되는 메인 컬럼은, 상기 섭-어레이들 각각의 로우들 중 일부 로우들을 포함하는 상기 메인 컬럼의 어느 하나의 로우 그룹의 메인 단위셀들이 스페어 컬럼의 상기 어느 하나의 로우 그룹의 스페어 단위셀들로 대체되는 메모리 장치.The method according to claim 1,
In the main column that is repaired in units of columns, all the main unit cells of the main column are replaced by all the spare unit cells of the spare column,
Wherein the main column to be repaired in units of row groups includes one row group of main rows of any one row group of the main columns including some rows of rows of each sub- Wherein the spare unit cells are replaced by spare unit cells.
상기 컬럼 단위로 리페어되는 메인 컬럼은, 고장 단위셀들의 개수가 임계값 이상인 메인 컬럼으로 정의되고, 그리고
상기 로우 그룹 단위로 리페어되는 메인 컬럼은, 고장 단위셀들의 개수가 상기 임계값 미만인 메인 컬럼으로 정의되는 메모리 장치.6. The method of claim 5,
Wherein the main column to be repaired in the column unit is defined as a main column in which the number of fault unit cells is equal to or greater than a threshold value,
Wherein the main column to be repaired in the row group unit is defined as a main column in which the number of fault unit cells is less than the threshold value.
상기 임계값은, 상기 섭-어레이의 로우들의 개수를 L이라 하고 스페어 컬럼들의 개수를 S라 할 때, (L/S)를 초과하는 자연수로 설정되는 메모리 장치.The method according to claim 6,
Wherein the threshold is set to a natural number exceeding (L / S), where L is the number of rows of the sub-array and S is the number of spare columns.
상기 섭-어레이들은 서로 다른 제1 섭-어레이 및 제2 섭-어레이를 포함하고,
상기 제1 섭-어레이 및 제2 섭-어레이 각각은, 제1 로우 그룹 및 제2 로우 그룹을 포함하는 메모리 장치.The method according to claim 1,
The sub-arrays include different first sub-arrays and second sub-arrays,
Wherein each of the first sub-array and the second sub-array comprises a first row group and a second row group.
상기 제1 로우 그룹은 상기 제1 섭-어레이 및 제2 섭-어레이 각각의 복수개의 로우들 중 홀수번째 로우들을 포함하고, 그리고
상기 제2 로우 그룹은 상기 제1 섭-어레이 및 제2 섭-어레이 각각의 복수개의 로우들 중 짝수번째 로우들을 포함하는 메모리 장치.9. The method of claim 8,
Wherein the first row group comprises odd-numbered rows of the plurality of rows of each of the first sub-array and the second sub-array, and
Wherein the second row group comprises even-numbered rows of the plurality of rows of each of the first sub-array and the second sub-array.
상기 제1 로우 그룹의 메인 단위셀들 각각 및 스페어 단위셀들 각각의 로우 어드레스의 첫번째 비트값은, 상기 제2 로우 그룹의 메인 단위셀들 각각 및 스페어 단위셀들 각각의 로우 어드레스의 첫번째 비트값과 다른 이진값으로 구성되는 메모리 장치.9. The method of claim 8,
The first bit value of the row address of each of the main unit cells of the first row group and each of the spare unit cells is set to a first bit value of a row address of each of the main unit cells and spare unit cells of the second row group And another binary value.
상기 제1 로우 그룹의 메인 단위셀들 각각 및 스페어 단위셀들 각각의 로우 어드레스의 마지막 비트값은, 상기 제2 로우 그룹의 메인 단위셀들 각각 및 스페어 단위셀들 각각의 로우 어드레스의 마지막 비트값과 다른 이진값으로 구성되는 메모리 장치.11. The method of claim 10,
The last bit value of the row address of each of the main unit cells of the first row group and each of the spare unit cells is the last bit value of the row address of each of the main unit cells and the spare unit cells of the second row group And another binary value.
상기 제1 섭-어레이 및 제2 섭-어레이 각각의 메인 컬럼들 중, 고장 단위셀들의 개수가 임계값 이상인 메인 컬럼은 컬럼 단위로의 리페어가 수행되고, 그리고
상기 제1 섭-어레이 및 제2 섭-어레이 각각의 메인 컬럼들 중, 고장 단위셀들의 개수가 임계값 미만인 메인 컬럼은 상기 제1 로우 그룹 및 제2 로우 그룹 단위로의 리페어가 수행되는 메모리 장치.9. The method of claim 8,
In a main column in which the number of fault unit cells is equal to or greater than a threshold value among the main columns of each of the first sub-array and the second sub-array, repairs are performed in units of columns,
Wherein a main column in which the number of fault unit cells is less than a threshold among the main columns of each of the first sub-array and the second sub-array is a memory device in which repair is performed in units of the first row group and the second row group, .
상기 제1 섭-어레이 내의 메인 컬럼의 모든 메인 단위셀들이 상기 제1 섭-어레이의 제1 스페어 컬럼의 모든 스페어 단위셀들로 대체되고, 그리고
상기 제2 섭-어레이 내의 메인 컬럼의 모든 메인 단위셀들이 상기 제2 섭-어레이의 제1 스페어 컬럼의 모든 스페어 단위셀들로 대체되어 수행되는 메모리 장치.13. The method of claim 12, wherein the repair in the column-
All of the main unit cells of the main column in the first sub-array are replaced by all spare unit cells of the first sub-array of the first sub-array, and
And all main unit cells of the main column in the second sub-array are replaced with all spare unit cells of the first sub-array of the second sub-array.
상기 제1 섭-어레이 및 제2 섭-어레이 각각의 메인 컬럼의 메인 단위셀들 중 상기 제1 로우 그룹의 메인 단위셀들이 각각 상기 제1 섭-어레이 및 제2 섭-어레이 각각의 제2 스페어 컬럼의 스페어 단위셀들 중 상기 제1 로우 그룹의 스페어 단위셀들로 대체되고, 그리고
상기 제1 섭-어레이 및 제2 섭-어레이 각각의 메인 컬럼의 메인 단위셀들 중 상기 제2 로우 그룹의 메인 단위셀들이 각각 상기 제1 섭-어레이 및 제2 섭-어레이 각각의 제2 스페어 컬럼의 스페어 단위셀들 중 상기 제2 로우 그룹의 스페어 단위셀들로 대체되어 수행되는 메모리 장치.14. The method of claim 13, wherein the repair in the row group unit comprises:
The main unit cells of the first row group among the main unit cells of the main column of each of the first sub-array and the second sub-array are respectively connected to the first sub-array and the second spare Is replaced with the spare unit cells of the first row group among the spare unit cells of the column, and
The main unit cells of the second row group among the main unit cells of the main column of each of the first sub-array and the second sub-array are respectively connected to the first sub- And replacing the spare unit cells of the second row group among the spare unit cells of the column.
상기 스페어 컬럼 리맵 스토리지는 제1 저장소 및 제2 저장소를 포함하고,
상기 제1 저장소의 제1 어드레스 저장 영역에는, 상기 제1 섭-어레이의 메인 컬럼들 중 컬럼 단위의 리페어가 수행된 제1 메인 컬럼의 컬럼 어드레스 정보가 저장되고,
상기 제1 저장소의 제2 어드레스 저장 영역에는, 상기 제1 섭-어레이의 메인 컬럼들 중 제1 로우 그룹 내에 고장 단위셀을 포함하는 제2 메인 컬럼의 컬럼 어드레스 정보가 저장되고,
상기 제2 저장소의 제1 어드레스 저장 영역에는, 상기 제2 섭-어레이의 메인 컬럼들 중 컬럼 단위의 리페어가 수행된 제3 메인 컬럼의 컬럼 어드레스 정보가 저장되며, 그리고
상기 제2 저장소의 제2 어드레스 저장 영역에는, 상기 제1 섭-어레이의 메인 컬럼들 중 제2 로우 그룹 내에 고장 단위셀을 포함하는 제4 메인 컬럼의 컬럼 어드레스 정보가 저장되는 메모리 장치.15. The method of claim 14,
Wherein the spare column remap storage comprises a first storage and a second storage,
The first address storage area of the first storage stores column address information of the first main column in which repair of the column of the main columns of the first sub-array is performed,
The column address information of the second main column including the fault unit cell is stored in the first row group of the main columns of the first sub-array in the second address storage area of the first storage,
The column address information of the third main column in which the repair of the column of the main columns of the second sub-array is performed is stored in the first address storage area of the second storage,
And a column address information of a fourth main column including a fault unit cell is stored in a second row group of the main columns of the first sub-array in the second address storage region of the second storage.
상기 제2 저장소의 제1 어드레스 저장 영역 및 제2 어드레스 저장 영역에 동일한 컬럼 어드레스 정보가 저장되는 경우, 상기 컬럼 어드레스에 해당하는 제2 섭-어레이의 메인 컬럼은 컬럼 단위로 리페어된 것으로 설정하는 메모리 장치.16. The method of claim 15,
Array in which the same column address information is stored in the first address storage area and the second address storage area of the second storage, the main column of the second sub-array corresponding to the column address is set as a column- Device.
상기 스페어 컬럼 리맵 스토리지의 복수개의 저장소들 중 적어도 어느 하나의 저장소에, 컬럼 단위로의 리페어가 수행된 메인 컬럼의 컬럼 어드레스 정보와, 로우 그룹 단위로의 리페어가 수행된 메인 컬럼의 컬럼 어드레스 정보가 저장되도록 하는 단계를 포함하는 메모리 장치의 컬럼 어드레스 리맵핑 방법.A method of remapping column addresses in a memory device comprising a data storage area having a plurality of sub-arrays each having a plurality of main columns and spare columns, and a spare column remap storage having a plurality of reservoirs,
Column address information of a main column in which repair in column units is performed and column address information of a main column in which repair in a row group is performed are stored in at least any one of a plurality of reservoirs of the spare column remap storage And storing the column address in the memory device.
상기 복수개의 섭-어레이들 중 제1 섭-어레이 및 제2 섭-어레이 각각의 복수개의 로우들을 제1 로우 그룹 및 제2 로우 그룹으로 한정하는 단계;
상기 제1 섭-어레이의 메인 컬럼들 중 고장 단위셀들의 개수가 상기 임계값 이상인 제1 메인 컬럼의 모든 메인 단위셀들을 상기 제1 섭-어레이의 제1 스페어 컬럼의 모든 스페어 단위셀들로 대체시키는 컬럼 단위의 리페어를 수행하는 단계;
상기 제2 섭-어레이의 메인 컬럼들 중 고장 단위셀들의 개수가 상기 임계값 이상인 제2 메인 컬럼의 모든 메인 단위셀들을 상기 제2 섭-어레이의 제1 스페어 컬럼의 모든 스페어 단위셀들로 대체시키는 컬럼 단위의 리페어를 수행하는 단계;
상기 제1 섭-어레이의 메인 컬럼들 중 고장 단위셀들의 개수가 상기 임계값 미만이면서 상기 고장 단위셀이 상기 제1 로우 그룹에 포함되는 제3 메인 컬럼의 제1 로우 그룹의 메인 단위셀 및 고장 단위셀을 상기 제1 섭-어레이의 제2 스페어 컬럼의 제1 로우 그룹의 스페어 단위셀들로 대체시키는 로우 그룹 단위의 리페어를 수행하는 단계;
상기 제1 섭-어레이의 메인 컬럼들 중 고장 단위셀들의 개수가 상기 임계값 미만이면서 상기 고장 단위셀이 상기 제2 로우 그룹에 포함되는 제4 메인 컬럼의 제2 로우 그룹의 메인 단위셀 및 고장 단위셀을 상기 제1 섭-어레이의 제2 스페어 컬럼의 제2 로우 그룹의 스페어 단위셀들로 대체시키는 로우 그룹 단위의 리페어를 수행하는 단계를 더 포함하는 메모리 장치의 컬럼 어드레스 리맵핑 방법.18. The method of claim 17,
Limiting a plurality of rows of each of the first sub-array and the second sub-array of the plurality of sub-arrays to a first row group and a second row group;
Replacing all the main unit cells of the first main column having the number of faulty unit cells among the main columns of the first sub-array with the spare unit cells of the first spare column of the first sub- Performing a repair on a column basis;
Replacing all the main unit cells of the second main column having the number of fault unit cells among the main columns of the second sub-array with the spare unit cells of the first spare column of the second sub-array Performing a repair on a column basis;
The main unit cell of the first row group of the third main column in which the number of faulty unit cells among the main columns of the first sub-array is less than the threshold and the faulty unit cell is included in the first row group, Performing a repair in a row group unit in which a unit cell is replaced with spare unit cells in a first row group of a second spare column of the first sub-array;
The main unit cell of the second row group of the fourth main column in which the number of fault unit cells among the main columns of the first sub-array is less than the threshold value and the fault unit cell is included in the second row group, Group repair in which a unit cell is replaced with spare unit cells of a second row group of a second spare column of the first sub-array. ≪ Desc / Clms Page number 19 >
상기 어느 하나의 저장소에 컬럼 단위로의 리페어가 수행된 메인 컬럼의 컬럼 어드레스 정보가 저장되도록 하는 단계는, 상기 제1 저장소의 제1 어드레스 저장 영역에 상기 제1 메인 컬럼의 컬럼 어드레스 정보를 저장하고, 상기 제2 저장소의 제1 어드레스 저장 영역에 상기 제2 메인 컬럼의 컬럼 어드레스 정보를 저장하여 수행하고,
상기 어느 하나의 저장소에 로우 그룹 단위로의 리페어가 수행된 메인 컬럼의 컬럼 어드레스 정보가 저장되도록 하는 단계는, 상기 제1 저장소의 제2 어드레스 저장 영역에 상기 제3 메인 컬럼의 컬럼 어드레스 정보를 저장하고, 상기 제2 저장소의 제2 어드레스 저장 영역에 상기 제4 메인 컬럼의 컬럼 어드레스 정보를 저장하여 수행하는 메모리 장치의 컬럼 어드레스 리맵핑 방법.19. The method of claim 18,
The step of storing the column address information of the main column in which the repair is performed on a column by column basis may include storing column address information of the first main column in the first address storage area of the first storage, Storing the column address information of the second main column in a first address storage area of the second storage,
The step of storing the column address information of the main column, which has been repaired in units of row groups, in any one of the storage units, stores the column address information of the third main column in the second address storage area of the first storage And the column address information of the fourth main column is stored in the second address storage area of the second storage, thereby performing the column address rewriting.
상기 제2 저장소의 제1 어드레스 저장 영역 및 제2 어드레스 저장 영역에 동일한 컬럼 어드레스 정보가 저장되는 경우, 상기 컬럼 어드레스에 해당하는 제2 섭-어레이의 메인 컬럼은 컬럼 단위로 리페어된 것으로 설정하는 단계를 포함하는 메모리 장치의 컬럼 어드레스 리맵핑 방법.20. The method of claim 19,
Setting the main column of the second sub-array corresponding to the column address to be repaired in a column unit when the same column address information is stored in the first address storage area and the second address storage area of the second storage; Wherein the memory device is a memory device.
상기 제1 섭-어레이 및 제2 섭-어레이 각각의 복수개의 로우들 중 홀수번째 로우들을 상기 제1 로우 그룹으로 한정하고, 짝수번째 로우들을 상기 제2 로우 그룹으로 한정하여 수행하는 메모리 장치의 컬럼 어드레스 리맵핑 방법.19. The method of claim 18 wherein defining a plurality of rows of each of the first sub-array and the second sub-array into a first row group and a second row group comprises:
Arrays and limiting the odd-numbered rows of the plurality of rows of each of the first sub-array and the second sub-array to the first row group and the even-numbered rows to the second row group, / RTI >
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170125512A KR20190036381A (en) | 2017-09-27 | 2017-09-27 | Memory apparatus having SCRS and method of remapping column address in the memory apparatus |
US16/012,335 US10726939B2 (en) | 2017-09-27 | 2018-06-19 | Memory devices having spare column remap storages |
TW107130286A TWI775933B (en) | 2017-09-27 | 2018-08-30 | Memory devices having spare column remap storages |
CN201811113670.9A CN109584946B (en) | 2017-09-27 | 2018-09-25 | Storage device with spare remapping storage |
US16/903,065 US11200962B2 (en) | 2017-09-27 | 2020-06-16 | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170125512A KR20190036381A (en) | 2017-09-27 | 2017-09-27 | Memory apparatus having SCRS and method of remapping column address in the memory apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190036381A true KR20190036381A (en) | 2019-04-04 |
Family
ID=66105603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170125512A KR20190036381A (en) | 2017-09-27 | 2017-09-27 | Memory apparatus having SCRS and method of remapping column address in the memory apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20190036381A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210151221A (en) * | 2019-07-12 | 2021-12-13 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | Memory device providing bad column repair and method of operating same |
-
2017
- 2017-09-27 KR KR1020170125512A patent/KR20190036381A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210151221A (en) * | 2019-07-12 | 2021-12-13 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | Memory device providing bad column repair and method of operating same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9177668B2 (en) | Method and apparatus for bit cell repair | |
US8769356B2 (en) | Bad page management in memory device or system | |
US9165680B2 (en) | Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks | |
US8913451B2 (en) | Memory device and test method thereof | |
US8477547B2 (en) | Semiconductor memory device and method of operating the same | |
US11621050B2 (en) | Semiconductor memory devices and repair methods of the semiconductor memory devices | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
CN102216913A (en) | Replacing defective memory blocks in response to external addresses | |
CN114530189A (en) | Chip repairing method, chip repairing device and chip | |
US6762965B2 (en) | Method for integrating imperfect semiconductor memory devices in data processing apparatus | |
US9230692B2 (en) | Apparatuses and methods for mapping memory addresses to redundant memory | |
US20120269018A1 (en) | Memory system having memory and memory controller and operation method thereof | |
KR20190036381A (en) | Memory apparatus having SCRS and method of remapping column address in the memory apparatus | |
CN113450862A (en) | Memory device and memory device operation method | |
JPH10506212A (en) | Memory management | |
US7437627B2 (en) | Method and test device for determining a repair solution for a memory module | |
JPH076597A (en) | Processing method of fault element in memory | |
JP2019057340A (en) | Memory system and memory control method | |
US20080192543A1 (en) | Method and Apparatus for Selecting Redundant Memory Cells | |
KR20190036380A (en) | Memory apparatus having SCRS and method of remapping column address in the memory apparatus | |
CN109935268B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2002512416A (en) | Apparatus having redundant memory cells and method for accessing redundant memory cells | |
KR100369498B1 (en) | Integrated memory with redundancy function | |
CN116434823A (en) | Memory, test method thereof and memory test system | |
US20010026498A1 (en) | Memory configuration having a circuit for determining the activated memory array |