KR20190035102A - Tape for semiconductor - Google Patents

Tape for semiconductor Download PDF

Info

Publication number
KR20190035102A
KR20190035102A KR1020170123939A KR20170123939A KR20190035102A KR 20190035102 A KR20190035102 A KR 20190035102A KR 1020170123939 A KR1020170123939 A KR 1020170123939A KR 20170123939 A KR20170123939 A KR 20170123939A KR 20190035102 A KR20190035102 A KR 20190035102A
Authority
KR
South Korea
Prior art keywords
semiconductor
tape
resin
adhesive layer
wafer
Prior art date
Application number
KR1020170123939A
Other languages
Korean (ko)
Other versions
KR101982197B1 (en
Inventor
오승배
김종민
Original Assignee
에스케이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨 주식회사 filed Critical 에스케이씨 주식회사
Priority to KR1020170123939A priority Critical patent/KR101982197B1/en
Publication of KR20190035102A publication Critical patent/KR20190035102A/en
Application granted granted Critical
Publication of KR101982197B1 publication Critical patent/KR101982197B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22Plastics; Metallised plastics
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J161/00Adhesives based on condensation polymers of aldehydes or ketones; Adhesives based on derivatives of such polymers
    • C09J161/04Condensation polymers of aldehydes or ketones with phenols only
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29Laminated material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • C09J2201/622
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

The present relates to a tape for a semiconductor. The tape introduces an aromatic compound having a specific structure into an adhesive layer, has a wider range of elastic modulus when dicing or grinding semiconductor wafers by controlling the content of the aromatic compound to an appropriate level, and minimizes damage to a chip because of easy shock absorption during a grinding process or a dicing process since the elastic modulus can be maintained at an appropriate level. In addition, chemical resistance and heat resistance can be increased by including the aromatic compound, thereby being usefully used in the production of semiconductor devices.

Description

반도체용 테이프{TAPE FOR SEMICONDUCTOR}TAPE FOR SEMICONDUCTOR

실시예는 반도체용 테이프에 관한 것이다.The embodiment relates to a tape for semiconductor.

반도체 웨이퍼는 박막화 추세로 인해 웨이퍼의 두께가 50 내지 100㎛, 또는 50㎛ 이하 수준으로 얇아짐에 따라 반도체 웨이퍼의 가공 방법은 웨이퍼를 그라인딩(연삭)한 다음 웨이퍼를 자르는 기존의 공법(Dicing After Grinding;DAG)에서 웨이퍼를 자른 다음 그라인딩하는 공법(Dicing Before Grinding;DBG)으로 전향되고 있다. As semiconductor wafers become thinner at a thickness of 50 to 100 탆 or 50 탆 or less due to the trend of thinning, semiconductor wafers are processed by grinding (grinding) wafers and then dicing after grinding ; DAG), and then turning to a dicing before grinding (DBG) method.

DBG 공법이란, 범프(Bump)와 회로가 형성된 웨이퍼를 하프 커팅 다이서(Dicer)로 웨이퍼 상의 스트리트(이면) 상에 홈을 형성한 후, 홈이 형성된 면에 점착력을 갖는 테이프를 부착한 다음 백그라인딩을 실시하여 칩으로 분리하는 방법을 말한다. 이때, 사용되는 테이프를 DBG 반도체용 테이프(Back Grinding Tape)라고 하며, 범프 대신 와이어를 적용한 기존에 사용하던 반도체용 테이프와는 다르다. The DBG method is a method in which a wafer on which a bump and a circuit are formed is formed into a groove on a street (back surface) on a wafer by a half cutting dicer, a tape having adhesive force is attached to the groove- Grinding and separating into chips. At this time, the tape to be used is called a back grinding tape for DBG semiconductor, which is different from a conventional semiconductor tape in which wires are used instead of bumps.

전자기기의 경박단소 요구에 따라 반도체도 점점 더 작고 얇아지는 추세이며, 이와 연동하여 그라인딩 공정에서 연마해야 할 웨이퍼의 두께값(연마량)도 커지는 추세이다. 반면, 반도체의 신호처리량은 증가하고 빠른 처리속도가 요구되고 있어, 회로구조는 밀집(집적)되고 복잡해지고 있다. DBG용 반도체용 테이프는 이러한 요구에 대응하기 위해 더 복합해진 반도체 회로(예: 범프구조 등)를 보호하고 더 얇게 그라인딩 할 수 있으며, 연마 후에도 개개의 칩이 손상없이, 다음 공정을 위해 일정하게 배열된 상태를 유지하는 역할을 수행한다. Semiconductors also tend to become smaller and thinner depending on the requirements of thin and light electronic devices, and the thickness value (polishing amount) of the wafers to be polished in the grinding process tends to increase in conjunction with these trends. On the other hand, the signal processing amount of semiconductors is increased and a high processing speed is required, so that the circuit structure is concentrated and becomes complicated. To meet this demand, semiconductor tapes for DBG can be used to protect semiconductor chips (such as bump structures) that have become more complex and can be thinned more thinly. Even after polishing, individual chips can be arrayed uniformly And maintains the state of the state.

반도체 공정에 사용되는 DBG용 반도체용 테이프는 오염에 강해야하고, 점착제 성분이 웨이퍼 상에 잔류하지 않아야 한다. 이에, 당업계에서는 DBG용 반도체용 테이프 제품 등급별로 로트 넘버(LOT NO.)가 표시된 것, 테이프 외관에 긁힘 등의 손상이 없고, 절단면, 권취면, 외관 등의 불량 및/또는 오염이 없는 것을 사용한다.The semiconductor tape for DBG used in semiconductor processing must be resistant to contamination and the adhesive component should not remain on the wafer. Accordingly, in the related art, it is known that a lot number (LOT NO.) Is indicated for each tape grade of semiconductor for DBG, that there is no damage such as scratches on the outer surface of the tape and that there is no defect and / or contamination such as a cut surface, use.

통상적인 반도체 공정에서 웨이퍼 연삭 공정시에는 높은 점착강도가 요구되고, 칩 박리시에는 낮은 점착강도가 요구된다. 따라서, 종래기술에서는 자외선에 의해 경화되는 자외선 경화성 점착제(층)을 갖는 테이프를 많이 사용하고 있다. 자외선 경화성의 점착제층을 갖는 테이프는 자외선 조사 전에는 높은 점착강도를 가져 웨이퍼와 강하게 결합하여 웨이퍼 유지력이 우수하고, 자외선 조사 후에는 경화됨으로써 점착력이 저하되어 반도체 칩의 박리가 용이하다(일본공개특허공보 평성9-298173호). 그러나, 이러한 점착 물성이 요구되는 테이프는 박리 후 칩에 점착제 성분이 완전히 제거되지 않고 잔류함으로써 칩의 불량을 발생시킬 수 있다는 단점이 있다. A high adhesive strength is required in a wafer grinding process in a typical semiconductor process, and a low adhesive strength is required in chip separation. Therefore, in the prior art, a tape having an ultraviolet ray-curable pressure-sensitive adhesive (layer) which is cured by ultraviolet rays is often used. The tape having the ultraviolet ray hardenable pressure sensitive adhesive layer has a high adhesive strength before being irradiated with ultraviolet rays, and is strongly bonded to the wafer and is excellent in wafer retention, and after being irradiated with ultraviolet rays, it hardens to lower the adhesive force, 9-298173). However, a tape requiring such adhesive property has a disadvantage in that after the peeling, the adhesive component is not completely removed from the chip and remains, thereby causing defective chip.

또한, 최근에는 반도체 웨이퍼가 박막화되고 있는 추세여서 웨이퍼를 다이싱할 때, 또는 하프커팅하고 그라인딩한 후에도 범프와 회로가 형성된 면을 보호해야할 필요가 있다. 특히, 박막화된 웨이퍼는 작은 강도에도 쉽게 깨질 수 있기 때문에 다이싱, 또는 그라인딩 시 테이프가 충격을 완충시키는 역할도 해야한다. Further, in recent years, there is a tendency that the semiconductor wafer is thinned, and it is necessary to protect the surface on which the bumps and the circuit are formed even when the wafer is diced or after half-cutting and grinding. In particular, thinned wafers can easily break even with small intensities, so the tape must also serve to buffer shocks during dicing or grinding.

일본공개특허공보 평성9-298173호Japanese Patent Application Laid-Open No. 9-298173

따라서, 실시예는 특정 구조의 방향족 화합물을 점착층에 도입함으로써, 탄성율의 조절 범위가 넓어 다이싱 또는 그라인딩 공정 시 칩 보호 및 충격완화에 용이할 뿐만 아니라, 내화학성, 내열성 등의 물성이 우수한 반도체용 테이프를 제공하고자 한다. Therefore, by introducing an aromatic compound having a specific structure into the adhesive layer, the embodiment has a wide range of adjustment of the modulus of elasticity, which facilitates chip protection and shock mitigation during the dicing or grinding process, and is also excellent in properties such as chemical resistance and heat resistance To provide a tape for use.

실시예는 기재층 및 상기 기재층의 일면에 형성되는 점착층을 포함하고, 상기 점착층이 하기 화학식 1로 표시되는 반복단위를 갖는 방향족 화합물을 포함하는 반도체용 테이프를 제공한다:An embodiment provides a tape for a semiconductor comprising a base layer and an adhesive layer formed on one surface of the base layer, wherein the adhesive layer comprises an aromatic compound having a repeating unit represented by the following formula 1:

[화학식 1][Chemical Formula 1]

Figure pat00001
Figure pat00001

상기 식에서,In this formula,

R1 내지 R3은 각각 독립적으로 C1-10 알킬렌 또는 C6-10 아릴렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6- 10아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있다.R 1 to R 3 are each independently a C 1-10 alkylene or C 6-10 arylene, hydrogen, hydroxy, and C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6- 10 aryloxy, nitro, amine, and halogen.

실시예는 기재층, 및 상기 기재층의 일면에 형성되는 점착층을 포함하는 반도체용 테이프를 제공하는 단계; 반도체 웨이퍼의 일면에 상기 반도체용 테이프를 접착시키는 단계; 및 상기 반도체 웨이퍼의 타면을 연마하는 단계를 포함하는 반도체 소자의 제조방법에 있어서, 상기 점착층이 상기 화학식 1로 표시되는 반복단위를 갖는 방향족 화합물을 포함하는 반도체 소자의 제조방법을 제공한다.An embodiment provides a method of manufacturing a semiconductor device, comprising the steps of: providing a tape for semiconductor comprising a base layer and an adhesive layer formed on one surface of the base layer; Bonding the semiconductor tape to one surface of the semiconductor wafer; And polishing the other surface of the semiconductor wafer, wherein the adhesive layer comprises an aromatic compound having a repeating unit represented by the formula (1).

실시예의 반도체용 테이프는 점착층에 특정 구조의 방향족 화합물을 도입하고, 상기 방향족 화합물의 함량을 적정 수준으로 조절함으로써 반도체 웨이퍼 다이싱 또는 그라인딩 시 보다 넓은 범위의 탄성율을 가질 수 있고, 적정 수준으로 탄성율을 유지할 수 있어 그라인딩 공정 또는 다이싱 공정 시 충격 흡수가 용이하므로 칩의 손상을 최소화할 수 있다. 또한, 상기 방향족 화합물을 포함함으로써 내화학성 및 내열성 또한 향상시킬 수 있으므로, 반도체 소자 제조 시 유용하게 사용될 수 있다.The semiconductor tape of the embodiment can have a wider range of elastic modulus when dicing or grinding a semiconductor wafer by introducing an aromatic compound having a specific structure into the adhesive layer and adjusting the content of the aromatic compound to an appropriate level, So that damage to the chip can be minimized since the shock absorption is easy during the grinding process or the dicing process. Further, since the chemical resistance and heat resistance can be improved by including the aromatic compound, it can be usefully used in the production of semiconductor devices.

도 1은 실시예에 따른 반도체 소자의 제조방법을 나타낸 모식도이다.
도 2는 실시예 2의 반도체용 테이프를 사용하여 시험예 3에서 웨이퍼 그라인딩 공정을 수행한 후 칩의 두께를 촬영한 사진이다.
1 is a schematic view showing a method of manufacturing a semiconductor device according to an embodiment.
Fig. 2 is a photograph of the thickness of a chip after the wafer grinding process is performed in Test Example 3 using the semiconductor tape of Example 2. Fig.

실시예는 기재층 및 상기 기재층의 일면에 형성되는 점착층을 포함하고, 상기 점착층이 하기 화학식 1로 표시되는 반복단위를 갖는 방향족 화합물을 포함하는 반도체용 테이프를 제공한다:An embodiment provides a tape for a semiconductor comprising a base layer and an adhesive layer formed on one surface of the base layer, wherein the adhesive layer comprises an aromatic compound having a repeating unit represented by the following formula 1:

[화학식 1][Chemical Formula 1]

Figure pat00002
Figure pat00002

상기 식에서,In this formula,

R1 내지 R3은 각각 독립적으로 C1-10 알킬렌 또는 C6-10 아릴렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6-10 아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있다.R 1 to R 3 are each independently a C 1-10 alkylene or C 6-10 arylene, hydrogen, hydroxy, and C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6- 10 aryloxy, nitro, amine, and halogen.

구체적으로, 상기 R1 및 R3은 각각 독립적으로 C1-10 알킬렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6-10 아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있고, 상기 R2는 C6-10 아릴렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6- 10아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있다. Specifically, each of R 1 and R 3 is independently C 1-10 alkylene, and is hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6-10 aryloxy , Nitro, amine and halogen, and R 2 is C 6-10 arylene, which may be substituted with at least one substituent selected from the group consisting of hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6- 10 aryloxy, and it may have one or more substituents selected from the group consisting of nitro, halogen and amines.

보다 구체적으로, R1 및 R3은 각각 독립적으로 C1-6 알킬렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, 및 C6-10 아릴옥시로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있고, 상기 R2

Figure pat00003
,
Figure pat00004
,
Figure pat00005
,
Figure pat00006
또는
Figure pat00007
이고, R4, R4', R5, R6, R6', 및 R7은 각각 독립적으로, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6-10 아릴옥시, 니트로, 아민 또는 할로겐일 수 있다. More specifically, R 1 and R 3 are each independently C 1-6 alkylene and are selected from the group consisting of hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, and C 6-10 aryl Oxy, and R < 2 > may have one or more substituents selected from the group consisting of
Figure pat00003
,
Figure pat00004
,
Figure pat00005
,
Figure pat00006
or
Figure pat00007
And, R 4, R 4 ', R 5, R 6, R 6', and R 7 are each independently, hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6-10 aryloxy, nitro, amine or halogen.

보다 더 구체적으로, 상기 R1 및 R3은 각각 독립적으로 C1-4 알킬렌이고, 히드록시 및 C6-10 아릴옥시로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있으며, 상기 R2

Figure pat00008
,
Figure pat00009
,
Figure pat00010
,
Figure pat00011
또는
Figure pat00012
일 수 있다. More specifically, R 1 and R 3 are each independently C 1-4 alkylene, may have one or more substituents selected from the group consisting of hydroxy and C 6-10 aryloxy, and R 2 is
Figure pat00008
,
Figure pat00009
,
Figure pat00010
,
Figure pat00011
or
Figure pat00012
Lt; / RTI >

상기 방향족 화합물은 예컨대, 유기용매 중에서 촉매 존재하에 비나프톨(binaphthol)을 지방족 화합물 또는 방향족 고리 화합물 및 1,3,5-트리옥산과 반응(노볼락 반응)시킴으로써 제조될 수 있다.The aromatic compound can be prepared, for example, by reacting binaphthol with an aliphatic compound or an aromatic ring compound and 1,3,5-trioxane in the presence of a catalyst in an organic solvent (novolak reaction).

상기 방향족 화합물은 점착층 총 중량을 기준으로 1 내지 40 중량%, 5 내지 40 중량%, 5 내지 30 중량%, 5 내지 20 중량%의 양으로 포함될 수 있다. 상기 함량 범위 내일 때, 점착층을 구성하는 수지의 균일도가 적정 수준으로 유지될 수 있고, 탄성율 및 내열성 측면에서도 보다 우수하다.The aromatic compound may be contained in an amount of 1 to 40 wt%, 5 to 40 wt%, 5 to 30 wt%, and 5 to 20 wt% based on the total weight of the adhesive layer. When the content is within the above range, the uniformity of the resin constituting the adhesive layer can be maintained at an appropriate level, and the elasticity and heat resistance are also excellent.

상기 방향족 화합물은 1,000 내지 20,000g/mol, 또는 3,000 내지 8,000g/mol의 중량평균분자량을 가질 수 있다. 점착층은 상기 방향족 화합물의 중량평균분자량이 클수록 점착력이 향상되기 때문에 일정 수준 이상의 중량평균분자량을 가져야 하지만, 제한없이 커지는 경우 테이프 박리 후에도 점착제 성분이 웨이퍼 상에 잔류하여 칩 불량이 발생할 수 있다. 이에, 상기 범위 내일 때 테이프의 탄성율을 향상시키면서 점착력을 유지할 수 있다. The aromatic compound may have a weight average molecular weight of 1,000 to 20,000 g / mol, or 3,000 to 8,000 g / mol. The pressure-sensitive adhesive layer should have a weight average molecular weight higher than a certain level as the weight average molecular weight of the aromatic compound is increased as the weight average molecular weight of the aromatic compound is increased. However, if the aromatic compound has a larger weight average molecular weight than a certain level, the adhesive component may remain on the wafer after peeling off the tape. Thus, the adhesive strength can be maintained while improving the modulus of elasticity of the tape within the above range.

상기 점착층의 두께는 10 내지 50㎛, 또는 10 내지 30㎛일 수 있고, 상기 범위 내일 때, 웨이퍼에 점착제 잔사가 남는 것을 방지할 수 있다. The thickness of the adhesive layer may be 10 to 50 占 퐉, or 10 to 30 占 퐉, and the adhesive residue may be prevented from remaining on the wafer within the above range.

상기 점착층은 아크릴 수지, 에폭시 수지, 우레탄 수지, 에스터 수지, 초산비닐 수지 등을 더 포함할 수 있고, 구체적으로, 아크릴 수지, 에스터 수지 등을 포함할 수 있다. The adhesive layer may further include an acrylic resin, an epoxy resin, a urethane resin, an ester resin, a vinyl acetate resin, and the like, and may specifically include an acrylic resin, an ester resin, and the like.

상기 반도체용 테이프의 기재층은 당업계에서 통상적으로 사용하는 수지들을 사용할 수 있고, 예컨대, 상기 기재층은 폴리에틸렌 테레프탈레이트 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리우레탄 수지, 폴리염화비닐 수지, 아크릴 수지 및 아마이드 수지로 이루어진 군에서 선택된 1종 이상의 수지를 포함할 수 있고, 구체적으로, 폴리에틸렌 테레프탈레이트 수지를 포함할 수 있다. The base layer of the semiconductor tape may be a resin commonly used in the art. For example, the base layer may be formed of a resin such as a polyethylene terephthalate resin, a polyethylene resin, a polypropylene resin, a polyurethane resin, a polyvinyl chloride resin, And an amide resin, and may specifically include a polyethylene terephthalate resin.

상기 기재층의 두께는 30 내지 150㎛, 50 내지 120㎛, 또는 75 내지 100㎛일 수 있고, 상기 범위 내일 때, 반도체용 테이프 전체의 적정 탄성율을 확보할 수 있고, 코팅 시 롤 감김 등의 작업성을 향상시킬 수 있다. The thickness of the base layer may be 30 to 150 탆, 50 to 120 탆, or 75 to 100 탆. When the thickness is within the above range, the appropriate modulus of elasticity of the whole semiconductor tape can be ensured. It is possible to improve the property.

나아가, 상기 반도체용 테이프는 상기 기재층 및 점착층 사이에 완충층을 더 포함할 수 있다. 상기 완충층은 당업계에서 통상적으로 사용하는 것이면 제한하지 않으며, 예컨대 아크릴레이트계 화합물을 포함하는 수지, 또는 수지 조성물로 이루어질 수 있다. 구체적으로, 상기 완충층은 아크릴레이트계 화합물로서 예컨대, 부틸 아크릴레이트, 메틸메타크릴레이트, 히드록시에틸 아크릴레이트 등을 포함할 수 있다. Furthermore, the semiconductor tape may further include a buffer layer between the base layer and the adhesive layer. The buffer layer is not limited as long as it is commonly used in the art, and may be made of, for example, a resin containing an acrylate compound or a resin composition. Specifically, the buffer layer may include, for example, butyl acrylate, methyl methacrylate, hydroxyethyl acrylate and the like as the acrylate compound.

상기 완충층의 두께는 10 내지 300㎛, 50 내지 300㎛, 50 내지 200㎛, 또는 80 내지 150㎛일 수 있다. 상기 범위 내일 때, 칩의 손상을 최소화할 수 있다.The thickness of the buffer layer may be 10 to 300 탆, 50 to 300 탆, 50 to 200 탆, or 80 to 150 탆. Within this range, damage to the chip can be minimized.

실시예에 따른 반도체용 테이프는 다음과 같은 방법으로 제조될 수 있다. The tape for semiconductor according to the embodiment can be manufactured by the following method.

구체적으로, 폴리에틸렌 수지, 폴리프로필렌 수지 등의 폴리올레핀계 수지, 폴리에틸렌 테레프탈레이트 수지, 폴리우레탄 수지, 폴리염화비닐 수지, 아크릴 수지, 아마이드 수지 또는 이들의 혼합물을 포함하는 기재층(또는 기재필름)을 준비하고, 상기 기재층의 일면에 점착층(및 완충층) 형성용 수지 조성물을 코팅하고 건조함으로써 제조될 수 있다. 기재층, 점착층 및 완충층에 사용되는 수지의 종류 등은 앞서 설명한 바와 같다. Specifically, a substrate layer (or substrate film) comprising a polyolefin resin such as polyethylene resin or polypropylene resin, polyethylene terephthalate resin, polyurethane resin, polyvinyl chloride resin, acrylic resin, amide resin or a mixture thereof is prepared And coating a resin composition for forming an adhesive layer (and a buffer layer) on one surface of the substrate layer and drying the resin composition. The types of the resin used for the base layer, the adhesive layer and the buffer layer are as described above.

상기 코팅 방법은 당업계에 널리 공지된 방법이면 제한없이 사용될 수 있으며, 예를 들어, 콤마 코팅, 스핀-온-코팅, 슬릿 코팅, 바(Bar) 코팅 또는 스프레이 코팅법 등을 사용할 수 있고, 코팅 후 길게 연결되어 있는 건조 챔버를 통과시킴으로써 건조될 수 있다. The coating method can be used without limitation as long as it is well known in the art. For example, a comma coating, a spin-on coating, a slit coating, a bar coating or a spray coating may be used. And then passed through a drying chamber that is long connected.

이렇게 제조된 반도체용 테이프는 50 내지 700㎛, 50 내지 500㎛, 100 내지 500㎛, 또는 100 내지 300㎛의 두께를 가질 수 있다. The semiconductor tape thus manufactured may have a thickness of 50 to 700 占 퐉, 50 to 500 占 퐉, 100 to 500 占 퐉, or 100 to 300 占 퐉.

상술한 바와 같이, 실시예의 반도체용 테이프는 점착층에 특정 구조의 방향족 화합물을 도입하고, 상기 방향족 화합물의 함량을 적정 수준으로 조절함으로써 반도체 웨이퍼 다이싱 또는 그라인딩 시 보다 넓은 범위의 탄성율을 가질 수 있고, 적정 수준으로 탄성율을 유지할 수 있어 그라인딩 공정 또는 다이싱 공정 시 충격 흡수가 용이하므로 칩의 손상을 최소화할 수 있다. 또한, 상기 방향족 화합물을 포함함으로써 내화학성 및 내열성 또한 향상시킬 수 있으므로, 반도체 소자 제조 시, 예컨대, 반도체 웨이퍼의 그라인딩, 다이싱 등의 공정에서 유용하게 사용될 수 있다.As described above, the semiconductor tape of the embodiment can have a wider range of elastic modulus when dicing or grinding a semiconductor wafer by introducing an aromatic compound having a specific structure into the adhesive layer and adjusting the content of the aromatic compound to an appropriate level , The modulus of elasticity can be maintained at an appropriate level, so that damage to the chip can be minimized since the shock absorption is easy during the grinding process or the dicing process. Further, since the chemical resistance and heat resistance can be improved by including the aromatic compound, it can be usefully used in semiconductor device production, such as grinding and dicing of semiconductor wafers.

구체적으로, 실시예에 따른 반도체용 테이프는 25℃에서의 점착력 대비 50℃에서의 점착력이 50% 이상, 52% 이상, 50 내지 80%, 50 내지 70%, 또는 52 내지 70%일 수 있다(시험예 1 참조). Specifically, the adhesive tape for a semiconductor according to the embodiment may have an adhesive strength of 50% or more, 52% or more, 50 to 80%, 50 to 70% or 52 to 70% at 50 ° C as compared with the adhesive strength at 25 ° C See Test Example 1).

또한, 실시예에 따른 반도체용 테이프의 25℃에서의 손실계수(tan δ25℃) 대비 50℃에서의 손실계수(tan δ50℃)의 비율(tan δ50℃/ tan δ25℃)은 0.3 미만, 0.25 미만, 0.1 내지 0.25, 0.1 내지 0.23, 또는 0.15 내지 0.21일 수 있다(시험예 2 참조). Further, in the ratio (tan δ 50 ℃ / tan δ 25 ℃) 0.3 of loss coefficient (tan δ 50 ℃) at 50 ℃ loss factor (tan δ 25 ℃) compared to at 25 ℃ of the tape for a semiconductor according to example , Less than 0.25, 0.1 to 0.25, 0.1 to 0.23, or 0.15 to 0.21 (see Test Example 2).

나아가, 실시예에 따른 반도체용 테이프는 반도체 웨이퍼의 일면에 부착한 후 백그라인딩 공정시 상기 반도체 웨이퍼의 잔류두께가 150㎛ 이하, 130㎛ 이하, 또는 150 내지 80㎛일 때 칩 손상율을 최소화할 수 있고, 예컨대, 칩 손상율이 3% 이하, 2.5% 이하, 2% 이하, 또는 1% 이하일 수 있다(시험예 3 참조). Furthermore, the semiconductor tape according to the embodiment has a minimum chip damage rate when the residual thickness of the semiconductor wafer is 150 μm or less, 130 μm or less, or 150 to 80 μm in the back grinding process after being attached to one surface of the semiconductor wafer For example, the chip damage rate may be 3% or less, 2.5% or less, 2% or less, or 1% or less (see Test Example 3).

또한, 실시예에 따른 반도체용 테이프를 하프-다이싱(Half-Dicing)한 반도체 웨이퍼의 일면에 부착한 후, 칩의 절단 시작점부터 연마(그라인딩) 깊이 종료점 방향으로 30㎛ 이상, 30 내지 60㎛, 또는 20 내지 50㎛의 두께가 되도록 연마하였을 때에도 칩 손상율을 최소화할 수 있고, 예컨대, 칩 손상율이 2% 이하, 1.5% 이하, 1% 이하, 0.01 내지 2%, 0.01 내지 1.5%, 또는 0.01 내지 1%일 수 있다(시험예 3 참조). 이때, 칩의 절단 시작점은 웨이퍼의 하프 커팅 다이싱된 지점을 의미하고, 연마 깊이 종료점은 웨이퍼의 타면으로부터 두께 방향으로 연마시 연마가 종료된 지점을 의미한다. Further, after attaching the semiconductor tape according to the embodiment to one surface of a half-diced semiconductor wafer, it is preferable that the thickness of the semiconductor tape is 30 占 퐉 or more, 30 to 60 占 퐉 The chip damage ratio can be reduced to 2% or less, 1.5% or less, 1% or less, 0.01 to 2%, 0.01 to 1.5% or less, Or from 0.01 to 1% (see Test Example 3). At this time, the cutting start point of the chip means a half-cutting dicing point of the wafer, and the polishing depth end point means a point at which polishing is finished in polishing from the other surface of the wafer in the thickness direction.

나아가, 실시예에 따른 반도체용 테이프를 반도체 웨이퍼의 일면에 부착하고, 상기 반도체 테이프가 부착된 웨이퍼의 타면을 그라인딩한 후의 잔존 두께의 편차, 구체적으로 복수개의 웨이퍼를 그라인딩한 후 남아있는 웨이퍼의 두께를 측정하였을 때 최대값과 최소값의 차이는 4㎛ 이하, 3.5㎛ 이하, 0.5 내지 4㎛, 0.5 내지 3.5㎛, 1 내지 4㎛, 또는 1 내지 3.5㎛일 수 있다(시험예 3 참조). Furthermore, the deviation of the remaining thickness after the semiconductor tape according to the embodiment is attached to one surface of the semiconductor wafer and the other surface of the wafer to which the semiconductor tape is attached is grasped, specifically, the thickness of the remaining wafer after grinding a plurality of wafers The difference between the maximum value and the minimum value may be 4 탆 or less, 3.5 탆 or less, 0.5 to 4 탆, 0.5 to 3.5 탆, 1 to 4 탆 or 1 to 3.5 탆 (see Test Example 3).

실시예는 앞서 설명한 반도체용 테이프를 포함하는 반도체 소자 및 이의 제조방법을 제공할 수 있다. The embodiment can provide the semiconductor device including the above-described semiconductor tape and the manufacturing method thereof.

구체적으로, 실시예는 기재층, 및 상기 기재층의 일면에 형성되는 점착층을 포함하는 반도체용 테이프를 제공하는 단계; 반도체 웨이퍼의 일면에 상기 반도체용 테이프를 접착시키는 단계; 및 상기 웨이퍼의 타면을 그라인딩(연마)하는 단계를 포함하는 반도체 소자의 제조방법에 있어서, 상기 점착층이 상기 화학식 1로 표시되는 반복단위를 갖는 방향족 화합물을 포함하는 반도체 소자의 제조방법을 제공한다. 이때, 상기 반도체용 테이프는 앞서 설명한 바와 같이 기재층 및 점착층 사이에 완충층을 더 포함할 수 있다. Specifically, the embodiment provides a tape for semiconductor comprising a base layer and an adhesive layer formed on one surface of the base layer; Bonding the semiconductor tape to one surface of the semiconductor wafer; And grinding (polishing) the other surface of the wafer, wherein the adhesive layer comprises an aromatic compound having a repeating unit represented by the formula (1) . At this time, as described above, the semiconductor tape may further include a buffer layer between the base layer and the adhesive layer.

도 1을 참조하면, 실시예는 웨이퍼의 스트리트 상에 하프 커팅 다이서로 홈을 형성하는 단계를 수행한다. 일반적으로는 다이싱에서 풀 커팅(full cutting)을 하지만, 상기 제조방법에서는 웨이퍼에 형성된 칩까지 하프 커팅을 수행한다. 이때, 상기 하프 커팅 다이싱된 지점을 칩의 절단 시작점으로 한다. Referring to FIG. 1, the embodiment performs a step of forming grooves between half-cutting dies on a street of a wafer. Generally, full cutting is performed in dicing, but in this manufacturing method, half-cutting is performed to chips formed on the wafer. At this time, the point where the half-cut dicing is performed is referred to as a cutting start point of the chip.

그 다음, 홈이 형성된 웨이퍼의 일면에 앞서 설명한 바와 같은 반도체용 테이프를 부착한다. 그 다음, 웨이퍼의 타면을 백그라인딩하여 칩이 분리될 때까지 그라인딩하는 단계를 수행한다. 그라인딩이 진행되어 하프 커팅한 홈에 도달하면 웨이퍼는 각각의 칩으로 분리될 수 있다. Next, a semiconductor tape as described above is attached to one surface of the grooved wafer. Then, a step of back grinding the other surface of the wafer and grinding is carried out until the chip is separated. When the grinding proceeds and reaches the half-cut groove, the wafer can be separated into individual chips.

이후 분리된 웨이퍼에서 테이프 제거 및 칩을 수득하기 위해, 분리된 웨이퍼를 인라인(in-line)으로 DBG 마운터로 반송하여 얼라이먼트를 하고, 그 후에 프레임에 마운트한 다음, 상기 테이프를 떼어내는 단계를 수행한다. Then, in order to remove the tape from the separated wafer and obtain a chip, the separated wafer is transferred in-line to the DBG mounter for alignment, then mounted on the frame, and then the tape is peeled off do.

이하, 하기 실시예에 의하여 본 발명을 더욱 상세하게 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐 본 발명의 범위가 이들만으로 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to the following examples. However, the following examples are intended to illustrate the present invention, but the scope of the present invention is not limited thereto.

제조예Manufacturing example 1 : 방향족 화합물의 제조 1: Preparation of aromatic compounds

[화학식 1-1][Formula 1-1]

Figure pat00013
Figure pat00013

Figure pat00014
Figure pat00014

온도계, 콘덴서 및 적가 깔대기가 구비된 500ml, 3구 둥근 플라스크를 100℃의 오일 항온조에 담그고, 교반과 가열을 자석-핫플레이트 위에서 진행하였으며, 콘덴서의 냉각수 온도는 10℃로 고정하였다. A 500 ml, three-necked round flask equipped with a thermometer, condenser and dropping funnel was immersed in an oil bath at 100 ° C, stirred and heated on a magnet-hot plate, and the cooling water temperature of the condenser was fixed at 10 ° C.

상기 플라스크에 0.26mol의 1,1'-비-2-나프톨(1,1'-Bi-2-Naphthol) 71.6g, 0.075mol의 하이드로퀴논 8.3g, 및 0.45mol의 1,3,5-트리옥산(1,3,5-Trioxane) 40.5g을 투입하고, 용매로서 시클로헥사논(Cyclohexanone) 128g을 넣어 용해시켰다. 그 다음, 촉매로서 38mmol의 파라톨루엔술폰산(p-Toluenesulfonic acid monohydrate) 7.1g을 첨가하고 교반하에 반응을 진행하였다. 이때, 반응기의 온도를 100℃로 유지시켰다.To the flask, 71.6 g of 0.26 mol of 1,1'-bi-2-naphthol (1,1'-Bi-2-Naphthol), 8.3 g of 0.075 mol of hydroquinone and 0.45 mol of 1,3,5- And 40.5 g of 1,3,5-trioxane were added thereto, and 128 g of cyclohexanone was dissolved therein as a solvent. Then, 7.1 g of 38 mmol of para-toluenesulfonic acid monohydrate as a catalyst was added and the reaction was carried out with stirring. At this time, the temperature of the reactor was maintained at 100 占 폚.

반응이 진행되는 동안에, 상기 반응 혼합물로부터 시료를 채취하여 그 시료의 중량평균분자량을 측정하였다. 원하는 중량평균분자량에 도달하였을 때를 반응 완료 시점으로 결정하였으며, 반응물을 상온에서 서서히 냉각하여 반응을 종료시켰다.During the reaction, a sample was taken from the reaction mixture and the weight average molecular weight of the sample was measured. When the desired weight average molecular weight was reached, the reaction time was determined as the completion time, and the reaction was gradually cooled at room temperature to terminate the reaction.

80:20 중량비의 노말헥산:에탄올 혼합용액 800g을 준비한 후, 여기에 상기에서 수득한 반응물을 교반 하에 적가하였다. 이때, 상등액을 제거하고 플라스크 바닥면에 응집된 중합체만을 분리하였다. 이어, 상기 중합체를 진공 오븐에서 80℃, 24시간 동안 건조시켜 잔류 용매와 불순물을 제거하여 상기 화학식 1-1의 반복단위를 포함하는 방향족 화합물을 수득하였다.800 g of an 80:20 weight ratio n-hexane: ethanol mixed solution was prepared, and then the reaction product obtained above was added dropwise with stirring. At this time, the supernatant was removed and only the aggregated polymer was separated from the bottom of the flask. Then, the polymer was dried in a vacuum oven at 80 DEG C for 24 hours to remove residual solvent and impurities to obtain an aromatic compound containing the repeating unit of the above formula (1-1).

수득한 화합물을 겔투과 크로마토그래피(Gel permeation chromatography, GPC)로 측정한 결과, 상기 화합물의 중량평균분자량은 4,300g/mol이고, 분산도는 1.9이었다.The obtained compound was measured by gel permeation chromatography (GPC). As a result, the compound had a weight average molecular weight of 4,300 g / mol and a degree of dispersion of 1.9.

제조예Manufacturing example 2 : 방향족 화합물의 제조 2: Preparation of aromatic compounds

[화학식 1-2][Formula 1-2]

Figure pat00015
Figure pat00015

Figure pat00016
Figure pat00016

온도계, 콘덴서 및 적가 깔대기가 구비된 500ml, 3구 둥근 플라스크를 120℃의 오일 항온조에 담그고, 교반과 가열을 자석-핫플레이트 위에서 진행하였으며, 콘덴서의 냉각수 온도는 10℃로 고정하였다. A 500 ml, three-necked round flask equipped with a thermometer, condenser and dropping funnel was immersed in a 120 ° C oil bath, stirred and heated on a magnet-hot plate, and the cooling water temperature of the condenser was fixed at 10 ° C.

상기 플라스크에 0.15mol의 1,1'-비-2-나프톨 43g, 0.15mol의 페놀 14.1g, 및 0.39mol의 1,3,5-트리옥산 35.1g을 투입하고, 용매로서 시클로헥사논 222g을 넣어 용해시켰다. 그 다음, 촉매로서 15mmol의 파라톨루엔술폰산 2.85g을 첨가하고 교반하에 반응을 진행하였다. 이때, 반응기의 온도를 120℃로 유지시켰다.43 g of 1,1'-non-2-naphthol, 14.1 g of 0.15 mol of phenol and 35.1 g of 0.39 mol of 1,3,5-trioxane were introduced into the flask, and 222 g of cyclohexanone And dissolved. Then, 2.85 g of 15 mmol of para-toluenesulfonic acid was added as a catalyst, and the reaction was carried out with stirring. At this time, the temperature of the reactor was maintained at 120 占 폚.

이하, 80:20 중량비의 노말헥산:에탄올 혼합용액을 600g 사용한 것을 제외하고는 제조예 1과 동일한 방법으로 상기 화학식 1-2의 반복단위를 포함하는 방향족 화합물을 수득하였다.An aromatic compound containing a repeating unit represented by the above formula 1-2 was obtained in the same manner as in Preparation Example 1, except that 600 g of a hexane: ethanol mixed solution of 80:20 by weight was used.

수득한 화합물을 겔투과 크로마토그래피로 측정한 결과, 상기 화합물의 중량평균분자량은 5,500g/mol이고, 분산도는 1.8이었다.The obtained compound was measured by gel permeation chromatography. As a result, the compound had a weight average molecular weight of 5,500 g / mol and a degree of dispersion of 1.8.

제조예Manufacturing example 3 : 방향족 화합물의 제조 3: Preparation of aromatic compounds

[화학식 1-3][Formula 1-3]

Figure pat00017
Figure pat00017

Figure pat00018
Figure pat00018

온도계, 콘덴서 및 적가 깔대기가 구비된 500ml, 3구 둥근 플라스크를 130℃의 오일 항온조에 담그고, 교반과 가열을 자석-핫플레이트 위에서 진행하였으며, 콘덴서의 냉각수 온도는 10℃로 고정하였다. A 500 ml, three-necked round flask equipped with a thermometer, condenser and dropping funnel was immersed in a 130 ° C oil bath, stirred and heated on a magnet-hot plate, and the cooling water temperature of the condenser was fixed at 10 ° C.

상기 플라스크에 0.25mol의 1,1'-비-2-나프톨 71.6g, 0.125mol의 1-나프톨(1-Naphthol) 18.0g, 및 0.45mol의 1,3,5-트리옥산 40.5g을 투입하고, 용매로서 시클로헥사논 137g을 넣어 용해시켰다. 그 다음, 촉매로서 38mmol의 파라톨루엔술폰산 7.1g을 첨가하고 교반하에 반응을 진행하였다. 이때, 반응기의 온도를 130℃로 유지시켰다.Into the flask, 71.6 g of 1,1'-non-2-naphthol, 0.125 mol of 1-naphthol and 18.0 g of 0.45 mol of 1,3,5-trioxane were introduced into the flask And 137 g of cyclohexanone as a solvent were added and dissolved. Then, 7.1 g of 38 mmol of para-toluenesulfonic acid as a catalyst was added and the reaction was carried out with stirring. At this time, the temperature of the reactor was maintained at 130 캜.

이하, 제조예 1과 동일한 방법으로 상기 화학식 1-3의 반복단위를 포함하는 방향족 화합물을 수득하였다.Then, an aromatic compound containing the repeating unit of the above formula 1-3 was obtained in the same manner as in Preparation Example 1.

수득한 화합물을 겔투과 크로마토그래피로 측정한 결과, 상기 화합물의 중량평균분자량은 7,400g/mol이고, 분산도는 2.1이었다.The obtained compound was measured by gel permeation chromatography. As a result, the compound had a weight average molecular weight of 7,400 g / mol and a dispersion degree of 2.1.

제조예Manufacturing example 4 : 기존 점착제 수지의 제조 4: Manufacture of conventional pressure-sensitive adhesive resin

주 수지(main resin)로 에스테르 디올기를 함유한 2 관능기 우레탄 아크릴레이트(상표명 UX3301, 중량평균분자량 8,000mg/mol, Nippon Kayaku사) 130g과 아크릴로일 모르폴린(상표명 ACMO, 고진사) 70g, 광개시제로 1-히드록시시클로헥실페닐케톤(상표명 Irgacure 184, 시바스페셜티 케미칼사) 7g을 혼합하여 액상의 수지를 제조하였다.130 g of bifunctional urethane acrylate (trade name UX3301, weight average molecular weight 8,000 mg / mol, Nippon Kayaku) containing ester diol group as the main resin, 70 g of acryloylmorpholine (trade name ACMO, Gojin) And 7 g of 1-hydroxycyclohexyl phenyl ketone (trade name Irgacure 184, Ciba Specialty Chemicals) were mixed to prepare a liquid resin.

실시예Example 1 : 반도체용 테이프의 제조 1: Manufacture of tape for semiconductor

제조예 1에서 제조된 방향족 화합물(화합물 1-1) 10 중량부, 및 제조예 4에서 제조된 기존의 점착제 수지 90 중량부를 믹서로 혼합한 다음, 페놀계 점착 부여제(Arakawa chemical industries Ltd)를 전체 수지 조성물 100중량부 대비 10중량부 이내로 혼합하여 점착제 수지 조성물을 제조하였다.10 parts by weight of the aromatic compound (Compound 1-1) prepared in Preparation Example 1 and 90 parts by weight of the conventional pressure-sensitive adhesive resin prepared in Preparation Example 4 were mixed with a mixer, and a phenolic tackifier (Arakawa chemical industries Ltd) Were mixed in an amount of 10 parts by weight or less based on 100 parts by weight of the total resin composition to prepare a pressure-sensitive adhesive resin composition.

그 다음, 상기 점착제 수지 조성물을 두께 75㎛의 PET(폴리에틸렌 테레프탈레이트; polyethylene terephthalate) 필름에 콤마 코팅 방식으로 두께 30㎛이 되도록 수 차례 코팅 및 건조하여 반도체용 테이프를 제조하였다. Then, the pressure-sensitive adhesive resin composition was coated on a polyethylene terephthalate (PET) film having a thickness of 75 μm several times to have a thickness of 30 μm by a comma coating method to produce a semiconductor tape.

실시예Example 2 내지 4 및  2 to 4 and 비교예Comparative Example 1 One

하기 표 1에 기재된 바와 같이, 제조예 2 및 3에서 제조된 방향족 화합물, 및/또는 제조예 4에서 제조된 기존의 점착제 수지를 사용한 것을 제외하고는, 실시예 1과 동일한 방법으로 반도체용 테이프를 제조하였다.Except that the aromatic compound prepared in Production Examples 2 and 3 and / or the conventional pressure-sensitive adhesive resin prepared in Production Example 4 were used as shown in the following Table 1, .

시험예Test Example 1 : 점착력 평가 1: Adhesion evaluation

상기 화학식 1로 표시되는 방향족 화합물을 포함하는 점착층의 점착력을 평가하기 위하여, 실시예 1 내지 4 및 비교예 1에서 제조된 반도체용 테이프를 Si 웨이퍼에 부착하고 상온(25℃)에 30분간 방치하여 안정화시켰다. 그 다음, 가열 챔버가 부착된 인장시험기를 이용하여 25℃ 및 50℃에서 10분간 방치한 후 점착력을 측정하고, 이들의 비율(ratio)를 구하였다.In order to evaluate the adhesive strength of the adhesive layer containing the aromatic compound represented by the formula (1), the semiconductor tapes prepared in Examples 1 to 4 and Comparative Example 1 were attached to a Si wafer and allowed to stand at room temperature (25 ° C) for 30 minutes Lt; / RTI > Then, after leaving for 10 minutes at 25 ° C and 50 ° C using a tensile tester equipped with a heating chamber, the adhesive strength was measured and the ratios thereof were determined.

이때, 상기 테이프에 대하여 상온(25℃)의 조건에서 KS 규격에 의거 180° peel test 시 점착력이 600gf/25mm이 되도록 조절하였다. 이는 상온에서의 점착력을 고정하여 상온 대비 고온에서의 점착력을 비교하기 위함이다. At this time, the tape was adjusted to have an adhesive force of 600 gf / 25 mm at 180 ° peel test according to KS standard under the condition of room temperature (25 ° C). This is to compare the adhesive strength at room temperature and at high temperature by fixing the adhesive force at room temperature.

구분division 구성Configuration 점착력(gf/25mm)Adhesion (gf / 25mm) 비율(%)
(50℃ 점착력
/25℃ 점착력)
ratio(%)
(50 ° C adhesion
/ 25 ℃ adhesion)
제조예 번호
/중량부
Manufacturing Example No.
/ Weight portion
25℃25 ℃ 50℃50 ℃
실시예1Example 1 1/101/10 4/904/90 600600 330330 5555 실시예2Example 2 2/102/10 4/904/90 600600 360360 6060 실시예3Example 3 3/103/10 4/904/90 600600 390390 6565 실시예4Example 4 1/201/20 4/804/80 600600 310310 5252 비교예1Comparative Example 1 -- 4/1004/100 600600 250250 4242

상기 표 1을 살펴보면, 실시예 1 내지 4에서 제조된 테이프는 비교예 1과 비교하여, 50℃ 점착력/25℃ 점착력 비율이 우수한 것을 알 수 있다. 상온에서 동일한 점착력을 갖더라도 고온에서는 다른 점착력을 가질 수 있는데, 이는 화학구조 및 온도에 따른 분자운동과 밀접한 관련이 있다. 구체적으로, 실시예의 테이프는 상기 화학식 1로 표시되는 방향족 화합물을 포함함으로써 고온에서 분자 운동이 보다 제한되고 조성물간의 가교를 통해 보다 높은 점착력을 나타낸 것으로 예상할 수 있다. Referring to Table 1, it can be seen that the tapes prepared in Examples 1 to 4 are superior in adhesive strength at 50 ° C / adhesive strength at 25 ° C, as compared with Comparative Example 1. Even if they have the same adhesion at room temperature, they can have different adhesion at high temperatures, which is closely related to the chemical structure and molecular motion depending on temperature. Specifically, it can be expected that the tape of the embodiment contains the aromatic compound represented by the above formula (1), so that the molecular motion at the high temperature is more restricted and the adhesive force is bridged between the compositions.

시험예Test Example 2 : 탄성력 평가-손실계수 측정 2: Evaluation of elastic force - Measurement of loss coefficient

상기 화학식 1로 표시되는 방향족 화합물을 포함하는 점착층의 탄성력을 알아보기 위하여, 실시예 1 내지 4 및 비교예 1의 반도체용 테이프를 시험예 1과 같은 방식으로 웨이퍼에 부착하여 준비하였다. 그 다음, 레오미터(Rheometer, tape in a hole 방식)를 이용하여 25℃ 및 50℃에서의 손실계수(tan δ)를 측정하고, 이들의 비율(ratio)를 구하였다.In order to examine the elasticity of the adhesive layer containing the aromatic compound represented by the formula 1, the semiconductor tapes of Examples 1 to 4 and Comparative Example 1 were prepared by adhering to the wafer in the same manner as in Test Example 1. Then, the loss coefficient (tan delta) at 25 DEG C and 50 DEG C was measured using a rheometer (tape in a hole method), and the ratios thereof were determined.

손실계수(tan δ)Loss factor (tan δ) 손실계수 비율
(tan δ50℃ / tan δ25℃)
Loss factor ratio
(tan δ 50 ° C / tan δ 25 ° C )
25℃25 ℃ 50℃50 ℃ 실시예1Example 1 0.370.37 0.070.07 0.1890.189 실시예2Example 2 0.340.34 0.060.06 0.1760.176 실시예3Example 3 0.320.32 0.050.05 0.1560.156 실시예4Example 4 0.380.38 0.080.08 0.2100.210 비교예1Comparative Example 1 0.400.40 0.100.10 0.2500.250

상기 표 2를 살펴보면, 실시예 1 내지 4에서 제조된 테이프는 비교예 1과 비교하여, 고온에서 손실계수가 작은 것을 알 수 있고, 이로부터 고온에서의 탄성율의 변화가 작아 칩 보호에 보다 용이할 것으로 예상된다. As can be seen from Table 2, the tapes prepared in Examples 1 to 4 have a smaller loss coefficient at high temperature than those of Comparative Example 1. From this, the change in elastic modulus at high temperature is small, .

시험예Test Example 3 : 웨이퍼 손상 유무 평가 3: Evaluation of wafer damage

실시예에서 제조된 반도체용 테이프에 의한 웨이퍼 손상 유무를 확인하기 위하여 하기 방법으로 실험을 진행하였다.Experiments were carried out in the following manner to confirm whether or not the wafer was damaged by the semiconductor tape manufactured in the examples.

8인치 웨이퍼(두께 730㎛)에 깊이(Depth) 180㎛, 및 7mmⅩ7mm(가로Ⅹ세로) 크기의 칩 300개를 형성한 후, 상기 실시예 1 내지 4 및 비교예 1의 반도체용 테이프를 라미네이터(Dynatech 사, 모델명 DT-ECS2030SL)를 사용하여 부착하였다. 그 다음, 백 그라인더(DISCO사, 모델명 DGP8760)를 사용하여 웨이퍼 이면을 두께 130㎛까지 그라인딩(연삭)한 후, 광학현미경을 이용하여 웨이퍼를 관찰하여 칩 손상 유무(및/또는 손상된 칩의 수) 및 칩의 손상율을 확인하였다. 그 결과를 하기 표 3에 나타내었다. 300 chips having a depth of 180 μm and a size of 7 mm × 7 mm (width X length) were formed on an 8-inch wafer (thickness 730 μm), and the semiconductor tapes of Examples 1 to 4 and Comparative Example 1 were laminated on a laminator Dynatech, Model DT-ECS2030SL). Then, the back surface of the wafer was ground (ground) to a thickness of 130 mu m using a back grinder (DISCO Co., model name DGP8760), and the wafer was observed using an optical microscope to determine whether chips were damaged (and / And damage rate of chip. The results are shown in Table 3 below.

또한, 상기 그라인딩된 웨이퍼의 칩을 ╋(십자) 형상으로 5 포인트씩 채취하여 연삭 후의 두께를 측정하고 평균값, 및 최대값-최소값의 차이를 구하였다. 그 결과를 하기 표 4 및 도 2(실시예 2의 반도체용 테이프를 사용한 경우의 칩 두께 사진)에 나타내었다. In addition, chips of the grinding wafers were collected in five points in a cross shape, and the thickness after grinding was measured. The average value and the difference between the maximum value and the minimum value were obtained. The results are shown in Table 4 and FIG. 2 (chip thickness photograph when the semiconductor tape of Example 2 is used).

손상유무
(및/또는 손상된 칩의 수)
Damaged or not
(And / or the number of damaged chips)
칩 손상율(%)Chip Damage Ratio (%)
실시예1Example 1 22 0.70.7 실시예2Example 2 1One 0.30.3 실시예3Example 3 -- 00 실시예4Example 4 33 1.01.0 비교예1Comparative Example 1 77 2.32.3

그라인딩 후 두께 평균(㎛)Thickness average after grinding (탆) 최대-최소 차이(㎛)Maximum-minimum difference (탆) 실시예1Example 1 133.8133.8 2.82.8 실시예2Example 2 135.3135.3 2.12.1 실시예3Example 3 134.5134.5 1.01.0 실시예4Example 4 134.3134.3 3.23.2 비교예1Comparative Example 1 133.2133.2 5.25.2

상기 표 3을 살펴보면, 실시예 1 내지 4에서 제조된 반도체용 테이프는 비교예 1과 비교하여 손상된 칩의 수가 적거나 전무하였고, 칩 손상율 또한 1% 이하의 매우 낮은 수준인 것을 알 수 있다.Referring to Table 3, it can be seen that the semiconductor tapes prepared in Examples 1 to 4 had a small number or fewer damaged chips and a chip damage ratio of 1% or less as compared with Comparative Example 1.

상기 표 4를 살펴보면, 실시예 1 내지 4에서 제조된 반도체용 테이프는 비교예 1의 테이프를 사용한 경우보다 그라인딩 후의 두께가 균일하였으며, 최대두께 및 최소두께의 차이도 적었다. 또한, 도 2를 살펴보면, 실시예 2의 반도체용 테이프를 사용한 경우 칩의 두께가 균일한 것을 확인할 수 있다.Referring to Table 4, the semiconductor tapes produced in Examples 1 to 4 had a uniform thickness after grinding, and a smaller difference between the maximum thickness and the minimum thickness than in the case of using the tape of Comparative Example 1. [ Further, referring to FIG. 2, it can be confirmed that the thickness of the chip is uniform when the semiconductor tape of Example 2 is used.

Claims (18)

기재층; 및
상기 기재층의 일면에 형성되는 점착층을 포함하고,
상기 점착층이 하기 화학식 1로 표시되는 반복단위를 갖는 방향족 화합물을 포함하는, 반도체용 테이프:
[화학식 1]
Figure pat00019

상기 식에서,
R1 내지 R3은 각각 독립적으로 C1-10 알킬렌 또는 C6-10 아릴렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6-10 아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있다.
A base layer; And
And an adhesive layer formed on one surface of the substrate layer,
Wherein the pressure-sensitive adhesive layer comprises an aromatic compound having a repeating unit represented by the following Formula 1:
[Chemical Formula 1]
Figure pat00019

In this formula,
R 1 to R 3 are each independently a C 1-10 alkylene or C 6-10 arylene, hydrogen, hydroxy, and C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6- 10 aryloxy, nitro, amine, and halogen.
제1항에 있어서,
상기 R1 및 R3은 각각 독립적으로 C1-10 알킬렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6- 10아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있고;
R2는 C6-10 아릴렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6-10아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 갖는, 반도체용 테이프.
The method according to claim 1,
Wherein R 1 and R 3 are each independently C 1-10 alkylene, hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6- 10 aryloxy, nitro, An amine and a halogen;
R 2 is C 6-10 arylene and is selected from the group consisting of hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6-10 aryloxy, nitro, And having at least one substituent selected.
제1항에 있어서,
상기 R1 및 R3은 각각 독립적으로 C1-6 알킬렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, 및 C6- 10아릴옥시로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있고,
상기 R2
Figure pat00020
,
Figure pat00021
,
Figure pat00022
,
Figure pat00023
또는
Figure pat00024
이고, R4, R4', R5, R6, R6', 및 R7은 각각 독립적으로, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6-10아릴옥시, 니트로, 아민 또는 할로겐인, 반도체용 테이프.
The method according to claim 1,
Wherein R 1 and R 3 are each independently C 1-6 alkylene, consisting of hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl and C 6- 10 aryloxy Lt; / RTI > may have one or more substituents selected from the group consisting of &
Wherein R < 2 &
Figure pat00020
,
Figure pat00021
,
Figure pat00022
,
Figure pat00023
or
Figure pat00024
And, R 4, R 4 ', R 5, R 6, R 6', and R 7 are each independently, hydrogen, hydroxy, C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6-10 aryloxy, nitro, amine or halogen.
제1항에 있어서,
상기 R1 및 R3은 각각 독립적으로 C1-4 알킬렌이고, 히드록시 및 C6-10 아릴옥시로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있으며,
상기 R2
Figure pat00025
,
Figure pat00026
,
Figure pat00027
,
Figure pat00028
또는
Figure pat00029
인, 반도체용 테이프.
The method according to claim 1,
Wherein R 1 and R 3 are each independently C 1-4 alkylene and may have one or more substituents selected from the group consisting of hydroxy and C 6-10 aryloxy,
Wherein R < 2 &
Figure pat00025
,
Figure pat00026
,
Figure pat00027
,
Figure pat00028
or
Figure pat00029
Insulated, semiconductor tapes.
제1항에 있어서,
상기 방향족 화합물이 점착층 총 중량을 기준으로 5 내지 40 중량%의 양으로 포함되는, 반도체용 테이프.
The method according to claim 1,
Wherein the aromatic compound is contained in an amount of 5 to 40% by weight based on the total weight of the adhesive layer.
제1항에 있어서,
상기 방향족 화합물이 1,000 내지 20,000g/mol의 중량평균분자량을 갖는, 반도체용 테이프.
The method according to claim 1,
Wherein the aromatic compound has a weight average molecular weight of 1,000 to 20,000 g / mol.
제1항에 있어서,
상기 점착층의 두께가 10 내지 50㎛인, 반도체용 테이프.
The method according to claim 1,
Wherein the adhesive layer has a thickness of 10 to 50 占 퐉.
제1항에 있어서,
상기 기재층이 폴리에틸렌 테레프탈레이트 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리우레탄 수지, 폴리염화비닐 수지, 아크릴 수지 및 아마이드 수지로 이루어진 군에서 선택된 1종 이상의 수지를 포함하는, 반도체용 테이프.
The method according to claim 1,
Wherein the base layer comprises at least one resin selected from the group consisting of a polyethylene terephthalate resin, a polyethylene resin, a polypropylene resin, a polyurethane resin, a polyvinyl chloride resin, an acrylic resin and an amide resin.
제1항에 있어서,
상기 기재층의 두께가 30 내지 150㎛인, 반도체용 테이프.
The method according to claim 1,
Wherein the base layer has a thickness of 30 to 150 占 퐉.
제1항에 있어서,
상기 반도체용 테이프가 상기 기재층 및 점착층 사이에 완충층을 더 포함하는, 반도체용 테이프.
The method according to claim 1,
Wherein the semiconductor tape further comprises a buffer layer between the base layer and the adhesive layer.
제1항에 있어서,
상기 반도체용 테이프의 25℃에서의 점착력 대비 50℃에서의 점착력이 50% 이상인, 반도체용 테이프.
The method according to claim 1,
Wherein the adhesive strength of the semiconductor tape at 50 DEG C to the adhesive strength at 25 DEG C is 50% or more.
제1항에 있어서,
상기 반도체용 테이프의 25℃에서의 손실계수(tan δ25℃) 대비 50℃에서의 손실계수(tan δ50℃)의 비율(tan δ50℃/ tan δ25℃)이 0.25 미만인, 반도체용 테이프.
The method according to claim 1,
The loss factor at 25 ℃ a semiconductor tape (tan δ 25 ℃) ratio (tan δ 50 ℃ / tan δ 25 ℃) of 0.25 is less than the tape for a semiconductor of the loss factor (tan δ 50 ℃) in preparation 50 ℃ .
제1항에 있어서,
상기 반도체용 테이프가, 반도체용 테이프를 반도체 웨이퍼의 일면에 부착한 후 백그라인딩시 상기 반도체 웨이퍼의 잔류두께가 80 내지 150㎛일 때 1% 이하의 칩 손상율을 가져오는, 반도체용 테이프.
The method according to claim 1,
Wherein the semiconductor tape brings about a chip damage ratio of 1% or less when the residual thickness of the semiconductor wafer is 80 to 150 탆 after backing after attaching the semiconductor tape to one surface of the semiconductor wafer.
제1항에 있어서,
상기 반도체용 테이프가, 반도체용 테이프를 하프-다이싱(Half-Dicing)한 반도체 웨이퍼의 일면에 부착한 후, 칩의 절단 시작점부터 연마 깊이 종료점 방향으로 30 내지 60㎛의 두께가 되도록 연마하였을 때 1% 이하의 칩 손상율을 가져오는, 반도체용 테이프.
The method according to claim 1,
The semiconductor tape was attached to one surface of a semiconductor wafer half-diced and then polished so as to have a thickness of 30 to 60 mu m in the direction from the cutting start point to the polishing depth end point of the semiconductor tape Gt; 1% < / RTI >
제1항에 있어서,
상기 반도체용 테이프를 웨이퍼의 일면에 부착하고, 상기 반도체용 테이프가 부착된 웨이퍼의 타면을 그라인딩하였을 때 그라인딩한 후의 잔존 두께의 편차가 4㎛ 이하인, 반도체용 테이프.
The method according to claim 1,
Wherein a deviation of the remaining thickness after grinding when the semiconductor tape is attached to one surface of the wafer and the other surface of the wafer to which the semiconductor tape is attached is 4 mu m or less.
기재층, 및 상기 기재층의 일면에 형성되는 점착층을 포함하는 반도체용 테이프를 제공하는 단계;
반도체 웨이퍼의 일면에 상기 반도체용 테이프를 접착시키는 단계; 및
상기 반도체 웨이퍼의 타면을 연마하는 단계를 포함하는 반도체 소자의 제조방법에 있어서,
상기 점착층이 하기 화학식 1로 표시되는 반복단위를 갖는 방향족 화합물을 포함하는, 반도체 소자의 제조방법:
[화학식 1]
Figure pat00030

상기 식에서,
R1 내지 R3은 각각 독립적으로 C1-10 알킬렌 또는 C6-10 아릴렌이고, 수소, 히드록시, C1-5 알킬, C1-5 알콕시, C6-10 아릴, C6- 10아릴옥시, 니트로, 아민 및 할로겐으로 이루어진 군으로부터 선택된 1개 이상의 치환기를 가질 수 있다.
Providing a semiconductor tape comprising a base layer and an adhesive layer formed on one surface of the base layer;
Bonding the semiconductor tape to one surface of the semiconductor wafer; And
And polishing the other surface of the semiconductor wafer,
Wherein the pressure-sensitive adhesive layer comprises an aromatic compound having a repeating unit represented by the following formula (1):
[Chemical Formula 1]
Figure pat00030

In this formula,
R 1 to R 3 are each independently a C 1-10 alkylene or C 6-10 arylene, hydrogen, hydroxy, and C 1-5 alkyl, C 1-5 alkoxy, C 6-10 aryl, C 6- 10 aryloxy, nitro, amine, and halogen.
제16항에 있어서,
상기 반도체용 테이프가 상기 기재층 및 점착층 사이에 완충층을 더 포함하는, 반도체 소자의 제조방법.
17. The method of claim 16,
Wherein the semiconductor tape further comprises a buffer layer between the base layer and the adhesive layer.
제16항에 있어서,
상기 반도체 웨이퍼의 일면이 복수개의 홈이 형성된 것이고,
상기 반도체 웨이퍼의 타면 연마시 상기 홈에 도달할 때까지 연마를 수행하는, 반도체 소자의 제조방법.
17. The method of claim 16,
Wherein one surface of the semiconductor wafer is formed with a plurality of grooves,
Wherein polishing is performed until reaching the groove at the other surface polishing of the semiconductor wafer.
KR1020170123939A 2017-09-26 2017-09-26 Tape for semiconductor KR101982197B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170123939A KR101982197B1 (en) 2017-09-26 2017-09-26 Tape for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170123939A KR101982197B1 (en) 2017-09-26 2017-09-26 Tape for semiconductor

Publications (2)

Publication Number Publication Date
KR20190035102A true KR20190035102A (en) 2019-04-03
KR101982197B1 KR101982197B1 (en) 2019-05-24

Family

ID=66165024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170123939A KR101982197B1 (en) 2017-09-26 2017-09-26 Tape for semiconductor

Country Status (1)

Country Link
KR (1) KR101982197B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298173A (en) 1996-05-02 1997-11-18 Lintec Corp Wafer protecting adhesive sheet
KR20090093878A (en) * 2008-02-29 2009-09-02 닛토덴코 가부시키가이샤 Adhesive sheet for grinding back surface of semiconductor wafer and method for grinding back surface of semiconductor wafer using the same
KR20140062984A (en) * 2012-11-15 2014-05-27 제일모직주식회사 Adhesive films for use of wafers backgrinding and a method for grinding wafers using the same
WO2015016641A1 (en) * 2013-07-31 2015-02-05 Skc Co., Ltd. Composition having high heat- and chemical-resistance and method for preparing protective thin film using same
JP2015218287A (en) * 2014-05-19 2015-12-07 古河電気工業株式会社 Adhesive film-integrated surface protection tape for use in grinding thin film, and method for manufacturing semiconductor chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298173A (en) 1996-05-02 1997-11-18 Lintec Corp Wafer protecting adhesive sheet
KR20090093878A (en) * 2008-02-29 2009-09-02 닛토덴코 가부시키가이샤 Adhesive sheet for grinding back surface of semiconductor wafer and method for grinding back surface of semiconductor wafer using the same
KR20140062984A (en) * 2012-11-15 2014-05-27 제일모직주식회사 Adhesive films for use of wafers backgrinding and a method for grinding wafers using the same
WO2015016641A1 (en) * 2013-07-31 2015-02-05 Skc Co., Ltd. Composition having high heat- and chemical-resistance and method for preparing protective thin film using same
JP2015218287A (en) * 2014-05-19 2015-12-07 古河電気工業株式会社 Adhesive film-integrated surface protection tape for use in grinding thin film, and method for manufacturing semiconductor chip

Also Published As

Publication number Publication date
KR101982197B1 (en) 2019-05-24

Similar Documents

Publication Publication Date Title
KR101375397B1 (en) Adhesive Sheet
EP1070347B1 (en) Semiconductor wafer processing tapes
EP1752507A1 (en) Pressure-sensitive adhesive sheet and process for preparing it
TWI535808B (en) Optical clear adhesive, dicing die bonding film, and semiconducting device
EP2154220B1 (en) Re-releasable adhesive agent and re-releasable adhesive sheet
KR101351622B1 (en) Dicing die bonding film
KR20100015292A (en) Dicing.die bonding film
KR20150135313A (en) Protective film formation composite sheet, protective film-equipped chip, and method for fabricating protective film-equipped chip
TW202035605A (en) Adhesive film, adhesive film with dicing tape and method for manufacturing semiconductor device
KR20190030667A (en) Dicing·die bonding sheet
JP2018115332A (en) Pressure-sensitive adhesive tape and production method of semiconductor device
KR20120023749A (en) Adhesive sheet and method for grinding back surface of semiconductor wafer
TWI616332B (en) Composite film for forming protective film, method for producing composite film for forming protective film, and method for producing wafer with protective film
KR101982197B1 (en) Tape for semiconductor
KR102545004B1 (en) Adhesive tape for radiation curing type dicing
KR20170029416A (en) Protective membrane forming film
KR101993399B1 (en) Tape for protecting semiconductor wafer
KR101982200B1 (en) Back grinding tape for protecting semiconductor wafer
JPH10310749A (en) Adhesive film for semiconductor wafer dicing, and dicing of semiconductor wafer
KR20170029417A (en) Protective membrane forming film
KR101362876B1 (en) Adhesive composition for dicing die bonding film
KR101806730B1 (en) Film including adhesive layer with different adhesive strength and elasticity and method thereof
KR102307328B1 (en) Uv curable fluorine-containing acrylic adhesive composition having low adhesion and excellent fouling resistant for semiconductor dicing and die bonding integral type die attach film and the method of manufacturing the same
KR20140139212A (en) Dicing die bonding film
CN111009488A (en) Dicing die bonding film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant