KR20190015657A - plasma processing apparatus and method for manufacturing semiconductor device using the same - Google Patents

plasma processing apparatus and method for manufacturing semiconductor device using the same Download PDF

Info

Publication number
KR20190015657A
KR20190015657A KR1020170098634A KR20170098634A KR20190015657A KR 20190015657 A KR20190015657 A KR 20190015657A KR 1020170098634 A KR1020170098634 A KR 1020170098634A KR 20170098634 A KR20170098634 A KR 20170098634A KR 20190015657 A KR20190015657 A KR 20190015657A
Authority
KR
South Korea
Prior art keywords
current
high frequency
phase difference
substrate
antennas
Prior art date
Application number
KR1020170098634A
Other languages
Korean (ko)
Other versions
KR102630343B1 (en
Inventor
이동협
우제헌
성덕용
이주호
이현주
전윤광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170098634A priority Critical patent/KR102630343B1/en
Priority to US15/723,837 priority patent/US10971333B2/en
Priority to CN201710993086.6A priority patent/CN107979909B/en
Publication of KR20190015657A publication Critical patent/KR20190015657A/en
Priority to US17/186,965 priority patent/US20210183618A1/en
Application granted granted Critical
Publication of KR102630343B1 publication Critical patent/KR102630343B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

Disclosed, in the present invention, is a plasma processing apparatus and a manufacturing method of a semiconductor device using the same. The manufacturing method comprises: a step of providing a first and a second high frequency power in a first and a second antenna, respectively; a step of changing a current phase difference between the first and the second high frequency power; a step of measuring a first and a second current flowing into the first and the second antenna to calculate a current ratio corresponding to a ratio of the second current to the first current; a step of determining whether there is a standard value in a current ratio; and a step of calculating a first current phase difference of the first and the second current in the current ratio of the standard value when the standard value is present.

Description

플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조방법{plasma processing apparatus and method for manufacturing semiconductor device using the same}[0001] The present invention relates to a plasma processing apparatus and a method of manufacturing a semiconductor device using the same,

본 발명은 반도체 소자의 제조 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to an apparatus for manufacturing a semiconductor device and a method of manufacturing the same, and more particularly, to a plasma processing apparatus and a method of manufacturing a semiconductor device using the same.

일반적으로 반도체 소자는 복수의 단위 공정들에 통해 제조될 수 있다. 단위 공정들은 증착(deposition) 공정, 확산(diffusion) 공정, 열처리(thermal) 공정, 포토리소그래피(photo-lithography) 공정, 연마(polishing) 공정, 식각(etching) 공정, 이온주입 공정, 및 세정 공정을 포함할 수 있다. 그 중에 식각 공정은 건식 식각 공정과 습식 식각 공정을 포함할 수 있다. 건식 식각 공정은 대부분 플라즈마 에 의해 수행될 수 있다. 플라즈마에 의해 기판은 고온으로 처리될 수 있다.In general, a semiconductor device can be manufactured through a plurality of unit processes. The unit processes include a deposition process, a diffusion process, a thermal process, a photo-lithography process, a polishing process, an etching process, an ion implantation process, and a cleaning process . Among them, the etching process may include a dry etching process and a wet etching process. The dry etching process can mostly be performed by plasma. The substrate can be treated to a high temperature by the plasma.

본 발명의 해결 과제는, 기판의 위치에 따른 식각률 차이를 제거할 수 있는 반도체 소자의 제조방법을 제공하는 데 있다. The present invention provides a method of manufacturing a semiconductor device capable of removing a difference in etching rate depending on the position of a substrate.

본 발명은 반도체 소자의 제조방법을 개시한다. 그의 제조방법은, 제 1 및 제 2 안테나들 내에 제 1 및 제 2 고주파 파워들을 각각 제공하는 단계; 상기 제 1 및 제 2 고주파 파워들의 전류 위상 차이를 변화하는 단계; 상기 제 1 및 제 2 안테나들 내에 흐르는 제 1 및 제 2 전류들을 측정하여 상기 제 1 전류에 대한 상기 제 2 전류의 비율에 대응되는 전류 비를 계산하는 단계; 상기 전류 비 내에 표준 값이 있는지를 판별하는 단계; 및 상기 표준 값이 있으면, 상기 표준 값의 상기 전류 비에서의 상기 제 1 및 제 2 전류들의 제 1 전류 위상 차이를 계산하는 단계를 포함한다.The present invention discloses a method of manufacturing a semiconductor device. The method comprises: providing first and second radio frequency powers, respectively, in first and second antennas; Changing a current phase difference between the first and second high frequency powers; Measuring first and second currents flowing in the first and second antennas to calculate a current ratio corresponding to a ratio of the second current to the first current; Determining whether there is a standard value in the current ratio; And calculating the first current phase difference of the first and second currents at the current ratio of the standard value if the standard value is present.

본 발명의 일 예에 따른 플라즈마 처리 장치는, 챔버; 상기 챔버 내에 가스를 제공하는 가스 공급 부; 상기 챔버 상에 배치되는 제 1 및 제 2 안테나들과 상기 제 1 및 제 2 안테나들 내에 제 1 및 제 2 고주파 파워들을 제공하는 제 1 및 제2 고주파 파워 소스들을 포함하는 플라즈마 생성 회로; 및 상기 제 1 및 제 2 안테나들과 상기 제 1 및 제 2 고주파 파워 소스들 사이에 각각 배치되어 상기 제 1 및 제 2 고주파 파워들의 제 1 및 제 2 전류들을 각각 검출하는 제 1 및 제 2 전류 측정기들을 포함한다. 여기서, 상기 제 1 및 제 2 고주파 파워 소스들은 상기 제 1 전류에 대한 상기 제 2 전류의 비율에 대응되는 전류 비가 표준 값일 때, 상기 표준 값의 상기 전류 비에서의 제 1 전류 위상 차이를 갖는 상기 제 1 및 제 2 고주파 파워들을 생성한다.A plasma processing apparatus according to an example of the present invention includes a chamber; A gas supply unit for supplying gas into the chamber; A plasma generation circuit including first and second antennas disposed on the chamber and first and second high frequency power sources for providing first and second high frequency powers in the first and second antennas; And first and second currents respectively disposed between the first and second antennas and the first and second high frequency power sources for respectively detecting first and second currents of the first and second high frequency powers, Measuring devices. Wherein the first and second high frequency power sources have a first current phase difference in the current ratio of the standard value when the current ratio corresponding to the ratio of the second current to the first current is a standard value, Thereby generating first and second high-frequency powers.

본 발명의 반도체 소자의 제조방법은 표준 값의 전류 비에서의 전류 위상 차이를 갖는 복수개의 고주파 파워를 이용하여 기판을 식각하는 것을 포함할 수 있다. 상기 표준 값은 기판의 식각률 차이를 제거하는 전류 비에 대응될 수 있다. 상기 기판은 그의 위치에 따른 식각률 차이 없이 식각될 있다. The method of manufacturing a semiconductor device of the present invention may include etching the substrate using a plurality of high frequency powers having a current phase difference at a current ratio of a standard value. The standard value may correspond to a current ratio that eliminates the etch rate difference of the substrate. The substrate can be etched without any difference in etching rate depending on its position.

도 1은 본 발명의 개념에 따른 플라즈마 처리 장치를 보여주는 도면이다.
도 2는 도 1의 플라즈마 생성 회로의 일 예를 보여주는 회로도이다.
도 3은 본 발명의 플라즈마 처리 장치를 이용한 반도체 소자의 제조방법을 보여주는 플로우 챠트이다.
도 4는 제 1 및 제 2 고주파 파워들의 전류 위상 차이를 보여주는 그래프다.
도 5는 도 1의 기판의 위치에 따른 전자기장의 세기를 보여주는 그래프다.
도 6은 도 5의 전류 위상 차이에 따른 기판의 중심 식각률과 가장자리 식각률을 보여주는 그래프다.
도 7은 도 5의 전류 위상 차이에 따른 제 1 및 제 2 안테나들 내의 제 1 및 제 2 전류들과 그들의 전류 비를 보여주는 그래프다.
도 8은 기판의 M-모양 식각률 균일도와 평탄한 식각률 균일도를 보여주는 그래프다.1 is a view showing a plasma processing apparatus according to the concept of the present invention.
2 is a circuit diagram showing an example of the plasma generation circuit of FIG.
3 is a flow chart showing a method of manufacturing a semiconductor device using the plasma processing apparatus of the present invention.
4 is a graph showing current phase differences between the first and second high frequency powers.
5 is a graph showing the intensity of an electromagnetic field according to the position of the substrate of FIG.
FIG. 6 is a graph showing the center etching rate and the edge etching rate of the substrate according to the current phase difference in FIG.
FIG. 7 is a graph showing first and second currents and their current ratios in the first and second antennas according to the current phase difference of FIG. 5; FIG.
8 is a graph showing the uniformity of the M-shape etching rate and the uniformity of the etching rate of the substrate.

도 1은 본 발명의 개념에 따른 플라즈마 처리 장치(10a)를 보여준다. Fig. 1 shows a plasma processing apparatus 10a according to the concept of the present invention.

도 1을 참조하면, 본 발명의 플라즈마 처리 장치(10a)는 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 장치를 포함할 수 있다. 이와 달리, 플라즈마 처리 장치(10a)는 축전 결합 플라즈마(CCP: Capacitively Coupled Plasma) 장치 또는 마이크로파 플라즈마(Microwave Plasma) 장치를 포함할 수 있다. 일 예에 따르면, 플라즈마 처리 장치(10a)는 챔버(100), 가스 공급 부(200), 플라즈마 생성 회로(300), 그리고 제 1 및 제 2 전류 측정기들(410, 420)을 포함할 수 있다. Referring to FIG. 1, the plasma processing apparatus 10a of the present invention may include an inductively coupled plasma (ICP) apparatus. Alternatively, the plasma processing apparatus 10a may include a capacitively coupled plasma (CCP) apparatus or a microwave plasma (plasma) apparatus. According to one example, the plasma processing apparatus 10a may include a chamber 100, a gas supply unit 200, a plasma generation circuit 300, and first and second current meters 410 and 420 .

상기 챔버(100)는 기판(W)에 대해 외부로부터 밀폐된 공간을 제공할 수 있다. 일 예에 따르면, 상기 챔버(100)는 하부 하우징(110), 상부 하우징(120), 윈도우(130), 및 정전 척(140)을 포함할 수 있다. 상기 하부 하우징(110)과 상기 상부 하우징(120)은 상기 윈도우(130), 상기 정전 척(140) 및 상기 기판(W)을 둘러쌀 수 있다. 상기 상부 하우징(120)은 상기 하부 하우징(110) 및 상기 윈도우(130) 상에 배치될 수 있다. 상기 윈도우(130)는 상기 하부 하우징(110) 및 상기 상부 하우징(120) 사이에 배치될 수 있다. 예를 들어, 상기 윈도우(130)는 세라믹 디스크를 포함할 수 있다. 상기 정전 척(140)은 상기 하부 하우징(110) 내에 배치될 수 있다. 상기 정전 척(140)은 상기 기판(W)을 수납(receive)할 수 있다.The chamber 100 may provide an enclosed space with respect to the substrate W from the outside. According to one example, the chamber 100 may include a lower housing 110, an upper housing 120, a window 130, and an electrostatic chuck 140. The lower housing 110 and the upper housing 120 may surround the window 130, the electrostatic chuck 140, and the substrate W. [ The upper housing 120 may be disposed on the lower housing 110 and the window 130. The window 130 may be disposed between the lower housing 110 and the upper housing 120. For example, the window 130 may comprise a ceramic disk. The electrostatic chuck 140 may be disposed in the lower housing 110. The electrostatic chuck 140 may receive the substrate W.

상기 가스 공급 부(200)는 상기 하부 하우징(110)과 상기 윈도우(130) 사이의 상기 챔버(100) 내에 가스(미도시)를 공급할 수 있다. 일 예에 따르면, 상기 가스 공급 부(200)는 저장 탱크(210), 및 질량 유량 조절기(220)를 포함할 수 있다. 상기 저장 탱크(210)는 가스를 저장할 수 있다. 상기 가스는 퍼지 가스, 식각 가스, 증착 가스, 또는 반응 가스를 포함할 수 있다. 예를 들어, 가스는 질소(N2) 가스, 수소(H2) 가스, 산소(O2) 가스, 불산(HF) 가스, 염소(Cl2) 가스, 육불화황(SF6) 가스, 매틸렌(CH3) 가스 또는 실란(SiH4) 가스를 포함할 수 있다. 상기 질량 유량 조절기(220)는 상기 저장 탱크(210)와 상기 챔버(100) 사이에 연결될 수 있다. 상기 질량 유량 조절기(220)는 가스의 공급 유량을 조절할 수 있다.The gas supply unit 200 may supply gas (not shown) into the chamber 100 between the lower housing 110 and the window 130. According to one example, the gas supply unit 200 may include a storage tank 210, and a mass flow controller 220. The storage tank 210 may store gas. The gas may include a purge gas, an etching gas, a deposition gas, or a reactive gas. For example, the gas is nitrogen (N 2) gas, hydrogen (H 2) gas, oxygen (O 2) gas, hydrofluoric acid (HF) gas, chlorine (Cl 2) gas, sulfur hexafluoride (SF 6) gas, sheets Tilene (CH 3 ) gas or silane (SiH 4 ) gas. The mass flow controller 220 may be connected between the storage tank 210 and the chamber 100. The mass flow controller 220 may adjust the supply flow rate of the gas.

상기 플라즈마 생성 회로(300)는 공급된 가스의 플라즈마(301)를 챔버(100) 내에 유도할 수 있다. 예를 들어, 상기 플라즈마 생성 회로(300)는 상기 윈도우(130) 상에 배치될 수 있다. 또한, 상기 플라즈마 생성 회로(300)는 상기 상부 하우징(120) 상의 상기 챔버(100) 외곽에 배치될 수 있다. 상기 플라즈마(301)는 상기 하부 하우징(110)과 상기 윈도우(130) 사이에 원격으로 유도될 수 있다. 상기 플라즈마(301)는 상기 기판(W) 상에 형성될 수 있다. The plasma generation circuit 300 may induce a plasma 301 of the supplied gas into the chamber 100. For example, the plasma generation circuit 300 may be disposed on the window 130. Also, the plasma generation circuit 300 may be disposed outside the chamber 100 on the upper housing 120. The plasma 301 may be remotely guided between the lower housing 110 and the window 130. The plasma 301 may be formed on the substrate W.

도 2는 도 1의 플라즈마 생성 회로(300)의 일 예를 보여준다.FIG. 2 shows an example of the plasma generation circuit 300 of FIG.

도 1 및 도 2를 참조하면, 상기 플라즈마 생성 회로(300)는 상기 기판(W)의 중심과 가장자리 상의 가스에 대해 제 1 및 제 2 고주파 파워들(311, 313)를 개별적으로 제공할 수 있다. 상기 제 1 및 제 2 고주파 파워들(311, 313)은 상기 기판(W)의 중심과 가장자리 상에 상기 플라즈마(301)를 생성할 수 있다. 일 예에 따르면, 상기 플라즈마 생성 회로(300)는 상기 제 1 및 제 2 고주파 파워 소스들(312, 314), 제 1 및 제 2 매쳐들(322, 324), 제 1 및 제 2 안테나들(332, 334), 제 1 및 제 2 인덕터들(342, 344), 및 제 1 및 제 2 커패시터들(352, 354)을 각각 포함할 수 있다.1 and 2, the plasma generating circuit 300 may separately provide first and second high-frequency powers 311 and 313 with respect to the gas on the center and the edge of the substrate W . The first and second high frequency powers 311 and 313 can generate the plasma 301 on the center and the edge of the substrate W. [ According to one example, the plasma generation circuit 300 includes the first and second high frequency power sources 312 and 314, the first and second combiners 322 and 324, the first and second antennas 332 and 334, first and second inductors 342 and 344, and first and second capacitors 352 and 354, respectively.

상기 제 1 및 제 2 고주파 파워 소스들(312, 314)은 상기 제 1 및 제 2 고주파 파워들(311, 313)을 각각 생성할 수 있다. 상기 제 1 및 제 2 고주파 파워들(311, 313)은 상기 제 1 및 제 2 안테나들(332, 334)에 각각 제공될 수 있다. 상기 제 1 및 제 2 고주파 파워들(311, 313)은 서로 독립적으로 제어될 수 있다.The first and second high frequency power sources 312 and 314 may generate the first and second high frequency powers 311 and 313, respectively. The first and second high frequency powers 311 and 313 may be provided to the first and second antennas 332 and 334, respectively. The first and second high frequency powers 311 and 313 can be controlled independently of each other.

상기 제 1 및 제 2 매쳐들(322, 324)은 상기 제1 및 제 2 고주파 파워 소스들(312, 314)에 각각 연결될 수 있다. 상기 제 1 및 제 2 매쳐들(322, 324)은 상기 제 1 및 제 2 고주파 파워들(311, 313)의 임피던스들을 각각 매칭시킬 수 있다. The first and second matrices 322 and 324 may be coupled to the first and second high frequency power sources 312 and 314, respectively. The first and second matrices 322 and 324 may match the impedances of the first and second high frequency powers 311 and 313, respectively.

상기 제 1 및 제 2 안테나들(332, 334)은 상기 윈도우(130)와 상기 상부 하우징(120) 사이에 배치될 수 있다. 일 예에 따르면, 상기 제 1 안테나(332)는 상기 기판(W)의 중심 상에 배치될 수 있다. 상기 제 2 안테나(334)는 기판(W)의 가장자리 상에 배치될 수 있다. 상기 제 1 및 제 2 안테나들(332, 334)은 상기 제 1 및 제 2 안테나들(332, 334)은 상기 제 1 및 제 2 고주파 파워들(311, 313)을 상기 기판(W) 상의 상기 가스에 제공할 수 있다. The first and second antennas 332 and 334 may be disposed between the window 130 and the upper housing 120. According to one example, the first antenna 332 may be disposed on the center of the substrate W. [ The second antenna 334 may be disposed on an edge of the substrate W. [ The first and second antennas 332 and 334 are connected to the first and second antennas 332 and 334 via the first and second high frequency powers 311 and 313, Gas.

상기 플라즈마(301)의 에너지 및/또는 세기는 상기 제 1 및 제 2 고주파 파워들(311, 313)에 비례할 수 있다. 일 예에 따르면, 상기 플라즈마(301)의 에너지 및/또는 세기는 상기 기판(W)의 식각율과 비례할 수 있다. 예를 들어, 상기 제 1 안테나(332)는 상기 제 1 고주파 파워(311)를 이용하여 상기 기판(W)의 중심의 식각율을 제어할 수 있다. 상기 제 2 안테나(334)는 상기 제 2 고주파 파워(313)를 이용하여 상기 기판(W)의 가장자리의 식각율을 제어할 수 있다. 이와 달리, 상기 플라즈마(301)의 에너지 및/또는 세기는 상기 기판(W) 상의 박막(thin film)의 증착율과 비례할 수 있다.The energy and / or intensity of the plasma 301 may be proportional to the first and second high frequency powers 311 and 313. According to an example, the energy and / or intensity of the plasma 301 may be proportional to the etching rate of the substrate W. [ For example, the first antenna 332 can control the etch rate of the center of the substrate W using the first high frequency power 311. The second antenna 334 can control the etching rate of the edge of the substrate W by using the second high frequency power 313. [ Alternatively, the energy and / or intensity of the plasma 301 may be proportional to the deposition rate of the thin film on the substrate W.

상기 제 1 및 제 2 안테나들(332, 334)은 서로 인접한 거리 내에 배치될 수 있다. 일 예에 따르면, 상기 제 1 및 제 2 안테나들(332, 334)은 서로 인접한 거리 내에 결합(coupled)될 수 있다. 예를 들어, 상기 제 1 및 제 2 안테나들(332, 334)은 제 1 상호 인덕턴스(M1)를 가질 수 있다. 제 1 및 제 2 안테나들(332, 334)의 코일링 방향은 도 2의 포인트들로 표시될 수 있다. 일 예에 따르면, 상기 제 1 및 제 2 안테나들(332, 334)은 동일한 방향으로 코일링 및/또는 턴(coiled and/or turned) 수 있다.The first and second antennas 332 and 334 may be disposed within a distance adjacent to each other. According to an example, the first and second antennas 332 and 334 may be coupled within adjacent distances from each other. For example, the first and second antennas 332 and 334 may have a first mutual inductance M 1 . The coiling direction of the first and second antennas 332 and 334 may be indicated by the points in FIG. According to an example, the first and second antennas 332 and 334 may be coiled and / or turned in the same direction.

상기 제 1 및 제 2 인덕터들(342, 344)은 상기 제 1 및 제 2 안테나들(332, 334)을 상기 제 1 및 제 2 매쳐들(322, 324)에 각각 연결할 수 있다. 상기 제 1 및 제 2 인덕터들(342, 344)은 서로 인접한 거리 내에 결합(coupled)될 수 있다. 상기 제 1 및 제 2 인덕터들(342, 344)은 제 2 상호 인덕턴스(M2)를 가질 수 있다. 상기 제 2 상호 인덕턴스(M2)는 상기 제 1 상호 인덕턴스(M1)를 상쇄시킬 수 있다. 예를 들어, 상기 제 2 상호 인덕턴스(M2)는 상기 제 1 상호 인덕턴스(M1)와 동일한 절대 값을 가질 수 있다. 상기 제 2 상호 인덕턴스(M2)가 음의 값을 가질 경우, 상기 제 1 상호 인덕턴스(M1)은 양의 값을 가질 수 있다. 반대로, 상기 제 2 상호 인덕턴스(M2)가 양의 값을 가질 경우, 상기 제 1 상호 인덕턴스(M1)은 음의 값을 가질 수 있다. 상기 제 1 상호 인덕턴스(M1)는 상기 제 1 및 제 2 고주파 파워들(311, 313)의 간섭을 발생시킬 수 있다. 상기 제 1 상호 인덕턴스(M1)가 제 2 상호 인덕턴스(M2)에 의해 상쇄될 경우, 상기 제 1 및 제 2 고주파 파워들(311, 313)의 간섭은 제거될 수 있다. 따라서, 상기 제 1 및 제 2 매쳐들(322, 324)은 상기 제 1 및 제 2 고주파 파워들(311, 313)의 임피던스를 안정적으로 매칭시킬 수 있다.The first and second inductors 342 and 344 may connect the first and second antennas 332 and 334 to the first and second matrices 322 and 324, respectively. The first and second inductors 342 and 344 may be coupled within adjacent distances from each other. The first and second inductors 342 and 344 may have a second mutual inductance M 2 . The second mutual inductance M 2 may cancel the first mutual inductance M 1 . For example, the second mutual inductance M 2 may have an absolute value equal to the first mutual inductance M 1 . If the second mutual inductance M 2 has a negative value, the first mutual inductance M 1 may have a positive value. Conversely, when the second mutual inductance M 2 has a positive value, the first mutual inductance M 1 may have a negative value. The first mutual inductance M 1 may cause interference between the first and second high frequency powers 311 and 313. If the first mutual inductance M 1 is canceled by the second mutual inductance M 2 , the interference of the first and second high frequency powers 311 and 313 can be eliminated. Therefore, the first and second matrices 322 and 324 can stably match the impedances of the first and second high frequency powers 311 and 313.

일 예에 따르면, 상기 제 1 및 제 2 인덕터들(342, 344)의 코일된 및/또는 결합된 방향과 상기 제 1 및 제 2 안테나들(332, 334)의 코일된 및/또는 결합된 방향과 다를 수 있다. 상기 제 1 및 제 2 인덕터들(342, 344)의 코일링 방향은 도 1 및 도 2의 포인트들로 표시될 수 있다. 예를 들어, 상기 제 1 및 제 2 인덕터들(342, 344)은 서로 다른 방향으로 코일링 및/또는 감길(coiled and/or winded) 수 있다. 일 예에 따르면, 상기 제 1 및 제 2 인덕터들(342, 344) 각각의 턴 수(turned number)는 서로 동일할 수 있다. 제 1 및 상기 제 2 인덕터들(342, 344)의 턴 수는 상기 제 1 및 제 2 안테나들(332, 334)의 턴 수와 동일할 수 있다. 예를 들어, 제 1 및 제 2 인덕터들(342, 344)의 각각은 약 4회의 턴 수들을 가질 수 있다. According to one example, the coiled and / or coupled direction of the first and second inductors 342 and 344 and the coiled and / or coupled direction of the first and second antennas 332 and 334 . The coiling direction of the first and second inductors 342 and 344 may be represented by the points in FIGS. For example, the first and second inductors 342 and 344 may be coiled and / or winded in different directions. According to an example, the number of turns of each of the first and second inductors 342 and 344 may be equal to each other. The number of turns of the first and second inductors 342 and 344 may be equal to the number of turns of the first and second antennas 332 and 334. For example, each of the first and second inductors 342 and 344 may have about four turns.

상기 제 1 및 제 2 커패시터들(352, 354)은 상기 상기 제 1 및 제 2 안테나들(332, 334)과 접지 사이에 각각 연결될 수 있다. 상기 제 1 및 제 2 커패시터들(352, 354)은 상기 제 1 및 제 2 안테나들(332, 334)의 상기 제 1 및 제 2 고주파 파워들(311, 313)의 임피던스를 조절할 수 있다. 이와 달리, 상기 제 1 및 제 2 커패시터들(352, 354)은 상기 제 1 및 제 2 고주파 파워들(311, 313)의 노이즈를 제거할 수 있다. 예를 들어, 상기 제 1 및 제 2 커패시터들(352, 354)의 각각은 약 50pF 내지 약 2000pF 정도의 커패시턴스를 가질 수 있다. 이와 달리, 상기 제 1 및 제 2 커패시터들(352, 354)은 상기 플라즈마(301)의 이그니션을 제어할 수 있다.The first and second capacitors 352 and 354 may be connected between the first and second antennas 332 and 334 and the ground, respectively. The first and second capacitors 352 and 354 may adjust the impedance of the first and second high frequency powers 311 and 313 of the first and second antennas 332 and 334. Alternatively, the first and second capacitors 352 and 354 may remove noise of the first and second high frequency powers 311 and 313. For example, each of the first and second capacitors 352 and 354 may have a capacitance of about 50 pF to about 2000 pF. Alternatively, the first and second capacitors 352 and 354 may control the ignition of the plasma 301.

상기 제 1 및 제 2 전류 측정기들(410, 420)은 상기 상기 제 1 및 제 2 안테나들(332, 334)과 상기 제 1 및 제 2 인덕터들(342, 344) 사이에 각각 배치될 수 있다. 상기 제 1 전류 측정기(410)는 상기 제 1 안테나(332) 내의 상기 제 1 고주파 파워(311)의 제 1 전류를 측정할 수 있다. 상기 제 2 전류 측정기(420)는 상기 제 2 안테나(334) 내의 상기 제 2 고주파 파워(313)의 제 2 전류를 측정할 수 있다. The first and second current meters 410 and 420 may be disposed between the first and second antennas 332 and 334 and the first and second inductors 342 and 344, . The first current meter 410 may measure a first current of the first high frequency power 311 in the first antenna 332. The second current meter 420 may measure a second current of the second high frequency power 313 in the second antenna 334.

제어 부(미도시)는 상기 제 1 및 제 2 전류들의 전류 비와 상기 전류 비에서의 전류 위상 차이를 계산할 수 있다. 예를 들어, 상기 전류 비가 표준 값 및/또는 최소값일 때, 제 1 및 제 2 고주파 파워들(311, 313)은 상기 식각률 차이 없이 상기 기판(W)을 식각할 수 있다. 이하, 상기 식각률 차이를 제거하는 방법은 후술될 반도체 소자의 제조방법을 통해 보다 상세하게 설명될 수 있다.A control unit (not shown) may calculate a current phase difference between the current ratio of the first and second currents and the current ratio. For example, when the current ratio is a standard value and / or a minimum value, the first and second high frequency powers 311 and 313 can etch the substrate W without any difference in etch rate. Hereinafter, the method of removing the etching rate difference may be described in more detail with reference to a method of manufacturing a semiconductor device to be described later.

도 3은 본 발명의 플라즈마 처리 장치(10a)를 이용한 반도체 소자의 제조방법(S100)을 보여준다. 본 발명의 반도체 소자의 제조방법은 식각 방법과 증착 방법을 포함할 수 있다.FIG. 3 shows a method of manufacturing a semiconductor device (S100) using the plasma processing apparatus 10a of the present invention. The method of manufacturing a semiconductor device of the present invention may include an etching method and a deposition method.

도 2및 도 3을 참조하면, 본 발명의 반도체 소자의 제조방법(S100)은, 가스를 제공하는 단계(S110), 제 1 및 제 2 고주파 파워들(311, 313)을 제공하는 단계(S120), 제 1 및 제 2 고주파 파워들(311, 313)의 전류 위상 차이를 변화(sweep)하는 단계(S130), 제 1 및 제 2 전류들을 측정하는 단계(S140), 전류 비 내에 표준 값이 있는지를 판별하는 단계(S150), 제 1 전류 위상 차이를 계산하는 단계(S160), 기판(W)을 식각하는 단계(S170), 식각률 균일도(uniformity)를 획득하는 단계(S180), 상기 식각률 균일도가 문턱 값 이상인지를 판별하는 단계(S190) 및 제 2 전류 위상 차이를 샘플링하는 단계(S200)를 포함할 수 있다. 2 and 3, a method (S100) for manufacturing a semiconductor device of the present invention includes a step S110 of providing a gas, a step S120 of providing a first and a second high frequency powers 311 and 313 A step S130 of sweeping the current phase difference between the first and second high frequency powers 311 and 313, a step S140 of measuring the first and second currents, A step S160 of calculating a first current phase difference, a step S170 of etching a substrate W, a step S180 of obtaining an etch rate uniformity S180, (S190) of determining whether the current phase difference is greater than or equal to a threshold value and sampling (S200) a second current phase difference.

먼저, 상기 가스 공급 부(200)는 상기 챔버(100) 내에 상기 가스를 제공한다(S110). 상기 가스가 제공되기 전에 상기 기판(W)은 상기 챔버(100) 내의 상기 정전 척(140) 상에 제공될 수 있다. 상기 기판(W)은 폴리 실리콘 또는 실리콘 산화막을 포함하고, 상기 가스는 질소(N2) 가스, 수소(H2) 가스, 산소(O2) 가스, 불산(HF) 가스, 염소(Cl2) 가스, 육불화황(SF6) 가스, 매틸렌(CH3) 가스 또는 사불화탄소(CF4) 가스를 포함할 수 있다.First, the gas supply unit 200 provides the gas in the chamber 100 (S110). The substrate W may be provided on the electrostatic chuck 140 in the chamber 100 before the gas is provided. The substrate (W) is a gas, comprising a polysilicon or silicon oxide film may be replaced by a nitrogen (N 2) gas, hydrogen (H 2) gas, oxygen (O 2) gas, hydrofluoric acid (HF) gas, chlorine (Cl 2) Gas, sulfur hexafluoride (SF 6 ) gas, methylane (CH 3 ) gas or carbon tetrafluoride (CF 4 ) gas.

다음, 상기 제 1 및 제 2 고주파 파워 소스들(312, 314)은 상기 제 1 및 제 2 안테나들(332, 334) 내에 상기 제 1 및 제 2 고주파 파워들(311, 313)을 공급한다(S120). 상기 제 1 및 제 2 고주파 파워들(311, 313)은 동일한 세기, 에너지 및/또는 주파수를 가질 수 있다. 예를 들어, 상기 제 1 및 제 2 고주파 파워들(311, 313)의 각각은 약 100W 내지 약 100KW의 에너지와, 약 100KHz 내지 약 100MHz의 주파수를 가질 수 있다. 상기 제 1 및 제 2 고주파 파워들(311, 313)은 서로 동일한 주파수 및/또는 주기의 상기 제 1 및 제 2 전류들을 각각 가질 경우, 제 1 및 제 2 전류들의 위상들은 동일할 수 있다. 이와 달리, 상기 제 1 및 제 2 고주파 파워들(311, 313)은 서로 동일한 주파수 및/또는 주기의 상기 제 1 및 제 2 전류들을 각각 가질 경우, 상기 제 1 및 제 2 전류들의 위상들은 서로 다를 수 있다. 이하, 서로 다른 위상의 제 1 및 제 2 전류들을 갖는 제 1 및 제 2 고주파 파워들(311, 313)에 대해 설명한다. The first and second high frequency power sources 312 and 314 supply the first and second high frequency powers 311 and 313 to the first and second antennas 332 and 334 S120). The first and second high frequency powers 311 and 313 may have the same intensity, energy and / or frequency. For example, each of the first and second high frequency powers 311 and 313 may have an energy of about 100 W to about 100 KW and a frequency of about 100 KHz to about 100 MHz. When the first and second high frequency powers 311 and 313 have the first and second currents of the same frequency and / or period, respectively, the phases of the first and second currents may be the same. Alternatively, when the first and second high frequency powers 311 and 313 have the first and second currents of the same frequency and / or period, respectively, the phases of the first and second currents are different from each other . Hereinafter, the first and second high frequency powers 311 and 313 having first and second currents having different phases will be described.

도 4는 제 1 및 제 2 고주파 파워들(311, 313)의 전류 위상 차이(Δф)를 보여준다.FIG. 4 shows the current phase difference (.DELTA..phi.) Between the first and second high frequency powers 311 and 313.

도 2내지 도 4를 참조하면, 상기 제 1 및 제 2 고주파 파워 소스들(312, 314)은 제1 및 제 2 고주파 파워들(311, 313)의 전류 위상 차이(Δф)를 변화(sweep)한다(S130). 상기 전류 위상 차이(Δф)는 0° 내지 360°(2π) 내에서 변화될 수 있다. 상기 제 1 고주파 파워(311)는 상기 제 1 전류 위상(311a)을 갖고, 상기 제 2 고주파 파워(313)는 상기 제 2 전류 위상(313a)을 가질 수 있다. 또한, 상기 제1 및 제 2 고주파 파워들(311, 313)은 전류 위상 차이(Δф)를 가질 수 있다. 상기 전류 위상 차이(Δф)는 상기 제 1 전류 위상(311a)의 양의 피크와 상기 제 2 전류 위상(313a)의 양의 피크 사이의 각도 차이로 정의될 수도 있다. 이와 달리, 상기 전류 위상 차이(Δф)는 상기 제 1 전류 위상(311a)의 노드와 상기 제 2 전류 위상(313a)의 노드 사이의 각도 차이로 정의될 수 있다.2 and 4, the first and second high frequency power sources 312 and 314 sweep the current phase difference ?? of the first and second high frequency powers 311 and 313, (S130). The current phase difference [Delta] [phi] may vary within 0 [deg.] To 360 [deg.] (2 [pi]). The first high frequency power 311 may have the first current phase 311a and the second high frequency power 313 may have the second current phase 313a. In addition, the first and second high frequency powers 311 and 313 may have a current phase difference? Ph. The current phase difference? Ph may be defined as an angle difference between a positive peak of the first current phase 311a and a positive peak of the second current phase 313a. Alternatively, the current phase difference [Delta] ph may be defined as an angle difference between a node of the first current phase 311a and a node of the second current phase 313a.

도 5는 도 1의 기판(W)의 위치에 따른 전자기장의 세기(|Htotal|2)를 보여준다.FIG. 5 shows the intensity (| H total | 2 ) of the electromagnetic field according to the position of the substrate W in FIG.

도 5를 참조하면, 상기 기판(W)의 전체 전기장 세기(|Htotal|2= (Hin)2 + 2HinHoutCos(Δф) + (Hout)2)는 상기 기판(W)의 중심 전기장 세기((Hin)2), 상기 기판(W)의 중간 영역(mid-zone) 전기장 세기(2HinHoutCos(Δф)) 및 상기 기판(W)의 가장자리 전기장 세기((Hout)2)의 합을 계산될 수 있다. 상기 전체 전기장 세기(Htotal|2)는 상기 기판(W)의 전체 전기장(Htotal)의 절대 값의 제곱으로 계산되고, 상기 중심 전기장 세기((Hin)2)는 중심 전기장(Hin)의 제곱으로 계산되고, 상기 가장자리 전기장 세기((Hout)2)는 가장자리 전기장(Hout)의 제곱으로 계산되고, 상기 중간 영역 전기장 세기(2HinHoutCos(Δф))는 상수(ex, 2), 상기 중심 전기장(Hin), 상기 가장자리 전기장(Hout) 및 상기 전류 위상 차이(Δф)의 코사인 값의 곱으로 계산될 수 있다. 5, the total electric field intensity (H total | 2 = (H n ) 2 + 2H in H out Cos (??) + (H out ) 2 ) of the substrate the center field strength ((Hi n) 2), the edge of the field strength of the intermediate region (mid-zone) field strength (2H in H out Cos (Δф )) and the substrate (W) of the substrate (W) ((H out ) 2 ) can be calculated. The total electric field strength H total 2 is calculated as the square of the absolute value of the total electric field H total of the substrate W and the center electric field intensity H n 2 is calculated as the center electric field H in , (H out ) 2 is calculated as the square of the edge electric field H out and the intermediate field electric field intensity (2H in H out Cos (??)) is calculated as the square of the electric field (ex, 2), the center electric field (H in ), the edge electric field (H out ), and the cosine value of the current phase difference (? Ph).

만약, 상기 중심 전기장 세기((Hin)2)와 상기 가장자리 전기장 세기((Hout)2)가 서로 동일할 경우, 상기 중간 영역 전기장 세기(2HinHoutCos(Δф))는 상기 전류 위상 차이(Δф)에 따라 상기 중심 전기장 세기((Hin)2) 또는 상기 가장자리 전기장 세기((Hout)2)보다 2배로 빠르게 증가하거나 작아질 수 있다. 뿐만 아니라, 상기 중간 영역 전기장 세기(2HinHoutCos(Δф))는 전류 위상 차이(Δф)에 따라 상기 중심 전기장 세기((Hin)2), 또는 상기 가장자리 전기장 세기((Hout)2)보다 급격히 변화될 수 있다. 일 예에 따르면, 전류 위상 차이(Δф)가 적절히 조절되면, 상기 중간(mid zone)의 전기장 세기(2HinHoutCos(Δф))은 상기 기판(W)의 중심 전기장 세기((Hin)2), 또는 상기 기판(W)의 가장자리 전기장 세기((Hout)2)와 동일할 수 있다. 상기 기판(W) 전체의 전기장의 세기(Htotal|2)는 균일할 수 있다. 상기 기판(W) 전체의 전기장의 세기(Htotal|2)가 균일하면, 상기 기판(W)의 위치에 따른 식각률 차이는 제거될 수 있다. 상기 기판(W)이 약 15cm의 반경을 가질 경우, 상기 기판(W)의 중간 영역은 상기 기판(W)의 반지름 방향으로 중심으로부터 약 5cm 내지 약 10cm 사이의 거리의 영역일 수 있다.If the center field strength ((Hi n ) 2 ) and the edge field strength (H out ) 2 are equal to each other, the middle field electric field intensity (2H in H out cos Can be increased or decreased twice faster than the center field strength ((Hi n ) 2 ) or the edge electric field strength (H out ) 2 according to the difference (Δ ph). Furthermore, the middle zone field strength (2H in H out Cos (Δф )) is the center of the field strength ((Hi n) 2), or the edge of the field strength ((H out) depending on the current phase difference (Δф) 2 ). ≪ / RTI > According to one example, if the current phase difference? Ph is properly adjusted, the mid-field electric field intensity (2H in H out cos (??)) is determined by the central electric field strength (Hi n ) 2 ), or the edge electric field strength (H out ) 2 of the substrate W. The intensity of the electric field of the entire substrate W (H total | 2 ) can be uniform. If the intensity of the electric field of the entire substrate W (H total | 2 ) is uniform, the etching rate difference depending on the position of the substrate W can be removed. When the substrate W has a radius of about 15 cm, an intermediate region of the substrate W may be a region having a distance of about 5 cm to about 10 cm from the center in the radial direction of the substrate W.

도 6은 도 5의 전류 위상 차이(Δф)에 따른 기판(W)의 중심 식각률(510)과 가장자리 식각률(520)을 보여준다.FIG. 6 shows the center etch rate 510 and the edge etch rate 520 of the substrate W according to the current phase difference? Ph in FIG.

도 6을 참조하면, 상기 전류 위상 차이(Δф)가 약 100° 내지 약 170°일 때, 상기 기판(W)의 중심 식각률(510)과 가장자리 식각률(520)은 거의 동일해질 수 있다. 도시되지는 않았지만, 상기 중심 식각률(510)과 상기 가장자리 식각률(520)이 동일하면, 상기 기판(W)의 중간 영역(mid-zone) 식각률은 상기 중심 식각률(510) 또는 상기 가장자리 식각률(520)과 거의 동일할 수 있다. 상기 기판(W)의 중간 영역(mid-zone) 식각률은 상기 기판(W)의 중심(center)과 가장자리(edge) 사이의 중간 영역에서의 상기 기판(W)의 식각률일 수 있다. 6, the center etch rate 510 and the edge etch rate 520 of the substrate W may be substantially equal to each other when the current phase difference? Ph is about 100 ° to about 170 ° . Although not shown, if the center etch rate 510 and the edge etch rate 520 are the same, the mid-zone etch rate of the substrate W is greater than the center etch rate 510 or the edge etch rate 520, . ≪ / RTI > The mid-zone etch rate of the substrate W may be an etch rate of the substrate W in an intermediate region between a center and an edge of the substrate W. [

도 7은 도 5의 전류 위상 차이(Δф)에 따른 제 1 및 제 2 안테나들(332, 334) 내의 제 1 및 제 2 전류들(530, 540)과 그들의 전류 비(550)를 보여준다. 7 shows the first and second currents 530 and 540 in the first and second antennas 332 and 334 and their current ratio 550 according to the current phase difference? Ph in FIG.

도 3및 도 7을 참조하면, 상기 제 1 및 제 2 전류 측정기들(410, 420)은 상기 제 1 및 제 2 전류들(530, 540)을 각각 측정하고(S140), 제어 부(도시하지 않음)는 상기 전류 비(550)를 계산한다. 상기 제 1 및 제 2 전류들(530, 540)의 각각은 약 20 A 내지 약 40 A 내에서 변화될 수 있다. 상기 전류 비(550)는 상기 제 1 전류(530)을 상기 제 2 전류(540)로 나눈 값으로 정의될 수 있다.Referring to FIGS. 3 and 7, the first and second current meters 410 and 420 measure the first and second currents 530 and 540, respectively (S140) ) Calculates the current ratio 550. Each of the first and second currents 530 and 540 may vary within about 20A to about 40A. The current ratio 550 may be defined as a value obtained by dividing the first current 530 by the second current 540. [

다음, 제어부는 전류 비(550) 내에 표준 값 및/또는 최소 값이 있는지를 판별한다(S150). 상기 전류 위상 차이(Δф)가 약 100° 내지 약 170°일 때, 상기 전류 비(550)는 약 0.8일 수 있다. 상기 0.8은 표준 값(standard value)일 수 있다. 이와 달리, 상기 전류 비(550)는 최소 값일 수 있다. 즉, 상기 전류 비(550)가 표준 값 및/또는 최소 값일 때, 상기 전류 위상 차이(Δф)는 도 6의 식각률 차이를 제거하기 위한 약 100° 내지 약 170°일 수 있다. Next, the control unit determines whether there is a standard value and / or a minimum value in the current ratio 550 (S150). When the current phase difference [Delta] ph is from about 100 [deg.] To about 170 [deg.], The current ratio 550 may be about 0.8. The value 0.8 may be a standard value. Alternatively, the current ratio 550 may be a minimum value. That is, when the current ratio 550 is a standard value and / or a minimum value, the current phase difference? Ph may be about 100 ° to about 170 ° to remove the etching rate difference in FIG.

상기 전류 비(550) 내에 상기 표준 값 및/또는 최소 값이 없을 경우, 제 1 및 제 2 고주파 파워들(311, 313)의 전류 위상 차이를 변화하는 단계(S130), 제 1 및 제 2 전류들(530, 540)을 측정하는 단계(S140) 및 전류 비(550) 내에 표준 값이 있는지를 판별하는 단계(S150)는 재 수행될 수 있다. Changing the current phase difference between the first and second high frequency powers 311 and 313 if the standard value and / or the minimum value are not present in the current ratio 550; A step S140 of measuring the currents 530 and 540 and a step S150 of determining whether there is a standard value in the current ratio 550 may be performed again.

상기 전류 비(550) 내에 상기 표준 값 및/또는 최소 값이 있을 경우, 상기 제어 부는 상기 표준 값의 상기 전류 비(550)에서의 상기 제 1 및 제 2 전류들(530, 540)의 제 1 전류 위상 차이를 계산한다(S160). 상기 제 1 전류 위상 차이는 약 100° 내지 170°로 계산될 수 있다. 상기 제 1 전류 위상 차이의 제 1 및 제 2 고주파 파워들(311, 313)은 상기 기판(W)의 식각률 차이를 제거하거나 감소시킬 수 있다.If there is the standard value and / or the minimum value in the current ratio 550, the control unit determines the first and second currents 530 and 540 of the first and second currents 530 and 540 in the current ratio 550 of the standard value, A current phase difference is calculated (S160). The first current phase difference may be calculated from about 100 ° to 170 °. The first and second high frequency powers 311 and 313 of the first current phase difference may eliminate or reduce the etching rate difference of the substrate W. [

이후, 제 1 및 제 2 안테나들(332, 334)은 상기 계산된 제 1 전류 위상 차이의 상기 제 1 및 제 2 고주파 파워들(311, 313)을 이용하여 상기 기판(W)을 식각한다(S170). 따라서, 상기 표준 값의 제 1 전류 위상 차이를 갖는 제 1 및 제 2 고주파 파워들(311, 313)은 상기 기판(W)의 위치에 따른 식각률 차이를 제거 및/또는 감소시킬 수 있다. The first and second antennas 332 and 334 then etch the substrate W using the first and second high frequency powers 311 and 313 of the calculated first current phase difference S170). Therefore, the first and second high frequency powers 311 and 313 having the first current phase difference of the standard value can eliminate and / or reduce the etching rate difference according to the position of the substrate W.

그리고, 측정 장치(미도시)는 상기 기판(W)의 위치에 따라 그의 식각률을 측정하고, 상기 제어 부는 상기 기판(W)의 식각률 균일도를 획득한다(S180). 식각률 균일도는 기판(W)의 위치에 따른 모양 또는 퍼센터로 획득될 수 있다. In addition, the measurement unit (not shown) measures the etching rate of the substrate W according to the position of the substrate W, and the control unit obtains the uniformity of the etching rate of the substrate W (S180). The uniformity of the etching rate can be obtained as a shape or percenter according to the position of the substrate W. [

도 8은 기판(W)의 M-모양 식각률 균일도(560)와 평탄한 식각률 균일도(570)를 보여준다.8 shows the M-shape etching rate uniformity 560 and the flat etching rate uniformity 570 of the substrate W. FIG.

도 2, 도 3 및 도 8을 참조하면, 상기 제 1 전류 위상 차이로 제어되는 상기 제 1 및 제 2 고주파 파워들(311, 313)은 상기 기판(W)을 지름 방향에 대해 거의 평탄한 식각률 균일도(570)로 식각할 수 있다. 상기 제 1 전류 위상 차이로 제어되지 않는 제 1 및 제 2 고주파 파워들(311, 313)은 상기 기판(W)을 지름 방향에 대해M 모양(shape)의 식각률 균일도(560)로 식각할 수 있다.Referring to FIGS. 2, 3 and 8, the first and second high frequency powers 311 and 313 controlled by the first current phase difference are formed to have a substantially uniform etch rate uniformity in the radial direction of the substrate W (570). The first and second high frequency powers 311 and 313 which are not controlled by the first current phase difference can etch the substrate W to an etch rate uniformity of 560 in an M shape with respect to the radial direction .

다음, 상기 제어 부는 상기 식각률 균일도가 문턱 값 이상인지를 판별한다(S190). 상기 문턱 값은 약 99.5%일 수 있다. 상기 식각률 균일도가 문턱 값 이상이면, 상기 식각률 균일도를 조정하는 단계(S190)는 종료될 수 있다. 이후, 상기 플라즈마 처리 장치(10a)는 상기 제 1 전류 위상 차이를 갖는 제 1 및 제 2 고주파 파워들(311, 313)을 이용하여 식각률 차이 없이 상기 기판(W)을 식각할 수 있다. 상기 기판(W)은 식각될 복수의 기판들을 포함할 수 있다.Next, the controller determines whether the etch rate uniformity is equal to or greater than a threshold value (S190). The threshold may be about 99.5%. If the etch rate uniformity is greater than or equal to the threshold value, the step of adjusting the etch rate uniformity (S190) may be terminated. Thereafter, the plasma processing apparatus 10a can etch the substrate W using the first and second high-frequency powers 311 and 313 having the first current phase difference without any difference in etch rate. The substrate W may comprise a plurality of substrates to be etched.

상기 식각률 균일도가 문턱 값 이하이면, 제어 부는 제 1 전류 위상 차이와 다른 제 2 위상 차이를 샘플링한다(S200). 상기 제 2 전류 위상 차이는 상기 제 1 전류 위상 차이이의 근사치(approximate value)로 선택될 수 있다. 예를 들어, 상기 제 2 전류 위상 차이는 약 100° 내지 약 170° 내에서 선택될 수 있다. 이와 달리, 상기 제 2 전류 위상 차이는 약 0° 내지 약 360° 내에서 선택될 수 있다.If the etch rate uniformity is less than the threshold value, the control unit samples a second phase difference different from the first current phase difference (S200). The second current phase difference may be selected as an approximate value of the first current phase difference. For example, the second current phase difference may be selected within a range of about 100 degrees to about 170 degrees. Alternatively, the second current phase difference may be selected within about 0 [deg.] To about 360 [deg.].

이후, 제 1 및 제 2 안테나들(332, 334)은 제 2 위상 차이를 갖는 제 1 및 제 2 고주파 파워들(311, 313)을 이용하여 기판(W)을 식각한다(S170). 상기 식각률 균일도가 문턱 값 이상일 때까지, 상기 기판(W)을 식각하는 단계(S170), 상기 식각률 균일도를 획득하는 단계(S180), 상기 식각률 균일도가 문턱값 이상인지를 판별하는 단계(S190) 및 상기 제 2 위상 차이를 샘플링하는 단계(S200)는 반복적으로 수행될 수 있다. 따라서, 본 발명의 반도체 소자의 제조방법(S100)은 상기 기판(W)의 식각률 차이를 제거 및/또는 감소시킬 수 있다. Then, the first and second antennas 332 and 334 etch the substrate W using the first and second high frequency powers 311 and 313 having the second phase difference (S170). A step (S170) of etching the substrate W until the uniformity of the etching rate is equal to or more than a threshold value, a step (S180) of obtaining the uniformity of the etching rate, a step (S190) of determining whether the etching rate uniformity is equal to or greater than a threshold value, The step S200 of sampling the second phase difference may be repeatedly performed. Therefore, the method (S100) for manufacturing a semiconductor device of the present invention can eliminate and / or reduce the etching rate difference of the substrate (W).

이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and not restrictive in every respect.

Claims (10)

제 1 및 제 2 안테나들 내에 제 1 및 제 2 고주파 파워들을 각각 제공하는 단계;
상기 제 1 및 제 2 고주파 파워들의 전류 위상 차이를 변화하는 단계;
상기 제 1 및 제 2 안테나들 내에 흐르는 제 1 및 제 2 전류들을 측정하여 상기 제 1 전류에 대한 상기 제 2 전류의 비율에 대응되는 전류 비를 계산하는 단계;
상기 전류 비 내에 표준 값이 있는지를 판별하는 단계; 및
상기 표준 값이 있으면, 상기 표준 값의 상기 전류 비에서의 상기 제 1 및 제 2 전류들의 제 1 전류 위상 차이를 계산하는 단계를 포함하는 반도체 소자의 제조방법.
Providing first and second radio frequency powers in the first and second antennas, respectively;
Changing a current phase difference between the first and second high frequency powers;
Measuring first and second currents flowing in the first and second antennas to calculate a current ratio corresponding to a ratio of the second current to the first current;
Determining whether there is a standard value in the current ratio; And
And calculating a first current phase difference of the first and second currents at the current ratio of the standard value if the standard value is present.
제 1 항에 있어서,
상기 표준 값은 상기 전류 비의 최소 값에 대응되는 반도체 소자의 제조방법.
The method according to claim 1,
And the standard value corresponds to a minimum value of the current ratio.
제 2 항에 있어서,
상기 전류 비의 최소 값은 0.8인 반도체 소자의 제조방법.
3. The method of claim 2,
Wherein the minimum value of the current ratio is 0.8.
제 1 항에 있어서,
상기 제 1 및 제 2 고주파 파워들은 서로 동일한 주파수와 에너지를 갖는 반도체 소자의 제조방법.
The method according to claim 1,
Wherein the first and second high frequency powers have the same frequency and energy as each other.
제 1 항에 있어서,
상기 제 1 전류 위상 차는 100도 내지 170도인 반도체 소자의 제조방법.
The method according to claim 1,
Wherein the first current phase difference is between 100 degrees and 170 degrees.
제 1 항에 있어서,
상기 제 1 전류 위상 차이를 갖는 상기 제 1 및 제 2 고주파 파워들을 이용하여 기판을 식각하는 단계;
상기 기판의 식각률 균일도를 획득하는 단계; 및
상기 식각률 균일도가 문턱 값 이상인지를 판별하는 단계를 더 포함하되,
상기 문턱 값은 99.5%인 반도체 소자의 제조방법.
The method according to claim 1,
Etching the substrate using the first and second high frequency powers having the first current phase difference;
Obtaining an etch rate uniformity of the substrate; And
Further comprising determining whether the etch rate uniformity is greater than or equal to a threshold value,
Wherein the threshold value is 99.5%.
제 6 항에 있어서,
상기 식각률 균일도가 상기 문턱 값 이하이면, 상기 제 1 전류 위상 차이이와 다른 제 2 위상 차이를 샘플링하여 상기 기판을 식각하는 단계를 더 포함하는 반도체 소자의 제조방법.
The method according to claim 6,
And etching the substrate by sampling a second phase difference different from the first current phase difference if the etch rate uniformity is less than or equal to the threshold value.
챔버;
상기 챔버 내에 가스를 제공하는 가스 공급 부;
상기 챔버 상에 배치되는 제 1 및 제 2 안테나들과 상기 제 1 및 제 2 안테나들 내에 제 1 및 제 2 고주파 파워들을 제공하는 제 1 및 제 2 고주파 파워 소스들을 포함하는 플라즈마 생성 회로; 및
상기 제 1 및 제 2 안테나들과 상기 제 1 및 제 2 고주파 파워 소스들 사이에 각각 배치되어 상기 제 1 및 제 2 고주파 파워들의 제 1 및 제 2 전류들을 각각 검출하는 제 1 및 제 2 전류 측정기들을 포함하되,
상기 제 1 및 제 2 고주파 파워 소스들은 상기 제 1 전류에 대한 상기 제 2 전류의 비율에 대응되는 전류 비가 표준 값일 때, 상기 표준 값의 상기 전류 비에서의 제 1 전류 위상 차이를 갖는 상기 제 1 및 제 2 고주파 파워들을 제공하는 플라즈마 처리 장치.
chamber;
A gas supply unit for supplying gas into the chamber;
A plasma generation circuit including first and second antennas disposed on the chamber and first and second high frequency power sources for providing first and second high frequency powers in the first and second antennas; And
And first and second current detectors respectively disposed between the first and second antennas and the first and second high frequency power sources for detecting first and second currents of the first and second high frequency powers, ≪ / RTI >
Wherein the first and second high frequency power sources are configured such that when the current ratio corresponding to the ratio of the second current to the first current is a standard value, And second high frequency powers.
제 8 항에 있어서,
상기 표준 값은 0.8인 플라즈마 처리 장치.
9. The method of claim 8,
Wherein the standard value is 0.8.
제 8 항에 있어서,
상기 플라즈마 생성 회로는 상기 제 1 및 제 2 전류 측정기들과 상기 제 1 및 제 2 고주파 파워 소스들 사이에 배치되고, 상기 제 1 및 제 2 안테나들 사이의 제 1 상호 인덕턴스를 상쇄시키는 제 2 상호 인덕턴스를 갖는 제 1 및 제 2 인덕터들을 더 포함하는 플라즈마 처리 장치.
9. The method of claim 8,
Wherein the plasma generation circuit is disposed between the first and second current meters and the first and second high frequency power sources and includes a second mutual inductance canceling first mutual inductance between the first and second antennas Further comprising first and second inductors having an inductance.
KR1020170098634A 2016-10-24 2017-08-03 plasma processing apparatus and method for manufacturing semiconductor device using the same KR102630343B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170098634A KR102630343B1 (en) 2017-08-03 2017-08-03 plasma processing apparatus and method for manufacturing semiconductor device using the same
US15/723,837 US10971333B2 (en) 2016-10-24 2017-10-03 Antennas, circuits for generating plasma, plasma processing apparatus, and methods of manufacturing semiconductor devices using the same
CN201710993086.6A CN107979909B (en) 2016-10-24 2017-10-23 Antenna, circuit for generating plasma, and plasma processing apparatus
US17/186,965 US20210183618A1 (en) 2016-10-24 2021-02-26 Antennas, circuits for generating plasma, plasma processing apparatus, and methods of manufacturing semiconductor devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170098634A KR102630343B1 (en) 2017-08-03 2017-08-03 plasma processing apparatus and method for manufacturing semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20190015657A true KR20190015657A (en) 2019-02-14
KR102630343B1 KR102630343B1 (en) 2024-01-30

Family

ID=65366168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170098634A KR102630343B1 (en) 2016-10-24 2017-08-03 plasma processing apparatus and method for manufacturing semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR102630343B1 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072649A (en) * 1998-02-17 1999-09-27 니시무로 타이죠 High-frequency discharge method and device thereof and high-frequency processing device
KR100272189B1 (en) * 1993-12-17 2000-12-01 히가시 데쓰로 Plasma treatment appatatus
KR100276736B1 (en) * 1993-10-20 2001-03-02 히가시 데쓰로 Plasma processing equipment
US6694915B1 (en) * 2000-07-06 2004-02-24 Applied Materials, Inc Plasma reactor having a symmetrical parallel conductor coil antenna
KR20050026679A (en) * 2003-09-09 2005-03-15 어댑티브프라즈마테크놀로지 주식회사 Adaptively plasma source for generating uniform plasma
US20080197780A1 (en) * 2007-02-15 2008-08-21 Tokyo Electron Limited Plasma processing apparatus
KR20110046256A (en) * 2009-10-26 2011-05-04 어플라이드 머티어리얼스, 인코포레이티드 Dual Mode Inductively Coupled Plasma Reactor With Adjustable Phase Coil Assembly
KR20110073676A (en) * 2009-12-24 2011-06-30 주식회사 디엠에스 Plasma reactor for changing selectively combination structure of inductive coils according to predetermined etching condition, and etching method using the plasma reactor
KR20120032436A (en) * 2010-09-28 2012-04-05 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus and plasma processing method
KR20130007413A (en) * 2011-06-24 2013-01-18 니신 일렉트릭 컴패니 리미티드 Plasma processing apparatus
KR20140072762A (en) * 2012-11-29 2014-06-13 세메스 주식회사 Plasma antenna and apparatus for generating plasma comprising the same
US20150097478A1 (en) * 2013-10-04 2015-04-09 Applied Materials, Inc. Coil antenna with plural radial lobes
KR20170050046A (en) * 2015-10-29 2017-05-11 세메스 주식회사 Apparatus for supplying power, and apparatus for treating substrate employing the same
KR20170052062A (en) * 2015-11-03 2017-05-12 세메스 주식회사 Plasma generation device, method for adjusting phase difference, and apparatus for processing substrate employing the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276736B1 (en) * 1993-10-20 2001-03-02 히가시 데쓰로 Plasma processing equipment
KR100272189B1 (en) * 1993-12-17 2000-12-01 히가시 데쓰로 Plasma treatment appatatus
KR19990072649A (en) * 1998-02-17 1999-09-27 니시무로 타이죠 High-frequency discharge method and device thereof and high-frequency processing device
US6694915B1 (en) * 2000-07-06 2004-02-24 Applied Materials, Inc Plasma reactor having a symmetrical parallel conductor coil antenna
KR20050026679A (en) * 2003-09-09 2005-03-15 어댑티브프라즈마테크놀로지 주식회사 Adaptively plasma source for generating uniform plasma
US20080197780A1 (en) * 2007-02-15 2008-08-21 Tokyo Electron Limited Plasma processing apparatus
KR20110046256A (en) * 2009-10-26 2011-05-04 어플라이드 머티어리얼스, 인코포레이티드 Dual Mode Inductively Coupled Plasma Reactor With Adjustable Phase Coil Assembly
KR20110073676A (en) * 2009-12-24 2011-06-30 주식회사 디엠에스 Plasma reactor for changing selectively combination structure of inductive coils according to predetermined etching condition, and etching method using the plasma reactor
KR20120032436A (en) * 2010-09-28 2012-04-05 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus and plasma processing method
KR20130007413A (en) * 2011-06-24 2013-01-18 니신 일렉트릭 컴패니 리미티드 Plasma processing apparatus
KR20140072762A (en) * 2012-11-29 2014-06-13 세메스 주식회사 Plasma antenna and apparatus for generating plasma comprising the same
US20150097478A1 (en) * 2013-10-04 2015-04-09 Applied Materials, Inc. Coil antenna with plural radial lobes
KR20170050046A (en) * 2015-10-29 2017-05-11 세메스 주식회사 Apparatus for supplying power, and apparatus for treating substrate employing the same
KR20170052062A (en) * 2015-11-03 2017-05-12 세메스 주식회사 Plasma generation device, method for adjusting phase difference, and apparatus for processing substrate employing the same

Also Published As

Publication number Publication date
KR102630343B1 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP6539113B2 (en) Plasma processing apparatus and plasma processing method
TWI766525B (en) Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3d nand memory devices
TWI614807B (en) Plasma processing device
US8974684B2 (en) Synchronous embedded radio frequency pulsing for plasma etching
TWI582819B (en) Plasma processing device and method of controlling heater temperature
US20120000888A1 (en) Methods and apparatus for radio frequency (rf) plasma processing
US8980760B2 (en) Methods and apparatus for controlling plasma in a process chamber
WO2010102125A2 (en) Inductively coupled plasma reactor having rf phase control and methods of use thereof
JP2008252067A (en) Plasma reactor with ion distribution uniformity controller employing multiple vhf sources
US20100276391A1 (en) Inductively coupled plasma reactor having rf phase control and methods of use thereof
US20210183618A1 (en) Antennas, circuits for generating plasma, plasma processing apparatus, and methods of manufacturing semiconductor devices using the same
US9111727B2 (en) Plasma tuning rods in microwave resonator plasma sources
KR100433006B1 (en) Multi-Functional Plasma Generator
KR20080095790A (en) Methods to eliminate m-shape etch rate profile in inductively coupled plasma reactor
US8492980B2 (en) Methods for calibrating RF power applied to a plurality of RF coils in a plasma processing system
KR102630343B1 (en) plasma processing apparatus and method for manufacturing semiconductor device using the same
US20090142930A1 (en) Gate profile control through effective frequency of dual HF/VHF sources in a plasma etch process
CN111492460B (en) Plasma apparatus for dry cleaning semiconductor substrate
US11721525B2 (en) Sensorless RF impedance matching network
US10964511B2 (en) Semiconductor manufacturing device and method of operating the same
WO2021006999A1 (en) Process control enabled vdc sensor for plasma process
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
KR20160129300A (en) Antenna for inductively coupled plasma generation apparatus and method of control thereof and inductively coupled plasma generation apparatus comprising the same
US9728416B2 (en) Plasma tuning rods in microwave resonator plasma sources
US20220230851A1 (en) Plasma processing system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant