KR20190006777A - Apparatus for processing substrate - Google Patents
Apparatus for processing substrate Download PDFInfo
- Publication number
- KR20190006777A KR20190006777A KR1020170087908A KR20170087908A KR20190006777A KR 20190006777 A KR20190006777 A KR 20190006777A KR 1020170087908 A KR1020170087908 A KR 1020170087908A KR 20170087908 A KR20170087908 A KR 20170087908A KR 20190006777 A KR20190006777 A KR 20190006777A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- chamber
- epitaxial
- nh4f
- plasma
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Abstract
Description
본 발명은 기판 처리 방법에 관한 것으로, 더욱 상세하게는 어닐링 단계에서 플라즈마를 통해 기판을 처리하여 기판 표면의 불순물이 후속 에피택셜 공정에 미치는 영향을 최소화할 수 있는 기판 처리 방법에 관한 것이다.The present invention relates to a substrate processing method, and more particularly, to a substrate processing method capable of processing a substrate through a plasma in an annealing step to minimize the influence of impurities on a substrate surface on a subsequent epitaxial process.
자연 산화물은 기판 표면이 산소에 노출되는 경우에 통상적으로 형성된다. 산소 노출은 기판이 대기 조건에서 프로세싱 챔버들 사이에서 이동되는 경우에, 또는 소량의 산소가 진공 챔버 내에서 유지되는 경우에 발생한다. 자연 산화물은 식각 중에 오염을 야기할 수도 있다. 자연 산화물은 통상적으로 바람직하지 않으며, 후속적인 프로세스 전에 제거되어야 한다.The native oxide is typically formed when the substrate surface is exposed to oxygen. Oxygen exposure occurs when the substrate is moved between processing chambers at atmospheric conditions, or when a small amount of oxygen is maintained in the vacuum chamber. Natural oxides may cause contamination during etching. Natural oxides are typically undesirable and must be removed prior to subsequent processing.
본 발명의 목적은 기판 표면의 자연 산화물을 제거할 수 있는 기판 처리 방법을 제공하는 데 있다.An object of the present invention is to provide a substrate processing method capable of removing natural oxide on the surface of a substrate.
본 발명의 다른 목적은 자연 산화물 제거시 기판 표면에 잔존하는 불순물을 최소화할 수 있는 기판 처리 방법을 제공하는 데 있다.Another object of the present invention is to provide a substrate processing method capable of minimizing impurities remaining on the surface of a substrate upon removal of native oxide.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.Other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
본 발명의 일 실시예에 의하면, 기판 처리 방법은, 실리콘을 포함하는 기판을 챔버에 배치하는 단계; 상기 기판의 표면을 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))에 노출시키는 반응 단계; 그리고 상기 기판을 어닐링하면서 플라즈마에 노출시키는 어닐링 단계를 포함한다.According to one embodiment of the present invention, a method of processing a substrate comprises: disposing a substrate including silicon in a chamber; A step of exposing the surface of the substrate to ammonium fluoride (NH4F) or ammonium hydrogen fluoride (NH4F (HF)); And an annealing step of exposing the substrate to plasma while annealing.
상기 어닐링 단계에서 상기 기판을 80도 이상으로 가열할 수 있다.In the annealing step, the substrate may be heated to 80 degrees or higher.
상기 플라즈마는 H2, NH3, H2O, O2, NO, NF3, HxOy(단, x,y는 정수)로 이루어진 그룹으로부터 선택된 하나 이상으로부터 생성될 수 있다.The plasma may be generated from at least one selected from the group consisting of H2, NH3, H2O, O2, NO, NF3, HxOy (where x and y are integers).
상기 플라즈마는 수소 플라즈마일 수 있다.The plasma may be a hydrogen plasma.
상기 반응 단계는 암모니아(NH3) 및 삼불화질소(NF3)를 포함하는 가스 혼합물을 통해 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))을 생성하는 단계를 포함할 수 있다.The step of reacting may comprise producing ammonium fluoride (NH4F) or ammonium fluoride (NH4F (HF)) through a gas mixture comprising ammonia (NH3) and nitrogen trifluoride (NF3).
상기 반응 단계는 H2O 및 삼불화질소(NF3)를 포함하는 가스 혼합물을 통해 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))을 생성하는 단계를 포함할 수 있다.The reaction step may comprise producing ammonium fluoride (NH4F) or ammonium fluoride (NH4F (HF)) through a gas mixture comprising H2O and nitrogen trifluoride (NF3).
본 발명의 일 실시예에 의하면 기판 표면의 자연 산화물을 제거할 수 있다. 특히, 자연 산화물 제거시 기판 표면에 잔존하는 불순물을 최소화할 수 있으므로, 후속 에피택셜 공정에서 에피택셜 층을 균일하게 형성할 수 있다.According to an embodiment of the present invention, natural oxide on the surface of the substrate can be removed. Particularly, it is possible to minimize impurities remaining on the surface of the substrate upon removal of the native oxide, so that the epitaxial layer can be uniformly formed in the subsequent epitaxial process.
도 1은 본 발명의 일 실시예에 따른 반도체 제조설비를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 기판 처리 방법을 나타내는 흐름도이다.
도 3은 본 발명의 일 실시예에 따라 기판이 처리되는 과정을 나타내는 도면이다.
도 4는 종래의 어닐링 단계 이후에 에피택셜 공정이 이루어지는 과정을 나타내는 도면이다.
도 5는 도 3에 도시한 어닐링 단계 이후에 에피택셜 공정이 이루어지는 과정을 나타내는 도면이다.1 is a schematic view of a semiconductor manufacturing facility according to an embodiment of the present invention.
2 is a flowchart illustrating a substrate processing method according to an embodiment of the present invention.
3 is a view illustrating a process of processing a substrate according to an embodiment of the present invention.
FIG. 4 is a view showing a process in which an epitaxial process is performed after a conventional annealing process. FIG.
FIG. 5 is a view showing a process in which an epitaxial process is performed after the annealing process shown in FIG. 3. FIG.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 5를 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention can be modified in various forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments are provided to explain the present invention to a person having ordinary skill in the art to which the present invention belongs. Accordingly, the shape of each element shown in the drawings may be exaggerated to emphasize a clearer description.
한편, 이하에서는 에피택셜 공정을 예로 들어 설명하고 있으나, 본 발명은 에피택셜 공정을 포함하는 다양한 반도체 제조공정에 응용될 수 있다.Although the epitaxial process is described below as an example, the present invention can be applied to various semiconductor manufacturing processes including an epitaxial process.
도 1은 본 발명의 일 실시예에 따른 반도체 제조설비(1)를 개략적으로 나타내는 도면이다. 반도체 제조장치(1)는 공정설비(2), 설비 전방 단부 모듈(Equipment Front End Module:EFEM)(3), 그리고 경계벽(interface wall)(4)을 포함한다. 설비 전방 단부 모듈(3)은 공정설비(2)의 전방에 장착되어, 기판들(S)이 수용된 용기(도시안됨)와 공정설비(2) 간에 웨이퍼(W)를 이송한다.1 is a schematic view showing a
설비 전방 단부 모듈(3)은 복수의 로드포트들(loadports)(60)과 프레임(frame)(50)을 가진다. 프레임(50)은 로드포트(60)와 공정 설비(2) 사이에 위치한다. 기판(S)를 수용하는 용기는 오버헤드 트랜스퍼(overhead transfer), 오버헤드 컨베이어(overhead conveyor), 또는 자동 안내 차량(automatic guided vehicle)과 같은 이송 수단(도시안됨)에 의해 로드포트(60) 상에 놓여진다.The plant
용기는 전면 개방 일체식 포드(Front Open Unified Pod:FOUP)와 같은 밀폐용 용기가 사용될 수 있다. 프레임(50) 내에는 로드포트(60)에 놓여진 용기와 공정설비(2) 간에 기판(S)을 이송하는 프레임 로봇(170)이 설치된다. 프레임(50) 내에는 용기의 도어를 자동으로 개폐하는 도어 오프너(도시안됨)가 설치될 수 있다. 또한, 프레임(50)에는 청정 공기가 프레임(50) 내 상부에서 하부로 흐르도록 청정 공기를 프레임(50) 내로 공급하는 팬필터 유닛(Fan Filter Unit:FFU)(도시안됨)이 제공될 수 있다.The container may be a hermetically sealed container such as a front open unified pod (FOUP). A
기판(S)은 공정설비(2) 내에서 소정의 공정이 수행된다. 공정설비(2)는 이송 챔버(transfer chamber)(102), 로드록 챔버(loadlock chamber)(106), 세정 챔버(cleaning chamber)(108a,108b), 버퍼 챔버(buffer chamber)(110), 그리고 에피택셜 챔버(epitaxial chamber)(또는 에피택셜 장치)(112a,112b,112c)를 포함한다. 이송 챔버(102)는 상부에서 바라볼 때 대체로 다각의 형상을 가지며, 로드록 챔버(106), 세정 챔버(108a,108b), 버퍼 챔버(110), 그리고 에피택셜 챔버(112a,112b,112c)는 이송 챔버(102)의 측면에 설치된다.The substrate S is subjected to a predetermined process in the
로드록 챔버(106)는 이송 챔버(102)의 측부들 중 설비 전방 단부 모듈(3)과 인접한 측부에 위치한다. 기판(S)은 로드록 챔버(106) 내에 일시적으로 머무른 후 공정설비(2)에 로딩되어 공정이 이루어지며, 공정이 완료된 후 기판(S)은 공정설비(2)로부터 언로딩되어 로드록 챔버(106) 내에 일시적으로 머무른다. 이송 챔버(102), 세정 챔버(108a,108b), 버퍼 챔버(110), 그리고 에피택셜 챔버(112a,112b,112c)는 진공으로 유지되며, 로드록 챔버(106)는 진공 및 대기압으로 전환된다. 로드록 챔버(106)는 외부 오염물질이 이송 챔버(102), 세정 챔버(108a,108b), 버퍼 챔버(110), 그리고 에피택셜 챔버(112a,112b,112c)로 유입되는 것을 방지한다. 또한, 기판(S)의 이송 동안, 기판(S)이 대기에 노출되지 않으므로, 기판(S) 상에 산화막이 성장하는 것을 방지할 수 있다.The
로드록 챔버(106)와 이송 챔버(102) 사이, 그리고 로드록 챔버(106)와 설비 전방 단부 모듈(3) 사이에는 게이트 밸브(도시안됨)가 설치된다. 설비 전방 단부 모듈(3)과 로드록 챔버(106) 간에 기판(S)이 이동하는 경우, 로드록 챔버(106)와 이송 챔버(102) 사이에 제공된 게이트 밸브가 닫히고, 로드록 챔버(106)와 이송 챔버(102) 간에 기판(S)이 이동하는 경우, 로드록 챔버(106)와 설비 전방 단부 모듈(3) 사이에 제공되는 게이트 밸브가 닫힌다.A gate valve (not shown) is installed between the
이송 챔버(102)는 기판 핸들러(104)를 구비한다. 기판 핸들러(104)는 로드록 챔버(106), 세정 챔버(108a,108b), 버퍼 챔버(110), 그리고 에피택셜 챔버(112a,112b,112c) 사이에서 기판(S)을 이송한다. 이송 챔버(102)는 기판(S)이 이동할 때 진공을 유지하도록 밀봉된다. 진공을 유지하는 것은 기판(S)이 오염물(예를 들면, O2, 입자상 물질 등)에 노출되는 것을 방지하기 위함이다.The
에피택셜 챔버(112a,112b,112c)는 기판(S) 상에 에피택셜 층을 형성하기 위하여 제공된다. 본 실시예에서는 3개의 에피택셜 챔버(112a,112b,112c)가 제공된다. 에피택셜 공정은 세정 공정에 비해 많은 시간이 소요되므로, 복수의 에피택셜 챔버를 통해 제조수율을 향상시킬 수 있다. 본 실시예와 달리, 4개 이상이나 2개 이하의 에피택셜 챔버가 제공될 수 있으며, 반대로 에피택셜 챔버가 본 반도체 제조설비와 별도의 반도체 제조설비에 제공될 수 있다.The
세정 챔버(108a,108b)는 에피택셜 챔버(112a,112b,112c) 내에서 기판(S)에 대한 에피택셜 공정이 이루어지기 이전에 기판(S)을 세정하기 위하여 제공된다. 에피택셜 공정이 성공적으로 이루어지기 위해서는 결정성 기판 상에 존재하는 산화물의 양이 최소화되어야 한다. 기판의 표면 산소 함유량이 너무 높은 경우, 산소 원자가 시드 기판 상의 증착재료의 결정학적 배치를 방해하기 때문에, 에피택셜 공정은 유해한 영향을 받는다. 예를 들면, 실리콘 에피택셜 증착시, 결정성 기판 상의 과도한 산소는, 원자 단위의 산소 원자 클러스터에 의해, 실리콘 원자를 그 에피택셜 위치로부터 변위되게 할 수 있다. 이러한 국소적인 원자 변위는 층이 더 두껍게 성장할 때 후속 원자 배열에 오차를 일으킬 수 있다. 이러한 현상은 이른바 적층 결함 또는 힐락(hillock defects)으로 지칭될 수 있다. 기판 표면의 산소화(oxygenatoin)는, 예를 들면 기판이 이송할 때 대기에 노출되는 경우 발생할 수 있다. 따라서, 기판(S) 상에 형성된 자연 산화막(native oxide)(또는 표면 산화물)을 제거하는 세정 공정이 세정 챔버(108a,108b) 내에서 이루어질 수 있다.The
세정 공정은 라디칼 상태의 수소(H*)와 NF3 가스를 사용하는 건식 에칭 공정이다. 예를 들어, 기판의 표면에 형성된 실리콘 산화막을 에칭하는 경우, 챔버 내에 기판을 배치하고 챔버 내에 진공 분위기를 형성한 후, 챔버 내에서 실리콘 산화막과 반응하는 중간 생성물을 발생시킨다.The cleaning process is a dry etching process using radical hydrogen (H *) and NF3 gas. For example, when the silicon oxide film formed on the surface of the substrate is etched, a substrate is placed in the chamber and a vacuum atmosphere is formed in the chamber, and then an intermediate product reacting with the silicon oxide film in the chamber is generated.
예를 들어, 챔버 내에 수소 가스의 라디칼(H*)과 불화물 가스(예를 들어, 불화질소(NF3))와 같은 반응성 가스를 공급하면, 아래 반응식(1)과 같이 반응성 가스가 환원되어 NHxFy(x,y는 임의의 정수)와 같은 중간 생성물이 생성된다. For example, when a reactive gas such as a radical H * of a hydrogen gas and a fluoride gas (for example, nitrogen fluoride (NF 3)) is supplied into the chamber, the reactive gas is reduced as shown in the following reaction formula (1) and x and y are arbitrary integers).
중간 생성물은 실리콘 산화막(SiO2)과 반응성이 높기 때문에, 중간 생성물이 실리콘 기판의 표면에 도달하면 실리콘 산화막과 선택적으로 반응하여 아래 반응식(2)와 같이 반응 생성물((NH4)2SiF6)이 생성된다.Since the intermediate product has high reactivity with the silicon oxide film (SiO 2), when the intermediate product reaches the surface of the silicon substrate, the reaction product selectively reacts with the silicon oxide film to produce a reaction product ((NH 4) 2 SiF 6) as shown in the following reaction formula (2).
이후, 실리콘 기판을 80℃ 이상으로 가열하면 아래 반응식(3)과 같이 반응 생성물이 열분해하여 열분해 가스가 되어 증발되므로, 결과적으로 기판 표면으로부터 실리콘 산화막이 제거될 수 있다. 아래 반응식(3)과 같이, 열분해 가스는 HF 가스나 SiF4 가스와 같이 불소를 함유하는 가스가 포함된다.Thereafter, when the silicon substrate is heated to 80 ° C or higher, the reaction product is pyrolyzed as a pyrolysis gas and evaporated as shown in the following reaction formula (3). As a result, the silicon oxide film can be removed from the surface of the substrate. As shown in the following reaction formula (3), pyrolysis gas includes fluorine-containing gas such as HF gas or
위와 같이, 세정 공정은 반응 생성물을 생성하는 반응 공정 및 반응 생성물을 열분해하는 어닐링(히팅) 공정을 포함하며, 반응 공정 및 어닐링(히팅) 공정은 하나의 세정 챔버(108a,108b) 내에서 함께 이루어지거나, 세정 챔버(108a,108b) 중 어느 하나에서 반응 공정이 이루어지고 세정 챔버(108a,108b) 중 다른 하나에서 어닐링(히팅) 공정이 이루어질 수 있다.As described above, the cleaning process includes a reaction process for producing a reaction product and an annealing (heating) process for pyrolyzing the reaction product, and the reaction process and the annealing (heating) process are performed together in one
버퍼 챔버(110)는 세정 공정이 완료된 기판(S)이 적재되는 공간과 에피택셜 공정이 이루어진 기판(S)이 적재되는 공간을 제공한다. 세정 공정이 완료되면, 기판(S)은 에피택셜 챔버(112a,112b,112c)로 이송되기 이전에 버퍼 챔버(110)로 이동하여 버퍼 챔버(110) 내에 적재된다. 에피택셜 챔버(112a,112b,112c)는 복수의 기판들에 대한 단일 공정이 이루어지는 배치 타입(batch type)일 수 있으며, 에피택셜 챔버(112a,112b,112c) 내에서 에피택셜 공정이 완료되면, 에피택셜 공정이 이루어진 기판(S)은 버퍼 챔버(110) 내에 순차적으로 적재되고, 세정 공정이 완료된 기판(S)은 에피택셜 챔버(112a,112b,112c) 내에 순차적으로 적재된다. 이때, 기판(S)은 버퍼 챔버(110) 내에 종방향으로 적재될 수 있다.The
도 2는 본 발명의 일 실시예에 따른 기판 처리 방법을 나타내는 흐름도이다. 앞서 설명한 세정 공정은 도 2에 도시한 방법(250)에 의해 설명될 수 있다. 즉, 표면 오염물질들(예를 들어, 실리콘 산화막 등)이 형성된 기판은 챔버 내에 배치된다(252). 챔버는 앞서 설명한 세정 챔버(108a,108b)에 해당한다.2 is a flowchart illustrating a substrate processing method according to an embodiment of the present invention. The cleaning process described above can be explained by the
이후, 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))을 형성한다(254). 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))은 암모니아(NH3) 및 삼불화질소(NF3)를 포함하는 가스 혼합물 또는 H2O 및 삼불화질소(NF3)를 포함하는 가스 혼합물을 사용하여 형성될 수 있다. 이와 같은 가스 혼합물은 원격 플라즈마 챔버 내에서 반응성 종들(reactive species)로 해리될(dissociated) 수 있으며, 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))을 형성할 수 있다.Thereafter, ammonium fluoride (NH4F) or ammonium hydrogen fluoride (NH4F (HF)) is formed (254). Ammonium fluoride (NH4F) or ammonium hydrogen fluoride (NH4F (HF)) is formed using a gas mixture comprising ammonia (NH3) and nitrogen trifluoride (NF3) or a gas mixture comprising H2O and nitrogen trifluoride (NF3) . Such a gas mixture can be dissociated into reactive species in a remote plasma chamber and can form ammonium fluoride (NH4F) or ammonium hydrogen fluoride (NH4F (HF)).
이후, 표면 오염물질들이 형성된 기판을 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))에 노출하면(256) 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))에 실리콘 산화막의 표면과 반응하여 암모늄 헥사플루오로실리케이트(ammonium hexafluorosilicate, (NH4)2SiF6), H2O, NH3 생성물들을 형성한다. Subsequently, the substrate on which the surface contaminants are formed is exposed to ammonium fluoride (NH4F) or ammonium fluoride (NH4F (HF)) to form a silicon oxide film on the surface of ammonium fluoride (NH4F) or ammonium fluoride (NH4F To form ammonium hexafluorosilicate (NH4) 2SiF6), H2O, NH3 products.
이후, 실리콘 기판을 80℃ 이상으로 가열하면 휘발성 부산물인 (NH4)2SiF6는 승화를 통해 제거될 수 있으며, (NH4)2SiF6의 얇은 필름은 휘발성 SiF4, NH3, 및 HF 생성물들로 해리 또는 승화시킬 수 있다(258). 이들 휘발성 생성물들은 이후 진공 펌프 등에 의해 챔버로부터 제거될 수 있다.Subsequently, when the silicon substrate is heated above 80 ° C, the volatile byproduct, (NH4) 2SiF6 can be removed by sublimation, and a thin film of (NH4) 2SiF6 can dissociate or sublimate into volatile SiF4, NH3, and HF products (258). These volatile products can then be removed from the chamber by means of a vacuum pump or the like.
이때, 단계(258)에서, 플라즈마가 실리콘 기판에 공급되며, 플라즈마는 H2, NH3, H2O, O2, NO, NF3, HxOy(단, x,y는 정수)로 이루어진 그룹으로부터 선택된 하나 이상으로부터 생성될 수 있다. 즉, 위 가스는 원격 플라즈마 챔버에 공급될 수 있으며, 원격 플라즈마 챔버에 내에서 생성된 플라즈마가 챔버 내에 공급될 수 있다. 챔버 내에 공급된 플라즈마는 기판 상에 잔존하는 표면 불순물(예를 들어, F, N, O, H 등)의 반응성을 증가시킬 수 있으며, 이를 통해 표면 불순물들을 기판의 표면으로부터 제거할 수 있다. 상세한 설명은 후술하기로 한다.At this time, in
도 3은 본 발명의 일 실시예에 따라 기판이 처리되는 과정을 나타내는 도면이다. 기판은 자연 산화막(72)과 같은 표면 오염물질을 가지며, 기판은 결정 실리콘 기판과 같은 실리콘-함유 기판일 수 있다(a).3 is a view illustrating a process of processing a substrate according to an embodiment of the present invention. The substrate has surface contaminants such as
이후, 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))(76)는 자연 산화막(72) 표면에 증착될 수 있으며(b), 자연 산화막(72)과 반응하여 암모늄 헥사플루오로실리케이트(ammonium hexafluorosilicate, (NH4)2SiF6)를 형성할 수 있다(c).Thereafter, ammonium fluoride (NH4F) or ammonium hydrogen fluoride (NH4F (HF)) 76 can be deposited on the surface of the native oxide film 72 (b) and reacted with the
이후, 기판은 (NH4)2SiF6 필름을 승화시키기 위해 어닐링되며, 이때 플라즈마가 기판에 공급되어 잔존하는 표면 불순물의 반응성을 증가시키고 표면 불순물들을 기판의 표면으로부터 제거하여 세정된 표면들(74)을 노출시킨다. 기판은 80도 이상의 온도로 가열될 수 있다.The substrate is then annealed to sublimate the (NH4) 2SiF6 film, where the plasma is supplied to the substrate to increase the reactivity of the remaining surface impurities and remove surface impurities from the surface of the substrate to expose the cleaned surfaces 74 . The substrate may be heated to a temperature greater than 80 degrees.
도 4는 종래의 어닐링 단계 이후에 에피택셜 공정이 이루어지는 과정을 나타내는 도면이다. 먼저, 도 4a에 도시한 바와 같이 (NH4)2SiF6가 기판 상에 형성된 상태에서 종전의 어닐링 공정을 진행할 경우(플라즈마를 제외한), 도 4b에 도시한 바와 같이 표면 불순물(예를 들어, F, N, O, H 등)이 기판 상에 잔존한다.FIG. 4 is a view showing a process in which an epitaxial process is performed after a conventional annealing step. FIG. First, as shown in FIG. 4A, when a conventional annealing process is performed (except plasma) in the state where (NH4) 2SiF6 is formed on a substrate, surface impurities (for example, F, N , O, H, etc.) remain on the substrate.
즉, 앞서 설명한 바와 같이, 이론적으로 (NH4)2SiF6가 생성되고, 이후 실리콘 기판을 80℃ 이상으로 가열하면 휘발성 부산물인 (NH4)2SiF6는 승화를 통해 제거될 수 있으며, 이를 통해 실리콘 기판의 표면 상에 에피택셜 층을 성장시킬 수 있다. 그러나, 실제로는 (NH4)2SiF6 생성에 참여하지 않거나 승화를 통해 제거되지 않은 표면 불순물(예를 들어, F, N, O, H 등)이 기판 상에 잔존하여 에피택셜 층의 성장을 방해하며, 이로 인해 에피택셜 층은 비정상적인 형태로 불균일하게 형성된다(도 4c).(NH4) 2SiF6 is generated theoretically, and if the silicon substrate is heated to 80 DEG C or higher, the volatile byproduct, (NH4) 2SiF6 can be removed through sublimation, Lt; RTI ID = 0.0 > epitaxial < / RTI > However, surface impurities (e.g., F, N, O, H, etc.) that do not participate in the formation of (NH4) 2SiF6 in practice or are not removed through sublimation remain on the substrate to interfere with the growth of the epitaxial layer, This causes the epitaxial layer to be formed unevenly in an abnormal shape (Fig. 4C).
도 5는 도 3에 도시한 어닐링 단계 이후에 에피택셜 공정이 이루어지는 과정을 나타내는 도면이다. 앞서 설명한 바와 달리, 도 5a에 도시한 바와 같이 (NH4)2SiF6가 기판 상에 형성된 상태에서 플라즈마를 포함한 어닐링 공정을 진행할 경우, 도 5b에 도시한 바와 같이 원격 플라즈마가 기판에 공급되어, 기판 상에 잔존하는 표면 불순물(예를 들어, F, N, O, H 등)과 실리콘 사이의 결합을 끊고 실리콘과 결합하거나 댕글링 본드 상태의 실리콘과 결합한다. 또한, 표면 불순물의 반응성을 증가시키거나 표면 불순물과 반응하여 HF, OH, H2O 등의 생성물을 형성하며, 이와 같은 생성물은 진공 펌프에 의해 챔버로부터 제거될 수 있다.FIG. 5 is a view showing a process in which an epitaxial process is performed after the annealing process shown in FIG. 3. FIG. 5A, when an annealing process including a plasma is performed in a state where (NH4) 2SiF6 is formed on a substrate, a remote plasma is supplied to the substrate as shown in FIG. 5B, (For example, F, N, O, H, etc.) and silicon and bonds with silicon or bonds with silicon in a dangling bond state. In addition, it increases the reactivity of surface impurities or reacts with surface impurities to form products such as HF, OH, H2O, and such products can be removed from the chamber by a vacuum pump.
플라즈마는 결합에너지(bonding energy)가 낮은 수소 플라즈마인 것이 바람직하다. 즉, 수소 라디칼을 통해 기판의 표면을 최종처리(termination)함으로써 잔존하는 표면 불순물을 효과적으로 제거할 수 있다. 이를 통해, 표면 불순물을 제거한 상태에서 후속 에피택셜 공정을 진행할 수 있으며, 도 5c에 도시한 바와 같이 양질의 에피택셜 층을 형성할 수 있다.The plasma is preferably a hydrogen plasma having a low bonding energy. That is, by terminating the surface of the substrate through the hydrogen radical, the residual surface impurities can be effectively removed. As a result, a subsequent epitaxial process can be performed with the surface impurities removed, and a high-quality epitaxial layer can be formed as shown in FIG. 5C.
한편, 기판(S) 상에 에피택셜 공정이 에피택셜 챔버(112a,112b,112c) 내에서 이루어진다. 에피택셜 공정은 화학기상증착에 의해 이루어질 수 있으며, 에피택시 표면(74) 상에 에피택시 층(76)을 형성할 수 있다.On the other hand, an epitaxial process is performed on the substrate S in the
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.Although the present invention has been described in detail by way of preferred embodiments thereof, other forms of embodiment are possible. Therefore, the technical idea and scope of the claims set forth below are not limited to the preferred embodiments.
1 : 반도체 제조설비
2 : 공정모듈
3 : 설비 전방 단부 모듈
4 : 경계벽
60 : 로드포트
70 : 기판
72 : 산화막
74 : 에피택시 표면
102 : 이송 챔버
104 : 기판 핸들러
108a,108b : 세정 챔버
110 : 버퍼 챔버
112a,112b,112c : 에피택셜 챔버1: Semiconductor manufacturing facility 2: Process module
3: Facility front end module 4: Perimeter wall
60: load port 70: substrate
72: oxide film 74: epitaxial surface
102: transfer chamber 104: substrate handler
108a, 108b: Cleaning chamber 110: Buffer chamber
112a, 112b, 112c: an epitaxial chamber
Claims (6)
상기 기판의 표면을 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))에 노출시키는 반응 단계;
상기 기판을 어닐링하면서 플라즈마에 노출시키는 어닐링 단계를 포함하는, 기판 처리 방법.Disposing a substrate comprising silicon in a chamber;
A step of exposing the surface of the substrate to ammonium fluoride (NH4F) or ammonium hydrogen fluoride (NH4F (HF));
And an annealing step of exposing the substrate to plasma while annealing.
상기 어닐링 단계에서 상기 기판을 80도 이상으로 가열하는, 기판 처리 방법.The method according to claim 1,
And the substrate is heated to 80 degrees or more in the annealing step.
상기 플라즈마는 H2, NH3, H2O, O2, NO, NF3, HxOy(단, x,y는 정수)로 이루어진 그룹으로부터 선택된 하나 이상으로부터 생성되는, 기판 처리 방법.The method according to claim 1,
Wherein the plasma is generated from at least one selected from the group consisting of H2, NH3, H2O, O2, NO, NF3, HxOy (where x and y are integers).
상기 플라즈마는 수소 플라즈마인, 기판 처리 방법.The method according to claim 1,
Wherein the plasma is a hydrogen plasma.
상기 반응 단계는 암모니아(NH3) 및 삼불화질소(NF3)를 포함하는 가스 혼합물을 통해 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))을 생성하는 단계를 포함하는, 기판 처리 방법.The method according to claim 1,
Wherein said step of reacting comprises producing ammonium fluoride (NH4F) or ammonium fluoride (NH4F (HF)) through a gas mixture comprising ammonia (NH3) and nitrogen trifluoride (NF3).
상기 반응 단계는 H2O 및 삼불화질소(NF3)를 포함하는 가스 혼합물을 통해 불화암모늄(NH4F) 또는 불화수소 암모늄(NH4F(HF))을 생성하는 단계를 포함하는, 기판 처리 방법.The method according to claim 1,
Wherein the step of reacting comprises producing ammonium fluoride (NH4F) or ammonium fluoride (NH4F (HF)) through a gas mixture comprising H2O and nitrogen trifluoride (NF3).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170087908A KR20190006777A (en) | 2017-07-11 | 2017-07-11 | Apparatus for processing substrate |
TW107123922A TW201909277A (en) | 2017-07-11 | 2018-07-10 | Method for processing substrate |
PCT/KR2018/007806 WO2019013524A1 (en) | 2017-07-11 | 2018-07-10 | Substrate processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170087908A KR20190006777A (en) | 2017-07-11 | 2017-07-11 | Apparatus for processing substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190006777A true KR20190006777A (en) | 2019-01-21 |
Family
ID=65002230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170087908A KR20190006777A (en) | 2017-07-11 | 2017-07-11 | Apparatus for processing substrate |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR20190006777A (en) |
TW (1) | TW201909277A (en) |
WO (1) | WO2019013524A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050074241A1 (en) | 2001-07-05 | 2005-04-07 | Wave7 Optics, Inc. | System and method for communicating optical signals between a data service provider and subscribers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3658213B2 (en) * | 1998-11-19 | 2005-06-08 | 富士通株式会社 | Manufacturing method of semiconductor device |
US7494545B2 (en) * | 2006-02-03 | 2009-02-24 | Applied Materials, Inc. | Epitaxial deposition process and apparatus |
JP5540919B2 (en) * | 2010-06-16 | 2014-07-02 | 住友電気工業株式会社 | Method for cleaning silicon carbide semiconductor |
TWI782220B (en) * | 2015-09-22 | 2022-11-01 | 美商應用材料股份有限公司 | Cleaning method |
KR101726804B1 (en) * | 2015-12-17 | 2017-04-13 | 주식회사 싸이노스 | CLEANING METHOD OF SiC MATERIAL USED IN MANUFACTURING PROCESS OF SEMICONDUCTOR |
-
2017
- 2017-07-11 KR KR1020170087908A patent/KR20190006777A/en unknown
-
2018
- 2018-07-10 TW TW107123922A patent/TW201909277A/en unknown
- 2018-07-10 WO PCT/KR2018/007806 patent/WO2019013524A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050074241A1 (en) | 2001-07-05 | 2005-04-07 | Wave7 Optics, Inc. | System and method for communicating optical signals between a data service provider and subscribers |
Also Published As
Publication number | Publication date |
---|---|
WO2019013524A1 (en) | 2019-01-17 |
TW201909277A (en) | 2019-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180105951A1 (en) | Equipment for manufacturing semiconductor | |
JP5844900B2 (en) | Semiconductor manufacturing equipment for epitaxial processes | |
KR101252742B1 (en) | Equipment for manufacturing semiconductor | |
JP5844899B2 (en) | Semiconductor manufacturing equipment for epitaxial processes | |
US10593545B2 (en) | Method for substrate processing using exhaust ports | |
US9593415B2 (en) | Substrate processing apparatus including auxiliary gas supply port | |
US9953850B2 (en) | Substrate processing apparatus including heat-shield plate | |
KR20190006777A (en) | Apparatus for processing substrate | |
KR102372135B1 (en) | Method and apparatus for forming silicon film, germanium film, or silicon germanium film | |
TWI661472B (en) | Method for forming epitaxial layer at low temperature |