KR20180134282A

KR20180134282A - 고전류 회로 기판

Info

Publication number: KR20180134282A
Application number: KR1020180046209A
Authority: KR
Inventors: 스테판 티덱스; 슈테판 워커; 마리오 렌지
Original assignee: 한온시스템 주식회사
Priority date: 2017-06-08
Filing date: 2018-04-20
Publication date: 2018-12-18
Also published as: DE102017112577A1; KR102093893B1

Abstract

본 발명은 100A를 초과하는 전류를 처리하는 데에 적합한 고전류 회로 기판(10)에 관한 것이다. 이를 위해 고전류 회로 기판은 서로 위아래로 배치된 더 큰 두께의 2개 이상의 구리 층(11)을 구비하여 구성되고, 상기 구리 층은 기하 구조적으로 복잡한 디자인을 갖는 도체 트랙(1; 4)을 포함한다. 서로 위아래로 배치된 구리 층(11)은, 누출 인덕턴스를 감소시키기 위해 서로 위아래로 배치되어 연결 소자(12)를 통해 서로 연결된다. 또한, 본 발명에 따른 구성의 경우 구리 인서트 또는 버스바아가 생략될 수 있다. 상기 연결 소자(12)를 통해서는, 고전류 회로 기판(10)의 냉각을 가능케 하기 위해, 히트 싱크(15)와의 연결도 이루어질 수 있다. 전체적으로 고전류 회로 기판(10)은 더 비용 효율적이고 더 신속하게 제조될 수 있고 더 다양하게 필요한 조건에 매칭될 수 있다.

Description

고전류 회로 기판{HIGH CURRENT CIRCUIT BOARD}

본 발명은 다양한 전자 장치에서, 특히 차량의 전자 장치 시스템에서 사용할 수 있는 고전류 회로 기판에 관한 것이다. 그러나 또한, 차량이나 선박, 또는 고정되어 있는 더 큰 전자 장치에 사용되는 것도 고려할 수 있다.

표준에 따르면 회로 기판은 층당 105 ㎛의 구리 두께를 갖는다. 또한, 회로 기판이, 예를 들어 파워 인버터의 경우에 해당하는 바와 같이, 높은 전류도 안내할 수 있어야 하는 경우에, 도체 트랙의 전기 저항과, 이에 따라 발생하는 전력 손실 및 이와 연관된 가열은 감소되어야 한다. 이를 위해, 예를 들어 구리 인서트 또는 버스바아(busbar)와 같은 추가의 조치들이 필요하다.

인서트 또는 버스바아는 제조 및 비용 때문에 비교적 간단한 기하 구조 형태의 도체 트랙만을 허용한다. 이는 도체 트랙의 복잡한 디자인, 특히 x-y-방향으로 복잡하면서 기하 구조적으로 비용이 많이 드는 도체 트랙의 형태가 설계될 수 있는 것을 방해한다. 그러나, 이와 같이 복잡한 디자인은 전자기적 호환성(EMV)의 최적화를 위해 또는 누출 인덕턴스의 최적화를 위해 필요하다. 직접적으로 높은 전류 구배 di/dt가 발생하는 장치에서, 누출 인덕턴스는 과전압 피크의 원인이 되며, 이 과전압 피크는 전기 구성부품을 손상시키거나 절연부에 의한 섬락(flashover)을 야기할 수 있다.

또한, 전력 손실 및 이와 연관된 가열을 방지하기 위해 더 큰 구리 두께를 갖는 회로 기판이 익히 공지되어 있다. 그럼에도 불구하고, 더 큰 구리 두께를 갖는 공지된 회로 기판에서도, 도체 트랙의 비교적 간단한 기하구조를 갖는 구리 인서트 및 버스바아가 추가로 사용된다.

본 발명의 과제는, 더 높은 전류의 안내에 적합하지만, 이러한 경우에도 간단하게 제조될 디자인을 구비하고 전자기적 호환성의 관점에서 최적으로 구성될 수 있는 고전류 회로 기판을 제공하는 데에 있다.

이러한 과제는 청구범위 제1항에 따른 특징을 갖는 대상에 의해 해결된다. 다른 개선예들은 종속 청구항에 기재된다.

고전류 회로 기판은 표면에 실장된 구성부품 및 이 구성부품을 연결하는 도체 트랙을 포함하며, 이때 도체 트랙은 두께가 200㎛ 이상인 2개 이상의 구리 층에 배치되어 있다. 도체 트랙 및 전도성 면은 x-y-방향으로 포토리소그래피 공정, 예를 들어 포토-레지스트 공정에 의해 생성되는 디자인을 갖는다. 서로 위아래로 배치된 구리 층의 도체 트랙 및 전도성 면은 연결 소자에 의해 전기 전도성 및/또는 열 전도성으로 연결되고, 이때 복수의 연결 소자가 제공된다.

포토리소그래피 공정에 의한 제조 방법을 통해 x-y-방향으로 도체 트랙 및 전도성 면에서 복잡하게 구성된 기하 구조 형태가 가능하고, 이에 따라 회로 기판의 개별 구리 층들 내에 높은 도체 트랙 개수와 밀도가 가능하며, 도체 트랙 및 전도성 면의 이와 같은 복잡한 디자인은 포토리소그래피 방식으로 비교적 간단하고 신속하며 비용 효율적으로 제조될 수 있다. 예를 들어, 인서트 또는 버스바아의 펀칭을 위해 필요한 것과 같은 공구들을 위한 시간 집약적이고 비용 집약적인 설치가 생략되는데, 그 이유는 이러한 부재들이 완전히 생략될 수 있기 때문이다. 디자인의 변경은 포토리소그래피 공정에서 신속하고 간단하게 구현될 수 있으므로, 결과적으로 회로 기판이 전개되는 동안, 공구와 연관된 공정의 경우보다 더 용이하게 복수의 반복 루프도 이루어질 수 있다. 여기서, 회로 기판의 변경에 따라 구리 인서트 및 버스바아의 매칭이 이루어져야 하기 때문에, 결과적으로 훨씬 더 높은 복잡한 디자인이 기록될 수 있다.

본 발명에 따른 고전류 회로 기판의 실시예에서, 복수의 구리 층들은 고전류 회로 기판에서 서로 위아래로 합동을 이루어 배치된다. 이는 인접한 층에서 상이한 전위를 갖는 도체 트랙의 합동을 이루는 배치를 가능케 하며, 이는 회로의 전자기적 호환성을 확실히 개선시킨다. 공급 전류 및 복귀 전류를 위한 도체 트랙들을 2개의 인접한 층에서 합동을 이루도록 배치하면, 자기장이 최적으로 보상되고 누출 인덕턴스가 낮게 유지된다.

버스바아 또는 인서트에 의한 해결책에서 통상적인 바와 같이, 도체 트랙이 서로 옆으로 나란히 배치되는 경우, 예를 들어 평평한 2개의 도체 트랙은 1mm의 간격, 30mm의 폭, 및 10cm의 길이에 대해 약 4nH의 인덕턴스가 제공된다. 이와 같은 도체 트랙을 회로 기판의 2개의 인접한 층에서 합동을 이루도록 배치하는 경우, 누출 인덕턴스는 다음 식과 같이 계산된다:

L

0.004*l*π*d/B in μH

여기서, ℓ은 도체 트랙의 길이이고, d는 도체 트랙의 간격이며, B는 도체 트랙의 폭이고, 모든 크기는 각각 cm 단위이다.

동일한 도체 트랙(B = 30mm, ℓ = 10cm)에 대해 d가 0.5mm인 경우, 누출 인덕턴스 L은 단지 2.1nH이며, 결과적으로 거의 절반이 된다. 따라서, 전류 변동에 의해 유도되는 과전압 피크 U도 U = L × di/dt에 따라 거의 절반으로 감소한다. 따라서, 기생적 LC-공진 회로에 의해 진동 성향도 감소된다. 복수 층의 회로 기판에서 전반적으로 0.5mm보다 더 작은 간격이 가능하므로, 결과적으로 누출 인덕턴스는 심지어 더 저하될 수 있다.

층 당 200㎛를 초과하는 구리 두께를 갖는 구리 층을 사용하는 경우, 본 발명에 따른 고전류 회로 기판의 다른 실시예서 100A를 초과하는 높은 전류가 안내될 수 있다.

고전류 회로 기판의 다른 일 실시예에 따르면, 복수의 구리 층은 병렬로 연결된다. 따라서, 도체 트랙의 전기 저항은 상이한 층에서 병렬 회로에 의해 감소될 수 있다. 이를 위해 층들은 연결 소자에 의해 서로 전기적으로 그리고/또는 열적으로 연결되고 병렬로 연결되므로, 결과적으로 100A를 초과하는 요청된 전류 강도에 도달할 수 있다.

고전류 회로 기판의 일 실시예에서, 표면에 실장된 구성부품은 마찬가지로 연결 소자에 의해 구리 층과 연결된다. 이 연결 소자는 표면에 실장된 구성부품을 회로 기판의 상이한 층과 서로 수직으로 연결시킨다. 이 경우, 우선적으로 전기적 연결이 고려된다.

그러나, 연결 소자는 표면에 실장된 구성부품을 히트 싱크와 연결시키기 위해서도 제공될 수 있다. 이러한 열적 연결은, 도체 인쇄판으로부터 열 에너지를 방출하는 데에도 기여한다. 따라서, 각각의 파워 반도체를 위한 별도의 냉각 바디도 필요하지 않게 된다.

연결 소자들을 통해, 전기적 연결뿐만 아니라 파워 반도체의 열 방출도 발생한다. 또한, 연결 소자는 기계적 조립이 매우 간단하기 때문에 선호된다. 나사 연결이나 클램핑에 의해 파워 반도체를 히트 싱크에 고정시키는 것이 생략된다. 이는 제조 시 도체 인쇄판의 단순화에 기여한다.

바이어(Via)로도 지칭되는 연결 소자는, 구리 피복 호일이 제공되어 있는, 도체 인쇄판을 통과하는 보어일 수 있다. 그러나 또한, 피복된 보어를 재료로 충전하는 것도 가능하며, 이러한 재료는 에폭시 수지 또는 금속 함유 페이스트 또는 이에 필적하는 재료이다. 이와 관련하여 단지 중요한 점은, 충전 시에 전기 전도성 또는 열 전도성의 효과를 상실하지 않는 것이다.

본 발명에 따른 고전류 회로 기판의 다른 일 실시예에서, 서로 위아래로 배치된 구리 층의 두께가 상이하다. 따라서, 필요한 경우 재료 절감이 이루어질 수 있고, 경우에 따라 가격 및 공간 수요가 감소될 수 있다.

본 발명에 따른 고전류 회로 기판의 다른 일 실시예에 따르면, 고전류 회로 기판은 차량 전자 시스템의 부품, 특히 인버터의 부품이다. 특히 높은 전류 강도를 필요로 하는 전자 장치의 경우, 예를 들어 차량 내에서와 같이 매우 협소한 공간에 배치하는 것은 까다로운 요건과 결부된다. 자동차에서 사용되는 경우, 100A를 초과하는 전류가 흐를 수 있다. 파워 스위치가 하프 브리지(half bridge)에서 연결되면, 높은 전류 구배 di/dt가 발생한다. 동시에, 차량 내에서는 구조 크기가 제한되고 EMV 요건이 높기 때문에 매우 콤팩트하고 복잡한 디자인이 요청된다. 누출 인덕턴스 및 이와 연관된 과전압을 가능한 한 작게 유지하기 위해서는 인버터의 정류 회로가 작게 유지되어야 한다. 또한, 높은 공급 전류 및 복귀 전류가 회로 기판의 상이한 층에서 이상적인 방식으로 서로 합동으로 안내되는 것이 유리하다. 개별 층들에서 인서트 또는 버스바아를 사용해서는 복잡한 형태가 구현될 수 없을 것이다.

본 발명의 실시예의 다른 세부사항, 특징 및 장점은 이하에서 첨부되는 도면을 참조하는 실시예의 설명으로부터 제시된다.

도 1은 종래 기술에 따른 구리 인서트 또는 버스바아에서 도체의 배치를 도시한 도면이고,
도 2는 복수의 층의 도체 인쇄판의 도체의 배치를 도시한 도면이며,
도 3은 본 발명에 따른 고전류 회로 기판의 단면도이고,
도 4는 본 발명에 따른 고전류 회로 기판의 개별 층에 대한 평면도이다.

도 1에 도시된 종래 기술에 따른 유형의 회로 기판은 구리 인서트 및 버스바아가 이용되는 경우에 사용되는 바와 같은 회로 기판을 나타낸다. 제1 도체 트랙(1)은 상세하게 도시되지 않은, 표면에 실장된 구성부품(3)의 방향으로 인가된 전류(2)를 안내한다. 그러면, 제2 도체 트랙(4)에서는 방출되는 전류(5)를 다시 방출한다. 이를 위해 회로 기판 장치는 폭(6)과 길이(7)를 갖는다. 또한, 폭(6)에는 두 도체 트랙이 이격되어 있는 인서트 간격(8)도 유지된다.

도 2에 따르는 본 발명에 의한 구성을 위해, 2개의 도체 트랙(1, 4)은 서로 옆으로 나란히 인서트 간격(8)으로가 아니라 높이 간격(9)으로 서로 위아래로 이격되어 배치된다. 이러한 높은 간격(9)은 폭 간격(8)보다 확실히 더 작게 설정될 수 있다. 그럼에도 불구하고, 인가되는 전류(2)와 방출되는 전류(5) 사이의 방해를 초래하지 않는다. 또한, 길이(7)가 동일하게 유지되는 경우 절반 이상의 폭 감소가 달성되어 폭(6)에 도달할 수 있다.

본 발명의 실시예에 따른 고전류 회로 기판(10)이 단면도로 도시되어 있는 도 3에 따르면 복수의 구리 층들(11)이 서로 위아래로 배치되어 있다. 이들 층은 연결 소자(12), 소위 바이어를 통해 도체 회로판의 표면(13a, 13b)과 연결된다. 제1 상부 도체 회로판의 표면(13a)에는 표면에 실장된 구성부품(3)이 배치되고, 이 구성부품에는 표면에 실장된 개별 구성부품(14)도 포함된다. 제2 하부 도체 회로판의 표면(13b)에는 마찬가지로 표면에 실장된 구성부품(3)이 배치된다. 연결 소자(12)는 표면에 실장된 구성부품(3) 또는 파워 반도체(14)를 구리 층(11)과 연결할 뿐만 아니라, 특히 파워 반도체(14)를 히트 싱크(15)와 연결하기도 한다. 이를 위해, 히트 싱크(15) 쪽을 향한 하부 도체 회로판 표면(13b)과 히트 싱크(15) 사이에, 예를 들어 열 전도 페이스트와 같은 열 전도성 재료(16)가 삽입 제공된다.

도 4에는 고전류 회로 기판 내에 서로 위아래로 배치되어 있는 개별 구리 층(11)의 섹션에 대한 평면도가, 개략적으로 도시된 도면 A) 내지 D)에 도시되어 있다. 도 4에 도시된 바와 같이, 고전류 회로 기판(10) 내에 서로 위아래로 배치된 구리 층은 다른 구리 층(11)에 대해 최대 부분으로 합동을 이루는 각각 하나의 층 구조부를 포함한다. 개별 구리 층(11)은 연결 소자(12)(바이어)에 의해 서로 연결된다.

1: 제1 도체 트랙
2: 인가되는 전류
3: 표면에 실장된 구성부품
4: 제2 도체 트랙
5: 방출되는 전류
6: 폭
7: 길이
8: 인서트 간격, 폭 간격
9: 높이 간격
10: 고전류 회로 기판
11: 구리 층
12: 연결 소자(바이어)
13a: 도체 회로판 표면
13b: 도체 회로판 표면
14: 파워 반도체, 구성부품
15: 히트 싱크
16: 열 전도성 재료

Claims

표면에 실장된 구성부품(3; 14) 및 상기 구성부품(3; 14)을 연결하는 도체 트랙(1; 4) 및/또는 전도성 면을 포함하는 고전류 회로 기판으로서, 이때 상기 도체 트랙(1; 4)은 두께가 200 ㎛ 이상인 2개 이상의 구리 층(11)에 배치되어 있는 고전류 회로 기판(10)에 있어서,
상기 도체 트랙(1; 4) 및 전도성 면은 x-y-방향으로 포토리소그래피 공정에 의해 생성되는 디자인을 갖고, 서로 위아래로 배치된 구리 층(11)의 도체 트랙(1; 4) 및 전도성 면은 연결 소자(12)에 의해 전기 전도성으로 그리고/또는 열 전도성으로 연결되며, 이때 복수의 연결 소자(12)가 제공되어 있는 것을 특징으로 하는, 고전류 회로 기판(10).
제1항에 있어서, 복수의 상기 구리 층들(11)은 고전류 회로 기판(10)에서 서로 위아래로 합동을 이루어 배치된 것을 특징으로 하는, 고전류 회로 기판(10).
제1항에 있어서, 2개 이상의 상기 구리 층(11)이 병렬로 연결된 것을 특징으로 하는, 고전류 회로 기판(10).
제1항에 있어서, 표면에 실장된 구성부품(3; 14)은 상기 연결 소자(12)에 의해 전기적으로 그리고/또는 열적으로 상기 구리 층(11)과 연결된 것을 특징으로 하는, 고전류 회로 기판(10).
제1항에 있어서, 표면에 실장된 구성부품(3; 14)은 상기 연결 소자(12)에 의해 히트 싱크(15)와 연결된 것을 특징으로 하는, 고전류 회로 기판(10).
제1항에 있어서, 서로 위아래로 배치된 상기 구리 층(11)은 상이한 두께를 갖는 것을 특징으로 하는, 고전류 회로 기판(10).
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 고전류 회로 기판(10)은 차량 전자 시스템의 부품인 것을 특징으로 하는, 고전류 회로 기판(10).
제7항에 있어서, 상기 고전류 회로 기판(10)은 인버터의 부품인 것을 특징으로 하는, 고전류 회로 기판(10).